過電圧保護回路
【課題】製造し易い高耐圧素子を使用し、且つ、インピーダンスのバラツキを考慮しなくても良い過電圧保護回路。
【解決手段】制御信号によりスイッチング素子Ｑ１を駆動する駆動部１０と、スイッチング素子のドレインとソースとの間に接続され、コンデンサＣ２と抵抗Ｒ１とが直列に接続された微分回路と、抵抗Ｒ１の両端に接続され、抵抗Ｒ２とコンデンサＣ３とが直列に接続された積分回路と、コンデンサＣ３の電圧が基準電圧以上となった場合にドレイン及びソース間の電圧が所定電圧以上になったと判定し、スイッチング素子をオンさせてドレイン及びソース間の電圧をクランプさせる過電圧保護部Ａ１，Ｒ３，Ｃ４とを備える。
【解決手段】制御信号によりスイッチング素子Ｑ１を駆動する駆動部１０と、スイッチング素子のドレインとソースとの間に接続され、コンデンサＣ２と抵抗Ｒ１とが直列に接続された微分回路と、抵抗Ｒ１の両端に接続され、抵抗Ｒ２とコンデンサＣ３とが直列に接続された積分回路と、コンデンサＣ３の電圧が基準電圧以上となった場合にドレイン及びソース間の電圧が所定電圧以上になったと判定し、スイッチング素子をオンさせてドレイン及びソース間の電圧をクランプさせる過電圧保護部Ａ１，Ｒ３，Ｃ４とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サージ電圧からトランジスタを保護するための過電圧保護回路に関し、特にスイッチング素子のゲートを駆動するゲート駆動回路に用いられる。
【背景技術】
【０００２】
近年、スイッチング電源等に用いられる出力用のトランジスタによるスイッチング動作の高速化が進み、スイッチの切り替え時においてソレノイド等を用いた負荷回路のインダクタンスにより発生する逆起電圧が大きくなる。このため、ターンオフ時に開放状態となったトランジスタのドレイン−ソース間にサージ電圧が印加されてブレークダウンが引き起こされる場合がある。このため、サージ電圧からトランジスタを保護するための過電圧保護回路が必要である。
【０００３】
特許文献１には、誘導性負荷を高速遮断することを目的とするハイサイドスイッチ用の半導体装置が記載され、ハイサイドスイッチのドレイン−ソース間電圧を抑制する方法が記載されている。特に、ハイサイドスイッチのドレイン−ゲート端子間にツェナーダイオードとダイオードとを直列に接続した能動クランプ回路（アクティブクランプ回路）がドレイン−ソース間電圧を抑制してハイサイドスイッチを保護する方法が開示されている。
【０００４】
特許文献２には、ＩＧＢＴやＭＯＳＦＥＴの高速スイッチング時に発生する過大サージ電圧を低い値に抑制することを目的とする電力変換装置が記載されている。この電力変換装置は、ハイサイドスイッチ及びローサイドスイッチのいずれにも適用できる能動クランプ回路を採用している。特許文献２における能動クランプ回路は、その構成中におけるダイオードにコンデンサを並列接続させることにより、負帰還パスを迅速に形成して過電圧をクランプすることができる。
【０００５】
このように、従来の過電圧保護回路では、ツェナーダイオードや抵抗、コンデンサを用いて過電圧を検出していた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−２８８８１７号公報
【特許文献２】特開２００１−２４５４６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ツェナーダイオードで過電圧を検出する場合には、高耐圧のツェナーダイオードを製造する必要があった。また、２個以上の抵抗を分割して過電圧を検出する場合には、抵抗に常に電流が流れているため、損失が多くなる。さらに、２個以上のコンデンサを分割して過電圧を検出する場合には、インピーダンスのバラツキにより検出電圧精度が低下していた。
【０００８】
本発明の課題は、製造し易い高耐圧素子を使用し、且つ、インピーダンスのバラツキを考慮しなくても良い過電圧保護回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明に係る過電圧保護回路は、スイッチング素子のゲートを駆動するゲート駆動回路であって、制御信号により前記スイッチング素子を駆動する駆動部と、前記スイッチング素子の第１主端子と第２主端子との間に接続され、第１コンデンサと第１抵抗とが直列に接続された微分回路と、前記第１抵抗の両端に接続され、第２抵抗と第２コンデンサとが直列に接続された積分回路と、前記第２コンデンサの電圧が基準電圧以上となった場合に前記第１主端子及び前記第２主端子間の電圧が所定電圧以上になったと判定し、前記スイッチング素子をオンさせて前記第１主端子及び前記第２主端子間の電圧をクランプさせる過電圧保護部とを備えることを特徴とする。
【発明の効果】
【００１０】
本発明に係る過電圧保護回路によれば、第１コンデンサと第１抵抗とからなる微分回路によりスイッチング素子の第１主端子に印加された電圧のｄＶ／ｄｔを検出し、ｄＶ／ｄｔに比例する第１抵抗の両端電圧を第２抵抗と第２コンデンサとからなる積分回路により積分すると、第２コンデンサには、スイッチング素子の第１主端子と第２主端子間の電圧に比例した電圧が発生する。
【００１１】
過電圧保護部は、第２コンデンサの電圧が基準電圧以上となった場合に第１主端子及び第２主端子間の電圧が所定電圧以上になったと判定し、スイッチング素子をオンさせて第１主端子及び前記第２主端子間の電圧をクランプさせるので、過電圧を防止できる。従って、製造し易い高耐圧素子で構成でき、且つ、インピーダンスのバラツキを考慮しなくても良い
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例１に係る過電圧保護回路の構成を示す図である。
【図２】本発明の実施例１に係る過電圧保護回路の動作を示すタイミングチャートである。
【図３】本発明の実施例２に係る過電圧保護回路の構成を示す図である。
【図４】本発明の実施例３に係る過電圧保護回路の構成を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態に係る過電圧保護回路について、図面を参照しながら詳細に説明する。
【実施例１】
【００１４】
図１は、本発明の実施例１に係る過電圧保護回路の構成を示す図である。図１に示す実施例１に係る過電圧保護回路において、直流電源Ｖ１の両端には、トランスＴ１の一次巻線Ｐとスイッチング素子Ｑ１との直列回路が接続される。
【００１５】
スイッチング素子Ｑ１は、ＧａＮ ＨＥＭＴ（High Electron Mobility Transistor）からなる。あるいは、スイッチング素子Ｑ１は、バイポーラトランジスタ、ＩＧＢＴ（絶縁ゲートトランジスタ）であっても良い。スイッチング素子Ｑ１は、制御回路１０からの制御信号によりオン／オフされる。
【００１６】
トランスＴ１の二次巻線Ｓの両端にはダイオードＤ１とコンデンサＣ１との直列回路が接続される。ダイオードＤ１とコンデンサＣ１とは、整流平滑回路を構成し、トランスＴ１の二次巻線Ｓの両端に発生した電圧を整流平滑して直流電圧を図示しない負荷に供給する。
【００１７】
電圧検出回路１２は、コンデンサＣ１の両端電圧を検出し、検出された電圧をフィードバック信号ＦＢとして制御回路１０に出力する。制御回路１０は、電圧検出回路１２からのフィードバック信号ＦＢに応じてスイッチング素子Ｑ１のオンオフを制御する。
【００１８】
スイッチング素子Ｑ１のドレイン（第１主端子）−ソース（第２主端子）の間には、抵抗Ｒ１（第１抵抗）とコンデンサＣ２（第１コンデンサ）とが直列に接続された微分回路が接続される。微分回路は、スイッチング素子Ｑ１のドレインに印加された電圧のｄＶ／ｄｔを検出する。
【００１９】
抵抗Ｒ１の両端には、抵抗Ｒ２（第２抵抗）とコンデンサＣ３（第２コンデンサ）とが直列に接続された積分回路が接続される。積分回路は、検出されたｄＶ／ｄｔに比例する抵抗Ｒ１の両端電圧を積分することにより、コンデンサＣ３の両端に、スイッチング素子Ｑ１のドレイン−ソース間の電圧Ｖｄｓに比例した電圧を発生させる。
【００２０】
コンデンサＣ３の両端にはダイオードＤ３のアノードとカソードとが接続される。ダイオードＤ３はコンパレータＡ１を保護するために設けられている。
【００２１】
コンデンサＣ３と抵抗Ｒ２との接続点とダイオードＤ３のカソードとにはコンパレータＡ１の非反転入力端子（＋）が接続され、コンパレータＡ１の反転入力端子（−）には基準電源Ｖ２の正極が接続される。基準電源Ｖ２の負極は、直流電源Ｖ１の負極とダイオードＤ３のアノードとコンデンサＣ３の一端と抵抗Ｒ１の一端とコンデンサＣ４の一端とスイッチング素子Ｑ１のソースとが接続される。
【００２２】
コンパレータＡ１は、コンデンサＣ３の電圧と基準電源Ｖ２の基準電圧とを比較し、コンデンサＣ３の電圧が基準電源Ｖ２の基準電圧以上になったときにＨレベルをオア回路ＯＲ１の一方の入力端子に出力する。
【００２３】
オア回路ＯＲ１の他方の入力端子には、制御回路１０の出力端子とダイオードＤ２のアノードとが接続され、ダイオードＤ２のカソードはスイッチング素子Ｑ１のゲートに接続される。ダイオードＤ２は、制御回路１０からの制御信号を直接スイッチング素子Ｑ１のゲートに印加するために設けられる。
【００２４】
オア回路ＯＲ１は、コンパレータＡ１からの出力と制御回路１０からの出力との論理和とを取る。オア回路ＯＲ１の出力端子には、ダイオードＤ４のカソードと抵抗Ｒ３の一端が接続され、ダイオードＤ４のアノードと抵抗Ｒ３の他端とはスイッチング素子Ｑ１のゲートに接続される。スイッチング素子Ｑ１のゲート−ソース間にはコンデンサＣ４が接続される。抵抗Ｒ３とコンデンサＣ４とは、オア回路ＯＲ１からの保護信号に対して抵抗Ｒ３とコンデンサＣ４とによる時定数だけ遅延する遅延回路を構成する。
【００２５】
コンパレータＡ１、オア回路ＯＲ１、抵抗Ｒ３、コンデンサＣ４は過電圧保護部を構成する。
【００２６】
次にこのように構成された実施例１に係る過電圧保護回路の動作を図２に示す各部のタイミングチャートを参照しながら詳細に説明する。図２において、Ｖｄｓ（Ｑ１）はスイッチング素子Ｑ１のドレイン−ソース間の電圧、Ｖ（Ｒ１）は抵抗Ｒ１の両端電圧、Ｖ（Ｃ３）はコンデンサＣ３の両端電圧、Ａ１ｏｕｔはコンパレータＡ１の出力、Ｖｇｓ（Ｑ１）はスイッチング素子Ｑ１のゲート−ソース間の電圧、Ｉｄ（Ｑ１）はスイッチング素子Ｑ１のドレイン電流である。
【００２７】
まず、時刻ｔ０において、スイッチング素子Ｑ１がターンオフすると、スイッチング素子Ｑ１のドレイン−ソース間の電圧Ｖｄｓ（Ｑ１）が時刻ｔ０〜ｔ２まで上昇する。時刻ｔ０〜ｔ２の時間は、抵抗Ｒ１とコンデンサＣ２との時定数により決定される。
【００２８】
また、コンデンサＣ２と抵抗Ｒ１とからなる微分回路は、スイッチング素子Ｑ１のドレインに印加された電圧Ｖｄｓ（Ｑ１）のｄＶ／ｄｔを検出する。このため、電圧Ｖｄｓ（Ｑ１）のｄＶ／ｄｔに比例する抵抗Ｒ１の両端電圧Ｖ（Ｒ１）は、図２に示すように変化する。
【００２９】
次に、抵抗Ｒ２とコンデンサＣ３とからなる積分回路により積分すると、コンデンサＣ３には、スイッチング素子Ｑ１の電圧Ｖｄｓ（Ｑ１）に比例した電圧Ｖ（Ｃ３）が発生する。電圧Ｖ（Ｃ３）は、図２に示すように、直線的に増加していく。
【００３０】
時刻ｔ１において、コンデンサＣ３の電圧Ｖ（Ｃ３）が基準電圧Ｖ２に達すると、コンパレータＡ１の出力Ａ１ｏｕｔは、Ｈレベルとなり、オア回路ＯＲ１を介して、抵抗Ｒ３に供給される。抵抗Ｒ２とコンデンサＣ４とは、オア回路ＯＲ１からのＨレベルを抵抗Ｒ２とコンデンサＣ４とによる時定数だけ、即ち、時刻ｔ１〜ｔ２の時間だけ遅延して、スイッチング素子Ｑ１のゲートに印加する。
【００３１】
すると、時刻ｔ１〜ｔ２において、スイッチング素子Ｑ１のゲート−ソース間の電圧Ｖｇｓ（Ｑ１）が直線的に上昇して、時刻ｔ２において、オン開始電圧Ｖｔｈに達すると、スイッチング素子Ｑ１がオンする。
【００３２】
すると、スイッチング素子Ｑ１のドレイン−ソース間に電流Ｉｄ（Ｑ１）が流れる。このため、スイッチング素子Ｑ１の電圧Ｖｄｓ（Ｑ１）の上昇が抑えられて、下降するため、電圧Ｖ（Ｒ１）は負電圧となる。これに伴って、コンデンサＣ３の電圧Ｖ（Ｃ３）も低下して、時刻ｔ３において、電圧Ｖ（Ｃ３）が基準電圧Ｖ２未満となると、コンパレータＡ１のＡ１ｏｕｔは、Ｌレベルとなるので、電流Ｉｄ（Ｑ１）がゼロとなる。
【００３３】
すると、スイッチング素子Ｑ１の電圧Ｖｄｓ（Ｑ１）が上昇して基準電圧Ｖ２に達すると、コンパレータＡ１の出力Ａ１ｏｕｔは、Ｈレベルとなるので、上述したように、スイッチング素子Ｑ１の間欠オン動作が時刻ｔ４まで繰り返し行われる。時刻ｔ５〜ｔ７では、電圧Ｖｄｓ（Ｑ１）が電圧ＶＰよりも充分に低い電圧に下がっているので、スイッチング素子Ｑ１の間欠オン動作は行われない。
【００３４】
このように、コンパレータＡ１とオア回路ＯＲ１と抵抗Ｒ３とコンデンサＣ４とからなる過電圧保護部は、コンデンサＣ３の電圧が基準電圧Ｖ２以上となった場合に電圧Ｖｄｓ（Ｑ１）が所定電圧ＶＰ以上になったと判定し、スイッチング素子Ｑ１をオンさせて電圧Ｖｄｓ（Ｑ１）を所定電圧ＶＰにクランプさせるので、過電圧を防止できる。
【００３５】
また、時刻ｔ０〜ｔ２の時間、時刻ｔ４〜ｔ８の時間においては、電流Ｉｄ（Ｑ１）が流れないので、損失が少なくなる。従って、製造し易い高耐圧素子を使用でき、且つ、インピーダンスのバラツキを考慮しなくても良い。
【実施例２】
【００３６】
図３は、本発明の実施例２に係る過電圧保護回路の構成を示す図である。図３に示す実施例２に係る過電圧保護回路は、図１に示す実施例１に係る過電圧保護回路のコンデンサＣ２に代えて、ツェナーダイオードＺＤを設けたことを特徴とする。
【００３７】
ツェナーダイオードＺＤのカソードをスイッチング素子Ｑ１のドレインに接続し、ツェナーダイオードＺＤのアノードを抵抗Ｒ１の一端に接続している。即ち、ツェナーダイオードＺＤを逆バイアス状態にすることで、ツェナーダイオードＺＤの接合容量がコンデンサＣ２の役割を果すので、実施例２に係る過電圧保護回路においても実施例１に係る過電圧保護回路の効果と同様な効果が得られる。
【実施例３】
【００３８】
図４は、本発明の実施例３に係る過電圧保護回路の構成を示す図である。図４に示す実施例３に係る過電圧保護回路は、図３に示す実施例２に係る過電圧保護回路のツェナーダイオードＺＤに並列にコンデンサＣ５を接続したことを特徴とする。
【００３９】
ツェナーダイオードＺＤの接合容量では所望のコンデンサ値が足りない場合には、ツェナーダイオードＺＤに並列にコンデンサＣ５を接続することで、微分回路を構成することができる。これによって、実施例３に係る過電圧保護回路においても実施例１に係る過電圧保護回路の効果と同様な効果が得られる。
【産業上の利用可能性】
【００４０】
本発明は、ゲート駆動回路に利用可能である。
【符号の説明】
【００４１】
Ｖ１ 直流電源
Ｖ２ 基準電源
Ｔ１ トランス
Ｄ１〜Ｄ４ ダイオード
Ｃ１〜Ｃ５ コンデンサ
Ｒ１〜Ｒ３ 抵抗
ＺＤ ツェナーダイオード
Ａ１ コンパレータ
Ｑ１ スイッチング素子
ＯＲ１ オア回路
１０ 制御回路
１２ 電圧検出回路
【技術分野】
【０００１】
本発明は、サージ電圧からトランジスタを保護するための過電圧保護回路に関し、特にスイッチング素子のゲートを駆動するゲート駆動回路に用いられる。
【背景技術】
【０００２】
近年、スイッチング電源等に用いられる出力用のトランジスタによるスイッチング動作の高速化が進み、スイッチの切り替え時においてソレノイド等を用いた負荷回路のインダクタンスにより発生する逆起電圧が大きくなる。このため、ターンオフ時に開放状態となったトランジスタのドレイン−ソース間にサージ電圧が印加されてブレークダウンが引き起こされる場合がある。このため、サージ電圧からトランジスタを保護するための過電圧保護回路が必要である。
【０００３】
特許文献１には、誘導性負荷を高速遮断することを目的とするハイサイドスイッチ用の半導体装置が記載され、ハイサイドスイッチのドレイン−ソース間電圧を抑制する方法が記載されている。特に、ハイサイドスイッチのドレイン−ゲート端子間にツェナーダイオードとダイオードとを直列に接続した能動クランプ回路（アクティブクランプ回路）がドレイン−ソース間電圧を抑制してハイサイドスイッチを保護する方法が開示されている。
【０００４】
特許文献２には、ＩＧＢＴやＭＯＳＦＥＴの高速スイッチング時に発生する過大サージ電圧を低い値に抑制することを目的とする電力変換装置が記載されている。この電力変換装置は、ハイサイドスイッチ及びローサイドスイッチのいずれにも適用できる能動クランプ回路を採用している。特許文献２における能動クランプ回路は、その構成中におけるダイオードにコンデンサを並列接続させることにより、負帰還パスを迅速に形成して過電圧をクランプすることができる。
【０００５】
このように、従来の過電圧保護回路では、ツェナーダイオードや抵抗、コンデンサを用いて過電圧を検出していた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−２８８８１７号公報
【特許文献２】特開２００１−２４５４６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ツェナーダイオードで過電圧を検出する場合には、高耐圧のツェナーダイオードを製造する必要があった。また、２個以上の抵抗を分割して過電圧を検出する場合には、抵抗に常に電流が流れているため、損失が多くなる。さらに、２個以上のコンデンサを分割して過電圧を検出する場合には、インピーダンスのバラツキにより検出電圧精度が低下していた。
【０００８】
本発明の課題は、製造し易い高耐圧素子を使用し、且つ、インピーダンスのバラツキを考慮しなくても良い過電圧保護回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明に係る過電圧保護回路は、スイッチング素子のゲートを駆動するゲート駆動回路であって、制御信号により前記スイッチング素子を駆動する駆動部と、前記スイッチング素子の第１主端子と第２主端子との間に接続され、第１コンデンサと第１抵抗とが直列に接続された微分回路と、前記第１抵抗の両端に接続され、第２抵抗と第２コンデンサとが直列に接続された積分回路と、前記第２コンデンサの電圧が基準電圧以上となった場合に前記第１主端子及び前記第２主端子間の電圧が所定電圧以上になったと判定し、前記スイッチング素子をオンさせて前記第１主端子及び前記第２主端子間の電圧をクランプさせる過電圧保護部とを備えることを特徴とする。
【発明の効果】
【００１０】
本発明に係る過電圧保護回路によれば、第１コンデンサと第１抵抗とからなる微分回路によりスイッチング素子の第１主端子に印加された電圧のｄＶ／ｄｔを検出し、ｄＶ／ｄｔに比例する第１抵抗の両端電圧を第２抵抗と第２コンデンサとからなる積分回路により積分すると、第２コンデンサには、スイッチング素子の第１主端子と第２主端子間の電圧に比例した電圧が発生する。
【００１１】
過電圧保護部は、第２コンデンサの電圧が基準電圧以上となった場合に第１主端子及び第２主端子間の電圧が所定電圧以上になったと判定し、スイッチング素子をオンさせて第１主端子及び前記第２主端子間の電圧をクランプさせるので、過電圧を防止できる。従って、製造し易い高耐圧素子で構成でき、且つ、インピーダンスのバラツキを考慮しなくても良い
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例１に係る過電圧保護回路の構成を示す図である。
【図２】本発明の実施例１に係る過電圧保護回路の動作を示すタイミングチャートである。
【図３】本発明の実施例２に係る過電圧保護回路の構成を示す図である。
【図４】本発明の実施例３に係る過電圧保護回路の構成を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態に係る過電圧保護回路について、図面を参照しながら詳細に説明する。
【実施例１】
【００１４】
図１は、本発明の実施例１に係る過電圧保護回路の構成を示す図である。図１に示す実施例１に係る過電圧保護回路において、直流電源Ｖ１の両端には、トランスＴ１の一次巻線Ｐとスイッチング素子Ｑ１との直列回路が接続される。
【００１５】
スイッチング素子Ｑ１は、ＧａＮ ＨＥＭＴ（High Electron Mobility Transistor）からなる。あるいは、スイッチング素子Ｑ１は、バイポーラトランジスタ、ＩＧＢＴ（絶縁ゲートトランジスタ）であっても良い。スイッチング素子Ｑ１は、制御回路１０からの制御信号によりオン／オフされる。
【００１６】
トランスＴ１の二次巻線Ｓの両端にはダイオードＤ１とコンデンサＣ１との直列回路が接続される。ダイオードＤ１とコンデンサＣ１とは、整流平滑回路を構成し、トランスＴ１の二次巻線Ｓの両端に発生した電圧を整流平滑して直流電圧を図示しない負荷に供給する。
【００１７】
電圧検出回路１２は、コンデンサＣ１の両端電圧を検出し、検出された電圧をフィードバック信号ＦＢとして制御回路１０に出力する。制御回路１０は、電圧検出回路１２からのフィードバック信号ＦＢに応じてスイッチング素子Ｑ１のオンオフを制御する。
【００１８】
スイッチング素子Ｑ１のドレイン（第１主端子）−ソース（第２主端子）の間には、抵抗Ｒ１（第１抵抗）とコンデンサＣ２（第１コンデンサ）とが直列に接続された微分回路が接続される。微分回路は、スイッチング素子Ｑ１のドレインに印加された電圧のｄＶ／ｄｔを検出する。
【００１９】
抵抗Ｒ１の両端には、抵抗Ｒ２（第２抵抗）とコンデンサＣ３（第２コンデンサ）とが直列に接続された積分回路が接続される。積分回路は、検出されたｄＶ／ｄｔに比例する抵抗Ｒ１の両端電圧を積分することにより、コンデンサＣ３の両端に、スイッチング素子Ｑ１のドレイン−ソース間の電圧Ｖｄｓに比例した電圧を発生させる。
【００２０】
コンデンサＣ３の両端にはダイオードＤ３のアノードとカソードとが接続される。ダイオードＤ３はコンパレータＡ１を保護するために設けられている。
【００２１】
コンデンサＣ３と抵抗Ｒ２との接続点とダイオードＤ３のカソードとにはコンパレータＡ１の非反転入力端子（＋）が接続され、コンパレータＡ１の反転入力端子（−）には基準電源Ｖ２の正極が接続される。基準電源Ｖ２の負極は、直流電源Ｖ１の負極とダイオードＤ３のアノードとコンデンサＣ３の一端と抵抗Ｒ１の一端とコンデンサＣ４の一端とスイッチング素子Ｑ１のソースとが接続される。
【００２２】
コンパレータＡ１は、コンデンサＣ３の電圧と基準電源Ｖ２の基準電圧とを比較し、コンデンサＣ３の電圧が基準電源Ｖ２の基準電圧以上になったときにＨレベルをオア回路ＯＲ１の一方の入力端子に出力する。
【００２３】
オア回路ＯＲ１の他方の入力端子には、制御回路１０の出力端子とダイオードＤ２のアノードとが接続され、ダイオードＤ２のカソードはスイッチング素子Ｑ１のゲートに接続される。ダイオードＤ２は、制御回路１０からの制御信号を直接スイッチング素子Ｑ１のゲートに印加するために設けられる。
【００２４】
オア回路ＯＲ１は、コンパレータＡ１からの出力と制御回路１０からの出力との論理和とを取る。オア回路ＯＲ１の出力端子には、ダイオードＤ４のカソードと抵抗Ｒ３の一端が接続され、ダイオードＤ４のアノードと抵抗Ｒ３の他端とはスイッチング素子Ｑ１のゲートに接続される。スイッチング素子Ｑ１のゲート−ソース間にはコンデンサＣ４が接続される。抵抗Ｒ３とコンデンサＣ４とは、オア回路ＯＲ１からの保護信号に対して抵抗Ｒ３とコンデンサＣ４とによる時定数だけ遅延する遅延回路を構成する。
【００２５】
コンパレータＡ１、オア回路ＯＲ１、抵抗Ｒ３、コンデンサＣ４は過電圧保護部を構成する。
【００２６】
次にこのように構成された実施例１に係る過電圧保護回路の動作を図２に示す各部のタイミングチャートを参照しながら詳細に説明する。図２において、Ｖｄｓ（Ｑ１）はスイッチング素子Ｑ１のドレイン−ソース間の電圧、Ｖ（Ｒ１）は抵抗Ｒ１の両端電圧、Ｖ（Ｃ３）はコンデンサＣ３の両端電圧、Ａ１ｏｕｔはコンパレータＡ１の出力、Ｖｇｓ（Ｑ１）はスイッチング素子Ｑ１のゲート−ソース間の電圧、Ｉｄ（Ｑ１）はスイッチング素子Ｑ１のドレイン電流である。
【００２７】
まず、時刻ｔ０において、スイッチング素子Ｑ１がターンオフすると、スイッチング素子Ｑ１のドレイン−ソース間の電圧Ｖｄｓ（Ｑ１）が時刻ｔ０〜ｔ２まで上昇する。時刻ｔ０〜ｔ２の時間は、抵抗Ｒ１とコンデンサＣ２との時定数により決定される。
【００２８】
また、コンデンサＣ２と抵抗Ｒ１とからなる微分回路は、スイッチング素子Ｑ１のドレインに印加された電圧Ｖｄｓ（Ｑ１）のｄＶ／ｄｔを検出する。このため、電圧Ｖｄｓ（Ｑ１）のｄＶ／ｄｔに比例する抵抗Ｒ１の両端電圧Ｖ（Ｒ１）は、図２に示すように変化する。
【００２９】
次に、抵抗Ｒ２とコンデンサＣ３とからなる積分回路により積分すると、コンデンサＣ３には、スイッチング素子Ｑ１の電圧Ｖｄｓ（Ｑ１）に比例した電圧Ｖ（Ｃ３）が発生する。電圧Ｖ（Ｃ３）は、図２に示すように、直線的に増加していく。
【００３０】
時刻ｔ１において、コンデンサＣ３の電圧Ｖ（Ｃ３）が基準電圧Ｖ２に達すると、コンパレータＡ１の出力Ａ１ｏｕｔは、Ｈレベルとなり、オア回路ＯＲ１を介して、抵抗Ｒ３に供給される。抵抗Ｒ２とコンデンサＣ４とは、オア回路ＯＲ１からのＨレベルを抵抗Ｒ２とコンデンサＣ４とによる時定数だけ、即ち、時刻ｔ１〜ｔ２の時間だけ遅延して、スイッチング素子Ｑ１のゲートに印加する。
【００３１】
すると、時刻ｔ１〜ｔ２において、スイッチング素子Ｑ１のゲート−ソース間の電圧Ｖｇｓ（Ｑ１）が直線的に上昇して、時刻ｔ２において、オン開始電圧Ｖｔｈに達すると、スイッチング素子Ｑ１がオンする。
【００３２】
すると、スイッチング素子Ｑ１のドレイン−ソース間に電流Ｉｄ（Ｑ１）が流れる。このため、スイッチング素子Ｑ１の電圧Ｖｄｓ（Ｑ１）の上昇が抑えられて、下降するため、電圧Ｖ（Ｒ１）は負電圧となる。これに伴って、コンデンサＣ３の電圧Ｖ（Ｃ３）も低下して、時刻ｔ３において、電圧Ｖ（Ｃ３）が基準電圧Ｖ２未満となると、コンパレータＡ１のＡ１ｏｕｔは、Ｌレベルとなるので、電流Ｉｄ（Ｑ１）がゼロとなる。
【００３３】
すると、スイッチング素子Ｑ１の電圧Ｖｄｓ（Ｑ１）が上昇して基準電圧Ｖ２に達すると、コンパレータＡ１の出力Ａ１ｏｕｔは、Ｈレベルとなるので、上述したように、スイッチング素子Ｑ１の間欠オン動作が時刻ｔ４まで繰り返し行われる。時刻ｔ５〜ｔ７では、電圧Ｖｄｓ（Ｑ１）が電圧ＶＰよりも充分に低い電圧に下がっているので、スイッチング素子Ｑ１の間欠オン動作は行われない。
【００３４】
このように、コンパレータＡ１とオア回路ＯＲ１と抵抗Ｒ３とコンデンサＣ４とからなる過電圧保護部は、コンデンサＣ３の電圧が基準電圧Ｖ２以上となった場合に電圧Ｖｄｓ（Ｑ１）が所定電圧ＶＰ以上になったと判定し、スイッチング素子Ｑ１をオンさせて電圧Ｖｄｓ（Ｑ１）を所定電圧ＶＰにクランプさせるので、過電圧を防止できる。
【００３５】
また、時刻ｔ０〜ｔ２の時間、時刻ｔ４〜ｔ８の時間においては、電流Ｉｄ（Ｑ１）が流れないので、損失が少なくなる。従って、製造し易い高耐圧素子を使用でき、且つ、インピーダンスのバラツキを考慮しなくても良い。
【実施例２】
【００３６】
図３は、本発明の実施例２に係る過電圧保護回路の構成を示す図である。図３に示す実施例２に係る過電圧保護回路は、図１に示す実施例１に係る過電圧保護回路のコンデンサＣ２に代えて、ツェナーダイオードＺＤを設けたことを特徴とする。
【００３７】
ツェナーダイオードＺＤのカソードをスイッチング素子Ｑ１のドレインに接続し、ツェナーダイオードＺＤのアノードを抵抗Ｒ１の一端に接続している。即ち、ツェナーダイオードＺＤを逆バイアス状態にすることで、ツェナーダイオードＺＤの接合容量がコンデンサＣ２の役割を果すので、実施例２に係る過電圧保護回路においても実施例１に係る過電圧保護回路の効果と同様な効果が得られる。
【実施例３】
【００３８】
図４は、本発明の実施例３に係る過電圧保護回路の構成を示す図である。図４に示す実施例３に係る過電圧保護回路は、図３に示す実施例２に係る過電圧保護回路のツェナーダイオードＺＤに並列にコンデンサＣ５を接続したことを特徴とする。
【００３９】
ツェナーダイオードＺＤの接合容量では所望のコンデンサ値が足りない場合には、ツェナーダイオードＺＤに並列にコンデンサＣ５を接続することで、微分回路を構成することができる。これによって、実施例３に係る過電圧保護回路においても実施例１に係る過電圧保護回路の効果と同様な効果が得られる。
【産業上の利用可能性】
【００４０】
本発明は、ゲート駆動回路に利用可能である。
【符号の説明】
【００４１】
Ｖ１ 直流電源
Ｖ２ 基準電源
Ｔ１ トランス
Ｄ１〜Ｄ４ ダイオード
Ｃ１〜Ｃ５ コンデンサ
Ｒ１〜Ｒ３ 抵抗
ＺＤ ツェナーダイオード
Ａ１ コンパレータ
Ｑ１ スイッチング素子
ＯＲ１ オア回路
１０ 制御回路
１２ 電圧検出回路
【特許請求の範囲】
【請求項１】
スイッチング素子のゲートを駆動するゲート駆動回路であって、
制御信号により前記スイッチング素子を駆動する駆動部と、
前記スイッチング素子の第１主端子と第２主端子との間に接続され、第１コンデンサと第１抵抗とが直列に接続された微分回路と、
前記第１抵抗の両端に接続され、第２抵抗と第２コンデンサとが直列に接続された積分回路と、
前記第２コンデンサの電圧が基準電圧以上となった場合に前記第１主端子及び前記第２主端子間の電圧が所定電圧以上になったと判定し、前記スイッチング素子をオンさせて前記第１主端子及び前記第２主端子間の電圧をクランプさせる過電圧保護部と、
を備えることを特徴とする過電圧保護回路。
【請求項２】
前記過電圧保護部は、前記第２コンデンサの電圧と基準電圧とを比較して前記第２コンデンサの電圧が基準電圧以上となった場合に保護信号を出力する比較部と、
前記比較部からの保護信号を所定時間だけ遅延させて前記スイッチング素子の制御端子に印加する遅延回路と、
を備えることを特徴とする請求項１記載の過電圧保護回路。
【請求項３】
前記スイッチング素子は、ＧａＮ ＨＥＭＴであることを特徴とする請求項１又は請求項２記載の過電圧保護回路。
【請求項４】
前記第１コンデンサは、ツェナーダイオードの接合容量からなることを特徴とする請求項１乃至請求項３のいずれか１項記載の過電圧保護回路。
【請求項１】
スイッチング素子のゲートを駆動するゲート駆動回路であって、
制御信号により前記スイッチング素子を駆動する駆動部と、
前記スイッチング素子の第１主端子と第２主端子との間に接続され、第１コンデンサと第１抵抗とが直列に接続された微分回路と、
前記第１抵抗の両端に接続され、第２抵抗と第２コンデンサとが直列に接続された積分回路と、
前記第２コンデンサの電圧が基準電圧以上となった場合に前記第１主端子及び前記第２主端子間の電圧が所定電圧以上になったと判定し、前記スイッチング素子をオンさせて前記第１主端子及び前記第２主端子間の電圧をクランプさせる過電圧保護部と、
を備えることを特徴とする過電圧保護回路。
【請求項２】
前記過電圧保護部は、前記第２コンデンサの電圧と基準電圧とを比較して前記第２コンデンサの電圧が基準電圧以上となった場合に保護信号を出力する比較部と、
前記比較部からの保護信号を所定時間だけ遅延させて前記スイッチング素子の制御端子に印加する遅延回路と、
を備えることを特徴とする請求項１記載の過電圧保護回路。
【請求項３】
前記スイッチング素子は、ＧａＮ ＨＥＭＴであることを特徴とする請求項１又は請求項２記載の過電圧保護回路。
【請求項４】
前記第１コンデンサは、ツェナーダイオードの接合容量からなることを特徴とする請求項１乃至請求項３のいずれか１項記載の過電圧保護回路。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−１１５８５２（Ｐ２０１３−１１５８５２Ａ）
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願番号】特願２０１１−２５７２９１（Ｐ２０１１−２５７２９１）
【出願日】平成２３年１１月２５日（２０１１．１１．２５）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願日】平成２３年１１月２５日（２０１１．１１．２５）
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]