過電流検出回路および半導体装置
【課題】過電流検出において精度の高い温度補償を行う。
【解決手段】制御回路２０は、ＮＭＯＳトランジスタＮＭ０と出力端子ＯＵＴ間を接続するワイヤ１７に流れる負荷電流Ｉａとワイヤ１７の抵抗分とによってワイヤ１７の両端に生じる電位差を検出し、電位差が所定値より大きくなった場合に負過電流Ｉａを制限するようにＮＭＯＳトランジスタＮＭ０を制御する。制御回路２０は、一端から電流源Ｉ１によって電流を順方向に流すと共に他端をワイヤ１７の一端に接続するダイオード群２１と、一端から電流源Ｉ２によって電流を順方向に流すと共に他端をワイヤ１７の他端に接続するダイオード群２２と、を備え、ワイヤ１７の抵抗分の温度変化によって生じる出力電流制限値の変化が少なくなるように、ダイオード群２１、２２の一端間の電位差に基づいて所定値を補正する。
【解決手段】制御回路２０は、ＮＭＯＳトランジスタＮＭ０と出力端子ＯＵＴ間を接続するワイヤ１７に流れる負荷電流Ｉａとワイヤ１７の抵抗分とによってワイヤ１７の両端に生じる電位差を検出し、電位差が所定値より大きくなった場合に負過電流Ｉａを制限するようにＮＭＯＳトランジスタＮＭ０を制御する。制御回路２０は、一端から電流源Ｉ１によって電流を順方向に流すと共に他端をワイヤ１７の一端に接続するダイオード群２１と、一端から電流源Ｉ２によって電流を順方向に流すと共に他端をワイヤ１７の他端に接続するダイオード群２２と、を備え、ワイヤ１７の抵抗分の温度変化によって生じる出力電流制限値の変化が少なくなるように、ダイオード群２１、２２の一端間の電位差に基づいて所定値を補正する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流検出回路および半導体装置に係り、特に、出力電流が流れる配線の抵抗成分における電位の変化に応じて過電流を検出する技術に係る。
【背景技術】
【０００２】
一般に、自動車等の車両では、車体（シャーシ）がＧＮＤ電位のため、ランプやモータ等の負荷がロウサイド側に設置される場合が多い。そこで、負荷がスイッチとＧＮＤ間に接続されるハイサイドスイッチが多用され、低オン抵抗、低コストのために、スイッチ素子として、ソースフォロワ動作するＮチャネル型ＭＯＳＦＥＴが多用される。
【０００３】
このようなハイサイドスイッチ等にあっては、負荷に過電流が流れると、スイッチ素子であるＮチャネル型ＭＯＳＦＥＴや配線材料が損傷を受ける虞がある。そこで、過電流を検出して、Ｎチャネル型ＭＯＳＦＥＴに流れる電流を制御する過電流検出回路を設けるのが一般的である。このような過電流検出回路において、Ｎチャネル型ＭＯＳＦＥＴを流れる電流の検出素子として半導体装置を構成する配線（ワイヤ）を用いる技術が、特許文献１、２、３において開示されている。
【０００４】
なお、関連する技術として、特許文献４には、２つのダイオード間に発生する電圧差の温度係数が入力電流によって異なることを利用して、電圧差から温度を検出する温度検出回路が記載されている。
【０００５】
【特許文献１】特開平１１−１２１６８３号公報
【特許文献２】特開２００４−８００８７号公報
【特許文献３】特開平６−２１６３０７号公報
【特許文献４】特開２０００−２１３９９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
車載用の半導体装置は、その使用環境からかなり広い温度範囲において使用される。したがって、広い温度範囲に亘って要求される条件を満たす必要がある。ハイサイドスイッチもその例外ではなく、過電流の検出値も広い温度範囲に亘って変化が少ないことが求められる。ところで、電流の検出素子として用いられる配線における金属の電気抵抗率の温度係数は、常温において、約０．４％／℃である。例えば、銅（Ｃｕ）の温度係数は、０．００３９３／℃である。図６に銅のワイヤ抵抗の温度変化の例を示す。今、使用温度範囲を１００℃とすると、配線の抵抗値は、使用温度範囲において約４０％変化し、これに伴い過電流の検出値も約４０％も変化してしまうことになる。
【０００７】
このため、過電流検出回路において、広い温度範囲に亘って変動の少ない過電流検出を行うことができない虞があった。ところで、特許文献１には、「ボンディングワイヤ（配線）の抵抗の温度係数を考慮して、基準電圧回路に温度係数を持たせるように設計すれば、過電流の検出電流値の温度特性を補償することも可能である」との記載がなされている。しかしながら、具体的な温度特性の補償方法は何ら記載されていないため、車載用の過電流検出回路において簡単な回路構成によって精度の高い温度補償回路を設計することが困難であった。
【課題を解決するための手段】
【０００８】
本発明者は、鋭意検討の結果、定電流を流した２組のダイオード群の電位差における温度係数が、金属の電気抵抗率の温度係数と同程度であることを見出した。そこで、２組のダイオード群の電位差に基づいて金属配線に流れる過電流の電流制限値を補正するように構成することで、温度特性に優れた過電流検出が行うことができると考え、本発明を創案するに至った。
【０００９】
本発明の１つのアスペクトに係る過電流検出回路は、出力端子と、出力端子を介して負荷に出力電流を流すトランジスタと、トランジスタに接続され出力電流が流れる金属配線と、金属配線に流れる出力電流と金属配線の抵抗とによって金属配線の両端に生じる電位差を検出し、電位差が所定値より大きくなった場合に出力電流を制限するようにトランジスタを制御する制御回路と、を備え、制御回路は、第１および第２の電流源と、一端から第１の電流源によって第１の電流を順方向に流すと共に、他端を金属配線の一端に接続する第１のダイオード群と、一端から第２の電流源によって第２の電流を順方向に流すと共に、他端を金属配線の他端に接続する第２のダイオード群と、を備えると共に、配線の抵抗の温度変化によって生じる出力電流制限値の変化が少なくなるように、第１および第２のダイオード群の一端間の電位差に基づいて所定値を補正する構成とされる。
【発明の効果】
【００１０】
本発明によれば、２組のダイオード群の電位差における温度係数が、金属の電気抵抗率の温度係数と同程度であることを用いて、出力電流制限値の変化が少なくなるように出力電流制限値の検出電圧が補正される。したがって、過電流検出回路において簡単な回路構成で精度の高い温度補償がなされる。
【発明を実施するための最良の形態】
【００１１】
本発明の実施形態に係る過電流検出回路は、出力端子（図１のＯＵＴ）と、出力端子を介して負荷（図１の１２）に出力電流（図１のＩａ）を流す出力トランジスタ（図１のＮＭ０）と、出力トランジスタに接続され出力電流が流れる金属配線（図１の１７）と、金属配線に流れる出力電流と金属配線の抵抗とによって金属配線の両端に生じる電位差を検出し、電位差が所定値より大きくなった場合に出力電流を制限するように出力トランジスタを制御する制御回路（図１の２０）と、を備える。ここで、制御回路（図１の２０）は、第１および第２の電流源（図１のＩ１、Ｉ２）と、一端から第１の電流源によって電流を順方向に流すと共に、他端を金属配線の一端に接続する第１のダイオード群（図１の２１）と、一端から第２の電流源によって電流を順方向に流すと共に、他端を金属配線の他端に接続する第２のダイオード群（図１の２２）と、を備え、金属配線の抵抗の温度変化によって生じる出力電流制限値の変化が少なくなるように、第１および第２のダイオード群の一端間の電位差に基づいて所定値を補正する構成とされる。
【００１２】
また、第１のダイオード群は、アノードおよびカソードをそれぞれ共通に並列接続したＸ（Ｘは１以上の整数）個のダイオードを一組としてＬ（Ｌは１以上の整数）組を順方向に直列に接続すると共に、カソード端を金属配線の一端に接続し、第２のダイオード群は、アノードおよびカソードをそれぞれ共通に並列接続したＹ（Ｙは１以上の整数）個のダイオードを一組としてＬ組を順方向に直列に接続すると共に、カソード端を金属配線の他端に接続し、金属配線の他端の電位が金属配線の一端の電位よりも高く、第１および第２の電流源の電流値比をＭ：Ｎ（Ｍ、Ｎは正数）とする場合、Ｍ・Ｙ／Ｎ／Ｘ＞１を満たすように構成することが好ましい。
【００１３】
さらに、制御回路は、第１のダイオード群のアノード端にソースを接続し、第１の電流源にドレインおよびゲートを接続する第１のＭＯＳトランジスタ（図４のＮＭ１）と、第２のダイオード群のアノード端にソースを接続し、第２の電流源にドレインを接続し、ゲートを第１のＭＯＳトランジスタのゲートと接続する第２のＭＯＳトランジスタ（図４のＮＭ２）と、ゲートを第２のＭＯＳトランジスタのドレインと接続し、ソースを金属配線の一端または他端に接続し、ドレインを出力トランジスタ（図４のＮＭ０）の制御端に接続する第３のＭＯＳトランジスタ（図４のＮＭ３）と、を備え、第１、第２および第３のＭＯＳトランジスタは、同一の導電型であって、第３のＭＯＳトランジスタは、電位差が所定値より大きくなった場合に出力電流を制限するように出力トランジスタを制御するようにすることが好ましい。
【００１４】
ここで、出力トランジスタは、ハイサイドスイッチまたはローサイドスイッチとして機能するＮＭＯＳトランジスタであってもよい。
【００１５】
本発明の実施形態に係る半導体装置は、以上のような過電流検出回路を含む。この半導体装置において、第１および第２のダイオード群と金属配線とは、近接して配設されることが好ましい。また、金属配線は、銅、銀、金、アルミニウム、およびこれらの少なくとも一つを主成分とする合金のいずれかで構成されるボンディングワイヤであって、出力端子は、ボンディングワイヤが接続されるリードフレームとして構成されるようにしてもよい。
【００１６】
以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００１７】
図１は、本発明の第１の実施例に係る半導体装置の回路図である。図１において、半導体装置１０は、端子Ｖｃｃ、ＩＮ、ＧＮＤ、ＯＵＴ、ＮＭＯＳトランジスタＮＭ０、昇圧回路１５、ワイヤ１７、制御回路２０、を備える。昇圧回路１５は、端子ＩＮにオン信号が与えられると、昇圧電圧をＮＭＯＳトランジスタＮＭ０のゲートに与える。ゲートに昇圧電圧が与えられたＮＭＯＳトランジスタＮＭ０は、オンとなって、バッテリ１１から供給される負荷電流（出力電流）Ｉａを、端子Ｖｃｃ、ＮＭＯＳトランジスタＮＭ０のドレインおよびソース、さらにワイヤ１７を介して端子ＯＵＴから出力して負荷１２に供給する。
【００１８】
制御回路２０は、ダイオード群２１、２２、電流源Ｉ１、Ｉ２、増幅器ＡＭＰ、ＮＭＯＳトランジスタＮＭ３を備える。ダイオード群２１は、一端（アノード側）から電流源Ｉ１によって電流を順方向に流すと共に、他端（カソード側）をワイヤ１７の一端（Ｂ点）に接続する。ダイオード群２２は、一端（アノード側）から電流源Ｉ２によって電流を順方向に流すと共に、他端（カソード側）をワイヤ１７の他端（Ａ点）に接続する。ここで、電流源Ｉ１、Ｉ２における電流値は、負荷電流Ｉａの電流値に比べて無視できるほど小さいものとする。増幅器ＡＭＰは、反転入力端子（−）をダイオード群２１の一端（アノード側）に接続し、非反転入力端子（＋）をダイオード群２２の一端（アノード側）に接続し、出力端子をＮＭＯＳトランジスタＮＭ３のゲートに接続する。ＮＭＯＳトランジスタＮＭ３は、ドレインをＮＭＯＳトランジスタＮＭ０のゲートに接続し、ソースをワイヤ１７の他端（Ａ点）、すなわちＮＭＯＳトランジスタＮＭ０のソースに接続する。
【００１９】
以上のような構成の半導体装置において、負荷電流Ｉａの値が通常の範囲内にある場合、ワイヤ１７の両端（Ａ点、Ｂ点）間の電位差は、小さく、ダイオード群２２の一端（アノード側）すなわち増幅器ＡＭＰの非反転入力端子の電位がダイオード群２１の一端（アノード側）すなわち増幅器ＡＭＰの反転入力端子の電位より低い。したがって、増幅器ＡＭＰの出力の電位が低下し、ＮＭＯＳトランジスタＮＭ３がオフとなって、ＮＭＯＳトランジスタＮＭ０の動作に影響を与えることがない。
【００２０】
一方、負荷電流Ｉａが出力電流制限値を超えると、ワイヤ１７の両端（Ａ点、Ｂ点）間の電位差が所定値を超える。制御回路２０は、この電位差が所定値より大きくなった場合に負荷電流Ｉａを制限するようにＮＭＯＳトランジスタＮＭ０のゲートを制御する。すなわち、ダイオード群２２の一端（アノード側）の電位がダイオード群２１の一端（アノード側）の電位より高くなると、増幅器ＡＭＰの出力端子の電位が上昇する。この結果、ＮＭＯＳトランジスタＮＭ３のゲート・ソース間の電位差が大きくなって、ＮＭＯＳトランジスタＮＭ３のドレインの電位すなわちＮＭＯＳトランジスタＮＭ０のゲートの電位が下り、ＮＭＯＳトランジスタＮＭ０を流れる負荷電流Ｉａが制限されるように動作する。
【００２１】
次に、ダイオード群２１、２２によって、ワイヤ１７の抵抗の温度変化によって生じる出力電流制限値の変化が補償される点について説明する。今、ダイオード群２１は、アノードおよびカソードをそれぞれ共通に並列接続したＸ（Ｘは１以上の整数）個のダイオードを一組としてＬ（Ｌは１以上の整数）組を順方向に直列に接続した構成とする。また、ダイオード群２２は、アノードおよびカソードをそれぞれ共通に並列接続したＹ（Ｙは１以上の整数）個のダイオードを一組としてＬ組を順方向に直列に接続した構成とする。さらに、電流源Ｉ１、Ｉ２における電流値比をＭ：Ｎ（Ｍ、Ｎは正数）とする。さらに、ワイヤ１７の抵抗値をＲとする。
【００２２】
ここで、負荷電流Ｉａが出力電流制限値に一致する時、以下の式が成り立つ。
Ｌ・ｋ／ｑ・（Ｔ＋２７３）・ｌｎ（Ｍ・Ｉ／Ｘ／Ｉｓ）−Ｌ・ｋ／ｑ・（Ｔ＋２７３）・ｌｎ（Ｎ・Ｉ／Ｙ／Ｉｓ）＝Ｉａ・Ｒ・｛１＋ｔｃ・（Ｔ−２５）｝ −−−−−式（１）
ただし、ｋはボルツマン定数、ｑは電子運動エネルギー、Ｔは摂氏温度、Ｉｓはダイオードの飽和電流、ｔｃはワイヤ１７を構成する金属の温度係数である。
【００２３】
式（１）から負荷電流Ｉａを求めると、以下の式のように表される。
Ｉａ＝Ｌ・ｋ／ｑ・（Ｔ＋２７３）・ｌｎ（Ｍ・Ｙ／Ｎ／Ｘ）／Ｒ／｛１＋ｔｃ・（Ｔ−２５）｝ −−−−−式（２）
【００２４】
式（２）において、Ｉａ＞０でなければならないため、Ｍ・Ｙ／Ｎ／Ｘ＞１を満たす必要がある。
【００２５】
式（２）に対して、具体的な数値を当てはめ、負荷電流Ｉａの出力電流制限値の温度係数を求めると、図２に示すようになる。図２は、ワイヤ１７を構成する金属が銅であって、ワイヤ１７の抵抗値が１ｍΩ、温度を−４０℃、２５℃、１２５℃と変化させた場合の例である。図２（Ａ）は、Ｌ＝１、Ｍ／Ｎ＝１、Ｙ／Ｘ＝２、図２（Ｂ）は、Ｌ＝１、Ｍ／Ｎ＝３、Ｙ／Ｘ＝２、図２（Ｃ）は、Ｌ＝２、Ｍ／Ｎ＝３、Ｙ／Ｘ＝２に設定している。図２（Ａ）、（Ｂ）、（Ｃ）のいずれの場合であっても、温度が２５℃〜１２５℃と変化した時の負荷電流Ｉａの出力電流制限値の温度係数は、−０．０００４１／℃である。すなわち、１００℃変化した場合、出力電流制限値は、４％程度の変動に収まることが示される。
【００２６】
図３（Ａ）は、温度を変化させた時のダイオード群２１、２２の電位差ΔＶＦの変化を示す図である。図３（Ｂ）は、温度を変化させた時の検出電流（出力電流制限値）の変化を示す図である。ここでは、Ｌ＝１、Ｍ／Ｎ＝１とし、Ｙ／Ｘを２〜３０まで変化させている。ダイオード群２１、２２の電位差の温度係数が、図６に示した銅のワイヤの温度係数と近い値となって、図３（Ｂ）に示すように、出力電流制限値（検出電流）の温度変化が低く抑えられることが分かる。また、Ｙ／Ｘを２〜３０まで変えた場合、温度係数の小さい電流検出特性が、十数Ａ〜９０Ａ程度まで調整可能であることが示される。なお、ここでは、Ｌ＝１、Ｍ／Ｎ＝１としたが、Ｌ、Ｍ／Ｎを変更することで、出力電流制限値に対し、さらに広範囲できめ細かい調整も可能である。
【００２７】
なお、以上の説明では、端子ＯＵＴと接地間に負荷１２が接続され、ＮＭＯＳトランジスタＮＭ０がハイサイドスイッチとして機能する例を示した。これに対し、端子ＯＵＴを接地すると共に、端子Ｖｃｃとバッテリ１１との間に負荷１２を接続し、ＮＭＯＳトランジスタＮＭ０がローサイドスイッチとして機能するように構成することも可能である。
【実施例２】
【００２８】
図４は、本発明の第２の実施例に係る過電流検出回路の回路図である。図４において、図１と同じ符号は同じものを表し、その説明を省略する。図４に示す過電流検出回路は、図１における増幅器ＡＭＰの替わりにＮＭＯＳトランジスタＮＭ１、ＮＭ２からなるカレントミラーを制御回路２０ａに組み込んでいる。
【００２９】
ＭＯＳトランジスタＮＭ１は、ダイオード群２１のアノード端にソースを接続し、電流源Ｉ１にドレインおよびゲートを接続する。また、ＭＯＳトランジスタＮＭ２は、ダイオード群２１のアノード端にソースを接続し、電流源Ｉ２にドレインを接続し、ゲートをＭＯＳトランジスタＮＭ１のゲートと接続する。ＭＯＳトランジスタＮＭ３は、ゲートをＭＯＳトランジスタＮＭ２のドレインと接続し、ソースをワイヤ１７の他端（Ａ点）に接続し、ドレインをＭＯＳトランジスタＮＭ０のゲート（制御端）に接続する。なお、ＮＭＯＳトランジスタＮＭ１、ＮＭ２のサイズ比は、電流源Ｉ１、Ｉ２の電流比に一致するように構成されるものとする。
【００３０】
以上のような構成の過電流検出回路において、負荷電流Ｉａの値が通常の範囲内にある場合、ワイヤ１７の両端（Ａ点、Ｂ点）間の電位差は、小さく、ダイオード群２２の一端（アノード側）すなわちＮＭＯＳトランジスタＮＭ２のソースの電位がダイオード群２１の一端（アノード側）すなわちＮＭＯＳトランジスタＮＭ１のソースの電位より低い。したがって、ＮＭＯＳトランジスタＮＭ２はオンとなって、ＮＭＯＳトランジスタＮＭ３のゲートの電位が低下する。このため、ＮＭＯＳトランジスタＮＭ３がオフとなって、ＮＭＯＳトランジスタＮＭ０の動作に影響を与えることがない。なお、ＮＭＯＳトランジスタＮＭ３は、オンとなったＮＭＯＳトランジスタＮＭ２およびダイオード群２２の電圧降下によってオンとはならないようにサイズが設定されるものとする。
【００３１】
一方、負荷電流Ｉａが出力電流制限値を超えると、ワイヤ１７の両端（Ａ点、Ｂ点）間の電位差が所定値を超える。この場合、ダイオード群２２の一端（アノード側）の電位がダイオード群２１の一端（アノード側）の電位より高くなり、ＮＭＯＳトランジスタＮＭ２はオフとなる。したがって、電流源Ｉ２から流れ出る電流によってＮＭＯＳトランジスタＮＭ３のゲートの電位が上昇する。この結果、ＮＭＯＳトランジスタＮＭ３のゲート・ソース間の電位差が大きくなって、ＮＭＯＳトランジスタＮＭ３のドレインの電位すなわちＮＭＯＳトランジスタＮＭ０のゲートの電位が下り、ＮＭＯＳトランジスタＮＭ０を流れる負荷電流Ｉａが制限されるように動作する。
【００３２】
以上のような過電流検出回路によれば、簡単な構成の回路によって過電流検出を行うことができると共に、出力電流制限値（検出電流）の温度変化が低く抑えられる。
【実施例３】
【００３３】
図５は、本発明の第３の実施例に係る半導体装置の構造を表す図である。図５において、図１と同一の符号は同一物を表す。図５において、半導体装置は、ＩＰＤチップ３０、端子Ｖｃｃ、ＩＮ、ＧＮＤ、ＯＵＴ、ワイヤ１７、１８ａ、１８ｂ、１９を備える。また、ＩＰＤチップ３０は、端子Ｖｃｃが接続されるリードフレーム上に配設され、ＮＭＯＳトランジスタＮＭ０、昇圧回路１５、制御回路２０等を備える。
【００３４】
昇圧回路１５、制御回路２０等の配置部は、端子ＩＮ、ＧＮＤとそれぞれワイヤ（ボンディングワイヤ）１８ａ、１８ｂによって接続され、ＮＭＯＳトランジスタＮＭ０と表面メタルで配線され（Ａ点に相当）、端子ＯＵＴであるリードフレームとワイヤ（ボンディングワイヤ）１９によって接続される。また、ＮＭＯＳトランジスタＮＭ０は、ドレインが端子Ｖｃｃ（ＩＰＤチップ３０のマウントされたリードフレーム）に接続され、ソースがワイヤ１７によって端子ＯＵＴであるリードフレームと接続される。また、ゲートは図示されない配線によって制御回路２０に配線される。
【００３５】
ここでワイヤ１７は、銅、銀、金、アルミニウム等の金属およびこれらの少なくとも一つを主成分とする合金で構成されるボンディングワイヤであることが好ましい。また、図示されないが、制御回路２０中のダイオード群２１、２２とワイヤ１７とは、ダイオード群２１、２２とワイヤ１７との温度差が少なくなるように近接して配設されることが好ましい。
【００３６】
以上のような構造の半導体装置によれば、ダイオード群２１、２２とワイヤ１７との温度差が少なくなり、２組のダイオード群の電位差における温度係数が、ワイヤ１７の電気抵抗率の温度係数と同程度であることを用いて、出力電流制限値の変化が少なくなるように出力電流制限値の検出電圧が補正される。
【００３７】
このような半導体装置において、ボンディングワイヤ１７の抵抗値Ｒのバラツキは、材質、径、長さのバラツキに起因するが、一例として３σ（σは標準偏差）で概算±５％程度となる。また、ダイオードの電位差ΔＶＦは、相対値でありばらつきが小さく、一例として３σで概算±３％程度となる。すなわち、抵抗値の精度、参照電圧値の精度とも高く電流検出の精度が良好である。
【００３８】
また、電位差ΔＶＦの温度係数は、先に示したＸ、Ｙに関係なく、０．００３３６（／℃）であり、温度特性グラフは、先に示した図３（Ａ）に示す通りになる。一方、ボンディングワイヤの抵抗値Ｒの温度係数（１℃あたりの増加率）は、材質で決まり、一例として銅（Ｃｕ）ワイヤの場合の温度係数は、０．００３９３（／℃）であり、温度特性グラフは、先の図６に示す通りである。また、銀、金、アルミニウムのそれぞれの抵抗温度係数は、０．００３８（／℃）、０．００３４（／℃）、０．００３９（／℃）であって、銅の抵抗温度係数とほぼ同じで、電位差ΔＶＦの温度係数と近い。
【００３９】
今、仮に、２５℃〜１２５℃まで１００℃上昇した場合に、ΔＶＦは、＋３３．６％、Ｃｕワイヤの抵抗値は、＋３９．３％変化する。この変化に対し、温度補償の結果、Ｙ／Ｘ＝２において、２５℃で電流検出値＝１７．８Ａであった場合には、１２５℃では１７．１Ａ（０．９５９倍）となり、温度特性グラフは、先の図３（Ｂ）に示す通りになる。ここで、−０．０００４１（／℃）と小さい温度係数の電流検出特性が得られていることがわかる。さらに、２５℃で１ｍΩの抵抗値をもつワイヤに対して、ダイオードの比（Ｙ／Ｘ）を２〜３０まで変えた場合も同様に、上記の通り温度係数の小さい電流検出特性が得られる。すなわち、十数Ａ〜９０Ａ程度まで調節できていることがわかる。
【００４０】
以上のような半導体装置は、車載用のハイサイドスイッチとして好適であり、過電流検出回路において精度の高い温度補償がなされる。
【００４１】
以上本発明を上記実施例に即して説明したが、本発明は、上記実施例にのみ限定されるものではなく、本願特許請求の範囲の各請求項の発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施例に係る半導体装置の回路図である。
【図２】負荷電流Ｉａの出力電流制限値の温度変化を示す表である。
【図３】温度を変化させた時の２組のダイオード群の電位差の変化および検出電流の変化を示す図である。
【図４】本発明の第２の実施例に係る過電流検出回路の回路図である。
【図５】本発明の第３の実施例に係る半導体装置の構造を表す図である。
【図６】銅のワイヤ抵抗の温度変化の例を示す図である。
【符号の説明】
【００４３】
１０ 半導体装置
１１ バッテリ
１２ 負荷
１５ 昇圧回路
１７、１８ａ、１８ｂ、１９ ワイヤ
２０、２０ａ 制御回路
２１、２２ ダイオード群
３０ ＩＰＤチップ
ＡＭＰ 増幅器
Ｉ１、Ｉ２ 電流源
Ｉａ 負荷電流
ＧＮＤ、ＩＮ、ＯＵＴ、Ｖｃｃ 端子
ＭＮ０、ＮＭ１、ＮＭ２、ＭＮ３ ＮＭＯＳトランジスタ
【技術分野】
【０００１】
本発明は、過電流検出回路および半導体装置に係り、特に、出力電流が流れる配線の抵抗成分における電位の変化に応じて過電流を検出する技術に係る。
【背景技術】
【０００２】
一般に、自動車等の車両では、車体（シャーシ）がＧＮＤ電位のため、ランプやモータ等の負荷がロウサイド側に設置される場合が多い。そこで、負荷がスイッチとＧＮＤ間に接続されるハイサイドスイッチが多用され、低オン抵抗、低コストのために、スイッチ素子として、ソースフォロワ動作するＮチャネル型ＭＯＳＦＥＴが多用される。
【０００３】
このようなハイサイドスイッチ等にあっては、負荷に過電流が流れると、スイッチ素子であるＮチャネル型ＭＯＳＦＥＴや配線材料が損傷を受ける虞がある。そこで、過電流を検出して、Ｎチャネル型ＭＯＳＦＥＴに流れる電流を制御する過電流検出回路を設けるのが一般的である。このような過電流検出回路において、Ｎチャネル型ＭＯＳＦＥＴを流れる電流の検出素子として半導体装置を構成する配線（ワイヤ）を用いる技術が、特許文献１、２、３において開示されている。
【０００４】
なお、関連する技術として、特許文献４には、２つのダイオード間に発生する電圧差の温度係数が入力電流によって異なることを利用して、電圧差から温度を検出する温度検出回路が記載されている。
【０００５】
【特許文献１】特開平１１−１２１６８３号公報
【特許文献２】特開２００４−８００８７号公報
【特許文献３】特開平６−２１６３０７号公報
【特許文献４】特開２０００−２１３９９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
車載用の半導体装置は、その使用環境からかなり広い温度範囲において使用される。したがって、広い温度範囲に亘って要求される条件を満たす必要がある。ハイサイドスイッチもその例外ではなく、過電流の検出値も広い温度範囲に亘って変化が少ないことが求められる。ところで、電流の検出素子として用いられる配線における金属の電気抵抗率の温度係数は、常温において、約０．４％／℃である。例えば、銅（Ｃｕ）の温度係数は、０．００３９３／℃である。図６に銅のワイヤ抵抗の温度変化の例を示す。今、使用温度範囲を１００℃とすると、配線の抵抗値は、使用温度範囲において約４０％変化し、これに伴い過電流の検出値も約４０％も変化してしまうことになる。
【０００７】
このため、過電流検出回路において、広い温度範囲に亘って変動の少ない過電流検出を行うことができない虞があった。ところで、特許文献１には、「ボンディングワイヤ（配線）の抵抗の温度係数を考慮して、基準電圧回路に温度係数を持たせるように設計すれば、過電流の検出電流値の温度特性を補償することも可能である」との記載がなされている。しかしながら、具体的な温度特性の補償方法は何ら記載されていないため、車載用の過電流検出回路において簡単な回路構成によって精度の高い温度補償回路を設計することが困難であった。
【課題を解決するための手段】
【０００８】
本発明者は、鋭意検討の結果、定電流を流した２組のダイオード群の電位差における温度係数が、金属の電気抵抗率の温度係数と同程度であることを見出した。そこで、２組のダイオード群の電位差に基づいて金属配線に流れる過電流の電流制限値を補正するように構成することで、温度特性に優れた過電流検出が行うことができると考え、本発明を創案するに至った。
【０００９】
本発明の１つのアスペクトに係る過電流検出回路は、出力端子と、出力端子を介して負荷に出力電流を流すトランジスタと、トランジスタに接続され出力電流が流れる金属配線と、金属配線に流れる出力電流と金属配線の抵抗とによって金属配線の両端に生じる電位差を検出し、電位差が所定値より大きくなった場合に出力電流を制限するようにトランジスタを制御する制御回路と、を備え、制御回路は、第１および第２の電流源と、一端から第１の電流源によって第１の電流を順方向に流すと共に、他端を金属配線の一端に接続する第１のダイオード群と、一端から第２の電流源によって第２の電流を順方向に流すと共に、他端を金属配線の他端に接続する第２のダイオード群と、を備えると共に、配線の抵抗の温度変化によって生じる出力電流制限値の変化が少なくなるように、第１および第２のダイオード群の一端間の電位差に基づいて所定値を補正する構成とされる。
【発明の効果】
【００１０】
本発明によれば、２組のダイオード群の電位差における温度係数が、金属の電気抵抗率の温度係数と同程度であることを用いて、出力電流制限値の変化が少なくなるように出力電流制限値の検出電圧が補正される。したがって、過電流検出回路において簡単な回路構成で精度の高い温度補償がなされる。
【発明を実施するための最良の形態】
【００１１】
本発明の実施形態に係る過電流検出回路は、出力端子（図１のＯＵＴ）と、出力端子を介して負荷（図１の１２）に出力電流（図１のＩａ）を流す出力トランジスタ（図１のＮＭ０）と、出力トランジスタに接続され出力電流が流れる金属配線（図１の１７）と、金属配線に流れる出力電流と金属配線の抵抗とによって金属配線の両端に生じる電位差を検出し、電位差が所定値より大きくなった場合に出力電流を制限するように出力トランジスタを制御する制御回路（図１の２０）と、を備える。ここで、制御回路（図１の２０）は、第１および第２の電流源（図１のＩ１、Ｉ２）と、一端から第１の電流源によって電流を順方向に流すと共に、他端を金属配線の一端に接続する第１のダイオード群（図１の２１）と、一端から第２の電流源によって電流を順方向に流すと共に、他端を金属配線の他端に接続する第２のダイオード群（図１の２２）と、を備え、金属配線の抵抗の温度変化によって生じる出力電流制限値の変化が少なくなるように、第１および第２のダイオード群の一端間の電位差に基づいて所定値を補正する構成とされる。
【００１２】
また、第１のダイオード群は、アノードおよびカソードをそれぞれ共通に並列接続したＸ（Ｘは１以上の整数）個のダイオードを一組としてＬ（Ｌは１以上の整数）組を順方向に直列に接続すると共に、カソード端を金属配線の一端に接続し、第２のダイオード群は、アノードおよびカソードをそれぞれ共通に並列接続したＹ（Ｙは１以上の整数）個のダイオードを一組としてＬ組を順方向に直列に接続すると共に、カソード端を金属配線の他端に接続し、金属配線の他端の電位が金属配線の一端の電位よりも高く、第１および第２の電流源の電流値比をＭ：Ｎ（Ｍ、Ｎは正数）とする場合、Ｍ・Ｙ／Ｎ／Ｘ＞１を満たすように構成することが好ましい。
【００１３】
さらに、制御回路は、第１のダイオード群のアノード端にソースを接続し、第１の電流源にドレインおよびゲートを接続する第１のＭＯＳトランジスタ（図４のＮＭ１）と、第２のダイオード群のアノード端にソースを接続し、第２の電流源にドレインを接続し、ゲートを第１のＭＯＳトランジスタのゲートと接続する第２のＭＯＳトランジスタ（図４のＮＭ２）と、ゲートを第２のＭＯＳトランジスタのドレインと接続し、ソースを金属配線の一端または他端に接続し、ドレインを出力トランジスタ（図４のＮＭ０）の制御端に接続する第３のＭＯＳトランジスタ（図４のＮＭ３）と、を備え、第１、第２および第３のＭＯＳトランジスタは、同一の導電型であって、第３のＭＯＳトランジスタは、電位差が所定値より大きくなった場合に出力電流を制限するように出力トランジスタを制御するようにすることが好ましい。
【００１４】
ここで、出力トランジスタは、ハイサイドスイッチまたはローサイドスイッチとして機能するＮＭＯＳトランジスタであってもよい。
【００１５】
本発明の実施形態に係る半導体装置は、以上のような過電流検出回路を含む。この半導体装置において、第１および第２のダイオード群と金属配線とは、近接して配設されることが好ましい。また、金属配線は、銅、銀、金、アルミニウム、およびこれらの少なくとも一つを主成分とする合金のいずれかで構成されるボンディングワイヤであって、出力端子は、ボンディングワイヤが接続されるリードフレームとして構成されるようにしてもよい。
【００１６】
以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００１７】
図１は、本発明の第１の実施例に係る半導体装置の回路図である。図１において、半導体装置１０は、端子Ｖｃｃ、ＩＮ、ＧＮＤ、ＯＵＴ、ＮＭＯＳトランジスタＮＭ０、昇圧回路１５、ワイヤ１７、制御回路２０、を備える。昇圧回路１５は、端子ＩＮにオン信号が与えられると、昇圧電圧をＮＭＯＳトランジスタＮＭ０のゲートに与える。ゲートに昇圧電圧が与えられたＮＭＯＳトランジスタＮＭ０は、オンとなって、バッテリ１１から供給される負荷電流（出力電流）Ｉａを、端子Ｖｃｃ、ＮＭＯＳトランジスタＮＭ０のドレインおよびソース、さらにワイヤ１７を介して端子ＯＵＴから出力して負荷１２に供給する。
【００１８】
制御回路２０は、ダイオード群２１、２２、電流源Ｉ１、Ｉ２、増幅器ＡＭＰ、ＮＭＯＳトランジスタＮＭ３を備える。ダイオード群２１は、一端（アノード側）から電流源Ｉ１によって電流を順方向に流すと共に、他端（カソード側）をワイヤ１７の一端（Ｂ点）に接続する。ダイオード群２２は、一端（アノード側）から電流源Ｉ２によって電流を順方向に流すと共に、他端（カソード側）をワイヤ１７の他端（Ａ点）に接続する。ここで、電流源Ｉ１、Ｉ２における電流値は、負荷電流Ｉａの電流値に比べて無視できるほど小さいものとする。増幅器ＡＭＰは、反転入力端子（−）をダイオード群２１の一端（アノード側）に接続し、非反転入力端子（＋）をダイオード群２２の一端（アノード側）に接続し、出力端子をＮＭＯＳトランジスタＮＭ３のゲートに接続する。ＮＭＯＳトランジスタＮＭ３は、ドレインをＮＭＯＳトランジスタＮＭ０のゲートに接続し、ソースをワイヤ１７の他端（Ａ点）、すなわちＮＭＯＳトランジスタＮＭ０のソースに接続する。
【００１９】
以上のような構成の半導体装置において、負荷電流Ｉａの値が通常の範囲内にある場合、ワイヤ１７の両端（Ａ点、Ｂ点）間の電位差は、小さく、ダイオード群２２の一端（アノード側）すなわち増幅器ＡＭＰの非反転入力端子の電位がダイオード群２１の一端（アノード側）すなわち増幅器ＡＭＰの反転入力端子の電位より低い。したがって、増幅器ＡＭＰの出力の電位が低下し、ＮＭＯＳトランジスタＮＭ３がオフとなって、ＮＭＯＳトランジスタＮＭ０の動作に影響を与えることがない。
【００２０】
一方、負荷電流Ｉａが出力電流制限値を超えると、ワイヤ１７の両端（Ａ点、Ｂ点）間の電位差が所定値を超える。制御回路２０は、この電位差が所定値より大きくなった場合に負荷電流Ｉａを制限するようにＮＭＯＳトランジスタＮＭ０のゲートを制御する。すなわち、ダイオード群２２の一端（アノード側）の電位がダイオード群２１の一端（アノード側）の電位より高くなると、増幅器ＡＭＰの出力端子の電位が上昇する。この結果、ＮＭＯＳトランジスタＮＭ３のゲート・ソース間の電位差が大きくなって、ＮＭＯＳトランジスタＮＭ３のドレインの電位すなわちＮＭＯＳトランジスタＮＭ０のゲートの電位が下り、ＮＭＯＳトランジスタＮＭ０を流れる負荷電流Ｉａが制限されるように動作する。
【００２１】
次に、ダイオード群２１、２２によって、ワイヤ１７の抵抗の温度変化によって生じる出力電流制限値の変化が補償される点について説明する。今、ダイオード群２１は、アノードおよびカソードをそれぞれ共通に並列接続したＸ（Ｘは１以上の整数）個のダイオードを一組としてＬ（Ｌは１以上の整数）組を順方向に直列に接続した構成とする。また、ダイオード群２２は、アノードおよびカソードをそれぞれ共通に並列接続したＹ（Ｙは１以上の整数）個のダイオードを一組としてＬ組を順方向に直列に接続した構成とする。さらに、電流源Ｉ１、Ｉ２における電流値比をＭ：Ｎ（Ｍ、Ｎは正数）とする。さらに、ワイヤ１７の抵抗値をＲとする。
【００２２】
ここで、負荷電流Ｉａが出力電流制限値に一致する時、以下の式が成り立つ。
Ｌ・ｋ／ｑ・（Ｔ＋２７３）・ｌｎ（Ｍ・Ｉ／Ｘ／Ｉｓ）−Ｌ・ｋ／ｑ・（Ｔ＋２７３）・ｌｎ（Ｎ・Ｉ／Ｙ／Ｉｓ）＝Ｉａ・Ｒ・｛１＋ｔｃ・（Ｔ−２５）｝ −−−−−式（１）
ただし、ｋはボルツマン定数、ｑは電子運動エネルギー、Ｔは摂氏温度、Ｉｓはダイオードの飽和電流、ｔｃはワイヤ１７を構成する金属の温度係数である。
【００２３】
式（１）から負荷電流Ｉａを求めると、以下の式のように表される。
Ｉａ＝Ｌ・ｋ／ｑ・（Ｔ＋２７３）・ｌｎ（Ｍ・Ｙ／Ｎ／Ｘ）／Ｒ／｛１＋ｔｃ・（Ｔ−２５）｝ −−−−−式（２）
【００２４】
式（２）において、Ｉａ＞０でなければならないため、Ｍ・Ｙ／Ｎ／Ｘ＞１を満たす必要がある。
【００２５】
式（２）に対して、具体的な数値を当てはめ、負荷電流Ｉａの出力電流制限値の温度係数を求めると、図２に示すようになる。図２は、ワイヤ１７を構成する金属が銅であって、ワイヤ１７の抵抗値が１ｍΩ、温度を−４０℃、２５℃、１２５℃と変化させた場合の例である。図２（Ａ）は、Ｌ＝１、Ｍ／Ｎ＝１、Ｙ／Ｘ＝２、図２（Ｂ）は、Ｌ＝１、Ｍ／Ｎ＝３、Ｙ／Ｘ＝２、図２（Ｃ）は、Ｌ＝２、Ｍ／Ｎ＝３、Ｙ／Ｘ＝２に設定している。図２（Ａ）、（Ｂ）、（Ｃ）のいずれの場合であっても、温度が２５℃〜１２５℃と変化した時の負荷電流Ｉａの出力電流制限値の温度係数は、−０．０００４１／℃である。すなわち、１００℃変化した場合、出力電流制限値は、４％程度の変動に収まることが示される。
【００２６】
図３（Ａ）は、温度を変化させた時のダイオード群２１、２２の電位差ΔＶＦの変化を示す図である。図３（Ｂ）は、温度を変化させた時の検出電流（出力電流制限値）の変化を示す図である。ここでは、Ｌ＝１、Ｍ／Ｎ＝１とし、Ｙ／Ｘを２〜３０まで変化させている。ダイオード群２１、２２の電位差の温度係数が、図６に示した銅のワイヤの温度係数と近い値となって、図３（Ｂ）に示すように、出力電流制限値（検出電流）の温度変化が低く抑えられることが分かる。また、Ｙ／Ｘを２〜３０まで変えた場合、温度係数の小さい電流検出特性が、十数Ａ〜９０Ａ程度まで調整可能であることが示される。なお、ここでは、Ｌ＝１、Ｍ／Ｎ＝１としたが、Ｌ、Ｍ／Ｎを変更することで、出力電流制限値に対し、さらに広範囲できめ細かい調整も可能である。
【００２７】
なお、以上の説明では、端子ＯＵＴと接地間に負荷１２が接続され、ＮＭＯＳトランジスタＮＭ０がハイサイドスイッチとして機能する例を示した。これに対し、端子ＯＵＴを接地すると共に、端子Ｖｃｃとバッテリ１１との間に負荷１２を接続し、ＮＭＯＳトランジスタＮＭ０がローサイドスイッチとして機能するように構成することも可能である。
【実施例２】
【００２８】
図４は、本発明の第２の実施例に係る過電流検出回路の回路図である。図４において、図１と同じ符号は同じものを表し、その説明を省略する。図４に示す過電流検出回路は、図１における増幅器ＡＭＰの替わりにＮＭＯＳトランジスタＮＭ１、ＮＭ２からなるカレントミラーを制御回路２０ａに組み込んでいる。
【００２９】
ＭＯＳトランジスタＮＭ１は、ダイオード群２１のアノード端にソースを接続し、電流源Ｉ１にドレインおよびゲートを接続する。また、ＭＯＳトランジスタＮＭ２は、ダイオード群２１のアノード端にソースを接続し、電流源Ｉ２にドレインを接続し、ゲートをＭＯＳトランジスタＮＭ１のゲートと接続する。ＭＯＳトランジスタＮＭ３は、ゲートをＭＯＳトランジスタＮＭ２のドレインと接続し、ソースをワイヤ１７の他端（Ａ点）に接続し、ドレインをＭＯＳトランジスタＮＭ０のゲート（制御端）に接続する。なお、ＮＭＯＳトランジスタＮＭ１、ＮＭ２のサイズ比は、電流源Ｉ１、Ｉ２の電流比に一致するように構成されるものとする。
【００３０】
以上のような構成の過電流検出回路において、負荷電流Ｉａの値が通常の範囲内にある場合、ワイヤ１７の両端（Ａ点、Ｂ点）間の電位差は、小さく、ダイオード群２２の一端（アノード側）すなわちＮＭＯＳトランジスタＮＭ２のソースの電位がダイオード群２１の一端（アノード側）すなわちＮＭＯＳトランジスタＮＭ１のソースの電位より低い。したがって、ＮＭＯＳトランジスタＮＭ２はオンとなって、ＮＭＯＳトランジスタＮＭ３のゲートの電位が低下する。このため、ＮＭＯＳトランジスタＮＭ３がオフとなって、ＮＭＯＳトランジスタＮＭ０の動作に影響を与えることがない。なお、ＮＭＯＳトランジスタＮＭ３は、オンとなったＮＭＯＳトランジスタＮＭ２およびダイオード群２２の電圧降下によってオンとはならないようにサイズが設定されるものとする。
【００３１】
一方、負荷電流Ｉａが出力電流制限値を超えると、ワイヤ１７の両端（Ａ点、Ｂ点）間の電位差が所定値を超える。この場合、ダイオード群２２の一端（アノード側）の電位がダイオード群２１の一端（アノード側）の電位より高くなり、ＮＭＯＳトランジスタＮＭ２はオフとなる。したがって、電流源Ｉ２から流れ出る電流によってＮＭＯＳトランジスタＮＭ３のゲートの電位が上昇する。この結果、ＮＭＯＳトランジスタＮＭ３のゲート・ソース間の電位差が大きくなって、ＮＭＯＳトランジスタＮＭ３のドレインの電位すなわちＮＭＯＳトランジスタＮＭ０のゲートの電位が下り、ＮＭＯＳトランジスタＮＭ０を流れる負荷電流Ｉａが制限されるように動作する。
【００３２】
以上のような過電流検出回路によれば、簡単な構成の回路によって過電流検出を行うことができると共に、出力電流制限値（検出電流）の温度変化が低く抑えられる。
【実施例３】
【００３３】
図５は、本発明の第３の実施例に係る半導体装置の構造を表す図である。図５において、図１と同一の符号は同一物を表す。図５において、半導体装置は、ＩＰＤチップ３０、端子Ｖｃｃ、ＩＮ、ＧＮＤ、ＯＵＴ、ワイヤ１７、１８ａ、１８ｂ、１９を備える。また、ＩＰＤチップ３０は、端子Ｖｃｃが接続されるリードフレーム上に配設され、ＮＭＯＳトランジスタＮＭ０、昇圧回路１５、制御回路２０等を備える。
【００３４】
昇圧回路１５、制御回路２０等の配置部は、端子ＩＮ、ＧＮＤとそれぞれワイヤ（ボンディングワイヤ）１８ａ、１８ｂによって接続され、ＮＭＯＳトランジスタＮＭ０と表面メタルで配線され（Ａ点に相当）、端子ＯＵＴであるリードフレームとワイヤ（ボンディングワイヤ）１９によって接続される。また、ＮＭＯＳトランジスタＮＭ０は、ドレインが端子Ｖｃｃ（ＩＰＤチップ３０のマウントされたリードフレーム）に接続され、ソースがワイヤ１７によって端子ＯＵＴであるリードフレームと接続される。また、ゲートは図示されない配線によって制御回路２０に配線される。
【００３５】
ここでワイヤ１７は、銅、銀、金、アルミニウム等の金属およびこれらの少なくとも一つを主成分とする合金で構成されるボンディングワイヤであることが好ましい。また、図示されないが、制御回路２０中のダイオード群２１、２２とワイヤ１７とは、ダイオード群２１、２２とワイヤ１７との温度差が少なくなるように近接して配設されることが好ましい。
【００３６】
以上のような構造の半導体装置によれば、ダイオード群２１、２２とワイヤ１７との温度差が少なくなり、２組のダイオード群の電位差における温度係数が、ワイヤ１７の電気抵抗率の温度係数と同程度であることを用いて、出力電流制限値の変化が少なくなるように出力電流制限値の検出電圧が補正される。
【００３７】
このような半導体装置において、ボンディングワイヤ１７の抵抗値Ｒのバラツキは、材質、径、長さのバラツキに起因するが、一例として３σ（σは標準偏差）で概算±５％程度となる。また、ダイオードの電位差ΔＶＦは、相対値でありばらつきが小さく、一例として３σで概算±３％程度となる。すなわち、抵抗値の精度、参照電圧値の精度とも高く電流検出の精度が良好である。
【００３８】
また、電位差ΔＶＦの温度係数は、先に示したＸ、Ｙに関係なく、０．００３３６（／℃）であり、温度特性グラフは、先に示した図３（Ａ）に示す通りになる。一方、ボンディングワイヤの抵抗値Ｒの温度係数（１℃あたりの増加率）は、材質で決まり、一例として銅（Ｃｕ）ワイヤの場合の温度係数は、０．００３９３（／℃）であり、温度特性グラフは、先の図６に示す通りである。また、銀、金、アルミニウムのそれぞれの抵抗温度係数は、０．００３８（／℃）、０．００３４（／℃）、０．００３９（／℃）であって、銅の抵抗温度係数とほぼ同じで、電位差ΔＶＦの温度係数と近い。
【００３９】
今、仮に、２５℃〜１２５℃まで１００℃上昇した場合に、ΔＶＦは、＋３３．６％、Ｃｕワイヤの抵抗値は、＋３９．３％変化する。この変化に対し、温度補償の結果、Ｙ／Ｘ＝２において、２５℃で電流検出値＝１７．８Ａであった場合には、１２５℃では１７．１Ａ（０．９５９倍）となり、温度特性グラフは、先の図３（Ｂ）に示す通りになる。ここで、−０．０００４１（／℃）と小さい温度係数の電流検出特性が得られていることがわかる。さらに、２５℃で１ｍΩの抵抗値をもつワイヤに対して、ダイオードの比（Ｙ／Ｘ）を２〜３０まで変えた場合も同様に、上記の通り温度係数の小さい電流検出特性が得られる。すなわち、十数Ａ〜９０Ａ程度まで調節できていることがわかる。
【００４０】
以上のような半導体装置は、車載用のハイサイドスイッチとして好適であり、過電流検出回路において精度の高い温度補償がなされる。
【００４１】
以上本発明を上記実施例に即して説明したが、本発明は、上記実施例にのみ限定されるものではなく、本願特許請求の範囲の各請求項の発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施例に係る半導体装置の回路図である。
【図２】負荷電流Ｉａの出力電流制限値の温度変化を示す表である。
【図３】温度を変化させた時の２組のダイオード群の電位差の変化および検出電流の変化を示す図である。
【図４】本発明の第２の実施例に係る過電流検出回路の回路図である。
【図５】本発明の第３の実施例に係る半導体装置の構造を表す図である。
【図６】銅のワイヤ抵抗の温度変化の例を示す図である。
【符号の説明】
【００４３】
１０ 半導体装置
１１ バッテリ
１２ 負荷
１５ 昇圧回路
１７、１８ａ、１８ｂ、１９ ワイヤ
２０、２０ａ 制御回路
２１、２２ ダイオード群
３０ ＩＰＤチップ
ＡＭＰ 増幅器
Ｉ１、Ｉ２ 電流源
Ｉａ 負荷電流
ＧＮＤ、ＩＮ、ＯＵＴ、Ｖｃｃ 端子
ＭＮ０、ＮＭ１、ＮＭ２、ＭＮ３ ＮＭＯＳトランジスタ
【特許請求の範囲】
【請求項１】
出力端子と、
前記出力端子を介して負荷に出力電流を流す出力トランジスタと、
前記出力トランジスタに接続され前記出力電流が流れる金属配線と、
前記金属配線に流れる前記出力電流と前記金属配線の抵抗とによって前記金属配線の両端に生じる電位差を検出し、該電位差が所定値より大きくなった場合に前記出力電流を制限するように出力トランジスタを制御する制御回路と、
を備え、
前記制御回路は、
第１および第２の電流源と、
一端から前記第１の電流源によって電流を順方向に流すと共に、他端を前記金属配線の一端に接続する第１のダイオード群と、
一端から前記第２の電流源によって電流を順方向に流すと共に、他端を前記金属配線の他端に接続する第２のダイオード群と、
を備えると共に、前記金属配線の抵抗の温度変化によって生じる出力電流制限値の変化が少なくなるように、前記第１および第２のダイオード群の一端間の電位差に基づいて前記所定値を補正する構成とされることを特徴とする過電流検出回路。
【請求項２】
前記第１のダイオード群は、アノードおよびカソードをそれぞれ共通に並列接続したＸ（Ｘは１以上の整数）個のダイオードを一組としてＬ（Ｌは１以上の整数）組を順方向に直列に接続すると共に、カソード端を前記金属配線の一端に接続し、
前記第２のダイオード群は、アノードおよびカソードをそれぞれ共通に並列接続したＹ（Ｙは１以上の整数）個のダイオードを一組としてＬ組を順方向に直列に接続すると共に、カソード端を前記金属配線の他端に接続し、
前記金属配線の他端の電位が前記金属配線の一端の電位よりも高く、前記第１および第２の電流源の電流値比をＭ：Ｎ（Ｍ、Ｎは正数）とする場合、Ｍ・Ｙ／Ｎ／Ｘ＞１を満たすように構成することを特徴とする請求項１記載の過電流検出回路。
【請求項３】
前記制御回路は、
前記第１のダイオード群のアノード端にソースを接続し、前記第１の電流源にドレインおよびゲートを接続する第１のＭＯＳトランジスタと、
前記第２のダイオード群のアノード端にソースを接続し、前記第２の電流源にドレインを接続し、ゲートを前記第１のＭＯＳトランジスタのゲートと接続する第２のＭＯＳトランジスタと、
ゲートを前記第２のＭＯＳトランジスタのドレインと接続し、ソースを前記金属配線の一端または他端に接続し、ドレインを前記出力トランジスタの制御端に接続する第３のＭＯＳトランジスタと、
を備え、
前記第１、第２および第３のＭＯＳトランジスタは、同一の導電型であって、
前記第３のＭＯＳトランジスタは、前記電位差が前記所定値より大きくなった場合に前記出力電流を制限するように前記出力トランジスタを制御することを特徴とする請求項２記載の過電流検出回路。
【請求項４】
前記出力トランジスタは、ハイサイドスイッチまたはローサイドスイッチとして機能するＮＭＯＳトランジスタであることを特徴とする請求項１または３記載の過電流検出回路。
【請求項５】
請求項１乃至４のいずれか一記載の過電流検出回路を含むことを特徴とする半導体装置。
【請求項６】
前記第１および第２のダイオード群と前記金属配線とは、近接して配設されることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記金属配線は、銅、銀、金、アルミニウム、およびこれらの少なくとも一つを主成分とする合金のいずれかで構成されるボンディングワイヤであって、前記出力端子は、該ボンディングワイヤが接続されるリードフレームとして構成されることを特徴とする請求項５または６記載の半導体装置。
【請求項１】
出力端子と、
前記出力端子を介して負荷に出力電流を流す出力トランジスタと、
前記出力トランジスタに接続され前記出力電流が流れる金属配線と、
前記金属配線に流れる前記出力電流と前記金属配線の抵抗とによって前記金属配線の両端に生じる電位差を検出し、該電位差が所定値より大きくなった場合に前記出力電流を制限するように出力トランジスタを制御する制御回路と、
を備え、
前記制御回路は、
第１および第２の電流源と、
一端から前記第１の電流源によって電流を順方向に流すと共に、他端を前記金属配線の一端に接続する第１のダイオード群と、
一端から前記第２の電流源によって電流を順方向に流すと共に、他端を前記金属配線の他端に接続する第２のダイオード群と、
を備えると共に、前記金属配線の抵抗の温度変化によって生じる出力電流制限値の変化が少なくなるように、前記第１および第２のダイオード群の一端間の電位差に基づいて前記所定値を補正する構成とされることを特徴とする過電流検出回路。
【請求項２】
前記第１のダイオード群は、アノードおよびカソードをそれぞれ共通に並列接続したＸ（Ｘは１以上の整数）個のダイオードを一組としてＬ（Ｌは１以上の整数）組を順方向に直列に接続すると共に、カソード端を前記金属配線の一端に接続し、
前記第２のダイオード群は、アノードおよびカソードをそれぞれ共通に並列接続したＹ（Ｙは１以上の整数）個のダイオードを一組としてＬ組を順方向に直列に接続すると共に、カソード端を前記金属配線の他端に接続し、
前記金属配線の他端の電位が前記金属配線の一端の電位よりも高く、前記第１および第２の電流源の電流値比をＭ：Ｎ（Ｍ、Ｎは正数）とする場合、Ｍ・Ｙ／Ｎ／Ｘ＞１を満たすように構成することを特徴とする請求項１記載の過電流検出回路。
【請求項３】
前記制御回路は、
前記第１のダイオード群のアノード端にソースを接続し、前記第１の電流源にドレインおよびゲートを接続する第１のＭＯＳトランジスタと、
前記第２のダイオード群のアノード端にソースを接続し、前記第２の電流源にドレインを接続し、ゲートを前記第１のＭＯＳトランジスタのゲートと接続する第２のＭＯＳトランジスタと、
ゲートを前記第２のＭＯＳトランジスタのドレインと接続し、ソースを前記金属配線の一端または他端に接続し、ドレインを前記出力トランジスタの制御端に接続する第３のＭＯＳトランジスタと、
を備え、
前記第１、第２および第３のＭＯＳトランジスタは、同一の導電型であって、
前記第３のＭＯＳトランジスタは、前記電位差が前記所定値より大きくなった場合に前記出力電流を制限するように前記出力トランジスタを制御することを特徴とする請求項２記載の過電流検出回路。
【請求項４】
前記出力トランジスタは、ハイサイドスイッチまたはローサイドスイッチとして機能するＮＭＯＳトランジスタであることを特徴とする請求項１または３記載の過電流検出回路。
【請求項５】
請求項１乃至４のいずれか一記載の過電流検出回路を含むことを特徴とする半導体装置。
【請求項６】
前記第１および第２のダイオード群と前記金属配線とは、近接して配設されることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記金属配線は、銅、銀、金、アルミニウム、およびこれらの少なくとも一つを主成分とする合金のいずれかで構成されるボンディングワイヤであって、前記出力端子は、該ボンディングワイヤが接続されるリードフレームとして構成されることを特徴とする請求項５または６記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００８−２３６５２８（Ｐ２００８−２３６５２８Ａ）
【公開日】平成２０年１０月２日（２００８．１０．２）
【国際特許分類】
【出願番号】特願２００７−７４９４３（Ｐ２００７−７４９４３）
【出願日】平成１９年３月２２日（２００７．３．２２）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２０年１０月２日（２００８．１０．２）
【国際特許分類】
【出願日】平成１９年３月２２日（２００７．３．２２）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]