配線基板、赤外線センサー及び貫通電極形成方法
【課題】基板と貫通電極との間で形成される浮遊容量が小さい基板を提供する。
【解決手段】第１面２ａと第１面２ａと対向する第２面２ｂとを貫通して開口するビアホール２ｃを有する基板２と、基板２の第１面２ａに設置され熱酸化膜を含む第１絶縁膜３と、ビアホール２ｃ内の面とに設置され熱酸化膜を含む第３絶縁膜５と、ビアホール２ｃ内で第３絶縁膜５に囲まれた導電体７と、を有し、第１面２ａにおける第１絶縁膜３の厚みに比べてビアホール２ｃ内の面における第３絶縁膜５の厚みが厚くなっている。
【解決手段】第１面２ａと第１面２ａと対向する第２面２ｂとを貫通して開口するビアホール２ｃを有する基板２と、基板２の第１面２ａに設置され熱酸化膜を含む第１絶縁膜３と、ビアホール２ｃ内の面とに設置され熱酸化膜を含む第３絶縁膜５と、ビアホール２ｃ内で第３絶縁膜５に囲まれた導電体７と、を有し、第１面２ａにおける第１絶縁膜３の厚みに比べてビアホール２ｃ内の面における第３絶縁膜５の厚みが厚くなっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板、赤外線センサー及び貫通電極形成方法にかかわり特に貫通電極に関するものである。
【背景技術】
【０００２】
３次元実装パッケージでは、素子付き基板であるチップを垂直に積み重ね、１つのパッケージとすることで占有面積を小さくしている。そして、シリコンウェハーやダイといった基板を垂直に貫くビアホールを利用した貫通電極を基板に配置することによってチップの垂直方向の電気的接続が行なわれている。
【０００３】
このような貫通電極を備えたチップは、半導体基板と半導体基板に形成された貫通電極とを含んで構成されている。このようなチップにおいて、半導体基板は、半導体基板上に形成された回路に対して一定の電位となっており、回路と導通している貫通電極とは電位差があるため、貫通電極と半導体基板との間でリーク電流が発生する場合がある。そのため、特許文献１では、リーク電流を防止するために、貫通電極や貫通電極に接続された電極と、基板との間には、樹脂絶縁層が形成されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１７７２３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、樹脂絶縁層を用いて微細で高アスペクト比の貫通電極を形成する場合には、十分な厚さの樹脂絶縁層を形成することができない。このとき、基板と貫通電極との間で形成される浮遊容量が大きくなる。そこで、基板と貫通電極との間で形成される浮遊容量が小さい基板が望まれていた。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］
本適用例にかかる配線基板であって、第１面と前記第１面と対向する第２面とを貫通して開口するビアホールを有する基板と、前記基板の前記第１面と前記ビアホール内の面とに設置され熱酸化膜を含む絶縁膜と、前記ビアホール内で前記絶縁膜に囲まれた導電体と、を有し、前記第１面における前記絶縁膜の厚みに比べて前記ビアホール内における前記絶縁膜の厚みが厚いことを特徴とする。
【０００８】
本適用例によれば、基板の第１面から第２面にかけてビアホールが貫通して開口している。そして、第１面とビアホールの内の面とには絶縁膜が設置されている。そして、ビアホール内では絶縁膜に囲まれて導電体が設定されている。導電体により第１面と第２面との間で通電させることが可能になっている。そして、第１面における絶縁膜の厚みに比べてビアホール内の面における絶縁膜の厚みが厚くなっている。従って、基板と導電体との間の距離が長くなっている為、基板と導電体との間における電気的浮遊容量を小さくすることができる。
【０００９】
［適用例２］
本適用例にかかる赤外線センサーであって、第１面と前記第１面と対向する第２面とを貫通して開口するビアホールを有する基板と、前記基板の前記第１面と前記ビアホール内の面とに設置され熱酸化膜を含む絶縁膜と、前記ビアホール内で前記絶縁膜に囲まれた導電体と、前記導電体に接続され前記絶縁膜を介して前記第１面に設けられた配線と、前記配線と電気的に接続された赤外線検出素子と、を有し、前記第１面における前記絶縁膜の厚みに比べて前記ビアホール内における前記絶縁膜の厚みが厚いことを特徴とする。
【００１０】
本適用例によれば、基板の第１面から第２面にかけてビアホールが貫通して開口している。そして、第１面とビアホールの内の面とには絶縁膜が設置されている。そして、絶縁膜に囲まれて導電体が設定されている。導電体により第１面と第２面との間で通電させることが可能になっている。第１面では配線を介して導電体と赤外線検出素子とが接続されている。これにより、赤外線検出素子の信号を第２面に出力することができる。
【００１１】
第１面における絶縁膜の厚みに比べてビアホール内の面における絶縁膜の厚みが厚くなっている。従って、基板と導電体との間の距離が長くなっている為、基板と導電体との間における電気的浮遊容量が小さくなっている。その結果、赤外線センサーは、赤外線検出素子が出力する信号の高周波成分を減衰させずに出力することができる。
【００１２】
［適用例３］
本適用例にかかる貫通電極形成方法であって、基板の第１面に平面視が閉曲線となる溝部を形成する溝部形成工程と、前記第１面と前記溝部内の面とを熱酸化して絶縁膜を形成する熱酸化工程と、前記第１面に素子回路を形成する素子回路形成工程と、前記絶縁膜に囲まれた場所にビアホールを形成するビアホール形成工程と、前記基板の前記第１面と対向する第２面から前記第１面まで前記ビアホールに導電体を埋め込み形成する導電体形成工程と、を有し、前記熱酸化工程では熱酸化により前記溝部の壁を膨張させて前記溝部を前記絶縁膜で充填することを特徴とする。
【００１３】
本適用例によれば、溝部形成工程において、基板の第１面から平面視が閉曲線となる溝部を形成する。熱酸化工程では第１面と溝部内の面とを熱酸化して絶縁膜を形成する。溝部は一対の壁が対向している。そして、溝部の壁が熱酸化するとき、酸素分子が壁に入り込むことにより壁が膨張する。これにより、溝部が絶縁膜により充填される。
【００１４】
素子回路形成工程では第１面に素子回路を形成する。ビアホール形成工程では絶縁膜に囲まれた場所にビアホールを形成し、導電体形成工程にてビアホールに導電体を埋め込み形成する。これにより、導電体は第１面から第２面に通電させることができるので、素子回路の信号を第２面にて入出力させることができる。そして、第１面における絶縁膜に比べて、ビアホールを囲む絶縁膜は厚く形成される。従って、基板と導電体との間の距離が長くなっている為、基板と導電体との間における電気的浮遊容量を小さくすることができる。
【００１５】
［適用例４］
上記適用例にかかる貫通電極形成方法において、前記素子回路形成工程と前記導電体形成工程との間に行われ、前記基板の前記第２面側を研削し前記第２面に絶縁膜を形成する絶縁膜形成工程をさらに有することを特徴とする。
【００１６】
本適用例によれば、基板を研削して薄くしている。従って、回路が形成された薄い基板にすることができる。
【００１７】
［適用例５］
上記適用例にかかる貫通電極形成方法において、前記導電体形成工程後に、前記第２面に前記導電体に接続された端子を形成する端子形成工程を有することを特徴とする。
【００１８】
本適用例によれば、第２面に導電体に接続された端子が形成されている。従って、端子を用いて第２面から外部接続し易くすることができる。
【００１９】
［適用例６］
上記適用例にかかる貫通電極形成方法において、前記絶縁膜形成工程の前に行われ、支持部材を前記第１面に貼り付ける支持部材設置工程をさらに有することを特徴とする。
【００２０】
本適用例によれば、第１面に支持部材を貼り付けている。従って、基板を薄くする加工及び薄くした後の加工における作業性を向上することができる。
【００２１】
［適用例７］
上記適用例にかかる貫通電極形成方法において、前記閉曲線は円環状であることを特徴とする。
【００２２】
本適用例によれば、閉曲線は円環状である。ことから、閉曲線が円環状以外の形であるときに比べて、絶縁膜が導電体と接する面積を小さくすることができる。従って、基板と導電体との間における電気的浮遊容量を小さくすることができる。
【図面の簡単な説明】
【００２３】
【図１】第１の実施形態にかかり、（ａ）は、貫通電極の構造を示す模式側断面図、（ｂ）は、貫通電極の構造を示す模式平断面図。
【図２】配線基板の製造方法を示すフローチャート。
【図３】配線基板の製造方法を説明するための模式図。
【図４】配線基板の製造方法を説明するための模式図。
【図５】第２の実施形態にかかり、（ａ）は、赤外線センサーの構成を示す模式側断面図、（ｂ）はセンサーアレイの構成を示す要部模式側断面図。
【図６】変形例にかかる貫通電極とバンプの構造を示す模式側断面図。
【発明を実施するための形態】
【００２４】
以下、本発明を具体化した実施形態について図面に従って説明する。尚、各図面における各部材は、各図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならせて図示している。
【００２５】
（第１の実施形態）
本実施形態では、貫通電極が設置された特徴的な配線基板とその製造方法との例について、図１〜図４に従って説明する。
【００２６】
（配線基板）
図１（ａ）は、貫通電極の構造を示す模式側断面図であり、図１（ｂ）は、貫通電極の構造を示す模式平断面図である。図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。図１に示すように、配線基板１は基板２を備えている。基板２にはシリコン半導体基板やガラス板を用いることができる。本実施形態では、例えば、シリコン半導体基板を用いている。基板２の図中上向きの面を第１面２ａとし、第１面２ａと対向する図中下向きの面を第２面２ｂとする。従って、第１面２ａと第２面２ｂとは表裏の関係になっている。
【００２７】
基板２は第１面２ａと第２面２ｂとを貫通して開口するビアホール２ｃを有する。第１面２ａには絶縁膜としての第１絶縁膜３が設置され、第２面２ｂには絶縁膜としての第２絶縁膜４が設置されている。そして、ビアホール２ｃの壁面には絶縁膜としての第３絶縁膜５が設置されている。第１絶縁膜３及び第３絶縁膜５は基板２を熱酸化して形成された絶縁膜であり、緻密で絶縁性の高い膜となっている。そして、第１絶縁膜３に比べて第３絶縁膜５は厚い膜となっている。
【００２８】
ビアホール２ｃに接してチタン、窒化チタンやタングステン等の金属膜と銅等の導電性の良い金属膜からなるバリア膜６に覆われた導電体７が設置されている。ビアホール２ｃ及び導電体７等により貫通電極２ｄが構成されている。導電体７は円柱状であり、導電体７を囲んで円筒状にバリア膜６、第３絶縁膜５がこの順に設置されている。導電体７は金、ニッケル、銅等の金属や合金からなる。導電体７はバリア膜６で囲まれた孔空間内に完全に充填されていてもよい。または孔空間の内壁に沿って膜状に覆うものであってもよい。その場合、導体膜の内側の孔部には補強のために樹脂等の絶縁物を埋め込むのが望ましい。バリア膜６は導電体７が基板２内に拡散するのを防止すると共に、導電体７と第３絶縁膜５との密着性を向上する機能を有している。
【００２９】
第３絶縁膜５の膜厚は第１絶縁膜３の膜厚より厚くなっている。これにより、導電体７から基板２に電流がリークし難くなっている。さらに、基板２と導電体７との間の浮遊容量を小さくすることができる。
【００３０】
第１面２ａでは第１絶縁膜３に重ねて素子回路８が設置されている。素子回路８には配線９と絶縁層１０とが複数積層されている。そして、各層の配線９はその間に位置する絶縁層１０に形成されたビア配線１１により電気的に接続されている。尚、素子回路８には図示しない電気素子が配置されてもよい。そして、配線９はバリア膜６を介して導電体７と電気的に接続されている。
【００３１】
第２面２ｂでは第２絶縁膜４に重ねてバリア膜６が配置され、バリア膜６に重ねて端子１２が設置されている。端子１２は導電体７とは配線１２ａにより電気的に接続されている。従って、第１面２ａ側の素子回路８と第２面２ｂ側の端子１２とが貫通電極２ｄにより基板２を通して電気的に接続されている。そして、端子１２があることにより、外部接続しやすくなっている。
【００３２】
尚、導電体７はストレート貫通電極の形状となっているが、ビアホール２ｃをテーパ形状にしたテーパ形状の貫通電極としてもよい。
【００３３】
（配線基板の製造方法）
次に上述した配線基板１の製造方法について図２〜図４にて説明する。図２は、配線基板の製造方法を示すフローチャートであり、図３及び図４は配線基板の製造方法を説明するための模式図である。
【００３４】
図２のフローチャートにおいて、ステップＳ１は溝部形成工程に相当し、基板の第１面に円環状の溝を形成する工程である。次にステップＳ２に移行する。ステップＳ２は熱酸化工程に相当し、基板を熱酸化して絶縁膜を形成する工程である。次にステップＳ３に移行する。ステップＳ３は素子回路形成工程に相当し、基板の第１面側の絶縁膜上に素子回路を形成する工程である。次にステップＳ４に移行する。ステップＳ４は支持部材設置工程に相当し、素子回路と重ねて基板を支持する支持部材を設置する工程である。次にステップＳ５に移行する。
【００３５】
ステップＳ５は絶縁膜形成工程に相当し、基板を研削して薄くし基板の第２面側に第２絶縁膜を形成する工程である。次にステップＳ６に移行する。ステップＳ６はビアホール形成工程に相当し、基板の第２面側からビアホールを形成する工程である。次にステップＳ７に移行する。ステップＳ７は導電体形成工程に相当し、ビアホールにバリア膜を配置し導電体を埋め込み形成する工程である。次にステップＳ８に移行する。ステップＳ８は端子形成工程に相当し、基板の第２絶縁膜上に端子を形成し、余分なバリア膜を除去する工程である。ステップＳ９は支持部材除去工程に相当し、基板から支持部材を除去する工程である。以上の製造工程にて配線基板が完成する。
【００３６】
次に、図３及び図４を用いて図２に示したステップと対応させて製造方法を詳細に説明する。図３（ａ）及び図３（ｂ）はステップＳ１の溝部形成工程に対応する図である。図３（ａ）に示すように、基板２を用意する。基板２はシリコン半導体基板を用いている。次に、フォトリソグラフィ法及びエッチング法等を用いて、溝部１３を形成する。溝部１３の形状は閉曲線であれば良く、閉曲線は円環状であることがさらに好ましい。円環状にすることによりステップＳ７の導電体形成工程で形成する導電体７の形状が円柱にできるため、導電体７が第２絶縁膜４と接する場所の表面積を小さくすることができる。従って、基板２と導電体７との間に形成される浮遊容量を小さくすることができる。
【００３７】
フォトリソグラフィ法及びエッチング法は公知であり詳細な説明を省略する。概略の説明としては、まず、基板２にレジスト等のマスクとなる材料を塗布し固化させて膜を形成する。次に、所定の形状に露光した後にエッチングしてマスクを形成する。次に、基板２をエッチングすることにより所定の形状に形成した後、マスクを除去する。エッチングはドライエッチングでも良く、ウエットエッチングでも良い。ドライエッチングを例に取れば、エッチング、デポジションを交互に繰り返しながら掘り進めるボッシュプロセスを用いることができる。その場合のガスとしては、エッチングにはＳＦ6、Ｏ2、デポジションにはＣ4Ｆ8、Ｏ2を用いる。反応性イオンエッチングの技術を用いることにより微細で高アスペクト比な溝部１３を形成することができる。
【００３８】
溝部１３の形状は特に限定されないが、本実施形態では例えば、溝部１３は微細、高アスペクト比、多ビア用に、溝の幅を３μｍ〜５μｍとしストレート形状にした。溝部１３は円環状であり、内径１０〜２０μｍ、外径１３〜２５μｍとした。溝部１３の深さを５０〜１００μｍとし、内径とのアスペクト比は２〜１０とした。溝部１３の配列は格子状（マトリックスとも称す）でもよいし、千鳥状（ペリフェラル配列とも称す）でもよい。ピッチは１５〜３０μｍで形成した。２次元に配列するエリアアレイの形態にして１枚の基板２に７万〜３０万箇所の溝部１３を形成した。
【００３９】
図３（ｃ）はステップＳ２の熱酸化工程に対応する図である。基板２を酸素雰囲気中にて１０００℃前後の温度環境に放置することにより、基板２を熱酸化する。これにより、基板２は第１面２ａ、第２面２ｂ及び溝部１３に酸化膜が形成される。シリコン分子中に酸素分子が入り込むことにより酸化膜の表面が膨張する。従って、溝部１３は酸化シリコンにて充填される。その結果、図３（ｃ）に示すように、第１面２ａには第１絶縁膜３が形成され、第２面２ｂには第４絶縁膜１４が形成される。そして、溝部１３に絶縁膜が充填された第３絶縁膜５が形成される。
【００４０】
第３絶縁膜５は溝部１３の対向する側壁に形成された酸化膜が一体化した膜である。従って、１つの面に形成される酸化膜の約２倍の厚みになる。例えば、第１絶縁膜３の厚さを２μｍにするとき、第３絶縁膜５の厚さは約４μｍにすることができる。その結果、第３絶縁膜５は第１絶縁膜３より厚い膜となる。
【００４１】
図３（ｄ）はステップＳ３の素子回路形成工程に対応する図である。図３（ｄ）に示すように、第１絶縁膜３上に素子回路８を形成する。素子は集積回路でもよく、センサー回路でも良い。各種の機能を有する回路を形成することができる。配線９と絶縁層１０とを積層して形成し、絶縁層１０にビア配線１１を形成する。配線９、絶縁層１０、ビア配線１１を形成する各工程を順次繰り返して素子回路８を形成する。
【００４２】
図３（ｅ）はステップＳ４の支持部材設置工程に対応する図である。図３（ｅ）に示すように、素子回路８の形成面に接着剤等を介して支持部材としてのガラスサポートウェハー１５を貼り付ける。このガラスサポートウェハー１５が薄く加工される基板２を補強することにより、その後の薄形加工以降の工程流動における割れの防止、流動性を確保するものである。ガラスは後の工程で加熱を伴う可能性があるため、基板２と線膨張係数が近いものが望ましい。例えば、耐熱ガラス、石英ガラス等を用いることができる。
【００４３】
図３（ｆ）〜図４（ａ）はステップＳ５の絶縁膜形成工程に対応する図である。図３（ｆ）に示すように、基板２の第２面２ｂ側をバックグラインドホイールを用いて裏面研削する。裏面研削はバックグラインドとも称す。基板２の厚みは特に限定されないが、本実施形態では例えば、基板２を５０〜１００μｍ厚程度まで薄肉化する。バックグラインドした面については例えば、ドライエッチング、スピンエッチング、ポリッシュ等の方法により、バックグラインドで形成されたシリコンの破砕層を取り除いてもよい。
【００４４】
図４（ａ）に示すように、続いて、第２面２ｂに第２絶縁膜４を形成する。この第２絶縁膜４は、ＣＶＤ法を用いてＳｉＯ2、ＳｉＮ等の無機膜を形成してもよく、樹脂材料を塗布してもよい。樹脂材料による成膜はスピンコーティング法、スプレイコーティング法、印刷法等により行う。第２絶縁膜４の膜厚は、３μｍ以上形成する。第２絶縁膜４の膜厚は１０μｍ以上が寄生容量低減の観点で望ましい。今回はＣＶＤ法によりＳｉＯ2の膜を成膜した。
【００４５】
図４（ｂ）はステップＳ６のビアホール形成工程に対応する図である。図４（ｂ）に示すように、第３絶縁膜５の内側にビアホール２ｃを形成する。第２面２ｂ側より第３絶縁膜５の内側の基板２の部分にビアホール２ｃを形成する。まず、基板２にレジスト等のマスクとなる材料を塗布し固化させて膜を形成する。次に、ビアホール２ｃの形状に露光した後にエッチングしてマスクを形成する。続いて、基板２をエッチングすることによりビアホール２ｃの形状に第２絶縁膜４、シリコン、第１絶縁膜３をこの順に除去する。第２絶縁膜４及び第１絶縁膜３はドライエッチングにより除去する。エッチング装置は酸化膜エッチャーを使用し、エッチングプロセスガスとしては、Ｃ2Ｆ6、ＣＦ4、ＣＨＦ3を用いる。第３絶縁膜５に囲まれた場所のシリコンをエッチングして除去する方法はステップＳ１の溝部形成工程で溝部１３を形成するときに用いた方法と同様の方法を用いる。次に、ビアホール２ｃを形成した後でマスクを除去する。
【００４６】
第２絶縁膜４を形成する工程とステップＳ６のビアホール形成工程の順番は変えても良い。先に、ビアホール２ｃを形成しビアホール２ｃにおける第１絶縁膜３を除去した後、第２絶縁膜４の形成を行なってもよい。その場合、第２絶縁膜４の膜形成後、ビアホール２ｃの内部にも第２絶縁膜４が付着している可能性があるため、再度、絶縁膜除去工程を追加するのが望ましい。
【００４７】
図４（ｃ）〜図４（ｄ）はステップＳ７の導電体形成工程に対応する図である。図４（ｃ）に示すように、ビアホール２ｃの開口に臨まれている素子回路８の配線９と、第３絶縁膜５の内壁と第２絶縁膜４上にバリア膜６を形成する。バリア膜６はバリア層とシード層とからなっている。シード層は次工程のめっき工程を生産性良く行うための層である。まず、バリア層を形成し、その後、シード層を形成する。シード層の材料は、例えば、Ｃｕを用いることができる。これらの工程はスパッタ、ＣＶＤで形成することができる。膜厚は特に限定されないが、本実施形態では例えば、バリア層にＴｉＷを１０〜１００ｎｍの厚さに形成し、シード層にＣｕを１０〜３００ｎｍの厚さに形成した。
【００４８】
尚、素子回路８の配線９に形成された自然酸化膜を除去する目的で、バリア膜６を形成する前に逆スパッタを行ってもよい。逆スパッタの処理量はたとえばＳｉＯ2換算で３００ｎｍエッチング相当である。
【００４９】
図４（ｄ）に示すように、ビアホール２ｃへ導電体７を充填して埋め込む埋め込み形成を行う。まず、バリア膜６上にレジスト等のマスクとなる材料を塗布し固化させて膜を形成する。次に、所定の形状に露光した後にエッチングしてマスクを形成する。次に、基板２をめっき浴に浸漬してバリア膜６に通電することにより、ビアホール２ｃ内を電気めっきして導電体７で充填する。続いて、マスクを剥離する。
【００５０】
図４（ｅ）及び図４（ｆ）はステップＳ８の端子形成工程に対応する図である。図４（ｅ）及び図４（ｆ）に示すように、導電体７と接続する端子１２を形成する。まず、バリア膜６上にレジスト等のマスクとなる材料を塗布し固化させて膜を形成する。次に、所定の形状に露光した後にエッチングしてマスクを形成する。次に、基板２をめっき浴に浸漬してバリア膜６に通電することにより、端子１２や配線１２ａを電気めっきして形成する。続いて、マスクを剥離する。次に、導電体７、端子１２及び配線１２ａをマスクにしてバリア膜６をエッチングして除去する。または、前記工法にて端子の一部を形成した後、無電解めっき浴に浸漬することにより、端子１２や配線１２ａの最表面に金属形成して端子にしても良い。
【００５１】
端子１２の厚みは特に限定されないが、本実施形態では、例えば６μｍとした。本実施形態では例えば、端子１２の材料にＣｕを用いている。端子１２の最表面にはＳｎＡｇ等の低融点金属やＡｕ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ等の貴金属の膜を積層してもよい。また、端子１２は導電体７の直上にあっても良い。尚、ステップＳ７の導電体形成工程におけるビアホール２ｃの導電体７の充填とステップＳ８の端子形成工程における端子１２を形成する工程は別々の工程で形成した。導電体７と端子１２とのめっき工程は同時に行っても良い。さらに、生産性良く形成することができる。
【００５２】
最後に、ステップＳ９は支持部材除去工程において、基板２を支持しているガラスサポートウェハー１５を剥離する。以上の製造工程にて配線基板が完成する。
【００５３】
上述したように、本実施形態によれば、以下の効果を有する。
（１）本実施形態によれば、基板２の第１面２ａから第２面２ｂにかけてビアホール２ｃが貫通して開口され、ビアホール２ｃに導電体７が充填されている。第１面２ａには第１絶縁膜３が設置され、ビアホール２ｃ内には第３絶縁膜５が設置されている。そして、第１絶縁膜３の厚みに比べて第３絶縁膜５の厚みが厚くなっている。従って、基板２と導電体７との間の距離が長くなっている為、基板２と導電体７との間における電気的浮遊容量を小さくすることができる。
【００５４】
（２）本実施形態によれば、ステップＳ１の溝部形成工程において、基板２の第１面２ａから平面視が閉曲線となる溝部１３を形成している。ステップＳ２の熱酸化工程では第１面２ａと溝部１３内の面とを熱酸化して第１絶縁膜３及び第３絶縁膜５を形成している。溝部１３は一対の壁が対向している。そして、溝部１３の壁を熱酸化するとき、酸素分子が壁に入り込むことにより壁が膨張する。これにより、溝部１３が第３絶縁膜５により充填される。従って、第１絶縁膜３に比べて第３絶縁膜５を厚く形成することができる。その結果、基板２と導電体７との間の距離が長くなっている為、基板２と導電体７との間における電気的浮遊容量を小さくすることができる。
【００５５】
（３）本実施形態によれば、ステップＳ５の絶縁膜形成工程にて基板２を研削して薄くしている。従って、素子回路８が形成された薄い基板２にすることができる。
【００５６】
（４）本実施形態によれば、第２面２ｂに導電体７に接続された端子１２が形成されている。従って、端子１２を用いて第２面２ｂから外部接続し易くすることができる。
【００５７】
（５）本実施形態によれば、第１面２ａにガラスサポートウェハー１５を貼り付けている。従って、基板２を薄くする加工及び薄くした後の加工における作業性を向上することができる。
【００５８】
（６）本実施形態によれば、溝部１３は平面視で円環状に形成されている。これにより、第３絶縁膜５は円環状に形成され、導電体７は円柱状になる。導電体７が円柱状以外の形であるときに比べて、導電体７の表面積を小さくすることができる。そして、基板２と導電体７とが接する面の面積が狭い程電気的浮遊容量が小さくなる。従って、基板２と導電体７との間における電気的浮遊容量を小さくすることができる。
【００５９】
（７）本実施形態によれば、第１絶縁膜３及び第３絶縁膜５はシリコンの熱酸化膜を含んでいる。シリコンの熱酸化膜は組織が緻密であり、絶縁性の高い膜となっている。従って、第１絶縁膜３及び第３絶縁膜５は電流がリークし難い絶縁膜とすることができる。
【００６０】
（第２の実施形態）
本実施形態では、特徴的な配線基板上に設置された赤外線検出素子とその赤外線検出素子が配列する赤外線センサーの例について、図５に従って説明する。尚、第１の実施形態と同じ点については説明を省略する。
【００６１】
（赤外線センサー）
図５（ａ）は、赤外線センサーの構成を示す模式側断面図である。図５（ａ）に示すように、赤外線センサー１７はセンサーアレイ１８、回路基板１９、ベース基板２０が上側からこの順に重ねて配置されている。センサーアレイ１８は赤外線検出素子２１が格子状に配置された基板２を備えている。照射された赤外線を赤外線検出素子２１が検出し、センサーアレイ１８が回路基板１９に出力する。回路基板１９は制御回路２２を備え、制御回路２２は赤外線検出素子２１を駆動する。そして、赤外線検出素子２１が検出した個々の信号を制御回路２２が処理して映像信号を生成しベース基板２０に出力する。ベース基板２０はインターフェイス回路２３を備え、外部へ出力する出力信号を生成して外部機器へ出力する。つまり、赤外線センサー１７は赤外線の分布を映像信号にして出力する赤外線カメラとなっている。
【００６２】
図５（ｂ）はセンサーアレイの構成を示す要部模式側断面図である。図５（ｂ）に示すように、センサーアレイ１８は基板２を備え、基板２上には赤外線検出素子２１が搭載されている。基板２は第１の実施形態に記載された基板２と同様の形態となっている。つまり、基板２にはビアホール２ｃが形成されており、基板２の第１面２ａには第１絶縁膜３が形成されている。ビアホール２ｃ内の面には、第３絶縁膜５が形成されている。第１絶縁膜３及び第３絶縁膜５は熱酸化により形成され、第３絶縁膜５は第１絶縁膜３より厚い膜となっている。また、基板２の第２面２ｂには第２絶縁膜４が設けられている。そして、ビアホール２ｃとビアホール２ｃ内に設けられた導電体７とにより、貫通電極２ｄが構成されている。
【００６３】
第１絶縁膜３上には下部電極２４が設置され、下部電極２４に重ねて焦電体２５が設置されている。さらに、焦電体２５上には上部電極２６が設置されている。下部電極２４、焦電体２５、上部電極２６等によりキャパシター２７が構成され、キャパシター２７は温度に基づいて分極量が変化する。
【００６４】
キャパシター２７を覆って第４絶縁膜２８が設置されている。第４絶縁膜２８には下部電極２４に通ずる第１コンタクトホール２９と、上部電極２６に通ずる第２コンタクトホール３０とが形成されている。第１絶縁膜３及び第４絶縁膜２８上には第１配線３３及び配線としての第２配線３４が設置されている。第１配線３３は第１コンタクトホール２９を通じて下部電極２４に接続されている。同様に、第２配線３４は第２コンタクトホール３０を通じて上部電極２６に接続されている。
【００６５】
第２配線３４は導電体７と接続されている。第２面２ｂには端子１２が配置され、端子１２は配線１２ａにより導電体７と接続されている。さらに、端子１２上にはバンプ３５が設置されている。バンプ３５は樹脂からなる凸部の表面に金属膜が配置され、当該金属膜は端子１２と電気的に接続されている。回路基板１９においてバンプ３５と対向する場所には配線３６が設置され、バンプ３５は配線３６に押圧されている。これにより、バンプ３５は配線３６と電気的に接続される。配線３６は制御回路２２と接続されている。従って、上部電極２６は第２配線３４、導電体７、配線１２ａ、端子１２、バンプ３５、配線３６を介して制御回路２２と接続されている。
【００６６】
同様に、下部電極２４も第１配線３３、図示しない貫通電極や配線を介して制御回路２２と接続されている。当該貫通電極は貫通電極２ｄと同様の構造となっている。これにより、制御回路２２はキャパシター２７の下部電極２４及び上部電極２６と接続されているので分極量を検出してキャパシター２７の温度を推定することができる。キャパシター２７に照射される赤外線の量とキャパシター２７の温度とは相関があるので、キャパシター２７の温度から制御回路２２はキャパシター２７に照射される赤外線の量を推定する。尚、貫通電極２ｄの製造工程の順番は第１の実施形態と同様の順番にて行い、赤外線検出素子２１の製造方法は公知であり、説明は省略する。
【００６７】
上述したように、本実施形態によれば、以下の効果を有する。
（１）本実施形態によれば、第１絶縁膜３の厚みに比べて第３絶縁膜５の厚みが厚くなっている。従って、基板２と導電体７との間の距離が長くなっている為、基板２と導電体７との間における電気的浮遊容量が小さくなっている。その結果、赤外線センサー１７は、赤外線検出素子２１が出力する信号の高周波成分を減衰させずに出力することができる。
【００６８】
（２）本実施形態によれば、貫通電極２ｄの製造工程の順番は第１の実施形態と同様の順番にて行っている。従って、赤外線検出素子２１を形成した後に貫通電極２ｄを形成している。赤外線検出素子２１の製造工程には７００℃以上の加熱が必要になる。ビアファースト工法では赤外線検出素子２１を形成する前にビアホール２ｃ内に導電体７を埋め込む。このとき、導電体７の材料には７００℃以上の熱により拡散しづらく、尚かつ赤外線検出素子２１を汚染しない材料を採用する必要がある。これに対して、導電体７の材料は一般的にはタングステン等の高融点材料が使用されるが、ビアホール２ｃ内を総てＣＶＤ法にて高融点材料を充填するのは生産性が悪い。これに比べて、本実施形態の方法では赤外線検出素子２１を形成した後に貫通電極２ｄを形成する為、生産性良く貫通電極２ｄを形成することができる。
【００６９】
尚、本実施形態は上述した実施形態に限定されるものではなく、種々の変更や改良を加えることも可能である。例えば上記実施形態で例示した各構成要素の形状、寸法、個数、設置位置等に関する具体的な記載は、適宜変更が可能である。変形例を以下に述べる。
（変形例１）
前記第１の実施形態では、溝部１３の平面視の形状を円環状にして貫通電極２ｄの断面形状を円形にした。溝部１３の及び貫通電極２ｄの形状はこれに限らず他の形状でもよい。例えば、貫通電極２ｄの断面形状は三角形、四角形、等の多角形でも良く、楕円形、長方形等の各種の形状を採用してもよい。基板２上に配線を設計するときにレイアウトを設計し易い形状にすることができる。
【００７０】
（変形例２）
前記第１の実施形態では、ステップＳ１の溝部形成工程にてフォトリソグラフィ法及びエッチング法を用いたが、他の方法を用いても良い。例えば、レーザー光を照射してシリコンを改質する方法や、研削して形成する方法等を用いても良い。生産性良く形成できる方法を採用しても良い。
【００７１】
（変形例３）
前記第１の実施形態では、ステップＳ９の支持部材除去工程を行ったが、ガラスサポートウェハー１５が接着された状態のまま完成としても良い。製品の要求仕様に合わせた製造工程にしても良い。
【００７２】
（変形例４）
前記第１の実施形態では、樹脂からなる凸部の表面に金属膜が配置されたバンプ３５を介して導電体７と配線３６とを電気的に接続した。バンプは他の形態でも良い。図６は貫通電極とバンプの構造を示す模式側断面図である。図６に示すように、センサーアレイ３７の導電体７を覆って端子３８が形成されている。そして、端子３８と対向する場所には配線３６が設置され、配線３６上にはバンプ３９が設置されている。さらに、バンプ３９は端子３８と電気的に接続されている。導電体７に銅を用い、端子３８はニッケル金属と金とが積層された膜やすずと銀とを主成分とする合金等の膜を採用することができる。バンプ３９は金をメッキにて円錐形に形成したものが好ましく、電気抵抗を小さくすることができる。このような形態にすることにより、生産性良く実装し電気的な接続をとることができる。
【符号の説明】
【００７３】
２…基板、２ａ…第１面、２ｂ…第２面、２ｃ…ビアホール、３…絶縁膜としての第１絶縁膜、４…絶縁膜としての第２絶縁膜、５…絶縁膜としての第３絶縁膜、７…導電体、１２…端子、１３…溝部、１５…支持部材としてのガラスサポートウェハー、１７…赤外線センサー、２１…赤外線検出素子、３４…配線としての第２配線。
【技術分野】
【０００１】
本発明は、配線基板、赤外線センサー及び貫通電極形成方法にかかわり特に貫通電極に関するものである。
【背景技術】
【０００２】
３次元実装パッケージでは、素子付き基板であるチップを垂直に積み重ね、１つのパッケージとすることで占有面積を小さくしている。そして、シリコンウェハーやダイといった基板を垂直に貫くビアホールを利用した貫通電極を基板に配置することによってチップの垂直方向の電気的接続が行なわれている。
【０００３】
このような貫通電極を備えたチップは、半導体基板と半導体基板に形成された貫通電極とを含んで構成されている。このようなチップにおいて、半導体基板は、半導体基板上に形成された回路に対して一定の電位となっており、回路と導通している貫通電極とは電位差があるため、貫通電極と半導体基板との間でリーク電流が発生する場合がある。そのため、特許文献１では、リーク電流を防止するために、貫通電極や貫通電極に接続された電極と、基板との間には、樹脂絶縁層が形成されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１７７２３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、樹脂絶縁層を用いて微細で高アスペクト比の貫通電極を形成する場合には、十分な厚さの樹脂絶縁層を形成することができない。このとき、基板と貫通電極との間で形成される浮遊容量が大きくなる。そこで、基板と貫通電極との間で形成される浮遊容量が小さい基板が望まれていた。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］
本適用例にかかる配線基板であって、第１面と前記第１面と対向する第２面とを貫通して開口するビアホールを有する基板と、前記基板の前記第１面と前記ビアホール内の面とに設置され熱酸化膜を含む絶縁膜と、前記ビアホール内で前記絶縁膜に囲まれた導電体と、を有し、前記第１面における前記絶縁膜の厚みに比べて前記ビアホール内における前記絶縁膜の厚みが厚いことを特徴とする。
【０００８】
本適用例によれば、基板の第１面から第２面にかけてビアホールが貫通して開口している。そして、第１面とビアホールの内の面とには絶縁膜が設置されている。そして、ビアホール内では絶縁膜に囲まれて導電体が設定されている。導電体により第１面と第２面との間で通電させることが可能になっている。そして、第１面における絶縁膜の厚みに比べてビアホール内の面における絶縁膜の厚みが厚くなっている。従って、基板と導電体との間の距離が長くなっている為、基板と導電体との間における電気的浮遊容量を小さくすることができる。
【０００９】
［適用例２］
本適用例にかかる赤外線センサーであって、第１面と前記第１面と対向する第２面とを貫通して開口するビアホールを有する基板と、前記基板の前記第１面と前記ビアホール内の面とに設置され熱酸化膜を含む絶縁膜と、前記ビアホール内で前記絶縁膜に囲まれた導電体と、前記導電体に接続され前記絶縁膜を介して前記第１面に設けられた配線と、前記配線と電気的に接続された赤外線検出素子と、を有し、前記第１面における前記絶縁膜の厚みに比べて前記ビアホール内における前記絶縁膜の厚みが厚いことを特徴とする。
【００１０】
本適用例によれば、基板の第１面から第２面にかけてビアホールが貫通して開口している。そして、第１面とビアホールの内の面とには絶縁膜が設置されている。そして、絶縁膜に囲まれて導電体が設定されている。導電体により第１面と第２面との間で通電させることが可能になっている。第１面では配線を介して導電体と赤外線検出素子とが接続されている。これにより、赤外線検出素子の信号を第２面に出力することができる。
【００１１】
第１面における絶縁膜の厚みに比べてビアホール内の面における絶縁膜の厚みが厚くなっている。従って、基板と導電体との間の距離が長くなっている為、基板と導電体との間における電気的浮遊容量が小さくなっている。その結果、赤外線センサーは、赤外線検出素子が出力する信号の高周波成分を減衰させずに出力することができる。
【００１２】
［適用例３］
本適用例にかかる貫通電極形成方法であって、基板の第１面に平面視が閉曲線となる溝部を形成する溝部形成工程と、前記第１面と前記溝部内の面とを熱酸化して絶縁膜を形成する熱酸化工程と、前記第１面に素子回路を形成する素子回路形成工程と、前記絶縁膜に囲まれた場所にビアホールを形成するビアホール形成工程と、前記基板の前記第１面と対向する第２面から前記第１面まで前記ビアホールに導電体を埋め込み形成する導電体形成工程と、を有し、前記熱酸化工程では熱酸化により前記溝部の壁を膨張させて前記溝部を前記絶縁膜で充填することを特徴とする。
【００１３】
本適用例によれば、溝部形成工程において、基板の第１面から平面視が閉曲線となる溝部を形成する。熱酸化工程では第１面と溝部内の面とを熱酸化して絶縁膜を形成する。溝部は一対の壁が対向している。そして、溝部の壁が熱酸化するとき、酸素分子が壁に入り込むことにより壁が膨張する。これにより、溝部が絶縁膜により充填される。
【００１４】
素子回路形成工程では第１面に素子回路を形成する。ビアホール形成工程では絶縁膜に囲まれた場所にビアホールを形成し、導電体形成工程にてビアホールに導電体を埋め込み形成する。これにより、導電体は第１面から第２面に通電させることができるので、素子回路の信号を第２面にて入出力させることができる。そして、第１面における絶縁膜に比べて、ビアホールを囲む絶縁膜は厚く形成される。従って、基板と導電体との間の距離が長くなっている為、基板と導電体との間における電気的浮遊容量を小さくすることができる。
【００１５】
［適用例４］
上記適用例にかかる貫通電極形成方法において、前記素子回路形成工程と前記導電体形成工程との間に行われ、前記基板の前記第２面側を研削し前記第２面に絶縁膜を形成する絶縁膜形成工程をさらに有することを特徴とする。
【００１６】
本適用例によれば、基板を研削して薄くしている。従って、回路が形成された薄い基板にすることができる。
【００１７】
［適用例５］
上記適用例にかかる貫通電極形成方法において、前記導電体形成工程後に、前記第２面に前記導電体に接続された端子を形成する端子形成工程を有することを特徴とする。
【００１８】
本適用例によれば、第２面に導電体に接続された端子が形成されている。従って、端子を用いて第２面から外部接続し易くすることができる。
【００１９】
［適用例６］
上記適用例にかかる貫通電極形成方法において、前記絶縁膜形成工程の前に行われ、支持部材を前記第１面に貼り付ける支持部材設置工程をさらに有することを特徴とする。
【００２０】
本適用例によれば、第１面に支持部材を貼り付けている。従って、基板を薄くする加工及び薄くした後の加工における作業性を向上することができる。
【００２１】
［適用例７］
上記適用例にかかる貫通電極形成方法において、前記閉曲線は円環状であることを特徴とする。
【００２２】
本適用例によれば、閉曲線は円環状である。ことから、閉曲線が円環状以外の形であるときに比べて、絶縁膜が導電体と接する面積を小さくすることができる。従って、基板と導電体との間における電気的浮遊容量を小さくすることができる。
【図面の簡単な説明】
【００２３】
【図１】第１の実施形態にかかり、（ａ）は、貫通電極の構造を示す模式側断面図、（ｂ）は、貫通電極の構造を示す模式平断面図。
【図２】配線基板の製造方法を示すフローチャート。
【図３】配線基板の製造方法を説明するための模式図。
【図４】配線基板の製造方法を説明するための模式図。
【図５】第２の実施形態にかかり、（ａ）は、赤外線センサーの構成を示す模式側断面図、（ｂ）はセンサーアレイの構成を示す要部模式側断面図。
【図６】変形例にかかる貫通電極とバンプの構造を示す模式側断面図。
【発明を実施するための形態】
【００２４】
以下、本発明を具体化した実施形態について図面に従って説明する。尚、各図面における各部材は、各図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならせて図示している。
【００２５】
（第１の実施形態）
本実施形態では、貫通電極が設置された特徴的な配線基板とその製造方法との例について、図１〜図４に従って説明する。
【００２６】
（配線基板）
図１（ａ）は、貫通電極の構造を示す模式側断面図であり、図１（ｂ）は、貫通電極の構造を示す模式平断面図である。図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。図１に示すように、配線基板１は基板２を備えている。基板２にはシリコン半導体基板やガラス板を用いることができる。本実施形態では、例えば、シリコン半導体基板を用いている。基板２の図中上向きの面を第１面２ａとし、第１面２ａと対向する図中下向きの面を第２面２ｂとする。従って、第１面２ａと第２面２ｂとは表裏の関係になっている。
【００２７】
基板２は第１面２ａと第２面２ｂとを貫通して開口するビアホール２ｃを有する。第１面２ａには絶縁膜としての第１絶縁膜３が設置され、第２面２ｂには絶縁膜としての第２絶縁膜４が設置されている。そして、ビアホール２ｃの壁面には絶縁膜としての第３絶縁膜５が設置されている。第１絶縁膜３及び第３絶縁膜５は基板２を熱酸化して形成された絶縁膜であり、緻密で絶縁性の高い膜となっている。そして、第１絶縁膜３に比べて第３絶縁膜５は厚い膜となっている。
【００２８】
ビアホール２ｃに接してチタン、窒化チタンやタングステン等の金属膜と銅等の導電性の良い金属膜からなるバリア膜６に覆われた導電体７が設置されている。ビアホール２ｃ及び導電体７等により貫通電極２ｄが構成されている。導電体７は円柱状であり、導電体７を囲んで円筒状にバリア膜６、第３絶縁膜５がこの順に設置されている。導電体７は金、ニッケル、銅等の金属や合金からなる。導電体７はバリア膜６で囲まれた孔空間内に完全に充填されていてもよい。または孔空間の内壁に沿って膜状に覆うものであってもよい。その場合、導体膜の内側の孔部には補強のために樹脂等の絶縁物を埋め込むのが望ましい。バリア膜６は導電体７が基板２内に拡散するのを防止すると共に、導電体７と第３絶縁膜５との密着性を向上する機能を有している。
【００２９】
第３絶縁膜５の膜厚は第１絶縁膜３の膜厚より厚くなっている。これにより、導電体７から基板２に電流がリークし難くなっている。さらに、基板２と導電体７との間の浮遊容量を小さくすることができる。
【００３０】
第１面２ａでは第１絶縁膜３に重ねて素子回路８が設置されている。素子回路８には配線９と絶縁層１０とが複数積層されている。そして、各層の配線９はその間に位置する絶縁層１０に形成されたビア配線１１により電気的に接続されている。尚、素子回路８には図示しない電気素子が配置されてもよい。そして、配線９はバリア膜６を介して導電体７と電気的に接続されている。
【００３１】
第２面２ｂでは第２絶縁膜４に重ねてバリア膜６が配置され、バリア膜６に重ねて端子１２が設置されている。端子１２は導電体７とは配線１２ａにより電気的に接続されている。従って、第１面２ａ側の素子回路８と第２面２ｂ側の端子１２とが貫通電極２ｄにより基板２を通して電気的に接続されている。そして、端子１２があることにより、外部接続しやすくなっている。
【００３２】
尚、導電体７はストレート貫通電極の形状となっているが、ビアホール２ｃをテーパ形状にしたテーパ形状の貫通電極としてもよい。
【００３３】
（配線基板の製造方法）
次に上述した配線基板１の製造方法について図２〜図４にて説明する。図２は、配線基板の製造方法を示すフローチャートであり、図３及び図４は配線基板の製造方法を説明するための模式図である。
【００３４】
図２のフローチャートにおいて、ステップＳ１は溝部形成工程に相当し、基板の第１面に円環状の溝を形成する工程である。次にステップＳ２に移行する。ステップＳ２は熱酸化工程に相当し、基板を熱酸化して絶縁膜を形成する工程である。次にステップＳ３に移行する。ステップＳ３は素子回路形成工程に相当し、基板の第１面側の絶縁膜上に素子回路を形成する工程である。次にステップＳ４に移行する。ステップＳ４は支持部材設置工程に相当し、素子回路と重ねて基板を支持する支持部材を設置する工程である。次にステップＳ５に移行する。
【００３５】
ステップＳ５は絶縁膜形成工程に相当し、基板を研削して薄くし基板の第２面側に第２絶縁膜を形成する工程である。次にステップＳ６に移行する。ステップＳ６はビアホール形成工程に相当し、基板の第２面側からビアホールを形成する工程である。次にステップＳ７に移行する。ステップＳ７は導電体形成工程に相当し、ビアホールにバリア膜を配置し導電体を埋め込み形成する工程である。次にステップＳ８に移行する。ステップＳ８は端子形成工程に相当し、基板の第２絶縁膜上に端子を形成し、余分なバリア膜を除去する工程である。ステップＳ９は支持部材除去工程に相当し、基板から支持部材を除去する工程である。以上の製造工程にて配線基板が完成する。
【００３６】
次に、図３及び図４を用いて図２に示したステップと対応させて製造方法を詳細に説明する。図３（ａ）及び図３（ｂ）はステップＳ１の溝部形成工程に対応する図である。図３（ａ）に示すように、基板２を用意する。基板２はシリコン半導体基板を用いている。次に、フォトリソグラフィ法及びエッチング法等を用いて、溝部１３を形成する。溝部１３の形状は閉曲線であれば良く、閉曲線は円環状であることがさらに好ましい。円環状にすることによりステップＳ７の導電体形成工程で形成する導電体７の形状が円柱にできるため、導電体７が第２絶縁膜４と接する場所の表面積を小さくすることができる。従って、基板２と導電体７との間に形成される浮遊容量を小さくすることができる。
【００３７】
フォトリソグラフィ法及びエッチング法は公知であり詳細な説明を省略する。概略の説明としては、まず、基板２にレジスト等のマスクとなる材料を塗布し固化させて膜を形成する。次に、所定の形状に露光した後にエッチングしてマスクを形成する。次に、基板２をエッチングすることにより所定の形状に形成した後、マスクを除去する。エッチングはドライエッチングでも良く、ウエットエッチングでも良い。ドライエッチングを例に取れば、エッチング、デポジションを交互に繰り返しながら掘り進めるボッシュプロセスを用いることができる。その場合のガスとしては、エッチングにはＳＦ6、Ｏ2、デポジションにはＣ4Ｆ8、Ｏ2を用いる。反応性イオンエッチングの技術を用いることにより微細で高アスペクト比な溝部１３を形成することができる。
【００３８】
溝部１３の形状は特に限定されないが、本実施形態では例えば、溝部１３は微細、高アスペクト比、多ビア用に、溝の幅を３μｍ〜５μｍとしストレート形状にした。溝部１３は円環状であり、内径１０〜２０μｍ、外径１３〜２５μｍとした。溝部１３の深さを５０〜１００μｍとし、内径とのアスペクト比は２〜１０とした。溝部１３の配列は格子状（マトリックスとも称す）でもよいし、千鳥状（ペリフェラル配列とも称す）でもよい。ピッチは１５〜３０μｍで形成した。２次元に配列するエリアアレイの形態にして１枚の基板２に７万〜３０万箇所の溝部１３を形成した。
【００３９】
図３（ｃ）はステップＳ２の熱酸化工程に対応する図である。基板２を酸素雰囲気中にて１０００℃前後の温度環境に放置することにより、基板２を熱酸化する。これにより、基板２は第１面２ａ、第２面２ｂ及び溝部１３に酸化膜が形成される。シリコン分子中に酸素分子が入り込むことにより酸化膜の表面が膨張する。従って、溝部１３は酸化シリコンにて充填される。その結果、図３（ｃ）に示すように、第１面２ａには第１絶縁膜３が形成され、第２面２ｂには第４絶縁膜１４が形成される。そして、溝部１３に絶縁膜が充填された第３絶縁膜５が形成される。
【００４０】
第３絶縁膜５は溝部１３の対向する側壁に形成された酸化膜が一体化した膜である。従って、１つの面に形成される酸化膜の約２倍の厚みになる。例えば、第１絶縁膜３の厚さを２μｍにするとき、第３絶縁膜５の厚さは約４μｍにすることができる。その結果、第３絶縁膜５は第１絶縁膜３より厚い膜となる。
【００４１】
図３（ｄ）はステップＳ３の素子回路形成工程に対応する図である。図３（ｄ）に示すように、第１絶縁膜３上に素子回路８を形成する。素子は集積回路でもよく、センサー回路でも良い。各種の機能を有する回路を形成することができる。配線９と絶縁層１０とを積層して形成し、絶縁層１０にビア配線１１を形成する。配線９、絶縁層１０、ビア配線１１を形成する各工程を順次繰り返して素子回路８を形成する。
【００４２】
図３（ｅ）はステップＳ４の支持部材設置工程に対応する図である。図３（ｅ）に示すように、素子回路８の形成面に接着剤等を介して支持部材としてのガラスサポートウェハー１５を貼り付ける。このガラスサポートウェハー１５が薄く加工される基板２を補強することにより、その後の薄形加工以降の工程流動における割れの防止、流動性を確保するものである。ガラスは後の工程で加熱を伴う可能性があるため、基板２と線膨張係数が近いものが望ましい。例えば、耐熱ガラス、石英ガラス等を用いることができる。
【００４３】
図３（ｆ）〜図４（ａ）はステップＳ５の絶縁膜形成工程に対応する図である。図３（ｆ）に示すように、基板２の第２面２ｂ側をバックグラインドホイールを用いて裏面研削する。裏面研削はバックグラインドとも称す。基板２の厚みは特に限定されないが、本実施形態では例えば、基板２を５０〜１００μｍ厚程度まで薄肉化する。バックグラインドした面については例えば、ドライエッチング、スピンエッチング、ポリッシュ等の方法により、バックグラインドで形成されたシリコンの破砕層を取り除いてもよい。
【００４４】
図４（ａ）に示すように、続いて、第２面２ｂに第２絶縁膜４を形成する。この第２絶縁膜４は、ＣＶＤ法を用いてＳｉＯ2、ＳｉＮ等の無機膜を形成してもよく、樹脂材料を塗布してもよい。樹脂材料による成膜はスピンコーティング法、スプレイコーティング法、印刷法等により行う。第２絶縁膜４の膜厚は、３μｍ以上形成する。第２絶縁膜４の膜厚は１０μｍ以上が寄生容量低減の観点で望ましい。今回はＣＶＤ法によりＳｉＯ2の膜を成膜した。
【００４５】
図４（ｂ）はステップＳ６のビアホール形成工程に対応する図である。図４（ｂ）に示すように、第３絶縁膜５の内側にビアホール２ｃを形成する。第２面２ｂ側より第３絶縁膜５の内側の基板２の部分にビアホール２ｃを形成する。まず、基板２にレジスト等のマスクとなる材料を塗布し固化させて膜を形成する。次に、ビアホール２ｃの形状に露光した後にエッチングしてマスクを形成する。続いて、基板２をエッチングすることによりビアホール２ｃの形状に第２絶縁膜４、シリコン、第１絶縁膜３をこの順に除去する。第２絶縁膜４及び第１絶縁膜３はドライエッチングにより除去する。エッチング装置は酸化膜エッチャーを使用し、エッチングプロセスガスとしては、Ｃ2Ｆ6、ＣＦ4、ＣＨＦ3を用いる。第３絶縁膜５に囲まれた場所のシリコンをエッチングして除去する方法はステップＳ１の溝部形成工程で溝部１３を形成するときに用いた方法と同様の方法を用いる。次に、ビアホール２ｃを形成した後でマスクを除去する。
【００４６】
第２絶縁膜４を形成する工程とステップＳ６のビアホール形成工程の順番は変えても良い。先に、ビアホール２ｃを形成しビアホール２ｃにおける第１絶縁膜３を除去した後、第２絶縁膜４の形成を行なってもよい。その場合、第２絶縁膜４の膜形成後、ビアホール２ｃの内部にも第２絶縁膜４が付着している可能性があるため、再度、絶縁膜除去工程を追加するのが望ましい。
【００４７】
図４（ｃ）〜図４（ｄ）はステップＳ７の導電体形成工程に対応する図である。図４（ｃ）に示すように、ビアホール２ｃの開口に臨まれている素子回路８の配線９と、第３絶縁膜５の内壁と第２絶縁膜４上にバリア膜６を形成する。バリア膜６はバリア層とシード層とからなっている。シード層は次工程のめっき工程を生産性良く行うための層である。まず、バリア層を形成し、その後、シード層を形成する。シード層の材料は、例えば、Ｃｕを用いることができる。これらの工程はスパッタ、ＣＶＤで形成することができる。膜厚は特に限定されないが、本実施形態では例えば、バリア層にＴｉＷを１０〜１００ｎｍの厚さに形成し、シード層にＣｕを１０〜３００ｎｍの厚さに形成した。
【００４８】
尚、素子回路８の配線９に形成された自然酸化膜を除去する目的で、バリア膜６を形成する前に逆スパッタを行ってもよい。逆スパッタの処理量はたとえばＳｉＯ2換算で３００ｎｍエッチング相当である。
【００４９】
図４（ｄ）に示すように、ビアホール２ｃへ導電体７を充填して埋め込む埋め込み形成を行う。まず、バリア膜６上にレジスト等のマスクとなる材料を塗布し固化させて膜を形成する。次に、所定の形状に露光した後にエッチングしてマスクを形成する。次に、基板２をめっき浴に浸漬してバリア膜６に通電することにより、ビアホール２ｃ内を電気めっきして導電体７で充填する。続いて、マスクを剥離する。
【００５０】
図４（ｅ）及び図４（ｆ）はステップＳ８の端子形成工程に対応する図である。図４（ｅ）及び図４（ｆ）に示すように、導電体７と接続する端子１２を形成する。まず、バリア膜６上にレジスト等のマスクとなる材料を塗布し固化させて膜を形成する。次に、所定の形状に露光した後にエッチングしてマスクを形成する。次に、基板２をめっき浴に浸漬してバリア膜６に通電することにより、端子１２や配線１２ａを電気めっきして形成する。続いて、マスクを剥離する。次に、導電体７、端子１２及び配線１２ａをマスクにしてバリア膜６をエッチングして除去する。または、前記工法にて端子の一部を形成した後、無電解めっき浴に浸漬することにより、端子１２や配線１２ａの最表面に金属形成して端子にしても良い。
【００５１】
端子１２の厚みは特に限定されないが、本実施形態では、例えば６μｍとした。本実施形態では例えば、端子１２の材料にＣｕを用いている。端子１２の最表面にはＳｎＡｇ等の低融点金属やＡｕ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ等の貴金属の膜を積層してもよい。また、端子１２は導電体７の直上にあっても良い。尚、ステップＳ７の導電体形成工程におけるビアホール２ｃの導電体７の充填とステップＳ８の端子形成工程における端子１２を形成する工程は別々の工程で形成した。導電体７と端子１２とのめっき工程は同時に行っても良い。さらに、生産性良く形成することができる。
【００５２】
最後に、ステップＳ９は支持部材除去工程において、基板２を支持しているガラスサポートウェハー１５を剥離する。以上の製造工程にて配線基板が完成する。
【００５３】
上述したように、本実施形態によれば、以下の効果を有する。
（１）本実施形態によれば、基板２の第１面２ａから第２面２ｂにかけてビアホール２ｃが貫通して開口され、ビアホール２ｃに導電体７が充填されている。第１面２ａには第１絶縁膜３が設置され、ビアホール２ｃ内には第３絶縁膜５が設置されている。そして、第１絶縁膜３の厚みに比べて第３絶縁膜５の厚みが厚くなっている。従って、基板２と導電体７との間の距離が長くなっている為、基板２と導電体７との間における電気的浮遊容量を小さくすることができる。
【００５４】
（２）本実施形態によれば、ステップＳ１の溝部形成工程において、基板２の第１面２ａから平面視が閉曲線となる溝部１３を形成している。ステップＳ２の熱酸化工程では第１面２ａと溝部１３内の面とを熱酸化して第１絶縁膜３及び第３絶縁膜５を形成している。溝部１３は一対の壁が対向している。そして、溝部１３の壁を熱酸化するとき、酸素分子が壁に入り込むことにより壁が膨張する。これにより、溝部１３が第３絶縁膜５により充填される。従って、第１絶縁膜３に比べて第３絶縁膜５を厚く形成することができる。その結果、基板２と導電体７との間の距離が長くなっている為、基板２と導電体７との間における電気的浮遊容量を小さくすることができる。
【００５５】
（３）本実施形態によれば、ステップＳ５の絶縁膜形成工程にて基板２を研削して薄くしている。従って、素子回路８が形成された薄い基板２にすることができる。
【００５６】
（４）本実施形態によれば、第２面２ｂに導電体７に接続された端子１２が形成されている。従って、端子１２を用いて第２面２ｂから外部接続し易くすることができる。
【００５７】
（５）本実施形態によれば、第１面２ａにガラスサポートウェハー１５を貼り付けている。従って、基板２を薄くする加工及び薄くした後の加工における作業性を向上することができる。
【００５８】
（６）本実施形態によれば、溝部１３は平面視で円環状に形成されている。これにより、第３絶縁膜５は円環状に形成され、導電体７は円柱状になる。導電体７が円柱状以外の形であるときに比べて、導電体７の表面積を小さくすることができる。そして、基板２と導電体７とが接する面の面積が狭い程電気的浮遊容量が小さくなる。従って、基板２と導電体７との間における電気的浮遊容量を小さくすることができる。
【００５９】
（７）本実施形態によれば、第１絶縁膜３及び第３絶縁膜５はシリコンの熱酸化膜を含んでいる。シリコンの熱酸化膜は組織が緻密であり、絶縁性の高い膜となっている。従って、第１絶縁膜３及び第３絶縁膜５は電流がリークし難い絶縁膜とすることができる。
【００６０】
（第２の実施形態）
本実施形態では、特徴的な配線基板上に設置された赤外線検出素子とその赤外線検出素子が配列する赤外線センサーの例について、図５に従って説明する。尚、第１の実施形態と同じ点については説明を省略する。
【００６１】
（赤外線センサー）
図５（ａ）は、赤外線センサーの構成を示す模式側断面図である。図５（ａ）に示すように、赤外線センサー１７はセンサーアレイ１８、回路基板１９、ベース基板２０が上側からこの順に重ねて配置されている。センサーアレイ１８は赤外線検出素子２１が格子状に配置された基板２を備えている。照射された赤外線を赤外線検出素子２１が検出し、センサーアレイ１８が回路基板１９に出力する。回路基板１９は制御回路２２を備え、制御回路２２は赤外線検出素子２１を駆動する。そして、赤外線検出素子２１が検出した個々の信号を制御回路２２が処理して映像信号を生成しベース基板２０に出力する。ベース基板２０はインターフェイス回路２３を備え、外部へ出力する出力信号を生成して外部機器へ出力する。つまり、赤外線センサー１７は赤外線の分布を映像信号にして出力する赤外線カメラとなっている。
【００６２】
図５（ｂ）はセンサーアレイの構成を示す要部模式側断面図である。図５（ｂ）に示すように、センサーアレイ１８は基板２を備え、基板２上には赤外線検出素子２１が搭載されている。基板２は第１の実施形態に記載された基板２と同様の形態となっている。つまり、基板２にはビアホール２ｃが形成されており、基板２の第１面２ａには第１絶縁膜３が形成されている。ビアホール２ｃ内の面には、第３絶縁膜５が形成されている。第１絶縁膜３及び第３絶縁膜５は熱酸化により形成され、第３絶縁膜５は第１絶縁膜３より厚い膜となっている。また、基板２の第２面２ｂには第２絶縁膜４が設けられている。そして、ビアホール２ｃとビアホール２ｃ内に設けられた導電体７とにより、貫通電極２ｄが構成されている。
【００６３】
第１絶縁膜３上には下部電極２４が設置され、下部電極２４に重ねて焦電体２５が設置されている。さらに、焦電体２５上には上部電極２６が設置されている。下部電極２４、焦電体２５、上部電極２６等によりキャパシター２７が構成され、キャパシター２７は温度に基づいて分極量が変化する。
【００６４】
キャパシター２７を覆って第４絶縁膜２８が設置されている。第４絶縁膜２８には下部電極２４に通ずる第１コンタクトホール２９と、上部電極２６に通ずる第２コンタクトホール３０とが形成されている。第１絶縁膜３及び第４絶縁膜２８上には第１配線３３及び配線としての第２配線３４が設置されている。第１配線３３は第１コンタクトホール２９を通じて下部電極２４に接続されている。同様に、第２配線３４は第２コンタクトホール３０を通じて上部電極２６に接続されている。
【００６５】
第２配線３４は導電体７と接続されている。第２面２ｂには端子１２が配置され、端子１２は配線１２ａにより導電体７と接続されている。さらに、端子１２上にはバンプ３５が設置されている。バンプ３５は樹脂からなる凸部の表面に金属膜が配置され、当該金属膜は端子１２と電気的に接続されている。回路基板１９においてバンプ３５と対向する場所には配線３６が設置され、バンプ３５は配線３６に押圧されている。これにより、バンプ３５は配線３６と電気的に接続される。配線３６は制御回路２２と接続されている。従って、上部電極２６は第２配線３４、導電体７、配線１２ａ、端子１２、バンプ３５、配線３６を介して制御回路２２と接続されている。
【００６６】
同様に、下部電極２４も第１配線３３、図示しない貫通電極や配線を介して制御回路２２と接続されている。当該貫通電極は貫通電極２ｄと同様の構造となっている。これにより、制御回路２２はキャパシター２７の下部電極２４及び上部電極２６と接続されているので分極量を検出してキャパシター２７の温度を推定することができる。キャパシター２７に照射される赤外線の量とキャパシター２７の温度とは相関があるので、キャパシター２７の温度から制御回路２２はキャパシター２７に照射される赤外線の量を推定する。尚、貫通電極２ｄの製造工程の順番は第１の実施形態と同様の順番にて行い、赤外線検出素子２１の製造方法は公知であり、説明は省略する。
【００６７】
上述したように、本実施形態によれば、以下の効果を有する。
（１）本実施形態によれば、第１絶縁膜３の厚みに比べて第３絶縁膜５の厚みが厚くなっている。従って、基板２と導電体７との間の距離が長くなっている為、基板２と導電体７との間における電気的浮遊容量が小さくなっている。その結果、赤外線センサー１７は、赤外線検出素子２１が出力する信号の高周波成分を減衰させずに出力することができる。
【００６８】
（２）本実施形態によれば、貫通電極２ｄの製造工程の順番は第１の実施形態と同様の順番にて行っている。従って、赤外線検出素子２１を形成した後に貫通電極２ｄを形成している。赤外線検出素子２１の製造工程には７００℃以上の加熱が必要になる。ビアファースト工法では赤外線検出素子２１を形成する前にビアホール２ｃ内に導電体７を埋め込む。このとき、導電体７の材料には７００℃以上の熱により拡散しづらく、尚かつ赤外線検出素子２１を汚染しない材料を採用する必要がある。これに対して、導電体７の材料は一般的にはタングステン等の高融点材料が使用されるが、ビアホール２ｃ内を総てＣＶＤ法にて高融点材料を充填するのは生産性が悪い。これに比べて、本実施形態の方法では赤外線検出素子２１を形成した後に貫通電極２ｄを形成する為、生産性良く貫通電極２ｄを形成することができる。
【００６９】
尚、本実施形態は上述した実施形態に限定されるものではなく、種々の変更や改良を加えることも可能である。例えば上記実施形態で例示した各構成要素の形状、寸法、個数、設置位置等に関する具体的な記載は、適宜変更が可能である。変形例を以下に述べる。
（変形例１）
前記第１の実施形態では、溝部１３の平面視の形状を円環状にして貫通電極２ｄの断面形状を円形にした。溝部１３の及び貫通電極２ｄの形状はこれに限らず他の形状でもよい。例えば、貫通電極２ｄの断面形状は三角形、四角形、等の多角形でも良く、楕円形、長方形等の各種の形状を採用してもよい。基板２上に配線を設計するときにレイアウトを設計し易い形状にすることができる。
【００７０】
（変形例２）
前記第１の実施形態では、ステップＳ１の溝部形成工程にてフォトリソグラフィ法及びエッチング法を用いたが、他の方法を用いても良い。例えば、レーザー光を照射してシリコンを改質する方法や、研削して形成する方法等を用いても良い。生産性良く形成できる方法を採用しても良い。
【００７１】
（変形例３）
前記第１の実施形態では、ステップＳ９の支持部材除去工程を行ったが、ガラスサポートウェハー１５が接着された状態のまま完成としても良い。製品の要求仕様に合わせた製造工程にしても良い。
【００７２】
（変形例４）
前記第１の実施形態では、樹脂からなる凸部の表面に金属膜が配置されたバンプ３５を介して導電体７と配線３６とを電気的に接続した。バンプは他の形態でも良い。図６は貫通電極とバンプの構造を示す模式側断面図である。図６に示すように、センサーアレイ３７の導電体７を覆って端子３８が形成されている。そして、端子３８と対向する場所には配線３６が設置され、配線３６上にはバンプ３９が設置されている。さらに、バンプ３９は端子３８と電気的に接続されている。導電体７に銅を用い、端子３８はニッケル金属と金とが積層された膜やすずと銀とを主成分とする合金等の膜を採用することができる。バンプ３９は金をメッキにて円錐形に形成したものが好ましく、電気抵抗を小さくすることができる。このような形態にすることにより、生産性良く実装し電気的な接続をとることができる。
【符号の説明】
【００７３】
２…基板、２ａ…第１面、２ｂ…第２面、２ｃ…ビアホール、３…絶縁膜としての第１絶縁膜、４…絶縁膜としての第２絶縁膜、５…絶縁膜としての第３絶縁膜、７…導電体、１２…端子、１３…溝部、１５…支持部材としてのガラスサポートウェハー、１７…赤外線センサー、２１…赤外線検出素子、３４…配線としての第２配線。
【特許請求の範囲】
【請求項１】
第１面と前記第１面と対向する第２面とを貫通して開口するビアホールを有する基板と、
前記基板の前記第１面と前記ビアホール内の面とに設置され熱酸化膜を含む絶縁膜と、
前記ビアホール内で前記絶縁膜に囲まれた導電体と、を有し、
前記第１面における前記絶縁膜の厚みに比べて前記ビアホール内における前記絶縁膜の厚みが厚いことを特徴とする配線基板。
【請求項２】
第１面と前記第１面と対向する第２面とを貫通して開口するビアホールを有する基板と、
前記基板の前記第１面と前記ビアホール内の面とに設置され熱酸化膜を含む絶縁膜と、
前記ビアホール内で前記絶縁膜に囲まれた導電体と、
前記導電体に接続され前記絶縁膜を介して前記第１面に設けられた配線と、
前記配線と電気的に接続された赤外線検出素子と、を有し、
前記第１面における前記絶縁膜の厚みに比べて前記ビアホール内における前記絶縁膜の厚みが厚いことを特徴とする赤外線センサー。
【請求項３】
基板の第１面に平面視が閉曲線となる溝部を形成する溝部形成工程と、
前記第１面と前記溝部内の面とを熱酸化して絶縁膜を形成する熱酸化工程と、
前記第１面に素子回路を形成する素子回路形成工程と、
前記絶縁膜に囲まれた場所にビアホールを形成するビアホール形成工程と、
前記基板の前記第１面と対向する第２面から前記第１面まで前記ビアホールに導電体を埋め込み形成する導電体形成工程と、を有し、
前記熱酸化工程では熱酸化により前記溝部の壁を膨張させて前記溝部を前記絶縁膜で充填することを特徴とする貫通電極形成方法。
【請求項４】
請求項３に記載の貫通電極形成方法であって、
前記素子回路形成工程と前記導電体形成工程との間に行われ、前記基板の前記第２面側を研削し前記第２面に絶縁膜を形成する絶縁膜形成工程をさらに有することを特徴とする貫通電極形成方法。
【請求項５】
請求項３または４に記載の貫通電極形成方法であって、
前記導電体形成工程後に、前記第２面に前記導電体に接続された端子を形成する端子形成工程を有することを特徴とする貫通電極形成方法。
【請求項６】
請求項４または５に記載の貫通電極形成方法であって、
前記絶縁膜形成工程の前に行われ、支持部材を前記第１面に貼り付ける支持部材設置工程をさらに有することを特徴とする貫通電極形成方法。
【請求項７】
請求項３〜６のいずれか一項に記載の貫通電極形成方法であって、
前記閉曲線は円環状であることを特徴とする貫通電極形成方法。
【請求項１】
第１面と前記第１面と対向する第２面とを貫通して開口するビアホールを有する基板と、
前記基板の前記第１面と前記ビアホール内の面とに設置され熱酸化膜を含む絶縁膜と、
前記ビアホール内で前記絶縁膜に囲まれた導電体と、を有し、
前記第１面における前記絶縁膜の厚みに比べて前記ビアホール内における前記絶縁膜の厚みが厚いことを特徴とする配線基板。
【請求項２】
第１面と前記第１面と対向する第２面とを貫通して開口するビアホールを有する基板と、
前記基板の前記第１面と前記ビアホール内の面とに設置され熱酸化膜を含む絶縁膜と、
前記ビアホール内で前記絶縁膜に囲まれた導電体と、
前記導電体に接続され前記絶縁膜を介して前記第１面に設けられた配線と、
前記配線と電気的に接続された赤外線検出素子と、を有し、
前記第１面における前記絶縁膜の厚みに比べて前記ビアホール内における前記絶縁膜の厚みが厚いことを特徴とする赤外線センサー。
【請求項３】
基板の第１面に平面視が閉曲線となる溝部を形成する溝部形成工程と、
前記第１面と前記溝部内の面とを熱酸化して絶縁膜を形成する熱酸化工程と、
前記第１面に素子回路を形成する素子回路形成工程と、
前記絶縁膜に囲まれた場所にビアホールを形成するビアホール形成工程と、
前記基板の前記第１面と対向する第２面から前記第１面まで前記ビアホールに導電体を埋め込み形成する導電体形成工程と、を有し、
前記熱酸化工程では熱酸化により前記溝部の壁を膨張させて前記溝部を前記絶縁膜で充填することを特徴とする貫通電極形成方法。
【請求項４】
請求項３に記載の貫通電極形成方法であって、
前記素子回路形成工程と前記導電体形成工程との間に行われ、前記基板の前記第２面側を研削し前記第２面に絶縁膜を形成する絶縁膜形成工程をさらに有することを特徴とする貫通電極形成方法。
【請求項５】
請求項３または４に記載の貫通電極形成方法であって、
前記導電体形成工程後に、前記第２面に前記導電体に接続された端子を形成する端子形成工程を有することを特徴とする貫通電極形成方法。
【請求項６】
請求項４または５に記載の貫通電極形成方法であって、
前記絶縁膜形成工程の前に行われ、支持部材を前記第１面に貼り付ける支持部材設置工程をさらに有することを特徴とする貫通電極形成方法。
【請求項７】
請求項３〜６のいずれか一項に記載の貫通電極形成方法であって、
前記閉曲線は円環状であることを特徴とする貫通電極形成方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−２４８７２１（Ｐ２０１２−２４８７２１Ａ）
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願番号】特願２０１１−１２００５１（Ｐ２０１１−１２００５１）
【出願日】平成２３年５月３０日（２０１１．５．３０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願日】平成２３年５月３０日（２０１１．５．３０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]