配線基板、電子部品の実装構造、及び半導体装置
【課題】配線基板の主面に設けられた絶縁樹脂膜の開口部に接着剤を流入させる際に、接着剤を容易に流入させることができ、開口部の縁部の近傍に気泡が形成されることを抑制する、又は気泡を容易に排出することができる構造を備えた配線基板、電子部品の実装構造、及び半導体装置を提供する。
【解決手段】複数の外部接続端子35が形成された面を下向きにしてフェイスダウンで電子部品32が実装され、接着剤42を介して電子部品32が固着される配線基板31は、電子部品32が実装される面に、絶縁膜37が形成され、電子部品32の外部接続端子35が接続される電極36を備えた複数の隣接する配線パターン34を共通して部分的に開口するように、開口部38が絶縁膜37に形成されており、開口部38の外周部分のうち配線基板31の中心側に位置する箇所において、開口部38の端面は、配線パターン34が延在する方向に対して斜め方向に形成されている。
【解決手段】複数の外部接続端子35が形成された面を下向きにしてフェイスダウンで電子部品32が実装され、接着剤42を介して電子部品32が固着される配線基板31は、電子部品32が実装される面に、絶縁膜37が形成され、電子部品32の外部接続端子35が接続される電極36を備えた複数の隣接する配線パターン34を共通して部分的に開口するように、開口部38が絶縁膜37に形成されており、開口部38の外周部分のうち配線基板31の中心側に位置する箇所において、開口部38の端面は、配線パターン34が延在する方向に対して斜め方向に形成されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、配線基板、電子部品の実装構造、及び半導体装置に関し、より具体的には、半導体素子等の電子部品が実装される配線基板、当該電子部品の実装構造、及び半導体装置に関する。
【背景技術】
【0002】
ガラスエポキシ樹脂等の絶縁性樹脂を基材とし、一方の主面に銅(Cu)等からなる導電層が選択的に配設された配線基板を用い、前記導電層に、半導体集積回路素子(以下、半導体素子と称する)の主面に列状に複数配設されたバンプと称される凸状(突起状)の外部接続端子が接続され、一方、前記配線基板の他方の主面には選択的に形成された電極の表面に球状電極端子等の外部接続端子が配設されてなる半導体装置がある。即ち、半導体素子は所謂フェイスダウン状態で、配線基板に搭載されている。このようなフリップチップ実装構造は、以下の方法によって形成される。
【0003】
即ち、錫(Sn)を主体とする半田から成る導電部材が予め被覆・形成された複数のボンディング電極を有する配線基板に、半導体素子を対向させて位置合わせし、半導体素子と配線基板との間隙に充填した熱硬化性接着剤等のアンダーフィル材を介しながら、半導体素子に荷重と熱とを付与して半導体素子を配線基板に搭載・接続する。
【0004】
かかる方法においては、半導体素子の外部接続端子と配線基板のボンディング電極とは、加熱による半田付け(ソルダリング)によって接続される。また、半導体素子と配線基板との間の全面に押し広げられたアンダーフィル材が加熱により硬化することにより、半導体素子と配線基板とは固着され、半導体素子の外部接続端子の接続部が覆われる。かかる方法により、薄型で電気特性に優れた半導体装置を簡易に形成することができる。
【0005】
かかる方法を利用した態様として、バンプ付電子部品のバンプを基板の電極側に押しつけると共に加熱する工程を含み、少なくともこの工程において、バンプ付電子部品と基板との間に、半田の溶融温度より低い温度で硬化促進されるボンドを介在させる態様(特許文献1参照)、基板の電極に予めプリコート半田を形成し、電子部品の電極上の金バンプをプリコート半田により電極に半田接合する電子部品の実装方法において、基板上に半田融点温度よりも低い融点温度の硬化剤を含むボンドを塗布し、圧着ツールにより金バンプをプリコート半田に押圧して加熱し、当該加熱工程において、ボンドが完全硬化する前にプリコート半田3半田融点温度以上に昇温させる態様(特許文献2参照)が提案されている。
【0006】
ところで、上述のフリップチップ実装において、半導体素子と配線基板との間隙へのアンダーフィル材の充填には、以下の2つの方法がある。
【0007】
第1の方法は、半導体素子を配線基板に接続・搭載した後に、配線基板上における半導体素子の外周部近傍部にアンダーフィル材を塗布し、毛細管現象により半導体素子の全面領域にアンダーフィル材を流動させて充填し、しかる後加熱によりアンダーフィル材を硬化させる方法である。
【0008】
第2の方法は、半導体素子を配線基板に搭載する際に、予め配線基板上にアンダーフィル材を供給しておき、アンダーフィル材を介しながら半導体素子を配線基板に搭載することによりアンダーフィル材を押し広げると共に、毛細管現象により半導体素子の全面領域にアンダーフィル材を流動させて充填し、同時に半導体素子を配線基板に搭載する際に付与される熱によりアンダーフィル材を硬化させる方法である。第2の方法は、第1の方法に比し生産性の点で優れている。
【0009】
一方、上述のフリップチップ実装において用いられる配線基板にあっては、半田から成る導電部材をボンディング電極に予め被覆・形成するために、列状に配設された複数のボンディング電極において連続的に開口したパターンを有するソルダーレジスト層(絶縁樹脂膜)が表面に形成されている。
【0010】
かかるソルダーレジスト層における開口パターンの形成にあっては、個々のボンディング電極毎に開口させる方法があるが、かかる方法では、ボンディング電極のピッチが微細になると、ボンディング電極毎に独立して高精度に開口させるためには、ソルダーレジスト層の材料及び製法が限定され、製造コストが上昇するおそれがある。そのため、ソルダーレジスト層の開口パターンは、ボンディング電極列に沿って連続的に開口したパターンで形成されるのが一般的である。
【0011】
なお、そのほか、半導体チップがフリップチップ実装されると共にこの半導体チップのバンプと接続される配線層が形成されてなる基板本体と、この基板本体上に形成されて金属バンプと配線層との接続位置に開口部を有するソルダーレジストと、を具備するフリップチップ実装用基板であって、半導体チップを実装した状態で、半導体チップと基板本体との間にアンダーフィルレジンが装填され、開口部を周状の周状開口部とし、当該周状開口部を実装状態にある半導体チップの外形(チップ外形位置)に対し、その外側まで拡張した構成(特許文献3参照)、半田を介して半導体チップに設けられたバンプがフリップチップ実装される導体パターンを回路基板上に形成してなるフリップチップ実装基板において、導体パターンを、配線パターンとバンプが接合される接続パッドとにより構成し、配線パターンの幅寸法に対し、接続パッドの幅寸法を大きくした構造(特許文献4参照)、配線パターンをソルダーレジストで被覆し、ソルダーレジストから露出する配線パターンの領域を電極とした回路パターンにおいて、電極が、左右の長さ方向に沿って最大幅の箇所を1箇所だけ有するように形成された回路パターン(特許文献5参照)等が提案されている。
【特許文献1】特開平10−56260号公報
【特許文献2】特開平11−214440号公報
【特許文献3】特開平11−186322号公報
【特許文献4】特開2000−77471号公報
【特許文献5】実用新案登録第3115062号公報
【発明の開示】
【発明が解決しようとする課題】
【0012】
しかしながら、上述の構造を有する配線基板を用いて上述のフリップチップ実装方法によって半導体素子を当該配線基板に接続・搭載する場合、ソルダーレジスト層の開口部、特に配線基板の中心側に位置する開口端部(際部)の近傍において、アンダーフィル材中に気泡(ボイド)が発生する場合がある。これについて、図1乃至図5を参照して説明する。
【0013】
図1は、半導体素子がフリップチップ実装される従来の配線基板の構造を示す平面図である。
【0014】
図1を参照するに、フリップチップ実装に用いられる配線基板10は、ガラスエポキシ樹脂等の絶縁性樹脂を基材1とし、一方の主面に銅(Cu)等からなる配線パターン2が選択的に配設されている。また、配線パターン2には、ボンディング電極3が設けられている。ボンディング電極3の幅は、当該ボンディング電極3以外の配線パターン2の箇所の幅より幅広に形成されている。
【0015】
更に、列状に配設された複数のボンディング電極3の列に沿って連続的に開口したパターン(開口部4)を有するソルダーレジスト層(絶縁樹脂膜)5が表面に形成されている。開口部4の長手方向の外周部分は、配線基板10の中心側も外側も、いずれもボンディング電極3の配列方向と略平行に形成されている。
【0016】
図1において、一点鎖線Xは、配線基板10にフェイスダウン状態で搭載される半導体素子20(図2乃至図5参照)の外周領域を示している。半導体素子20が配線基板10にフェイスダウン状態で搭載されると、配線基板10のボンディング電極3に前記半導体素子20の主面に列状に複数配設されたバンプと称される凸状(突起状)外部接続端子21(図2乃至図5参照)が接続される。
【0017】
図2乃至図5は、図1に示す配線基板10に半導体素子20をフリップチップ実装する工程を説明するための図(その1)乃至(その4)である。
【0018】
各図において、(a)は図1において点線で囲んだ部分を拡大して示す図であり、(b)は、(a)に示す配線基板に半導体素子を搭載した状態における(a)の線A−A又は線C−Cにおける断面図であり、(c)は(a)の線B−Bにおける断面図である。
【0019】
また、(a)において、一点鎖線Xは、配線基板10にフェイスダウン状態で搭載される半導体素子20の外周領域を示し、一点鎖線Yは、配線基板10のボンディング電極3における半導体素子20の凸状外部接続端子21の接続箇所を示す。
【0020】
更に、図2乃至図5の各図において矢印は、後述するアンダーフィル材5の流動方向を示している。
【0021】
図2を参照するに、図1に示す配線基板10に半導体素子20をフリップチップ実装するにあっては、先ず、配線基板10の主面上であって、図1の半導体素子20が搭載される領域内の中央部を含む部位に、熱硬化性接着剤等の液状のアンダーフィル材25を塗布等により配設する。
【0022】
ここで、配線基板10においては、錫(Sn)を主体とする半田から成る導電部材6が予め配線パターン2に被覆・形成されている。
【0023】
また、半導体素子20においては、バンプとも称される凸状外部接続端子21が、前記半導体素子20の主面の外部接続端子用の電極パッド22上にワイヤボンディング技術を用いた所謂ボールボンディング法によって形成されている。
【0024】
次に、予め前記導電部材6の融点以上に加熱した図示を省略する吸着ツールに半導体素子20を吸着保持し、図示を省略するボンディングステージ上に載置・固定された配線基板10に対向させて、半導体素子20の凸状外部接続端子21と配線基板10のボンディング電極3とを位置合わせする。
【0025】
次いで、吸着ツールを降下させて、凸状外部接続端子21をボンディング電極3上に設けられた導電部材6に接触させて、導電部材6中を溶融させる。
【0026】
この結果、導電部材6は、凸状外部接続端子21の少なくとも突出部分を覆い、この導電部材6を介して、半導体素子20の凸状外部接続端子21と配線基板10のボンディング電極3とが接続される。
【0027】
一方、吸着ツールを降下させて、凸状外部接続端子21をボンディング電極3上に設けられた導電部材6に接触させる過程においては、配線基板10上に配設されたアンダーフィル材25は、半導体素子20により押し広げられて、半導体素子20と配線基板10との間隙部を流動し始める。
【0028】
そして、半導体素子20の凸状外部接続端子21と配線基板10のボンディング電極3とが導電部材6を介して接続される過程においては、流動を始めたアンダーフィル材25は、時間の経過と共に、毛細管現象により半導体素子20の外周方向に向かって流動を始める。
【0029】
図2に示すように、配線基板10の、配線パターン2が設けられていない箇所においては、ソルダーレジスト層5の形成厚さに相当する段差aが形成され、また、配線パターン2が設けられている箇所においては、ソルダーレジスト層5の厚さと配線パターン2及び当該配線パターン2に被覆・形成されている導電部材6の形成厚さとの差に相当する段差bが形成されている。
【0030】
配線パターン2が設けられていない箇所における段差aは、配線パターン2が設けられている箇所における段差bよりも大きい(a>b)。
【0031】
従って、配線パターン2とソルダーレジスト層5上を流動するアンダーフィル材25との間隔は、配線パターン2が設けられていない箇所、即ち、配線基板10の基材1とソルダーレジスト層5上を流動するアンダーフィル材25との間隔よりも短いため、アンダーフィル材25の流動が進行すると、図3に示すように、開口部4内において、配線パターン2上におけるアンダーフィル材25の流動速度は、配線パターン2が設けられていない箇所、即ち、配線基板10の基材1上におけるアンダーフィル材25の流動速度よりも速い。
【0032】
また、一般に液状接着剤の金属表面に対する濡れ速度は樹脂表面に対する濡れ速度よりも速いため、配線パターン2上でのアンダーフィル材25の流動速度は、配線パターン2が設けられていない箇所、即ち、配線基板10の基材1上におけるアンダーフィル材25の流動速度よりも速い。
【0033】
従って、図3に矢印で示すように、ボンディング電極3の配列方向と略平行に形成されている開口部4の長手方向の外周部分から開口部4の内部に流入したアンダーフィル材25の流動は、配線パターン2上では、配線パターン2が設けられていない箇所である配線基板10の基材1上よりも速く進行すると共に、配線パターン2上を流動するアンダーフィル材25は、配線基板10の基材1上にも流れ込む。
【0034】
即ち、配線基板10の基材1上を流動するアンダーフィル材25は、その両側に位置する配線パターン2上を互いに略同じ速度で流動するアンダーフィル材25の流動に引っ張られるように流動する。
【0035】
そのため、アンダーフィル材25の流動が更に進行すると、図4に示すように、上述の、配線パターン2が設けられている箇所と配線パターン2が設けられていない隣接する箇所との間で発生するアンダーフィル材25の流動速度及び流動方向の差に起因して、開口部4において、配線パターン2に隣接し基材1が露出した部分であって、当該開口部4の開口縁部の近傍において、気泡Bが形成されるおそれがある。
【0036】
図5に示すように、アンダーフィル材25が開口部4の全領域に亘って流動すると、アンダーフィル材25の充填が完了するが、当該充填と同時に半導体素子20を配線基板10に搭載する際に図示を省略する吸着ツールから付与される熱により、アンダーフィル材25は硬化する。
【0037】
このように、半導体素子20の凸状外部接続端子21と配線基板10のボンディング電極3とは、加熱による半田付け(ソルダリング)によって接続され、また、半導体素子20と配線基板10との間の全面に押し広げられたアンダーフィル材25が加熱により硬化することにより半導体素子20と配線基板10とは固着され、半導体素子20の凸状外部接続端子21の接続部が覆われるが、このとき、開口部4において配線パターン2が設けられておらず基材1が露出した部分であって、当該開口部4の開口縁部の近傍において形成された気泡Bは排出されず残存してしまう。
【0038】
図5に示すようにアンダーフィル材25の内部に気泡Bを包含していると、半導体素子20がフリップチップ実装された配線基板10をリフロー半田付け等によりマザーボード等に実装する際に、気泡B内の水分に起因して、水蒸気爆発現象によるアンダーフィル材25での膨張や剥れ等が発生し、半導体素子20の凸状外部接続端子21の接続部の導通不良等を招くおそれがある。
【0039】
更に、半導体素子20の凸状外部接続端子21の接続部の近傍に気泡Bが形成されると、当該気泡B内の水分や不純物イオン等の影響により、半導体素子20の隣接する凸状外部接続端子21間で電流リークが発生し、半導体装置の特性の劣化や誤動作を招くおそれがある。
【0040】
このように、アンダーフィル材25の内部に気泡Bが包含されていると、半導体装置の信頼性が阻害されるおそれがある。
【0041】
特に、半導体素子20の高集積化に伴い、半導体素子20の複数の凸状外部接続端子21間のピッチが微細化すると、当該凸状外部接続端子21の大きさも小型化し、形成高さも低くなると共に、配線基板10のボンディング電極3や配線パターン2も微細化する。その結果、配線基板10の開口部4における段差a及び段差b(図2参照)がより微細化し、アンダーフィル材25の内部に気泡Bがよりトラップされやすくなり、上述の問題を招くおそれがある。
【0042】
また、気泡Bの大きさが、従来であればこのような問題を生じさせない程度の大きさであっても、半導体素子20の複数の凸状外部接続端子21間のピッチが微細化することにより、上述の問題を招くおそれが高まる。
【0043】
また、凸状外部接続端子21の形成高さが低くなることにより、フリップチップ実装後の半導体素子20と配線基板10との間の間隔が小さくなるため、気泡Bの大きさが、従来であれば上述の問題を生じさせない程度の大きさであっても、アンダーフィル材25の形成厚さが小さくなることによりアンダーフィル材25の形成厚さに対する気泡Bの大きさが増加し、上述の問題を招くおそれが高まる。
【0044】
そこで、本発明は、上記の点に鑑みてなされたものであって、配線基板の主面に設けられた絶縁樹脂膜の開口部内に接着剤を流入させる際に、当該開口部における配線パターンに隣接し基材が露出した部分に前記接着剤を容易に流入させることができ、当該基材が露出した部分であって前記開口部の縁部の近傍に気泡が形成されることを抑制することができる、又は仮に気泡が形成されても当該気泡を容易に排出することができる構造を備えた配線基板、電子部品の実装構造、及び半導体装置を提供することを本発明の目的とする。
【課題を解決するための手段】
【0045】
本発明の一観点によれば、複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が実装され、接着剤を介して前記電子部品が固着される配線基板であって、前記電子部品が実装される面には、絶縁膜が形成され、前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする配線基板が提供される。
【0046】
前記開口部内で露出している前記配線パターンのそれぞれの露出面積は、互いに略等しくてもよい。また、前記開口部内で露出している前記配線パターンは、直線状に延在形成されていてもよい。更に、前記電極の配列方向は、前記配線パターンの延在形成方向と略垂直の方向であってもよい。また、前記開口部は、前記電子部品と当該配線基板とを固着する前記接着剤が塗布される側に対して最も遠い側に位置する当該配線基板の辺に沿って形成されていてもよい。前記開口部の前記外周部分を画定する前記絶縁膜の端部の断面形状は、上広がりのテーパ形状であってもよい。
【0047】
本発明の別の観点によれば、複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される電子部品の実装構造であって、前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする電子部品の実装構造が提供される。
【0048】
本発明の更に別の観点によれば、複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される半導体装置であって、前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする半導体装置が提供される。
【発明の効果】
【0049】
本発明によれば、配線基板の主面に設けられた絶縁樹脂膜の開口部内に接着剤を流入させる際に、当該開口部における配線パターンに隣接し基材が露出した部分に前記接着剤を容易に流入させることができ、当該基材が露出した部分であって前記開口部の縁部の近傍に気泡が形成されることを抑制することができる、又は仮に気泡が形成されても当該気泡を容易に排出することができる構造を備えた配線基板、電子部品の実装構造、及び半導体装置を提供することができる。
【発明を実施するための最良の形態】
【0050】
以下、本発明の実施の形態について説明する。
【0051】
なお、以下では、本発明の実施の形態に係る配線基板に実装される電子部品として、半導体素子を例にして説明するが、当該電子部品は、半導体素子に限定されず、配線基板に実装するための外部接続端子を下面に有する限り、例えば、半導体装置、受動素子等であってもよい。
【0052】
[第1の実施の形態]
図6は、本発明の第1の実施の形態に係る配線基板への半導体素子の実装構造の要部を示す図である。
【0053】
図6を参照するに、半導体装置30は、配線基板31の一方の主面(上面)上に、半導体集積回路素子(以下、半導体素子と称する)32がフリップチップ(フェイスダウン)方式をもって搭載・固着されている構造を有する。
【0054】
ここで、配線基板31の構造の詳細について、図7も参照して説明する。図7は、図6に示す配線基板31の構造を示す平面図である。なお、図7において、一点鎖線Xは、配線基板31にフェイスダウン状態で搭載される半導体素子32(図6参照)の外周領域を示している。
【0055】
配線基板31は、ガラスエポキシ樹脂、ガラス−BT(ビスマレイミドトリアジン)、或いはポリイミド等の有機材絶縁性樹脂、又はセラミック,ガラス等の無機材料を基材33とし、その表面に銅(Cu)等からなる配線パターン34が選択的に配設された基板である。当該配線基板31は、インターポーザー又は支持基板と称される場合もある。
【0056】
配線基板31の主面のうち、半導体素子32が搭載される面上には、配線基板31に搭載される半導体素子32の凸状(突起状)外部接続端子35(図6参照)が接続されるボンディング電極36及びその近傍を除き、最表層には,エポキシ系、アクリル系、ポリイミド系等の樹脂又はこれらの混合樹脂等からなるソルダーレジスト層(絶縁樹脂膜)37が選択的に設けられている。
【0057】
ソルダーレジスト層37には、開口部38が部分的に形成されており、当該開口部38において、隣接する複数の配線パターン34が共通して部分的に露出されている。
【0058】
当該開口部38内で露出している配線パターン34は直線状に延在形成されている。開口部38内で露出している配線パターン34を直線状に形成されているため、後述するアンダーフィル材42を開口部38内に配設する際に、直線状に形成されている配線パターン34に沿ってアンダーフィル材42をスムーズに流動させることができ、仮にアンダーフィル材42内に気泡が発生しても当該流動時に気泡を容易に排出させることができる。
【0059】
また、配線パターン34であって開口部38において露出している箇所には、ボンディング電極36がそれぞれ設けられている。各ボンディング電極36の配列方向は、配線パターン34の延在方向と略垂直の方向となっている。図6を参照して後述するが、配線基板31にフリップチップ実装される半導体素子32の半導体基板39の一方の主面上には、選択的に(例えば、当該主面の四辺近傍において当該四辺に沿って、又は対向する二辺近傍において当該二辺に沿って)外部接続端子用パッド40が列状に配設されている(本例では、半導体基板39の一方の主面の、対向する二辺近傍において当該二辺に沿って、外部接続端子用パッド40が列状に配設されている)。従って、開口部38内で露出している配線パターン34の延在方向は、半導体素子32の外周の辺に向かう方向と一致するため、仮にアンダーフィル材42内に気泡が発生しても当該気泡を容易に排出させることができる。
【0060】
ボンディング電極36の幅は、当該ボンディング電極36以外の配線パターン34の箇所の幅より幅広に形成されている。よって、半導体素子32を配線基板31にフリップチップ実装する際に、半導体素子36の凸状外部接続端子35(詳細は後述する)のボンディング電極36に対する位置ズレによる接続不良の発生を低減でき、製造歩留を向上させることができる。
【0061】
ソルダーレジスト層37は、例えば、たとえば,感光性フォトレジスト材量を印刷法、スプレーコート法、熱ロールを用いたラミネート法等により配線基板31の表面に配設される。
【0062】
また、前記開口部38は、例えば、フォトリソグラフィ法によって、ソルダーレジスト層37に部分的に形成することができる。
【0063】
本例では、開口部38の外周は、配線基板31にフェイスダウン状態で搭載される半導体素子32の外周領域Xよりも、配線基板31の外周側に形成されている。従って、仮にアンダーフィル材42内に気泡が発生しても当該気泡を容易に排出させることができる。また、開口部36の外周端がアンダーフィル材42の流動に対するダムとして機能し、半導体素子36の側面と当該半導体素子36の側面よりも外側との間に形成されるアンダーフィル材42のフィレットF(図6参照。詳細は後述する)の形状を容易に制御することができる。
【0064】
また、本例では、開口部38の外周部分のうち、配線基板31の外周側に位置する箇所は、ボンディング電極36の配列方向と略平行に形成されているものの、開口部38の外周部分のうち、配線基板31の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に、所定の角度を有して折り曲がった形状を有する鋸の刃状に形成されている。
【0065】
なお、配線基板31の主面のうち、半導体素子32が搭載される面と反対側の面には、図示を省略する導電層が設けられ、当該導電層には、半田を主体とする球状電極端子等の外部接続端子(図6及び図7では図示を省略)がグリッド状に複数配設されている。
【0066】
半導体素子32(図6参照)は、シリコン(Si)半導体基板39を用い、周知の半導体製造プロセスをもって形成されている。勿論、半導体基板として、ガリウム砒素(GaAs)等の化合物半導体を適用した半導体素子を具備する半導体装置に対しても本発明を適用することができる。
【0067】
半導体基板39の一方の主面上には、選択的に(例えば、当該主面の四辺近傍において当該四辺に沿って、又は対向する二辺近傍において当該二辺に沿って)外部接続端子用パッド40が列状に配設されている(本例では、半導体基板39の一方の主面の、対向する二辺近傍において当該二辺に沿って、外部接続端子用パッド40が列状に配設されている)。
【0068】
また、各外部接続端子用パッド40上には、ワイヤバンプとも称される凸状(突起状)外部接続端子35が設けられている。
【0069】
尚、ここでは、当該半導体素子32にあって、シリコン半導体基板39内に形成されたトランジスタ等の能動素子及び/或いはコンデンサ等の受動素子、並びに当該一方の主面上に形成された多層配線層及び/或いは再配線層を図示することを省略している。
【0070】
前記外部接続端子用パッド40は、アルミニウム(Al)、銅(Cu)、又はこれらの合金等をもって形成されている。外部接続端子パッド40の露出表面(最上層)には、電解めっき法又は蒸着法等により金(Au)層を形成しておいてもよい。
【0071】
また、前記外部接続端子用パッド40上に形成された凸状外部接続端子35は、例えば、ワイヤボンディング技術を用いた所謂ボールボンディング法によって金(Au)ボールが圧接固着・接続されて台座部が形成され、更に当該台座部上に突出する部位からなる凸状外部接続端子35が一体に形成される。凸状外部接続端子35の突出部分の頂部は必要に応じて平坦化処理がなされる。
【0072】
なお、凸状外部接続端子35は、上述の例に限定されず、例えば、銅(Cu)、銅(Cu)と金(Au)の合金、又は半田等から構成されていてもよい。
【0073】
上述のように、半導体素子32の凸状外部接続端子35は、配線基板31の配線パターン34のボンディング電極36に接続されるが、図8に示すように、当該配線パターン34には、半田、導電性樹脂等からなる再溶融性の導電部材41が配設されている。ここで、図8は、図7において点線で囲んだ部分の構造を示す図であり、(a)は拡大平面図であり、(b)は(a)の線A−Aにおける断面図であり、(c)は(a)の線B−Bにおける断面図であり、(d)は(a)の線C−Cにおける断面図である。
【0074】
図8から明らかなように、ソルダーレジスト層37の開口部38の外周部分のうち、配線基板31の外周側に位置する箇所は、ボンディング電極36の配列方向と略平行に形成され、配線基板31の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されている。
【0075】
かかる形状を有する開口部38内において、所定の間隔をもって隣接して設けられている配線パターン34上には導電部材41が設けられ、一方、隣接する配線パターン34間においては配線基板31の基材33が露出している。
【0076】
導電部材41は、例えば、印刷法、転写法、蒸着法、化学反応析出法等により配線パターン34上に配設される。
【0077】
図6に示すように、導電部材41によって、半導体素子32の凸状外部接続端子35の少なくとも前記突出部分とこれに対応するボンディング電極36とは共通に被覆され、機械的・電気的に接続されている。よって、半導体素子32の配線基板31に対する接続信頼性の高い実装構造を形成することができる。但し、必ずしも導電部材41を設けていなくてもよく、その場合には、半導体素子32の凸状外部接続端子35とこれに対応するボンディング電極36とは直接接続される。
【0078】
また、半導体素子32と配線基板31の一方の主面(上面)との間には、例えばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコン樹脂、或いは他の熱硬化性の絶縁性樹脂等の接着剤であるアンダーフィル材42が充填されている。なお、アンダーフィル材42には、銀(Ag)、はんだ、ニッケル(Ni)等の導電性微粒子が添加されてもよい。
【0079】
このように、半導体素子32は、配線基板31の一方の主面上にフリップチップ(フェイスダウン)方式をもって搭載・固着されている。
【0080】
次に、上述の構造を有する配線基板31への半導体素子32のフリップチップ実装する工程を説明する。図9は、図7に示す配線基板31への半導体素子32のフリップチップ実装する工程を説明するための図である。
【0081】
本例では、半導体素子32を配線基板31に搭載する際に、予め配線基板32上にアンダーフィル材42を供給しておき、アンダーフィル材42を介しながら半導体素子32を配線基板31に搭載することによりアンダーフィル材42を押し広げると共に、毛細管現象により半導体素子32の全面領域にアンダーフィル材42を流動させて充填し、同時に半導体素子32を配線基板31に搭載する際に付与される熱によりアンダーフィル材42を硬化させる方法が採用されている。
【0082】
先ず、図9(a)に示すように、配線基板31をボンディングステージ(図示せず)上に載置・固定する。また、配線基板31の略中央のソルダーレジスト層37には、ペースト状のアンダーフィル材45がディスペンス法により塗布配設されている。
【0083】
このとき、上述のボンディングステージを加熱することにより配線基板31を、例えば約50℃乃至100℃に加熱しておいてもよい。これにより配線基板31上に塗布したアンダーフィル材45の粘度が低下し、後述する工程で当該アンダーフィル材45を流動させる際の流動性を高めることができる。
【0084】
また、配線基板31の配線パターン34には、予め導電部材41が、印刷法、転写法、蒸着法、化学反応析出法等により、被覆・形成されている。
【0085】
一方、半導体素子32を、半導体素子32の主面と配線基板31の主面とが平行になるようにして、その凸状外部接続端子35が形成された面を下にして、吸着孔50を有する吸着ツール51により吸着保持し、半導体素子32の凸状外部接続端子35と、配線基板31のボンディング電極36(図7参照)とを対向させ、位置合わせをする。
【0086】
なお、吸着ツール51は図示を省略する加熱手段により、予め約180℃乃至260℃等、前記導電部材41の融点以上の所定の温度に加熱しておく。
【0087】
次いで、吸着ツール51を降下させて、半導体素子32の凸状外部接続端子35の突出部分を、ボンディング電極36(図7参照)上に設けられた導電部材41に接触させて、吸着ツール51により荷重を付与し、導電部材41を溶融させる。この結果、導電部材41は、凸状外部接続端子35の少なくとも突出部分を覆い、この導電部材41を介して、半導体素子32の凸状外部接続端子35と配線基板31のボンディング電極36(図7参照)とが接続される。
【0088】
一方、吸着ツール51を降下させて、凸状外部接続端子35を導電部材41に接触させる過程においては、配線基板31上に配設されたアンダーフィル材42は、半導体素子32により押し広げられて、半導体素子32と配線基板31との間隙部を流動し、最終的には、毛細管現象により半導体素子32の外周部分まで全面に亘って流動し、吸着ツール51の熱により硬化する。但し、本工程ではアンダーフィル材42を必ずしも完全に硬化させなくてもよい。
【0089】
このようにして、半導体素子32の凸状外部接続端子35と配線基板31のボンディング電極36(図7参照)とが接続されると同時に、半導体素子32がアンダーフィル材42を介して配線基板31に固着され、当該接続が維持される。かかる状態を図9(b)に示す。
【0090】
本工程で、吸着ツール51から付与される荷重は、半導体素子32の凸状外部接続端子35及び配線基板31のボンディング電極36(図7参照)の材質や構成、又はフリップチップ実装工法等に因るが、例えば、1つの凸状外部接続端子35当たり、約1gf乃至140gfと設定してもよい。また、本工程では、荷重、加熱の他に超音波を付与する方法や加熱させずに荷重と超音波を付与する方法を用いてもよい。
【0091】
ここで、配線基板31のソルダーレジスト層37に配設されたアンダーフィル材45の、本工程中の流動について図11乃至図14を参照して説明する。
【0092】
図11乃至図14の各図において、(a)は図7において点線で囲んだ部分を拡大して示す図であり、(b)は(a)の線A−Aにおける断面図であり、(c)は(a)の線B−Bにおける断面図であり、(d)は(a)の線C−Cにおける断面図である。
【0093】
また、(a)において、一点鎖線Xは、配線基板31にフェイスダウン状態で搭載される半導体素子32の外周領域を示し、一点鎖線Yは、配線基板31のボンディング電極36における半導体素子32(図9参照)の外部接続端子35の接続箇所を示す。
【0094】
更に、図11乃至図14の各図において矢印は、アンダーフィル材42の流動方向を示している。
【0095】
図9(a)に示す工程において、半導体素子32を吸着保持する吸着ツール51を降下させ、荷重を付与していくと、配線基板31のソルダーレジスト層37に配設されたアンダーフィル材42は、図11に示すように、配線基板31の略中央から外側へと押し広げられて流動し始める。
【0096】
時間の経過と共に、吸着ツール51による押し広げ及び毛細管現象によりアンダーフィル材42の流動が進行するが、ソルダーレジスト層37の開口部38の外周部分のうち、配線基板31の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されているため、アンダーフィル材42は、ソルダーレジスト層37の開口部38の外周部分であって配線基板31の中心側に位置する箇所のうち、より中心側に位置している箇所から、ソルダーレジスト層37の開口部38内に流入し始める。
【0097】
更に、時間が経過すると、図12に示すように、配線基板31の基材33上(図12においてαで示す箇所)に流入したアンダーフィル材42よりも遅れて、隣接する配線パターン34c上に流入したアンダーフィル材42が、配線基板31の基材31上(図12においてαで示す箇所)に先に流入したアンダーフィル材42よりも速い速度で流動する。
【0098】
配線パターン34とソルダーレジスト層37上を流動するアンダーフィル材42との間隔は、配線パターン34が設けられていない箇所、即ち、配線基板31の基材33とソルダーレジスト層37上を流動するアンダーフィル材42との間隔よりも短く、また、一般に液状接着剤の金属表面に対する濡れ速度は樹脂表面に対する濡れ速度よりも速いため、配線基板31の基材33上(図12においてαで示す箇所)に流入したアンダーフィル材42よりも遅れて隣接する配線パターン34c上に流入したアンダーフィル材42が、配線基板31の基材31上(図12においてαで示す箇所)に先に流入したアンダーフィル材42よりも速い速度で流動する。
【0099】
更に、時間が経過すると、図13に示すように、図13においてαで示す配線基板31の基材33上及び配線パターン34c上に流入したアンダーフィル材42の流動は進行すると共に、配線パターン34c上に流入したアンダーフィル材42よりも遅れて配線基板31の基材33上(図13においてβで示す箇所)に流入したアンダーフィル材42及び図13においてβで示す箇所を介して配線パターン34cに隣接する配線パターン34a上に更に遅れて流入したアンダーフィル材42の流動も進行する。
【0100】
このとき、図7において点線で囲んだ部分の中では配線パターン34cを流動するアンダーフィル材42の流動が最も進行している。
【0101】
また、上述した理由から、配線基板31の基材33上(図13においてβで示す箇所)に流入したアンダーフィル材42よりも遅れて隣接する配線パターン34a上に流入したアンダーフィル材42が、配線基板31の基材31上(図13においてβで示す箇所)に先に流入したアンダーフィル材42よりも速い速度で流動するため、配線基板31の基材33上(図13においてβで示す箇所)を流動するアンダーフィル材42の流動よりも、配線パターン34a上を流動するアンダーフィル材42の流動の方が僅かに進行している。
【0102】
よって、配線基板31の基材31上(図13においてβで示す箇所)においてはアンダーフィル材42の進行は進む一方、配線パターン34cを流動するアンダーフィル材42が配線基板31の基材31上(図13においてβで示す箇所)に流れ込み、更に、配線パターン34cを流動するアンダーフィル材42よりも遅れて配線パターン34aを流動するアンダーフィル材42が配線基板31の基材31上(図13においてβで示す箇所)に僅かに流れ込む。
【0103】
従来の構造では、図3に示すように、配線パターン2上では、配線パターン2が設けられていない箇所である配線基板10の基材1上よりも速くアンダーフィル材25の流動が進行すると共に、配線パターン2上を流動するアンダーフィル材25は、配線基板10の基材1上にも流れ込む。即ち、配線基板10の基材1上を流動するアンダーフィル材25は、その両側に位置する配線パターン2上を互いに同じ速度で流動するアンダーフィル材25の流動に引っ張られるように流動する。
【0104】
アンダーフィル材25の流動の進行に伴い、配線パターン2が設けられている箇所と配線パターン2が設けられていない隣接する箇所との間で発生するアンダーフィル材25の流動速度及び流動方向の差に起因して、開口部4において配線パターン2に隣接し基材1が露出した部分であって当該開口部4の開口縁部の近傍において、気泡B(図4参照)が形成されるおそれがある。
【0105】
これに対し、本例では、配線基板31の基材31上(図13においてβで示す箇所)においてはアンダーフィル材42の進行は進む一方、配線パターン34cを流動するアンダーフィル材42が、配線パターン34aを流動するアンダーフィル材42よりも配線基板31の基材31上(図13においてβで示す箇所)に多く流れ込むため、図13においてβで示す箇所のアンダーフィル材42において図4に示す気泡Bは発生し難い。
【0106】
また、仮に、かかる気泡Bが形成されても、配線パターン34cを流動するアンダーフィル材42が配線基板31の基材31上(図13においてβで示す箇所)に流れ込むため、当該気泡Bは、配線パターン34a側へ移動する。上述のように、配線パターン34aを流動するアンダーフィル材42の配線基板31の基材31上(図13においてβで示す箇所)への流れ込みは僅かであるため、配線パターン34a側へ移動した気泡Bは、配線パターン34a側で消滅される。
【0107】
更に、当該開口部38内で露出している配線パターン34は直線状に延在形成されているため、アンダーフィル材42は、直線状に形成されている配線パターン34に沿ってスムーズに流動することができ、仮にアンダーフィル材42内に気泡Bが発生しても当該流動時に気泡を容易に排出させることができる。
【0108】
ボンディング電極36の配列方向は、配線パターン34の延在方向と略垂直の方向となっている。即ち、開口部38内で露出している配線パターン34の延在方向は、半導体素子32の外周の辺に向かう方向と一致するため、仮にアンダーフィル材42内に気泡Bが発生しても当該気泡を容易に排出させることができる。
【0109】
また、本例では、開口部38の外周は、配線基板31にフェイスダウン状態で搭載される半導体素子32の外周領域Xよりも、配線基板31の外周側に形成されている。従って、仮にアンダーフィル材42内に気泡が発生しても当該気泡を容易に排出させることができる。
【0110】
更に、時間が経過すると、図14に示すように、アンダーフィル材42は、半導体素子32の外周部分に至るまで全面に流動し、半導体素子32の側面及び配線基板31の表面にも拡がり所謂フィレットFが形成され、最終的に吸着ツール51の熱により硬化する。
【0111】
このようにして、配線基板31の一方の主面上に、半導体素子32がフリップチップ(フェイスダウン)方式をもってアンダーフィル材42を介して搭載・固着され、半導体素子32の凸状外部接続端子35の少なくとも突出部分と、これに対応する前記配線基板31上のボンディング電極36(図7参照)とが、導電部材41によって共通に被覆され接続された構造が形成されると、次に、図10(c)に示すように、吸着ツール51による半導体素子32の吸着を解除して、吸着ツール51を上昇させる。
【0112】
なお、図9(b)に示す工程においてアンダーフィル材42を硬化させない場合又は完全に硬化させない場合は、図10(c)に示す工程の後に、恒温槽等により、例えば約30分乃至90分間、約120℃乃至180℃で加熱し、当該アンダーフィル材42を完全に硬化させる工程を追加してもよい。
【0113】
しかる後、複数個の半導体素子32が搭載・固着された配線基板31の他方の主面(裏面)に対し、錫(Sn)−銀(Ag)半田、或いは錫(Sn)−銀(Ag)−銅(Cu)半田等から成る半田ボール電極等の外部接続電極55を複数グリッド状に配設する。その後、ダイシングブレード等を用いて、配線基板31を、半導体素子32の搭載箇所を単位として切断し、個片化する。これにより、図10(d)に示す、配線基板31上に半導体素子32がフリップチップ方式をもって搭載された半導体装置30が形成される。
【0114】
尚、前記半導体素子32に対して必要に応じて、例えば前記個片化処理の前に、配線基板31の半導体素子32搭載面に対して樹脂封止処理を行う。かかる樹脂封止処理の後、半導体素子32の搭載箇所を単位として、配線基板31及び封止用樹脂部をその厚さ方向に切断分離して、樹脂封止され且つ個片化された半導体装置が形成される。
【0115】
ところで、上述の例では、ソルダーレジスト層37において、配線基板31の対向する短辺に沿って開口部38が形成され、当該開口部38の外周部分のうち、配線基板31の外周側に位置する箇所は、ボンディング電極36の配列方向と略平行に形成されているものの、開口部38の外周部分のうち、配線基板31の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に、所定の角度を有して折り曲がった形状を有する鋸の刃状に形成されている。
【0116】
しかしながら、本発明はかかる例に限定されず、開口部の形状は図15に示す形状であってもよい。ここで、図15は、本発明の第1の実施の形態の変形例(その1)に係る配線基板の構造を示す平面図である。なお、図15において、図7に示した箇所と同じ箇所には同じ番号を付し、その説明を省略する。また、図15において、一点鎖線Xは、配線基板31Aにフェイスダウン状態で搭載される半導体素子の外周領域を示している。
【0117】
図15に示す配線基板31Aでは、ソルダーレジスト層37において、配線基板31の対向する短辺に沿って、開口部38A−1乃至38A−3及び開口部38A−4乃至38A−6が形成されている。
【0118】
各開口部38−1乃至38A−6の外周部分のうち、配線基板31Aの中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に、所定の角度を有して折り曲がった形状を有し、各開口部38−1乃至38A−6の外周部分のうち、配線基板31の外周側に位置する箇所は、ボンディング電極36の配列方向に対して非平行な方向に、前記折り曲がった形状と略平行となる形状を有する。
【0119】
従って、各開口部38A−1乃至38A−6の外周部分のうち、配線基板31Aの中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されているため、図7に示す例と同様に、気泡Bの発生を抑制することができる。
【0120】
また、仮に、気泡Bが形成されても、上述のように、各開口部38−1乃至38A−6の外周部分の配線基板31の外周側に位置する箇所では、所定の角度を有して折り曲がった形状を有しているため、当該所定の角度が形成されている箇所(図15においてTで示す箇所)に、前記気泡Bを各開口部38−1乃至38A−6の外に逃すことができる。
【0121】
更に、各開口部38A−1乃至38A−6において、隣接する複数の配線パターン34が共通して部分的に露出されており、各配線パターン34の露出面積は等しい。従って、各配線パターン34上に導電部材41を形成する際に、その形成量を均一にすることができる。
【0122】
また、開口部の形状は図16に示す形状であってもよい。ここで、図16は、本発明の第1の実施の形態の変形例(その2)に係る配線基板の構造を示す平面図である。なお、図16においても、図7に示した箇所と同じ箇所には同じ番号を付し、その説明を省略する。また、図16において、一点鎖線Xは、配線基板31Bにフェイスダウン状態で搭載される半導体素子の外周領域を示している。
【0123】
図16に示す配線基板31Bは、凸状外部接続端子が主面の4辺に沿って形成されている半導体素子がフリップチップ実装される基板であり、開口部38Bが、ソルダーレジスト層37において環状に形成され、前記凸状外部接続端子が接続されるボンディング電極36の列が配線基板31Bの四辺に沿って部分的に露出している。
【0124】
開口部38Bの外周部分は、ボンディング電極36の配列方向と略平行に形成されているものの、開口部38Bの内周部分は、曲線状(本例では波形)に形成されている。
【0125】
このように、開口部38Bの内周は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されているため、図7に示す例と同様に、気泡Bの発生を抑制することができる。
【0126】
また、開口部の形状は図17に示す形状であってもよい。ここで、図17は、本発明の第1の実施の形態の変形例(その3)に係る配線基板の構造を示す平面図である。(b)は(a)において、点線で囲んだ部分を拡大した図である。
【0127】
なお、図17においても、図7に示した箇所と同じ箇所には同じ番号を付し、その説明を省略する。また、図17において、一点鎖線Xは、配線基板31Cにフェイスダウン状態で搭載される半導体素子の外周領域を示している。
【0128】
図17に示す配線基板31Cは、凸状外部接続端子が主面の4辺に沿って形成されている半導体素子がフリップチップ実装される基板であり、4つの開口部38C−1乃至38C−4が、配線基板31Cの四辺に沿ってそれぞれ形成されている。
【0129】
各開口部38C−1乃至38C−4の外周部分のうち、配線基板31Cの外周側に位置する箇所は、ボンディング電極36の配列方向と略平行に形成されているものの、開口部38C−1乃至38C−4の外周部分のうち、配線基板31の中心側に位置する箇所は、ステップ状に形成されている。各開口部38C−1乃至38C−4において、配線パターン34が、共通して部分的に露出されている。
【0130】
開口部38C−1乃至38C−4の外周部分のうち、配線基板31の中心側に位置する箇所の形状、即ち、ステップ形状について(b)を参照して詳述する。
【0131】
本例では、開口部38C−1乃至38C−4の外周部分のうち、配線基板31の中心側に位置する箇所であって配線パターン34上に位置している部分は、ボンディング電極36の配列方向と略平行に形成され、互いに隣接する配線パターン34間の基材33部分の上に位置している部分はボンディング電極36の配列方向と非平行に形成されており、そのため、ステップ形状が形成されている。かかる形状により、開口部38C内の隣接する配線パターン34に流入するアンダーフィル材42のタイミングを異ならしめることができる。
【0132】
但し、開口部38C−1乃至38C−4の外周部分のうち、配線基板31の中心側に位置する箇所であって、配線パターン34上に位置している部分の形状を、図18に示すように、図17(b)と反対の形状にしてもよい。
【0133】
即ち、図18に示す例では、開口部38C'の外周部分のうち、配線基板31の中心側に位置する箇所であって配線パターン34上に位置している部分は、ボンディング電極36の配列方向と非平行に形成されており、互いに隣接する配線パターン34間の基材33部分の上に位置している部分はボンディング電極36の配列方向と略平行に形成され、これにより、ステップ形状が形成されている。かかる形状により、開口部38C'内の隣接する配線パターン34に流入するアンダーフィル材42のタイミングを異ならしめることができる。
【0134】
このように、各開口部38C−1乃至38C−4の外周部分のうち、配線基板31の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されている部分を有するため、図7に示す例と同様に、気泡Bの発生を抑制することができる。
【0135】
更に、各開口部38C−1乃至38C−4において、共通して部分的に露出されている隣接する配線パターン34のそれぞれの露出面積は等しい。従って、各配線パターン34上に導電部材41を形成する際に、その形成量を均一にすることができる。
【0136】
要は、開口部38の外周部分のうち、配線基板31の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されている限り、その形状は問わず、例えば図7に示す例のように鋸の刃状であっても、図16に示す例のように波形であっても、図17及び図18に示す例のようにステップ状であってもよい。いずれの場合であっても、アンダーフィル材42内の気泡Bの発生を抑制することができる。
【0137】
[第2の実施の形態]
上述の本発明の第1の実施の形態では、半導体素子32を配線基板31に搭載する際に、予め配線基板31上にアンダーフィル材42を供給しておき、アンダーフィル材42を介しながら半導体素子32を配線基板31に搭載することによりアンダーフィル材42を押し広げると共に、毛細管現象により半導体素子32の全面領域にアンダーフィル材42を流動させて充填し、同時に半導体素子32を配線基板31に搭載する際に付与される熱によりアンダーフィル材42を硬化させる方法に用いられる配線基板31について説明した。
【0138】
しかしながら、本発明はかかる例に限定されず、半導体素子を配線基板に接続・搭載した後に、配線基板上における半導体素子の外周部近傍部にアンダーフィル材を塗布して半導体素子の全面領域にアンダーフィル材を流動させて充填し、しかる後加熱によりアンダーフィル材を硬化させる方法に用いられる配線基板についても適用することができ、これを以下、本発明の第2の実施の形態として説明する。
【0139】
図19は、本発明の第2の実施の形態に係る配線基板の構造を示す平面図である。
【0140】
なお、図19において、図7を参照して説明した説明に示した箇所と同じ箇所には同じ番号を付し、その説明を省略する。また、図19において、一点鎖線Xは、配線基板101にフェイスダウン状態で搭載される半導体素子の外周領域を示している。
【0141】
図19を参照するに、配線基板101の表面に形成されたソルダーレジスト層37に、列状に配設された複数のボンディング電極36の列に沿って連続的に開口した開口部102−1乃至102−3及び開口部102−4が、それぞれ配線基板101の4辺に沿って、形成されている。
【0142】
上述の第1の実施の形態では、開口部38の外周部分は、配線基板31に実装される半導体素子32の外周領域よりも、配線基板31の外周側に形成されているが、本実施の形態では、開口部102の外周部分は、配線基板101に実装される半導体素子32の外周領域よりも、配線基板101の中心側に形成されている。
【0143】
各開口部102−1乃至102−3の長手方向の外周部分は、配線基板101の中心側も外側も、いずれもボンディング電極36の配列方向と略平行に形成されている。
【0144】
一方、図19において配線基板101の左側に設けられた開口部102−4は、図7に示す開口部38と同様の形状を有する。即ち、当該開口部102−4の外周部分のうち、配線基板101の外周側に位置する箇所は、ボンディング電極36の配列方向と略平行に形成されているものの、開口部102−4の外周部分のうち、配線基板31の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に、所定の角度を有して折り曲がった形状を有する鋸の刃状に形成されている。
【0145】
各開口部102−1乃至102−3及び開口部102−4において、隣接する配線パターン34が、共通して部分的に露出されている。
【0146】
このような構造を有する配線基板101に半導体素子が接続・搭載されると、図20において黒色で示すように、当該配線基板101上における半導体素子の外周部近傍部にアンダーフィル材42が塗布される。
【0147】
即ち、図20(a)に示す例では、開口部102−2の外周側において、アンダーフィル材42が一点塗布され、図20(b)に示す例では、開口部102−2の外周側において、線を描くようにアンダーフィル材42が塗布される。
【0148】
配線基板101に塗布されたアンダーフィル材42は流動し始め、各開口部102−1乃至102−3及び開口部102−4に流入していく。このとき、アンダーフィル材42が塗布された箇所に近い箇所に形成された開口部102−1乃至102−3においては、当該アンダーフィル材42の流入速度は比較的高いため、当該アンダーフィル材42中での気泡の発生は生じにくいものの、アンダーフィル材42が塗布される側に対して最も遠い側にある配線基板101の辺のボンディング電極36の列の開口部には、低い流動速度でアンダーフィル材42が流入するため流動性が悪く当該アンダーフィル材42中に気泡が発生しやすい。
【0149】
しかしながら、本例では、当該開口部102−4の形状の外周部分のうち、配線基板101の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されているため、上述の本発明の第1の実施の形態において説明したように、アンダーフィル材42中での気泡の発生を抑制することができる。
【0150】
なお、開口部102−4の開口形状はかかる例に限定されず、開口部102−4の外周部分のうち、配線基板101の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されている限り、図16に示す例のように波形であっても、図17及び図18に示す例のようにステップ状であってもよい。
【0151】
次に、上述の構造を有する配線基板101への半導体素子32のフリップチップ実装する工程を説明する。図21及び図22は、図19に示す配線基板101への半導体素子32のフリップチップ実装する工程を説明するための図(その1)及び(その2)である。なお、図21及び図22においては、図19における配線基板101の線A−Aの断面図が示されており、かかる配線基板101に半導体素子32がフリップチップ実装される。
【0152】
先ず、図21(a)に示すように、配線基板101をボンディングステージ(図示せず)上に載置・固定する。
【0153】
このとき、上述のボンディングステージを加熱することにより配線基板101を、例えば約50℃乃至100℃に加熱しておいてもよい。
【0154】
また、配線基板101の配線パターン34のボンディング電極36(図19参照)には、予め導電部材41が、印刷法、転写法、蒸着法、化学反応析出法等により、被覆・形成されている。
【0155】
一方、半導体素子32を、半導体素子32の主面と配線基板101の主面とが平行になるようにして、その凸状外部接続端子35が形成された面を下にして、吸着孔50を有する吸着ツール51により吸着保持し、半導体素子32の凸状外部接続端子35と、配線基板101のボンディング電極36(図19参照)とを対向させて、位置合わせをする。
【0156】
次いで、吸着ツール51を降下させて、半導体素子32の凸状外部接続端子35の突出部分を、ボンディング電極36(図19参照)上に設けられた導電部材41に接触させて、吸着ツールにより荷重を付与し、導電部材41を溶融させる。この結果、導電部材41は、凸状外部接続端子35の少なくとも突出部分を覆い、この導電部材41を介して、半導体素子32の凸状外部接続端子35と配線基板101のボンディング電極36(図19参照)が接続される。かかる状態を、図21(b)に示す。
【0157】
本工程で、吸着ツール51から付与される荷重は、半導体素子32の凸状外部接続端子35及び配線基板101のボンディング電極36(図19参照)の材質や構成、又はフリップチップ実装工法等に因るが、例えば、1つの凸状外部接続端子35当たり、約1gf乃至140gfと設定してもよい。また、本工程では、荷重、加熱の他に超音波を付与する方法や加熱させずに荷重と超音波を付与する方法を用いてもよい。
【0158】
次いで、吸着ツール51による半導体素子32の吸着を解除して吸着ツール51を上昇させ、導電部材41を常温に降温すると、半導体素子32の配線基板31への搭載が完了する。
【0159】
その後、図22(c)に示すように、当該配線基板101上の半導体素子32と端部一辺の近傍、より具体的には、図19に示す開口部102−2の外側に一点(図20(a)参照)又は線状に(図20(b)参照)、ペースト状のアンダーフィル材45を不図示のディスペンサのノズル200から塗布する。
【0160】
なお、当該アンダーフィル材45を、塗布する前に、例えば約50℃乃至100℃に予め加熱しておいてもよい。また、当該アンダーフィル材45を塗布する際には、当該配線基板10及び半導体素子32を、例えば50℃乃至100℃に加熱しておいてもよい。当該加熱により、アンダーフィル材45の粘度は低下して、当該アンダーフィル材45を流動させる際の流動性を高めることができる。
【0161】
塗布されたアンダーフィル材42は、毛細管現象により配線基板101と半導体素子32との間隙部へ流動し、各開口部102−1乃至102−3及び開口部102−4に流入していく。このとき、アンダーフィル材42が塗布された箇所に近い箇所に形成された開口部102−1乃至102−3においては、当該アンダーフィル材42の流入速度は比較的高いため、アンダーフィル材42中で気泡の発生は生じにくい。また、本例では、当該開口部102−4の形状の外周部分のうち、配線基板101の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されているため、上述の本発明の第1の実施の形態において説明したように、開口部102−4においても、アンダーフィル材42中での気泡の発生を抑制することができる。
【0162】
時間が経過すると、アンダーフィル材42は、半導体素子32の外周部分に至るまで全面に流動し、半導体素子32の側面及び配線基板101の表面にも拡がり所謂フィレットFが形成される。
【0163】
その後、恒温槽等により、例えば約30分乃至90分間、約120℃乃至180℃で加熱し、当該アンダーフィル材42を完全に硬化させる。
【0164】
このようにして、配線基板101の一方の主面上に、半導体素子32がフリップチップ(フェイスダウン)方式をもって搭載・固着された構造が形成される。
【0165】
しかる後、複数個の半導体素子32が搭載・固着された配線基板101の他方の主面(裏面)に対し、錫(Sn)−銀(Ag)半田、或いは錫(Sn)−銀(Ag)−銅(Cu)半田等から成る半田ボール電極等の外部接続電極55を複数グリッド状に配設する。その後、ダイシングブレード等を用いて、配線基板101を、半導体素子32の搭載箇所を単位として切断し、個片化する。これにより、図23に示す、配線基板101上に半導体素子32がフリップチップ方式をもって搭載された半導体装置100が形成される。
【0166】
尚、前記半導体素子32に対して必要に応じて、例えば前記個片化処理の前に、配線基板101の半導体素子32搭載面に対して樹脂封止処理を行う。かかる樹脂封止処理の後、半導体素子32の搭載箇所を単位として、配線基板101及び封止用樹脂部をその厚さ方向に切断分離して、樹脂封止され且つ個片化された半導体装置が形成される。
【0167】
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
【0168】
例えば、上述の本発明の第1の実施の形態では、図11等に示すように、開口部38の外周部分を画定するレジスト層37の端部は配線基板31と垂直な方向に形成され、レジスト層37の開口部38の開口面積は、レジスト層37の厚さ方向において均一となっているが、本発明はかかる例に限定されず、図24に示す構造であってもよい。
【0169】
ここで、図24は、開口部38の外周部分を画定するレジスト層37の端部の形状の他の例を説明するための図であり、(a)は図7において点線で囲んだ部分を拡大して示す図であり、(b)は(a)の線A−Aにおける断面図であり、(c)は(a)の線B−Bにおける断面図であり、(d)は(a)の線C−Cにおける断面図である。
【0170】
図24を参照するに、本例では、開口部38Dの外周部分を画定するレジスト層37Dの端部は、その断面の形状が上広がりのテーパ形状に形成されており、レジスト層37Dの開口部38Dの開口面積は、レジスト層37Dの厚さ方向において広がるように形成されている。
【0171】
当該開口部38Dの外形形状と相俟って、かかる構造により、レジスト層37Dの開口部38D内に、アンダーフィル材42をスムーズに流入させることができ、配線基板38の中心側に位置するソルダーレジスト層37Dの開口端部(際部)の近傍において、アンダーフィル材42中に気泡が発生することを抑制することができる。
【0172】
特に、断面がテーパ形状となっているレジスト層37Dの端部の傾斜角度は、より小さい角度であることが望ましい。より小さい角度であれば。アンダーフィル材42を、配線基板31の基材33とレジスト層37Dの端面との間で確実に埋め込むことができ、当該箇所における気泡の発生・巻き込みを抑制することができるからである。
【0173】
なお、図24に示す構造を本発明の第2の実施の形態に適用することができることは言うまでもない。
【0174】
以上の説明に関し、更に以下の項を開示する。
(付記1)
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が実装され、接着剤を介して前記電子部品が固着される配線基板であって、
前記電子部品が実装される面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする配線基板。
(付記2)
付記1記載の配線基板であって、
前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所は、所定の角度を有して折り曲がった形状を有することを特徴とする配線基板。
(付記3)
付記1記載の配線基板であって、
前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所は、曲線形状を有することを特徴とする配線基板。
(付記4)
付記1記載の配線基板であって、
前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所は、ステップ形状を有することを特徴とする配線基板。
(付記5)
付記1乃至4いずれか一項記載の配線基板であって、
前記開口部内で露出している前記配線パターンのそれぞれの露出面積は、互いに略等しいことを特徴する配線基板。
(付記6)
付記1乃至5いずれか一項記載の配線基板であって、
前記開口部内で露出している前記配線パターンは、直線状に延在形成されていることを特徴する配線基板。
(付記7)
付記6記載の配線基板であって、
前記電極の配列方向は、前記配線パターンの延在形成方向と略垂直の方向であることを特徴とする配線基板。
(付記8)
付記1乃至7いずれか一項記載の配線基板であって、
前記電極の幅は、前記電極以外の前記配線パターンの箇所の幅よりも幅広に形成されていることを特徴とする配線基板。
(付記9)
付記1乃至8いずれか一項記載の配線基板であって、
前記開口部は、前記絶縁膜に環状に形成され、
前記電極の列が、当該配線基板の四辺に沿って露出していることを特徴とする配線基板。
(付記10)
付記1乃至9いずれか一項記載の配線基板であって、
前記配線パターン上には導電部材が設けられ、
前記導電部材を介して、前記電子部品の前記外部接続端子と対応する当該配線基板の前記電極とが接続されることを特徴とする配線基板。
(付記11)
付記1乃至10いずれか一項記載の配線基板であって、
前記開口部の外周部分は、当該配線基板に実装される前記電子部品の外周領域よりも、当該配線基板の外周側に形成されていることを特徴とする配線基板。
(付記12)
付記1乃至10いずれか一項記載の配線基板であって、
前記開口部は、前記電子部品と当該配線基板とを固着する前記接着剤が塗布される側に対して最も遠い側に位置する当該配線基板の辺に沿って形成されていることを特徴とする配線基板。
(付記13)
付記1乃至12いずれか一項記載の配線基板であって、
前記開口部の前記外周部分を画定する前記絶縁膜の端部の断面形状は、上広がりのテーパ形状であることを特徴とする配線基板。
(付記14)
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される電子部品の実装構造であって、
前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする電子部品の実装構造。
(付記15)
付記14記載の電子部品の実装構造であって、
前記配線パターン上には導電部材が設けられ、
前記導電部材を介して前記電子部品の前記外部接続端子と対応する前記配線基板の前記電極とが接続されることを特徴とする電子部品の実装構造。
(付記16)
付記14又は15記載の電子部品の実装構造であって、
前記開口部の外周部分は、前記配線基板に実装される前記電子部品の外周領域よりも、前記配線基板の外周側に形成されていることを特徴とする電子部品の実装構造。
(付記17)
付記14又は15記載の電子部品の実装構造であって、
前記開口部は、前記電子部品と前記配線基板とを固着する前記接着剤が塗布される側に対して最も遠い側に位置する前記配線基板の辺に沿って形成されていることを特徴とする電子部品の実装構造。
(付記18)
付記14乃至17いずれか一項記載の電子部品の実装構造であって、
前記開口部の前記外周部分を画定する前記絶縁膜の端部の断面形状は、上広がりのテーパ形状であることを特徴とする電子部品の実装構造。
(付記19)
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される半導体装置であって、
前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする半導体装置。
(付記20)
付記19記載の半導体装置であって、
前記配線パターン上には導電部材が設けられ、
前記導電部材を介して前記電子部品の前記外部接続端子と対応する前記配線基板の前記電極とが接続されることを特徴とする半導体装置。
【図面の簡単な説明】
【0175】
【図1】半導体素子がフリップチップ実装される従来の配線基板の構造を示す平面図である。
【図2】図1に示す配線基板10に半導体素子をフリップチップ実装する工程を説明するための図(その1)である。
【図3】図1に示す配線基板10に半導体素子をフリップチップ実装する工程を説明するための図(その2)である。
【図4】図1に示す配線基板10に半導体素子をフリップチップ実装する工程を説明するための図(その3)である。
【図5】図1に示す配線基板10に半導体素子をフリップチップ実装する工程を説明するための図(その4)である。
【図6】本発明の第1の実施の形態に係る配線基板への半導体素子の実装構造の要部を示す図である。
【図7】図6に示す配線基板の構造を示す平面図である。
【図8】図7において点線で囲んだ部分の構造を示す図である。
【図9】図7に示す配線基板への半導体素子のフリップチップ実装する工程を説明するための図である。
【図10】図7に示す配線基板に半導体素子がフリップチップ実装された半導体装置を示す図である。
【図11】図7に示す配線基板への半導体素子のフリップチップ実装する工程におけるアンダーフィル材の流動について説明するための図(その1)である。
【図12】図7に示す配線基板への半導体素子のフリップチップ実装する工程におけるアンダーフィル材の流動について説明するための図(その2)である。
【図13】図7に示す配線基板への半導体素子のフリップチップ実装する工程におけるアンダーフィル材の流動について説明するための図(その3)である。
【図14】図7に示す配線基板への半導体素子のフリップチップ実装する工程におけるアンダーフィル材の流動について説明するための図(その4)である。
【図15】本発明の第1の実施の形態の変形例(その1)に係る配線基板の構造を示す平面図である。
【図16】本発明の第1の実施の形態の変形例(その2)に係る配線基板の構造を示す平面図である。
【図17】本発明の第1の実施の形態の変形例(その3)に係る配線基板の構造を示す平面図である。
【図18】図17に示す例の変形例に係る配線基板の部分拡大図である。
【図19】本発明の第2の実施の形態に係る配線基板の構造を示す平面図である。
【図20】図19に示す配線基板へのアンダーフィル材の塗布を説明するための図である。
【図21】図19に示す配線基板への半導体素子のフリップチップ実装する工程を説明するための図(その1)である。
【図22】図19に示す配線基板への半導体素子のフリップチップ実装する工程を説明するための図(その2)である。
【図23】図19に示す配線基板に半導体素子がフリップチップ実装された半導体装置を示す図である。
【図24】開口部の外周部分を画定するレジスト層の端部の形状の他の例を説明するための図である。
【符号の説明】
【0176】
30、100 半導体装置
31、101 配線基板
32 半導体素子
34 配線パターン
35 凸状外部接続端子
36 ボンディング電極
37、37D ソルダーレジスト層
38、38A、38B、38C、38D、102 開口部
41 導電部材
42 アンダーフィル材
X 半導体素子32の外周領域
【技術分野】
【0001】
本発明は、配線基板、電子部品の実装構造、及び半導体装置に関し、より具体的には、半導体素子等の電子部品が実装される配線基板、当該電子部品の実装構造、及び半導体装置に関する。
【背景技術】
【0002】
ガラスエポキシ樹脂等の絶縁性樹脂を基材とし、一方の主面に銅(Cu)等からなる導電層が選択的に配設された配線基板を用い、前記導電層に、半導体集積回路素子(以下、半導体素子と称する)の主面に列状に複数配設されたバンプと称される凸状(突起状)の外部接続端子が接続され、一方、前記配線基板の他方の主面には選択的に形成された電極の表面に球状電極端子等の外部接続端子が配設されてなる半導体装置がある。即ち、半導体素子は所謂フェイスダウン状態で、配線基板に搭載されている。このようなフリップチップ実装構造は、以下の方法によって形成される。
【0003】
即ち、錫(Sn)を主体とする半田から成る導電部材が予め被覆・形成された複数のボンディング電極を有する配線基板に、半導体素子を対向させて位置合わせし、半導体素子と配線基板との間隙に充填した熱硬化性接着剤等のアンダーフィル材を介しながら、半導体素子に荷重と熱とを付与して半導体素子を配線基板に搭載・接続する。
【0004】
かかる方法においては、半導体素子の外部接続端子と配線基板のボンディング電極とは、加熱による半田付け(ソルダリング)によって接続される。また、半導体素子と配線基板との間の全面に押し広げられたアンダーフィル材が加熱により硬化することにより、半導体素子と配線基板とは固着され、半導体素子の外部接続端子の接続部が覆われる。かかる方法により、薄型で電気特性に優れた半導体装置を簡易に形成することができる。
【0005】
かかる方法を利用した態様として、バンプ付電子部品のバンプを基板の電極側に押しつけると共に加熱する工程を含み、少なくともこの工程において、バンプ付電子部品と基板との間に、半田の溶融温度より低い温度で硬化促進されるボンドを介在させる態様(特許文献1参照)、基板の電極に予めプリコート半田を形成し、電子部品の電極上の金バンプをプリコート半田により電極に半田接合する電子部品の実装方法において、基板上に半田融点温度よりも低い融点温度の硬化剤を含むボンドを塗布し、圧着ツールにより金バンプをプリコート半田に押圧して加熱し、当該加熱工程において、ボンドが完全硬化する前にプリコート半田3半田融点温度以上に昇温させる態様(特許文献2参照)が提案されている。
【0006】
ところで、上述のフリップチップ実装において、半導体素子と配線基板との間隙へのアンダーフィル材の充填には、以下の2つの方法がある。
【0007】
第1の方法は、半導体素子を配線基板に接続・搭載した後に、配線基板上における半導体素子の外周部近傍部にアンダーフィル材を塗布し、毛細管現象により半導体素子の全面領域にアンダーフィル材を流動させて充填し、しかる後加熱によりアンダーフィル材を硬化させる方法である。
【0008】
第2の方法は、半導体素子を配線基板に搭載する際に、予め配線基板上にアンダーフィル材を供給しておき、アンダーフィル材を介しながら半導体素子を配線基板に搭載することによりアンダーフィル材を押し広げると共に、毛細管現象により半導体素子の全面領域にアンダーフィル材を流動させて充填し、同時に半導体素子を配線基板に搭載する際に付与される熱によりアンダーフィル材を硬化させる方法である。第2の方法は、第1の方法に比し生産性の点で優れている。
【0009】
一方、上述のフリップチップ実装において用いられる配線基板にあっては、半田から成る導電部材をボンディング電極に予め被覆・形成するために、列状に配設された複数のボンディング電極において連続的に開口したパターンを有するソルダーレジスト層(絶縁樹脂膜)が表面に形成されている。
【0010】
かかるソルダーレジスト層における開口パターンの形成にあっては、個々のボンディング電極毎に開口させる方法があるが、かかる方法では、ボンディング電極のピッチが微細になると、ボンディング電極毎に独立して高精度に開口させるためには、ソルダーレジスト層の材料及び製法が限定され、製造コストが上昇するおそれがある。そのため、ソルダーレジスト層の開口パターンは、ボンディング電極列に沿って連続的に開口したパターンで形成されるのが一般的である。
【0011】
なお、そのほか、半導体チップがフリップチップ実装されると共にこの半導体チップのバンプと接続される配線層が形成されてなる基板本体と、この基板本体上に形成されて金属バンプと配線層との接続位置に開口部を有するソルダーレジストと、を具備するフリップチップ実装用基板であって、半導体チップを実装した状態で、半導体チップと基板本体との間にアンダーフィルレジンが装填され、開口部を周状の周状開口部とし、当該周状開口部を実装状態にある半導体チップの外形(チップ外形位置)に対し、その外側まで拡張した構成(特許文献3参照)、半田を介して半導体チップに設けられたバンプがフリップチップ実装される導体パターンを回路基板上に形成してなるフリップチップ実装基板において、導体パターンを、配線パターンとバンプが接合される接続パッドとにより構成し、配線パターンの幅寸法に対し、接続パッドの幅寸法を大きくした構造(特許文献4参照)、配線パターンをソルダーレジストで被覆し、ソルダーレジストから露出する配線パターンの領域を電極とした回路パターンにおいて、電極が、左右の長さ方向に沿って最大幅の箇所を1箇所だけ有するように形成された回路パターン(特許文献5参照)等が提案されている。
【特許文献1】特開平10−56260号公報
【特許文献2】特開平11−214440号公報
【特許文献3】特開平11−186322号公報
【特許文献4】特開2000−77471号公報
【特許文献5】実用新案登録第3115062号公報
【発明の開示】
【発明が解決しようとする課題】
【0012】
しかしながら、上述の構造を有する配線基板を用いて上述のフリップチップ実装方法によって半導体素子を当該配線基板に接続・搭載する場合、ソルダーレジスト層の開口部、特に配線基板の中心側に位置する開口端部(際部)の近傍において、アンダーフィル材中に気泡(ボイド)が発生する場合がある。これについて、図1乃至図5を参照して説明する。
【0013】
図1は、半導体素子がフリップチップ実装される従来の配線基板の構造を示す平面図である。
【0014】
図1を参照するに、フリップチップ実装に用いられる配線基板10は、ガラスエポキシ樹脂等の絶縁性樹脂を基材1とし、一方の主面に銅(Cu)等からなる配線パターン2が選択的に配設されている。また、配線パターン2には、ボンディング電極3が設けられている。ボンディング電極3の幅は、当該ボンディング電極3以外の配線パターン2の箇所の幅より幅広に形成されている。
【0015】
更に、列状に配設された複数のボンディング電極3の列に沿って連続的に開口したパターン(開口部4)を有するソルダーレジスト層(絶縁樹脂膜)5が表面に形成されている。開口部4の長手方向の外周部分は、配線基板10の中心側も外側も、いずれもボンディング電極3の配列方向と略平行に形成されている。
【0016】
図1において、一点鎖線Xは、配線基板10にフェイスダウン状態で搭載される半導体素子20(図2乃至図5参照)の外周領域を示している。半導体素子20が配線基板10にフェイスダウン状態で搭載されると、配線基板10のボンディング電極3に前記半導体素子20の主面に列状に複数配設されたバンプと称される凸状(突起状)外部接続端子21(図2乃至図5参照)が接続される。
【0017】
図2乃至図5は、図1に示す配線基板10に半導体素子20をフリップチップ実装する工程を説明するための図(その1)乃至(その4)である。
【0018】
各図において、(a)は図1において点線で囲んだ部分を拡大して示す図であり、(b)は、(a)に示す配線基板に半導体素子を搭載した状態における(a)の線A−A又は線C−Cにおける断面図であり、(c)は(a)の線B−Bにおける断面図である。
【0019】
また、(a)において、一点鎖線Xは、配線基板10にフェイスダウン状態で搭載される半導体素子20の外周領域を示し、一点鎖線Yは、配線基板10のボンディング電極3における半導体素子20の凸状外部接続端子21の接続箇所を示す。
【0020】
更に、図2乃至図5の各図において矢印は、後述するアンダーフィル材5の流動方向を示している。
【0021】
図2を参照するに、図1に示す配線基板10に半導体素子20をフリップチップ実装するにあっては、先ず、配線基板10の主面上であって、図1の半導体素子20が搭載される領域内の中央部を含む部位に、熱硬化性接着剤等の液状のアンダーフィル材25を塗布等により配設する。
【0022】
ここで、配線基板10においては、錫(Sn)を主体とする半田から成る導電部材6が予め配線パターン2に被覆・形成されている。
【0023】
また、半導体素子20においては、バンプとも称される凸状外部接続端子21が、前記半導体素子20の主面の外部接続端子用の電極パッド22上にワイヤボンディング技術を用いた所謂ボールボンディング法によって形成されている。
【0024】
次に、予め前記導電部材6の融点以上に加熱した図示を省略する吸着ツールに半導体素子20を吸着保持し、図示を省略するボンディングステージ上に載置・固定された配線基板10に対向させて、半導体素子20の凸状外部接続端子21と配線基板10のボンディング電極3とを位置合わせする。
【0025】
次いで、吸着ツールを降下させて、凸状外部接続端子21をボンディング電極3上に設けられた導電部材6に接触させて、導電部材6中を溶融させる。
【0026】
この結果、導電部材6は、凸状外部接続端子21の少なくとも突出部分を覆い、この導電部材6を介して、半導体素子20の凸状外部接続端子21と配線基板10のボンディング電極3とが接続される。
【0027】
一方、吸着ツールを降下させて、凸状外部接続端子21をボンディング電極3上に設けられた導電部材6に接触させる過程においては、配線基板10上に配設されたアンダーフィル材25は、半導体素子20により押し広げられて、半導体素子20と配線基板10との間隙部を流動し始める。
【0028】
そして、半導体素子20の凸状外部接続端子21と配線基板10のボンディング電極3とが導電部材6を介して接続される過程においては、流動を始めたアンダーフィル材25は、時間の経過と共に、毛細管現象により半導体素子20の外周方向に向かって流動を始める。
【0029】
図2に示すように、配線基板10の、配線パターン2が設けられていない箇所においては、ソルダーレジスト層5の形成厚さに相当する段差aが形成され、また、配線パターン2が設けられている箇所においては、ソルダーレジスト層5の厚さと配線パターン2及び当該配線パターン2に被覆・形成されている導電部材6の形成厚さとの差に相当する段差bが形成されている。
【0030】
配線パターン2が設けられていない箇所における段差aは、配線パターン2が設けられている箇所における段差bよりも大きい(a>b)。
【0031】
従って、配線パターン2とソルダーレジスト層5上を流動するアンダーフィル材25との間隔は、配線パターン2が設けられていない箇所、即ち、配線基板10の基材1とソルダーレジスト層5上を流動するアンダーフィル材25との間隔よりも短いため、アンダーフィル材25の流動が進行すると、図3に示すように、開口部4内において、配線パターン2上におけるアンダーフィル材25の流動速度は、配線パターン2が設けられていない箇所、即ち、配線基板10の基材1上におけるアンダーフィル材25の流動速度よりも速い。
【0032】
また、一般に液状接着剤の金属表面に対する濡れ速度は樹脂表面に対する濡れ速度よりも速いため、配線パターン2上でのアンダーフィル材25の流動速度は、配線パターン2が設けられていない箇所、即ち、配線基板10の基材1上におけるアンダーフィル材25の流動速度よりも速い。
【0033】
従って、図3に矢印で示すように、ボンディング電極3の配列方向と略平行に形成されている開口部4の長手方向の外周部分から開口部4の内部に流入したアンダーフィル材25の流動は、配線パターン2上では、配線パターン2が設けられていない箇所である配線基板10の基材1上よりも速く進行すると共に、配線パターン2上を流動するアンダーフィル材25は、配線基板10の基材1上にも流れ込む。
【0034】
即ち、配線基板10の基材1上を流動するアンダーフィル材25は、その両側に位置する配線パターン2上を互いに略同じ速度で流動するアンダーフィル材25の流動に引っ張られるように流動する。
【0035】
そのため、アンダーフィル材25の流動が更に進行すると、図4に示すように、上述の、配線パターン2が設けられている箇所と配線パターン2が設けられていない隣接する箇所との間で発生するアンダーフィル材25の流動速度及び流動方向の差に起因して、開口部4において、配線パターン2に隣接し基材1が露出した部分であって、当該開口部4の開口縁部の近傍において、気泡Bが形成されるおそれがある。
【0036】
図5に示すように、アンダーフィル材25が開口部4の全領域に亘って流動すると、アンダーフィル材25の充填が完了するが、当該充填と同時に半導体素子20を配線基板10に搭載する際に図示を省略する吸着ツールから付与される熱により、アンダーフィル材25は硬化する。
【0037】
このように、半導体素子20の凸状外部接続端子21と配線基板10のボンディング電極3とは、加熱による半田付け(ソルダリング)によって接続され、また、半導体素子20と配線基板10との間の全面に押し広げられたアンダーフィル材25が加熱により硬化することにより半導体素子20と配線基板10とは固着され、半導体素子20の凸状外部接続端子21の接続部が覆われるが、このとき、開口部4において配線パターン2が設けられておらず基材1が露出した部分であって、当該開口部4の開口縁部の近傍において形成された気泡Bは排出されず残存してしまう。
【0038】
図5に示すようにアンダーフィル材25の内部に気泡Bを包含していると、半導体素子20がフリップチップ実装された配線基板10をリフロー半田付け等によりマザーボード等に実装する際に、気泡B内の水分に起因して、水蒸気爆発現象によるアンダーフィル材25での膨張や剥れ等が発生し、半導体素子20の凸状外部接続端子21の接続部の導通不良等を招くおそれがある。
【0039】
更に、半導体素子20の凸状外部接続端子21の接続部の近傍に気泡Bが形成されると、当該気泡B内の水分や不純物イオン等の影響により、半導体素子20の隣接する凸状外部接続端子21間で電流リークが発生し、半導体装置の特性の劣化や誤動作を招くおそれがある。
【0040】
このように、アンダーフィル材25の内部に気泡Bが包含されていると、半導体装置の信頼性が阻害されるおそれがある。
【0041】
特に、半導体素子20の高集積化に伴い、半導体素子20の複数の凸状外部接続端子21間のピッチが微細化すると、当該凸状外部接続端子21の大きさも小型化し、形成高さも低くなると共に、配線基板10のボンディング電極3や配線パターン2も微細化する。その結果、配線基板10の開口部4における段差a及び段差b(図2参照)がより微細化し、アンダーフィル材25の内部に気泡Bがよりトラップされやすくなり、上述の問題を招くおそれがある。
【0042】
また、気泡Bの大きさが、従来であればこのような問題を生じさせない程度の大きさであっても、半導体素子20の複数の凸状外部接続端子21間のピッチが微細化することにより、上述の問題を招くおそれが高まる。
【0043】
また、凸状外部接続端子21の形成高さが低くなることにより、フリップチップ実装後の半導体素子20と配線基板10との間の間隔が小さくなるため、気泡Bの大きさが、従来であれば上述の問題を生じさせない程度の大きさであっても、アンダーフィル材25の形成厚さが小さくなることによりアンダーフィル材25の形成厚さに対する気泡Bの大きさが増加し、上述の問題を招くおそれが高まる。
【0044】
そこで、本発明は、上記の点に鑑みてなされたものであって、配線基板の主面に設けられた絶縁樹脂膜の開口部内に接着剤を流入させる際に、当該開口部における配線パターンに隣接し基材が露出した部分に前記接着剤を容易に流入させることができ、当該基材が露出した部分であって前記開口部の縁部の近傍に気泡が形成されることを抑制することができる、又は仮に気泡が形成されても当該気泡を容易に排出することができる構造を備えた配線基板、電子部品の実装構造、及び半導体装置を提供することを本発明の目的とする。
【課題を解決するための手段】
【0045】
本発明の一観点によれば、複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が実装され、接着剤を介して前記電子部品が固着される配線基板であって、前記電子部品が実装される面には、絶縁膜が形成され、前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする配線基板が提供される。
【0046】
前記開口部内で露出している前記配線パターンのそれぞれの露出面積は、互いに略等しくてもよい。また、前記開口部内で露出している前記配線パターンは、直線状に延在形成されていてもよい。更に、前記電極の配列方向は、前記配線パターンの延在形成方向と略垂直の方向であってもよい。また、前記開口部は、前記電子部品と当該配線基板とを固着する前記接着剤が塗布される側に対して最も遠い側に位置する当該配線基板の辺に沿って形成されていてもよい。前記開口部の前記外周部分を画定する前記絶縁膜の端部の断面形状は、上広がりのテーパ形状であってもよい。
【0047】
本発明の別の観点によれば、複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される電子部品の実装構造であって、前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする電子部品の実装構造が提供される。
【0048】
本発明の更に別の観点によれば、複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される半導体装置であって、前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする半導体装置が提供される。
【発明の効果】
【0049】
本発明によれば、配線基板の主面に設けられた絶縁樹脂膜の開口部内に接着剤を流入させる際に、当該開口部における配線パターンに隣接し基材が露出した部分に前記接着剤を容易に流入させることができ、当該基材が露出した部分であって前記開口部の縁部の近傍に気泡が形成されることを抑制することができる、又は仮に気泡が形成されても当該気泡を容易に排出することができる構造を備えた配線基板、電子部品の実装構造、及び半導体装置を提供することができる。
【発明を実施するための最良の形態】
【0050】
以下、本発明の実施の形態について説明する。
【0051】
なお、以下では、本発明の実施の形態に係る配線基板に実装される電子部品として、半導体素子を例にして説明するが、当該電子部品は、半導体素子に限定されず、配線基板に実装するための外部接続端子を下面に有する限り、例えば、半導体装置、受動素子等であってもよい。
【0052】
[第1の実施の形態]
図6は、本発明の第1の実施の形態に係る配線基板への半導体素子の実装構造の要部を示す図である。
【0053】
図6を参照するに、半導体装置30は、配線基板31の一方の主面(上面)上に、半導体集積回路素子(以下、半導体素子と称する)32がフリップチップ(フェイスダウン)方式をもって搭載・固着されている構造を有する。
【0054】
ここで、配線基板31の構造の詳細について、図7も参照して説明する。図7は、図6に示す配線基板31の構造を示す平面図である。なお、図7において、一点鎖線Xは、配線基板31にフェイスダウン状態で搭載される半導体素子32(図6参照)の外周領域を示している。
【0055】
配線基板31は、ガラスエポキシ樹脂、ガラス−BT(ビスマレイミドトリアジン)、或いはポリイミド等の有機材絶縁性樹脂、又はセラミック,ガラス等の無機材料を基材33とし、その表面に銅(Cu)等からなる配線パターン34が選択的に配設された基板である。当該配線基板31は、インターポーザー又は支持基板と称される場合もある。
【0056】
配線基板31の主面のうち、半導体素子32が搭載される面上には、配線基板31に搭載される半導体素子32の凸状(突起状)外部接続端子35(図6参照)が接続されるボンディング電極36及びその近傍を除き、最表層には,エポキシ系、アクリル系、ポリイミド系等の樹脂又はこれらの混合樹脂等からなるソルダーレジスト層(絶縁樹脂膜)37が選択的に設けられている。
【0057】
ソルダーレジスト層37には、開口部38が部分的に形成されており、当該開口部38において、隣接する複数の配線パターン34が共通して部分的に露出されている。
【0058】
当該開口部38内で露出している配線パターン34は直線状に延在形成されている。開口部38内で露出している配線パターン34を直線状に形成されているため、後述するアンダーフィル材42を開口部38内に配設する際に、直線状に形成されている配線パターン34に沿ってアンダーフィル材42をスムーズに流動させることができ、仮にアンダーフィル材42内に気泡が発生しても当該流動時に気泡を容易に排出させることができる。
【0059】
また、配線パターン34であって開口部38において露出している箇所には、ボンディング電極36がそれぞれ設けられている。各ボンディング電極36の配列方向は、配線パターン34の延在方向と略垂直の方向となっている。図6を参照して後述するが、配線基板31にフリップチップ実装される半導体素子32の半導体基板39の一方の主面上には、選択的に(例えば、当該主面の四辺近傍において当該四辺に沿って、又は対向する二辺近傍において当該二辺に沿って)外部接続端子用パッド40が列状に配設されている(本例では、半導体基板39の一方の主面の、対向する二辺近傍において当該二辺に沿って、外部接続端子用パッド40が列状に配設されている)。従って、開口部38内で露出している配線パターン34の延在方向は、半導体素子32の外周の辺に向かう方向と一致するため、仮にアンダーフィル材42内に気泡が発生しても当該気泡を容易に排出させることができる。
【0060】
ボンディング電極36の幅は、当該ボンディング電極36以外の配線パターン34の箇所の幅より幅広に形成されている。よって、半導体素子32を配線基板31にフリップチップ実装する際に、半導体素子36の凸状外部接続端子35(詳細は後述する)のボンディング電極36に対する位置ズレによる接続不良の発生を低減でき、製造歩留を向上させることができる。
【0061】
ソルダーレジスト層37は、例えば、たとえば,感光性フォトレジスト材量を印刷法、スプレーコート法、熱ロールを用いたラミネート法等により配線基板31の表面に配設される。
【0062】
また、前記開口部38は、例えば、フォトリソグラフィ法によって、ソルダーレジスト層37に部分的に形成することができる。
【0063】
本例では、開口部38の外周は、配線基板31にフェイスダウン状態で搭載される半導体素子32の外周領域Xよりも、配線基板31の外周側に形成されている。従って、仮にアンダーフィル材42内に気泡が発生しても当該気泡を容易に排出させることができる。また、開口部36の外周端がアンダーフィル材42の流動に対するダムとして機能し、半導体素子36の側面と当該半導体素子36の側面よりも外側との間に形成されるアンダーフィル材42のフィレットF(図6参照。詳細は後述する)の形状を容易に制御することができる。
【0064】
また、本例では、開口部38の外周部分のうち、配線基板31の外周側に位置する箇所は、ボンディング電極36の配列方向と略平行に形成されているものの、開口部38の外周部分のうち、配線基板31の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に、所定の角度を有して折り曲がった形状を有する鋸の刃状に形成されている。
【0065】
なお、配線基板31の主面のうち、半導体素子32が搭載される面と反対側の面には、図示を省略する導電層が設けられ、当該導電層には、半田を主体とする球状電極端子等の外部接続端子(図6及び図7では図示を省略)がグリッド状に複数配設されている。
【0066】
半導体素子32(図6参照)は、シリコン(Si)半導体基板39を用い、周知の半導体製造プロセスをもって形成されている。勿論、半導体基板として、ガリウム砒素(GaAs)等の化合物半導体を適用した半導体素子を具備する半導体装置に対しても本発明を適用することができる。
【0067】
半導体基板39の一方の主面上には、選択的に(例えば、当該主面の四辺近傍において当該四辺に沿って、又は対向する二辺近傍において当該二辺に沿って)外部接続端子用パッド40が列状に配設されている(本例では、半導体基板39の一方の主面の、対向する二辺近傍において当該二辺に沿って、外部接続端子用パッド40が列状に配設されている)。
【0068】
また、各外部接続端子用パッド40上には、ワイヤバンプとも称される凸状(突起状)外部接続端子35が設けられている。
【0069】
尚、ここでは、当該半導体素子32にあって、シリコン半導体基板39内に形成されたトランジスタ等の能動素子及び/或いはコンデンサ等の受動素子、並びに当該一方の主面上に形成された多層配線層及び/或いは再配線層を図示することを省略している。
【0070】
前記外部接続端子用パッド40は、アルミニウム(Al)、銅(Cu)、又はこれらの合金等をもって形成されている。外部接続端子パッド40の露出表面(最上層)には、電解めっき法又は蒸着法等により金(Au)層を形成しておいてもよい。
【0071】
また、前記外部接続端子用パッド40上に形成された凸状外部接続端子35は、例えば、ワイヤボンディング技術を用いた所謂ボールボンディング法によって金(Au)ボールが圧接固着・接続されて台座部が形成され、更に当該台座部上に突出する部位からなる凸状外部接続端子35が一体に形成される。凸状外部接続端子35の突出部分の頂部は必要に応じて平坦化処理がなされる。
【0072】
なお、凸状外部接続端子35は、上述の例に限定されず、例えば、銅(Cu)、銅(Cu)と金(Au)の合金、又は半田等から構成されていてもよい。
【0073】
上述のように、半導体素子32の凸状外部接続端子35は、配線基板31の配線パターン34のボンディング電極36に接続されるが、図8に示すように、当該配線パターン34には、半田、導電性樹脂等からなる再溶融性の導電部材41が配設されている。ここで、図8は、図7において点線で囲んだ部分の構造を示す図であり、(a)は拡大平面図であり、(b)は(a)の線A−Aにおける断面図であり、(c)は(a)の線B−Bにおける断面図であり、(d)は(a)の線C−Cにおける断面図である。
【0074】
図8から明らかなように、ソルダーレジスト層37の開口部38の外周部分のうち、配線基板31の外周側に位置する箇所は、ボンディング電極36の配列方向と略平行に形成され、配線基板31の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されている。
【0075】
かかる形状を有する開口部38内において、所定の間隔をもって隣接して設けられている配線パターン34上には導電部材41が設けられ、一方、隣接する配線パターン34間においては配線基板31の基材33が露出している。
【0076】
導電部材41は、例えば、印刷法、転写法、蒸着法、化学反応析出法等により配線パターン34上に配設される。
【0077】
図6に示すように、導電部材41によって、半導体素子32の凸状外部接続端子35の少なくとも前記突出部分とこれに対応するボンディング電極36とは共通に被覆され、機械的・電気的に接続されている。よって、半導体素子32の配線基板31に対する接続信頼性の高い実装構造を形成することができる。但し、必ずしも導電部材41を設けていなくてもよく、その場合には、半導体素子32の凸状外部接続端子35とこれに対応するボンディング電極36とは直接接続される。
【0078】
また、半導体素子32と配線基板31の一方の主面(上面)との間には、例えばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコン樹脂、或いは他の熱硬化性の絶縁性樹脂等の接着剤であるアンダーフィル材42が充填されている。なお、アンダーフィル材42には、銀(Ag)、はんだ、ニッケル(Ni)等の導電性微粒子が添加されてもよい。
【0079】
このように、半導体素子32は、配線基板31の一方の主面上にフリップチップ(フェイスダウン)方式をもって搭載・固着されている。
【0080】
次に、上述の構造を有する配線基板31への半導体素子32のフリップチップ実装する工程を説明する。図9は、図7に示す配線基板31への半導体素子32のフリップチップ実装する工程を説明するための図である。
【0081】
本例では、半導体素子32を配線基板31に搭載する際に、予め配線基板32上にアンダーフィル材42を供給しておき、アンダーフィル材42を介しながら半導体素子32を配線基板31に搭載することによりアンダーフィル材42を押し広げると共に、毛細管現象により半導体素子32の全面領域にアンダーフィル材42を流動させて充填し、同時に半導体素子32を配線基板31に搭載する際に付与される熱によりアンダーフィル材42を硬化させる方法が採用されている。
【0082】
先ず、図9(a)に示すように、配線基板31をボンディングステージ(図示せず)上に載置・固定する。また、配線基板31の略中央のソルダーレジスト層37には、ペースト状のアンダーフィル材45がディスペンス法により塗布配設されている。
【0083】
このとき、上述のボンディングステージを加熱することにより配線基板31を、例えば約50℃乃至100℃に加熱しておいてもよい。これにより配線基板31上に塗布したアンダーフィル材45の粘度が低下し、後述する工程で当該アンダーフィル材45を流動させる際の流動性を高めることができる。
【0084】
また、配線基板31の配線パターン34には、予め導電部材41が、印刷法、転写法、蒸着法、化学反応析出法等により、被覆・形成されている。
【0085】
一方、半導体素子32を、半導体素子32の主面と配線基板31の主面とが平行になるようにして、その凸状外部接続端子35が形成された面を下にして、吸着孔50を有する吸着ツール51により吸着保持し、半導体素子32の凸状外部接続端子35と、配線基板31のボンディング電極36(図7参照)とを対向させ、位置合わせをする。
【0086】
なお、吸着ツール51は図示を省略する加熱手段により、予め約180℃乃至260℃等、前記導電部材41の融点以上の所定の温度に加熱しておく。
【0087】
次いで、吸着ツール51を降下させて、半導体素子32の凸状外部接続端子35の突出部分を、ボンディング電極36(図7参照)上に設けられた導電部材41に接触させて、吸着ツール51により荷重を付与し、導電部材41を溶融させる。この結果、導電部材41は、凸状外部接続端子35の少なくとも突出部分を覆い、この導電部材41を介して、半導体素子32の凸状外部接続端子35と配線基板31のボンディング電極36(図7参照)とが接続される。
【0088】
一方、吸着ツール51を降下させて、凸状外部接続端子35を導電部材41に接触させる過程においては、配線基板31上に配設されたアンダーフィル材42は、半導体素子32により押し広げられて、半導体素子32と配線基板31との間隙部を流動し、最終的には、毛細管現象により半導体素子32の外周部分まで全面に亘って流動し、吸着ツール51の熱により硬化する。但し、本工程ではアンダーフィル材42を必ずしも完全に硬化させなくてもよい。
【0089】
このようにして、半導体素子32の凸状外部接続端子35と配線基板31のボンディング電極36(図7参照)とが接続されると同時に、半導体素子32がアンダーフィル材42を介して配線基板31に固着され、当該接続が維持される。かかる状態を図9(b)に示す。
【0090】
本工程で、吸着ツール51から付与される荷重は、半導体素子32の凸状外部接続端子35及び配線基板31のボンディング電極36(図7参照)の材質や構成、又はフリップチップ実装工法等に因るが、例えば、1つの凸状外部接続端子35当たり、約1gf乃至140gfと設定してもよい。また、本工程では、荷重、加熱の他に超音波を付与する方法や加熱させずに荷重と超音波を付与する方法を用いてもよい。
【0091】
ここで、配線基板31のソルダーレジスト層37に配設されたアンダーフィル材45の、本工程中の流動について図11乃至図14を参照して説明する。
【0092】
図11乃至図14の各図において、(a)は図7において点線で囲んだ部分を拡大して示す図であり、(b)は(a)の線A−Aにおける断面図であり、(c)は(a)の線B−Bにおける断面図であり、(d)は(a)の線C−Cにおける断面図である。
【0093】
また、(a)において、一点鎖線Xは、配線基板31にフェイスダウン状態で搭載される半導体素子32の外周領域を示し、一点鎖線Yは、配線基板31のボンディング電極36における半導体素子32(図9参照)の外部接続端子35の接続箇所を示す。
【0094】
更に、図11乃至図14の各図において矢印は、アンダーフィル材42の流動方向を示している。
【0095】
図9(a)に示す工程において、半導体素子32を吸着保持する吸着ツール51を降下させ、荷重を付与していくと、配線基板31のソルダーレジスト層37に配設されたアンダーフィル材42は、図11に示すように、配線基板31の略中央から外側へと押し広げられて流動し始める。
【0096】
時間の経過と共に、吸着ツール51による押し広げ及び毛細管現象によりアンダーフィル材42の流動が進行するが、ソルダーレジスト層37の開口部38の外周部分のうち、配線基板31の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されているため、アンダーフィル材42は、ソルダーレジスト層37の開口部38の外周部分であって配線基板31の中心側に位置する箇所のうち、より中心側に位置している箇所から、ソルダーレジスト層37の開口部38内に流入し始める。
【0097】
更に、時間が経過すると、図12に示すように、配線基板31の基材33上(図12においてαで示す箇所)に流入したアンダーフィル材42よりも遅れて、隣接する配線パターン34c上に流入したアンダーフィル材42が、配線基板31の基材31上(図12においてαで示す箇所)に先に流入したアンダーフィル材42よりも速い速度で流動する。
【0098】
配線パターン34とソルダーレジスト層37上を流動するアンダーフィル材42との間隔は、配線パターン34が設けられていない箇所、即ち、配線基板31の基材33とソルダーレジスト層37上を流動するアンダーフィル材42との間隔よりも短く、また、一般に液状接着剤の金属表面に対する濡れ速度は樹脂表面に対する濡れ速度よりも速いため、配線基板31の基材33上(図12においてαで示す箇所)に流入したアンダーフィル材42よりも遅れて隣接する配線パターン34c上に流入したアンダーフィル材42が、配線基板31の基材31上(図12においてαで示す箇所)に先に流入したアンダーフィル材42よりも速い速度で流動する。
【0099】
更に、時間が経過すると、図13に示すように、図13においてαで示す配線基板31の基材33上及び配線パターン34c上に流入したアンダーフィル材42の流動は進行すると共に、配線パターン34c上に流入したアンダーフィル材42よりも遅れて配線基板31の基材33上(図13においてβで示す箇所)に流入したアンダーフィル材42及び図13においてβで示す箇所を介して配線パターン34cに隣接する配線パターン34a上に更に遅れて流入したアンダーフィル材42の流動も進行する。
【0100】
このとき、図7において点線で囲んだ部分の中では配線パターン34cを流動するアンダーフィル材42の流動が最も進行している。
【0101】
また、上述した理由から、配線基板31の基材33上(図13においてβで示す箇所)に流入したアンダーフィル材42よりも遅れて隣接する配線パターン34a上に流入したアンダーフィル材42が、配線基板31の基材31上(図13においてβで示す箇所)に先に流入したアンダーフィル材42よりも速い速度で流動するため、配線基板31の基材33上(図13においてβで示す箇所)を流動するアンダーフィル材42の流動よりも、配線パターン34a上を流動するアンダーフィル材42の流動の方が僅かに進行している。
【0102】
よって、配線基板31の基材31上(図13においてβで示す箇所)においてはアンダーフィル材42の進行は進む一方、配線パターン34cを流動するアンダーフィル材42が配線基板31の基材31上(図13においてβで示す箇所)に流れ込み、更に、配線パターン34cを流動するアンダーフィル材42よりも遅れて配線パターン34aを流動するアンダーフィル材42が配線基板31の基材31上(図13においてβで示す箇所)に僅かに流れ込む。
【0103】
従来の構造では、図3に示すように、配線パターン2上では、配線パターン2が設けられていない箇所である配線基板10の基材1上よりも速くアンダーフィル材25の流動が進行すると共に、配線パターン2上を流動するアンダーフィル材25は、配線基板10の基材1上にも流れ込む。即ち、配線基板10の基材1上を流動するアンダーフィル材25は、その両側に位置する配線パターン2上を互いに同じ速度で流動するアンダーフィル材25の流動に引っ張られるように流動する。
【0104】
アンダーフィル材25の流動の進行に伴い、配線パターン2が設けられている箇所と配線パターン2が設けられていない隣接する箇所との間で発生するアンダーフィル材25の流動速度及び流動方向の差に起因して、開口部4において配線パターン2に隣接し基材1が露出した部分であって当該開口部4の開口縁部の近傍において、気泡B(図4参照)が形成されるおそれがある。
【0105】
これに対し、本例では、配線基板31の基材31上(図13においてβで示す箇所)においてはアンダーフィル材42の進行は進む一方、配線パターン34cを流動するアンダーフィル材42が、配線パターン34aを流動するアンダーフィル材42よりも配線基板31の基材31上(図13においてβで示す箇所)に多く流れ込むため、図13においてβで示す箇所のアンダーフィル材42において図4に示す気泡Bは発生し難い。
【0106】
また、仮に、かかる気泡Bが形成されても、配線パターン34cを流動するアンダーフィル材42が配線基板31の基材31上(図13においてβで示す箇所)に流れ込むため、当該気泡Bは、配線パターン34a側へ移動する。上述のように、配線パターン34aを流動するアンダーフィル材42の配線基板31の基材31上(図13においてβで示す箇所)への流れ込みは僅かであるため、配線パターン34a側へ移動した気泡Bは、配線パターン34a側で消滅される。
【0107】
更に、当該開口部38内で露出している配線パターン34は直線状に延在形成されているため、アンダーフィル材42は、直線状に形成されている配線パターン34に沿ってスムーズに流動することができ、仮にアンダーフィル材42内に気泡Bが発生しても当該流動時に気泡を容易に排出させることができる。
【0108】
ボンディング電極36の配列方向は、配線パターン34の延在方向と略垂直の方向となっている。即ち、開口部38内で露出している配線パターン34の延在方向は、半導体素子32の外周の辺に向かう方向と一致するため、仮にアンダーフィル材42内に気泡Bが発生しても当該気泡を容易に排出させることができる。
【0109】
また、本例では、開口部38の外周は、配線基板31にフェイスダウン状態で搭載される半導体素子32の外周領域Xよりも、配線基板31の外周側に形成されている。従って、仮にアンダーフィル材42内に気泡が発生しても当該気泡を容易に排出させることができる。
【0110】
更に、時間が経過すると、図14に示すように、アンダーフィル材42は、半導体素子32の外周部分に至るまで全面に流動し、半導体素子32の側面及び配線基板31の表面にも拡がり所謂フィレットFが形成され、最終的に吸着ツール51の熱により硬化する。
【0111】
このようにして、配線基板31の一方の主面上に、半導体素子32がフリップチップ(フェイスダウン)方式をもってアンダーフィル材42を介して搭載・固着され、半導体素子32の凸状外部接続端子35の少なくとも突出部分と、これに対応する前記配線基板31上のボンディング電極36(図7参照)とが、導電部材41によって共通に被覆され接続された構造が形成されると、次に、図10(c)に示すように、吸着ツール51による半導体素子32の吸着を解除して、吸着ツール51を上昇させる。
【0112】
なお、図9(b)に示す工程においてアンダーフィル材42を硬化させない場合又は完全に硬化させない場合は、図10(c)に示す工程の後に、恒温槽等により、例えば約30分乃至90分間、約120℃乃至180℃で加熱し、当該アンダーフィル材42を完全に硬化させる工程を追加してもよい。
【0113】
しかる後、複数個の半導体素子32が搭載・固着された配線基板31の他方の主面(裏面)に対し、錫(Sn)−銀(Ag)半田、或いは錫(Sn)−銀(Ag)−銅(Cu)半田等から成る半田ボール電極等の外部接続電極55を複数グリッド状に配設する。その後、ダイシングブレード等を用いて、配線基板31を、半導体素子32の搭載箇所を単位として切断し、個片化する。これにより、図10(d)に示す、配線基板31上に半導体素子32がフリップチップ方式をもって搭載された半導体装置30が形成される。
【0114】
尚、前記半導体素子32に対して必要に応じて、例えば前記個片化処理の前に、配線基板31の半導体素子32搭載面に対して樹脂封止処理を行う。かかる樹脂封止処理の後、半導体素子32の搭載箇所を単位として、配線基板31及び封止用樹脂部をその厚さ方向に切断分離して、樹脂封止され且つ個片化された半導体装置が形成される。
【0115】
ところで、上述の例では、ソルダーレジスト層37において、配線基板31の対向する短辺に沿って開口部38が形成され、当該開口部38の外周部分のうち、配線基板31の外周側に位置する箇所は、ボンディング電極36の配列方向と略平行に形成されているものの、開口部38の外周部分のうち、配線基板31の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に、所定の角度を有して折り曲がった形状を有する鋸の刃状に形成されている。
【0116】
しかしながら、本発明はかかる例に限定されず、開口部の形状は図15に示す形状であってもよい。ここで、図15は、本発明の第1の実施の形態の変形例(その1)に係る配線基板の構造を示す平面図である。なお、図15において、図7に示した箇所と同じ箇所には同じ番号を付し、その説明を省略する。また、図15において、一点鎖線Xは、配線基板31Aにフェイスダウン状態で搭載される半導体素子の外周領域を示している。
【0117】
図15に示す配線基板31Aでは、ソルダーレジスト層37において、配線基板31の対向する短辺に沿って、開口部38A−1乃至38A−3及び開口部38A−4乃至38A−6が形成されている。
【0118】
各開口部38−1乃至38A−6の外周部分のうち、配線基板31Aの中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に、所定の角度を有して折り曲がった形状を有し、各開口部38−1乃至38A−6の外周部分のうち、配線基板31の外周側に位置する箇所は、ボンディング電極36の配列方向に対して非平行な方向に、前記折り曲がった形状と略平行となる形状を有する。
【0119】
従って、各開口部38A−1乃至38A−6の外周部分のうち、配線基板31Aの中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されているため、図7に示す例と同様に、気泡Bの発生を抑制することができる。
【0120】
また、仮に、気泡Bが形成されても、上述のように、各開口部38−1乃至38A−6の外周部分の配線基板31の外周側に位置する箇所では、所定の角度を有して折り曲がった形状を有しているため、当該所定の角度が形成されている箇所(図15においてTで示す箇所)に、前記気泡Bを各開口部38−1乃至38A−6の外に逃すことができる。
【0121】
更に、各開口部38A−1乃至38A−6において、隣接する複数の配線パターン34が共通して部分的に露出されており、各配線パターン34の露出面積は等しい。従って、各配線パターン34上に導電部材41を形成する際に、その形成量を均一にすることができる。
【0122】
また、開口部の形状は図16に示す形状であってもよい。ここで、図16は、本発明の第1の実施の形態の変形例(その2)に係る配線基板の構造を示す平面図である。なお、図16においても、図7に示した箇所と同じ箇所には同じ番号を付し、その説明を省略する。また、図16において、一点鎖線Xは、配線基板31Bにフェイスダウン状態で搭載される半導体素子の外周領域を示している。
【0123】
図16に示す配線基板31Bは、凸状外部接続端子が主面の4辺に沿って形成されている半導体素子がフリップチップ実装される基板であり、開口部38Bが、ソルダーレジスト層37において環状に形成され、前記凸状外部接続端子が接続されるボンディング電極36の列が配線基板31Bの四辺に沿って部分的に露出している。
【0124】
開口部38Bの外周部分は、ボンディング電極36の配列方向と略平行に形成されているものの、開口部38Bの内周部分は、曲線状(本例では波形)に形成されている。
【0125】
このように、開口部38Bの内周は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されているため、図7に示す例と同様に、気泡Bの発生を抑制することができる。
【0126】
また、開口部の形状は図17に示す形状であってもよい。ここで、図17は、本発明の第1の実施の形態の変形例(その3)に係る配線基板の構造を示す平面図である。(b)は(a)において、点線で囲んだ部分を拡大した図である。
【0127】
なお、図17においても、図7に示した箇所と同じ箇所には同じ番号を付し、その説明を省略する。また、図17において、一点鎖線Xは、配線基板31Cにフェイスダウン状態で搭載される半導体素子の外周領域を示している。
【0128】
図17に示す配線基板31Cは、凸状外部接続端子が主面の4辺に沿って形成されている半導体素子がフリップチップ実装される基板であり、4つの開口部38C−1乃至38C−4が、配線基板31Cの四辺に沿ってそれぞれ形成されている。
【0129】
各開口部38C−1乃至38C−4の外周部分のうち、配線基板31Cの外周側に位置する箇所は、ボンディング電極36の配列方向と略平行に形成されているものの、開口部38C−1乃至38C−4の外周部分のうち、配線基板31の中心側に位置する箇所は、ステップ状に形成されている。各開口部38C−1乃至38C−4において、配線パターン34が、共通して部分的に露出されている。
【0130】
開口部38C−1乃至38C−4の外周部分のうち、配線基板31の中心側に位置する箇所の形状、即ち、ステップ形状について(b)を参照して詳述する。
【0131】
本例では、開口部38C−1乃至38C−4の外周部分のうち、配線基板31の中心側に位置する箇所であって配線パターン34上に位置している部分は、ボンディング電極36の配列方向と略平行に形成され、互いに隣接する配線パターン34間の基材33部分の上に位置している部分はボンディング電極36の配列方向と非平行に形成されており、そのため、ステップ形状が形成されている。かかる形状により、開口部38C内の隣接する配線パターン34に流入するアンダーフィル材42のタイミングを異ならしめることができる。
【0132】
但し、開口部38C−1乃至38C−4の外周部分のうち、配線基板31の中心側に位置する箇所であって、配線パターン34上に位置している部分の形状を、図18に示すように、図17(b)と反対の形状にしてもよい。
【0133】
即ち、図18に示す例では、開口部38C'の外周部分のうち、配線基板31の中心側に位置する箇所であって配線パターン34上に位置している部分は、ボンディング電極36の配列方向と非平行に形成されており、互いに隣接する配線パターン34間の基材33部分の上に位置している部分はボンディング電極36の配列方向と略平行に形成され、これにより、ステップ形状が形成されている。かかる形状により、開口部38C'内の隣接する配線パターン34に流入するアンダーフィル材42のタイミングを異ならしめることができる。
【0134】
このように、各開口部38C−1乃至38C−4の外周部分のうち、配線基板31の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されている部分を有するため、図7に示す例と同様に、気泡Bの発生を抑制することができる。
【0135】
更に、各開口部38C−1乃至38C−4において、共通して部分的に露出されている隣接する配線パターン34のそれぞれの露出面積は等しい。従って、各配線パターン34上に導電部材41を形成する際に、その形成量を均一にすることができる。
【0136】
要は、開口部38の外周部分のうち、配線基板31の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されている限り、その形状は問わず、例えば図7に示す例のように鋸の刃状であっても、図16に示す例のように波形であっても、図17及び図18に示す例のようにステップ状であってもよい。いずれの場合であっても、アンダーフィル材42内の気泡Bの発生を抑制することができる。
【0137】
[第2の実施の形態]
上述の本発明の第1の実施の形態では、半導体素子32を配線基板31に搭載する際に、予め配線基板31上にアンダーフィル材42を供給しておき、アンダーフィル材42を介しながら半導体素子32を配線基板31に搭載することによりアンダーフィル材42を押し広げると共に、毛細管現象により半導体素子32の全面領域にアンダーフィル材42を流動させて充填し、同時に半導体素子32を配線基板31に搭載する際に付与される熱によりアンダーフィル材42を硬化させる方法に用いられる配線基板31について説明した。
【0138】
しかしながら、本発明はかかる例に限定されず、半導体素子を配線基板に接続・搭載した後に、配線基板上における半導体素子の外周部近傍部にアンダーフィル材を塗布して半導体素子の全面領域にアンダーフィル材を流動させて充填し、しかる後加熱によりアンダーフィル材を硬化させる方法に用いられる配線基板についても適用することができ、これを以下、本発明の第2の実施の形態として説明する。
【0139】
図19は、本発明の第2の実施の形態に係る配線基板の構造を示す平面図である。
【0140】
なお、図19において、図7を参照して説明した説明に示した箇所と同じ箇所には同じ番号を付し、その説明を省略する。また、図19において、一点鎖線Xは、配線基板101にフェイスダウン状態で搭載される半導体素子の外周領域を示している。
【0141】
図19を参照するに、配線基板101の表面に形成されたソルダーレジスト層37に、列状に配設された複数のボンディング電極36の列に沿って連続的に開口した開口部102−1乃至102−3及び開口部102−4が、それぞれ配線基板101の4辺に沿って、形成されている。
【0142】
上述の第1の実施の形態では、開口部38の外周部分は、配線基板31に実装される半導体素子32の外周領域よりも、配線基板31の外周側に形成されているが、本実施の形態では、開口部102の外周部分は、配線基板101に実装される半導体素子32の外周領域よりも、配線基板101の中心側に形成されている。
【0143】
各開口部102−1乃至102−3の長手方向の外周部分は、配線基板101の中心側も外側も、いずれもボンディング電極36の配列方向と略平行に形成されている。
【0144】
一方、図19において配線基板101の左側に設けられた開口部102−4は、図7に示す開口部38と同様の形状を有する。即ち、当該開口部102−4の外周部分のうち、配線基板101の外周側に位置する箇所は、ボンディング電極36の配列方向と略平行に形成されているものの、開口部102−4の外周部分のうち、配線基板31の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に、所定の角度を有して折り曲がった形状を有する鋸の刃状に形成されている。
【0145】
各開口部102−1乃至102−3及び開口部102−4において、隣接する配線パターン34が、共通して部分的に露出されている。
【0146】
このような構造を有する配線基板101に半導体素子が接続・搭載されると、図20において黒色で示すように、当該配線基板101上における半導体素子の外周部近傍部にアンダーフィル材42が塗布される。
【0147】
即ち、図20(a)に示す例では、開口部102−2の外周側において、アンダーフィル材42が一点塗布され、図20(b)に示す例では、開口部102−2の外周側において、線を描くようにアンダーフィル材42が塗布される。
【0148】
配線基板101に塗布されたアンダーフィル材42は流動し始め、各開口部102−1乃至102−3及び開口部102−4に流入していく。このとき、アンダーフィル材42が塗布された箇所に近い箇所に形成された開口部102−1乃至102−3においては、当該アンダーフィル材42の流入速度は比較的高いため、当該アンダーフィル材42中での気泡の発生は生じにくいものの、アンダーフィル材42が塗布される側に対して最も遠い側にある配線基板101の辺のボンディング電極36の列の開口部には、低い流動速度でアンダーフィル材42が流入するため流動性が悪く当該アンダーフィル材42中に気泡が発生しやすい。
【0149】
しかしながら、本例では、当該開口部102−4の形状の外周部分のうち、配線基板101の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されているため、上述の本発明の第1の実施の形態において説明したように、アンダーフィル材42中での気泡の発生を抑制することができる。
【0150】
なお、開口部102−4の開口形状はかかる例に限定されず、開口部102−4の外周部分のうち、配線基板101の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されている限り、図16に示す例のように波形であっても、図17及び図18に示す例のようにステップ状であってもよい。
【0151】
次に、上述の構造を有する配線基板101への半導体素子32のフリップチップ実装する工程を説明する。図21及び図22は、図19に示す配線基板101への半導体素子32のフリップチップ実装する工程を説明するための図(その1)及び(その2)である。なお、図21及び図22においては、図19における配線基板101の線A−Aの断面図が示されており、かかる配線基板101に半導体素子32がフリップチップ実装される。
【0152】
先ず、図21(a)に示すように、配線基板101をボンディングステージ(図示せず)上に載置・固定する。
【0153】
このとき、上述のボンディングステージを加熱することにより配線基板101を、例えば約50℃乃至100℃に加熱しておいてもよい。
【0154】
また、配線基板101の配線パターン34のボンディング電極36(図19参照)には、予め導電部材41が、印刷法、転写法、蒸着法、化学反応析出法等により、被覆・形成されている。
【0155】
一方、半導体素子32を、半導体素子32の主面と配線基板101の主面とが平行になるようにして、その凸状外部接続端子35が形成された面を下にして、吸着孔50を有する吸着ツール51により吸着保持し、半導体素子32の凸状外部接続端子35と、配線基板101のボンディング電極36(図19参照)とを対向させて、位置合わせをする。
【0156】
次いで、吸着ツール51を降下させて、半導体素子32の凸状外部接続端子35の突出部分を、ボンディング電極36(図19参照)上に設けられた導電部材41に接触させて、吸着ツールにより荷重を付与し、導電部材41を溶融させる。この結果、導電部材41は、凸状外部接続端子35の少なくとも突出部分を覆い、この導電部材41を介して、半導体素子32の凸状外部接続端子35と配線基板101のボンディング電極36(図19参照)が接続される。かかる状態を、図21(b)に示す。
【0157】
本工程で、吸着ツール51から付与される荷重は、半導体素子32の凸状外部接続端子35及び配線基板101のボンディング電極36(図19参照)の材質や構成、又はフリップチップ実装工法等に因るが、例えば、1つの凸状外部接続端子35当たり、約1gf乃至140gfと設定してもよい。また、本工程では、荷重、加熱の他に超音波を付与する方法や加熱させずに荷重と超音波を付与する方法を用いてもよい。
【0158】
次いで、吸着ツール51による半導体素子32の吸着を解除して吸着ツール51を上昇させ、導電部材41を常温に降温すると、半導体素子32の配線基板31への搭載が完了する。
【0159】
その後、図22(c)に示すように、当該配線基板101上の半導体素子32と端部一辺の近傍、より具体的には、図19に示す開口部102−2の外側に一点(図20(a)参照)又は線状に(図20(b)参照)、ペースト状のアンダーフィル材45を不図示のディスペンサのノズル200から塗布する。
【0160】
なお、当該アンダーフィル材45を、塗布する前に、例えば約50℃乃至100℃に予め加熱しておいてもよい。また、当該アンダーフィル材45を塗布する際には、当該配線基板10及び半導体素子32を、例えば50℃乃至100℃に加熱しておいてもよい。当該加熱により、アンダーフィル材45の粘度は低下して、当該アンダーフィル材45を流動させる際の流動性を高めることができる。
【0161】
塗布されたアンダーフィル材42は、毛細管現象により配線基板101と半導体素子32との間隙部へ流動し、各開口部102−1乃至102−3及び開口部102−4に流入していく。このとき、アンダーフィル材42が塗布された箇所に近い箇所に形成された開口部102−1乃至102−3においては、当該アンダーフィル材42の流入速度は比較的高いため、アンダーフィル材42中で気泡の発生は生じにくい。また、本例では、当該開口部102−4の形状の外周部分のうち、配線基板101の中心側に位置する箇所は、ボンディング電極36の配列方向と異なる方向、即ち、ボンディング電極36の配列方向に対して非平行な方向に形成されているため、上述の本発明の第1の実施の形態において説明したように、開口部102−4においても、アンダーフィル材42中での気泡の発生を抑制することができる。
【0162】
時間が経過すると、アンダーフィル材42は、半導体素子32の外周部分に至るまで全面に流動し、半導体素子32の側面及び配線基板101の表面にも拡がり所謂フィレットFが形成される。
【0163】
その後、恒温槽等により、例えば約30分乃至90分間、約120℃乃至180℃で加熱し、当該アンダーフィル材42を完全に硬化させる。
【0164】
このようにして、配線基板101の一方の主面上に、半導体素子32がフリップチップ(フェイスダウン)方式をもって搭載・固着された構造が形成される。
【0165】
しかる後、複数個の半導体素子32が搭載・固着された配線基板101の他方の主面(裏面)に対し、錫(Sn)−銀(Ag)半田、或いは錫(Sn)−銀(Ag)−銅(Cu)半田等から成る半田ボール電極等の外部接続電極55を複数グリッド状に配設する。その後、ダイシングブレード等を用いて、配線基板101を、半導体素子32の搭載箇所を単位として切断し、個片化する。これにより、図23に示す、配線基板101上に半導体素子32がフリップチップ方式をもって搭載された半導体装置100が形成される。
【0166】
尚、前記半導体素子32に対して必要に応じて、例えば前記個片化処理の前に、配線基板101の半導体素子32搭載面に対して樹脂封止処理を行う。かかる樹脂封止処理の後、半導体素子32の搭載箇所を単位として、配線基板101及び封止用樹脂部をその厚さ方向に切断分離して、樹脂封止され且つ個片化された半導体装置が形成される。
【0167】
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
【0168】
例えば、上述の本発明の第1の実施の形態では、図11等に示すように、開口部38の外周部分を画定するレジスト層37の端部は配線基板31と垂直な方向に形成され、レジスト層37の開口部38の開口面積は、レジスト層37の厚さ方向において均一となっているが、本発明はかかる例に限定されず、図24に示す構造であってもよい。
【0169】
ここで、図24は、開口部38の外周部分を画定するレジスト層37の端部の形状の他の例を説明するための図であり、(a)は図7において点線で囲んだ部分を拡大して示す図であり、(b)は(a)の線A−Aにおける断面図であり、(c)は(a)の線B−Bにおける断面図であり、(d)は(a)の線C−Cにおける断面図である。
【0170】
図24を参照するに、本例では、開口部38Dの外周部分を画定するレジスト層37Dの端部は、その断面の形状が上広がりのテーパ形状に形成されており、レジスト層37Dの開口部38Dの開口面積は、レジスト層37Dの厚さ方向において広がるように形成されている。
【0171】
当該開口部38Dの外形形状と相俟って、かかる構造により、レジスト層37Dの開口部38D内に、アンダーフィル材42をスムーズに流入させることができ、配線基板38の中心側に位置するソルダーレジスト層37Dの開口端部(際部)の近傍において、アンダーフィル材42中に気泡が発生することを抑制することができる。
【0172】
特に、断面がテーパ形状となっているレジスト層37Dの端部の傾斜角度は、より小さい角度であることが望ましい。より小さい角度であれば。アンダーフィル材42を、配線基板31の基材33とレジスト層37Dの端面との間で確実に埋め込むことができ、当該箇所における気泡の発生・巻き込みを抑制することができるからである。
【0173】
なお、図24に示す構造を本発明の第2の実施の形態に適用することができることは言うまでもない。
【0174】
以上の説明に関し、更に以下の項を開示する。
(付記1)
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が実装され、接着剤を介して前記電子部品が固着される配線基板であって、
前記電子部品が実装される面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする配線基板。
(付記2)
付記1記載の配線基板であって、
前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所は、所定の角度を有して折り曲がった形状を有することを特徴とする配線基板。
(付記3)
付記1記載の配線基板であって、
前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所は、曲線形状を有することを特徴とする配線基板。
(付記4)
付記1記載の配線基板であって、
前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所は、ステップ形状を有することを特徴とする配線基板。
(付記5)
付記1乃至4いずれか一項記載の配線基板であって、
前記開口部内で露出している前記配線パターンのそれぞれの露出面積は、互いに略等しいことを特徴する配線基板。
(付記6)
付記1乃至5いずれか一項記載の配線基板であって、
前記開口部内で露出している前記配線パターンは、直線状に延在形成されていることを特徴する配線基板。
(付記7)
付記6記載の配線基板であって、
前記電極の配列方向は、前記配線パターンの延在形成方向と略垂直の方向であることを特徴とする配線基板。
(付記8)
付記1乃至7いずれか一項記載の配線基板であって、
前記電極の幅は、前記電極以外の前記配線パターンの箇所の幅よりも幅広に形成されていることを特徴とする配線基板。
(付記9)
付記1乃至8いずれか一項記載の配線基板であって、
前記開口部は、前記絶縁膜に環状に形成され、
前記電極の列が、当該配線基板の四辺に沿って露出していることを特徴とする配線基板。
(付記10)
付記1乃至9いずれか一項記載の配線基板であって、
前記配線パターン上には導電部材が設けられ、
前記導電部材を介して、前記電子部品の前記外部接続端子と対応する当該配線基板の前記電極とが接続されることを特徴とする配線基板。
(付記11)
付記1乃至10いずれか一項記載の配線基板であって、
前記開口部の外周部分は、当該配線基板に実装される前記電子部品の外周領域よりも、当該配線基板の外周側に形成されていることを特徴とする配線基板。
(付記12)
付記1乃至10いずれか一項記載の配線基板であって、
前記開口部は、前記電子部品と当該配線基板とを固着する前記接着剤が塗布される側に対して最も遠い側に位置する当該配線基板の辺に沿って形成されていることを特徴とする配線基板。
(付記13)
付記1乃至12いずれか一項記載の配線基板であって、
前記開口部の前記外周部分を画定する前記絶縁膜の端部の断面形状は、上広がりのテーパ形状であることを特徴とする配線基板。
(付記14)
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される電子部品の実装構造であって、
前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする電子部品の実装構造。
(付記15)
付記14記載の電子部品の実装構造であって、
前記配線パターン上には導電部材が設けられ、
前記導電部材を介して前記電子部品の前記外部接続端子と対応する前記配線基板の前記電極とが接続されることを特徴とする電子部品の実装構造。
(付記16)
付記14又は15記載の電子部品の実装構造であって、
前記開口部の外周部分は、前記配線基板に実装される前記電子部品の外周領域よりも、前記配線基板の外周側に形成されていることを特徴とする電子部品の実装構造。
(付記17)
付記14又は15記載の電子部品の実装構造であって、
前記開口部は、前記電子部品と前記配線基板とを固着する前記接着剤が塗布される側に対して最も遠い側に位置する前記配線基板の辺に沿って形成されていることを特徴とする電子部品の実装構造。
(付記18)
付記14乃至17いずれか一項記載の電子部品の実装構造であって、
前記開口部の前記外周部分を画定する前記絶縁膜の端部の断面形状は、上広がりのテーパ形状であることを特徴とする電子部品の実装構造。
(付記19)
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される半導体装置であって、
前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする半導体装置。
(付記20)
付記19記載の半導体装置であって、
前記配線パターン上には導電部材が設けられ、
前記導電部材を介して前記電子部品の前記外部接続端子と対応する前記配線基板の前記電極とが接続されることを特徴とする半導体装置。
【図面の簡単な説明】
【0175】
【図1】半導体素子がフリップチップ実装される従来の配線基板の構造を示す平面図である。
【図2】図1に示す配線基板10に半導体素子をフリップチップ実装する工程を説明するための図(その1)である。
【図3】図1に示す配線基板10に半導体素子をフリップチップ実装する工程を説明するための図(その2)である。
【図4】図1に示す配線基板10に半導体素子をフリップチップ実装する工程を説明するための図(その3)である。
【図5】図1に示す配線基板10に半導体素子をフリップチップ実装する工程を説明するための図(その4)である。
【図6】本発明の第1の実施の形態に係る配線基板への半導体素子の実装構造の要部を示す図である。
【図7】図6に示す配線基板の構造を示す平面図である。
【図8】図7において点線で囲んだ部分の構造を示す図である。
【図9】図7に示す配線基板への半導体素子のフリップチップ実装する工程を説明するための図である。
【図10】図7に示す配線基板に半導体素子がフリップチップ実装された半導体装置を示す図である。
【図11】図7に示す配線基板への半導体素子のフリップチップ実装する工程におけるアンダーフィル材の流動について説明するための図(その1)である。
【図12】図7に示す配線基板への半導体素子のフリップチップ実装する工程におけるアンダーフィル材の流動について説明するための図(その2)である。
【図13】図7に示す配線基板への半導体素子のフリップチップ実装する工程におけるアンダーフィル材の流動について説明するための図(その3)である。
【図14】図7に示す配線基板への半導体素子のフリップチップ実装する工程におけるアンダーフィル材の流動について説明するための図(その4)である。
【図15】本発明の第1の実施の形態の変形例(その1)に係る配線基板の構造を示す平面図である。
【図16】本発明の第1の実施の形態の変形例(その2)に係る配線基板の構造を示す平面図である。
【図17】本発明の第1の実施の形態の変形例(その3)に係る配線基板の構造を示す平面図である。
【図18】図17に示す例の変形例に係る配線基板の部分拡大図である。
【図19】本発明の第2の実施の形態に係る配線基板の構造を示す平面図である。
【図20】図19に示す配線基板へのアンダーフィル材の塗布を説明するための図である。
【図21】図19に示す配線基板への半導体素子のフリップチップ実装する工程を説明するための図(その1)である。
【図22】図19に示す配線基板への半導体素子のフリップチップ実装する工程を説明するための図(その2)である。
【図23】図19に示す配線基板に半導体素子がフリップチップ実装された半導体装置を示す図である。
【図24】開口部の外周部分を画定するレジスト層の端部の形状の他の例を説明するための図である。
【符号の説明】
【0176】
30、100 半導体装置
31、101 配線基板
32 半導体素子
34 配線パターン
35 凸状外部接続端子
36 ボンディング電極
37、37D ソルダーレジスト層
38、38A、38B、38C、38D、102 開口部
41 導電部材
42 アンダーフィル材
X 半導体素子32の外周領域
【特許請求の範囲】
【請求項1】
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が実装され、接着剤を介して前記電子部品が固着される配線基板であって、
前記電子部品が実装される面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする配線基板。
【請求項2】
請求項1記載の配線基板であって、
前記開口部内で露出している前記配線パターンのそれぞれの露出面積は、互いに略等しいことを特徴する配線基板。
【請求項3】
請求項1又は2記載の配線基板であって、
前記開口部内で露出している前記配線パターンは、直線状に延在形成されていることを特徴する配線基板。
【請求項4】
請求項3記載の配線基板であって、
前記電極の配列方向は、前記配線パターンの延在形成方向と略垂直の方向であることを特徴とする配線基板。
【請求項5】
請求項1乃至4いずれか一項記載の配線基板であって、
前記開口部は、前記電子部品と当該配線基板とを固着する前記接着剤が塗布される側に対して最も遠い側に位置する当該配線基板の辺に沿って形成されていることを特徴とする配線基板。
【請求項6】
請求項1乃至5いずれか一項記載の配線基板であって、
前記開口部の前記外周部分を画定する前記絶縁膜の端部の断面形状は、上広がりのテーパ形状であることを特徴とする配線基板。
【請求項7】
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される電子部品の実装構造であって、
前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする電子部品の実装構造。
【請求項8】
請求項7記載の電子部品の実装構造であって、
前記配線パターン上には導電部材が設けられ、
前記導電部材を介して前記電子部品の前記外部接続端子と対応する前記配線基板の前記電極とが接続されることを特徴とする電子部品の実装構造。
【請求項9】
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される半導体装置であって、
前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする半導体装置。
【請求項10】
請求項9記載の半導体装置であって、
前記配線パターン上には導電部材が設けられ、
前記導電部材を介して前記電子部品の前記外部接続端子と対応する前記配線基板の前記電極とが接続されることを特徴とする半導体装置。
【請求項1】
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が実装され、接着剤を介して前記電子部品が固着される配線基板であって、
前記電子部品が実装される面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち当該配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする配線基板。
【請求項2】
請求項1記載の配線基板であって、
前記開口部内で露出している前記配線パターンのそれぞれの露出面積は、互いに略等しいことを特徴する配線基板。
【請求項3】
請求項1又は2記載の配線基板であって、
前記開口部内で露出している前記配線パターンは、直線状に延在形成されていることを特徴する配線基板。
【請求項4】
請求項3記載の配線基板であって、
前記電極の配列方向は、前記配線パターンの延在形成方向と略垂直の方向であることを特徴とする配線基板。
【請求項5】
請求項1乃至4いずれか一項記載の配線基板であって、
前記開口部は、前記電子部品と当該配線基板とを固着する前記接着剤が塗布される側に対して最も遠い側に位置する当該配線基板の辺に沿って形成されていることを特徴とする配線基板。
【請求項6】
請求項1乃至5いずれか一項記載の配線基板であって、
前記開口部の前記外周部分を画定する前記絶縁膜の端部の断面形状は、上広がりのテーパ形状であることを特徴とする配線基板。
【請求項7】
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される電子部品の実装構造であって、
前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする電子部品の実装構造。
【請求項8】
請求項7記載の電子部品の実装構造であって、
前記配線パターン上には導電部材が設けられ、
前記導電部材を介して前記電子部品の前記外部接続端子と対応する前記配線基板の前記電極とが接続されることを特徴とする電子部品の実装構造。
【請求項9】
複数の外部接続端子が形成された面を下向きにしたフェイスダウン状態で電子部品が配線基板に実装され、接着剤を介して前記電子部品が前記配線基板に固着される半導体装置であって、
前記電子部品が実装される前記配線基板の面には、絶縁膜が形成され、
前記電子部品の前記外部接続端子が接続される電極を備えた複数の隣接する配線パターンを共通して部分的に開口するように、開口部が前記絶縁膜に形成されており、
前記開口部の外周部分のうち前記配線基板の中心側に位置する箇所において、前記開口部の端面は、前記配線パターンが延在する方向に対して斜め方向に形成されていることを特徴とする半導体装置。
【請求項10】
請求項9記載の半導体装置であって、
前記配線パターン上には導電部材が設けられ、
前記導電部材を介して前記電子部品の前記外部接続端子と対応する前記配線基板の前記電極とが接続されることを特徴とする半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【公開番号】特開2008−235365(P2008−235365A)
【公開日】平成20年10月2日(2008.10.2)
【国際特許分類】
【出願番号】特願2007−69346(P2007−69346)
【出願日】平成19年3月16日(2007.3.16)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成20年10月2日(2008.10.2)
【国際特許分類】
【出願日】平成19年3月16日(2007.3.16)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]