配線板及びその製造方法
【課題】配線板に電子部品が内蔵されている場合でも、スパークテストを実施できる配線板及び配線板の製造方法を提供する。
【解決手段】配線板１０は、第１電極３００Ａと第２電極３００Ｂとを有する電子部品３００と、第１絶縁層１００及び電子部品３００の上方に形成される第２絶縁層２０７と、第２絶縁層２０７上に形成され、第１電極３００Ａに接続される第１配線４１１ａと、第２電極３００Ｂに接続される第２配線４１１ｂと、第１配線４１１ａと第２配線４１１ｂとの線間にある第３配線４１１ｃとを含む第３導体パターン４１１と、第１配線４１１ａに接続される第１の検査用パッドＰ１と、第２配線４１１ｂに接続される第２の検査用パッドと、第３配線４１１ｃに接続される第３の検査用パッドとを備える。
【解決手段】配線板１０は、第１電極３００Ａと第２電極３００Ｂとを有する電子部品３００と、第１絶縁層１００及び電子部品３００の上方に形成される第２絶縁層２０７と、第２絶縁層２０７上に形成され、第１電極３００Ａに接続される第１配線４１１ａと、第２電極３００Ｂに接続される第２配線４１１ｂと、第１配線４１１ａと第２配線４１１ｂとの線間にある第３配線４１１ｃとを含む第３導体パターン４１１と、第１配線４１１ａに接続される第１の検査用パッドＰ１と、第２配線４１１ｂに接続される第２の検査用パッドと、第３配線４１１ｃに接続される第３の検査用パッドとを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサ等の電子部品を内蔵する配線板、及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の高性能化、小型化の進展にともない、電子機器の内部に実装される配線板の高機能化、高集積化の要請が高くなってきている。そこで、コンデンサ等の電子部品を内蔵した電子部品内蔵配線板が、特許文献１等に開示されている。特許文献１には、開口部が形成された基板と、開口部に収容されるコンデンサと、基板及びコンデンサの上に形成される絶縁層と、絶縁層上に形成される導体層と、を有する電子部品内蔵配線板が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２６６１９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような電子部品内蔵配線板では、配線板の絶縁信頼性を検査するために、互いに絶縁された配線間に高電圧（例えば１００Ｖ）を印加する線間絶縁試験（スパークテスト）を実施するのが好ましい。しかし、特許文献１に開示された電子部品内蔵配線板においては、電子部品に接続されている配線と配線との間には、電子部品の耐圧以上の電圧を印加することができない。このため、当該配線と配線との間では、スパークテストを実施することができない。
【０００５】
本発明は、上述の事情の下になされたもので、配線板に電子部品が内蔵されている場合でも、スパークテストを実施することができる配線板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の第１の観点に係る配線板は、
開口部を有する第１絶縁層と、
前記開口部に収容され、第１電極と第２電極とを有する電子部品と、
前記第１絶縁層及び前記電子部品の上方に形成される第２絶縁層と、
前記第２絶縁層上に形成され、前記第１電極に接続される第１配線と、前記第２電極に接続される第２配線と、前記第１配線と前記第２配線との線間にある第３配線とを含む導体層と、
前記第１配線に接続される第１の検査用パッドと、
前記第２配線に接続される第２の検査用パッドと、
前記第３配線に接続される第３の検査用パッドと、
を備える。
【０００７】
前記電子部品は、チップコンデンサであることが好ましい。
【０００８】
前記第１配線、前記第２配線及び前記第３配線は、絶縁材によって被覆されていることが好ましい。
【０００９】
前記チップコンデンサを複数有し、各チップコンデンサに対応する前記第１の検査用パッド、前記第２の検査用パッド及び前記第３の検査用パッドの組をそれぞれ有することが好ましい。
【００１０】
前記チップコンデンサを複数有し、該複数のチップコンデンサに共通の前記第１の検査用パッド、前記第２の検査用パッド及び前記第３の検査用パッドを有することが好ましい。
【００１１】
前記線間の最小幅は、１００μｍ以下であることが好ましい。
【００１２】
前記開口部は、レーザにより形成されていることが好ましい。
【００１３】
前記第１配線、前記第２配線及び前記第３配線の厚みは、１０μｍ以上１００μｍ以下であることが好ましい。
【００１４】
また、上記目的を達成するために、本発明の第２の観点に係る配線板の製造方法は、
絶縁材料からなる基板を用意することと、
前記基板に開口部を形成することと、
前記開口部に第１電極と第２電極とを有する電子部品を収容することと、
前記基板と前記電子部品の上方に絶縁層を形成することと、
前記絶縁層上に第１配線及び第２配線を形成することと、
前記第１配線と前記第２配線との線間に第３配線を形成することと、
前記第１電極を前記第１配線に接続することと、
前記第２電極を前記第２配線に接続することと、
前記第１配線に接続される第１の検査用パッドを形成することと、
前記第２配線に接続される第２の検査用パッドを形成することと、
前記第３配線に接続される第３の検査用パッドを形成することと、
前記第１の検査用パッドと前記第３の検査用パッドとを使って検査することと、
前記第２の検査用パッドと前記第３の検査用パッドとを使って検査することと、
を含む。
【００１５】
前記基板と前記電子部品の上方に絶縁層を形成する際に、前記基板と前記電子部品の隙間に前記絶縁層を構成する絶縁体を流し込むことが好ましい。
【発明の効果】
【００１６】
本発明に係る配線板及び配線板の製造方法によれば、電子部品の第１電極に接続される第１配線と、電子部品の第２電極に接続される第２配線と、第１配線と第２配線との線間にある第３配線と、第１配線に接続される第１の検査用パッドと、第２配線に接続される第２の検査用パッドと、第３配線に接続される第３の検査用パッドとを備えることから、第１の検査用パッドと第３の検査用パッドとの間、第２の検査用パッドと第３の検査用パッドとの間で、スパークテストを実施することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態１に係る配線板の断面図である。
【図２Ａ】実施形態１に係る配線板の導体層部分を示す部分平面図である。
【図２Ｂ】実施形態１に係る配線板の表面を示す部分平面図である。
【図３】実施形態１に係る配線板の等価回路図である。
【図４】実施形態１に係る配線板の製造方法を示すフローチャートである。
【図５】実施形態１に係る配線板の製造方法の第１の工程を説明するための図である。
【図６】図５の工程の後の第２の工程を説明するための図である。
【図７】図６の工程の後の第３の工程を説明するための図である。
【図８】図７の工程の後の第４の工程を説明するための図である。
【図９】図８の工程の後の第５の工程を説明するための図である。
【図１０】図９の工程の後の第６の工程を説明するための図である。
【図１１】図１０の工程の後の第７の工程を説明するための図である。
【図１２】図１１の工程の後の第８の工程を説明するための図である。
【図１３】図１２の工程の後の第９の工程を説明するための図である。
【図１４】図１３の工程の後の第１０の工程を説明するための図である。
【図１５】図１４の工程の後の第１１の工程を説明するための図である。
【図１６】図１５の工程の後の第１２の工程を説明するための図である。
【図１７】図１６の工程の後の第１３の工程を説明するための図である。
【図１８】図１７の工程の後の第１４の工程を説明するための図である。
【図１９】図１８の工程の後の第１５の工程を説明するための図である。
【図２０】図１９の工程の後の第１６の工程を説明するための図である。
【図２１】図２０の工程の後の第１７の工程を説明するための図である。
【図２２】図２１の工程の後の第１８の工程を説明するための図である。
【図２３】図２２の工程の後の第１９の工程を説明するための図である。
【図２４】図２３の工程の後の第２０の工程を説明するための図である。
【図２５Ａ】実施形態１に係る配線板の等価回路図である。
【図２５Ｂ】実施形態１に係る配線板の第２の例を示す等価回路図である。
【図２５Ｃ】実施形態１に係る配線板の第３の例を示す等価回路図である。
【図２６】本発明の実施形態２に係る配線板の断面図である。
【図２７】実施形態２に係る配線板の製造方法の第１の工程を説明するための図である。
【図２８】図２７の工程の後の第２の工程を説明するための図である。
【図２９】図２８の工程の後の第３の工程を説明するための図である。
【図３０】図２９の工程の後の第４の工程を説明するための図である。
【図３１】図３０の工程の後の第５の工程を説明するための図である。
【図３２】図３１の工程の後の第６の工程を説明するための図である。
【図３３】図３２の工程の後の第７の工程を説明するための図である。
【図３４】図３３の工程の後の第８の工程を説明するための図である。
【図３５】図３４の工程の後の第９の工程を説明するための図である。
【図３６】図３５の工程の後の第１０の工程を説明するための図である。
【図３７】図３６の工程の後の第１１の工程を説明するための図である。
【図３８】図３７の工程の後の第１２の工程を説明するための図である。
【図３９】図３８の工程の後の第１３の工程を説明するための図である。
【図４０】図３９の工程の後の第１４の工程を説明するための図である。
【図４１】図４０の工程の後の第１５の工程を説明するための図である。
【図４２】図４１の工程の後の第１５の工程を説明するための図である。
【図４３】本発明の実施形態３に係る配線板の断面図である。
【図４４】実施形態３に係る配線板の製造方法の第１の工程を説明するための図である。
【図４５】図４４の工程の後の第２の工程を説明するための図である。
【図４６】図４５の工程の後の第３の工程を説明するための図である。
【図４７】図４６の工程の後の第４の工程を説明するための図である。
【図４８Ａ】図４７の工程の後の第５の工程で用いられるコンデンサユニットを説明するための平面図である。
【図４８Ｂ】コンデンサユニットを説明するための断面図である。
【図４９】図４７の工程の後の第５の工程を説明するための図である。
【図５０】図４９の工程の後の第６の工程を説明するための図である。
【図５１】図５０の工程の後の第７の工程を説明するための図である。
【図５２】図５１の工程の後の第８の工程を説明するための図である。
【図５３】図５２の工程の後の第９の工程を説明するための図である。
【図５４】図５３の工程の後の第１０の工程を説明するための図である。
【図５５】図５４の工程の後の第１１の工程を説明するための図である。
【図５６】図５５の工程の後の第１２の工程を説明するための図である。
【図５７】図５６の工程の後の第１３の工程を説明するための図である。
【図５８】図５７の工程の後の第１４の工程を説明するための図である。
【図５９】図５８の工程の後の第１５の工程を説明するための図である。
【図６０】図５９の工程の後の第１６の工程を説明するための図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態を、図面を参照しつつ詳細に説明する。なお、説明にあたっては、相互に直交するＸ軸、Ｙ軸及びＺ軸からなる座標系を用いる。
【００１９】
本発明の実施形態においては、孔は貫通孔に限られず、非貫通の孔も含めて、孔という。孔には、スルーホール及びビアホールが含まれる。以下、スルーホール内（壁面）に形成される導体をスルーホール導体、ビアホール内（壁面または底面）に形成される導体をビア導体という。
【００２０】
また、めっきとは、金属や樹脂などの表面に層状に導体（例えば金属）を析出させることと、析出した導体（例えば金属層）をいう。めっきには、無電解めっきや電解めっき等の湿式めっきのほか、ＰＶＤ（Physical Vapor Deposition）やＣＶＤ（Chemical Vapor Deposition）等の乾式めっきも含まれる。
【００２１】
（実施形態１）
実施形態１に係る配線板１０は、図１に示されるように、基板１００（第１絶縁層）と、基板１００に収容された電子部品３００と、基板１００の上下面に形成された第１導体パターン２０１、第２導体パターン２０２及び第２絶縁層２０７，２０８と、第２絶縁層２０７，２０８の表面にそれぞれ形成された第３導体パターン４１１、第４導体パターン４１２と、第２絶縁層２０７，２０８の表面にそれぞれ形成されたソルダーレジスト層４０１，４０２と、を有する。実施形態１の配線板１０は、矩形板状のリジッド配線板である。ただし、配線板１０は、フレキシブル配線板であってもよい。
【００２２】
基板１００は、第１絶縁層を形成し、例えばガラスクロス（心材）にエポキシ樹脂を含浸させたもの（以下、「ガラエポ」という。）からなる。基板１００の内部には、電子部品３００としての積層セラミックコンデンサ（ＭＬＣＣ）が収容される。基板１００の中央部には、電子部品３００が収容されるキャビティＲ１００が形成される。なお、キャビティＲ１００は必ずしも基板１００の中央に位置していなくてもよい。
【００２３】
また、基板１００を貫通して、２つのスルーホール１０３Ａａ，１０３Ｂａが設けられており、スルーホール１０３Ａａ，１０３Ｂａの内部には、スルーホール導体１０３Ａ，１０３Ｂがそれぞれ設けられる。スルーホール導体１０３Ａ，１０３Ｂは、銅めっきからなる。これらのスルーホール導体１０３Ａ，１０３Ｂは、第１導体パターン２０１と第２導体パターン２０２とを電気的に接続する。
【００２４】
第２絶縁層２０７は、第１導体パターン２０１及び電子部品３００の上面を覆うように形成される。第２絶縁層２０７は、例えば硬化したプリプレグからなる。そして、第１導体パターン２０１と、当該第２絶縁層２０７の上面に形成される第３導体パターン４１１とを電気的に絶縁する。この第２絶縁層２０７の厚さは、１０〜６０μｍである。
【００２５】
プリプレグは、例えばグラスファイバまたはアラミドファイバに、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、またはアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を含浸させることにより形成される。
【００２６】
第２絶縁層２０７には、複数のビアホール２１１が形成される。ビアホール２１１の内部には、ビア導体３０５が形成される。このビア導体３０５は、銅めっきからなる。このビア導体３０５によって、第１導体パターン２０１と、第３導体パターン４１１とが接続される。また、ビア導体３０５によって、電子部品３００の第１電極３００Ａと第１配線４１１ａ、電子部品３００の第２電極３００Ｂと第２配線４１１ｂとが、それぞれ接続される。
【００２７】
第３導体パターン４１１は、第２絶縁層２０７の上面（＋Ｚ側の面）に形成される。第３導体パターン４１１は、厚さが５〜３０μｍで、所定の形状にパターニングされる。第３導体パターン４１１は、第１配線４１１ａと、第２配線４１１ｂと、第３配線４１１ｃとを備える。第３配線４１１ｃは、第１配線４１１ａと第２配線４１１ｂとの間に形成される。
【００２８】
第２絶縁層２０８は、第２導体パターン２０２及び電子部品３００の下面を覆うように形成される。第２絶縁層２０８は、第２絶縁層２０７と同様に、例えば硬化したプリプレグからなる。そして、第２導体パターン２０２と、当該第２絶縁層２０８の下面に形成される第４導体パターン４１２とを電気的に絶縁する。この第２絶縁層２０８の厚さは、１０〜６０μｍである。
【００２９】
第２絶縁層２０８には、複数のビアホール２１２が形成される。ビアホール２１２の内部には、ビア導体３０６が形成される。このビア導体３０６は、銅めっきからなる。このビア導体３０６によって、第２導体パターン２０２及び電子部品３００の第１電極３００Ａ、電子部品３００の第２電極３００Ｂと、第４導体パターン４１２とが、それぞれ接続される。第４導体パターン４１２は、第２絶縁層２０８の下面（−Ｚ側の面）に形成される。第４導体パターン４１２は、厚さが５〜３０μｍで、所定の形状にパターニングされる。
【００３０】
なお、第４導体パターン４１２のうち第４導体パターン４１２ａは、電子部品３００の第１電極３００Ａを介して、第３導体パターン４１１のうち第１配線４１１ａと電気的に接続される。第４導体パターン４１２のうち第４導体パターン４１２ｂは、電子部品３００の第２電極３００Ｂを介して、第３導体パターン４１１のうち第２配線４１１ｂと電気的に接続される。
【００３１】
第２絶縁層２０７，２０８の材料としては、プリプレグに代えて、液状またはフィルム状の熱硬化性樹脂や熱可塑性樹脂、さらにはＲＣＦ（Resin Coated copper Foil）を用いることもできる。ここで、熱硬化性樹脂としては、例えばエポキシ樹脂、イミド樹脂（ポリイミド）、ＢＴ樹脂、アリル化フェニレンエーテル樹脂、アラミド樹脂などを用いることができる。また、熱可塑性樹脂としては、例えば液晶ポリマー（ＬＣＰ）、ＰＥＥＫ樹脂、ＰＴＦＥ樹脂（フッ素樹脂）などを用いることができる。これらの材料は、例えば絶縁性、誘電特性、耐熱性、機械的特性等の観点から、必要性に応じて選ぶことが望ましい。また、上記樹脂には、添加剤として、硬化剤、安定剤、フィラーなどを含有させることもできる。
【００３２】
ソルダーレジスト層４０１は、第２絶縁層２０７を覆うように形成される。ソルダーレジスト層４０２は、第２絶縁層２０８を覆うように形成される。ソルダーレジスト層４０１，４０２は、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、または紫外線硬化性の樹脂等からなる。
【００３３】
ソルダーレジスト層４０１には、第３導体パターン４１１を配線板１０に実装される電子部品等と接続するための複数の開口部４２１が形成される。そして、開口部４２１の内部には、第３導体パターン４１１の表面を被覆する、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層５０１が形成される。配線板１０に実装される電子部品の端子は、耐食層５０１に半田（図示せず）を介して接続される。
【００３４】
実施形態１においては、第１配線４１１ａの所定位置に開口部４２１が形成され、スパークテスト等の検査を実施するための第１の検査用パッドＰ１となる。同様に、第２配線４１１ｂの所定位置に開口部４２１が形成され、図示しない第２の検査用パッドとなる。同様に、第３配線４１１ｃの所定位置に開口部４２１が形成され、図示しない第３の検査用パッドとなる。これらの第１の検査用パッドＰ１、図示しない第２の検査用パッド、図示しない第３の検査用パッドは、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層５０１によって保護される。
【００３５】
ソルダーレジスト層４０２には、第４導体パターン４１２を配線板１０に実装される電子部品等と接続するための複数の開口部４２２が形成される。そして、開口部４２２の内部には、第４導体パターン４１２の表面を被覆する、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層５０２が形成される。配線板１０に実装される電子部品の端子は、耐食層５０２に半田（図示せず）を介して接続される。
【００３６】
次に、第１配線４１１ａ、第２配線４１１ｂ、第３配線４１１ｃの具体的な形状について、図２Ａを参照して説明する。図２Ａは、配線板１０の上側（＋Ｚ側）に形成された配線パターンを示す部分平面図である。
【００３７】
第２配線４１１ｂは、図２Ａに示される屈曲した形状を有しており、第２絶縁層２０７の上に形成される。第２配線４１１ｂの外周に沿って、ほぼ一定の幅の隙間２０７ａを空けて、第３配線４１１ｃが形成される。隙間２０７ａの幅は、２０μｍ〜１００μｍである。第３配線４１１ｃの外周に沿って、ほぼ一定の幅の隙間２０７ｂを空けて、第１配線４１１ａが形成される。隙間２０７ｂの幅は、２０μｍ〜１００μｍである。第１配線４１１ａの外周は、略長方形状である。
【００３８】
第２配線４１１ｂの一部は、図１に示される電子部品３００の直上に設けられる。したがって、隙間２０７ａの一部、第３配線４１１ｃの一部、隙間２０７ｂの一部も、電子部品３００の直上またはその近傍に設けられる。これによって、後述するスパークテストにおいて、電子部品３００の近傍の絶縁信頼性を試験することができる。
【００３９】
図２Ｂは、実施形態１の配線板１０の上面（＋Ｚ側の面）を示す部分平面図である。上述したように、配線板１０の上面を覆うソルダーレジスト層４０１には、複数の開口部４２１が設けられる。開口部４２１内には、図示しない２層構造の耐食層が形成される。第１配線４１１ａの表面には、図示しない２層構造の耐食層に覆われて、第１の検査用パッドＰ１が形成される。第２配線４１１ｂの表面には、図示しない２層構造の耐食層に覆われて、第２の検査用パッドＰ２が形成される。第３配線４１１ｃの表面には、図示しない２層構造の耐食層に覆われて、第３の検査用パッドＰ３が形成される。
【００４０】
図２Ｂに示されるように、電子部品収容部領域Ｒ１００の内部には、電子部品３００の第１電極３００Ａ及び第２電極３００Ｂにそれぞれ接続されるパッドＰ４，Ｐ５が設けられる。その外側には、ＩＣチップが搭載されるＩＣチップ搭載領域Ｒ４００がある。第１の検査用パッドＰ１、第２の検査用パッドＰ２、第３の検査用パッドＰ３は、このＩＣチップ搭載領域Ｒ４００の外側に配置される。
【００４１】
これらの第１配線４１１ａ、第２配線４１１ｂ、第３配線４１１ｃ及び電子部品３００の電気的接続関係は、図３の等価回路で表される。図３において、配線１１は第１配線４１１ａに相当し、配線１２は第２配線４１１ｂに相当し、配線１３は第３配線４１１ｃに相当する。また、図３の配線１５は第４導体パターン４１２ａに相当し、配線１６は第４導体パターン４１２ｂに相当し、コンデンサ３０Ｃは、電子部品３００に相当する。配線１１はコンデンサ３０Ｃの一方の電極に接続され、配線１２はコンデンサ３０Ｃの他方の電極に接続されている。配線１５はコンデンサ３０Ｃの一方の電極に接続され、配線１６はコンデンサ３０Ｃの他方の電極に接続されている。配線１３は、配線１１、配線１２、配線１５、配線１６及びコンデンサ３０Ｃから絶縁されている。
【００４２】
実施形態１の配線板１０におけるスパークテストの実施方法について、図３の等価回路を参照して説明する。スパークテストは、配線板の絶縁された配線の間の絶縁信頼性を検査するものである。例えば１００Ｖ程度の高電圧を、絶縁された配線の間に所定時間印加して、絶縁抵抗を測定する。配線の間に絶縁不良の箇所があると、絶縁抵抗が急激に低下する。これによって、絶縁不良のリスクを抱えた配線板がラインに流出するのを防止することができる。上述したように、配線１１はコンデンサ３０Ｃの一方の電極に接続され、配線１２はコンデンサ３０Ｃの他方の電極に接続されている。したがって、配線１１と配線１２との間には、コンデンサ３０Ｃの耐圧（６Ｖ程度）以上の電圧を印加することができない。
【００４３】
しかし、配線１１と配線１３との間には、例えば１００Ｖ程度の高電圧を印加しても、コンデンサ３０Ｃの一方の電極と他方の電極の間には電圧が印加されない。配線１２と配線１３との間に高電圧を印加した場合も同様である。そこで、配線１１と配線１３との間、配線１２と配線１３との間に高電圧を印加して、スパークテストを実施することができる。
【００４４】
より具体的には、配線板１０におけるスパークテストは、図２Ｂに示される検査用パッドＰ１，Ｐ２，Ｐ３を用いて実施される。第１の検査用パッドＰ１と第３の検査用パッドＰ３との間に、例えば１００Ｖ程度の高電圧を印加する。また、第２の検査用パッドＰ２と第３の検査用パッドＰ３との間に、例えば１００Ｖ程度の高電圧を印加する。このようにスパークテストを実施すれば、電子部品３００には電圧は印加されない。したがって、所定時間高電圧を印加した際に絶縁抵抗が低下した場合には、第１配線４１１ａと第３配線４１１ｃの間、第２配線４１１ｂと第３配線４１１ｃの間、または第３配線４１１ｃと第４導体パターン４１２ａもしくは第４導体パターン４１２ｂの間のいずれかに絶縁不良の箇所があることが明らかになる。
【００４５】
一方、上述したようにスパークテストを実施して、所定時間絶縁抵抗が低下しなかった場合には、第１配線４１１ａと第３配線４１１ｃの間、第２配線４１１ｂと第３配線４１１ｃの間、または第３配線４１１ｃと第４導体パターン４１２ａもしくは第４導体パターン４１２ｂの間のいずれにも、絶縁不良の箇所はないことが明らかになる。
【００４６】
次に、上述した配線板１０の製造方法について、図４乃至図２５を参照して説明する。
【００４７】
図４のステップＳ１１では、図５に示されるように、出発材料として両面銅張積層板１０００を準備する。両面銅張積層板１０００は、基板１００（コア基板）と、基板１００の第１面Ｆ１上に形成された銅箔１００１と、基板１００の第２面Ｆ２上に形成された銅箔１００２と、から構成される。実施形態１では、この段階において、基板１００が、完全に硬化した状態のガラエポからなる。
【００４８】
次に、図４のステップＳ１２で、スルーホール導体１０３Ａ，１０３Ｂ及び第１導体パターン２０１、第２導体パターン２０２を形成する。
【００４９】
詳しくは、図６に示されるように、例えばドリルを用いて、例えば第１面Ｆ１側から両面銅張積層板１０００を貫通するスルーホール１０３Ａａ及びスルーホール１０３Ｂａを形成する。スルーホール１０３Ａａ，１０３Ｂａを形成した後には、スルーホール１０３Ａａ，１０３Ｂａについてデスミアを行うことが好ましい。デスミアにより、不要な導通（ショート）が抑制される。なお、スルーホール１０３Ａａ，１０３Ｂａの形成は、レーザまたはエッチングなど、ドリル以外の方法で行ってもよい。
【００５０】
次に、例えばパネルめっき法により、図７に示されるように、銅箔１００１，１００２上及びスルーホール１０３Ａａ，１０３Ｂａ内に、例えば銅のめっき１００３，１００４を形成する。具体的には、まず無電解めっきを行い、続けてめっき液を用いて、その無電解めっき膜をシード層として電解めっきを行うことにより、めっき１００３，１００４を形成する。これにより、スルーホール１０３Ａａ，１０３Ｂａにめっき１００３，１００４が充填され、スルーホール導体１０３Ａ，１０３Ｂが形成される。
【００５１】
次に、例えばエッチングレジスト及びエッチング液を用いて、基板１００の第１面Ｆ１及び第２面Ｆ２に形成された各導体層のパターニングを行う。具体的には、第１導体パターン２０１、第２導体パターン２０２に対応したパターンを有するエッチングレジストで各導体層を覆い、各導体層の、エッチングレジストで覆われない部分（エッチングレジストの開口部で露出する部位）を、エッチングで除去する。これにより、図８に示されるように、基板１００の第１面Ｆ１、第２面Ｆ２上にそれぞれ、第１導体パターン２０１及び第２導体パターン２０２が形成される。なお、エッチングは、湿式に限られず、乾式であってもよい。
【００５２】
次に、図４のステップＳ１３で、基板１００（コア基板）にキャビティＲ１００を形成する。実施形態１では、図９，図１０に示されるように、基板１００にレーザを照射することにより、キャビティＲ１００を形成する。キャビティＲ１００は、電子部品３００の収容スペースとなる。
【００５３】
次に、図４のステップＳ１４で、電子部品３００を、基板１００のキャビティＲ１００に配置する。
【００５４】
具体的には、図１１に示されるように、例えばＰＥＴ（ポリエチレンテレフタレート）からなるキャリア１０１０を、基板１００の片側（例えば第２面Ｆ２）に設ける。これにより、キャビティＲ１００の一方の開口がキャリア１０１０で塞がれる。実施形態１では、キャリア１０１０が、粘着シート（例えばテープ）からなり、基板１００側に粘着性を有する。キャリア１０１０は、例えばラミネートにより、基板１００と接着される。
【００５５】
次に、図１２に示されるように、キャビティＲ１００の塞がれた開口とは反対側（＋Ｚ側）から、キャビティＲ１００に電子部品３００を入れる。電子部品３００は、例えば部品実装機によりキャビティＲ１００に入れられる。これにより、図１３に示されるように、キャリア１０１０上に電子部品３００が配置される。
【００５６】
次に、図４のステップＳ１５で、図１４に示されるように、半硬化の状態で、キャビティＲ１００の塞がれた開口とは反対側（＋Ｚ側）に、銅箔２０５付きの第２絶縁層２０７を配置する。第２絶縁層２０７は、例えば、ガラエポのプリプレグからなる。続けて、図１５に示されるように、第２絶縁層２０７を半硬化の状態でプレスすることにより、第２絶縁層２０７から樹脂を流出させてキャビティＲ１００へ流し込む。これにより、キャビティＲ１００における基板１００と電子部品３００との隙間に絶縁体２０７Ａ（第２絶縁層２０７を構成する樹脂）が充填される。
【００５７】
キャビティＲ１００に絶縁体２０７Ａが充填されたら、その充填樹脂（絶縁体２０７Ａ）と電子部品３００との仮溶着を行う。具体的には、加熱により充填樹脂に電子部品３００を支持できる程度の保持力を発現させる。これにより、キャリア１０１０に支持されていた電子部品３００が、充填樹脂によって支持されるようになる。その後、キャリア１０１０を除去する。
【００５８】
次に、図４のステップＳ１６で、基板１００の第２面Ｆ２側にビルドアップを行う。具体的には、図１６に示されるように、基板１００の第２面Ｆ２上に、第２絶縁層２０８及び銅箔２０６を配置する。第２絶縁層２０８は、例えばガラエポのプリプレグからなる。次に、図１７に示されるように、例えばプレスにより、第２絶縁層２０８を半硬化の状態で基板１００及び電子部品３００に接着させた後、加熱して第２絶縁層２０７，２０８の各々を硬化させる。
【００５９】
続く図４のステップＳ１７では、ビア導体及び導体層を形成する。詳しくは、図１８に示されるように、例えばレーザにより、第２絶縁層２０７及び銅箔２０５にビアホール２１１を形成し、第２絶縁層２０８及び銅箔２０６にビアホール２１２を形成する。ビアホール２１１及び２１２の各々は、電子部品３００の第１電極３００Ａまたは第２電極３００Ｂに至り、またはスルーホール導体１０３Ａ，１０３Ｂの直上に至る。その後、必要に応じて、デスミアを行う。
【００６０】
次に、図１９に示されるように、例えば化学めっき法により、銅箔２０５，２０６上及びビアホール２１１，２１２内に、例えば銅の無電解めっき膜３１１，３１２を形成する。なお、無電解めっきに先立って、例えば浸漬により、パラジウム等からなる触媒を、第２絶縁層２０７，２０８の表面に吸着させてもよい。
【００６１】
次に、図２０に示されるように、リソグラフィ技術または印刷等により、第１面Ｆ１側の主面（無電解めっき膜３１１上）に開口３２１ａを有するめっきレジスト３２１を、また、第２面Ｆ２側の主面（無電解めっき膜３１２上）に開口３２２ａを有するめっきレジスト３２２を、それぞれ形成する。開口３２１ａ，３２２ａはそれぞれ、第３導体パターン４１１（第１配線４１１ａ、第２配線４１１ｂ、第３配線４１１ｃ）及び第４導体パターン４１２（図１及び図２Ａ）に対応したパターンを有する。
【００６２】
次に、図２１に示されるように、例えばパターンめっき法により、めっきレジスト３２１，３２２の開口３２１ａ，３２２ａに、それぞれ例えば銅の電解めっき３０７，３０８を形成する。具体的には、陽極にめっきする材料である銅を接続し、陰極に被めっき材である無電解めっき膜３１１，３１２を接続して、めっき液に浸漬する。そして、両極間に直流の電圧を印加して電流を流し、無電解めっき膜３１１，３１２の表面に銅を析出させる。これにより、ビアホール２１１及びビアホール２１２に、それぞれ電解めっき３０７，３０８が充填され、例えば銅のめっきからなるビア導体３０５，３０６が形成される。
【００６３】
その後、例えば所定の剥離液により、めっきレジスト３２１，３２２を除去し、続けて不要な無電解めっき膜３１１，３１２、及び銅箔２０５，２０６を除去することにより、図２２に示されるように、導体層３０７，３０８が形成される。これらの導体層３０７，３０８は、下層の銅箔２０５，２０６と一体化して、図２３に示されるように、第３導体パターン４１１（第１配線４１１ａ、第２配線４１１ｂ、第３配線４１１ｃ）及び第４導体パターン４１２となる。
【００６４】
第３導体パターン４１１と同時に、検査用パッドＰ１，Ｐ２，Ｐ３が形成される。また、第３導体パターン４１１と同時に、部品実装用パッドの他のパッドＰ４，Ｐ５等も形成される。同様に、第４導体パターン４１２と同時に、部品実装用パッド等の他のパッドも形成される。
【００６５】
次に、図４のステップＳ１８で、図２３に示されるように、第２絶縁層２０７，２０８上にそれぞれ、開口部４２１を有するソルダーレジスト層４０１、開口部４２２を有するソルダーレジスト層４０２を形成する。第３導体パターン４１１及び第４導体パターン４１２はそれぞれ、開口部４２１，４２２に位置する所定の部位（検査用パッドＰ１，Ｐ２，Ｐ３、他のパッドＰ４，Ｐ５及びランド等）を除いて、ソルダーレジスト層４０１，４０２で覆われる。ソルダーレジスト層４０１，４０２は、例えばスクリーン印刷、スプレーコーティング、ロールコーティング、またはラミネート等により、形成することができる。
【００６６】
次に、図２４に示されるように、第３導体パターン４１１（第１配線４１１ａ、第２配線４１１ｂ、第３配線４１１ｃ）上、詳しくはソルダーレジスト層４０１に覆われない開口部４２１に、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層５０１が形成される。配線板１０に実装される電子部品の端子は、耐食層５０１に半田（図示せず）を介して接続される。
【００６７】
同様に、図２４に示されるように、第４導体パターン４１２上、詳しくはソルダーレジスト層４０２に覆われない開口部４２２に、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層５０２が形成される。配線板１０に実装される電子部品の端子は、耐食層５０２に半田（図示せず）を介して接続される。なお、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層５０２を形成する代わりに、ＯＳＰ（Organic Solderability Preservative）処理を行うことにより、有機保護膜からなる耐食層を形成してもよい。
【００６８】
その結果、実施形態１の配線板１０（図１）が完成する。その後、必要があれば、電子部品３００の電気テスト（容量値及び絶縁性等のチェック）を行う。
【００６９】
実施形態１に係る配線板１０の回路構成は、図２５Ａの等価回路で示される。なお、本発明に係る配線板の回路構成は、図２５Ａの等価回路に限られない。例えば、図２５Ｂの等価回路に示されるように、コンデンサ３０Ｃが２個並列に接続されてもよい。また、図２５Ｃの等価回路に示されるように、コンデンサ３０Ｃが２個直列に接続されてもよい。
【００７０】
以上説明したように、実施形態１の配線板１０は、電子部品３００の第１電極３００Ａに接続される第１配線４１１ａと、電子部品３００の第２電極３００Ｂに接続される第２配線４１１ｂと、第１電極３００Ａ、第２電極３００Ｂ、第１配線４１１ａ、第２配線４１１ｂのいずれにも接続されない第３配線４１１ｃとを有する。よって、第１配線４１１ａと第３配線４１１ｃとの間、及び第２配線４１１ｂと第３配線４１１ｃとの間には、高電圧を印加することができる。第１の検査用パッドＰ１と第３の検査用パッドＰ３との間に高電圧（例えば１００Ｖ）を印加し、別途第２の検査用パッドＰ２と第３の検査用パッドＰ３との間に高電圧を印加する。いずれの場合にも絶縁抵抗が低下しなければ、配線板１０は、第１配線４１１ａと第２配線４１１ｂとの間においても、絶縁信頼性を有すると見なすことができる。このようにして、電子部品３００に高電圧を印加することなく、絶縁信頼性試験を行うことができる。
【００７１】
（実施形態２）
実施形態２に係る配線板５１０は、図２６に示されるように、基板６００（第１絶縁層）と、基板６００に収容された２個の電子部品８００，８０２と、基板６００の上下面に形成された第１導体パターン７０１、第２導体パターン７０２及び第２絶縁層７０７，７０８と、第２絶縁層７０７，７０８の表面にそれぞれ形成された第３導体パターン９１１、第４導体パターン９１２と、第２絶縁層７０７，７０８の表面にそれぞれ形成されたソルダーレジスト層９０１，９０２と、を有する。実施形態２の配線板５１０は、矩形板状のリジッド配線板である。ただし、配線板５１０は、フレキシブル配線板であってもよい。
【００７２】
基板６００は、第１絶縁層を形成し、例えばガラエポからなる。基板６００の内部には、電子部品８００，８０２としての２個の積層セラミックコンデンサ（ＭＬＣＣ）が収容される。基板６００には、電子部品８００，８０２が収容される２つのキャビティＲ６００，Ｒ６０２が形成される。
【００７３】
また、基板６００を貫通して、３つのスルーホールが設けられており、３つのスルーホールの内部には、スルーホール導体６０３Ａ，６０３Ｂ，６０３Ｃがそれぞれ設けられる。スルーホール導体６０３Ａ，６０３Ｂ，６０３Ｃは、銅めっきからなる。これらのスルーホール導体６０３Ａ，６０３Ｂ，６０３Ｃは、第１導体パターン７０１と第２導体パターン７０２とを電気的に接続する。
【００７４】
第２絶縁層７０７は、第１導体パターン７０１及び電子部品８００，８０２の上面を覆うように形成される。第２絶縁層７０７は、例えば硬化したプリプレグからなる。そして、第１導体パターン７０１と、当該第２絶縁層７０７の上面に形成される第３導体パターン９１１とを電気的に絶縁する。この第２絶縁層７０７の厚さは、１０〜６０μｍである。
【００７５】
第２絶縁層７０７には、複数のビアホール７１１が形成される。ビアホール７１１の内部には、ビア導体８０５が形成される。このビア導体８０５は、銅めっきからなる。このビア導体８０５によって、第１導体パターン７０１と、第３導体パターン９１１とが接続される。また、ビア導体８０５によって、電子部品８００の第１電極８００Ａと電子部品８００に対応する第１配線９１１ａ、電子部品８００の第２電極８００Ｂと電子部品８００に対応する第２配線９１１ｂとが、それぞれ接続される。さらに、ビア導体８０５によって、電子部品８０２の第１電極８０２Ａと電子部品８０２に対応する第１配線９１１ｄ、電子部品８０２の第２電極８０２Ｂと電子部品８０２に対応する第２配線９１１ｅとが、それぞれ接続される。
【００７６】
第３導体パターン９１１は、第２絶縁層７０７の上面（＋Ｚ側の面）に形成される。第３導体パターン９１１は、厚さが５〜３０μｍで、所定の形状にパターニングされる。第３導体パターン９１１は、電子部品８００に対応する第１配線９１１ａ、第２配線９１１ｂ、第３配線９１１ｃ、及び電子部品８０２に対応する第１配線９１１ｄ、第２配線９１１ｅ、第３配線９１１ｆから構成される。電子部品８００に対応する第３配線９１１ｃは、電子部品８００に対応する第１配線９１１ａと第２配線９１１ｂとの間に形成される。電子部品８０２に対応する第３配線９１１ｆは、電子部品８０２に対応する第１配線９１１ｄと第２配線９１１ｅとの間に形成される。
【００７７】
第２絶縁層７０８は、第２導体パターン７０２及び電子部品８００，８０２の下面を覆うように形成される。第２絶縁層７０８は、第２絶縁層７０７と同様に、例えば硬化したプリプレグからなる。そして、第２導体パターン７０２と、当該第２絶縁層７０８の下面に形成される第４導体パターン９１２とを電気的に絶縁する。この第２絶縁層７０８の厚さは、１０〜６０μｍである。
【００７８】
第２絶縁層７０８には、複数のビアホール７１２が形成される。ビアホール７１２の内部には、ビア導体８０６が形成される。このビア導体８０６は、銅めっきからなる。このビア導体８０６によって、第２導体パターン７０２及び電子部品８００，８０２の第１電極８００Ａ，８０２Ａ、電子部品８００，８０２の第２電極８００Ｂ，８０２Ｂと、第４導体パターン９１２とが、それぞれ接続される。第４導体パターン９１２は、第２絶縁層７０８の下面（−Ｚ側の面）に形成される。第４導体パターン９１２は、厚さが５〜３０μｍで、所定の形状にパターニングされる。
【００７９】
ソルダーレジスト層９０１は、第２絶縁層７０７を覆うように形成される。ソルダーレジスト層９０２は、第２絶縁層７０８を覆うように形成される。ソルダーレジスト層９０１，９０２は、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、または紫外線硬化性の樹脂等からなる。
【００８０】
ソルダーレジスト層９０１には、第３導体パターン９１１を配線板５１０に実装される電子部品等と接続するための複数の開口部９２１が形成される。そして、開口部９２１の内部には、第３導体パターン９１１の表面を被覆する、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層９３１が形成される。配線板５１０に実装される電子部品の端子は、耐食層９３１に半田（図示せず）を介して接続される。
【００８１】
実施形態２においては、耐食層９３１に覆われて、スパークテストを実施するための電子部品８００に対応する第１の検査用パッドＰ１１、第２の検査用パッドＰ１２、第３の検査用パッドＰ１３の組、及び電子部品８０２に対応する第１の検査用パッドＰ２１、第２の検査用パッドＰ２２、第３の検査用パッドＰ２３の組が形成される。
【００８２】
ソルダーレジスト層９０２には、第４導体パターン９１２を配線板５１０に実装される電子部品等と接続するための複数の開口部９２２が形成される。そして、開口部９２２の内部には、第４導体パターン９１２の表面を被覆する、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層９３２が形成される。配線板５１０に実装される電子部品の端子は、耐食層９３２に半田（図示せず）を介して接続される。
【００８３】
次に、上述した配線板５１０の製造方法について、図４及び図２７乃至図４２を参照して説明する。
【００８４】
図４のステップＳ１１では、図２７に示されるように、出発材料として両面銅張積層板１５００を準備する。両面銅張積層板１５００は、基板６００（コア基板）と、基板６００の第１面Ｆ３上に形成された銅箔１５０１と、基板６００の第２面Ｆ４上に形成された銅箔１５０２と、から構成される。実施形態２では、この段階において、基板６００が、完全に硬化した状態のガラエポからなる。
【００８５】
次に、図４のステップＳ１２で、スルーホール導体６０３Ａ，６０３Ｂ及び第１導体パターン７０１、第２導体パターン７０２を形成する。
【００８６】
詳しくは、図２８に示されるように、例えばドリルを用いて、例えば第１面Ｆ３側から両面銅張積層板１５００を貫通するスルーホール６０３Ａａ、スルーホール６０３Ｂａ及びスルーホール６０３Ｃａを形成する。スルーホール６０３Ａａ，６０３Ｂａ，６０３Ｃａを形成した後には、スルーホール６０３Ａａ，６０３Ｂａ，６０３Ｃａについてデスミアを行うことが好ましい。
【００８７】
次に、例えばパネルめっき法により、図２９に示されるように、銅箔１５０１，１５０２上及びスルーホール６０３Ａａ，６０３Ｂａ，６０３Ｃａ内に、例えば銅のめっき１５０３，１５０４を形成する。具体的には、まず無電解めっきを行い、続けてめっき液を用いて、その無電解めっき膜をシード層として電解めっきを行うことにより、めっき１５０３，１５０４を形成する。これにより、スルーホール６０３Ａａ，６０３Ｂａ，６０３Ｃａにめっき１５０３，１５０４が充填され、スルーホール導体６０３Ａ，６０３Ｂ，６０３Ｃが形成される。
【００８８】
次に、例えばエッチングレジスト及びエッチング液を用いて、基板６００の第１面Ｆ３及び第２面Ｆ４に形成された各導体層のパターニングを行う。具体的には、第１導体パターン７０１、第２導体パターン７０２に対応したパターンを有するエッチングレジストで各導体層を覆い、各導体層の、エッチングレジストで覆われない部分（エッチングレジストの開口部で露出する部位）を、エッチングで除去する。これにより、図３０に示されるように、基板６００の第１面Ｆ３、第２面Ｆ４上にそれぞれ、第１導体パターン７０１及び第２導体パターン７０２が形成される。なお、エッチングは、湿式に限られず、乾式であってもよい。
【００８９】
次に、図４のステップＳ１３で、基板６００（コア基板）に２つのキャビティＲ６００，Ｒ６０２を形成する。実施形態２では、図３１に示されるように、基板６００にレーザを照射することにより、キャビティＲ６００，Ｒ６０２を形成する。キャビティＲ６００，Ｒ６０２は、それぞれ電子部品８００，８０２の収容スペースとなる。
【００９０】
次に、図４のステップＳ１４で、電子部品８００，８０２を、基板６００のキャビティＲ６００，Ｒ６０２に配置する。
【００９１】
具体的には、図３２に示されるように、例えばＰＥＴ（ポリエチレンテレフタレート）からなるキャリア１６１０を、基板６００の片側（例えば第２面Ｆ４）に設ける。これにより、キャビティＲ６００，Ｒ６０２の一方の開口がキャリア１６１０で塞がれる。実施形態２では、キャリア１６１０が、粘着シート（例えばテープ）からなり、基板６００側に粘着性を有する。キャリア１６１０は、例えばラミネートにより、基板６００と接着される。
【００９２】
次に、キャビティＲ６００，Ｒ６０２の塞がれた開口とは反対側（＋Ｚ側）から、キャビティＲ６００，Ｒ６０２に電子部品８００，８０２を入れる。電子部品８００，８０２は、例えば部品実装機によりキャビティＲ６００，Ｒ６０２に入れられる。これにより、図３３に示されるように、キャリア１６１０上に電子部品８００，８０２が配置される。
【００９３】
次に、図４のステップＳ１５で、図３３に示されるように、半硬化の状態で、キャビティＲ６００，Ｒ６０２の塞がれた開口とは反対側（＋Ｚ側）に、銅箔７０５付きの第２絶縁層７０７を配置する。第２絶縁層７０７は、例えば、ガラエポのプリプレグからなる。続けて、第２絶縁層７０７を半硬化の状態でプレスすることにより、第２絶縁層７０７から樹脂を流出させてキャビティＲ６００，Ｒ６０２へ流し込む。これにより、キャビティＲ６００，Ｒ６０２における基板６００と電子部品８００，８０２との隙間に絶縁体（第２絶縁層７０７を構成する樹脂）が充填される。
【００９４】
キャビティＲ６００，Ｒ６０２に絶縁体が充填されたら、その充填樹脂（絶縁体）と電子部品８００，８０２との仮溶着を行う。具体的には、加熱により充填樹脂に電子部品８００，８０２を支持できる程度の保持力を発現させる。これにより、キャリア１６１０に支持されていた電子部品８００，８０２が、充填樹脂によって支持されるようになる。その後、キャリア１６１０を除去する。
【００９５】
次に、図４のステップＳ１６で、基板６００の第２面Ｆ４側にビルドアップを行う。具体的には、図３４に示されるように、基板６００の第２面Ｆ４上に、第２絶縁層７０８及び銅箔７０６を配置する。第２絶縁層７０８は、例えばガラエポのプリプレグからなる。次に、図３５に示されるように、例えばプレスにより、第２絶縁層７０８を半硬化の状態で基板６００及び電子部品８００，８０２に接着させた後、加熱して第２絶縁層７０７，７０８の各々を硬化させる。
【００９６】
続く図４のステップＳ１７では、ビア導体及び導体層を形成する。詳しくは、図３６に示されるように、例えばレーザにより、第２絶縁層７０７及び銅箔７０５にビアホール７１１を形成し、第２絶縁層７０８及び銅箔７０６にビアホール７１２を形成する。ビアホール７１１及びビアホール７１２の各々は、電子部品８００，８０２の第１電極８００Ａ，８０２Ａまたは第２電極８００Ｂ，８０２Ｂに至り、またはスルーホール導体６０３Ａ，６０３Ｂ，６０３Ｃの直上に至る。その後、必要に応じて、デスミアを行う。
【００９７】
次に、図３７に示されるように、例えば化学めっき法により、銅箔７０５，７０６上及びビアホール７１１，７１２内に、例えば銅の無電解めっき膜８１１，８１２を形成する。なお、無電解めっきに先立って、例えば浸漬により、パラジウム等からなる触媒を、第２絶縁層７０７，７０８の表面に吸着させてもよい。
【００９８】
次に、図３８に示されるように、リソグラフィ技術または印刷等により、第１面Ｆ３側の主面（無電解めっき膜８１１上）に開口８２１ａを有するめっきレジスト８２１を、また、第２面Ｆ４側の主面（無電解めっき膜８１２上）に開口８２２ａを有するめっきレジスト８２２を、それぞれ形成する。開口８２１ａ，８２２ａはそれぞれ、第３導体パターン９１１及び第４導体パターン９１２（図２６）に対応したパターンを有する。
【００９９】
次に、図３９に示されるように、例えばパターンめっき法により、めっきレジスト８２１，８２２の開口８２１ａ，８２２ａに、それぞれ例えば銅の電解めっき８０７，８０８を形成する。これにより、ビアホール７１１及びビアホール７１２に、それぞれ電解めっき８０７，８０８が充填され、例えば銅のめっきからなるビア導体８０５，８０６が形成される。
【０１００】
その後、例えば所定の剥離液により、めっきレジスト８２１，８２２を除去し、続けて不要な無電解めっき膜８１１，８１２、及び銅箔７０５，７０６を除去することにより、図４０に示されるように、導体層８０７，８０８が形成される。これらの導体層８０７，８０８は、下層の銅箔７０５，７０６と一体化して、図４１に示されるように、第３導体パターン９１１（電子部品８００に対応する第１配線９１１ａ、第２配線９１１ｂ、第３配線９１１ｃ、電子部品８０２に対応する第１配線９１１ｄ、第２配線９１１ｅ、第３配線９１１ｆ）及び第４導体パターン９１２となる。
【０１０１】
第３導体パターン９１１が形成されると同時に、スパークテストを実施するための電子部品８００に対応する第１の検査用パッドＰ１１、第２の検査用パッドＰ１２、第３の検査用パッドＰ１３の組が形成される。同時に、電子部品８０２に対応する第１の検査用パッドＰ２１、第２の検査用パッドＰ２２、第３の検査用パッドＰ２３の組が形成される。
【０１０２】
次に、図４のステップＳ１８で、図４１に示されるように、第２絶縁層７０７，７０８上にそれぞれ、開口部９２１を有するソルダーレジスト層９０１、開口部９２２を有するソルダーレジスト層９０２を形成する。第３導体パターン９１１及び第４導体パターン９１２はそれぞれ、開口部９２１，９２２に位置する所定の部位（検査用パッドＰ１１，Ｐ１２，Ｐ１３，Ｐ２１，Ｐ２２，Ｐ２３及びランド等）を除いて、ソルダーレジスト層９０１，９０２で覆われる。ソルダーレジスト層９０１，９０２は、例えばスクリーン印刷、スプレーコーティング、ロールコーティング、またはラミネート等により、形成することができる。
【０１０３】
次に、図４２に示されるように、第３導体パターン９１１上、詳しくはソルダーレジスト層９０１に覆われない開口部９２１に、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層９３１が形成される。同様に、図４２に示されるように、第４導体パターン９１２上、詳しくはソルダーレジスト層９０２に覆われない開口部９２２に、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層９３２が形成される。なお、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層９３２を形成する代わりに、ＯＳＰ処理を行うことにより、有機保護膜からなる耐食層を形成してもよい。
【０１０４】
図４２に示されるように、スパークテストを実施するための電子部品８００に対応する第１の検査用パッドＰ１１、第２の検査用パッドＰ１２、第３の検査用パッドＰ１３と、電子部品８０２に対応する第１の検査用パッドＰ２１、第２の検査用パッドＰ２２、第３の検査用パッドＰ２３が、それぞれ耐食層９３１によって保護される。その結果、実施形態２の配線板５１０（図２６）が完成する。その後、必要があれば、電子部品８００，８０２の電気テスト（容量値及び絶縁性等のチェック）を行う。
【０１０５】
このように、実施形態２に係る配線板５１０は、電子部品８００，８０２を複数有し、各電子部品８００，８０２に対応する第１の検査用パッド、第２の検査用パッド及び第３の検査用パッドの組（Ｐ１１，Ｐ１２，Ｐ１３及びＰ２１，Ｐ２２，Ｐ２３）をそれぞれ有する。これにより、実施形態１と同様にスパークテストを実施することで、電子部品８００に対応する配線板５１０の絶縁信頼性及び電子部品８０２に対応する配線板５１０の絶縁信頼性を、それぞれ検査することができる。
【０１０６】
（実施形態３）
実施形態３に係る配線板１５１０は、図４３に示されるように、基板１６００（第１絶縁層）と、基板１６００に収容された複数の電子部品１８０２を備える電子部品ユニット１８００と、基板１６００の上下面に形成された第１導体パターン１７０１、第２導体パターン１７０２及び第２絶縁層１７０７，１７０８と、第２絶縁層１７０７，１７０８の表面にそれぞれ形成された第３導体パターン１９１１、第４導体パターン１９１２と、第２絶縁層１７０７，１７０８の表面にそれぞれ形成されたソルダーレジスト層１９０１，１９０２と、を有する。実施形態３の配線板１５１０は、矩形板状のリジッド配線板である。ただし、配線板１５１０は、フレキシブル配線板であってもよい。
【０１０７】
基板１６００は、第１絶縁層を形成し、例えばガラエポからなる。基板１６００の内部には、電子部品ユニット１８００としてのコンデンサユニットが収容される。コンデンサユニットは、電子部品１８０２としての４個の積層セラミックコンデンサ（ＭＬＣＣ）を備えている。基板１６００には、電子部品１８０２が収容されるキャビティＲ１６００が形成される。
【０１０８】
また、基板１６００を貫通して、２つのスルーホールが設けられており、２つのスルーホールの内部には、スルーホール導体１６０３Ａ，１６０３Ｂがそれぞれ設けられる。スルーホール導体１６０３Ａ，１６０３Ｂは、銅めっきからなる。これらのスルーホール導体１６０３Ａ，１６０３Ｂは、第１導体パターン１７０１と第２導体パターン１７０２とを電気的に接続する。
【０１０９】
第２絶縁層１７０７は、第１導体パターン１７０１及び電子部品ユニット１８００の上面を覆うように形成される。第２絶縁層１７０７は、例えば硬化したプリプレグからなる。そして、第１導体パターン１７０１と、当該第２絶縁層１７０７の上面に形成される第３導体パターン１９１１とを電気的に絶縁する。この第２絶縁層１７０７の厚さは、１０〜６０μｍである。
【０１１０】
第２絶縁層１７０７には、複数のビアホール１７１１が形成される。ビアホール１７１１の内部には、ビア導体１８０５が形成される。このビア導体１８０５は、銅めっきからなる。このビア導体１８０５によって、第１導体パターン１７０１と、第３導体パターン１９１１とが接続される。また、ビア導体１８０５によって、４個の電子部品１８０２の第１電極に接続される第１電極基板１８０４Ａと第１配線１９１１ａ、４個の電子部品１８０２の第２電極に接続される第２電極基板１８０４Ｂと第２配線１９１１ｂとが、それぞれ接続される。
【０１１１】
第３導体パターン１９１１は、第２絶縁層１７０７の上面（＋Ｚ側の面）に形成される。第３導体パターン１９１１は、厚さが５〜３０μｍで、所定の形状にパターニングされる。第３導体パターン１９１１は、電子部品ユニット１８００に対応する第１配線１９１１ａ、第２配線１９１１ｂ、第３配線１９１１ｃを有している。第３配線１９１１ｃは、第１配線１９１１ａと第２配線１９１１ｂとの間に形成される。
【０１１２】
第２絶縁層１７０８は、第２導体パターン１７０２及び電子部品ユニット１８００の下面を覆うように形成される。第２絶縁層１７０８は、第２絶縁層１７０７と同様に、例えば硬化したプリプレグからなる。そして、第２導体パターン１７０２と、当該第２絶縁層１７０８の下面に形成される第４導体パターン１９１２とを電気的に絶縁する。この第２絶縁層１７０８の厚さは、１０〜６０μｍである。
【０１１３】
第２絶縁層１７０８には、複数のビアホール１７１２が形成される。ビアホール１７１２の内部には、ビア導体１８０６が形成される。このビア導体１８０６は、銅めっきからなる。このビア導体１８０６によって、第２導体パターン１７０２と、第４導体パターン１９１２とが接続される。第４導体パターン１９１２は、第２絶縁層１７０８の下面（−Ｚ側の面）に形成される。第４導体パターン１９１２は、厚さが５〜３０μｍで、所定の形状にパターニングされる。
【０１１４】
ソルダーレジスト層１９０１は、第２絶縁層１７０７を覆うように形成される。ソルダーレジスト層１９０２は、第２絶縁層１７０８を覆うように形成される。ソルダーレジスト層１９０１，１９０２は、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、または紫外線硬化性の樹脂等からなる。
【０１１５】
ソルダーレジスト層１９０１には、第３導体パターン１９１１を配線板１５１０に実装される電子部品等と接続するための複数の開口部１９２１が形成される。そして、開口部１９２１の内部には、第３導体パターン１９１１の表面を被覆する、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層１９３１が形成される。配線板１５１０に実装される電子部品の端子は、耐食層１９３１に半田（図示せず）を介して接続される。
【０１１６】
ソルダーレジスト層１９０２には、第４導体パターン１９１２を配線板１５１０に実装される電子部品等と接続するための複数の開口部１９２２が形成される。そして、開口部１９２２の内部には、第４導体パターン１９１２の表面を被覆する、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層１９３２が形成される。配線板１５１０に実装される電子部品の端子は、耐食層１９３２に半田（図示せず）を介して接続される。
【０１１７】
実施形態３においては、これらの実装用パッドＰ３０に加えて、スパークテストを実施するための第１の検査用パッドＰ３１、第２の検査用パッドＰ３２、図示しない第３の検査用パッド（第３配線１９１１ｃの一箇所に設けられる）が形成される。これらの検査用パッドは、耐食層１９３１によって保護される。
【０１１８】
次に、上述した配線板１５１０の製造方法について、図４及び図４４乃至図６０を参照して説明する。
【０１１９】
図４のステップＳ１１では、図４４に示されるように、出発材料として両面銅張積層板２５００を準備する。両面銅張積層板２５００は、基板１６００（コア基板）と、基板１６００の第１面Ｆ５上に形成された銅箔２５０１と、基板１６００の第２面Ｆ６上に形成された銅箔２５０２と、から構成される。実施形態３では、この段階において、基板１６００が、完全に硬化した状態のガラエポからなる。
【０１２０】
次に、図４のステップＳ１２で、スルーホール導体１６０３Ａ，１６０３Ｂ及び第１導体パターン１７０１、第２導体パターン１７０２を形成する。
【０１２１】
詳しくは、図４５に示されるように、例えばドリルを用いて、例えば第１面Ｆ５側から両面銅張積層板２５００を貫通するスルーホール１６０３Ａａ及びスルーホール１６０３Ｂａを形成する。スルーホール１６０３Ａａ，１６０３Ｂａを形成した後には、スルーホール１６０３Ａａ，１６０３Ｂａについてデスミアを行うことが好ましい。
【０１２２】
次に、例えばパネルめっき法により、図４６に示されるように、銅箔２５０１，２５０２上及びスルーホール１６０３Ａａ，１６０３Ｂａ内に、例えば銅のめっき２５０３，２５０４を形成する。具体的には、まず無電解めっきを行い、続けてめっき液を用いて、その無電解めっき膜をシード層として電解めっきを行うことにより、めっき２５０３，２５０４を形成する。これにより、スルーホール１６０３Ａａ，１６０３Ｂａにめっき２５０３，２５０４が充填され、スルーホール導体１６０３Ａ，１６０３Ｂが形成される。
【０１２３】
次に、例えばエッチングレジスト及びエッチング液を用いて、基板１６００の第１面Ｆ５及び第２面Ｆ６に形成された各導体層のパターニングを行う。具体的には、第１導体パターン１７０１、第２導体パターン１７０２に対応したパターンを有するエッチングレジストで各導体層を覆い、各導体層の、エッチングレジストで覆われない部分（エッチングレジストの開口部で露出する部位）を、エッチングで除去する。これにより、図４７に示されるように、基板１６００の第１面Ｆ５、第２面Ｆ６上にそれぞれ、第１導体パターン１７０１及び第２導体パターン１７０２が形成される。なお、エッチングは、湿式に限られず、乾式であってもよい。
【０１２４】
ここで、電子部品ユニット１８００としてのコンデンサユニットの構造について説明する。図４８Ａに示されるように、コンデンサユニットは、電子部品１８０２としての積層セラミックコンデンサ（ＭＬＣＣ）を４個備えている。これらの４個のＭＬＣＣは、絶縁体１８０１内に互いに接触しないように埋め込まれている。
【０１２５】
４個のＭＬＣＣの第１電極１８０２Ａは、銅箔製の第１電極基板１８０４Ａによって、互いに電気的に接続されている（図４８Ａで両端に分かれて示されている第１電極基板１８０４Ａは、図示しない部分で互いに接続されている）。４個のＭＬＣＣの第２電極１８０２Ｂも、銅箔製の第２電極基板１８０４Ｂによって、互いに電気的に接続されている。
【０１２６】
実際には、図４８ＡのＡ−Ａ断面図である図４８Ｂに示されるように、４個のＭＬＣＣの上面も絶縁体１８０１で覆われているため、ＭＬＣＣの第１電極１８０２Ａと第１電極基板１８０４Ａとは、間に導電体１８０３Ａを介して接続されている。同様に、ＭＬＣＣの第２電極１８０２Ｂと第２電極基板１８０４Ｂとは、間に導電体１８０３Ｂを介して接続されている。
【０１２７】
次に、図４のステップＳ１３で、基板１６００（コア基板）にキャビティＲ１６００を形成する。実施形態３では、図４９に示されるように、基板１６００にレーザを照射することにより、キャビティＲ１６００を形成する。キャビティＲ１６００は、電子部品ユニット１８００の収容スペースとなる。
【０１２８】
次に、図４のステップＳ１４で、電子部品１８０２を、基板１６００のキャビティＲ１６００に配置する。
【０１２９】
具体的には、図５０に示されるように、例えばＰＥＴ（ポリエチレンテレフタレート）からなるキャリア２５１０を、基板１６００の片側（例えば第２面Ｆ６）に設ける。これにより、キャビティＲ１６００の一方の開口がキャリア２５１０で塞がれる。実施形態３では、キャリア２５１０が、粘着シート（例えばテープ）からなり、基板１６００側に粘着性を有する。キャリア２５１０は、例えばラミネートにより、基板１６００と接着される。
【０１３０】
次に、キャビティＲ１６００の塞がれた開口とは反対側（＋Ｚ側）から、キャビティＲ１６００に電子部品ユニット１８００を入れる。電子部品ユニット１８００は、例えば部品実装機によりキャビティＲ１６００に入れられる。これにより、図５１に示されるように、キャリア２５１０上に電子部品ユニット１８００が配置される。
【０１３１】
次に、図４のステップＳ１５で、図５１に示されるように、半硬化の状態で、キャビティＲ１６００の塞がれた開口とは反対側（＋Ｚ側）に、銅箔１７０５付きの第２絶縁層１７０７を配置する。第２絶縁層１７０７は、例えば、ガラエポのプリプレグからなる。続けて、第２絶縁層１７０７を半硬化の状態でプレスすることにより、第２絶縁層１７０７から樹脂を流出させてキャビティＲ１６００へ流し込む。これにより、キャビティＲ１６００における基板１６００と電子部品ユニット１８００との隙間に絶縁体（第２絶縁層１７０７を構成する樹脂）が充填される。
【０１３２】
キャビティＲ１６００に絶縁体が充填されたら、その充填樹脂（絶縁体）と電子部品ユニット１８００との仮溶着を行う。具体的には、加熱により充填樹脂に電子部品ユニット１８００を支持できる程度の保持力を発現させる。これにより、キャリア２５１０に支持されていた電子部品ユニット１８００が、充填樹脂によって支持されるようになる。その後、キャリア２５１０を除去する。
【０１３３】
次に、図４のステップＳ１６で、基板１６００の第２面Ｆ６側にビルドアップを行う。具体的には、図５２に示されるように、基板１６００の第２面Ｆ６上に、第２絶縁層１７０８及び銅箔１７０６を配置する。第２絶縁層１７０８は、例えばガラエポのプリプレグからなる。次に、図５３に示されるように、例えばプレスにより、第２絶縁層１７０８を半硬化の状態で基板１６００及び電子部品ユニット１８００に接着させた後、加熱して第２絶縁層１７０７，１７０８の各々を硬化させる。
【０１３４】
続く図４のステップＳ１７では、ビア導体及び導体層を形成する。詳しくは、図５４に示されるように、例えばレーザにより、第２絶縁層１７０７及び銅箔１７０５にビアホール１７１１を形成し、第２絶縁層１７０８及び銅箔１７０６にビアホール１７１２を形成する。ビアホール１７１１及びビアホール１７１２の各々は、電子部品ユニット１８００の第１電極基板１８０４Ａまたは第２電極基板１８０４Ｂに至り、またはスルーホール導体１６０３Ａ，１６０３Ｂの直上または近傍に至る。その後、必要に応じて、デスミアを行う。
【０１３５】
次に、図５５に示されるように、例えば化学めっき法により、銅箔１７０５，１７０６上及びビアホール１７１１，１７１２内に、例えば銅の無電解めっき膜１８１１，１８１２を形成する。なお、無電解めっきに先立って、例えば浸漬により、パラジウム等からなる触媒を、第２絶縁層１７０７，１７０８の表面に吸着させてもよい。
【０１３６】
次に、図５６に示されるように、リソグラフィ技術または印刷等により、第１面Ｆ５側の主面（無電解めっき膜１８１１上）に開口１８２１ａを有するめっきレジスト１８２１を、また、第２面Ｆ６側の主面（無電解めっき膜１８１２上）に開口１８２２ａを有するめっきレジスト１８２２を、それぞれ形成する。開口１８２１ａ，１８２２ａはそれぞれ、第３導体パターン１９１１及び第４導体パターン１９１２（図４３）に対応したパターンを有する。
【０１３７】
次に、図５７に示されるように、例えばパターンめっき法により、めっきレジスト１８２１，１８２２の開口１８２１ａ，１８２２ａに、それぞれ例えば銅の電解めっき１８０７，１８０８を形成する。これにより、ビアホール１７１１及びビアホール１７１２に、それぞれ電解めっき１８０７，１８０８が充填され、例えば銅のめっきからなるビア導体１８０５，１８０６が形成される。
【０１３８】
その後、例えば所定の剥離液により、めっきレジスト１８２１，１８２２を除去し、続けて不要な無電解めっき膜１８１１，１８１２、及び銅箔１７０５，１７０６を除去することにより、図５８に示されるように、導体層１８０７，１８０８が形成される。これらの導体層１８０７，１８０８は、下層の銅箔１７０５，１７０６と一体化して、図５９に示されるように、第３導体パターン１９１１（第１配線１９１１ａ、第２配線１９１１ｂ、第３配線１９１１ｃを含む）及び第４導体パターン１９１２となる。
【０１３９】
次に、図４のステップＳ１８で、図５９に示されるように、第２絶縁層１７０７，１７０８上にそれぞれ、開口部１９２１を有するソルダーレジスト層１９０１、開口部１９２２を有するソルダーレジスト層１９０２を形成する。第３導体パターン１９１１及び第４導体パターン１９１２はそれぞれ、開口部１９２１，１９２２に位置する所定の部位（実装用パッドＰ３０、検査用パッドＰ３１，Ｐ３２及びランド等）を除いて、ソルダーレジスト層１９０１，１９０２で覆われる。ソルダーレジスト層１９０１，１９０２は、例えばスクリーン印刷、スプレーコーティング、ロールコーティング、またはラミネート等により、形成することができる。
【０１４０】
次に、図６０に示されるように、第３導体パターン１９１１上、詳しくはソルダーレジスト層１９０１に覆われない開口部１９２１に、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層１９３１が形成される。同様に、図６０に示されるように、第４導体パターン１９１２上、詳しくはソルダーレジスト層１９０２に覆われない開口部１９２２に、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層１９３２が形成される。なお、２層構造の耐食層１９３２を形成する代わりに、ＯＳＰ処理を行うことにより、有機保護膜からなる耐食層を形成してもよい。
【０１４１】
図６０に示されるように、スパークテストを実施するための第１の検査用パッドＰ３１、第２の検査用パッドＰ３２、図示しない第３の検査用パッドも、耐食層１９３１によって保護される。その結果、実施形態３の配線板１５１０（図４３）が完成する。その後、必要があれば、電子部品ユニット１８００の電気テスト（容量値及び絶縁性等のチェック）を行う。
【０１４２】
このように、実施形態３に係る配線板１５１０は、電子部品１８０２を複数有し、複数の電子部品１８０２に共通する第１の検査用パッド、第２の検査用パッド及び第３の検査用パッドを有する。これにより、実施形態１と同様にスパークテストを実施することで、複数の電子部品１８０２に対する配線板１５１０の絶縁信頼性を、一度に検査することができる。
【０１４３】
以上、本発明の実施形態について説明したが、本発明は上記各実施形態によって限定されるものではない。
【０１４４】
上記各実施形態においては、基板の内部に電子部品としてＭＬＣＣを設ける場合について説明した。これに限られず、ＭＬＣＣ以外の他の電子部品を基板の内部に設けてもよい。
【０１４５】
基板、第１導体パターン、第２導体パターン、第３導体パターン（第１配線、第２配線、第３配線）、第４導体パターン、第２絶縁層、ソルダーレジスト層の材料は、配線板の使用目的等に応じて任意に選択することができる。例えば、第２絶縁層は、プリプレグの他、液状またはフィルム状の熱硬化性樹脂や、それらの混合物、さらにはＲＣＦ（Resin Coated copper Foil）から構成されていてもよい。
【０１４６】
第１配線、第２配線、第３配線の形状も、上記各実施形態に限られるものではなく、他の形状とすることができる。第１の検査用パッド、第２の検査用パッド、第３の検査用パッドは電子部品と接続される側の最外層の導体層（第３導体パターン４１１、第３導体パターン９１１、第３導体パターン１９１１）に形成されることに限られず、ドーターボードと接続される側の最外層の導体層（第４導体パターン４１２、第４導体パターン９１２、第４導体パターン１９１２）に形成されてもよい。
【０１４７】
無電解めっきの材料として、ニッケルや、チタン、クロム等を採用してもよい。無電解めっき以外に、ＰＶＤ膜やＣＶＤ膜を用いることもできる。ＰＶＤ膜やＣＶＤ膜の場合、触媒は不要である。
【０１４８】
同様に、電解めっき膜の材料として、ニッケルや、チタン、クロム等を採用してもよい。
【０１４９】
また、第１導体パターン、第２導体パターン、第３導体パターン、第４導体パターンの形成方法、パターニング方法は限定されず、セミアディティブ法、サブトラクティブ法などを、配線板の用途に応じて適宜選択することができる。
【０１５０】
配線板の構成、及びその構成要素の種類、性能、寸法、材質、形状、層数、または配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。
【０１５１】
例えば配線板におけるビア導体は、フィルド導体に限られず、例えばコンフォーマル導体であってもよい。
【０１５２】
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。
【符号の説明】
【０１５３】
１０，５１０，１５１０ 配線板
１１，１２，１３，１５，１６ 配線
３０Ｃ コンデンサ
１００，６００，１６００ 基板（第１絶縁層）
１０３Ａ，１０３Ｂ，６０３Ａ，６０３Ｂ，６０３Ｃ，１６０３Ａ，１６０３Ｂ スルーホール導体
１０３Ａａ，１０３Ｂａ，６０３Ａａ，６０３Ｂａ，６０３Ｃａ，１６０３Ａａ，１６０３Ｂａ スルーホール
２０１，７０１，１７０１ 第１導体パターン
２０２，７０２，１７０２ 第２導体パターン
２０５，２０６，７０５，７０６，１７０５，１７０６ 銅箔
２０７，２０８，７０７，７０８，１７０７，１７０８ 第２絶縁層
２０７Ａ，１８０１ 絶縁体
２０７ａ，２０７ｂ 隙間
２１１，２１２，７１１，７１２，１７１１，１７１２ ビアホール
３００，８００，８０２，１８０２ 電子部品
３００Ａ，８００Ａ，８０２Ａ，１８０２Ａ 第１電極
３００Ｂ，８００Ｂ，８０２Ｂ，１８０２Ｂ 第２電極
３０５，３０６，８０５，８０６，１８０５，１８０６ ビア導体
３０７，３０８，８０７，８０８，１８０７，１８０８ 電解めっき
３１１，３１２，８１１，８１２，１８１１，１８１２ 無電解めっき膜
３２１，３２２，８２１，８２２，１８２１，１８２２ めっきレジスト
３２１ａ，３２２ａ，８２１ａ，８２２ａ，１８２１ａ，１８２２ａ 開口
４０１，４０２，９０１，９０２，１９０１，１９０２ ソルダーレジスト層
４１１，９１１，１９１１ 第３導体パターン
４１１ａ，９１１ａ，９１１ｄ，１９１１ａ 第１配線
４１１ｂ，９１１ｂ，９１１ｅ，１９１１ｂ 第２配線
４１１ｃ，９１１ｃ，９１１ｆ，１９１１ｃ 第３配線
４１２，９１２，１９１２ 第４導体パターン
４２１，４２２，９２１，９２２，１９２１，１９２２ 開口部
５０１，５０２，９３１，９３２，１９３１，１９３２ 耐食層
１０００，１５００，２５００ 両面銅張積層板
１００１，１００２，１５０１，１５０２，２５０１，２５０２ 銅箔
１００３，１００４，１５０３，１５０４，２５０３，２５０４ めっき
１０１０，１６１０，２５１０ キャリア（粘着シート）
１８０３Ａ，１８０３Ｂ 導電体
１８０４Ａ 第１電極基板
１８０４Ｂ 第２電極基板
Ｆ１，Ｆ３，Ｆ５ 第１面
Ｆ２，Ｆ４，Ｆ６ 第２面
Ｐ１，Ｐ１１，Ｐ２１，Ｐ３１ 第１の検査用パッド
Ｐ２，Ｐ１２，Ｐ２２，Ｐ３２ 第２の検査用パッド
Ｐ３，Ｐ１３，Ｐ２３ 第３の検査用パッド
Ｒ１００，Ｒ６００，Ｒ６０２，Ｒ１６００ キャビティ
【技術分野】
【０００１】
本発明は、コンデンサ等の電子部品を内蔵する配線板、及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の高性能化、小型化の進展にともない、電子機器の内部に実装される配線板の高機能化、高集積化の要請が高くなってきている。そこで、コンデンサ等の電子部品を内蔵した電子部品内蔵配線板が、特許文献１等に開示されている。特許文献１には、開口部が形成された基板と、開口部に収容されるコンデンサと、基板及びコンデンサの上に形成される絶縁層と、絶縁層上に形成される導体層と、を有する電子部品内蔵配線板が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２６６１９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような電子部品内蔵配線板では、配線板の絶縁信頼性を検査するために、互いに絶縁された配線間に高電圧（例えば１００Ｖ）を印加する線間絶縁試験（スパークテスト）を実施するのが好ましい。しかし、特許文献１に開示された電子部品内蔵配線板においては、電子部品に接続されている配線と配線との間には、電子部品の耐圧以上の電圧を印加することができない。このため、当該配線と配線との間では、スパークテストを実施することができない。
【０００５】
本発明は、上述の事情の下になされたもので、配線板に電子部品が内蔵されている場合でも、スパークテストを実施することができる配線板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の第１の観点に係る配線板は、
開口部を有する第１絶縁層と、
前記開口部に収容され、第１電極と第２電極とを有する電子部品と、
前記第１絶縁層及び前記電子部品の上方に形成される第２絶縁層と、
前記第２絶縁層上に形成され、前記第１電極に接続される第１配線と、前記第２電極に接続される第２配線と、前記第１配線と前記第２配線との線間にある第３配線とを含む導体層と、
前記第１配線に接続される第１の検査用パッドと、
前記第２配線に接続される第２の検査用パッドと、
前記第３配線に接続される第３の検査用パッドと、
を備える。
【０００７】
前記電子部品は、チップコンデンサであることが好ましい。
【０００８】
前記第１配線、前記第２配線及び前記第３配線は、絶縁材によって被覆されていることが好ましい。
【０００９】
前記チップコンデンサを複数有し、各チップコンデンサに対応する前記第１の検査用パッド、前記第２の検査用パッド及び前記第３の検査用パッドの組をそれぞれ有することが好ましい。
【００１０】
前記チップコンデンサを複数有し、該複数のチップコンデンサに共通の前記第１の検査用パッド、前記第２の検査用パッド及び前記第３の検査用パッドを有することが好ましい。
【００１１】
前記線間の最小幅は、１００μｍ以下であることが好ましい。
【００１２】
前記開口部は、レーザにより形成されていることが好ましい。
【００１３】
前記第１配線、前記第２配線及び前記第３配線の厚みは、１０μｍ以上１００μｍ以下であることが好ましい。
【００１４】
また、上記目的を達成するために、本発明の第２の観点に係る配線板の製造方法は、
絶縁材料からなる基板を用意することと、
前記基板に開口部を形成することと、
前記開口部に第１電極と第２電極とを有する電子部品を収容することと、
前記基板と前記電子部品の上方に絶縁層を形成することと、
前記絶縁層上に第１配線及び第２配線を形成することと、
前記第１配線と前記第２配線との線間に第３配線を形成することと、
前記第１電極を前記第１配線に接続することと、
前記第２電極を前記第２配線に接続することと、
前記第１配線に接続される第１の検査用パッドを形成することと、
前記第２配線に接続される第２の検査用パッドを形成することと、
前記第３配線に接続される第３の検査用パッドを形成することと、
前記第１の検査用パッドと前記第３の検査用パッドとを使って検査することと、
前記第２の検査用パッドと前記第３の検査用パッドとを使って検査することと、
を含む。
【００１５】
前記基板と前記電子部品の上方に絶縁層を形成する際に、前記基板と前記電子部品の隙間に前記絶縁層を構成する絶縁体を流し込むことが好ましい。
【発明の効果】
【００１６】
本発明に係る配線板及び配線板の製造方法によれば、電子部品の第１電極に接続される第１配線と、電子部品の第２電極に接続される第２配線と、第１配線と第２配線との線間にある第３配線と、第１配線に接続される第１の検査用パッドと、第２配線に接続される第２の検査用パッドと、第３配線に接続される第３の検査用パッドとを備えることから、第１の検査用パッドと第３の検査用パッドとの間、第２の検査用パッドと第３の検査用パッドとの間で、スパークテストを実施することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態１に係る配線板の断面図である。
【図２Ａ】実施形態１に係る配線板の導体層部分を示す部分平面図である。
【図２Ｂ】実施形態１に係る配線板の表面を示す部分平面図である。
【図３】実施形態１に係る配線板の等価回路図である。
【図４】実施形態１に係る配線板の製造方法を示すフローチャートである。
【図５】実施形態１に係る配線板の製造方法の第１の工程を説明するための図である。
【図６】図５の工程の後の第２の工程を説明するための図である。
【図７】図６の工程の後の第３の工程を説明するための図である。
【図８】図７の工程の後の第４の工程を説明するための図である。
【図９】図８の工程の後の第５の工程を説明するための図である。
【図１０】図９の工程の後の第６の工程を説明するための図である。
【図１１】図１０の工程の後の第７の工程を説明するための図である。
【図１２】図１１の工程の後の第８の工程を説明するための図である。
【図１３】図１２の工程の後の第９の工程を説明するための図である。
【図１４】図１３の工程の後の第１０の工程を説明するための図である。
【図１５】図１４の工程の後の第１１の工程を説明するための図である。
【図１６】図１５の工程の後の第１２の工程を説明するための図である。
【図１７】図１６の工程の後の第１３の工程を説明するための図である。
【図１８】図１７の工程の後の第１４の工程を説明するための図である。
【図１９】図１８の工程の後の第１５の工程を説明するための図である。
【図２０】図１９の工程の後の第１６の工程を説明するための図である。
【図２１】図２０の工程の後の第１７の工程を説明するための図である。
【図２２】図２１の工程の後の第１８の工程を説明するための図である。
【図２３】図２２の工程の後の第１９の工程を説明するための図である。
【図２４】図２３の工程の後の第２０の工程を説明するための図である。
【図２５Ａ】実施形態１に係る配線板の等価回路図である。
【図２５Ｂ】実施形態１に係る配線板の第２の例を示す等価回路図である。
【図２５Ｃ】実施形態１に係る配線板の第３の例を示す等価回路図である。
【図２６】本発明の実施形態２に係る配線板の断面図である。
【図２７】実施形態２に係る配線板の製造方法の第１の工程を説明するための図である。
【図２８】図２７の工程の後の第２の工程を説明するための図である。
【図２９】図２８の工程の後の第３の工程を説明するための図である。
【図３０】図２９の工程の後の第４の工程を説明するための図である。
【図３１】図３０の工程の後の第５の工程を説明するための図である。
【図３２】図３１の工程の後の第６の工程を説明するための図である。
【図３３】図３２の工程の後の第７の工程を説明するための図である。
【図３４】図３３の工程の後の第８の工程を説明するための図である。
【図３５】図３４の工程の後の第９の工程を説明するための図である。
【図３６】図３５の工程の後の第１０の工程を説明するための図である。
【図３７】図３６の工程の後の第１１の工程を説明するための図である。
【図３８】図３７の工程の後の第１２の工程を説明するための図である。
【図３９】図３８の工程の後の第１３の工程を説明するための図である。
【図４０】図３９の工程の後の第１４の工程を説明するための図である。
【図４１】図４０の工程の後の第１５の工程を説明するための図である。
【図４２】図４１の工程の後の第１５の工程を説明するための図である。
【図４３】本発明の実施形態３に係る配線板の断面図である。
【図４４】実施形態３に係る配線板の製造方法の第１の工程を説明するための図である。
【図４５】図４４の工程の後の第２の工程を説明するための図である。
【図４６】図４５の工程の後の第３の工程を説明するための図である。
【図４７】図４６の工程の後の第４の工程を説明するための図である。
【図４８Ａ】図４７の工程の後の第５の工程で用いられるコンデンサユニットを説明するための平面図である。
【図４８Ｂ】コンデンサユニットを説明するための断面図である。
【図４９】図４７の工程の後の第５の工程を説明するための図である。
【図５０】図４９の工程の後の第６の工程を説明するための図である。
【図５１】図５０の工程の後の第７の工程を説明するための図である。
【図５２】図５１の工程の後の第８の工程を説明するための図である。
【図５３】図５２の工程の後の第９の工程を説明するための図である。
【図５４】図５３の工程の後の第１０の工程を説明するための図である。
【図５５】図５４の工程の後の第１１の工程を説明するための図である。
【図５６】図５５の工程の後の第１２の工程を説明するための図である。
【図５７】図５６の工程の後の第１３の工程を説明するための図である。
【図５８】図５７の工程の後の第１４の工程を説明するための図である。
【図５９】図５８の工程の後の第１５の工程を説明するための図である。
【図６０】図５９の工程の後の第１６の工程を説明するための図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態を、図面を参照しつつ詳細に説明する。なお、説明にあたっては、相互に直交するＸ軸、Ｙ軸及びＺ軸からなる座標系を用いる。
【００１９】
本発明の実施形態においては、孔は貫通孔に限られず、非貫通の孔も含めて、孔という。孔には、スルーホール及びビアホールが含まれる。以下、スルーホール内（壁面）に形成される導体をスルーホール導体、ビアホール内（壁面または底面）に形成される導体をビア導体という。
【００２０】
また、めっきとは、金属や樹脂などの表面に層状に導体（例えば金属）を析出させることと、析出した導体（例えば金属層）をいう。めっきには、無電解めっきや電解めっき等の湿式めっきのほか、ＰＶＤ（Physical Vapor Deposition）やＣＶＤ（Chemical Vapor Deposition）等の乾式めっきも含まれる。
【００２１】
（実施形態１）
実施形態１に係る配線板１０は、図１に示されるように、基板１００（第１絶縁層）と、基板１００に収容された電子部品３００と、基板１００の上下面に形成された第１導体パターン２０１、第２導体パターン２０２及び第２絶縁層２０７，２０８と、第２絶縁層２０７，２０８の表面にそれぞれ形成された第３導体パターン４１１、第４導体パターン４１２と、第２絶縁層２０７，２０８の表面にそれぞれ形成されたソルダーレジスト層４０１，４０２と、を有する。実施形態１の配線板１０は、矩形板状のリジッド配線板である。ただし、配線板１０は、フレキシブル配線板であってもよい。
【００２２】
基板１００は、第１絶縁層を形成し、例えばガラスクロス（心材）にエポキシ樹脂を含浸させたもの（以下、「ガラエポ」という。）からなる。基板１００の内部には、電子部品３００としての積層セラミックコンデンサ（ＭＬＣＣ）が収容される。基板１００の中央部には、電子部品３００が収容されるキャビティＲ１００が形成される。なお、キャビティＲ１００は必ずしも基板１００の中央に位置していなくてもよい。
【００２３】
また、基板１００を貫通して、２つのスルーホール１０３Ａａ，１０３Ｂａが設けられており、スルーホール１０３Ａａ，１０３Ｂａの内部には、スルーホール導体１０３Ａ，１０３Ｂがそれぞれ設けられる。スルーホール導体１０３Ａ，１０３Ｂは、銅めっきからなる。これらのスルーホール導体１０３Ａ，１０３Ｂは、第１導体パターン２０１と第２導体パターン２０２とを電気的に接続する。
【００２４】
第２絶縁層２０７は、第１導体パターン２０１及び電子部品３００の上面を覆うように形成される。第２絶縁層２０７は、例えば硬化したプリプレグからなる。そして、第１導体パターン２０１と、当該第２絶縁層２０７の上面に形成される第３導体パターン４１１とを電気的に絶縁する。この第２絶縁層２０７の厚さは、１０〜６０μｍである。
【００２５】
プリプレグは、例えばグラスファイバまたはアラミドファイバに、エポキシ樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、またはアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を含浸させることにより形成される。
【００２６】
第２絶縁層２０７には、複数のビアホール２１１が形成される。ビアホール２１１の内部には、ビア導体３０５が形成される。このビア導体３０５は、銅めっきからなる。このビア導体３０５によって、第１導体パターン２０１と、第３導体パターン４１１とが接続される。また、ビア導体３０５によって、電子部品３００の第１電極３００Ａと第１配線４１１ａ、電子部品３００の第２電極３００Ｂと第２配線４１１ｂとが、それぞれ接続される。
【００２７】
第３導体パターン４１１は、第２絶縁層２０７の上面（＋Ｚ側の面）に形成される。第３導体パターン４１１は、厚さが５〜３０μｍで、所定の形状にパターニングされる。第３導体パターン４１１は、第１配線４１１ａと、第２配線４１１ｂと、第３配線４１１ｃとを備える。第３配線４１１ｃは、第１配線４１１ａと第２配線４１１ｂとの間に形成される。
【００２８】
第２絶縁層２０８は、第２導体パターン２０２及び電子部品３００の下面を覆うように形成される。第２絶縁層２０８は、第２絶縁層２０７と同様に、例えば硬化したプリプレグからなる。そして、第２導体パターン２０２と、当該第２絶縁層２０８の下面に形成される第４導体パターン４１２とを電気的に絶縁する。この第２絶縁層２０８の厚さは、１０〜６０μｍである。
【００２９】
第２絶縁層２０８には、複数のビアホール２１２が形成される。ビアホール２１２の内部には、ビア導体３０６が形成される。このビア導体３０６は、銅めっきからなる。このビア導体３０６によって、第２導体パターン２０２及び電子部品３００の第１電極３００Ａ、電子部品３００の第２電極３００Ｂと、第４導体パターン４１２とが、それぞれ接続される。第４導体パターン４１２は、第２絶縁層２０８の下面（−Ｚ側の面）に形成される。第４導体パターン４１２は、厚さが５〜３０μｍで、所定の形状にパターニングされる。
【００３０】
なお、第４導体パターン４１２のうち第４導体パターン４１２ａは、電子部品３００の第１電極３００Ａを介して、第３導体パターン４１１のうち第１配線４１１ａと電気的に接続される。第４導体パターン４１２のうち第４導体パターン４１２ｂは、電子部品３００の第２電極３００Ｂを介して、第３導体パターン４１１のうち第２配線４１１ｂと電気的に接続される。
【００３１】
第２絶縁層２０７，２０８の材料としては、プリプレグに代えて、液状またはフィルム状の熱硬化性樹脂や熱可塑性樹脂、さらにはＲＣＦ（Resin Coated copper Foil）を用いることもできる。ここで、熱硬化性樹脂としては、例えばエポキシ樹脂、イミド樹脂（ポリイミド）、ＢＴ樹脂、アリル化フェニレンエーテル樹脂、アラミド樹脂などを用いることができる。また、熱可塑性樹脂としては、例えば液晶ポリマー（ＬＣＰ）、ＰＥＥＫ樹脂、ＰＴＦＥ樹脂（フッ素樹脂）などを用いることができる。これらの材料は、例えば絶縁性、誘電特性、耐熱性、機械的特性等の観点から、必要性に応じて選ぶことが望ましい。また、上記樹脂には、添加剤として、硬化剤、安定剤、フィラーなどを含有させることもできる。
【００３２】
ソルダーレジスト層４０１は、第２絶縁層２０７を覆うように形成される。ソルダーレジスト層４０２は、第２絶縁層２０８を覆うように形成される。ソルダーレジスト層４０１，４０２は、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、または紫外線硬化性の樹脂等からなる。
【００３３】
ソルダーレジスト層４０１には、第３導体パターン４１１を配線板１０に実装される電子部品等と接続するための複数の開口部４２１が形成される。そして、開口部４２１の内部には、第３導体パターン４１１の表面を被覆する、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層５０１が形成される。配線板１０に実装される電子部品の端子は、耐食層５０１に半田（図示せず）を介して接続される。
【００３４】
実施形態１においては、第１配線４１１ａの所定位置に開口部４２１が形成され、スパークテスト等の検査を実施するための第１の検査用パッドＰ１となる。同様に、第２配線４１１ｂの所定位置に開口部４２１が形成され、図示しない第２の検査用パッドとなる。同様に、第３配線４１１ｃの所定位置に開口部４２１が形成され、図示しない第３の検査用パッドとなる。これらの第１の検査用パッドＰ１、図示しない第２の検査用パッド、図示しない第３の検査用パッドは、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層５０１によって保護される。
【００３５】
ソルダーレジスト層４０２には、第４導体パターン４１２を配線板１０に実装される電子部品等と接続するための複数の開口部４２２が形成される。そして、開口部４２２の内部には、第４導体パターン４１２の表面を被覆する、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層５０２が形成される。配線板１０に実装される電子部品の端子は、耐食層５０２に半田（図示せず）を介して接続される。
【００３６】
次に、第１配線４１１ａ、第２配線４１１ｂ、第３配線４１１ｃの具体的な形状について、図２Ａを参照して説明する。図２Ａは、配線板１０の上側（＋Ｚ側）に形成された配線パターンを示す部分平面図である。
【００３７】
第２配線４１１ｂは、図２Ａに示される屈曲した形状を有しており、第２絶縁層２０７の上に形成される。第２配線４１１ｂの外周に沿って、ほぼ一定の幅の隙間２０７ａを空けて、第３配線４１１ｃが形成される。隙間２０７ａの幅は、２０μｍ〜１００μｍである。第３配線４１１ｃの外周に沿って、ほぼ一定の幅の隙間２０７ｂを空けて、第１配線４１１ａが形成される。隙間２０７ｂの幅は、２０μｍ〜１００μｍである。第１配線４１１ａの外周は、略長方形状である。
【００３８】
第２配線４１１ｂの一部は、図１に示される電子部品３００の直上に設けられる。したがって、隙間２０７ａの一部、第３配線４１１ｃの一部、隙間２０７ｂの一部も、電子部品３００の直上またはその近傍に設けられる。これによって、後述するスパークテストにおいて、電子部品３００の近傍の絶縁信頼性を試験することができる。
【００３９】
図２Ｂは、実施形態１の配線板１０の上面（＋Ｚ側の面）を示す部分平面図である。上述したように、配線板１０の上面を覆うソルダーレジスト層４０１には、複数の開口部４２１が設けられる。開口部４２１内には、図示しない２層構造の耐食層が形成される。第１配線４１１ａの表面には、図示しない２層構造の耐食層に覆われて、第１の検査用パッドＰ１が形成される。第２配線４１１ｂの表面には、図示しない２層構造の耐食層に覆われて、第２の検査用パッドＰ２が形成される。第３配線４１１ｃの表面には、図示しない２層構造の耐食層に覆われて、第３の検査用パッドＰ３が形成される。
【００４０】
図２Ｂに示されるように、電子部品収容部領域Ｒ１００の内部には、電子部品３００の第１電極３００Ａ及び第２電極３００Ｂにそれぞれ接続されるパッドＰ４，Ｐ５が設けられる。その外側には、ＩＣチップが搭載されるＩＣチップ搭載領域Ｒ４００がある。第１の検査用パッドＰ１、第２の検査用パッドＰ２、第３の検査用パッドＰ３は、このＩＣチップ搭載領域Ｒ４００の外側に配置される。
【００４１】
これらの第１配線４１１ａ、第２配線４１１ｂ、第３配線４１１ｃ及び電子部品３００の電気的接続関係は、図３の等価回路で表される。図３において、配線１１は第１配線４１１ａに相当し、配線１２は第２配線４１１ｂに相当し、配線１３は第３配線４１１ｃに相当する。また、図３の配線１５は第４導体パターン４１２ａに相当し、配線１６は第４導体パターン４１２ｂに相当し、コンデンサ３０Ｃは、電子部品３００に相当する。配線１１はコンデンサ３０Ｃの一方の電極に接続され、配線１２はコンデンサ３０Ｃの他方の電極に接続されている。配線１５はコンデンサ３０Ｃの一方の電極に接続され、配線１６はコンデンサ３０Ｃの他方の電極に接続されている。配線１３は、配線１１、配線１２、配線１５、配線１６及びコンデンサ３０Ｃから絶縁されている。
【００４２】
実施形態１の配線板１０におけるスパークテストの実施方法について、図３の等価回路を参照して説明する。スパークテストは、配線板の絶縁された配線の間の絶縁信頼性を検査するものである。例えば１００Ｖ程度の高電圧を、絶縁された配線の間に所定時間印加して、絶縁抵抗を測定する。配線の間に絶縁不良の箇所があると、絶縁抵抗が急激に低下する。これによって、絶縁不良のリスクを抱えた配線板がラインに流出するのを防止することができる。上述したように、配線１１はコンデンサ３０Ｃの一方の電極に接続され、配線１２はコンデンサ３０Ｃの他方の電極に接続されている。したがって、配線１１と配線１２との間には、コンデンサ３０Ｃの耐圧（６Ｖ程度）以上の電圧を印加することができない。
【００４３】
しかし、配線１１と配線１３との間には、例えば１００Ｖ程度の高電圧を印加しても、コンデンサ３０Ｃの一方の電極と他方の電極の間には電圧が印加されない。配線１２と配線１３との間に高電圧を印加した場合も同様である。そこで、配線１１と配線１３との間、配線１２と配線１３との間に高電圧を印加して、スパークテストを実施することができる。
【００４４】
より具体的には、配線板１０におけるスパークテストは、図２Ｂに示される検査用パッドＰ１，Ｐ２，Ｐ３を用いて実施される。第１の検査用パッドＰ１と第３の検査用パッドＰ３との間に、例えば１００Ｖ程度の高電圧を印加する。また、第２の検査用パッドＰ２と第３の検査用パッドＰ３との間に、例えば１００Ｖ程度の高電圧を印加する。このようにスパークテストを実施すれば、電子部品３００には電圧は印加されない。したがって、所定時間高電圧を印加した際に絶縁抵抗が低下した場合には、第１配線４１１ａと第３配線４１１ｃの間、第２配線４１１ｂと第３配線４１１ｃの間、または第３配線４１１ｃと第４導体パターン４１２ａもしくは第４導体パターン４１２ｂの間のいずれかに絶縁不良の箇所があることが明らかになる。
【００４５】
一方、上述したようにスパークテストを実施して、所定時間絶縁抵抗が低下しなかった場合には、第１配線４１１ａと第３配線４１１ｃの間、第２配線４１１ｂと第３配線４１１ｃの間、または第３配線４１１ｃと第４導体パターン４１２ａもしくは第４導体パターン４１２ｂの間のいずれにも、絶縁不良の箇所はないことが明らかになる。
【００４６】
次に、上述した配線板１０の製造方法について、図４乃至図２５を参照して説明する。
【００４７】
図４のステップＳ１１では、図５に示されるように、出発材料として両面銅張積層板１０００を準備する。両面銅張積層板１０００は、基板１００（コア基板）と、基板１００の第１面Ｆ１上に形成された銅箔１００１と、基板１００の第２面Ｆ２上に形成された銅箔１００２と、から構成される。実施形態１では、この段階において、基板１００が、完全に硬化した状態のガラエポからなる。
【００４８】
次に、図４のステップＳ１２で、スルーホール導体１０３Ａ，１０３Ｂ及び第１導体パターン２０１、第２導体パターン２０２を形成する。
【００４９】
詳しくは、図６に示されるように、例えばドリルを用いて、例えば第１面Ｆ１側から両面銅張積層板１０００を貫通するスルーホール１０３Ａａ及びスルーホール１０３Ｂａを形成する。スルーホール１０３Ａａ，１０３Ｂａを形成した後には、スルーホール１０３Ａａ，１０３Ｂａについてデスミアを行うことが好ましい。デスミアにより、不要な導通（ショート）が抑制される。なお、スルーホール１０３Ａａ，１０３Ｂａの形成は、レーザまたはエッチングなど、ドリル以外の方法で行ってもよい。
【００５０】
次に、例えばパネルめっき法により、図７に示されるように、銅箔１００１，１００２上及びスルーホール１０３Ａａ，１０３Ｂａ内に、例えば銅のめっき１００３，１００４を形成する。具体的には、まず無電解めっきを行い、続けてめっき液を用いて、その無電解めっき膜をシード層として電解めっきを行うことにより、めっき１００３，１００４を形成する。これにより、スルーホール１０３Ａａ，１０３Ｂａにめっき１００３，１００４が充填され、スルーホール導体１０３Ａ，１０３Ｂが形成される。
【００５１】
次に、例えばエッチングレジスト及びエッチング液を用いて、基板１００の第１面Ｆ１及び第２面Ｆ２に形成された各導体層のパターニングを行う。具体的には、第１導体パターン２０１、第２導体パターン２０２に対応したパターンを有するエッチングレジストで各導体層を覆い、各導体層の、エッチングレジストで覆われない部分（エッチングレジストの開口部で露出する部位）を、エッチングで除去する。これにより、図８に示されるように、基板１００の第１面Ｆ１、第２面Ｆ２上にそれぞれ、第１導体パターン２０１及び第２導体パターン２０２が形成される。なお、エッチングは、湿式に限られず、乾式であってもよい。
【００５２】
次に、図４のステップＳ１３で、基板１００（コア基板）にキャビティＲ１００を形成する。実施形態１では、図９，図１０に示されるように、基板１００にレーザを照射することにより、キャビティＲ１００を形成する。キャビティＲ１００は、電子部品３００の収容スペースとなる。
【００５３】
次に、図４のステップＳ１４で、電子部品３００を、基板１００のキャビティＲ１００に配置する。
【００５４】
具体的には、図１１に示されるように、例えばＰＥＴ（ポリエチレンテレフタレート）からなるキャリア１０１０を、基板１００の片側（例えば第２面Ｆ２）に設ける。これにより、キャビティＲ１００の一方の開口がキャリア１０１０で塞がれる。実施形態１では、キャリア１０１０が、粘着シート（例えばテープ）からなり、基板１００側に粘着性を有する。キャリア１０１０は、例えばラミネートにより、基板１００と接着される。
【００５５】
次に、図１２に示されるように、キャビティＲ１００の塞がれた開口とは反対側（＋Ｚ側）から、キャビティＲ１００に電子部品３００を入れる。電子部品３００は、例えば部品実装機によりキャビティＲ１００に入れられる。これにより、図１３に示されるように、キャリア１０１０上に電子部品３００が配置される。
【００５６】
次に、図４のステップＳ１５で、図１４に示されるように、半硬化の状態で、キャビティＲ１００の塞がれた開口とは反対側（＋Ｚ側）に、銅箔２０５付きの第２絶縁層２０７を配置する。第２絶縁層２０７は、例えば、ガラエポのプリプレグからなる。続けて、図１５に示されるように、第２絶縁層２０７を半硬化の状態でプレスすることにより、第２絶縁層２０７から樹脂を流出させてキャビティＲ１００へ流し込む。これにより、キャビティＲ１００における基板１００と電子部品３００との隙間に絶縁体２０７Ａ（第２絶縁層２０７を構成する樹脂）が充填される。
【００５７】
キャビティＲ１００に絶縁体２０７Ａが充填されたら、その充填樹脂（絶縁体２０７Ａ）と電子部品３００との仮溶着を行う。具体的には、加熱により充填樹脂に電子部品３００を支持できる程度の保持力を発現させる。これにより、キャリア１０１０に支持されていた電子部品３００が、充填樹脂によって支持されるようになる。その後、キャリア１０１０を除去する。
【００５８】
次に、図４のステップＳ１６で、基板１００の第２面Ｆ２側にビルドアップを行う。具体的には、図１６に示されるように、基板１００の第２面Ｆ２上に、第２絶縁層２０８及び銅箔２０６を配置する。第２絶縁層２０８は、例えばガラエポのプリプレグからなる。次に、図１７に示されるように、例えばプレスにより、第２絶縁層２０８を半硬化の状態で基板１００及び電子部品３００に接着させた後、加熱して第２絶縁層２０７，２０８の各々を硬化させる。
【００５９】
続く図４のステップＳ１７では、ビア導体及び導体層を形成する。詳しくは、図１８に示されるように、例えばレーザにより、第２絶縁層２０７及び銅箔２０５にビアホール２１１を形成し、第２絶縁層２０８及び銅箔２０６にビアホール２１２を形成する。ビアホール２１１及び２１２の各々は、電子部品３００の第１電極３００Ａまたは第２電極３００Ｂに至り、またはスルーホール導体１０３Ａ，１０３Ｂの直上に至る。その後、必要に応じて、デスミアを行う。
【００６０】
次に、図１９に示されるように、例えば化学めっき法により、銅箔２０５，２０６上及びビアホール２１１，２１２内に、例えば銅の無電解めっき膜３１１，３１２を形成する。なお、無電解めっきに先立って、例えば浸漬により、パラジウム等からなる触媒を、第２絶縁層２０７，２０８の表面に吸着させてもよい。
【００６１】
次に、図２０に示されるように、リソグラフィ技術または印刷等により、第１面Ｆ１側の主面（無電解めっき膜３１１上）に開口３２１ａを有するめっきレジスト３２１を、また、第２面Ｆ２側の主面（無電解めっき膜３１２上）に開口３２２ａを有するめっきレジスト３２２を、それぞれ形成する。開口３２１ａ，３２２ａはそれぞれ、第３導体パターン４１１（第１配線４１１ａ、第２配線４１１ｂ、第３配線４１１ｃ）及び第４導体パターン４１２（図１及び図２Ａ）に対応したパターンを有する。
【００６２】
次に、図２１に示されるように、例えばパターンめっき法により、めっきレジスト３２１，３２２の開口３２１ａ，３２２ａに、それぞれ例えば銅の電解めっき３０７，３０８を形成する。具体的には、陽極にめっきする材料である銅を接続し、陰極に被めっき材である無電解めっき膜３１１，３１２を接続して、めっき液に浸漬する。そして、両極間に直流の電圧を印加して電流を流し、無電解めっき膜３１１，３１２の表面に銅を析出させる。これにより、ビアホール２１１及びビアホール２１２に、それぞれ電解めっき３０７，３０８が充填され、例えば銅のめっきからなるビア導体３０５，３０６が形成される。
【００６３】
その後、例えば所定の剥離液により、めっきレジスト３２１，３２２を除去し、続けて不要な無電解めっき膜３１１，３１２、及び銅箔２０５，２０６を除去することにより、図２２に示されるように、導体層３０７，３０８が形成される。これらの導体層３０７，３０８は、下層の銅箔２０５，２０６と一体化して、図２３に示されるように、第３導体パターン４１１（第１配線４１１ａ、第２配線４１１ｂ、第３配線４１１ｃ）及び第４導体パターン４１２となる。
【００６４】
第３導体パターン４１１と同時に、検査用パッドＰ１，Ｐ２，Ｐ３が形成される。また、第３導体パターン４１１と同時に、部品実装用パッドの他のパッドＰ４，Ｐ５等も形成される。同様に、第４導体パターン４１２と同時に、部品実装用パッド等の他のパッドも形成される。
【００６５】
次に、図４のステップＳ１８で、図２３に示されるように、第２絶縁層２０７，２０８上にそれぞれ、開口部４２１を有するソルダーレジスト層４０１、開口部４２２を有するソルダーレジスト層４０２を形成する。第３導体パターン４１１及び第４導体パターン４１２はそれぞれ、開口部４２１，４２２に位置する所定の部位（検査用パッドＰ１，Ｐ２，Ｐ３、他のパッドＰ４，Ｐ５及びランド等）を除いて、ソルダーレジスト層４０１，４０２で覆われる。ソルダーレジスト層４０１，４０２は、例えばスクリーン印刷、スプレーコーティング、ロールコーティング、またはラミネート等により、形成することができる。
【００６６】
次に、図２４に示されるように、第３導体パターン４１１（第１配線４１１ａ、第２配線４１１ｂ、第３配線４１１ｃ）上、詳しくはソルダーレジスト層４０１に覆われない開口部４２１に、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層５０１が形成される。配線板１０に実装される電子部品の端子は、耐食層５０１に半田（図示せず）を介して接続される。
【００６７】
同様に、図２４に示されるように、第４導体パターン４１２上、詳しくはソルダーレジスト層４０２に覆われない開口部４２２に、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層５０２が形成される。配線板１０に実装される電子部品の端子は、耐食層５０２に半田（図示せず）を介して接続される。なお、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層５０２を形成する代わりに、ＯＳＰ（Organic Solderability Preservative）処理を行うことにより、有機保護膜からなる耐食層を形成してもよい。
【００６８】
その結果、実施形態１の配線板１０（図１）が完成する。その後、必要があれば、電子部品３００の電気テスト（容量値及び絶縁性等のチェック）を行う。
【００６９】
実施形態１に係る配線板１０の回路構成は、図２５Ａの等価回路で示される。なお、本発明に係る配線板の回路構成は、図２５Ａの等価回路に限られない。例えば、図２５Ｂの等価回路に示されるように、コンデンサ３０Ｃが２個並列に接続されてもよい。また、図２５Ｃの等価回路に示されるように、コンデンサ３０Ｃが２個直列に接続されてもよい。
【００７０】
以上説明したように、実施形態１の配線板１０は、電子部品３００の第１電極３００Ａに接続される第１配線４１１ａと、電子部品３００の第２電極３００Ｂに接続される第２配線４１１ｂと、第１電極３００Ａ、第２電極３００Ｂ、第１配線４１１ａ、第２配線４１１ｂのいずれにも接続されない第３配線４１１ｃとを有する。よって、第１配線４１１ａと第３配線４１１ｃとの間、及び第２配線４１１ｂと第３配線４１１ｃとの間には、高電圧を印加することができる。第１の検査用パッドＰ１と第３の検査用パッドＰ３との間に高電圧（例えば１００Ｖ）を印加し、別途第２の検査用パッドＰ２と第３の検査用パッドＰ３との間に高電圧を印加する。いずれの場合にも絶縁抵抗が低下しなければ、配線板１０は、第１配線４１１ａと第２配線４１１ｂとの間においても、絶縁信頼性を有すると見なすことができる。このようにして、電子部品３００に高電圧を印加することなく、絶縁信頼性試験を行うことができる。
【００７１】
（実施形態２）
実施形態２に係る配線板５１０は、図２６に示されるように、基板６００（第１絶縁層）と、基板６００に収容された２個の電子部品８００，８０２と、基板６００の上下面に形成された第１導体パターン７０１、第２導体パターン７０２及び第２絶縁層７０７，７０８と、第２絶縁層７０７，７０８の表面にそれぞれ形成された第３導体パターン９１１、第４導体パターン９１２と、第２絶縁層７０７，７０８の表面にそれぞれ形成されたソルダーレジスト層９０１，９０２と、を有する。実施形態２の配線板５１０は、矩形板状のリジッド配線板である。ただし、配線板５１０は、フレキシブル配線板であってもよい。
【００７２】
基板６００は、第１絶縁層を形成し、例えばガラエポからなる。基板６００の内部には、電子部品８００，８０２としての２個の積層セラミックコンデンサ（ＭＬＣＣ）が収容される。基板６００には、電子部品８００，８０２が収容される２つのキャビティＲ６００，Ｒ６０２が形成される。
【００７３】
また、基板６００を貫通して、３つのスルーホールが設けられており、３つのスルーホールの内部には、スルーホール導体６０３Ａ，６０３Ｂ，６０３Ｃがそれぞれ設けられる。スルーホール導体６０３Ａ，６０３Ｂ，６０３Ｃは、銅めっきからなる。これらのスルーホール導体６０３Ａ，６０３Ｂ，６０３Ｃは、第１導体パターン７０１と第２導体パターン７０２とを電気的に接続する。
【００７４】
第２絶縁層７０７は、第１導体パターン７０１及び電子部品８００，８０２の上面を覆うように形成される。第２絶縁層７０７は、例えば硬化したプリプレグからなる。そして、第１導体パターン７０１と、当該第２絶縁層７０７の上面に形成される第３導体パターン９１１とを電気的に絶縁する。この第２絶縁層７０７の厚さは、１０〜６０μｍである。
【００７５】
第２絶縁層７０７には、複数のビアホール７１１が形成される。ビアホール７１１の内部には、ビア導体８０５が形成される。このビア導体８０５は、銅めっきからなる。このビア導体８０５によって、第１導体パターン７０１と、第３導体パターン９１１とが接続される。また、ビア導体８０５によって、電子部品８００の第１電極８００Ａと電子部品８００に対応する第１配線９１１ａ、電子部品８００の第２電極８００Ｂと電子部品８００に対応する第２配線９１１ｂとが、それぞれ接続される。さらに、ビア導体８０５によって、電子部品８０２の第１電極８０２Ａと電子部品８０２に対応する第１配線９１１ｄ、電子部品８０２の第２電極８０２Ｂと電子部品８０２に対応する第２配線９１１ｅとが、それぞれ接続される。
【００７６】
第３導体パターン９１１は、第２絶縁層７０７の上面（＋Ｚ側の面）に形成される。第３導体パターン９１１は、厚さが５〜３０μｍで、所定の形状にパターニングされる。第３導体パターン９１１は、電子部品８００に対応する第１配線９１１ａ、第２配線９１１ｂ、第３配線９１１ｃ、及び電子部品８０２に対応する第１配線９１１ｄ、第２配線９１１ｅ、第３配線９１１ｆから構成される。電子部品８００に対応する第３配線９１１ｃは、電子部品８００に対応する第１配線９１１ａと第２配線９１１ｂとの間に形成される。電子部品８０２に対応する第３配線９１１ｆは、電子部品８０２に対応する第１配線９１１ｄと第２配線９１１ｅとの間に形成される。
【００７７】
第２絶縁層７０８は、第２導体パターン７０２及び電子部品８００，８０２の下面を覆うように形成される。第２絶縁層７０８は、第２絶縁層７０７と同様に、例えば硬化したプリプレグからなる。そして、第２導体パターン７０２と、当該第２絶縁層７０８の下面に形成される第４導体パターン９１２とを電気的に絶縁する。この第２絶縁層７０８の厚さは、１０〜６０μｍである。
【００７８】
第２絶縁層７０８には、複数のビアホール７１２が形成される。ビアホール７１２の内部には、ビア導体８０６が形成される。このビア導体８０６は、銅めっきからなる。このビア導体８０６によって、第２導体パターン７０２及び電子部品８００，８０２の第１電極８００Ａ，８０２Ａ、電子部品８００，８０２の第２電極８００Ｂ，８０２Ｂと、第４導体パターン９１２とが、それぞれ接続される。第４導体パターン９１２は、第２絶縁層７０８の下面（−Ｚ側の面）に形成される。第４導体パターン９１２は、厚さが５〜３０μｍで、所定の形状にパターニングされる。
【００７９】
ソルダーレジスト層９０１は、第２絶縁層７０７を覆うように形成される。ソルダーレジスト層９０２は、第２絶縁層７０８を覆うように形成される。ソルダーレジスト層９０１，９０２は、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、または紫外線硬化性の樹脂等からなる。
【００８０】
ソルダーレジスト層９０１には、第３導体パターン９１１を配線板５１０に実装される電子部品等と接続するための複数の開口部９２１が形成される。そして、開口部９２１の内部には、第３導体パターン９１１の表面を被覆する、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層９３１が形成される。配線板５１０に実装される電子部品の端子は、耐食層９３１に半田（図示せず）を介して接続される。
【００８１】
実施形態２においては、耐食層９３１に覆われて、スパークテストを実施するための電子部品８００に対応する第１の検査用パッドＰ１１、第２の検査用パッドＰ１２、第３の検査用パッドＰ１３の組、及び電子部品８０２に対応する第１の検査用パッドＰ２１、第２の検査用パッドＰ２２、第３の検査用パッドＰ２３の組が形成される。
【００８２】
ソルダーレジスト層９０２には、第４導体パターン９１２を配線板５１０に実装される電子部品等と接続するための複数の開口部９２２が形成される。そして、開口部９２２の内部には、第４導体パターン９１２の表面を被覆する、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層９３２が形成される。配線板５１０に実装される電子部品の端子は、耐食層９３２に半田（図示せず）を介して接続される。
【００８３】
次に、上述した配線板５１０の製造方法について、図４及び図２７乃至図４２を参照して説明する。
【００８４】
図４のステップＳ１１では、図２７に示されるように、出発材料として両面銅張積層板１５００を準備する。両面銅張積層板１５００は、基板６００（コア基板）と、基板６００の第１面Ｆ３上に形成された銅箔１５０１と、基板６００の第２面Ｆ４上に形成された銅箔１５０２と、から構成される。実施形態２では、この段階において、基板６００が、完全に硬化した状態のガラエポからなる。
【００８５】
次に、図４のステップＳ１２で、スルーホール導体６０３Ａ，６０３Ｂ及び第１導体パターン７０１、第２導体パターン７０２を形成する。
【００８６】
詳しくは、図２８に示されるように、例えばドリルを用いて、例えば第１面Ｆ３側から両面銅張積層板１５００を貫通するスルーホール６０３Ａａ、スルーホール６０３Ｂａ及びスルーホール６０３Ｃａを形成する。スルーホール６０３Ａａ，６０３Ｂａ，６０３Ｃａを形成した後には、スルーホール６０３Ａａ，６０３Ｂａ，６０３Ｃａについてデスミアを行うことが好ましい。
【００８７】
次に、例えばパネルめっき法により、図２９に示されるように、銅箔１５０１，１５０２上及びスルーホール６０３Ａａ，６０３Ｂａ，６０３Ｃａ内に、例えば銅のめっき１５０３，１５０４を形成する。具体的には、まず無電解めっきを行い、続けてめっき液を用いて、その無電解めっき膜をシード層として電解めっきを行うことにより、めっき１５０３，１５０４を形成する。これにより、スルーホール６０３Ａａ，６０３Ｂａ，６０３Ｃａにめっき１５０３，１５０４が充填され、スルーホール導体６０３Ａ，６０３Ｂ，６０３Ｃが形成される。
【００８８】
次に、例えばエッチングレジスト及びエッチング液を用いて、基板６００の第１面Ｆ３及び第２面Ｆ４に形成された各導体層のパターニングを行う。具体的には、第１導体パターン７０１、第２導体パターン７０２に対応したパターンを有するエッチングレジストで各導体層を覆い、各導体層の、エッチングレジストで覆われない部分（エッチングレジストの開口部で露出する部位）を、エッチングで除去する。これにより、図３０に示されるように、基板６００の第１面Ｆ３、第２面Ｆ４上にそれぞれ、第１導体パターン７０１及び第２導体パターン７０２が形成される。なお、エッチングは、湿式に限られず、乾式であってもよい。
【００８９】
次に、図４のステップＳ１３で、基板６００（コア基板）に２つのキャビティＲ６００，Ｒ６０２を形成する。実施形態２では、図３１に示されるように、基板６００にレーザを照射することにより、キャビティＲ６００，Ｒ６０２を形成する。キャビティＲ６００，Ｒ６０２は、それぞれ電子部品８００，８０２の収容スペースとなる。
【００９０】
次に、図４のステップＳ１４で、電子部品８００，８０２を、基板６００のキャビティＲ６００，Ｒ６０２に配置する。
【００９１】
具体的には、図３２に示されるように、例えばＰＥＴ（ポリエチレンテレフタレート）からなるキャリア１６１０を、基板６００の片側（例えば第２面Ｆ４）に設ける。これにより、キャビティＲ６００，Ｒ６０２の一方の開口がキャリア１６１０で塞がれる。実施形態２では、キャリア１６１０が、粘着シート（例えばテープ）からなり、基板６００側に粘着性を有する。キャリア１６１０は、例えばラミネートにより、基板６００と接着される。
【００９２】
次に、キャビティＲ６００，Ｒ６０２の塞がれた開口とは反対側（＋Ｚ側）から、キャビティＲ６００，Ｒ６０２に電子部品８００，８０２を入れる。電子部品８００，８０２は、例えば部品実装機によりキャビティＲ６００，Ｒ６０２に入れられる。これにより、図３３に示されるように、キャリア１６１０上に電子部品８００，８０２が配置される。
【００９３】
次に、図４のステップＳ１５で、図３３に示されるように、半硬化の状態で、キャビティＲ６００，Ｒ６０２の塞がれた開口とは反対側（＋Ｚ側）に、銅箔７０５付きの第２絶縁層７０７を配置する。第２絶縁層７０７は、例えば、ガラエポのプリプレグからなる。続けて、第２絶縁層７０７を半硬化の状態でプレスすることにより、第２絶縁層７０７から樹脂を流出させてキャビティＲ６００，Ｒ６０２へ流し込む。これにより、キャビティＲ６００，Ｒ６０２における基板６００と電子部品８００，８０２との隙間に絶縁体（第２絶縁層７０７を構成する樹脂）が充填される。
【００９４】
キャビティＲ６００，Ｒ６０２に絶縁体が充填されたら、その充填樹脂（絶縁体）と電子部品８００，８０２との仮溶着を行う。具体的には、加熱により充填樹脂に電子部品８００，８０２を支持できる程度の保持力を発現させる。これにより、キャリア１６１０に支持されていた電子部品８００，８０２が、充填樹脂によって支持されるようになる。その後、キャリア１６１０を除去する。
【００９５】
次に、図４のステップＳ１６で、基板６００の第２面Ｆ４側にビルドアップを行う。具体的には、図３４に示されるように、基板６００の第２面Ｆ４上に、第２絶縁層７０８及び銅箔７０６を配置する。第２絶縁層７０８は、例えばガラエポのプリプレグからなる。次に、図３５に示されるように、例えばプレスにより、第２絶縁層７０８を半硬化の状態で基板６００及び電子部品８００，８０２に接着させた後、加熱して第２絶縁層７０７，７０８の各々を硬化させる。
【００９６】
続く図４のステップＳ１７では、ビア導体及び導体層を形成する。詳しくは、図３６に示されるように、例えばレーザにより、第２絶縁層７０７及び銅箔７０５にビアホール７１１を形成し、第２絶縁層７０８及び銅箔７０６にビアホール７１２を形成する。ビアホール７１１及びビアホール７１２の各々は、電子部品８００，８０２の第１電極８００Ａ，８０２Ａまたは第２電極８００Ｂ，８０２Ｂに至り、またはスルーホール導体６０３Ａ，６０３Ｂ，６０３Ｃの直上に至る。その後、必要に応じて、デスミアを行う。
【００９７】
次に、図３７に示されるように、例えば化学めっき法により、銅箔７０５，７０６上及びビアホール７１１，７１２内に、例えば銅の無電解めっき膜８１１，８１２を形成する。なお、無電解めっきに先立って、例えば浸漬により、パラジウム等からなる触媒を、第２絶縁層７０７，７０８の表面に吸着させてもよい。
【００９８】
次に、図３８に示されるように、リソグラフィ技術または印刷等により、第１面Ｆ３側の主面（無電解めっき膜８１１上）に開口８２１ａを有するめっきレジスト８２１を、また、第２面Ｆ４側の主面（無電解めっき膜８１２上）に開口８２２ａを有するめっきレジスト８２２を、それぞれ形成する。開口８２１ａ，８２２ａはそれぞれ、第３導体パターン９１１及び第４導体パターン９１２（図２６）に対応したパターンを有する。
【００９９】
次に、図３９に示されるように、例えばパターンめっき法により、めっきレジスト８２１，８２２の開口８２１ａ，８２２ａに、それぞれ例えば銅の電解めっき８０７，８０８を形成する。これにより、ビアホール７１１及びビアホール７１２に、それぞれ電解めっき８０７，８０８が充填され、例えば銅のめっきからなるビア導体８０５，８０６が形成される。
【０１００】
その後、例えば所定の剥離液により、めっきレジスト８２１，８２２を除去し、続けて不要な無電解めっき膜８１１，８１２、及び銅箔７０５，７０６を除去することにより、図４０に示されるように、導体層８０７，８０８が形成される。これらの導体層８０７，８０８は、下層の銅箔７０５，７０６と一体化して、図４１に示されるように、第３導体パターン９１１（電子部品８００に対応する第１配線９１１ａ、第２配線９１１ｂ、第３配線９１１ｃ、電子部品８０２に対応する第１配線９１１ｄ、第２配線９１１ｅ、第３配線９１１ｆ）及び第４導体パターン９１２となる。
【０１０１】
第３導体パターン９１１が形成されると同時に、スパークテストを実施するための電子部品８００に対応する第１の検査用パッドＰ１１、第２の検査用パッドＰ１２、第３の検査用パッドＰ１３の組が形成される。同時に、電子部品８０２に対応する第１の検査用パッドＰ２１、第２の検査用パッドＰ２２、第３の検査用パッドＰ２３の組が形成される。
【０１０２】
次に、図４のステップＳ１８で、図４１に示されるように、第２絶縁層７０７，７０８上にそれぞれ、開口部９２１を有するソルダーレジスト層９０１、開口部９２２を有するソルダーレジスト層９０２を形成する。第３導体パターン９１１及び第４導体パターン９１２はそれぞれ、開口部９２１，９２２に位置する所定の部位（検査用パッドＰ１１，Ｐ１２，Ｐ１３，Ｐ２１，Ｐ２２，Ｐ２３及びランド等）を除いて、ソルダーレジスト層９０１，９０２で覆われる。ソルダーレジスト層９０１，９０２は、例えばスクリーン印刷、スプレーコーティング、ロールコーティング、またはラミネート等により、形成することができる。
【０１０３】
次に、図４２に示されるように、第３導体パターン９１１上、詳しくはソルダーレジスト層９０１に覆われない開口部９２１に、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層９３１が形成される。同様に、図４２に示されるように、第４導体パターン９１２上、詳しくはソルダーレジスト層９０２に覆われない開口部９２２に、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層９３２が形成される。なお、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層９３２を形成する代わりに、ＯＳＰ処理を行うことにより、有機保護膜からなる耐食層を形成してもよい。
【０１０４】
図４２に示されるように、スパークテストを実施するための電子部品８００に対応する第１の検査用パッドＰ１１、第２の検査用パッドＰ１２、第３の検査用パッドＰ１３と、電子部品８０２に対応する第１の検査用パッドＰ２１、第２の検査用パッドＰ２２、第３の検査用パッドＰ２３が、それぞれ耐食層９３１によって保護される。その結果、実施形態２の配線板５１０（図２６）が完成する。その後、必要があれば、電子部品８００，８０２の電気テスト（容量値及び絶縁性等のチェック）を行う。
【０１０５】
このように、実施形態２に係る配線板５１０は、電子部品８００，８０２を複数有し、各電子部品８００，８０２に対応する第１の検査用パッド、第２の検査用パッド及び第３の検査用パッドの組（Ｐ１１，Ｐ１２，Ｐ１３及びＰ２１，Ｐ２２，Ｐ２３）をそれぞれ有する。これにより、実施形態１と同様にスパークテストを実施することで、電子部品８００に対応する配線板５１０の絶縁信頼性及び電子部品８０２に対応する配線板５１０の絶縁信頼性を、それぞれ検査することができる。
【０１０６】
（実施形態３）
実施形態３に係る配線板１５１０は、図４３に示されるように、基板１６００（第１絶縁層）と、基板１６００に収容された複数の電子部品１８０２を備える電子部品ユニット１８００と、基板１６００の上下面に形成された第１導体パターン１７０１、第２導体パターン１７０２及び第２絶縁層１７０７，１７０８と、第２絶縁層１７０７，１７０８の表面にそれぞれ形成された第３導体パターン１９１１、第４導体パターン１９１２と、第２絶縁層１７０７，１７０８の表面にそれぞれ形成されたソルダーレジスト層１９０１，１９０２と、を有する。実施形態３の配線板１５１０は、矩形板状のリジッド配線板である。ただし、配線板１５１０は、フレキシブル配線板であってもよい。
【０１０７】
基板１６００は、第１絶縁層を形成し、例えばガラエポからなる。基板１６００の内部には、電子部品ユニット１８００としてのコンデンサユニットが収容される。コンデンサユニットは、電子部品１８０２としての４個の積層セラミックコンデンサ（ＭＬＣＣ）を備えている。基板１６００には、電子部品１８０２が収容されるキャビティＲ１６００が形成される。
【０１０８】
また、基板１６００を貫通して、２つのスルーホールが設けられており、２つのスルーホールの内部には、スルーホール導体１６０３Ａ，１６０３Ｂがそれぞれ設けられる。スルーホール導体１６０３Ａ，１６０３Ｂは、銅めっきからなる。これらのスルーホール導体１６０３Ａ，１６０３Ｂは、第１導体パターン１７０１と第２導体パターン１７０２とを電気的に接続する。
【０１０９】
第２絶縁層１７０７は、第１導体パターン１７０１及び電子部品ユニット１８００の上面を覆うように形成される。第２絶縁層１７０７は、例えば硬化したプリプレグからなる。そして、第１導体パターン１７０１と、当該第２絶縁層１７０７の上面に形成される第３導体パターン１９１１とを電気的に絶縁する。この第２絶縁層１７０７の厚さは、１０〜６０μｍである。
【０１１０】
第２絶縁層１７０７には、複数のビアホール１７１１が形成される。ビアホール１７１１の内部には、ビア導体１８０５が形成される。このビア導体１８０５は、銅めっきからなる。このビア導体１８０５によって、第１導体パターン１７０１と、第３導体パターン１９１１とが接続される。また、ビア導体１８０５によって、４個の電子部品１８０２の第１電極に接続される第１電極基板１８０４Ａと第１配線１９１１ａ、４個の電子部品１８０２の第２電極に接続される第２電極基板１８０４Ｂと第２配線１９１１ｂとが、それぞれ接続される。
【０１１１】
第３導体パターン１９１１は、第２絶縁層１７０７の上面（＋Ｚ側の面）に形成される。第３導体パターン１９１１は、厚さが５〜３０μｍで、所定の形状にパターニングされる。第３導体パターン１９１１は、電子部品ユニット１８００に対応する第１配線１９１１ａ、第２配線１９１１ｂ、第３配線１９１１ｃを有している。第３配線１９１１ｃは、第１配線１９１１ａと第２配線１９１１ｂとの間に形成される。
【０１１２】
第２絶縁層１７０８は、第２導体パターン１７０２及び電子部品ユニット１８００の下面を覆うように形成される。第２絶縁層１７０８は、第２絶縁層１７０７と同様に、例えば硬化したプリプレグからなる。そして、第２導体パターン１７０２と、当該第２絶縁層１７０８の下面に形成される第４導体パターン１９１２とを電気的に絶縁する。この第２絶縁層１７０８の厚さは、１０〜６０μｍである。
【０１１３】
第２絶縁層１７０８には、複数のビアホール１７１２が形成される。ビアホール１７１２の内部には、ビア導体１８０６が形成される。このビア導体１８０６は、銅めっきからなる。このビア導体１８０６によって、第２導体パターン１７０２と、第４導体パターン１９１２とが接続される。第４導体パターン１９１２は、第２絶縁層１７０８の下面（−Ｚ側の面）に形成される。第４導体パターン１９１２は、厚さが５〜３０μｍで、所定の形状にパターニングされる。
【０１１４】
ソルダーレジスト層１９０１は、第２絶縁層１７０７を覆うように形成される。ソルダーレジスト層１９０２は、第２絶縁層１７０８を覆うように形成される。ソルダーレジスト層１９０１，１９０２は、例えばアクリル−エポキシ系樹脂を用いた感光性樹脂、エポキシ樹脂を主体とした熱硬化性樹脂、または紫外線硬化性の樹脂等からなる。
【０１１５】
ソルダーレジスト層１９０１には、第３導体パターン１９１１を配線板１５１０に実装される電子部品等と接続するための複数の開口部１９２１が形成される。そして、開口部１９２１の内部には、第３導体パターン１９１１の表面を被覆する、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層１９３１が形成される。配線板１５１０に実装される電子部品の端子は、耐食層１９３１に半田（図示せず）を介して接続される。
【０１１６】
ソルダーレジスト層１９０２には、第４導体パターン１９１２を配線板１５１０に実装される電子部品等と接続するための複数の開口部１９２２が形成される。そして、開口部１９２２の内部には、第４導体パターン１９１２の表面を被覆する、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層１９３２が形成される。配線板１５１０に実装される電子部品の端子は、耐食層１９３２に半田（図示せず）を介して接続される。
【０１１７】
実施形態３においては、これらの実装用パッドＰ３０に加えて、スパークテストを実施するための第１の検査用パッドＰ３１、第２の検査用パッドＰ３２、図示しない第３の検査用パッド（第３配線１９１１ｃの一箇所に設けられる）が形成される。これらの検査用パッドは、耐食層１９３１によって保護される。
【０１１８】
次に、上述した配線板１５１０の製造方法について、図４及び図４４乃至図６０を参照して説明する。
【０１１９】
図４のステップＳ１１では、図４４に示されるように、出発材料として両面銅張積層板２５００を準備する。両面銅張積層板２５００は、基板１６００（コア基板）と、基板１６００の第１面Ｆ５上に形成された銅箔２５０１と、基板１６００の第２面Ｆ６上に形成された銅箔２５０２と、から構成される。実施形態３では、この段階において、基板１６００が、完全に硬化した状態のガラエポからなる。
【０１２０】
次に、図４のステップＳ１２で、スルーホール導体１６０３Ａ，１６０３Ｂ及び第１導体パターン１７０１、第２導体パターン１７０２を形成する。
【０１２１】
詳しくは、図４５に示されるように、例えばドリルを用いて、例えば第１面Ｆ５側から両面銅張積層板２５００を貫通するスルーホール１６０３Ａａ及びスルーホール１６０３Ｂａを形成する。スルーホール１６０３Ａａ，１６０３Ｂａを形成した後には、スルーホール１６０３Ａａ，１６０３Ｂａについてデスミアを行うことが好ましい。
【０１２２】
次に、例えばパネルめっき法により、図４６に示されるように、銅箔２５０１，２５０２上及びスルーホール１６０３Ａａ，１６０３Ｂａ内に、例えば銅のめっき２５０３，２５０４を形成する。具体的には、まず無電解めっきを行い、続けてめっき液を用いて、その無電解めっき膜をシード層として電解めっきを行うことにより、めっき２５０３，２５０４を形成する。これにより、スルーホール１６０３Ａａ，１６０３Ｂａにめっき２５０３，２５０４が充填され、スルーホール導体１６０３Ａ，１６０３Ｂが形成される。
【０１２３】
次に、例えばエッチングレジスト及びエッチング液を用いて、基板１６００の第１面Ｆ５及び第２面Ｆ６に形成された各導体層のパターニングを行う。具体的には、第１導体パターン１７０１、第２導体パターン１７０２に対応したパターンを有するエッチングレジストで各導体層を覆い、各導体層の、エッチングレジストで覆われない部分（エッチングレジストの開口部で露出する部位）を、エッチングで除去する。これにより、図４７に示されるように、基板１６００の第１面Ｆ５、第２面Ｆ６上にそれぞれ、第１導体パターン１７０１及び第２導体パターン１７０２が形成される。なお、エッチングは、湿式に限られず、乾式であってもよい。
【０１２４】
ここで、電子部品ユニット１８００としてのコンデンサユニットの構造について説明する。図４８Ａに示されるように、コンデンサユニットは、電子部品１８０２としての積層セラミックコンデンサ（ＭＬＣＣ）を４個備えている。これらの４個のＭＬＣＣは、絶縁体１８０１内に互いに接触しないように埋め込まれている。
【０１２５】
４個のＭＬＣＣの第１電極１８０２Ａは、銅箔製の第１電極基板１８０４Ａによって、互いに電気的に接続されている（図４８Ａで両端に分かれて示されている第１電極基板１８０４Ａは、図示しない部分で互いに接続されている）。４個のＭＬＣＣの第２電極１８０２Ｂも、銅箔製の第２電極基板１８０４Ｂによって、互いに電気的に接続されている。
【０１２６】
実際には、図４８ＡのＡ−Ａ断面図である図４８Ｂに示されるように、４個のＭＬＣＣの上面も絶縁体１８０１で覆われているため、ＭＬＣＣの第１電極１８０２Ａと第１電極基板１８０４Ａとは、間に導電体１８０３Ａを介して接続されている。同様に、ＭＬＣＣの第２電極１８０２Ｂと第２電極基板１８０４Ｂとは、間に導電体１８０３Ｂを介して接続されている。
【０１２７】
次に、図４のステップＳ１３で、基板１６００（コア基板）にキャビティＲ１６００を形成する。実施形態３では、図４９に示されるように、基板１６００にレーザを照射することにより、キャビティＲ１６００を形成する。キャビティＲ１６００は、電子部品ユニット１８００の収容スペースとなる。
【０１２８】
次に、図４のステップＳ１４で、電子部品１８０２を、基板１６００のキャビティＲ１６００に配置する。
【０１２９】
具体的には、図５０に示されるように、例えばＰＥＴ（ポリエチレンテレフタレート）からなるキャリア２５１０を、基板１６００の片側（例えば第２面Ｆ６）に設ける。これにより、キャビティＲ１６００の一方の開口がキャリア２５１０で塞がれる。実施形態３では、キャリア２５１０が、粘着シート（例えばテープ）からなり、基板１６００側に粘着性を有する。キャリア２５１０は、例えばラミネートにより、基板１６００と接着される。
【０１３０】
次に、キャビティＲ１６００の塞がれた開口とは反対側（＋Ｚ側）から、キャビティＲ１６００に電子部品ユニット１８００を入れる。電子部品ユニット１８００は、例えば部品実装機によりキャビティＲ１６００に入れられる。これにより、図５１に示されるように、キャリア２５１０上に電子部品ユニット１８００が配置される。
【０１３１】
次に、図４のステップＳ１５で、図５１に示されるように、半硬化の状態で、キャビティＲ１６００の塞がれた開口とは反対側（＋Ｚ側）に、銅箔１７０５付きの第２絶縁層１７０７を配置する。第２絶縁層１７０７は、例えば、ガラエポのプリプレグからなる。続けて、第２絶縁層１７０７を半硬化の状態でプレスすることにより、第２絶縁層１７０７から樹脂を流出させてキャビティＲ１６００へ流し込む。これにより、キャビティＲ１６００における基板１６００と電子部品ユニット１８００との隙間に絶縁体（第２絶縁層１７０７を構成する樹脂）が充填される。
【０１３２】
キャビティＲ１６００に絶縁体が充填されたら、その充填樹脂（絶縁体）と電子部品ユニット１８００との仮溶着を行う。具体的には、加熱により充填樹脂に電子部品ユニット１８００を支持できる程度の保持力を発現させる。これにより、キャリア２５１０に支持されていた電子部品ユニット１８００が、充填樹脂によって支持されるようになる。その後、キャリア２５１０を除去する。
【０１３３】
次に、図４のステップＳ１６で、基板１６００の第２面Ｆ６側にビルドアップを行う。具体的には、図５２に示されるように、基板１６００の第２面Ｆ６上に、第２絶縁層１７０８及び銅箔１７０６を配置する。第２絶縁層１７０８は、例えばガラエポのプリプレグからなる。次に、図５３に示されるように、例えばプレスにより、第２絶縁層１７０８を半硬化の状態で基板１６００及び電子部品ユニット１８００に接着させた後、加熱して第２絶縁層１７０７，１７０８の各々を硬化させる。
【０１３４】
続く図４のステップＳ１７では、ビア導体及び導体層を形成する。詳しくは、図５４に示されるように、例えばレーザにより、第２絶縁層１７０７及び銅箔１７０５にビアホール１７１１を形成し、第２絶縁層１７０８及び銅箔１７０６にビアホール１７１２を形成する。ビアホール１７１１及びビアホール１７１２の各々は、電子部品ユニット１８００の第１電極基板１８０４Ａまたは第２電極基板１８０４Ｂに至り、またはスルーホール導体１６０３Ａ，１６０３Ｂの直上または近傍に至る。その後、必要に応じて、デスミアを行う。
【０１３５】
次に、図５５に示されるように、例えば化学めっき法により、銅箔１７０５，１７０６上及びビアホール１７１１，１７１２内に、例えば銅の無電解めっき膜１８１１，１８１２を形成する。なお、無電解めっきに先立って、例えば浸漬により、パラジウム等からなる触媒を、第２絶縁層１７０７，１７０８の表面に吸着させてもよい。
【０１３６】
次に、図５６に示されるように、リソグラフィ技術または印刷等により、第１面Ｆ５側の主面（無電解めっき膜１８１１上）に開口１８２１ａを有するめっきレジスト１８２１を、また、第２面Ｆ６側の主面（無電解めっき膜１８１２上）に開口１８２２ａを有するめっきレジスト１８２２を、それぞれ形成する。開口１８２１ａ，１８２２ａはそれぞれ、第３導体パターン１９１１及び第４導体パターン１９１２（図４３）に対応したパターンを有する。
【０１３７】
次に、図５７に示されるように、例えばパターンめっき法により、めっきレジスト１８２１，１８２２の開口１８２１ａ，１８２２ａに、それぞれ例えば銅の電解めっき１８０７，１８０８を形成する。これにより、ビアホール１７１１及びビアホール１７１２に、それぞれ電解めっき１８０７，１８０８が充填され、例えば銅のめっきからなるビア導体１８０５，１８０６が形成される。
【０１３８】
その後、例えば所定の剥離液により、めっきレジスト１８２１，１８２２を除去し、続けて不要な無電解めっき膜１８１１，１８１２、及び銅箔１７０５，１７０６を除去することにより、図５８に示されるように、導体層１８０７，１８０８が形成される。これらの導体層１８０７，１８０８は、下層の銅箔１７０５，１７０６と一体化して、図５９に示されるように、第３導体パターン１９１１（第１配線１９１１ａ、第２配線１９１１ｂ、第３配線１９１１ｃを含む）及び第４導体パターン１９１２となる。
【０１３９】
次に、図４のステップＳ１８で、図５９に示されるように、第２絶縁層１７０７，１７０８上にそれぞれ、開口部１９２１を有するソルダーレジスト層１９０１、開口部１９２２を有するソルダーレジスト層１９０２を形成する。第３導体パターン１９１１及び第４導体パターン１９１２はそれぞれ、開口部１９２１，１９２２に位置する所定の部位（実装用パッドＰ３０、検査用パッドＰ３１，Ｐ３２及びランド等）を除いて、ソルダーレジスト層１９０１，１９０２で覆われる。ソルダーレジスト層１９０１，１９０２は、例えばスクリーン印刷、スプレーコーティング、ロールコーティング、またはラミネート等により、形成することができる。
【０１４０】
次に、図６０に示されるように、第３導体パターン１９１１上、詳しくはソルダーレジスト層１９０１に覆われない開口部１９２１に、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層１９３１が形成される。同様に、図６０に示されるように、第４導体パターン１９１２上、詳しくはソルダーレジスト層１９０２に覆われない開口部１９２２に、ニッケルめっき膜と金めっき膜からなる２層構造の耐食層１９３２が形成される。なお、２層構造の耐食層１９３２を形成する代わりに、ＯＳＰ処理を行うことにより、有機保護膜からなる耐食層を形成してもよい。
【０１４１】
図６０に示されるように、スパークテストを実施するための第１の検査用パッドＰ３１、第２の検査用パッドＰ３２、図示しない第３の検査用パッドも、耐食層１９３１によって保護される。その結果、実施形態３の配線板１５１０（図４３）が完成する。その後、必要があれば、電子部品ユニット１８００の電気テスト（容量値及び絶縁性等のチェック）を行う。
【０１４２】
このように、実施形態３に係る配線板１５１０は、電子部品１８０２を複数有し、複数の電子部品１８０２に共通する第１の検査用パッド、第２の検査用パッド及び第３の検査用パッドを有する。これにより、実施形態１と同様にスパークテストを実施することで、複数の電子部品１８０２に対する配線板１５１０の絶縁信頼性を、一度に検査することができる。
【０１４３】
以上、本発明の実施形態について説明したが、本発明は上記各実施形態によって限定されるものではない。
【０１４４】
上記各実施形態においては、基板の内部に電子部品としてＭＬＣＣを設ける場合について説明した。これに限られず、ＭＬＣＣ以外の他の電子部品を基板の内部に設けてもよい。
【０１４５】
基板、第１導体パターン、第２導体パターン、第３導体パターン（第１配線、第２配線、第３配線）、第４導体パターン、第２絶縁層、ソルダーレジスト層の材料は、配線板の使用目的等に応じて任意に選択することができる。例えば、第２絶縁層は、プリプレグの他、液状またはフィルム状の熱硬化性樹脂や、それらの混合物、さらにはＲＣＦ（Resin Coated copper Foil）から構成されていてもよい。
【０１４６】
第１配線、第２配線、第３配線の形状も、上記各実施形態に限られるものではなく、他の形状とすることができる。第１の検査用パッド、第２の検査用パッド、第３の検査用パッドは電子部品と接続される側の最外層の導体層（第３導体パターン４１１、第３導体パターン９１１、第３導体パターン１９１１）に形成されることに限られず、ドーターボードと接続される側の最外層の導体層（第４導体パターン４１２、第４導体パターン９１２、第４導体パターン１９１２）に形成されてもよい。
【０１４７】
無電解めっきの材料として、ニッケルや、チタン、クロム等を採用してもよい。無電解めっき以外に、ＰＶＤ膜やＣＶＤ膜を用いることもできる。ＰＶＤ膜やＣＶＤ膜の場合、触媒は不要である。
【０１４８】
同様に、電解めっき膜の材料として、ニッケルや、チタン、クロム等を採用してもよい。
【０１４９】
また、第１導体パターン、第２導体パターン、第３導体パターン、第４導体パターンの形成方法、パターニング方法は限定されず、セミアディティブ法、サブトラクティブ法などを、配線板の用途に応じて適宜選択することができる。
【０１５０】
配線板の構成、及びその構成要素の種類、性能、寸法、材質、形状、層数、または配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。
【０１５１】
例えば配線板におけるビア導体は、フィルド導体に限られず、例えばコンフォーマル導体であってもよい。
【０１５２】
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。
【符号の説明】
【０１５３】
１０，５１０，１５１０ 配線板
１１，１２，１３，１５，１６ 配線
３０Ｃ コンデンサ
１００，６００，１６００ 基板（第１絶縁層）
１０３Ａ，１０３Ｂ，６０３Ａ，６０３Ｂ，６０３Ｃ，１６０３Ａ，１６０３Ｂ スルーホール導体
１０３Ａａ，１０３Ｂａ，６０３Ａａ，６０３Ｂａ，６０３Ｃａ，１６０３Ａａ，１６０３Ｂａ スルーホール
２０１，７０１，１７０１ 第１導体パターン
２０２，７０２，１７０２ 第２導体パターン
２０５，２０６，７０５，７０６，１７０５，１７０６ 銅箔
２０７，２０８，７０７，７０８，１７０７，１７０８ 第２絶縁層
２０７Ａ，１８０１ 絶縁体
２０７ａ，２０７ｂ 隙間
２１１，２１２，７１１，７１２，１７１１，１７１２ ビアホール
３００，８００，８０２，１８０２ 電子部品
３００Ａ，８００Ａ，８０２Ａ，１８０２Ａ 第１電極
３００Ｂ，８００Ｂ，８０２Ｂ，１８０２Ｂ 第２電極
３０５，３０６，８０５，８０６，１８０５，１８０６ ビア導体
３０７，３０８，８０７，８０８，１８０７，１８０８ 電解めっき
３１１，３１２，８１１，８１２，１８１１，１８１２ 無電解めっき膜
３２１，３２２，８２１，８２２，１８２１，１８２２ めっきレジスト
３２１ａ，３２２ａ，８２１ａ，８２２ａ，１８２１ａ，１８２２ａ 開口
４０１，４０２，９０１，９０２，１９０１，１９０２ ソルダーレジスト層
４１１，９１１，１９１１ 第３導体パターン
４１１ａ，９１１ａ，９１１ｄ，１９１１ａ 第１配線
４１１ｂ，９１１ｂ，９１１ｅ，１９１１ｂ 第２配線
４１１ｃ，９１１ｃ，９１１ｆ，１９１１ｃ 第３配線
４１２，９１２，１９１２ 第４導体パターン
４２１，４２２，９２１，９２２，１９２１，１９２２ 開口部
５０１，５０２，９３１，９３２，１９３１，１９３２ 耐食層
１０００，１５００，２５００ 両面銅張積層板
１００１，１００２，１５０１，１５０２，２５０１，２５０２ 銅箔
１００３，１００４，１５０３，１５０４，２５０３，２５０４ めっき
１０１０，１６１０，２５１０ キャリア（粘着シート）
１８０３Ａ，１８０３Ｂ 導電体
１８０４Ａ 第１電極基板
１８０４Ｂ 第２電極基板
Ｆ１，Ｆ３，Ｆ５ 第１面
Ｆ２，Ｆ４，Ｆ６ 第２面
Ｐ１，Ｐ１１，Ｐ２１，Ｐ３１ 第１の検査用パッド
Ｐ２，Ｐ１２，Ｐ２２，Ｐ３２ 第２の検査用パッド
Ｐ３，Ｐ１３，Ｐ２３ 第３の検査用パッド
Ｒ１００，Ｒ６００，Ｒ６０２，Ｒ１６００ キャビティ
【特許請求の範囲】
【請求項１】
開口部を有する第１絶縁層と、
前記開口部に収容され、第１電極と第２電極とを有する電子部品と、
前記第１絶縁層及び前記電子部品の上方に形成される第２絶縁層と、
前記第２絶縁層上に形成され、前記第１電極に接続される第１配線と、前記第２電極に接続される第２配線と、前記第１配線と前記第２配線との線間にある第３配線とを含む導体層と、
前記第１配線に接続される第１の検査用パッドと、
前記第２配線に接続される第２の検査用パッドと、
前記第３配線に接続される第３の検査用パッドと、
を備える配線板。
【請求項２】
前記電子部品は、チップコンデンサである請求項１に記載の配線板。
【請求項３】
前記第１配線、前記第２配線及び前記第３配線は、絶縁材によって被覆されている請求項１または２に記載の配線板。
【請求項４】
前記チップコンデンサを複数有し、各チップコンデンサに対応する前記第１の検査用パッド、前記第２の検査用パッド及び前記第３の検査用パッドの組をそれぞれ有する請求項２に記載の配線板。
【請求項５】
前記チップコンデンサを複数有し、該複数のチップコンデンサに共通の前記第１の検査用パッド、前記第２の検査用パッド及び前記第３の検査用パッドを有する請求項２に記載の配線板。
【請求項６】
前記線間の最小幅は、１００μｍ以下である請求項１乃至５のいずれか１項に記載の配線板。
【請求項７】
前記開口部は、レーザにより形成されている請求項１乃至６のいずれか１項に記載の配線板。
【請求項８】
前記第１配線、前記第２配線及び前記第３配線の厚みは、１０μｍ以上１００μｍ以下である請求項１乃至７のいずれか１項に記載の配線板。
【請求項９】
絶縁材料からなる基板を用意することと、
前記基板に開口部を形成することと、
前記開口部に第１電極と第２電極とを有する電子部品を収容することと、
前記基板と前記電子部品の上方に絶縁層を形成することと、
前記絶縁層上に第１配線及び第２配線を形成することと、
前記第１配線と前記第２配線との線間に第３配線を形成することと、
前記第１電極を前記第１配線に接続することと、
前記第２電極を前記第２配線に接続することと、
前記第１配線に接続される第１の検査用パッドを形成することと、
前記第２配線に接続される第２の検査用パッドを形成することと、
前記第３配線に接続される第３の検査用パッドを形成することと、
前記第１の検査用パッドと前記第３の検査用パッドとを使って検査することと、
前記第２の検査用パッドと前記第３の検査用パッドとを使って検査することと、
を含む、配線板の製造方法。
【請求項１０】
前記基板と前記電子部品の上方に絶縁層を形成する際に、前記基板と前記電子部品の隙間に前記絶縁層を構成する絶縁体を流し込む請求項９に記載の配線板の製造方法。
【請求項１】
開口部を有する第１絶縁層と、
前記開口部に収容され、第１電極と第２電極とを有する電子部品と、
前記第１絶縁層及び前記電子部品の上方に形成される第２絶縁層と、
前記第２絶縁層上に形成され、前記第１電極に接続される第１配線と、前記第２電極に接続される第２配線と、前記第１配線と前記第２配線との線間にある第３配線とを含む導体層と、
前記第１配線に接続される第１の検査用パッドと、
前記第２配線に接続される第２の検査用パッドと、
前記第３配線に接続される第３の検査用パッドと、
を備える配線板。
【請求項２】
前記電子部品は、チップコンデンサである請求項１に記載の配線板。
【請求項３】
前記第１配線、前記第２配線及び前記第３配線は、絶縁材によって被覆されている請求項１または２に記載の配線板。
【請求項４】
前記チップコンデンサを複数有し、各チップコンデンサに対応する前記第１の検査用パッド、前記第２の検査用パッド及び前記第３の検査用パッドの組をそれぞれ有する請求項２に記載の配線板。
【請求項５】
前記チップコンデンサを複数有し、該複数のチップコンデンサに共通の前記第１の検査用パッド、前記第２の検査用パッド及び前記第３の検査用パッドを有する請求項２に記載の配線板。
【請求項６】
前記線間の最小幅は、１００μｍ以下である請求項１乃至５のいずれか１項に記載の配線板。
【請求項７】
前記開口部は、レーザにより形成されている請求項１乃至６のいずれか１項に記載の配線板。
【請求項８】
前記第１配線、前記第２配線及び前記第３配線の厚みは、１０μｍ以上１００μｍ以下である請求項１乃至７のいずれか１項に記載の配線板。
【請求項９】
絶縁材料からなる基板を用意することと、
前記基板に開口部を形成することと、
前記開口部に第１電極と第２電極とを有する電子部品を収容することと、
前記基板と前記電子部品の上方に絶縁層を形成することと、
前記絶縁層上に第１配線及び第２配線を形成することと、
前記第１配線と前記第２配線との線間に第３配線を形成することと、
前記第１電極を前記第１配線に接続することと、
前記第２電極を前記第２配線に接続することと、
前記第１配線に接続される第１の検査用パッドを形成することと、
前記第２配線に接続される第２の検査用パッドを形成することと、
前記第３配線に接続される第３の検査用パッドを形成することと、
前記第１の検査用パッドと前記第３の検査用パッドとを使って検査することと、
前記第２の検査用パッドと前記第３の検査用パッドとを使って検査することと、
を含む、配線板の製造方法。
【請求項１０】
前記基板と前記電子部品の上方に絶縁層を形成する際に、前記基板と前記電子部品の隙間に前記絶縁層を構成する絶縁体を流し込む請求項９に記載の配線板の製造方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５Ａ】
【図２５Ｂ】
【図２５Ｃ】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８Ａ】
【図４８Ｂ】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９】
【図６０】
【図２Ａ】
【図２Ｂ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５Ａ】
【図２５Ｂ】
【図２５Ｃ】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８Ａ】
【図４８Ｂ】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図５８】
【図５９】
【図６０】
【公開番号】特開２０１３−８４６９２（Ｐ２０１３−８４６９２Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１１−２２２３４２（Ｐ２０１１−２２２３４２）
【出願日】平成２３年１０月６日（２０１１．１０．６）
【出願人】（００００００１５８）イビデン株式会社 (856)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２３年１０月６日（２０１１．１０．６）
【出願人】（００００００１５８）イビデン株式会社 (856)
【Ｆターム（参考）】
[ Back to top ]