説明

酸化物半導体膜の成膜方法、半導体装置および半導体装置の作製方法

【課題】酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタと比較して信頼性が劣る場合があった。そこで、信頼性が高い酸化物半導体を用いたトランジスタを有する半導体装置を提供する。
【解決手段】酸化物半導体膜に含まれる水素、窒素および炭素などの不純物は酸化物半導体膜の半導体特性を低下させる要因となる。例えば、酸化物半導体膜に含まれる水素および窒素は、酸化物半導体膜を用いたトランジスタのしきい値電圧をマイナス方向へシフトさせてしまう要因となる。また、酸化物半導体膜に含まれる窒素、炭素および希ガスは、酸化物半導体膜中に結晶領域が生成されることを阻害する。そこで、酸化物半導体膜の不純物濃度を低減することで、高い信頼性を有するトランジスタを作製する。

【発明の詳細な説明】
【技術分野】
【0001】
酸化物半導体膜の作製方法および半導体装置の作製方法に関する。
【0002】
なお、本明細書において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【0003】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路(IC)や画像表示装置(表示装置)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜の材料としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【0004】
例えば、トランジスタの活性層として、電子キャリア濃度が1018/cm未満であるIn、Ga、およびZnを含む酸化物半導体を用いたトランジスタが開示されており、酸化物半導体膜の成膜方法としてはスパッタリング法が最適とされている(特許文献1参照。)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2006−165528号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタと比較して信頼性が劣る場合があった。そこで、信頼性の高い酸化物半導体を用いたトランジスタを有する半導体装置を提供する。
【0007】
また、そのための酸化物半導体膜の成膜方法を示す。
【課題を解決するための手段】
【0008】
酸化物半導体膜に含まれる水素、窒素および炭素などの不純物は酸化物半導体膜の半導体特性を低下させる要因となる。
【0009】
例えば、酸化物半導体膜に含まれる水素および窒素は、酸化物半導体膜中にキャリアを生成する。そのため、水素および窒素があることで、酸化物半導体膜を用いたトランジスタのしきい値電圧をマイナス方向へシフトさせてしまう。その結果、トランジスタの信頼性の低下を招いてしまう。
【0010】
また、酸化物半導体膜に含まれる窒素、炭素および希ガスは、酸化物半導体膜中に結晶領域が生成されることを阻害する場合がある。例えば、窒素分子および二酸化炭素分子は、分子直径が大きいため、特に酸化物半導体膜中に結晶領域が生成されることを阻害する。また、炭素原子が酸化物半導体膜中の金属原子と置き換わると、置き換わった箇所で結晶構造を切断してしまう。
【0011】
そこで、不純物の少ない酸化物半導体膜を得ることが、高い信頼性を有するトランジスタを得るために重要となる。
【0012】
具体的には、酸化物半導体膜中の水素濃度は、二次イオン質量分析(SIMS:Secondary Ion Mass Spectrometry)による測定で、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
【0013】
また、酸化物半導体膜中の窒素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
【0014】
また、酸化物半導体膜中の炭素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
【0015】
酸化物半導体膜を用いたトランジスタは、酸化物半導体膜中に含まれる水素(水などに含まれる水素を含む)および窒素に起因して電子を生じた場合、ゲート電圧を印加しなくてもドレイン電流が流れてしまう(ノーマリーオンともいう。)。なお、ドレイン電流とは、トランジスタのソース−ドレイン間の電流をいう。また、ゲート電圧とは、ソース電位を基準としたときのゲート電位との電位差をいう。そのため、しきい値電圧がマイナス方向へシフトする。酸化物半導体膜を用いたトランジスタはn型を示すことが多く、しきい値電圧がマイナス方向へシフトすることによってノーマリーオンの特性となる。
【0016】
また、酸化物半導体膜を用いたトランジスタを作製した後で、酸化物半導体膜へ水素または窒素が混入することによって、トランジスタのしきい値電圧が変動する場合がある。しきい値電圧の変動は、トランジスタの信頼性を著しく損なう。
【0017】
そのため、信頼性の高いトランジスタを得るには、酸化物半導体膜、および酸化物半導体膜と接する膜に含まれる水素および窒素を低減する必要がある。
【0018】
同様に、酸化物半導体膜中の酸素欠損に起因して電子を生じることが知られている。
【0019】
酸化物半導体膜中に酸素欠損が生じないようにするために、酸化物半導体膜は格子間酸素を有すると好ましい。該格子間酸素は、酸化物半導体膜中に生じた酸素欠損を補償することができる。
【0020】
酸化物半導体膜を用いたトランジスタにおいて、酸化物半導体膜が単結晶であると、酸素欠損を補償するための格子間酸素が存在しないため酸化物半導体膜中に該酸素欠損に起因するキャリアが生成されてしまう。そのため、トランジスタのしきい値電圧がマイナス方向にシフトしてしまうことがある。そのため、酸化物半導体膜は非単結晶であることが好ましい。
【0021】
好ましくは、酸化物半導体膜は、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜とする。
【0022】
CAAC−OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC−OS膜は、非晶質相に結晶領域および非晶質領域を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶領域は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡(TEM:Transmission Electron Microscope)による観察像では、CAAC−OS膜に含まれる非晶質領域と結晶領域との境界は明確ではない。また、TEMによってCAAC−OS膜には粒界(グレインバウンダリーともいう。)は確認できない。そのため、CAAC−OS膜は、粒界に起因する電子移動度の低下が抑制される。
【0023】
CAAC−OS膜に含まれる結晶領域は、c軸がCAAC−OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつab面に垂直な方向から見て三角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶領域間で、それぞれa軸およびb軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、−5°以上5°以下の範囲も含まれることとする。
【0024】
なお、CAAC−OS膜において、結晶領域の分布が一様でなくてもよい。例えば、CAAC−OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶領域の占める割合が高くなることがある。また、CAAC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶領域が非晶質化することもある。
【0025】
CAAC−OS膜に含まれる結晶領域のc軸は、CAAC−OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、CAAC−OS膜の形状(被形成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くことがある。なお、結晶領域のc軸の方向は、CAAC−OS膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶領域は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【0026】
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
【0027】
酸化物半導体膜の結晶性を高めるためには、被成膜面の平坦性および酸化物半導体膜の成膜方法が重要となる。
【0028】
具体的には、酸化物半導体膜の被成膜面は、平均面粗さ(Ra)が1nm以下、好ましくは0.3nm以下、さらに好ましくは0.1nm以下とする。
【0029】
また、酸化物半導体膜は、スパッタリング法を用い、酸素ガス雰囲気にて、基板加熱しつつ成膜すると好ましい。このとき、酸化物半導体膜中に結晶領域の生成を阻害する不純物が極力含まれないように成膜する。
【0030】
酸化物半導体膜の結晶領域の生成を阻害する不純物の具体例として二酸化炭素が挙げられる。また、一部の希ガス(ヘリウム、ネオン、アルゴン、クリプトンおよびキセノン)、窒素、一酸化炭素および炭化水素などの原子直径の大きい原子または分子直径の大きい分子も酸化物半導体膜の結晶領域の生成を阻害する不純物となりうる。
【0031】
前述の不純物が酸化物半導体膜中に取り込まれないようにするために、ターゲット、成膜ガスおよび成膜室における不純物を低減する必要がある。
【0032】
具体的には、8N以上、好ましくは9N以上の純度である成膜ガスを用いればよい。
【0033】
また、成膜室に存在する不純物は以下に示すように低減すればよい。
【0034】
成膜室に存在する不純物は、排気量とリーク量との釣り合いによって決まる。したがって、成膜室の排気量を大きく、リーク量を小さくすると好ましい。
【0035】
成膜室の排気量は、真空ポンプの種類および容量、ならびに接続する配管の長さおよび太さに依存する。例えば、真空ポンプを接続する配管は、短く、太いほど排気量を大きくすることができる。
【0036】
また、異なる種類の真空ポンプを並列に接続することで、様々な種類のガスを排気することができる。例えば、ターボ分子ポンプとクライオポンプとを並列に接続して用いると好ましい。
【0037】
また、同じ種類の真空ポンプを並列に接続しても構わない。例えば、クライオポンプを2台並列で接続すると、一方をリジェネしている間に他方を用いて排気させるといった使い方も可能となる。こうすることで、クライオポンプをリジェネすることによる装置のダウン時間が短縮され、生産性を高めることができる。また、複数の真空ポンプを用いて同時に排気させることで、より高い排気能力を得ることができる。
【0038】
一方で、成膜室のリーク量を低減する必要がある。
【0039】
成膜室のリークとして、成膜室内壁に吸着している不純物による内部リークおよびシール部分からの外部リークなどがある。
【0040】
例えば、成膜室内壁に吸着している不純物を除去するためには、成膜室を加熱しつつ排気すればよい。成膜室を加熱することにより、成膜室内壁に吸着している不純物が成膜室内壁から脱離するため、効率的に不純物を排気することができる。
【0041】
また、ダミー成膜を行うと好ましい。ダミー成膜とは、ダミー基板に対して成膜を行うことで、ダミー基板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー成膜は、成膜室を加熱しつつ行ってもよい。
【0042】
また、成膜室に存在する不純物を除去するために、加熱した希ガスなどの不活性ガスまたは酸素ガスなどを供給することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスの供給により成膜室内に吸着した不純物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は繰り返し行うと効果的である。加熱した希ガスなどの不活性ガスまたは酸素ガスなどを供給するために、成膜装置自体にガス加熱機構を設けてもよい。成膜装置自体にガス加熱機構を設けることで、ガス加熱機構から成膜室などまでの配管距離が短くできるため、高い温度を保って成膜室などにガスを供給することができる。
【0043】
このような方法を用いて、リークレートを3×10−5Pa・m/s以下、好ましくは1×10−5Pa・m/s以下、さらに好ましくは3×10−6Pa・m/s以下、さらに好ましくは1×10−6Pa・m/s以下、さらに好ましくは3×10−7Pa・m/s以下とする。
【0044】
なお、質量電荷比(m/z)=28(窒素分子など)であるガスのリークレートを1×10−5Pa・m/s以下、好ましくは3×10−6Pa・m/s以下とする。
【0045】
なお、m/z=44(二酸化炭素分子など)であるガスのリークレートを3×10−6Pa・m/s以下、好ましくは1×10−6Pa・m/s以下とする。
【0046】
なお、m/z=18(水分子など)であるガスのリークレートを1×10−7Pa・m/s以下、好ましくは3×10−8Pa・m/s以下とする。
【0047】
このような方法を用いて、具体的には、成膜室の圧力を1×10−4Pa以下、好ましくは3×10−5Pa以下、さらに好ましくは1×10−5Pa以下とすればよい。
【0048】
以上のような成膜室において、酸化物半導体膜を成膜する。
【0049】
なお、酸化物半導体膜を成膜する際は、あらかじめ酸化物半導体膜の被成膜面に吸着する不純物を除去しておくと好ましい。
【0050】
具体的には、酸化物半導体膜の被成膜面に吸着する不純物を除去するためにプラズマ処理または/および加熱処理を行えばよい。なお、前述のプラズマ処理および加熱処理は、減圧雰囲気で行うと好ましい。本明細書において減圧雰囲気とは、圧力が10Pa以下、1Pa以下、1×10−2Pa以下、または1×10−4Pa以下の雰囲気をいう。
【0051】
なお、酸化物半導体膜の被成膜面に吸着する不純物を除去する処理を行った後、再び不純物が吸着しないように大気暴露せずに酸化物半導体膜の成膜室に移動させると好ましい。
【0052】
ここで、酸化物半導体膜は、基板加熱温度を100℃以上650℃以下、好ましくは150℃以上600℃以下、さらに好ましくは200℃以上500℃以下として成膜するとよい。基板加熱温度を上述の範囲とすることで酸化物半導体膜に含まれる不純物濃度を低減でき、かつ結晶性の高い酸化物半導体膜が得られやすくなる。
【0053】
また、酸化物半導体膜の成膜後に加熱処理を行うと好ましい。加熱処理は、不活性雰囲気、減圧雰囲気または酸化性雰囲気において、250℃以上650℃以下、好ましくは300℃以上600℃以下の温度で行う。加熱処理によって、酸化物半導体膜に含まれる不純物濃度を低減でき、かつ結晶性の高い酸化物半導体膜が得られやすくなる。
【0054】
以上のようにして成膜された酸化物半導体膜を用いたトランジスタは、信頼性が高く、しきい値電圧のばらつきも小さくなる。
【発明の効果】
【0055】
水素、窒素および炭素などの不純物が低減された、キャリア密度が低く、かつ結晶性の高い酸化物半導体膜を提供できる。
【0056】
前述の酸化物半導体膜を用いた、信頼性の高い、しきい値電圧のばらつきの小さいトランジスタを提供できる。
【0057】
前述のトランジスタを有する、信頼性の高い、優れた特性を有する半導体装置が提供できる。
【図面の簡単な説明】
【0058】
【図1】成膜装置の一例を示す上面図。
【図2】成膜室および基板加熱室を説明する図。
【図3】トランジスタの一例を示す上面図および断面図。
【図4】トランジスタの一例を示す上面図および断面図。
【図5】トランジスタの一例を示す上面図および断面図。
【図6】トランジスタの一例を示す上面図および断面図。
【図7】トランジスタの一例を示す上面図および断面図。
【図8】トランジスタの一例を示す上面図および断面図。
【図9】表示装置の一例を示す上面図および断面図。
【図10】半導体装置の一例を示す断面図、回路図および電気的特性を示す図。
【図11】半導体装置の一例を示す断面図、回路図および電気的特性を示す図。
【図12】本発明の一態様に係るCPUの具体例を示すブロック図およびその一部の回路図。
【図13】本発明の一態様に係る電子機器の一例を示す斜視図。
【図14】本発明の一態様に係る酸化物半導体の結晶構造を説明する図。
【図15】本発明の一態様に係る酸化物半導体の結晶構造を説明する図。
【図16】本発明の一態様に係る酸化物半導体の結晶構造を説明する図。
【図17】本発明の一態様に係る酸化物半導体の結晶構造を説明する図。
【図18】計算によって得られた電界効果移動度のVgs依存性を説明する図。
【図19】計算によって得られたIdsおよび電界効果移動度のVgs依存性を説明する図。
【図20】計算によって得られたIdsおよび電界効果移動度のVgs依存性を説明する図。
【図21】計算によって得られたIdsおよび電界効果移動度のVgs依存性を説明する図。
【図22】トランジスタの上面図および断面図。
【図23】試料1および試料2であるトランジスタのVgs−Ids特性および電界効果移動度を示す図。
【図24】試料1であるトランジスタのBT試験前後のVgs−Ids特性を示す図。
【図25】試料2であるトランジスタのBT試験前後のVgs−Ids特性を示す図。
【図26】試料2であるトランジスタのしきい値電圧および電界効果移動度と基板温度の関係を示す図。
【図27】酸化物半導体膜を用いたトランジスタのオフ電流を示す図。
【図28】酸化物半導体膜のXRDを示す図。
【図29】成膜室の圧力と真空ポンプを止めてからの時間との関係を示す図。
【図30】本発明の一態様に係る酸化物半導体の結晶構造を説明する図。
【図31】本発明の一態様に係る酸化物半導体の結晶構造を説明する図。
【図32】酸化物半導体膜のTDS分析結果を示す図。
【図33】酸化物半導体膜のSIMSを示す図。
【図34】酸化物半導体膜のSIMSを示す図。
【図35】酸化物半導体膜のSIMSを示す図。
【図36】酸化物半導体膜のXRD結果を示す図。
【図37】成膜室の圧力と真空ポンプを止めてからの時間との関係を示す図。
【図38】ガス加熱機構の接続方法を説明する図。
【図39】本発明の一態様に係る酸化物半導体の結晶構造を説明する図。
【発明を実施するための形態】
【0059】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【0060】
なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【0061】
(実施の形態1)
本実施の形態では、不純物の少ない酸化物半導体膜の成膜方法および該酸化物半導体膜を用いたトランジスタについて説明する。
【0062】
まずは、成膜時に不純物の混入が少ない成膜装置の構成について図1を用いて説明する。
【0063】
図1(A)は、マルチチャンバーの成膜装置である。該成膜装置は、基板を収容するカセットポート14を3つ有する基板供給室11と、ロードロック室12aおよびロードロック室12bと、搬送室13と、基板加熱室15と、成膜室10aと、成膜室10bと、成膜室10cと、を有する。基板供給室11は、ロードロック室12aおよびロードロック室12bと接続する。ロードロック室12aおよびロードロック室12bは、搬送室13と接続する。基板加熱室15、成膜室10a、成膜室10bおよび成膜室10cは、搬送室13とのみ接続する。各室間の接続部にはゲートバルブが設けられており、各室を独立して真空状態に保持することができる。図示しないが、搬送室13は一以上の基板搬送ロボットを有する。ここで、基板加熱室15は、プラズマ処理室を兼ねると好ましい。枚葉式マルチチャンバーの成膜装置は、処理と処理の間で基板を大気暴露する必要がなく、基板に不純物が吸着することを抑制できる。また、成膜や加熱処理などの順番を自由に構築することができる。なお、成膜室、ロードロック室および基板加熱室の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決めればよい。
【0064】
図2(A)を用いて図1(A)に示す成膜室(スパッタリング室)の一例について説明する。成膜室10は、ターゲット32と、ターゲットを支持するターゲットホルダ34と、内部に基板ヒータ44が埋め込まれた基板を支える基板ホルダ42と、シャッター軸46を軸として回転可能なシャッター板48と、を有する。なお、ターゲットホルダ34は、整合器52を介して電力を供給するRF電源50と接続される。また、成膜室10は、精製機54を介してガス供給源56、ならびに真空ポンプ58および真空ポンプ59が接続される。ここで、成膜室10、RF電源50、シャッター軸46、シャッター板48および基板ホルダ42は接地される。ただし、目的に応じて成膜室10、シャッター軸46、シャッター板48および基板ホルダ42のいずれか一以上を電気的に浮かせてもよい。
【0065】
また、真空ポンプは、真空ポンプ58および真空ポンプ59の2台のみに限定されず3台以上設けてもよいし、どちらか1台のみでもよい。例えば、真空ポンプ58に直列にもう1台の真空ポンプを設けてもよい。
【0066】
真空ポンプ58および真空ポンプ59などに用いる真空ポンプとして、ドライポンプなどの粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプおよびクライオポンプなどの高真空ポンプとを適宜組み合わせるとよい。ターボ分子ポンプは原子直径または分子直径の大きいガスを安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低いことが知られる。そこで、さらに水などの比較的融点の高い原子および分子に対する排気能力が高いクライオポンプ、または反応性の高い原子および分子に対する排気能力が高いスパッタイオンポンプを組み合わせることが有効となる。また、ターボ分子ポンプにクライオトラップが接続された真空ポンプを用いてもよい。クライオトラップの冷凍機の温度は100K以下、好ましくは80K以下とする。また、クライオトラップが複数の冷凍機を有する場合、各冷凍機ごとに温度を変えると、効率的に排気が可能となるため好ましい。例えば、1段目の冷凍機の温度を100K以下とし、2段目の冷凍機の温度を20K以下とすればよい。
【0067】
なお、クライオポンプはため込み式であるため、定期的にリジェネを行う必要がある。クライオポンプは、リジェネしている間に排気することができないため、生産性が低いと考えられ、量産装置に用いられることが少ない。これを解決するために、クライオポンプを2台以上並列に接続しても構わない。クライオポンプを2台以上並列で接続することで、1台がリジェネ中であっても残りのクライオポンプを使って排気することが可能となる。または、クライオポンプおよびターボ分子ポンプを並列に接続してもよい。この場合、例えば、成膜中はターボ分子ポンプを用いて排気し、成膜時以外はクライオポンプを用いて排気することで、クライオポンプのリジェネの頻度を低減させることができる。
【0068】
また、ガス供給源56および精製機54を複数設けても構わない。例えば、成膜ガス種の数に応じて、成膜ガス供給源および精製機を増加させることができる。これら、成膜室10に直接接続してもよい。その場合、各々の精製機と成膜室10との間に成膜ガス流量を制御するためのマスフローコントローラを設けてもよい。または、成膜室10と精製機54との間の配管に接続しても構わない。
【0069】
また、精製機54と成膜室10の間にガス加熱機構を設ける例について、図38を用いて説明する。図38(A)乃至図38(C)に、ガス供給源56から成膜室10までの詳細を示す。
【0070】
図38(A)は、成膜室10とガス加熱機構57とが配管を通して接続され、ガス加熱機構57とマスフローコントローラ55とが配管を通して接続され、マスフローコントローラ55と精製機54とが配管を通して接続され、精製機54とガス供給源56とが配管を通して接続される構造である。
【0071】
図38(B)は、成膜室10とマスフローコントローラ55とが直接配管を通して接続され、マスフローコントローラ55とガス加熱機構57とが配管を通して接続され、ガス加熱機構57と精製機54とが配管を通して接続され、精製機54とガス供給源56とが配管を通して接続する構造である。
【0072】
なお、加熱されたガスを用いるためには、加熱されたガスに対しても正確なガス流量を制御することができるマスフローコントローラを用いると好ましい。
【0073】
図38(C)は、成膜室10とガス加熱機構57とが配管を通して接続され、ガス加熱機構57と精製機54とが配管を通して接続され、精製機54とガス供給源56とが配管を通して接続する構造である。
【0074】
図38(C)はマスフローコントローラを設けない構成であるが、マスフローコントローラとは異なるガス流量制御機構が設けられていても構わない。または、一定のガス流量が供給されるような機構が設けられていても構わない。
【0075】
図38(C)の構成は、高い精度でガス流量を制御する必要がない場合などに用いればよい。マスフローコントローラは、比較的高価であるうえ、定期的なメンテナンスおよび部品の交換が必要となる。図38(C)に示すように、マスフローコントローラを設けない構成とすることで装置の費用を削減することができる。
【0076】
例えば、後述する加熱したガスを用いた成膜室10の不純物低減のために、図38(C)の構成を用いても構わない。
【0077】
ガス加熱機構57により、成膜室10に供給されるガスを40℃以上400℃以下、好ましくは50℃以上200℃以下に加熱することができる。
【0078】
引き続き、図2(A)に示す成膜室について説明する。図示しないが、ターゲットホルダ34の内部または下部にマグネットを設けると、ターゲット近傍に高密度のプラズマを閉じこめることができて好ましい。この方法はマグネトロンスパッタリング法と呼ばれ、堆積速度が高く、基板へのプラズマダメージが小さく、かつ膜質も良好となる。マグネトロンスパッタリング法において、マグネットを回転可能にすると、磁界の偏りを低減できるため、ターゲットの使用効率が高まり、かつ基板の面内における膜質のばらつきを低減することができる。
【0079】
また、ここではRF電源をスパッタリング用電源として用いたが、必ずしもRF電源に限定されるものではなく、用途によってDC電源またはAC電源を用いたり、二種類以上の電源を切り替え可能として設けてもよい。DC電源またはAC電源を用いる場合、電源とターゲットホルダとの間の整合器は不要になる。
【0080】
また、基板ホルダ42には、基板を支えるためのチャック機構を設ける必要がある。チャック機構には、静電チャック方式およびクランプ方式などがある。膜質、膜厚の基板面内の均一性を高めるために、基板ホルダ42に回転機構を設けてもよい。また、基板ホルダを複数設けて、一度に複数枚の基板を成膜可能な成膜室としても構わない。また、シャッター軸46、シャッター板48および基板ヒータ44を設けない構成としても構わない。図2(A)では、ターゲットが上向き、かつ基板が下向きである構成としたが、ターゲットが下向き、かつ基板が上向きである構成や、ターゲットと基板とが横向きに向かい合う構成としても構わない。
【0081】
基板加熱室15は、例えば、抵抗発熱体などを用いて加熱してもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱してもよい。例えば、GRTA(Gas Rapid Thermal Anneal)、LRTA(Lamp Rapid Thermal Anneal)などのRTA(Rapid Thermal Anneal)を用いることができる。LRTAは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する。GRTAは、高温のガスを用いて加熱処理を行う。ガスとしては、不活性ガスが用いられる。
【0082】
例えば、基板加熱室15は、図2(B)の構成とすればよい。基板加熱室15は、内部に基板ヒータ44の埋め込まれた基板ホルダ42を有する。基板加熱室15は、精製機54を介してガス供給源56、ならびに真空ポンプ58および真空ポンプ59とが接続される。なお、基板ヒータによる加熱機構に代えて、基板ホルダに対向する位置にLRTAを設けてもよい。その場合、基板に効率よく熱を伝えるために、基板ホルダ42に反射板を設けてもよい。ここで、基板加熱室15がプラズマ処理室を兼ねる場合、基板ホルダ42は、整合器52を介してRF電源50に接続され、基板ホルダ42と向かい合って対向電極68が設けられる。
【0083】
なお、成膜室10および基板加熱室15の背圧が、1×10−4Pa以下、好ましくは3×10−5Pa以下、さらに好ましくは1×10−5Pa以下である。
【0084】
また、成膜室10および基板加熱室15は、m/z=18であるガスの分圧が3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下である。
【0085】
また、成膜室10および基板加熱室15は、m/z=28であるガスの分圧が3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下である。
【0086】
また、成膜室10および基板加熱室15は、m/z=44であるガスの分圧が3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下である。
【0087】
なお、成膜室10および基板加熱室15は、リークレートが3×10−6Pa・m/s以下、好ましくは1×10−6Pa・m/s以下である。
【0088】
また、成膜室10および基板加熱室15は、m/z=18であるガスのリークレートが1×10−7Pa・m/s以下、好ましくは3×10−8Pa・m/s以下である。
【0089】
また、成膜室10および基板加熱室15は、m/z=28であるガスのリークレートが1×10−5Pa・m/s以下、好ましくは1×10−6Pa・m/s以下である。
【0090】
また、成膜室10および基板加熱室15は、m/z=44であるガスのリークレートが3×10−6Pa・m/s以下、好ましくは1×10−6Pa・m/s以下である。
【0091】
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
【0092】
例えば、成膜室の開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属材料を用いると好ましい。メタルガスケットはOリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属材料の不動態を用いることで、メタルガスケットから生じる不純物を含む放出ガスが抑制され、内部リークを低減することができる。
【0093】
成膜装置を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の材料を鉄、クロムおよびニッケルなどを含む合金材料に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金材料は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
【0094】
または、前述の成膜装置の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
【0095】
成膜装置の部材は、極力金属材料のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
【0096】
なお、成膜ガスの精製機を設ける場合、精製機から成膜室までの配管の長さを5m以下、好ましくは1m以下とする。配管の長さを5m以下または1m以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。
【0097】
さらに、成膜ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばSUS316L−EP配管と比べ、不純物を含む放出量が少なく、成膜ガスへの不純物の混入を低減できる。また、配管の継手には、高性能超小型メタルガスケット継手(UPG継手)を用いるとよい。また、配管の材料を全て金属材料で構成することで、樹脂等を用いた場合と比べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。
【0098】
成膜室に存在する吸着物は、吸着しているときは成膜室の圧力に影響しないが、成膜室を排気した際ガス放出する。そのため、リークレートと排気速度に相関はないが、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことが重要である。なお、吸着物の脱離を促すために、成膜室を加熱してもよい。加熱することで吸着物の脱離速度を10倍程度大きくすることができる。加熱は100℃以上450℃以下で行えばよい。このとき、不活性ガスを供給しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、供給する不活性ガスを成膜室の加熱の温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、酸化物の主成分である酸素を用いた方が好ましい場合もある。
【0099】
または、加熱した希ガスなどの不活性ガス、または酸素ガスなどを供給することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスを供給することにより成膜室内の吸着物の脱離が起こりやすくなる。なお、この処理は2回以上30回以下、好ましくは5回以上15回以下の範囲で繰り返し行うと効果的である。具体的には、温度が40℃以上400℃以下、好ましくは50℃以上200℃以下である不活性ガスまたは酸素などを供給することで成膜室内の圧力を0.1Pa以上10kPa以下、1Pa以上1kPa以下、または5Pa以上100Pa以下とし、圧力を保つ期間を1分以上300分以下、または5分以上120分以下とすればよい。その後、成膜室を5分以上300分以下、または10分以上120分以下の期間排気する。
【0100】
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー基板は、放出ガスの少ない材料が好ましく、例えば後述する基板100と同様の材料を用いてもよい。なお、ダミー成膜は成膜室の加熱と同時に行ってもよい。
【0101】
図1(B)は、図1(A)と構成の異なる成膜装置である。該成膜装置は、ロードロック室22aと、基板加熱室25と、成膜室20aと、成膜室20bと、ロードロック室22bと、を有する。ロードロック室22aは基板加熱室25と接続し、基板加熱室25は成膜室20aと接続し、成膜室20aは成膜室20bと接続し、成膜室20bはロードロック室22bと接続する。各室間の接続部にはゲートバルブが設けられており、各室を独立して真空状態に保持することができる。なお、成膜室20aおよび成膜室20bは、図1(A)の成膜室10a、成膜室10bおよび成膜室10cと同様の構成とする。また、基板加熱室25は、図1(A)の基板加熱室15と同様の構成とする。基板は図1(B)に示す矢印の一方向にのみ搬送され、基板の搬入口と搬出口が異なる。図1(A)の枚葉式マルチチャンバーの成膜装置と異なり搬送室を有さないため、設置面積を小さくできる。なお、成膜室、ロードロック室および基板加熱室の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに合わせて適宜選択すればよい。例えば、成膜室20bを省いても構わないし、成膜室20bと接続する第2の基板加熱室または第3の成膜室を設けてもよい。
【0102】
以上の成膜装置を用いて、酸化物半導体膜を成膜することで、酸化物半導体膜への不純物の混入を抑制できる。さらには、以上の成膜装置を用いて、該酸化物半導体膜に接する膜を成膜することで、酸化物半導体膜に接する膜から酸化物半導体膜へ不純物が混入することを抑制できる。
【0103】
次に、不純物である水素、窒素および炭素濃度の低い酸化物半導体膜の成膜方法について説明する。
【0104】
酸化物半導体膜は、基板加熱温度を100℃以上600℃以下、好ましくは150℃以上550℃以下、さらに好ましくは200℃以上500℃以下とし、酸素ガス雰囲気で成膜する。酸化物半導体膜の厚さは、1nm以上40nm以下、好ましくは3nm以上20nm以下とする。成膜時の基板加熱温度が高いほど、得られる酸化物半導体膜の不純物濃度は低くなる。また、酸化物半導体膜中の原子配列が整い、高密度化され、多結晶膜またはCAAC−OS膜が形成されやすくなる。さらに、酸素ガス雰囲気で成膜することでも、希ガスなどの余分な原子が含まれないため、多結晶膜またはCAAC−OS膜が形成されやすくなる。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は30体積%以上、好ましくは50体積%以上、さらに好ましくは80体積%以上とする。なお、酸化物半導体膜は薄いほど、トランジスタの短チャネル効果が低減される。ただし、薄くしすぎると界面散乱の影響が強くなり、電界効果移動度の低下が起こることがある。
【0105】
酸化物半導体膜は、成膜圧力を0.8Pa以下、好ましくは0.4Pa以下とし、ターゲットと基板との距離を40mm以下、好ましくは25mm以下として成膜する。このような条件で酸化物半導体膜を成膜することで、スパッタ粒子と、別のスパッタ粒子、ガスまたはイオンとが衝突する頻度を下げることができる。即ち、成膜圧力に応じてターゲットと基板との距離をスパッタ粒子、ガスまたはイオンの平均自由行程よりも小さくすることで膜中に取り込まれる不純物を低減できる。
【0106】
例えば、圧力を0.4Pa、温度を25℃(絶対温度を298K)における平均自由行程は、水素分子(H)が48.7mm、ヘリウム原子(He)が57.9mm、水分子(HO)が31.3mm、エタン分子(CH)が13.2mm、ネオン原子(Ne)が42.3mm、窒素分子(N)が23.2mm、一酸化炭素分子(CO)が16.0mm、酸素分子(O)が26.4mm、アルゴン原子(Ar)が28.3mm、二酸化炭素分子(CO)が10.9mm、クリプトン原子(Kr)が13.4mm、キセノン原子(Xe)が9.6mmである。なお、圧力が2倍になれば平均自由行程は2分の1になり、絶対温度が2倍になれば平均自由行程は2倍になる。
【0107】
平均自由行程は、圧力、温度、および原子または分子の直径から決まる。圧力および温度を一定とした場合は、原子または分子の直径が大きいほど平均自由行程は短くなる。なお、各原子または各分子の直径は、Hが0.218nm、Heが0.200nm、HOが0.272nm、CHが0.419nm、Neが0.234nm、Nが0.316nm、COが0.380nm、Oが0.296nm、Arが0.286nm、COが0.460nm、Krが0.415nm、Xeが0.491nmである。
【0108】
したがって、原子または分子の直径が大きいほど、平均自由行程が短くなり、かつ膜中に取り込まれた際には、原子または分子の直径が大きいために結晶領域の成長を阻害する。そのため、例えば、Ar以上の直径を有する原子および分子は不純物になりやすいといえる。
【0109】
ここで、In−Ga−Zn−O結晶の層間にCOを添加した場合に結晶構造が維持できるかを古典分子動力学計算を行って評価した。
【0110】
図30はIn−Ga−Zn−O結晶の模式図であり、COは図30の矢印で示す層に添加した。COの添加量は、In−Ga−Zn−O結晶の全原子に対して0.07%(5.19×1019個/cm)、0.15%(1.04×1020個/cm)、0.22%(1.65×1020個/cm)、0.30%(2.08×1020個/cm)、0.37%(2.60×1020個/cm)、0.44%(3.11×1020個/cm)、0.52%(3.63×1020個/cm)、0.59%(4.15×1020個/cm)または0.67%(4.67×1020個/cm)の割合とした。
【0111】
なお、計算には、富士通株式会社製Materials Explorer5.0を用い、温度を298K、圧力を1気圧、時間刻み幅を0.2fs、ステップ数を500万回とした。
【0112】
その結果、COを添加する割合が0.07%〜0.52%の場合、In−Ga−Zn−O結晶は保持され、COを添加する割合が0.59%〜0.67%の場合、In−Ga−Zn−O結晶が保持できなかった。
【0113】
即ち、In−Ga−Zn−O結晶を得るためには、In−Ga−Zn−O結晶の全原子に対するCOの割合を0.52%以下または0.59%未満とする必要があるとわかる。
【0114】
次に、加熱処理を行う。加熱処理は、減圧雰囲気、不活性雰囲気または酸化性雰囲気において、250℃以上650℃以下、好ましくは300℃以上600℃以下の温度で行う。加熱処理により、酸化物半導体膜中の不純物濃度を低減することができる。また、結晶性の高い酸化物半導体膜が得られやすくなる。酸化性雰囲気とは、酸素、オゾン、亜酸化窒素などの酸化性ガスを10ppm以上含む雰囲気である。
【0115】
前述の加熱処理として、減圧雰囲気または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧雰囲気または不活性雰囲気にて加熱処理を行うと、酸化物半導体膜中の不純物濃度を低減することができるが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰囲気での加熱処理により低減することができる。
【0116】
酸化物半導体膜は、成膜時の基板加熱に加え、成膜後に加熱処理を行うことで、膜中の不純物濃度を低減することが可能となる。
【0117】
以上のような成膜装置を用いることで不純物の少ない酸化物半導体膜を得ることができる。不純物の少ない酸化物半導体膜は、キャリア密度が小さく、また結晶性が高いことにより、優れた半導体特性を有する。そのため、トランジスタに用いたときに高い信頼性が得られる。
【0118】
具体的には、酸化物半導体膜中の水素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
【0119】
また、酸化物半導体膜中の窒素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
【0120】
また、酸化物半導体膜中の炭素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
【0121】
また、酸化物半導体膜は、昇温脱離ガス分光法(TDS:Thermal Desorption Spectroscopy)分析によるm/z=2(水素分子など)であるガス、m/z=18であるガス、m/z=28であるガスおよびm/z=44であるガスの放出量が、それぞれ1×1019個/cm以下、好ましくは1×1018個/cm以下とする。
【0122】
なお、TDS分析にて放出量を測定する方法については、後述する酸素原子の放出量の測定方法を参酌する。
【0123】
次に、前述の成膜装置を用いて成膜した酸化物半導体膜を用いたトランジスタについて図3乃至図8を用いて説明する。
【0124】
図3乃至図6に示すトランジスタは、フォトリソグラフィ工程数が少ないため生産性に優れる。図3乃至図6に示すトランジスタは、比較的トランジスタのサイズが大きい表示装置などに用いられることが多い。
【0125】
まずは、図3に示すトランジスタの構造について説明する。図3(A)はトランジスタの上面図である。図3(A)に示す一点鎖線A−Bに対応する断面図が図3(B)である。
【0126】
図3(B)に示すトランジスタは、基板100上に設けられた下地絶縁膜102と、下地絶縁膜102上に設けられた酸化物半導体膜106と、酸化物半導体膜106上にあり、酸化物半導体膜106と少なくとも一部を接して設けられた一対の電極116と、酸化物半導体膜106および一対の電極116を覆って設けられたゲート絶縁膜112と、ゲート絶縁膜112を介して酸化物半導体膜106に重畳して設けられたゲート電極104と、を有する。
【0127】
ここで、酸化物半導体膜106は、本実施の形態で説明した不純物濃度の低い酸化物半導体膜を適用すればよい。
【0128】
酸化物半導体膜106は、厚さを1nm以上50nm以下とする。好ましくは、厚さを3nm以上20nm以下とする。特に、チャネル長が30nm以下のトランジスタでは、酸化物半導体膜106の厚さを5nm程度とすることで、短チャネル効果を抑制でき、安定な電気的特性を有する。
【0129】
酸化物半導体膜106は、少なくともInおよびZnを含むことが好ましい。また、酸化物半導体膜106は、InおよびZnに加え、トランジスタの電気的特性のばらつきを低減するためにGa、Sn、HfまたはAlを有すると好ましい。
【0130】
または、酸化物半導体膜106は、InおよびZnに加え、トランジスタの電気的特性のばらつきを低減するためにランタノイドであるLa、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuから選ばれた一種以上を有してもよい。
【0131】
酸化物半導体膜106として、例えば、二元系金属の酸化物であるIn−Zn−O系材料、Sn−Zn−O系材料、Al−Zn−O系材料、Zn−Mg−O系材料、Sn−Mg−O系材料、In−Mg−O系材料、In−Ga−O系材料、三元系金属の酸化物であるIn−Ga−Zn−O系材料、In−Al−Zn−O系材料、In−Sn−Zn−O系材料、Sn−Ga−Zn−O系材料、Al−Ga−Zn−O系材料、Sn−Al−Zn−O系材料、In−Hf−Zn−O系材料、In−La−Zn−O系材料、In−Ce−Zn−O系材料、In−Pr−Zn−O系材料、In−Nd−Zn−O系材料、In−Sm−Zn−O系材料、In−Eu−Zn−O系材料、In−Gd−Zn−O系材料、In−Tb−Zn−O系材料、In−Dy−Zn−O系材料、In−Ho−Zn−O系材料、In−Er−Zn−O系材料、In−Tm−Zn−O系材料、In−Yb−Zn−O系材料、In−Lu−Zn−O系材料、四元系金属の酸化物であるIn−Sn−Ga−Zn−O系材料、In−Hf−Ga−Zn−O系材料、In−Al−Ga−Zn−O系材料、In−Sn−Al−Zn−O系材料、In−Sn−Hf−Zn−O系材料、In−Hf−Al−Zn−O系材料を用いることができる。
【0132】
例えば、In−Ga−Zn−O系材料とは、In、GaおよびZnを主成分として有する酸化物という意味であり、In、GaおよびZnの比率は問わない。
【0133】
例えば、In−Sn−Zn−O系材料を用いたトランジスタでは比較的容易に高い電界効果移動度が得られる。具体的には、トランジスタの電界効果移動度を31cm/Vs以上、40cm/Vs以上、60cm/Vs以上、80cm/Vs以上または100cm/Vs以上とすることができる。なお、In−Sn−Zn−O系材料以外(例えばIn−Ga−Zn−O系材料)でも、欠陥密度を低減することにより電界効果移動度を高めることができる。
【0134】
酸化物半導体膜106としてIn−Zn−O系材料を用いる場合、原子数比で、In/Zn=0.5以上50以下、好ましくはIn/Zn=1以上20以下、さらに好ましくはIn/Zn=1.5以上15以下とする。Znの原子数比を前述の範囲とすることで、トランジスタの電界効果移動度を向上させることができる。ここで、化合物の原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5X+Yとすると好ましい。
【0135】
酸化物半導体膜106として、化学式InMO(ZnO)(m>0)で表記される材料を用いてもよい。ここで、Mは、Zn、Ga、Al、Mn、Sn、HfおよびCoから選ばれた一または複数の金属元素を示す。例えば、Mとして、Ga、GaおよびAl、GaおよびMnまたはGaおよびCoなどを用いてもよい。
【0136】
酸化物半導体膜106は、トランジスタのオフ電流を低減するため、バンドギャップが2.5eV以上、好ましくは2.8eV以上、さらに好ましくは3.0eV以上の材料を選択する。
【0137】
なお、酸化物半導体膜106は、アルカリ金属およびアルカリ土類金属などが低減され、極めて不純物濃度の低い酸化物半導体膜106であると好ましい。酸化物半導体膜106が前述の不純物を有すると、不純物の形成する準位によりバンドギャップ内の再結合が起こり、トランジスタはオフ電流が増大してしまう。
【0138】
また、酸化物半導体膜106中のアルカリ金属濃度は、SIMSにおいて、ナトリウム濃度が5×1016atoms/cm以下、好ましくは1×1016atoms/cm以下、さらに好ましくは1×1015atoms/cm以下とする。同様に、リチウム濃度は、5×1015atoms/cm以下、好ましくは1×1015atoms/cm以下とする。同様に、カリウム濃度は、5×1015atoms/cm以下、好ましくは1×1015atoms/cm以下とする。
【0139】
以上に示した酸化物半導体膜106を用いることでトランジスタのオフ電流を小さくできる。具体的には、例えば、チャネル長が3μm、チャネル幅が1μmのときのトランジスタのオフ電流を1×10−18A以下、1×10−21A以下、または1×10−24A以下とすることができる。
【0140】
酸化物半導体膜106は非単結晶である。特に、結晶性を有すると好ましい。例えば、多結晶膜またはCAAC−OS膜を用いる。
【0141】
CAAC−OS膜に含まれる結晶構造の一例について図14乃至図17を用いて詳細に説明する。なお、特に断りがない限り、図14乃至図17は上方向をc軸方向とし、c軸方向と直交する面をab面とする。なお、単に上半分、下半分という場合、ab面を境にした場合の上半分、下半分をいう。また、図14において、丸で囲まれたOは4配位のOを示し、二重丸で囲まれたOは3配位のOを示す。
【0142】
図14(A)に、1個の6配位のInと、Inに近接の6個の4配位の酸素原子(以下4配位のO)と、を有する構造を示す。ここでは、金属原子が1個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図14(A)の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図14(A)の上半分および下半分にはそれぞれ3個ずつ4配位のOがある。図14(A)に示す小グループは電荷が0である。
【0143】
図14(B)に、1個の5配位のGaと、Gaに近接の3個の3配位の酸素原子(以下3配位のO)と、Gaに近接の2個の4配位のOと、を有する構造を示す。3配位のOは、いずれもab面に存在する。図14(B)の上半分および下半分にはそれぞれ1個ずつ4配位のOがある。また、Inも5配位をとるため、図14(B)に示す構造をとりうる。図14(B)に示す小グループは電荷が0である。
【0144】
図14(C)に、1個の4配位のZnと、Znに近接の4個の4配位のOと、を有する構造を示す。図14(C)の上半分には1個の4配位のOがあり、下半分には3個の4配位のOがある。または、図14(C)の上半分に3個の4配位のOがあり、下半分に1個の4配位のOがあってもよい。図14(C)に示す小グループは電荷が0である。
【0145】
図14(D)に、1個の6配位のSnと、Snに近接の6個の4配位のOと、を有する構造を示す。図14(D)の上半分には3個の4配位のOがあり、下半分には3個の4配位のOがある。図14(D)に示す小グループは電荷が+1となる。
【0146】
図14(E)に、2個のZnを含む小グループを示す。図14(E)の上半分には1個の4配位のOがあり、下半分には1個の4配位のOがある。図14(E)に示す小グループは電荷が−1となる。
【0147】
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ(ユニットセルともいう。)と呼ぶ。
【0148】
ここで、これらの小グループ同士が結合する規則について説明する。図14(A)に示す6配位のInの上半分の3個のOは下方向にそれぞれ3個の近接Inを有し、下半分の3個のOはそれぞれ上方向に3個の近接Inを有する。図14(B)に示す5配位のGaの上半分の1個のOは下方向に1個の近接Gaを有し、下半分の1個のOは上方向に1個の近接Gaを有する。図14(C)に示す4配位のZnの上半分の1個のOは下方向に1個の近接Znを有し、下半分の3個のOは上方向にそれぞれ3個の近接Znを有する。この様に、金属原子の上方向の4配位のOの数と、そのOの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の4配位のOの数と、そのOの上方向にある近接金属原子の数は等しい。Oは4配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は4になる。したがって、金属原子の上方向にある4配位のOの数と、別の金属原子の下方向にある4配位のOの数との和が4個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、6配位の金属原子(InまたはSn)が下半分の4配位のOを介して結合する場合、4配位のOが3個であるため、5配位の金属原子(GaまたはIn)、または4配位の金属原子(Zn)のいずれかと結合することになる。
【0149】
これらの配位数を有する金属原子は、c軸方向において、4配位のOを介して結合する。また、このほかにも、層構造の合計の電荷が0となるように複数の小グループが結合して中グループを構成する。
【0150】
図15(A)に、In−Sn−Zn−O系材料の層構造を構成する中グループのモデル図を示す。図15(B)に、3つの中グループで構成される大グループを示す。なお、図15(C)は、図15(B)の層構造をc軸方向から観察した場合の原子配列を示す。
【0151】
図15(A)においては、簡単のため、3配位のOは省略し、4配位のOは個数のみ示し、例えば、Snの上半分および下半分にはそれぞれ3個ずつ4配位のOがあることを丸枠の3として示している。同様に、図15(A)において、Inの上半分および下半分にはそれぞれ1個ずつ4配位のOがあり、丸枠の1として示している。また、同様に、図15(A)において、下半分には1個の4配位のOがあり、上半分には3個の4配位のOがあるZnと、上半分には1個の4配位のOがあり、下半分には3個の4配位のOがあるZnとを示している。
【0152】
図15(A)において、In−Sn−Zn−O系材料の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にあるSnが、4配位のOが1個ずつ上半分および下半分にあるInと結合し、そのInが、上半分に3個の4配位のOがあるZnと結合し、そのZnの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分および下半分にあるInと結合し、そのInが、上半分に1個の4配位のOがあるZn2個からなる小グループと結合し、この小グループの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分および下半分にあるSnと結合している構成である。この中グループが複数結合して大グループを構成する。
【0153】
ここで、3配位のOおよび4配位のOの場合、結合1本当たりの電荷はそれぞれ−0.667、−0.5と考えることができる。例えば、In(6配位または5配位)、Zn(4配位)、Sn(5配位または6配位)の電荷は、それぞれ+3、+2、+4である。したがって、Snを含む小グループは電荷が+1となる。そのため、Snを含む層構造を形成するためには、電荷+1を打ち消す電荷−1が必要となる。電荷−1をとる構造として、図14(E)に示すように、2個のZnを含む小グループが挙げられる。例えば、Snを含む小グループが1個に対し、2個のZnを含む小グループが1個あれば、電荷が打ち消されるため、層構造の合計の電荷を0とすることができる。
【0154】
具体的には、図15(B)に示した大グループが繰り返されることで、In−Sn−Zn−O系材料の結晶(InSnZn)を得ることができる。なお、得られるIn−Sn−Zn−O系材料の層構造は、InSnZnO(ZnO)(mは自然数。)とする組成式で表すことができる。
【0155】
また、このほかにも、四元系金属の酸化物であるIn−Sn−Ga−Zn−O系材料や、三元系金属の酸化物であるIn−Ga−Zn−O系材料、In−Al−Zn−O系材料、Sn−Ga−Zn−O系材料、Al−Ga−Zn−O系材料、Sn−Al−Zn−O系材料や、In−Hf−Zn−O系材料、In−La−Zn−O系材料、In−Ce−Zn−O系材料、In−Pr−Zn−O系材料、In−Nd−Zn−O系材料、In−Sm−Zn−O系材料、In−Eu−Zn−O系材料、In−Gd−Zn−O系材料、In−Tb−Zn−O系材料、In−Dy−Zn−O系材料、In−Ho−Zn−O系材料、In−Er−Zn−O系材料、In−Tm−Zn−O系材料、In−Yb−Zn−O系材料、In−Lu−Zn−O系材料や、二元系金属の酸化物であるIn−Zn−O系材料、Sn−Zn−O系材料、Al−Zn−O系材料、Zn−Mg−O系材料、Sn−Mg−O系材料、In−Mg−O系材料や、In−Ga−O系材料などを用いた場合も同様である。
【0156】
例えば、図16(A)に、In−Ga−Zn−O系材料の層構造を構成する中グループのモデル図を示す。
【0157】
図16(A)において、In−Ga−Zn−O系材料の層構造を構成する中グループは、上から順に4配位のOが3個ずつ上半分および下半分にあるInが、4配位のOが1個上半分にあるZnと結合し、そのZnの下半分の3個の4配位のOを介して、4配位のOが1個ずつ上半分および下半分にあるGaと結合し、そのGaの下半分の1個の4配位のOを介して、4配位のOが3個ずつ上半分および下半分にあるInと結合している構成である。この中グループが複数結合して大グループを構成する。
【0158】
図16(B)に3つの中グループで構成される大グループを示す。なお、図16(C)は、図16(B)の層構造をc軸方向から観察した場合の原子配列を示している。
【0159】
ここで、In(6配位または5配位)、Zn(4配位)、Ga(5配位)の電荷は、それぞれ+3、+2、+3であるため、In、ZnおよびGaのいずれかを含む小グループは、電荷が0となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に0となる。
【0160】
また、In−Ga−Zn−O系材料の層構造を構成する中グループは、図16(A)に示した中グループに限定されず、In、Ga、Znの配列が異なる中グループを組み合わせた大グループも取りうる。
【0161】
具体的には、図16(B)に示した大グループが繰り返されることで、In−Ga−Zn−O系材料の結晶を得ることができる。なお、得られるIn−Ga−Zn−O系材料の層構造は、InGaO(ZnO)(nは自然数。)とする組成式で表すことができる。
【0162】
n=1(InGaZnO)の場合は、例えば、図17(A)に示す結晶構造を取りうる。なお、図17(A)に示す結晶構造において、図14(B)で説明したように、GaおよびInは5配位をとるため、GaがInに置き換わった構造も取りうる。
【0163】
また、n=2(InGaZn)の場合は、例えば、図17(B)に示す結晶構造を取りうる。なお、図17(B)に示す結晶構造において、図14(B)で説明したように、GaおよびInは5配位をとるため、GaがInに置き換わった構造も取りうる。
【0164】
ここで、図16(B)に示したInGaZnOの大グループにおいて、炭素原子(C)を一つ導入した場合の結晶状態の変化について、第一原理計算を用いて評価した。
【0165】
なお、計算には、accelrys社製の第一原理計算ソフトCASTEPを用いた。また、擬ポテンシャルはウルトラソフト型とし、カットオフエネルギーは300eVとした。
【0166】
図31(A)は、InGaZnOの大グループにおいて、Cを導入する位置を示す。図31(B)は、InGaZnOの大グループにおいて、Cを導入し構造最適化した後の結晶状態である。
【0167】
図31(B)により、Cが導入されることで、CがOと結合し、元々結合していたGaとOとの原子間が広がった。
【0168】
即ち、In−Ga−Zn−O系材料にCがあると、結晶構造が保持しにくくなることがわかる。
【0169】
次に、InGaZnOの大グループにおいて、二酸化炭素分子(CO)を一つ導入した場合の結晶状態の変化について、第一原理計算を用いて評価した。
【0170】
なお、計算には、accelrys社製の第一原理計算ソフトCASTEPを用いた。また、擬ポテンシャルはウルトラソフト型とし、カットオフエネルギーは300eVとした。
【0171】
図39(A)は、InGaZnOの大グループにおいて、COを導入する位置を示す。図39(B)、図39(C)および図39(D)の結晶状態は、それぞれInGaZnOの大グループにおいて、図39(A)で示す位置にCOを導入した場合の構造最適化の途中経過を示す。ここで、図39(D)がもっとも最適な構造に近く、次いで図39(C)、図39(B)の順番で最適な構造に近い。
【0172】
図39(B)では、COがInGaZnOの大グループの一部と置換している。その後、図39(C)に示すように、CO近傍でInGaZnOの層間が広がり、その後、図39(D)に示すように、COが分離し、さらにInGaZnOの層間が広がっていった。
【0173】
即ち、In−Ga−Zn−O系材料にCOがあると、結晶構造が保持しにくくなることがわかる。
【0174】
以下に、本発明の一態様である半導体装置に適用可能なトランジスタに用いる酸化物半導体膜の結晶状態について説明する。
【0175】
結晶状態を評価するに当たり、酸化物半導体膜のX線回折(XRD:X−Ray Diffraction)分析を行った。XRD分析には、Bruker AXS社製X線回折装置D8 ADVANCEを用い、Out−of−Plane法で測定した。
【0176】
XRD分析を行った試料として、試料Aおよび試料Bを用意した。以下に試料Aおよび試料Bの作製方法を説明する。
【0177】
まず、脱水素化処理済みの石英基板を準備した。
【0178】
次に、石英基板上にIn−Sn−Zn−O膜を100nmの厚さで成膜した。
【0179】
In−Sn−Zn−O膜は、スパッタリング装置を用い、酸素ガス雰囲気で電力を100W(DC)として成膜した。ターゲットは、In:Sn:Zn=1:1:1[原子数比]のIn−Sn−Zn−Oターゲットを用いた。なお、成膜時の基板加熱温度は室温(加熱なし)または200℃とした。このようにして作製した試料を試料Aとした。
【0180】
次に、試料Aと同様の方法で作製した試料に対し加熱処理を650℃の温度で行った。加熱処理は、はじめに窒素ガス雰囲気で1時間の加熱処理を行い、温度を下げずに酸素ガス雰囲気でさらに1時間の加熱処理を行っている。このようにして作製した試料を試料Bとした。
【0181】
図28に試料Aおよび試料BのXRD結果を示す。試料Aでは、結晶由来のピークが観測されなかったが、試料Bでは、2θが35deg近傍および37deg〜38degに結晶由来のピークが観測された。
【0182】
即ち、試料に対し加熱処理を650℃の温度で行うことで結晶性を有する酸化物半導体膜が得られることがわかる。
【0183】
基板100に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板100として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI(Silicon On Insulator)基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板100として用いると好ましい。
【0184】
また、基板100として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板100に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
【0185】
下地絶縁膜102は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化ランタン、酸化セシウム、酸化タンタルおよび酸化マグネシウムの一種以上を選択して、単層または積層で用いればよい。
【0186】
下地絶縁膜102は十分な平坦性を有することが好ましい。具体的には、平均面粗さ(Ra)が1nm以下、好ましくは0.3nm以下、さらに好ましくは0.1nm以下となるように下地となる膜を設ける。上述の数値以下のRaとすることで、酸化物半導体膜106に結晶領域が形成されやすくなる。なお、Raは、JIS B0601で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、数式1にて定義される。
【0187】
【数1】

【0188】
なお、数式1において、Sは、測定面(座標(x,y)(x,y)(x,y)(x,y)の4点で表される四角形の領域)の面積を指し、Zは測定面の平均高さを指す。Raは原子間力顕微鏡(AFM:Atomic Force Microscope)にて評価可能である。
【0189】
酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が50原子%以上70原子%以下、窒素が0.5原子%以上15原子%以下、シリコンが25原子%以上35原子%以下、水素が0原子%以上10原子%以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が5原子%以上30原子%以下、窒素が20原子%以上55原子%以下、シリコンが25原子%以上35原子%以下、水素が10原子%以上25原子%以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)や、水素前方散乱法(HFS:Hydrogen Forward scattering Spectrometry)を用いて測定した場合のものである。また、構成元素の組成は、その合計が100原子%を超えない値をとる。
【0190】
また、下地絶縁膜102は、加熱処理により酸素を放出する絶縁膜を用いると好ましい。
【0191】
「加熱処理により酸素を放出する」とは、TDS分析にて、酸素原子に換算しての酸素の放出量が1.0×1018atoms/cm以上、または3.0×1020atoms/cm以上であることをいう。
【0192】
ここで、TDS分析用いた酸素の放出量の測定方法について、以下に説明する。
【0193】
TDS分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そしてこの積分値と標準試料との比較により、気体の全放出量を計算することができる。
【0194】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのTDS分析結果、および絶縁膜のTDS分析結果から、絶縁膜の酸素分子の放出量(NO2)は、数式2で求めることができる。ここで、TDS分析で得られる質量数32で検出されるガスの全てが酸素分子由来と仮定する。質量数32のものとしてほかにCHOHがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数17の酸素原子および質量数18の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【0195】
【数2】

【0196】
H2は、標準試料から脱離した水素分子を密度で換算した値である。SH2は、標準試料をTDS分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、NH2/SH2とする。SO2は、絶縁膜をTDS分析したときのイオン強度の積分値である。αは、TDS分析におけるイオン強度に影響する係数である。数式2の詳細に関しては、特開平6−275697公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置EMD−WA1000S/Wを用い、標準試料として1×1016atoms/cmの水素原子を含むシリコンウェハを用いて測定した。
【0197】
また、TDS分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【0198】
なお、NO2は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の2倍となる。
【0199】
上記構成において、加熱処理により酸素を放出する膜は、酸素が過剰な酸化シリコン(SiO(X>2))であってもよい。酸素が過剰な酸化シリコン(SiO(X>2))とは、シリコン原子数の2倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値である。
【0200】
下地絶縁膜102から酸化物半導体膜106に酸素が供給されることで、酸化物半導体膜106と下地絶縁膜102との界面準位密度を低減できる。この結果、トランジスタの動作などに起因して、酸化物半導体膜106と下地絶縁膜102との界面にキャリアが捕獲されることを抑制することができ、信頼性の高いトランジスタを得ることができる。
【0201】
さらに、酸化物半導体膜106の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体膜106の酸素欠損は、一部がドナーとなりキャリアである電子を放出する。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そこで、下地絶縁膜102から酸化物半導体膜106に酸素が十分に供給され、好ましくは酸化物半導体膜106に酸素が過剰に含まれていることにより、しきい値電圧がマイナス方向へシフトする要因である、酸化物半導体膜106の酸素欠損を低減することができる。
【0202】
過剰酸素は主に酸化物半導体膜106の格子間に存在する酸素であり、その酸素濃度は1×1016atoms/cm以上2×1020atoms/cm以下の範囲とする。酸化物半導体膜106の格子間に存在する酸素濃度を前述の範囲とすることで、結晶に歪みなどが生じず、結晶領域を崩壊することがないため好ましい。
【0203】
一対の電極116は、Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、TaおよびW、それらの窒化物、酸化物ならびに合金から一種以上選択し、単層でまたは積層で用いればよい。または、少なくともInおよびZnを含む酸化物または酸窒化物を用いても構わない。例えば、In−Ga−Zn−O−N系材料などを用いればよい。
【0204】
ゲート絶縁膜112は、下地絶縁膜102と同様の方法および同様の材料によって形成すればよい。
【0205】
ゲート電極104は、一対の電極116と同様の方法および同様の材料によって形成すればよい。
【0206】
次に、図4に示すトランジスタの構造について説明する。図4(A)はトランジスタの上面図である。図4(A)に示す一点鎖線A−Bに対応する断面図が図4(B)である。
【0207】
図4(B)に示すトランジスタは、基板100上に設けられた下地絶縁膜102と、下地絶縁膜102上に設けられた一対の電極216と、一対の電極216上にあり、一対の電極216および下地絶縁膜102と少なくとも一部を接して設けられた酸化物半導体膜206と、一対の電極216および酸化物半導体膜206を覆って設けられたゲート絶縁膜212と、ゲート絶縁膜212を介して酸化物半導体膜206に重畳して設けられたゲート電極204と、を有する。
【0208】
なお、一対の電極216、酸化物半導体膜206、ゲート絶縁膜212およびゲート電極204は、それぞれ一対の電極116、酸化物半導体膜106、ゲート絶縁膜112およびゲート電極104と同様の方法および同様の材料を用いて設ければよい。
【0209】
次に、図5に示すトランジスタの構造について説明する。図5(A)はトランジスタの上面図である。図5(A)に示す一点鎖線A−Bに対応する断面図が図5(B)である。
【0210】
図5(B)に示すトランジスタは、基板100上に設けられたゲート電極304と、ゲート電極304を覆って設けられたゲート絶縁膜312と、ゲート絶縁膜312を介してゲート電極304と重畳して設けられた酸化物半導体膜306と、酸化物半導体膜306上にあり、酸化物半導体膜306と少なくとも一部を接して設けられた一対の電極316と、を有する。なお、酸化物半導体膜306および一対の電極316を覆って保護絶縁膜318を設けると好ましい。
【0211】
なお、一対の電極316、酸化物半導体膜306、ゲート絶縁膜312およびゲート電極304は、それぞれ一対の電極116、酸化物半導体膜106、ゲート絶縁膜112およびゲート電極104と同様の方法および同様の材料を用いて設ければよい。
【0212】
また、保護絶縁膜318は下地絶縁膜102と同様の方法および同様の材料を用いて設ければよい。
【0213】
次に、図6に示すトランジスタの構造について説明する。図6(A)はトランジスタの上面図である。図6(A)に示す一点鎖線A−Bに対応する断面図が図6(B)である。
【0214】
図6(B)に示すトランジスタは、基板100上に設けられたゲート電極304と、ゲート電極304を覆って設けられたゲート絶縁膜312と、ゲート絶縁膜312上に設けられた一対の電極416と、一対の電極416上にあり、一対の電極416およびゲート絶縁膜312と少なくとも一部が接して設けられた酸化物半導体膜406と、を有する。なお、一対の電極416および酸化物半導体膜406を覆って保護絶縁膜418を設けると好ましい。
【0215】
なお、一対の電極416、酸化物半導体膜406および保護絶縁膜418は、それぞれ一対の電極116、酸化物半導体膜106および保護絶縁膜318と同様の方法および同様の材料を用いて設ければよい。
【0216】
図7および図8に示すトランジスタは、図3乃至図6に示すトランジスタと比較すると工程がやや煩雑であるが、寄生容量が小さく、短チャネル効果が起こりにくいため、優れた電気的特性の要求される微細なトランジスタに適した構造である。
【0217】
次に、図7に示すトランジスタの構造について説明する。図7(A)はトランジスタの上面図である。図7(A)に示す一点鎖線A−Bに対応する断面図が図7(B)である。
【0218】
図7(B)に示すトランジスタは、基板100上に設けられた下地絶縁膜502と、下地絶縁膜502の周辺に設けられた保護膜520と、下地絶縁膜502および保護膜520上に設けられた、高抵抗領域506aおよび低抵抗領域506bを含む酸化物半導体膜506と、酸化物半導体膜506上に設けられたゲート絶縁膜512と、ゲート絶縁膜512を介して酸化物半導体膜506に重畳して設けられたゲート電極504と、ゲート電極504の側面に接して設けられた側壁絶縁膜524と、酸化物半導体膜506上にあり、少なくとも酸化物半導体膜506と一部を接して設けられた一対の電極516と、を有する。なお、ゲート電極504、側壁絶縁膜524および一対の電極516を覆って保護絶縁膜518を設けると好ましい。また、保護絶縁膜518に設けられた開口部を介して一対の電極516と接して配線522を設けると好ましい。
【0219】
なお、一対の電極516、ゲート絶縁膜512、保護絶縁膜518およびゲート電極504は、それぞれ一対の電極116、ゲート絶縁膜112、保護絶縁膜318およびゲート電極104と同様の方法および同様の材料を用いて設ければよい。
【0220】
また、酸化物半導体膜506は、ゲート電極504をマスクに用い、ゲート絶縁膜512を介して酸化物半導体膜の抵抗値を低減する機能を有する不純物を添加し、高抵抗領域506aおよび低抵抗領域506bを形成することで設ければよい。なお、不純物は、リン、窒素またはホウ素などを用いればよい。不純物の添加後に250℃以上650℃以下の温度で加熱処理を行うと好ましい。なお、不純物は、イオン注入法を用いて添加すると、イオンドーピング法を用いて添加した場合と比べ、酸化物半導体膜中への水素の混入が少なくなるため好ましい。ただし、イオンドーピング法を除外するものではない。
【0221】
なお、酸化物半導体膜506は、ゲート電極504および側壁絶縁膜524をマスクに用い、ゲート絶縁膜512を介して酸化物半導体膜の抵抗値を低減する機能を有する不純物を添加し、高抵抗領域506aおよび低抵抗領域506bを形成することで設けてもよい。その場合、側壁絶縁膜524と重畳する領域が低抵抗領域506bではなく高抵抗領域506aとなる(図7(C)参照。)。
【0222】
なお、ゲート絶縁膜512を介して不純物を添加することにより、酸化物半導体膜506に不純物の添加する際に生じるダメージを低減することができる。ただし、ゲート絶縁膜512を介さずに不純物を注入しても構わない。
【0223】
また、下地絶縁膜502は、下地絶縁膜102と同様の方法および同様の材料を用いて設けた絶縁膜を加工して溝部を設けることで形成すればよい。
【0224】
また、保護膜520は、下地絶縁膜502に設けられた溝部を埋めるように絶縁膜を成膜し、その後化学機械研磨(CMP:Chemical Mechanical Polishing)処理を行うことで形成すればよい。
【0225】
保護膜520は、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化ランタン、酸化セシウム、酸化タンタルおよび酸化マグネシウムの一種以上を選択して、単層または積層で用いればよい。
【0226】
保護膜520は、250℃以上450℃以下、好ましくは150℃以上800℃以下の温度範囲において、例えば1時間の加熱処理を行っても酸素を透過しない性質を有すると好ましい。
【0227】
以上のような性質により、保護膜520を下地絶縁膜502の周辺に設ける構造とするときに、下地絶縁膜502から加熱処理によって放出された酸素が、トランジスタの外方へ拡散していくことを抑制できる。このように、下地絶縁膜502に酸素が保持されるため、トランジスタの電界効果移動度の低下を防止し、しきい値電圧のばらつきを低減させ、かつ信頼性を向上させることができる。
【0228】
ただし、保護膜520を設けない構造を採ることもできる。
【0229】
側壁絶縁膜524は、ゲート電極504を覆って絶縁膜を設けた後、該絶縁膜をエッチングすることにより形成する。エッチングは、異方性の高いエッチングを用いる。側壁絶縁膜524は、絶縁膜に異方性の高いエッチング工程を行うことで自己整合的に形成することができる。例えば、ドライエッチング法を用いると好ましい。ドライエッチング法に用いるエッチングガスとしては、例えば、トリフルオロメタン、オクタフルオロシクロブタン、テトラフルオロメタンなどのフッ素を含むガスが挙げられる。エッチングガスには、希ガスまたは水素を添加してもよい。ドライエッチング法は、基板に高周波電圧を印加する、反応性イオンエッチング法(RIE法)を用いると好ましい。
【0230】
また、配線522は、ゲート電極104と同様の方法および同様の材料を用いて設ければよい。
【0231】
次に、図8に示すトランジスタの構造について説明する。図8(A)はトランジスタの上面図である。図8(A)に示す一点鎖線A−Bに対応する断面図が図8(B)である。
【0232】
図8(B)に示すトランジスタは、基板100上に設けられた下地絶縁膜602と、下地絶縁膜602の溝部に設けられた一対の電極616と、下地絶縁膜602および一対の電極616上に設けられた高抵抗領域606aおよび低抵抗領域606bを有する酸化物半導体膜606と、酸化物半導体膜606上に設けられたゲート絶縁膜612と、ゲート絶縁膜612を介して酸化物半導体膜606と重畳して設けられたゲート電極604と、を有する。なお、ゲート絶縁膜612およびゲート電極604を覆って保護絶縁膜618を設けると好ましい。また、保護絶縁膜618、ゲート絶縁膜612および酸化物半導体膜606に設けられた開口部を介して一対の電極616と接して配線622を設けると好ましい。
【0233】
なお、ゲート絶縁膜612、保護絶縁膜618、酸化物半導体膜606、配線622およびゲート電極604は、それぞれゲート絶縁膜112、保護絶縁膜318、酸化物半導体膜506、配線522およびゲート電極104と同様の方法および同様の材料を用いて設ければよい。
【0234】
また、下地絶縁膜602は、下地絶縁膜102と同様の方法および同様の材料を用いて設けた絶縁膜を加工して溝部を設けることで形成すればよい。
【0235】
また、一対の電極616は、下地絶縁膜602に設けられた溝部を埋めるように導電膜を成膜し、その後CMP処理を行うことで形成すればよい。
【0236】
以下にトランジスタの電界効果移動度について図18乃至図21を用いて説明する。
【0237】
酸化物半導体に限らず、トランジスタの電界効果移動度は、様々な理由によって本来の得られるはずの電界効果移動度よりも低く測定される。電界効果移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面における欠陥がある。ここでは、Levinsonモデルを用い、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出す。
【0238】
本来のトランジスタの電界効果移動度をμとし、半導体中に何らかのポテンシャル障壁(粒界等)が存在すると仮定したときに測定される電界効果移動度μは数式3で表される。
【0239】
【数3】

【0240】
ここで、Eはポテンシャル障壁の高さであり、kはボルツマン定数、Tは絶対温度である。なお、Levinsonモデルでは、ポテンシャル障壁の高さEが欠陥に由来すると仮定し、数式4で表される。
【0241】
【数4】

【0242】
ここで、eは電気素量、Nはチャネル内の単位面積あたりの平均欠陥密度、εは半導体の誘電率、nはチャネルの単位面積あたりのキャリア密度、Coxは単位面積当たりのゲート絶縁膜容量、Vgsはゲート電圧、tはチャネルの厚さである。なお、厚さが30nm以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。
【0243】
線形領域におけるドレイン電流Idsは、数式5で表される。
【0244】
【数5】

【0245】
ここで、Lはチャネル長、Wはチャネル幅であり、ここでは、LおよびWは10μmとする。また、Vdsはドレイン電圧である。
【0246】
数式5の両辺の対数を取ると、数式6で表される。
【0247】
【数6】

【0248】
数式6の右辺はVgsの関数であるため、縦軸をln(Ids/Vgs)、横軸を1/Vgsとして実測値をプロットして得られるグラフの直線の傾きから欠陥密度Nが求められる。即ち、トランジスタのVgs−Ids特性から半導体中の欠陥密度Nが得られる。
【0249】
半導体中の欠陥密度Nは半導体の成膜時の基板温度に依存する。半導体として、In、SnおよびZnの比率が、In:Sn:Zn=1:1:1[原子数比]のIn−Sn−Zn−Oターゲットを用いて成膜した酸化物半導体を用いた場合、酸化物半導体中の欠陥密度Nは1×1012/cm程度となる。
【0250】
上述した酸化物半導体中の欠陥密度Nをもとに、数式3および数式4を用いて計算すると、本来のトランジスタの電界効果移動度μは120cm/Vsとなる。したがって、酸化物半導体中および酸化物半導体と接するゲート絶縁膜との界面に欠陥がない、理想的なトランジスタの電界効果移動度μは120cm/Vsとわかる。ところが、欠陥の多い酸化物半導体では、トランジスタの電界効果移動度μは30cm/Vs程度である。
【0251】
また、半導体内部に欠陥がなくても、チャネルとゲート絶縁膜との界面散乱によってトランジスタの輸送特性は影響を受ける。ゲート絶縁膜界面からxだけ離れた場所における電界効果移動度μは、数式7で表される。
【0252】
【数7】

【0253】
ここで、Dはゲート電極による電界強度、Bは定数、lは界面散乱の影響が生じる深さである。Bおよびlは、トランジスタの電気的特性の実測より求めることができ、上記酸化物半導体を用いたトランジスタの電気的特性の実測からは、B=4.75×10cm/s、l=10nmが得られる。Dが増加すると、即ちVgsが高くなると、数式7の第2項が増加するため、電界効果移動度μは低下することがわかる。
【0254】
酸化物半導体中および酸化物半導体と接するゲート絶縁膜との界面に欠陥のない、理想的なトランジスタの電界効果移動度μを計算した結果を図18に示す。なお、計算にはシノプシス社製Sentaurus Deviceを使用し、酸化物半導体のバンドギャップを2.8eV、電子親和力を4.7eV、比誘電率を15、厚さを15nmとした。さらに、ゲートの仕事関数を5.5eV、ソースおよびドレインの仕事関数を4.6eVとした。また、ゲート絶縁膜の厚さは100nm、比誘電率を4.1とした。また、チャネル長およびチャネル幅はともに10μm、Vdsは0.1Vとした。
【0255】
図18で示されるように、Vgsが1V近傍で電界効果移動度μは100cm/Vs以上のピークを有するが、Vgsがさらに高くなると、界面散乱の影響が大きくなり、電界効果移動度μが低下することがわかる。
【0256】
このような理想的なトランジスタを微細化した場合について、計算した結果を図19乃至図21に示す。なお、計算には図7に示した構造のトランジスタを仮定している。
【0257】
ここで、低抵抗領域506bの抵抗率を2×10−3Ωcm、ゲート電極504の幅を33nm、側壁絶縁膜524の幅を5nm、チャネル幅を40nmとする。なお、チャネル領域を便宜上高抵抗領域506aという名称で記載しているが、ここではチャネル領域を真性半導体と仮定している。
【0258】
計算にはシノプシス社製Sentaurus Deviceを使用した。図19は、図7(B)に示される構造のトランジスタのIds(実線)および電界効果移動度μ(点線)のVgs依存性である。なお、IdsはVdsを1Vとし、電界効果移動度μはVdsを0.1Vとして計算している。ここで、ゲート絶縁膜の厚さが15nmとした場合を図19(A)に、10nmとした場合を図19(B)に、5nmとした場合を図19(C)にそれぞれ示す。
【0259】
図19より、ゲート絶縁膜が薄くなるほど、オフ状態(ここではVgsが−3Vから0Vの範囲を指す。)でのドレイン電流Idsが低下する。一方、電界効果移動度μのピーク値やオン状態(ここではVgsが0Vから3Vの範囲を指す。)でのドレイン電流Idsには目立った変化がない。図19より、Vgsが1V近傍でIdsは半導体装置であるメモリなどに必要とされる10μAを超えることがわかる。
【0260】
同様に、図7(C)で示されるトランジスタについて計算を行っている。図7(C)で示されるトランジスタは、高抵抗領域507aおよび低抵抗領域507bを有する酸化物半導体膜507を有する点で、図7(B)で示されるトランジスタとは異なる。具体的には、図7(C)で示されるトランジスタは、側壁絶縁膜524と重畳する酸化物半導体膜507の領域が高抵抗領域507aに含まれる。即ち、該トランジスタは側壁絶縁膜524の幅だけオフセット領域を有するトランジスタである。なお、オフセット領域の幅をオフセット長(Loff)ともいう(図7(A)参照。)。なお、Loffは便宜上左右で同じ幅としている。
【0261】
図7(C)で示されるトランジスタにおいて、Loffを5nmとし、ドレイン電流Ids(実線)および電界効果移動度μ(点線)のVgs依存性を図20に示す。なお、Idsは、Vdsを1Vとし、電界効果移動度μはVdsを0.1Vとして計算している。ここで、ゲート絶縁膜の厚さが15nmとした場合を図20(A)に、10nmとした場合を図20(B)に、5nmとした場合を図20(C)にそれぞれ示す。
【0262】
また、図21は、図7(C)に示されるトランジスタの構造から、Loffを15nmとしたもののドレイン電流Ids(実線)および電界効果移動度μ(点線)のVgs依存性である。なお、Idsは、Vdsを1Vとし、電界効果移動度μはVdsを0.1Vとして計算している。ここで、ゲート絶縁膜の厚さが15nmとした場合を図21(A)に、10nmとした場合を図21(B)に、5nmとした場合を図21(C)にそれぞれ示す。
【0263】
図20および図21に示した計算結果より、図19と同様に、いずれもゲート絶縁膜が薄くなるほどオフ状態(ここではVgsが−3Vから0Vの範囲を指す。)でのドレイン電流Idsが低下する。一方、電界効果移動度μのピーク値やオン状態(ここではVgsが0Vから3Vの範囲を指す。)でのドレイン電流Idsには目立った変化がないとわかる。
【0264】
なお、電界効果移動度μのピークは、図19では80cm/Vs程度であるが、図20では60cm/Vs程度、図21では40cm/Vsと程度、Loffが増加するほど低下することがわかる。また、オフ状態でのIdsも同様の傾向となることがわかる。一方、オン状態のIdsはオフセット長Loffの増加に伴って減少するが、オフ状態のIdsの低下に比べるとはるかに緩やかである。また、いずれの計算結果からもVgsが1V近傍で、Idsはメモリなどに必要とされる10μAを超えることがわかる。
【0265】
次に、酸化物半導体を用いたトランジスタの電気的特性について説明する。
【0266】
図22は、作製したトランジスタ(試料1および試料2)の構造を示す上面図および断面図である。図22(A)はトランジスタの上面図である。また、図22(B)は図22(A)の一点鎖線A−Bに対応する断面図である。
【0267】
図22(B)に示すトランジスタは、基板700上に設けられた下地絶縁膜702と、下地絶縁膜702上に設けられた酸化物半導体膜706と、酸化物半導体膜706と接する一対の電極716と、酸化物半導体膜706および一対の電極716上に設けられたゲート絶縁膜712と、ゲート絶縁膜712を介して酸化物半導体膜706と重畳して設けられたゲート電極704と、を有する。なお、ゲート絶縁膜712およびゲート電極704を覆う層間絶縁膜718、層間絶縁膜718に設けられた開口部を介して一対の電極716と接続する配線722、ならびに層間絶縁膜718および配線722を覆う保護絶縁膜728が設けられる。
【0268】
基板700としてはガラス基板を、下地絶縁膜702としては酸化シリコン膜を、酸化物半導体膜706としてはIn−Sn−Zn−O膜を、一対の電極716としてはタングステン膜を、ゲート絶縁膜712としては酸化シリコン膜を、ゲート電極704としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜718としては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線722としてはチタン膜、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護絶縁膜728としてはポリイミド膜を、それぞれ用いた。
【0269】
なお、図22(A)に示す構造のトランジスタにおいて、ゲート電極704と一対の電極716との重畳する幅をLovと呼ぶ。同様に、酸化物半導体膜706に対する一対の電極716のはみ出しをdWと呼ぶ。
【0270】
図22(B)に示す構造のトランジスタ(試料1および試料2)の作製方法を以下に説明する。
【0271】
まず、基板700の表面に対し、アルゴンガス雰囲気でプラズマ処理を行った。プラズマ処理は、スパッタリング装置を用い、基板700側にバイアス電力を200W(RF)印加して3分間行った。
【0272】
続けて、真空状態を保ったまま、下地絶縁膜702である酸化シリコン膜を300nmの厚さで成膜した。
【0273】
酸化シリコン膜は、スパッタリング装置を用い、酸素ガス雰囲気で電力を1500W(RF)として成膜した。ターゲットは、石英ターゲットを用いた。なお、成膜時の基板加熱温度は100℃とした。
【0274】
次に、下地絶縁膜702の表面をCMP処理し、Ra=0.2nm程度まで平坦化した。
【0275】
次に、酸化物半導体膜であるIn−Sn−Zn−O膜を15nmの厚さで成膜した。
【0276】
In−Sn−Zn−O膜は、スパッタリング装置を用い、アルゴン:酸素=2:3[体積比]の混合雰囲気で電力を100W(DC)として成膜した。ターゲットは、In:Sn:Zn=1:1:1[原子数比]のIn−Sn−Zn−Oターゲットを用いた。なお、成膜時の基板加熱温度は200℃とした。
【0277】
次に、試料2のみ加熱処理を650℃の温度で行った。加熱処理は、はじめに窒素ガス雰囲気で1時間の加熱処理を行い、温度を保持したままさらに酸素ガス雰囲気で1時間の加熱処理を行った。
【0278】
次に、フォトリソグラフィ工程によって酸化物半導体膜を加工して、酸化物半導体膜706を形成した。
【0279】
次に、タングステン膜を50nmの厚さで成膜した。
【0280】
タングステン膜は、スパッタリング装置を用い、アルゴンガス雰囲気で電力を1000W(DC)として成膜した。なお、成膜時の基板加熱温度は200℃とした。
【0281】
次に、フォトリソグラフィ工程によってタングステン膜を加工して、一対の電極716を形成した。
【0282】
次に、ゲート絶縁膜712である酸化シリコン膜を100nmの厚さで成膜した。なお、酸化シリコン膜の比誘電率は3.8とした。
【0283】
ゲート絶縁膜712である酸化シリコン膜は、下地絶縁膜702と同様の方法で成膜した。
【0284】
次に、窒化タンタル膜およびタングステン膜を、この順番でそれぞれ15nmおよび135nmの厚さで成膜した。
【0285】
窒化タンタル膜は、スパッタリング装置を用い、アルゴン:窒素=5:1の混合雰囲気で電力を1000W(DC)として成膜した。なお、成膜時に基板加熱は行っていない。
【0286】
タングステン膜は、スパッタリング装置を用い、アルゴンガス雰囲気で電力を4000W(DC)として成膜した。なお、成膜時の基板加熱温度は200℃とした。
【0287】
次に、フォトリソグラフィ工程によって窒化タンタル膜およびタングステン膜を加工して、ゲート電極704を形成した。
【0288】
次に、層間絶縁膜718となる酸化窒化シリコン膜を300nmの厚さで成膜した。
【0289】
層間絶縁膜718となる酸化窒化シリコン膜は、PCVD装置を用い、モノシラン:亜酸化窒素=1:200の混合雰囲気で電力を35W(RF)として成膜した。なお、成膜時の基板加熱温度は325℃とした。
【0290】
次に、フォトリソグラフィ工程によって層間絶縁膜718となる酸化窒化シリコン膜を加工した。
【0291】
次に、層間絶縁膜718となる感光性ポリイミドを1500nmの厚さで成膜した。
【0292】
次に、層間絶縁膜718となる酸化窒化シリコン膜のフォトリソグラフィ工程で用いたフォトマスクを用いて層間絶縁膜718となる感光性ポリイミドを露光し、その後現像し、次に感光性ポリイミド膜を硬化させるために加熱処理を行い、酸化窒化シリコン膜と合わせて層間絶縁膜718を形成した。加熱処理は、窒素ガス雰囲気において、300℃の温度で行った。
【0293】
次に、チタン膜、アルミニウム膜およびチタン膜を、この順番でそれぞれ50nm、100nmおよび5nmの厚さで成膜した。
【0294】
チタン膜は、二層ともにスパッタリング装置を用い、アルゴンガス雰囲気で電力を1000W(DC)として成膜した。なお、成膜時に基板加熱は行っていない。
【0295】
アルミニウム膜は、スパッタリング装置を用い、アルゴンガス雰囲気で電力を1000W(DC)として成膜した。なお、成膜時に基板加熱は行っていない。
【0296】
次に、フォトリソグラフィ工程によってチタン膜、アルミニウム膜およびチタン膜を加工して、配線722を形成した。
【0297】
次に、保護絶縁膜728である感光性ポリイミド膜を1500nmの厚さで成膜した。
【0298】
次に、配線722のフォトリソグラフィ工程で用いたフォトマスクを用いて感光性ポリイミドを露光し、その後現像して、保護絶縁膜728に配線722を露出する開口部を形成した。
【0299】
次に、感光性ポリイミド膜を硬化させるために加熱処理を行った。加熱処理は、層間絶縁膜718で用いた感光性ポリイミド膜に対する加熱処理と同様の方法で行った。
【0300】
以上の工程で、図22(B)に示す構造のトランジスタを作製した。
【0301】
次に、図22(B)に示す構造のトランジスタの電気的特性を評価した。
【0302】
図22(B)に示す構造のトランジスタにおけるVgs−Ids特性を測定し、試料1の結果を図23(A)に、試料2の結果を図23(B)にそれぞれ示す。なお、測定に用いたトランジスタは、チャネル長Lが3μm、チャネル幅Wが10μm、Lovが片側3μm(合計6μm)、dWが片側3μm(合計6μm)である。また、Vdsは10Vとした。
【0303】
また、試料1と試料2とを比較すると、酸化物半導体膜の成膜後に加熱処理を行うことでトランジスタの電界効果移動度が高くなることがわかる。発明者等は、これが加熱処理により酸化物半導体膜中の不純物濃度を低減されたためである、と考えた。したがって、酸化物半導体膜の成膜後に行う加熱処理によって酸化物半導体膜中の不純物濃度を低減し、その結果、トランジスタの電界効果移動度を理想的な電界効果移動度に近づけることができたとわかる。
【0304】
このように、酸化物半導体膜の成膜後に加熱処理を行うことで、酸化物半導体膜中の不純物濃度が低減され、その結果トランジスタの電界効果移動度が高まることがわかる。
【0305】
次に、試料1および試料2に対しBT試験を行った。BT試験について以下に説明する。
【0306】
まず基板温度を25℃とし、Vdsを10Vとし、トランジスタのVgs−Ids特性の測定を行った。なお、Vdsはドレイン電圧(ドレインとソースの電位差)を示す。次に、基板温度を150℃とし、Vdsを0.1Vとした。次に、ゲート絶縁膜に印加される電界強度が2MV/cmとなるようにVgsに20Vを印加し、そのまま1時間保持した。次に、Vgsを0Vとした。次に、基板温度25℃とし、Vdsを10Vとし、トランジスタのVgs−Ids測定を行った。これをプラスBT試験と呼ぶ。
【0307】
同様に、まず基板温度を25℃とし、Vdsを10Vとし、トランジスタのVgs−Ids特性の測定を行った。次に、基板温度を150℃とし、Vdsを0.1Vとした。次に、ゲート絶縁膜に印加される電界強度が−2MV/cmとなるようにVgsに−20Vを印加し、そのまま1時間保持した。次に、Vgsを0Vとした。次に、基板温度25℃とし、Vdsを10Vとし、トランジスタのVgs−Ids測定を行った。これをマイナスBT試験と呼ぶ。
【0308】
試料1のプラスBT試験の結果を図24(A)に、マイナスBT試験の結果を図24(B)に示す。また、試料2のプラスBT試験の結果を図25(A)に、マイナスBT試験の結果を図25(B)に示す。なお、図には、BT試験前後のVgs−Ids特性の変動をわかりやすくするため、矢印を付している。
【0309】
試料1のプラスBT試験およびマイナスBT試験によるしきい値電圧の変動は、それぞれ1.80Vおよび−0.42Vであった。また、試料2のプラスBT試験およびマイナスBT試験によるしきい値電圧の変動は、それぞれ0.79Vおよび0.76Vであった。
【0310】
試料1および試料2は、BT試験前後におけるしきい値電圧の変動が小さく、信頼性の高いトランジスタであることがわかる。
【0311】
次に、試料2のトランジスタにおいて、基板温度と電気的特性の関係について評価した。
【0312】
測定に用いたトランジスタは、チャネル長Lが3μm、チャネル幅Wが10μm、Lovが片側3μm(合計6μm)、dWが0μmとした。なお、Vdsは10Vとした。なお、基板温度は−40℃、−25℃、25℃、75℃、125℃および150℃で行った。
【0313】
図26(A)に基板温度としきい値電圧の関係を、図26(B)に基板温度と電界効果移動度の関係を示す。
【0314】
図26(A)より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、その範囲は−40℃(0.38V)〜150℃(−1.08V)であった。
【0315】
また、図26(B)より、基板温度が高いほど電界効果移動度が低くなることがわかる。なお、その範囲は−40℃(37.4cm/Vs)〜150℃(33.4cm/Vs)であった。
【0316】
このように、試料2は、上述の温度範囲において電気的特性の変動が小さいことがわかる。
【0317】
以上に示したトランジスタは、高い電界効果移動度を有し、信頼性が高いことがわかる。
【0318】
同様に、本発明の一態様である半導体装置に適用可能なトランジスタの、チャネル幅が1μm当たりのオフ電流を評価した。
【0319】
試料2と同様の方法で試料を作製した。なお、測定に用いたトランジスタは、Lを3μm、Wを10cm、Lovを2μm、dWを0μmとしている。
【0320】
図27に、トランジスタのオフ電流と測定時に基板温度(絶対温度)の逆数との関係を示す。ここでは、簡単のため測定時に基板温度の逆数に1000を掛けた数値(1000/T)を横軸としている。
【0321】
以下にトランジスタのオフ電流の測定方法を簡単に説明する。ここでは便宜上測定対象となるトランジスタを第1のトランジスタと呼ぶ。
【0322】
第1のトランジスタのドレインはフローティングゲートFGと接続され、フローティングゲートFGは第2のトランジスタのゲートと接続される。
【0323】
まず、第1のトランジスタをオフ状態とし、次に、フローティングゲートFGに電荷を与える。なお、第2のトランジスタには一定のドレイン電圧が印加されている。
【0324】
このとき、フローティングゲートFGの電荷が第1のトランジスタを通じて徐々にリークする。フローティングゲートFGの電荷が抜けると、第2のトランジスタのソース電位が変化する。このソース電位の時間に対する変化量から第1のトランジスタからリークする電荷量が見積もられ、オフ電流を測定することができる。
【0325】
図27より、作製したトランジスタは、測定時の基板温度が85℃のとき、チャネル幅1μmあたりのオフ電流は2×10−21A/μm(2zA/μm)であった。
【0326】
このように、作製したトランジスタのオフ電流は極めて小さいことがわかる。
【0327】
以上のように、不純物の少ない酸化物半導体膜を用いることで、高い信頼性を有するトランジスタを得ることができる。
【0328】
また、電気的特性の優れたトランジスタを得ることができる。
【0329】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0330】
(実施の形態2)
本実施の形態では、実施の形態1に示したトランジスタを用いて作製した液晶表示装置について説明する。なお、本実施の形態では液晶表示装置に本発明の一態様に係るトランジスタを適用した例について説明するが、これに限定されるものではない。例えば、EL(Electroluminescence)表示装置に本発明の一態様に係るトランジスタを適用することも、当業者であれば容易に想到しうるものである。
【0331】
図9にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は、ソース線SL_1乃至ソース線SL_a、ゲート線GL_1乃至ゲート線GL_b、および複数の画素2200を有する。画素2200は、トランジスタ2230と、キャパシタ2220と、液晶素子2210と、を含む。こうした画素2200をマトリクス状に配置することで液晶表示装置の画素部を構成する。なお、単にソース線またはゲート線を指す場合には、ソース線SLまたはゲート線GLと記載する。
【0332】
トランジスタ2230として、実施の形態1で示したトランジスタを用いることができる。本発明の一態様に係るトランジスタを用いることで、表示品位の高い、信頼性の高い表示装置を得ることができる。
【0333】
ゲート線GLはトランジスタ2230のゲートと接続し、ソース線SLはトランジスタ2230のソースと接続し、トランジスタ2230のドレインは、キャパシタ2220の一方の容量電極と、液晶素子2210の一方の画素電極とを接続する。キャパシタ2220の他方の容量電極および液晶素子2210の他方の画素電極は、共通電極と接続する。なお、共通電極はゲート線GLと同一層かつ同一材料で設けてもよい。
【0334】
また、ゲート線GLは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態1に示したトランジスタを含んでもよい。
【0335】
また、ソース線SLは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態1に示したトランジスタを含んでもよい。
【0336】
なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途用意された基板上に形成し、COG(Chip On Glass)、ワイヤボンディング、またはTAB(Tape Automated Bonding)などの方法を用いて接続してもよい。
【0337】
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【0338】
ゲート線GLにトランジスタ2230のしきい値電圧以上になるように電位を印加すると、ソース線SLから供給された電荷がトランジスタ2230のドレイン電流となってキャパシタ2220に電荷が蓄積される。一行分の充電後、該行にあるトランジスタ2230はオフ状態となり、ソース線SLから電圧が印加されなくなるが、キャパシタ2220に蓄積された電荷によって必要な電圧を維持することができる。その後、次の行のキャパシタ2220の充電に移る。このようにして、1行〜b行のキャパシタの充電を行う。
【0339】
なお、トランジスタ2230はオフ電流が低いトランジスタであるため、キャパシタ2220に保持された電荷が抜けにくく、キャパシタ2220の容量を小さくすることが可能となるため、充電に必要な消費電力を低減することができる。
【0340】
以上のように、本発明の一態様に係るトランジスタを用いることによって、消費電力が低く、表示品位の高く、かつ信頼性の高い液晶表示装置を得ることができる。
【0341】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【0342】
(実施の形態3)
本実施の形態では、実施の形態1に示したトランジスタを用いて、半導体装置であるメモリを作製する例について説明する。
【0343】
揮発性メモリの代表的な例としては、記憶素子を構成するトランジスタを選択してキャパシタに電荷を蓄積することで、情報を記憶するDRAM(Dynamic Random Access Memory)、フリップフロップなどの回路を用いて記憶内容を保持するSRAM(Static Random Access Memory)がある。
【0344】
メモリに含まれるトランジスタの一部に実施の形態1で示したトランジスタを適用することができる。
【0345】
例えば、実施の形態1で示したトランジスタを適用した半導体装置を構成するメモリセルの例について図10を用いて説明する。
【0346】
図10(A)にメモリセルの断面図を示す。トランジスタ3340は、基板3100上に設けられた下地絶縁膜3102と、下地絶縁膜3102の周辺に設けられた保護膜3120と、下地絶縁膜3102および保護膜3120上に設けられた高抵抗領域3106aおよび低抵抗領域3106bを有する酸化物半導体膜3106と、酸化物半導体膜3106上に設けられたゲート絶縁膜3112と、ゲート絶縁膜3112を介して酸化物半導体膜3106と重畳して設けられたゲート電極3104と、ゲート電極3104の側面と接する側壁絶縁膜3124と、少なくとも酸化物半導体膜3106と接する一対の電極3116と、を有する。
【0347】
ここで、基板3100、下地絶縁膜3102、保護膜3120、酸化物半導体膜3106、ゲート絶縁膜3112、ゲート電極3104、側壁絶縁膜3124および一対の電極3116は、それぞれ基板100、下地絶縁膜502、保護膜520、酸化物半導体膜506、ゲート絶縁膜512、ゲート電極504、側壁絶縁膜524および一対の電極516と同様の方法および同様の材料を用いて設ければよい。
【0348】
また、トランジスタ3340は、トランジスタ3340を覆って設けられた層間絶縁膜3328と、層間絶縁膜3328上に設けられた電極3326と、を有している。一対の電極3116のうち一方と、層間絶縁膜3328と、電極3326とによって、キャパシタ3330を構成する。なお、図では平行平板型のキャパシタを示すが、容量を大きくするためにスタック型またはトレンチ型のキャパシタを使用してもよい。層間絶縁膜3328は、保護絶縁膜518と同様の方法および同様の材料を用いて設ければよい。また、電極3326は、一対の電極516と同様の方法および同様の材料を用いて設ければよい。
【0349】
さらに、トランジスタ3340は、層間絶縁膜3328と、電極3326とを覆って設けられた層間絶縁膜3118と、層間絶縁膜3118および層間絶縁膜3328に設けられた開口部を介して一対の電極3116のうち他方と接続する配線3122と、を有する。なお、図示しないが、層間絶縁膜3118および配線3122を覆って設けられた保護膜を有していても構わない。該保護膜を設けることで、層間絶縁膜3118の表面伝導に起因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減することができる。配線3122は、配線522と同様の方法および同様の材料で設ければよい。
【0350】
図10(B)は、図10(A)に示すメモリセルの回路図である。メモリセルは、トランジスタTrと、トランジスタTrのソースおよびドレインの一方と接続するキャパシタCと、を有する。なお、キャパシタCのトランジスタTrのソースおよびドレインの一方と接続しない側は接地される。また、トランジスタTrのゲートはワード線WLと接続し、トランジスタTrのソースまたはドレインの一方はビット線BLと接続する。また、ビット線BLはセンスアンプSAmpと接続する。なお、トランジスタTrは、トランジスタ3340に相当し、キャパシタCは、キャパシタ3330に相当する。
【0351】
キャパシタCに保持された電位の時間変化は、トランジスタTrのオフ電流によって図10(C)に示すように徐々に低減していくことが知られている。当初V0からV1まで充電された電位は、時間が経過するとdata1を読み出す限界点であるVAまで低減する。この期間を保持期間T_1とする。即ち、2値DRAMの場合、保持期間T_1の間にリフレッシュ動作を行う必要がある。
【0352】
ここで、トランジスタTrにトランジスタ3340を適用することにより、トランジスタTrのオフ電流を極めて小さくすることができるため、保持期間T_1を長くすることができる。即ち、リフレッシュ動作の間隔を長くとることが可能となるため、メモリセルの消費電力を低減することができる。また、トランジスタTrの信頼性が高いため、信頼性の高いメモリセルを得ることができる。
【0353】
例えば、オフ電流が1×10−18A以下、1×10−21A以下、好ましくは1×10−24A以下となったトランジスタでメモリセルを構成すると、リフレッシュ動作の間隔を数十秒〜数十年間とすることができる。
【0354】
以上のように、本発明の一態様に係るトランジスタを適用することによって、信頼性の高い、消費電力の小さい半導体装置を得ることができる。
【0355】
次に、実施の形態1で示したトランジスタを適用した半導体装置を構成するメモリセルについて図10と異なる例を図11を用いて説明する。
【0356】
図11(A)に、メモリセルの断面図を示す。トランジスタ3350は、基板3100上に設けられた下地絶縁膜3382と、下地絶縁膜3382上に設けられた第1の抵抗領域3384a、第2の抵抗領域3384b、および第3の抵抗領域3384cを有する半導体膜3384と、半導体膜3384上に設けられたゲート絶縁膜3386と、ゲート絶縁膜3386を介して第1の抵抗領域3384aと重畳して設けられたゲート電極3392と、ゲート電極3392の側面と接する側壁絶縁膜3394と、を有する。半導体膜3384において、第1の抵抗領域3384a、第2の抵抗領域3384b、第3の抵抗領域3384cの順で抵抗が低くなる。なお、第1の抵抗領域3384aは、ゲート電極3392にトランジスタ3350のしきい値電圧以上の電圧が印加されたときチャネルを形成する。図示しないが、第3の抵抗領域3384cと接する一対の電極を設けてもよい。
【0357】
トランジスタ3350として、酸化物半導体膜以外の半導体膜、例えば、多結晶シリコン膜、単結晶シリコン膜、多結晶ゲルマニウム膜、単結晶ゲルマニウム膜などの第14族元素を有する半導体膜を用いたトランジスタを用いてもよいし、実施の形態1で示した酸化物半導体膜を用いたトランジスタを用いてもよい。
【0358】
また、トランジスタ3350に接して層間絶縁膜3396が設けられている。なお、層間絶縁膜3396は、トランジスタ3340の形成面でもあるため、層間絶縁膜3396の表面は可能な限り平坦とする。具体的には、層間絶縁膜3396の表面は、Raが1nm以下、好ましくは0.3nm以下、さらに好ましくは0.1nm以下であると好ましい。
【0359】
層間絶縁膜3396は、単層または積層構造で設ければよく、酸化物半導体膜3106と接する層を加熱処理により酸素を放出する絶縁膜とすると好ましい。
【0360】
層間絶縁膜3396上にトランジスタ3340が設けられている。トランジスタ3340が有する一対の電極3116のうち一方は、トランジスタ3350が有するゲート電極3392と接続されている。また、トランジスタ3340が有する一対の電極3116のうち一方と、層間絶縁膜3328と、電極3326とによってキャパシタ3330が構成されている。なお、図では平行平板型のキャパシタを示すが、容量を大きくするためにスタック型またはトレンチ型のキャパシタを使用してもよい。
【0361】
図11(B)は、図11(A)に示すメモリセルの回路図である。メモリセルは、トランジスタTr_1と、トランジスタTr_2と、キャパシタCと、キャパシタC、トランジスタTr_1のドレインおよびトランジスタTr_2のゲートと接続するフローティングゲートFGと、を有する。なお、トランジスタTr_1のゲートはゲート線GL_1と接続し、トランジスタTr_1のソースはソース線SL_1と接続し、トランジスタTr_2のソースはソース線SL_2と接続し、トランジスタTr_2のドレインはドレイン線DL_2と接続する。また、キャパシタCのフローティングゲートFGと接続しない側は容量線CLと接続する。なお、トランジスタTr_1は、トランジスタ3340に相当し、トランジスタTr_2は、トランジスタ3350に相当し、キャパシタCは、キャパシタ3330に相当する。
【0362】
なお、本実施の形態に示すメモリセルは、フローティングゲートFGの電位に応じて、トランジスタTr_2のしきい値が変動することを利用したものである。例えば、図11(C)は容量配線CLの電位VCLと、トランジスタTr_2を流れるドレイン電流Ids_2との関係を説明する図である。
【0363】
ここで、フローティングゲートFGは、トランジスタTr_1を介して、電位を調整することができる。例えば、ソース線SL_1の電位をVDDとする。このとき、ゲート線GL_1の電位をトランジスタTr_1のしきい値電圧VthにVDDを加えた電位以上とすることで、フローティングゲートFGの電位をHIGHにすることができる。また、ゲート線GL_1の電位をトランジスタTr_1のしきい値電圧Vth以下とすることで、フローティングゲートFGの電位をLOWにすることができる。
【0364】
そのため、FG=LOWで示したVCL−Ids_2カーブと、FG=HIGHで示したVCL−Ids_2カーブのいずれかを得ることができる。即ち、FG=LOWでは、VCL=0VにてIds_2が小さいため、データ0となる。また、FG=HIGHでは、VCL=0VにてIds_2が大きいため、データ1となる。このようにして、データを記憶することができる。
【0365】
ここで、トランジスタTr_1にトランジスタ3340を適用することにより、トランジスタTr_1のオフ電流を極めて小さくすることができるため、図11(B)に示すフローティングゲートFGに蓄積された電荷がトランジスタTr_1を通して意図せずにリークすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。また、トランジスタTr_1の電界効果移動度が高いため、メモリセルを高速動作させることができる。
【0366】
以上のように、本発明の一態様に係るトランジスタを適用することによって、信頼性が高く、消費電力の小さく、かつ高速動作が可能な半導体装置を得ることができる。
【0367】
本実施の形態は、他の実施の形態と組み合わせて用いても構わない。
【0368】
(実施の形態4)
実施の形態1で示したトランジスタ、および実施の形態3で示した半導体装置を少なくとも一部に用いてCPU(Central Processing Unit)を構成することができる。
【0369】
図12(A)は、CPUの具体的な構成を示すブロック図である。図12(A)に示すCPUは、基板1190上に、演算回路(ALU:Arithmetic logic unit)1191、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、タイミングコントローラ1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース(Bus I/F)1198、書き換え可能なROM1199、およびROMインターフェース(ROM I/F)1189を有している。基板1190は、半導体基板、SOI基板、ガラス基板などを用いる。ROM1199およびROMインターフェース1189は、別チップに設けてもよい。もちろん、図12(A)に示すCPUは、その構成を簡略化して示した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。
【0370】
バスインターフェース1198を介してCPUに入力された命令は、インストラクションデコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195に入力される。
【0371】
ALUコントローラ1192、インタラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制御を行う。具体的にALUコントローラ1192は、ALU1191の動作を制御するための信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアドレスを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行う。
【0372】
また、タイミングコントローラ1195は、ALU1191、ALUコントローラ1192、インストラクションデコーダ1193、インタラプトコントローラ1194、およびレジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ1195は、基準クロック信号CLK1を元に、内部クロック信号CLK2を生成する内部クロック生成部を備えており、クロック信号CLK2を上記各種回路に供給する。
【0373】
図12(A)に示すCPUでは、レジスタ1196に、実施の形態3の半導体装置が設けられている。
【0374】
図12(A)に示すCPUにおいて、レジスタコントローラ1197は、ALU1191からの指示に従い、レジスタ1196における保持動作の選択を行う。即ち、レジスタ1196が有する半導体装置において、位相反転素子によるデータの保持を行うか、キャパシタによるデータの保持を行うか、を選択する。位相反転素子によるデータの保持を行う場合、レジスタ1196内の半導体装置への電源電圧の供給が行われる。キャパシタによるデータの保持を行う場合、キャパシタへのデータの書き換えが行われ、レジスタ1196内の半導体装置への電源電圧の供給を停止することができる。
【0375】
電源停止に関しては、図12(B)または図12(C)に示すように、半導体装置群と、電源電位VDDまたは電源電位VSSの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図12(B)および図12(C)の回路の説明を行う。
【0376】
図12(B)および図12(C)では、半導体装置への電源電位の供給を制御するスイッチング素子に、実施の形態1で示したオフ電流の極めて小さいトランジスタを含む記憶回路の構成の一例を示す。
【0377】
図12(B)に示す記憶装置は、スイッチング素子1141と、半導体装置1142を複数有する半導体装置群1143とを有している。具体的に、それぞれの半導体装置1142には、実施の形態3に示す半導体装置を用いることができる。半導体装置群1143が有するそれぞれの半導体装置1142には、スイッチング素子1141を介して、ハイレベルの電源電位VDDが供給されている。さらに、半導体装置群1143が有するそれぞれの半導体装置1142には、信号INの電位と、ローレベルの電源電位VSSの電位が与えられている。
【0378】
図12(B)では、スイッチング素子1141として、実施の形態1で示したトランジスタを用いることができる。該トランジスタは、そのゲートに与えられる信号SigAによりスイッチングが制御される。
【0379】
なお、図12(B)では、スイッチング素子1141がトランジスタを一つだけ有する構成を示しているが、これに限定されず、トランジスタを複数有していてもよい。スイッチング素子1141が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
【0380】
また、図12(C)には、半導体装置群1143が有するそれぞれの半導体装置1142に、スイッチング素子1141を介して、ローレベルの電源電位VSSが供給されている、記憶装置の一例を示す。スイッチング素子1141により、半導体装置群1143が有するそれぞれの半導体装置1142への、ローレベルの電源電位VSSの供給を制御することができる。
【0381】
半導体装置群と、電源電位VDDまたは電源電位VSSの与えられているノード間に、スイッチング素子を設け、一時的にCPUの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、CPUの動作を停止することができ、それにより消費電力を低減することができる。
【0382】
また、実施の形態1で示したトランジスタ、および実施の形態3で示した半導体装置を用いることで、低消費電力で高速動作が可能なCPUを得ることができる。
【0383】
ここでは、CPUを例に挙げて説明したが、DSP(Digital Signal Processor)、カスタムLSI、FPGA(Field Programmable Gate Array)などのLSIにも応用可能である。
【0384】
本実施の形態は、他の実施の形態と組み合わせて用いても構わない。
【0385】
(実施の形態5)
本実施の形態では、実施の形態1乃至実施の形態4を適用することが可能な電子機器の例について説明する。
【0386】
図13(A)は携帯情報端末である。携帯情報端末は、筐体4300と、ボタン4301と、マイクロフォン4302と、表示部4303と、スピーカ4304と、カメラ4305と、を具備し、携帯型電話機としての機能を有する。
【0387】
図13(B)は、ディスプレイである。ディスプレイは、筐体4310と、表示部4311と、を具備する。
【0388】
図13(C)は、デジタルスチルカメラである。デジタルスチルカメラは、筐体4320と、ボタン4321と、マイクロフォン4322と、表示部4323と、を具備する。
【0389】
本発明の一態様に係るトランジスタを用いることで、消費電力が小さく、品質の良好な電子機器を得ることができる。
【0390】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【実施例1】
【0391】
本実施例では、本発明の一態様を適用したスパッタリング装置の成膜室の圧力およびリークレートを示す。
【0392】
成膜室は、容積が1.40mであり、ターボ分子ポンプおよびクライオトラップが並列して設けてある。なお、補助ポンプとして粗引き用真空ポンプも設けられている。
【0393】
成膜室は、大気開放後、ターボ分子ポンプを用いて6時間排気した。
【0394】
次に、成膜室の全圧力が5×10−4Paとなったところで、クライオトラップを起動した。その後、チャンバーベークを400℃で12時間行った。
【0395】
次に、成膜室において、ダミー成膜を膜が10μm堆積するまで(積算電力が50kWhとなるまで)行った。なお、ダミー成膜は、基板温度を250℃、成膜圧力を0.3Pa、成膜電力を9kW(AC)、成膜ガスとしてアルゴンを50sccmおよび酸素を50sccm、ターゲット−基板間距離を150mmとして920s/枚行った。また、ダミー成膜にはIn:Ga:Zn=1:1:1[原子数比]であるIn−Ga−Zn−Oターゲットを用いた。
【0396】
このようにして十分に不純物を除去した成膜室において、全圧力は2.16×10−5Pa、m/z=2であるガスの分圧は8.63×10−6Pa、m/z=18であるガスの分圧は8.43×10−6Pa、m/z=28であるガスの分圧は1.66×10−5Pa、m/z=40(アルゴン原子など)であるガスの分圧は3.87×10−7Paおよびm/z=44であるガスの分圧は5.33×10−6Paであった。
【0397】
図29は成膜室の全圧力および各ガスの分圧である。白丸印を全圧力、黒丸印をm/z=2であるガスの分圧、白三角印をm/z=18であるガスの分圧、黒三角印をm/z=28であるガスの分圧、白四角印をm/z=40であるガスの分圧、黒四角印をm/z=44であるガスの分圧としている。なお、図29には、成膜室の各圧力と真空ポンプ排気を止めてからの時間との関係を示す。なお、各圧力は株式会社アルバック製四重極形質量分析計(Q−massともいう。)Qulee CGM−051を用いて測定した。
【0398】
こうして得られた各圧力からリークレートを見積もると、成膜室全体は9.84×10−6Pa・m/s、m/z=2であるガスは3.24×10−6Pa・m/s、m/z=18であるガスは4.46×10−9Pa・m/s、m/z=28であるガスは7.74×10−6Pa・m/s、m/z=40であるガスは8.72×10−8Pa・m/s、m/z=44であるガスは7.89×10−7Pa・m/sであった。
【0399】
なお、リークレートは、前述の成膜室の各圧力と真空ポンプ排気を止めてからの時間との関係から算出した。具体的には、真空ポンプ排気を止めてから1分のときの各圧力と15分のときの各圧力との差を時間で割り、成膜室の容積を掛けた値をリークレートとした。
【実施例2】
【0400】
本実施例では、実施例1で示したスパッタリング装置の成膜室に対して、さらに成膜室に存在する不純物を除去するために、加熱した希ガスなどの不活性ガスを供給することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行った例を示す。
【0401】
具体的には、成膜室に、圧力が20Paとなるように温度が70℃であるアルゴンガスを1時間に渡って供給した後、真空ポンプ排気を10分間行った。ここでは、この処理を10回繰り返し行った。
【0402】
このようにしてさらに不純物を除去した成膜室において、全圧力は1.34×10−5Pa、m/z=2であるガスの分圧は7.58×10−6Pa、m/z=18であるガスの分圧は5.79×10−6Pa、m/z=28であるガスの分圧は8.40×10−6Pa、m/z=40であるガスの分圧は1×10−7Pa以下(測定下限以下)およびm/z=44であるガスの分圧は1×10−7Pa以下(測定下限以下)であった。
【0403】
図37は、成膜室の全圧力と真空ポンプ排気を止めてからの時間との関係である。なお、各圧力は株式会社アルバック製四重極形質量分析計Qulee CGM−051を用いて測定した。なお、測定子として株式会社アルバック製測定子M−11を用いた。
【0404】
こうして得られた全圧力からリークレートを見積もると成膜室全体は6.94×10−6Pa・m/s、m/z=2であるガスは3.13×10−6Pa・m/s、m/z=18であるガスは3.20×10−9Pa・m/s、m/z=28であるガスは3.12×10−6Pa・m/s、m/z=40であるガスは7.27×10−8Pa・m/s、m/z=44であるガスは3.20×10−7Pa・m/sであった。
【0405】
なお、リークレートは、成膜室の各圧力と真空ポンプ排気を止めてからの時間との関係から算出した。具体的には、真空ポンプ排気を止めてから1分のときの全圧力と15分のときの全圧力との差を時間で割り、成膜室の容積を掛けた値をリークレートとした。
【0406】
表1に実施例1と実施例2の各圧力および各リークレートの比較を示す。
【0407】
【表1】

【0408】
以上に示すように、加熱したアルゴンガスを供給することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うことで、成膜室に存在する不純物を実施例1と比べてさらに低減することができた。結果、不純物の放出が低減され、成膜室の各圧力および各リークレートが低減されたことがわかる。
【実施例3】
【0409】
本実施例では、実施例1で示したスパッタリング装置の成膜室を用いて成膜した試料に対しTDS分析、SIMSおよびXRD分析を行った。
【0410】
試料は、ガラス基板上にIn−Ga−Zn−O膜を100nmの厚さで成膜することで作製した。
【0411】
In−Ga−Zn−O膜の成膜条件を以下に示す。
【0412】
基板温度を250℃、成膜圧力を0.3Pa、成膜電力を9kW(AC)、成膜ガスとしてアルゴンを50sccmおよび酸素を50sccm、ターゲット−基板間距離を150mmとした。また、In:Ga:Zn=1:1:1[原子数比]であるIn−Ga−Zn−Oターゲットを用いた。
【0413】
まずはTDS分析を行った。
【0414】
なお、TDS分析には、電子科学株式会社製の昇温脱離分析装置EMD−WA1000S/Wを用いた。
【0415】
図32に試料のTDS分析結果を示す。ここで、図32(A)はm/z=18であるガスのイオン強度、図32(B)はm/z=28であるガスのイオン強度、図32(C)はm/z=44であるガスのイオン強度である。なお、図32において、実線が加熱処理なしの場合のイオン強度、点線が成膜後に窒素ガス雰囲気にて350℃の温度で1時間の加熱処理を行い、次に酸化性雰囲気(窒素ガスが80体積%、酸素ガスが20体積%)にて1時間の加熱処理を行った場合のイオン強度を示す。
【0416】
得られたイオン強度より、In−Ga−Zn−O膜は、成膜後に加熱処理を行うことでm/z=18であるガス、m/z=28であるガスおよびm/z=44であるガスの放出量が低減することがわかる。
【0417】
次に、試料のSIMSを行った。
【0418】
なお、SIMSには、CAMECA社製IMS 7fRを用いた。
【0419】
図33にSIMSによる水素のデプスプロファイルを示す。
【0420】
図34にSIMSによる炭素のデプスプロファイルを示す。
【0421】
図35にSIMSによる窒素のデプスプロファイルを示す。
【0422】
なお、図33乃至図35において、実線が加熱処理なしの場合のデプスプロファイル、点線が成膜後に窒素ガス雰囲気にて450℃の温度で1時間の加熱処理を行い、次に酸化性雰囲気(窒素が80体積%、酸素が20体積%)にて1時間の加熱処理を行った場合のデプスプロファイルを示す。
【0423】
得られたデプスプロファイルより、In−Ga−Zn−O膜は、成膜後に加熱処理を行うことで水素、炭素および窒素の濃度が低減することがわかる。
【0424】
次に、試料のXRD分析を行った。
【0425】
なお、XRD分析には、Bruker AXS社製X線回折装置D8 ADVANCEを用い、Out−of−Plane法で測定した。
【0426】
図36にIn−Ga−Zn−O膜のXRD結果を示す。
【0427】
なお、図36において、実線が加熱処理なしの場合のXRD結果、点線が成膜後に窒素ガス雰囲気にて450℃の温度で1時間の加熱処理を行い、次に酸化性雰囲気(窒素が80体積%、酸素が20体積%)にて1時間の加熱処理を行った場合のXRD結果を示す。
【0428】
図36において、いずれの試料も複数の結晶性ピークを有することがわかる。また、結晶性ピークの強度は、成膜後に加熱処理を行うことで強まることがわかる。
【0429】
実施例1に示したスパッタリング装置の成膜室を用いて成膜したIn−Ga−Zn−O膜は、不純物濃度が低く、結晶領域を有することがわかる。
【符号の説明】
【0430】
10 成膜室
10a 成膜室
10b 成膜室
10c 成膜室
11 基板供給室
12a ロードロック室
12b ロードロック室
13 搬送室
14 カセットポート
15 基板加熱室
20a 成膜室
20b 成膜室
22a ロードロック室
22b ロードロック室
25 基板加熱室
32 ターゲット
34 ターゲットホルダ
42 基板ホルダ
44 基板ヒータ
46 シャッター軸
48 シャッター板
50 RF電源
52 整合器
54 精製機
55 マスフローコントローラ
56 ガス供給源
57 ガス加熱機構
58 真空ポンプ
59 真空ポンプ
68 対向電極
100 基板
102 下地絶縁膜
104 ゲート電極
106 酸化物半導体膜
112 ゲート絶縁膜
116 一対の電極
204 ゲート電極
206 酸化物半導体膜
212 ゲート絶縁膜
216 一対の電極
304 ゲート電極
306 酸化物半導体膜
312 ゲート絶縁膜
316 一対の電極
318 保護絶縁膜
406 酸化物半導体膜
416 一対の電極
418 保護絶縁膜
502 下地絶縁膜
504 ゲート電極
506 酸化物半導体膜
506a 高抵抗領域
506b 低抵抗領域
507 酸化物半導体膜
507a 高抵抗領域
507b 低抵抗領域
512 ゲート絶縁膜
516 一対の電極
518 保護絶縁膜
520 保護膜
522 配線
524 側壁絶縁膜
602 下地絶縁膜
604 ゲート電極
606 酸化物半導体膜
606a 高抵抗領域
606b 低抵抗領域
612 ゲート絶縁膜
616 一対の電極
618 保護絶縁膜
622 配線
700 基板
702 下地絶縁膜
704 ゲート電極
706 酸化物半導体膜
712 ゲート絶縁膜
716 一対の電極
718 層間絶縁膜
722 配線
728 保護絶縁膜
1141 スイッチング素子
1142 半導体装置
1143 半導体装置群
1189 ROMインターフェース
1190 基板
1191 ALU
1192 ALUコントローラ
1193 インストラクションデコーダ
1194 インタラプトコントローラ
1195 タイミングコントローラ
1196 レジスタ
1197 レジスタコントローラ
1198 バスインターフェース
1199 ROM
2200 画素
2210 液晶素子
2220 キャパシタ
2230 トランジスタ
3100 基板
3102 下地絶縁膜
3104 ゲート電極
3106 酸化物半導体膜
3106a 高抵抗領域
3106b 低抵抗領域
3112 ゲート絶縁膜
3116 一対の電極
3118 層間絶縁膜
3120 保護膜
3122 配線
3124 側壁絶縁膜
3326 電極
3328 層間絶縁膜
3330 キャパシタ
3340 トランジスタ
3350 トランジスタ
3382 下地絶縁膜
3384 半導体膜
3384a 抵抗領域
3384b 抵抗領域
3384c 抵抗領域
3386 ゲート絶縁膜
3392 ゲート電極
3394 側壁絶縁膜
3396 層間絶縁膜
4300 筐体
4301 ボタン
4302 マイクロフォン
4303 表示部
4304 スピーカ
4305 カメラ
4310 筐体
4311 表示部
4320 筐体
4321 ボタン
4322 マイクロフォン
4323 表示部

【特許請求の範囲】
【請求項1】
四重極形質量分析計で測定される、質量電荷比が18であるガス、質量電荷比が28であるガスおよび質量電荷比が44であるガスの分圧が、それぞれ3×10−5Pa以下である成膜室に、希ガスおよび酸素の一種以上を含むガスを供給し、ターゲットに電力を印加するスパッタリング法を用いることを特徴とする酸化物半導体膜の成膜方法。
【請求項2】
四重極形質量分析計で測定される、質量電荷比が44であるガスのリークレートが3×10−6Pa・m/s以下であり、質量電荷比が18であるガスのリークレートが1×10−7Pa・m/s以下であり、質量電荷比が28であるガスのリークレートが1×10−5Pa・m/s以下である成膜室に、希ガスおよび酸素の一種以上を含むガスを供給し、ターゲットに電力を印加するスパッタリング法を用いることを特徴とする酸化物半導体膜の成膜方法。
【請求項3】
酸化物半導体膜と、
前記酸化物半導体膜と接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記酸化物半導体膜と重畳するゲート電極と、を有するトランジスタを有し、
前記酸化物半導体膜は、二次イオン質量分析による炭素濃度が5×1019atoms/cm未満であることを特徴とする半導体装置。
【請求項4】
請求項3において、
前記酸化物半導体膜は、二次イオン質量分析による水素濃度が5×1019atoms/cm未満であることを特徴とする半導体装置。
【請求項5】
請求項3または請求項4において、
前記酸化物半導体膜は、二次イオン質量分析による窒素濃度が5×1019atoms/cm未満であることを特徴とする半導体装置。
【請求項6】
酸化物半導体膜と、
前記酸化物半導体膜と接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記酸化物半導体膜と重畳するゲート電極と、を有するトランジスタを有し、
前記酸化物半導体膜は、四重極形質量分析計で測定される質量電荷比が44であるガスの分圧が3×10−5Pa以下である成膜室に、希ガスおよび酸素の一種以上を含むガスを供給し、ターゲットに電力を印加するスパッタリング法を用いることで成膜されることを特徴とする半導体装置の作製方法。
【請求項7】
請求項6において、
前記酸化物半導体膜は、四重極形質量分析計で測定される質量電荷比が18であるガスの分圧が3×10−5Pa以下である成膜室に、希ガスおよび酸素の一種以上を含むガスを供給し、ターゲットに電力を印加するスパッタリング法を用いることで成膜されることを特徴とする半導体装置の作製方法。
【請求項8】
請求項6または請求項7において、
前記酸化物半導体膜は、四重極形質量分析計で測定される質量電荷比が28であるガスの分圧がそれぞれ3×10−5Pa以下である成膜室に、希ガスおよび酸素の一種以上を含むガスを供給し、ターゲットに電力を印加するスパッタリング法を用いることで成膜されることを特徴とする半導体装置の作製方法。
【請求項9】
酸化物半導体膜と、
前記酸化物半導体膜と接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記酸化物半導体膜と重畳するゲート電極と、を有するトランジスタを有し、
前記酸化物半導体膜は、四重極形質量分析計で測定される質量電荷比が18であるガス、質量電荷比が28であるガスおよび質量電荷比が44であるガスの分圧が、それぞれ3×10−5Pa以下である成膜室に、希ガスおよび酸素の一種以上を含むガスを供給し、ターゲットに電力を印加するスパッタリング法を用いることで成膜されることを特徴とする半導体装置の作製方法。
【請求項10】
酸化物半導体膜と、
前記酸化物半導体膜と接するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記酸化物半導体膜と重畳するゲート電極と、を有するトランジスタを有し、
前記酸化物半導体膜は、四重極形質量分析計で測定される質量電荷比が44であるガスのリークレートが3×10−6Pa・m/s以下である成膜室に、希ガスおよび酸素の一種以上を含むガスを供給し、ターゲットに電力を印加するスパッタリング法を用いることで成膜されることを特徴とする半導体装置の作製方法。
【請求項11】
請求項10において、
四重極形質量分析計で測定される質量電荷比が18であるガスのリークレートが1×10−7Pa・m/s以下である成膜室に、希ガスおよび酸素の一種以上を含むガスを供給し、ターゲットに電力を印加するスパッタリング法を用いることで成膜されることを特徴とする半導体装置の作製方法。
【請求項12】
請求項10または請求項11において、
四重極形質量分析計で測定される質量電荷比が28であるガスのリークレートが1×10−5Pa・m/s以下である成膜室に、希ガスおよび酸素の一種以上を含むガスを供給し、ターゲットに電力を印加するスパッタリング法を用いることで成膜されることを特徴とする半導体装置の作製方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate

【図21】
image rotate

【図22】
image rotate

【図23】
image rotate

【図24】
image rotate

【図25】
image rotate

【図26】
image rotate

【図27】
image rotate

【図28】
image rotate

【図29】
image rotate

【図32】
image rotate

【図33】
image rotate

【図34】
image rotate

【図35】
image rotate

【図36】
image rotate

【図37】
image rotate

【図38】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図30】
image rotate

【図31】
image rotate

【図39】
image rotate


【公開番号】特開2013−33934(P2013−33934A)
【公開日】平成25年2月14日(2013.2.14)
【国際特許分類】
【出願番号】特願2012−118112(P2012−118112)
【出願日】平成24年5月24日(2012.5.24)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】