説明

量子ドットデバイスおよびその製造方法

【課題】歪みを形成することなく、単層または多層の量子ドット層を成長させる。
【解決手段】AlGaIn1−x−yN層と、AlGaIn1−x−yN層の上に配置された(Al,Ga,In)N量子ドットと、を備えた半導体デバイスにおいて、AlGaIn1−x−yN層におけるインジウム比率がゼロではない(1−x−y≠0)。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は量子ドットを含むデバイスに関するものであり、より詳細には、(Al,Ga,In)N材料系にて製造されたデバイスおよびその製造方法に関する。例えば、本発明は、半導体発光ダイオード、半導体レーザーまたはスピントロニクスデバイスに利用可能である。
【背景技術】
【0002】
半導体デバイスの特性は、活性領域の性質によって決まる。光電子デバイスにおいては、活性領域がデバイスの発光源であり、スピントロニクスデバイスにおいては、活性領域がスピンの特性を制御する。活性領域は、量子サイズ効果を示さないバルク層から、または、量子井戸、量子ワイヤー若しくは量子ドットから形成することができる。半導体デバイスの特定用途は、活性領域の種類および活性領域を形成する材料系によって決まる。(Al,Ga,In)N材料系は、電磁スペクトルの紫外線、青色および可視光領域に利用されてきたため、過去10年間で多大な利益をもたらし、ソリッドステート照明への利用に最適である。その結果、InGaN量子井戸を含む半導体レーザーが開発され、現在広く利用されている。
【0003】
量子ドット活性領域を含むデバイスによって、量子井戸デバイスを超える利点がもたらされる。電子、空孔、または、電子および空孔(以下、電子と空孔の両方をキャリアーと称する)を3次元内に閉じ込めると、大幅な量子化効果が現れる。窒化物量子ドットへテロ構造内における効果的なキャリアー局在は、(Al,Ga,In)N材料に固有の高転移密度のために、(Al,Ga,In)N材料系にて製造されたデバイス内で起こる無放射プロセス(non-radiative processes)の影響を軽減し、量子井戸デバイスよりもかなり改善されている(非特許文献1参照)。量子ドットを含む窒化物半導体レーザーはまた、量子井戸半導体レーザーに比べて温度依存性が弱く、閾値電流特性が低いと予想される(非特許文献2参照)。窒化物量子ドットはまた、スピンの寿命が長いために、スピンデバイスに利用できる可能性がある(非特許文献3参照)。
【0004】
エピタキシャル量子ドットは、さまざまな手段によって基板の上に形成され得る。広く用いられている方法は自己組織化であり、それにより量子ドットは、面内格子定数を有する基板の上にエピタキシャル成長するが、量子ドット材料の面内格子定数には整合しない。このように、量子ドット層は歪みを受けて成長し、ある臨界層厚において、上記層は弾性が緩和して3次元の島状構造を形成する(以下、基板の面内格子定数と量子ドット材料の面内格子定数との差を、格子不整合と称する)。
【0005】
自己組織化量子ドットの成長様式で最もよく知られているのは、Stranski-Krastanov様式である(以下、SK様式と称する)。上記成長はまず、湿潤層と呼ばれる2次元の活性材料層を基板上へ配置することから始まる。上記成長が進むにつれて、湿潤層の臨界層厚と称されるある臨界層厚において、上記層は、弾性が緩和して量子ドットとして知られる島状構造の3次元の表面を形成する。その後、これ以上材料を堆積せずに量子ドットの成長を阻害し、これによって、更なる量子ドットの自己組織化が生じ得る。次いで、量子ドットは、量子ドットよりも大きいバンドギャップを有する層によってキャッピングされ得、その結果、量子箱が形成される。格子不整合が続いている場合には、続いてSK成長がキャップ層の上で行われてもよく、このようにして多層の量子ドットが形成され得る。この成長は、分子線エピタキシーまたは有機金属気相成長法(MOVPE)によって行われ得る。
【0006】
基板よりも大きい格子定数を有する材料から形成された量子ドットには圧縮歪みがあり、基板よりも小さい格子定数を有する材料から形成された量子ドットには引っ張り歪みがある。この格子不整合は、量子ドットの大きさ、形および密度を決定する上で、重要な役割を果たす。このように、上記ドットの特性は、基板材料とその格子定数を操作することによって、制御可能である。
【0007】
SK様式の自己組織化成長を用いた窒化物量子ドットの成長については、文献において詳細に報告されている。量子ドットの特性は、出発基板および成長条件にも大きく左右される。非特許文献4には、プラズマ援用MBE(分子線エピタキシー)による、AlNおよびGaN基板上におけるInN量子ドットのSK成長について記載されている。上記成長の格子定数が2次元から3次元への遷移点において劇的に変化し、結果として生じたInN量子ドットが完全に緩和したことが述べられている。しかしながら、AlNまたはGaN基板の表面における歪みは操作されていなかった。
【0008】
非特許文献5には、AlN基板上のGaN量子ドットのSK成長について記載されており、GaN量子ドットの大きさおよび分布は、成長温度を変化させることによって制御されている。
【0009】
また、出発基板の特性を用いて、SKモードの量子ドットの成長を制御することも可能である。非特許文献6では、AlN基板上の歪みを受けたAlGa1−xN上におけるGaNドットの成長を、AlGa1−xN層のアルミニウム含有量xおよび層厚を操作することによって制御することが明示されている。可塑的に本来の格子定数にまで緩和する層厚として定義されている臨界層厚の下方でAlGa1−xN層の層厚を変化させることによって、SK成長用の基板に可変的な歪みを組み込むことが可能である。反射高速電子回折(RHEED)を用いて、成長中の量子ドットにおける面内格子定数およびそれに由来する歪みを監視することによって、量子ドットの成長が、基板との格子不適合のみならず、基板の化学組成にも影響されることが観察さている。
【0010】
図1は、従来技術において、アルミニウム比率が0.2≦x≦1.0の範囲で増加する場合の、量子ドット特性の変化を表している。図2は、従来技術において、さまざまな層厚を有するAlGa1−xN層のアルミニウム含有量が増加する場合の、量子ドットとAlGa1−xN基板との間の面内格子定数の差(格子不整合)を表している。GaNとAlNとの間の化学的相違に起因する界面エネルギーが、GaN量子ドットの成長に影響を及ぼすことが提唱されている。Al含有量が多い基板については、格子不整合に起因する弾性エネルギーが、SK成長を左右する。一方、Al含有量が少ない基板については、GaNとAlNとの間の界面エネルギーが、上記成長を左右する。
【0011】
AlGa1−xN基板上でGaN量子ドットを操作することによって、圧縮歪みを受けた量子ドットの成長が可能となる。しかしながら、このように成長した量子ドットを多層に積層すると、デバイス全体に歪みが形成されることになる。
【0012】
特許文献1には、引っ張り歪みを受けた状態で量子ドットを成長させる方法、特にInP上で成長した(In,Ga,N)As量子ドットが開示されている。この状況下においては、上記量子ドット材料の格子定数は、基板の格子定数よりも小さい。しかしながら、特許文献1または非特許文献6のいずれかの方法を用いて成長させた多層の量子ドットデバイスは、かなりの歪みを受けるであろう。
【先行技術文献】
【特許文献】
【0013】
【特許文献1】米国特許第6992320号明細書(2006年1月31日公開)
【非特許文献】
【0014】
【非特許文献1】Y.H. Cho et al., Appl. Phys. Lett. 89 251914(2006)
【非特許文献2】Y. Arakawa. IEEE J. Sel. Top. Quantum. Electron. 8,823(2002)
【非特許文献3】Krishnamurthy et al, APL 83, 1761(2003)
【非特許文献4】C. -H. Shen at al., Thin Solid Films 494, 79-83(2006)
【非特許文献5】B. Daudin et al., Phys. Rev. B. 56 R7069(1997)
【非特許文献6】Y. Hori et al., J. Appl. Phys. 102, 024311(2007)
【非特許文献7】Gallium Nitride (GaN) I Semiconductors and Semimetals Vol. Gallium Nitride (GaN) I, 50, Ed. J. Pankove, T.Moustakas. p148(1998)
【発明の概要】
【発明が解決しようとする課題】
【0015】
窒化物デバイスにおいて歪みが形成されることは、上記デバイスの特性に有害な影響が及ぶことの表れである。図3は、量子ドット層の積層数の増加に対する、InGaN量子ドットLEDからの出力を示している。5層目までは、層数の増加に伴って出力が直線的に上昇するが、その後、さらに層数を増加した場合には、出力が突如低下する。
【0016】
このような5層よりも多くの量子ドットを積層したデバイスの性能低下は、デバイス内における歪み形成および量子ドット成長に対する当該歪みの影響に原因がある。図4は、7層のInGaN量子ドット層を含むLEDの発光スペクトルを示している。上記スペクトルは、異なる特性を備えた2つの族の量子ドットの存在を示す、2つの別々のガウス分布に適合する。ソリッドステート照明への利用に適した、InGaN量子ドットを含む高出力光電子デバイスを実現するために、多層に積層された量子ドット層を含む活性領域が求められている。
【0017】
したがって、歪みを形成することなく、単層または多層の量子ドット層を成長させることができる方法が求められている。
【課題を解決するための手段】
【0018】
本発明の半導体デバイスは、AlGaIn1−x−yN層と、上記AlGaIn1−x−yN層の上に配置された(Al,Ga,In)N量子ドットと、を備えた半導体デバイスにおいて、上記AlGaIn1−x−yN層におけるインジウム比率がゼロでない(1−x−y≠0)ことを特徴としている。
【0019】
本発明の半導体デバイスでは、上記AlGaIn1−x−yN層の組成は、0≦x≦1.0であることが好ましい。
【0020】
本発明の半導体デバイスでは、上記AlGaIn1−x−yN層の組成は、0≦x≦0.6であることが好ましい。
【0021】
本発明の半導体デバイスでは、上記AlGaIn1−x−yN層の組成は、y=0であることが好ましい。
【0022】
本発明の半導体デバイスでは、上記(Al,Ga,In)N量子ドットの組成は、AlGaIn1−x−yNであることが好ましい。
【0023】
本発明の半導体デバイスでは、上記(Al,Ga,In)N量子ドットの組成は、0≦x≦1.0かつ0≦y≦1.0であることが好ましい。
【0024】
本発明の半導体デバイスでは、上記(Al,Ga,In)N量子ドットの組成は、0.7≦x≦0.95であることが好ましい。
【0025】
本発明の半導体デバイスでは、上記(Al,Ga,In)N量子ドットの組成は、y=0であることが好ましい。
【0026】
本発明の半導体デバイスでは、上記AlGaIn1−x−yN層および上記(Al,Ga,In)N量子ドットを繰り返して形成することによって、積層デバイスが形成されていることが好ましい。
【0027】
本発明の半導体デバイスでは、上記AlGaIn1−x−yN層および上記(Al,Ga,In)N量子ドットの層厚および組成は、半導体デバイスにおける全体の歪みがほぼゼロになるように調整されていることが好ましい。
【0028】
本発明の半導体デバイスは、上記(Al,Ga,In)N量子ドットの上に形成される障壁層をさらに備えることが好ましい。
【0029】
本発明の半導体デバイスでは、上記AlGaIn1−x−yN層、上記(Al,Ga,In)N量子ドットおよび上記障壁層を繰り返して形成することによって、積層デバイスが形成されていることが好ましい。
【0030】
本発明の半導体デバイスでは、上記AlGaIn1−x−yN層、上記(Al,Ga,In)N量子ドットおよび上記障壁層の層厚および組成は、半導体デバイスにおける全体の歪みがほぼゼロになるように調整されていることが好ましい。
【0031】
本発明の半導体デバイスは、組成がAlGa1−xNであるキャップ層をさらに備えることが好ましい。
【0032】
本発明の半導体デバイスでは、上記キャップ層の組成は、x=0であることが好ましい。
【0033】
本発明の半導体デバイスは、組成がAlGaIn1−x−yNである歪み調整層をさらに備え、上記歪み調整層のインジウム比率がゼロでない(1−x−y≠0)ことが好ましい。
【0034】
本発明の半導体デバイスは、0≦x≦0.83かつy=0である、第1のAlGaIn1−x−yN層と、0.83≦x≦1.0かつy=0である、第2のAlGaIn1−x−yN層と、を備えることが好ましい。
【0035】
本発明の半導体デバイスの製造方法は、AlGaIn1−x−yN層を形成する工程と、上記AlGaIn1−x−yN層の上に(Al,Ga,In)N量子ドットを形成する工程と、を含み、上記AlGaIn1−x−yN層におけるインジウム比率がゼロでない(1−x−y≠0)ことを特徴としている。
【0036】
本発明の半導体デバイスの製造方法は、上記AlGaIn1−x−yN層および上記(Al,Ga,In)N量子ドットの層厚および組成を、半導体デバイスにおける全体の歪みがほぼゼロになるように制御する工程を含むことが好ましい。
【0037】
本発明の半導体デバイスの製造方法は、0≦x≦0.83かつy=0である、圧縮歪みを受けた上記AlGaIn1−x−yN層を成長させる工程を含むことが好ましい。
【0038】
本発明の半導体デバイスの製造方法は、0.83≦x≦1.0かつy=0である、引っ張り歪みを受けた上記AlGaIn1−x−yN層を成長させる工程を含むことが好ましい。
【0039】
本発明の半導体デバイスの製造方法は、0≦x≦0.83かつy=0である、第1のAlGaIn1−x−yN層を成長させる工程と、0.83≦x≦1.0かつy=0である、第2のAlGaIn1−x−yN層を成長させる工程と、を含むことが好ましい。
【0040】
本発明の半導体デバイスの製造方法では、AlGaIn1−x−yN層を形成する工程および上記AlGaIn1−x−yN層の上に(Al,Ga,In)N量子ドットを形成する工程を繰り返して、積層デバイスを形成することが好ましい。
【0041】
本発明の半導体デバイスの製造方法では、多層の(Al,Ga,In)N量子ドットを有する積層デバイス内で、上記多層のAlGaIn1−x−yN層を歪み調整層として利用する工程を含むことが好ましい。
【0042】
本発明の半導体デバイスの製造方法では、上記(Al,Ga,In)N量子ドットの組成は、AlGaIn1−x−yNであることが好ましい。
【0043】
本発明の半導体デバイスの製造方法は、上記(Al,Ga,In)N量子ドットの上に障壁層を形成する工程を含むことが好ましい。
【0044】
本発明の半導体デバイスの製造方法では、上記障壁層は、GaNにて構成されていることが好ましい。
【0045】
本発明の半導体デバイスの製造方法は、組成がAlGa1−xNであるキャップ層を形成する工程を含むことが好ましい。
【図面の簡単な説明】
【0046】
【図1】従来技術における、さまざまなアルミニウム濃度のAlGa1−xN基板の上で成長したGaN量子ドットの高さ、直径、密度を示すグラフである。
【図2】従来技術における、さまざまな層厚のAlGa1−xN層上で成長したGaN量子ドットのアルミニウム含有量に応じた、面内格子定数の相対的変動における変化を示すグラフである。
【図3】量子ドット層数に対する量子ドットLED出力を示すグラフである。
【図4】7層の量子ドットを含むLEDの光ルミネッセンスのグラフであって、二つのガウス分布フィット(double Gaussian fit)を示すグラフである。
【図5】(Al,Ga,In)N材料系の化合物のバンドギャップに対する面内格子定数を示すグラフである。
【図6】本発明の一実施形態である、AlGaIn1−x−yN層の上に配置され、かつ、AlGa1−xN障壁層によってキャップされたInGaN量子ドット層を示す概略図である。
【図7】本発明の別の実施形態である、AlGaIn1−x−yN層の上に配置され、かつ、AlGa1−xN障壁層によってキャップされた多層のInGaN量子ドット層を示す概略図である。
【図8】本発明の別の実施形態である、AlGaIn1−x−yN層の上に配置された、多層のInGaN量子ドット層を示す概略図である。
【図9】本発明の別の実施形態である、活性領域内のAlGaIn1−x−yN層の上に配置されたInGaN量子ドットを含む発光デバイスを示す概略図である。
【図10】本発明の別の実施形態である、AlGaIn1−x−yN層の上に配置された多層のInGaN量子ドットを含む発光ダイオードデバイスであって、当該デバイスの活性領域の上部にさらにAlGaIn1−x−yN歪み調整層が備えられた発光ダイオードデバイスの概略図である。
【発明を実施するための形態】
【0047】
以下、本発明の実施の形態について図面に基づいて説明するが、本発明はこれに限定されない。なお、同じ機能を有する部材に対しては、同じ符号を付記する。
【0048】
図6および図7に示すように、本発明は、AlGaIn1−x−yN層4aの上に配置された(Al,Ga,In)N量子ドット4bを含む半導体デバイスを備えている。本発明は、デバイス全体における歪みが調整可能な単層または多層の(Al,Ga,In)N量子ドットを含む半導体デバイスを提供する。本発明は、基礎になるAlGaIn1−x−yN層4aの格子定数を操作することによって、(Al,Ga,In)N量子ドット4bの成長を制御する方法を提供する。
【0049】
図6に示すように、上記AlGaIn1−x−yN層4aの層厚および組成は、0≦x≦1.0の組成範囲全体にわたって合わせることが可能であり、このときインジウム比率はゼロではない(1−x−y≠0)。その結果、(Al,Ga,In)N量子ドット4bの成長が制御され、所望の量子ドットの大きさ、形、または分布を実現でき、かつデバイス全体の歪みをゼロに調整することが可能となる。
【0050】
(Al,Ga,In)N量子ドット4bは、例えば、分子線エピタキシー(MBE)または有機金属気相成長法(MOCVD)のいずれかによるSK成長モード(SK growth mode)を用いて成長させ得る。AlGaIn1−x−yN層4aの層厚は、1nm以上200nm以下であり得る。上記(Al,Ga,In)N量子ドット4bの高さは50nmよりも低ければよく、1nm以上5nm以下でもよい。
【0051】
AlGa1−xN障壁層4cは、(Al,Ga,In)N量子ドット4bの上に配置され、当該AlGa1−xN障壁層4cのバンドギャップは、(Al,Ga,In)N量子ドット4bのバンドギャップよりも大きい。AlGa1−xN障壁層4cの層厚は、1nm以上50nm以下であり得る。
【0052】
更なるAlGaIn1−x−yN層4aが、AlGa1−xN障壁層4cの上に配置されてもよい。また、更なる(Al,Ga,In)N量子ドット4bを、当該AlGaIn1−x−yN層4aの上に成長させてもよい。このようにして、AlGaIn1−x−yN層4aの上で成長した(Al,Ga,In)N量子ドット4bの積層を備えたデバイスを形成することができる。
【0053】
上記積層内のAlGaIn1−x−yN層4aは全て同一であってもよく、上記積層内において後で形成される層については、AlGaIn1−x−yN層4aの層厚および組成は異なっていてもよい。また、上記積層内の全ての量子ドット層について、上記(Al,Ga,In)N量子ドット4bの大きさ、組成、密度は同一であってもよい。また、上記積層内において後で形成される層については、上記(Al,Ga,In)N量子ドット4bの大きさ、組成、密度は異なっていてもよい。上記AlGaIn1−x−yN層4aの層厚が上記層の臨界層厚よりも薄く、その結果、上記層が上記GaN基板に対して歪んで成長するように、AlGaIn1−x−yN層4aをGaN基板の上に配置してもよい。このように、0≦x≦0.83かつy=0のアルミニウム含有率で成長したAlGaIn1−x−yN層4aは、圧縮歪みを受けて成長する。一方、0.83≦x≦1.0かつy=0のアルミニウム含有率で成長したAlGaIn1−x−yN層4aは、引っ張り歪みを受けて成長する。量子ドットデバイス内において、圧縮歪みを受けたAlGaIn1−x−yN層4aと引っ張り歪みを受けたAlGaIn1−x−yN層4aの両方が成長することによって、上記デバイスの歪みを調整することが可能となる。
【0054】
本発明は、AlGaIn1−x−yN層4aの上に配置された(Al,Ga,In)N量子ドット4bを含むデバイスを提供する。当該デバイスにおいては、上記AlGaIn1−x−yN層4aの層厚およびアルミニウム含有率を変更することにより、上記(Al,Ga,In)N量子ドット4bの特性を制御することが可能であり、それと同時に、上記AlGaIn1−x−yN層4aは、多層の量子ドットデバイスにおける歪み調整層として機能することが可能となる。
【0055】
図5(非特許文献7)に示すように、AlGaIn1−x−yN層4aの格子定数は、(Al,Ga,In)N材料系における他のいかなる化合物よりはるかに大きい数値範囲にわたって変化する。これにより、AlGaIn1−x−yN層4aの上での量子ドットの成長は、上記材料系からできている他のいかなる基板材料と比較して、はるかに大きな制御を可能とする。上記(Al,Ga,In)N材料系からできているいかなる化合物とは異なり、AlGaIn1−x−yNは、GaN基板上で圧縮歪みまたは引っ張り歪みのいずれかを受けて成長可能である。これにより、多層のAlGaIn1−x−yN層4aを、多層の量子ドット層を含む構造における歪み調整層として利用することができる。
【0056】
AlGaIn1−x−yN層4a上で成長した(Al,Ga,In)N量子ドット4bを組み合わせることによって、ソリッドステート照明(solid-state lighting)への利用に好適な、全可視スペクトルをカバーする発光波長を有する高出力光電子デバイスの製造が可能となる。
【0057】
本発明のデバイスは、いかなる好適な基板の上に、いかなる好適な手段によって成長させてもよく、当該基板は、いかなる配向のサファイア、GaNまたはSiCを含むが、これらに限定されない。
【0058】
本発明の第1の実施形態について、図6〜9に基づいて説明する。本発明の第1の実施形態に関して、図9は、(Al,Ga,In)N材料系にて製造された発光ダイオード8(発光デバイス)の概略を示す。図9の発光ダイオード8は、基板1(例えば、サファイア基板)を備えている。緩衝層2は上記基板1の上に配置され得、当該緩衝層2は、上記(Al,Ga)N材料系のいかなる化合物であり得る。上記緩衝層2は、事実上、p型またはn型を意図的にドーピングしなくてもよい。図9の発光ダイオードにおいては、上記緩衝層2は、n型のGaNである。n型(Al,Ga,In)N層3が、緩衝層2の上に配置され得る。
【0059】
図9の発光ダイオード8は、図6にも示す活性領域4を含み得る。上記活性領域4は、AlGaIn1−x−yN層4aの上に配置されたAlGaIn1−x−yN量子ドット4bを備え得る。
【0060】
上記AlGaIn1−x−yN層4aの組成は、0≦x≦1であり得る。上記AlGaIn1−x−yN層4aの組成は、インジウム比率がゼロではない(1−x−y≠0)。上記AlGaIn1−x−yN層4aの組成は、0≦x≦0.6かつy=0であることが好ましい。上記AlGaIn1−x−yN層4aは、圧縮歪みを受けて成長してもよく、引っ張り歪みを受けて成長してもよい。上記AlGaIn1−x−yN層4aの層厚は、1nm以上200nm以下であればよく、1nm以上50nm以下であってもよいが、10nmよりも薄いことが好ましい。上記AlGaIn1−x−yN層4aは、意図的にドーピングしなくてもよいし、p型またはn型にドーピングしてもよい。上記AlGaIn1−x−yN層4aは、意図的にドーピングしないことが好ましい。
【0061】
AlGaIn1−x−yN量子ドット4bの組成は、0≦x≦1.0かつ0≦y≦1.0であり、AlGaIn1−x−yN量子ドット4bは、GaN、InN、InGaN、AlGaNおよびAlGaInNから構成され得る。AlGaIn1−x−yN量子ドット4bの組成は、y=0かつ0.7≦x≦0.95であることが好ましい。AlGaIn1−x−yN量子ドット4bの大きさは、3次元のそれぞれが50nmよりも小さくてもよい。AlGaIn1−x−yN量子ドット4bの高さは、12nmより低くてもよく、1nm以上5nm以下であることが好ましい。量子ドット4bは、意図的にドーピングしなくてもよいし、p型またはn型にドーピングしてもよい。本実施形態においては、量子ドット4bは、意図的にドーピングしないことが好ましい。AlGa1−xN障壁層4cは、AlGaIn1−x−yN量子ドット4bのすぐ後に配置され得る(AlGa1−xN障壁層4cは、量子ドット4bのすぐ後で成長させてもよく、または、1分間以上5分間以下、AlGa1−xN障壁層4cの成長を阻害してもよい)。
【0062】
AlGa1−xN障壁層4cの組成は、0≦x≦1.0であり得る。AlGa1−xN障壁層4cは、量子ドット4bのバンドギャップよりも大きいバンドギャップを有し得る。AlGa1−xN障壁層4cの組成は、x=0であることが好ましく、AlGa1−xN障壁層4cは、GaNから構成されていることが好ましい。
【0063】
AlGa1−xN障壁層4cの層厚は、1nm以上100nm以下であればよく、10nmより薄いことが好ましい。AlGa1−xN障壁層4cは、意図的にドーピングしなくてもよいし、p型またはn型にドーピングしてもよい。本実施形態においては、AlGa1−xN障壁層4cは、意図的にドーピングしないことが好ましい。本実施形態においては、AlGaIn1−x−yN層4aおよびAlGa1−xN障壁層4cの層厚および組成は、発光ダイオード8における全体の歪みがゼロになるように調整されている。
【0064】
本実施形態によれば、発光ダイオード8は、多層の量子ドット層を含んでおり、図7に示すように、層4a、4b、および4cを繰り返し形成して積層5を形成している。活性領域である積層5は、上記デバイス内で1回以上200回以下繰り返されてもよく、3回以上20回以下繰り返されることが好ましい。例えば、典型的なLED装置(例えば、工業用のLED装置)では、積層5が3回以上6回以下繰り返され得、典型的な光検出器では、積層5が20回まで繰り返され得る。また、その他の装置では、積層5が200回まで繰り返され得る。
【0065】
上記積層5の各層におけるAlGaIn1−x−yN層4aは同一であってもよく、組成が異なっていてもよく、層厚が異なっていてもよい。本実施形態においては、上記積層5の各層におけるAlGaIn1−x−yN層4aの層厚と組成は同一である。
【0066】
上記積層5の各層における(Al,Ga,In)N量子ドット4bは、同一であり得る。また、積層5の各層における(Al,Ga,In)N量子ドット4bは、組成が異なっていてもよく、大きさが異なっていてもよく、密度が異なっていてもよい。本実施形態においては、積層5の各層における(Al,Ga,In)N量子ドット4bは、同一の大きさ、密度および組成を有していることが好ましい。本実施形態においては、層4aおよび層4bの層厚および組成は、積層5における全体の歪みがゼロになるように調整されている。加えて、他の実施形態においては、層4a、層4bおよび層4cの層厚および組成は、積層5における全体の歪みがゼロになるように調整されている。
【0067】
あるいは、図8において活性領域である積層5aについて示すように、AlGa1−xN障壁層4cを省略して、AlGaIn1−x−yN層4aがその下の(Al,Ga,In)N量子ドット4bと直接接触するように構成することも可能である。
【0068】
AlGa1−xNキャップ層6は、活性領域である積層5の上に配置され得る。AlGa1−xNキャップ層6の組成は、0≦x≦1.0であり得、x=0であることが好ましい。AlGa1−xNキャップ層6は、意図的にドーピングしなくてもよいし、p型またはn型にドーピングしてもよい。AlGa1−xNキャップ層6は、P型にドーピングされることが好ましい。AlGa1−xNキャップ層6の層厚は、1nm以上1μm以下であり得る。AlGa1−xNキャップ層6の層厚は、100nmより薄くてもよく、30nmより薄いことが好ましい。
【0069】
活性領域である積層5内の最後のAlGa1−xN障壁層4cを省略して、最後の(Al,Ga,In)N量子ドット層4bがAlGa1−xNキャップ層6と直接接触するように構成することも可能である。
【0070】
図10に示す本発明の第2の実施形態では、発光ダイオード9が提示されている。層1、層2、層3および層6は、第1の実施形態で述べた通りである。本実施形態においては、さらに、活性領域である積層5の上に、歪み調整用のAlGaIn1−x−yN層7が配置されている。
【0071】
AlGaIn1−x−yN層7は、発光ダイオード9内のどこに配置されてもよい。AlGaIn1−x−yN層7の組成は、0≦x≦1.0であり得、このときインジウム比率はゼロではない(1−x−y≠0)。AlGaIn1−x−yN層7の組成は、0≦x≦0.6かつy=0であることが好ましい。AlGaIn1−x−yN層7の層厚は、1nm以上200nm以下であり得、1nm以上50nm以下であってもよく、10nmよりも薄いことが好ましい。AlGaIn1−x−yN層7は、意図的にドーピングしなくてもよいし、p型またはn型にドーピングしてもよい。AlGaIn1−x−yN層7は、意図的にドーピングしないことが好ましい。AlGaIn1−x−yN層7の役割は、発光ダイオード9全体の歪みを調整することである。
【0072】
本実施形態においては、AlGaIn1−x−yN層7は、活性領域である積層5における最後のAlGa1−xN障壁層4cの上に配置されることが好ましい。層4bおよび層4cについては、第1の実施形態で述べた通りである。
【0073】
上記活性領域である積層5におけるAlGaIn1−x−yN層4aは、発光ダイオード9の活性領域である積層5における全体の歪みがゼロでないように、層厚は0よりも大きく10nm以下であり、組成は0≦x≦1.0である。そして、AlGaIn1−x−yN層7の層厚および組成は、発光デバイス9全体の歪みがゼロに調整されるようになっている。
【0074】
本発明については、発光ダイオードの実施形態に基づいて説明してきたが、本発明のAlGaIn1−x−yN層の上に配置されたAlGaIn1−x−yN量子ドットを含むデバイスは、これら発光ダイオードデバイスに限定されない。本発明は、このような活性領域を含むいかなるデバイスに対しても及び得る。本発明には、半導体レーザー、スピン発光ダイオード、太陽電池、面発光レーザー(VCSEL)、メモリデバイス、トランジスタ、量子ドットトランジスタ、およびスピントロニクスデバイス等が含まれるが、これらに限定されない。
【0075】
本発明については、限られた実施形態に基づき、説明してきたが、当業者が、本明細書を解釈、理解した上で、同様の発明や変更をなすのは、明白である。本発明には、以下の請求項に示した範囲に限り、このような同様の発明や変更についてはすべて含まれる。
【産業上の利用可能性】
【0076】
本発明は、半導体レーザー、発光ダイオード(例えば、スピン発光ダイオード)、太陽電池、面発光レーザー(VCSEL)、メモリデバイス、トランジスタ、量子ドットトランジスタ、およびスピントロニクスデバイス等に利用することができる。
【符号の説明】
【0077】
1 基板
2 緩衝層
3 n型(Al,Ga,In)N層
4 活性領域
4a AlGaIn1−x−yN層
4b (Al,Ga,In)N量子ドット
4c AlGa1−xN障壁層
5 積層
5a 積層
6 AlGa1−xNキャップ層
7 AlGaIn1−x−yN層
8 発光ダイオード
9 発光ダイオード

【特許請求の範囲】
【請求項1】
AlGaIn1−x−yN層と、
上記AlGaIn1−x−yN層の上に配置された(Al,Ga,In)N量子ドットと、を備えた半導体デバイスにおいて、
上記AlGaIn1−x−yN層におけるインジウム比率がゼロでない(1−x−y≠0)ことを特徴とする半導体デバイス。
【請求項2】
上記AlGaIn1−x−yN層の組成は、0≦x≦1.0であることを特徴とする請求項1に記載の半導体デバイス。
【請求項3】
上記AlGaIn1−x−yN層の組成は、0≦x≦0.6であることを特徴とする請求項1に記載の半導体デバイス。
【請求項4】
上記AlGaIn1−x−yN層の組成は、y=0であることを特徴とする請求項1〜3のいずれか1項に記載の半導体デバイス。
【請求項5】
上記(Al,Ga,In)N量子ドットの組成は、AlGaIn1−x−yNであることを特徴とする請求項1〜4のいずれか1項に記載の半導体デバイス。
【請求項6】
上記(Al,Ga,In)N量子ドットの組成は、0≦x≦1.0かつ0≦y≦1.0であることを特徴とする請求項5に記載の半導体デバイス。
【請求項7】
上記(Al,Ga,In)N量子ドットの組成は、0.7≦x≦0.95であることを特徴とする請求項5に記載の半導体デバイス。
【請求項8】
上記(Al,Ga,In)N量子ドットの組成は、y=0であることを特徴とする請求項5〜7のいずれか1項に記載の半導体デバイス。
【請求項9】
上記AlGaIn1−x−yN層および上記(Al,Ga,In)N量子ドットを繰り返して形成することによって、積層デバイスが形成されていることを特徴とする請求項1〜8の何れか1項に記載の半導体デバイス。
【請求項10】
上記AlGaIn1−x−yN層および上記(Al,Ga,In)N量子ドットの層厚および組成は、半導体デバイスにおける全体の歪みがほぼゼロになるように調整されていることを特徴とする請求項1〜9の何れか1項に記載の半導体デバイス。
【請求項11】
上記(Al,Ga,In)N量子ドットの上に形成される障壁層をさらに備えることを特徴とする請求項1〜10のいずれか1項に記載の半導体デバイス。
【請求項12】
上記AlGaIn1−x−yN層、上記(Al,Ga,In)N量子ドットおよび上記障壁層を繰り返して形成することによって、積層デバイスが形成されていることを特徴とする請求項11に記載の半導体デバイス。
【請求項13】
上記AlGaIn1−x−yN層、上記(Al,Ga,In)N量子ドットおよび上記障壁層の層厚および組成は、半導体デバイスにおける全体の歪みがほぼゼロになるように調整されていることを特徴とする請求項11または12に記載の半導体デバイス。
【請求項14】
組成がAlGa1−xNであるキャップ層をさらに備えることを特徴とする請求項1〜13のいずれか1項に記載の半導体デバイス。
【請求項15】
上記キャップ層の組成は、x=0であることを特徴とする請求項14に記載の半導体デバイス。
【請求項16】
組成がAlGaIn1−x−yNである歪み調整層をさらに備え、
上記歪み調整層のインジウム比率がゼロでない(1−x−y≠0)ことを特徴とする請求項1〜15のいずれか1項に記載の半導体デバイス。
【請求項17】
0≦x≦0.83かつy=0である、第1のAlGaIn1−x−yN層と、
0.83≦x≦1.0かつy=0である、第2のAlGaIn1−x−yN層と、を備えることを特徴とする請求項9または12に記載の半導体デバイス。
【請求項18】
AlGaIn1−x−yN層を形成する工程と、
上記AlGaIn1−x−yN層の上に(Al,Ga,In)N量子ドットを形成する工程と、を含み、
上記AlGaIn1−x−yN層におけるインジウム比率がゼロでない(1−x−y≠0)ことを特徴とする半導体デバイスの製造方法。
【請求項19】
上記AlGaIn1−x−yN層および上記(Al,Ga,In)N量子ドットの層厚および組成を、半導体デバイスにおける全体の歪みがほぼゼロになるように制御する工程を含むことを特徴とする請求項18に記載の半導体デバイスの製造方法。
【請求項20】
0≦x≦0.83かつy=0である、圧縮歪みを受けた上記AlGaIn1−x−yN層を成長させる工程を含むことを特徴とする請求項18に記載の半導体デバイスの製造方法。
【請求項21】
0.83≦x≦1.0かつy=0である、引っ張り歪みを受けた上記AlGaIn1−x−yN層を成長させる工程を含むことを特徴とする請求項18または19に記載の半導体デバイスの製造方法。
【請求項22】
0≦x≦0.83かつy=0である、第1のAlGaIn1−x−yN層を成長させる工程と、
0.83≦x≦1.0かつy=0である、第2のAlGaIn1−x−yN層を成長させる工程と、を含むことを特徴とする請求項18に記載の半導体デバイスの製造方法。
【請求項23】
AlGaIn1−x−yN層を形成する工程および上記AlGaIn1−x−yN層の上に(Al,Ga,In)N量子ドットを形成する工程を繰り返して、積層デバイスを形成することを特徴とする請求項18〜22のいずれか1項に記載の半導体デバイスの製造方法。
【請求項24】
多層の(Al,Ga,In)N量子ドットを有する積層デバイス内で、上記多層のAlGaIn1−x−yN層を歪み調整層として利用する工程を含むことを特徴とする請求項23に記載の半導体デバイスの製造方法。
【請求項25】
上記(Al,Ga,In)N量子ドットの組成は、AlGaIn1−x−yNであることを特徴とする請求項18〜24のいずれか1項に記載の半導体デバイスの製造方法。
【請求項26】
上記(Al,Ga,In)N量子ドットの上に障壁層を形成する工程を含むことを特徴とする請求項18〜25のいずれか1項に記載の半導体デバイスの製造方法。
【請求項27】
上記障壁層は、GaNにて構成されていることを特徴とする請求項26に記載の半導体デバイスの製造方法。
【請求項28】
組成がAlGa1−xNであるキャップ層を形成する工程を含むことを特徴とする請求項18〜27のいずれか1項に記載の半導体デバイスの製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate


【公開番号】特開2010−10678(P2010−10678A)
【公開日】平成22年1月14日(2010.1.14)
【国際特許分類】
【出願番号】特願2009−148946(P2009−148946)
【出願日】平成21年6月23日(2009.6.23)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】