集積回路および集積回路の製造方法
【課題】トランジスタのゲート電極上に第１の誘電体層を形成し、かつ金属層と接合したダマシン構造を形成する方法を提供する。
【解決手段】トランジスタのゲート電極上に第１の誘電体層を形成し、第１の誘電体層上にエッチストップ層を形成し、第１の誘電体層およびエッチストップ層を貫通する開口を形成し、トランジスタのソース／ドレイン（Ｓ／Ｄ）領域を露出し、開口内に、エッチストップ層の第１の上面と少なくとも部分的に実質的に同じ高さである表面を有する金属層を形成して、トランジスタのＳ／Ｄ領域に接触させ、さらに金属層と接合したダマシン構造を形成する。
【解決手段】トランジスタのゲート電極上に第１の誘電体層を形成し、第１の誘電体層上にエッチストップ層を形成し、第１の誘電体層およびエッチストップ層を貫通する開口を形成し、トランジスタのソース／ドレイン（Ｓ／Ｄ）領域を露出し、開口内に、エッチストップ層の第１の上面と少なくとも部分的に実質的に同じ高さである表面を有する金属層を形成して、トランジスタのＳ／Ｄ領域に接触させ、さらに金属層と接合したダマシン構造を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路に関し、特に、集積回路および集積回路の製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路（ＩＣ）産業は、急激な成長を遂げてきた。ＩＣの材料および設計の技術的進歩は、各々の世代が前世代より、より小さく、より複雑な回路を有する、複数のＩＣの世代を製造してきた。しかしながら、これらの進歩は、ＩＣのプロセスおよび製造の複雑さを増加させてきた。そこで、これらの進歩が実現されるために、ＩＣのプロセスおよび製造に同様の発展が必要となる。
【０００３】
ＩＣの発展過程では、機能密度（即ち、チップ単位面積あたりの相互接続される素子の数）は、一般的に増加し、幾何学的サイズ（geometry size）（即ち、製造プロセスを用いて作製され得る最小部品（またはライン））は、縮小している。この縮小化されたプロセスは、一般的に製造効率を上げ、かつ関連コストを下げることで利益を提供する。また、このような縮小化されたプロセスは、比較的高い熱放散を必要とするが、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスなどの低消費電力デバイスを用いて対応され得る。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、トランジスタのゲート電極上に第１の誘電体層を形成し、かつ金属層と接合したダマシン構造を形成するステップを含む集積回路を製造する方法を提供することである。
【課題を解決するための手段】
【０００５】
本発明の集積回路の製造方法は、トランジスタのゲート電極上に第１の誘電体層を形成するステップ、第１の誘電体層上にエッチストップ層を形成するステップ、第１の誘電体層およびエッチストップ層を貫通する開口を形成し、トランジスタのソース／ドレイン（Ｓ／Ｄ）領域を露出するステップ、開口内に、エッチストップ層の第１の上面と少なくとも部分的に実質的に同じ高さである表面を有する金属層を形成し、トランジスタのソース／ドレイン領域に接触させるステップ、および金属層と接合したダマシン構造を形成するステップを含む。
【発明の効果】
【０００６】
さまざまな実施例では、装置２００は、１つのＩＣ、いわゆる装置オンチップ（ＳＯＣ）または装置オン集積回路（system on integrated circuit（ＳＯＩＣ））デバイスに全てのデバイスを提供し得る集積回路２０２を含む。これらのＳＯＣデバイスは、単一の集積回路に、例えば、携帯電話、個人用携帯情報端末（ＰＤＡ）、デジタルＶＣＲ、デジタルカムコーダー、デジタルカメラ、ＭＰ３プレーヤーなどを実装するのに必要な全ての回路を提供することが可能である。
【０００７】
この開示は、添付の図面を参照して、次の詳細な説明から良く理解される。工業における標準実施に従って、種々の特徴が縮尺に描かれず、図示の目的のためだけに使用されている。実際、種々の特徴の数や寸法は、議論の明確化のために、任意に増加または減少されてもよい。
【図面の簡単な説明】
【０００８】
【図１Ａ】集積回路を製造する例示的な方法を示す概略断面図である。
【図１Ｂ】集積回路を製造する例示的な方法を示す概略断面図である。
【図１Ｃ】集積回路を製造する例示的な方法を示す概略断面図である。
【図１Ｄ】集積回路を製造する例示的な方法を示す概略断面図である。
【図１Ｅ】集積回路を製造する例示的な方法を示す概略断面図である。
【図１Ｆ】集積回路を製造する例示的な方法を示す概略断面図である。
【図１Ｇ】集積回路を製造する例示的な方法を示す概略断面図である。
【図１Ｈ】集積回路を製造する例示的な方法を示す概略断面図である。
【図２】基板上に配置された例示的な集積回路を含む装置を示す概略図である。
【発明を実施するための形態】
【０００９】
ビア層と接合された接触金属層を形成する既知の方法は、トランジスタの金属ゲート電極上に層間誘電体（ＩＬＤ）層を形成するステップを含む。次いで、コンタクト穴がＩＬＤ層に形成され、トランジスタのソース／ドレイン（Ｓ／Ｄ）領域を露出する。次いで、金属材料は、コンタクト穴およびＩＬＤ層の上に形成される。化学機械研磨（ＣＭＰ）プロセスは、ＩＬＤ層上の金属材料を除去するように行われ、残っているＩＬＤ層内に接触金属層を形成する。ＣＭＰプロセスは、残っているＩＬＤ層および接触金属層の表面も平坦化することが可能なため、残っているＩＬＤ層の表面が接触金属層の表面と同じ高さになる。金属ゲート電極を有する領域、および金属ゲート電極を有さない領域の上の残っているＩＬＤ層の厚さは、異なることが判明されている。即ち、ゲート電極の残っているＩＬＤ層の厚さは、金属ゲート電極を有さない領域の上の残っているＩＬＤ層の厚さより小さい。
【００１０】
残っているＩＬＤ層および接触金属層の表面の平坦化の後、エッチストップ層は、残っているＩＬＤ層および接触金属層の上に堆積される。次いで、金属間誘電体（ＩＭＤ）層は、エッチストップ層上に堆積される。デュアルダマシン開口は、ＩＭＤ層内に形成され、接触金属層を露出する。デュアルダマシン開口を形成するために、ビアエッチプロセスおよび／またはトレンチエッチプロセスが行われ、エッチストップ層を貫通してエッチングし、接触金属層を露出する。
【００１１】
上述のように、ゲート電極の真上の残っているＩＬＤ層は、ＣＭＰプロセスの後、薄くなる。エッチストップ層を貫通してエッチングするビアエッチプロセスおよび／またはトレンチエッチプロセスは、残っているＩＬＤ層を望ましくなく陥凹させる、および／または金属ゲート電極にまで届かせる（reach）可能性がある。デュアルダマシン金属層を形成する金属材料が残っているＩＬＤ層内の陥凹を充填する場合、金属材料は、金属ゲート電極に接触する。デュアルダマシン金属層は、金属ゲート電極との短絡を形成する。
【００１２】
前述に基づき、集積回路の製造方法が必要である。
【００１３】
次の開示は、その開示の異なる特徴を実施するための、多くの異なる実施の形態または実施例を提供することがわかる。本開示を簡素化するために、複数の要素および複数の配列の特定の実施例が以下に述べられる。これらは単に実施例であり、これらに制限されるものではないことは勿論である。また、本開示は、種々の実施例において、参照番号および／または文字を繰り返し用いている。この反復は、簡素化と明確さの目的のためであって、種々の実施の形態および／または議論された構成との間の関係を規定するものではない。また、本開示の別の特徴に接続および／または結合された特徴の形成は、続いて、特徴が直接接触で形成される複数の実施の形態を含むことができ、且つ前記特徴が直接接触でないように、付加的な特徴が前記特徴に介在するように形成された複数の実施の形態を含むこともできる。また、空間的に相対的な用語、例えば“下方”“上方”“水平”“垂直”“上の”“下の”“上”“下”“上部”“底部”などと、その派生語（例えば“水平に”“下方に”“上方に”など）は、本開示の１つの特徴と別の特徴との関係を簡略化するために用いられる。空間的に相対的な用語は、特徴を含むデバイスの異なる方向をカバーすることを意図している。
【００１４】
図１Ａ〜１Ｈは、集積回路を製造する例示的な方法を示す概略断面図である。図１Ａでは、トランジスタ（図示されていない）のゲート電極１０３は、基板１０１上に形成されることができる。トランジスタの少なくとも１つのソース／ドレイン（Ｓ／Ｄ）領域、例えばＳ／Ｄ領域１０５ａおよび１０５ｂは、基板１０１内に、かつゲート電極１０３に隣接して形成されてもよい。エッチストップ層１０７は、基板１０１上に、かつゲート電極１０３の側壁に隣接して形成されてもよい。誘電体層１０９は、エッチストップ層１０７上に形成され得る。エッチストップ層１１１は、ゲート電極１０３および誘電体層１０９の上に形成され得る。誘電体層１２０は、エッチストップ層１１１上に形成され得る。さまざまな実施の形態において、エッチストップ層１０７および／または誘電体層１０９の形成は、選択可能である。図１に関連して上述の構造は、単に例示にすぎず、本発明の範囲はこれに限定されるものではない。
【００１５】
さまざまな実施の形態において、基板１０１は、結晶、多結晶、または非結晶構造のシリコン、またはゲルマニウムを含む元素半導体、炭化ケイ素、ガリウムヒ素、ガリウムリン、リン化インジウム、ヒ化インジウム、およびアンチモン化インジウムを含む化合物半導体、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素リン（ＧａＡｓＰ）、アルミニウムインジウムヒ素（ＡｌＩｎＡｓ）、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）、ヒ化ガリウムインジウム（ＧａＩｎＡｓ）、リン化ガリウムインジウム（ＧａＩｎＰ）、およびヒ化リン化インジウムガリウム（ＧａＩｎＡｓＰ）を含む合金半導体、他の任意の好適な材料、またはその組み合わせを含んでよい。１つの実施の形態では、合金半導体基板は、ＳｉおよびＧｅ組成が、傾斜したＳｉＧｅの特性の１つの位置の比からもう１つの位置のもう１つの比へと変化する、傾斜したＳｉＧｅの特性（gradient SiGe feature）を有し得る。もう１つの実施の形態では、ＳｉＧｅ基板は、歪みを受けている。また、半導体基板は、シリコンオンインシュレータ（ＳＯＩ）、または薄膜トランジスタ（ＴＦＴ）などの半導体オンインシュレータであり得る。いくつかの例では、半導体基板は、ドープされたエピ層または埋め込み層を含んでよい。他の例では、化合物半導体基板は、多層構造を有してもよく、または基板は、多層化合物半導体構造を含んでもよい。
【００１６】
ゲート電極１０３は、ゲートファーストプロセス、またはゲートラストプロセスによって形成されてもよい。ゲート電極１０３は、ポリシリコン、シリコンゲルマニウム、例えばＭｏ、Ｃｕ，Ｗ、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＮｉＳｉ、ＣｏＳｉ、および／または当技術分野で周知の他の好適な導電材料の金属化合物を含む金属材料を含んでよい。他の実施の形態では、ゲート電極１０３は、仕事関数金属層を含んで、金属ゲートのＮ型金属仕事関数またはＰ型金属仕事関数を提供し得る。Ｐ型仕事関数の材料は、ルテニウム、パラジウム、白金、コバルト、ニッケル、および導電性金属酸化物、および／または他の好適な材料などの成分を含む。Ｎ型仕事関数の材料は、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、金属炭化物（例えば、炭化ハフニウム、炭化ジルコニウム、炭化チタン、炭化タンタル、炭化アルミニウム）、アルミナイド、および／または他の好適な材料などの成分を含む。ゲート電極１０３は、原子層堆積（ＡＬＤ）、化学気相成長（ＣＶＤ）、湿式酸化、物理気相成長（ＰＶＤ）、リモートプラズマＣＶＤ（ＲＰＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、有機金属ＣＶＤ（ＭＯＣＶＤ）、スパッタリング、蒸着、他の好適なプロセス、および／またはその組み合わせなどの任意の好適なプロセスによって形成されることができる。
【００１７】
さまざまな実施の形態において、ゲート誘電体構造（図示されていない）は、ゲート電極１０３の下方に配置されることができる。ゲート誘電体構造は、単一層または多層構造を有してもよい。多層構造のさまざまな実施の形態において、ゲート誘電体構造は、界面層および高ｋ誘電体層を含み得る。界面層は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、他の誘電体材料、および／またはその組み合わせなどの誘電体材料を含んでよい。高ｋ誘電体層は、ＨｆＯ2、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＴａＯ、ＨｆＴｉＯ、ＨｆＺｒＯ、他の好適な高誘電体材料、および／またはその組み合わせなどの高ｋ誘電体材料を含んでよい。高ｋ（誘電率：以下でも同じ）材料は、金属酸化物、金属窒化物、金属ケイ酸塩、遷移金属酸化物、遷移金属窒化物、遷移金属ケイ酸塩、金属酸窒化物、金属アルミネート、ケイ酸ジルコニウム、アルミン酸ジルコニウム、（zirconium aluminate）、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化ジルコニウム、酸化チタン、酸化アルミニウム、二酸化ハフニウムアルミナ（hafnium dioxide-alumina；ＨｆＯ2−Ａｌ2Ｏ3）合金、他の好適な材料、および／またはその組み合わせから更に選択されてもよい。
【００１８】
Ｓ／Ｄ領域１０５ａおよび１０５ｂは、基板１０１内に形成される。Ｎ型トランジスタを製造するさまざまな実施の形態において、Ｓ／Ｄ領域１０５ａおよび１０５ｂは、ヒ素（Ａｓ）、リン（Ｐ）、他のＶ族元素、またはその任意の組み合わせなどのドーパントを有している。Ｐ型トランジスタを製造するさまざまな実施の形態において、Ｓ／Ｄ領域１０５ａおよび１０５ｂは、例えばホウ素（Ｂ）など、他のIII族元素、またはそれらの任意の組み合わせなどのドーパントを有している。Ｓ／Ｄ領域１０５ａおよび１０５ｂは、イオン注入および／または急速熱アニールプロセス（ＲＴＰ）などの任意の好適なプロセスによって形成されて、Ｓ／Ｄ領域１０５ａおよび１０５ｂを活性化させ得る。
【００１９】
エッチストップ層１０７および１１１は、炭化ケイ素（ＳｉＣ）、窒化ケイ素（ＳｉＮ）、炭窒化ケイ素（ＳｉＣＮ）、炭酸化シリコン（ＳｉＣＯ）、酸窒化ケイ素（ＳｉＯＮ）、窒化ホウ素（ＢＮ）、炭窒化ホウ素（ＢＣＮ）、酸化ケイ素に対して望ましい選択比を有する他の材料、またはその任意の組み合わせなどの少なくとも１つの材料を有してもよい。エッチストップ層１０７および１１１は、原子層堆積（ＡＬＤ）、化学気相成長（ＣＶＤ）、湿式酸化、物理気相成長（ＰＶＤ）、リモートプラズマＣＶＤ（ＲＰＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、有機金属ＣＶＤ（ＭＯＣＶＤ）、スパッタリング、蒸着、他の好適なプロセス、および／またはその組み合わせなどの任意の好適なプロセスによって形成されることができる。
【００２０】
誘電体層１０９および１２０は、例えば、高密度プラズマ（ＨＤＰ）酸化物、プラズマ強化（ＰＥ）酸化物、オルトケイ酸テトラエチル（ＴＥＯＳ）、リンケイ酸ガラス（ＰＳＧ）、ホウ素リンケイ酸ガラス（ＢＰＳＧ）、低ｋ誘電体材料、超低ｋ誘電体材料、またはその組み合わせなどの材料を含んでよい。さまざまな実施の形態において、誘電体層１０９および１２０は、例えば、高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）またはプラズマＣＶＤ（ＰＥＣＶＤ）などの化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、リモートプラズマＣＶＤ（ＲＰＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、有機金属ＣＶＤ（ＭＯＣＶＤ）、スパッタリング、蒸着、他の好適なプロセス、および／またはその組み合わせなどの任意の好適なプロセスによって形成されてもよい。さまざまな実施の形態において、誘電体層１０９および１２０は、層間誘電体（ＩＬＤ）層とも呼ばれる。
【００２１】
図１Ｂを参照すると、エッチストップ層１３０が、誘電体層１２０上に形成されることができる。エッチストップ層１３０は、下記に示すように、除去プロセス、例えば、化学機械研磨（ＣＭＰ）プロセスの際のエッチストップ層となり得る。エッチストップ層１３０は、炭化ケイ素（ＳｉＣ）、窒化ケイ素（ＳｉＮ）、炭窒化ケイ素（ＳｉＣＮ）、炭酸化シリコン（ＳｉＣＯ）、酸窒化ケイ素（ＳｉＯＮ）、窒化ホウ素（ＢＮ）、炭窒化ホウ素（ＢＣＮ）、酸化ケイ素のエッチング選択比より高いエッチング選択比を有する他の材料、またはその任意の組み合わせなどの少なくとも１つの材料を有してもよい。さまざまな実施の形態において、エッチストップ層１３０は、原子層堆積（ＡＬＤ）、化学気相成長（ＣＶＤ）、湿式酸化、物理気相成長（ＰＶＤ）、リモートプラズマＣＶＤ（ＲＰＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、有機金属ＣＶＤ（ＭＯＣＶＤ）、スパッタリング、蒸着、他の好適なプロセス、および／またはその組み合わせなどの任意の好適なプロセスによって形成されることができる。
【００２２】
図１Ｃを参照すると、誘電体層１４０が、エッチストップ層１３０上に選択的に形成されている。誘電体層１４０は、下記に示すように、除去プロセス、例えば、化学機械研磨（ＣＭＰ）プロセスの際の過剰研磨（over-polish）層となり得る。さまざまな実施の形態において、誘電体層１４０は、エッチストップ層１３０がスパッタリングプロセス、例えば、エッチングプロセスを受けることから望ましく保護し、かつエッチストップ層１３０から炭素ガス放出を防ぐことができる。また、他の実施の形態において、誘電体層１４０は、エッチストップ層１３０がスパッタリングプロセス、例えば、エッチングプロセスを受けることから望ましく保護し得る。エッチストップ層１３０の材料は、実質的に変えられることがないため、エッチおよび／またはＣＭＰプロセスに対するエッチストップ層１３０のエッチング選択比は、実質的に下がることがない。
【００２３】
２２ｎｍ技術を用いた種々の実施の形態では、エッチストップ層１３０は、約２５０Å以上の厚さに堆積され得、誘電体層１４０は、約４００Å以上の厚さに堆積され得る。誘電体層１４０は、ＣＭＰプロセス用に所望の過剰研磨マージン（margin）を提供し得る。他の実施の形態において、エッチストップ層１３０自体が、ＣＭＰプロセス用に所望の過剰研磨マージンを提供し得る。例えば、エッチストップ層１３０が約５５０Å以上の厚さに堆積された場合、誘電体層１４０は、必要でなくなる。
【００２４】
さまざまな実施の形態において、誘電体層１４０は、例えば、高密度プラズマ（ＨＤＰ）酸化物、プラズマ強化（ＰＥ）酸化物、オルトケイ酸テトラエチル（ＴＥＯＳ）、リンケイ酸ガラス（ＰＳＧ）、ホウ素リンケイ酸ガラス（ＢＰＳＧ）、低ｋ誘電体材料、超低ｋ誘電体材料、またはその組み合わせなどの材料を含んでよい。さまざまな実施の形態において、誘電体層１４０は、例えば、高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）またはプラズマＣＶＤ（ＰＥＣＶＤ）の化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、リモートプラズマＣＶＤ（ＲＰＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、有機金属ＣＶＤ（ＭＯＣＶＤ）、スパッタリング、蒸着、他の好適なプロセス、および／またはその組み合わせなどの任意の好適なプロセスによって形成されることができる。
【００２５】
図１Ｄを参照すると、エッチプロセスは、エッチストップ層１０７、１１１、および１３０、並びに誘電体層１０９、１２０、および１４０の一部を除去して、少なくとも１つの開口、例えば、コンタクト穴１４５ａおよび１４５ｂを形成する。コンタクト穴１４５ａおよび１４５ｂは、エッチストップ層１０７ａ、１１１ａ、および１３０ａ、並びに誘電体層１０９ａ、１２０ａ、および１４０ａを貫通して形成される。コンタクト穴１４５ａおよび１４５ｂは、Ｓ／Ｄ領域１０５ａおよび１０５ｂの少なくとも表面の部分をそれぞれ露出している。
【００２６】
さまざまな実施の形態において、ケイ化物構造（図示されていない）がＳ／Ｄ領域１０５ａおよび１０５ｂの露出した表面上に形成され得る。ケイ化物構造は、ニッケルシリサイド（ＮｉＳｉ）、ケイ化ニッケル−白金（ＮｉＰｔＳｉ）、ケイ化ニッケル−白金−ゲルマニウム（ＮｉＰｔＧｅＳｉ）、ケイ化ニッケル−ゲルマニウム（ＮｉＧｅＳｉ）、ケイ化イットリウム（ＹｂＳｉ）、ケイ化白金（ＰｔＳｉ）、ケイ化イリジウム（ＩｒＳｉ）、ケイ化エルビウム（ＥｒＳｉ）、ケイ化コバルト（ＣｏＳｉ）、他の好適な材料、および／またはその組み合わせなどの材料を含んでよい。
【００２７】
図１Ｅを参照すると、金属材料１５０が、コンタクト穴１４５ａおよび１４５ｂ内、および誘電体層１４０ａ上に形成される。さまざまな実施の形態において、金属材料１５０は、タングステン、アルミニウム、銅、チタン、タンタル、窒化チタン、窒化タンタル、ケイ化ニッケル、ケイ化コバルト、他の好適な導電材料、および／またはその組み合わせなどの材料を含んでよい。金属材料１５０は、例えば、ＣＶＤ、ＡＬＤ、ＰＶＤ、および／または好適なプロセスによって、金属材料を誘電体層１４０ａ上に堆積することで形成され得る。
【００２８】
図１Ｆを参照すると、除去プロセス１５５、例えば、ＣＭＰプロセスは、エッチストップ層１３０ａ上の金属材料１５０の一部および誘電体層１４０ａ（図１Ｅに図示されている）を除去して、金属層１５０ａおよび１５０ｂを形成し得る。除去プロセス１５５は、エッチストップ層１３０ａに対する金属材料１５０の所望のエッチング選択比を有している。エッチング選択比は、５以上であり得る。さまざまな実施の形態において、除去プロセス１５５は、エッチストップ層１３０ａの一部を除去して、エッチストップ層１３０ｂを残してもよい。エッチストップ層１３０ｂの厚さは、エッチストップ層１３０ａの厚さより小さくてもよい。
【００２９】
誘電体層１４０ａを用いたさまざまな実施の形態において、誘電体層１４０ａは、除去プロセス１５５によって完全にまたは実質的に除去され得る。エッチストップ層１３０ｂは、約１５０Å以上の残っている厚さを有し得る。他の実施の形態では、エッチストップ層１３０ｂ自体が、ＣＭＰプロセス用に所望の過剰研磨マージンを提供し得る。例えば、エッチストップ層１３０（図１Ｂに図示されている）は、約５５０Å以上の厚さに堆積される。除去プロセス１５５の後、エッチストップ層１３０ｂは、約１５０Å以上の残っている厚さを有している。
【００３０】
図１Ｆを再度参照すると、エッチストップ層１３０ｂは、上面１３１ａおよび１３１ｂを有し得る。ゲート電極１０３によって生じるステップ高により、上面１３１ａおよび１３１ｂは、互いに同じ高さでない可能性がある。さまざまな実施の形態において、金属層１５０ａは、上面１３１ａおよび１３１ｂの間の界面に形成される。金属層１５０ａは、上面１３１ａと実質的に同じ高さである表面１５１ａを有している。金属層１５０ａは、上面１３１ｂと実質的に同じ高さであるもう１つの表面１５１ｂを有している。金属層１５０ｂは、上面１３１ａと実質的に同じ高さである表面１５２を有している。さまざまな実施の形態において、金属層１５０ａおよび１５０ｂは、“金属０”層と呼ばれる。
【００３１】
図１Ｇを参照すると、誘電体層１６０が、エッチストップ層１３０ｂ上に形成される。ダマシン開口１６５、例えばシングルダマシン開口またはデュアルダマシン開口は、誘電体層１６０内に形成されて金属層１５０ａの表面１５１ａを露出し得る。エッチストップ層１３０ｂは、ダマシン開口１６５を形成するエッチストップ層となり得る。エッチストップ層１３０ｂは、ビアエッチプロセスおよび／またはトレンチプロセスによって誘電体層１２０ａを窪まないように保護し、ダマシン開口１６５を形成している。ゲート電極１０３の真上の誘電体層１２０ａは、ゲート電極１０３のない領域の誘電体層１２０ａの厚さ“ｔ2”に実質的に等しい厚さ“ｔ1”を有している。
【００３２】
図１Ｈを参照すると、ダマシン構造１７０、例えば、シングルダマシン構造またはデュアルダマシン構造は、ダマシン開口１６５内に形成され、金属層１５０ａに接触している。さまざまな実施の形態において、ダマシン構造１７０のエッジ（ｅｄｇｅ）１７０ａは、上面１３１ａに実質的に垂直な方向で、ゲート電極１０３のエッジ１０３ａと実質的に位置合わせされている。デュアルダマシン構造を形成する実施の形態では、ダマシン構造１７０は、ビアプラグおよび金属配線を含んでいる。ビアプラグは、“ビア０”層と呼ばれ、金属配線は“金属１”層と呼ばれる。
【００３３】
さまざまな実施の形態において、ダマシン構造１７０は、タングステン、アルミニウム、銅、チタン、タンタル、窒化チタン、窒化タンタル、ケイ化ニッケル、ケイ化コバルト、他の好適な導電材料、および／またはその組み合わせなどの材料を含んでよい。ダマシン構造１７０は、例えば、ＣＶＤ、ＡＬＤ、ＰＶＤ、および／または好適な除去プロセス、例えばＣＭＰによって、金属材料を誘電体層１６０内に堆積することで形成されることができる。
【００３４】
さまざまな実施の形態において、付加的な誘電材料、ビアプラグ、金属領域、および／または金属配線が相互接続用に誘電体層１６０上に形成される。ビアプラグ、金属領域、および／または金属配線は、タングステン、アルミニウム、銅、チタン、タンタル、窒化チタン、窒化タンタル、ケイ化ニッケル、ケイ化コバルト、他の好適な導電材料、および／またはその組み合わせなどの材料を含んでよい。ビアプラグ、金属領域、および／または金属配線は、堆積、フォトリソグラフィー、およびエッチングプロセス、および／またはその組み合わせなどの任意の好適なプロセスによって形成される。
【００３５】
図２は、基板上に配置された例示的な集積回路を含む装置を示す概略図である。図２では、装置２００は、基板２０１上に配置された集積回路２０２を含んでいる。基板２０１は、プリント回路板（ＰＣＢ）、プリント配線板、および／または集積回路を搭載（ｃａｒｒｙｉｎｇ）できる他のキャリアでもよい。集積回路２０２は、図１Ａ〜１Ｈに関連して上述の方法によって製造される構造を含み得る。集積回路２０２は、基板２０１と電気的に接続されている。さまざまな実施の形態において、集積回路２０２は、バンプ２０５によって基板２０１と電気的に接続されることができる。他の実施の形態では、集積回路２０２は、ワイヤボンディングによって基板２０１と電気的に接続されることができる。装置２００は、コンピュータ、無線通信デバイス、コンピュータ周辺機器、娯楽機器などの一部であることができる。
【００３６】
さまざまな実施の形態において、集積回路２０２を含む装置２００は、単一のＩＣ、いわゆる装置オンチップ（ＳＯＣ）または集積回路装置（system on integrated circuit；ＳＯＩＣ）に全装置を提供し得る。これらのＳＯＣデバイスは、単一の集積回路に、例えば、携帯電話、ＰＤＡ、デジタルＶＣＲ、デジタルカムコーダー、デジタルカメラ、ＭＰ３プレーヤーなどを実行するために必要な全ての回路を提供し得る。
【００３７】
以上、当業者が本開示の態様をより理解できるように幾つかの実施の形態特徴を概説した。当業者は、本開示を、ここで採用された実施の形態の、同じ目的を実行し実行しおよび／または同じ利点を達成するために他のプロセスおよび構造を設計または改変するための基礎として、容易に使用できることが分かる。本開示の精神および範囲を逸脱しない限りにおいては、当業者であればそのような等価な構成を達成することが可能であり、当業者は、本開示の精神および範囲を逸脱せずに、ここで種々の変更、代替、および改変をするだろう。
【技術分野】
【０００１】
本発明は、集積回路に関し、特に、集積回路および集積回路の製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路（ＩＣ）産業は、急激な成長を遂げてきた。ＩＣの材料および設計の技術的進歩は、各々の世代が前世代より、より小さく、より複雑な回路を有する、複数のＩＣの世代を製造してきた。しかしながら、これらの進歩は、ＩＣのプロセスおよび製造の複雑さを増加させてきた。そこで、これらの進歩が実現されるために、ＩＣのプロセスおよび製造に同様の発展が必要となる。
【０００３】
ＩＣの発展過程では、機能密度（即ち、チップ単位面積あたりの相互接続される素子の数）は、一般的に増加し、幾何学的サイズ（geometry size）（即ち、製造プロセスを用いて作製され得る最小部品（またはライン））は、縮小している。この縮小化されたプロセスは、一般的に製造効率を上げ、かつ関連コストを下げることで利益を提供する。また、このような縮小化されたプロセスは、比較的高い熱放散を必要とするが、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスなどの低消費電力デバイスを用いて対応され得る。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、トランジスタのゲート電極上に第１の誘電体層を形成し、かつ金属層と接合したダマシン構造を形成するステップを含む集積回路を製造する方法を提供することである。
【課題を解決するための手段】
【０００５】
本発明の集積回路の製造方法は、トランジスタのゲート電極上に第１の誘電体層を形成するステップ、第１の誘電体層上にエッチストップ層を形成するステップ、第１の誘電体層およびエッチストップ層を貫通する開口を形成し、トランジスタのソース／ドレイン（Ｓ／Ｄ）領域を露出するステップ、開口内に、エッチストップ層の第１の上面と少なくとも部分的に実質的に同じ高さである表面を有する金属層を形成し、トランジスタのソース／ドレイン領域に接触させるステップ、および金属層と接合したダマシン構造を形成するステップを含む。
【発明の効果】
【０００６】
さまざまな実施例では、装置２００は、１つのＩＣ、いわゆる装置オンチップ（ＳＯＣ）または装置オン集積回路（system on integrated circuit（ＳＯＩＣ））デバイスに全てのデバイスを提供し得る集積回路２０２を含む。これらのＳＯＣデバイスは、単一の集積回路に、例えば、携帯電話、個人用携帯情報端末（ＰＤＡ）、デジタルＶＣＲ、デジタルカムコーダー、デジタルカメラ、ＭＰ３プレーヤーなどを実装するのに必要な全ての回路を提供することが可能である。
【０００７】
この開示は、添付の図面を参照して、次の詳細な説明から良く理解される。工業における標準実施に従って、種々の特徴が縮尺に描かれず、図示の目的のためだけに使用されている。実際、種々の特徴の数や寸法は、議論の明確化のために、任意に増加または減少されてもよい。
【図面の簡単な説明】
【０００８】
【図１Ａ】集積回路を製造する例示的な方法を示す概略断面図である。
【図１Ｂ】集積回路を製造する例示的な方法を示す概略断面図である。
【図１Ｃ】集積回路を製造する例示的な方法を示す概略断面図である。
【図１Ｄ】集積回路を製造する例示的な方法を示す概略断面図である。
【図１Ｅ】集積回路を製造する例示的な方法を示す概略断面図である。
【図１Ｆ】集積回路を製造する例示的な方法を示す概略断面図である。
【図１Ｇ】集積回路を製造する例示的な方法を示す概略断面図である。
【図１Ｈ】集積回路を製造する例示的な方法を示す概略断面図である。
【図２】基板上に配置された例示的な集積回路を含む装置を示す概略図である。
【発明を実施するための形態】
【０００９】
ビア層と接合された接触金属層を形成する既知の方法は、トランジスタの金属ゲート電極上に層間誘電体（ＩＬＤ）層を形成するステップを含む。次いで、コンタクト穴がＩＬＤ層に形成され、トランジスタのソース／ドレイン（Ｓ／Ｄ）領域を露出する。次いで、金属材料は、コンタクト穴およびＩＬＤ層の上に形成される。化学機械研磨（ＣＭＰ）プロセスは、ＩＬＤ層上の金属材料を除去するように行われ、残っているＩＬＤ層内に接触金属層を形成する。ＣＭＰプロセスは、残っているＩＬＤ層および接触金属層の表面も平坦化することが可能なため、残っているＩＬＤ層の表面が接触金属層の表面と同じ高さになる。金属ゲート電極を有する領域、および金属ゲート電極を有さない領域の上の残っているＩＬＤ層の厚さは、異なることが判明されている。即ち、ゲート電極の残っているＩＬＤ層の厚さは、金属ゲート電極を有さない領域の上の残っているＩＬＤ層の厚さより小さい。
【００１０】
残っているＩＬＤ層および接触金属層の表面の平坦化の後、エッチストップ層は、残っているＩＬＤ層および接触金属層の上に堆積される。次いで、金属間誘電体（ＩＭＤ）層は、エッチストップ層上に堆積される。デュアルダマシン開口は、ＩＭＤ層内に形成され、接触金属層を露出する。デュアルダマシン開口を形成するために、ビアエッチプロセスおよび／またはトレンチエッチプロセスが行われ、エッチストップ層を貫通してエッチングし、接触金属層を露出する。
【００１１】
上述のように、ゲート電極の真上の残っているＩＬＤ層は、ＣＭＰプロセスの後、薄くなる。エッチストップ層を貫通してエッチングするビアエッチプロセスおよび／またはトレンチエッチプロセスは、残っているＩＬＤ層を望ましくなく陥凹させる、および／または金属ゲート電極にまで届かせる（reach）可能性がある。デュアルダマシン金属層を形成する金属材料が残っているＩＬＤ層内の陥凹を充填する場合、金属材料は、金属ゲート電極に接触する。デュアルダマシン金属層は、金属ゲート電極との短絡を形成する。
【００１２】
前述に基づき、集積回路の製造方法が必要である。
【００１３】
次の開示は、その開示の異なる特徴を実施するための、多くの異なる実施の形態または実施例を提供することがわかる。本開示を簡素化するために、複数の要素および複数の配列の特定の実施例が以下に述べられる。これらは単に実施例であり、これらに制限されるものではないことは勿論である。また、本開示は、種々の実施例において、参照番号および／または文字を繰り返し用いている。この反復は、簡素化と明確さの目的のためであって、種々の実施の形態および／または議論された構成との間の関係を規定するものではない。また、本開示の別の特徴に接続および／または結合された特徴の形成は、続いて、特徴が直接接触で形成される複数の実施の形態を含むことができ、且つ前記特徴が直接接触でないように、付加的な特徴が前記特徴に介在するように形成された複数の実施の形態を含むこともできる。また、空間的に相対的な用語、例えば“下方”“上方”“水平”“垂直”“上の”“下の”“上”“下”“上部”“底部”などと、その派生語（例えば“水平に”“下方に”“上方に”など）は、本開示の１つの特徴と別の特徴との関係を簡略化するために用いられる。空間的に相対的な用語は、特徴を含むデバイスの異なる方向をカバーすることを意図している。
【００１４】
図１Ａ〜１Ｈは、集積回路を製造する例示的な方法を示す概略断面図である。図１Ａでは、トランジスタ（図示されていない）のゲート電極１０３は、基板１０１上に形成されることができる。トランジスタの少なくとも１つのソース／ドレイン（Ｓ／Ｄ）領域、例えばＳ／Ｄ領域１０５ａおよび１０５ｂは、基板１０１内に、かつゲート電極１０３に隣接して形成されてもよい。エッチストップ層１０７は、基板１０１上に、かつゲート電極１０３の側壁に隣接して形成されてもよい。誘電体層１０９は、エッチストップ層１０７上に形成され得る。エッチストップ層１１１は、ゲート電極１０３および誘電体層１０９の上に形成され得る。誘電体層１２０は、エッチストップ層１１１上に形成され得る。さまざまな実施の形態において、エッチストップ層１０７および／または誘電体層１０９の形成は、選択可能である。図１に関連して上述の構造は、単に例示にすぎず、本発明の範囲はこれに限定されるものではない。
【００１５】
さまざまな実施の形態において、基板１０１は、結晶、多結晶、または非結晶構造のシリコン、またはゲルマニウムを含む元素半導体、炭化ケイ素、ガリウムヒ素、ガリウムリン、リン化インジウム、ヒ化インジウム、およびアンチモン化インジウムを含む化合物半導体、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素リン（ＧａＡｓＰ）、アルミニウムインジウムヒ素（ＡｌＩｎＡｓ）、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）、ヒ化ガリウムインジウム（ＧａＩｎＡｓ）、リン化ガリウムインジウム（ＧａＩｎＰ）、およびヒ化リン化インジウムガリウム（ＧａＩｎＡｓＰ）を含む合金半導体、他の任意の好適な材料、またはその組み合わせを含んでよい。１つの実施の形態では、合金半導体基板は、ＳｉおよびＧｅ組成が、傾斜したＳｉＧｅの特性の１つの位置の比からもう１つの位置のもう１つの比へと変化する、傾斜したＳｉＧｅの特性（gradient SiGe feature）を有し得る。もう１つの実施の形態では、ＳｉＧｅ基板は、歪みを受けている。また、半導体基板は、シリコンオンインシュレータ（ＳＯＩ）、または薄膜トランジスタ（ＴＦＴ）などの半導体オンインシュレータであり得る。いくつかの例では、半導体基板は、ドープされたエピ層または埋め込み層を含んでよい。他の例では、化合物半導体基板は、多層構造を有してもよく、または基板は、多層化合物半導体構造を含んでもよい。
【００１６】
ゲート電極１０３は、ゲートファーストプロセス、またはゲートラストプロセスによって形成されてもよい。ゲート電極１０３は、ポリシリコン、シリコンゲルマニウム、例えばＭｏ、Ｃｕ，Ｗ、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＮｉＳｉ、ＣｏＳｉ、および／または当技術分野で周知の他の好適な導電材料の金属化合物を含む金属材料を含んでよい。他の実施の形態では、ゲート電極１０３は、仕事関数金属層を含んで、金属ゲートのＮ型金属仕事関数またはＰ型金属仕事関数を提供し得る。Ｐ型仕事関数の材料は、ルテニウム、パラジウム、白金、コバルト、ニッケル、および導電性金属酸化物、および／または他の好適な材料などの成分を含む。Ｎ型仕事関数の材料は、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、金属炭化物（例えば、炭化ハフニウム、炭化ジルコニウム、炭化チタン、炭化タンタル、炭化アルミニウム）、アルミナイド、および／または他の好適な材料などの成分を含む。ゲート電極１０３は、原子層堆積（ＡＬＤ）、化学気相成長（ＣＶＤ）、湿式酸化、物理気相成長（ＰＶＤ）、リモートプラズマＣＶＤ（ＲＰＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、有機金属ＣＶＤ（ＭＯＣＶＤ）、スパッタリング、蒸着、他の好適なプロセス、および／またはその組み合わせなどの任意の好適なプロセスによって形成されることができる。
【００１７】
さまざまな実施の形態において、ゲート誘電体構造（図示されていない）は、ゲート電極１０３の下方に配置されることができる。ゲート誘電体構造は、単一層または多層構造を有してもよい。多層構造のさまざまな実施の形態において、ゲート誘電体構造は、界面層および高ｋ誘電体層を含み得る。界面層は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、他の誘電体材料、および／またはその組み合わせなどの誘電体材料を含んでよい。高ｋ誘電体層は、ＨｆＯ2、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＴａＯ、ＨｆＴｉＯ、ＨｆＺｒＯ、他の好適な高誘電体材料、および／またはその組み合わせなどの高ｋ誘電体材料を含んでよい。高ｋ（誘電率：以下でも同じ）材料は、金属酸化物、金属窒化物、金属ケイ酸塩、遷移金属酸化物、遷移金属窒化物、遷移金属ケイ酸塩、金属酸窒化物、金属アルミネート、ケイ酸ジルコニウム、アルミン酸ジルコニウム、（zirconium aluminate）、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化ジルコニウム、酸化チタン、酸化アルミニウム、二酸化ハフニウムアルミナ（hafnium dioxide-alumina；ＨｆＯ2−Ａｌ2Ｏ3）合金、他の好適な材料、および／またはその組み合わせから更に選択されてもよい。
【００１８】
Ｓ／Ｄ領域１０５ａおよび１０５ｂは、基板１０１内に形成される。Ｎ型トランジスタを製造するさまざまな実施の形態において、Ｓ／Ｄ領域１０５ａおよび１０５ｂは、ヒ素（Ａｓ）、リン（Ｐ）、他のＶ族元素、またはその任意の組み合わせなどのドーパントを有している。Ｐ型トランジスタを製造するさまざまな実施の形態において、Ｓ／Ｄ領域１０５ａおよび１０５ｂは、例えばホウ素（Ｂ）など、他のIII族元素、またはそれらの任意の組み合わせなどのドーパントを有している。Ｓ／Ｄ領域１０５ａおよび１０５ｂは、イオン注入および／または急速熱アニールプロセス（ＲＴＰ）などの任意の好適なプロセスによって形成されて、Ｓ／Ｄ領域１０５ａおよび１０５ｂを活性化させ得る。
【００１９】
エッチストップ層１０７および１１１は、炭化ケイ素（ＳｉＣ）、窒化ケイ素（ＳｉＮ）、炭窒化ケイ素（ＳｉＣＮ）、炭酸化シリコン（ＳｉＣＯ）、酸窒化ケイ素（ＳｉＯＮ）、窒化ホウ素（ＢＮ）、炭窒化ホウ素（ＢＣＮ）、酸化ケイ素に対して望ましい選択比を有する他の材料、またはその任意の組み合わせなどの少なくとも１つの材料を有してもよい。エッチストップ層１０７および１１１は、原子層堆積（ＡＬＤ）、化学気相成長（ＣＶＤ）、湿式酸化、物理気相成長（ＰＶＤ）、リモートプラズマＣＶＤ（ＲＰＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、有機金属ＣＶＤ（ＭＯＣＶＤ）、スパッタリング、蒸着、他の好適なプロセス、および／またはその組み合わせなどの任意の好適なプロセスによって形成されることができる。
【００２０】
誘電体層１０９および１２０は、例えば、高密度プラズマ（ＨＤＰ）酸化物、プラズマ強化（ＰＥ）酸化物、オルトケイ酸テトラエチル（ＴＥＯＳ）、リンケイ酸ガラス（ＰＳＧ）、ホウ素リンケイ酸ガラス（ＢＰＳＧ）、低ｋ誘電体材料、超低ｋ誘電体材料、またはその組み合わせなどの材料を含んでよい。さまざまな実施の形態において、誘電体層１０９および１２０は、例えば、高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）またはプラズマＣＶＤ（ＰＥＣＶＤ）などの化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、リモートプラズマＣＶＤ（ＲＰＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、有機金属ＣＶＤ（ＭＯＣＶＤ）、スパッタリング、蒸着、他の好適なプロセス、および／またはその組み合わせなどの任意の好適なプロセスによって形成されてもよい。さまざまな実施の形態において、誘電体層１０９および１２０は、層間誘電体（ＩＬＤ）層とも呼ばれる。
【００２１】
図１Ｂを参照すると、エッチストップ層１３０が、誘電体層１２０上に形成されることができる。エッチストップ層１３０は、下記に示すように、除去プロセス、例えば、化学機械研磨（ＣＭＰ）プロセスの際のエッチストップ層となり得る。エッチストップ層１３０は、炭化ケイ素（ＳｉＣ）、窒化ケイ素（ＳｉＮ）、炭窒化ケイ素（ＳｉＣＮ）、炭酸化シリコン（ＳｉＣＯ）、酸窒化ケイ素（ＳｉＯＮ）、窒化ホウ素（ＢＮ）、炭窒化ホウ素（ＢＣＮ）、酸化ケイ素のエッチング選択比より高いエッチング選択比を有する他の材料、またはその任意の組み合わせなどの少なくとも１つの材料を有してもよい。さまざまな実施の形態において、エッチストップ層１３０は、原子層堆積（ＡＬＤ）、化学気相成長（ＣＶＤ）、湿式酸化、物理気相成長（ＰＶＤ）、リモートプラズマＣＶＤ（ＲＰＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、有機金属ＣＶＤ（ＭＯＣＶＤ）、スパッタリング、蒸着、他の好適なプロセス、および／またはその組み合わせなどの任意の好適なプロセスによって形成されることができる。
【００２２】
図１Ｃを参照すると、誘電体層１４０が、エッチストップ層１３０上に選択的に形成されている。誘電体層１４０は、下記に示すように、除去プロセス、例えば、化学機械研磨（ＣＭＰ）プロセスの際の過剰研磨（over-polish）層となり得る。さまざまな実施の形態において、誘電体層１４０は、エッチストップ層１３０がスパッタリングプロセス、例えば、エッチングプロセスを受けることから望ましく保護し、かつエッチストップ層１３０から炭素ガス放出を防ぐことができる。また、他の実施の形態において、誘電体層１４０は、エッチストップ層１３０がスパッタリングプロセス、例えば、エッチングプロセスを受けることから望ましく保護し得る。エッチストップ層１３０の材料は、実質的に変えられることがないため、エッチおよび／またはＣＭＰプロセスに対するエッチストップ層１３０のエッチング選択比は、実質的に下がることがない。
【００２３】
２２ｎｍ技術を用いた種々の実施の形態では、エッチストップ層１３０は、約２５０Å以上の厚さに堆積され得、誘電体層１４０は、約４００Å以上の厚さに堆積され得る。誘電体層１４０は、ＣＭＰプロセス用に所望の過剰研磨マージン（margin）を提供し得る。他の実施の形態において、エッチストップ層１３０自体が、ＣＭＰプロセス用に所望の過剰研磨マージンを提供し得る。例えば、エッチストップ層１３０が約５５０Å以上の厚さに堆積された場合、誘電体層１４０は、必要でなくなる。
【００２４】
さまざまな実施の形態において、誘電体層１４０は、例えば、高密度プラズマ（ＨＤＰ）酸化物、プラズマ強化（ＰＥ）酸化物、オルトケイ酸テトラエチル（ＴＥＯＳ）、リンケイ酸ガラス（ＰＳＧ）、ホウ素リンケイ酸ガラス（ＢＰＳＧ）、低ｋ誘電体材料、超低ｋ誘電体材料、またはその組み合わせなどの材料を含んでよい。さまざまな実施の形態において、誘電体層１４０は、例えば、高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）またはプラズマＣＶＤ（ＰＥＣＶＤ）の化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、リモートプラズマＣＶＤ（ＲＰＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、有機金属ＣＶＤ（ＭＯＣＶＤ）、スパッタリング、蒸着、他の好適なプロセス、および／またはその組み合わせなどの任意の好適なプロセスによって形成されることができる。
【００２５】
図１Ｄを参照すると、エッチプロセスは、エッチストップ層１０７、１１１、および１３０、並びに誘電体層１０９、１２０、および１４０の一部を除去して、少なくとも１つの開口、例えば、コンタクト穴１４５ａおよび１４５ｂを形成する。コンタクト穴１４５ａおよび１４５ｂは、エッチストップ層１０７ａ、１１１ａ、および１３０ａ、並びに誘電体層１０９ａ、１２０ａ、および１４０ａを貫通して形成される。コンタクト穴１４５ａおよび１４５ｂは、Ｓ／Ｄ領域１０５ａおよび１０５ｂの少なくとも表面の部分をそれぞれ露出している。
【００２６】
さまざまな実施の形態において、ケイ化物構造（図示されていない）がＳ／Ｄ領域１０５ａおよび１０５ｂの露出した表面上に形成され得る。ケイ化物構造は、ニッケルシリサイド（ＮｉＳｉ）、ケイ化ニッケル−白金（ＮｉＰｔＳｉ）、ケイ化ニッケル−白金−ゲルマニウム（ＮｉＰｔＧｅＳｉ）、ケイ化ニッケル−ゲルマニウム（ＮｉＧｅＳｉ）、ケイ化イットリウム（ＹｂＳｉ）、ケイ化白金（ＰｔＳｉ）、ケイ化イリジウム（ＩｒＳｉ）、ケイ化エルビウム（ＥｒＳｉ）、ケイ化コバルト（ＣｏＳｉ）、他の好適な材料、および／またはその組み合わせなどの材料を含んでよい。
【００２７】
図１Ｅを参照すると、金属材料１５０が、コンタクト穴１４５ａおよび１４５ｂ内、および誘電体層１４０ａ上に形成される。さまざまな実施の形態において、金属材料１５０は、タングステン、アルミニウム、銅、チタン、タンタル、窒化チタン、窒化タンタル、ケイ化ニッケル、ケイ化コバルト、他の好適な導電材料、および／またはその組み合わせなどの材料を含んでよい。金属材料１５０は、例えば、ＣＶＤ、ＡＬＤ、ＰＶＤ、および／または好適なプロセスによって、金属材料を誘電体層１４０ａ上に堆積することで形成され得る。
【００２８】
図１Ｆを参照すると、除去プロセス１５５、例えば、ＣＭＰプロセスは、エッチストップ層１３０ａ上の金属材料１５０の一部および誘電体層１４０ａ（図１Ｅに図示されている）を除去して、金属層１５０ａおよび１５０ｂを形成し得る。除去プロセス１５５は、エッチストップ層１３０ａに対する金属材料１５０の所望のエッチング選択比を有している。エッチング選択比は、５以上であり得る。さまざまな実施の形態において、除去プロセス１５５は、エッチストップ層１３０ａの一部を除去して、エッチストップ層１３０ｂを残してもよい。エッチストップ層１３０ｂの厚さは、エッチストップ層１３０ａの厚さより小さくてもよい。
【００２９】
誘電体層１４０ａを用いたさまざまな実施の形態において、誘電体層１４０ａは、除去プロセス１５５によって完全にまたは実質的に除去され得る。エッチストップ層１３０ｂは、約１５０Å以上の残っている厚さを有し得る。他の実施の形態では、エッチストップ層１３０ｂ自体が、ＣＭＰプロセス用に所望の過剰研磨マージンを提供し得る。例えば、エッチストップ層１３０（図１Ｂに図示されている）は、約５５０Å以上の厚さに堆積される。除去プロセス１５５の後、エッチストップ層１３０ｂは、約１５０Å以上の残っている厚さを有している。
【００３０】
図１Ｆを再度参照すると、エッチストップ層１３０ｂは、上面１３１ａおよび１３１ｂを有し得る。ゲート電極１０３によって生じるステップ高により、上面１３１ａおよび１３１ｂは、互いに同じ高さでない可能性がある。さまざまな実施の形態において、金属層１５０ａは、上面１３１ａおよび１３１ｂの間の界面に形成される。金属層１５０ａは、上面１３１ａと実質的に同じ高さである表面１５１ａを有している。金属層１５０ａは、上面１３１ｂと実質的に同じ高さであるもう１つの表面１５１ｂを有している。金属層１５０ｂは、上面１３１ａと実質的に同じ高さである表面１５２を有している。さまざまな実施の形態において、金属層１５０ａおよび１５０ｂは、“金属０”層と呼ばれる。
【００３１】
図１Ｇを参照すると、誘電体層１６０が、エッチストップ層１３０ｂ上に形成される。ダマシン開口１６５、例えばシングルダマシン開口またはデュアルダマシン開口は、誘電体層１６０内に形成されて金属層１５０ａの表面１５１ａを露出し得る。エッチストップ層１３０ｂは、ダマシン開口１６５を形成するエッチストップ層となり得る。エッチストップ層１３０ｂは、ビアエッチプロセスおよび／またはトレンチプロセスによって誘電体層１２０ａを窪まないように保護し、ダマシン開口１６５を形成している。ゲート電極１０３の真上の誘電体層１２０ａは、ゲート電極１０３のない領域の誘電体層１２０ａの厚さ“ｔ2”に実質的に等しい厚さ“ｔ1”を有している。
【００３２】
図１Ｈを参照すると、ダマシン構造１７０、例えば、シングルダマシン構造またはデュアルダマシン構造は、ダマシン開口１６５内に形成され、金属層１５０ａに接触している。さまざまな実施の形態において、ダマシン構造１７０のエッジ（ｅｄｇｅ）１７０ａは、上面１３１ａに実質的に垂直な方向で、ゲート電極１０３のエッジ１０３ａと実質的に位置合わせされている。デュアルダマシン構造を形成する実施の形態では、ダマシン構造１７０は、ビアプラグおよび金属配線を含んでいる。ビアプラグは、“ビア０”層と呼ばれ、金属配線は“金属１”層と呼ばれる。
【００３３】
さまざまな実施の形態において、ダマシン構造１７０は、タングステン、アルミニウム、銅、チタン、タンタル、窒化チタン、窒化タンタル、ケイ化ニッケル、ケイ化コバルト、他の好適な導電材料、および／またはその組み合わせなどの材料を含んでよい。ダマシン構造１７０は、例えば、ＣＶＤ、ＡＬＤ、ＰＶＤ、および／または好適な除去プロセス、例えばＣＭＰによって、金属材料を誘電体層１６０内に堆積することで形成されることができる。
【００３４】
さまざまな実施の形態において、付加的な誘電材料、ビアプラグ、金属領域、および／または金属配線が相互接続用に誘電体層１６０上に形成される。ビアプラグ、金属領域、および／または金属配線は、タングステン、アルミニウム、銅、チタン、タンタル、窒化チタン、窒化タンタル、ケイ化ニッケル、ケイ化コバルト、他の好適な導電材料、および／またはその組み合わせなどの材料を含んでよい。ビアプラグ、金属領域、および／または金属配線は、堆積、フォトリソグラフィー、およびエッチングプロセス、および／またはその組み合わせなどの任意の好適なプロセスによって形成される。
【００３５】
図２は、基板上に配置された例示的な集積回路を含む装置を示す概略図である。図２では、装置２００は、基板２０１上に配置された集積回路２０２を含んでいる。基板２０１は、プリント回路板（ＰＣＢ）、プリント配線板、および／または集積回路を搭載（ｃａｒｒｙｉｎｇ）できる他のキャリアでもよい。集積回路２０２は、図１Ａ〜１Ｈに関連して上述の方法によって製造される構造を含み得る。集積回路２０２は、基板２０１と電気的に接続されている。さまざまな実施の形態において、集積回路２０２は、バンプ２０５によって基板２０１と電気的に接続されることができる。他の実施の形態では、集積回路２０２は、ワイヤボンディングによって基板２０１と電気的に接続されることができる。装置２００は、コンピュータ、無線通信デバイス、コンピュータ周辺機器、娯楽機器などの一部であることができる。
【００３６】
さまざまな実施の形態において、集積回路２０２を含む装置２００は、単一のＩＣ、いわゆる装置オンチップ（ＳＯＣ）または集積回路装置（system on integrated circuit；ＳＯＩＣ）に全装置を提供し得る。これらのＳＯＣデバイスは、単一の集積回路に、例えば、携帯電話、ＰＤＡ、デジタルＶＣＲ、デジタルカムコーダー、デジタルカメラ、ＭＰ３プレーヤーなどを実行するために必要な全ての回路を提供し得る。
【００３７】
以上、当業者が本開示の態様をより理解できるように幾つかの実施の形態特徴を概説した。当業者は、本開示を、ここで採用された実施の形態の、同じ目的を実行し実行しおよび／または同じ利点を達成するために他のプロセスおよび構造を設計または改変するための基礎として、容易に使用できることが分かる。本開示の精神および範囲を逸脱しない限りにおいては、当業者であればそのような等価な構成を達成することが可能であり、当業者は、本開示の精神および範囲を逸脱せずに、ここで種々の変更、代替、および改変をするだろう。
【特許請求の範囲】
【請求項１】
集積回路を製造する方法であって、前記方法は、
トランジスタのゲート電極上に第１の誘電体層を形成するステップ、
前記第１の誘電体層上にエッチストップ層を形成するステップ、
前記第１の誘電体層および前記エッチストップ層を貫通する開口を形成するステップ、
前記トランジスタのソース／ドレイン（Ｓ／Ｄ）領域を露出させるステップ、
前記開口内に、前記エッチストップ層の第１の上面と少なくとも部分的に実質的に同じ高さである表面を有する金属層を形成して、前記トランジスタの前記ソース／ドレイン領域に接触するステップ、および
前記金属層と接合したダマシン構造を形成するステップを含む方法。
【請求項２】
前記エッチストップ層は、約５５０Å以上の厚さに堆積され、かつ前記開口内に前記金属層を形成するステップは、
前記開口内に、かつ前記エッチストップ層上に金属材料を形成するステップ、および
前記エッチストップ層上の前記金属材料の一部および前記エッチストップ層の一部を除去し、前記金属層を得るステップを含み、
前記除去は、前記エッチストップ層に対する前記金属材料の約５以上のエッチング選択比を有し、前記エッチストップ層は、約１５０Å以上の残っている厚さを有する請求項１記載の方法。
【請求項３】
前記エッチストップ層上に第２の誘電体層を形成するステップ、および
前記第２の誘電体層を貫通して前記開口を形成するステップを更に含む請求項１記載の方法。
【請求項４】
前記エッチストップ層は、約２５０Å以上の厚さに堆積され、かつ前記開口内に前記金属層を形成するステップは、
前記開口内に、かつ前記第２の誘電体層上に金属材料を形成するステップ、および
前記第２の誘電体層上の前記金属材料の一部および前記第２の誘電体層の少なくとも一部を除去し、前記金属層を得るステップを含み、
前記除去は、前記エッチストップ層に対する前記金属材料の約５以上のエッチング選択比を有する請求項３記載の方法。
【請求項５】
前記エッチストップ層は、第２の上面を更に有し、前記第１の上面は、前記第２の上面と同じ高さでなく、かつ前記金属層は、前記第１の上面および前記第２の上面の界面に形成され、前記ダマシン構造を形成するステップは、
前記エッチストップ層上の第３の誘電体層にダマシン開口を形成し、さらに前記エッチストップ層を用いて前記第３の誘電体層を保護するステップ、および
前記ダマシン開口に前記ダマシン構造を形成するステップを含む請求項１記載の方法。
【請求項６】
集積回路を製造する方法であって、前記方法は、
トランジスタのゲート電極上に第１の誘電体層を形成するステップ、
前記第１の誘電体層上にエッチストップ層を形成するステップ、
前記エッチストップ層上に第２の誘電体層を形成するステップ、
前記第２の誘電体層、前記エッチストップ層、および前記第１の誘電体層を貫通する開口を形成し、前記トランジスタのソース／ドレイン（Ｓ／Ｄ）領域を露出するステップ、
前記開口内に、かつ前記第２の誘電体層上に金属材料を形成するステップ、
前記第２の誘電体上の前記金属材料の一部および前記第２の誘電体層の少なくとも一部を除去し、前記開口内の金属層を得るステップ、および
前記金属層と接合したダマシン構造を形成するステップを含む方法。
【請求項７】
前記金属層は、前記トランジスタの前記ソース／ドレイン領域に接合され、前記金属層は、前記エッチストップ層の第１の上面と少なくとも部分的に実質的に同じ高さである、少なくとも１つの表面を有し、かつ
前記エッチストップ層は、約２５０Å以上の厚さに堆積され、前記除去は、前記エッチストップ層に対する前記金属材料の約５以上のエッチング選択比を有し、かつ
前記ダマシン構造を形成するステップは、
前記エッチストップ層上の第３の誘電体層にダマシン開口を形成し、さらに前記エッチストップ層を用いて前記第３の誘電体層を保護するステップ、および
前記ダマシン開口に前記ダマシン構造を形成するステップを含む請求項６記載の方法。
【請求項８】
集積回路であって、
トランジスタのゲート電極上に堆積された誘電体層、
前記誘電体層上に堆積されたエッチストップ層、
前記誘電体層および前記エッチストップ層を貫通して延伸し、かつ前記トランジスタのソース／ドレイン（Ｓ／Ｄ）領域に接触し、前記エッチストップ層の第１の上面と少なくとも部分的に実質的に同じ高さである少なくとも１つの表面を有する金属層、および
前記金属層と接合したダマシン構造を含む集積回路。
【請求項９】
前記エッチストップ層は、第２の上面を更に有し、前記第１の上面は、前記第２の上面と同じ高さでなく、かつ前記金属層は、前記第１の表面および前記第２の表面の界面に形成される請求項８記載の集積回路。
【請求項１０】
前記ゲート電極のエッジは、前記ダマシン構造のエッジと実質的に同じレベルであり、かつ
前記ゲート電極の真上の前記誘電体層の厚さは、前記ゲート電極のない領域の前記誘電体層の厚さと実質的に等しい請求項８記載の集積回路。
【請求項１】
集積回路を製造する方法であって、前記方法は、
トランジスタのゲート電極上に第１の誘電体層を形成するステップ、
前記第１の誘電体層上にエッチストップ層を形成するステップ、
前記第１の誘電体層および前記エッチストップ層を貫通する開口を形成するステップ、
前記トランジスタのソース／ドレイン（Ｓ／Ｄ）領域を露出させるステップ、
前記開口内に、前記エッチストップ層の第１の上面と少なくとも部分的に実質的に同じ高さである表面を有する金属層を形成して、前記トランジスタの前記ソース／ドレイン領域に接触するステップ、および
前記金属層と接合したダマシン構造を形成するステップを含む方法。
【請求項２】
前記エッチストップ層は、約５５０Å以上の厚さに堆積され、かつ前記開口内に前記金属層を形成するステップは、
前記開口内に、かつ前記エッチストップ層上に金属材料を形成するステップ、および
前記エッチストップ層上の前記金属材料の一部および前記エッチストップ層の一部を除去し、前記金属層を得るステップを含み、
前記除去は、前記エッチストップ層に対する前記金属材料の約５以上のエッチング選択比を有し、前記エッチストップ層は、約１５０Å以上の残っている厚さを有する請求項１記載の方法。
【請求項３】
前記エッチストップ層上に第２の誘電体層を形成するステップ、および
前記第２の誘電体層を貫通して前記開口を形成するステップを更に含む請求項１記載の方法。
【請求項４】
前記エッチストップ層は、約２５０Å以上の厚さに堆積され、かつ前記開口内に前記金属層を形成するステップは、
前記開口内に、かつ前記第２の誘電体層上に金属材料を形成するステップ、および
前記第２の誘電体層上の前記金属材料の一部および前記第２の誘電体層の少なくとも一部を除去し、前記金属層を得るステップを含み、
前記除去は、前記エッチストップ層に対する前記金属材料の約５以上のエッチング選択比を有する請求項３記載の方法。
【請求項５】
前記エッチストップ層は、第２の上面を更に有し、前記第１の上面は、前記第２の上面と同じ高さでなく、かつ前記金属層は、前記第１の上面および前記第２の上面の界面に形成され、前記ダマシン構造を形成するステップは、
前記エッチストップ層上の第３の誘電体層にダマシン開口を形成し、さらに前記エッチストップ層を用いて前記第３の誘電体層を保護するステップ、および
前記ダマシン開口に前記ダマシン構造を形成するステップを含む請求項１記載の方法。
【請求項６】
集積回路を製造する方法であって、前記方法は、
トランジスタのゲート電極上に第１の誘電体層を形成するステップ、
前記第１の誘電体層上にエッチストップ層を形成するステップ、
前記エッチストップ層上に第２の誘電体層を形成するステップ、
前記第２の誘電体層、前記エッチストップ層、および前記第１の誘電体層を貫通する開口を形成し、前記トランジスタのソース／ドレイン（Ｓ／Ｄ）領域を露出するステップ、
前記開口内に、かつ前記第２の誘電体層上に金属材料を形成するステップ、
前記第２の誘電体上の前記金属材料の一部および前記第２の誘電体層の少なくとも一部を除去し、前記開口内の金属層を得るステップ、および
前記金属層と接合したダマシン構造を形成するステップを含む方法。
【請求項７】
前記金属層は、前記トランジスタの前記ソース／ドレイン領域に接合され、前記金属層は、前記エッチストップ層の第１の上面と少なくとも部分的に実質的に同じ高さである、少なくとも１つの表面を有し、かつ
前記エッチストップ層は、約２５０Å以上の厚さに堆積され、前記除去は、前記エッチストップ層に対する前記金属材料の約５以上のエッチング選択比を有し、かつ
前記ダマシン構造を形成するステップは、
前記エッチストップ層上の第３の誘電体層にダマシン開口を形成し、さらに前記エッチストップ層を用いて前記第３の誘電体層を保護するステップ、および
前記ダマシン開口に前記ダマシン構造を形成するステップを含む請求項６記載の方法。
【請求項８】
集積回路であって、
トランジスタのゲート電極上に堆積された誘電体層、
前記誘電体層上に堆積されたエッチストップ層、
前記誘電体層および前記エッチストップ層を貫通して延伸し、かつ前記トランジスタのソース／ドレイン（Ｓ／Ｄ）領域に接触し、前記エッチストップ層の第１の上面と少なくとも部分的に実質的に同じ高さである少なくとも１つの表面を有する金属層、および
前記金属層と接合したダマシン構造を含む集積回路。
【請求項９】
前記エッチストップ層は、第２の上面を更に有し、前記第１の上面は、前記第２の上面と同じ高さでなく、かつ前記金属層は、前記第１の表面および前記第２の表面の界面に形成される請求項８記載の集積回路。
【請求項１０】
前記ゲート電極のエッジは、前記ダマシン構造のエッジと実質的に同じレベルであり、かつ
前記ゲート電極の真上の前記誘電体層の厚さは、前記ゲート電極のない領域の前記誘電体層の厚さと実質的に等しい請求項８記載の集積回路。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図２】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図２】
【公開番号】特開２０１１−１０１０２０（Ｐ２０１１−１０１０２０Ａ）
【公開日】平成２３年５月１９日（２０１１．５．１９）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１０−２５０２５４（Ｐ２０１０−２５０２５４）
【出願日】平成２２年１１月８日（２０１０．１１．８）
【出願人】（５００２６２０３８）台湾積體電路製造股▲ふん▼有限公司 (198)
【氏名又は名称原語表記】Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ．
【住所又は居所原語表記】８，Ｌｉ−Ｈｓｉｎ Ｒｄ．６，Ｈｓｉｎｃｈｕ Ｓｃｉｅｎｃｅ Ｐａｒｋ，Ｈｓｉｎｃｈｕ，Ｔａｉｗａｎ ３００−７７，Ｒ．Ｏ．Ｃ．
【Ｆターム（参考）】
【公開日】平成２３年５月１９日（２０１１．５．１９）
【国際特許分類】
【出願番号】特願２０１０−２５０２５４（Ｐ２０１０−２５０２５４）
【出願日】平成２２年１１月８日（２０１０．１１．８）
【出願人】（５００２６２０３８）台湾積體電路製造股▲ふん▼有限公司 (198)
【氏名又は名称原語表記】Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ．
【住所又は居所原語表記】８，Ｌｉ−Ｈｓｉｎ Ｒｄ．６，Ｈｓｉｎｃｈｕ Ｓｃｉｅｎｃｅ Ｐａｒｋ，Ｈｓｉｎｃｈｕ，Ｔａｉｗａｎ ３００−７７，Ｒ．Ｏ．Ｃ．
【Ｆターム（参考）】
[ Back to top ]