集積型薄膜光起電力素子及びその製造方法
【課題】集積型薄膜光起電力素子及びその製造方法を提供する。
【解決手段】 集積型薄膜光起電力素子は、複数のトレンチが形成された基板と、前記トレンチそれぞれの内部の一基線から前記トレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面領域上に形成された第1半導体物質層と、及び前記トレンチそれぞれの内部の前記第1半導体物質層上の一基線から前記トレンチそれぞれの他側面及び前記他側面から続く前記基板の突出面領域上に形成された第2半導体物質層であって、前記トレンチそれぞれの内部で前記第1半導体物質層と一部が重なった前記第2半導体物質層と、を含む。
【解決手段】 集積型薄膜光起電力素子は、複数のトレンチが形成された基板と、前記トレンチそれぞれの内部の一基線から前記トレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面領域上に形成された第1半導体物質層と、及び前記トレンチそれぞれの内部の前記第1半導体物質層上の一基線から前記トレンチそれぞれの他側面及び前記他側面から続く前記基板の突出面領域上に形成された第2半導体物質層であって、前記トレンチそれぞれの内部で前記第1半導体物質層と一部が重なった前記第2半導体物質層と、を含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、集積型薄膜光起電力素子及びその製造方法に関するものである。
【背景技術】
【0002】
光起電力素子は、太陽光エネルギーを直接電気エネルギーに変換させる素子であり、これに使用される材料によって大きくシリコン系、化合物系、有機物系に分類されることができる。
【0003】
シリコン系光起電力素子は、半導体の相(phase)によって細部的に単結晶シリコン(single crystalline silicon:c-Si)、多結晶シリコン(polycrystalline silicon:poly-Si)、非晶質シリコン(amorphous silicon:a-Si:H)光起電力素子に分類される。
【0004】
また、光起電力素子は、半導体の厚さによってバルク(bulk)型光起電力素子と薄膜(thin film)型光起電力素子に分類されるが、薄膜型光起電力素子は厚さが数10μmないし数μm以下である光電変換物質層を含む。シリコン系光起電力素子で単結晶及び多結晶シリコン系の光起電力素子はバルク型に属して、非晶質シリコン光起電力素子は薄膜型に属する。
【0005】
一方、化合物系光起電力素子はIII-V族のGaAs(Gallium Arsenide)とInP(Indium Phosphide)などのバルク型とII-VI族のCdTe(Cadmium Telluride)及びI-III-VI族のCulnSe2(CIS:Copper Indium Diselenide)などの薄膜型に分類されて、有機物系光起電力素子は大きく有機分子型と有機無機複合型がある。この外に、色素増感型光起電力素子があり、これらすべてが薄膜型に属する。
【0006】
このように多くの種類の光起電力素子のうちでエネルギー変換効率が高くて、製造費用が相対的に安いバルク型シリコン光起電力素子が主に地上電力用として幅広く活用されて来ている。しかし、最近はバルク型シリコン系光起電力素子の需要が急増することによって原料の不足現象で価格が上昇しようとする傾向にある。
【0007】
これによって高いエネルギー変換効率の光起電力素子を簡単で安く量産することができる集積型薄膜光起電力素子の製造方法が切実に要求されている。特に、バルク型シリコン太陽電池は、製造コストで基板が占める比重が非常に大きいために基板を薄膜化する研究が活発に進行されている。一方では、シリコン基板自体を全く使わずに、ガラスまたはステンレススチールのような安い基板上に多結晶または単結晶シリコン薄膜を形成して、高効率の集積化された多結晶または結晶質シリコン薄膜光起電力素子を作ろうとする研究が最近活発に進行されている。また、バルク型III-V族光起電力素子の場合にも安い基板の上に高効率の薄膜型光起電力素子を形成する研究が進行されている。そして、CIGS集積型薄膜光起電力素子の場合にもポリマーやステンレススチール、モリブデンなどのフレキシブルな基板を使用して素子を製作することで低価格化を実現しようと努力している。併せて、多様な応用のためにフレキシブルな透過型集積型薄膜光起電力素子の製造方法も切実に要求されている。透過型集積型薄膜光起電力素子である場合には、光が入射する方と反対になる側、すなわち、光起電力素子裏面の色相が多様に要求されている。また、多様な応用に応じるために限定された面積の基板の上で任意の出力電圧を出すことができる集積型または透過型集積型薄膜光起電力素子が要求されている。
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明の目的は、安価で簡単に製造することができる集積型薄膜光起電力素子及びその製造方法を提供することにある。
【0009】
本発明の他の目的は、単位セルの無効領域を減少させてエネルギー変換効率を高めることができる集積型薄膜光起電力素子及びその製造方法を提供することにある。
【0010】
本発明のまた他の目的は、レーザースクライビング工程やプラズマ蝕刻工程なしに集積型薄膜光起電力素子及びその製造方法を提供することにある。
【0011】
本発明のまた他の目的は、レーザースクライビング工程やプラズマ蝕刻工程なしにフレキシブルな集積型薄膜光起電力素子及びその製造方法を提供することにある。
【0012】
本発明のまた他の目的は、レーザースクライビング工程やプラズマ蝕刻工程なしにフレキシブルな透過型集積型薄膜光起電力素子及びその製造方法を提供することにある。
【0013】
本発明のまた他の目的は、任意の裏面色相を有する透過型集積型薄膜光起電力素子及びその製造方法を提供することにある。
【0014】
本発明のまた他の目的は、限定された面積の基板の上で任意の出力電圧を有する集積型または透過型集積型薄膜光起電力素子及びその製造方法を提供することにある。
【0015】
本発明が達成しようとする技術的課題らは、以上で言及した技術的課題等に制限されず、言及されなかったまた他の技術的課題等は下の記載から本発明が属する技術分野で通常の知識を有した者に明確に理解されることができるであろう。
【課題を解決するための手段】
【0016】
本発明の集積型薄膜光起電力素子の製造方法は、基板に複数のトレンチを形成する段階と、前記トレンチそれぞれの内部の一基線から前記トレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面領域上に第1半導体物質層を形成する段階、及び前記トレンチそれぞれの内部の前記第1半導体物質層上の一基線から前記それぞれのトレンチの他側面及び前記他側面から続く前記基板(a resultant substrate)の突出面領域上に第2半導体物質層を形成し、前記トレンチそれぞれの内部で前記第1半導体物質層と前記第2半導体物質層の一部が重なるように、前記第2半導体物質層を形成する段階と、を含む。
【0017】
本発明の集積型薄膜光起電力素子は、複数のトレンチが形成された基板と、前記トレンチそれぞれの内部の第1基線から前記トレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面領域上に形成された第1半導体物質層、及び前記トレンチそれぞれの内部の前記第1半導体物質層上の第2基線から前記それぞれのトレンチの他側面及び前記他側面から続く前記基板の突出面領域上に形成された第2半導体物質層であって、前記トレンチそれぞれの内部で前記第1半導体物質層と一部が重なった前記第2半導体物質層と、を含む。
【発明の効果】
【0018】
本発明は、安価で簡単に製造することができる集積型薄膜光起電力素子及びその製造方法を提供する。
【0019】
本発明は、単位セルの無効領域を減少させてエネルギー変換効率を高めることができる集積型薄膜光起電力素子及びその製造方法を提供する。
【0020】
本発明は、レーザースクライビング工程やプラズマ蝕刻工程なしに集積型薄膜光起電力素子及びその製造方法を提供する。
【0021】
本発明は、レーザースクライビング工程やプラズマ蝕刻工程なしにフレキシブルな集積型薄膜光起電力素子及びその製造方法を提供する。
【0022】
本発明は、レーザースクライビング工程やプラズマ蝕刻工程なしにフレキシブルな透過型集積型薄膜光起電力素子及びその製造方法を提供する。
【0023】
本発明は、任意の裏面色相を有する透過型集積型薄膜光起電力素子及びその製造方法を提供する。
【0024】
本発明は、限定された面積の基板の上で任意の出力電圧を有する集積型または透過型集積型薄膜光起電力素子及びその製造方法を提供する。
【図面の簡単な説明】
【0025】
【図1】本発明の実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図2A】本発明の第1実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図2B】本発明の第1実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図2C】本発明の第1実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図2D】本発明の第1実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図2E】本発明の第1実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図2F】本発明の第1実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図2G】本発明の第1実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図3A】本発明の第2実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図3B】本発明の第2実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図3C】本発明の第2実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図3D】本発明の第2実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図3E】本発明の第2実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図3F】本発明の第2実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図4A】本発明の第3実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図4B】本発明の第3実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図4C】本発明の第3実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図4D】本発明の第3実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図4E】本発明の第3実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図4F】本発明の第3実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図4G】本発明の第3実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【発明を実施するための形態】
【0026】
次に、図面を参照して本発明の実施例による集積型薄膜光起電力素子の製造方法について詳しく説明する。
【0027】
図1は、本発明の実施例による集積型薄膜光起電力素子の製造方法を示す。
【0028】
複数のトレンチが形成された基板が設けられる(S110)。前記トレンチそれぞれの内部の一基線からトレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面領域上に第1半導体物質層が形成される(S120)。前記第1半導体物質は不純物が添加された第1外因性(extrinsic)半導体物質であることがある。
【0029】
前記トレンチそれぞれの内部の前記第1半導体物質層上の一基線から前記トレンチそれぞれの他側面及び前記他側面から続く前記基板の突出面領域上に第2半導体物質層を形成して、前記トレンチそれぞれの内部で前記第1半導体物質層の一部が重なるように、前記第2半導体物質層が形成される(S130)。前記第2半導体物質は不純物が添加された第2外因性半導体物質であることがある。
【0030】
一般に、不純物がドーピング(doping)された外因性半導体物質の抵抗は、不純物が添加されない真性(intrinsic)半導体物質の抵抗より小さい。そして、ドーピング量を大幅に増加させて活性化させれば、抵抗が充分に小さくできるので、電極の役割を遂行することができる。
【0031】
次に、半導体物質がシリコンである場合について本発明の実施例を、図面を参照して詳しく説明する。しかし、シリコン以外の他の半導体物質の場合にも以後に説明される実施例に共通して適用することができる。
[第1実施例]
図2Aないし図2Gは、本発明の第1実施例による集積型薄膜光起電力素子の製造方法を示す。
【0032】
図2Aに示されるように、トレンチ101が形成された基板100が設けられる。基板100は、光の透過率が優れた透明絶縁性材質や不透明絶縁性材質または透明導電性材質または不透明導電性材質を使用することが好ましい。例えば、透明絶縁性材質を使用する場合基板100は、ソーダ石灰ガラスや強化ガラスなどのようなガラス基板、透明プラスチック基板または透明ナノ複合体(nano composite)基板のうち一つであってもよい。ナノ複合体は、母相(matrix、連続相)の内にナノ粒子が分散相を成して分散している系である。母相は有機溶剤、プラスチック、金属またはセラミックスであることができるし、ナノ粒子はプラスチック、金属またはセラミックスであることができる。母相が有機溶剤である場合、熱処理によって有機溶剤が消えてナノ粒子だけが残ることができる。また、不透明絶縁性材質を使用する場合、基板100はセラミックス、不透明プラスチック、または不透明ナノ複合体基板中の一つであってもよい。そして、透明導電性材質を使用する場合基板100は、透明導電性ポリマーであってもよい。不透明導電性材質を使用する場合、基板100はステンレススチール、アルミニウム、銅、タングステン、モリブデン、ニッケル、クロム基板中の一つであってもよい。基板100が透明または不透明導電性材質である場合絶縁膜を基板100の全表面にコーティングしなければならない。透過型集積型薄膜光起電力素子製作のために基板に貫通穴を開ける場合には貫通穴の壁面を含んだ全表面に絶縁膜をコーティングしなければならない。この場合に、透過型集積型薄膜光起電力素子の裏面にはスプレー(spray)、プリンティング(printing)、ペインティング(painting)などの方法で所望の色相でコーティングすることができる。
【0033】
トレンチ101は、透明導電性物質または不透明導電性物質またはガラスやプラスチックまたはナノ複合体物質、セラミックス物質などを溶融させたものなどを使用して基板製造工程を経る時、基板が固まる前にプレス(press)加工やエンボス(embossing)加工でストライプ(stripe)の形態に形成することができる。それだけでなく、前記物質らで製造された基板らをホットプレス(hot-press)加工やホットエンボス(hot-embossing)加工を使用して、複数のトレンチ101を形成することができる。
【0034】
基板100は、透明絶縁性物質または不透明絶縁性物質または透明導電性物質または不透明導電性物質にコーティングされたセラミックスまたはプラスチックまたはナノ複合体材質の薄膜を含むことができるし、この場合、ホットプレス加工またはホットエンボス加工を使用して、セラミックスまたはプラスチックまたはナノ複合体材質の薄膜に複数のトレンチを形成することができる。併せて、透明絶縁性物質または不透明絶縁性物質または透明導電性物質または不透明導電性物質上にセラミックスまたはプラスチックまたはナノ複合体材質の薄膜がコーティングされる過程でプレス加工またはエンボス加工を使用してセラミックスまたはプラスチックまたはナノ複合体材質の薄膜に複数のトレンチを形成することもできる。この時、プラスチックまたはナノ複合体材質は、熱硬化性またはUV硬化性材質を含むことができる。ガラス上にコーティングされたプラスチックまたはナノ複合体材質の薄膜にトレンチが形成されるので、ガラスに直接トレンチを形成する場合よりトレンチを容易に形成することができる。
【0035】
トレンチ101は、プレス加工、エンボス加工、ホットプレス加工またはホットエンボス加工だけではなく、湿式蝕刻、乾式蝕刻、研削または切削のような機械的加工またはレーザースクライビングのような光学的加工のうちいずれか一つの方法を通じて形成することもできる。
【0036】
上述の基板の材質及びトレンチ形成方法は、以後に説明される実施例に共通に適用されることができる。
【0037】
図2Bに示されるように、トレンチ101の底面一部、一側面及び隣接したトレンチ101との間の領域に第1外因性多結晶シリコン層110が形成される。第1真性シリコン物質が第1不純物雰囲気でまたは第1不純物と共に一側から基板100に対して角度θ1でななめに放出(OD1)されるか、または第1外因性半導体物質が一側から基板100に対して角度θ1でななめに放出(OD1)される。そして、第1外因性半導体物質が基板100上に蒸着される過程や蒸着された後にSPC(Solid Phase Crystalization)、またはMIC(Metal Induced Crystalization)、JIC(Joule Induced Crystalization)、電子ビーム(electron beam)、イオンクラスタビーム(ion cluster beam:ICB)、レーザービーム(laser beam)、急速熱処理(rapid thermal annealing:RTA)などのような方法で結晶化される。これによって基板100上に形成された第1外因性シリコンは第1外因性多結晶シリコン層となって、第1外因性多結晶シリコン層110が基板100上に形成される。この時、基板温度または成長条件によって基板100上に形成された第1外因性シリコンは第1外因性単結晶シリコン層として基板100上にエピタキシャル成長(epitaxial growth)することもできる。
【0038】
以下では、エピタキシャル成長された単結晶シリコンを含んで多結晶シリコンと呼ぶことにする。これによって基板100上に形成された複数のトレンチ101の底面一部分と複数のトレンチ101の他側面には第1外因性シリコンが蒸着されない。
【0039】
第1外因性多結晶シリコン層110の形成のために直進性がある蒸着方法を使用することができるし、シリコンソース(source)またはターゲット(target)で使用する電子ビーム、熱蒸着、スプレー、またはスパッタなどの直進性がある蒸着法を利用するが、これに限定されるものではない。このような蒸着方法は、以後に形成される第1中間真性シリコン層、第2中間真性シリコン層及び第2外因性多結晶シリコン層にも適用することができるし、以後の実施例にも適用することができる。
【0040】
第1外因性多結晶シリコン層110は第1不純物がドーピングされて第1極性を有する。例えば、第1不純物がIII族元素である場合第1外因性多結晶シリコン層110は、p型多結晶シリコン層であり、第1不純物がV族元素である場合第1外因性多結晶シリコン層110はn型多結晶シリコン層である。
【0041】
第1外因性多結晶シリコン層の形成後、熱処理による欠陥アニーリング(defect annealing)と水素パッシベーション(passivation)がなされることができる。
【0042】
図2Cに示されるように、第1中間真性シリコン物質が一側または一側の向かい側から基板に対して角度θ2でななめに放出(OD2)されて、第1外因性多結晶シリコン層110上に蒸着中または後に結晶化される。これによって第1中間真性多結晶シリコン層120aが第1外因性多結晶シリコン層110上に形成される。この時、第1中間真性多結晶シリコン層120aは真性シリコン物質によって形成されて、この場合に第1外因性多結晶シリコン層110の不純物が第1中間真性多結晶シリコン層120aに拡散することができる。
【0043】
これによって第1中間真性多結晶シリコン層120aの第1不純物濃度は、第1外因性多結晶シリコン層110の第1不純物濃度より小さい。第1不純物がIII族元素である場合第1外因性多結晶シリコン層110は、p+型多結晶シリコン層であり、第1中間真性多結晶シリコン層120aは、p型多結晶シリコン層を含むことができる。また、第1不純物がV族元素である場合第1外因性多結晶シリコン層110はn+型多結晶シリコン層であり、第1中間真性多結晶シリコン層120aはn型多結晶シリコン層を含むことができる。
【0044】
図2Dに示されるように、第1中間真性シリコン物質が放出された側の向かい側から第2中間真性シリコン物質が基板に対して角度θ3でななめに放出(OD3)されて、第1中間真性多結晶シリコン層120a上に蒸着中または後に結晶化される。これによって第2中間真性多結晶シリコン層120bが第1中間真性多結晶シリコン層120a上に形成される。この時、第2中間真性多結晶シリコン層120bは真性シリコン物質によって形成される。第2中間真性多結晶シリコン層120bに対しては以後に詳しく説明される。
【0045】
図2Eに示されるように、第2真性シリコン物質が第2不純物雰囲気でまたは第2不純物と共に一側の向かい側から基板100に対して角度θ4でななめに放出(OD4)されるか、または第2外因性シリコン物質が一側の向かい側から基板100に対して角度θ4にななめに放出されて、第2中間多結晶シリコン層120b上に蒸着中または後に結晶化される。これによって第2外因性多結晶シリコン層130が第2中間真性多結晶シリコン層120b上に形成される。この時、トレンチ101の間の領域らのうちで光によって起電力が生成される一つの領域、すなわち単位セル1(unit cell1:UC1)の第2外因性多結晶シリコン層130と、光によって起電力が生成される隣接した他の一つの領域、すなわち、単位セル2(unit cell2:UC2)に位置する第1外因性多結晶シリコン層110がトレンチ101内部で連結される。これによって隣接した単位セル(unit cell:UC)が電気的に直列に連結される。この時、光によって起電力が生成される領域は、それぞれの単位セル(UC1、UC2)の領域である。
【0046】
一般に、外因性多結晶シリコンの場合、真性多結晶シリコンに比べて電気抵抗が小さいので、本発明の第1実施例で第1外因性多結晶シリコン層110及び第2外因性多結晶シリコン層130は、電極の役割を遂行する。したがって、トレンチ101内部で隣接した領域らの第1外因性多結晶シリコン層110と第2外因性多結晶シリコン層130が連結されることで隣接した単位セルら(UC1、UC2)が電気的に直列に連結される。場合によっては、TCO、金属薄膜、金属グリッド、またはTCO/金属グリッドが第1外因性多結晶シリコン層110下部及び/または第2外因性多結晶シリコン層130上部に挿入されることができる。
【0047】
第1不純物がIII族元素である場合、第2不純物はV族元素であり、第1不純物がV族元素である場合、第2不純物はIII族元素である。これによって第2外因性多結晶シリコン層130の第2不純物が第2中間多結晶シリコン層120bに拡散することができるので、第2不純物がV族元素である場合第2外因性多結晶シリコン層130はn+型多結晶シリコン層であり、第2中間多結晶シリコン層120bはn型多結晶シリコン層を含むことができる。また、第2不純物がIII族元素である場合第2外因性多結晶シリコン層130はp+型多結晶シリコン層であり、第2中間多結晶シリコン層120bはp型多結晶シリコン層を含むことができる。したがって、第2中間多結晶シリコン層120bの第2不純物濃度は第2外因性多結晶シリコン層130の第2不純物濃度より小さい。
【0048】
本発明の第1実施例では、第1及び第2中間真性多結晶シリコン層120a、120bの形成過程が説明されているが、図2Gに示されるように第1及び第2中間真性多結晶シリコン層ら120a、120bの形成なしに第1外因性多結晶シリコン層110と第2外因性多結晶シリコン層層130が接触することもできる。すなわち、第1外因性多結晶シリコン層110と第2外因性多結晶シリコン層130が一つの同一な単位セルで接触してもpn接合が形成されることができる。
【0049】
この時、第1真性シリコンが第1不純物雰囲気でまたは第1不純物と共に一側から基板100に対してななめに放出されるか、または第1外因性シリコン物質が一側から基板100に対してななめに放出されて基板100上に蒸着中または後に結晶化される。これによって第1外因性多結晶シリコン層110が基板100上に形成される。この後、第2真性シリコン物質が第2不純物雰囲気でまたは第2不純物と共に一側の向かい側から基板100に対してななめに放出されるか、または第2外因性シリコン物質が前記向かい側から基板100に対してななめに放出されて、第1外因性多結晶シリコン層110上に蒸着中または後に結晶化される。これによって第2外因性多結晶シリコン層130が第1外因性多結晶シリコン層110上に形成される。
【0050】
以後に説明される第2実施例及び第3実施例でも第1及び第2中間多結晶シリコン層220a、220b、320a、320bの形成なしに第1外因性多結晶シリコン層210、310と第2外因性多結晶シリコン層230、330が接触することもできる。
【0051】
第1中間真性多結晶シリコン層120aが第1外因性多結晶シリコン層110と第2外因性多結晶シリコン層130との間に位置する場合、第1中間真性多結晶シリコン層120aは第1外因性多結晶シリコン層130の末端と第2外因性多結晶シリコン層110が接触して短絡されることを防止する。また、第1中間真性多結晶シリコン層120aは、結晶化過程で第1外因性シリコンと第2外因性シリコンが混合する可能性を阻んで広い空乏層を形成することに寄与する。第2中間真性多結晶シリコン層120bは、第2外因性多結晶シリコン層130の末端と第1外因性多結晶シリコン層110が接触して短絡されることを防止する。また、第2中間真性多結晶シリコン層120bは、結晶化過程で第1外因性シリコンと第2外因性シリコンが混合する可能性を阻んで広い空乏層を形成することに寄与する。
【0052】
第1及び第2中間真性シリコンが第1及び第2中間真性多結晶シリコン層120a、120bであり、そして、第2外因性シリコンから第2外因性多結晶シリコン層130にそれぞれ結晶化される方法は前で第1外因性多結晶シリコン層110を通じて説明したので省略する。
【0053】
また、第1実施例では第1外因性多結晶シリコン層110、第1及び第2中間真性多結晶シリコン層120a、120b及び第2外因性多結晶シリコン層130が順次に形成されたが、第1外因性シリコン、第1及び第2中間真性シリコンら及び第2外因性シリコンが形成された後同時に結晶化されて、第1外因性多結晶シリコン層110、第1及び第2中間多結晶シリコン層ら120a、120b及び第2外因性多結晶シリコン層130を同時に形成することもできる。
【0054】
また、欠陥アニーリングと水素パッシベーション工程も第1外因性多結晶シリコン層110、第1及び第2中間真性多結晶シリコン層120a、120b及び第2外因性多結晶シリコン層130が形成される度になされることができるし、第1外因性多結晶シリコン層110、第1及び第2中間真性多結晶シリコン層120a、120b及び第2外因性多結晶シリコン層130が形成された後同時になされることができる。このような特徴は、第1実施例だけではなく、次に説明される第2及び第3実施例でも適用されることができる。
【0055】
以上説明されたように第1及び第2外因性多結晶シリコン層110、130と、第1及び第2中間真性多結晶シリコン層120a、120bをすべて傾斜蒸着によって形成することができる。すなわち、本発明の実施例による集積型薄膜光起電力素子は、スクライビング工程や別途の蝕刻工程なしに単位セルら(UC1、UC2)の電気的直列連結が可能である。また、傾斜蒸着によって単位セルら(UC1、UC2)が形成されるので第1及び第2外因性多結晶シリコン層110、130と、第1及び第2中間真性多結晶シリコン層120a、120bが自己整列され別途のマスク工程が必要ない。
【0056】
このようにマスク工程、スクライビング工程または蝕刻工程なしに傾斜蒸着工程によって単位セルの形成及び単位セルらの電気的直列連結が可能であるので、集積型薄膜光起電力素子が安価で簡単に製造されることができる。
【0057】
また、数ないし数十μmの狭い一つのトレンチ101内部で隣接した単位セルら(UC1、UC2)の電気的直列連結が可能であるので、光を光起電力に変換することができない無効領域(non effective area:NEA)が減って、集積型薄膜光起電力素子のエネルギー変換効率は増加する。併せて、第1外因性多結晶シリコン層110及び第2外因性多結晶シリコン層130が電極の役割まで遂行するので別途の電極層を形成しなくても良いので、製造工程が簡単になって製造原価が減る。
【0058】
一方、図2Fに示すように、第2外因性多結晶シリコン層130の一部領域上に第2外因性多結晶シリコン層130より電気抵抗が小さな補助電極層140が形成される。第2外因性多結晶シリコン層130は、金属電極に比べて電気抵抗が相対的に大きくなる可能性がある。したがって、単位セルら(UC1、UC2)それぞれの幅が増加するほど第2外因性多結晶シリコン層130の幅も増加して第2外因性多結晶シリコン層130の電気抵抗も増加する。このように第2外因性多結晶シリコン層130の電気抵抗が増加すれば、光起電力素子の光電変換効率が落ちる。ここで、単位セル(UC1、UC2)領域は、光によって起電力が生成される一つの独立された領域である。
【0059】
特に、光起電力素子の基板100の面積は一定であるので、効率を高めるためには基板100の全体面積に対して光起電力が生成されない無効領域の比を減らして、電流が生成される有効領域の比を増加させなければならない。基板100全体面積に対する有効領域の比を増やすためには単位セル(UC1、UC2)領域の幅が増加しなければならない。
【0060】
第2外因性多結晶シリコン層130より電気抵抗が小さな補助電極層140が形成されれば、第2外因性多結晶シリコン層130の電気抵抗による光起電力素子の効率低下を相殺することができる。それだけでなく、単位セル(UC1、UC2)領域の幅が単位セル(UC1、UC2)の効率低下なしに増加することができるので、集積化された光起電力素子、すなわち、モジュールの有効領域の増加によりモジュールの出力を増加することができる。
【0061】
このように有効領域の増加と関係なく光起電力素子の効率を保障することができるので、基板100上に形成された単位セル(UC1、UC2)の個数の変化が容易である。例えば、基板100の幅が80cmであり、第2外因性多結晶シリコン層130の電気抵抗を考慮して単位セル(UC1、UC2、---)の幅を最大2mmにする場合、基板100には最小400個の単位セル(UC1、UC2)を形成することができる。そして、400個の単位セルら(UC1、UC2)はお互いに電気的に直列に連結される。また、一つの単位セル(UC1、UC2、---)から0.6Vの電圧が生成される場合80cmの基板100上に形成された集積化された光起電力素子は最小240Vを供給することができる。
【0062】
補助電極層140が第2外因性多結晶シリコン層130と接触するように形成される場合、単位セル(UC1、UC2)領域の幅に関わらず光起電力素子の効率が保障されるので、基板100上に形成されることができる単位セルの個数も容易に変更することができる。すなわち、補助電極層140は光起電力素子の電圧供給能力を柔軟にすることができる。
【0063】
このような補助電極層140の機能は、第1実施例だけではなく以後に説明される残りの実施例らにも適用される。
【0064】
本発明の第1実施例で補助電極層140は、アルミニウム(Al)、銅(Cu)、金(Au)、銀(Ag)、亜鉛(Zn)、タングステン(W)、ニッケル(Ni)またはクロム(Cr)のうち少なくとも一つを含むことができる。また、補助電極層140は金属マスク(metal mask)を利用した熱蒸着法やインクジェット(ink jet)、ジェットスプレー(jet spray)、スクリーン印刷(screen printing)、ナノインプリント(nano imprint)またはスタンピング(stamping)のうちでいずれか一つの方法を利用して形成されることができる。
【0065】
また、隣接した単位セルをトレンチ内部で電気的に直列に連結するために第1及び第2外因性半導体物質は、それぞれの不純物濃度が非常に高くなければならない。この時、トレンチ内部で重なった第1及び第2外因性半導体物質のpn接合では、トンネル効果(tunnel effect)によって電流が流れ得る。しかし、第1及び第2外因性半導体物質の不純物濃度が非常に高くない場合にも、第1外因性半導体物質と第2外因性半導体物質の上部に形成される補助電極層がトレンチ内部で重なるか、または第2外因性半導体物質と第1外因性半導体物質の下部に形成される補助電極層がトレンチ内部で重なるか、または第1外因性半導体物質の下部及び第2外因性半導体物質の上部に形成される補助電極層がトレンチ内部で重なるようにして、電気抵抗が小さな補助電極層を通じて電流が流れるようにすることで電気的に直列に連結することができる。
【0066】
このような補助電極層140の材質及び形成方法は第1実施例のみでなく、以後に説明される残りの実施例にも適用することができる。
【0067】
[第2実施例]
図3Aないし図3Fは、本発明の第2実施例による透過型(see-through type)集積型薄膜光起電力素子の製造方法を示す。
【0068】
図3Aに示されるように、トレンチ201、203、205とホール(hole)202、204が形成された基板200が設けられる。
【0069】
ホールら202、204は、隣接したトレンチ201、203、205との間に位置する。トレンチ201、203、205では隣接した単位セルの電気的直列連結が形成されて、ホール202、204は、光の透過のためのものである。トレンチ201、203、205とホール202、204は、同一な方法によって形成することができるし、トレンチ201、203、205及びホール202、204の形成方法は、第1実施例を通じて説明されたので省略する。この時、トレンチ201、203、205及びホール202、204は同時に形成することができる。
【0070】
ホール202、204の幅(w1)または直径(w1)に対する深さ(d1)の比はトレンチ201、203、205の幅(w2)に対する深さ(d2)の比より大きくなることができる。例えば、図3Aに示すように、ホール202、204はトレンチ201、203、205より幅(w1)が小さくて深さは同じになるように形成することができる。または、図示されないがホール202、204は、トレンチ201、203、205より深さ(d1)は深くて幅(w1)は同じになるように形成することができる。または、図示されていないがホール202、204は基板200を貫通することもできる。
【0071】
このように形成する理由は第1外因性シリコンだけではなく、以後の工程で形成される第1中間真性シリコン、第2中間真性シリコン及び第2外因性シリコンが傾斜蒸着される過程でホール202、204の底面に第1外因性シリコン、第1中間真性シリコン、第2中間真性シリコン及び第2外因性シリコンが蒸着されないようにするためである。
【0072】
これにより、ホール202、204を通じて光が透過するようになって透過型の集積型薄膜光起電力素子が形成される。このようなホール202、204は円形、多角形または卵円形の模様を有することができるし、単位セル(UC)領域上に均一または不均一に分布させることができる。しかし、各単位セル領域に形成されたホールの断面積の合計はお互いに同じであることが望ましい。
【0073】
一方、図3Aに示されるように、第1不純物雰囲気で、または第1不純物と共に第1真性シリコン物質が一側から基板に対して角度θ1でななめに放出(OD1)されるか、または第1外因性シリコン物質が一側から基板に対して角度θ1でななめに放出(OD1)されて、蒸着中または後に結晶化されることで第1外因性多結晶シリコン層210がトレンチ201、203、205の底面一部と一側面、ホール202、204の一側面及び隣接したトレンチ201、203、205との間の領域らに形成される。
【0074】
第1不純物及び第1外因性多結晶シリコン層230についての説明は、第1実施例を通じてなされたので省略する。
【0075】
図3Bに示されるように、第1中間真性シリコンが一側または一側の向かい側から基板に対して角度θ2でななめに放出(OD2)されて、第1外因性多結晶シリコン層210上に蒸着中または後に結晶化される。これによって第1中間真性多結晶シリコン層220aが第1外因性多結晶シリコン層210上に形成される。第1中間真性多結晶シリコン層220aに対する説明は、第1実施例を通じてなされたので省略する。
【0076】
図3Cに示されるように、第1中間真性シリコンが放出された側の向かい側から第2中間真性シリコンが基板に対して角度θ3でななめに放出(OD3)されて、第1中間多結晶シリコン層220a上に蒸着中または後に結晶化される。これによって第2中間多結晶シリコン層220bが第1中間真性多結晶シリコン層220a上に形成される。第2中間真性多結晶シリコン層220bについての説明は、第1実施例を通じてなされたので省略する。
【0077】
図3Dに示されるように、第2真性シリコンが第2不純物雰囲気でまたは第2不純物と共に一側の向かい側から基板200に対して角度θ4でななめに放出(OD3)されるか、または第2外因性シリコン物質が一側の向かい側から基板200に対して角度θ4でななめに放出(OD3)されて、第2中間真性多結晶シリコン層220b上に蒸着中または後に結晶化される。これによって第2外因性多結晶シリコン層230が第2中間真性多結晶シリコン層220b上に形成される。第2外因性多結晶シリコン層230についての説明は、第1実施例を通じてなされたので省略する。これによって隣接した単位セル(UC1、UC2)の直列連結がなされる。
【0078】
図3Eに示されるように、第2外因性多結晶シリコン層230の一部領域上に第2外因性多結晶シリコン層230より電気抵抗が小さな補助電極層240が形成される。補助電極層240については前で説明がなされたので、これに対する説明は省略する。
【0079】
一方、図3Fに示されるように第1及び第2中間真性多結晶シリコン層ら220a、220bを形成せずに第1外因性多結晶シリコン物質層210と第2外因性多結晶シリコン層230が接触することもできる。この時、第1真性シリコンが第1不純物雰囲気でまたは第1不純物と共に一側から基板200に対してななめに放出されるか、または第1外因性シリコン物質が一側から基板200に対してななめに放出されて基板200上に蒸着中または後に結晶化される。これによって第1外因性多結晶シリコン層210が基板200上に形成される。この後、第2真性シリコンが第2不純物雰囲気でまたは第2不純物と共に一側の向かい側から基板200に対してななめに放出されるか、または第2外因性シリコン物質が前記向かい側から基板200に対してななめに放出されて、第1外因性多結晶シリコン層210上に蒸着中または後に結晶化される。これによって第2外因性多結晶シリコン層230が第1外因性多結晶シリコン層210上に形成される。
【0080】
[第3実施例]
図4Aないし図4Eは、本発明の第3実施例による集積型薄膜光起電力素子の製造方法を示す。
【0081】
図4Aに示されるように、所定間隔で離隔されて両側面が同一方向に角度α程度傾いたトレンチ301が形成された基板300が設けられる。
【0082】
図4Bに示されるように、第1真性シリコンが第1不純物雰囲気でまたは第1不純物と共に基板に対して垂直に放出されるか、または第1外因性シリコン物質が基板に対して垂直に放出されて、第1外因性シリコンがトレンチ301の底面の一部及び一側面、そして、隣接したトレンチ301との間の領域らに蒸着中または後に結晶化される。これによって第1外因性多結晶シリコン層310が形成される。第3実施例の場合トレンチ301が傾いているので、傾斜蒸着工程やマスク工程なしに第1外因性多結晶シリコン層310を形成することができる。第1外因性多結晶シリコン層310の形成方法は、第1実施例を通じてなされたので、これに対する説明は省略する。
【0083】
図4Cに示されるように、第1中間真性シリコンが一側または一側の向かい側から基板に対して角度θ2でななめに放出(OD2)されて、第1外因性多結晶シリコン層310上に蒸着中または後に結晶化される。これによって第1中間真性多結晶シリコン320aが第1外因性多結晶シリコン層310上に形成される。第1中間真性多結晶半導体層320aについての説明は、第1実施例を通じてなされたので省略する。
【0084】
図4Dに示されるように、第1中間真性シリコンが放出された側の向かい側から第2中間真性シリコンが基板に対して角度θ3でななめに放出(OD3)されて、第1中間真性多結晶シリコン層320a上に蒸着中または後に結晶化される。これによって第2中間真性多結晶シリコン層320bが第1中間真性多結晶シリコン320a上に形成される。第2中間真性多結晶シリコン層320bについての説明は、第1実施例を通じてなされたので省略する。
【0085】
図4Eに示されるように、第2真性シリコンが第2不純物雰囲気でまたは第2不純物と共に一側の向かい側から基板に対して角度θ4でななめに放出(OD4)になるか、または第2外因性半導体物質が向かい側から基板に対して角度θ4でななめに放出(OD4)されて、第2中間真性多結晶シリコン層320b上に蒸着中または後に結晶化される。これによって第2外因性多結晶シリコン層330が第2中間真性多結晶シリコン層320b上に形成される。第2外因性多結晶シリコン層330についての説明は、第1実施例を通じてなされたので省略する。これによって隣接したセル(UC1、UC2)が電気的に直列に連結される。
【0086】
図4Fに示されるように、第2外因性多結晶シリコン層330の一部領域上に第2外因性多結晶シリコン層330より電気抵抗が小さな補助電極層340が形成される。補助電極層340については前に説明されているので、これに対する説明は省略する。
【0087】
一方、図4Gに示すように第1及び第2中間真性多結晶シリコン層320a、320bを形成せずに第1外因性多結晶シリコン層210と第2外因性多結晶シリコン層230が接触することもできる。この時、第1真性シリコンが第1不純物雰囲気でまたは第1不純物と共に、または第1外因性シリコン物質が基板300上に蒸着中または後に結晶化される。これによって第1外因性多結晶シリコン層310が基板300上に形成される。前に説明したように第3実施例の場合トレンチ301が傾いているので傾斜蒸着がなされない。この後、第2真性シリコンが第2不純物雰囲気でまたは第2不純物と共に、または第2外因性シリコン物質が基板300に対してななめに放出されて、第1外因性多結晶シリコン層310上に蒸着中または後に結晶化される。これによって第2外因性多結晶シリコン層330が第1外因性多結晶シリコン層310上に形成される。
【0088】
本発明の第1ないし第3実施例のシリコンは太陽光が入射される時にキャリア(carriers)が生成される任意の物質で取り替えられることができる。例えば、半導体物質はシリコン系列、化合物系列、有機系列及び乾式色素増感系列の物質のうちで少なくとも一つであることができる。したがって、本発明は多様な物質の薄膜太陽電池に適用されることができる。
【0089】
一方、多重接合セルの場合薄膜太陽電池のエネルギー変換効率向上のために多重接合セルを構成する個々のセル境界に中問層を形成することができる。この場合中問層は、絶縁性または導電性物質でなされて、透明な物質を使用することができる。例えば、中問層は窒化珪素、珪素酸化物、炭化珪素、または金属酸化物のうちで少なくとも一つを含むことができる。また、中間層は金属酸化物系列である酸化亜鉛(Zinc Oxide:ZnO)、酸化スズ(Tin Oxide:SnO2)または酸化インジウムスズ(Indium Tin Oxide:ITO)のうちで少なくとも一つを含むことができる。
【0090】
以上、添付された図面を参照して本発明の実施例を説明したが、本発明が属する技術分野の当業者は、本発明がその技術的思想や必須特徴を変更しないで、他の具体的な形態で実施することができるということを理解することができるであろう。また、以上記述した実施例はすべての面で例示的なものであって、限定的なものではないことが理解されなければならない。さらに、本発明の範囲は前記詳細な説明よりは後述する特許請求範囲によって表されて、特許請求範囲の意味及び範囲、そしてその等価概念から導出されるすべての変更または変形された形態が本発明の範囲に含まれるものとして解釈されなければならない。
【符号の説明】
【0091】
100、200 基板
101、201、203、205 トレンチ
202、204 ホール
110、210 第1外因性多結晶シリコン層
120a、220a 第1中間真性多結晶シリコン層
120b、220b 第2中間真性多結晶シリコン層
130、230 第2外因性多結晶シリコン層
140、240 補助電極層
【技術分野】
【0001】
本発明は、集積型薄膜光起電力素子及びその製造方法に関するものである。
【背景技術】
【0002】
光起電力素子は、太陽光エネルギーを直接電気エネルギーに変換させる素子であり、これに使用される材料によって大きくシリコン系、化合物系、有機物系に分類されることができる。
【0003】
シリコン系光起電力素子は、半導体の相(phase)によって細部的に単結晶シリコン(single crystalline silicon:c-Si)、多結晶シリコン(polycrystalline silicon:poly-Si)、非晶質シリコン(amorphous silicon:a-Si:H)光起電力素子に分類される。
【0004】
また、光起電力素子は、半導体の厚さによってバルク(bulk)型光起電力素子と薄膜(thin film)型光起電力素子に分類されるが、薄膜型光起電力素子は厚さが数10μmないし数μm以下である光電変換物質層を含む。シリコン系光起電力素子で単結晶及び多結晶シリコン系の光起電力素子はバルク型に属して、非晶質シリコン光起電力素子は薄膜型に属する。
【0005】
一方、化合物系光起電力素子はIII-V族のGaAs(Gallium Arsenide)とInP(Indium Phosphide)などのバルク型とII-VI族のCdTe(Cadmium Telluride)及びI-III-VI族のCulnSe2(CIS:Copper Indium Diselenide)などの薄膜型に分類されて、有機物系光起電力素子は大きく有機分子型と有機無機複合型がある。この外に、色素増感型光起電力素子があり、これらすべてが薄膜型に属する。
【0006】
このように多くの種類の光起電力素子のうちでエネルギー変換効率が高くて、製造費用が相対的に安いバルク型シリコン光起電力素子が主に地上電力用として幅広く活用されて来ている。しかし、最近はバルク型シリコン系光起電力素子の需要が急増することによって原料の不足現象で価格が上昇しようとする傾向にある。
【0007】
これによって高いエネルギー変換効率の光起電力素子を簡単で安く量産することができる集積型薄膜光起電力素子の製造方法が切実に要求されている。特に、バルク型シリコン太陽電池は、製造コストで基板が占める比重が非常に大きいために基板を薄膜化する研究が活発に進行されている。一方では、シリコン基板自体を全く使わずに、ガラスまたはステンレススチールのような安い基板上に多結晶または単結晶シリコン薄膜を形成して、高効率の集積化された多結晶または結晶質シリコン薄膜光起電力素子を作ろうとする研究が最近活発に進行されている。また、バルク型III-V族光起電力素子の場合にも安い基板の上に高効率の薄膜型光起電力素子を形成する研究が進行されている。そして、CIGS集積型薄膜光起電力素子の場合にもポリマーやステンレススチール、モリブデンなどのフレキシブルな基板を使用して素子を製作することで低価格化を実現しようと努力している。併せて、多様な応用のためにフレキシブルな透過型集積型薄膜光起電力素子の製造方法も切実に要求されている。透過型集積型薄膜光起電力素子である場合には、光が入射する方と反対になる側、すなわち、光起電力素子裏面の色相が多様に要求されている。また、多様な応用に応じるために限定された面積の基板の上で任意の出力電圧を出すことができる集積型または透過型集積型薄膜光起電力素子が要求されている。
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明の目的は、安価で簡単に製造することができる集積型薄膜光起電力素子及びその製造方法を提供することにある。
【0009】
本発明の他の目的は、単位セルの無効領域を減少させてエネルギー変換効率を高めることができる集積型薄膜光起電力素子及びその製造方法を提供することにある。
【0010】
本発明のまた他の目的は、レーザースクライビング工程やプラズマ蝕刻工程なしに集積型薄膜光起電力素子及びその製造方法を提供することにある。
【0011】
本発明のまた他の目的は、レーザースクライビング工程やプラズマ蝕刻工程なしにフレキシブルな集積型薄膜光起電力素子及びその製造方法を提供することにある。
【0012】
本発明のまた他の目的は、レーザースクライビング工程やプラズマ蝕刻工程なしにフレキシブルな透過型集積型薄膜光起電力素子及びその製造方法を提供することにある。
【0013】
本発明のまた他の目的は、任意の裏面色相を有する透過型集積型薄膜光起電力素子及びその製造方法を提供することにある。
【0014】
本発明のまた他の目的は、限定された面積の基板の上で任意の出力電圧を有する集積型または透過型集積型薄膜光起電力素子及びその製造方法を提供することにある。
【0015】
本発明が達成しようとする技術的課題らは、以上で言及した技術的課題等に制限されず、言及されなかったまた他の技術的課題等は下の記載から本発明が属する技術分野で通常の知識を有した者に明確に理解されることができるであろう。
【課題を解決するための手段】
【0016】
本発明の集積型薄膜光起電力素子の製造方法は、基板に複数のトレンチを形成する段階と、前記トレンチそれぞれの内部の一基線から前記トレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面領域上に第1半導体物質層を形成する段階、及び前記トレンチそれぞれの内部の前記第1半導体物質層上の一基線から前記それぞれのトレンチの他側面及び前記他側面から続く前記基板(a resultant substrate)の突出面領域上に第2半導体物質層を形成し、前記トレンチそれぞれの内部で前記第1半導体物質層と前記第2半導体物質層の一部が重なるように、前記第2半導体物質層を形成する段階と、を含む。
【0017】
本発明の集積型薄膜光起電力素子は、複数のトレンチが形成された基板と、前記トレンチそれぞれの内部の第1基線から前記トレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面領域上に形成された第1半導体物質層、及び前記トレンチそれぞれの内部の前記第1半導体物質層上の第2基線から前記それぞれのトレンチの他側面及び前記他側面から続く前記基板の突出面領域上に形成された第2半導体物質層であって、前記トレンチそれぞれの内部で前記第1半導体物質層と一部が重なった前記第2半導体物質層と、を含む。
【発明の効果】
【0018】
本発明は、安価で簡単に製造することができる集積型薄膜光起電力素子及びその製造方法を提供する。
【0019】
本発明は、単位セルの無効領域を減少させてエネルギー変換効率を高めることができる集積型薄膜光起電力素子及びその製造方法を提供する。
【0020】
本発明は、レーザースクライビング工程やプラズマ蝕刻工程なしに集積型薄膜光起電力素子及びその製造方法を提供する。
【0021】
本発明は、レーザースクライビング工程やプラズマ蝕刻工程なしにフレキシブルな集積型薄膜光起電力素子及びその製造方法を提供する。
【0022】
本発明は、レーザースクライビング工程やプラズマ蝕刻工程なしにフレキシブルな透過型集積型薄膜光起電力素子及びその製造方法を提供する。
【0023】
本発明は、任意の裏面色相を有する透過型集積型薄膜光起電力素子及びその製造方法を提供する。
【0024】
本発明は、限定された面積の基板の上で任意の出力電圧を有する集積型または透過型集積型薄膜光起電力素子及びその製造方法を提供する。
【図面の簡単な説明】
【0025】
【図1】本発明の実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図2A】本発明の第1実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図2B】本発明の第1実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図2C】本発明の第1実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図2D】本発明の第1実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図2E】本発明の第1実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図2F】本発明の第1実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図2G】本発明の第1実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図3A】本発明の第2実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図3B】本発明の第2実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図3C】本発明の第2実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図3D】本発明の第2実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図3E】本発明の第2実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図3F】本発明の第2実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図4A】本発明の第3実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図4B】本発明の第3実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図4C】本発明の第3実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図4D】本発明の第3実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図4E】本発明の第3実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図4F】本発明の第3実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【図4G】本発明の第3実施例による集積型薄膜光起電力素子の製造方法を示す図である。
【発明を実施するための形態】
【0026】
次に、図面を参照して本発明の実施例による集積型薄膜光起電力素子の製造方法について詳しく説明する。
【0027】
図1は、本発明の実施例による集積型薄膜光起電力素子の製造方法を示す。
【0028】
複数のトレンチが形成された基板が設けられる(S110)。前記トレンチそれぞれの内部の一基線からトレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面領域上に第1半導体物質層が形成される(S120)。前記第1半導体物質は不純物が添加された第1外因性(extrinsic)半導体物質であることがある。
【0029】
前記トレンチそれぞれの内部の前記第1半導体物質層上の一基線から前記トレンチそれぞれの他側面及び前記他側面から続く前記基板の突出面領域上に第2半導体物質層を形成して、前記トレンチそれぞれの内部で前記第1半導体物質層の一部が重なるように、前記第2半導体物質層が形成される(S130)。前記第2半導体物質は不純物が添加された第2外因性半導体物質であることがある。
【0030】
一般に、不純物がドーピング(doping)された外因性半導体物質の抵抗は、不純物が添加されない真性(intrinsic)半導体物質の抵抗より小さい。そして、ドーピング量を大幅に増加させて活性化させれば、抵抗が充分に小さくできるので、電極の役割を遂行することができる。
【0031】
次に、半導体物質がシリコンである場合について本発明の実施例を、図面を参照して詳しく説明する。しかし、シリコン以外の他の半導体物質の場合にも以後に説明される実施例に共通して適用することができる。
[第1実施例]
図2Aないし図2Gは、本発明の第1実施例による集積型薄膜光起電力素子の製造方法を示す。
【0032】
図2Aに示されるように、トレンチ101が形成された基板100が設けられる。基板100は、光の透過率が優れた透明絶縁性材質や不透明絶縁性材質または透明導電性材質または不透明導電性材質を使用することが好ましい。例えば、透明絶縁性材質を使用する場合基板100は、ソーダ石灰ガラスや強化ガラスなどのようなガラス基板、透明プラスチック基板または透明ナノ複合体(nano composite)基板のうち一つであってもよい。ナノ複合体は、母相(matrix、連続相)の内にナノ粒子が分散相を成して分散している系である。母相は有機溶剤、プラスチック、金属またはセラミックスであることができるし、ナノ粒子はプラスチック、金属またはセラミックスであることができる。母相が有機溶剤である場合、熱処理によって有機溶剤が消えてナノ粒子だけが残ることができる。また、不透明絶縁性材質を使用する場合、基板100はセラミックス、不透明プラスチック、または不透明ナノ複合体基板中の一つであってもよい。そして、透明導電性材質を使用する場合基板100は、透明導電性ポリマーであってもよい。不透明導電性材質を使用する場合、基板100はステンレススチール、アルミニウム、銅、タングステン、モリブデン、ニッケル、クロム基板中の一つであってもよい。基板100が透明または不透明導電性材質である場合絶縁膜を基板100の全表面にコーティングしなければならない。透過型集積型薄膜光起電力素子製作のために基板に貫通穴を開ける場合には貫通穴の壁面を含んだ全表面に絶縁膜をコーティングしなければならない。この場合に、透過型集積型薄膜光起電力素子の裏面にはスプレー(spray)、プリンティング(printing)、ペインティング(painting)などの方法で所望の色相でコーティングすることができる。
【0033】
トレンチ101は、透明導電性物質または不透明導電性物質またはガラスやプラスチックまたはナノ複合体物質、セラミックス物質などを溶融させたものなどを使用して基板製造工程を経る時、基板が固まる前にプレス(press)加工やエンボス(embossing)加工でストライプ(stripe)の形態に形成することができる。それだけでなく、前記物質らで製造された基板らをホットプレス(hot-press)加工やホットエンボス(hot-embossing)加工を使用して、複数のトレンチ101を形成することができる。
【0034】
基板100は、透明絶縁性物質または不透明絶縁性物質または透明導電性物質または不透明導電性物質にコーティングされたセラミックスまたはプラスチックまたはナノ複合体材質の薄膜を含むことができるし、この場合、ホットプレス加工またはホットエンボス加工を使用して、セラミックスまたはプラスチックまたはナノ複合体材質の薄膜に複数のトレンチを形成することができる。併せて、透明絶縁性物質または不透明絶縁性物質または透明導電性物質または不透明導電性物質上にセラミックスまたはプラスチックまたはナノ複合体材質の薄膜がコーティングされる過程でプレス加工またはエンボス加工を使用してセラミックスまたはプラスチックまたはナノ複合体材質の薄膜に複数のトレンチを形成することもできる。この時、プラスチックまたはナノ複合体材質は、熱硬化性またはUV硬化性材質を含むことができる。ガラス上にコーティングされたプラスチックまたはナノ複合体材質の薄膜にトレンチが形成されるので、ガラスに直接トレンチを形成する場合よりトレンチを容易に形成することができる。
【0035】
トレンチ101は、プレス加工、エンボス加工、ホットプレス加工またはホットエンボス加工だけではなく、湿式蝕刻、乾式蝕刻、研削または切削のような機械的加工またはレーザースクライビングのような光学的加工のうちいずれか一つの方法を通じて形成することもできる。
【0036】
上述の基板の材質及びトレンチ形成方法は、以後に説明される実施例に共通に適用されることができる。
【0037】
図2Bに示されるように、トレンチ101の底面一部、一側面及び隣接したトレンチ101との間の領域に第1外因性多結晶シリコン層110が形成される。第1真性シリコン物質が第1不純物雰囲気でまたは第1不純物と共に一側から基板100に対して角度θ1でななめに放出(OD1)されるか、または第1外因性半導体物質が一側から基板100に対して角度θ1でななめに放出(OD1)される。そして、第1外因性半導体物質が基板100上に蒸着される過程や蒸着された後にSPC(Solid Phase Crystalization)、またはMIC(Metal Induced Crystalization)、JIC(Joule Induced Crystalization)、電子ビーム(electron beam)、イオンクラスタビーム(ion cluster beam:ICB)、レーザービーム(laser beam)、急速熱処理(rapid thermal annealing:RTA)などのような方法で結晶化される。これによって基板100上に形成された第1外因性シリコンは第1外因性多結晶シリコン層となって、第1外因性多結晶シリコン層110が基板100上に形成される。この時、基板温度または成長条件によって基板100上に形成された第1外因性シリコンは第1外因性単結晶シリコン層として基板100上にエピタキシャル成長(epitaxial growth)することもできる。
【0038】
以下では、エピタキシャル成長された単結晶シリコンを含んで多結晶シリコンと呼ぶことにする。これによって基板100上に形成された複数のトレンチ101の底面一部分と複数のトレンチ101の他側面には第1外因性シリコンが蒸着されない。
【0039】
第1外因性多結晶シリコン層110の形成のために直進性がある蒸着方法を使用することができるし、シリコンソース(source)またはターゲット(target)で使用する電子ビーム、熱蒸着、スプレー、またはスパッタなどの直進性がある蒸着法を利用するが、これに限定されるものではない。このような蒸着方法は、以後に形成される第1中間真性シリコン層、第2中間真性シリコン層及び第2外因性多結晶シリコン層にも適用することができるし、以後の実施例にも適用することができる。
【0040】
第1外因性多結晶シリコン層110は第1不純物がドーピングされて第1極性を有する。例えば、第1不純物がIII族元素である場合第1外因性多結晶シリコン層110は、p型多結晶シリコン層であり、第1不純物がV族元素である場合第1外因性多結晶シリコン層110はn型多結晶シリコン層である。
【0041】
第1外因性多結晶シリコン層の形成後、熱処理による欠陥アニーリング(defect annealing)と水素パッシベーション(passivation)がなされることができる。
【0042】
図2Cに示されるように、第1中間真性シリコン物質が一側または一側の向かい側から基板に対して角度θ2でななめに放出(OD2)されて、第1外因性多結晶シリコン層110上に蒸着中または後に結晶化される。これによって第1中間真性多結晶シリコン層120aが第1外因性多結晶シリコン層110上に形成される。この時、第1中間真性多結晶シリコン層120aは真性シリコン物質によって形成されて、この場合に第1外因性多結晶シリコン層110の不純物が第1中間真性多結晶シリコン層120aに拡散することができる。
【0043】
これによって第1中間真性多結晶シリコン層120aの第1不純物濃度は、第1外因性多結晶シリコン層110の第1不純物濃度より小さい。第1不純物がIII族元素である場合第1外因性多結晶シリコン層110は、p+型多結晶シリコン層であり、第1中間真性多結晶シリコン層120aは、p型多結晶シリコン層を含むことができる。また、第1不純物がV族元素である場合第1外因性多結晶シリコン層110はn+型多結晶シリコン層であり、第1中間真性多結晶シリコン層120aはn型多結晶シリコン層を含むことができる。
【0044】
図2Dに示されるように、第1中間真性シリコン物質が放出された側の向かい側から第2中間真性シリコン物質が基板に対して角度θ3でななめに放出(OD3)されて、第1中間真性多結晶シリコン層120a上に蒸着中または後に結晶化される。これによって第2中間真性多結晶シリコン層120bが第1中間真性多結晶シリコン層120a上に形成される。この時、第2中間真性多結晶シリコン層120bは真性シリコン物質によって形成される。第2中間真性多結晶シリコン層120bに対しては以後に詳しく説明される。
【0045】
図2Eに示されるように、第2真性シリコン物質が第2不純物雰囲気でまたは第2不純物と共に一側の向かい側から基板100に対して角度θ4でななめに放出(OD4)されるか、または第2外因性シリコン物質が一側の向かい側から基板100に対して角度θ4にななめに放出されて、第2中間多結晶シリコン層120b上に蒸着中または後に結晶化される。これによって第2外因性多結晶シリコン層130が第2中間真性多結晶シリコン層120b上に形成される。この時、トレンチ101の間の領域らのうちで光によって起電力が生成される一つの領域、すなわち単位セル1(unit cell1:UC1)の第2外因性多結晶シリコン層130と、光によって起電力が生成される隣接した他の一つの領域、すなわち、単位セル2(unit cell2:UC2)に位置する第1外因性多結晶シリコン層110がトレンチ101内部で連結される。これによって隣接した単位セル(unit cell:UC)が電気的に直列に連結される。この時、光によって起電力が生成される領域は、それぞれの単位セル(UC1、UC2)の領域である。
【0046】
一般に、外因性多結晶シリコンの場合、真性多結晶シリコンに比べて電気抵抗が小さいので、本発明の第1実施例で第1外因性多結晶シリコン層110及び第2外因性多結晶シリコン層130は、電極の役割を遂行する。したがって、トレンチ101内部で隣接した領域らの第1外因性多結晶シリコン層110と第2外因性多結晶シリコン層130が連結されることで隣接した単位セルら(UC1、UC2)が電気的に直列に連結される。場合によっては、TCO、金属薄膜、金属グリッド、またはTCO/金属グリッドが第1外因性多結晶シリコン層110下部及び/または第2外因性多結晶シリコン層130上部に挿入されることができる。
【0047】
第1不純物がIII族元素である場合、第2不純物はV族元素であり、第1不純物がV族元素である場合、第2不純物はIII族元素である。これによって第2外因性多結晶シリコン層130の第2不純物が第2中間多結晶シリコン層120bに拡散することができるので、第2不純物がV族元素である場合第2外因性多結晶シリコン層130はn+型多結晶シリコン層であり、第2中間多結晶シリコン層120bはn型多結晶シリコン層を含むことができる。また、第2不純物がIII族元素である場合第2外因性多結晶シリコン層130はp+型多結晶シリコン層であり、第2中間多結晶シリコン層120bはp型多結晶シリコン層を含むことができる。したがって、第2中間多結晶シリコン層120bの第2不純物濃度は第2外因性多結晶シリコン層130の第2不純物濃度より小さい。
【0048】
本発明の第1実施例では、第1及び第2中間真性多結晶シリコン層120a、120bの形成過程が説明されているが、図2Gに示されるように第1及び第2中間真性多結晶シリコン層ら120a、120bの形成なしに第1外因性多結晶シリコン層110と第2外因性多結晶シリコン層層130が接触することもできる。すなわち、第1外因性多結晶シリコン層110と第2外因性多結晶シリコン層130が一つの同一な単位セルで接触してもpn接合が形成されることができる。
【0049】
この時、第1真性シリコンが第1不純物雰囲気でまたは第1不純物と共に一側から基板100に対してななめに放出されるか、または第1外因性シリコン物質が一側から基板100に対してななめに放出されて基板100上に蒸着中または後に結晶化される。これによって第1外因性多結晶シリコン層110が基板100上に形成される。この後、第2真性シリコン物質が第2不純物雰囲気でまたは第2不純物と共に一側の向かい側から基板100に対してななめに放出されるか、または第2外因性シリコン物質が前記向かい側から基板100に対してななめに放出されて、第1外因性多結晶シリコン層110上に蒸着中または後に結晶化される。これによって第2外因性多結晶シリコン層130が第1外因性多結晶シリコン層110上に形成される。
【0050】
以後に説明される第2実施例及び第3実施例でも第1及び第2中間多結晶シリコン層220a、220b、320a、320bの形成なしに第1外因性多結晶シリコン層210、310と第2外因性多結晶シリコン層230、330が接触することもできる。
【0051】
第1中間真性多結晶シリコン層120aが第1外因性多結晶シリコン層110と第2外因性多結晶シリコン層130との間に位置する場合、第1中間真性多結晶シリコン層120aは第1外因性多結晶シリコン層130の末端と第2外因性多結晶シリコン層110が接触して短絡されることを防止する。また、第1中間真性多結晶シリコン層120aは、結晶化過程で第1外因性シリコンと第2外因性シリコンが混合する可能性を阻んで広い空乏層を形成することに寄与する。第2中間真性多結晶シリコン層120bは、第2外因性多結晶シリコン層130の末端と第1外因性多結晶シリコン層110が接触して短絡されることを防止する。また、第2中間真性多結晶シリコン層120bは、結晶化過程で第1外因性シリコンと第2外因性シリコンが混合する可能性を阻んで広い空乏層を形成することに寄与する。
【0052】
第1及び第2中間真性シリコンが第1及び第2中間真性多結晶シリコン層120a、120bであり、そして、第2外因性シリコンから第2外因性多結晶シリコン層130にそれぞれ結晶化される方法は前で第1外因性多結晶シリコン層110を通じて説明したので省略する。
【0053】
また、第1実施例では第1外因性多結晶シリコン層110、第1及び第2中間真性多結晶シリコン層120a、120b及び第2外因性多結晶シリコン層130が順次に形成されたが、第1外因性シリコン、第1及び第2中間真性シリコンら及び第2外因性シリコンが形成された後同時に結晶化されて、第1外因性多結晶シリコン層110、第1及び第2中間多結晶シリコン層ら120a、120b及び第2外因性多結晶シリコン層130を同時に形成することもできる。
【0054】
また、欠陥アニーリングと水素パッシベーション工程も第1外因性多結晶シリコン層110、第1及び第2中間真性多結晶シリコン層120a、120b及び第2外因性多結晶シリコン層130が形成される度になされることができるし、第1外因性多結晶シリコン層110、第1及び第2中間真性多結晶シリコン層120a、120b及び第2外因性多結晶シリコン層130が形成された後同時になされることができる。このような特徴は、第1実施例だけではなく、次に説明される第2及び第3実施例でも適用されることができる。
【0055】
以上説明されたように第1及び第2外因性多結晶シリコン層110、130と、第1及び第2中間真性多結晶シリコン層120a、120bをすべて傾斜蒸着によって形成することができる。すなわち、本発明の実施例による集積型薄膜光起電力素子は、スクライビング工程や別途の蝕刻工程なしに単位セルら(UC1、UC2)の電気的直列連結が可能である。また、傾斜蒸着によって単位セルら(UC1、UC2)が形成されるので第1及び第2外因性多結晶シリコン層110、130と、第1及び第2中間真性多結晶シリコン層120a、120bが自己整列され別途のマスク工程が必要ない。
【0056】
このようにマスク工程、スクライビング工程または蝕刻工程なしに傾斜蒸着工程によって単位セルの形成及び単位セルらの電気的直列連結が可能であるので、集積型薄膜光起電力素子が安価で簡単に製造されることができる。
【0057】
また、数ないし数十μmの狭い一つのトレンチ101内部で隣接した単位セルら(UC1、UC2)の電気的直列連結が可能であるので、光を光起電力に変換することができない無効領域(non effective area:NEA)が減って、集積型薄膜光起電力素子のエネルギー変換効率は増加する。併せて、第1外因性多結晶シリコン層110及び第2外因性多結晶シリコン層130が電極の役割まで遂行するので別途の電極層を形成しなくても良いので、製造工程が簡単になって製造原価が減る。
【0058】
一方、図2Fに示すように、第2外因性多結晶シリコン層130の一部領域上に第2外因性多結晶シリコン層130より電気抵抗が小さな補助電極層140が形成される。第2外因性多結晶シリコン層130は、金属電極に比べて電気抵抗が相対的に大きくなる可能性がある。したがって、単位セルら(UC1、UC2)それぞれの幅が増加するほど第2外因性多結晶シリコン層130の幅も増加して第2外因性多結晶シリコン層130の電気抵抗も増加する。このように第2外因性多結晶シリコン層130の電気抵抗が増加すれば、光起電力素子の光電変換効率が落ちる。ここで、単位セル(UC1、UC2)領域は、光によって起電力が生成される一つの独立された領域である。
【0059】
特に、光起電力素子の基板100の面積は一定であるので、効率を高めるためには基板100の全体面積に対して光起電力が生成されない無効領域の比を減らして、電流が生成される有効領域の比を増加させなければならない。基板100全体面積に対する有効領域の比を増やすためには単位セル(UC1、UC2)領域の幅が増加しなければならない。
【0060】
第2外因性多結晶シリコン層130より電気抵抗が小さな補助電極層140が形成されれば、第2外因性多結晶シリコン層130の電気抵抗による光起電力素子の効率低下を相殺することができる。それだけでなく、単位セル(UC1、UC2)領域の幅が単位セル(UC1、UC2)の効率低下なしに増加することができるので、集積化された光起電力素子、すなわち、モジュールの有効領域の増加によりモジュールの出力を増加することができる。
【0061】
このように有効領域の増加と関係なく光起電力素子の効率を保障することができるので、基板100上に形成された単位セル(UC1、UC2)の個数の変化が容易である。例えば、基板100の幅が80cmであり、第2外因性多結晶シリコン層130の電気抵抗を考慮して単位セル(UC1、UC2、---)の幅を最大2mmにする場合、基板100には最小400個の単位セル(UC1、UC2)を形成することができる。そして、400個の単位セルら(UC1、UC2)はお互いに電気的に直列に連結される。また、一つの単位セル(UC1、UC2、---)から0.6Vの電圧が生成される場合80cmの基板100上に形成された集積化された光起電力素子は最小240Vを供給することができる。
【0062】
補助電極層140が第2外因性多結晶シリコン層130と接触するように形成される場合、単位セル(UC1、UC2)領域の幅に関わらず光起電力素子の効率が保障されるので、基板100上に形成されることができる単位セルの個数も容易に変更することができる。すなわち、補助電極層140は光起電力素子の電圧供給能力を柔軟にすることができる。
【0063】
このような補助電極層140の機能は、第1実施例だけではなく以後に説明される残りの実施例らにも適用される。
【0064】
本発明の第1実施例で補助電極層140は、アルミニウム(Al)、銅(Cu)、金(Au)、銀(Ag)、亜鉛(Zn)、タングステン(W)、ニッケル(Ni)またはクロム(Cr)のうち少なくとも一つを含むことができる。また、補助電極層140は金属マスク(metal mask)を利用した熱蒸着法やインクジェット(ink jet)、ジェットスプレー(jet spray)、スクリーン印刷(screen printing)、ナノインプリント(nano imprint)またはスタンピング(stamping)のうちでいずれか一つの方法を利用して形成されることができる。
【0065】
また、隣接した単位セルをトレンチ内部で電気的に直列に連結するために第1及び第2外因性半導体物質は、それぞれの不純物濃度が非常に高くなければならない。この時、トレンチ内部で重なった第1及び第2外因性半導体物質のpn接合では、トンネル効果(tunnel effect)によって電流が流れ得る。しかし、第1及び第2外因性半導体物質の不純物濃度が非常に高くない場合にも、第1外因性半導体物質と第2外因性半導体物質の上部に形成される補助電極層がトレンチ内部で重なるか、または第2外因性半導体物質と第1外因性半導体物質の下部に形成される補助電極層がトレンチ内部で重なるか、または第1外因性半導体物質の下部及び第2外因性半導体物質の上部に形成される補助電極層がトレンチ内部で重なるようにして、電気抵抗が小さな補助電極層を通じて電流が流れるようにすることで電気的に直列に連結することができる。
【0066】
このような補助電極層140の材質及び形成方法は第1実施例のみでなく、以後に説明される残りの実施例にも適用することができる。
【0067】
[第2実施例]
図3Aないし図3Fは、本発明の第2実施例による透過型(see-through type)集積型薄膜光起電力素子の製造方法を示す。
【0068】
図3Aに示されるように、トレンチ201、203、205とホール(hole)202、204が形成された基板200が設けられる。
【0069】
ホールら202、204は、隣接したトレンチ201、203、205との間に位置する。トレンチ201、203、205では隣接した単位セルの電気的直列連結が形成されて、ホール202、204は、光の透過のためのものである。トレンチ201、203、205とホール202、204は、同一な方法によって形成することができるし、トレンチ201、203、205及びホール202、204の形成方法は、第1実施例を通じて説明されたので省略する。この時、トレンチ201、203、205及びホール202、204は同時に形成することができる。
【0070】
ホール202、204の幅(w1)または直径(w1)に対する深さ(d1)の比はトレンチ201、203、205の幅(w2)に対する深さ(d2)の比より大きくなることができる。例えば、図3Aに示すように、ホール202、204はトレンチ201、203、205より幅(w1)が小さくて深さは同じになるように形成することができる。または、図示されないがホール202、204は、トレンチ201、203、205より深さ(d1)は深くて幅(w1)は同じになるように形成することができる。または、図示されていないがホール202、204は基板200を貫通することもできる。
【0071】
このように形成する理由は第1外因性シリコンだけではなく、以後の工程で形成される第1中間真性シリコン、第2中間真性シリコン及び第2外因性シリコンが傾斜蒸着される過程でホール202、204の底面に第1外因性シリコン、第1中間真性シリコン、第2中間真性シリコン及び第2外因性シリコンが蒸着されないようにするためである。
【0072】
これにより、ホール202、204を通じて光が透過するようになって透過型の集積型薄膜光起電力素子が形成される。このようなホール202、204は円形、多角形または卵円形の模様を有することができるし、単位セル(UC)領域上に均一または不均一に分布させることができる。しかし、各単位セル領域に形成されたホールの断面積の合計はお互いに同じであることが望ましい。
【0073】
一方、図3Aに示されるように、第1不純物雰囲気で、または第1不純物と共に第1真性シリコン物質が一側から基板に対して角度θ1でななめに放出(OD1)されるか、または第1外因性シリコン物質が一側から基板に対して角度θ1でななめに放出(OD1)されて、蒸着中または後に結晶化されることで第1外因性多結晶シリコン層210がトレンチ201、203、205の底面一部と一側面、ホール202、204の一側面及び隣接したトレンチ201、203、205との間の領域らに形成される。
【0074】
第1不純物及び第1外因性多結晶シリコン層230についての説明は、第1実施例を通じてなされたので省略する。
【0075】
図3Bに示されるように、第1中間真性シリコンが一側または一側の向かい側から基板に対して角度θ2でななめに放出(OD2)されて、第1外因性多結晶シリコン層210上に蒸着中または後に結晶化される。これによって第1中間真性多結晶シリコン層220aが第1外因性多結晶シリコン層210上に形成される。第1中間真性多結晶シリコン層220aに対する説明は、第1実施例を通じてなされたので省略する。
【0076】
図3Cに示されるように、第1中間真性シリコンが放出された側の向かい側から第2中間真性シリコンが基板に対して角度θ3でななめに放出(OD3)されて、第1中間多結晶シリコン層220a上に蒸着中または後に結晶化される。これによって第2中間多結晶シリコン層220bが第1中間真性多結晶シリコン層220a上に形成される。第2中間真性多結晶シリコン層220bについての説明は、第1実施例を通じてなされたので省略する。
【0077】
図3Dに示されるように、第2真性シリコンが第2不純物雰囲気でまたは第2不純物と共に一側の向かい側から基板200に対して角度θ4でななめに放出(OD3)されるか、または第2外因性シリコン物質が一側の向かい側から基板200に対して角度θ4でななめに放出(OD3)されて、第2中間真性多結晶シリコン層220b上に蒸着中または後に結晶化される。これによって第2外因性多結晶シリコン層230が第2中間真性多結晶シリコン層220b上に形成される。第2外因性多結晶シリコン層230についての説明は、第1実施例を通じてなされたので省略する。これによって隣接した単位セル(UC1、UC2)の直列連結がなされる。
【0078】
図3Eに示されるように、第2外因性多結晶シリコン層230の一部領域上に第2外因性多結晶シリコン層230より電気抵抗が小さな補助電極層240が形成される。補助電極層240については前で説明がなされたので、これに対する説明は省略する。
【0079】
一方、図3Fに示されるように第1及び第2中間真性多結晶シリコン層ら220a、220bを形成せずに第1外因性多結晶シリコン物質層210と第2外因性多結晶シリコン層230が接触することもできる。この時、第1真性シリコンが第1不純物雰囲気でまたは第1不純物と共に一側から基板200に対してななめに放出されるか、または第1外因性シリコン物質が一側から基板200に対してななめに放出されて基板200上に蒸着中または後に結晶化される。これによって第1外因性多結晶シリコン層210が基板200上に形成される。この後、第2真性シリコンが第2不純物雰囲気でまたは第2不純物と共に一側の向かい側から基板200に対してななめに放出されるか、または第2外因性シリコン物質が前記向かい側から基板200に対してななめに放出されて、第1外因性多結晶シリコン層210上に蒸着中または後に結晶化される。これによって第2外因性多結晶シリコン層230が第1外因性多結晶シリコン層210上に形成される。
【0080】
[第3実施例]
図4Aないし図4Eは、本発明の第3実施例による集積型薄膜光起電力素子の製造方法を示す。
【0081】
図4Aに示されるように、所定間隔で離隔されて両側面が同一方向に角度α程度傾いたトレンチ301が形成された基板300が設けられる。
【0082】
図4Bに示されるように、第1真性シリコンが第1不純物雰囲気でまたは第1不純物と共に基板に対して垂直に放出されるか、または第1外因性シリコン物質が基板に対して垂直に放出されて、第1外因性シリコンがトレンチ301の底面の一部及び一側面、そして、隣接したトレンチ301との間の領域らに蒸着中または後に結晶化される。これによって第1外因性多結晶シリコン層310が形成される。第3実施例の場合トレンチ301が傾いているので、傾斜蒸着工程やマスク工程なしに第1外因性多結晶シリコン層310を形成することができる。第1外因性多結晶シリコン層310の形成方法は、第1実施例を通じてなされたので、これに対する説明は省略する。
【0083】
図4Cに示されるように、第1中間真性シリコンが一側または一側の向かい側から基板に対して角度θ2でななめに放出(OD2)されて、第1外因性多結晶シリコン層310上に蒸着中または後に結晶化される。これによって第1中間真性多結晶シリコン320aが第1外因性多結晶シリコン層310上に形成される。第1中間真性多結晶半導体層320aについての説明は、第1実施例を通じてなされたので省略する。
【0084】
図4Dに示されるように、第1中間真性シリコンが放出された側の向かい側から第2中間真性シリコンが基板に対して角度θ3でななめに放出(OD3)されて、第1中間真性多結晶シリコン層320a上に蒸着中または後に結晶化される。これによって第2中間真性多結晶シリコン層320bが第1中間真性多結晶シリコン320a上に形成される。第2中間真性多結晶シリコン層320bについての説明は、第1実施例を通じてなされたので省略する。
【0085】
図4Eに示されるように、第2真性シリコンが第2不純物雰囲気でまたは第2不純物と共に一側の向かい側から基板に対して角度θ4でななめに放出(OD4)になるか、または第2外因性半導体物質が向かい側から基板に対して角度θ4でななめに放出(OD4)されて、第2中間真性多結晶シリコン層320b上に蒸着中または後に結晶化される。これによって第2外因性多結晶シリコン層330が第2中間真性多結晶シリコン層320b上に形成される。第2外因性多結晶シリコン層330についての説明は、第1実施例を通じてなされたので省略する。これによって隣接したセル(UC1、UC2)が電気的に直列に連結される。
【0086】
図4Fに示されるように、第2外因性多結晶シリコン層330の一部領域上に第2外因性多結晶シリコン層330より電気抵抗が小さな補助電極層340が形成される。補助電極層340については前に説明されているので、これに対する説明は省略する。
【0087】
一方、図4Gに示すように第1及び第2中間真性多結晶シリコン層320a、320bを形成せずに第1外因性多結晶シリコン層210と第2外因性多結晶シリコン層230が接触することもできる。この時、第1真性シリコンが第1不純物雰囲気でまたは第1不純物と共に、または第1外因性シリコン物質が基板300上に蒸着中または後に結晶化される。これによって第1外因性多結晶シリコン層310が基板300上に形成される。前に説明したように第3実施例の場合トレンチ301が傾いているので傾斜蒸着がなされない。この後、第2真性シリコンが第2不純物雰囲気でまたは第2不純物と共に、または第2外因性シリコン物質が基板300に対してななめに放出されて、第1外因性多結晶シリコン層310上に蒸着中または後に結晶化される。これによって第2外因性多結晶シリコン層330が第1外因性多結晶シリコン層310上に形成される。
【0088】
本発明の第1ないし第3実施例のシリコンは太陽光が入射される時にキャリア(carriers)が生成される任意の物質で取り替えられることができる。例えば、半導体物質はシリコン系列、化合物系列、有機系列及び乾式色素増感系列の物質のうちで少なくとも一つであることができる。したがって、本発明は多様な物質の薄膜太陽電池に適用されることができる。
【0089】
一方、多重接合セルの場合薄膜太陽電池のエネルギー変換効率向上のために多重接合セルを構成する個々のセル境界に中問層を形成することができる。この場合中問層は、絶縁性または導電性物質でなされて、透明な物質を使用することができる。例えば、中問層は窒化珪素、珪素酸化物、炭化珪素、または金属酸化物のうちで少なくとも一つを含むことができる。また、中間層は金属酸化物系列である酸化亜鉛(Zinc Oxide:ZnO)、酸化スズ(Tin Oxide:SnO2)または酸化インジウムスズ(Indium Tin Oxide:ITO)のうちで少なくとも一つを含むことができる。
【0090】
以上、添付された図面を参照して本発明の実施例を説明したが、本発明が属する技術分野の当業者は、本発明がその技術的思想や必須特徴を変更しないで、他の具体的な形態で実施することができるということを理解することができるであろう。また、以上記述した実施例はすべての面で例示的なものであって、限定的なものではないことが理解されなければならない。さらに、本発明の範囲は前記詳細な説明よりは後述する特許請求範囲によって表されて、特許請求範囲の意味及び範囲、そしてその等価概念から導出されるすべての変更または変形された形態が本発明の範囲に含まれるものとして解釈されなければならない。
【符号の説明】
【0091】
100、200 基板
101、201、203、205 トレンチ
202、204 ホール
110、210 第1外因性多結晶シリコン層
120a、220a 第1中間真性多結晶シリコン層
120b、220b 第2中間真性多結晶シリコン層
130、230 第2外因性多結晶シリコン層
140、240 補助電極層
【特許請求の範囲】
【請求項1】
基板に複数のトレンチを形成する段階と、
前記トレンチそれぞれの内部の一基線から前記トレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面の領域上に第1半導体物質層を形成する段階と、
前記トレンチそれぞれの内部の前記第1半導体物質層上の一基線から前記トレンチそれぞれの他側面及び前記他側面から続く前記基板(a resultant substrate)の突出面領域上に第2半導体物質層を形成して、前記トレンチそれぞれの内部で前記第1半導体物質層と前記第2半導体物質層の一部が重なるように、前記第2半導体物質層を形成する段階と、
を含む集積型薄膜光起電力素子の製造方法。
【請求項2】
前記基板上に前記第1半導体物質層を形成する段階と前記第2半導体物質層を形成する段階の間に、第1中間真性半導体層及び第2中間真性半導体層を形成する段階をさらに含むことを特徴とする請求項1に記載の集積型薄膜光起電力素子の製造方法。
【請求項3】
前記第1半導体物質層を形成する段階は、第1不純物雰囲気で第1真性半導体物質が一側からななめに放出され、第1不純物及び第1真性半導体物質が一側からななめに放出され、または、第1半導体物質が一側からななめに放出されて、前記基板上に蒸着される段階、を含み、
前記第1中間真性半導体層を形成する段階は、第1中間真性半導体物質が前記一側または前記一側の向かい側からななめに放出されて、前記基板(a resultant substrate)上に蒸着される段階、を含み、
前記第2中間真性半導体層を形成する段階は、前記第1中間真性半導体物質が放出された一側の向かい側から第2中間真性半導体物質がななめに放出されて、前記基板(a resultant substrate)上に蒸着される段階、を含み、
前記第2半導体物質層を形成する段階は、第2不純物雰囲気で第2真性半導体物質が前記第1半導体物質が放出された一側の向かい側からななめに放出され、第2不純物及び第2真性半導体物質が前記第1半導体物質が放出された一側の向かい側からななめに放出され、または、第2半導体物質が前記第1半導体物質が放出された一側の向かい側からななめに放出されて、前記基板(a resultant substrate)上に蒸着される段階、を含むことを特徴とする請求項2に記載の集積型薄膜光起電力素子の製造方法。
【請求項4】
前記第1半導体物質、前記第1中間真性半導体物質、前記第2中間真性半導体物質及び前記第2半導体物質は前記それぞれの蒸着段階で、または前記一つ以上の蒸着段階で、または前記それぞれの蒸着段階後に、または前記一つ以上の蒸着段階後に結晶化されることを特徴とする請求項3に記載の集積型薄膜光起電力素子の製造方法。
【請求項5】
前記トレンチの間の前記基板の突出面領域に光が透過されるホールを形成する段階をさらに含むことを特徴とする請求項1〜4のいずれか一項に記載の集積型薄膜光起電力素子の製造方法。
【請求項6】
前記基板が導電性材質である場合、前記基板の一表面または全表面に絶縁膜をコーティングする段階をさらに含むことを特徴とする請求項1〜5のいずれか一項に記載の集積型薄膜光起電力素子の製造方法
【請求項7】
前記第1半導体物質層の下部、および前記第2半導体物質層の上部のうち少なくとも一つに前記第1または第2半導体物質層より電気抵抗が小さな補助電極層を形成する段階をさらに含むことを特徴とする請求項1〜6のいずれか一項に記載の集積型薄膜光起電力素子の製造方法。
【請求項8】
前記第1半導体物質、前記第1中間真性半導体物質、前記第2中間真性半導体物質及び前記第2半導体物質を蒸着するそれぞれの段階は、直進性がある電子ビーム蒸着法、熱蒸着法、スプレー蒸着法、またはスパッタ蒸着法のうち少なくとも一つによって遂行されることを特徴とする請求項3に記載の集積型薄膜光起電力素子の製造方法。
【請求項9】
複数のトレンチが形成された基板と、
前記トレンチそれぞれの内部の第1基線から前記トレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面領域上に形成された第1半導体物質層と、
前記トレンチそれぞれの内部の前記第1半導体物質層上の第2基線から前記トレンチそれぞれの他側面及び前記他側面から続く前記基板の突出面領域上に形成された第2半導体物質層であって、前記トレンチそれぞれの内部で前記第1半導体物質層と一部が重なった前記第2半導体物質層と、を含む集積型薄膜光起電力素子。
【請求項10】
前記基板の突出面領域上では前記第1半導体物質層と前記第2半導体物質層との間に位置し、前記トレンチ内部では前記第1基線と前記第2基線との間の少なくとも一部領域で前記第1半導体物質層と前記第2半導体物質層とが重なるように形成された第1中間真性半導体層及び第2中間真性半導体層をさらに含むことを特徴とする請求項9に記載の集積型薄膜光起電力素子。
【請求項11】
前記第1半導体物質層、前記第2半導体物質層、前記第1中間真性半導体層及び前記第2中間真性半導体層のうち少なくとも一つ以上は結晶化されたことを特徴とする請求項10に記載の集積型薄膜光起電力素子。
【請求項12】
前記トレンチの間の前記基板の突出面領域に光が透過されるホールが位置することを特徴とする請求項9〜11のいずれか一項に記載の集積型薄膜光起電力素子。
【請求項13】
前記ホールは前記基板を貫通することを特徴とする請求項12に記載の集積型薄膜光起電力素子。
【請求項14】
前記ホールの幅または直径に対する深さの比は、前記トレンチの幅に対する深さの比より大きいことを特徴とする請求項12に記載の集積型薄膜光起電力素子。
【請求項15】
前記第1半導体物質層は第1不純物を含み、前記第2半導体物質層は前記第1不純物と異なる第2不純物を含み、前記第1半導体物質層と前記第2半導体物質層は、pn接合を形成することを特徴とする請求項9〜14のいずれか一項に記載の集積型薄膜光起電力素子。
【請求項16】
前記第1半導体物質層の下部または前記第2半導体物質層の上部のうち少なくとも一つに前記第1または第2半導体物質より電気抵抗が小さな補助電極層が位置することを特徴とする請求項9〜15のいずれか一項に記載の集積型薄膜光起電力素子。
【請求項17】
前記第1半導体物質層の下部及び前記第2半導体物質層の上部にそれぞれ前記第1または第2半導体物質より電気抵抗が小さな第1補助電極層及び第2補助電極層が位置し、前記第1補助電極層と前記第2補助電極層とのうちで少なくとも一つは透明導電膜(TCO)であることを特徴とする請求項9〜15のいずれか一項に記載の集積型薄膜光起電力素子。
【請求項18】
前記第1半導体物質層と前記第2半導体物質層の上部に形成される前記第2補助電極層とがトレンチ内部で重なるか、または前記第2半導体物質層と前記第1半導体物質層の下部に形成される前記第1補助電極層とがトレンチ内部で重なるか、または、前記第1補助電極層及び前記第2補助電極層がトレンチ内部で重なることを特徴とする請求項17に記載の集積型薄膜光起電力素子。
【請求項1】
基板に複数のトレンチを形成する段階と、
前記トレンチそれぞれの内部の一基線から前記トレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面の領域上に第1半導体物質層を形成する段階と、
前記トレンチそれぞれの内部の前記第1半導体物質層上の一基線から前記トレンチそれぞれの他側面及び前記他側面から続く前記基板(a resultant substrate)の突出面領域上に第2半導体物質層を形成して、前記トレンチそれぞれの内部で前記第1半導体物質層と前記第2半導体物質層の一部が重なるように、前記第2半導体物質層を形成する段階と、
を含む集積型薄膜光起電力素子の製造方法。
【請求項2】
前記基板上に前記第1半導体物質層を形成する段階と前記第2半導体物質層を形成する段階の間に、第1中間真性半導体層及び第2中間真性半導体層を形成する段階をさらに含むことを特徴とする請求項1に記載の集積型薄膜光起電力素子の製造方法。
【請求項3】
前記第1半導体物質層を形成する段階は、第1不純物雰囲気で第1真性半導体物質が一側からななめに放出され、第1不純物及び第1真性半導体物質が一側からななめに放出され、または、第1半導体物質が一側からななめに放出されて、前記基板上に蒸着される段階、を含み、
前記第1中間真性半導体層を形成する段階は、第1中間真性半導体物質が前記一側または前記一側の向かい側からななめに放出されて、前記基板(a resultant substrate)上に蒸着される段階、を含み、
前記第2中間真性半導体層を形成する段階は、前記第1中間真性半導体物質が放出された一側の向かい側から第2中間真性半導体物質がななめに放出されて、前記基板(a resultant substrate)上に蒸着される段階、を含み、
前記第2半導体物質層を形成する段階は、第2不純物雰囲気で第2真性半導体物質が前記第1半導体物質が放出された一側の向かい側からななめに放出され、第2不純物及び第2真性半導体物質が前記第1半導体物質が放出された一側の向かい側からななめに放出され、または、第2半導体物質が前記第1半導体物質が放出された一側の向かい側からななめに放出されて、前記基板(a resultant substrate)上に蒸着される段階、を含むことを特徴とする請求項2に記載の集積型薄膜光起電力素子の製造方法。
【請求項4】
前記第1半導体物質、前記第1中間真性半導体物質、前記第2中間真性半導体物質及び前記第2半導体物質は前記それぞれの蒸着段階で、または前記一つ以上の蒸着段階で、または前記それぞれの蒸着段階後に、または前記一つ以上の蒸着段階後に結晶化されることを特徴とする請求項3に記載の集積型薄膜光起電力素子の製造方法。
【請求項5】
前記トレンチの間の前記基板の突出面領域に光が透過されるホールを形成する段階をさらに含むことを特徴とする請求項1〜4のいずれか一項に記載の集積型薄膜光起電力素子の製造方法。
【請求項6】
前記基板が導電性材質である場合、前記基板の一表面または全表面に絶縁膜をコーティングする段階をさらに含むことを特徴とする請求項1〜5のいずれか一項に記載の集積型薄膜光起電力素子の製造方法
【請求項7】
前記第1半導体物質層の下部、および前記第2半導体物質層の上部のうち少なくとも一つに前記第1または第2半導体物質層より電気抵抗が小さな補助電極層を形成する段階をさらに含むことを特徴とする請求項1〜6のいずれか一項に記載の集積型薄膜光起電力素子の製造方法。
【請求項8】
前記第1半導体物質、前記第1中間真性半導体物質、前記第2中間真性半導体物質及び前記第2半導体物質を蒸着するそれぞれの段階は、直進性がある電子ビーム蒸着法、熱蒸着法、スプレー蒸着法、またはスパッタ蒸着法のうち少なくとも一つによって遂行されることを特徴とする請求項3に記載の集積型薄膜光起電力素子の製造方法。
【請求項9】
複数のトレンチが形成された基板と、
前記トレンチそれぞれの内部の第1基線から前記トレンチそれぞれの一側面及び前記一側面から続く前記基板の突出面領域上に形成された第1半導体物質層と、
前記トレンチそれぞれの内部の前記第1半導体物質層上の第2基線から前記トレンチそれぞれの他側面及び前記他側面から続く前記基板の突出面領域上に形成された第2半導体物質層であって、前記トレンチそれぞれの内部で前記第1半導体物質層と一部が重なった前記第2半導体物質層と、を含む集積型薄膜光起電力素子。
【請求項10】
前記基板の突出面領域上では前記第1半導体物質層と前記第2半導体物質層との間に位置し、前記トレンチ内部では前記第1基線と前記第2基線との間の少なくとも一部領域で前記第1半導体物質層と前記第2半導体物質層とが重なるように形成された第1中間真性半導体層及び第2中間真性半導体層をさらに含むことを特徴とする請求項9に記載の集積型薄膜光起電力素子。
【請求項11】
前記第1半導体物質層、前記第2半導体物質層、前記第1中間真性半導体層及び前記第2中間真性半導体層のうち少なくとも一つ以上は結晶化されたことを特徴とする請求項10に記載の集積型薄膜光起電力素子。
【請求項12】
前記トレンチの間の前記基板の突出面領域に光が透過されるホールが位置することを特徴とする請求項9〜11のいずれか一項に記載の集積型薄膜光起電力素子。
【請求項13】
前記ホールは前記基板を貫通することを特徴とする請求項12に記載の集積型薄膜光起電力素子。
【請求項14】
前記ホールの幅または直径に対する深さの比は、前記トレンチの幅に対する深さの比より大きいことを特徴とする請求項12に記載の集積型薄膜光起電力素子。
【請求項15】
前記第1半導体物質層は第1不純物を含み、前記第2半導体物質層は前記第1不純物と異なる第2不純物を含み、前記第1半導体物質層と前記第2半導体物質層は、pn接合を形成することを特徴とする請求項9〜14のいずれか一項に記載の集積型薄膜光起電力素子。
【請求項16】
前記第1半導体物質層の下部または前記第2半導体物質層の上部のうち少なくとも一つに前記第1または第2半導体物質より電気抵抗が小さな補助電極層が位置することを特徴とする請求項9〜15のいずれか一項に記載の集積型薄膜光起電力素子。
【請求項17】
前記第1半導体物質層の下部及び前記第2半導体物質層の上部にそれぞれ前記第1または第2半導体物質より電気抵抗が小さな第1補助電極層及び第2補助電極層が位置し、前記第1補助電極層と前記第2補助電極層とのうちで少なくとも一つは透明導電膜(TCO)であることを特徴とする請求項9〜15のいずれか一項に記載の集積型薄膜光起電力素子。
【請求項18】
前記第1半導体物質層と前記第2半導体物質層の上部に形成される前記第2補助電極層とがトレンチ内部で重なるか、または前記第2半導体物質層と前記第1半導体物質層の下部に形成される前記第1補助電極層とがトレンチ内部で重なるか、または、前記第1補助電極層及び前記第2補助電極層がトレンチ内部で重なることを特徴とする請求項17に記載の集積型薄膜光起電力素子。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【公開番号】特開2012−49542(P2012−49542A)
【公開日】平成24年3月8日(2012.3.8)
【国際特許分類】
【出願番号】特願2011−183497(P2011−183497)
【出願日】平成23年8月25日(2011.8.25)
【出願人】(510114789)韓国鉄鋼株式会社 (6)
【出願人】(592127149)韓国科学技術院 (129)
【氏名又は名称原語表記】KOREA ADVANCED INSTITUTE OF SCIENCE AND TECHNOLOGY
【住所又は居所原語表記】373−1,Gusung−dong,Yuseong−ku,Daejeon 305−701 KR
【Fターム(参考)】
【公開日】平成24年3月8日(2012.3.8)
【国際特許分類】
【出願日】平成23年8月25日(2011.8.25)
【出願人】(510114789)韓国鉄鋼株式会社 (6)
【出願人】(592127149)韓国科学技術院 (129)
【氏名又は名称原語表記】KOREA ADVANCED INSTITUTE OF SCIENCE AND TECHNOLOGY
【住所又は居所原語表記】373−1,Gusung−dong,Yuseong−ku,Daejeon 305−701 KR
【Fターム(参考)】
[ Back to top ]