電力供給制御回路
【課題】従来の電力供給制御回路は、電源が正常に接続された場合の待機時において消費電流が増大するという問題があった。
【解決手段】本発明にかかる電力供給制御回路は、電源端子ＰＷＲと接地端子ＧＮＤとの間に設けられた出力トランジスタＴ１及び負荷１１と、出力トランジスタＴ１のゲートと接地端子ＧＮＤとの間に設けられ、電源１０の極性が逆になった場合に出力トランジスタＴ１を導通状態にする保護トランジスタＭＮ８と、出力端子に逆起電圧が印加された場合に出力トランジスタＴ１を導通状態にする負電圧制御部と、出力端子に逆起電圧が印加された場合に、接地端子ＧＮＤと出力端子とを導通状態にする補償トランジスタＭＮ７と、電源１０の極性が正常の場合に、接地端子ＧＮＤと補償トランジスタＭＮ７及び保護トランジスタＭＮ９のバックゲートとを導通状態に制御するバックゲート制御回路１８と、を備える。
【解決手段】本発明にかかる電力供給制御回路は、電源端子ＰＷＲと接地端子ＧＮＤとの間に設けられた出力トランジスタＴ１及び負荷１１と、出力トランジスタＴ１のゲートと接地端子ＧＮＤとの間に設けられ、電源１０の極性が逆になった場合に出力トランジスタＴ１を導通状態にする保護トランジスタＭＮ８と、出力端子に逆起電圧が印加された場合に出力トランジスタＴ１を導通状態にする負電圧制御部と、出力端子に逆起電圧が印加された場合に、接地端子ＧＮＤと出力端子とを導通状態にする補償トランジスタＭＮ７と、電源１０の極性が正常の場合に、接地端子ＧＮＤと補償トランジスタＭＮ７及び保護トランジスタＭＮ９のバックゲートとを導通状態に制御するバックゲート制御回路１８と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力供給制御回路に関し、特に負荷への電源供給を制御する出力トランジスタを有する電力供給制御回路に関する。
【背景技術】
【０００２】
電力供給用半導体は、負荷に電源から電力を供給する電力供給制御回路として広く用いられている。応用分野の一つとして、自動車のアクチュエータやランプを駆動するために用いられている。ここで、ソレノイドなどのインダクタンス成分を有する負荷や、負荷を接続する配線のインダクタンス成分により、電力供給制御回路の出力端子に逆起電圧が発生する。そのため電力供給制御回路は、この逆起電圧から電力供給用半導体を保護するために過電圧保護回路を備える必要がある。また、電源の逆接続時（例えば、バッテリーの取り替え時に、間違えてバッテリーを逆接続した場合）において、電力供給用半導体を導通させることにより、当該電力供給用半導体の発熱を抑制して電力供給制御回路の破壊を防止することが求められている。
【０００３】
さらに、電力供給制御回路が自動車等に用いられる場合において、電極供給制御回路が待機状態の場合には、スタンバイ電流をマイクロアンペアのオーダーにして無駄な消費電流を発生させないことが要求される。
【０００４】
このような要求に対する解決策が特許文献１に開示されている。図１２は、特許文献１に記載された電力供給制御回路１に対応する回路図である。図１２に示すように、電力供給制御回路１は、電源１０、負荷１１、ドライバ回路１２、ゲート放電回路１３、ゲート抵抗Ｒ１２、バックゲート制御回路１５、補償回路１６、逆接続保護回路１７、ダイナミッククランプ回路１９、スイッチ回路２０、出力トランジスタＴ１、抵抗Ｒ１０、抵抗Ｒ１１、ダイオードＤ１０、電源端子ＰＷＲ、接地端子ＧＮＤ、出力端子ＯＵＴを有する。なお、ゲート抵抗Ｒ１２は省略しても良い。電力供給制御回路の接続については、特許文献中に詳細な説明が記載されているので省略する。
【０００５】
次に、電力供給制御回路１の動作について説明する。ここで、動作としては、電源１０が正常に接続された場合と、電源１０が逆接続された場合と、がある。また、電源１０が正常に接続された場合には、出力トランジスタＴ１が導通状態となり、負荷１１に出力端子ＯＵＴを介して電力を供給する導通モードと、出力トランジスタＴ１が導通状態から非導通状態に切り替わるターンオフ時において、出力端子ＯＵＴに負荷１１から逆起電圧としての負電圧サージが発生する負電圧サージモードとがある。以下では、この３つのモードに分けて電力供給制御回路１の動作を説明する。
【０００６】
まず、導通モードでは、放電トランジスタＭＮ１は、ドライバ回路１２から出力されるロウレベルの制御信号Ｓ２がゲートに印加されることにより非導通状態となる。一方、出力トランジスタＴ１は、ドライバ回路１２から出力されるハイレベルの制御信号Ｓ１がゲートに印加されることにより導通状態となる。従って、導通モードでは、出力端子ＯＵＴの電圧は電源１０の正極側電圧ＶＢとほぼ同じ値となる。また、導通モードでは、第２のスイッチ部１５ｂのＮＭＯＳトランジスタＭＮ５、ＭＮ６が導通して、第１のスイッチ部１５ａのＮＭＯＳトランジスタＭＮ３、ＭＮ４が非導通となる。そのため、補償トランジスタＭＮ７のバックゲートには接地端子ＧＮＤの電圧が印加される。このとき、補償トランジスタＭＮ７は、出力端子ＯＵＴに接続される端子がドレインとなり、ノードＣ（逆接続保護回路１７と抵抗Ｒ１１との間のノード）に接続される端子がソースとなる。補償トランジスタＭＮ７は、ゲートに接地端子ＧＮＤの電圧が印加されるため、非導通状態となる。また、逆接続保護回路１７の保護トランジスタＭＮ８は非導通状態となる。スイッチ回路２０に設けられたスイッチトランジスタＭＮ１１は、ソース電圧よりもゲート電圧が低いため非導通状態となる。したがって、ダイナミッククランプ回路１９は、無効な状態となっている。
【０００７】
次に、負電圧サージモードの動作について説明する。負電圧サージは、出力トランジスタＴ１が導通状態から非導通状態に切り替わるターンオフ時に発生する。この負電圧サージは、負荷１１が有するインダクタンス、及び負荷１１を接続する配線が有するインダクタンスの影響により発生する。この場合、制御信号Ｓ２がロウレベルからハイレベルに遷移するため、放電トランジスタＭＮ１は導通する。一方、制御信号Ｓ１がハイレベルからロウレベルに遷移するため、出力トランジスタＴ１は非導通となる。
【０００８】
出力トランジスタＴ１が導通状態から非導通状態に切り替わる過程（ターンオフ期間）において、負荷１１のインダクタンスや負荷１１を接続する配線のインダクタンスの影響により、出力端子ＯＵＴに負電圧の逆起電圧が発生する。ターンオフ期間において、出力端子ＯＵＴの電圧が接地端子ＧＮＤの電圧よりも高い状態の場合には、第１のスイッチ部１５ａのＮＭＯＳトランジスタＭＮ３、ＭＮ４が非導通となり、第２のスイッチ部１５ｂのＮＭＯＳトランジスタＭＮ５、ＭＮ６が導通となる。そのため、バックゲート制御回路１５が補償トランジスタＭＮ７のバックゲートに与える電圧は、接地端子ＧＮＤの電圧となる。出力端子ＯＵＴの電圧が接地端子ＧＮＤの電圧よりも下がる状態（負電圧サージ）の場合には、第１のスイッチ部１５ａのＮＭＯＳトランジスタＭＮ３、ＭＮ４が導通となり、第２のスイッチ部１５ｂのＮＭＯＳトランジスタＭＮ５、ＭＮ６が非導通となる。そのため、バックゲート制御回路１５が補償トランジスタＭＮ７のバックゲートに与える電圧は、出力端子ＯＵＴの電圧となる。このとき、補償トランジスタＭＮ７は、出力端子ＯＵＴ側がソース、ノードＣ側がドレインとなる。ここで補償トランジスタＭＮ７は、ゲート電圧がソース電圧よりも高いため導通状態となる。これにより、ノードＣの電圧は出力端子ＯＵＴの電圧と等しくなる。
【０００９】
負電圧サージが出力端子ＯＵＴに発生している状態では、放電トランジスタＭＮ１の導通により、出力トランジスタＴ１のゲート電圧も負電圧となる。このとき、逆接続保護回路１７の保護トランジスタＭＮ８は非導通状態であるが、保護トランジスタＭＮ８に形成される寄生ダイオードＤ８は順方向にバイアスされる。しかし、補償トランジスタＭＮ７の導通により、ノードＣの電圧は出力端子ＯＵＴの電圧と実質的に同じ電圧となっているため、保護トランジスタＭＮ８は無効となっている。保護トランジスタＭＮ８が無効状態になることにより、接地端子ＧＮＤから保護トランジスタＭＮ８の寄生ダイオードＤ８、放電トランジスタＭＮ１を介して出力端子ＯＵＴへ電流が流れる経路は遮断される。
【００１０】
一方、スイッチ回路２０のスイッチトランジスタＭＮ１１は、ゲート電圧が接地端子ＧＮＤの電圧（例えば０Ｖ）と実質的に同じであり、ソース（出力トランジスタＴ１のゲート）電圧が負電圧であるため、導通する。これにより、ダイナミッククランプ回路１９は有効な状態となる。出力端子ＯＵＴの電圧降下により、出力トランジスタＴ１のソース・ドレイン間電圧がクランプ電圧以上となると、ダイナミッククランプ回路１９に設けられたダイオードＤ１１が導通し、出力トランジスタＴ１が導通状態となる。ここで、クランプ電圧とは、ダイオードＤ１１の降伏電圧とスイッチトランジスタＭＮ１１のしきい値電圧と出力トランジスタＴ１のしきい値電圧との和のことである。このように、出力端子ＯＵＴに負電圧が発生した場合には、出力トランジスタＴ１のドレイン・ソース間電圧をクランプ電圧にクランプすることにより、出力トランジスタＴ１を過電圧から保護する。
【００１１】
負電圧サージは、インダクタンスに蓄えられたエネルギーが放出されるまで発生する。エネルギーの放出が完了すると、出力端子ＯＵＴの電圧は０Ｖになる。そして、出力トランジスタＴ１は非導通状態となる。
【００１２】
次に、逆接続モードの動作について説明する。逆接続モードでは、接地端子ＧＮＤに正極側電圧ＶＢ、電源端子ＰＷＲに負極側電圧ＶＳＳが接続される。このとき、ダイオードＤ１０が導通状態となり、ノードＢ（ダイオードＤ１０のアノード側のノード）の電圧は、ダイオードＤ１０の順方向電圧（例えば０．７Ｖ）となる。また、接地端子ＧＮＤから負荷１１及び出力トランジスタＴ１のバックゲート・ドレイン間に形成される寄生ダイオードを介して電流が流れる。そのため出力端子ＯＵＴの電圧は、当該寄生ダイオードの順方向電圧（例えば０．７Ｖ）となる。
【００１３】
つまり、ノードＢ及び出力端子ＯＵＴの電圧は、いずれも同じ電圧（たとえば０．７Ｖ）となる。したがって、第２のスイッチ部１５ｂのＮＭＯＳトランジスタＭＮ５、ＭＮ６は非導通となり、第１のスイッチ部１５ａのＮＭＯＳトランジスタＭＮ３、ＭＮ４も非導通となる。
【００１４】
また、補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートには、０．７Ｖの電圧が供給される。このとき、補償トランジスタＭＮ７は、出力端子ＯＵＴ側がソース、ノードＣ側がドレインとなる。ここで補償トランジスタＭＮ７は、ゲート電圧がソース電圧と等しいため非導通状態となる。一方、保護トランジスタＭＮ８は非導通状態であるが、保護トランジスタＭＮ８に形成される寄生ダイオードＤ８は順方向にバイアスされる。そのため、接地端子ＧＮＤから寄生ダイオードＤ８を介して出力トランジスタＴ１のゲートに対して電荷が供給され、出力トランジスタＴ１が導通する。
【００１５】
上記の説明により、従来技術の電力供給制御回路１は、逆接続モードにおいて、出力トランジスタＴ１を導通状態に維持して発熱を防止することができる。さらに、従来技術の電力供給制御回路は、負電圧サージモードにおいて、過電圧保護機能を損なうことなく、出力トランジスタＴ１を過電圧から保護することができる。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００９−１４７９９４公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
半導体基板上に図１２に示す従来の電力供給制御回路を集積化した場合において、当該電力供給制御回路を動作条件範囲内の高電圧によって動作させた場合、トランジスタＭＮ４、ＭＮ６及びＭＮ７に形成される縦型の寄生バイポーラＱ４〜Ｑ７が導通し、消費電流が発生するという問題があった。この消費電流の発生について以下に説明する。
【００１８】
従来の電力供給制御回路が待機状態の場合において、トランジスタＭＮ４、ＭＮ６及びＭＮ７のＰウェル（寄生バイポーラＱ４〜Ｑ７のベース）は、トランジスタＭＮ４、ＭＮ６及びＭＮ７のドレイン／ソース（寄生バイポーラＱ４〜Ｑ７のエミッタ）と電気的な接続が取れない。そのため、当該寄生バイポーラのベースがオープンとなる。ここで、寄生バイポーラの降伏電圧は、ベースがオープンの場合のエミッタ−コレクタ間の耐圧ＢＶｃｅｏとして表すことができる。
【００１９】
図１１は、バイポーラの耐圧特性を示した図である。一般に良く知られているように、ベースがオープンの場合のバイポーラの耐圧ＢＶｃｅｏと、ベースに電位が与えられた場合のバイポーラの耐圧ＢＶｃｂｏとは、電流増幅率ｈＦＥにより以下の関係が成り立つ。
【００２０】
ＢＶｃｅｏ＝ＢＶｃｂｏ／４√ｈＦＥ ・・・（式１）
【００２１】
デバイスの開発では、デバイスサイズと耐圧との関係がトレードオフの関係にある。このとき、耐圧ＢＶｃｂｏは最適な値をとるように設計される。例えば、４０Ｖの耐圧が必要な場合、通常、デバイスの耐圧ＢＶｃｂｏは６０Ｖ程度となるように設計される。
【００２２】
図１２に示す寄生バイポーラＱ４〜Ｑ７の電流増幅率ｈＦＥは、例えば１００程度である。つまり（式１）より、耐圧ＢＶｃｅｏは耐圧ＢＶｃｂｏの約１／３程度である。
【００２３】
そのため、従来の電力供給制御回路が待機状態の場合において、寄生バイポーラＱ４〜Ｑ７に対して耐圧ＢＶｃｅｏよりも高い電圧が与えられると、寄生バイポーラＱ４〜Ｑ７がブレークダウンして当該寄生バイポーラに電流が流れる。それにより、従来の電力供給制御回路は消費電流が増大する。
【００２４】
このように従来の電力供給制御回路では、補償回路１６に設けられたトランジスタのバックゲート及びバックゲート制御回路１５に設けられたトランジスタのバックゲートが、電力供給制御回路の待機時にいずれもオープン（ハイインピーダンス）になった。そのため、寄生バイポーラに電流が流れ、消費電流が増大するという問題があった。
【００２５】
さらに、半導体基板上に図１２に示す従来の電力供給制御回路を集積化した場合において、電源の逆接続時にＭＮ７、ＭＮ８、ＭＮ１１及びＭＮ１に形成される寄生バイポーラによって、出力トランジスタＴ１が導通状態を維持することが妨げられる。これは、電源の逆接時に、各寄生バイポーラが導通して、出力トランジスタＴ１のゲート電荷を引き抜いてしまうためである。
【課題を解決するための手段】
【００２６】
本発明にかかる電力供給制御回路は、第１の電源ラインと出力端子との間に接続された出力トランジスタと、前記出力端子と第２の電源ラインとの間に接続された負荷と、前記出力トランジスタのゲートと前記第２の電源ラインとの間に設けられ、前記第１及び前記第２の電源ライン間に接続される電源の極性が逆になった場合に前記出力トランジスタを導通状態にする保護トランジスタと、前記第１の電源ラインと前記出力トランジスタのゲートとの間に設けられ、前記出力端子に前記負荷からの逆起電圧が印加された場合に前記出力トランジスタを導通状態にする負電圧制御部と、前記出力端子に前記負荷からの逆起電圧が印加された場合に、前記第２の電源ラインと前記出力端子とを導通状態にする補償トランジスタと、前記電源の極性が正常の場合に、前記第２の電源ラインと前記補償トランジスタ及び前記保護トランジスタのバックゲートとを導通状態に制御するバックゲート制御回路と、を備える。
【００２７】
上述のような回路構成により、電源が正常に接続された場合の待機時において、消費電流の増大を抑制することができる。
【発明の効果】
【００２８】
本発明により、電源が正常に接続された場合の待機時において、消費電流の増大を抑制することが可能な電力供給制御回路を提供することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態１にかかる電力供給制御回路の回路図である。
【図２】本発明の実施の形態１にかかる電力供給制御回路において形成される寄生素子を説明するための半導体装置の断面図である。
【図３】本発明の実施の形態１にかかる電力供給制御回路において電源が逆接続された場合の回路図である。
【図４】本発明の実施の形態１にかかる電力供給制御回路において形成される寄生素子を説明するための半導体装置の断面図である。
【図５】本発明の実施の形態２にかかる電力供給制御回路の回路図である。
【図６】本発明の実施の形態２にかかる電力供給制御回路において形成される寄生素子を説明するための半導体装置の断面図である。
【図７】本発明の実施の形態２にかかる電力供給制御回路において電源が逆接続された場合の回路図である。
【図８】本発明の実施の形態２にかかる電力供給制御回路において形成される寄生素子を説明するための半導体装置の断面図である。
【図９】本発明の実施の形態３にかかる電力供給制御回路の回路図である。
【図１０】本発明の実施の形態４にかかる電力供給制御回路の回路図である。
【図１１】バイポーラトランジスタの耐圧特性を示す図である。
【図１２】従来の電力供給制御回路の回路図である。
【発明を実施するための形態】
【００３０】
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。説明の明確化のため、必要に応じて重複説明は省略される。
【００３１】
実施の形態１
図１に本発明の実施の形態１にかかる電力供給制御回路２の回路図を示す。図１に示すように、電力供給制御回路２は、電源１０、負荷１１、ドライバ回路１２、ゲート放電回路１３、ゲート抵抗Ｒ１２、バックゲート制御回路１８、補償回路１６、逆接続保護回路１７、ダイナミッククランプ回路１９、スイッチ回路２０、出力トランジスタＴ１、抵抗（第１の抵抗）Ｒ３、抵抗（第３の抵抗）Ｒ１０、抵抗（第２の抵抗）Ｒ１１、抵抗（第４の抵抗）Ｒ１３、ダイオードＤ１０、電源端子ＰＷＲ、接地端子ＧＮＤ、出力端子ＯＵＴを有する。なお、ゲート抵抗Ｒ１２は省略しても良い。また、本実施の形態では、電源１０と出力端子ＯＵＴとを電源端子ＰＷＲを介して接続する電源ラインを第１の電源ラインと称し、電源１０と出力端子ＯＵＴとを接地端子ＧＮＤを介して接続する電源ラインを第２の電源ラインと称す。また、ダイナミッククランプ回路１９とスイッチ回路２０とにより負電圧制御部を構成する。
【００３２】
電源１０は、電源端子ＰＷＲと接地端子ＧＮＤとの間に接続される。そして、正常接続時には、電源１０は電源端子ＰＷＲに正極側電圧ＶＢを供給し、接地端子ＧＮＤに負極側電圧ＶＳＳを供給する。負荷１１は、出力端子ＯＵＴと接地端子ＧＮＤとの間に接続される。負荷１１は、例えば、アクチュエータやランプ等であって、電力供給制御回路２において電力の供給先となるものである。
【００３３】
ドライバ回路１２は、電力供給制御回路２の制御装置である。ドライバ回路１２は、出力トランジスタＴ１のゲートに制御信号Ｓ１を供給し、ゲート放電回路１３に制御信号Ｓ２を供給する。この実施の形態においては、制御信号Ｓ１、Ｓ２は、互いに逆相となる信号であるものとする。ドライバ回路１２は制御信号Ｓ１、Ｓ２によって出力トランジスタＴ１の導通状態を制御する。
【００３４】
出力トランジスタＴ１では、ドレインが電源端子ＰＷＲに接続され、ソースが出力端子ＯＵＴに接続される。なお、出力トランジスタＴ１のゲートには制御信号Ｓ１が供給される。出力トランジスタＴ１は、制御信号Ｓ１がハイレベルの場合に導通状態となり、制御信号Ｓ１がロウレベルの場合に非導通状態となる。ゲート抵抗Ｒ１２は、ドライバ回路１２と出力トランジスタＴ１のゲートとの間に接続される。つまり、ゲート抵抗Ｒ１２は、一方の端子が出力トランジスタＴ１のゲートに接続され、他方の端子がドライバ回路１２に接続される。
【００３５】
ゲート放電回路１３は、ゲート抵抗Ｒ１２の他方の端子と出力端子ＯＵＴとの間に接続され、ドライバ回路１２によって制御される。ゲート放電回路１３は、制御信号Ｓ２がハイレベルの場合に出力トランジスタＴ１のゲートから電荷の引き抜きを行う。また、ゲート放電回路１３は、制御信号Ｓ２がロウレベルの場合には非導通状態となり、出力トランジスタＴ１のゲートから電荷の引き抜きは行わない。
【００３６】
より具体的には、ゲート放電回路１３は、放電トランジスタＭＮ１を有する。本実施例の形態では、放電トランジスタＭＮ１としてＮ型ＭＯＳトランジスタを用いる。放電トランジスタＭＮ１では、ドレインがゲート抵抗Ｒ１２を介して出力トランジスタＴ１のゲートに接続され、ゲートに制御信号Ｓ２が入力され、ソースが出力端子ＯＵＴに接続され、バックゲートが抵抗Ｒ１３を介して出力端子ＯＵＴに接続される。
【００３７】
なお、放電トランジスタＭＮ１には、寄生素子として、寄生バイポーラＱ１及び寄生ダイオードＤ１が形成される。より具体的には、寄生バイポーラＱ１では、放電トランジスタＭＮ１のバックゲートにベースが接続され、出力トランジスタＴ１のゲートにエミッタが接続され、電源端子ＰＷＲにコレクタが接続される。寄生ダイオードＤ１では、放電トランジスタＭＮ１のバックゲートにアノードが接続され、出力トランジスタＴ１のゲートにカソードが接続される。
【００３８】
ダイナミッククランプ回路１９とスイッチ回路２０とは、電源端子ＰＷＲと出力トランジスタＴ１との間に直列に接続されている。ダイナミッククランプ回路１９は、電源端子ＰＷＲとスイッチ回路２０との間に接続される。より具体的には、ダイナミッククランプ回路１９は、ダイオードＤ１１を有する。ダイオードＤ１１では、カソードが電源端子ＰＷＲに接続され、アノードがスイッチ回路２０に接続される。
【００３９】
スイッチ回路２０は、ダイオードＤ１１のアノードと出力トランジスタＴ１のゲートとの間に接続される。より具体的には、スイッチ回路２０は、第１のスイッチトランジスタＭＮ１１を有する。本実施の形態では、第１のスイッチトランジスタＭＮ１１としてＮ型ＭＯＳトランジスタを用いる。第１のスイッチトランジスタＭＮ１１では、ドレインがダイオードＤ１１のアノードに接続され、ソースが出力トランジスタＴ１のゲートに接続され、ゲートがノードＢに接続され、バックゲートが抵抗Ｒ１３を介して出力端子ＯＵＴに接続される。なおノードＢは、後述するダイオードＤ１０のアノード側のノードである。
【００４０】
なお、第１のスイッチトランジスタＭＮ１１には、寄生素子として、寄生バイポーラＱ２及び寄生ダイオードＤ２が形成される。より具体的には、寄生バイポーラＱ２では、第１のスイッチトランジスタＭＮ１１のバックゲートにベースが接続され、第１のスイッチトランジスタＭＮ１１のドレイン側にエミッタが接続され、電源端子ＰＷＲにコレクタが接続される。寄生ダイオードＤ２では、第１のスイッチトランジスタＭＮ１１のバックゲートにアノードが接続され、第１のスイッチトランジスタＭＮ１１のドレイン側にカソードが接続される。
【００４１】
抵抗Ｒ１３では、一方の端子が放電トランジスタＭＮ１及び第１のスイッチトランジスタＭＮ１１のバックゲートに接続され、他方の端子が出力端子ＯＵＴに接続される。なお、抵抗Ｒ１３には、寄生素子として、抵抗Ｒ１３の両端と電源端子ＰＷＲとの間に寄生ダイオードＤ１ａ、Ｄ１ｂが形成される。より具体的には、寄生ダイオードＤ１ａでは、抵抗Ｒ１３の出力端子ＯＵＴ側の端子にアノードが接続され、電源端子ＰＷＲにカソードが接続される。寄生ダイオードＤ１ｂでは、抵抗Ｒ１３の他方の端子にアノードが接続され、電源端子ＰＷＲにカソードが接続される。
【００４２】
補償回路１６は、出力端子ＯＵＴに接続されるとともに、抵抗Ｒ１１を介して接地端子ＧＮＤに接続される。なお、抵抗Ｒ１１と補償回路１６とは、ノードＣを介して接続されている。つまり、補償回路１６は、出力端子ＯＵＴとノードＣとの間に接続される。そして補償回路１６は、出力端子ＯＵＴの電圧が所定の電圧よりも低くなった場合に、ノードＣと出力端子ＯＵＴをショートする。補償回路１６は、補償トランジスタＭＮ７を有する。本実施例の形態では、補償トランジスタＭＮ７としてＮ型ＭＯＳトランジスタを用いる。補償トランジスタＭＮ７では、ソース／ドレインの一方が出力端子ＯＵＴに接続され、ソース／ドレインの他方がノードＣに接続され、ゲートがノードＢに接続され、バックゲートが抵抗Ｒ３を介してバックゲート制御回路１８に接続される。バックゲート制御回路１８は、補償トランジスタＭＮ７のバックゲート電圧を制御する。
【００４３】
なお、補償回路１６には、寄生素子として、寄生バイポーラＱ６、Ｑ７及び寄生ダイオードＤ３ｃ、Ｄ３ｄが形成される。より具体的には、寄生バイポーラＱ６では、補償トランジスタＭＮ７のバックゲートにベースが接続され、補償トランジスタＭＮ７のノードＣ側のソース／ドレイン拡散領域にエミッタが接続され、電源端子ＰＷＲにコレクタが接続される。寄生バイポーラＱ７では、補償トランジスタＭＮ７のバックゲートにベースが接続され、補償トランジスタＭＮ７における出力端子ＯＵＴ側のソース／ドレイン拡散領域にエミッタが接続され、電源端子ＰＷＲにコレクタが接続される。寄生ダイオードＤ３ｃでは、補償トランジスタＭＮ７のバックゲートにアノードが接続され、補償トランジスタＭＮ７におけるノードＣ側のソース／ドレイン拡散領域にカソードが接続される。寄生ダイオードＤ３ｄでは、補償トランジスタＭＮ７のバックゲートにアノードが接続され、補償トランジスタＭＮ７における出力端子ＯＵＴ側のソース／ドレイン拡散領域にカソードが接続される。
【００４４】
逆接続保護回路１７は、出力トランジスタＴ１のゲートとノードＣとの間に接続される。逆接続保護回路１７は、電源１０の逆接続時に導通して出力トランジスタＴ１のゲートに電荷を供給することにより、出力トランジスタＴ１を導通させる。逆接続保護回路１７は、保護トランジスタＭＮ８を有する。本実施例の形態では、保護トランジスタＭＮ８としてＮ型ＭＯＳトランジスタを用いる。保護トランジスタＭＮ８では、ソース／ドレインの一方が出力トランジスタＴ１のゲートに接続され、ソース／ドレインの他方がノードＣに接続され、ゲートがノードＣに接続され、バックゲートが抵抗Ｒ３を介してバックゲート制御回路１８に接続される。バックゲート制御回路１８は、補償トランジスタＭＮ７のバックゲート電圧を制御する。
【００４５】
なお、逆接続保護回路１７には、寄生素子として、寄生バイポーラＱ８、Ｑ９及び寄生ダイオードＤ３ｅ、Ｄ３ｆを有する。より具体的には、寄生バイポーラＱ８では、保護トランジスタＭＮ８のバックゲートにベースが接続され、保護トランジスタＭＮ８におけるノードＣ側のソース／ドレイン拡散領域にエミッタが接続され、電源端子ＰＷＲにコレクタが接続される。寄生バイポーラＱ９では、保護トランジスタＭＮ８のバックゲートにベースが接続され、保護トランジスタＭＮ８における出力トランジスタのゲート側のソース／ドレイン拡散領域にエミッタが接続され、電源端子ＰＷＲにコレクタが接続される。寄生ダイオードＤ３ｅでは、保護トランジスタＭＮ８のバックゲートにアノードが接続され、保護トランジスタＭＮ８におけるノードＣ側のソース／ドレイン拡散領域にカソードが接続される。寄生ダイオードＤ３ｆでは、保護トランジスタＭＮ８のバックゲートにアノードが接続され、保護トランジスタＭＮ８における出力トランジスタＴ１のゲート側のソース／ドレイン拡散領域にカソードが接続される。
【００４６】
バックゲート制御回路１８は、抵抗Ｒ３を介して補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートと、ノードＢと、の間に設けられる。バックゲート制御回路１８は、電力供給制御回路２の状態に応じて、補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートを制御する。バックゲート制御回路１８は、第２のスイッチトランジスタ（第１のトランジスタ）ＭＮ９を有する。本実施例の形態では、第２のスイッチトランジスタＭＮ９としてＮ型ＭＯＳトランジスタを用いる。第２のスイッチトランジスタＭＮ９では、ドレインがノードＢに接続され、ゲートが電源端子ＰＷＲに接続され、ソース及びバックゲートが抵抗Ｒ３を介して補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートに接続される。
【００４７】
なお、第２のスイッチトランジスタＭＮ９には、寄生素子として、寄生バイポーラＱ４が形成される。より具体的には、寄生バイポーラＱ４では、第２のスイッチトランジスタＭＮ９のバックゲートにベースが接続され、第２のスイッチトランジスタＭＮ９のドレイン拡散領域にエミッタが接続され、電源端子ＰＷＲにコレクタが接続される。
【００４８】
抵抗Ｒ３では、一方の端子が第２のスイッチトランジスタＭＮ９のソースに接続され、他方の端子が補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートに接続される。なお、抵抗Ｒ３には、抵抗Ｒ３の両端と電源端子ＰＷＲとの間に寄生ダイオードＤ３ａ、Ｄ３ｂを有する。より具体的には、寄生ダイオードＤ３ａでは、抵抗Ｒ３における第２のスイッチトランジスタＭＮ９のソース側の端子にアノードが接続され、電源端子ＰＷＲにカソードが接続される。寄生ダイオードＤ３ｂでは、抵抗Ｒ３の他方の端子にアノードが接続され、電源端子ＰＷＲにカソードが接続される。抵抗Ｒ１０とダイオードＤ１０とは、接地端子ＧＮＤと電源端子ＰＷＲとの間に直列に接続される。抵抗Ｒ１０は、一方の端子が接地端子ＧＮＤに接続され、他方の端子がノードＢに接続される。ダイオードＤ１０は、ノードＢにアノードが接続され、電源端子ＰＷＲにカソードが接続される。つまり、ダイオードＤ１０と抵抗Ｒ１０とはノードＢを介して接続される。抵抗Ｒ１１は、接地端子ＧＮＤとノードＣとの間に接続される。
【００４９】
次に、電力供給制御回路２の動作について説明する。ここで、動作としては、電源１０が正常に接続された場合と、電源１０が逆接続された場合（逆接続モード）と、がある。また、電源１０が正常に接続された場合には、出力トランジスタＴ１が導通状態となり、負荷１１に出力端子ＯＵＴを介して電力を供給する導通モードと、出力トランジスタＴ１が導通状態から非導通状態に切り替わるターンオフ時において、出力端子ＯＵＴに負荷１１から逆起電圧としての負電圧サージが発生する負電圧サージモードとがある。以下では、この３つのモードに分けて電力供給制御回路２の動作を説明する。
【００５０】
まず、導通モードでは、放電トランジスタＭＮ１は、ロウレベルの制御信号Ｓ２がゲートに印加されることにより非導通状態となる。一方、出力トランジスタＴ１は、ハイレベルの制御信号Ｓ１がゲートに印加されることにより導通状態となる。従って、導通モードでは、出力端子ＯＵＴの電圧は電源１０の正極側電圧ＶＢとほぼ同じ値となる。また、導通モードでは、第２のスイッチトランジスタＭＮ９が導通する。そのため、補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートには、抵抗Ｒ１０、Ｒ３を介して接地端子ＧＮＤの電圧が印加される。このとき、補償トランジスタＭＮ７では、出力端子ＯＵＴに接続される端子がドレインとなり、ノードＣに接続される端子がソースとなる。補償トランジスタＭＮ７は、ゲートに接地端子ＧＮＤの電圧が印加されるため、非導通状態となる。保護トランジスタＭＮ８では、出力トランジスタＴ１のゲートに接続される端子がドレインとなり、ノードＣに接続される端子がソースとなる。保護トランジスタＭＮ８は、ゲートに接地端子ＧＮＤの電圧が印加されるため、非導通状態となる。
【００５１】
第１のスイッチトランジスタＭＮ１１は、ソース電圧よりもゲート電圧が低いため非導通となる。したがって、ダイナミッククランプ回路１９は、無効な状態となっている。このとき、各寄生ダイオード（Ｄ１、Ｄ２、Ｄ１ａ、Ｄ１ｂ、Ｄ３ａ〜Ｄ３ｆ）は逆バイアスされているので、いずれも非導通状態となる。また、各寄生バイポーラ（Ｑ１、Ｑ２、Ｑ４、Ｑ６〜Ｑ９）もエミッタ・ベース間は順バイアスされないので、いずれも非導通となる。
【００５２】
次に、負電圧サージモードの動作について説明する。負電圧サージは、出力トランジスタＴ１が導通状態から非導通状態に切り替わるターンオフ時に発生する。この負電圧サージは、負荷１１が有するインダクタンス、及び負荷１１を接続する配線が有するインダクタンスの影響により発生する。この場合、制御信号Ｓ２がロウレベルからハイレベルに遷移するため、放電トランジスタＭＮ１は導通する。一方、制御信号Ｓ１がハイレベルからロウレベルに遷移するため、出力トランジスタＴ１は非導通となる。
【００５３】
出力トランジスタＴ１が導通状態から非導通状態に切り替わる過程（ターンオフ期間）において、負荷１１のインダクタンスや負荷１１を接続する配線のインダクタンスにより、出力端子ＯＵＴに負電圧の逆起電圧が発生する。ターンオフ期間において、出力端子ＯＵＴの電圧が接地端子ＧＮＤの電圧よりも高い状態の場合には、第２のスイッチトランジスタＭＮ９が導通する。そのため、補償トランジスタＭＮ７のバックゲートには、抵抗Ｒ１０、Ｒ３を介して接地端子ＧＮＤの電圧が印加される。出力端子ＯＵＴの電圧が接地端子ＧＮＤの電圧よりも下がる状態（負電圧サージ）の場合にも、第２のスイッチトランジスタＭＮ９は導通となる。このとき、接地端子ＧＮＤから、第２のスイッチトランジスタＭＮ９、抵抗Ｒ３及び寄生ダイオードＤ３ｄを介して出力端子ＯＵＴへ電流経路が形成される。なお、寄生ダイオードＤ３ａ、Ｄ３ｂは、カソード側の電圧が正極側電圧ＶＢであるため順方向電圧が発生しない。
【００５４】
ここで、抵抗Ｒ３の抵抗値を予め調整することにより、寄生ダイオードＤ３ｄの順方向電圧が寄生バイポーラＱ７の閾値電圧を超えないようにしておく。それにより、寄生ダイオードＤ３ｄの順方向電圧が例えば０．５Ｖ程度となる。寄生バイポーラＱ７は、エミッタ・ベース間電圧が０．７Ｖ程度以下となるため、非導通状態となる。つまり、補償トランジスタＭＮ７のバックゲートの電圧は、出力端子ＯＵＴの電圧から０．５Ｖ程度高い電圧となる。このとき、補償トランジスタＭＮ７では、出力端子ＯＵＴ側がソース、ノードＣ側がドレインとなる。ここで補償トランジスタＭＮ７は、ゲート電圧がソース電圧よりも高いため導通状態となる。これにより、ノードＣの電圧は出力端子ＯＵＴの電圧と等しくなる。なお、ノードＣの電圧が出力端子ＯＵＴの電圧と等しくなることにより、寄生ダイオードＤ３ｃにも電流経路が形成される。しかし、寄生ダイオードＤ３ｃの順方向電圧は、寄生ダイオードＤ３ｄと同様に０．５Ｖ程度である。つまり、寄生バイポーラＱ６は、エミッタ・ベース間電圧が０．７Ｖ程度以下となるため、非導通状態となる。
【００５５】
負電圧サージが出力端子ＯＵＴに発生している状態では、放電トランジスタＭＮ１の導通により、出力トランジスタＴ１のゲート電圧も負電圧となる。このとき、逆接続保護回路１７の保護トランジスタＭＮ８では、出力トランジスタＴ１のゲート側がソース、ノードＣ側がドレインとなる。ここで保護トランジスタＭＮ８は、ゲート電圧がソース電圧よりも高いため導通状態となる。しかし、補償トランジスタＭＮ７の導通によりノードＣの電圧が出力端子ＯＵＴの電圧にショートされているため、保護トランジスタＭＮ８は無効となる。保護トランジスタＭＮ８が無効状態になることにより、接地端子ＧＮＤから保護トランジスタＭＮ８（または寄生ダイオードＤ３ｆ）及び放電トランジスタＭＮ１を介して出力端子ＯＵＴへ電流が流れる経路は遮断される。
【００５６】
一方、スイッチ回路２０の第１のスイッチトランジスタＭＮ１１は、ゲート電圧が接地端子ＧＮＤの電圧（例えば０Ｖ）と実質的に同じであり、ソース（出力トランジスタＴ１のゲート）電圧は負電圧であるため、導通する。これにより、ダイナミッククランプ回路１９は有効な状態となる。出力端子ＯＵＴの電圧降下により、出力トランジスタＴ１のソース・ドレイン間電圧がクランプ電圧以上となると、ダイナミッククランプ回路１９に設けられたダイオードＤ１１が導通し、出力トランジスタＴ１が導通状態となる。ここで、クランプ電圧とは、ダイオードＤ１１の降伏電圧と第１のスイッチトランジスタＭＮ１１のしきい値電圧と出力トランジスタＴ１のしきい値電圧の和のことである。このように、本実施の形態にかかる電力供給制御回路２は、出力端子ＯＵＴに負電圧が発生した場合、逆接続保護回路１７からの電流の影響を受けることなく、出力トランジスタＴ１のドレイン・ソース間電圧をクランプ電圧にクランプする。それにより、本実施の形態にかかる電力供給制御回路２は、出力トランジスタＴ１を精度良く過電圧から保護する。
【００５７】
負電圧サージは、インダクタンスに蓄えられたエネルギーが放出されるまで発生する。エネルギーの放出が完了すると、出力端子ＯＵＴの電圧は０Ｖになる。その後、出力トランジスタＴ１は非導通状態となる。
【００５８】
ここで、寄生素子についてより具体的に説明するため、ゲート放電回路１３、補償回路１６、バックゲート制御回路１８、スイッチ回路２０、抵抗Ｒ３及び抵抗Ｒ１３の断面図を図２に示す。図２に示す断面図では、ゲート放電回路１３、補償回路１６、バックゲート制御回路１８、スイッチ回路２０、抵抗Ｒ３及び抵抗Ｒ１３が１つのＮ型半導体基板に形成される例を示す。なお、抵抗Ｒ３及び抵抗Ｒ１３は拡散抵抗である場合について説明する。
【００５９】
図２に示すように、抵抗Ｒ３はＮ型半導体基板上にＰ型の拡散領域を用いて形成される。図２に示す例の場合、抵抗Ｒ３では、両端に不純物濃度の高いＰ＋拡散領域によって抵抗の接続端子が形成される。その接続端子間を接続する不純物濃度の低いＰ−拡散領域によって抵抗部分が形成される。また抵抗Ｒ１３は、抵抗Ｒ３と実質的に同じ構造を有する素子によって形成される。
【００６０】
ゲート放電回路１３の放電トランジスタＭＮ１は、Ｎ型半導体基板上にＰ型半導体領域で形成されるＰウェル（以下、場合に応じて放電トランジスタＭＮ１のバックゲートと称す）を有する。そして、Ｐウェル上にＰ＋拡散領域とＮ＋拡散領域を有する。Ｐ＋拡散領域は、Ｐウェルへの電位供給端子となり、放電トランジスタＭＮ１のバックゲート電圧をＰウェルに与える。Ｎ＋拡散領域は、放電トランジスタＭＮ１のソースまたはドレイン領域を形成する。ドレインを形成するＮ＋拡散領域の周りには、不純物濃度の低いＮ−拡散領域が形成される。このＮ−拡散領域により、ドレイン・バックゲート間が高耐圧を有する。そして、Ｎ型半導体基板の上層であって、２つのＮ＋拡散領域に跨る領域には、ゲート酸化膜を介してゲート電極が形成される。
【００６１】
スイッチ回路２０の第１のスイッチトランジスタＭＮ１１、補償回路１６の補償トランジスタＭＮ７、逆接続保護回路１７の保護トランジスタＭＮ８及びバックゲート制御回路１８の第２のスイッチトランジスタＭＮ９は、それぞれ、放電トランジスタＭＮ１と実質的に同じ構造を有する素子によって形成される。ただし、補償トランジスタＭＮ７及び保護トランジスタＭＮ８は、ソース及びドレインを形成するいずれのＮ＋拡散領域の周りにもＮ−拡散領域が形成され、ドレイン・バックゲート間及びソース・バックゲート間に高耐圧を有する構造を有する。
【００６２】
そして、寄生バイポーラＱ１は、放電トランジスタＭＮ１のバックゲートをベースとし、放電トランジスタＭＮ１における出力トランジスタＴ１のゲート側のＮ＋拡散領域をエミッタとし、Ｎ型半導体基板をコレクタとして形成される。寄生バイポーラＱ２は、第１のスイッチトランジスタＭＮ１１のバックゲートをベースとし、第１のスイッチトランジスタＭＮ１１におけるダイオードＤ１１のアノード側のＮ＋拡散領域をエミッタとし、Ｎ型半導体基板をコレクタとして形成される。
【００６３】
寄生バイポーラＱ４は、第２のスイッチトランジスタＭＮ９のバックゲートをベースとし、第２のスイッチトランジスタＭＮ９におけるノードＢに接続される側のＮ＋拡散領域をエミッタとし、Ｎ型半導体基板をコレクタとして形成される。寄生バイポーラＱ６は、補償トランジスタＭＮ７のバックゲートをベースとし、補償トランジスタＭＮ７におけるノードＣに接続される側のＮ＋拡散領域をエミッタとし、Ｎ型半導体基板をコレクタとして形成される。寄生バイポーラＱ７は、補償トランジスタＭＮ７のバックゲートをベースとし、補償トランジスタＭＮ７における出力端子ＯＵＴに接続される側のＮ＋拡散領域をエミッタとし、Ｎ型半導体基板をコレクタとして形成される。
【００６４】
寄生バイポーラＱ８は、保護トランジスタＭＮ８のバックゲートをベースとし、保護トランジスタＭＮ８におけるノードＣに接続される側のＮ＋拡散領域をエミッタとし、Ｎ型半導体基板をコレクタとして形成される。寄生バイポーラＱ９は、保護トランジスタＭＮ８のバックゲートをベースとし、保護トランジスタＭＮ８における出力トランジスタＴ１のゲートに接続される側のＮ＋拡散領域をエミッタとし、Ｎ型半導体基板をコレクタとして形成される。
【００６５】
寄生ダイオードＤ１は、放電トランジスタＭＮ１のバックゲートをアノードとし、放電トランジスタＭＮ１における出力トランジスタＴ１のゲートに接続される側のＮ＋拡散領域をカソードとして形成される。寄生ダイオードＤ２は、第１のスイッチトランジスタＭＮ１１のバックゲートをアノードとし、第１のスイッチトランジスタＭＮ１１におけるダイオードＤ１１のアノードに接続される側のＮ＋拡散領域をカソードとして形成される。寄生ダイオードＤ１ａは、抵抗Ｒ１３における出力端子ＯＵＴに接続される側のＰ＋拡散領域をアノードとし、Ｎ型半導体基板をカソードとして形成される。寄生ダイオードＤ１ｂは、抵抗Ｒ１３における第１のスイッチトランジスタＭＮ１１のバックゲートに接続される側のＰ＋拡散領域をアノードとし、Ｎ型半導体基板をカソードとして形成される。
【００６６】
寄生ダイオードＤ３ａは、抵抗Ｒ３における第２のスイッチトランジスタＭＮ９のバックゲートに接続される側のＰ＋拡散領域をアノードとし、Ｎ型半導体基板をカソードとして形成される。寄生ダイオードＤ３ｂは、抵抗Ｒ３における補償トランジスタＭＮ７のバックゲートに接続される側のＰ＋拡散領域をアノードとし、Ｎ型半導体基板をカソードとして形成される。寄生ダイオードＤ３ｃは、補償トランジスタＭＮ７のバックゲートをアノードとし、補償トランジスタＭＮ７におけるノードＣに接続される側のＮ＋拡散領域をカソードとして形成される。寄生ダイオードＤ３ｄは、補償トランジスタＭＮ７のバックゲートをアノードとし、補償トランジスタＭＮ７における出力端子ＯＵＴに接続される側のＮ＋拡散領域をカソードとして形成される。寄生ダイオードＤ３ｅは、保護トランジスタＭＮ８のバックゲートをアノードとし、保護トランジスタＭＮ８におけるノードＣに接続される側のＮ＋拡散領域をカソードとして形成される。寄生ダイオードＤ３ｆは、保護トランジスタＭＮ８のバックゲートをアノードとし、保護トランジスタＭＮ８における出力トランジスタＴ１のゲートに接続される側のＮ＋拡散領域をカソードとして形成される。
【００６７】
一般に、ＮＰＮバイポーラは、ベースがオープンの場合よりも、ベースに固定電位が与えられた場合の方が、コレクタ・エミッタ間の耐圧が高い。ここで、従来技術では、寄生バイポーラのベースがオープンになる場合があった。そのため、従来技術では、当該寄生バイポーラのコレクタ・エミッタ間耐圧ＢＶｃｅｏを電源１０の最大印加電圧以下まで低下させてしまう可能性があった。
【００６８】
そこで、本実施の形態では、寄生バイポーラＱ４、Ｑ６、Ｑ７、Ｑ８及びＱ９のベースに固定電位を与える。それにより、寄生バイポーラＱ４、Ｑ６、Ｑ７、Ｑ８及びＱ９のコレクタ・エミッタ間は高耐圧を有する。なお、このときの寄生バイポーラのコレクタ・エミッタ間耐圧は、予め電源１０の最大印加電圧よりも高くなるようにデバイス設計される。それにより、寄生バイポーラＱ４、Ｑ６、Ｑ７、Ｑ８及びＱ９は、電源１０の最大印加電圧まで非導通状態を維持する。
【００６９】
図１及び図２に示すように、寄生バイポーラＱ４、Ｑ６、Ｑ７、Ｑ８及びＱ９のベースは、いずれも補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートの配線ラインに接続されている。また、電力供給制御回路２が待機状態（スタンバイ状態で、出力トランジスタＴ１から負荷１１への電力供給を行わない場合）の場合、第２のスイッチトランジスタＭＮ９は導通状態である。このとき、寄生バイポーラＱ４、Ｑ６、Ｑ７、Ｑ８及びＱ９のベースには、接地端子ＧＮＤを介して電源１０の負極側電圧ＶＳＳが供給される。これにより、寄生バイポーラＱ４、Ｑ６、Ｑ７、Ｑ８及びＱ９は、最大印加電圧まで非導通状態を維持する。つまり、電力供給制御回路２は、当該寄生バイポーラに電流が流れないため、消費電流の増大を抑制することができる。
【００７０】
次に、逆接続モードの動作について説明する。図３に実施の形態１にかかる電力供給制御回路２の逆接続モード時の回路図を示す。また、逆接続モードにおける、電力供給制御回路２の寄生素子についてより具体的に説明するための断面図を図４に示す。逆接続モードでは、電源１０の正極側電圧ＶＢと負極側電圧ＶＳＳの接続が逆になる。また、それにより寄生バイポーラＱ４、Ｑ６、Ｑ７、Ｑ８及びＱ９のエミッタとコレクタがそれぞれ逆になる。これは、電源１０の逆接続により、高電位側と低電位側が逆になったためである。なお各寄生バイポーラは、電源１０が正常に接続されている場合と比較して、エミッタとコレクタが異なるが、電源１０が正常に接続されている場合と同じ記号を付している。
【００７１】
逆接続モードでは、接地端子ＧＮＤに正極側電圧ＶＢ、電源ＰＷＲに負極側電圧ＶＳＳが接続される。接地端子ＧＮＤからダイオードＤ１０を介して電源端子ＰＷＲに向けて電流が流れることにより、ノードＢの電圧はダイオードＤ１０の順方向電圧（例えば０．７Ｖ）となる。また、負荷１１及び出力トランジスタＴ１のバックゲート・ドレイン間のダイオードを介して接地端子ＧＮＤから電源端子ＰＷＲに向けて電流が流れる。それにより、出力端子ＯＵＴの電圧は出力トランジスタＴ１の寄生ダイオード（バックゲート・ドレイン間のダイオード）の順方向電圧（例えば０．７Ｖ）となる。ここで、電力供給制御回路２において、保護トランジスタＭＮ８が導通すれば、正極側電圧ＶＢを有する接地端子ＧＮＤから出力トランジスタＴ１のゲートに対して電荷が供給される。それにより、出力トランジスタＴ１が導通する。つまり、電力供給制御回路２は、出力トランジスタＴ１の発熱を抑制して当該電力供給制御回路の破壊を防止することができる。
【００７２】
第２のスイッチトランジスタＭＮ９は、ゲートに負極側電圧ＶＳＳが供給されるため、非導通状態となる。このとき、ノードＢ及び出力端子ＯＵＴの電圧がいずれも同じ電圧（たとえば０．７Ｖ）であるため、補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲート電圧には、０．７Ｖの電圧が供給される。このとき、補償トランジスタＭＮ７では、出力端子ＯＵＴ側がソース、ノードＣ側がドレインとなる。ここで補償トランジスタＭＮ７は、ゲート電圧とソース電圧とが等しいため非導通状態となる。保護トランジスタＭＮ８では、出力トランジスタＴ１のゲート側がソース、ノードＣ側がドレインとなる。ここで保護トランジスタＭＮ８は、ゲート電圧とドレイン電圧とが等しいため導通状態となる。これにより、接地端子ＧＮＤから保護トランジスタＭＮ８を介して出力トランジスタＴ１のゲートへ電荷が供給され、出力トランジスタＴ１が導通する。
【００７３】
なお、逆接続モードでは、負荷１１と寄生ダイオードＤ１及び寄生ダイオードＤ２とを介して、接地端子ＧＮＤから電源端子ＰＷＲに向けて電流経路が形成される。また、寄生ダイオードＤ１ａ、Ｄ１ｂを介して接地端子ＧＮＤから電源端子ＰＷＲに向けて電流経路が形成される。寄生ダイオードＤ１ｂは、抵抗Ｒ１３の電圧降下により寄生ダイオードＤ１ａに比べて流れる電流が小さくなる。そのため、寄生ダイオードＤ１ａには順方向電圧として０．７Ｖ程度の電圧が発生するが、寄生ダイオードＤ１ｂは順方向電圧として０．５Ｖ程度の電圧が発生する。同様に、寄生ダイオードＤ１及びＤ２の順方向電圧も０．５Ｖ程度となる。これにより寄生バイポーラＱ１及びＱ２は非導通となる。つまり、出力トランジスタＴ１のゲートに供給された電荷は、寄生トランジスタＱ１及びＱ２によって引き抜かれることはなく、出力トランジスタＴ１の導通状態が維持される。
【００７４】
上記の説明により、実施の形態１における電力供給制御回路２は、ターンオフ期間に負電圧が発生した場合において、出力トランジスタＴ１を導通することにより、出力トランジスタＴ１を精度良く過電圧から保護する。また電力供給制御回路２は、電源１０が逆接続された場合において、出力トランジスタＴ１を導通することにより、出力トランジスタＴ１の発熱を抑制して電力供給制御回路２の破壊を防止する。さらに電力供給制御回路２は、電源１０が正常に接続された場合の待機時において、第２のスイッチトランジスタＭＮ９を導通することにより、補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートに対して接地端子ＧＮＤからの固定電位を供給する。そのため、寄生バイポーラのコレクタ・エミッタ間耐圧は電源１０の最大印加電圧以上に維持される。つまり電力供給制御回路２は、電源１０の高電圧印加時においても寄生バイポーラを非導通状態に維持するため、消費電流の増大を抑制することができる。
【００７５】
実施の形態２
図５に実施の形態２にかかる電力供給制御回路３の回路図を示す。また、図６に実施の形態３にかかる電力供給制御回路３を構成するデバイスの断面図を示す。さらに、図７及び図８に電源逆接続時の電力供給制御３の回路図及び電力供給制御回路３を構成するデバイスの断面図を示す。電力供給制御回路３は、電力供給制御回路２のバックゲート制御回路１８の変形例としてバックゲート制御回路１８ｂを有する。電力供給制御回路３において電力供給制御回路２と同様のものについては、電力供給制御回路２と同じ符号を付して説明を省略する。
【００７６】
電力供給制御回路３のバックゲート制御回路１８ｂは、電力供給制御回路２のバックゲート制御回路１８と比較して、逆接続モードにおいて、補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートを低インピーダンスで出力端子ＯＵＴの電位にショートすることにより、より安定な動作を得ることができる。
【００７７】
電力供給制御回路３のバックゲート制御回路１８ｂは、第２のスイッチトランジスタＭＮ９に加え、さらに第３のスイッチトランジスタ（第２のトランジスタ）ＭＮ１０を有する。本実施の形態では、第３のスイッチトランジスタＭＮ１０としてＮ型ＭＯＳトランジスタを用いる。第３のスイッチトランジスタＭＮ１０では、ノードＣにゲートが接続され、出力端子にドレインが接続され、第２のスイッチトランジスタＭＮ９のドレインにソース及びバックゲートが接続される。
【００７８】
第３のスイッチトランジスタＭＮ１０は、放電トランジスタＭＮ１と実質的に同じ構造を有する素子によって形成される。なお、第３のスイッチトランジスタＭＮ１０には、寄生素子として、寄生ダイオードＤ５が形成される。より具体的には、寄生ダイオードＤ５では、第３のスイッチトランジスタＭＮ１０のバックゲートにアノードが接続され、第３のスイッチトランジスタＭＮ１０における出力端子ＯＵＴ側のドレイン拡散領域にカソードが接続される。
【００７９】
次に、電力供給制御回路３の動作について説明する。ここで、電源１０の正常接続時では、第３のＮＭＯＳトランジスタＭＮ１０は非導通状態を示す。つまり、電力供給制御３の動作は電力供給制御回路２の動作と実質的に変わらないため、説明を省略する。
【００８０】
逆接続モードにおいて、第３のスイッチトランジスタＭＮ１０は、ゲート（ノードＣ）が高電位、ドレインが０．７Ｖ程度（出力端子ＯＵＴ）、ソース及びバックゲートが０．７Ｖ程度となるため導通する。第３のＮＭＯＳトランジスタＭＮ１０の導通により、補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートは出力端子ＯＵＴの電圧と同じになる。つまり、本実施の形態にかかる電力供給制御回路は、逆接続モードにおいて、低インピーダンスで補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートに対して出力端子ＯＵＴの電圧を供給する。これにより、本実施の形態にかかる電力供給制御回路は、保護トランジスタＭＮ８を導通して、出力トランジスタＴ１を導通することができる。このように、本実施の形態にかかる電力供給制御回路３においても、実施の形態１と同様の効果を得ることができる。
【００８１】
実施の形態３
図９に実施の形態３にかかる電力供給制御回路４の回路図を示す。電力供給制御回路４は、電力供給制御回路２と比較して、補償トランジスタＭＮ７の出力端子ＯＵＴ側のソース／ドレインと出力端子ＯＵＴとの間にダイオードＤ１２をさらに備える。より具体的には、ダイオードＤ１２は、補償トランジスタＭＮ７の出力端子ＯＵＴ側のソース／ドレインにアノードが接続され、出力端子ＯＵＴにカソードが接続される。電力供給制御回路４は、電源１０の逆接続時に補償回路１６を確実に非導通状態にすることができ、出力トランジスタＴ１の発熱をより精度良く抑制して電力供給制御回路４の破壊を防止する。
【００８２】
次に、電力供給制御回路４の動作について説明する。ここで、正常時の動作では、補償トランジスタＭＮ７は非導通状態となっており、ダイオードＤ１２も非導通となる。つまり正常時における電力供給制御回路４の動作は、正常時における電力供給制御回路２の動作と実質的に変わらないため、説明を省略する。
【００８３】
また負電圧サージモードの動作では、実施の形態１の場合と同様に、抵抗Ｒ３の抵抗値を予め調整することにより、補償トランジスタＭＮ７のバックゲートの電圧を、出力端子ＯＵＴの電圧から０．５Ｖ程度高い電圧となるようにしておく。それにより、補償トランジスタＭＮ７は導通する。そして、ノードＣの電圧は出力端子ＯＵＴの電圧に応じた低電圧を示す。その結果、実施の形態１の場合と同様に、保護トランジスタＭＮ８は無効となる。それにより、接地端子ＧＮＤから保護トランジスタＭＮ８（または寄生ダイオードＤ３ｆ）及び放電トランジスタＭＮ１を介して出力端子ＯＵＴに向けた電流経路は遮断される。それにより電力供給制御回路４は、負電圧サージモードにおいて、逆接続保護回路１７からの電流の影響を受けることなく出力トランジスタＴ１を精度良く過電圧から保護する。
【００８４】
次に逆接続モードについて説明する。実施の形態１に示す電力供給制御回路２の場合、逆接続モードでは、補償トランジスタＭＮ７は、ゲートが０．７Ｖ程度（ダイオードＤ１０の順方向電圧）、バックゲートの電圧が出力端子ＯＵＴの電圧であった。出力端子ＯＵＴの電圧は０．７Ｖ程度（出力トランジスタＴ１の寄生ダイオードの順方向電圧）であるが、保護トランジスタＭＮ８の導通によって出力トランジスタＴ１が導通状態になると、出力端子ＯＵＴの電圧は０．７Ｖよりも小さくなる（例えば、出力トランジスタＴ１のオン抵抗が２０ｍΩ、負荷から流れる電流が５Ａとすると０．１Ｖとなる）。したがって、補償トランジスタＭＮ７のゲート・ソース間電圧は０．６Ｖ程度になる。ここで、補償トランジスタＭＮ７のしきい値電圧が０．６Ｖよりも低い場合、補償トランジスタＭＮ７が導通して、ノードＣと出力端子ＯＵＴとがショートする。これにより、保護トランジスタＭＮ８が無効になる。つまり、接地端子ＧＮＤから出力トランジスタＴ１のゲートに向けた電流経路が遮断され、出力トランジスタＴ１の導通状態を維持することが困難になる可能性がある。
【００８５】
これに対して、本実施の形態の電力供給制御回路４の場合、逆接続モードでは、ダイオードＤ１２のアノード側の電圧が、出力端子ＯＵＴの電圧よりも０．７Ｖ程度高くなる。つまり、補償トランジスタＭＮ７のゲート・ソース間の電圧はほぼ０Ｖとなる。これにより、保護トランジスタＭＮ８が導通する。つまり、接地端子ＧＮＤから出力トランジスタＴ１のゲートに向けて電荷の供給が行われ、出力トランジスタＴ１の導通状態を維持することができる。
【００８６】
実施の形態４
図１０に実施の形態４にかかる電力供給制御回路５の回路図を示す。電力供給制御回路５は、電力供給制御回路４におけるバックゲート制御回路１８の第２のスイッチトランジスタＭＮ９を抵抗（第１の抵抗）Ｒ４に置き換えた変形例であり、電力供給制御回路２よりも少ない構成素子で機能を実現できる。また、この場合、電力供給制御回路４の構成要素であった抵抗Ｒ３は不要となる。なお、抵抗Ｒ４は例えば拡散抵抗である。
【００８７】
電力供給制御回路５に設けられたバックゲート制御回路１８ｃは、抵抗Ｒ４を有する。抵抗Ｒ４では、一方の端子がノードＢに接続され、他方の端子が保護トランジスタＭＮ３のバックゲートに接続される。なお抵抗Ｒ４は、寄生ダイオードＤ４ａ、Ｄ４ｂを有する。より具体的には、寄生ダイオードＤ４ａでは、抵抗Ｒ１４のノードＢ側の端子にアノードが接続され、電源端子ＰＷＲにカソードが接続される。寄生ダイオードＤ４ｂでは、抵抗Ｒ４の他方の端子にアノードが接続され、電源端子ＰＷＲにカソードが接続される。
【００８８】
電力供給制御回路５の動作について説明する。正常時の動作では、補償トランジスタＭＮ７のバックゲートには抵抗Ｒ４及び抵抗Ｒ１０を介して接地端子ＧＮＤの電圧（負極側電圧ＶＳＳ）が供給される。そのため、補償トランジスタＭＮ７及び保護トランジスタＭＮ８は非導通状態となる。同様に、寄生バイポーラＱ６〜Ｑ９のベースには負極側電圧ＶＳＳが供給されるため、電源１０が高電圧の状態においても、寄生バイポーラＱ６〜Ｑ９は非導通状態を維持する。つまり電力供給制御回路５は、待機状態の場合において、寄生トランジスタに電流が流れないため、消費電流の増大を抑制することができる。また、寄生ダイオードＤ４ａ、Ｄ４ｂも逆バイアスされており、非導通状態となっている。
【００８９】
また負電圧サージモードの動作では、実施の形態１の場合と同様に、抵抗Ｒ４の抵抗値を予め調整することにより、補償トランジスタＭＮ７のバックゲートの電圧を、出力端子ＯＵＴの電圧から０．５Ｖ程度高い電圧となるようにしておく。それにより、補償トランジスタＭＮ７は導通する。そして、ノードＣの電圧は出力端子ＯＵＴの電圧に応じた低電圧を示す。その結果、実施の形態１の場合と同様に、保護トランジスタＭＮ８は無効となる。それにより、接地端子ＧＮＤから保護トランジスタＭＮ８（または寄生ダイオードＤ３ｆ）及び放電トランジスタＭＮ１を介して出力端子ＯＵＴへ向けた電流経路は遮断される。それにより電力供給制御回路５は、負電圧サージモードにおいて、逆接続保護回路１７からの電流の影響を受けることなく出力トランジスタＴ１を精度良く過電圧から保護する。
【００９０】
逆接続モードでは、抵抗Ｒ１０とダイオードＤ１０とを介して接地端子ＧＮＤから電源端子ＰＷＲに向けて電流経路が形成される。さらに、抵抗Ｒ１０と寄生ダイオードＤ４ａとを介して、接地端子ＧＮＤから電源端子ＰＷＲに向けて電流経路が形成される。このときダイオードＤ１０のアノードの電圧は順方向電圧（例えば０．７Ｖ）となる。同様に、抵抗Ｒ１０と抵抗Ｒ４と寄生ダイオードＤ４ｂとを介して、接地端子ＧＮＤから電源端子ＰＷＲに向けて電流経路が形成される。しかしこの場合、寄生ダイオードＤ４ｂに流れる電流は抵抗Ｒ４によって制限される。そのため、寄生ダイオードＤ４ａに流れる電流よりも寄生ダイオードＤ４ｂに流れる電流が小さくなる。つまり、寄生ダイオードＤ４ｂの順方向電圧は０．７Ｖよりも小さくなる（例えば０．５Ｖ）。それにより、補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲート電圧は低電圧となる。これにより、補償トランジスタＭＮ７は非導通状態となり、保護トランジスタＭＮ８は導通状態となる。つまり、出力トランジスタＴ１は、保護トランジスタＭＮ８を介してゲートに電荷が供給されるため、導通状態となる。また、寄生ダイオードＤ４ｂの順方向電圧が０．５Ｖ程度であるため、寄生バイポーラＱ６〜Ｑ９は非導通状態となる。そのため、寄生バイポーラＱ６〜Ｑ９によって出力トランジスタＴ１のゲートから電荷を引き抜かれることはなく、出力トランジスタＴ１は導通状態を維持する。
【００９１】
以上により、上記実施の形態にかかる電力供給制御回路は、ターンオフ期間に負電圧が発生した場合において、出力トランジスタＴ１を導通することにより、出力トランジスタＴ１を精度良く過電圧から保護する。また、上記実施の形態にかかる電力供給制御回路は、電源１０が逆接続された場合において、出力トランジスタＴ１を導通させることにより、当該出力トランジスタの発熱を抑制して電力供給制御回路の破壊を防止することができる。さらに、上記実施の形態にかかる電力供給制御回路は、電源１０が正常に接続された場合の待機時において、当該電力供給制御回路が許容する最大電源電圧で動作した場合でも、寄生バイポーラの非導通状態を維持し、消費電力の増大を抑制することができる。
【００９２】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。上記実施の形態では、各素子が１つの半導体基板上に形成される例を説明したが、これに限られない。つまり本発明は、１つの半導体基板に各素子が形成されるものに限定されるものではない。
【符号の説明】
【００９３】
２〜５ 電力供給制御回路
１０ 電源
１１ 負荷
１２ ドライバ回路
１３ ゲート放電回路
１６ 補償回路
１７ 逆接続保護回路
１８、１８ｂ、１８ｃ バックゲート制御回路
１９ ダイナミッククランプ回路
２０ スイッチ回路
Ｄ１０〜Ｄ１２ ダイオード
ＭＮ１ 放電トランジスタ
ＭＮ７ 補償トランジスタ
ＭＮ８ 保護トランジスタ
ＭＮ９ 第２のスイッチトランジスタ
ＭＮ１０ 第３のスイッチトランジスタ
ＭＮ１１ 第１のスイッチトランジスタ
Ｄ１、Ｄ１ａ、Ｄ１ｂ 寄生ダイオード
Ｄ２ 寄生ダイオード
Ｄ３ａ〜Ｄ３ｆ 寄生ダイオード
Ｄ４ａ、Ｄ４ｂ、Ｄ５ 寄生ダイオード
Ｑ１、Ｑ２、Ｑ４、Ｑ６〜Ｑ９ 寄生バイポーラ
Ｒ３、Ｒ４、Ｒ１０、Ｒ１１、Ｒ１３ 抵抗
Ｒ１２ ゲート抵抗
Ｔ１ 出力トランジスタ
【技術分野】
【０００１】
本発明は電力供給制御回路に関し、特に負荷への電源供給を制御する出力トランジスタを有する電力供給制御回路に関する。
【背景技術】
【０００２】
電力供給用半導体は、負荷に電源から電力を供給する電力供給制御回路として広く用いられている。応用分野の一つとして、自動車のアクチュエータやランプを駆動するために用いられている。ここで、ソレノイドなどのインダクタンス成分を有する負荷や、負荷を接続する配線のインダクタンス成分により、電力供給制御回路の出力端子に逆起電圧が発生する。そのため電力供給制御回路は、この逆起電圧から電力供給用半導体を保護するために過電圧保護回路を備える必要がある。また、電源の逆接続時（例えば、バッテリーの取り替え時に、間違えてバッテリーを逆接続した場合）において、電力供給用半導体を導通させることにより、当該電力供給用半導体の発熱を抑制して電力供給制御回路の破壊を防止することが求められている。
【０００３】
さらに、電力供給制御回路が自動車等に用いられる場合において、電極供給制御回路が待機状態の場合には、スタンバイ電流をマイクロアンペアのオーダーにして無駄な消費電流を発生させないことが要求される。
【０００４】
このような要求に対する解決策が特許文献１に開示されている。図１２は、特許文献１に記載された電力供給制御回路１に対応する回路図である。図１２に示すように、電力供給制御回路１は、電源１０、負荷１１、ドライバ回路１２、ゲート放電回路１３、ゲート抵抗Ｒ１２、バックゲート制御回路１５、補償回路１６、逆接続保護回路１７、ダイナミッククランプ回路１９、スイッチ回路２０、出力トランジスタＴ１、抵抗Ｒ１０、抵抗Ｒ１１、ダイオードＤ１０、電源端子ＰＷＲ、接地端子ＧＮＤ、出力端子ＯＵＴを有する。なお、ゲート抵抗Ｒ１２は省略しても良い。電力供給制御回路の接続については、特許文献中に詳細な説明が記載されているので省略する。
【０００５】
次に、電力供給制御回路１の動作について説明する。ここで、動作としては、電源１０が正常に接続された場合と、電源１０が逆接続された場合と、がある。また、電源１０が正常に接続された場合には、出力トランジスタＴ１が導通状態となり、負荷１１に出力端子ＯＵＴを介して電力を供給する導通モードと、出力トランジスタＴ１が導通状態から非導通状態に切り替わるターンオフ時において、出力端子ＯＵＴに負荷１１から逆起電圧としての負電圧サージが発生する負電圧サージモードとがある。以下では、この３つのモードに分けて電力供給制御回路１の動作を説明する。
【０００６】
まず、導通モードでは、放電トランジスタＭＮ１は、ドライバ回路１２から出力されるロウレベルの制御信号Ｓ２がゲートに印加されることにより非導通状態となる。一方、出力トランジスタＴ１は、ドライバ回路１２から出力されるハイレベルの制御信号Ｓ１がゲートに印加されることにより導通状態となる。従って、導通モードでは、出力端子ＯＵＴの電圧は電源１０の正極側電圧ＶＢとほぼ同じ値となる。また、導通モードでは、第２のスイッチ部１５ｂのＮＭＯＳトランジスタＭＮ５、ＭＮ６が導通して、第１のスイッチ部１５ａのＮＭＯＳトランジスタＭＮ３、ＭＮ４が非導通となる。そのため、補償トランジスタＭＮ７のバックゲートには接地端子ＧＮＤの電圧が印加される。このとき、補償トランジスタＭＮ７は、出力端子ＯＵＴに接続される端子がドレインとなり、ノードＣ（逆接続保護回路１７と抵抗Ｒ１１との間のノード）に接続される端子がソースとなる。補償トランジスタＭＮ７は、ゲートに接地端子ＧＮＤの電圧が印加されるため、非導通状態となる。また、逆接続保護回路１７の保護トランジスタＭＮ８は非導通状態となる。スイッチ回路２０に設けられたスイッチトランジスタＭＮ１１は、ソース電圧よりもゲート電圧が低いため非導通状態となる。したがって、ダイナミッククランプ回路１９は、無効な状態となっている。
【０００７】
次に、負電圧サージモードの動作について説明する。負電圧サージは、出力トランジスタＴ１が導通状態から非導通状態に切り替わるターンオフ時に発生する。この負電圧サージは、負荷１１が有するインダクタンス、及び負荷１１を接続する配線が有するインダクタンスの影響により発生する。この場合、制御信号Ｓ２がロウレベルからハイレベルに遷移するため、放電トランジスタＭＮ１は導通する。一方、制御信号Ｓ１がハイレベルからロウレベルに遷移するため、出力トランジスタＴ１は非導通となる。
【０００８】
出力トランジスタＴ１が導通状態から非導通状態に切り替わる過程（ターンオフ期間）において、負荷１１のインダクタンスや負荷１１を接続する配線のインダクタンスの影響により、出力端子ＯＵＴに負電圧の逆起電圧が発生する。ターンオフ期間において、出力端子ＯＵＴの電圧が接地端子ＧＮＤの電圧よりも高い状態の場合には、第１のスイッチ部１５ａのＮＭＯＳトランジスタＭＮ３、ＭＮ４が非導通となり、第２のスイッチ部１５ｂのＮＭＯＳトランジスタＭＮ５、ＭＮ６が導通となる。そのため、バックゲート制御回路１５が補償トランジスタＭＮ７のバックゲートに与える電圧は、接地端子ＧＮＤの電圧となる。出力端子ＯＵＴの電圧が接地端子ＧＮＤの電圧よりも下がる状態（負電圧サージ）の場合には、第１のスイッチ部１５ａのＮＭＯＳトランジスタＭＮ３、ＭＮ４が導通となり、第２のスイッチ部１５ｂのＮＭＯＳトランジスタＭＮ５、ＭＮ６が非導通となる。そのため、バックゲート制御回路１５が補償トランジスタＭＮ７のバックゲートに与える電圧は、出力端子ＯＵＴの電圧となる。このとき、補償トランジスタＭＮ７は、出力端子ＯＵＴ側がソース、ノードＣ側がドレインとなる。ここで補償トランジスタＭＮ７は、ゲート電圧がソース電圧よりも高いため導通状態となる。これにより、ノードＣの電圧は出力端子ＯＵＴの電圧と等しくなる。
【０００９】
負電圧サージが出力端子ＯＵＴに発生している状態では、放電トランジスタＭＮ１の導通により、出力トランジスタＴ１のゲート電圧も負電圧となる。このとき、逆接続保護回路１７の保護トランジスタＭＮ８は非導通状態であるが、保護トランジスタＭＮ８に形成される寄生ダイオードＤ８は順方向にバイアスされる。しかし、補償トランジスタＭＮ７の導通により、ノードＣの電圧は出力端子ＯＵＴの電圧と実質的に同じ電圧となっているため、保護トランジスタＭＮ８は無効となっている。保護トランジスタＭＮ８が無効状態になることにより、接地端子ＧＮＤから保護トランジスタＭＮ８の寄生ダイオードＤ８、放電トランジスタＭＮ１を介して出力端子ＯＵＴへ電流が流れる経路は遮断される。
【００１０】
一方、スイッチ回路２０のスイッチトランジスタＭＮ１１は、ゲート電圧が接地端子ＧＮＤの電圧（例えば０Ｖ）と実質的に同じであり、ソース（出力トランジスタＴ１のゲート）電圧が負電圧であるため、導通する。これにより、ダイナミッククランプ回路１９は有効な状態となる。出力端子ＯＵＴの電圧降下により、出力トランジスタＴ１のソース・ドレイン間電圧がクランプ電圧以上となると、ダイナミッククランプ回路１９に設けられたダイオードＤ１１が導通し、出力トランジスタＴ１が導通状態となる。ここで、クランプ電圧とは、ダイオードＤ１１の降伏電圧とスイッチトランジスタＭＮ１１のしきい値電圧と出力トランジスタＴ１のしきい値電圧との和のことである。このように、出力端子ＯＵＴに負電圧が発生した場合には、出力トランジスタＴ１のドレイン・ソース間電圧をクランプ電圧にクランプすることにより、出力トランジスタＴ１を過電圧から保護する。
【００１１】
負電圧サージは、インダクタンスに蓄えられたエネルギーが放出されるまで発生する。エネルギーの放出が完了すると、出力端子ＯＵＴの電圧は０Ｖになる。そして、出力トランジスタＴ１は非導通状態となる。
【００１２】
次に、逆接続モードの動作について説明する。逆接続モードでは、接地端子ＧＮＤに正極側電圧ＶＢ、電源端子ＰＷＲに負極側電圧ＶＳＳが接続される。このとき、ダイオードＤ１０が導通状態となり、ノードＢ（ダイオードＤ１０のアノード側のノード）の電圧は、ダイオードＤ１０の順方向電圧（例えば０．７Ｖ）となる。また、接地端子ＧＮＤから負荷１１及び出力トランジスタＴ１のバックゲート・ドレイン間に形成される寄生ダイオードを介して電流が流れる。そのため出力端子ＯＵＴの電圧は、当該寄生ダイオードの順方向電圧（例えば０．７Ｖ）となる。
【００１３】
つまり、ノードＢ及び出力端子ＯＵＴの電圧は、いずれも同じ電圧（たとえば０．７Ｖ）となる。したがって、第２のスイッチ部１５ｂのＮＭＯＳトランジスタＭＮ５、ＭＮ６は非導通となり、第１のスイッチ部１５ａのＮＭＯＳトランジスタＭＮ３、ＭＮ４も非導通となる。
【００１４】
また、補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートには、０．７Ｖの電圧が供給される。このとき、補償トランジスタＭＮ７は、出力端子ＯＵＴ側がソース、ノードＣ側がドレインとなる。ここで補償トランジスタＭＮ７は、ゲート電圧がソース電圧と等しいため非導通状態となる。一方、保護トランジスタＭＮ８は非導通状態であるが、保護トランジスタＭＮ８に形成される寄生ダイオードＤ８は順方向にバイアスされる。そのため、接地端子ＧＮＤから寄生ダイオードＤ８を介して出力トランジスタＴ１のゲートに対して電荷が供給され、出力トランジスタＴ１が導通する。
【００１５】
上記の説明により、従来技術の電力供給制御回路１は、逆接続モードにおいて、出力トランジスタＴ１を導通状態に維持して発熱を防止することができる。さらに、従来技術の電力供給制御回路は、負電圧サージモードにおいて、過電圧保護機能を損なうことなく、出力トランジスタＴ１を過電圧から保護することができる。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００９−１４７９９４公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
半導体基板上に図１２に示す従来の電力供給制御回路を集積化した場合において、当該電力供給制御回路を動作条件範囲内の高電圧によって動作させた場合、トランジスタＭＮ４、ＭＮ６及びＭＮ７に形成される縦型の寄生バイポーラＱ４〜Ｑ７が導通し、消費電流が発生するという問題があった。この消費電流の発生について以下に説明する。
【００１８】
従来の電力供給制御回路が待機状態の場合において、トランジスタＭＮ４、ＭＮ６及びＭＮ７のＰウェル（寄生バイポーラＱ４〜Ｑ７のベース）は、トランジスタＭＮ４、ＭＮ６及びＭＮ７のドレイン／ソース（寄生バイポーラＱ４〜Ｑ７のエミッタ）と電気的な接続が取れない。そのため、当該寄生バイポーラのベースがオープンとなる。ここで、寄生バイポーラの降伏電圧は、ベースがオープンの場合のエミッタ−コレクタ間の耐圧ＢＶｃｅｏとして表すことができる。
【００１９】
図１１は、バイポーラの耐圧特性を示した図である。一般に良く知られているように、ベースがオープンの場合のバイポーラの耐圧ＢＶｃｅｏと、ベースに電位が与えられた場合のバイポーラの耐圧ＢＶｃｂｏとは、電流増幅率ｈＦＥにより以下の関係が成り立つ。
【００２０】
ＢＶｃｅｏ＝ＢＶｃｂｏ／４√ｈＦＥ ・・・（式１）
【００２１】
デバイスの開発では、デバイスサイズと耐圧との関係がトレードオフの関係にある。このとき、耐圧ＢＶｃｂｏは最適な値をとるように設計される。例えば、４０Ｖの耐圧が必要な場合、通常、デバイスの耐圧ＢＶｃｂｏは６０Ｖ程度となるように設計される。
【００２２】
図１２に示す寄生バイポーラＱ４〜Ｑ７の電流増幅率ｈＦＥは、例えば１００程度である。つまり（式１）より、耐圧ＢＶｃｅｏは耐圧ＢＶｃｂｏの約１／３程度である。
【００２３】
そのため、従来の電力供給制御回路が待機状態の場合において、寄生バイポーラＱ４〜Ｑ７に対して耐圧ＢＶｃｅｏよりも高い電圧が与えられると、寄生バイポーラＱ４〜Ｑ７がブレークダウンして当該寄生バイポーラに電流が流れる。それにより、従来の電力供給制御回路は消費電流が増大する。
【００２４】
このように従来の電力供給制御回路では、補償回路１６に設けられたトランジスタのバックゲート及びバックゲート制御回路１５に設けられたトランジスタのバックゲートが、電力供給制御回路の待機時にいずれもオープン（ハイインピーダンス）になった。そのため、寄生バイポーラに電流が流れ、消費電流が増大するという問題があった。
【００２５】
さらに、半導体基板上に図１２に示す従来の電力供給制御回路を集積化した場合において、電源の逆接続時にＭＮ７、ＭＮ８、ＭＮ１１及びＭＮ１に形成される寄生バイポーラによって、出力トランジスタＴ１が導通状態を維持することが妨げられる。これは、電源の逆接時に、各寄生バイポーラが導通して、出力トランジスタＴ１のゲート電荷を引き抜いてしまうためである。
【課題を解決するための手段】
【００２６】
本発明にかかる電力供給制御回路は、第１の電源ラインと出力端子との間に接続された出力トランジスタと、前記出力端子と第２の電源ラインとの間に接続された負荷と、前記出力トランジスタのゲートと前記第２の電源ラインとの間に設けられ、前記第１及び前記第２の電源ライン間に接続される電源の極性が逆になった場合に前記出力トランジスタを導通状態にする保護トランジスタと、前記第１の電源ラインと前記出力トランジスタのゲートとの間に設けられ、前記出力端子に前記負荷からの逆起電圧が印加された場合に前記出力トランジスタを導通状態にする負電圧制御部と、前記出力端子に前記負荷からの逆起電圧が印加された場合に、前記第２の電源ラインと前記出力端子とを導通状態にする補償トランジスタと、前記電源の極性が正常の場合に、前記第２の電源ラインと前記補償トランジスタ及び前記保護トランジスタのバックゲートとを導通状態に制御するバックゲート制御回路と、を備える。
【００２７】
上述のような回路構成により、電源が正常に接続された場合の待機時において、消費電流の増大を抑制することができる。
【発明の効果】
【００２８】
本発明により、電源が正常に接続された場合の待機時において、消費電流の増大を抑制することが可能な電力供給制御回路を提供することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態１にかかる電力供給制御回路の回路図である。
【図２】本発明の実施の形態１にかかる電力供給制御回路において形成される寄生素子を説明するための半導体装置の断面図である。
【図３】本発明の実施の形態１にかかる電力供給制御回路において電源が逆接続された場合の回路図である。
【図４】本発明の実施の形態１にかかる電力供給制御回路において形成される寄生素子を説明するための半導体装置の断面図である。
【図５】本発明の実施の形態２にかかる電力供給制御回路の回路図である。
【図６】本発明の実施の形態２にかかる電力供給制御回路において形成される寄生素子を説明するための半導体装置の断面図である。
【図７】本発明の実施の形態２にかかる電力供給制御回路において電源が逆接続された場合の回路図である。
【図８】本発明の実施の形態２にかかる電力供給制御回路において形成される寄生素子を説明するための半導体装置の断面図である。
【図９】本発明の実施の形態３にかかる電力供給制御回路の回路図である。
【図１０】本発明の実施の形態４にかかる電力供給制御回路の回路図である。
【図１１】バイポーラトランジスタの耐圧特性を示す図である。
【図１２】従来の電力供給制御回路の回路図である。
【発明を実施するための形態】
【００３０】
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。説明の明確化のため、必要に応じて重複説明は省略される。
【００３１】
実施の形態１
図１に本発明の実施の形態１にかかる電力供給制御回路２の回路図を示す。図１に示すように、電力供給制御回路２は、電源１０、負荷１１、ドライバ回路１２、ゲート放電回路１３、ゲート抵抗Ｒ１２、バックゲート制御回路１８、補償回路１６、逆接続保護回路１７、ダイナミッククランプ回路１９、スイッチ回路２０、出力トランジスタＴ１、抵抗（第１の抵抗）Ｒ３、抵抗（第３の抵抗）Ｒ１０、抵抗（第２の抵抗）Ｒ１１、抵抗（第４の抵抗）Ｒ１３、ダイオードＤ１０、電源端子ＰＷＲ、接地端子ＧＮＤ、出力端子ＯＵＴを有する。なお、ゲート抵抗Ｒ１２は省略しても良い。また、本実施の形態では、電源１０と出力端子ＯＵＴとを電源端子ＰＷＲを介して接続する電源ラインを第１の電源ラインと称し、電源１０と出力端子ＯＵＴとを接地端子ＧＮＤを介して接続する電源ラインを第２の電源ラインと称す。また、ダイナミッククランプ回路１９とスイッチ回路２０とにより負電圧制御部を構成する。
【００３２】
電源１０は、電源端子ＰＷＲと接地端子ＧＮＤとの間に接続される。そして、正常接続時には、電源１０は電源端子ＰＷＲに正極側電圧ＶＢを供給し、接地端子ＧＮＤに負極側電圧ＶＳＳを供給する。負荷１１は、出力端子ＯＵＴと接地端子ＧＮＤとの間に接続される。負荷１１は、例えば、アクチュエータやランプ等であって、電力供給制御回路２において電力の供給先となるものである。
【００３３】
ドライバ回路１２は、電力供給制御回路２の制御装置である。ドライバ回路１２は、出力トランジスタＴ１のゲートに制御信号Ｓ１を供給し、ゲート放電回路１３に制御信号Ｓ２を供給する。この実施の形態においては、制御信号Ｓ１、Ｓ２は、互いに逆相となる信号であるものとする。ドライバ回路１２は制御信号Ｓ１、Ｓ２によって出力トランジスタＴ１の導通状態を制御する。
【００３４】
出力トランジスタＴ１では、ドレインが電源端子ＰＷＲに接続され、ソースが出力端子ＯＵＴに接続される。なお、出力トランジスタＴ１のゲートには制御信号Ｓ１が供給される。出力トランジスタＴ１は、制御信号Ｓ１がハイレベルの場合に導通状態となり、制御信号Ｓ１がロウレベルの場合に非導通状態となる。ゲート抵抗Ｒ１２は、ドライバ回路１２と出力トランジスタＴ１のゲートとの間に接続される。つまり、ゲート抵抗Ｒ１２は、一方の端子が出力トランジスタＴ１のゲートに接続され、他方の端子がドライバ回路１２に接続される。
【００３５】
ゲート放電回路１３は、ゲート抵抗Ｒ１２の他方の端子と出力端子ＯＵＴとの間に接続され、ドライバ回路１２によって制御される。ゲート放電回路１３は、制御信号Ｓ２がハイレベルの場合に出力トランジスタＴ１のゲートから電荷の引き抜きを行う。また、ゲート放電回路１３は、制御信号Ｓ２がロウレベルの場合には非導通状態となり、出力トランジスタＴ１のゲートから電荷の引き抜きは行わない。
【００３６】
より具体的には、ゲート放電回路１３は、放電トランジスタＭＮ１を有する。本実施例の形態では、放電トランジスタＭＮ１としてＮ型ＭＯＳトランジスタを用いる。放電トランジスタＭＮ１では、ドレインがゲート抵抗Ｒ１２を介して出力トランジスタＴ１のゲートに接続され、ゲートに制御信号Ｓ２が入力され、ソースが出力端子ＯＵＴに接続され、バックゲートが抵抗Ｒ１３を介して出力端子ＯＵＴに接続される。
【００３７】
なお、放電トランジスタＭＮ１には、寄生素子として、寄生バイポーラＱ１及び寄生ダイオードＤ１が形成される。より具体的には、寄生バイポーラＱ１では、放電トランジスタＭＮ１のバックゲートにベースが接続され、出力トランジスタＴ１のゲートにエミッタが接続され、電源端子ＰＷＲにコレクタが接続される。寄生ダイオードＤ１では、放電トランジスタＭＮ１のバックゲートにアノードが接続され、出力トランジスタＴ１のゲートにカソードが接続される。
【００３８】
ダイナミッククランプ回路１９とスイッチ回路２０とは、電源端子ＰＷＲと出力トランジスタＴ１との間に直列に接続されている。ダイナミッククランプ回路１９は、電源端子ＰＷＲとスイッチ回路２０との間に接続される。より具体的には、ダイナミッククランプ回路１９は、ダイオードＤ１１を有する。ダイオードＤ１１では、カソードが電源端子ＰＷＲに接続され、アノードがスイッチ回路２０に接続される。
【００３９】
スイッチ回路２０は、ダイオードＤ１１のアノードと出力トランジスタＴ１のゲートとの間に接続される。より具体的には、スイッチ回路２０は、第１のスイッチトランジスタＭＮ１１を有する。本実施の形態では、第１のスイッチトランジスタＭＮ１１としてＮ型ＭＯＳトランジスタを用いる。第１のスイッチトランジスタＭＮ１１では、ドレインがダイオードＤ１１のアノードに接続され、ソースが出力トランジスタＴ１のゲートに接続され、ゲートがノードＢに接続され、バックゲートが抵抗Ｒ１３を介して出力端子ＯＵＴに接続される。なおノードＢは、後述するダイオードＤ１０のアノード側のノードである。
【００４０】
なお、第１のスイッチトランジスタＭＮ１１には、寄生素子として、寄生バイポーラＱ２及び寄生ダイオードＤ２が形成される。より具体的には、寄生バイポーラＱ２では、第１のスイッチトランジスタＭＮ１１のバックゲートにベースが接続され、第１のスイッチトランジスタＭＮ１１のドレイン側にエミッタが接続され、電源端子ＰＷＲにコレクタが接続される。寄生ダイオードＤ２では、第１のスイッチトランジスタＭＮ１１のバックゲートにアノードが接続され、第１のスイッチトランジスタＭＮ１１のドレイン側にカソードが接続される。
【００４１】
抵抗Ｒ１３では、一方の端子が放電トランジスタＭＮ１及び第１のスイッチトランジスタＭＮ１１のバックゲートに接続され、他方の端子が出力端子ＯＵＴに接続される。なお、抵抗Ｒ１３には、寄生素子として、抵抗Ｒ１３の両端と電源端子ＰＷＲとの間に寄生ダイオードＤ１ａ、Ｄ１ｂが形成される。より具体的には、寄生ダイオードＤ１ａでは、抵抗Ｒ１３の出力端子ＯＵＴ側の端子にアノードが接続され、電源端子ＰＷＲにカソードが接続される。寄生ダイオードＤ１ｂでは、抵抗Ｒ１３の他方の端子にアノードが接続され、電源端子ＰＷＲにカソードが接続される。
【００４２】
補償回路１６は、出力端子ＯＵＴに接続されるとともに、抵抗Ｒ１１を介して接地端子ＧＮＤに接続される。なお、抵抗Ｒ１１と補償回路１６とは、ノードＣを介して接続されている。つまり、補償回路１６は、出力端子ＯＵＴとノードＣとの間に接続される。そして補償回路１６は、出力端子ＯＵＴの電圧が所定の電圧よりも低くなった場合に、ノードＣと出力端子ＯＵＴをショートする。補償回路１６は、補償トランジスタＭＮ７を有する。本実施例の形態では、補償トランジスタＭＮ７としてＮ型ＭＯＳトランジスタを用いる。補償トランジスタＭＮ７では、ソース／ドレインの一方が出力端子ＯＵＴに接続され、ソース／ドレインの他方がノードＣに接続され、ゲートがノードＢに接続され、バックゲートが抵抗Ｒ３を介してバックゲート制御回路１８に接続される。バックゲート制御回路１８は、補償トランジスタＭＮ７のバックゲート電圧を制御する。
【００４３】
なお、補償回路１６には、寄生素子として、寄生バイポーラＱ６、Ｑ７及び寄生ダイオードＤ３ｃ、Ｄ３ｄが形成される。より具体的には、寄生バイポーラＱ６では、補償トランジスタＭＮ７のバックゲートにベースが接続され、補償トランジスタＭＮ７のノードＣ側のソース／ドレイン拡散領域にエミッタが接続され、電源端子ＰＷＲにコレクタが接続される。寄生バイポーラＱ７では、補償トランジスタＭＮ７のバックゲートにベースが接続され、補償トランジスタＭＮ７における出力端子ＯＵＴ側のソース／ドレイン拡散領域にエミッタが接続され、電源端子ＰＷＲにコレクタが接続される。寄生ダイオードＤ３ｃでは、補償トランジスタＭＮ７のバックゲートにアノードが接続され、補償トランジスタＭＮ７におけるノードＣ側のソース／ドレイン拡散領域にカソードが接続される。寄生ダイオードＤ３ｄでは、補償トランジスタＭＮ７のバックゲートにアノードが接続され、補償トランジスタＭＮ７における出力端子ＯＵＴ側のソース／ドレイン拡散領域にカソードが接続される。
【００４４】
逆接続保護回路１７は、出力トランジスタＴ１のゲートとノードＣとの間に接続される。逆接続保護回路１７は、電源１０の逆接続時に導通して出力トランジスタＴ１のゲートに電荷を供給することにより、出力トランジスタＴ１を導通させる。逆接続保護回路１７は、保護トランジスタＭＮ８を有する。本実施例の形態では、保護トランジスタＭＮ８としてＮ型ＭＯＳトランジスタを用いる。保護トランジスタＭＮ８では、ソース／ドレインの一方が出力トランジスタＴ１のゲートに接続され、ソース／ドレインの他方がノードＣに接続され、ゲートがノードＣに接続され、バックゲートが抵抗Ｒ３を介してバックゲート制御回路１８に接続される。バックゲート制御回路１８は、補償トランジスタＭＮ７のバックゲート電圧を制御する。
【００４５】
なお、逆接続保護回路１７には、寄生素子として、寄生バイポーラＱ８、Ｑ９及び寄生ダイオードＤ３ｅ、Ｄ３ｆを有する。より具体的には、寄生バイポーラＱ８では、保護トランジスタＭＮ８のバックゲートにベースが接続され、保護トランジスタＭＮ８におけるノードＣ側のソース／ドレイン拡散領域にエミッタが接続され、電源端子ＰＷＲにコレクタが接続される。寄生バイポーラＱ９では、保護トランジスタＭＮ８のバックゲートにベースが接続され、保護トランジスタＭＮ８における出力トランジスタのゲート側のソース／ドレイン拡散領域にエミッタが接続され、電源端子ＰＷＲにコレクタが接続される。寄生ダイオードＤ３ｅでは、保護トランジスタＭＮ８のバックゲートにアノードが接続され、保護トランジスタＭＮ８におけるノードＣ側のソース／ドレイン拡散領域にカソードが接続される。寄生ダイオードＤ３ｆでは、保護トランジスタＭＮ８のバックゲートにアノードが接続され、保護トランジスタＭＮ８における出力トランジスタＴ１のゲート側のソース／ドレイン拡散領域にカソードが接続される。
【００４６】
バックゲート制御回路１８は、抵抗Ｒ３を介して補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートと、ノードＢと、の間に設けられる。バックゲート制御回路１８は、電力供給制御回路２の状態に応じて、補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートを制御する。バックゲート制御回路１８は、第２のスイッチトランジスタ（第１のトランジスタ）ＭＮ９を有する。本実施例の形態では、第２のスイッチトランジスタＭＮ９としてＮ型ＭＯＳトランジスタを用いる。第２のスイッチトランジスタＭＮ９では、ドレインがノードＢに接続され、ゲートが電源端子ＰＷＲに接続され、ソース及びバックゲートが抵抗Ｒ３を介して補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートに接続される。
【００４７】
なお、第２のスイッチトランジスタＭＮ９には、寄生素子として、寄生バイポーラＱ４が形成される。より具体的には、寄生バイポーラＱ４では、第２のスイッチトランジスタＭＮ９のバックゲートにベースが接続され、第２のスイッチトランジスタＭＮ９のドレイン拡散領域にエミッタが接続され、電源端子ＰＷＲにコレクタが接続される。
【００４８】
抵抗Ｒ３では、一方の端子が第２のスイッチトランジスタＭＮ９のソースに接続され、他方の端子が補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートに接続される。なお、抵抗Ｒ３には、抵抗Ｒ３の両端と電源端子ＰＷＲとの間に寄生ダイオードＤ３ａ、Ｄ３ｂを有する。より具体的には、寄生ダイオードＤ３ａでは、抵抗Ｒ３における第２のスイッチトランジスタＭＮ９のソース側の端子にアノードが接続され、電源端子ＰＷＲにカソードが接続される。寄生ダイオードＤ３ｂでは、抵抗Ｒ３の他方の端子にアノードが接続され、電源端子ＰＷＲにカソードが接続される。抵抗Ｒ１０とダイオードＤ１０とは、接地端子ＧＮＤと電源端子ＰＷＲとの間に直列に接続される。抵抗Ｒ１０は、一方の端子が接地端子ＧＮＤに接続され、他方の端子がノードＢに接続される。ダイオードＤ１０は、ノードＢにアノードが接続され、電源端子ＰＷＲにカソードが接続される。つまり、ダイオードＤ１０と抵抗Ｒ１０とはノードＢを介して接続される。抵抗Ｒ１１は、接地端子ＧＮＤとノードＣとの間に接続される。
【００４９】
次に、電力供給制御回路２の動作について説明する。ここで、動作としては、電源１０が正常に接続された場合と、電源１０が逆接続された場合（逆接続モード）と、がある。また、電源１０が正常に接続された場合には、出力トランジスタＴ１が導通状態となり、負荷１１に出力端子ＯＵＴを介して電力を供給する導通モードと、出力トランジスタＴ１が導通状態から非導通状態に切り替わるターンオフ時において、出力端子ＯＵＴに負荷１１から逆起電圧としての負電圧サージが発生する負電圧サージモードとがある。以下では、この３つのモードに分けて電力供給制御回路２の動作を説明する。
【００５０】
まず、導通モードでは、放電トランジスタＭＮ１は、ロウレベルの制御信号Ｓ２がゲートに印加されることにより非導通状態となる。一方、出力トランジスタＴ１は、ハイレベルの制御信号Ｓ１がゲートに印加されることにより導通状態となる。従って、導通モードでは、出力端子ＯＵＴの電圧は電源１０の正極側電圧ＶＢとほぼ同じ値となる。また、導通モードでは、第２のスイッチトランジスタＭＮ９が導通する。そのため、補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートには、抵抗Ｒ１０、Ｒ３を介して接地端子ＧＮＤの電圧が印加される。このとき、補償トランジスタＭＮ７では、出力端子ＯＵＴに接続される端子がドレインとなり、ノードＣに接続される端子がソースとなる。補償トランジスタＭＮ７は、ゲートに接地端子ＧＮＤの電圧が印加されるため、非導通状態となる。保護トランジスタＭＮ８では、出力トランジスタＴ１のゲートに接続される端子がドレインとなり、ノードＣに接続される端子がソースとなる。保護トランジスタＭＮ８は、ゲートに接地端子ＧＮＤの電圧が印加されるため、非導通状態となる。
【００５１】
第１のスイッチトランジスタＭＮ１１は、ソース電圧よりもゲート電圧が低いため非導通となる。したがって、ダイナミッククランプ回路１９は、無効な状態となっている。このとき、各寄生ダイオード（Ｄ１、Ｄ２、Ｄ１ａ、Ｄ１ｂ、Ｄ３ａ〜Ｄ３ｆ）は逆バイアスされているので、いずれも非導通状態となる。また、各寄生バイポーラ（Ｑ１、Ｑ２、Ｑ４、Ｑ６〜Ｑ９）もエミッタ・ベース間は順バイアスされないので、いずれも非導通となる。
【００５２】
次に、負電圧サージモードの動作について説明する。負電圧サージは、出力トランジスタＴ１が導通状態から非導通状態に切り替わるターンオフ時に発生する。この負電圧サージは、負荷１１が有するインダクタンス、及び負荷１１を接続する配線が有するインダクタンスの影響により発生する。この場合、制御信号Ｓ２がロウレベルからハイレベルに遷移するため、放電トランジスタＭＮ１は導通する。一方、制御信号Ｓ１がハイレベルからロウレベルに遷移するため、出力トランジスタＴ１は非導通となる。
【００５３】
出力トランジスタＴ１が導通状態から非導通状態に切り替わる過程（ターンオフ期間）において、負荷１１のインダクタンスや負荷１１を接続する配線のインダクタンスにより、出力端子ＯＵＴに負電圧の逆起電圧が発生する。ターンオフ期間において、出力端子ＯＵＴの電圧が接地端子ＧＮＤの電圧よりも高い状態の場合には、第２のスイッチトランジスタＭＮ９が導通する。そのため、補償トランジスタＭＮ７のバックゲートには、抵抗Ｒ１０、Ｒ３を介して接地端子ＧＮＤの電圧が印加される。出力端子ＯＵＴの電圧が接地端子ＧＮＤの電圧よりも下がる状態（負電圧サージ）の場合にも、第２のスイッチトランジスタＭＮ９は導通となる。このとき、接地端子ＧＮＤから、第２のスイッチトランジスタＭＮ９、抵抗Ｒ３及び寄生ダイオードＤ３ｄを介して出力端子ＯＵＴへ電流経路が形成される。なお、寄生ダイオードＤ３ａ、Ｄ３ｂは、カソード側の電圧が正極側電圧ＶＢであるため順方向電圧が発生しない。
【００５４】
ここで、抵抗Ｒ３の抵抗値を予め調整することにより、寄生ダイオードＤ３ｄの順方向電圧が寄生バイポーラＱ７の閾値電圧を超えないようにしておく。それにより、寄生ダイオードＤ３ｄの順方向電圧が例えば０．５Ｖ程度となる。寄生バイポーラＱ７は、エミッタ・ベース間電圧が０．７Ｖ程度以下となるため、非導通状態となる。つまり、補償トランジスタＭＮ７のバックゲートの電圧は、出力端子ＯＵＴの電圧から０．５Ｖ程度高い電圧となる。このとき、補償トランジスタＭＮ７では、出力端子ＯＵＴ側がソース、ノードＣ側がドレインとなる。ここで補償トランジスタＭＮ７は、ゲート電圧がソース電圧よりも高いため導通状態となる。これにより、ノードＣの電圧は出力端子ＯＵＴの電圧と等しくなる。なお、ノードＣの電圧が出力端子ＯＵＴの電圧と等しくなることにより、寄生ダイオードＤ３ｃにも電流経路が形成される。しかし、寄生ダイオードＤ３ｃの順方向電圧は、寄生ダイオードＤ３ｄと同様に０．５Ｖ程度である。つまり、寄生バイポーラＱ６は、エミッタ・ベース間電圧が０．７Ｖ程度以下となるため、非導通状態となる。
【００５５】
負電圧サージが出力端子ＯＵＴに発生している状態では、放電トランジスタＭＮ１の導通により、出力トランジスタＴ１のゲート電圧も負電圧となる。このとき、逆接続保護回路１７の保護トランジスタＭＮ８では、出力トランジスタＴ１のゲート側がソース、ノードＣ側がドレインとなる。ここで保護トランジスタＭＮ８は、ゲート電圧がソース電圧よりも高いため導通状態となる。しかし、補償トランジスタＭＮ７の導通によりノードＣの電圧が出力端子ＯＵＴの電圧にショートされているため、保護トランジスタＭＮ８は無効となる。保護トランジスタＭＮ８が無効状態になることにより、接地端子ＧＮＤから保護トランジスタＭＮ８（または寄生ダイオードＤ３ｆ）及び放電トランジスタＭＮ１を介して出力端子ＯＵＴへ電流が流れる経路は遮断される。
【００５６】
一方、スイッチ回路２０の第１のスイッチトランジスタＭＮ１１は、ゲート電圧が接地端子ＧＮＤの電圧（例えば０Ｖ）と実質的に同じであり、ソース（出力トランジスタＴ１のゲート）電圧は負電圧であるため、導通する。これにより、ダイナミッククランプ回路１９は有効な状態となる。出力端子ＯＵＴの電圧降下により、出力トランジスタＴ１のソース・ドレイン間電圧がクランプ電圧以上となると、ダイナミッククランプ回路１９に設けられたダイオードＤ１１が導通し、出力トランジスタＴ１が導通状態となる。ここで、クランプ電圧とは、ダイオードＤ１１の降伏電圧と第１のスイッチトランジスタＭＮ１１のしきい値電圧と出力トランジスタＴ１のしきい値電圧の和のことである。このように、本実施の形態にかかる電力供給制御回路２は、出力端子ＯＵＴに負電圧が発生した場合、逆接続保護回路１７からの電流の影響を受けることなく、出力トランジスタＴ１のドレイン・ソース間電圧をクランプ電圧にクランプする。それにより、本実施の形態にかかる電力供給制御回路２は、出力トランジスタＴ１を精度良く過電圧から保護する。
【００５７】
負電圧サージは、インダクタンスに蓄えられたエネルギーが放出されるまで発生する。エネルギーの放出が完了すると、出力端子ＯＵＴの電圧は０Ｖになる。その後、出力トランジスタＴ１は非導通状態となる。
【００５８】
ここで、寄生素子についてより具体的に説明するため、ゲート放電回路１３、補償回路１６、バックゲート制御回路１８、スイッチ回路２０、抵抗Ｒ３及び抵抗Ｒ１３の断面図を図２に示す。図２に示す断面図では、ゲート放電回路１３、補償回路１６、バックゲート制御回路１８、スイッチ回路２０、抵抗Ｒ３及び抵抗Ｒ１３が１つのＮ型半導体基板に形成される例を示す。なお、抵抗Ｒ３及び抵抗Ｒ１３は拡散抵抗である場合について説明する。
【００５９】
図２に示すように、抵抗Ｒ３はＮ型半導体基板上にＰ型の拡散領域を用いて形成される。図２に示す例の場合、抵抗Ｒ３では、両端に不純物濃度の高いＰ＋拡散領域によって抵抗の接続端子が形成される。その接続端子間を接続する不純物濃度の低いＰ−拡散領域によって抵抗部分が形成される。また抵抗Ｒ１３は、抵抗Ｒ３と実質的に同じ構造を有する素子によって形成される。
【００６０】
ゲート放電回路１３の放電トランジスタＭＮ１は、Ｎ型半導体基板上にＰ型半導体領域で形成されるＰウェル（以下、場合に応じて放電トランジスタＭＮ１のバックゲートと称す）を有する。そして、Ｐウェル上にＰ＋拡散領域とＮ＋拡散領域を有する。Ｐ＋拡散領域は、Ｐウェルへの電位供給端子となり、放電トランジスタＭＮ１のバックゲート電圧をＰウェルに与える。Ｎ＋拡散領域は、放電トランジスタＭＮ１のソースまたはドレイン領域を形成する。ドレインを形成するＮ＋拡散領域の周りには、不純物濃度の低いＮ−拡散領域が形成される。このＮ−拡散領域により、ドレイン・バックゲート間が高耐圧を有する。そして、Ｎ型半導体基板の上層であって、２つのＮ＋拡散領域に跨る領域には、ゲート酸化膜を介してゲート電極が形成される。
【００６１】
スイッチ回路２０の第１のスイッチトランジスタＭＮ１１、補償回路１６の補償トランジスタＭＮ７、逆接続保護回路１７の保護トランジスタＭＮ８及びバックゲート制御回路１８の第２のスイッチトランジスタＭＮ９は、それぞれ、放電トランジスタＭＮ１と実質的に同じ構造を有する素子によって形成される。ただし、補償トランジスタＭＮ７及び保護トランジスタＭＮ８は、ソース及びドレインを形成するいずれのＮ＋拡散領域の周りにもＮ−拡散領域が形成され、ドレイン・バックゲート間及びソース・バックゲート間に高耐圧を有する構造を有する。
【００６２】
そして、寄生バイポーラＱ１は、放電トランジスタＭＮ１のバックゲートをベースとし、放電トランジスタＭＮ１における出力トランジスタＴ１のゲート側のＮ＋拡散領域をエミッタとし、Ｎ型半導体基板をコレクタとして形成される。寄生バイポーラＱ２は、第１のスイッチトランジスタＭＮ１１のバックゲートをベースとし、第１のスイッチトランジスタＭＮ１１におけるダイオードＤ１１のアノード側のＮ＋拡散領域をエミッタとし、Ｎ型半導体基板をコレクタとして形成される。
【００６３】
寄生バイポーラＱ４は、第２のスイッチトランジスタＭＮ９のバックゲートをベースとし、第２のスイッチトランジスタＭＮ９におけるノードＢに接続される側のＮ＋拡散領域をエミッタとし、Ｎ型半導体基板をコレクタとして形成される。寄生バイポーラＱ６は、補償トランジスタＭＮ７のバックゲートをベースとし、補償トランジスタＭＮ７におけるノードＣに接続される側のＮ＋拡散領域をエミッタとし、Ｎ型半導体基板をコレクタとして形成される。寄生バイポーラＱ７は、補償トランジスタＭＮ７のバックゲートをベースとし、補償トランジスタＭＮ７における出力端子ＯＵＴに接続される側のＮ＋拡散領域をエミッタとし、Ｎ型半導体基板をコレクタとして形成される。
【００６４】
寄生バイポーラＱ８は、保護トランジスタＭＮ８のバックゲートをベースとし、保護トランジスタＭＮ８におけるノードＣに接続される側のＮ＋拡散領域をエミッタとし、Ｎ型半導体基板をコレクタとして形成される。寄生バイポーラＱ９は、保護トランジスタＭＮ８のバックゲートをベースとし、保護トランジスタＭＮ８における出力トランジスタＴ１のゲートに接続される側のＮ＋拡散領域をエミッタとし、Ｎ型半導体基板をコレクタとして形成される。
【００６５】
寄生ダイオードＤ１は、放電トランジスタＭＮ１のバックゲートをアノードとし、放電トランジスタＭＮ１における出力トランジスタＴ１のゲートに接続される側のＮ＋拡散領域をカソードとして形成される。寄生ダイオードＤ２は、第１のスイッチトランジスタＭＮ１１のバックゲートをアノードとし、第１のスイッチトランジスタＭＮ１１におけるダイオードＤ１１のアノードに接続される側のＮ＋拡散領域をカソードとして形成される。寄生ダイオードＤ１ａは、抵抗Ｒ１３における出力端子ＯＵＴに接続される側のＰ＋拡散領域をアノードとし、Ｎ型半導体基板をカソードとして形成される。寄生ダイオードＤ１ｂは、抵抗Ｒ１３における第１のスイッチトランジスタＭＮ１１のバックゲートに接続される側のＰ＋拡散領域をアノードとし、Ｎ型半導体基板をカソードとして形成される。
【００６６】
寄生ダイオードＤ３ａは、抵抗Ｒ３における第２のスイッチトランジスタＭＮ９のバックゲートに接続される側のＰ＋拡散領域をアノードとし、Ｎ型半導体基板をカソードとして形成される。寄生ダイオードＤ３ｂは、抵抗Ｒ３における補償トランジスタＭＮ７のバックゲートに接続される側のＰ＋拡散領域をアノードとし、Ｎ型半導体基板をカソードとして形成される。寄生ダイオードＤ３ｃは、補償トランジスタＭＮ７のバックゲートをアノードとし、補償トランジスタＭＮ７におけるノードＣに接続される側のＮ＋拡散領域をカソードとして形成される。寄生ダイオードＤ３ｄは、補償トランジスタＭＮ７のバックゲートをアノードとし、補償トランジスタＭＮ７における出力端子ＯＵＴに接続される側のＮ＋拡散領域をカソードとして形成される。寄生ダイオードＤ３ｅは、保護トランジスタＭＮ８のバックゲートをアノードとし、保護トランジスタＭＮ８におけるノードＣに接続される側のＮ＋拡散領域をカソードとして形成される。寄生ダイオードＤ３ｆは、保護トランジスタＭＮ８のバックゲートをアノードとし、保護トランジスタＭＮ８における出力トランジスタＴ１のゲートに接続される側のＮ＋拡散領域をカソードとして形成される。
【００６７】
一般に、ＮＰＮバイポーラは、ベースがオープンの場合よりも、ベースに固定電位が与えられた場合の方が、コレクタ・エミッタ間の耐圧が高い。ここで、従来技術では、寄生バイポーラのベースがオープンになる場合があった。そのため、従来技術では、当該寄生バイポーラのコレクタ・エミッタ間耐圧ＢＶｃｅｏを電源１０の最大印加電圧以下まで低下させてしまう可能性があった。
【００６８】
そこで、本実施の形態では、寄生バイポーラＱ４、Ｑ６、Ｑ７、Ｑ８及びＱ９のベースに固定電位を与える。それにより、寄生バイポーラＱ４、Ｑ６、Ｑ７、Ｑ８及びＱ９のコレクタ・エミッタ間は高耐圧を有する。なお、このときの寄生バイポーラのコレクタ・エミッタ間耐圧は、予め電源１０の最大印加電圧よりも高くなるようにデバイス設計される。それにより、寄生バイポーラＱ４、Ｑ６、Ｑ７、Ｑ８及びＱ９は、電源１０の最大印加電圧まで非導通状態を維持する。
【００６９】
図１及び図２に示すように、寄生バイポーラＱ４、Ｑ６、Ｑ７、Ｑ８及びＱ９のベースは、いずれも補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートの配線ラインに接続されている。また、電力供給制御回路２が待機状態（スタンバイ状態で、出力トランジスタＴ１から負荷１１への電力供給を行わない場合）の場合、第２のスイッチトランジスタＭＮ９は導通状態である。このとき、寄生バイポーラＱ４、Ｑ６、Ｑ７、Ｑ８及びＱ９のベースには、接地端子ＧＮＤを介して電源１０の負極側電圧ＶＳＳが供給される。これにより、寄生バイポーラＱ４、Ｑ６、Ｑ７、Ｑ８及びＱ９は、最大印加電圧まで非導通状態を維持する。つまり、電力供給制御回路２は、当該寄生バイポーラに電流が流れないため、消費電流の増大を抑制することができる。
【００７０】
次に、逆接続モードの動作について説明する。図３に実施の形態１にかかる電力供給制御回路２の逆接続モード時の回路図を示す。また、逆接続モードにおける、電力供給制御回路２の寄生素子についてより具体的に説明するための断面図を図４に示す。逆接続モードでは、電源１０の正極側電圧ＶＢと負極側電圧ＶＳＳの接続が逆になる。また、それにより寄生バイポーラＱ４、Ｑ６、Ｑ７、Ｑ８及びＱ９のエミッタとコレクタがそれぞれ逆になる。これは、電源１０の逆接続により、高電位側と低電位側が逆になったためである。なお各寄生バイポーラは、電源１０が正常に接続されている場合と比較して、エミッタとコレクタが異なるが、電源１０が正常に接続されている場合と同じ記号を付している。
【００７１】
逆接続モードでは、接地端子ＧＮＤに正極側電圧ＶＢ、電源ＰＷＲに負極側電圧ＶＳＳが接続される。接地端子ＧＮＤからダイオードＤ１０を介して電源端子ＰＷＲに向けて電流が流れることにより、ノードＢの電圧はダイオードＤ１０の順方向電圧（例えば０．７Ｖ）となる。また、負荷１１及び出力トランジスタＴ１のバックゲート・ドレイン間のダイオードを介して接地端子ＧＮＤから電源端子ＰＷＲに向けて電流が流れる。それにより、出力端子ＯＵＴの電圧は出力トランジスタＴ１の寄生ダイオード（バックゲート・ドレイン間のダイオード）の順方向電圧（例えば０．７Ｖ）となる。ここで、電力供給制御回路２において、保護トランジスタＭＮ８が導通すれば、正極側電圧ＶＢを有する接地端子ＧＮＤから出力トランジスタＴ１のゲートに対して電荷が供給される。それにより、出力トランジスタＴ１が導通する。つまり、電力供給制御回路２は、出力トランジスタＴ１の発熱を抑制して当該電力供給制御回路の破壊を防止することができる。
【００７２】
第２のスイッチトランジスタＭＮ９は、ゲートに負極側電圧ＶＳＳが供給されるため、非導通状態となる。このとき、ノードＢ及び出力端子ＯＵＴの電圧がいずれも同じ電圧（たとえば０．７Ｖ）であるため、補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲート電圧には、０．７Ｖの電圧が供給される。このとき、補償トランジスタＭＮ７では、出力端子ＯＵＴ側がソース、ノードＣ側がドレインとなる。ここで補償トランジスタＭＮ７は、ゲート電圧とソース電圧とが等しいため非導通状態となる。保護トランジスタＭＮ８では、出力トランジスタＴ１のゲート側がソース、ノードＣ側がドレインとなる。ここで保護トランジスタＭＮ８は、ゲート電圧とドレイン電圧とが等しいため導通状態となる。これにより、接地端子ＧＮＤから保護トランジスタＭＮ８を介して出力トランジスタＴ１のゲートへ電荷が供給され、出力トランジスタＴ１が導通する。
【００７３】
なお、逆接続モードでは、負荷１１と寄生ダイオードＤ１及び寄生ダイオードＤ２とを介して、接地端子ＧＮＤから電源端子ＰＷＲに向けて電流経路が形成される。また、寄生ダイオードＤ１ａ、Ｄ１ｂを介して接地端子ＧＮＤから電源端子ＰＷＲに向けて電流経路が形成される。寄生ダイオードＤ１ｂは、抵抗Ｒ１３の電圧降下により寄生ダイオードＤ１ａに比べて流れる電流が小さくなる。そのため、寄生ダイオードＤ１ａには順方向電圧として０．７Ｖ程度の電圧が発生するが、寄生ダイオードＤ１ｂは順方向電圧として０．５Ｖ程度の電圧が発生する。同様に、寄生ダイオードＤ１及びＤ２の順方向電圧も０．５Ｖ程度となる。これにより寄生バイポーラＱ１及びＱ２は非導通となる。つまり、出力トランジスタＴ１のゲートに供給された電荷は、寄生トランジスタＱ１及びＱ２によって引き抜かれることはなく、出力トランジスタＴ１の導通状態が維持される。
【００７４】
上記の説明により、実施の形態１における電力供給制御回路２は、ターンオフ期間に負電圧が発生した場合において、出力トランジスタＴ１を導通することにより、出力トランジスタＴ１を精度良く過電圧から保護する。また電力供給制御回路２は、電源１０が逆接続された場合において、出力トランジスタＴ１を導通することにより、出力トランジスタＴ１の発熱を抑制して電力供給制御回路２の破壊を防止する。さらに電力供給制御回路２は、電源１０が正常に接続された場合の待機時において、第２のスイッチトランジスタＭＮ９を導通することにより、補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートに対して接地端子ＧＮＤからの固定電位を供給する。そのため、寄生バイポーラのコレクタ・エミッタ間耐圧は電源１０の最大印加電圧以上に維持される。つまり電力供給制御回路２は、電源１０の高電圧印加時においても寄生バイポーラを非導通状態に維持するため、消費電流の増大を抑制することができる。
【００７５】
実施の形態２
図５に実施の形態２にかかる電力供給制御回路３の回路図を示す。また、図６に実施の形態３にかかる電力供給制御回路３を構成するデバイスの断面図を示す。さらに、図７及び図８に電源逆接続時の電力供給制御３の回路図及び電力供給制御回路３を構成するデバイスの断面図を示す。電力供給制御回路３は、電力供給制御回路２のバックゲート制御回路１８の変形例としてバックゲート制御回路１８ｂを有する。電力供給制御回路３において電力供給制御回路２と同様のものについては、電力供給制御回路２と同じ符号を付して説明を省略する。
【００７６】
電力供給制御回路３のバックゲート制御回路１８ｂは、電力供給制御回路２のバックゲート制御回路１８と比較して、逆接続モードにおいて、補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートを低インピーダンスで出力端子ＯＵＴの電位にショートすることにより、より安定な動作を得ることができる。
【００７７】
電力供給制御回路３のバックゲート制御回路１８ｂは、第２のスイッチトランジスタＭＮ９に加え、さらに第３のスイッチトランジスタ（第２のトランジスタ）ＭＮ１０を有する。本実施の形態では、第３のスイッチトランジスタＭＮ１０としてＮ型ＭＯＳトランジスタを用いる。第３のスイッチトランジスタＭＮ１０では、ノードＣにゲートが接続され、出力端子にドレインが接続され、第２のスイッチトランジスタＭＮ９のドレインにソース及びバックゲートが接続される。
【００７８】
第３のスイッチトランジスタＭＮ１０は、放電トランジスタＭＮ１と実質的に同じ構造を有する素子によって形成される。なお、第３のスイッチトランジスタＭＮ１０には、寄生素子として、寄生ダイオードＤ５が形成される。より具体的には、寄生ダイオードＤ５では、第３のスイッチトランジスタＭＮ１０のバックゲートにアノードが接続され、第３のスイッチトランジスタＭＮ１０における出力端子ＯＵＴ側のドレイン拡散領域にカソードが接続される。
【００７９】
次に、電力供給制御回路３の動作について説明する。ここで、電源１０の正常接続時では、第３のＮＭＯＳトランジスタＭＮ１０は非導通状態を示す。つまり、電力供給制御３の動作は電力供給制御回路２の動作と実質的に変わらないため、説明を省略する。
【００８０】
逆接続モードにおいて、第３のスイッチトランジスタＭＮ１０は、ゲート（ノードＣ）が高電位、ドレインが０．７Ｖ程度（出力端子ＯＵＴ）、ソース及びバックゲートが０．７Ｖ程度となるため導通する。第３のＮＭＯＳトランジスタＭＮ１０の導通により、補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートは出力端子ＯＵＴの電圧と同じになる。つまり、本実施の形態にかかる電力供給制御回路は、逆接続モードにおいて、低インピーダンスで補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲートに対して出力端子ＯＵＴの電圧を供給する。これにより、本実施の形態にかかる電力供給制御回路は、保護トランジスタＭＮ８を導通して、出力トランジスタＴ１を導通することができる。このように、本実施の形態にかかる電力供給制御回路３においても、実施の形態１と同様の効果を得ることができる。
【００８１】
実施の形態３
図９に実施の形態３にかかる電力供給制御回路４の回路図を示す。電力供給制御回路４は、電力供給制御回路２と比較して、補償トランジスタＭＮ７の出力端子ＯＵＴ側のソース／ドレインと出力端子ＯＵＴとの間にダイオードＤ１２をさらに備える。より具体的には、ダイオードＤ１２は、補償トランジスタＭＮ７の出力端子ＯＵＴ側のソース／ドレインにアノードが接続され、出力端子ＯＵＴにカソードが接続される。電力供給制御回路４は、電源１０の逆接続時に補償回路１６を確実に非導通状態にすることができ、出力トランジスタＴ１の発熱をより精度良く抑制して電力供給制御回路４の破壊を防止する。
【００８２】
次に、電力供給制御回路４の動作について説明する。ここで、正常時の動作では、補償トランジスタＭＮ７は非導通状態となっており、ダイオードＤ１２も非導通となる。つまり正常時における電力供給制御回路４の動作は、正常時における電力供給制御回路２の動作と実質的に変わらないため、説明を省略する。
【００８３】
また負電圧サージモードの動作では、実施の形態１の場合と同様に、抵抗Ｒ３の抵抗値を予め調整することにより、補償トランジスタＭＮ７のバックゲートの電圧を、出力端子ＯＵＴの電圧から０．５Ｖ程度高い電圧となるようにしておく。それにより、補償トランジスタＭＮ７は導通する。そして、ノードＣの電圧は出力端子ＯＵＴの電圧に応じた低電圧を示す。その結果、実施の形態１の場合と同様に、保護トランジスタＭＮ８は無効となる。それにより、接地端子ＧＮＤから保護トランジスタＭＮ８（または寄生ダイオードＤ３ｆ）及び放電トランジスタＭＮ１を介して出力端子ＯＵＴに向けた電流経路は遮断される。それにより電力供給制御回路４は、負電圧サージモードにおいて、逆接続保護回路１７からの電流の影響を受けることなく出力トランジスタＴ１を精度良く過電圧から保護する。
【００８４】
次に逆接続モードについて説明する。実施の形態１に示す電力供給制御回路２の場合、逆接続モードでは、補償トランジスタＭＮ７は、ゲートが０．７Ｖ程度（ダイオードＤ１０の順方向電圧）、バックゲートの電圧が出力端子ＯＵＴの電圧であった。出力端子ＯＵＴの電圧は０．７Ｖ程度（出力トランジスタＴ１の寄生ダイオードの順方向電圧）であるが、保護トランジスタＭＮ８の導通によって出力トランジスタＴ１が導通状態になると、出力端子ＯＵＴの電圧は０．７Ｖよりも小さくなる（例えば、出力トランジスタＴ１のオン抵抗が２０ｍΩ、負荷から流れる電流が５Ａとすると０．１Ｖとなる）。したがって、補償トランジスタＭＮ７のゲート・ソース間電圧は０．６Ｖ程度になる。ここで、補償トランジスタＭＮ７のしきい値電圧が０．６Ｖよりも低い場合、補償トランジスタＭＮ７が導通して、ノードＣと出力端子ＯＵＴとがショートする。これにより、保護トランジスタＭＮ８が無効になる。つまり、接地端子ＧＮＤから出力トランジスタＴ１のゲートに向けた電流経路が遮断され、出力トランジスタＴ１の導通状態を維持することが困難になる可能性がある。
【００８５】
これに対して、本実施の形態の電力供給制御回路４の場合、逆接続モードでは、ダイオードＤ１２のアノード側の電圧が、出力端子ＯＵＴの電圧よりも０．７Ｖ程度高くなる。つまり、補償トランジスタＭＮ７のゲート・ソース間の電圧はほぼ０Ｖとなる。これにより、保護トランジスタＭＮ８が導通する。つまり、接地端子ＧＮＤから出力トランジスタＴ１のゲートに向けて電荷の供給が行われ、出力トランジスタＴ１の導通状態を維持することができる。
【００８６】
実施の形態４
図１０に実施の形態４にかかる電力供給制御回路５の回路図を示す。電力供給制御回路５は、電力供給制御回路４におけるバックゲート制御回路１８の第２のスイッチトランジスタＭＮ９を抵抗（第１の抵抗）Ｒ４に置き換えた変形例であり、電力供給制御回路２よりも少ない構成素子で機能を実現できる。また、この場合、電力供給制御回路４の構成要素であった抵抗Ｒ３は不要となる。なお、抵抗Ｒ４は例えば拡散抵抗である。
【００８７】
電力供給制御回路５に設けられたバックゲート制御回路１８ｃは、抵抗Ｒ４を有する。抵抗Ｒ４では、一方の端子がノードＢに接続され、他方の端子が保護トランジスタＭＮ３のバックゲートに接続される。なお抵抗Ｒ４は、寄生ダイオードＤ４ａ、Ｄ４ｂを有する。より具体的には、寄生ダイオードＤ４ａでは、抵抗Ｒ１４のノードＢ側の端子にアノードが接続され、電源端子ＰＷＲにカソードが接続される。寄生ダイオードＤ４ｂでは、抵抗Ｒ４の他方の端子にアノードが接続され、電源端子ＰＷＲにカソードが接続される。
【００８８】
電力供給制御回路５の動作について説明する。正常時の動作では、補償トランジスタＭＮ７のバックゲートには抵抗Ｒ４及び抵抗Ｒ１０を介して接地端子ＧＮＤの電圧（負極側電圧ＶＳＳ）が供給される。そのため、補償トランジスタＭＮ７及び保護トランジスタＭＮ８は非導通状態となる。同様に、寄生バイポーラＱ６〜Ｑ９のベースには負極側電圧ＶＳＳが供給されるため、電源１０が高電圧の状態においても、寄生バイポーラＱ６〜Ｑ９は非導通状態を維持する。つまり電力供給制御回路５は、待機状態の場合において、寄生トランジスタに電流が流れないため、消費電流の増大を抑制することができる。また、寄生ダイオードＤ４ａ、Ｄ４ｂも逆バイアスされており、非導通状態となっている。
【００８９】
また負電圧サージモードの動作では、実施の形態１の場合と同様に、抵抗Ｒ４の抵抗値を予め調整することにより、補償トランジスタＭＮ７のバックゲートの電圧を、出力端子ＯＵＴの電圧から０．５Ｖ程度高い電圧となるようにしておく。それにより、補償トランジスタＭＮ７は導通する。そして、ノードＣの電圧は出力端子ＯＵＴの電圧に応じた低電圧を示す。その結果、実施の形態１の場合と同様に、保護トランジスタＭＮ８は無効となる。それにより、接地端子ＧＮＤから保護トランジスタＭＮ８（または寄生ダイオードＤ３ｆ）及び放電トランジスタＭＮ１を介して出力端子ＯＵＴへ向けた電流経路は遮断される。それにより電力供給制御回路５は、負電圧サージモードにおいて、逆接続保護回路１７からの電流の影響を受けることなく出力トランジスタＴ１を精度良く過電圧から保護する。
【００９０】
逆接続モードでは、抵抗Ｒ１０とダイオードＤ１０とを介して接地端子ＧＮＤから電源端子ＰＷＲに向けて電流経路が形成される。さらに、抵抗Ｒ１０と寄生ダイオードＤ４ａとを介して、接地端子ＧＮＤから電源端子ＰＷＲに向けて電流経路が形成される。このときダイオードＤ１０のアノードの電圧は順方向電圧（例えば０．７Ｖ）となる。同様に、抵抗Ｒ１０と抵抗Ｒ４と寄生ダイオードＤ４ｂとを介して、接地端子ＧＮＤから電源端子ＰＷＲに向けて電流経路が形成される。しかしこの場合、寄生ダイオードＤ４ｂに流れる電流は抵抗Ｒ４によって制限される。そのため、寄生ダイオードＤ４ａに流れる電流よりも寄生ダイオードＤ４ｂに流れる電流が小さくなる。つまり、寄生ダイオードＤ４ｂの順方向電圧は０．７Ｖよりも小さくなる（例えば０．５Ｖ）。それにより、補償トランジスタＭＮ７及び保護トランジスタＭＮ８のバックゲート電圧は低電圧となる。これにより、補償トランジスタＭＮ７は非導通状態となり、保護トランジスタＭＮ８は導通状態となる。つまり、出力トランジスタＴ１は、保護トランジスタＭＮ８を介してゲートに電荷が供給されるため、導通状態となる。また、寄生ダイオードＤ４ｂの順方向電圧が０．５Ｖ程度であるため、寄生バイポーラＱ６〜Ｑ９は非導通状態となる。そのため、寄生バイポーラＱ６〜Ｑ９によって出力トランジスタＴ１のゲートから電荷を引き抜かれることはなく、出力トランジスタＴ１は導通状態を維持する。
【００９１】
以上により、上記実施の形態にかかる電力供給制御回路は、ターンオフ期間に負電圧が発生した場合において、出力トランジスタＴ１を導通することにより、出力トランジスタＴ１を精度良く過電圧から保護する。また、上記実施の形態にかかる電力供給制御回路は、電源１０が逆接続された場合において、出力トランジスタＴ１を導通させることにより、当該出力トランジスタの発熱を抑制して電力供給制御回路の破壊を防止することができる。さらに、上記実施の形態にかかる電力供給制御回路は、電源１０が正常に接続された場合の待機時において、当該電力供給制御回路が許容する最大電源電圧で動作した場合でも、寄生バイポーラの非導通状態を維持し、消費電力の増大を抑制することができる。
【００９２】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。上記実施の形態では、各素子が１つの半導体基板上に形成される例を説明したが、これに限られない。つまり本発明は、１つの半導体基板に各素子が形成されるものに限定されるものではない。
【符号の説明】
【００９３】
２〜５ 電力供給制御回路
１０ 電源
１１ 負荷
１２ ドライバ回路
１３ ゲート放電回路
１６ 補償回路
１７ 逆接続保護回路
１８、１８ｂ、１８ｃ バックゲート制御回路
１９ ダイナミッククランプ回路
２０ スイッチ回路
Ｄ１０〜Ｄ１２ ダイオード
ＭＮ１ 放電トランジスタ
ＭＮ７ 補償トランジスタ
ＭＮ８ 保護トランジスタ
ＭＮ９ 第２のスイッチトランジスタ
ＭＮ１０ 第３のスイッチトランジスタ
ＭＮ１１ 第１のスイッチトランジスタ
Ｄ１、Ｄ１ａ、Ｄ１ｂ 寄生ダイオード
Ｄ２ 寄生ダイオード
Ｄ３ａ〜Ｄ３ｆ 寄生ダイオード
Ｄ４ａ、Ｄ４ｂ、Ｄ５ 寄生ダイオード
Ｑ１、Ｑ２、Ｑ４、Ｑ６〜Ｑ９ 寄生バイポーラ
Ｒ３、Ｒ４、Ｒ１０、Ｒ１１、Ｒ１３ 抵抗
Ｒ１２ ゲート抵抗
Ｔ１ 出力トランジスタ
【特許請求の範囲】
【請求項１】
第１の電源ラインと出力端子との間に接続された出力トランジスタと、
前記出力端子と第２の電源ラインとの間に接続された負荷と、
前記出力トランジスタのゲートと前記第２の電源ラインとの間に設けられ、前記第１及び前記第２の電源ライン間に接続される電源の極性が逆になった場合に前記出力トランジスタを導通状態にする保護トランジスタと、
前記第１の電源ラインと前記出力トランジスタのゲートとの間に設けられ、前記出力端子に前記負荷からの逆起電圧が印加された場合に前記出力トランジスタを導通状態にする負電圧制御部と、
前記出力端子に前記負荷からの逆起電圧が印加された場合に、前記第２の電源ラインと前記出力端子とを導通状態にする補償トランジスタと、
前記電源の極性が正常の場合に、前記第２の電源ラインと前記補償トランジスタ及び前記保護トランジスタのバックゲートとを導通状態に制御するバックゲート制御回路と、を備えた電力供給制御回路。
【請求項２】
前記バックゲート制御回路は、
前記電源の極性が逆の場合には、前記第１の電源ラインの電圧に応じた電圧を前記補償トランジスタ及び前記保護トランジスタのバックゲートに対して供給することを特徴とする請求項１に記載の電力供給制御回路。
【請求項３】
前記バックゲート制御回路は、
前記第２の電源ラインと前記保護トランジスタのバックゲートとの間に設けられた第１の抵抗を備えた請求項１又は２に記載の電力供給制御回路。
【請求項４】
前記第１の抵抗は、拡散抵抗であることを特徴とする請求項３に記載の電力供給制御回路。
【請求項５】
前記バックゲート制御回路は、
前記第２の電源ラインと前記補償トランジスタ及び前記保護トランジスタのバックゲートとの間の導通／非導通を前記第１の電源ラインの電圧に応じて制御する第１のトランジスタを備えた請求項１〜４のいずれか一項に記載の電力供給制御回路。
【請求項６】
前記第１のトランジスタは、
当該第１のトランジスタのバックゲートが前記補償トランジスタ及び前記保護トランジスタのバックゲートに接続されたことを特徴とする請求項５に記載の電力供給制御回路。
【請求項７】
前記第１のトランジスタは、
前記第２の電源ラインと前記第１の抵抗との間に接続されていることを特徴とする請求項５又は６に記載の電力供給制御回路。
【請求項８】
前記バックゲート制御回路は、
前記出力端子と前記補償トランジスタ及び前記保護トランジスタのバックゲートとの間の導通／非導通を前記第２の電源ラインの電圧に応じて制御する第２のトランジスタをさらに備えた請求項５〜７のいずれか一項に記載の電力供給制御回路。
【請求項９】
前記第２のトランジスタは、
当該第２のトランジスタのバックゲートが前記補償トランジスタ及び前記保護トランジスタのバックゲートに接続されたことを特徴とする請求項８に記載の電力供給制御回路。
【請求項１０】
前記負電圧制御部は、
前記第１の電源ラインと前記出力トランジスタのゲートとの間に直列に接続され、前記第１電源ラインと前記出力端子との間の電圧差を制限するダイナミッククランプ回路を備えた請求項１〜９のいずれか一項に記載の電力供給制御回路。
【請求項１１】
前記負電圧制御部は、
前記ダイナミッククランプ回路に直列に接続され、基準電圧と前記出力端子の電圧との比較結果に基づいて導通状態が制御されるスイッチ回路をさらに備えた請求項１０に記載の電力供給制御回路。
【請求項１２】
前記第１及び前記第２の電源ラインの間に直列に接続されたダイオード及び第３の抵抗をさらに備え、
当該ダイオードと当該第３の抵抗とを接続するノードと、前記補償トランジスタ及び前記保護トランジスタのバックゲートとが、前記バックゲート制御回路を介して接続されていることを特徴とする請求項１〜１１のいずれか一項に記載の電力供給制御回路。
【請求項１３】
前記出力トランジスタのゲート及びソースの間に接続され、前記出力トランジスタを非導通にする場合に前記出力トランジスタのゲート及びソースの間を導通する放電トランジスタと、
前記放電トランジスタのバックゲートと前記出力トランジスタのソースとの間に接続された第４の抵抗と、をさらに備えた請求項１〜１２のいずれか一項に記載の電力供給制御回路。
【請求項１４】
前記第４の抵抗は拡散抵抗であることを特徴とする請求項１３に記載の電力供給制御回路。
【請求項１】
第１の電源ラインと出力端子との間に接続された出力トランジスタと、
前記出力端子と第２の電源ラインとの間に接続された負荷と、
前記出力トランジスタのゲートと前記第２の電源ラインとの間に設けられ、前記第１及び前記第２の電源ライン間に接続される電源の極性が逆になった場合に前記出力トランジスタを導通状態にする保護トランジスタと、
前記第１の電源ラインと前記出力トランジスタのゲートとの間に設けられ、前記出力端子に前記負荷からの逆起電圧が印加された場合に前記出力トランジスタを導通状態にする負電圧制御部と、
前記出力端子に前記負荷からの逆起電圧が印加された場合に、前記第２の電源ラインと前記出力端子とを導通状態にする補償トランジスタと、
前記電源の極性が正常の場合に、前記第２の電源ラインと前記補償トランジスタ及び前記保護トランジスタのバックゲートとを導通状態に制御するバックゲート制御回路と、を備えた電力供給制御回路。
【請求項２】
前記バックゲート制御回路は、
前記電源の極性が逆の場合には、前記第１の電源ラインの電圧に応じた電圧を前記補償トランジスタ及び前記保護トランジスタのバックゲートに対して供給することを特徴とする請求項１に記載の電力供給制御回路。
【請求項３】
前記バックゲート制御回路は、
前記第２の電源ラインと前記保護トランジスタのバックゲートとの間に設けられた第１の抵抗を備えた請求項１又は２に記載の電力供給制御回路。
【請求項４】
前記第１の抵抗は、拡散抵抗であることを特徴とする請求項３に記載の電力供給制御回路。
【請求項５】
前記バックゲート制御回路は、
前記第２の電源ラインと前記補償トランジスタ及び前記保護トランジスタのバックゲートとの間の導通／非導通を前記第１の電源ラインの電圧に応じて制御する第１のトランジスタを備えた請求項１〜４のいずれか一項に記載の電力供給制御回路。
【請求項６】
前記第１のトランジスタは、
当該第１のトランジスタのバックゲートが前記補償トランジスタ及び前記保護トランジスタのバックゲートに接続されたことを特徴とする請求項５に記載の電力供給制御回路。
【請求項７】
前記第１のトランジスタは、
前記第２の電源ラインと前記第１の抵抗との間に接続されていることを特徴とする請求項５又は６に記載の電力供給制御回路。
【請求項８】
前記バックゲート制御回路は、
前記出力端子と前記補償トランジスタ及び前記保護トランジスタのバックゲートとの間の導通／非導通を前記第２の電源ラインの電圧に応じて制御する第２のトランジスタをさらに備えた請求項５〜７のいずれか一項に記載の電力供給制御回路。
【請求項９】
前記第２のトランジスタは、
当該第２のトランジスタのバックゲートが前記補償トランジスタ及び前記保護トランジスタのバックゲートに接続されたことを特徴とする請求項８に記載の電力供給制御回路。
【請求項１０】
前記負電圧制御部は、
前記第１の電源ラインと前記出力トランジスタのゲートとの間に直列に接続され、前記第１電源ラインと前記出力端子との間の電圧差を制限するダイナミッククランプ回路を備えた請求項１〜９のいずれか一項に記載の電力供給制御回路。
【請求項１１】
前記負電圧制御部は、
前記ダイナミッククランプ回路に直列に接続され、基準電圧と前記出力端子の電圧との比較結果に基づいて導通状態が制御されるスイッチ回路をさらに備えた請求項１０に記載の電力供給制御回路。
【請求項１２】
前記第１及び前記第２の電源ラインの間に直列に接続されたダイオード及び第３の抵抗をさらに備え、
当該ダイオードと当該第３の抵抗とを接続するノードと、前記補償トランジスタ及び前記保護トランジスタのバックゲートとが、前記バックゲート制御回路を介して接続されていることを特徴とする請求項１〜１１のいずれか一項に記載の電力供給制御回路。
【請求項１３】
前記出力トランジスタのゲート及びソースの間に接続され、前記出力トランジスタを非導通にする場合に前記出力トランジスタのゲート及びソースの間を導通する放電トランジスタと、
前記放電トランジスタのバックゲートと前記出力トランジスタのソースとの間に接続された第４の抵抗と、をさらに備えた請求項１〜１２のいずれか一項に記載の電力供給制御回路。
【請求項１４】
前記第４の抵抗は拡散抵抗であることを特徴とする請求項１３に記載の電力供給制御回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−１０１１８９（Ｐ２０１１−１０１１８９Ａ）
【公開日】平成２３年５月１９日（２０１１．５．１９）
【国際特許分類】
【出願番号】特願２００９−２５４３６２（Ｐ２００９−２５４３６２）
【出願日】平成２１年１１月５日（２００９．１１．５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年５月１９日（２０１１．５．１９）
【国際特許分類】
【出願日】平成２１年１１月５日（２００９．１１．５）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]