電力増幅器
【課題】差動信号の増幅および合成を行ない、かつ高調波を抑制することが可能な電力増幅器を提供する。
【解決手段】電力増幅器１０１は、差動信号である第１の入力信号および第２の入力信号を増幅する第１の増幅器１１，１２と、第１の増幅器１１，１２によって増幅された第１の入力信号および第２の入力信号を受ける第１のコイル２１と、第１のコイル２１と磁気的に結合され、増幅された第１の入力信号および第２の入力信号の合成信号が出力される第２のコイル２２と、第２のコイル２２と磁気的に結合された第３のコイル２３と、第３のコイル２３の両端間に接続された第１のキャパシタ４１とを備え、第１のキャパシタ４１の一端が接地ノードに接続されている。
【解決手段】電力増幅器１０１は、差動信号である第１の入力信号および第２の入力信号を増幅する第１の増幅器１１，１２と、第１の増幅器１１，１２によって増幅された第１の入力信号および第２の入力信号を受ける第１のコイル２１と、第１のコイル２１と磁気的に結合され、増幅された第１の入力信号および第２の入力信号の合成信号が出力される第２のコイル２２と、第２のコイル２２と磁気的に結合された第３のコイル２３と、第３のコイル２３の両端間に接続された第１のキャパシタ４１とを備え、第１のキャパシタ４１の一端が接地ノードに接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅器に関し、特に、差動信号の増幅および合成を行なう電力増幅器に関する。
【背景技術】
【０００２】
携帯電話端末および無線ＬＡＮ端末においては、送信機即ち電力増幅器は、最大で１０〜３０ｄＢｍの電力を送信する必要がある。信号周波数が１ＧＨｚ〜６ＧＨｚ程度である電力増幅器において、近年、シリコンＭＯＳ型トランジスタ（絶縁ゲート型電界効果トランジスタ）を用い、１対のトランジスタで増幅された差動信号をトランスで合成する手法が提案されている。このような電力増幅器は、たとえば非特許文献１のＦｉｇｕｒｅ．１１．９．２に示されており、以下、１差動対のトランス型電力増幅器と呼ぶ。
【０００３】
この非特許文献１に記載の電力増幅器においては、１次コイル（非特許文献１では、コイルのことをスラブと呼ぶ）と、この１次コイルとの磁気的結合を有する２次コイルとが互いに平行に配置されている。１次コイルの中点は電源電圧が供給される端子であり、この中点にキャパシタを接続することで、２次高調波を抑圧することができる。
【０００４】
このような１差動対のトランス型電力増幅器よりもさらに高出力化を図る手法として、２対以上のトランジスタからの差動増幅信号をトランスで合成することが提案されている。このような電力増幅器は、たとえば分布型環状電力増幅器として特許文献１に示されており、以下、多差動対のトランス型電力増幅器と呼ぶ。この特許文献１では、４対のトランジスタによりそれぞれ増幅された差動信号を、直列接続されたトランスの２次コイルによって合成する構成が開示されている。
【０００５】
非特許文献１に記載の１差動対のトランス型電力増幅器よりもさらに高効率化を図る他の手法として、特許文献２には、２対のトランジスタの差動信号をトランスで合成し、トランスの２次コイルの両側に形状の異なる１次コイルを配置する構成が開示されている。
【非特許文献１】Jongchan Kang, et. al. “A Single-Chip Linear CMOS Power Amplifier for 2.4 GHz WLAN” ISSCC（International Solid-State Circuits Conference）2006, p208-209.
【特許文献１】特表２００５−５０３６７９号公報
【特許文献２】特開２００６−２９５８９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、非特許文献１では、２次高調波を抑制するための構成は開示されているが、２次高調波とともに出力信号に含まれる３次高調波を抑制することについては何ら考慮されていない。また、特許文献１および特許文献２では、２次高調波の抑制および３次高調波の抑制のいずれも考慮されていない。
【０００７】
それゆえに、この発明の目的は、差動信号の増幅および合成を行ない、かつ高調波を抑制することが可能な電力増幅器を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、この発明のある局面に係わる電力増幅器は、差動信号である第１の入力信号および第２の入力信号を増幅する第１の増幅器と、第１の増幅器によって増幅された第１の入力信号および第２の入力信号を受ける第１のコイルと、第１のコイルと磁気的に結合され、増幅された第１の入力信号および第２の入力信号の合成信号が出力される第２のコイルと、第２のコイルと磁気的に結合された第３のコイルと、第３のコイルの両端間に接続された第１のキャパシタとを備え、第１のキャパシタの一端が接地ノードに接続されている。
【発明の効果】
【０００９】
本発明によれば、差動信号の増幅および合成を行ない、かつ高調波を抑制することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１１】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る電力増幅器の構成を示す図である。
【００１２】
図１を参照して、電力増幅器１０１は、１差動対のトランス型電力増幅器であり、増幅器１１および１２と、トランス２０と、キャパシタ３１および４１と、３次コイル２３と、端子Ｔ１〜Ｔ５を備える。トランス２０は、１次コイル２１と、２次コイル２２とを含む。
【００１３】
増幅器１１および１２は、それぞれ端子Ｔ１およびＴ２を介して受けた入力信号１および入力信号２を増幅する。入力信号１および入力信号２は、たとえば互いの位相が１８０度異なる差動信号である。
【００１４】
トランス２０は、増幅器１１の出力信号および増幅器１２の出力信号を合成する。すなわち、１次コイル２１は、増幅器１１によって増幅された入力信号１を受ける第１端と、増幅器１２によって増幅された入力信号２を受ける第２端とを有する。１次コイル２１の中点に端子Ｔ５が接続され、この端子Ｔ５に電源電圧４が供給される。
【００１５】
キャパシタ３１は、１次コイル２１の第１端と第２端との間に接続されている。１次コイル２１およびキャパシタ３１は、増幅器１１および１２の出力整合回路を構成している。
【００１６】
２次コイル２２は、１次コイル２１と磁気的に結合され、増幅後の入力信号１および入力信号２の合成信号３が出力される。より詳細には、２次コイル２２は、端子Ｔ３に接続された第１端と、端子Ｔ４に接続された第２端とを有する。電力増幅器１０１の出力信号３すなわち増幅後の入力信号１および入力信号２の合成信号３は、端子Ｔ３から出力される。端子Ｔ４は、接地電圧が供給される接地ノードに接続されている。
【００１７】
３次コイル２３は、２次コイル２２と磁気的に結合され、キャパシタ４１の第１端に接続された第１端と、キャパシタ４１の第２端および接地電圧が供給される接地ノードに接続された第２端とを有する。
【００１８】
図２は、本発明の第１の実施の形態に係る電力増幅器における各コイルの概略レイアウトを示す図である。
【００１９】
図２を参照して、電力増幅器１０１は、図１に示す回路が設けられた主表面を有する半導体基板Ｂを備える。
【００２０】
１次コイル２１、２次コイル２２および３次コイル２３は半導体基板Ｂの同一主表面上に配線層を用いて形成され、略Ｃ字型の形状を有する。たとえば、最外周に１次コイル２１が配置され、１次コイル２１の内側に２次コイル２２が配置され、２次コイル２２の内側に３次コイル２３が配置されている。３次コイルの両端間にキャパシタ４１が接続されている。キャパシタ４１は、２次コイル２２の内側に配置されている。
【００２１】
より詳細には、１次コイル２１は、半導体基板Ｂの主表面に設けられ、周方向に延伸し、その周方向において一部区間が開放された導電線路によって形成されている。
【００２２】
２次コイル２２は、半導体基板Ｂの主表面に設けられ、周方向に延伸し、その周方向において一部区間が開放された導電線路によって形成されている。
【００２３】
１次コイル２１は、２次コイル２２を囲むように配置されている。なお、２次コイル２２が、１次コイル２１を囲むように配置されている構成であってもよい。
【００２４】
３次コイル２３は、半導体基板Ｂの主表面に設けられ、周方向に延伸し、その周方向において一部区間が開放され、１次コイル２１および２次コイル２２に囲まれた導電線路によって形成されている。
【００２５】
増幅器１１は、たとえばＮチャネルＭＯＳ型トランジスタ５１ａおよび５１ｂをカスコード接続した回路で構成される。増幅器１２は、たとえばＮチャネルＭＯＳ型トランジスタ５２ａおよび５２ｂをカスコード接続した回路で構成される。
【００２６】
より詳細には、ＮチャネルＭＯＳ型トランジスタ５１ａは、ドレインと、接地ノードに接続されたソースと、入力信号１を受けるゲートとを有する。ＮチャネルＭＯＳ型トランジスタ５１ｂは、１次コイル２１の第１端に接続されたドレインと、ＮチャネルＭＯＳ型トランジスタ５１ａのドレインに接続されたソースと、所定電圧を受けるゲートとを有する。ＮチャネルＭＯＳ型トランジスタ５２ａは、ドレインと、接地ノードに接続されたソースと、入力信号２を受けるゲートとを有する。ＮチャネルＭＯＳ型トランジスタ５２ｂは、１次コイル２１の第２端に接続されたドレインと、ＮチャネルＭＯＳ型トランジスタ５２ａのドレインに接続されたソースと、所定電圧を受けるゲートとを有する。
【００２７】
図３は、本発明の第１の実施の形態に係る電力増幅器に適用されるトランス２０と３次コイル２３とキャパシタ４１とを含む回路ブロックの高周波領域における通過特性の計算結果を示す図である。
【００２８】
図３に示す通過特性の計算においては、１次コイル２１を理想インダクタとし、そのＬ（インダクタンス）値を２．４ｎＨとしている。２次コイル２２を理想インダクタとし、そのＬ値を２．２ｎＨとしている。３次コイル２３を理想インダクタとし、そのＬ値を２．０ｎＨとしている。また、１次コイルと２次コイルとの磁気的な結合係数ｋ値を０．５６５とし、２次コイルと３次コイルとの磁気的な結合係数ｋ値を０．５６５としている。また、キャパシタ４１を理想キャパシタとし、そのＣ（キャパシタンス）値を０．２４ｐＦとしている。
【００２９】
図３を参照して、電力増幅器１０１の出力信号の周波数が２．４ＧＨｚである場合、この出力信号の３倍の周波数である７．２ＧＨｚにおいて、４０ｄＢの通過損失が得られる。即ち、トランス２０と３次コイル２３とキャパシタ４１とを含む回路ブロックが、出力信号の周波数である２．４ＧＨｚの３倍の周波数成分を抑制する機能を有していることがわかる。
【００３０】
図４は、本発明の第１の実施の形態に係る電力増幅器の入出力特性を示す図である。図４では、トランス２０と３次コイル２３とキャパシタ４１とを含む回路ブロックの回路定数をそのまま用い、かつ図２に示すＭＯＳ型トランジスタ５１ａ、５１ｂ、５２ａおよび５２ｂに対して等価回路モデルを適用した条件で、２．４ＧＨｚの入力信号に対する出力信号特性を計算した結果を示している。図４において、グラフＧ１が基本波である２．４ＧＨｚの入力信号に対する出力信号特性を示しており、グラフＧ２が２．４ＧＨｚの入力信号に対する３次高調波信号特性を示している。また、比較のため、電力増幅器１０１が３次コイル２３およびキャパシタ４１を備えないと仮定した構成における、２．４ＧＨｚの入力信号に対する３次高調波信号特性をグラフＧ３に示している。
【００３１】
グラフＧ１〜Ｇ３より、電力増幅器１０１では、３次コイル２３およびキャパシタ４１で構成されるＬＣ共振回路により、３次高調波成分が２０ｄＢ程度抑制されていることがわかる。
【００３２】
したがって、本発明の第１の実施の形態に係る電力増幅器では、高次の周波数歪、すなわち２次コイル２２から出力される合成信号３における３次高調波を抑制する効果が得られる。これにより、出力特性が改善される。また、トランス２０の内側に３次コイル２３およびキャパシタ４１を配置することにより、半導体基板Ｂにおける実質的な面積増加を伴わず、電力増幅器１０１のサイズの増大を防ぐことができる。
【００３３】
なお、本発明の第１の実施の形態に係る電力増幅器では、１次コイル２１、２次コイル２２および３次コイル２３は略Ｃ字型の形状を有する構成であるとしたが、これに限定するものではない。半導体基板Ｂの主表面において、１次コイル２１および２次コイル２２によって全周を取り囲まれた領域（図２のＡＲ）が形成され、３次コイル２３がこの領域ＡＲ内に設けられている構成であれば、電力増幅器１０１のサイズの増大を防ぐことができる。
【００３４】
図５は、本発明の第１の実施の形態に係る電力増幅器において、キャパシタ４１にＭＯＳ型トランジスタを適用した構成を示す図である。
【００３５】
図５を参照して、電力増幅器１０２は、電力増幅器１０１と比べて、さらに、端子Ｔ６を備える。キャパシタ４１は、ＮチャネルＭＯＳ型トランジスタ５３ａ，５３ｂと、ゲート抵抗６１ａ，６１ｂとを含む。
【００３６】
前述した電力増幅器１０１は、３次コイル２３およびキャパシタ４１によって３次高調波成分を抑制する構成である。
【００３７】
ＭＯＳ型トランジスタ５３ａのドレインとＭＯＳ型トランジスタ５３ｂのドレインとが接続されている。ＭＯＳ型トランジスタ５３ａ，５３ｂのソースと３次コイル２３の第１端および第２端とがそれぞれ接続されている。ＭＯＳ型トランジスタ５３ｂのソースは接地されている。ＭＯＳ型トランジスタ５３ａ，５３ｂのゲートは、ゲート抵抗６１ａ，６１ｂを介して端子Ｔ６に接続されている。この端子Ｔ６には、制御信号５が与えられる。
【００３８】
制御信号５は、たとえば、＋３．３Ｖおよび−３．３Ｖの２つのＤＣ電圧に設定される。制御信号５が−３．３ＶのＤＣ電圧に設定されると、ＭＯＳ型トランジスタ５３ａ，５３ｂはオフするため、ＭＯＳ型トランジスタ５３ａ，５３ｂはキャパシタとして機能する。一方、制御信号５が＋３．３ＶのＤＣ電圧に設定されると、ＭＯＳ型トランジスタ５３ａ，５３ｂはオンするため、抵抗として機能する。
【００３９】
図６は、図５に示す電力増幅器１０２に適用されるトランス２０と３次コイル２３とキャパシタ４１とを含む回路ブロックの高周波領域における通過特性の計算結果を示す図である。図６に示す通過特性の計算においては、ＭＯＳ型トランジスタ５３ａ，５３ｂのゲート幅を２ｍｍとし、ゲート抵抗６１ａ，６１ｂのＲ（抵抗）値を４０ｋΩとしている。グラフＧ１は、制御信号５が＋３．３ＶのＤＣ電圧に設定された場合を示し、グラフＧ２は、制御信号５が−３．３ＶのＤＣ電圧に設定された場合を示している。その他の回路定数は、図３に示す通過特性の計算と同様である。
【００４０】
グラフＧ２より、制御信号５が−３．３ＶのＤＣ電圧に設定されている場合には、図３と同程度の通過特性が得られていることがわかる。
【００４１】
一方、グラフＧ１より、制御信号５が＋３．３ＶのＤＣ電圧に設定されている場合には、図３に示す通過特性とは異なり、３次高調波成分が抑制されておらず、３次コイル２３が無い場合の特性とほぼ同じである。しかしながら、２．４ＧＨｚの出力信号の通過損失は、図３に示す通過特性と比べて約０．６ｄＢ小さい。
【００４２】
一般に、電力増幅器では、入力電力が小さい場合には、図４からもわかるように３次高調波成分は小さい。
【００４３】
したがって、電力増幅器１０２では、入力電力が小さい場合には、制御信号５を＋３．３ＶのＤＣ電圧に設定することにより出力信号の通過損失を抑えることができる。一方、入力電力が大きい場合には、制御信号５を−３．３ＶのＤＣ電圧に設定することにより３次高調波成分を抑えることができる。
【００４４】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００４５】
＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る電力増幅器と比べてコイルを追加した電力増幅器に関する。以下で説明する内容以外は第１の実施の形態に係る電力増幅器と同様である。
【００４６】
図７は、本発明の第２の実施の形態に係る電力増幅器における各コイルの概略レイアウトを示す図である。
【００４７】
図７を参照して、電力増幅器１０３は、本発明の第１の実施の形態に係る電力増幅器と比べて、さらに、４次コイル２４と、キャパシタ４２とを備える。
【００４８】
４次コイル２４は、たとえば、１次コイル２１の外側に配置されている。４次コイル２４は、１次コイル２１、２次コイル２２および３次コイル２３と同じ半導体基板Ｂの主表面上に配線層を用いて形成され、略Ｃ字型の形状を有する。４次コイル２４の両端間にキャパシタ４２が接続されている。
【００４９】
より詳細には、４次コイル２４は、１次コイル２１と磁気的に結合され、キャパシタ４２の第１端に接続された第１端と、キャパシタ４２の第２端および接地電圧が供給される接地ノードに接続された第２端とを有する。キャパシタ４２は、４次コイル２４の第１端と第２端との間に接続されている。
【００５０】
４次コイル２４は、半導体基板Ｂの主表面に設けられ、１次コイル２１ないし３次コイル２３を囲むように周方向に延伸し、その周方向において一部区間が開放された導電線路によって形成されている。
【００５１】
図８は、本発明の第２の実施の形態に係る電力増幅器に適用されるトランス２０と３次コイル２３と４次コイル２４とキャパシタ４１とキャパシタ４２とを含む回路ブロックの高周波領域における通過特性の計算結果を示す図である。
【００５２】
図８に示す通過特性の計算においては、４次コイル２４を理想インダクタとし、そのＬ値を２．６ｎＨとしている。また、１次コイルと４次コイルとの磁気的な結合係数ｋ値を０．５６５としている。キャパシタ４２を理想キャパシタとし、そのＣ値を０．４２ｐＦとしている。その他の回路定数は、図３に示す通過特性の計算と同様である。
【００５３】
図８を参照して、電力増幅器１０３の出力信号の周波数が２．４ＧＨｚである場合、この出力信号の３倍の周波数である７．２ＧＨｚにおいて、３０ｄＢの通過損失が得られる。また、電力増幅器１０１と比べて新たに追加された４次コイル２４およびキャパシタ４２により、電力増幅器１０３の出力信号の周波数が２．４ＧＨｚである場合、この出力信号の２倍の周波数である４．８ＧＨｚにおいて、４０ｄＢの通過損失が得られる。即ち、電力増幅器１０３では、トランス２０と３次コイル２３とキャパシタ４１とを含む回路ブロックが、出力信号の周波数である２．４ＧＨｚの３倍の周波数成分を抑制する機能を有し、さらに、トランス２０と４次コイル２４とキャパシタ４２とを含む回路ブロックが、２．４ＧＨｚの２倍の周波数成分を抑制する機能を有していることがわかる。
【００５４】
１差動対のトランス型電力増幅器では、入力信号１および入力信号２が理想的な差動信号であり、増幅器１１および増幅器１２が全く同じ特性を有している場合であって１次コイル２１、２次コイル２２、３次コイル２３および４次コイル２４が対称な形状を有しているときには、２次高調波は出力信号３には現れない。
【００５５】
しかしながら、増幅器１１および増幅器１２はＭＯＳ型トランジスタで構成されているため、全く同じ特性とはならず、また、各コイルも完全な対称形状にはならない。
【００５６】
したがって、本発明の第２の実施の形態に係る電力増幅器のように、４次コイル２４およびキャパシタ４２を追加することにより、２次高調波を確実に抑制することは非常に効果的である。
【００５７】
その他の構成および動作は第１の実施の形態に係る電力増幅器と同様であるため、ここでは詳細な説明を繰り返さない。
【００５８】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００５９】
＜第３の実施の形態＞
本実施の形態は、第１の実施の形態に係る電力増幅器と比べてさらに高出力化を図った電力増幅器に関する。以下で説明する内容以外は第１の実施の形態に係る電力増幅器と同様である。
【００６０】
図９は、本発明の第３の実施の形態に係る電力増幅器における各コイルの概略レイアウトを示す図である。
【００６１】
図９を参照して、電力増幅器１０４は、２差動対のトランス型電力増幅器であり、増幅器１１ａおよび１２ａと、トランス２０ａと、キャパシタ３１ａおよび４１ａと、３次コイル２３ａと、増幅器１１ｂおよび１２ｂと、トランス２０ｂと、キャパシタ３１ｂおよび４１ｂと、３次コイル２３ｂと、端子Ｔ１〜Ｔ４，Ｔ５ａ，Ｔ５ｂとを備える。トランス２０ａは、１次コイル２１ａと、２次コイル２２ａとを含む。トランス２０ｂは、１次コイル２１ｂと、２次コイル２２ｂとを含む。
【００６２】
増幅器１１ａおよび１２ａと、トランス２０ａと、キャパシタ３１ａおよび４１ａと、３次コイル２３ａと、端子Ｔ１〜Ｔ４，Ｔ５ａとは、本発明の第１の実施の形態に係る電力増幅器における増幅器１１および１２と、トランス２０と、キャパシタ３１および４１と、３次コイル２３と、端子Ｔ１〜Ｔ４，Ｔ５とにそれぞれ対応している。このため、本発明の第１の実施の形態に係る電力増幅器と重複する内容については詳細な説明を繰り返さない。
【００６３】
増幅器１１ｂおよび１２ｂは、それぞれ端子Ｔ１およびＴ２を介して受けた入力信号１および入力信号２を増幅する。
【００６４】
トランス２０ｂは、増幅器１１ｂの出力信号および増幅器１２ｂの出力信号を合成する。すなわち、１次コイル２１ｂは、増幅器１１ｂによって増幅された入力信号１を受ける第１端と、増幅器１２ｂによって増幅された入力信号２を受ける第２端とを有する。１次コイル２１ｂの中点に端子Ｔ５ｂが接続され、この端子Ｔ５ｂに電源電圧４が供給されている。
【００６５】
キャパシタ３１ｂは、１次コイル２１ｂの第１端と第２端との間に接続されている。１次コイル２１ｂおよびキャパシタ３１ｂは、増幅器１１ｂおよび１２ｂの出力整合回路を構成している。
【００６６】
２次コイル２２ｂは、１次コイル２１ｂと磁気的に結合され、コイル２２ａと接続されている。２次コイル２２ｂの第２端が端子Ｔ４を介して接地され、２次コイル２２ａの第１端から出力信号３が取り出される。
【００６７】
より詳細には、２次コイル２２ａは、端子Ｔ３に接続された第１端と、２次コイル２２ｂの第１端に接続された第２端とを有する。２次コイル２２ｂは、２次コイル２２ａの第２端に接続された第１端と、端子Ｔ４に接続された第２端とを有する。電力増幅器１０４の出力信号３すなわち増幅器１１ａおよび１２ａによって増幅された入力信号１および入力信号２ならびに増幅器１１ｂおよび１２ｂによって増幅された入力信号１および入力信号２の合成信号３は、端子Ｔ３から出力される。端子Ｔ４は、接地電圧が供給される接地ノードに接続されている。
【００６８】
３次コイル２３ａおよびキャパシタ４１ａは並列に接続され、３次コイル２３ｂおよびキャパシタ４１ｂは並列に接続されている。３次コイル２３ａおよびキャパシタ４１ａからなる並列回路と３次コイル２３ｂおよびキャパシタ４１ｂからなる並列回路とが直列に接続されている。
【００６９】
より詳細には、３次コイル２３ａは、２次コイル２２ａと磁気的に結合され、キャパシタ４１ａの第１端に接続された第１端と、キャパシタ４１ａの第２端および３次コイル２３ｂの第１端に接続された第２端とを有する。
【００７０】
３次コイル２３ｂは、２次コイル２２ｂと磁気的に結合され、キャパシタ４１ｂの第１端に接続された第１端と、キャパシタ４１ｂの第２端および接地電圧が供給される接地ノードに接続された第２端とを有する。キャパシタ４１ｂは、コイル２３ｂの両端間に接続されている。
【００７１】
たとえば、増幅器１１ａ、１１ｂ、１２ａおよび１２ｂは同じ構成であり、３次コイル２３ａおよび３次コイル２３ｂは同じＬ値を有し、キャパシタ４１ａおよびキャパシタ４１ｂは異なるＣ値を有している。
【００７２】
図１０は、本発明の第３の実施の形態に係る電力増幅器に適用されるトランス２０ａ，２０ｂと３次コイル２３ａ，２３ｂとキャパシタ４１ａ，４１ｂとを含む回路ブロックの高周波領域における通過特性の計算結果を示す図である。
【００７３】
図１０に示す通過特性の計算においては、１次コイル２１ａ，２１ｂを理想インダクタとし、そのＬ（インダクタンス）値を２．４ｎＨとしている。２次コイル２２ａ，２２ｂを理想インダクタとし、そのＬ値を２．２ｎＨとしている。３次コイル２３ａ，２３ｂを理想インダクタとし、そのＬ値を２．０ｎＨとしている。また、１次コイルと２次コイルとの磁気的な結合係数ｋ値を０．５６５とし、２次コイルと３次コイルとの磁気的な結合係数ｋ値を０．５６５としている。また、キャパシタ４１ａ，４１ｂを理想キャパシタとし、そのＣ（キャパシタンス）値をそれぞれ０．２４ｐＦ，０．５４ｐＦとしている。
【００７４】
図１０を参照して、電力増幅器１０４の出力信号の周波数が２．４ＧＨｚである場合、この出力信号の３倍の周波数である７．２ＧＨｚにおいて、３０ｄＢの通過損失が得られ、２倍の周波数である４．８ＧＨｚにおいて、２５ｄＢの通過損失が得られる。即ち、電力増幅器１０４は、出力信号の周波数である２．４ＧＨｚの２倍の周波数成分および３倍の周波数成分を抑制する機能を有していることがわかる。
【００７５】
したがって、本発明の第３の実施の形態に係る電力増幅器では、高次の周波数歪、すなわち３次高調波歪を抑えるだけでなく、２次高調波歪を抑える効果が得られるとともに、２対の差動信号を合成することにより高出力化を図ることができる。
【００７６】
なお、本発明の第３の実施の形態に係る電力増幅器では、２次高調波歪および３次高調波歪を抑えるために、３次コイル２３ａ，２３ｂを同じＬ値に設定し、キャパシタ４１ａ，４１ｂのＣ値を異なる値に設定することにより、出力信号の２倍の周波数および３倍の周波数に対応する共振周波数をそれぞれ得たが、このような構成に限定するものではない。キャパシタ４１ａ，４１ｂを同じＣ値に設定し、３次コイル２３ａ，２３ｂのＬ値を異なる値に設定することにより、これらの共振周波数を得ることも可能である。
【００７７】
その他の構成および動作は第１の実施の形態に係る電力増幅器と同様であるため、ここでは詳細な説明を繰り返さない。
【００７８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１の実施の形態に係る電力増幅器の構成を示す図である。
【図２】本発明の第１の実施の形態に係る電力増幅器における各コイルの概略レイアウトを示す図である。
【図３】本発明の第１の実施の形態に係る電力増幅器に適用されるトランス２０と３次コイル２３とキャパシタ４１とを含む回路ブロックの高周波領域における通過特性の計算結果を示す図である。
【図４】本発明の第１の実施の形態に係る電力増幅器の入出力特性を示す図である。
【図５】本発明の第１の実施の形態に係る電力増幅器において、キャパシタ４１にＭＯＳ型トランジスタを適用した構成を示す図である。
【図６】図５に示す電力増幅器１０２に適用されるトランス２０と３次コイル２３とキャパシタ４１とを含む回路ブロックの高周波領域における通過特性の計算結果を示す図である。
【図７】本発明の第２の実施の形態に係る電力増幅器における各コイルの概略レイアウトを示す図である。
【図８】本発明の第２の実施の形態に係る電力増幅器に適用されるトランス２０と３次コイル２３と４次コイル２４とキャパシタ４１とキャパシタ４２とを含む回路ブロックの高周波領域における通過特性の計算結果を示す図である。
【図９】本発明の第３の実施の形態に係る電力増幅器における各コイルの概略レイアウトを示す図である。
【図１０】本発明の第３の実施の形態に係る電力増幅器に適用されるトランス２０ａ，２０ｂと３次コイル２３ａ，２３ｂとキャパシタ４１ａ，４１ｂとを含む回路ブロックの高周波領域における通過特性の計算結果を示す図である。
【符号の説明】
【００８０】
１１，１２，１１ａ，１２ａ，１１ｂ，１２ｂ 増幅器、２０，２０ａ，２０ｂ トランス、２１，２１ａ，２１ｂ １次コイル、２２，２２ａ，２２ｂ ２次コイル、２３，２３ａ，２３ｂ ３次コイル、２４ ４次コイル、３１，４１，４２，３１ａ，４１ａ，３１ｂ，４１ｂ キャパシタ、５１ａ，５１ｂ，５２ａ，５２ｂ，５３ａ，５３ｂ ＮチャネルＭＯＳ型トランジスタ、６１ａ，６１ｂ ゲート抵抗、１０１，１０２，１０３，１０４ 電力増幅器、Ｔ１〜Ｔ６，Ｔ５ａ，Ｔ５ｂ 端子。
【技術分野】
【０００１】
本発明は、電力増幅器に関し、特に、差動信号の増幅および合成を行なう電力増幅器に関する。
【背景技術】
【０００２】
携帯電話端末および無線ＬＡＮ端末においては、送信機即ち電力増幅器は、最大で１０〜３０ｄＢｍの電力を送信する必要がある。信号周波数が１ＧＨｚ〜６ＧＨｚ程度である電力増幅器において、近年、シリコンＭＯＳ型トランジスタ（絶縁ゲート型電界効果トランジスタ）を用い、１対のトランジスタで増幅された差動信号をトランスで合成する手法が提案されている。このような電力増幅器は、たとえば非特許文献１のＦｉｇｕｒｅ．１１．９．２に示されており、以下、１差動対のトランス型電力増幅器と呼ぶ。
【０００３】
この非特許文献１に記載の電力増幅器においては、１次コイル（非特許文献１では、コイルのことをスラブと呼ぶ）と、この１次コイルとの磁気的結合を有する２次コイルとが互いに平行に配置されている。１次コイルの中点は電源電圧が供給される端子であり、この中点にキャパシタを接続することで、２次高調波を抑圧することができる。
【０００４】
このような１差動対のトランス型電力増幅器よりもさらに高出力化を図る手法として、２対以上のトランジスタからの差動増幅信号をトランスで合成することが提案されている。このような電力増幅器は、たとえば分布型環状電力増幅器として特許文献１に示されており、以下、多差動対のトランス型電力増幅器と呼ぶ。この特許文献１では、４対のトランジスタによりそれぞれ増幅された差動信号を、直列接続されたトランスの２次コイルによって合成する構成が開示されている。
【０００５】
非特許文献１に記載の１差動対のトランス型電力増幅器よりもさらに高効率化を図る他の手法として、特許文献２には、２対のトランジスタの差動信号をトランスで合成し、トランスの２次コイルの両側に形状の異なる１次コイルを配置する構成が開示されている。
【非特許文献１】Jongchan Kang, et. al. “A Single-Chip Linear CMOS Power Amplifier for 2.4 GHz WLAN” ISSCC（International Solid-State Circuits Conference）2006, p208-209.
【特許文献１】特表２００５−５０３６７９号公報
【特許文献２】特開２００６−２９５８９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、非特許文献１では、２次高調波を抑制するための構成は開示されているが、２次高調波とともに出力信号に含まれる３次高調波を抑制することについては何ら考慮されていない。また、特許文献１および特許文献２では、２次高調波の抑制および３次高調波の抑制のいずれも考慮されていない。
【０００７】
それゆえに、この発明の目的は、差動信号の増幅および合成を行ない、かつ高調波を抑制することが可能な電力増幅器を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、この発明のある局面に係わる電力増幅器は、差動信号である第１の入力信号および第２の入力信号を増幅する第１の増幅器と、第１の増幅器によって増幅された第１の入力信号および第２の入力信号を受ける第１のコイルと、第１のコイルと磁気的に結合され、増幅された第１の入力信号および第２の入力信号の合成信号が出力される第２のコイルと、第２のコイルと磁気的に結合された第３のコイルと、第３のコイルの両端間に接続された第１のキャパシタとを備え、第１のキャパシタの一端が接地ノードに接続されている。
【発明の効果】
【０００９】
本発明によれば、差動信号の増幅および合成を行ない、かつ高調波を抑制することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１１】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る電力増幅器の構成を示す図である。
【００１２】
図１を参照して、電力増幅器１０１は、１差動対のトランス型電力増幅器であり、増幅器１１および１２と、トランス２０と、キャパシタ３１および４１と、３次コイル２３と、端子Ｔ１〜Ｔ５を備える。トランス２０は、１次コイル２１と、２次コイル２２とを含む。
【００１３】
増幅器１１および１２は、それぞれ端子Ｔ１およびＴ２を介して受けた入力信号１および入力信号２を増幅する。入力信号１および入力信号２は、たとえば互いの位相が１８０度異なる差動信号である。
【００１４】
トランス２０は、増幅器１１の出力信号および増幅器１２の出力信号を合成する。すなわち、１次コイル２１は、増幅器１１によって増幅された入力信号１を受ける第１端と、増幅器１２によって増幅された入力信号２を受ける第２端とを有する。１次コイル２１の中点に端子Ｔ５が接続され、この端子Ｔ５に電源電圧４が供給される。
【００１５】
キャパシタ３１は、１次コイル２１の第１端と第２端との間に接続されている。１次コイル２１およびキャパシタ３１は、増幅器１１および１２の出力整合回路を構成している。
【００１６】
２次コイル２２は、１次コイル２１と磁気的に結合され、増幅後の入力信号１および入力信号２の合成信号３が出力される。より詳細には、２次コイル２２は、端子Ｔ３に接続された第１端と、端子Ｔ４に接続された第２端とを有する。電力増幅器１０１の出力信号３すなわち増幅後の入力信号１および入力信号２の合成信号３は、端子Ｔ３から出力される。端子Ｔ４は、接地電圧が供給される接地ノードに接続されている。
【００１７】
３次コイル２３は、２次コイル２２と磁気的に結合され、キャパシタ４１の第１端に接続された第１端と、キャパシタ４１の第２端および接地電圧が供給される接地ノードに接続された第２端とを有する。
【００１８】
図２は、本発明の第１の実施の形態に係る電力増幅器における各コイルの概略レイアウトを示す図である。
【００１９】
図２を参照して、電力増幅器１０１は、図１に示す回路が設けられた主表面を有する半導体基板Ｂを備える。
【００２０】
１次コイル２１、２次コイル２２および３次コイル２３は半導体基板Ｂの同一主表面上に配線層を用いて形成され、略Ｃ字型の形状を有する。たとえば、最外周に１次コイル２１が配置され、１次コイル２１の内側に２次コイル２２が配置され、２次コイル２２の内側に３次コイル２３が配置されている。３次コイルの両端間にキャパシタ４１が接続されている。キャパシタ４１は、２次コイル２２の内側に配置されている。
【００２１】
より詳細には、１次コイル２１は、半導体基板Ｂの主表面に設けられ、周方向に延伸し、その周方向において一部区間が開放された導電線路によって形成されている。
【００２２】
２次コイル２２は、半導体基板Ｂの主表面に設けられ、周方向に延伸し、その周方向において一部区間が開放された導電線路によって形成されている。
【００２３】
１次コイル２１は、２次コイル２２を囲むように配置されている。なお、２次コイル２２が、１次コイル２１を囲むように配置されている構成であってもよい。
【００２４】
３次コイル２３は、半導体基板Ｂの主表面に設けられ、周方向に延伸し、その周方向において一部区間が開放され、１次コイル２１および２次コイル２２に囲まれた導電線路によって形成されている。
【００２５】
増幅器１１は、たとえばＮチャネルＭＯＳ型トランジスタ５１ａおよび５１ｂをカスコード接続した回路で構成される。増幅器１２は、たとえばＮチャネルＭＯＳ型トランジスタ５２ａおよび５２ｂをカスコード接続した回路で構成される。
【００２６】
より詳細には、ＮチャネルＭＯＳ型トランジスタ５１ａは、ドレインと、接地ノードに接続されたソースと、入力信号１を受けるゲートとを有する。ＮチャネルＭＯＳ型トランジスタ５１ｂは、１次コイル２１の第１端に接続されたドレインと、ＮチャネルＭＯＳ型トランジスタ５１ａのドレインに接続されたソースと、所定電圧を受けるゲートとを有する。ＮチャネルＭＯＳ型トランジスタ５２ａは、ドレインと、接地ノードに接続されたソースと、入力信号２を受けるゲートとを有する。ＮチャネルＭＯＳ型トランジスタ５２ｂは、１次コイル２１の第２端に接続されたドレインと、ＮチャネルＭＯＳ型トランジスタ５２ａのドレインに接続されたソースと、所定電圧を受けるゲートとを有する。
【００２７】
図３は、本発明の第１の実施の形態に係る電力増幅器に適用されるトランス２０と３次コイル２３とキャパシタ４１とを含む回路ブロックの高周波領域における通過特性の計算結果を示す図である。
【００２８】
図３に示す通過特性の計算においては、１次コイル２１を理想インダクタとし、そのＬ（インダクタンス）値を２．４ｎＨとしている。２次コイル２２を理想インダクタとし、そのＬ値を２．２ｎＨとしている。３次コイル２３を理想インダクタとし、そのＬ値を２．０ｎＨとしている。また、１次コイルと２次コイルとの磁気的な結合係数ｋ値を０．５６５とし、２次コイルと３次コイルとの磁気的な結合係数ｋ値を０．５６５としている。また、キャパシタ４１を理想キャパシタとし、そのＣ（キャパシタンス）値を０．２４ｐＦとしている。
【００２９】
図３を参照して、電力増幅器１０１の出力信号の周波数が２．４ＧＨｚである場合、この出力信号の３倍の周波数である７．２ＧＨｚにおいて、４０ｄＢの通過損失が得られる。即ち、トランス２０と３次コイル２３とキャパシタ４１とを含む回路ブロックが、出力信号の周波数である２．４ＧＨｚの３倍の周波数成分を抑制する機能を有していることがわかる。
【００３０】
図４は、本発明の第１の実施の形態に係る電力増幅器の入出力特性を示す図である。図４では、トランス２０と３次コイル２３とキャパシタ４１とを含む回路ブロックの回路定数をそのまま用い、かつ図２に示すＭＯＳ型トランジスタ５１ａ、５１ｂ、５２ａおよび５２ｂに対して等価回路モデルを適用した条件で、２．４ＧＨｚの入力信号に対する出力信号特性を計算した結果を示している。図４において、グラフＧ１が基本波である２．４ＧＨｚの入力信号に対する出力信号特性を示しており、グラフＧ２が２．４ＧＨｚの入力信号に対する３次高調波信号特性を示している。また、比較のため、電力増幅器１０１が３次コイル２３およびキャパシタ４１を備えないと仮定した構成における、２．４ＧＨｚの入力信号に対する３次高調波信号特性をグラフＧ３に示している。
【００３１】
グラフＧ１〜Ｇ３より、電力増幅器１０１では、３次コイル２３およびキャパシタ４１で構成されるＬＣ共振回路により、３次高調波成分が２０ｄＢ程度抑制されていることがわかる。
【００３２】
したがって、本発明の第１の実施の形態に係る電力増幅器では、高次の周波数歪、すなわち２次コイル２２から出力される合成信号３における３次高調波を抑制する効果が得られる。これにより、出力特性が改善される。また、トランス２０の内側に３次コイル２３およびキャパシタ４１を配置することにより、半導体基板Ｂにおける実質的な面積増加を伴わず、電力増幅器１０１のサイズの増大を防ぐことができる。
【００３３】
なお、本発明の第１の実施の形態に係る電力増幅器では、１次コイル２１、２次コイル２２および３次コイル２３は略Ｃ字型の形状を有する構成であるとしたが、これに限定するものではない。半導体基板Ｂの主表面において、１次コイル２１および２次コイル２２によって全周を取り囲まれた領域（図２のＡＲ）が形成され、３次コイル２３がこの領域ＡＲ内に設けられている構成であれば、電力増幅器１０１のサイズの増大を防ぐことができる。
【００３４】
図５は、本発明の第１の実施の形態に係る電力増幅器において、キャパシタ４１にＭＯＳ型トランジスタを適用した構成を示す図である。
【００３５】
図５を参照して、電力増幅器１０２は、電力増幅器１０１と比べて、さらに、端子Ｔ６を備える。キャパシタ４１は、ＮチャネルＭＯＳ型トランジスタ５３ａ，５３ｂと、ゲート抵抗６１ａ，６１ｂとを含む。
【００３６】
前述した電力増幅器１０１は、３次コイル２３およびキャパシタ４１によって３次高調波成分を抑制する構成である。
【００３７】
ＭＯＳ型トランジスタ５３ａのドレインとＭＯＳ型トランジスタ５３ｂのドレインとが接続されている。ＭＯＳ型トランジスタ５３ａ，５３ｂのソースと３次コイル２３の第１端および第２端とがそれぞれ接続されている。ＭＯＳ型トランジスタ５３ｂのソースは接地されている。ＭＯＳ型トランジスタ５３ａ，５３ｂのゲートは、ゲート抵抗６１ａ，６１ｂを介して端子Ｔ６に接続されている。この端子Ｔ６には、制御信号５が与えられる。
【００３８】
制御信号５は、たとえば、＋３．３Ｖおよび−３．３Ｖの２つのＤＣ電圧に設定される。制御信号５が−３．３ＶのＤＣ電圧に設定されると、ＭＯＳ型トランジスタ５３ａ，５３ｂはオフするため、ＭＯＳ型トランジスタ５３ａ，５３ｂはキャパシタとして機能する。一方、制御信号５が＋３．３ＶのＤＣ電圧に設定されると、ＭＯＳ型トランジスタ５３ａ，５３ｂはオンするため、抵抗として機能する。
【００３９】
図６は、図５に示す電力増幅器１０２に適用されるトランス２０と３次コイル２３とキャパシタ４１とを含む回路ブロックの高周波領域における通過特性の計算結果を示す図である。図６に示す通過特性の計算においては、ＭＯＳ型トランジスタ５３ａ，５３ｂのゲート幅を２ｍｍとし、ゲート抵抗６１ａ，６１ｂのＲ（抵抗）値を４０ｋΩとしている。グラフＧ１は、制御信号５が＋３．３ＶのＤＣ電圧に設定された場合を示し、グラフＧ２は、制御信号５が−３．３ＶのＤＣ電圧に設定された場合を示している。その他の回路定数は、図３に示す通過特性の計算と同様である。
【００４０】
グラフＧ２より、制御信号５が−３．３ＶのＤＣ電圧に設定されている場合には、図３と同程度の通過特性が得られていることがわかる。
【００４１】
一方、グラフＧ１より、制御信号５が＋３．３ＶのＤＣ電圧に設定されている場合には、図３に示す通過特性とは異なり、３次高調波成分が抑制されておらず、３次コイル２３が無い場合の特性とほぼ同じである。しかしながら、２．４ＧＨｚの出力信号の通過損失は、図３に示す通過特性と比べて約０．６ｄＢ小さい。
【００４２】
一般に、電力増幅器では、入力電力が小さい場合には、図４からもわかるように３次高調波成分は小さい。
【００４３】
したがって、電力増幅器１０２では、入力電力が小さい場合には、制御信号５を＋３．３ＶのＤＣ電圧に設定することにより出力信号の通過損失を抑えることができる。一方、入力電力が大きい場合には、制御信号５を−３．３ＶのＤＣ電圧に設定することにより３次高調波成分を抑えることができる。
【００４４】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００４５】
＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る電力増幅器と比べてコイルを追加した電力増幅器に関する。以下で説明する内容以外は第１の実施の形態に係る電力増幅器と同様である。
【００４６】
図７は、本発明の第２の実施の形態に係る電力増幅器における各コイルの概略レイアウトを示す図である。
【００４７】
図７を参照して、電力増幅器１０３は、本発明の第１の実施の形態に係る電力増幅器と比べて、さらに、４次コイル２４と、キャパシタ４２とを備える。
【００４８】
４次コイル２４は、たとえば、１次コイル２１の外側に配置されている。４次コイル２４は、１次コイル２１、２次コイル２２および３次コイル２３と同じ半導体基板Ｂの主表面上に配線層を用いて形成され、略Ｃ字型の形状を有する。４次コイル２４の両端間にキャパシタ４２が接続されている。
【００４９】
より詳細には、４次コイル２４は、１次コイル２１と磁気的に結合され、キャパシタ４２の第１端に接続された第１端と、キャパシタ４２の第２端および接地電圧が供給される接地ノードに接続された第２端とを有する。キャパシタ４２は、４次コイル２４の第１端と第２端との間に接続されている。
【００５０】
４次コイル２４は、半導体基板Ｂの主表面に設けられ、１次コイル２１ないし３次コイル２３を囲むように周方向に延伸し、その周方向において一部区間が開放された導電線路によって形成されている。
【００５１】
図８は、本発明の第２の実施の形態に係る電力増幅器に適用されるトランス２０と３次コイル２３と４次コイル２４とキャパシタ４１とキャパシタ４２とを含む回路ブロックの高周波領域における通過特性の計算結果を示す図である。
【００５２】
図８に示す通過特性の計算においては、４次コイル２４を理想インダクタとし、そのＬ値を２．６ｎＨとしている。また、１次コイルと４次コイルとの磁気的な結合係数ｋ値を０．５６５としている。キャパシタ４２を理想キャパシタとし、そのＣ値を０．４２ｐＦとしている。その他の回路定数は、図３に示す通過特性の計算と同様である。
【００５３】
図８を参照して、電力増幅器１０３の出力信号の周波数が２．４ＧＨｚである場合、この出力信号の３倍の周波数である７．２ＧＨｚにおいて、３０ｄＢの通過損失が得られる。また、電力増幅器１０１と比べて新たに追加された４次コイル２４およびキャパシタ４２により、電力増幅器１０３の出力信号の周波数が２．４ＧＨｚである場合、この出力信号の２倍の周波数である４．８ＧＨｚにおいて、４０ｄＢの通過損失が得られる。即ち、電力増幅器１０３では、トランス２０と３次コイル２３とキャパシタ４１とを含む回路ブロックが、出力信号の周波数である２．４ＧＨｚの３倍の周波数成分を抑制する機能を有し、さらに、トランス２０と４次コイル２４とキャパシタ４２とを含む回路ブロックが、２．４ＧＨｚの２倍の周波数成分を抑制する機能を有していることがわかる。
【００５４】
１差動対のトランス型電力増幅器では、入力信号１および入力信号２が理想的な差動信号であり、増幅器１１および増幅器１２が全く同じ特性を有している場合であって１次コイル２１、２次コイル２２、３次コイル２３および４次コイル２４が対称な形状を有しているときには、２次高調波は出力信号３には現れない。
【００５５】
しかしながら、増幅器１１および増幅器１２はＭＯＳ型トランジスタで構成されているため、全く同じ特性とはならず、また、各コイルも完全な対称形状にはならない。
【００５６】
したがって、本発明の第２の実施の形態に係る電力増幅器のように、４次コイル２４およびキャパシタ４２を追加することにより、２次高調波を確実に抑制することは非常に効果的である。
【００５７】
その他の構成および動作は第１の実施の形態に係る電力増幅器と同様であるため、ここでは詳細な説明を繰り返さない。
【００５８】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００５９】
＜第３の実施の形態＞
本実施の形態は、第１の実施の形態に係る電力増幅器と比べてさらに高出力化を図った電力増幅器に関する。以下で説明する内容以外は第１の実施の形態に係る電力増幅器と同様である。
【００６０】
図９は、本発明の第３の実施の形態に係る電力増幅器における各コイルの概略レイアウトを示す図である。
【００６１】
図９を参照して、電力増幅器１０４は、２差動対のトランス型電力増幅器であり、増幅器１１ａおよび１２ａと、トランス２０ａと、キャパシタ３１ａおよび４１ａと、３次コイル２３ａと、増幅器１１ｂおよび１２ｂと、トランス２０ｂと、キャパシタ３１ｂおよび４１ｂと、３次コイル２３ｂと、端子Ｔ１〜Ｔ４，Ｔ５ａ，Ｔ５ｂとを備える。トランス２０ａは、１次コイル２１ａと、２次コイル２２ａとを含む。トランス２０ｂは、１次コイル２１ｂと、２次コイル２２ｂとを含む。
【００６２】
増幅器１１ａおよび１２ａと、トランス２０ａと、キャパシタ３１ａおよび４１ａと、３次コイル２３ａと、端子Ｔ１〜Ｔ４，Ｔ５ａとは、本発明の第１の実施の形態に係る電力増幅器における増幅器１１および１２と、トランス２０と、キャパシタ３１および４１と、３次コイル２３と、端子Ｔ１〜Ｔ４，Ｔ５とにそれぞれ対応している。このため、本発明の第１の実施の形態に係る電力増幅器と重複する内容については詳細な説明を繰り返さない。
【００６３】
増幅器１１ｂおよび１２ｂは、それぞれ端子Ｔ１およびＴ２を介して受けた入力信号１および入力信号２を増幅する。
【００６４】
トランス２０ｂは、増幅器１１ｂの出力信号および増幅器１２ｂの出力信号を合成する。すなわち、１次コイル２１ｂは、増幅器１１ｂによって増幅された入力信号１を受ける第１端と、増幅器１２ｂによって増幅された入力信号２を受ける第２端とを有する。１次コイル２１ｂの中点に端子Ｔ５ｂが接続され、この端子Ｔ５ｂに電源電圧４が供給されている。
【００６５】
キャパシタ３１ｂは、１次コイル２１ｂの第１端と第２端との間に接続されている。１次コイル２１ｂおよびキャパシタ３１ｂは、増幅器１１ｂおよび１２ｂの出力整合回路を構成している。
【００６６】
２次コイル２２ｂは、１次コイル２１ｂと磁気的に結合され、コイル２２ａと接続されている。２次コイル２２ｂの第２端が端子Ｔ４を介して接地され、２次コイル２２ａの第１端から出力信号３が取り出される。
【００６７】
より詳細には、２次コイル２２ａは、端子Ｔ３に接続された第１端と、２次コイル２２ｂの第１端に接続された第２端とを有する。２次コイル２２ｂは、２次コイル２２ａの第２端に接続された第１端と、端子Ｔ４に接続された第２端とを有する。電力増幅器１０４の出力信号３すなわち増幅器１１ａおよび１２ａによって増幅された入力信号１および入力信号２ならびに増幅器１１ｂおよび１２ｂによって増幅された入力信号１および入力信号２の合成信号３は、端子Ｔ３から出力される。端子Ｔ４は、接地電圧が供給される接地ノードに接続されている。
【００６８】
３次コイル２３ａおよびキャパシタ４１ａは並列に接続され、３次コイル２３ｂおよびキャパシタ４１ｂは並列に接続されている。３次コイル２３ａおよびキャパシタ４１ａからなる並列回路と３次コイル２３ｂおよびキャパシタ４１ｂからなる並列回路とが直列に接続されている。
【００６９】
より詳細には、３次コイル２３ａは、２次コイル２２ａと磁気的に結合され、キャパシタ４１ａの第１端に接続された第１端と、キャパシタ４１ａの第２端および３次コイル２３ｂの第１端に接続された第２端とを有する。
【００７０】
３次コイル２３ｂは、２次コイル２２ｂと磁気的に結合され、キャパシタ４１ｂの第１端に接続された第１端と、キャパシタ４１ｂの第２端および接地電圧が供給される接地ノードに接続された第２端とを有する。キャパシタ４１ｂは、コイル２３ｂの両端間に接続されている。
【００７１】
たとえば、増幅器１１ａ、１１ｂ、１２ａおよび１２ｂは同じ構成であり、３次コイル２３ａおよび３次コイル２３ｂは同じＬ値を有し、キャパシタ４１ａおよびキャパシタ４１ｂは異なるＣ値を有している。
【００７２】
図１０は、本発明の第３の実施の形態に係る電力増幅器に適用されるトランス２０ａ，２０ｂと３次コイル２３ａ，２３ｂとキャパシタ４１ａ，４１ｂとを含む回路ブロックの高周波領域における通過特性の計算結果を示す図である。
【００７３】
図１０に示す通過特性の計算においては、１次コイル２１ａ，２１ｂを理想インダクタとし、そのＬ（インダクタンス）値を２．４ｎＨとしている。２次コイル２２ａ，２２ｂを理想インダクタとし、そのＬ値を２．２ｎＨとしている。３次コイル２３ａ，２３ｂを理想インダクタとし、そのＬ値を２．０ｎＨとしている。また、１次コイルと２次コイルとの磁気的な結合係数ｋ値を０．５６５とし、２次コイルと３次コイルとの磁気的な結合係数ｋ値を０．５６５としている。また、キャパシタ４１ａ，４１ｂを理想キャパシタとし、そのＣ（キャパシタンス）値をそれぞれ０．２４ｐＦ，０．５４ｐＦとしている。
【００７４】
図１０を参照して、電力増幅器１０４の出力信号の周波数が２．４ＧＨｚである場合、この出力信号の３倍の周波数である７．２ＧＨｚにおいて、３０ｄＢの通過損失が得られ、２倍の周波数である４．８ＧＨｚにおいて、２５ｄＢの通過損失が得られる。即ち、電力増幅器１０４は、出力信号の周波数である２．４ＧＨｚの２倍の周波数成分および３倍の周波数成分を抑制する機能を有していることがわかる。
【００７５】
したがって、本発明の第３の実施の形態に係る電力増幅器では、高次の周波数歪、すなわち３次高調波歪を抑えるだけでなく、２次高調波歪を抑える効果が得られるとともに、２対の差動信号を合成することにより高出力化を図ることができる。
【００７６】
なお、本発明の第３の実施の形態に係る電力増幅器では、２次高調波歪および３次高調波歪を抑えるために、３次コイル２３ａ，２３ｂを同じＬ値に設定し、キャパシタ４１ａ，４１ｂのＣ値を異なる値に設定することにより、出力信号の２倍の周波数および３倍の周波数に対応する共振周波数をそれぞれ得たが、このような構成に限定するものではない。キャパシタ４１ａ，４１ｂを同じＣ値に設定し、３次コイル２３ａ，２３ｂのＬ値を異なる値に設定することにより、これらの共振周波数を得ることも可能である。
【００７７】
その他の構成および動作は第１の実施の形態に係る電力増幅器と同様であるため、ここでは詳細な説明を繰り返さない。
【００７８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１の実施の形態に係る電力増幅器の構成を示す図である。
【図２】本発明の第１の実施の形態に係る電力増幅器における各コイルの概略レイアウトを示す図である。
【図３】本発明の第１の実施の形態に係る電力増幅器に適用されるトランス２０と３次コイル２３とキャパシタ４１とを含む回路ブロックの高周波領域における通過特性の計算結果を示す図である。
【図４】本発明の第１の実施の形態に係る電力増幅器の入出力特性を示す図である。
【図５】本発明の第１の実施の形態に係る電力増幅器において、キャパシタ４１にＭＯＳ型トランジスタを適用した構成を示す図である。
【図６】図５に示す電力増幅器１０２に適用されるトランス２０と３次コイル２３とキャパシタ４１とを含む回路ブロックの高周波領域における通過特性の計算結果を示す図である。
【図７】本発明の第２の実施の形態に係る電力増幅器における各コイルの概略レイアウトを示す図である。
【図８】本発明の第２の実施の形態に係る電力増幅器に適用されるトランス２０と３次コイル２３と４次コイル２４とキャパシタ４１とキャパシタ４２とを含む回路ブロックの高周波領域における通過特性の計算結果を示す図である。
【図９】本発明の第３の実施の形態に係る電力増幅器における各コイルの概略レイアウトを示す図である。
【図１０】本発明の第３の実施の形態に係る電力増幅器に適用されるトランス２０ａ，２０ｂと３次コイル２３ａ，２３ｂとキャパシタ４１ａ，４１ｂとを含む回路ブロックの高周波領域における通過特性の計算結果を示す図である。
【符号の説明】
【００８０】
１１，１２，１１ａ，１２ａ，１１ｂ，１２ｂ 増幅器、２０，２０ａ，２０ｂ トランス、２１，２１ａ，２１ｂ １次コイル、２２，２２ａ，２２ｂ ２次コイル、２３，２３ａ，２３ｂ ３次コイル、２４ ４次コイル、３１，４１，４２，３１ａ，４１ａ，３１ｂ，４１ｂ キャパシタ、５１ａ，５１ｂ，５２ａ，５２ｂ，５３ａ，５３ｂ ＮチャネルＭＯＳ型トランジスタ、６１ａ，６１ｂ ゲート抵抗、１０１，１０２，１０３，１０４ 電力増幅器、Ｔ１〜Ｔ６，Ｔ５ａ，Ｔ５ｂ 端子。
【特許請求の範囲】
【請求項１】
差動信号である第１の入力信号および第２の入力信号を増幅する第１の増幅器と、
前記第１の増幅器によって増幅された前記第１の入力信号および前記第２の入力信号を受ける第１のコイルと、
前記第１のコイルと磁気的に結合され、前記増幅された前記第１の入力信号および前記第２の入力信号の合成信号が出力される第２のコイルと、
前記第２のコイルと磁気的に結合された第３のコイルと、
前記第３のコイルの両端間に接続された第１のキャパシタとを備え、
前記第１のキャパシタの一端が接地ノードに接続されている電力増幅器。
【請求項２】
前記電力増幅器は、さらに、半導体基板を備え、
前記第１のコイルおよび前記第２のコイルは前記半導体基板の主表面に設けられ、
前記半導体基板の主表面において、前記第１のコイルおよび前記第２のコイルによって全周を取り囲まれた領域が形成され、
前記第３のコイルは、前記領域内に設けられている請求項１に記載の電力増幅器。
【請求項３】
前記第１のキャパシタは、
前記第３のコイルの第１端に接続された第１導通電極と、第２導通電極と、制御電極とを有する第１のトランジスタと、
前記第３のコイルの第２端に接続された第１導通電極と、前記第１のトランジスタの第２導通電極に接続された第２導通電極と、前記第１のトランジスタの制御電極に接続された制御電極とを有する第２のトランジスタとを含む請求項１に記載の電力増幅器。
【請求項４】
前記電力増幅器は、さらに、
前記第１のコイルと磁気的に結合された第４のコイルと、
前記第４のコイルの両端間に接続された第２のキャパシタとを備え、
前記第２のキャパシタの一端が接地ノードに接続されている請求項１に記載の電力増幅器。
【請求項５】
前記電力増幅器は、さらに、半導体基板を備え、
前記第１のコイルおよび前記第２のコイルは前記半導体基板の主表面に設けられ、
前記半導体基板の主表面において、前記第１のコイルおよび前記第２のコイルによって全周を取り囲まれた領域が形成され、
前記第３のコイルは、前記領域内に設けられ、
前記第４のコイルは、前記第１のコイルおよび第２のコイルを囲むように前記半導体基板の主表面に設けられている請求項４に記載の電力増幅器。
【請求項６】
前記電力増幅器は、さらに、
前記第１の入力信号および前記第２の入力信号を増幅する第２の増幅器と、
前記第２の増幅器によって増幅された前記第１の入力信号および前記第２の入力信号を受ける第５のコイルと、
前記第５のコイルと磁気的に結合され、かつ前記第２のコイルの一端と接続された第６のコイルと、
前記第６のコイルと磁気的に結合され、かつ前記第３のコイルの一端と接続された第７のコイルと、
前記第７のコイルの両端間に接続された第３のキャパシタとを備え、
前記第２のコイルおよび前記第６のコイルから、前記第１の増幅器によって増幅された前記第１の入力信号および前記第２の入力信号ならびに前記第２の増幅器によって増幅された前記第１の入力信号および前記第２の入力信号の合成信号が出力される請求項１に記載の電力増幅器。
【請求項７】
前記１次コイルは、前記増幅器によって増幅された前記第１の入力信号を受ける第１端と、前記第２の入力信号を受ける第２端とを有し、
前記２次コイルは、接地ノードに接続された第１端を有し、前記第１端を接地することにより、前記増幅された前記第１の入力信号および前記第２の入力信号の合成信号が出力される第２端とを有し、
前記３次コイルは、前記第１のキャパシタの第１端に接続された第１端と、前記第１のキャパシタの第２端および接地ノードに接続された第２端とを有する請求項１に記載の電力増幅器。
【請求項１】
差動信号である第１の入力信号および第２の入力信号を増幅する第１の増幅器と、
前記第１の増幅器によって増幅された前記第１の入力信号および前記第２の入力信号を受ける第１のコイルと、
前記第１のコイルと磁気的に結合され、前記増幅された前記第１の入力信号および前記第２の入力信号の合成信号が出力される第２のコイルと、
前記第２のコイルと磁気的に結合された第３のコイルと、
前記第３のコイルの両端間に接続された第１のキャパシタとを備え、
前記第１のキャパシタの一端が接地ノードに接続されている電力増幅器。
【請求項２】
前記電力増幅器は、さらに、半導体基板を備え、
前記第１のコイルおよび前記第２のコイルは前記半導体基板の主表面に設けられ、
前記半導体基板の主表面において、前記第１のコイルおよび前記第２のコイルによって全周を取り囲まれた領域が形成され、
前記第３のコイルは、前記領域内に設けられている請求項１に記載の電力増幅器。
【請求項３】
前記第１のキャパシタは、
前記第３のコイルの第１端に接続された第１導通電極と、第２導通電極と、制御電極とを有する第１のトランジスタと、
前記第３のコイルの第２端に接続された第１導通電極と、前記第１のトランジスタの第２導通電極に接続された第２導通電極と、前記第１のトランジスタの制御電極に接続された制御電極とを有する第２のトランジスタとを含む請求項１に記載の電力増幅器。
【請求項４】
前記電力増幅器は、さらに、
前記第１のコイルと磁気的に結合された第４のコイルと、
前記第４のコイルの両端間に接続された第２のキャパシタとを備え、
前記第２のキャパシタの一端が接地ノードに接続されている請求項１に記載の電力増幅器。
【請求項５】
前記電力増幅器は、さらに、半導体基板を備え、
前記第１のコイルおよび前記第２のコイルは前記半導体基板の主表面に設けられ、
前記半導体基板の主表面において、前記第１のコイルおよび前記第２のコイルによって全周を取り囲まれた領域が形成され、
前記第３のコイルは、前記領域内に設けられ、
前記第４のコイルは、前記第１のコイルおよび第２のコイルを囲むように前記半導体基板の主表面に設けられている請求項４に記載の電力増幅器。
【請求項６】
前記電力増幅器は、さらに、
前記第１の入力信号および前記第２の入力信号を増幅する第２の増幅器と、
前記第２の増幅器によって増幅された前記第１の入力信号および前記第２の入力信号を受ける第５のコイルと、
前記第５のコイルと磁気的に結合され、かつ前記第２のコイルの一端と接続された第６のコイルと、
前記第６のコイルと磁気的に結合され、かつ前記第３のコイルの一端と接続された第７のコイルと、
前記第７のコイルの両端間に接続された第３のキャパシタとを備え、
前記第２のコイルおよび前記第６のコイルから、前記第１の増幅器によって増幅された前記第１の入力信号および前記第２の入力信号ならびに前記第２の増幅器によって増幅された前記第１の入力信号および前記第２の入力信号の合成信号が出力される請求項１に記載の電力増幅器。
【請求項７】
前記１次コイルは、前記増幅器によって増幅された前記第１の入力信号を受ける第１端と、前記第２の入力信号を受ける第２端とを有し、
前記２次コイルは、接地ノードに接続された第１端を有し、前記第１端を接地することにより、前記増幅された前記第１の入力信号および前記第２の入力信号の合成信号が出力される第２端とを有し、
前記３次コイルは、前記第１のキャパシタの第１端に接続された第１端と、前記第１のキャパシタの第２端および接地ノードに接続された第２端とを有する請求項１に記載の電力増幅器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−１４７５７４（Ｐ２０１０−１４７５７４Ａ）
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願番号】特願２００８−３１９８３３（Ｐ２００８−３１９８３３）
【出願日】平成２０年１２月１６日（２００８．１２．１６）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願日】平成２０年１２月１６日（２００８．１２．１６）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]