電力変換器制御装置
【課題】 制御回路部から主回路部へ少ない数のケーブルを用いて、波形をずらすことなくゲート信号を正確に伝送し、電力変換器としての制御性能を劣化を防ぐ。
【解決手段】 実施形態に係る電力変換器制御装置は、複数の電力用半導体素子及び前記複数の電力用半導体素子を駆動するゲート駆動回路から構成される主回路部と、前記ゲート駆動回路に入力されるゲート信号を生成する制御回路部とを備えた電力変換器において、前記制御回路部は、ゲート信号の生成周期毎にゲート信号を符号化する手段と、前記制御回路部から前記主回路部へ、前記生成周期毎にクロック信号を伴わせずにゲート信号を符号伝送する手段とを具備し、前記ゲート駆動回路は、前記生成周期毎にゲート信号を復元し、復元されたゲート信号を前記複数の電力用半導体素子に供給する手段を具備する。
【解決手段】 実施形態に係る電力変換器制御装置は、複数の電力用半導体素子及び前記複数の電力用半導体素子を駆動するゲート駆動回路から構成される主回路部と、前記ゲート駆動回路に入力されるゲート信号を生成する制御回路部とを備えた電力変換器において、前記制御回路部は、ゲート信号の生成周期毎にゲート信号を符号化する手段と、前記制御回路部から前記主回路部へ、前記生成周期毎にクロック信号を伴わせずにゲート信号を符号伝送する手段とを具備し、前記ゲート駆動回路は、前記生成周期毎にゲート信号を復元し、復元されたゲート信号を前記複数の電力用半導体素子に供給する手段を具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はモータ等を駆動する電力変換器の制御装置に関する。
【背景技術】
【０００２】
直流電力から交流電力へ、また逆に交流電力から直流電力への変換を行う電力変換器は、ＩＧＢＴ等の電力用半導体素子と、それを駆動するゲート駆動回路からなる主回路部と、電力変換器を目的に応じて動作させるために、ゲート駆動回路に与えるゲート信号を生成する制御回路部とを備えている。主回路部と制御回路部の間は、ゲート信号を伝送するための信号ケーブルが電力用半導体素子数分だけ必要となる。例えば、一般的な三相フルブリッジ回路の電力変換器の場合に電力用半導体素子数は６個となり、６本の信号ケーブルが必要である。電力変換器の出力電圧を高められる方式として中性点クランプ方式の３レベル主回路構成があるが、この場合には１２本の信号ケーブルが必要となる。
【０００３】
図１１に三相フルブリッジ回路の電力変換器の一例を示す。１は電圧型インバータの三相フルブリッジ回路である。３相フルブリッジ回路１の直流側端子には整流器、電池等の直流電圧源２が接続され、交流側端子にはモータ等の３相負荷３が接続される。３相フルブリッジ回路を構成する６個の電力用半導体素子の各ゲート端子にはゲート駆動回路４が出力する６個のゲート駆動信号のうちの対応する１個が入力される。制御回路部５がＰＷＭ制御等の結果として出力する６個のゲート信号はそれぞれ専用の信号ケーブル６Ａ〜６Ｆを通してゲート駆動回路４に入力され、論理回路レベルから、電力用半導体素子を駆動できる電気回路レベルに増幅され、それぞれ対応するゲート駆動信号として出力される。
【０００４】
電力変換器の主回路部と制御回路部は、一般的に距離を置いて配置されるため、ゲート信号を伝送するための信号ケーブルの全長が長くなる場合がある。また、主回路部と制御回路部の電気的な絶縁を保つ目的で、信号ケーブルには高価な光ファイバーケーブルが用いられる場合もある。結果として、全長の長い光ファイバーケーブルが電力用半導体素子数分だけ必要となり、電力変換器の価格を押し上げることにつながる。
【０００５】
この課題に対して、ゲート信号を符号化して送信するとともに、電力用半導体素子をそれぞれターンオンさせる全てのタイミングを合成したタイミング信号を送信し、受信側でゲート信号を再生する方式がある。また、ゲート信号を任意のタイミング信号に従って符号化するとともに、クロック信号を重畳して１本の信号ケーブルで送信する方式がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３２８６１６１号公報
【特許文献２】特開平１１−１７８３４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記した従来方式のうち前者の方式では、ゲート信号の伝送に必要な信号ケーブルの本数を電力半導体素子数よりは減少できるが、符号化信号とタイミング信号用の合計２本の信号ケーブルが必要となる。また、後者の方式では、１本の信号ケーブルでゲート信号を伝送することは可能であるが、ゲート信号生成回路により、ゲート信号が、タイミング信号に従ってサンプリングした信号から生成されるため、ゲート信号の原波形に対して、伝送されるゲート信号の波形が一致しない可能性が生じる。インバータに出力されるゲート信号の原波形との不一致は、電力変換器としての制御性能を劣化させる場合がある。
【０００８】
本発明は上記を考慮してなされたもので、制御回路部から主回路部へ少ない数のケーブルを用いて、波形（変化タイミング）をずらすことなくゲート信号を正確に伝送することで、電力変換器としての制御性能を劣化を防ぐことが可能な電力変換器の制御装置を実現することを目的とする。
【課題を解決するための手段】
【０００９】
実施形態に係る電力変換器制御装置は、複数の電力用半導体素子及び前記複数の電力用半導体素子を駆動するゲート駆動回路から構成される主回路部と、前記ゲート駆動回路に入力されるゲート信号を生成する制御回路部とを備えた電力変換器において、前記制御回路部は、ゲート信号の生成周期毎にゲート信号を符号化する手段と、前記制御回路部から前記主回路部へ、前記生成周期毎にクロック信号を伴わせずにゲート信号を符号伝送する手段とを具備し、前記ゲート駆動回路は、前記生成周期毎にゲート信号を復元し、復元されたゲート信号を前記複数の電力用半導体素子に供給する手段を具備する。
【発明の効果】
【００１０】
本発明によれば、制御回路部から主回路部へ少ない数のケーブルを用いて、波形（変化タイミング）をずらすことなくゲート信号を正確に伝送し、電力変換器としての制御性能の劣化を防ぐことが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明による電力変換器制御装置の第１実施形態の構成を示す図である。
【図２】図１の制御回路部の構成を示す図である。
【図３】ゲート信号の生成を説明するためのタイミングチャートである。
【図４】符号化データのフォーマットの一例を示す。
【図５】ゲート駆動回路４の機能ブロック図を示す図である。
【図６】ゲート信号伝送のタイミングチャートを示すタイミングチャートである。
【図７】本発明の第２実施形態に係る電力変換器制御装置の構成を示す説明図。
【図８】本発明の第３実施形態に係る電力変換器制御装置の構成を示す図である。
【図９】本発明の第４実施形態に係る電力変換器制御装置の構成を示す図である。
【図１０】本発明の第５実施形態に係る電力変換器制御装置の構成を示す図である。
【図１１】従来の電力変換器の構成を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明に係る電力変換器制御装置の実施の形態について、図面を参照して説明する。尚、同一の構成要素には同一の符号を付してその説明を省略する。
【実施例１】
【００１３】
図１は、本発明による電力変換器制御装置の第１実施形態の構成を示すブロック図である。
【００１４】
図１において、インバータ１とゲート駆動回路４は主回路を構成する。制御回路部５がＰＷＭ制御等の結果として出力するゲート信号はその出力段で符号化される。符号化されたゲート信号は信号ケーブル６を通して伝送される。この他にケーブル６は、金属の信号線とアースラインのツイストペア、あるいは差動信号のツイストペアでも良い。ここでは、ケーブル６として単一の光ファイバケーブルが使用されるものとする。単一の信号ケーブル６を通して伝送されたゲート信号は、主回路のゲート駆動回路４に入力される。
【００１５】
ゲート駆動回路４はその入力段において、符号化されたゲート信号から６個の並列なゲート信号を復元する。復元された６個のゲート信号は論理回路レベル（例えば０Ｖ／５Ｖ）から、電力用半導体素子を駆動できる電気回路レベル（例えば±１５Ｖ）に増幅され、それぞれ対応する電力用半導体素子のゲート駆動信号としてインバータ１に出力される。
【００１６】
図２は制御回路部５の機能ブロック図を示したものである。
【００１７】
ゲート信号生成回路８はある一定の周期毎にゲート信号ＳＵ、ＳＸ、ＳＶ、ＳＹ、ＳＷ、ＳＺを同時に生成する。ゲート信号の生成は例えば三角波キャリア比較ＰＷＭ制御方式等によって行われる。
【００１８】
図３はゲート信号の生成を説明するためのタイミングチャートである。
【００１９】
ゲート信号生成回路８は図３（ａ）のように、三角波キャリアとＵＶＷ相正弦変調波とを比較し、図３（ｂ）のようにゲート信号を生成する。本実施形態では、三角波キャリアとＵＶＷ相正弦変調波とを比較を、三角波キャリア１周期で数百回（例えば２００回）行う。各比較において三角波キャリアとＵＶＷ相正弦変調波の比較を例えば同時に行い、１組のゲート信号（ＳＵ、ＳＶ、ＳＷ、ＳＸ、ＳＹ、ＳＺ）が生成される。つまり三角波キャリア１周期で数百組のゲート信号が生成される。ここでは、比較の周期つまり１組のゲート信号（ＳＵ、ＳＶ、ＳＷ、ＳＸ、ＳＹ、ＳＺ）が生成される周期をゲート生成周期という。このゲート生成周期が短い（生成レートが高い）ほど正確なオン／オフタイミングを示すゲート信号が伝送される。
【００２０】
尚、ゲート信号の生成は三角波キャリア比較ＰＷＭ制御方式に限らず、ある一定周期毎に１組のゲート信号ＳＵ、ＳＸ、ＳＶ、ＳＹ、ＳＷ、ＳＺを生成するものであればその手法は限定しない。
【００２１】
生成されたゲート信号は、符号化回路９によってゲート生成周期毎に符号化ゲート信号にＰ／Ｓ（パラレル／シリアル）変換される。ゲート信号は対応する電力用半導体素子のオンかオフの状態を決めるものであり、それぞれオン状態が１、オフ状態が０の２値として表すことが可能である。したがって、ある周期における１組のゲート信号の状態が以下の場合、
ＳＵ＝１、ＳＸ＝０、ＳＶ＝１、ＳＹ＝０、ＳＷ＝０、ＳＺ＝１
符号化ゲート信号として、以下の２進数に変換することができる。
【００２２】
「１０１００１」
上記は、２値ゲート信号をＳＵ、ＳＸ、ＳＶ、ＳＹ、ＳＷ、ＳＺの順番に並べて６ビットで符号化した一例であるが、誤り訂正符号等を付加することも可能である。図４は他の符号化データのフォーマット例を示す。この例ではスタートビットＳＴとストップビットＳＰの間にゲート信号Ｕ、Ｘ、Ｖ、Ｙ、Ｗ、Ｚ及びパリティビットＰが配列されている。
【００２３】
符号化の方式は、ゲート生成周期毎に符号化ゲート信号を生成するものであればその手法は限定されない。生成された符号化ゲート信号は、符号伝送送信回路１０によってあるゲート生成周期毎に符号伝送信号に変換され、信号ケーブル６を通してゲート駆動回路４に送信される。符号伝送の方式は、非同期伝送、同期伝送等があげられるが、ゲート生成周期毎に符号化ゲート信号を符号伝送信号に変換するものであれば、その手法は限定されない。
【００２４】
符号伝送送信回路１０は例えばレーザ発振器を含み、符号化回路９からシリアル伝送される符号化ゲート信号に対応するレーザ光を発生し、符号伝送信号として光ファイバケーブル６に送出する。以上より、制御回路部５はある一定周期毎にゲート信号を生成し、符号伝送信号としてゲート駆動回路４に送信することが可能となる。
【００２５】
図５はゲート駆動回路４の機能ブロック図を示したものである。
【００２６】
信号ケーブル６を通してゲート生成周期毎に制御回路部５から送信される符号化伝送信号は、符号伝送受信回路１１に受信される。符号伝送受信回路１１は例えばフォトダイオードのような受光素子を含み、符号伝送信号を光電変換する。符号伝送受信回路１１はまた、送信側に対応する符号伝送方式に従って、ゲート生成周期毎に符号化ゲート信号を生成する。このとき符号伝送受信回路１１は、図４のような形式で伝送されたゲート信号の１フレームを例えば数百回サンプリングして、伝送されたデータを読み取る。例えば同一の情報（０か１の情報）が所定回数連続した場合、当該情報を真の情報として決定する。
【００２７】
符号化ゲート信号はゲート信号復元回路１２によってＳ／Ｐ（シリアル／パラレル）変換され、制御回路部５の符号化方式に対応してゲート生成周期毎にゲート信号ＳＵ、ＳＸ、ＳＶ、ＳＹ、ＳＷ、ＳＺに復元される。復元されたゲート信号ＳＵ、ＳＸ、ＳＶ、ＳＹ、ＳＷ、ＳＺは、ゲート駆動信号増幅回路１３によってゲート駆動信号に増幅され、対応する電力用半導体素子を駆動する。
【００２８】
図６にゲート信号伝送のタイミングチャートを示す。
【００２９】
図６（ａ）は制御回路部５のゲート信号生成回路８により生成されるパラレルゲート信号、図６（ｂ）は符号化回路９により符号化されたシリアル符号化ゲート信号を示す。図６（ｃ）は符号化回路９からゲート駆動回路４にシリアル伝送される信号を示す。図６（ｄ）はゲート信号復元回路１２により復元されたパラレルゲート信号、図６（ｅ）はゲート駆動信号増幅回路１３から出力されるゲート駆動信号を示し、Ｔはゲート生成周期に対応する。
【００３０】
図６より、ゲート生成周期Ｔ毎にゲート駆動信号が更新されることがわかる。ゲート信号の生成から、ゲート駆動信号の更新まで、最短でもゲート生成周期Ｔだけの遅れ時間が生じるが、ゲート生成周期Ｔを適切に設計することにより、電力変換器の性能には影響を与えない。
【００３１】
以上の実施の形態によれば、制御回路部がある一定周期毎に生成するゲート信号を、クロック信号を伴わせずに、つまり同時にクロック信号を伝送することなく、そのまま主回路部に伝送することが可能となる。結果として、電力変換器としての制御性能を劣化させることなく、制御回路部から主回路部へ単一の信号ケーブルでゲート信号を伝送することが可能となる電力変換器の制御装置を実現できる。
【実施例２】
【００３２】
図７は本発明の第２実施形態に係る電力変換器の制御装置の構成を示す図である。
【００３３】
図７において、１Ｕ、１Ｖ、１Ｗはそれぞれ３相フルブリッジ回路がＵ相、Ｖ相、Ｗ相に分割されたものである。同様に４Ｕ、４Ｖ、４Ｗはそれぞれゲート駆動回路がＵ相、Ｖ相、Ｗ相に分割されたものである。制御回路部５からは、Ｕ相、Ｖ相、Ｗ相毎にそれぞれ単一の信号ケーブル６Ｕ、６Ｖ、６Ｗを通してゲート信号が伝送される。この例では、各相のゲート信号（２信号）が図６のように変換及び伝送される。
【００３４】
本実施の形態によれば、大型の電力変換器の場合に見られるような、主回路部（インバータ及びゲート駆動回路）が各相毎に分割配置された場合でも、電力変換器としての制御性能を劣化させることなく、各相毎に単一の信号ケーブルでゲート信号を伝送することが可能となる電力変換器の制御装置を実現できる。
【実施例３】
【００３５】
図８は本発明の第３実施形態に係る電力変換器の制御装置の構成を示す図である。図８において、７Ａ、７Ｂ、７Ｃはそれぞれ単位主回路部を表す。制御回路部５からは、単位主回路部毎にそれぞれ単一の信号ケーブル６Ａ、６Ｂ、６Ｃを通してゲート信号が伝送される。本実施形態によれば、複数台の電力変換器を単一の制御回路部で制御する場合でも、電力変換器の制御性能を劣化させることなく、各単位主回路部毎に単一の信号ケーブルでゲート信号を伝送することが可能となる電力変換器の制御装置を実現できる。
【実施例４】
【００３６】
図９は本発明の第４実施形態に係る電力変換器の制御装置の構成を示す図である。
【００３７】
図９において、制御回路部５からは、第１の単位主回路部７Ａに単一の信号ケーブル６Ａを通してゲート信号が伝送される。第１の単位主回路部７Ａには、制御回路部５から伝送されたゲート信号をそのまま符号伝送する機能があり、第２の単位主回路部７Ｂに単一の信号ケーブル６Ｂを通してゲート信号が伝送される。同様に第２の単位主回路部７Ｂには、第１の単位主回路部７Ａから伝送されたゲート信号をそのまま符号伝送する機能があり、第３の単位主回路部７Ｃに単一の信号ケーブル６Ｃを通してゲート信号が伝送される。本例では、第１〜第３の単位主回路部７Ａ〜７Ｃは、それぞれ図６（ｄ）、５（ｆ）のようにゲート信号を復元しインバータを制御する。
【００３８】
本実施形態によれば、複数台の電力変換器を単一の制御回路部で制御する場合でも、電力変換器としての制御性能を劣化させることなく、各単位主回路部毎に単一の信号ケーブルでゲート信号を伝送することが可能となる電力変換器の制御装置を実現できる。
【実施例５】
【００３９】
図１０は本発明の第５実施形態に係る電力変換器の制御装置の一例を示す図である。
【００４０】
図１０において、制御回路部５から符号化されたシリアルゲート信号が出力され、無線送信器１４により無線送信される。無線送信されたゲート信号は、無線受信器１５により無線受信され、ゲート信号としてゲート駆動回路４に入力される。
【００４１】
本実施の形態によれば、信号ケーブルを用いることなく無線通信により、ゲート信号を伝送することが可能な電力変換器の制御装置を実現できる。
【００４２】
以上の説明はこの発明の実施の形態であって、この発明の装置及び方法を限定するものではなく、様々な変形例を容易に実施することができるものである。例えば、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。
【符号の説明】
【００４３】
１Ｕ、１Ｖ、１Ｗ…３相フルブリッジ回路、２…直流電圧源、３…３相負荷、４…ゲート駆動回路、５…制御回路部、６、６Ａ、６Ｂ、６Ｃ、６Ｄ、６Ｅ、６Ｆ、６Ｕ、６Ｖ、６Ｗ…信号ケーブル、７Ａ、７Ｂ、７Ｃ…単位主回路部、８…ゲート信号生成回路、９…符号化回路、１０…符号伝送送信回路、１１…符号伝送受信回路、１２…ゲート信号復元回路、１３…ゲート駆動信号増幅回路、１４…無線送信器、１５…無線受信器。
【技術分野】
【０００１】
本発明はモータ等を駆動する電力変換器の制御装置に関する。
【背景技術】
【０００２】
直流電力から交流電力へ、また逆に交流電力から直流電力への変換を行う電力変換器は、ＩＧＢＴ等の電力用半導体素子と、それを駆動するゲート駆動回路からなる主回路部と、電力変換器を目的に応じて動作させるために、ゲート駆動回路に与えるゲート信号を生成する制御回路部とを備えている。主回路部と制御回路部の間は、ゲート信号を伝送するための信号ケーブルが電力用半導体素子数分だけ必要となる。例えば、一般的な三相フルブリッジ回路の電力変換器の場合に電力用半導体素子数は６個となり、６本の信号ケーブルが必要である。電力変換器の出力電圧を高められる方式として中性点クランプ方式の３レベル主回路構成があるが、この場合には１２本の信号ケーブルが必要となる。
【０００３】
図１１に三相フルブリッジ回路の電力変換器の一例を示す。１は電圧型インバータの三相フルブリッジ回路である。３相フルブリッジ回路１の直流側端子には整流器、電池等の直流電圧源２が接続され、交流側端子にはモータ等の３相負荷３が接続される。３相フルブリッジ回路を構成する６個の電力用半導体素子の各ゲート端子にはゲート駆動回路４が出力する６個のゲート駆動信号のうちの対応する１個が入力される。制御回路部５がＰＷＭ制御等の結果として出力する６個のゲート信号はそれぞれ専用の信号ケーブル６Ａ〜６Ｆを通してゲート駆動回路４に入力され、論理回路レベルから、電力用半導体素子を駆動できる電気回路レベルに増幅され、それぞれ対応するゲート駆動信号として出力される。
【０００４】
電力変換器の主回路部と制御回路部は、一般的に距離を置いて配置されるため、ゲート信号を伝送するための信号ケーブルの全長が長くなる場合がある。また、主回路部と制御回路部の電気的な絶縁を保つ目的で、信号ケーブルには高価な光ファイバーケーブルが用いられる場合もある。結果として、全長の長い光ファイバーケーブルが電力用半導体素子数分だけ必要となり、電力変換器の価格を押し上げることにつながる。
【０００５】
この課題に対して、ゲート信号を符号化して送信するとともに、電力用半導体素子をそれぞれターンオンさせる全てのタイミングを合成したタイミング信号を送信し、受信側でゲート信号を再生する方式がある。また、ゲート信号を任意のタイミング信号に従って符号化するとともに、クロック信号を重畳して１本の信号ケーブルで送信する方式がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３２８６１６１号公報
【特許文献２】特開平１１−１７８３４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記した従来方式のうち前者の方式では、ゲート信号の伝送に必要な信号ケーブルの本数を電力半導体素子数よりは減少できるが、符号化信号とタイミング信号用の合計２本の信号ケーブルが必要となる。また、後者の方式では、１本の信号ケーブルでゲート信号を伝送することは可能であるが、ゲート信号生成回路により、ゲート信号が、タイミング信号に従ってサンプリングした信号から生成されるため、ゲート信号の原波形に対して、伝送されるゲート信号の波形が一致しない可能性が生じる。インバータに出力されるゲート信号の原波形との不一致は、電力変換器としての制御性能を劣化させる場合がある。
【０００８】
本発明は上記を考慮してなされたもので、制御回路部から主回路部へ少ない数のケーブルを用いて、波形（変化タイミング）をずらすことなくゲート信号を正確に伝送することで、電力変換器としての制御性能を劣化を防ぐことが可能な電力変換器の制御装置を実現することを目的とする。
【課題を解決するための手段】
【０００９】
実施形態に係る電力変換器制御装置は、複数の電力用半導体素子及び前記複数の電力用半導体素子を駆動するゲート駆動回路から構成される主回路部と、前記ゲート駆動回路に入力されるゲート信号を生成する制御回路部とを備えた電力変換器において、前記制御回路部は、ゲート信号の生成周期毎にゲート信号を符号化する手段と、前記制御回路部から前記主回路部へ、前記生成周期毎にクロック信号を伴わせずにゲート信号を符号伝送する手段とを具備し、前記ゲート駆動回路は、前記生成周期毎にゲート信号を復元し、復元されたゲート信号を前記複数の電力用半導体素子に供給する手段を具備する。
【発明の効果】
【００１０】
本発明によれば、制御回路部から主回路部へ少ない数のケーブルを用いて、波形（変化タイミング）をずらすことなくゲート信号を正確に伝送し、電力変換器としての制御性能の劣化を防ぐことが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明による電力変換器制御装置の第１実施形態の構成を示す図である。
【図２】図１の制御回路部の構成を示す図である。
【図３】ゲート信号の生成を説明するためのタイミングチャートである。
【図４】符号化データのフォーマットの一例を示す。
【図５】ゲート駆動回路４の機能ブロック図を示す図である。
【図６】ゲート信号伝送のタイミングチャートを示すタイミングチャートである。
【図７】本発明の第２実施形態に係る電力変換器制御装置の構成を示す説明図。
【図８】本発明の第３実施形態に係る電力変換器制御装置の構成を示す図である。
【図９】本発明の第４実施形態に係る電力変換器制御装置の構成を示す図である。
【図１０】本発明の第５実施形態に係る電力変換器制御装置の構成を示す図である。
【図１１】従来の電力変換器の構成を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明に係る電力変換器制御装置の実施の形態について、図面を参照して説明する。尚、同一の構成要素には同一の符号を付してその説明を省略する。
【実施例１】
【００１３】
図１は、本発明による電力変換器制御装置の第１実施形態の構成を示すブロック図である。
【００１４】
図１において、インバータ１とゲート駆動回路４は主回路を構成する。制御回路部５がＰＷＭ制御等の結果として出力するゲート信号はその出力段で符号化される。符号化されたゲート信号は信号ケーブル６を通して伝送される。この他にケーブル６は、金属の信号線とアースラインのツイストペア、あるいは差動信号のツイストペアでも良い。ここでは、ケーブル６として単一の光ファイバケーブルが使用されるものとする。単一の信号ケーブル６を通して伝送されたゲート信号は、主回路のゲート駆動回路４に入力される。
【００１５】
ゲート駆動回路４はその入力段において、符号化されたゲート信号から６個の並列なゲート信号を復元する。復元された６個のゲート信号は論理回路レベル（例えば０Ｖ／５Ｖ）から、電力用半導体素子を駆動できる電気回路レベル（例えば±１５Ｖ）に増幅され、それぞれ対応する電力用半導体素子のゲート駆動信号としてインバータ１に出力される。
【００１６】
図２は制御回路部５の機能ブロック図を示したものである。
【００１７】
ゲート信号生成回路８はある一定の周期毎にゲート信号ＳＵ、ＳＸ、ＳＶ、ＳＹ、ＳＷ、ＳＺを同時に生成する。ゲート信号の生成は例えば三角波キャリア比較ＰＷＭ制御方式等によって行われる。
【００１８】
図３はゲート信号の生成を説明するためのタイミングチャートである。
【００１９】
ゲート信号生成回路８は図３（ａ）のように、三角波キャリアとＵＶＷ相正弦変調波とを比較し、図３（ｂ）のようにゲート信号を生成する。本実施形態では、三角波キャリアとＵＶＷ相正弦変調波とを比較を、三角波キャリア１周期で数百回（例えば２００回）行う。各比較において三角波キャリアとＵＶＷ相正弦変調波の比較を例えば同時に行い、１組のゲート信号（ＳＵ、ＳＶ、ＳＷ、ＳＸ、ＳＹ、ＳＺ）が生成される。つまり三角波キャリア１周期で数百組のゲート信号が生成される。ここでは、比較の周期つまり１組のゲート信号（ＳＵ、ＳＶ、ＳＷ、ＳＸ、ＳＹ、ＳＺ）が生成される周期をゲート生成周期という。このゲート生成周期が短い（生成レートが高い）ほど正確なオン／オフタイミングを示すゲート信号が伝送される。
【００２０】
尚、ゲート信号の生成は三角波キャリア比較ＰＷＭ制御方式に限らず、ある一定周期毎に１組のゲート信号ＳＵ、ＳＸ、ＳＶ、ＳＹ、ＳＷ、ＳＺを生成するものであればその手法は限定しない。
【００２１】
生成されたゲート信号は、符号化回路９によってゲート生成周期毎に符号化ゲート信号にＰ／Ｓ（パラレル／シリアル）変換される。ゲート信号は対応する電力用半導体素子のオンかオフの状態を決めるものであり、それぞれオン状態が１、オフ状態が０の２値として表すことが可能である。したがって、ある周期における１組のゲート信号の状態が以下の場合、
ＳＵ＝１、ＳＸ＝０、ＳＶ＝１、ＳＹ＝０、ＳＷ＝０、ＳＺ＝１
符号化ゲート信号として、以下の２進数に変換することができる。
【００２２】
「１０１００１」
上記は、２値ゲート信号をＳＵ、ＳＸ、ＳＶ、ＳＹ、ＳＷ、ＳＺの順番に並べて６ビットで符号化した一例であるが、誤り訂正符号等を付加することも可能である。図４は他の符号化データのフォーマット例を示す。この例ではスタートビットＳＴとストップビットＳＰの間にゲート信号Ｕ、Ｘ、Ｖ、Ｙ、Ｗ、Ｚ及びパリティビットＰが配列されている。
【００２３】
符号化の方式は、ゲート生成周期毎に符号化ゲート信号を生成するものであればその手法は限定されない。生成された符号化ゲート信号は、符号伝送送信回路１０によってあるゲート生成周期毎に符号伝送信号に変換され、信号ケーブル６を通してゲート駆動回路４に送信される。符号伝送の方式は、非同期伝送、同期伝送等があげられるが、ゲート生成周期毎に符号化ゲート信号を符号伝送信号に変換するものであれば、その手法は限定されない。
【００２４】
符号伝送送信回路１０は例えばレーザ発振器を含み、符号化回路９からシリアル伝送される符号化ゲート信号に対応するレーザ光を発生し、符号伝送信号として光ファイバケーブル６に送出する。以上より、制御回路部５はある一定周期毎にゲート信号を生成し、符号伝送信号としてゲート駆動回路４に送信することが可能となる。
【００２５】
図５はゲート駆動回路４の機能ブロック図を示したものである。
【００２６】
信号ケーブル６を通してゲート生成周期毎に制御回路部５から送信される符号化伝送信号は、符号伝送受信回路１１に受信される。符号伝送受信回路１１は例えばフォトダイオードのような受光素子を含み、符号伝送信号を光電変換する。符号伝送受信回路１１はまた、送信側に対応する符号伝送方式に従って、ゲート生成周期毎に符号化ゲート信号を生成する。このとき符号伝送受信回路１１は、図４のような形式で伝送されたゲート信号の１フレームを例えば数百回サンプリングして、伝送されたデータを読み取る。例えば同一の情報（０か１の情報）が所定回数連続した場合、当該情報を真の情報として決定する。
【００２７】
符号化ゲート信号はゲート信号復元回路１２によってＳ／Ｐ（シリアル／パラレル）変換され、制御回路部５の符号化方式に対応してゲート生成周期毎にゲート信号ＳＵ、ＳＸ、ＳＶ、ＳＹ、ＳＷ、ＳＺに復元される。復元されたゲート信号ＳＵ、ＳＸ、ＳＶ、ＳＹ、ＳＷ、ＳＺは、ゲート駆動信号増幅回路１３によってゲート駆動信号に増幅され、対応する電力用半導体素子を駆動する。
【００２８】
図６にゲート信号伝送のタイミングチャートを示す。
【００２９】
図６（ａ）は制御回路部５のゲート信号生成回路８により生成されるパラレルゲート信号、図６（ｂ）は符号化回路９により符号化されたシリアル符号化ゲート信号を示す。図６（ｃ）は符号化回路９からゲート駆動回路４にシリアル伝送される信号を示す。図６（ｄ）はゲート信号復元回路１２により復元されたパラレルゲート信号、図６（ｅ）はゲート駆動信号増幅回路１３から出力されるゲート駆動信号を示し、Ｔはゲート生成周期に対応する。
【００３０】
図６より、ゲート生成周期Ｔ毎にゲート駆動信号が更新されることがわかる。ゲート信号の生成から、ゲート駆動信号の更新まで、最短でもゲート生成周期Ｔだけの遅れ時間が生じるが、ゲート生成周期Ｔを適切に設計することにより、電力変換器の性能には影響を与えない。
【００３１】
以上の実施の形態によれば、制御回路部がある一定周期毎に生成するゲート信号を、クロック信号を伴わせずに、つまり同時にクロック信号を伝送することなく、そのまま主回路部に伝送することが可能となる。結果として、電力変換器としての制御性能を劣化させることなく、制御回路部から主回路部へ単一の信号ケーブルでゲート信号を伝送することが可能となる電力変換器の制御装置を実現できる。
【実施例２】
【００３２】
図７は本発明の第２実施形態に係る電力変換器の制御装置の構成を示す図である。
【００３３】
図７において、１Ｕ、１Ｖ、１Ｗはそれぞれ３相フルブリッジ回路がＵ相、Ｖ相、Ｗ相に分割されたものである。同様に４Ｕ、４Ｖ、４Ｗはそれぞれゲート駆動回路がＵ相、Ｖ相、Ｗ相に分割されたものである。制御回路部５からは、Ｕ相、Ｖ相、Ｗ相毎にそれぞれ単一の信号ケーブル６Ｕ、６Ｖ、６Ｗを通してゲート信号が伝送される。この例では、各相のゲート信号（２信号）が図６のように変換及び伝送される。
【００３４】
本実施の形態によれば、大型の電力変換器の場合に見られるような、主回路部（インバータ及びゲート駆動回路）が各相毎に分割配置された場合でも、電力変換器としての制御性能を劣化させることなく、各相毎に単一の信号ケーブルでゲート信号を伝送することが可能となる電力変換器の制御装置を実現できる。
【実施例３】
【００３５】
図８は本発明の第３実施形態に係る電力変換器の制御装置の構成を示す図である。図８において、７Ａ、７Ｂ、７Ｃはそれぞれ単位主回路部を表す。制御回路部５からは、単位主回路部毎にそれぞれ単一の信号ケーブル６Ａ、６Ｂ、６Ｃを通してゲート信号が伝送される。本実施形態によれば、複数台の電力変換器を単一の制御回路部で制御する場合でも、電力変換器の制御性能を劣化させることなく、各単位主回路部毎に単一の信号ケーブルでゲート信号を伝送することが可能となる電力変換器の制御装置を実現できる。
【実施例４】
【００３６】
図９は本発明の第４実施形態に係る電力変換器の制御装置の構成を示す図である。
【００３７】
図９において、制御回路部５からは、第１の単位主回路部７Ａに単一の信号ケーブル６Ａを通してゲート信号が伝送される。第１の単位主回路部７Ａには、制御回路部５から伝送されたゲート信号をそのまま符号伝送する機能があり、第２の単位主回路部７Ｂに単一の信号ケーブル６Ｂを通してゲート信号が伝送される。同様に第２の単位主回路部７Ｂには、第１の単位主回路部７Ａから伝送されたゲート信号をそのまま符号伝送する機能があり、第３の単位主回路部７Ｃに単一の信号ケーブル６Ｃを通してゲート信号が伝送される。本例では、第１〜第３の単位主回路部７Ａ〜７Ｃは、それぞれ図６（ｄ）、５（ｆ）のようにゲート信号を復元しインバータを制御する。
【００３８】
本実施形態によれば、複数台の電力変換器を単一の制御回路部で制御する場合でも、電力変換器としての制御性能を劣化させることなく、各単位主回路部毎に単一の信号ケーブルでゲート信号を伝送することが可能となる電力変換器の制御装置を実現できる。
【実施例５】
【００３９】
図１０は本発明の第５実施形態に係る電力変換器の制御装置の一例を示す図である。
【００４０】
図１０において、制御回路部５から符号化されたシリアルゲート信号が出力され、無線送信器１４により無線送信される。無線送信されたゲート信号は、無線受信器１５により無線受信され、ゲート信号としてゲート駆動回路４に入力される。
【００４１】
本実施の形態によれば、信号ケーブルを用いることなく無線通信により、ゲート信号を伝送することが可能な電力変換器の制御装置を実現できる。
【００４２】
以上の説明はこの発明の実施の形態であって、この発明の装置及び方法を限定するものではなく、様々な変形例を容易に実施することができるものである。例えば、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。
【符号の説明】
【００４３】
１Ｕ、１Ｖ、１Ｗ…３相フルブリッジ回路、２…直流電圧源、３…３相負荷、４…ゲート駆動回路、５…制御回路部、６、６Ａ、６Ｂ、６Ｃ、６Ｄ、６Ｅ、６Ｆ、６Ｕ、６Ｖ、６Ｗ…信号ケーブル、７Ａ、７Ｂ、７Ｃ…単位主回路部、８…ゲート信号生成回路、９…符号化回路、１０…符号伝送送信回路、１１…符号伝送受信回路、１２…ゲート信号復元回路、１３…ゲート駆動信号増幅回路、１４…無線送信器、１５…無線受信器。
【特許請求の範囲】
【請求項１】
複数の電力用半導体素子及び前記複数の電力用半導体素子を駆動するゲート駆動回路から構成される主回路部と、前記ゲート駆動回路に入力されるゲート信号を生成する制御回路部とを備えた電力変換器において、
前記制御回路部は、
ゲート信号の生成周期毎にゲート信号を符号化する手段と、
前記制御回路部から前記主回路部へ、前記生成周期毎にクロック信号を伴わせずにゲート信号を符号伝送する手段とを具備し、
前記ゲート駆動回路は、
前記生成周期毎にゲート信号を復元し、復元されたゲート信号を前記複数の電力用半導体素子に供給する手段を具備することを特徴とする電力変換器制御装置。
【請求項２】
電力変換器の交流側の各相毎に分割されて主回路部が構成され、単一の制御回路部から交流側各相の主回路部に単一の信号ケーブルを用いてゲート信号を伝送することを特徴とする請求項１記載の電力変換器制御装置。
【請求項３】
主回路部が複数の単位主回路部から構成され、単一の制御回路部から各単位主回路部に単一の信号ケーブルを用いてゲート信号を伝送することを特徴とする請求項１記載の電力変換器制御装置。
【請求項４】
単一の制御回路部から第１の単位主回路部に単一の信号ケーブルを用いてゲート信号を伝送し、前記第１の単位主回路部から第２の単位主回路部に単一の信号ケーブルを用いてゲート信号を伝送し、以下順次単位主回路部間を単一の信号ケーブルを用いてゲート信号を伝送することを特徴とする請求項３記載の電力変換器制御装置。
【請求項５】
前記制御回路部から符号化されたゲート信号を無線送信する無線送信器と、無線送信されたゲート信号を主回路部で受信する無線受信器とを備えることを特徴とする請求項１乃至４のうち１項記載の電力変換器制御装置。
【請求項１】
複数の電力用半導体素子及び前記複数の電力用半導体素子を駆動するゲート駆動回路から構成される主回路部と、前記ゲート駆動回路に入力されるゲート信号を生成する制御回路部とを備えた電力変換器において、
前記制御回路部は、
ゲート信号の生成周期毎にゲート信号を符号化する手段と、
前記制御回路部から前記主回路部へ、前記生成周期毎にクロック信号を伴わせずにゲート信号を符号伝送する手段とを具備し、
前記ゲート駆動回路は、
前記生成周期毎にゲート信号を復元し、復元されたゲート信号を前記複数の電力用半導体素子に供給する手段を具備することを特徴とする電力変換器制御装置。
【請求項２】
電力変換器の交流側の各相毎に分割されて主回路部が構成され、単一の制御回路部から交流側各相の主回路部に単一の信号ケーブルを用いてゲート信号を伝送することを特徴とする請求項１記載の電力変換器制御装置。
【請求項３】
主回路部が複数の単位主回路部から構成され、単一の制御回路部から各単位主回路部に単一の信号ケーブルを用いてゲート信号を伝送することを特徴とする請求項１記載の電力変換器制御装置。
【請求項４】
単一の制御回路部から第１の単位主回路部に単一の信号ケーブルを用いてゲート信号を伝送し、前記第１の単位主回路部から第２の単位主回路部に単一の信号ケーブルを用いてゲート信号を伝送し、以下順次単位主回路部間を単一の信号ケーブルを用いてゲート信号を伝送することを特徴とする請求項３記載の電力変換器制御装置。
【請求項５】
前記制御回路部から符号化されたゲート信号を無線送信する無線送信器と、無線送信されたゲート信号を主回路部で受信する無線受信器とを備えることを特徴とする請求項１乃至４のうち１項記載の電力変換器制御装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−６０７９３（Ｐ２０１２−６０７９３Ａ）
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願番号】特願２０１０−２０２０９９（Ｐ２０１０−２０２０９９）
【出願日】平成２２年９月９日（２０１０．９．９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願日】平成２２年９月９日（２０１０．９．９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]