説明

電力変換装置

【課題】電力変換装置の各半導体素子の破損を防止する。
【解決手段】制御装置5のゲート接続端子G01と接続点G00間の配線14及びエミッタ接続端子E01と接続点E00間の配線16にコモンモード電流対策部品18を接続するとともに、制御装置5のゲート接続端子G02と接続点G00間の配線15及びエミッタ接続端子E02と接続点E00間の配線17にコモンモード電流対策部品19を接続する。

【発明の詳細な説明】
【技術分野】
【0001】
この発明は、主回路母線に対して複数の半導体素子を並列接続した電力変換装置に関するものである。
【背景技術】
【0002】
図6は従来の電力変換装置の回路構成図を示し、同一の制御装置により並列接続した複数の半導体素子を駆動する回路が示されている。又、図7は図6の電力変換装置の要部の配線構造図である。図において、1,2は電力変換装置の主回路母線、3,4は主回路母線1,2に並列に接続された半導体素子であるIGBT、5はIGBT3,4をそれぞれオン・オフさせるゲート信号を発生する制御装置、C1,C2はIGBT3,4のコレクタ端子、G1,G2はIGBT3,4のゲート端子、E11,E12,E21,E22はIGBT3,4のエミッタ端子、6,7は一端がコレクタ端子C1,C2にそれぞれ接続された配線、8,9は一端がIGBT3,4のエミッタ端子E11、E21にそれぞれ接続された配線、COは主回路母線1と配線6,7との接続点、EOは主回路母線2と配線8,9との接続点、G01は配線10を介してゲート端子G1と接続された制御装置5のゲート接続端子、E01は配線11を介してエミッタ端子E12と接続された制御装置5のエミッタ接続端子、G02は配線12を介してゲート端子G2と接続された制御装置5のゲート接続端子、E02は配線13を介してエミッタ端子E22と接続された制御装置5のエミッタ接続端子であり、ゲート接続端子G01,G02は制御装置5内において配線14,15を介して接続点G00に接続され、エミッタ接続端子E01,E02は制御装置5内において配線16,17を介して接続点E00と接続される。
【0003】
上記構成において、配線11,13が制御装置5内において配線16,17を介して接続点G00で接続されているので、エミッタ端子E12とE22が短絡され、IGBT3よりIGBT4が先にターンオフすると、エミッタ端子E21と接続点EOとの間、即ち配線9のインピーダンスによりエミッタ端子E12から接続点E00を介してエミッタ端子E22に電流が流れ、IGBT3,4を破損する。即ち、図6のエミッタ端子E12からエミッタ端子E22に破線に示すように電流i1が流れると、この電流i1は接続点CO,EO間に流れる主回路電流とほぼ同じ大きさの電流となる。しかしながら、エミッタ端子E12〜E22間の配線11,13は本来ゲート信号用の電流が流れることを想定して設計されており、細くて電流容量が少ない線材が使用されている。このため、エミッタ端子E12〜E22間に主回路電流と同等の電流が流れると、発熱により溶断するおそれがあった。
【0004】
なお、この出願の発明に関連する先行技術文献情報としては、次のものがある。
【特許文献1】特開平9−261948号公報
【特許文献2】特開2000−91897号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
上記したように、エミッタ端子E12〜E22間に電流が流れると、配線が溶断し、IGBT3,4を破損するおそれがあった。
【0006】
この発明は上記のような課題を解決するために成されたものであり、複数の半導体素子を主回路母線に並列接続し、この各半導体素子を1つの制御装置により制御する場合に、各半導体素子の破損を防止することができる電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【0007】
この発明の請求項1に係る電力変換装置は、主回路母線に並列接続された複数の半導体素子の各ゲート端子に制御装置のゲート接続端子をそれぞれ接続するとともに、各半導体素子のエミッタ端子に制御装置のエミッタ接続端子をそれぞれ接続し、かつ制御装置の各ゲート接続端子間及び各エミッタ接続端子間を制御装置内の接続点においてそれぞれ接続し、制御装置からのゲート信号により各半導体素子をオンオフ制御させる電力変換装置において、制御装置の一方のゲート接続端子とその接続点間の配線及び一方のエミッタ接続端子とその接続点間の配線にコモンモード電流対策部品を接続するとともに、制御装置の他方のゲート接続端子とその接続点間の配線及び他方のエミッタ接続端子とその接続点間の配線にコモンモード電流対策部品を接続したものである。
【0008】
請求項2に係る電力変換装置は、主回路母線に並列接続された複数の半導体素子の各ゲート端子に制御装置のゲート接続端子をそれぞれ接続するとともに、各半導体素子のエミッタ端子に制御装置のエミッタ接続端子をそれぞれ接続し、かつ制御装置の各ゲート接続端子間及び各エミッタ接続端子間を制御装置内の接続点においてそれぞれ接続し、制御装置からのゲート信号により各半導体素子をオンオフ制御させる電力変換装置において、一方の半導体素子のゲート端子と制御装置の一方のゲート接続端子とを接続する配線及び一方の半導体素子のエミッタ端子と制御装置の一方のエミッタ接続端子とを接続する配線にコモンモード電流対策部品を接続するとともに、他方の半導体素子のゲート端子と制御装置の他方のゲート接続端子とを接続する配線及び他方の半導体素子のミッタ端子と制御装置の他方のエミッタ接続端子とを接続する配線にコモンモード電流対策部品を接続したものである。
【0009】
請求項3に係る電力変換装置は、主回路母線に並列接続された複数の半導体素子の各ゲート端子に制御装置のゲート接続端子をそれぞれ接続するとともに、各半導体素子のエミッタ端子に制御装置のエミッタ接続端子をそれぞれ接続し、かつ制御装置の各ゲート接続端子間及び各エミッタ接続端子間を制御装置内の接続点においてそれぞれ接続し、制御装置からのゲート信号により各半導体素子をオンオフ制御させる電力変換装置において、各半導体素子のエミッタ端子間にコンデンサを接続したものである。
【0010】
請求項4に係る電力変換装置は、主回路母線に並列接続された複数の半導体素子の各ゲート端子に制御装置のゲート接続端子をそれぞれ接続するとともに、各半導体素子のエミッタ端子に制御装置のエミッタ接続端子をそれぞれ接続し、かつ制御装置の各ゲート接続端子間及び各エミッタ接続端子間を制御装置内の接続点においてそれぞれ接続し、制御装置からのゲート信号により各半導体素子をオンオフ制御させる電力変換装置において、各半導体素子のエミッタ端子と主回路母線間の配線を短くしたものである。
【0011】
請求項5に係る電力変換装置は、主回路母線に並列接続された複数の半導体素子の各ゲート端子に制御装置のゲート接続端子をそれぞれ接続するとともに、各半導体素子のエミッタ端子に制御装置のエミッタ接続端子をそれぞれ接続し、かつ制御装置の各ゲート接続端子間及び各エミッタ接続端子間を制御装置内の接続点においてそれぞれ接続し、制御装置からのゲート信号により各半導体素子をオンオフ制御させる電力変換装置において、各半導体素子のエミッタ端子と主回路母線間の配線を短くするとともに、各半導体素子のコレクタ端子と主回路母線間の配線を短くしたものである。
【発明の効果】
【0012】
以上のようにこの発明の請求項1によれば、制御装置の一方のゲート接続端子とその接続点間の配線及び一方のエミッタ接続端子とその接続点間の配線にコモンモード電流対策部品を接続するとともに、制御装置の他方のゲート接続端子とその接続点間の配線及び他方のエミッタ接続端子とその接続点間の配線にコモンモード電流対策部品を接続しており、コモンモード電流対策部品を接続したことにより、エミッタ接続端子の接続点を通って流れ、半導体素子の破損原因となる電流が抑制され、半導体素子の破損を回避することができる。
【0013】
又、請求項2によれば、一方の半導体素子のゲート端子と制御装置の一方のゲート接続端子とを接続する配線及び一方の半導体素子のエミッタ端子と制御装置の一方のエミッタ接続端子とを接続する配線にコモンモード電流対策部品を接続するとともに、他方の半導体素子のゲート端子と制御装置の他方のゲート接続端子とを接続する配線及び他方の半導体素子のエミッタ端子と制御装置の他方のエミッタ接続端子とを接続する配線にコモンモード電流対策部品を接続しており、コモンモード電流対策部品を接続したことにより、エミッタ接続端子の接続点を通って流れ、半導体素子の破損原因となる電流が抑制され、半導体素子の破損を回避することができる。
【0014】
請求項3によれば、各半導体素子のエミッタ端子間にコンデンサを接続しており、エミッタ接続端子の接続点を通ってエミッタ端子間に流れる電流はコンデンサに吸収されて抑制され、半導体素子の破損を回避することができる。
【0015】
請求項4によれば、各半導体素子のエミッタ端子と主回路母線間の配線を短くしたので、該配線のインピーダンスが抑制され、制御装置のエミッタ接続端子の接続点を介して流れる電流も抑制され、半導体素子の破損を回避することができる。
【0016】
請求項5によれば、各半導体素子のエミッタ端子と主回路母線間の配線を短くするとともに、各半導体素子のコレクタ端子と主回路母線間の配線を短くしたので、各半導体素子のエミッタ端子と主回路母線間の配線のインピーダンスが抑制され、制御装置のエミッタ接続端子の接続点を介して流れる電流も抑制され、半導体素子の破損を回避することができる。
【発明を実施するための最良の形態】
【0017】
実施最良形態1
以下、この発明を実施するための最良の形態を図面とともに説明する。図1はこの発明の実施最良形態1による電力変換装置の回路構成図を示し、主回路母線1,2に並列接続されたIGBT3,4の各ゲート端子G1,G2に制御装置5のゲート接続端子G01、G02をそれぞれ接続するとともに、各IGBT3,4のエミッタ端子E12,E22に制御装置5のエミッタ接続端子E01,E02をそれぞれ接続し、制御装置5の各ゲート接続端子G01、G02間及び各エミッタ接続端子E01,E02間を制御装置5内の接続点G00,E00でそれぞれ接続し、制御装置5からのゲート信号により各IGBT3,4をオンオフ制御させている。
【0018】
そして、制御装置5のゲート接続端子G01と接続点G00間の配線14及びエミッタ接続端子E01と接続点E00間の配線16にコモンモード電流対策部品18を接続するとともに、制御装置5のゲート接続端子G02と接続点G00間の配線15及びエミッタ接続端子E02と接続点E00間の配線17にコモンモード電流対策部品19接続する。
【0019】
上記構成において、コモンモード電流対策部品18,19は複数の配線14と16及び15と17が存在する場合、この配線に通流する電流の総和が零になるように各配線の電流を抑制する。IGBT3,4の破損原因となる電流i1は接続点E00を介した配線16,17のみに通流するので、接続点G00を介した配線14,15と接続点E00を介した配線16,17にコモンモード電流対策部品18,19を接続すると、接続点E00を介して流れる電流i1が抑制され、IGBT3,4の破損を回避することができる。
【0020】
実施最良形態2
図2はこの発明の実施最良形態2による電力変換装置の回路構成図を示し、基本的構成は実施最良形態1と同様である。そして、IGBT3のゲート端子G1と制御装置5のゲート接続端子G01とを接続する配線10及びIGBT3のエミッタ端子E12と制御装置5のエミッタ接続端子E01とを接続する配線11にコモンモード電流対策部品20を接続するとともに、IGBT4のゲート端子G2と制御装置5のゲート接続端子G02とを接続する配線12及びIGBT4のエミッタ端子E22と制御装置5のエミッタ接続端子E02とを接続する配線13にコモンモード電流対策部品21を接続する。
【0021】
上記構成において、 IGBT3,4の破損原因となる電流i1は接続点E00を介した配線11,13のみに通流するので、接続点G00を介した配線10,12と接続点E00を介した配線11,13にコモンモード電流対策部品20,21を接続すると、接続点E00を介して流れる電流i1が抑制され、IGBT3,4の破損を回避することができる。
【0022】
実施最良形態3
図3は実施最良形態3による電力変換装置の回路構成図を示し、基本的構成は実施最良形態1と同様である。そして、IGBT3,4のエミッタ端子E11,E21間にコンデンサCPを接続する。
【0023】
上記構成において、接続点E00を介して配線11,13に流れる電流i1はコンデンサCPに吸収され、IGBT3,4の破損を回避することができる。
【0024】
実施最良形態4
図4は実施最良形態4による電力変換装置の要部の配線構造図を示し、基本的構成は実施最良形態1と同様である。そして、IGBT3のエミッタ端子E11と接続点EOとを接続する配線8及びIGBT4のエミッタ端子E21と接続点EOとを接続する配線9を短くしたものである。
【0025】
実施最良形態4においては、上記したように、配線8,9を短くしたので、配線8,9のインピーダンスが抑制され、接続点E00を介して流れる電流i1が抑制され、IGBT3,4の破損を回避することができる。
【0026】
実施最良形態5
図5は実施最良形態5による電力変換装置の要部の配線構造図を示し、基本的構成は実施最良形態1と同様である。そして、IGBT3のエミッタ端子E11と接続点EOとを接続する配線8及びIGBT3のコレクタ端子C1と接続点COとを接続する配線6を短くするとともに、IGBT4のエミッタ端子E21と接続点EOとを接続する配線9及びIGBT4のコレクタ端子C2と接続点COとを接続する配線7を短くした。
【0027】
実施最良形態5においては、配線8,6,9,7を短くしたので、配線8,9のインピーダンスが抑制され、接続点E00を介して流れる電流i1が抑制され、IGBT3,4の破損を回避することができる。
【図面の簡単な説明】
【0028】
【図1】この発明の実施最良形態1による電力変換装置の回路構成図である。
【図2】実施最良形態2による電力変換装置の回路構成図である。
【図3】実施最良形態3による電力変換装置の回路構成図である。
【図4】実施最良形態4による電力変換装置の要部の配線構造図である。
【図5】実施最良形態5による電力変換装置の要部の配線構造図である。
【図6】従来の電力変換装置の回路構成図である。
【図7】従来の電力変換装置の要部の配線構造図である。
【符号の説明】
【0029】
1,2…主回路母線
3,4…IGBT
5…制御装置
6〜17…配線
18〜21…コモンモード電流対策部品
P…コンデンサ
CO,EO,G00,E00…接続点

【特許請求の範囲】
【請求項1】
主回路母線に並列接続された複数の半導体素子の各ゲート端子に制御装置のゲート接続端子をそれぞれ接続するとともに、各半導体素子のエミッタ端子に制御装置のエミッタ接続端子をそれぞれ接続し、かつ制御装置の各ゲート接続端子間及び各エミッタ接続端子間を制御装置内の接続点においてそれぞれ接続し、制御装置からのゲート信号により各半導体素子をオンオフ制御させる電力変換装置において、制御装置の一方のゲート接続端子とその接続点間の配線及び一方のエミッタ接続端子とその接続点間の配線にコモンモード電流対策部品を接続するとともに、制御装置の他方のゲート接続端子とその接続点間の配線及び他方のエミッタ接続端子とその接続点間の配線にコモンモード電流対策部品を接続したことを特徴とする電力変換装置。
【請求項2】
主回路母線に並列接続された複数の半導体素子の各ゲート端子に制御装置のゲート接続端子をそれぞれ接続するとともに、各半導体素子のエミッタ端子に制御装置のエミッタ接続端子をそれぞれ接続し、かつ制御装置の各ゲート接続端子間及び各エミッタ接続端子間を制御装置内の接続点においてそれぞれ接続し、制御装置からのゲート信号により各半導体素子をオンオフ制御させる電力変換装置において、一方の半導体素子のゲート端子と制御装置の一方のゲート接続端子とを接続する配線及び一方の半導体素子のエミッタ端子と制御装置の一方のエミッタ接続端子とを接続する配線にコモンモード電流対策部品を接続するとともに、他方の半導体素子のゲート端子と制御装置の他方のゲート接続端子とを接続する配線及び他方の半導体素子のミッタ端子と制御装置の他方のエミッタ接続端子とを接続する配線にコモンモード電流対策部品を接続したことを特徴とする電力変換装置。
【請求項3】
主回路母線に並列接続された複数の半導体素子の各ゲート端子に制御装置のゲート接続端子をそれぞれ接続するとともに、各半導体素子のエミッタ端子に制御装置のエミッタ接続端子をそれぞれ接続し、かつ制御装置の各ゲート接続端子間及び各エミッタ接続端子間を制御装置内の接続点においてそれぞれ接続し、制御装置からのゲート信号により各半導体素子をオンオフ制御させる電力変換装置において、各半導体素子のエミッタ端子間にコンデンサを接続したことを特徴とする電力変換装置。
【請求項4】
主回路母線に並列接続された複数の半導体素子の各ゲート端子に制御装置のゲート接続端子をそれぞれ接続するとともに、各半導体素子のエミッタ端子に制御装置のエミッタ接続端子をそれぞれ接続し、かつ制御装置の各ゲート接続端子間及び各エミッタ接続端子間を制御装置内の接続点においてそれぞれ接続し、制御装置からのゲート信号により各半導体素子をオンオフ制御させる電力変換装置において、各半導体素子のエミッタ端子と主回路母線間の配線を短くしたことを特徴とする電力変換装置。
【請求項5】
主回路母線に並列接続された複数の半導体素子の各ゲート端子に制御装置のゲート接続端子をそれぞれ接続するとともに、各半導体素子のエミッタ端子に制御装置のエミッタ接続端子をそれぞれ接続し、かつ制御装置の各ゲート接続端子間及び各エミッタ接続端子間を制御装置内の接続点においてそれぞれ接続し、制御装置からのゲート信号により各半導体素子をオンオフ制御させる電力変換装置において、各半導体素子のエミッタ端子と主回路母線間の配線を短くするとともに、
各半導体素子のコレクタ端子と主回路母線間の配線を短くしたことを特徴とする電力変換装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate