電圧出力ドライバーおよび圧電ポンプ
【課題】圧電素子の駆動信号を効果的に得る。
【解決手段】駆動波形発生手段であるD/Aコンバータ30は、外部から供給される制御電源電圧であって、その電圧が圧電素子の駆動状態を示す制御電源電圧VCCを電源として圧電素子の駆動波形を発生する。そして、この駆動波形を増幅することで、駆動信号を得る。従って、制御電源電圧に応じた振幅を有する、圧電素子を駆動する駆動信号を得ることができる。
【解決手段】駆動波形発生手段であるD/Aコンバータ30は、外部から供給される制御電源電圧であって、その電圧が圧電素子の駆動状態を示す制御電源電圧VCCを電源として圧電素子の駆動波形を発生する。そして、この駆動波形を増幅することで、駆動信号を得る。従って、制御電源電圧に応じた振幅を有する、圧電素子を駆動する駆動信号を得ることができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、負荷へ駆動信号を出力する電圧出力ドライバーおよびこれを用いた圧電ポンプに関する。
【背景技術】
【0002】
従来より、圧電素子を利用したダイヤフラムポンプが提案されている。このポンプは、圧電ポンプと呼ばれ、圧電素子への電圧印加の方向を順次変更することで、圧電素子を往復動作させてダイヤフラムを往復動作させて駆動される。
【0003】
このような圧電ポンプでは、圧電素子に対する駆動信号を出力する駆動回路が必要であり、ポンプ流量を制御するためには、印加電圧や周期を制御する必要がある。モータの駆動制御には、インバータを用いた駆動電流制御などがあるが、小型のモータの簡易な駆動制御では、印加電圧を制御する駆動電流の振幅制御も広く行われている。
【0004】
【特許文献1】特開平6−109068号公報
【特許文献2】特開平8−205563号公報
【特許文献3】特開2000−60847号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
ここで、このような電圧出力ドライバーは、半導体集積回路で構成することが好適であるが、半導体集積回路において圧電素子を駆動する電圧出力を得た場合に、この出力における異常対策を講じる必要がある。
【課題を解決するための手段】
【0006】
本発明は、負荷を駆動する電圧出力ドライバーであって、信号電源に基づいて、前記負荷の駆動制御信号に応じて決定された電圧の駆動電源を発生する電源回路と、前記信号電源を電源として、前記駆動制御信号に応じた振幅を有する負荷の駆動波形を発生する駆動波形発生手段と、前記駆動電源を電源として、前記駆動波形を増幅し、前記駆動制御信号に応じた振幅であって、負荷を駆動する駆動信号を得る増幅回路と、を有し、前記増幅回路は、前記駆動波形と、前記駆動信号に応じて得られた帰還信号と比較し、両者を一致させるように動作するオペアンプを有し、前記帰還信号が前記駆動波形を中心とした所定の範囲内から外れたことにより異常検出を行うことを特徴とする。
【0007】
また、前記駆動波形発生手段は、前記制御電源電圧を電源とするデジタルアナログコンバータを含み、時間的に変化するデジタル値から前記駆動波形を出力することが好適である。
【0008】
また、本発明は、上述した電圧出力ドライバーとこの電圧出力ドライバーの出力である駆動信号より駆動される負荷を含み、前記負荷は圧電素子であり、この圧電素子を用いたダイヤフラムを往復動させて駆動されることを特徴とする圧電ポンプに関する。
【発明の効果】
【0009】
本発明によれば、駆動電源電圧が変化しても、好適な異常検出が行える。
【発明を実施するための最良の形態】
【0010】
以下、本発明の実施形態について、図面に基づいて説明する。
【0011】
「圧電ポンプの構成」
圧電素子を利用したダイヤフラムポンプ(圧電ポンプ)の構成について、図1を用いて説明する。ポンプケーシング10内には、周囲がポンプケーシング10内壁に固定され、中央側が上下動するダイヤフラム12が配置され、このダイヤフラム12の一方側にポンプ室14が形成される。ポンプ室14には、流入通路16に接続される流入口18と、流出通路20に接続される流出口22が設けられ、流入通路16と流入口18の間には流入側の逆止弁24,流出通路20と流出口22の間には流出側の逆止弁26が設けられている。
【0012】
ここで、ダイヤフラム12は、図2に示すように薄い金属板Mの表裏両面に、両面に電極を有する圧電素子PZ1,PZ2を貼り合わせた構造になっている。そして、圧電素子PZ1の上側の電極と、圧電素子PZ2の下側の電極の間に1つの位相の交流電圧(サイン波状の駆動信号)が印加され、圧電素子PZ1,PZ2に挟まれた真ん中の金属板Mに位相が反対の(180度異なる)交流電圧(位相が反対のサイン波状の駆動信号)が印加される。これによって、2つの圧電素子PZ1,PZ2とも印加電圧が大きいときに大きく反ることになり、図1,2に示すように、ダイヤフラム12が周辺部を支点とし真ん中を最大振幅として上下に振動することになる。
【0013】
流入側の逆止弁24は、ポンプ室14へ流入する方向の流体の流れを許可し、反対の流れを阻止する。一方、流出側の逆止弁26は、ポンプ室14から流出する方向の流体の流れを許可し、反対の流れを阻止する。従って、図1に示すように、ダイヤフラム12の振動に伴うポンプ室14の容積変化に伴い、流入通路16の流体がポンプ室14を介し流出通路20に押し出される。
【0014】
「駆動信号出力回路」
図3には、圧電素子PZへの駆動信号を出力する駆動信号出力回路の構成が示されている。1つの駆動波形(サイン波状の交流波形)であるR側入力信号は、バッファアンプBF1の正入力端に入力される。このバッファアンプBF1は、その出力が負入力端に接続されており、R側入力信号がそのままの波形で出力される。バッファアンプBF1の出力はコンパレータ(エラーアンプ)CP1の正入力端に入力される。このコンパレータCP1の負入力端には、帰還信号が入力されており、両信号の誤差信号がコンパレータCP1の出力に得られる。得られた誤差信号は、高電源電圧で駆動される出力アンプAP1に供給され、この出力アンプAP1の出力が出力端T1に供給される。出力端T1には、圧電素子PZの一方側の電極が接続されているとともに、分圧抵抗R1,R2を介しグランドに接続されている。分圧抵抗R1,R2の中点は、端子T2を介し、コンパレータCP1の負入力端に接続され、出力電圧が分圧された電圧がコンパレータCP1に負帰還される。
【0015】
従って、コンパレータCP1は、その出力が、帰還信号である分圧抵抗R1,R2の中点電圧がR側入力信号に一致するように動作し、従って出力端T1からの駆動信号ROUTがR側入力信号に応じたものになる。
【0016】
また、F側入力信号は、R側入力信号と位相が180度異なる信号(相補的な信号)であり、F側入力信号は、バッファアンプBF2、コンパレータCP2、出力アンプAP2を介し、F側入力信号に対応した高電圧の駆動信号となり、出力端T3に供給される。出力端T3は、圧電素子PZの他方側の電極が接続されているとともに、分圧抵抗R3,R4を介しグランドに接続されており、分圧抵抗R3,R4の中点電圧がコンパレータCP2に負帰還されている。従って、出力端T3からの出力である駆動信号FOUTが出力端T1からの駆動信号ROUTと反対の極性の信号となり、圧電素子PZの両面の電極に位相が180度異なる一対の駆動信号ROUT,FOUTが印加されることになる。この圧電素子PZが上述の圧電ポンプのダイヤフラム12を構成しており、ダイヤフラム12が往復移動することになる。なお、上述の圧電ポンプは、2つの圧電素子PZ1,PZ2を有しているが、圧電素子PZがそのうちの1つに該当していても良いし、ダイヤフラム12を1つの圧電素子PZで構成してもよい。
【0017】
次に、駆動電源制御信号は、コンパレータCP3の正入力端に入力される。コンパレータCP3の負入力端には帰還信号が入力されている。コンパレータCP3の出力は、コンパレータCP4の負入力端に入力される。このコンパレータCP4の正入力端には、予め設定された三角波が供給されている。従って、このコンパレータCP4の出力には、コンパレータCP3の出力の電圧に応じたデューティー比のPWM信号が得られる。すなわち、駆動電源制御信号がフィードバック信号に比べて高ければ、コンパレータCP3の出力電圧が高くなり、デューティー比(Hレベルの期間)が少ないPWM信号がコンパレータCP4から出力される。なお、駆動電源制御信号は、後述するように、圧電素子PZの駆動を制御するための制御電源電圧VCCに基づいて発生される。
【0018】
コンパレータCP4の出力は、pチャネルトランジスタQ1と、nチャネルトランジスタQ2のゲートに供給される。このトランジスタQ1は、ソースが端子T5に接続され、ドレインがトランジスタQ2のドレインに接続されており、トランジスタQ2のソースはグランドに接続されている。そして、トランジスタQ1,Q2のドレイン同士の接続点は、端子T6に接続されている。
【0019】
端子T5には、外付けのコイルLvsを介し、外付けのダイオードD1のアノードに接続され、このダイオードD1のカソードは外付けコンデンサC1を介しグランドに接続されている。また、端子T6には、nチャネルトランジスタQ3のゲートが接続され、このトランジスタQ3のドレインがコイルLvsとダイオードD1の接続点に接続され、ソースがグランドに接続されている。
【0020】
従って、コンパレータCP4からの出力であるPWM信号がHレベルであると、トランジスタQ2がオンし端子T6がLレベルとなりトランジスタQ3はオフ、PWM信号がLレベルであると、トランジスタQ2がオフし端子T6がHレベルとなりトランジスタQ3はオンする。このトランジスタQ3がオンすることで、コイルLvsにエネルギーが蓄積され、トランジスタQ3がオフすることで、コイルLvsに蓄積されたエネルギーに応じてコンデンサC1に充電される。従って、コンパレータCP4からの出力におけるLレベルの期間が長いほど、コンデンサC1への充電量が大きくなり、コンデンサC1からの出力である駆動電源電圧が高くなる。なお、ダイオードD1に並列してトランジスタを設けると、そのスイッチングにより駆動電源電圧を下げることが容易になる。
【0021】
コンデンサC1の上側(ダイオードD1のカソードに接続される電極)は、端子T7に接続され、この端子T7が出力アンプAP1,AP2へ駆動電源電圧として供給される。また、コンデンサC1の上側は、外付けの分圧抵抗R5,R6を介しグランドに接続されている。分圧抵抗R5,R6の中点は、外付けの抵抗R7、コンデンサC2を介し、端子T8に接続されている。そして、端子T8は、コンパレータCP4の負入力端に接続されている。抵抗R7、コンデンサC2は、ハイパスフィルタを構成しており、これによって駆動電源電圧出力の高周波成分が除去される。さらに、分圧抵抗R5,R6の中点は端子T9に接続されており、この端子T9がコンパレータCP3の負入力端に接続されている。従って、駆動電源電圧を分圧抵抗R5,R6で分圧した電圧が駆動電源制御信号と比較されるフィードバック信号(帰還信号)となり、帰還信号の電圧が駆動電源制御信号の電圧に一致するように、駆動電源電圧が制御される。
【0022】
このようにして、駆動電源制御信号によって、駆動電源電圧を任意に制御することが可能になる。これによって、端子T1、T3からの出力である、駆動信号ROUT,FOUTの振幅が制御される。なお、後述するように、駆動電源制御信号は、電源電圧VCCとして本ドライバーに外部から供給される。
【0023】
図4には、駆動信号ROUT,FOUTの状態が示してある。駆動電源電圧出力を下げることによって、ROUT,FOUTの振幅が小さくなる。これによって、圧電素子PZの動きが制御され、圧電ポンプのダイヤフラムの振幅が制御されてポンプの吐出量を制御することができる。
【0024】
「出力アンプAPの構成」
図5、図6には、出力アンプAPの構成例が示されている。ICOMからは定電流が供給され、これがnチャネルトランジスタQ11のドレインおよびゲートに供給される。トランジスタQ11のソースはグランド(PGND)に接続されている。トランジスタQ11のゲートには、ソースがグランド(PGND)に接続されたnチャネルトランジスタQ12,Q13,Q14のゲートが共通接続されている。従って、トランジスタQ11に対し、トランジスタQ12,Q13,Q14がカレントミラーを構成し、これらトランジスタQ11〜Q14に同一の定電流が流れる。
【0025】
トランジスタQ12のドレインには、pチャネルトランジスタQ15のドレインが接続されており、このトランジスタQ15のソースは駆動電源VSに接続されている。トランジスタQ15はドレイン・ゲートが短絡されており、このゲートには、ソースがVSに接続されたpチャネルトランジスタQ16,Q17のゲートが接続されている。従って、これらトランジスタQ16,Q17にも、トランジスタQ11に流れるのと同じ定電流が流れる。
【0026】
トランジスタQ13のドレインは、2つのドレイン・ゲート間が短絡されたpチャネルトランジスタQ18,Q19を介し、駆動電源VSに接続されており、トランジスタQ13とトランジスタQ18のドレインがpチャネルトランジスタQ20のゲートに接続されている。また、トランジスタQ17のドレインは、2つのドレイン・ゲート間が短絡されたnチャネルトランジスタQ21,Q22を介し、外部のグランドに接続されている端子RFに接続されている。トランジスタQ17とトランジスタQ21の接続点は、nチャネルトランジスタQ23のゲートに接続されている。
【0027】
そして、トランジスタQ20のソースと、トランジスタQ23のドレインは、トランジスタQ16のドレインに共通接続されるとともに、pチャネルトランジスタQ24のゲートに接続されている。また、トランジスタQ20のドレインと、トランジスタQ23のソースは、トランジスタQ14のドレインに共通接続されるとともに、nチャネルトランジスタQ25のゲートに接続されている。また、トランジスタQ20のドレイン、トランジスタQ23のソース、トランジスタQ14のドレイン、nチャネルトランジスタQ25のゲートには、ICTLF端からドライブ電流Idrが供給される。すなわち、このICTLF端がコンパレータCP1(またはコンパレータCP2)の出力に接続されている。
【0028】
また、トランジスタQ24のソースは駆動電源VSに接続され、ドレインはトランジスタQ25のドレインに接続されるとともに出力端子OUT(T1またはT2)に接続されており、トランジスタQ25のソースは端子RFに接続されている。
【0029】
このような回路において、トランジスタQ20とトランジスタQ23には、トランジスタQ16に流れる定電流を分割した電流が流れる。また、トランジスタQ19,Q18には、トランジスタQ13に流れる定電流が流れ、トランジスタQ21,Q22には、トランジスタQ17に流れる電流が流れる。従って、通常は、トランジスタQ20,Q23に流れる電流は等しい。
【0030】
ドライブ電流IdrがトランジスタQ25のゲートに向けて流れる電流Idr+であるとこれによって、図5に示すように、トランジスタQ25がオンし、出力端OUTから電流を引き抜く方向の電流が流れ、出力端OUTはLレベル側に動く。このとき、トランジスタQ20およびトランジスタQ23に流れる電流の和はトランジスタQ14に流れる定電流に等しいため、トランジスタQ24はオフしている。
【0031】
一方、ドライブ電流IdrがトランジスタQ25のゲートから引き抜く方向に流れる電流Idr-であると、これによって、図6に示すように、トランジスタQ23のドレイン電流が大きくなり、トランジスタQ24がオンし、出力端OUTから電流を吐き出す方向の電流が流れ、出力端OUTはHレベル側に動く。
【0032】
このようにして、ICTLFに流れる電流に応じて、出力トランジスタQ24,Q25が制御されて、出力端OUTからの出力が制御される。この出力アンプAPは、駆動電源VSからの電力によって出力を得る高耐圧出力部として機能する。従って、図3における出力アンプAP1,AP2として、図5,6に示されるアンプをそれぞれ用意し、コンパレータCP1,CP2の出力をそれぞれのアンプのICTLFに入力することによって、出力端OUTにおいて、駆動信号ROUT,FOUTをそれぞれ得ることができる。
【0033】
なお、信号系の電源電圧は、例えば、5V程度であり、駆動電源VSは例えば200V程度である。
【0034】
「VCC連動DACの構成」
従来の装置において、ファン駆動制御用にファンの駆動を制御する制御電源電圧である電源電圧VCCを出力できる回路がすでに用意されている場合がある。この場合には、この電源電圧VCCに応じて、圧電素子PZを制御する信号を発生することが好適である。
【0035】
図7には、このような場合に好適な構成が示されている。外部から入力されてくる電圧がポンプの駆動要求に従って適宜変更される電源VCCが入力される端子T11は、抵抗R11,R12の直列接続からなる分圧抵抗を介しグランドに接続されている。分圧抵抗R11とR12の中点は、出力が負入力端に短絡されたバッファアンプBF11の正入力端に入力され、この出力がD/Aコンバータ30の電源VDACとなっている。
【0036】
なお、この例では、リファレンスV1が正入力端に入力され、負入力端に分圧抵抗R11とR12の中点が接続されるとともに、分圧抵抗R11とR12の中点がダイオードD11を介し出力に接続されるコンパレータCP11と、リファレンスV2が正入力端に入力され、負入力端に分圧抵抗R11とR12の中点が接続されるとともに、出力がダイオードD12を介し分圧抵抗R11とR12の中点に接続されるコンパレータCP12と、が設けられている。ダイオードD11は、分圧抵抗R11とR12の中点からコンパレータCP11の出力に向けて流れる電流のみを流し、ダイオードD12は、コンパレータCP11の出力から分圧抵抗R11とR12の中点に向けて流れる電流のみを流す。従って、分圧抵抗R11とR12の中点電圧は、リファレンス電圧V1,V2でクリップされることになる。従って、電源VDACは、電源電圧VCCの変化に伴い、図8に示すように変化することになる。すなわち、電源VDACは、電源電圧VCCが0〜V2(R11+R12)/R12の間はV2、V2(R11+R12)/R12〜V1(R11+R12)/R12の間はV2→V1に直線的に変化し、V1(R11+R12)/R12以上ではV1に固定される。
【0037】
図9には、D/Aコンバータ30の構成が示されている。電源VDACとグランドの間には、入力デジタル信号のビット数に応じた抵抗が直列接続されている。そして、各抵抗間の接続点には2つのスイッチがそれぞれ対応して設けられており、一方側のR側スイッチ群SWrの抵抗側でない端部が共通接続してR側信号の出力、他側のF側スイッチ群SWfの抵抗側でない端部が共通接続してF側信号の出力になっている。
【0038】
また、R側、F側スイッチ群を制御するためにカウンタ回路32が設けられている。このカウンタ32は、所定のクロックをアップカウント、ダウンカウントを繰り返す。例えば、512段階のカウント値を0→511→0→511というように順次繰り返し出力する。そして、これらカウンタの出力がR側スイッチ群SWrとF側スイッチ群SWfとで、ちょうど反対の出力が出るように対応付けられている。すなわち、カウンタ32の出力が0のときにR側スイッチ群SWrの出力が0であれば、F側スイッチ群SWfの出力が511となるように設定されている。
【0039】
従って、R側信号、F側信号が図示のように、1クロックに対し順次変化する相補的なサインカーブになる。そして、電源VDACが変化することで、R側信号、F側信号の振幅が連動して変化する。従って、電源VCCに応じて振幅が変化するR側信号、F側信号がD/Aコンバータ30の出力に得られる。また、D/Aコンバータ30の最大出力が駆動電源制御信号として出力される。
【0040】
このような図9の出力信号が図3のバッファアンプBF1,BF2、コンパレータCP3に入力される。そして、分圧抵抗R1,R2、R3,R4、R5,R6の比を適切に設定することで、入力されてくるVCCに応じて、圧電ポンプの吐出量を目標値に制御することが可能になる。
【0041】
なお、図9では、D/Aコンバータ30からR側信号、F側信号をそのまま出力することにした。しかし、R側信号、F側信号は上下対称である。従って、半分(180度分)の出力のみをD/Aコンバータ30から出力し、他の半分については、出力を反転することもできる。これによって、D/Aコンバータ30における抵抗列を半分の規模にすることが可能になる。
【0042】
「異常検出の構成」
図10に、出力アンプAP1,AP2の出力部分の構成を示す。出力アンプAP1は、pチャネルの出力トランジスタQ31と、nチャネルのトランジスタQ32を有し、出力アンプAP2は、pチャネルの出力トランジスタQ33と、nチャネルのトランジスタQ34を有する。トランジスタQ31のソースは駆動電源に接続されており、トランジスタQ32のドレインはトランジスタQ31のドレインが接続されている。トランジスタQ33のソースは駆動電源に接続されており、トランジスタQ34のドレインはトランジスタQ33のドレインが接続されている。トランジスタQ32およびトランジスタQ34のソースは、共通接続されて、電流検出抵抗R20を介しグランドに接続されている。
【0043】
また、トランジスタQ31,Q32のドレイン同士の接続点には端子T1が接続され、トランジスタQ33,Q34のドレイン同士の接続点には端子T3が接続されており、端子T1,T3間に圧電素子PZが接続されている。
【0044】
従って、トランジスタQ33,Q32がオンとなると、図示のようにトランジスタQ33、圧電素子PZ、トランジスタQ32を介し、抵抗20に電流が流れ、抵抗20の上側の電圧が検出される。なお、圧電素子PZは、容量として機能するので、上述のようにして流れる駆動電流は交流電流として流れる。
【0045】
また、図においては、圧電素子PZに並列してオンとなっているスイッチを示してある。これは、負荷ショートの状態を示したものである。
【0046】
図11には、駆動状態における圧電素子PZへの駆動信号ROUT,FOUTと、圧電素子PZに流れる駆動電流の波形が示されている。このように、圧電素子PZには、相補的なサイン波が印加され、これと90度位相が異なる駆動電流が流れる。そして、負荷ショートが発生した場合には、両駆動信号ROUT、FOUTが同一電圧となり、駆動電流が急激に上昇する。
【0047】
また、駆動電源電圧が変化すると、駆動信号ROUT,FOUTの振幅が変化し、出力電流(駆動電流)も変化するため、検出抵抗R20における電圧降下から負荷ショートを検出するのは比較的難しい。
【0048】
図12には、図3の構成に、異常検出のための構成を付加した構成を示す。分圧抵抗R1,R2で分圧された駆動信号ROUTを分圧した帰還信号は、コンパレータCP21の負入力端に入力される。このコンパレータCP21の正入力端には、R側信号をオフセット電源OB21で所定電圧だけ高くオフセットされた信号が供給されている。コンパレータCP1は、R側信号とROUTについての帰還信号を同一の電圧にするように動作しており、両者は基本的に同一レベルの信号である。従って、コンパレータCP21は通常時は正入力端の入力信号の方が大きくHレベルを出力している。そして、帰還信号の電圧が所定以上大きくなった場合にCP1がLレベルを出力する。
【0049】
また、駆動信号ROUTを分圧した帰還信号は、コンパレータCP22の正入力端に入力される。このコンパレータCP22の負入力端には、R側信号をオフセット電源OB21で所定電圧だけ低くオフセットされた信号が供給されている。R側信号とROUTについての帰還信号は基本的に同一レベルであり、コンパレータCP22は通常時は正入力端の入力信号の方が大きくHレベルを出力している。そして、帰還信号の電圧が所定以上低くなった場合にCP1がLレベルを出力する。
【0050】
そして、コンパレータCP21,CP22の出力は、ナンドゲートNAND1に入力されるため、このナンドゲートNAND1の出力には、駆動信号ROUTを分圧した帰還信号がR側信号に比べ所定以上高いかまたは所定以上低いか、すなわちR側信号を中心として所定の範囲内にない場合にHレベルとなる。そこで、このナンドゲートNAND1の出力に駆動信号ROUTの異常検出信号が得られる。
【0051】
また、駆動信号FOUTの抵抗R3,R4により分圧されたコンパレータCP2への帰還信号は、オフセット電源OB23,OB24を介し、コンパレータCP23,CP24の正入力端および負入力端にそれぞれ入力され、両コンパレータCP23,CP24において、F側信号を比較される。そして、両コンパレータCP23,CP24の出力がナンドゲートNAND2に入力されるため、ナンドゲートNAND2の出力に駆動信号FOUTの異常検出信号が得られる。
【0052】
なお、図13には駆動信号の上下にオフセットした信号および駆動波形を示す。
【0053】
図14には、圧電素子PZの両電極間がショートした負荷ショートの場合、FOUTの出力端グランドに短絡してしまった地絡および電源に短絡してしまった天絡の場合を示してある。負荷ショートの場合には、駆動信号FOUT,ROUTが同電位になるため、図に示すように駆動信号FOUTが一定値になる。従って、FOUTからの帰還信号がF側信号の上下所定範囲内から外れ、ナンドゲートNAND2からHレベルの異常検出信号が出力される。この場合、ROUTの帰還信号についても同様の異常検出信号が出力される。
【0054】
なお、ナンドゲートNAND1,NAND2に代えて排他的論理和(EXOR)回路を採用することもできる。これは、帰還信号は1つのレベルであり、コンパレータCP21,CP22の両方からHレベルが出力されることおよびコンパレータCP21,CP22の両方からHレベルが出力されることはないからである。
【0055】
一方、駆動信号FOUTの出力端T3が地絡した場合には、駆動信号FOUTの帰還信号はグランドレベルになり、天落した場合には電源レベルになる。この場合もナンドゲートNAND2から異常検出信号が出力される。駆動信号ROUTの出力端T1が地絡または天絡した場合には、ナンドゲートNAND1から異常検出信号が出力される。
【0056】
図15には、コンパレータCP21(またはCP23)の構成が示されている。電源に一端が接続された定電流源CS61の他端は抵抗R61の一端に接続されている。抵抗R61の他端はPNPトランジスタQ61のエミッタに接続され、トランジスタQ61のコレクタはグランドに接続されている。そして、トランジスタQ61のベースには、R側信号が供給されている。
【0057】
抵抗R61の上側(定電流源CS61側)は、NPNトランジスタQ62のベースにそれぞれ接続されている。トランジスタQ62のコレクタは、エミッタが電源に接続されたPNPトランジスタQ63のコレクタに接続されている。また、トランジスタQ62のエミッタは、エミッタがグランドに接続されたNPNトランジスタQ64のコレクタに接続されている。ここで、トランジスタQ64は、そのベースコレクタ間が短絡されるとともにエミッタがグランドに接続され、定電流を流すNPN型のカレントミラー入力側トランジスタ(図示省略)のベースに接続されており、定電流を流す。
【0058】
トランジスタQ63のベースは、エミッタが電源に接続されベースコレクタ間が短絡されたPNPトランジスタQ65のベースに接続され、このトランジスタQ65のコレクタはNPNトランジスタQ66のコレクタに接続されている。また、トランジスタQ66のエミッタは、トランジスタQ62のエミッタはトランジスタQ64のコレクタに接続されている。従って、トランジスタQ63トランジスタQ64は、カレントミラーを構成し同一の電流を流し、トランジスタQ62と、トランジスタQ66とが差動トランジスタとして機能する。
【0059】
トランジスタQ66のベースは、他端が電源に接続された定電流源CS62の一端に接続されるとともに、コレクタがグランドに接続されたPNPトランジスタQ67のエミッタに接続されている。そして、このトランジスタQ67のベースに駆動信号ROUTを分圧した負帰還信号が供給されている。
【0060】
また、トランジスタQ63のコレクタとトランジスタQ62のコレクタの接続点は、エミッタが電源に接続され、ベースコレクタ間が短絡されたPNPトランジスタQ68のコレクタに接続されている。トランジスタQ68のベースはエミッタが電源に接続されたPNPトランジスタQ69のベースに接続されており、このトランジスタQ69のコレクタは、エミッタがグランドに接続されたNPNトランジスタQ70のコレクタに接続されるとともに出力端OUTに接続されている。なお、トランジスタQ70のベースはトランジスタQ64のベースとともにカレントミラー入力側トランジスタのベースに接続されており、定電流を流す。
【0061】
トランジスタQ67は、駆動信号を分圧した負帰還信号に応じて動作し、これによってトランジスタQ66のベース電流が制御され、トランジスタQ66に流れる電流が制御される。
【0062】
一方、トランジスタQ61のベースにはR側信号が供給されており、このR側信号によって電流量が制御される。この電流は、抵抗61を流れ、ここでOB21に対応する電圧降下が発生する。従って、トランジスタQ62のベースには、R側信号のレベルに対し、トランジスタQ61のVBE分の電圧が上昇した信号に抵抗R61における電圧降下分(電圧OB21)が加算された電圧が印加されることになる。
【0063】
トランジスタQ62と、トランジスタQ66は、エミッタが共通接続されており、トランジスタQ63とトランジスタQ65はカレントミラーを構成しているため、帰還信号とF側信号のレベル差に応じた電流がトランジスタQ68に流れ、それがトランジスタQ69を介し、出力端OUTから出力される。なお、トランジスタQ61のVBEは、トランジスタQ67のVBEと相殺される。
【0064】
このように、コンパレータCP21では、駆動信号ROUTの分割信号と、R側信号に一定のオフセットを付加した電圧を比較して、その比較結果に応じて、差が所定値以上であるかを判定することができる。
【0065】
図16には、コンパレータCP22の構成を示してある。このコンパレータCP22は、コンパレータCP21に似た構成を有しているため、対応する部材には同一の番号を付している。
【0066】
トランジスタQ61のベースにR側信号が入力されるが、このトランジスタQ61のエミッタは直接定電流源CS61に接続されており、抵抗R61は省略されている。トランジスタQ61のエミッタと定電流源61の接続点には、NPNトランジスタQ72のベースが接続されている。このトランジスタQ72のコレクタは電源に接続され、エミッタは、抵抗R62、定電流源CS63を介し、グランドに接続されている。そして、抵抗R62と定電流源CS63の接続点がトランジスタQ62のベースに接続されている。
【0067】
さらに、カレントミラーを構成するトランジスタQ65とトランジスタQ63において、トランジスタQ65ではなく、トランジスタQ63のベースコレクタ間が短絡され、トランジスタQ65とトランジスタQ66の両者のコレクタではなく、トランジスタQ63のコレクタとトランジスタQ62の両者のコレクタがトランジスタQ68のベースおよびコレクタに接続されている。
【0068】
従って、R側信号に応じてトランジスタQ61が動作し、これに応じてトランジスタQ71のベース電位が変化して、トランジスタQ72のエミッタ電位が変化して、抵抗R62での電圧降下が変化して、トランジスタQ62のベース電位が変化する。この場合、トランジスタQ72のVBEに抵抗R62の電圧降下分を加算した電圧が図12におけるオフセット電圧OB22に該当する。
【0069】
このようにして、R側信号に対し、抵抗R62の電圧降下分だけ下がった電圧がトランジスタQ62のベースに供給され、これがトランジスタQ66のベースに印加される電圧と比較されて、トランジスタQ68に流れる電流が制御される。
【0070】
これによって、駆動信号ROUTを分圧した帰還信号がR側信号より所定以上低いか否かが判定された信号が出力OUTに得られる。
【0071】
これらの構成は、駆動信号FOUTと、F側信号を比較するコンパレータCP23,CP24においても同一である。
【0072】
さらに、上述の例では、駆動波形である、F側信号、R側信号についてオフセットして、駆動信号FOUT、ROUTと比較した。しかし、比較は相対的なものであり、違う信号をオフセットしてもよい。例えば、帰還信号を上下に所定値オフセットした信号を形成しこれを駆動波形信号(F側信号またはR側信号)を比較してもよい。さらに、一方のコンパレータにおいては、駆動波形信号を一方向にオフセットしたものと帰還信号を比較し、他方のコンパレータにおいては、駆動波形信号と帰還信号を一方向にオフセットしたものと比較してもよい。
【0073】
例えば、コンパレータCP21(CP23)においては、帰還信号をそのまま負入力端に入力し、駆動波形をオフセットしてものを正入力端に入力し、コンパレータCP22(CP24)においては、駆動波形をそのまま負入力端に入力し、帰還信号をオフセットしてものを正入力端に入力することでも、同様の比較が行える。
【0074】
図17には、R側信号を帰還信号をオフセットした電圧を比較するコンパレータCP22(CP24)の構成を示してある。
【0075】
図15の構成と比べ、駆動波形側の入力についてはオフセットがないため、抵抗R61が省略され、トランジスタQ61のエミッタがトランジスタQ52のベースに接続されている。また、トランジスタQ65ではなくトランジスタQ63のベースコレクタ間が短絡され、トランジスタQ65は図16の構成のように短絡されていない。そして、図16の構成と同様にトランジスタQ66のコレクタがトランジスタQ68のコレクタおよびベースに接続されている。
【0076】
この回路では、トランジスタQ67のベースに帰還信号が入力され、この帰還信号のレベルに対し、VBEだけ上昇した電圧が抵抗R63の下側に得られ、それに対し抵抗R63の電圧低下分だけ加算された電圧がトランジスタQ66のベースに印加される。従って、帰還信号に対し、所定電圧(抵抗R63の電圧降下分)だけ上昇された電圧(オフセット電圧OB22)がトランジスタQ66に印加され、これがトランジスタQ62のベース電圧と比較される。
【0077】
この回路によって、行われる駆動波形と帰還信号の比較について図18に示す。このように、コンパレータCP21においては、駆動信号ROUTを分圧した信号とR側信号を上方にオフセットした信号との比較が行われる。通常時は、その差はオフセット電源OB21の電圧が差になる。一方、コンパレータCP22においては、駆動信号ROUTを分圧した信号と、上方にオフセットしたR側信号を下方にオフセットした信号との比較が行われる。通常時は、その差はオフセット電源OB22の電圧が差になる。
【0078】
そして、図19に示すように負荷ショートや、出力端の地絡または天絡などが生じた場合には、コンパレータCP22〜24の少なくともいずれか1つの出力がHレベルとなり異常が検出される。
【図面の簡単な説明】
【0079】
【図1】圧電ポンプの構成を示す図である。
【図2】圧電ポンプのダイヤフラムの構成を示す図である。
【図3】高電圧出力ドライバーの出力部の構成を示す図である。
【図4】駆動信号の波形を示す図である。
【図5】出力アンプの構成を示す図である。
【図6】出力アンプの構成を示す図である。
【図7】電源VDACの出力のための構成を示す図である。
【図8】電源VDACの電源VCCに対する特性を示す図である。
【図9】電源VDACに応じた出力振幅の出力を得るD/Aコンバータの構成を示す図である。
【図10】アンプAP1,AP2の出力部の概略構成を示す図である。
【図11】負荷ショート発生時の駆動信号、出力電流の波形を示す図である。
【図12】異常検出のための構成を付加した高電圧出力ドライバーの出力部の構成を示す図である。
【図13】駆動信号の上下にオフセットした信号および駆動波形を示す図である。
【図14】ショート、地絡、天絡の場合の波形を示す図である。
【図15】コンパレータCP21(CP23)およびオフセット電源の構成を示す図である。
【図16】コンパレータCP22(CP24)およびオフセット電源の構成を示す図である。
【図17】コンパレータCP22(CP24)およびオフセット電源の他の構成を示す図である。
【図18】駆動信号とオフセットしたF側信号の波形を示す図である。
【図19】図17の構成におけるショート、地絡、天絡の場合の波形を示す図である。
【符号の説明】
【0080】
10 ポンプケーシング、12 ダイヤフラム、14 ポンプ室、16 流入通路、18 流入口、20 流出通路、22 流出口、24,26 逆止弁、30 コンバータ、32 カウンタ回路、AP1,AP2 出力アンプ、BF1,BF2,BF11 バッファアンプ、C1,C2 コンデンサ、CP1,CP2,CP3,CP4,CP11,CP12 コンパレータ、D1,D11,D12 ダイオード、Q1〜Q2,Q11〜Q25 トランジスタ、R1〜R7,R11,R12 抵抗。
【技術分野】
【0001】
本発明は、負荷へ駆動信号を出力する電圧出力ドライバーおよびこれを用いた圧電ポンプに関する。
【背景技術】
【0002】
従来より、圧電素子を利用したダイヤフラムポンプが提案されている。このポンプは、圧電ポンプと呼ばれ、圧電素子への電圧印加の方向を順次変更することで、圧電素子を往復動作させてダイヤフラムを往復動作させて駆動される。
【0003】
このような圧電ポンプでは、圧電素子に対する駆動信号を出力する駆動回路が必要であり、ポンプ流量を制御するためには、印加電圧や周期を制御する必要がある。モータの駆動制御には、インバータを用いた駆動電流制御などがあるが、小型のモータの簡易な駆動制御では、印加電圧を制御する駆動電流の振幅制御も広く行われている。
【0004】
【特許文献1】特開平6−109068号公報
【特許文献2】特開平8−205563号公報
【特許文献3】特開2000−60847号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
ここで、このような電圧出力ドライバーは、半導体集積回路で構成することが好適であるが、半導体集積回路において圧電素子を駆動する電圧出力を得た場合に、この出力における異常対策を講じる必要がある。
【課題を解決するための手段】
【0006】
本発明は、負荷を駆動する電圧出力ドライバーであって、信号電源に基づいて、前記負荷の駆動制御信号に応じて決定された電圧の駆動電源を発生する電源回路と、前記信号電源を電源として、前記駆動制御信号に応じた振幅を有する負荷の駆動波形を発生する駆動波形発生手段と、前記駆動電源を電源として、前記駆動波形を増幅し、前記駆動制御信号に応じた振幅であって、負荷を駆動する駆動信号を得る増幅回路と、を有し、前記増幅回路は、前記駆動波形と、前記駆動信号に応じて得られた帰還信号と比較し、両者を一致させるように動作するオペアンプを有し、前記帰還信号が前記駆動波形を中心とした所定の範囲内から外れたことにより異常検出を行うことを特徴とする。
【0007】
また、前記駆動波形発生手段は、前記制御電源電圧を電源とするデジタルアナログコンバータを含み、時間的に変化するデジタル値から前記駆動波形を出力することが好適である。
【0008】
また、本発明は、上述した電圧出力ドライバーとこの電圧出力ドライバーの出力である駆動信号より駆動される負荷を含み、前記負荷は圧電素子であり、この圧電素子を用いたダイヤフラムを往復動させて駆動されることを特徴とする圧電ポンプに関する。
【発明の効果】
【0009】
本発明によれば、駆動電源電圧が変化しても、好適な異常検出が行える。
【発明を実施するための最良の形態】
【0010】
以下、本発明の実施形態について、図面に基づいて説明する。
【0011】
「圧電ポンプの構成」
圧電素子を利用したダイヤフラムポンプ(圧電ポンプ)の構成について、図1を用いて説明する。ポンプケーシング10内には、周囲がポンプケーシング10内壁に固定され、中央側が上下動するダイヤフラム12が配置され、このダイヤフラム12の一方側にポンプ室14が形成される。ポンプ室14には、流入通路16に接続される流入口18と、流出通路20に接続される流出口22が設けられ、流入通路16と流入口18の間には流入側の逆止弁24,流出通路20と流出口22の間には流出側の逆止弁26が設けられている。
【0012】
ここで、ダイヤフラム12は、図2に示すように薄い金属板Mの表裏両面に、両面に電極を有する圧電素子PZ1,PZ2を貼り合わせた構造になっている。そして、圧電素子PZ1の上側の電極と、圧電素子PZ2の下側の電極の間に1つの位相の交流電圧(サイン波状の駆動信号)が印加され、圧電素子PZ1,PZ2に挟まれた真ん中の金属板Mに位相が反対の(180度異なる)交流電圧(位相が反対のサイン波状の駆動信号)が印加される。これによって、2つの圧電素子PZ1,PZ2とも印加電圧が大きいときに大きく反ることになり、図1,2に示すように、ダイヤフラム12が周辺部を支点とし真ん中を最大振幅として上下に振動することになる。
【0013】
流入側の逆止弁24は、ポンプ室14へ流入する方向の流体の流れを許可し、反対の流れを阻止する。一方、流出側の逆止弁26は、ポンプ室14から流出する方向の流体の流れを許可し、反対の流れを阻止する。従って、図1に示すように、ダイヤフラム12の振動に伴うポンプ室14の容積変化に伴い、流入通路16の流体がポンプ室14を介し流出通路20に押し出される。
【0014】
「駆動信号出力回路」
図3には、圧電素子PZへの駆動信号を出力する駆動信号出力回路の構成が示されている。1つの駆動波形(サイン波状の交流波形)であるR側入力信号は、バッファアンプBF1の正入力端に入力される。このバッファアンプBF1は、その出力が負入力端に接続されており、R側入力信号がそのままの波形で出力される。バッファアンプBF1の出力はコンパレータ(エラーアンプ)CP1の正入力端に入力される。このコンパレータCP1の負入力端には、帰還信号が入力されており、両信号の誤差信号がコンパレータCP1の出力に得られる。得られた誤差信号は、高電源電圧で駆動される出力アンプAP1に供給され、この出力アンプAP1の出力が出力端T1に供給される。出力端T1には、圧電素子PZの一方側の電極が接続されているとともに、分圧抵抗R1,R2を介しグランドに接続されている。分圧抵抗R1,R2の中点は、端子T2を介し、コンパレータCP1の負入力端に接続され、出力電圧が分圧された電圧がコンパレータCP1に負帰還される。
【0015】
従って、コンパレータCP1は、その出力が、帰還信号である分圧抵抗R1,R2の中点電圧がR側入力信号に一致するように動作し、従って出力端T1からの駆動信号ROUTがR側入力信号に応じたものになる。
【0016】
また、F側入力信号は、R側入力信号と位相が180度異なる信号(相補的な信号)であり、F側入力信号は、バッファアンプBF2、コンパレータCP2、出力アンプAP2を介し、F側入力信号に対応した高電圧の駆動信号となり、出力端T3に供給される。出力端T3は、圧電素子PZの他方側の電極が接続されているとともに、分圧抵抗R3,R4を介しグランドに接続されており、分圧抵抗R3,R4の中点電圧がコンパレータCP2に負帰還されている。従って、出力端T3からの出力である駆動信号FOUTが出力端T1からの駆動信号ROUTと反対の極性の信号となり、圧電素子PZの両面の電極に位相が180度異なる一対の駆動信号ROUT,FOUTが印加されることになる。この圧電素子PZが上述の圧電ポンプのダイヤフラム12を構成しており、ダイヤフラム12が往復移動することになる。なお、上述の圧電ポンプは、2つの圧電素子PZ1,PZ2を有しているが、圧電素子PZがそのうちの1つに該当していても良いし、ダイヤフラム12を1つの圧電素子PZで構成してもよい。
【0017】
次に、駆動電源制御信号は、コンパレータCP3の正入力端に入力される。コンパレータCP3の負入力端には帰還信号が入力されている。コンパレータCP3の出力は、コンパレータCP4の負入力端に入力される。このコンパレータCP4の正入力端には、予め設定された三角波が供給されている。従って、このコンパレータCP4の出力には、コンパレータCP3の出力の電圧に応じたデューティー比のPWM信号が得られる。すなわち、駆動電源制御信号がフィードバック信号に比べて高ければ、コンパレータCP3の出力電圧が高くなり、デューティー比(Hレベルの期間)が少ないPWM信号がコンパレータCP4から出力される。なお、駆動電源制御信号は、後述するように、圧電素子PZの駆動を制御するための制御電源電圧VCCに基づいて発生される。
【0018】
コンパレータCP4の出力は、pチャネルトランジスタQ1と、nチャネルトランジスタQ2のゲートに供給される。このトランジスタQ1は、ソースが端子T5に接続され、ドレインがトランジスタQ2のドレインに接続されており、トランジスタQ2のソースはグランドに接続されている。そして、トランジスタQ1,Q2のドレイン同士の接続点は、端子T6に接続されている。
【0019】
端子T5には、外付けのコイルLvsを介し、外付けのダイオードD1のアノードに接続され、このダイオードD1のカソードは外付けコンデンサC1を介しグランドに接続されている。また、端子T6には、nチャネルトランジスタQ3のゲートが接続され、このトランジスタQ3のドレインがコイルLvsとダイオードD1の接続点に接続され、ソースがグランドに接続されている。
【0020】
従って、コンパレータCP4からの出力であるPWM信号がHレベルであると、トランジスタQ2がオンし端子T6がLレベルとなりトランジスタQ3はオフ、PWM信号がLレベルであると、トランジスタQ2がオフし端子T6がHレベルとなりトランジスタQ3はオンする。このトランジスタQ3がオンすることで、コイルLvsにエネルギーが蓄積され、トランジスタQ3がオフすることで、コイルLvsに蓄積されたエネルギーに応じてコンデンサC1に充電される。従って、コンパレータCP4からの出力におけるLレベルの期間が長いほど、コンデンサC1への充電量が大きくなり、コンデンサC1からの出力である駆動電源電圧が高くなる。なお、ダイオードD1に並列してトランジスタを設けると、そのスイッチングにより駆動電源電圧を下げることが容易になる。
【0021】
コンデンサC1の上側(ダイオードD1のカソードに接続される電極)は、端子T7に接続され、この端子T7が出力アンプAP1,AP2へ駆動電源電圧として供給される。また、コンデンサC1の上側は、外付けの分圧抵抗R5,R6を介しグランドに接続されている。分圧抵抗R5,R6の中点は、外付けの抵抗R7、コンデンサC2を介し、端子T8に接続されている。そして、端子T8は、コンパレータCP4の負入力端に接続されている。抵抗R7、コンデンサC2は、ハイパスフィルタを構成しており、これによって駆動電源電圧出力の高周波成分が除去される。さらに、分圧抵抗R5,R6の中点は端子T9に接続されており、この端子T9がコンパレータCP3の負入力端に接続されている。従って、駆動電源電圧を分圧抵抗R5,R6で分圧した電圧が駆動電源制御信号と比較されるフィードバック信号(帰還信号)となり、帰還信号の電圧が駆動電源制御信号の電圧に一致するように、駆動電源電圧が制御される。
【0022】
このようにして、駆動電源制御信号によって、駆動電源電圧を任意に制御することが可能になる。これによって、端子T1、T3からの出力である、駆動信号ROUT,FOUTの振幅が制御される。なお、後述するように、駆動電源制御信号は、電源電圧VCCとして本ドライバーに外部から供給される。
【0023】
図4には、駆動信号ROUT,FOUTの状態が示してある。駆動電源電圧出力を下げることによって、ROUT,FOUTの振幅が小さくなる。これによって、圧電素子PZの動きが制御され、圧電ポンプのダイヤフラムの振幅が制御されてポンプの吐出量を制御することができる。
【0024】
「出力アンプAPの構成」
図5、図6には、出力アンプAPの構成例が示されている。ICOMからは定電流が供給され、これがnチャネルトランジスタQ11のドレインおよびゲートに供給される。トランジスタQ11のソースはグランド(PGND)に接続されている。トランジスタQ11のゲートには、ソースがグランド(PGND)に接続されたnチャネルトランジスタQ12,Q13,Q14のゲートが共通接続されている。従って、トランジスタQ11に対し、トランジスタQ12,Q13,Q14がカレントミラーを構成し、これらトランジスタQ11〜Q14に同一の定電流が流れる。
【0025】
トランジスタQ12のドレインには、pチャネルトランジスタQ15のドレインが接続されており、このトランジスタQ15のソースは駆動電源VSに接続されている。トランジスタQ15はドレイン・ゲートが短絡されており、このゲートには、ソースがVSに接続されたpチャネルトランジスタQ16,Q17のゲートが接続されている。従って、これらトランジスタQ16,Q17にも、トランジスタQ11に流れるのと同じ定電流が流れる。
【0026】
トランジスタQ13のドレインは、2つのドレイン・ゲート間が短絡されたpチャネルトランジスタQ18,Q19を介し、駆動電源VSに接続されており、トランジスタQ13とトランジスタQ18のドレインがpチャネルトランジスタQ20のゲートに接続されている。また、トランジスタQ17のドレインは、2つのドレイン・ゲート間が短絡されたnチャネルトランジスタQ21,Q22を介し、外部のグランドに接続されている端子RFに接続されている。トランジスタQ17とトランジスタQ21の接続点は、nチャネルトランジスタQ23のゲートに接続されている。
【0027】
そして、トランジスタQ20のソースと、トランジスタQ23のドレインは、トランジスタQ16のドレインに共通接続されるとともに、pチャネルトランジスタQ24のゲートに接続されている。また、トランジスタQ20のドレインと、トランジスタQ23のソースは、トランジスタQ14のドレインに共通接続されるとともに、nチャネルトランジスタQ25のゲートに接続されている。また、トランジスタQ20のドレイン、トランジスタQ23のソース、トランジスタQ14のドレイン、nチャネルトランジスタQ25のゲートには、ICTLF端からドライブ電流Idrが供給される。すなわち、このICTLF端がコンパレータCP1(またはコンパレータCP2)の出力に接続されている。
【0028】
また、トランジスタQ24のソースは駆動電源VSに接続され、ドレインはトランジスタQ25のドレインに接続されるとともに出力端子OUT(T1またはT2)に接続されており、トランジスタQ25のソースは端子RFに接続されている。
【0029】
このような回路において、トランジスタQ20とトランジスタQ23には、トランジスタQ16に流れる定電流を分割した電流が流れる。また、トランジスタQ19,Q18には、トランジスタQ13に流れる定電流が流れ、トランジスタQ21,Q22には、トランジスタQ17に流れる電流が流れる。従って、通常は、トランジスタQ20,Q23に流れる電流は等しい。
【0030】
ドライブ電流IdrがトランジスタQ25のゲートに向けて流れる電流Idr+であるとこれによって、図5に示すように、トランジスタQ25がオンし、出力端OUTから電流を引き抜く方向の電流が流れ、出力端OUTはLレベル側に動く。このとき、トランジスタQ20およびトランジスタQ23に流れる電流の和はトランジスタQ14に流れる定電流に等しいため、トランジスタQ24はオフしている。
【0031】
一方、ドライブ電流IdrがトランジスタQ25のゲートから引き抜く方向に流れる電流Idr-であると、これによって、図6に示すように、トランジスタQ23のドレイン電流が大きくなり、トランジスタQ24がオンし、出力端OUTから電流を吐き出す方向の電流が流れ、出力端OUTはHレベル側に動く。
【0032】
このようにして、ICTLFに流れる電流に応じて、出力トランジスタQ24,Q25が制御されて、出力端OUTからの出力が制御される。この出力アンプAPは、駆動電源VSからの電力によって出力を得る高耐圧出力部として機能する。従って、図3における出力アンプAP1,AP2として、図5,6に示されるアンプをそれぞれ用意し、コンパレータCP1,CP2の出力をそれぞれのアンプのICTLFに入力することによって、出力端OUTにおいて、駆動信号ROUT,FOUTをそれぞれ得ることができる。
【0033】
なお、信号系の電源電圧は、例えば、5V程度であり、駆動電源VSは例えば200V程度である。
【0034】
「VCC連動DACの構成」
従来の装置において、ファン駆動制御用にファンの駆動を制御する制御電源電圧である電源電圧VCCを出力できる回路がすでに用意されている場合がある。この場合には、この電源電圧VCCに応じて、圧電素子PZを制御する信号を発生することが好適である。
【0035】
図7には、このような場合に好適な構成が示されている。外部から入力されてくる電圧がポンプの駆動要求に従って適宜変更される電源VCCが入力される端子T11は、抵抗R11,R12の直列接続からなる分圧抵抗を介しグランドに接続されている。分圧抵抗R11とR12の中点は、出力が負入力端に短絡されたバッファアンプBF11の正入力端に入力され、この出力がD/Aコンバータ30の電源VDACとなっている。
【0036】
なお、この例では、リファレンスV1が正入力端に入力され、負入力端に分圧抵抗R11とR12の中点が接続されるとともに、分圧抵抗R11とR12の中点がダイオードD11を介し出力に接続されるコンパレータCP11と、リファレンスV2が正入力端に入力され、負入力端に分圧抵抗R11とR12の中点が接続されるとともに、出力がダイオードD12を介し分圧抵抗R11とR12の中点に接続されるコンパレータCP12と、が設けられている。ダイオードD11は、分圧抵抗R11とR12の中点からコンパレータCP11の出力に向けて流れる電流のみを流し、ダイオードD12は、コンパレータCP11の出力から分圧抵抗R11とR12の中点に向けて流れる電流のみを流す。従って、分圧抵抗R11とR12の中点電圧は、リファレンス電圧V1,V2でクリップされることになる。従って、電源VDACは、電源電圧VCCの変化に伴い、図8に示すように変化することになる。すなわち、電源VDACは、電源電圧VCCが0〜V2(R11+R12)/R12の間はV2、V2(R11+R12)/R12〜V1(R11+R12)/R12の間はV2→V1に直線的に変化し、V1(R11+R12)/R12以上ではV1に固定される。
【0037】
図9には、D/Aコンバータ30の構成が示されている。電源VDACとグランドの間には、入力デジタル信号のビット数に応じた抵抗が直列接続されている。そして、各抵抗間の接続点には2つのスイッチがそれぞれ対応して設けられており、一方側のR側スイッチ群SWrの抵抗側でない端部が共通接続してR側信号の出力、他側のF側スイッチ群SWfの抵抗側でない端部が共通接続してF側信号の出力になっている。
【0038】
また、R側、F側スイッチ群を制御するためにカウンタ回路32が設けられている。このカウンタ32は、所定のクロックをアップカウント、ダウンカウントを繰り返す。例えば、512段階のカウント値を0→511→0→511というように順次繰り返し出力する。そして、これらカウンタの出力がR側スイッチ群SWrとF側スイッチ群SWfとで、ちょうど反対の出力が出るように対応付けられている。すなわち、カウンタ32の出力が0のときにR側スイッチ群SWrの出力が0であれば、F側スイッチ群SWfの出力が511となるように設定されている。
【0039】
従って、R側信号、F側信号が図示のように、1クロックに対し順次変化する相補的なサインカーブになる。そして、電源VDACが変化することで、R側信号、F側信号の振幅が連動して変化する。従って、電源VCCに応じて振幅が変化するR側信号、F側信号がD/Aコンバータ30の出力に得られる。また、D/Aコンバータ30の最大出力が駆動電源制御信号として出力される。
【0040】
このような図9の出力信号が図3のバッファアンプBF1,BF2、コンパレータCP3に入力される。そして、分圧抵抗R1,R2、R3,R4、R5,R6の比を適切に設定することで、入力されてくるVCCに応じて、圧電ポンプの吐出量を目標値に制御することが可能になる。
【0041】
なお、図9では、D/Aコンバータ30からR側信号、F側信号をそのまま出力することにした。しかし、R側信号、F側信号は上下対称である。従って、半分(180度分)の出力のみをD/Aコンバータ30から出力し、他の半分については、出力を反転することもできる。これによって、D/Aコンバータ30における抵抗列を半分の規模にすることが可能になる。
【0042】
「異常検出の構成」
図10に、出力アンプAP1,AP2の出力部分の構成を示す。出力アンプAP1は、pチャネルの出力トランジスタQ31と、nチャネルのトランジスタQ32を有し、出力アンプAP2は、pチャネルの出力トランジスタQ33と、nチャネルのトランジスタQ34を有する。トランジスタQ31のソースは駆動電源に接続されており、トランジスタQ32のドレインはトランジスタQ31のドレインが接続されている。トランジスタQ33のソースは駆動電源に接続されており、トランジスタQ34のドレインはトランジスタQ33のドレインが接続されている。トランジスタQ32およびトランジスタQ34のソースは、共通接続されて、電流検出抵抗R20を介しグランドに接続されている。
【0043】
また、トランジスタQ31,Q32のドレイン同士の接続点には端子T1が接続され、トランジスタQ33,Q34のドレイン同士の接続点には端子T3が接続されており、端子T1,T3間に圧電素子PZが接続されている。
【0044】
従って、トランジスタQ33,Q32がオンとなると、図示のようにトランジスタQ33、圧電素子PZ、トランジスタQ32を介し、抵抗20に電流が流れ、抵抗20の上側の電圧が検出される。なお、圧電素子PZは、容量として機能するので、上述のようにして流れる駆動電流は交流電流として流れる。
【0045】
また、図においては、圧電素子PZに並列してオンとなっているスイッチを示してある。これは、負荷ショートの状態を示したものである。
【0046】
図11には、駆動状態における圧電素子PZへの駆動信号ROUT,FOUTと、圧電素子PZに流れる駆動電流の波形が示されている。このように、圧電素子PZには、相補的なサイン波が印加され、これと90度位相が異なる駆動電流が流れる。そして、負荷ショートが発生した場合には、両駆動信号ROUT、FOUTが同一電圧となり、駆動電流が急激に上昇する。
【0047】
また、駆動電源電圧が変化すると、駆動信号ROUT,FOUTの振幅が変化し、出力電流(駆動電流)も変化するため、検出抵抗R20における電圧降下から負荷ショートを検出するのは比較的難しい。
【0048】
図12には、図3の構成に、異常検出のための構成を付加した構成を示す。分圧抵抗R1,R2で分圧された駆動信号ROUTを分圧した帰還信号は、コンパレータCP21の負入力端に入力される。このコンパレータCP21の正入力端には、R側信号をオフセット電源OB21で所定電圧だけ高くオフセットされた信号が供給されている。コンパレータCP1は、R側信号とROUTについての帰還信号を同一の電圧にするように動作しており、両者は基本的に同一レベルの信号である。従って、コンパレータCP21は通常時は正入力端の入力信号の方が大きくHレベルを出力している。そして、帰還信号の電圧が所定以上大きくなった場合にCP1がLレベルを出力する。
【0049】
また、駆動信号ROUTを分圧した帰還信号は、コンパレータCP22の正入力端に入力される。このコンパレータCP22の負入力端には、R側信号をオフセット電源OB21で所定電圧だけ低くオフセットされた信号が供給されている。R側信号とROUTについての帰還信号は基本的に同一レベルであり、コンパレータCP22は通常時は正入力端の入力信号の方が大きくHレベルを出力している。そして、帰還信号の電圧が所定以上低くなった場合にCP1がLレベルを出力する。
【0050】
そして、コンパレータCP21,CP22の出力は、ナンドゲートNAND1に入力されるため、このナンドゲートNAND1の出力には、駆動信号ROUTを分圧した帰還信号がR側信号に比べ所定以上高いかまたは所定以上低いか、すなわちR側信号を中心として所定の範囲内にない場合にHレベルとなる。そこで、このナンドゲートNAND1の出力に駆動信号ROUTの異常検出信号が得られる。
【0051】
また、駆動信号FOUTの抵抗R3,R4により分圧されたコンパレータCP2への帰還信号は、オフセット電源OB23,OB24を介し、コンパレータCP23,CP24の正入力端および負入力端にそれぞれ入力され、両コンパレータCP23,CP24において、F側信号を比較される。そして、両コンパレータCP23,CP24の出力がナンドゲートNAND2に入力されるため、ナンドゲートNAND2の出力に駆動信号FOUTの異常検出信号が得られる。
【0052】
なお、図13には駆動信号の上下にオフセットした信号および駆動波形を示す。
【0053】
図14には、圧電素子PZの両電極間がショートした負荷ショートの場合、FOUTの出力端グランドに短絡してしまった地絡および電源に短絡してしまった天絡の場合を示してある。負荷ショートの場合には、駆動信号FOUT,ROUTが同電位になるため、図に示すように駆動信号FOUTが一定値になる。従って、FOUTからの帰還信号がF側信号の上下所定範囲内から外れ、ナンドゲートNAND2からHレベルの異常検出信号が出力される。この場合、ROUTの帰還信号についても同様の異常検出信号が出力される。
【0054】
なお、ナンドゲートNAND1,NAND2に代えて排他的論理和(EXOR)回路を採用することもできる。これは、帰還信号は1つのレベルであり、コンパレータCP21,CP22の両方からHレベルが出力されることおよびコンパレータCP21,CP22の両方からHレベルが出力されることはないからである。
【0055】
一方、駆動信号FOUTの出力端T3が地絡した場合には、駆動信号FOUTの帰還信号はグランドレベルになり、天落した場合には電源レベルになる。この場合もナンドゲートNAND2から異常検出信号が出力される。駆動信号ROUTの出力端T1が地絡または天絡した場合には、ナンドゲートNAND1から異常検出信号が出力される。
【0056】
図15には、コンパレータCP21(またはCP23)の構成が示されている。電源に一端が接続された定電流源CS61の他端は抵抗R61の一端に接続されている。抵抗R61の他端はPNPトランジスタQ61のエミッタに接続され、トランジスタQ61のコレクタはグランドに接続されている。そして、トランジスタQ61のベースには、R側信号が供給されている。
【0057】
抵抗R61の上側(定電流源CS61側)は、NPNトランジスタQ62のベースにそれぞれ接続されている。トランジスタQ62のコレクタは、エミッタが電源に接続されたPNPトランジスタQ63のコレクタに接続されている。また、トランジスタQ62のエミッタは、エミッタがグランドに接続されたNPNトランジスタQ64のコレクタに接続されている。ここで、トランジスタQ64は、そのベースコレクタ間が短絡されるとともにエミッタがグランドに接続され、定電流を流すNPN型のカレントミラー入力側トランジスタ(図示省略)のベースに接続されており、定電流を流す。
【0058】
トランジスタQ63のベースは、エミッタが電源に接続されベースコレクタ間が短絡されたPNPトランジスタQ65のベースに接続され、このトランジスタQ65のコレクタはNPNトランジスタQ66のコレクタに接続されている。また、トランジスタQ66のエミッタは、トランジスタQ62のエミッタはトランジスタQ64のコレクタに接続されている。従って、トランジスタQ63トランジスタQ64は、カレントミラーを構成し同一の電流を流し、トランジスタQ62と、トランジスタQ66とが差動トランジスタとして機能する。
【0059】
トランジスタQ66のベースは、他端が電源に接続された定電流源CS62の一端に接続されるとともに、コレクタがグランドに接続されたPNPトランジスタQ67のエミッタに接続されている。そして、このトランジスタQ67のベースに駆動信号ROUTを分圧した負帰還信号が供給されている。
【0060】
また、トランジスタQ63のコレクタとトランジスタQ62のコレクタの接続点は、エミッタが電源に接続され、ベースコレクタ間が短絡されたPNPトランジスタQ68のコレクタに接続されている。トランジスタQ68のベースはエミッタが電源に接続されたPNPトランジスタQ69のベースに接続されており、このトランジスタQ69のコレクタは、エミッタがグランドに接続されたNPNトランジスタQ70のコレクタに接続されるとともに出力端OUTに接続されている。なお、トランジスタQ70のベースはトランジスタQ64のベースとともにカレントミラー入力側トランジスタのベースに接続されており、定電流を流す。
【0061】
トランジスタQ67は、駆動信号を分圧した負帰還信号に応じて動作し、これによってトランジスタQ66のベース電流が制御され、トランジスタQ66に流れる電流が制御される。
【0062】
一方、トランジスタQ61のベースにはR側信号が供給されており、このR側信号によって電流量が制御される。この電流は、抵抗61を流れ、ここでOB21に対応する電圧降下が発生する。従って、トランジスタQ62のベースには、R側信号のレベルに対し、トランジスタQ61のVBE分の電圧が上昇した信号に抵抗R61における電圧降下分(電圧OB21)が加算された電圧が印加されることになる。
【0063】
トランジスタQ62と、トランジスタQ66は、エミッタが共通接続されており、トランジスタQ63とトランジスタQ65はカレントミラーを構成しているため、帰還信号とF側信号のレベル差に応じた電流がトランジスタQ68に流れ、それがトランジスタQ69を介し、出力端OUTから出力される。なお、トランジスタQ61のVBEは、トランジスタQ67のVBEと相殺される。
【0064】
このように、コンパレータCP21では、駆動信号ROUTの分割信号と、R側信号に一定のオフセットを付加した電圧を比較して、その比較結果に応じて、差が所定値以上であるかを判定することができる。
【0065】
図16には、コンパレータCP22の構成を示してある。このコンパレータCP22は、コンパレータCP21に似た構成を有しているため、対応する部材には同一の番号を付している。
【0066】
トランジスタQ61のベースにR側信号が入力されるが、このトランジスタQ61のエミッタは直接定電流源CS61に接続されており、抵抗R61は省略されている。トランジスタQ61のエミッタと定電流源61の接続点には、NPNトランジスタQ72のベースが接続されている。このトランジスタQ72のコレクタは電源に接続され、エミッタは、抵抗R62、定電流源CS63を介し、グランドに接続されている。そして、抵抗R62と定電流源CS63の接続点がトランジスタQ62のベースに接続されている。
【0067】
さらに、カレントミラーを構成するトランジスタQ65とトランジスタQ63において、トランジスタQ65ではなく、トランジスタQ63のベースコレクタ間が短絡され、トランジスタQ65とトランジスタQ66の両者のコレクタではなく、トランジスタQ63のコレクタとトランジスタQ62の両者のコレクタがトランジスタQ68のベースおよびコレクタに接続されている。
【0068】
従って、R側信号に応じてトランジスタQ61が動作し、これに応じてトランジスタQ71のベース電位が変化して、トランジスタQ72のエミッタ電位が変化して、抵抗R62での電圧降下が変化して、トランジスタQ62のベース電位が変化する。この場合、トランジスタQ72のVBEに抵抗R62の電圧降下分を加算した電圧が図12におけるオフセット電圧OB22に該当する。
【0069】
このようにして、R側信号に対し、抵抗R62の電圧降下分だけ下がった電圧がトランジスタQ62のベースに供給され、これがトランジスタQ66のベースに印加される電圧と比較されて、トランジスタQ68に流れる電流が制御される。
【0070】
これによって、駆動信号ROUTを分圧した帰還信号がR側信号より所定以上低いか否かが判定された信号が出力OUTに得られる。
【0071】
これらの構成は、駆動信号FOUTと、F側信号を比較するコンパレータCP23,CP24においても同一である。
【0072】
さらに、上述の例では、駆動波形である、F側信号、R側信号についてオフセットして、駆動信号FOUT、ROUTと比較した。しかし、比較は相対的なものであり、違う信号をオフセットしてもよい。例えば、帰還信号を上下に所定値オフセットした信号を形成しこれを駆動波形信号(F側信号またはR側信号)を比較してもよい。さらに、一方のコンパレータにおいては、駆動波形信号を一方向にオフセットしたものと帰還信号を比較し、他方のコンパレータにおいては、駆動波形信号と帰還信号を一方向にオフセットしたものと比較してもよい。
【0073】
例えば、コンパレータCP21(CP23)においては、帰還信号をそのまま負入力端に入力し、駆動波形をオフセットしてものを正入力端に入力し、コンパレータCP22(CP24)においては、駆動波形をそのまま負入力端に入力し、帰還信号をオフセットしてものを正入力端に入力することでも、同様の比較が行える。
【0074】
図17には、R側信号を帰還信号をオフセットした電圧を比較するコンパレータCP22(CP24)の構成を示してある。
【0075】
図15の構成と比べ、駆動波形側の入力についてはオフセットがないため、抵抗R61が省略され、トランジスタQ61のエミッタがトランジスタQ52のベースに接続されている。また、トランジスタQ65ではなくトランジスタQ63のベースコレクタ間が短絡され、トランジスタQ65は図16の構成のように短絡されていない。そして、図16の構成と同様にトランジスタQ66のコレクタがトランジスタQ68のコレクタおよびベースに接続されている。
【0076】
この回路では、トランジスタQ67のベースに帰還信号が入力され、この帰還信号のレベルに対し、VBEだけ上昇した電圧が抵抗R63の下側に得られ、それに対し抵抗R63の電圧低下分だけ加算された電圧がトランジスタQ66のベースに印加される。従って、帰還信号に対し、所定電圧(抵抗R63の電圧降下分)だけ上昇された電圧(オフセット電圧OB22)がトランジスタQ66に印加され、これがトランジスタQ62のベース電圧と比較される。
【0077】
この回路によって、行われる駆動波形と帰還信号の比較について図18に示す。このように、コンパレータCP21においては、駆動信号ROUTを分圧した信号とR側信号を上方にオフセットした信号との比較が行われる。通常時は、その差はオフセット電源OB21の電圧が差になる。一方、コンパレータCP22においては、駆動信号ROUTを分圧した信号と、上方にオフセットしたR側信号を下方にオフセットした信号との比較が行われる。通常時は、その差はオフセット電源OB22の電圧が差になる。
【0078】
そして、図19に示すように負荷ショートや、出力端の地絡または天絡などが生じた場合には、コンパレータCP22〜24の少なくともいずれか1つの出力がHレベルとなり異常が検出される。
【図面の簡単な説明】
【0079】
【図1】圧電ポンプの構成を示す図である。
【図2】圧電ポンプのダイヤフラムの構成を示す図である。
【図3】高電圧出力ドライバーの出力部の構成を示す図である。
【図4】駆動信号の波形を示す図である。
【図5】出力アンプの構成を示す図である。
【図6】出力アンプの構成を示す図である。
【図7】電源VDACの出力のための構成を示す図である。
【図8】電源VDACの電源VCCに対する特性を示す図である。
【図9】電源VDACに応じた出力振幅の出力を得るD/Aコンバータの構成を示す図である。
【図10】アンプAP1,AP2の出力部の概略構成を示す図である。
【図11】負荷ショート発生時の駆動信号、出力電流の波形を示す図である。
【図12】異常検出のための構成を付加した高電圧出力ドライバーの出力部の構成を示す図である。
【図13】駆動信号の上下にオフセットした信号および駆動波形を示す図である。
【図14】ショート、地絡、天絡の場合の波形を示す図である。
【図15】コンパレータCP21(CP23)およびオフセット電源の構成を示す図である。
【図16】コンパレータCP22(CP24)およびオフセット電源の構成を示す図である。
【図17】コンパレータCP22(CP24)およびオフセット電源の他の構成を示す図である。
【図18】駆動信号とオフセットしたF側信号の波形を示す図である。
【図19】図17の構成におけるショート、地絡、天絡の場合の波形を示す図である。
【符号の説明】
【0080】
10 ポンプケーシング、12 ダイヤフラム、14 ポンプ室、16 流入通路、18 流入口、20 流出通路、22 流出口、24,26 逆止弁、30 コンバータ、32 カウンタ回路、AP1,AP2 出力アンプ、BF1,BF2,BF11 バッファアンプ、C1,C2 コンデンサ、CP1,CP2,CP3,CP4,CP11,CP12 コンパレータ、D1,D11,D12 ダイオード、Q1〜Q2,Q11〜Q25 トランジスタ、R1〜R7,R11,R12 抵抗。
【特許請求の範囲】
【請求項1】
負荷を駆動する電圧出力ドライバーであって、
信号電源に基づいて、前記負荷の駆動制御信号に応じて決定された電圧の駆動電源を発生する電源回路と、
前記信号電源を電源として、前記駆動制御信号に応じた振幅を有する負荷の駆動波形を発生する駆動波形発生手段と、
前記駆動電源を電源として、前記駆動波形を増幅し、前記駆動制御信号に応じた振幅であって、負荷を駆動する駆動信号を得る増幅回路と、
を有し、
前記増幅回路は、前記駆動波形と、前記駆動信号に応じて得られた帰還信号と比較し、両者を一致させるように動作するオペアンプを有し、
前記帰還信号が前記駆動波形を中心とした所定の範囲内から外れたことにより異常検出を行うことを特徴とする電圧出力ドライバー。
【請求項2】
請求項1に記載の電圧出力ドライバーにおいて、
前記駆動波形発生手段は、前記制御電源電圧を電源とするデジタルアナログコンバータを含み、時間的に変化するデジタル値から前記駆動波形を出力することを特徴とする電圧出力ドライバー。
【請求項3】
請求項1または2に記載の電圧出力ドライバーとこの電圧出力ドライバーの出力である駆動信号より駆動される負荷を含み、
前記負荷は圧電素子であり、この圧電素子を用いたダイヤフラムを往復動させて駆動されることを特徴とする圧電ポンプ。
【請求項1】
負荷を駆動する電圧出力ドライバーであって、
信号電源に基づいて、前記負荷の駆動制御信号に応じて決定された電圧の駆動電源を発生する電源回路と、
前記信号電源を電源として、前記駆動制御信号に応じた振幅を有する負荷の駆動波形を発生する駆動波形発生手段と、
前記駆動電源を電源として、前記駆動波形を増幅し、前記駆動制御信号に応じた振幅であって、負荷を駆動する駆動信号を得る増幅回路と、
を有し、
前記増幅回路は、前記駆動波形と、前記駆動信号に応じて得られた帰還信号と比較し、両者を一致させるように動作するオペアンプを有し、
前記帰還信号が前記駆動波形を中心とした所定の範囲内から外れたことにより異常検出を行うことを特徴とする電圧出力ドライバー。
【請求項2】
請求項1に記載の電圧出力ドライバーにおいて、
前記駆動波形発生手段は、前記制御電源電圧を電源とするデジタルアナログコンバータを含み、時間的に変化するデジタル値から前記駆動波形を出力することを特徴とする電圧出力ドライバー。
【請求項3】
請求項1または2に記載の電圧出力ドライバーとこの電圧出力ドライバーの出力である駆動信号より駆動される負荷を含み、
前記負荷は圧電素子であり、この圧電素子を用いたダイヤフラムを往復動させて駆動されることを特徴とする圧電ポンプ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2010−148325(P2010−148325A)
【公開日】平成22年7月1日(2010.7.1)
【国際特許分類】
【出願番号】特願2008−325834(P2008−325834)
【出願日】平成20年12月22日(2008.12.22)
【出願人】(000001889)三洋電機株式会社 (18,308)
【出願人】(506227884)三洋半導体株式会社 (1,155)
【出願人】(000010098)アルプス電気株式会社 (4,263)
【公開日】平成22年7月1日(2010.7.1)
【国際特許分類】
【出願日】平成20年12月22日(2008.12.22)
【出願人】(000001889)三洋電機株式会社 (18,308)
【出願人】(506227884)三洋半導体株式会社 (1,155)
【出願人】(000010098)アルプス電気株式会社 (4,263)
[ Back to top ]