電圧調整回路
【課題】トランジスタにおけるオフ電流を低減し、電圧調整回路における出力電圧の変換効率を向上させる。
【解決手段】ゲート、ソース、及びドレインを有し、ゲートがソース又はドレインに電気的に接続され、ソース及びドレインの一方に第１の信号が入力され、チャネル形成層としてキャリア濃度が５×１０１４／ｃｍ３以下である酸化物半導体層を有するトランジスタと、第１の電極及び第２の電極を有し、第１の電極がトランジスタのソース及びドレインの他方に電気的に接続され、第２の電極にクロック信号である第２の信号が入力される容量素子と、を有し、第１の信号の電圧を昇圧又は降圧し、昇圧又は降圧した電圧である第３の信号を出力信号としてトランジスタのソース及びドレインの他方を介して出力する構成である。
【解決手段】ゲート、ソース、及びドレインを有し、ゲートがソース又はドレインに電気的に接続され、ソース及びドレインの一方に第１の信号が入力され、チャネル形成層としてキャリア濃度が５×１０１４／ｃｍ３以下である酸化物半導体層を有するトランジスタと、第１の電極及び第２の電極を有し、第１の電極がトランジスタのソース及びドレインの他方に電気的に接続され、第２の電極にクロック信号である第２の信号が入力される容量素子と、を有し、第１の信号の電圧を昇圧又は降圧し、昇圧又は降圧した電圧である第３の信号を出力信号としてトランジスタのソース及びドレインの他方を介して出力する構成である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一形態は、酸化物半導体を用いたトランジスタにより構成される電圧調整回路に関する。
【背景技術】
【０００２】
絶縁表面を有する基板上に形成された半導体薄膜を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは液晶テレビに代表されるような表示装置に用いられている。薄膜トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が公知であるが、その他の材料として酸化物半導体が注目されている。
【０００３】
酸化物半導体の材料としては、酸化亜鉛又は酸化亜鉛を成分とするものが知られている。そして、電子キャリア濃度が１０１８／ｃｍ３未満である非晶質酸化物（酸化物半導体）で形成された薄膜トランジスタが開示されている（特許文献１乃至３）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１６５５２７号公報
【特許文献２】特開２００６−１６５５２８号公報
【特許文献３】特開２００６−１６５５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、酸化物半導体は、薄膜形成工程において化学量論的組成からずれてしまう。例えば、酸素の過不足によって酸化物半導体の電気伝導度が変化してしまう。また、酸化物半導体の薄膜形成中に混入する水素が酸素（Ｏ）−水素（Ｈ）結合を形成して電子供与体となり、電気伝導度を変化させる要因となる。さらにＯ−Ｈは極性分子なので、酸化物半導体によって作製される薄膜トランジスタのような能動デバイスに対して特性の変動要因となる。
【０００６】
電子キャリア濃度を１０１８／ｃｍ３未満としても、酸化物半導体は、実質的にはｎ型であり、特許文献１乃至３に開示される薄膜トランジスタのオン・オフ比は１０３しか得られていない。このような薄膜トランジスタのオン・オフ比が低い理由はオフ電流が高いことによるものである。
【０００７】
また、オフ電流の高いトランジスタを用いて例えば昇圧回路などの電圧調整回路を構成する場合、非動作時においてもトランジスタを介して電流が流れてしまうため、所望の電圧への変換効率が悪くなるなどの問題がある。
【０００８】
このような問題に鑑み本発明の一態様は、安定した電気的特性（例えば、オフ電流がきわめて低減されている）を有する薄膜トランジスタを提供することを課題とする。また、電圧調整回路において所望の電圧への変換効率を高めることを課題とする。
【課題を解決するための手段】
【０００９】
本発明の一形態は、電子供与体（ドナー）となる不純物を除去することにより高純度化させた、真性又は実質的に真性な半導体であり、シリコン半導体よりもエネルギーギャップが大きい酸化物半導体をチャネル形成層に有するトランジスタを用いて昇圧回路又は降圧回路などの電圧調整回路を構成するものである。これにより、トランジスタにおけるオフ状態のリーク電流（オフ電流）の低減を図り、さらにトランジスタにおけるオフ電流の低減により、所望の値の電圧への変換効率の向上を図る。
【００１０】
酸化物半導体に含まれる水素濃度は、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下である。また、酸化物半導体に含まれる水素若しくはＯＨ結合は除去される。また、キャリア濃度は、５×１０１４／ｃｍ３以下、好ましくは５×１０１２／ｃｍ３以下である。
【００１１】
エネルギーギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上として、ドナーを形成する水素等の不純物を極力低減し、キャリア濃度を１×１０１４／ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下となるようにする。
【００１２】
さらに、上記酸化物半導体を有するトランジスタでは、チャネル幅１μｍあたりのオフ電流を１０ａＡ／μｍ（１×１０−１７Ａ／μｍ）以下、さらには１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下、さらには１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下、好ましくは、１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下と、従来のシリコンを用いたトランジスタと比較しても非常に低くすることができる。さらに、トランジスタの温度が８５℃の場合であってもチャネル幅１μｍあたりのオフ電流を１００ｚＡ／μｍ以下、好ましくは１０ｚＡ／μｍ以下と、従来のシリコンを用いたトランジスタと比較しても非常に低くすることができる。
【００１３】
水素濃度が十分に低減されて高純度化された酸化物半導体層を用いたトランジスタを用いることにより、従来のシリコンを用いたトランジスタを用いる場合と比較してもリーク電流による消費電力の少ない電圧調整回路を実現できる。
【００１４】
本発明の一態様は、ゲート、ソース、及びドレインを有し、ゲートがソース又はドレインに電気的に接続され、ソース及びドレインの一方に第１の信号が入力され、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下であるトランジスタと、第１の電極及び第２の電極を有し、第１の電極がトランジスタのソース及びドレインの他方に電気的に接続され、第２の電極にクロック信号である第２の信号が入力される容量素子と、を有し、第１の信号の電圧を昇圧又は降圧し、昇圧又は降圧した電圧である第３の信号を出力信号としてトランジスタのソース及びドレインの他方を介して出力する電圧調整回路である。
【００１５】
本発明の一態様は、互いに直列接続で電気的に接続されたｎ段（ｎは２以上の自然数）の単位昇圧回路を有する電圧調整回路であって、２Ｍ−１段目（Ｍは１乃至ｎ／２であり、２Ｍは自然数））の単位昇圧回路は、ゲート、ソース、及びドレインを有し、ゲートがソース及びドレインの一方に電気的に接続され、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第１のトランジスタと、第１の電極及び第２の電極を有し、第１の電極が第１のトランジスタのソース及びドレインの他方に電気的に接続され、第２の電極にクロック信号が入力される第１の容量素子と、を有し、２Ｍ段目の単位昇圧回路は、ゲート、ソース、及びドレインを有し、ゲートがソース及びドレインの一方に電気的に接続され、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第２のトランジスタと、第１の電極及び第２の電極を有し、第１の電極が第２のトランジスタのソース及びドレインの他方に電気的に接続され、第２の電極に反転クロック信号が入力される第２の容量素子と、を有する電圧調整回路である。
【００１６】
本発明の一態様は、互いに直列接続で電気的に接続されたｎ段（ｎは２以上の自然数）の単位降圧回路を有する電圧調整回路であって、２Ｍ−１段目（Ｍは１乃至ｎ／２であり、２Ｍは自然数）の単位降圧回路は、ゲート、ソース、及びドレインを有し、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第１のトランジスタと、第１の電極及び第２の電極を有し、第１の電極が第１のトランジスタのゲートに電気的に接続され、第２の電極にクロック信号が入力される第１の容量素子と、を有し、２Ｍ段目の単位降圧回路は、ゲート、ソース、及びドレインを有し、ソース及びドレインの一方が前記第１のトランジスタのゲート、及びソース又はドレインに電気的に接続され、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第２のトランジスタと、第１の電極及び第２の電極を有し、第１の電極が第２のトランジスタのゲート、並びにソース及びドレインの他方に電気的に接続され、第２の電極に反転クロック信号が入力される第２の容量素子と、を有する電圧調整回路である。
【発明の効果】
【００１７】
本発明の一態様により、トランジスタのリーク電流を低減し、出力信号の電圧の低下を低減することができるため、所望の電圧への変換効率を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】電圧調整回路の構成の一例を示す回路図。
【図２】図１に示す電圧調整回路の動作の一例を説明するためのタイミングチャート。
【図３】電圧調整回路の構成の一例を示す回路図。
【図４】電圧調整回路の構成の一例を示す回路図
【図５】トランジスタを説明する図。
【図６】トランジスタの作製方法を説明する図。
【図７】トランジスタを説明する図。
【図８】トランジスタの作製方法を説明する図。
【図９】トランジスタを説明する図。
【図１０】トランジスタの作製方法を説明する図。
【図１１】酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図。
【図１２】図１１に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）。
【図１３】（Ａ）ゲート電極１００１に正の電位（＋ＶＧ）が印加された状態を示す図（Ｂ）ゲート電極１００１に負の電位（−ＶＧ）が印加された状態を示す図。
【図１４】真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。
【図１５】酸化物半導体を用いたトランジスタの特性評価用回路図。
【図１６】酸化物半導体を用いたトランジスタの特性評価用タイミングチャート。
【図１７】酸化物半導体を用いたトランジスタの特性を示す図。
【図１８】酸化物半導体を用いたトランジスタの特性を示す図。
【図１９】酸化物半導体を用いたトランジスタの特性を示す図。
【図２０】トランジスタの作製方法を説明する図。
【図２１】トランジスタの作製方法を説明する図。
【図２２】トランジスタの作製方法を説明する図。
【図２３】トランジスタを説明する図。
【図２４】電子機器を説明する図。
【発明を実施するための形態】
【００１９】
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。
【００２０】
（実施の形態１）
本実施の形態では、本発明の一態様である電圧調整回路について説明する。
【００２１】
本実施の形態の電圧調整回路の構成の一例は、入力信号として信号Ｓ１及び信号Ｓ２が入力され、入力された信号Ｓ１を昇圧又は降圧し、信号Ｓ１の電圧を昇圧又は降圧した電圧である信号Ｓ３を出力信号として出力する機能を有する。さらに本実施の形態の電圧調整回路の構成の一例について図１を用いて説明する。図１は、本実施の形態における電圧調整回路の構成の一例を示す回路図である。
【００２２】
図１に示す電圧調整回路は、トランジスタ１０１と、容量素子１０２と、を有する。
【００２３】
なお、本明細書において、トランジスタとして例えば電界効果トランジスタを用いることができる。
【００２４】
また、本明細書において、電界効果トランジスタは、ゲート、ソース、及びドレインを少なくとも有する。電界効果トランジスタとしては、例えば薄膜トランジスタ（ＴＦＴともいう）を用いることができる。また、電界効果トランジスタとしては、例えばトップゲート型、又はボトムゲート型のトランジスタを用いることができる。また、電界効果トランジスタは、Ｎ型の導電型にすることができる。
【００２５】
なお、ゲートとは、ゲート電極及びゲート配線の一部又は全部のことをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
【００２６】
ソースとは、ソース領域、ソース電極、及びソース配線の一部又は全部のことをいう。ソース領域とは、半導体層のうち、抵抗値がチャネル形成層より低い領域のことをいう。ソース電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
【００２７】
ドレインとは、ドレイン領域、ドレイン電極、及びドレイン配線の一部又は全部のことをいう。ドレイン領域とは、半導体層のうち、抵抗値がチャネル形成領域より低い領域のことをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
【００２８】
また、本明細書において、トランジスタのソースとドレインは、トランジスタの構造や動作条件などによって互いに入れ替わるため、いずれがソース又はドレインであるかを限定することが困難である。そこで、本書類（明細書、特許請求の範囲又は図面など）においては、ソース及びドレインのいずれか一方をソース及びドレインの一方と表記し、他方をソース及びドレインの他方と表記する。
【００２９】
また、本明細書における電界効果トランジスタは、チャネル形成層としての機能を有する酸化物半導体層を有するトランジスタである。なお、チャネル形成層の水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。該水素濃度は、例えば二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による値である。また、トランジスタのキャリア濃度は、１×１０１４／ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下とする。
【００３０】
また、本明細書において、容量素子として例えば第１の電極と、第２の電極と、誘電体と、を有する構成の容量素子を用いることができる。
【００３１】
トランジスタ１０１は、ゲートに信号Ｓ１又は信号Ｓ３が入力され、ソース及びドレインの一方に信号Ｓ１が入力され、ソース及びドレインの他方の電圧が信号Ｓ３の電圧となる。図１に示す電圧調整回路は、トランジスタ１０１のソース及びドレインの他方を介して信号Ｓ３を出力する。
【００３２】
トランジスタ１０１では、ゲートに信号Ｓ１及び信号Ｓ３のいずれかの信号が入力されるかによって電圧調整動作が異なる。例えば、ゲートに信号Ｓ１が入力される場合には、信号Ｓ３の電圧を信号Ｓ１の電圧より高くすることができ、またゲートに信号Ｓ３が入力される場合には、信号Ｓ３の電圧を信号Ｓ１の電圧より低くすることができる。このとき、信号Ｓ３の電圧を信号Ｓ１の電圧より高くすることを昇圧ともいい、信号Ｓ３の電圧を信号Ｓ１の電圧より低くすることを降圧ともいう。
【００３３】
なお、一般的に電圧とは、２点間における電位の差（電位差ともいう）のことをいう。しかし、電圧と電位の値は、回路図などにおいていずれもボルト（Ｖ）で表されることがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準となる電位（基準電位ともいう）との電位差を、該一点の電圧として用いる場合がある。
【００３４】
なお、本明細書において、信号として例えば電圧などを用いたアナログ信号又はデジタル信号を用いることができる。例えば、電圧を用いた信号（電圧信号ともいう）としては、少なくとも第１の電圧状態及び第２の電圧状態を有する信号を用いることが好ましく、例えば第１の電圧状態としてハイレベルの電圧状態及び第２の電圧状態としてローレベルの電圧状態を有するデジタル信号などを用いることができる。なお、ハイレベルのときの電圧を電圧ＶＨともいい、ローレベルの電圧を電圧ＶＬともいう。また、第１の電圧状態の電圧及び第２の電圧状態の電圧は、各信号によって異なる場合があり、また、ノイズなどの影響があるため、第１の電圧状態の電圧及び第２の電圧状態の電圧は、一定値ではなく、それぞれ一定の範囲内の値であればよい。
【００３５】
容量素子１０２は、第１の電極がトランジスタ１０１のソース及びドレインの他方に電気的に接続され、第２の電極に信号Ｓ２が入力される。なお、容量素子１０２の第１の電極と、トランジスタ１０１のソース及びドレインの他方との接続箇所をノードＮ１１１ともいう。
【００３６】
信号Ｓ１は、電圧調整回路の第１の入力信号（信号ＩＮＶＣ１ともいう）としての機能を有する。
【００３７】
信号Ｓ２は、電圧調整回路の第２の入力信号（信号ＩＮＶＣ２ともいう）としての機能を有する。信号Ｓ２としては、例えばクロック信号を用いることができる。クロック信号は、第１の電圧状態と第２の電圧状態とが周期的に繰り返される信号である。クロック信号における第１の電圧状態及び第２の電圧状態の値は、適宜設定することができる。
【００３８】
信号Ｓ３は、電圧調整回路の出力信号（信号ＯＵＴＶＣともいう）としての機能を有する。
【００３９】
次に、図１に示す電圧調整回路の動作（駆動方法ともいう）の一例について図２を用いて説明する。図２は、図１に示す電圧調整回路の動作の一例を説明するためのタイミングチャートであり、信号Ｓ１、信号Ｓ２、及び信号Ｓ３の電圧波形をそれぞれ示したものである。なお、図２を用いて説明する図１に示す電圧調整回路の動作の一例では、信号Ｓ１をハイレベルとローレベルの２値のデジタル信号とし、信号Ｓ２をハイレベルとローレベルが周期的に繰り返されるクロック信号とし、トランジスタ１０１をＮ型トランジスタとし、トランジスタ１０１のゲートに信号Ｓ１が入力されるとして説明する。
【００４０】
図１に示す電圧調整回路の動作は、複数の期間に分けて説明することができる。各期間における動作について以下に説明する。
【００４１】
期間１５１では、信号Ｓ１がハイレベルになり、信号Ｓ２がローレベルになる。
【００４２】
このとき、トランジスタ１０１のソースとドレインの間が導通状態になり、ノードＮ１１１の電圧が上昇し始める。ノードＮ１１１の電圧は、Ｖ１まで上昇する。Ｖ１は、ＶＨ−Ｖｔｈ１０１（トランジスタ１０１の閾値電圧）である。ノードＮ１１１の電圧が電圧Ｖ１になると、トランジスタ１０１のソースとドレインの間は非導通状態になり、ノードＮ１１１は浮遊状態になる。このとき、容量素子１０２の第１の電極と第２の電極の間に印加される電圧は、Ｖ１−ＶＬであり、信号Ｓ３の電圧は、Ｖ１になる。
【００４３】
次に、期間１５２では、信号Ｓ１がハイレベルのままであり、信号Ｓ２がハイレベルになる。
【００４４】
このとき、トランジスタ１０１は非導通状態であり、ノードＮ１１１は、浮遊状態であり、さらに容量素子１０２の第２の電極に与えられる電圧が電圧ＶＬから電圧ＶＨに変化するため、容量素子１０２の第２の電極に合わせて容量素子１０２の第１の電極の電圧も変化し始める。ノードＮ１１１の電圧は、電圧Ｖ１よりもさらに大きい値、すなわちＶ２まで上昇する。電圧Ｖ２は、ＶＨ−Ｖｔｈ１０１＋ＶＨである。このとき、容量素子１０２の第１の電極と第２の電極の間に印加される電圧は、Ｖ２−ＶＨであり、信号Ｓ３の電圧は、Ｖ２になる。このように、期間１５２において、電圧調整回路の出力信号である信号Ｓ３の電圧は、電圧調整回路に入力される信号Ｓ１の電圧が昇圧された値となる。
【００４５】
以上のように、本実施の形態の電圧調整回路では、入力された電圧信号を変化させ、入力された電圧信号よりも高い電圧又は低い電圧の信号を出力することができるため、消費電力を低減することができる。
【００４６】
また、本実施の形態の電圧調整回路では、トランジスタとして、チャネル形成層としての機能を有する酸化物半導体層を含み、チャネル形成層の水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下であり、キャリア濃度が１×１０１４／ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下であるトランジスタを用いた構成である。該トランジスタはリーク電流が低いため、従来のトランジスタと比較して、容量素子に蓄積された電荷のリークが低減できるため、所望の値の電圧への到達速度を格段に向上させることができる。
【００４７】
また、本実施の形態の電圧調整回路は、容量素子をトランジスタと同一工程により形成することができる。これにより、工程数の増加を低減することができる。
【００４８】
（実施の形態２）
本実施の形態では、本発明の一態様である電圧調整回路の一例として昇圧回路について説明する。
【００４９】
本実施の形態の電圧調整回路の回路構成の一例について図３を用いて説明する。図３は、本実施の形態の電圧調整回路の回路構成の一例を示す回路図である。
【００５０】
図３に示す電圧調整回路は、単位昇圧回路２１１＿１乃至単位昇圧回路２１１＿ｎ（ｎは２以上の自然数）を有し、単位昇圧回路２１１＿１乃至単位昇圧回路２１１＿ｎのそれぞれが直列接続で電気的に接続されたｎ段の単位昇圧回路を用いて構成される。
【００５１】
単位昇圧回路２１１＿１乃至単位昇圧回路２１１＿ｎのそれぞれは、トランジスタ２０１と、容量素子２０２と、を有する。
【００５２】
トランジスタ２０１としては、チャネル形成層としての機能を有する酸化物半導体層を有するトランジスタを用いることができる。なお、チャネル形成層の水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。該水素濃度は、例えば二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による値である。またトランジスタ２０１のキャリア濃度は、１×１０１４／ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下とする。
【００５３】
また、単位昇圧回路２１１＿１乃至単位昇圧回路２１１＿ｎのそれぞれにおいて、トランジスタ２０１のゲートがトランジスタ２０１のソース及びドレインの一方に電気的に接続される。すなわち、トランジスタ２０１はダイオード接続される。また、容量素子２０２の第１の電極は、トランジスタ２０１のソース及びドレインの他方に電気的に接続される。
【００５４】
さらに、Ｋ段目（Ｋは２乃至ｎの自然数）の単位昇圧回路は、トランジスタ２０１のソース及びドレインの一方がＫ−１段目の単位昇圧回路におけるトランジスタ２０１のソース及びドレインの他方に電気的に接続される。Ｋ−１段目の単位昇圧回路におけるトランジスタ２０１のソース及びドレインの他方と、Ｋ段目の単位昇圧回路におけるトランジスタ２０１のソース及びドレインの一方との接続箇所をノードＮ１＿Ｍ（Ｍは１乃至ｎ／２）という。
【００５５】
さらに、２Ｍ−１段目（Ｍは１乃至ｎ／２であり、２Ｍは自然数）の単位昇圧回路は、容量素子２０２の第２の電極がクロック信号線２２１に電気的に接続され、２Ｍ段目の単位昇圧回路は、容量素子２０２の第２の電極がクロック信号線２２２に電気的に接続される。クロック信号線２２１にはクロック信号ＣＫ１が入力され、クロック信号線２２２にはクロック信号ＣＫＢ１が入力される。クロック信号ＣＫ１及びクロック信号ＣＫＢ１は、位相が相反の関係であり、例えばクロック信号ＣＫ１がハイレベルのとき、クロック信号ＣＫＢ１はローレベルである。クロック信号ＣＫＢ１としては、例えばクロック信号ＣＫ１の反転信号を用いることができ、クロック信号ＣＫＢ１は、例えばインバータなどのＮＯＴ回路を用いてクロック信号ＣＫ１の電圧状態を反転させることにより生成することができる。クロック信号ＣＫ１及びクロック信号ＣＫＢ１におけるハイレベル及びローレベルの電圧の値は、適宜設定することができる。また、クロック信号ＣＫ１は、例えばリングオシレータなどの発振回路とバッファ回路を用いて生成することもできる。また、クロック信号ＣＫ１及びクロック信号ＣＫＢ１のみに限定されず、３相以上のクロック信号を用いることもできる。
【００５６】
さらに、初段の単位昇圧回路、すなわち単位昇圧回路２１１＿１におけるトランジスタ２０１は、ソース及びドレインの一方に信号ＩＮ１が入力される。
【００５７】
さらに、最終段の単位昇圧回路、すなわち単位昇圧回路２１１＿ｎにおけるトランジスタ２０１のソース及びドレインの他方の電圧は、電圧調整回路の出力信号である信号ＯＵＴ１の電圧となる。また、単位昇圧回路２１１＿ｎにおける容量素子２０２は、第２の電極に電圧Ｖｃ１が与えられる。電圧Ｖｃ１は任意の値でよく、例えば電圧ＶＨ又は電圧ＶＬと同じ値の電圧を用いることができる。また、単位昇圧回路２１１＿ｎにおける容量素子２０２の容量は、他の単位昇圧回路における容量素子２０２の容量より大きくすることが好ましい。これにより、単位昇圧回路２１１＿ｎの出力信号、すなわち電圧調整回路の出力信号である信号ＯＵＴ１の電圧状態をより安定させることができる。
【００５８】
以上のように、本実施の形態の電圧調整回路の一例は、ｎ段の単位昇圧回路を有し、それぞれの単位昇圧回路は、ダイオード接続されたトランジスタと容量素子を有する構成である。ダイオード接続されたトランジスタとしては、チャネル形成層として高純度化された酸化物半導体層を有するトランジスタを用いる。これにより、各ノードの電圧の保持時間を長くすることができ、また、目的の電圧までの到達時間を短くすることができ、電圧変換効率を向上させることができる。
【００５９】
次に、図３に示す電圧調整回路の動作の一例について説明する。
【００６０】
図３に示す電圧調整回路の動作は、複数の期間に分けて説明することができる。各期間における動作について以下に説明する。なお、ここで説明する図３に示す電圧調整回路の動作の一例では、信号ＩＮ１としてハイレベルの信号が入力され、クロック信号ＣＫ１をハイレベル及びローレベルに周期的に変化するクロック信号とし、クロック信号ＣＫＢ１をクロック信号ＣＫの反転クロック信号とし、各単位昇圧回路におけるトランジスタ２０１をＮ型トランジスタとし、各単位昇圧回路におけるトランジスタ２０１の閾値電圧が同じ値であるとして説明する。
【００６１】
まず、第１の期間では、クロック信号ＣＫ１がローレベルになり、クロック信号ＣＫＢ１がハイレベルになる。
【００６２】
このとき、単位昇圧回路２１１＿１において、ダイオード接続されたトランジスタ２０１が導通状態になり、ノードＮ１＿１の電圧が上昇し始める。ノードＮ１＿１の電圧（電圧ＶＮ１ともいう）は、ＶＩＮ１（信号ＩＮ１の電圧）−Ｖｔｈ２０１（トランジスタ２０１の閾値電圧）まで上昇する。ノードＮ１＿１の電圧が電圧ＶＩＮ１−Ｖｔｈ２０１になると、単位昇圧回路２１１＿１におけるダイオード接続されたトランジスタ２０１が非導通状態になり、ノードＮ１＿１は浮遊状態になる。
【００６３】
次に、第２の期間では、クロック信号ＣＫ１がハイレベルになり、クロック信号ＣＫＢ１がローレベルになる。
【００６４】
このとき、単位昇圧回路２１１＿１において、トランジスタ２０１は非導通状態に維持され、ノードＮ１＿１は浮遊状態であり、さらに単位昇圧回路２１１＿１における容量素子２０２の第２の電極に与えられる電圧がＶＨに変化するため、容量素子２０２の第２の電極に合わせて容量素子２０２の第１の電極の電圧も変化し始める。ノードＮ１＿１の電圧は、ＶＩＮ１−Ｖｔｈ２０１＋ＶＨまで上昇する。このとき、容量素子２０２の第１の電極と第２の電極の間に印加される電圧は、ＶＩＮ１−Ｖｔｈ２０１である。このように、第２の期間において、ノードＮ１＿１の電圧は、第１の期間におけるノードＮ１＿１の電圧が昇圧された値となる。
【００６５】
さらに、ノードＮ１＿１の電圧がＶＩＮ−Ｖｔｈ２０１＋ＶＨになることにより、単位昇圧回路２１１＿２において、ダイオード接続されたトランジスタ２０１が導通状態になり、ノードＮ１＿２の電圧が上昇し始める。ノードＮ１＿２の電圧（ＶＮ２ともいう）は、ＶＮ１−Ｖｔｈ２０１まで上昇する。ノードＮ１＿２の電圧がＶＮ１−Ｖｔｈ２０１になると、単位昇圧回路２１１＿２におけるダイオード接続されたトランジスタ２０１が非導通状態になり、ノードＮ１＿２は浮遊状態になる。
【００６６】
次に、第３の期間では、クロック信号ＣＫ１がローレベルになり、クロック信号ＣＫＢ１がハイレベルになる。
【００６７】
このとき、単位昇圧回路２１１＿２において、トランジスタ２０１は非導通状態に維持され、ノードＮ１＿２は浮遊状態であり、さらに単位昇圧回路２１１＿２における容量素子２０２の第２の電極に与えられる電圧がＶＬからＶＨに変化するため、容量素子２０２の第２の電極に合わせて容量素子２０２の第１の電極の電圧も変化し始める。ノードＮ１＿２の電圧は、ＶＮ１−Ｖｔｈ２０１＋ＶＨまで上昇する。このとき、容量素子２０２の第１の電極と第２の電極の間に印加される電圧は、ＶＮ１−Ｖｔｈ２０１である。このように、第３の期間において、ノードＮ１＿２の電圧は、第２の期間におけるノードＮ１＿２の電圧が昇圧された値となる。
【００６８】
さらに、ノードＮ１＿２の電圧がＶＮ１−Ｖｔｈ２０１＋ＶＨになることにより、単位昇圧回路２１１＿３において、ダイオード接続されたトランジスタ２０１が導通状態になり、ノードＮ１＿３の電圧が上昇し始める。ノードＮ１＿３の電圧（ＶＮ３ともいう）は、ＶＮ２−Ｖｔｈ２０１まで上昇する。ノードＮ１＿３の電圧がＶＮ２−Ｖｔｈ２０１になると、単位昇圧回路２１１＿３におけるダイオード接続されたトランジスタ２０１が非導通状態になり、ノードＮ１＿３は浮遊状態になる。
【００６９】
さらに、３段目以降の各単位昇圧回路においてもクロック信号ＣＫ１又はクロック信号ＣＫＢ１がハイレベル又はローレベルに周期的に変化するに従って上記単位昇圧回路と同様の動作が順次行われ、各ノードＮ１＿Ｍの電圧は、クロック信号ＣＫ１又はクロック信号ＣＫＢ１がハイレベル又はローレベルに周期的に変化する毎に徐々に昇圧され、最大でＶＩＮ１＋Ｍ（ＶＨ−Ｖｔｈ２０１）に昇圧される。また、信号ＯＵＴ１の電圧は、クロック信号ＣＫ１又はクロック信号ＣＫＢ１がハイレベル又はローレベルに周期的に変化する毎に徐々に昇圧され、最大でＶＩＮ１＋ｎ（ＶＨ−Ｖｔｈ２０１）に昇圧される。このように、図３に示す電圧調整回路は、信号ＩＮ１の電圧を昇圧し、昇圧した電圧の信号ＯＵＴ１を出力信号として出力する。
【００７０】
以上のように、本実施の形態の電圧調整回路の一例では、各単位昇圧回路において昇圧動作を行うことにより、入力された信号の電圧より大きい電圧の信号を出力信号として出力することができる。
【００７１】
また、本実施の形態の電圧調整回路の一例は、各単位昇圧回路においてダイオード接続されたトランジスタが、チャネル形成層として高純度化された酸化物半導体層を用いたトランジスタである構成である。これによりトランジスタのリーク電流を低減し、所望の電圧への変換効率を向上させることができ、各ノードの電圧の保持期間を長くすることができ、また昇圧動作により所望の電圧となるまでの到達速度を速くすることができる。
【００７２】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【００７３】
（実施の形態３）
本実施の形態では、本発明の一態様である電圧調整回路の他の一例として降圧回路について説明する。なお本実施の形態において、実施の形態２に示す電圧調整回路と同じ部分については、説明を適宜援用する。
【００７４】
本実施の形態の電圧調整回路の回路構成の一例について図４を用いて説明する。図４は、本実施の形態の電圧調整回路の回路構成の一例を示す回路図である。
【００７５】
図４に示す電圧調整回路は、単位降圧回路５１１＿１乃至単位降圧回路５１１＿ｎ（ｎは２以上の自然数）を有し、単位降圧回路５１１＿１乃至単位降圧回路５１１＿ｎのそれぞれが直列接続で電気的に接続されたｎ段の単位降圧回路により構成される。
【００７６】
単位降圧回路５１１＿１乃至単位降圧回路５１１＿ｎのそれぞれは、トランジスタ５０１と、容量素子５０２と、を有する。
【００７７】
トランジスタ５０１としては、チャネル形成層としての機能を有する酸化物半導体層を有するトランジスタを用いることができる。なお、チャネル形成層の水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。該水素濃度は、例えば二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による値である。また、トランジスタ５０１のキャリア濃度は、１×１０１４／ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下とする。
【００７８】
Ｋ段目（Ｋは２乃至ｎの自然数）の単位降圧回路は、トランジスタ５０１のソース及びドレインの一方がＫ−１段目の単位降圧回路におけるトランジスタ５０１のソース及びドレインの他方に電気的に接続される。Ｋ−１段目の単位降圧回路におけるトランジスタ５０１のソース及びドレインの他方と、Ｋ段目の単位降圧回路におけるトランジスタ５０１のソース及びドレインの一方との接続箇所をノードＮ２＿Ｍという。
【００７９】
また、単位降圧回路５１１＿１乃至単位降圧回路５１１＿ｎのそれぞれにおいて、トランジスタ５０１のゲートがトランジスタ５０１のソース及びドレインの他方に電気的に接続される。すなわちトランジスタ５０１はダイオード接続される。また、容量素子５０２の第１の電極は、トランジスタ５０１のソース及びドレインの他方に電気的に接続される。すなわち、図３に示す電圧調整回路におけるトランジスタ２０１は、ゲートと、ソース及びドレインの一方とが電気的に接続される構成であるのに対し、図４に示す電圧調整回路におけるトランジスタ５０１は、ゲートと、ソース及びドレインの他方とが電気的に接続される。
【００８０】
さらに、２Ｍ−１段目の単位降圧回路は、容量素子５０２の第１の電極がトランジスタ５０１のゲートに電気的に接続され、第２の電極がクロック信号線５２１に電気的に接続され、２Ｍ段目の単位降圧回路は、トランジスタ５０１のソース及びドレインの一方が２Ｍ−１段目におけるトランジスタ５０１のゲート、及びソース又はドレインの電気的に接続され、容量素子５０２の第１の電極がトランジスタ５０１のゲート、並びにソース及びドレインの他方に電気的に接続され、第２の電極がクロック信号線５２２に電気的に接続される。クロック信号線５２１にはクロック信号ＣＫ２が入力され、クロック信号線５２２にはクロック信号ＣＫＢ２が入力される。クロック信号ＣＫ２及びクロック信号ＣＫＢ２は、位相が相反の関係であり、例えばクロック信号ＣＫ２がハイレベルのとき、クロック信号ＣＫＢ２はローレベルである。クロック信号ＣＫＢ２としては、例えばクロック信号ＣＫ２の反転信号を用いることができ、クロック信号ＣＫＢ２は、例えばインバータなどのＮＯＴ回路を用いてクロック信号ＣＫ２の電圧状態を反転させることにより生成することができる。クロック信号ＣＫ２及びクロック信号ＣＫＢ２におけるハイレベル及びローレベルの電圧の値は、適宜設定することができる。また、クロック信号ＣＫ２は、例えばリングオシレータなどの発振回路とバッファ回路を用いて生成することもできる。また、クロック信号ＣＫ２及びクロック信号ＣＫＢ２のみに限定されず、３相以上のクロック信号を用いることもできる。
【００８１】
さらに、初段の単位降圧回路、すなわち単位降圧回路５１１＿１におけるトランジスタ５０１は、ソース及びドレインの一方に信号ＩＮ２が入力される。
【００８２】
さらに、最終段の単位降圧回路、すなわち単位降圧回路５１１＿ｎにおけるトランジスタ５０１のソース及びドレインの他方の電圧は、電圧調整回路の出力信号である信号ＯＵＴ２の電圧となる。また、単位降圧回路５１１＿ｎにおける容量素子５０２は、第２の電極に電圧Ｖｃ２が与えられる。電圧Ｖｃ２は任意の値でよく、例えば電圧ＶＨ又は電圧ＶＬと同じ値の電圧を用いることができる。また、単位降圧回路５１１＿ｎにおける容量素子５０２の容量は、他の単位降圧回路における容量素子５０２の容量より大きくすることが好ましい。これにより、単位降圧回路５１１＿ｎの出力信号、すなわち電圧調整回路の出力信号である信号ＯＵＴ２の電圧状態をより安定させることができる。
【００８３】
以上のように、本実施の形態の電圧調整回路の一例は、ｎ段の単位降圧回路を有し、それぞれの単位降圧回路は、ダイオード接続されたトランジスタと容量素子を有する構成である。ダイオード接続されたトランジスタとしては、チャネル形成層として水素濃度を低減し、オフ電流を低減した酸化物半導体層を有するトランジスタを用いる。これにより、各ノードの電圧の保持時間を長くすることができ、また、目的の電圧までの到達時間を短くすることができ、電圧変換効率を向上させることができる。
【００８４】
次に、図４に示す電圧調整回路の動作の一例について説明する。
【００８５】
図４に示す電圧調整回路の動作は、複数の期間に分けて説明することができる。各期間における動作について以下に説明する。なお、ここで説明する図４に示す電圧調整回路の動作の一例では、信号ＩＮ２としてローレベルの信号が入力され、クロック信号ＣＫ２をハイレベル及びローレベルに周期的に変化するクロック信号とし、クロック信号ＣＫＢ２をクロック信号ＣＫ２の反転クロック信号とし、各単位降圧回路におけるトランジスタ５０１をＮ型トランジスタとし、各単位降圧回路におけるトランジスタ５０１の閾値電圧は同じ値であるとして説明する。
【００８６】
まず、第１の期間では、クロック信号ＣＫ２がハイレベルになり、クロック信号ＣＫＢ２がローレベルになる。
【００８７】
このとき、単位降圧回路５１１＿１において、ダイオード接続されたトランジスタ５０１が導通状態になり、ノードＮ２＿１の電圧が下降し始める。ノードＮ２＿１の電圧（電圧ＶＮ２ともいう）は、ＶＩＮ２（信号ＩＮ２の電圧）＋Ｖｔｈ５０１（トランジスタ５０１の閾値電圧）まで下降する。ノードＮ２＿１の電圧が電圧ＶＩＮ２＋Ｖｔｈ５０１になると、単位降圧回路５１１＿１におけるダイオード接続されたトランジスタ５０１が非導通状態になり、ノードＮ２＿１は浮遊状態になる。
【００８８】
次に、第２の期間では、クロック信号ＣＫ２がローレベルになり、クロック信号ＣＫＢ２がハイレベルになる。
【００８９】
このとき、単位降圧回路５１１＿１において、トランジスタ５０１は、非導通状態に維持され、ノードＮ２＿１は浮遊状態であり、さらに単位降圧回路５１１＿１における容量素子５０２の第２の電極に与えられる電圧がＶＬに変化するため、容量素子５０２の第２の電極に合わせて容量素子５０２の第１の電極の電圧も変化し始める。ノードＮ２＿１の電圧は、ＶＩＮ２＋Ｖｔｈ５０１−ＶＨまで下降する。このとき、容量素子５０２の第１の電極と第２の電極の間に印加される電圧は、ＶＩＮ２＋Ｖｔｈ５０１である。このように、第２の期間において、ノードＮ２＿１の電圧は、第１の期間におけるノードＮ２＿１の電圧が降圧された値となる。
【００９０】
さらに、ノードＮ２＿１の電圧がＶＩＮ２＋Ｖｔｈ５０１−ＶＨになることにより、単位降圧回路５１１＿２において、ダイオード接続されたトランジスタ５０１が導通状態になり、ノードＮ２＿２の電圧が下降し始める。ノードＮ２＿２の電圧（ＶＮ２ともいう）は、ＶＮ２＋Ｖｔｈ５０１まで下降する。ノードＮ２＿２の電圧がＶＮ２＋Ｖｔｈ５０１になると、単位降圧回路５１１＿２におけるダイオード接続されたトランジスタ５０１が非導通状態になり、ノードＮ２＿２は浮遊状態になる。
【００９１】
次に、第３の期間では、クロック信号ＣＫ２がハイレベルになり、クロック信号ＣＫＢ２がローレベルになる。
【００９２】
このとき、単位降圧回路５１１＿２において、トランジスタ５０１は非導通状態に維持され、ノードＮ２＿２は浮遊状態であり、さらに単位降圧回路５１１＿２における容量素子５０２の第２の電極に与えられる電圧がＶＬに変化するため、容量素子５０２の第２の電極に合わせて容量素子５０２の第１の電極の電圧も変化し始める。ノードＮ２＿２の電圧は、ＶＮ２＋Ｖｔｈ５０１−ＶＨまで下降する。このとき、容量素子５０２の第１の電極と第２の電極の間に印加される電圧は、ＶＮ２＋Ｖｔｈ５０１である。このように、第３の期間において、ノードＮ２＿２の電圧は、第２の期間におけるノードＮ２＿２の電圧が降圧された値となる。
【００９３】
さらに、ノードＮ２＿２の電圧がＶＮ２＋Ｖｔｈ５０１−ＶＨになることにより、単位降圧回路５１１＿３において、ダイオード接続されたトランジスタ５０１が導通状態になり、ノードＮ２＿３の電圧が下降し始める。ノードＮ２＿３の電圧（ＶＮ３ともいう）は、ＶＮ２＋Ｖｔｈ５０１まで下降する。ノードＮ２＿３の電圧がＶＮ２＋Ｖｔｈ５０１になると、単位降圧回路５１１＿３におけるダイオード接続されたトランジスタ５０１が非導通状態になり、ノードＮ２＿３は浮遊状態になる。
【００９４】
さらに、３段目以降の各単位降圧回路においてもクロック信号ＣＫ２又はクロック信号ＣＫＢ２がハイレベル又はローレベルに周期的に変化するに従って上記単位降圧回路と同様の動作が順次行われ、各ノードＮ２＿Ｍの電圧のそれぞれは、クロック信号ＣＫ２又はクロック信号ＣＫＢ２がハイレベル又はローレベルに周期的に変化する毎に徐々に降圧され、最小でＶＩＮ２−Ｍ（ＶＨ＋Ｖｔｈ５０１）となる。また、信号ＯＵＴ２の電圧は、クロック信号ＣＫ２又はクロック信号ＣＫＢ２がハイレベル又はローレベルに周期的に変化する毎に徐々に降圧され、最小でＶＩＮ２−ｎ（ＶＨ＋Ｖｔｈ５０１）となる。このように、図４に示す電圧調整回路は、信号ＩＮ２の電圧が降圧された電圧の信号ＯＵＴ２を出力信号として出力する。
【００９５】
以上のように、本実施の形態の電圧調整回路の一例は、各単位降圧回路において降圧動作を行うことにより、入力された信号の電圧より小さい電圧の信号を出力信号として出力することができる。
【００９６】
また、本実施の形態の電圧調整回路の一例は、各単位降圧回路においてダイオード接続されたトランジスタが、チャネル形成層として高純度化された酸化物半導体層を用いたトランジスタである構成である。これにより、トランジスタのリーク電流を低減し、所望の電圧への変換効率を向上させることができ、各ノードの電圧の保持期間を長くすることができ、また降圧動作により所望の電圧となるまでの到達速度を速くすることができる。
【００９７】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【００９８】
（実施の形態４）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる薄膜トランジスタの例を示す。
【００９９】
本実施の形態のトランジスタ及びトランジスタの作製方法の一形態を、図５及び図６を用いて説明する。
【０１００】
図５（Ａ）（Ｂ）にトランジスタの平面及び断面構造の一例を示す。図５（Ａ）（Ｂ）に示す薄膜トランジスタ４１０は、トップゲート構造の薄膜トランジスタの一つである。
【０１０１】
図５（Ａ）はトップゲート構造の薄膜トランジスタ４１０の平面図であり、図５（Ｂ）は図５（Ａ）の線Ｃ１−Ｃ２における断面図である。
【０１０２】
薄膜トランジスタ４１０は、絶縁表面を有する基板４００上に、絶縁層４０７、酸化物半導体層４１２、ソース電極層又はドレイン電極層４１５ａ、及びソース電極層又はドレイン電極層４１５ｂ、ゲート絶縁層４０２、ゲート電極層４１１を含み、ソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂにそれぞれ配線層４１４ａ、配線層４１４ｂが接して設けられ電気的に接続している。
【０１０３】
また、薄膜トランジスタ４１０はシングルゲート構造の薄膜トランジスタを用いて説明するが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
【０１０４】
以下、図６（Ａ）乃至（Ｅ）を用い、基板４００上に薄膜トランジスタ４１０を作製する工程を説明する。
【０１０５】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【０１０６】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい
【０１０７】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また、プラスチック基板等も適宜用いることができる。また基板としてシリコンなどの半導体基板を用いることもできる。
【０１０８】
まず、絶縁表面を有する基板４００上に下地膜となる絶縁層４０７を形成する。酸化物半導体層と接する絶縁層４０７は、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁層を用いると好ましい。絶縁層４０７の形成方法としては、プラズマＣＶＤ法又はスパッタリング法等を用いることができるが、絶縁層４０７中に水素が多量に含まれないようにするためには、スパッタリング法で絶縁層４０７を成膜することが好ましい。
【０１０９】
本実施の形態では、絶縁層４０７として、スパッタリング法により酸化シリコン層を形成する。基板４００を処理室へ搬送し、水素及び水分が除去された酸素を含む高純度スパッタガスを導入しシリコン半導体のターゲットを用いて、基板４００に絶縁層４０７として、酸化シリコン層を成膜する。また基板４００は室温でもよいし、加熱されていてもよい。
【０１１０】
例えば、石英（好ましくは合成石英）をターゲットとして用い、基板温度１０８℃、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シリコン膜を成膜する。膜厚は１００ｎｍとする。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを酸化シリコン膜を成膜するためのターゲットとして用いることができる。なお、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
【０１１１】
この場合において、処理室内の残留水分を除去しつつ絶縁層４０７を成膜することが好ましい。絶縁層４０７に水素、水酸基又は水分が含まれないようにするためである。
【０１１２】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した絶縁層４０７に含まれる不純物の濃度を低減できる。
【０１１３】
絶縁層４０７を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０１１４】
スパッタリング法としては、例えばスパッタ用電源に高周波電源を用いるＲＦスパッタリング法、直流電源を用いるＤＣスパッタリング法、又はパルス的にバイアスを与えるパルスＤＣスパッタリング法などがある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
【０１１５】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【０１１６】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置がある。
【０１１７】
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
【０１１８】
また、絶縁層４０７は積層構造でもよく、例えば、基板４００側から窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウムなどの窒化物絶縁層と、上記酸化物絶縁層との積層構造としてもよい。
【０１１９】
例えば、水素及び水分が除去された窒素を含む高純度のスパッタガスを導入しシリコンターゲットを用いて酸化シリコン層と基板との間に窒化シリコン層を成膜する。この場合においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層を成膜することが好ましい。
【０１２０】
窒化シリコン層を形成する場合も、成膜時に基板を加熱してもよい。
【０１２１】
絶縁層４０７として窒化シリコン層と酸化シリコン層とを積層する場合、窒化シリコン層と酸化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン層を形成し、次にスパッタガスを酸素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて酸化シリコン層を成膜する。窒化シリコン層と酸化シリコン層とを大気に曝露せずに連続して形成することができるため、窒化シリコン層表面に水素や水分などの不純物が吸着することを防止することができる。
【０１２２】
次いで、絶縁層４０７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する。
【０１２３】
また、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁層４０７が形成された基板４００を予備加熱し、基板４００に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に形成するゲート絶縁層４０２の成膜前の基板４００に行ってもよいし、後に形成するソース電極層又はドレイン電極層４１５ａ及びソース電極層又はドレイン電極層４１５ｂまで形成した基板４００にも同様に行ってもよい。
【０１２４】
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入し、プラズマを発生させて逆スパッタを行い、絶縁層４０７の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加してプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０１２５】
酸化物半導体膜はスパッタリング法により成膜する。酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行ってもよい。
【０１２６】
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０１２７】
酸化物半導体膜をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比である金属酸化物ターゲットを用いることができる。また、上記に示すターゲットに限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比である金属酸化物ターゲットを用いてもよい。また、作製される金属酸化物ターゲットのうち、全体の体積に対して全体の体積から空隙などが占める空間を除いた部分の体積の割合（充填率ともいう）は、９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより形成した酸化物半導体膜は、緻密な膜となる。
【０１２８】
減圧状態に設定された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板４００上に酸化物半導体膜を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。また、酸化物半導体膜成膜時に基板を加熱してもよい。
【０１２９】
成膜条件の一例としては、基板温度室温、基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ＝１：２）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１３０】
次いで、酸化物半導体膜を第１のフォトリソグラフィ工程により島状の酸化物半導体層４１２に加工する（図６（Ａ）参照。）。また、島状の酸化物半導体層４１２を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１３１】
なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
【０１３２】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１３３】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１３４】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１３５】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１３６】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０１３７】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０１３８】
本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチング法により、酸化物半導体膜を島状の酸化物半導体層４１２に加工する。
【０１３９】
本実施の形態では、酸化物半導体層４１２に、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層を得る。この第１の加熱処理によって酸化物半導体層４１２の脱水化又は脱水素化を行うことができる。
【０１４０】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１４１】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
【０１４２】
なお、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１４３】
また、第１の加熱処理の条件、又は酸化物半導体層の材料によっては、酸化物半導体層４１２が結晶化し、微結晶膜又は多結晶膜となる場合もある。例えば、結晶化率が９０％以上、又は８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理の条件、又は酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場合もある。
【０１４４】
また、第１の加熱処理は、島状の酸化物半導体層４１２に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１４５】
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成膜後、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、ソース電極層及びドレイン電極層上にゲート絶縁層を形成した後、のいずれで行っても良い。
【０１４６】
次いで、絶縁層４０７及び酸化物半導体層４１２上に、導電膜を形成する。例えばスパッタリング法や真空蒸着法で導電膜を形成すればよい。導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、又は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、イットリウムのいずれか一又は複数から選択された材料を用いてもよい。また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、該元素を複数含む合金膜、もしくは窒化膜を用いてもよい。
【０１４７】
第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂを形成した後、レジストマスクを除去する（図６（Ｂ）参照。）。なお、形成されたソース電極層、ドレイン電極層の端部はテーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。
【０１４８】
本実施の形態ではソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂとしてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
【０１４９】
なお、導電膜のエッチングの際に、酸化物半導体層４１２が除去されて、その下の絶縁層４０７が露出しないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０１５０】
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層４１２にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０１５１】
なお、第２のフォトリソグラフィ工程では、酸化物半導体層４１２は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１５２】
第２のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いる。酸化物半導体層４１２上で隣り合うソース電極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成される薄膜トランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第２のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光においては、解像度が高く焦点深度も大きい。従って、後に形成される薄膜トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さくすることができるため、低消費電力化も図ることができる。
【０１５３】
次いで、絶縁層４０７、酸化物半導体層４１２、ソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂ上にゲート絶縁層４０２を形成する（図６（Ｃ）参照。）。
【０１５４】
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成することができる。なお、ゲート絶縁層４０２中に水素が多量に含まれないようにするためには、スパッタリング法でゲート絶縁層４０２を成膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
【０１５５】
ゲート絶縁層４０２は、ソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂ側から酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。例えば、第１のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層としてもよい。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン層を形成する。
【０１５６】
次いで、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲート絶縁層４０２の一部を除去して、ソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂに達する開口４２１ａ、開口４２１ｂを形成する（図６（Ｄ）参照。）。
【０１５７】
次に、ゲート絶縁層４０２、及び開口４２１ａ、４２１ｂ上に導電膜を形成した後、第４のフォトリソグラフィ工程によりゲート電極層４１１、配線層４１４ａ、４１４ｂを形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１５８】
また、ゲート電極層４１１、配線層４１４ａ、４１４ｂを形成するための導電膜は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０１５９】
例えば、ゲート電極層４１１、配線層４１４ａ、４１４ｂの２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、又は銅層上にモリブデン層を積層した２層構造、又は銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層構造、窒化チタン層とモリブデン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タングステン層又は窒化タングステン層と、アルミニウムとシリコンの合金又はアルミニウムとチタンの合金の層と、窒化チタン層又はチタン層とを積層した積層とすることが好ましい。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。
【０１６０】
本実施の形態ではゲート電極層４１１、配線層４１４ａ、４１４ｂとしてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
【０１６１】
次いで、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。また、第２の加熱処理は、薄膜トランジスタ４１０上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
【０１６２】
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
【０１６３】
以上の工程で、水素、水分、水素化物、水酸化物の濃度が低減された酸化物半導体層４１２を有する薄膜トランジスタ４１０を形成することができる（図６（Ｅ）参照。）。
【０１６４】
また、薄膜トランジスタ４１０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けてもよい。例えば、保護絶縁層として酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成することができる。
【０１６５】
また、平坦化絶縁層としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層を形成してもよい。
【０１６６】
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０１６７】
平坦化絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０１６８】
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより酸化物半導体膜の安定化を図ることができる。
【０１６９】
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路における容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成することにより、工程数の増加を低減することができる。
【０１７０】
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジスタを提供することができる。また、該トランジスタはリーク電流が低いため、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い電圧調整回路を提供することができる。
【０１７１】
なお本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０１７２】
（実施の形態５）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる薄膜トランジスタの他の例を示す。なお、実施の形態４と同一部分又は同様な機能を有する部分、及び工程は、実施の形態４と同様とすればよく、その繰り返しの説明は省略する。また同じ箇所の詳細な説明も省略する。
【０１７３】
本実施の形態のトランジスタ及びトランジスタの作製方法の一形態を、図７及び図８を用いて説明する。
【０１７４】
図７（Ａ）（Ｂ）にトランジスタの平面及び断面構造の一例を示す。図７（Ａ）（Ｂ）に示す薄膜トランジスタ４６０は、トップゲート構造の薄膜トランジスタの一つである。
【０１７５】
図７（Ａ）はトップゲート構造の薄膜トランジスタ４６０の平面図であり、図７（Ｂ）は図７（Ａ）の線Ｄ１−Ｄ２における断面図である。
【０１７６】
薄膜トランジスタ４６０は、絶縁表面を有する基板４５０上に、絶縁層４５７、ソース電極層又はドレイン電極層４６５ａ（４６５ａ１、４６５ａ２）、酸化物半導体層４６２、ソース電極層又はドレイン電極層４６５ｂ、配線層４６８、ゲート絶縁層４５２、ゲート電極層４６１（４６１ａ、４６１ｂ）を含み、ソース電極層又はドレイン電極層４６５ａ（４６５ａ１、４６５ａ２）は配線層４６８を介して配線層４６４と電気的に接続している。また、図示していないが、ソース電極層又はドレイン電極層４６５ｂもゲート絶縁層４５２に設けられた開口において他の配線層と電気的に接続する。
【０１７７】
以下、図８（Ａ）乃至（Ｅ）を用い、基板４５０上に薄膜トランジスタ４６０を作製する工程を説明する。
【０１７８】
まず、絶縁表面を有する基板４５０上に下地膜となる絶縁層４５７を形成する。
【０１７９】
本実施の形態では、絶縁層４５７として、スパッタリング法により酸化シリコン層を形成する。基板４５０を処理室へ搬送し、水素及び水分が除去された酸素を含む高純度のスパッタガスを導入しシリコンターゲット又は石英（好ましくは合成石英）を用いて、基板４５０に絶縁層４５７として、酸化シリコン層を成膜する。なお、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
【０１８０】
例えば、純度が６Ｎである石英（好ましくは合成石英）をターゲットとして用い、基板温度１０８℃、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シリコン膜を成膜する。膜厚は１００ｎｍとする。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを酸化シリコン膜を成膜するためのターゲットとして用いることができる。
【０１８１】
この場合において、処理室内の残留水分を除去しつつ絶縁層４５７を成膜することが好ましい。絶縁層４５７に水素、水酸基又は水分が含まれないようにするためである。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した絶縁層４５７に含まれる不純物の濃度を低減できる。
【０１８２】
絶縁層４５７を成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０１８３】
また、絶縁層４５７は積層構造でもよく、例えば、基板４５０側から窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、窒化酸化アルミニウム層などの窒化物絶縁層と、上記酸化物絶縁層との積層構造としてもよい。
【０１８４】
例えば、水素及び水分が除去された窒素を含む高純度のスパッタガスを導入しシリコンターゲットを用いて、酸化シリコン層と基板との間に窒化シリコン層を成膜する。この場合においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層を成膜することが好ましい。
【０１８５】
次いで、絶縁層４５７上に、導電膜を形成し、第１のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層又はドレイン電極層４６５ａ１、４６５ａ２を形成した後、レジストマスクを除去する（図８（Ａ）参照。）。ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２は断面図では分断されて示されているが、連続した膜である。なお、形成されたソース電極層、ドレイン電極層の端部はテーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。
【０１８６】
ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、又は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、イットリウムから選択されたいずれか一又は複数の材料を用いてもよい。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
【０１８７】
本実施の形態ではソース電極層又はドレイン電極層４６５ａ１、４６５ａ２としてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
【０１８８】
次いで、絶縁層４５７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する。
【０１８９】
次に、第２のフォトリソグラフィ工程により、酸化物半導体膜を島状の酸化物半導体層４６２に加工する（図８（Ｂ）参照。）。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜を成膜する。
【０１９０】
酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板４５０上に酸化物半導体膜を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。また、酸化物半導体膜成膜時に基板を加熱してもよい。
【０１９１】
酸化物半導体膜を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０１９２】
成膜条件の一例としては、基板温度室温、基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ＝１：２）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１９３】
本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチング法により、酸化物半導体膜を島状の酸化物半導体層４６２に加工する。
【０１９４】
本実施の形態では、酸化物半導体層４６２に、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層を得る。この第１の加熱処理によって酸化物半導体層４６２の脱水化又は脱水素化を行うことができる。
【０１９５】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
【０１９６】
なお、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１９７】
また、第１の加熱処理の条件、又は酸化物半導体層の材料によっては、酸化物半導体層４６２が結晶化し、微結晶膜又は多結晶膜となる場合もある。
【０１９８】
また、第１の加熱処理は、島状の酸化物半導体層４６２に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１９９】
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成膜後、酸化物半導体層上にさらにソース電極及びドレイン電極を積層させた後、ソース電極及びドレイン電極上にゲート絶縁層を形成した後、のいずれで行っても良い。
【０２００】
次いで、絶縁層４５７及び酸化物半導体層４６２上に、導電膜を形成し、第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層又はドレイン電極層４６５ｂ、配線層４６８を形成した後、レジストマスクを除去する（図８（Ｃ）参照。）。ソース電極層又はドレイン電極層４６５ｂ、配線層４６８はソース電極層又はドレイン電極層４６５ａ１、４６５ａ２と同様な材料及び工程で形成すればよい。
【０２０１】
本実施の形態では、ソース電極層又はドレイン電極層４６５ｂ、配線層４６８としてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。本実施の形態は、ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２とソース電極層又はドレイン電極層４６５ｂに同じチタン膜を用いる例のため、ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２とソース電極層又はドレイン電極層４６５ｂとはエッチングにおいて選択比がとれない。よって、ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２が、ソース電極層又はドレイン電極層４６５ｂのエッチング時にエッチングされないように、酸化物半導体層４６２に覆われないソース電極層又はドレイン電極層４６５ａ２上に配線層４６８を設けている。ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２とソース電極層又はドレイン電極層４６５ｂとにエッチング工程において高い選択比を有する異なる材料を用いる場合には、エッチング時にソース電極層又はドレイン電極層４６５ａ２を保護する配線層４６８は必ずしも設けなくてもよい。
【０２０２】
なお、導電膜のエッチングの際に、酸化物半導体層４６２が除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０２０３】
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層４６２にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０２０４】
なお、第３のフォトリソグラフィ工程では、酸化物半導体層４６２は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層又はドレイン電極層４６５ｂ、配線層４６８を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２０５】
次いで、絶縁層４５７、酸化物半導体層４６２、ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２、ソース電極層又はドレイン電極層４６５ｂ、及び配線層４６８上にゲート絶縁層４５２を形成する。
【０２０６】
ゲート絶縁層４５２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成することができる。なお、ゲート絶縁層４５２中に水素が多量に含まれないようにするためには、スパッタリング法でゲート絶縁層４５２を成膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
【０２０７】
ゲート絶縁層４５２は、ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２、ソース電極層又はドレイン電極層４６５ｂ側から酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン層を形成する。
【０２０８】
次いで、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲート絶縁層４５２の一部を除去して、配線層４６８に達する開口４２３を形成する（図８（Ｄ）参照。）。図示しないが開口４２３の形成時にソース電極層又はドレイン電極層４６５ｂに達する開口を形成してもよい。本実施の形態では、ソース電極層又はドレイン電極層４６５ｂへの開口はさらに層間絶縁層を積層した後に形成し、電気的に接続する配線層を開口に形成する例とする。
【０２０９】
次に、ゲート絶縁層４５２、及び開口４２３上に導電膜を形成した後、第５のフォトリソグラフィ工程によりゲート電極層４６１（４６１ａ、４６１ｂ）、配線層４６４を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２１０】
また、ゲート電極層４６１（４６１ａ、４６１ｂ）、配線層４６４を形成するための導電膜は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０２１１】
本実施の形態ではゲート電極層４６１（４６１ａ、４６１ｂ）、配線層４６４としてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
【０２１２】
次いで、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。また、第２の加熱処理は、薄膜トランジスタ４６０上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
【０２１３】
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
【０２１４】
以上の工程で、水素、水分、水素化物、水酸化物の濃度が低減された酸化物半導体層４６２を有する薄膜トランジスタ４６０を形成することができる（図８（Ｅ）参照。）。
【０２１５】
また、薄膜トランジスタ４６０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けてもよい。なお、図示しないが、ゲート絶縁層４５２、保護絶縁層や平坦化絶縁層にソース電極層又はドレイン電極層４６５ｂに達する開口を形成し、その開口に、ソース電極層又はドレイン電極層４６５ｂと電気的に接続する配線層を形成する。
【０２１６】
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより酸化物半導体膜の安定化を図ることができる。
【０２１７】
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路における容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成することにより、工程数の増加を低減することができる。
【０２１８】
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジスタを提供することができる。また、該トランジスタはリーク電流が低いため、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い電圧調整回路を提供することができる。
【０２１９】
なお本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２２０】
（実施の形態６）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる薄膜トランジスタの他の例を示す。なお、実施の形態４と同一部分又は同様な機能を有する部分、及び工程は、実施の形態４と同様とすればよく、その繰り返しの説明は省略する。また同じ箇所の詳細な説明も省略する。本実施の形態で示す薄膜トランジスタ４２５、４２６は、実施の形態１乃至実施の形態３の電圧調整回路を構成する薄膜トランジスタとして用いることができる。
【０２２１】
本実施の形態の薄膜トランジスタを、図９を用いて説明する。
【０２２２】
図９（Ａ）（Ｂ）に薄膜トランジスタの断面構造の一例を示す。図９（Ａ）（Ｂ）に示す薄膜トランジスタ４２５、４２６は、酸化物半導体層を導電層とゲート電極層とで挟んだ構造の薄膜トランジスタの一つである。
【０２２３】
また、図９（Ａ）（Ｂ）において、基板はシリコン基板を用いており、シリコン基板４２０上に設けられた絶縁層４２２上に薄膜トランジスタ４２５、４２６がそれぞれ設けられている。
【０２２４】
図９（Ａ）において、シリコン基板４２０に設けられた絶縁層４２２と絶縁層４０７との間に少なくとも酸化物半導体層４１２全体と重なるように導電層４２７が設けられている。
【０２２５】
なお、図９（Ｂ）は、絶縁層４２２と絶縁層４０７との間の導電層が、導電層４２４のようにエッチングにより加工され、酸化物半導体層４１２の少なくともチャネル領域を含む一部と重なる例である。
【０２２６】
導電層４２７、４２４は後工程で行われる加熱処理温度に耐えられる金属材料であればよく、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、又は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、又は上述した元素を成分とする窒化物などを用いることができる。また、単層構造でも積層構造でもよく、例えばタングステン層単層、又は窒化タングステン層とタングステン層との積層構造などを用いることができる。
【０２２７】
また、導電層４２７、４２４は、電位が薄膜トランジスタ４２５、４２６のゲート電極層４１１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４２７、４２４の電位がＧＮＤ、０Ｖという固定電位であってもよい。
【０２２８】
導電層４２７、４２４によって、薄膜トランジスタ４２５、４２６の電気特性を制御することができる。
【０２２９】
また、導電層を設けることにより第２のゲート電極層を形成する構成に限定されず、例えば基板として半導体基板を用いる場合には該基板を熱酸化することにより該基板に形成された領域を第２のゲート電極層として機能させることもできる。
【０２３０】
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路における容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成することにより、工程数の増加を低減することができる。
【０２３１】
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジスタを提供することができる。また、該トランジスタはリーク電流が低いため、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い電圧調整回路を提供することができる。
【０２３２】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２３３】
（実施の形態７）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる薄膜トランジスタの例を示す。
【０２３４】
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図１０を用いて説明する。
【０２３５】
図１０（Ａ）乃至（Ｅ）に薄膜トランジスタの作製方法の一例を示す。図１０（Ａ）乃至（Ｅ）に示す薄膜トランジスタ３９０は、ボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
【０２３６】
また、薄膜トランジスタ３９０は、シングルゲート構造の薄膜トランジスタを用いて説明するが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
【０２３７】
以下、図１０（Ａ）乃至（Ｅ）を用い、基板３９４上に薄膜トランジスタ３９０を作製する工程を説明する。
【０２３８】
まず、絶縁表面を有する基板３９４上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層３９１を形成する。形成されたゲート電極層の端部はテーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２３９】
絶縁表面を有する基板３９４に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【０２４０】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい
【０２４１】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また、プラスチック基板等も適宜用いることができる。また基板としてシリコンなどの半導体基板を用いることもできる。
【０２４２】
下地膜となる絶縁膜を基板３９４とゲート電極層３９１との間に設けてもよい。下地膜は、基板３９４からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【０２４３】
また、ゲート電極層３９１を形成するための導電膜は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０２４４】
例えば、ゲート電極層３９１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、銅層上にモリブデン層を積層した２層構造、銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層構造、窒化チタン層とモリブデン層とを積層した２層構造、又は窒化タングステン層とタングステン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タングステン層又は窒化タングステン層と、アルミニウムとシリコンの合金の層又はアルミニウムとチタンの合金の層と、窒化チタン層又はチタン層とを積層した積層とすることが好ましい。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。
【０２４５】
次いで、ゲート電極層３９１上にゲート絶縁層３９７を形成する。
【０２４６】
ここで、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート絶縁層（ＧＩ）は、高品質化が要求される。
【０２４７】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。ここで用いられる高密度プラズマ装置としては、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を用いることができる。
【０２４８】
例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成膜を行う。チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。チャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。
【０２４９】
もちろん、ゲート絶縁層３９７として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０２５０】
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対して、本発明の一態様であるトランジスタは、酸化物半導体の不純物、特に水素や水等を極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に対しても安定な薄膜トランジスタを得ることを可能としている。
【０２５１】
また、ゲート絶縁層３９７としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、窒化酸化シリコン層（ＳｉＮｘＯｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、又は酸化アルミニウム層を単層で又は積層して形成することができる。
【０２５２】
また、ゲート絶縁層３９７は、酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。本実施の形態では、一例として圧力３０Ｐａ、マイクロ波電力６ｋＷで高密度プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を形成する。このときチャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸素窒素（Ｎ２Ｏ）との流量比は、１：１０とする。
【０２５３】
また、ゲート絶縁層３９７、酸化物半導体膜３９３に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極層３９１が形成された基板３９４、又はゲート絶縁層３９７までが形成された基板３９４を予備加熱し、基板３９４に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、酸化物絶縁層３９６の成膜前に、ソース電極層又はドレイン電極層３９５ａ及びソース電極層又はドレイン電極層３９５ｂまで形成した基板３９４にも同様に行ってもよい。
【０２５４】
次いで、ゲート絶縁層３９７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜３９３を形成する（図１０（Ａ）参照。）。
【０２５５】
なお、酸化物半導体膜３９３をスパッタリング法により成膜する前に、アルゴンガスを導入し、プラズマを発生させて逆スパッタを行い、ゲート絶縁層３９７の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０２５６】
酸化物半導体膜３９３はスパッタリング法により成膜する。酸化物半導体膜３９３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜３９３をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜３９３は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行ってもよい。
【０２５７】
酸化物半導体膜３９３をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比である金属酸化物ターゲットを用いることができる。また、上記に示すターゲットに限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比である金属酸化物ターゲットを用いてもよい。また、作製される金属酸化物ターゲットの充填率は、９０％以上１００％以下、好ましくは９５％以上９９．９％である。充填率の高い金属酸化物ターゲットを用いることにより形成した酸化物半導体膜は、緻密な膜となる。
【０２５８】
減圧状態に保持された処理室内に基板を保持し、基板を室温又は４００℃未満の温度に加熱する。そして、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板３９４上に酸化物半導体膜３９３を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。また、クライオポンプにより処理室内に残留する水分を除去しながらスパッタ成膜を行うことで、酸化物半導体膜３９３を成膜する際の基板温度は室温から４００℃未満とすることができる。
【０２５９】
成膜条件の一例としては、基板とターゲットの間との距離を６０ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０２６０】
次いで、酸化物半導体膜を第２のフォトリソグラフィ工程により島状の酸化物半導体層３９９に加工する（図１０（Ｂ）参照。）。また、島状の酸化物半導体層３９９を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２６１】
また、ゲート絶縁層３９７にコンタクトホールを形成する場合、その工程は酸化物半導体層３９９の形成時に行うことができる。
【０２６２】
なお、ここでの酸化物半導体膜３９３のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
【０２６３】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０２６４】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０２６５】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０２６６】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０２６７】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０２６８】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０２６９】
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層３９９及びゲート絶縁層３９７の表面に付着しているレジスト残渣などを除去することが好ましい。
【０２７０】
次いで、ゲート絶縁層３９７、及び酸化物半導体層３９９上に、導電膜を形成する。例えばスパッタリング法や真空蒸着法で導電膜を形成すればよい。導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、又は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、イットリウムのいずれか一又は複数から選択された材料を用いてもよい。また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
【０２７１】
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層又はドレイン電極層３９５ａ、ソース電極層又はドレイン電極層３９５ｂを形成した後、レジストマスクを除去する（図１０（Ｃ）参照。）。
【０２７２】
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いる。酸化物半導体層３９９上で隣り合うソース電極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成される薄膜トランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光においては、解像度が高く焦点深度も大きい。従って、後に形成される薄膜トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化でき、さらに、オフ電流値を極めて小さくすることができるため、低消費電力化も図ることができる。
【０２７３】
なお、導電膜のエッチングの際に、酸化物半導体層３９９は除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０２７４】
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層３９９にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０２７５】
なお、第３のフォトリソグラフィ工程では、酸化物半導体層３９９は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層又はドレイン電極層３９５ａ、ソース電極層又はドレイン電極層３９５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２７６】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０２７７】
Ｎ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０２７８】
プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層として酸化物絶縁層３９６を形成する（図１０（Ｄ）参照。）。本実施の形態では、酸化物半導体層３９９がソース電極層又はドレイン電極層３９５ａ、ソース電極層又はドレイン電極層３９５ｂと重ならない領域において、酸化物半導体層３９９と酸化物絶縁層３９６とが接するように形成する。
【０２７９】
本実施の形態では、島状の酸化物半導体層３９９、ソース電極層又はドレイン電極層３９５ａ、ソース電極層又はドレイン電極層３９５ｂまで形成された基板３９４を室温又は１００℃未満の温度に加熱し、水素及び水分が除去された酸素を含む高純度のスパッタガスを導入しシリコン半導体のターゲットを用いて、酸化物絶縁層３９６として、欠陥を含む酸化シリコン層を成膜する。
【０２８０】
例えば、純度が６Ｎであり、ボロンがドープされたシリコンターゲット（抵抗率０．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタリング法により酸化シリコン膜を成膜する。膜厚は３００ｎｍとする。なお、シリコンターゲットに代えて石英（好ましくは合成石英）を酸化シリコン膜を成膜するためのターゲットとして用いることができる。なお、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
【０２８１】
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３９６を成膜することが好ましい。酸化物半導体層３９９及び酸化物絶縁層３９６に水素、水酸基又は水分が含まれないようにするためである。
【０２８２】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層３９６に含まれる不純物の濃度を低減できる。
【０２８３】
なお、酸化物絶縁層３９６として、酸化シリコン層に代えて、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層などを用いることもできる。
【０２８４】
さらに、酸化物絶縁層３９６と酸化物半導体層３９９とを接した状態で１００℃乃至４００℃で加熱処理を行ってもよい。本実施の形態における酸化物絶縁層３９６は欠陥を多く含むため、この加熱処理によって酸化物半導体層３９９中に含まれる水素、水分、水酸基又は水素化物などの不純物を酸化物絶縁層３９６に拡散させ、酸化物半導体層３９９中に含まれる該不純物をより低減させることができる。
【０２８５】
以上の工程で、水素、水分、水酸基又は水素化物の濃度が低減された酸化物半導体層３９２を有する薄膜トランジスタ３９０を形成することができる（図１０（Ｅ）参照。）。
【０２８６】
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより酸化物半導体膜の安定化を図ることができる。
【０２８７】
酸化物絶縁層上に保護絶縁層を設けてもよい。本実施の形態では、保護絶縁層３９８を酸化物絶縁層３９６上に形成する。保護絶縁層３９８としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いる。
【０２８８】
酸化物絶縁層３９６まで形成された基板３９４を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された窒素を含む高純度のスパッタガスを導入しシリコン半導体のターゲットを用いて保護絶縁層３９８として、窒化シリコン膜を成膜する。この場合においても、酸化物絶縁層３９６と同様に、処理室内の残留水分を除去しつつ保護絶縁層３９８を成膜することが好ましい。
【０２８９】
保護絶縁層３９８を形成する場合、保護絶縁層３９８の成膜時に１００℃〜４００℃に基板３９４を加熱することで、酸化物半導体層３９９中に含まれる水素若しくは水分を酸化物絶縁層３９６に拡散させることができる。この場合上記酸化物絶縁層３９６の形成後に加熱処理を行わなくてもよい。
【０２９０】
酸化物絶縁層３９６として酸化シリコン層を、保護絶縁層３９８として窒化シリコン層を積層する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に酸素を含むスパッタガスを導入して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次にスパッタガスを窒素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて窒化シリコン層を成膜する。酸化シリコン層と窒化シリコン層とを大気に曝露せずに連続して形成することができるため、酸化シリコン層表面に水素や水分などの不純物が吸着することを防止することができる。この場合、酸化物絶縁層３９６として酸化シリコン層を形成し、保護絶縁層３９８として窒化シリコン層を積層した後、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層３９６に拡散させるための加熱処理（温度１００℃乃至４００℃）を行うとよい。
【０２９１】
保護絶縁層３９８の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層３９６の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって薄膜トランジスタの信頼性を向上できる。
【０２９２】
また、ゲート絶縁層上にチャネル形成領域とする酸化物半導体層を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体層中の水素及び水素化物の濃度を低減することができる。
【０２９３】
上記の工程は、４００℃以下の温度で行われるため、厚さが１ｍｍ以下で、一辺が１ｍを超えるガラス基板を用いる製造工程にも適用することができる。また、４００℃以下の処理温度で全ての工程を行うことができる。
【０２９４】
さらに、図１１に酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図を示す。ゲート電極１００１上にゲート絶縁膜１００２を介して酸化物半導体層１００３が設けられ、その上にソース電極１００４ａ及びドレイン電極１００４ｂが設けられ、ソース電極１００４ａ及びドレイン電極１００４ｂの上に酸化物絶縁層１００５が設けられ、酸化物絶縁層１００５を挟んで酸化物半導体層１００３の上に導電層１００６が設けられる。
【０２９５】
図１２は、図１１に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図１２（Ａ）はソースとドレインの間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を示し、図１２（Ｂ）はソースに対しドレインに正の電位（ＶＤ＞０）を加えた場合を示す。
【０２９６】
図１３は、図１１におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）である。図１３（Ａ）はゲート（Ｇ１）に正の電位（＋ＶＧ）が印加された状態であり、ソースとドレインの間にキャリア（電子）が流れるオン状態を示している。また、図１３（Ｂ）は、ゲート（Ｇ１）に負の電位（−ＶＧ）が印加された状態であり、オフ状態（少数キャリアは流れない）である場合を示す。
【０２９７】
図１４は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す。
【０２９８】
金属は縮退しているため、伝導帯中にフェルミ準位が位置する。一方、従来の酸化物半導体は一般にｎ型であり、その場合のフェルミ準位（Ｅｆ）は、バンドギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導体において成膜方法にも依存するが、酸化物半導体層には多少の水素もしくは水が含有され、その一部が電子を供給するドナーとなり、ｎ型化する一つの要因であることが知られている。
【０２９９】
これに対して本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）、又は実質的に真性な半導体としたものである。すなわち、不純物を添加してｉ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたｉ型（真性半導体）又はそれに近づけることを特徴としている。そうすることにより、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
【０３００】
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面において、電子に対してショットキー型の障壁は形成されない。
【０３０１】
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、両者が接触すると図１２（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
【０３０２】
図１２（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電位が印加されると、電子はバリア（ｈ）をこえて酸化物半導体に注入され、ドレインに向かって流れる。この場合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のドレイン電圧が印加された場合には、電圧印加のない図１２（Ａ）のバリアの高さすなわちバンドギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。
【０３０３】
このとき電子は、図１３（Ａ）で示すようにゲート絶縁膜と高純度化された酸化物半導体との界面における、酸化物半導体側のエネルギー的に安定な最低部を移動する。
【０３０４】
また、図１３（Ｂ）において、ゲート電極１００１に負の電位（逆バイアス）が印加されると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
【０３０５】
例えば、薄膜トランジスタのチャネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素子であっても、オフ電流が１０−１３Ａ以下であり、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）である。
【０３０６】
さらに、高純度化された酸化物半導体を用いたトランジスタのオフ電流をさらに正確に求めた結果について、以下に説明する。
【０３０７】
高純度化された酸化物半導体を用いたトランジスタのオフ電流は、上述したように、測定器の検出限界である１×１０−１３Ａ以下である。そこで、特性評価用素子を作製し、より正確なオフ電流の値（上記測定における測定器の検出限界以下の値）を求めた結果について、以下に説明する。
【０３０８】
はじめに、電流測定方法に用いた特性評価用素子について、図１５を参照して説明する。
【０３０９】
図１５に示す特性評価用素子は、測定系８００が３つ並列接続で電気的に接続される。測定系８００は、容量素子８０２、トランジスタ８０４、トランジスタ８０５、トランジスタ８０６、及びトランジスタ８０８を有する。トランジスタ８０４、トランジスタ８０８には、一例として実施の形態４に従って作製したトランジスタを使用した。
【０３１０】
トランジスタ８０８は、ソース及びドレインの一方に電圧Ｖ１１が入力され、ゲートに電位Ｖｅｘｔ＿ｂ１が入力される。電位Ｖｅｘｔ＿ｂ１は、トランジスタ８０８のオン状態又はオフ状態を制御する電位である。
【０３１１】
トランジスタ８０４は、ソース及びドレインの一方がトランジスタ８０８のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方に電圧Ｖ１２が入力され、ゲートに電位Ｖｅｘｔ＿ｂ２が入力される。電位Ｖｅｘｔ＿ｂ２は、トランジスタ８０４のオン状態又はオフ状態を制御する電位である。
【０３１２】
容量素子８０２は、第１端子及び第２端子を有し、第１端子がトランジスタ８０４のソース及びドレインの一方に電気的に接続され、第２端子がトランジスタ８０４のソース及びドレインの他方に電気的に接続される。なお、容量素子８０２の第１端子と、トランジスタ８０８のソース及びドレインの他方、トランジスタ８０４のソース及びドレインの一方、及びトランジスタ８０５のゲートと、の接続箇所をノードＡともいう。
【０３１３】
トランジスタ８０６は、ソース及びドレインの一方に電位Ｖ１１が入力され、ゲートが自身のソース及びドレインの一方に電気的に接続される。
【０３１４】
トランジスタ８０５は、ソース及びドレインの一方がトランジスタ８０６のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方に電位Ｖ１２が入力される。
【０３１５】
なお測定系８００において、トランジスタ８０６のソース及びドレインの他方とトランジスタ８０５のソース及びドレインの一方との接続箇所が出力端子となっており、測定系８００は、出力端子を介して電位Ｖｏｕｔを出力する。
【０３１６】
次に、図１５に示す測定系を用いた電流測定方法について説明する。
【０３１７】
まず、オフ電流を測定するために電位差を付与する初期期間の概略について説明する。初期期間においては、電位Ｖｅｘｔ＿ｂ１の値をトランジスタ８０８がオン状態になる値にし、トランジスタ８０８をオン状態にし、ノードＡに電位Ｖ１１を与える。ここで、電位Ｖ１１は、例えば高電位とする。また、トランジスタ８０４をオフ状態にしておく。
【０３１８】
その後、電位Ｖｅｘｔ＿ｂ１をトランジスタ８０８がオフ状態になる値にし、トランジスタ８０８をオフ状態にする。さらにトランジスタ８０８をオフ状態にした後に、電位Ｖ１１を低電位とする。ここでも、トランジスタ８０４はオフ状態にしておく。また、電位Ｖ１２は電位Ｖ１１と同じ電位とする。以上により、初期期間が終了する。初期期間が終了した状態では、ノードＡとトランジスタ８０４のソース及びドレインの一方との間に電位差が生じ、また、ノードＡとトランジスタ８０８のソース及びドレインの他方との間に電位差が生じることになるため、トランジスタ８０４及びトランジスタ８０８には僅かに電荷が流れる。つまり、オフ電流が発生する。
【０３１９】
次に、オフ電流の測定期間の概略について説明する。測定期間においては、トランジスタ８０４のソース又はドレインの一方の電位（つまり電位Ｖ１２）、及び、トランジスタ８０８のソース又はドレインの他方の電位（つまり電位Ｖ１１）は低電位に固定しておく。一方で、測定期間中は、上記ノードＡの電位は固定しない（浮遊状態とする）。これにより、トランジスタ８０４に電荷が流れ、時間の経過と共にノードＡに保持される電荷量が変動する。そして、ノードＡに保持される電荷量の変動に伴って、ノードＡの電位が変動する。つまり、出力端子の出力電位である電位Ｖｏｕｔも変動する。
【０３２０】
上記電位差を付与する初期期間、及び、その後の測定期間における各電位の関係の詳細（タイミングチャート）を図１６に示す。
【０３２１】
初期期間において、まず、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオン状態になるような電位（高電位）とする。これによって、ノードＡの電位はＶ１２すなわち低電位（例えばＶＳＳ）となる。その後、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオフ状態になるような電位（低電位）として、トランジスタ８０４をオフ状態とする。そして、次に、電位Ｖｅｘｔ＿ｂ１を、トランジスタ８０８がオン状態となるような電位（高電位）とする。これによって、ノードＡの電位はＶ１１、すなわち高電位（例えばＶＤＤ）となる。その後、Ｖｅｘｔ＿ｂ１を、トランジスタ８０８がオフ状態となるような電位とする。これによって、ノードＡが浮遊状態となり、初期期間が終了する。
【０３２２】
その後の測定期間においては、電位Ｖ１１及び電位Ｖ１２を、ノードＡに電荷が流れ込み、又はノードＡから電荷が流れ出すような電位とする。ここでは、電位Ｖ１１及び電位Ｖ１２を低電位（ＶＳＳ）とする。ただし、出力電位Ｖｏｕｔを測定するタイミングにおいては、出力回路を動作させる必要が生じるため、一時的にＶ１１を高電位（ＶＤＤ）とすることがある。なお、Ｖ１１を高電位（ＶＤＤ）とする期間は、測定に影響を与えない程度の短期間とする。
【０３２３】
上述のようにして電位差を与え、測定期間が開始されると、時間の経過と共にノードＡに保持される電荷量が変動し、これに従ってノードＡの電位が変動する。これは、トランジスタ８０５のゲートの電位が変動することを意味するから、時間の経過と共に、出力端子の出力電位Ｖｏｕｔの電位も変化する。
【０３２４】
得られた出力電位Ｖｏｕｔから、オフ電流を算出する方法について、以下に説明する。
【０３２５】
オフ電流の算出の前に、ノードＡの電位ＶＡと、出力電位Ｖｏｕｔとの関係を求めておく。これにより、出力電位ＶｏｕｔからノードＡの電位ＶＡを求めることができる。上述の関係から、ノードＡの電位ＶＡは、出力電位Ｖｏｕｔの関数として次式のように表すことができる。
【０３２６】
【数１】
【０３２７】
また、ノードＡの電荷ＱＡは、ノードＡの電位ＶＡ、ノードＡに接続される容量ＣＡ、定数（ｃｏｎｓｔ）を用いて、次式のように表される。ここで、ノードＡに接続される容量ＣＡは、容量素子８０２の容量と他の容量の和である。
【０３２８】
【数２】
【０３２９】
ノードＡの電流ＩＡは、ノードＡに流れ込む電荷（又はノードＡから流れ出る電荷）の時間微分であるから、ノードＡの電流ＩＡは次式のように表される。
【０３３０】
【数３】
【０３３１】
このように、ノードＡに接続される容量ＣＡと、出力端子の出力電位Ｖｏｕｔから、ノードＡの電流ＩＡを求めることができる。
【０３３２】
以上に示す方法により、オフ状態においてトランジスタのソースとドレイン間を流れるリーク電流（オフ電流）を測定することができる。
【０３３３】
本実施の形態では、高純度化した酸化物半導体を用いてトランジスタ８０４、トランジスタ８０８を作製した。トランジスタのチャネル長（Ｌ）とチャネル幅（Ｗ）の比は、Ｌ／Ｗ＝１／５とした。また、並列された各測定系８００において、容量素子８０２の容量値をそれぞれ、１００ｆＦ、１ｐＦ、３ｐＦとした。
【０３３４】
なお、本実施の形態に係る測定では、ＶＤＤ＝５Ｖ、ＶＳＳ＝０Ｖとした。また、測定期間においては、電位Ｖ１１を原則としてＶＳＳとし、１０〜３００ｓｅｃごとに、１００ｍｓｅｃの期間だけＶＤＤとしてＶｏｕｔを測定した。また、素子に流れる電流Ｉの算出に用いられるΔｔは、約３００００ｓｅｃとした。
【０３３５】
図１７に、上記電流測定に係る経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す。９０時間程度から、電位変化の様子が確認できる。
【０３３６】
図１８には、上記電流測定によって算出されたオフ電流を示す。なお、図１８は、ソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図１８から、ソース−ドレイン電圧が４Ｖの条件において、オフ電流は約４０ｚＡ／μｍであることが分かった。また、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１０ｚＡ／μｍ以下であることが分かった。なお、１ｚＡは１０−２１Ａを表す。
【０３３７】
さらに、上記トランジスタの温度が８５℃のときの上記電流測定によって算出されたオフ電流について図１９に示す。図１９は、８５℃のときのソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図１９から、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１００ｚＡ／μｍ以下であることが分かった。
【０３３８】
以上、高純度化された酸化物半導体を用いたトランジスタでは、オフ電流が十分に小さくなることが確認された。
【０３３９】
このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、薄膜トランジスタの動作を良好なものとすることができる。
【０３４０】
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路における容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成することにより、工程数の増加を低減することができる。
【０３４１】
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジスタを提供することができる。また、該トランジスタはリーク電流が低いため、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い電圧調整回路を提供することができる。
【０３４２】
なお本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３４３】
（実施の形態８）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる薄膜トランジスタの他の例を示す。
【０３４４】
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を図２０を用いて説明する。
【０３４５】
図２０（Ａ）乃至（Ｅ）に薄膜トランジスタの作製方法の一例を示す。図２０（Ａ）乃至（Ｅ）に示す薄膜トランジスタ３１０は、ボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
【０３４６】
また、薄膜トランジスタ３１０はシングルゲート構造の薄膜トランジスタを用いて説明するが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
【０３４７】
以下、図２０（Ａ）乃至（Ｅ）を用い、基板３００上に薄膜トランジスタ３１０を作製する工程を説明する。
【０３４８】
まず、絶縁表面を有する基板３００上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層３１１を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０３４９】
絶縁表面を有する基板３００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【０３５０】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい
【０３５１】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また基板としてシリコンなどの半導体基板を用いることもできる。
【０３５２】
下地膜となる絶縁膜を基板３００とゲート電極層３１１との間に設けてもよい。下地膜は、基板３００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【０３５３】
また、ゲート電極層３１１を形成するための導電膜は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０３５４】
例えば、ゲート電極層３１１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、銅層上にモリブデン層を積層した２層の積層構造、銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層の積層構造、窒化チタン層とモリブデン層とを積層した２層の積層構造、又は窒化タングステン層とタングステン層との２層の積層構造とすることが好ましい。３層の積層構造としては、タングステン層又は窒化タングステン層と、アルミニウムと珪素の合金の層又はアルミニウムとチタンの合金の層と、窒化チタン層又はチタン層とを積層した積層とすることが好ましい。
【０３５５】
次いで、ゲート電極層３１１上にゲート絶縁層３０２を形成する。
【０３５６】
ここで、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート絶縁層（ＧＩ）は、高品質化が要求される。
【０３５７】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。ここで用いられる高密度プラズマ装置としては、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を用いることができる。
【０３５８】
例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成膜を行う。チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。チャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。
【０３５９】
もちろん、ゲート絶縁層３０２として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０３６０】
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対して、本発明の一態様であるトランジスタは、酸化物半導体の不純物、特に水素や水等を極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に対しても安定な薄膜トランジスタを得ることを可能としている。
【０３６１】
また、ゲート絶縁層３０２としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、窒化酸化シリコン層（ＳｉＮｘＯｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、又は酸化アルミニウム層を単層で又は積層して形成することができる。
【０３６２】
また、ゲート絶縁層３０２は、酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。本実施の形態では、一例として圧力３０Ｐａ、マイクロ波電力６ｋＷで高密度プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を形成する。このときチャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸素窒素（Ｎ２Ｏ）との流量比は、１：１０とする。
【０３６３】
次いで、ゲート絶縁層３０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜３３０を形成する。
【０３６４】
なお、酸化物半導体膜３３０をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層３０２の表面に付着しているゴミを除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０３６５】
酸化物半導体膜３３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜３３０としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。この段階での断面図が図２０（Ａ）に相当する。また、酸化物半導体膜３３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行ってもよい。
【０３６６】
酸化物半導体膜３３０をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比である金属酸化物ターゲットを用いることができる。また、上記に示すターゲットに限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比である金属酸化物ターゲットを用いてもよい。また、作製される金属酸化物ターゲットの充填率は、９０％以上１００％以下、好ましくは９５％以上９９．９％である。充填率の高い金属酸化物ターゲットを用いることにより形成した酸化物半導体膜は、緻密な膜となる。
【０３６７】
酸化物半導体膜３３０を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０３６８】
減圧状態に保持された処理室内に基板を保持し、基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板３００上に酸化物半導体膜３３０を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０３６９】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０３７０】
次いで、酸化物半導体膜３３０を第２のフォトリソグラフィ工程により島状の酸化物半導体層３３１に加工する。また、島状の酸化物半導体層３３１を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０３７１】
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半導体層の脱水化又は脱水素化を行うことができる。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層３３１を得る（図２０（Ｂ）参照。）。
【０３７２】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０３７３】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
【０３７４】
なお、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０３７５】
また、第１の加熱処理の条件、又は酸化物半導体層の材料によっては、酸化物半導体層が結晶化し、微結晶膜又は多結晶膜となる場合もある。例えば、結晶化率が９０％以上、又は８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理の条件、又は酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場合もある。
【０３７６】
また、第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜３３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０３７７】
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成膜後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及びドレイン電極上に保護絶縁膜を形成した後、のいずれで行っても良い。
【０３７８】
また、ゲート絶縁層３０２にコンタクトホールを形成する場合、その工程は酸化物半導体層３３１に脱水化又は脱水素化処理を行う前でも行った後に行ってもよい。
【０３７９】
なお、ここでの酸化物半導体膜のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
【０３８０】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０３８１】
次いで、ゲート絶縁層３０２、及び酸化物半導体層３３１上に、導電膜を形成する。例えばスパッタ法や真空蒸着法で導電膜を形成すればよい。導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、又は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、イットリウムのいずれか一又は複数から選択された材料を用いてもよい。また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
【０３８２】
導電膜成膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【０３８３】
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層３１５ａ、ドレイン電極層３１５ｂを形成した後、レジストマスクを除去する（図２０（Ｃ）参照。）。
【０３８４】
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いる。酸化物半導体層３３１上で隣り合うソース電極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成される薄膜トランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される薄膜トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図ることができる。
【０３８５】
なお、導電膜のエッチングの際に、酸化物半導体層３３１は除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０３８６】
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層３３１にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０３８７】
なお、第３のフォトリソグラフィ工程では、酸化物半導体層３３１は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層３１５ａ、ドレイン電極層３１５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０３８８】
また、酸化物半導体層とソース電極層及びドレイン電極層の間に、酸化物導電層を形成してもよい。酸化物導電層とソース電極層及びドレイン電極層を形成するための金属層は、連続成膜が可能である。酸化物導電層はソース領域及びドレイン領域として機能しうる。
【０３８９】
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層とソース電極層及びドレイン電極層との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図ることができ、トランジスタの高速動作を達成することができる。
【０３９０】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０３９１】
次いで、Ｎ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０３９２】
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層３１６を形成する。
【０３９３】
酸化物絶縁層３１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁層３１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化物絶縁層３１６に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素が酸化物半導体層中の酸素を引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、酸化物絶縁層３１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【０３９４】
本実施の形態では、酸化物絶縁層３１６として膜厚２００ｎｍの酸化珪素膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲット又は珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化珪素膜を形成することができる。酸素欠乏状態となり低抵抗化、即ちＮ型化した酸化物半導体層に接して形成する酸化物絶縁層３１６は、水分、水素イオン、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、又は酸化窒化アルミニウム膜などを用いる。
【０３９５】
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３１６を成膜することが好ましい。酸化物半導体層３３１及び酸化物絶縁層３１６に水素、水酸基又は水分が含まれないようにするためである。
【０３９６】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層３１６に含まれる不純物の濃度を低減できる。
【０３９７】
酸化物絶縁層３１６を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０３９８】
次いで、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３１６と接した状態で加熱される。
【０３９９】
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化又は脱水素化のための加熱処理を行うことにより、酸化物半導体層を酸素欠乏状態として低抵抗化、即ちＮ型化した後、酸化物半導体層に接するように酸化物絶縁層を形成することにより酸化物半導体層の一部を選択的に酸素過剰な状態とする。その結果、ゲート電極層３１１と重なるチャネル形成領域３１３はＩ型となる。このとき、少なくともチャネル形成領域３１３に比べてキャリア濃度が高く、ソース電極層３１５ａに重なる高抵抗ソース領域３１４ａと、少なくともチャネル形成領域３１３に比べてキャリア濃度が高く、ドレイン電極層３１５ｂに重なる高抵抗ドレイン領域３１４ｂとが自己整合的に形成される。以上の工程で薄膜トランジスタ３１０が形成される（図２０（Ｄ）参照。）。
【０４００】
さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって薄膜トランジスタの信頼性を向上できる。また、酸化物絶縁層に欠陥を多く含む酸化シリコン層を用いると、この加熱処理によって酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する。
【０４０１】
なお、ドレイン電極層３１５ｂ（及びソース電極層３１５ａ）と重畳した酸化物半導体層において高抵抗ドレイン領域３１４ｂ（及び高抵抗ソース領域３１４ａ）を形成することにより、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域３１４ｂを形成することで、ドレイン電極層３１５ｂから高抵抗ドレイン領域３１４ｂ、チャネル形成領域３１３にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層３１５ｂに高電源電位ＶＤＤを供給する配線を接続して動作させる場合、ゲート電極層３１１とドレイン電極層３１５ｂとの間に高電界が印加されても高抵抗ドレイン領域３１４ｂがバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
【０４０２】
また、酸化物半導体層における高抵抗ソース領域又は高抵抗ドレイン領域は、酸化物半導体層の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半導体層の膜厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層の一部、ソース電極層又はドレイン電極層と接する領域及びその近傍が低抵抗化し、酸化物半導体層においてゲート絶縁膜に近い領域はＩ型とすることもできる。
【０４０３】
酸化物絶縁層３１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分、水素イオン、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層として保護絶縁層３０３を、窒化シリコン膜を用いて形成する（図２０（Ｅ）参照。）。
【０４０４】
本実施の形態では、酸化物絶縁層３１６まで形成された基板３００を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された窒素を含む高純度スパッタガスを導入しシリコン半導体のターゲットを用いて、保護絶縁層３０３として、窒化シリコン膜を成膜する。この場合においても、酸化物絶縁層３１６と同様に、処理室内の残留水分を除去しつつ保護絶縁層３０３を成膜することが好ましい。
【０４０５】
また、保護絶縁層３０３上に平坦化のための平坦化絶縁層を設けてもよい。
【０４０６】
また、保護絶縁層３０３の上（平坦化絶縁層を設ける場合には平坦化絶縁層の上）に酸化物半導体層と重なる導電層を設けてもよい。導電層は、電位が薄膜トランジスタ３１０のゲート電極層３１１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖという固定電位であってもよい。
【０４０７】
該導電層によって、薄膜トランジスタ３１０の電気特性を制御することができる。
【０４０８】
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路における容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成することにより、工程数を低減することができる。
【０４０９】
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジスタを提供することができる。また、該トランジスタはリーク電流が低いため、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い電圧調整回路を提供することができる。
【０４１０】
なお本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０４１１】
（実施の形態９）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる薄膜トランジスタの他の例を示す。
【０４１２】
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図２１を用いて説明する。
【０４１３】
図２１（Ａ）乃至（Ｄ）に薄膜トランジスタの作製方法の一例を示す。図２１（Ａ）乃至（Ｄ）に示す薄膜トランジスタ３６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
【０４１４】
また、薄膜トランジスタ３６０はシングルゲート構造の薄膜トランジスタを用いて説明するが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
【０４１５】
以下、図２１（Ａ）乃至（Ｄ）を用い、基板３２０上に薄膜トランジスタ３６０を作製する工程を説明する。
【０４１６】
まず、絶縁表面を有する基板３２０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層３６１を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０４１７】
また、ゲート電極層３６１を形成するための導電膜は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０４１８】
次いで、ゲート電極層３６１上にゲート絶縁層３２２を形成する。
【０４１９】
ここで、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート絶縁層（ＧＩ）は、高品質化が要求される。
【０４２０】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。ここで用いられる高密度プラズマ装置としては、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を用いることができる。
【０４２１】
例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成膜を行う。チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。チャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。
【０４２２】
もちろん、ゲート絶縁層３２２として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０４２３】
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対して、本発明の一態様であるトランジスタは、酸化物半導体の不純物、特に水素や水等を極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に対しても安定な薄膜トランジスタを得ることを可能としている。
【０４２４】
また、ゲート絶縁層３２２としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、窒化酸化シリコン層（ＳｉＮｘＯｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、又は酸化アルミニウム層を単層で又は積層して形成することができる。
【０４２５】
また、ゲート絶縁層３２２は、酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。本実施の形態では、一例として圧力３０Ｐａ、マイクロ波電力６ｋＷで高密度プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を形成する。このときチャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸素窒素（Ｎ２Ｏ）との流量比は、１：１０とする。
【０４２６】
次いで、ゲート絶縁層３２２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施の形態では、酸化物半導体膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。
【０４２７】
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜を成膜することが好ましい。酸化物半導体膜に水素、水酸基又は水分が含まれないようにするためである。
【０４２８】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０４２９】
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０４３０】
次いで、酸化物半導体層の脱水化又は脱水素化を行う。脱水化又は脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層３３２を得る（図２１（Ａ）参照。）。
【０４３１】
次いで、Ｎ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０４３２】
次いで、ゲート絶縁層３２２、及び酸化物半導体層３３２上に、酸化物絶縁層を形成した後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って酸化物絶縁層３６６を形成した後、レジストマスクを除去する。
【０４３３】
本実施の形態では、酸化物絶縁層３６６として膜厚２００ｎｍの酸化珪素膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲット又は珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化珪素膜を形成することができる。酸素欠乏状態となり低抵抗化、即ちＮ型化した酸化物半導体層に接して形成する酸化物絶縁層３６６は、水分、水素イオン、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、又は酸化窒化アルミニウム膜などを用いる。
【０４３４】
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３６６を成膜することが好ましい。酸化物半導体層３３２及び酸化物絶縁層３６６に水素、水酸基又は水分が含まれないようにするためである。
【０４３５】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層３６６に含まれる不純物の濃度を低減できる。
【０４３６】
酸化物絶縁層３６６を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０４３７】
次いで、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３６６と接した状態で加熱される。
【０４３８】
本実施の形態は、さらに酸化物絶縁層３６６が設けられ一部が露出している酸化物半導体層３３２を、窒素、不活性ガス雰囲気下、又は減圧下で加熱処理を行う。酸化物絶縁層３６６によって覆われていない露出された酸化物半導体層３３２の領域は、窒素、不活性ガス雰囲気下、又は減圧下で加熱処理を行うと、低抵抗化することができる。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
【０４３９】
酸化物絶縁層３６６が設けられた酸化物半導体層３３２に対する窒素雰囲気下の加熱処理によって、酸化物半導体層３３２の露出領域は抵抵抗化し、抵抗の異なる領域（図２１（Ｂ）においては斜線領域及び白地領域で示す）を有する酸化物半導体層３６２となる。
【０４４０】
次いで、ゲート絶縁層３２２、酸化物半導体層３６２、及び酸化物絶縁層３６６上に、導電膜を形成した後、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極層３６５ａ、ドレイン電極層３６５ｂを形成した後、レジストマスクを除去する（図２１（Ｃ）参照。）。
【０４４１】
ソース電極層３６５ａ、ドレイン電極層３６５ｂの材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、又は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。
【０４４２】
以上のように、成膜後の酸化物半導体膜に対して脱水化又は脱水素化のための加熱処理を行うことにより、酸化物半導体層を酸素欠乏状態として低抵抗化、即ちＮ型化した後、酸化物半導体層に接するように酸化物絶縁層を形成し、酸化物半導体層の一部を選択的に酸素過剰な状態とする。その結果、ゲート電極層３６１と重なるチャネル形成領域３６３は、Ｉ型となる。このとき、少なくともチャネル形成領域３６３に比べてキャリア濃度が高く、ソース電極層３６５ａに重なる高抵抗ソース領域３６４ａと、チャネル形成領域３６３に比べてキャリア濃度が高く、ドレイン電極層３６５ｂに重なる高抵抗ドレイン領域３６４ｂとが自己整合的に形成される。以上の工程で薄膜トランジスタ３６０が形成される。
【０４４３】
さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸化物絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって薄膜トランジスタの信頼性を向上できる。
【０４４４】
なお、ドレイン電極層３６５ｂ（及びソース電極層３６５ａ）と重畳した酸化物半導体層において高抵抗ドレイン領域３６４ｂ（及び高抵抗ソース領域３６４ａ）を形成することにより、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域３６４ｂを形成することで、ドレイン電極層３６５ｂから高抵抗ドレイン領域３６４ｂ、チャネル形成領域３６３にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層３６５ｂに高電源電位ＶＤＤを供給する配線を接続して動作させる場合、ゲート電極層３６１とドレイン電極層３６５ｂとの間に高電界が印加されても高抵抗ドレイン領域３６４ｂがバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
【０４４５】
ソース電極層３６５ａ、ドレイン電極層３６５ｂ、酸化物絶縁層３６６上に保護絶縁層３２３を形成する。本実施の形態では、保護絶縁層３２３を、窒化珪素膜を用いて形成する（図２１（Ｄ）参照。）。
【０４４６】
なお、ソース電極層３６５ａ、ドレイン電極層３６５ｂ、酸化物絶縁層３６６上にさらに酸化物絶縁層を形成し、該酸化物絶縁層上に保護絶縁層３２３を積層してもよい。
【０４４７】
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジスタを提供することができる。また、該トランジスタはリーク電流が低いため、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い電圧調整回路を提供することができる。
【０４４８】
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路における容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成することにより、工程数の増加を低減することができる。
【０４４９】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０４５０】
（実施の形態１０）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる薄膜トランジスタの他の例を示す。
【０４５１】
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図２２を用いて説明する。
【０４５２】
また、薄膜トランジスタ３５０はシングルゲート構造の薄膜トランジスタを用いて説明するが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
【０４５３】
以下、図２２（Ａ）乃至（Ｄ）を用い、基板３４０上に薄膜トランジスタ３５０を作製する工程を説明する。
【０４５４】
まず、絶縁表面を有する基板３４０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層３５１を形成する。本実施の形態では、ゲート電極層３５１として、膜厚１５０ｎｍのタングステン膜を、スパッタ法を用いて形成する。
【０４５５】
次いで、ゲート電極層３５１上にゲート絶縁層３４２を形成する。
【０４５６】
ここで、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート絶縁層（ＧＩ）は、高品質化が要求される。
【０４５７】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。ここで用いられる高密度プラズマ装置としては、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を用いることができる。
【０４５８】
例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成膜を行う。チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。チャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。
【０４５９】
もちろん、ゲート絶縁層３４２として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０４６０】
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対して、本発明の一態様であるトランジスタは、酸化物半導体の不純物、特に水素や水等を極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に対しても安定な薄膜トランジスタを得ることを可能としている。
【０４６１】
また、ゲート絶縁層３４２としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、窒化酸化シリコン層（ＳｉＮｘＯｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、又は酸化アルミニウム層を単層で又は積層して形成することができる。
【０４６２】
また、ゲート絶縁層３４２は、酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。本実施の形態では、一例として圧力３０Ｐａ、マイクロ波電力６ｋＷで高密度プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を形成する。このときチャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸素窒素（Ｎ２Ｏ）との流量比は、１：１０とする。
【０４６３】
次いで、ゲート絶縁層３４２に、導電膜を形成し、第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層３５５ａ、ドレイン電極層３５５ｂを形成した後、レジストマスクを除去する（図２２（Ａ）参照。）。
【０４６４】
次に、酸化物半導体膜３４５を形成する（図２２（Ｂ）参照。）。本実施の形態では、酸化物半導体膜３４５をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。酸化物半導体膜３４５を第３のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。
【０４６５】
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜３４５を成膜することが好ましい。酸化物半導体膜３４５に水素、水酸基又は水分が含まれないようにするためである。
【０４６６】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体膜３４５に含まれる不純物の濃度を低減できる。
【０４６７】
酸化物半導体膜３４５を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０４６８】
次いで、酸化物半導体層の脱水化又は脱水素化を行う。脱水化又は脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層３４６を得る（図２２（Ｃ）参照。）。
【０４６９】
また、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
【０４７０】
酸化物半導体層３４６に接する保護絶縁膜となる酸化物絶縁層３５６を形成する。
【０４７１】
酸化物絶縁層３５６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁層３５６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化物絶縁層３５６に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、酸化物絶縁層３５６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【０４７２】
本実施の形態では、酸化物絶縁層３５６として膜厚２００ｎｍの酸化珪素膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲット又は珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化珪素膜を形成することができる。酸素欠乏状態となり低抵抗化、即ちＮ型化した酸化物半導体層に接して形成する酸化物絶縁層３５６は、水分、水素イオン、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、又は酸化窒化アルミニウム膜などを用いる。
【０４７３】
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３５６を成膜することが好ましい。酸化物半導体層３４６及び酸化物絶縁層３５６に水素、水酸基又は水分が含まれないようにするためである。
【０４７４】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層３５６に含まれる不純物の濃度を低減できる。
【０４７５】
酸化物絶縁層３５６を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０４７６】
次いで、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層が酸化物絶縁層３５６と接した状態で加熱される。
【０４７７】
以上のように、脱水化又は脱水素化のための加熱処理を行うことにより、酸化物半導体層を酸素欠乏状態として低抵抗化、即ちＮ型化した後、酸化物半導体層に接するように酸化物絶縁層を形成することにより、酸化物半導体層を酸素過剰な状態とする。その結果、高抵抗なＩ型の酸化物半導体層３５２が形成される。以上の工程で薄膜トランジスタ３５０が形成される。
【０４７８】
さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸化物絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって薄膜トランジスタの信頼性を向上できる。
【０４７９】
酸化物絶縁層３５６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を用いて窒化珪素膜を形成する。本実施の形態では、保護絶縁層として保護絶縁層３４３を、窒化珪素膜を用いて形成する（図２２（Ｄ）参照。）。
【０４８０】
保護絶縁層３４３上に平坦化のための平坦化絶縁層を設けてもよい。
【０４８１】
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジスタを提供することができる。また、該トランジスタはリーク電流が低いため、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い電圧調整回路を提供することができる。
【０４８２】
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路における容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成することにより、工程数の増加を低減することができる。
【０４８３】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０４８４】
（実施の形態１１）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる薄膜トランジスタの他の例を示す。
【０４８５】
本実施の形態では、薄膜トランジスタの作製工程の一部が実施の形態８と異なる例を図２３に示す。図２３は、図２０と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０４８６】
まず、基板３７０上にゲート電極層３８１を形成し、第１のゲート絶縁層３７２ａ、第２のゲート絶縁層３７２ｂを積層する。本実施の形態では、ゲート絶縁層を２層構造とし、第１のゲート絶縁層３７２ａに窒化物絶縁層を、第２のゲート絶縁層３７２ｂに酸化物絶縁層を用いる。
【０４８７】
酸化物絶縁層としては、酸化シリコン層、酸化窒化シリコン層、又は酸化アルミニウム層、又は酸化窒化アルミニウム層などを用いることができる。また、窒化物絶縁層としては、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などを用いることができる。
【０４８８】
本実施の形態では、ゲート電極層３８１側から窒化シリコン層と酸化シリコン層とを積層した構造とする。第１のゲート絶縁層３７２ａとしてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下（本実施の形態では５０ｎｍ）の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層３７２ａ上に第２のゲート絶縁層３７２ｂとして膜厚５ｎｍ以上３００ｎｍ以下（本実施の形態では１００ｎｍ）の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１５０ｎｍのゲート絶縁層とする。
【０４８９】
次に、酸化物半導体膜の形成を行い、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施の形態では、酸化物半導体膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。
【０４９０】
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜を成膜することが好ましい。酸化物半導体膜に水素、水酸基又は水分が含まれないようにするためである。
【０４９１】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０４９２】
酸化物半導体膜を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０４９３】
次いで、酸化物半導体層の脱水化又は脱水素化を行う。脱水化又は脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４２５℃以上７５０℃以下とする。なお、４２５℃以上であれば加熱処理時間は１時間以下でよいが、４２５℃未満であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、酸化物半導体層への水や水素の混入を防ぐ。その後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導入して冷却を行う。酸素ガス又はＮ２Ｏガスに、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガス又はＮ２Ｏガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素ガス又はＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０４９４】
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲＴＡ装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を用いてもよい。ＧＲＴＡとは高温のガスを用いて加熱処理を行う方法である。ガスには、アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６００℃〜７５０℃で数分間加熱処理を行ってもよい。
【０４９５】
また、脱水化又は脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ましくは２００℃以上３００℃以下の温度で酸素ガス又はＮ２Ｏガス雰囲気下での加熱処理を行ってもよい。
【０４９６】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０４９７】
以上の工程を経ることによって酸化物半導体膜全体を酸素過剰な状態とすることで、高抵抗化、即ちＩ型化させる。よって、全体がＩ型化した酸化物半導体層３８２を得る。
【０４９８】
次いで、酸化物半導体層３８２上に導電膜を形成し、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極層３８５ａ、ドレイン電極層３８５ｂを形成し、スパッタ法で酸化物絶縁層３８６を形成する。
【０４９９】
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３８６を成膜することが好ましい。酸化物半導体層３８２及び酸化物絶縁層３８６に水素、水酸基又は水分が含まれないようにするためである。
【０５００】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層３８６に含まれる不純物の濃度を低減できる。
【０５０１】
酸化物絶縁層３８６を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０５０２】
以上の工程で、薄膜トランジスタ３８０を形成することができる。
【０５０３】
次いで、薄膜トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下、又は窒素ガス雰囲気下で加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
【０５０４】
また、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸化物絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって薄膜トランジスタの信頼性を向上できる。
【０５０５】
酸化物絶縁層３８６上に保護絶縁層３７３を形成する。本実施の形態では、保護絶縁層３７３として、スパッタリング法を用いて膜厚１００ｎｍの窒化珪素膜を形成する。
【０５０６】
窒化物絶縁層からなる保護絶縁層３７３及び第１のゲート絶縁層３７２ａは、水分や、水素や、水素化物、水酸化物などの不純物を含まず、これらが外部から侵入することをブロックする効果がある。
【０５０７】
従って、保護絶縁層３７３形成後の製造プロセスにおいて、外部からの水分などの不純物の侵入を防ぐことができデバイスの長期信頼性を向上することができる。
【０５０８】
また、窒化物絶縁層からなる保護絶縁層３７３と、第１のゲート絶縁層３７２ａとの間に設けられる絶縁層の一部を除去し、保護絶縁層３７３と、第１のゲート絶縁層３７２ａとが接する構造としてもよい。
【０５０９】
従って、酸化物半導体層中の水分や、水素や、水素化物、水酸化物などの不純物を究極にまで低減し、かつ該不純物の混入を防止し、酸化物半導体層中の不純物濃度を低く維持することができる。
【０５１０】
また、保護絶縁層３７３上に平坦化のための平坦化絶縁層を設けてもよい。
【０５１１】
また、保護絶縁層３７３の上に酸化物半導体層と重なる導電層を設けてもよい。導電層は、電位が薄膜トランジスタ３８０のゲート電極層３８１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖという固定電位であってもよい。
【０５１２】
該導電層によって、薄膜トランジスタ３８０の電気特性を制御することができる。
【０５１３】
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジスタを提供することができる。また、該トランジスタはリーク電流が低いため、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い電圧調整回路を提供することができる。
【０５１４】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０５１５】
（実施の形態１２）
本実施の形態は、本発明の一態様である電圧調整回路を適用することができる電子機器の一例について図２４を用いて説明する。
【０５１６】
図２４（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。なお、図２４（Ａ）に示すノート型のパーソナルコンピュータに供給する電源電圧を生成するために実施の形態１乃至実施の形態３に示す電圧調整回路を適用することができる。
【０５１７】
図２４（Ｂ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１に内蔵されている。
【０５１８】
また、表示パネル２８０２はタッチパネルを備えており、図２４（Ｂ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、図２４（Ｂ）に示す携帯電話は、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路（実施の形態１乃至実施の形態３に示した電圧調整回路）を実装している。
【０５１９】
以上のように、本発明の一態様である電圧調整回路は、様々な電子機器に適用することができ、また、効率よく電源電圧を電子機器に供給することができる。
【０５２０】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【符号の説明】
【０５２１】
１０１ トランジスタ
１０２ 容量素子
１０８ 基板温度
１５１ 期間
１５２ 期間
２０１ トランジスタ
２０２ 容量素子
２１１ 単位昇圧回路
２２１ クロック信号線
２２２ クロック信号線
３００ 基板
３０２ ゲート絶縁層
３０３ 保護絶縁層
３１０ 薄膜トランジスタ
３１１ ゲート電極層
３１３ チャネル形成領域
３１４ａ 高抵抗ソース領域
３１４ｂ 高抵抗ドレイン領域
３１５ａ ソース電極層
３１５ｂ ドレイン電極層
３１６ 酸化物絶縁層
３２０ 基板
３２２ ゲート絶縁層
３２３ 保護絶縁層
３３０ 酸化物半導体膜
３３１ 酸化物半導体層
３３２ 酸化物半導体層
３４０ 基板
３４２ ゲート絶縁層
３４３ 保護絶縁層
３４５ 酸化物半導体膜
３４６ 酸化物半導体層
３５０ 薄膜トランジスタ
３５１ ゲート電極層
３５２ 酸化物半導体層
３５５ａ ソース電極層
３５５ｂ ドレイン電極層
３５６ 酸化物絶縁層
３６０ 薄膜トランジスタ
３６１ ゲート電極層
３６２ 酸化物半導体層
３６３ チャネル形成領域
３６４ａ 高抵抗ソース領域
３６４ｂ 高抵抗ドレイン領域
３６５ａ ソース電極層
３６５ｂ ドレイン電極層
３６６ 酸化物絶縁層
３７０ 基板
３７２ａ ゲート絶縁層
３７２ｂ ゲート絶縁層
３７３ 保護絶縁層
３８０ 薄膜トランジスタ
３８１ ゲート電極層
３８２ 酸化物半導体層
３８５ａ ソース電極層
３８５ｂ ドレイン電極層
３８６ 酸化物絶縁層
３９０ 薄膜トランジスタ
３９１ ゲート電極層
３９２ 酸化物半導体層
３９３ 酸化物半導体膜
３９４ 基板
３９５ａ ソース電極層又はドレイン電極層
３９５ｂ ソース電極層又はドレイン電極層
３９６ 酸化物絶縁層
３９７ ゲート絶縁層
３９８ 保護絶縁層
３９９ 酸化物半導体層
４００ 基板
４０２ ゲート絶縁層
４０７ 絶縁層
４１０ 薄膜トランジスタ
４１１ ゲート電極層
４１２ 酸化物半導体層
４１４ａ 配線層
４１４ｂ 配線層
４１５ａ ソース電極層又はドレイン電極層
４１５ｂ ソース電極層又はドレイン電極層
４２０ シリコン基板
４２１ａ 開口
４２１ｂ 開口
４２２ 絶縁層
４２３ 開口
４２４ 導電層
４２５ 薄膜トランジスタ
４２７ 導電層
４５０ 基板
４５２ ゲート絶縁層
４５７ 絶縁層
４６０ 薄膜トランジスタ
４６１ ゲート電極層
４６２ 酸化物半導体層
４６４ 配線層
４６５ａ１ ソース電極層又はドレイン電極層
４６５ａ２ ソース電極層又はドレイン電極層
４６５ｂ ソース電極層又はドレイン電極層
４６８ 配線層
５０１ トランジスタ
５０２ 容量素子
５１１ 単位降圧回路
５２１ クロック信号線
５２２ クロック信号線
８００ 測定系
８０２ 容量素子
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０８ トランジスタ
１００１ ゲート電極
１００２ ゲート絶縁膜
１００３ 酸化物半導体層
１００４ａ ソース電極
１００４ｂ ドレイン電極
１００５ 酸化物絶縁層
１００６ 導電層
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
【技術分野】
【０００１】
本発明の一形態は、酸化物半導体を用いたトランジスタにより構成される電圧調整回路に関する。
【背景技術】
【０００２】
絶縁表面を有する基板上に形成された半導体薄膜を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは液晶テレビに代表されるような表示装置に用いられている。薄膜トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が公知であるが、その他の材料として酸化物半導体が注目されている。
【０００３】
酸化物半導体の材料としては、酸化亜鉛又は酸化亜鉛を成分とするものが知られている。そして、電子キャリア濃度が１０１８／ｃｍ３未満である非晶質酸化物（酸化物半導体）で形成された薄膜トランジスタが開示されている（特許文献１乃至３）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１６５５２７号公報
【特許文献２】特開２００６−１６５５２８号公報
【特許文献３】特開２００６−１６５５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、酸化物半導体は、薄膜形成工程において化学量論的組成からずれてしまう。例えば、酸素の過不足によって酸化物半導体の電気伝導度が変化してしまう。また、酸化物半導体の薄膜形成中に混入する水素が酸素（Ｏ）−水素（Ｈ）結合を形成して電子供与体となり、電気伝導度を変化させる要因となる。さらにＯ−Ｈは極性分子なので、酸化物半導体によって作製される薄膜トランジスタのような能動デバイスに対して特性の変動要因となる。
【０００６】
電子キャリア濃度を１０１８／ｃｍ３未満としても、酸化物半導体は、実質的にはｎ型であり、特許文献１乃至３に開示される薄膜トランジスタのオン・オフ比は１０３しか得られていない。このような薄膜トランジスタのオン・オフ比が低い理由はオフ電流が高いことによるものである。
【０００７】
また、オフ電流の高いトランジスタを用いて例えば昇圧回路などの電圧調整回路を構成する場合、非動作時においてもトランジスタを介して電流が流れてしまうため、所望の電圧への変換効率が悪くなるなどの問題がある。
【０００８】
このような問題に鑑み本発明の一態様は、安定した電気的特性（例えば、オフ電流がきわめて低減されている）を有する薄膜トランジスタを提供することを課題とする。また、電圧調整回路において所望の電圧への変換効率を高めることを課題とする。
【課題を解決するための手段】
【０００９】
本発明の一形態は、電子供与体（ドナー）となる不純物を除去することにより高純度化させた、真性又は実質的に真性な半導体であり、シリコン半導体よりもエネルギーギャップが大きい酸化物半導体をチャネル形成層に有するトランジスタを用いて昇圧回路又は降圧回路などの電圧調整回路を構成するものである。これにより、トランジスタにおけるオフ状態のリーク電流（オフ電流）の低減を図り、さらにトランジスタにおけるオフ電流の低減により、所望の値の電圧への変換効率の向上を図る。
【００１０】
酸化物半導体に含まれる水素濃度は、５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下である。また、酸化物半導体に含まれる水素若しくはＯＨ結合は除去される。また、キャリア濃度は、５×１０１４／ｃｍ３以下、好ましくは５×１０１２／ｃｍ３以下である。
【００１１】
エネルギーギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上として、ドナーを形成する水素等の不純物を極力低減し、キャリア濃度を１×１０１４／ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下となるようにする。
【００１２】
さらに、上記酸化物半導体を有するトランジスタでは、チャネル幅１μｍあたりのオフ電流を１０ａＡ／μｍ（１×１０−１７Ａ／μｍ）以下、さらには１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下、さらには１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下、好ましくは、１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下と、従来のシリコンを用いたトランジスタと比較しても非常に低くすることができる。さらに、トランジスタの温度が８５℃の場合であってもチャネル幅１μｍあたりのオフ電流を１００ｚＡ／μｍ以下、好ましくは１０ｚＡ／μｍ以下と、従来のシリコンを用いたトランジスタと比較しても非常に低くすることができる。
【００１３】
水素濃度が十分に低減されて高純度化された酸化物半導体層を用いたトランジスタを用いることにより、従来のシリコンを用いたトランジスタを用いる場合と比較してもリーク電流による消費電力の少ない電圧調整回路を実現できる。
【００１４】
本発明の一態様は、ゲート、ソース、及びドレインを有し、ゲートがソース又はドレインに電気的に接続され、ソース及びドレインの一方に第１の信号が入力され、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下であるトランジスタと、第１の電極及び第２の電極を有し、第１の電極がトランジスタのソース及びドレインの他方に電気的に接続され、第２の電極にクロック信号である第２の信号が入力される容量素子と、を有し、第１の信号の電圧を昇圧又は降圧し、昇圧又は降圧した電圧である第３の信号を出力信号としてトランジスタのソース及びドレインの他方を介して出力する電圧調整回路である。
【００１５】
本発明の一態様は、互いに直列接続で電気的に接続されたｎ段（ｎは２以上の自然数）の単位昇圧回路を有する電圧調整回路であって、２Ｍ−１段目（Ｍは１乃至ｎ／２であり、２Ｍは自然数））の単位昇圧回路は、ゲート、ソース、及びドレインを有し、ゲートがソース及びドレインの一方に電気的に接続され、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第１のトランジスタと、第１の電極及び第２の電極を有し、第１の電極が第１のトランジスタのソース及びドレインの他方に電気的に接続され、第２の電極にクロック信号が入力される第１の容量素子と、を有し、２Ｍ段目の単位昇圧回路は、ゲート、ソース、及びドレインを有し、ゲートがソース及びドレインの一方に電気的に接続され、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第２のトランジスタと、第１の電極及び第２の電極を有し、第１の電極が第２のトランジスタのソース及びドレインの他方に電気的に接続され、第２の電極に反転クロック信号が入力される第２の容量素子と、を有する電圧調整回路である。
【００１６】
本発明の一態様は、互いに直列接続で電気的に接続されたｎ段（ｎは２以上の自然数）の単位降圧回路を有する電圧調整回路であって、２Ｍ−１段目（Ｍは１乃至ｎ／２であり、２Ｍは自然数）の単位降圧回路は、ゲート、ソース、及びドレインを有し、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第１のトランジスタと、第１の電極及び第２の電極を有し、第１の電極が第１のトランジスタのゲートに電気的に接続され、第２の電極にクロック信号が入力される第１の容量素子と、を有し、２Ｍ段目の単位降圧回路は、ゲート、ソース、及びドレインを有し、ソース及びドレインの一方が前記第１のトランジスタのゲート、及びソース又はドレインに電気的に接続され、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第２のトランジスタと、第１の電極及び第２の電極を有し、第１の電極が第２のトランジスタのゲート、並びにソース及びドレインの他方に電気的に接続され、第２の電極に反転クロック信号が入力される第２の容量素子と、を有する電圧調整回路である。
【発明の効果】
【００１７】
本発明の一態様により、トランジスタのリーク電流を低減し、出力信号の電圧の低下を低減することができるため、所望の電圧への変換効率を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】電圧調整回路の構成の一例を示す回路図。
【図２】図１に示す電圧調整回路の動作の一例を説明するためのタイミングチャート。
【図３】電圧調整回路の構成の一例を示す回路図。
【図４】電圧調整回路の構成の一例を示す回路図
【図５】トランジスタを説明する図。
【図６】トランジスタの作製方法を説明する図。
【図７】トランジスタを説明する図。
【図８】トランジスタの作製方法を説明する図。
【図９】トランジスタを説明する図。
【図１０】トランジスタの作製方法を説明する図。
【図１１】酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図。
【図１２】図１１に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）。
【図１３】（Ａ）ゲート電極１００１に正の電位（＋ＶＧ）が印加された状態を示す図（Ｂ）ゲート電極１００１に負の電位（−ＶＧ）が印加された状態を示す図。
【図１４】真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。
【図１５】酸化物半導体を用いたトランジスタの特性評価用回路図。
【図１６】酸化物半導体を用いたトランジスタの特性評価用タイミングチャート。
【図１７】酸化物半導体を用いたトランジスタの特性を示す図。
【図１８】酸化物半導体を用いたトランジスタの特性を示す図。
【図１９】酸化物半導体を用いたトランジスタの特性を示す図。
【図２０】トランジスタの作製方法を説明する図。
【図２１】トランジスタの作製方法を説明する図。
【図２２】トランジスタの作製方法を説明する図。
【図２３】トランジスタを説明する図。
【図２４】電子機器を説明する図。
【発明を実施するための形態】
【００１９】
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。
【００２０】
（実施の形態１）
本実施の形態では、本発明の一態様である電圧調整回路について説明する。
【００２１】
本実施の形態の電圧調整回路の構成の一例は、入力信号として信号Ｓ１及び信号Ｓ２が入力され、入力された信号Ｓ１を昇圧又は降圧し、信号Ｓ１の電圧を昇圧又は降圧した電圧である信号Ｓ３を出力信号として出力する機能を有する。さらに本実施の形態の電圧調整回路の構成の一例について図１を用いて説明する。図１は、本実施の形態における電圧調整回路の構成の一例を示す回路図である。
【００２２】
図１に示す電圧調整回路は、トランジスタ１０１と、容量素子１０２と、を有する。
【００２３】
なお、本明細書において、トランジスタとして例えば電界効果トランジスタを用いることができる。
【００２４】
また、本明細書において、電界効果トランジスタは、ゲート、ソース、及びドレインを少なくとも有する。電界効果トランジスタとしては、例えば薄膜トランジスタ（ＴＦＴともいう）を用いることができる。また、電界効果トランジスタとしては、例えばトップゲート型、又はボトムゲート型のトランジスタを用いることができる。また、電界効果トランジスタは、Ｎ型の導電型にすることができる。
【００２５】
なお、ゲートとは、ゲート電極及びゲート配線の一部又は全部のことをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
【００２６】
ソースとは、ソース領域、ソース電極、及びソース配線の一部又は全部のことをいう。ソース領域とは、半導体層のうち、抵抗値がチャネル形成層より低い領域のことをいう。ソース電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
【００２７】
ドレインとは、ドレイン領域、ドレイン電極、及びドレイン配線の一部又は全部のことをいう。ドレイン領域とは、半導体層のうち、抵抗値がチャネル形成領域より低い領域のことをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
【００２８】
また、本明細書において、トランジスタのソースとドレインは、トランジスタの構造や動作条件などによって互いに入れ替わるため、いずれがソース又はドレインであるかを限定することが困難である。そこで、本書類（明細書、特許請求の範囲又は図面など）においては、ソース及びドレインのいずれか一方をソース及びドレインの一方と表記し、他方をソース及びドレインの他方と表記する。
【００２９】
また、本明細書における電界効果トランジスタは、チャネル形成層としての機能を有する酸化物半導体層を有するトランジスタである。なお、チャネル形成層の水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。該水素濃度は、例えば二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による値である。また、トランジスタのキャリア濃度は、１×１０１４／ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下とする。
【００３０】
また、本明細書において、容量素子として例えば第１の電極と、第２の電極と、誘電体と、を有する構成の容量素子を用いることができる。
【００３１】
トランジスタ１０１は、ゲートに信号Ｓ１又は信号Ｓ３が入力され、ソース及びドレインの一方に信号Ｓ１が入力され、ソース及びドレインの他方の電圧が信号Ｓ３の電圧となる。図１に示す電圧調整回路は、トランジスタ１０１のソース及びドレインの他方を介して信号Ｓ３を出力する。
【００３２】
トランジスタ１０１では、ゲートに信号Ｓ１及び信号Ｓ３のいずれかの信号が入力されるかによって電圧調整動作が異なる。例えば、ゲートに信号Ｓ１が入力される場合には、信号Ｓ３の電圧を信号Ｓ１の電圧より高くすることができ、またゲートに信号Ｓ３が入力される場合には、信号Ｓ３の電圧を信号Ｓ１の電圧より低くすることができる。このとき、信号Ｓ３の電圧を信号Ｓ１の電圧より高くすることを昇圧ともいい、信号Ｓ３の電圧を信号Ｓ１の電圧より低くすることを降圧ともいう。
【００３３】
なお、一般的に電圧とは、２点間における電位の差（電位差ともいう）のことをいう。しかし、電圧と電位の値は、回路図などにおいていずれもボルト（Ｖ）で表されることがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準となる電位（基準電位ともいう）との電位差を、該一点の電圧として用いる場合がある。
【００３４】
なお、本明細書において、信号として例えば電圧などを用いたアナログ信号又はデジタル信号を用いることができる。例えば、電圧を用いた信号（電圧信号ともいう）としては、少なくとも第１の電圧状態及び第２の電圧状態を有する信号を用いることが好ましく、例えば第１の電圧状態としてハイレベルの電圧状態及び第２の電圧状態としてローレベルの電圧状態を有するデジタル信号などを用いることができる。なお、ハイレベルのときの電圧を電圧ＶＨともいい、ローレベルの電圧を電圧ＶＬともいう。また、第１の電圧状態の電圧及び第２の電圧状態の電圧は、各信号によって異なる場合があり、また、ノイズなどの影響があるため、第１の電圧状態の電圧及び第２の電圧状態の電圧は、一定値ではなく、それぞれ一定の範囲内の値であればよい。
【００３５】
容量素子１０２は、第１の電極がトランジスタ１０１のソース及びドレインの他方に電気的に接続され、第２の電極に信号Ｓ２が入力される。なお、容量素子１０２の第１の電極と、トランジスタ１０１のソース及びドレインの他方との接続箇所をノードＮ１１１ともいう。
【００３６】
信号Ｓ１は、電圧調整回路の第１の入力信号（信号ＩＮＶＣ１ともいう）としての機能を有する。
【００３７】
信号Ｓ２は、電圧調整回路の第２の入力信号（信号ＩＮＶＣ２ともいう）としての機能を有する。信号Ｓ２としては、例えばクロック信号を用いることができる。クロック信号は、第１の電圧状態と第２の電圧状態とが周期的に繰り返される信号である。クロック信号における第１の電圧状態及び第２の電圧状態の値は、適宜設定することができる。
【００３８】
信号Ｓ３は、電圧調整回路の出力信号（信号ＯＵＴＶＣともいう）としての機能を有する。
【００３９】
次に、図１に示す電圧調整回路の動作（駆動方法ともいう）の一例について図２を用いて説明する。図２は、図１に示す電圧調整回路の動作の一例を説明するためのタイミングチャートであり、信号Ｓ１、信号Ｓ２、及び信号Ｓ３の電圧波形をそれぞれ示したものである。なお、図２を用いて説明する図１に示す電圧調整回路の動作の一例では、信号Ｓ１をハイレベルとローレベルの２値のデジタル信号とし、信号Ｓ２をハイレベルとローレベルが周期的に繰り返されるクロック信号とし、トランジスタ１０１をＮ型トランジスタとし、トランジスタ１０１のゲートに信号Ｓ１が入力されるとして説明する。
【００４０】
図１に示す電圧調整回路の動作は、複数の期間に分けて説明することができる。各期間における動作について以下に説明する。
【００４１】
期間１５１では、信号Ｓ１がハイレベルになり、信号Ｓ２がローレベルになる。
【００４２】
このとき、トランジスタ１０１のソースとドレインの間が導通状態になり、ノードＮ１１１の電圧が上昇し始める。ノードＮ１１１の電圧は、Ｖ１まで上昇する。Ｖ１は、ＶＨ−Ｖｔｈ１０１（トランジスタ１０１の閾値電圧）である。ノードＮ１１１の電圧が電圧Ｖ１になると、トランジスタ１０１のソースとドレインの間は非導通状態になり、ノードＮ１１１は浮遊状態になる。このとき、容量素子１０２の第１の電極と第２の電極の間に印加される電圧は、Ｖ１−ＶＬであり、信号Ｓ３の電圧は、Ｖ１になる。
【００４３】
次に、期間１５２では、信号Ｓ１がハイレベルのままであり、信号Ｓ２がハイレベルになる。
【００４４】
このとき、トランジスタ１０１は非導通状態であり、ノードＮ１１１は、浮遊状態であり、さらに容量素子１０２の第２の電極に与えられる電圧が電圧ＶＬから電圧ＶＨに変化するため、容量素子１０２の第２の電極に合わせて容量素子１０２の第１の電極の電圧も変化し始める。ノードＮ１１１の電圧は、電圧Ｖ１よりもさらに大きい値、すなわちＶ２まで上昇する。電圧Ｖ２は、ＶＨ−Ｖｔｈ１０１＋ＶＨである。このとき、容量素子１０２の第１の電極と第２の電極の間に印加される電圧は、Ｖ２−ＶＨであり、信号Ｓ３の電圧は、Ｖ２になる。このように、期間１５２において、電圧調整回路の出力信号である信号Ｓ３の電圧は、電圧調整回路に入力される信号Ｓ１の電圧が昇圧された値となる。
【００４５】
以上のように、本実施の形態の電圧調整回路では、入力された電圧信号を変化させ、入力された電圧信号よりも高い電圧又は低い電圧の信号を出力することができるため、消費電力を低減することができる。
【００４６】
また、本実施の形態の電圧調整回路では、トランジスタとして、チャネル形成層としての機能を有する酸化物半導体層を含み、チャネル形成層の水素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下であり、キャリア濃度が１×１０１４／ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下であるトランジスタを用いた構成である。該トランジスタはリーク電流が低いため、従来のトランジスタと比較して、容量素子に蓄積された電荷のリークが低減できるため、所望の値の電圧への到達速度を格段に向上させることができる。
【００４７】
また、本実施の形態の電圧調整回路は、容量素子をトランジスタと同一工程により形成することができる。これにより、工程数の増加を低減することができる。
【００４８】
（実施の形態２）
本実施の形態では、本発明の一態様である電圧調整回路の一例として昇圧回路について説明する。
【００４９】
本実施の形態の電圧調整回路の回路構成の一例について図３を用いて説明する。図３は、本実施の形態の電圧調整回路の回路構成の一例を示す回路図である。
【００５０】
図３に示す電圧調整回路は、単位昇圧回路２１１＿１乃至単位昇圧回路２１１＿ｎ（ｎは２以上の自然数）を有し、単位昇圧回路２１１＿１乃至単位昇圧回路２１１＿ｎのそれぞれが直列接続で電気的に接続されたｎ段の単位昇圧回路を用いて構成される。
【００５１】
単位昇圧回路２１１＿１乃至単位昇圧回路２１１＿ｎのそれぞれは、トランジスタ２０１と、容量素子２０２と、を有する。
【００５２】
トランジスタ２０１としては、チャネル形成層としての機能を有する酸化物半導体層を有するトランジスタを用いることができる。なお、チャネル形成層の水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。該水素濃度は、例えば二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による値である。またトランジスタ２０１のキャリア濃度は、１×１０１４／ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下とする。
【００５３】
また、単位昇圧回路２１１＿１乃至単位昇圧回路２１１＿ｎのそれぞれにおいて、トランジスタ２０１のゲートがトランジスタ２０１のソース及びドレインの一方に電気的に接続される。すなわち、トランジスタ２０１はダイオード接続される。また、容量素子２０２の第１の電極は、トランジスタ２０１のソース及びドレインの他方に電気的に接続される。
【００５４】
さらに、Ｋ段目（Ｋは２乃至ｎの自然数）の単位昇圧回路は、トランジスタ２０１のソース及びドレインの一方がＫ−１段目の単位昇圧回路におけるトランジスタ２０１のソース及びドレインの他方に電気的に接続される。Ｋ−１段目の単位昇圧回路におけるトランジスタ２０１のソース及びドレインの他方と、Ｋ段目の単位昇圧回路におけるトランジスタ２０１のソース及びドレインの一方との接続箇所をノードＮ１＿Ｍ（Ｍは１乃至ｎ／２）という。
【００５５】
さらに、２Ｍ−１段目（Ｍは１乃至ｎ／２であり、２Ｍは自然数）の単位昇圧回路は、容量素子２０２の第２の電極がクロック信号線２２１に電気的に接続され、２Ｍ段目の単位昇圧回路は、容量素子２０２の第２の電極がクロック信号線２２２に電気的に接続される。クロック信号線２２１にはクロック信号ＣＫ１が入力され、クロック信号線２２２にはクロック信号ＣＫＢ１が入力される。クロック信号ＣＫ１及びクロック信号ＣＫＢ１は、位相が相反の関係であり、例えばクロック信号ＣＫ１がハイレベルのとき、クロック信号ＣＫＢ１はローレベルである。クロック信号ＣＫＢ１としては、例えばクロック信号ＣＫ１の反転信号を用いることができ、クロック信号ＣＫＢ１は、例えばインバータなどのＮＯＴ回路を用いてクロック信号ＣＫ１の電圧状態を反転させることにより生成することができる。クロック信号ＣＫ１及びクロック信号ＣＫＢ１におけるハイレベル及びローレベルの電圧の値は、適宜設定することができる。また、クロック信号ＣＫ１は、例えばリングオシレータなどの発振回路とバッファ回路を用いて生成することもできる。また、クロック信号ＣＫ１及びクロック信号ＣＫＢ１のみに限定されず、３相以上のクロック信号を用いることもできる。
【００５６】
さらに、初段の単位昇圧回路、すなわち単位昇圧回路２１１＿１におけるトランジスタ２０１は、ソース及びドレインの一方に信号ＩＮ１が入力される。
【００５７】
さらに、最終段の単位昇圧回路、すなわち単位昇圧回路２１１＿ｎにおけるトランジスタ２０１のソース及びドレインの他方の電圧は、電圧調整回路の出力信号である信号ＯＵＴ１の電圧となる。また、単位昇圧回路２１１＿ｎにおける容量素子２０２は、第２の電極に電圧Ｖｃ１が与えられる。電圧Ｖｃ１は任意の値でよく、例えば電圧ＶＨ又は電圧ＶＬと同じ値の電圧を用いることができる。また、単位昇圧回路２１１＿ｎにおける容量素子２０２の容量は、他の単位昇圧回路における容量素子２０２の容量より大きくすることが好ましい。これにより、単位昇圧回路２１１＿ｎの出力信号、すなわち電圧調整回路の出力信号である信号ＯＵＴ１の電圧状態をより安定させることができる。
【００５８】
以上のように、本実施の形態の電圧調整回路の一例は、ｎ段の単位昇圧回路を有し、それぞれの単位昇圧回路は、ダイオード接続されたトランジスタと容量素子を有する構成である。ダイオード接続されたトランジスタとしては、チャネル形成層として高純度化された酸化物半導体層を有するトランジスタを用いる。これにより、各ノードの電圧の保持時間を長くすることができ、また、目的の電圧までの到達時間を短くすることができ、電圧変換効率を向上させることができる。
【００５９】
次に、図３に示す電圧調整回路の動作の一例について説明する。
【００６０】
図３に示す電圧調整回路の動作は、複数の期間に分けて説明することができる。各期間における動作について以下に説明する。なお、ここで説明する図３に示す電圧調整回路の動作の一例では、信号ＩＮ１としてハイレベルの信号が入力され、クロック信号ＣＫ１をハイレベル及びローレベルに周期的に変化するクロック信号とし、クロック信号ＣＫＢ１をクロック信号ＣＫの反転クロック信号とし、各単位昇圧回路におけるトランジスタ２０１をＮ型トランジスタとし、各単位昇圧回路におけるトランジスタ２０１の閾値電圧が同じ値であるとして説明する。
【００６１】
まず、第１の期間では、クロック信号ＣＫ１がローレベルになり、クロック信号ＣＫＢ１がハイレベルになる。
【００６２】
このとき、単位昇圧回路２１１＿１において、ダイオード接続されたトランジスタ２０１が導通状態になり、ノードＮ１＿１の電圧が上昇し始める。ノードＮ１＿１の電圧（電圧ＶＮ１ともいう）は、ＶＩＮ１（信号ＩＮ１の電圧）−Ｖｔｈ２０１（トランジスタ２０１の閾値電圧）まで上昇する。ノードＮ１＿１の電圧が電圧ＶＩＮ１−Ｖｔｈ２０１になると、単位昇圧回路２１１＿１におけるダイオード接続されたトランジスタ２０１が非導通状態になり、ノードＮ１＿１は浮遊状態になる。
【００６３】
次に、第２の期間では、クロック信号ＣＫ１がハイレベルになり、クロック信号ＣＫＢ１がローレベルになる。
【００６４】
このとき、単位昇圧回路２１１＿１において、トランジスタ２０１は非導通状態に維持され、ノードＮ１＿１は浮遊状態であり、さらに単位昇圧回路２１１＿１における容量素子２０２の第２の電極に与えられる電圧がＶＨに変化するため、容量素子２０２の第２の電極に合わせて容量素子２０２の第１の電極の電圧も変化し始める。ノードＮ１＿１の電圧は、ＶＩＮ１−Ｖｔｈ２０１＋ＶＨまで上昇する。このとき、容量素子２０２の第１の電極と第２の電極の間に印加される電圧は、ＶＩＮ１−Ｖｔｈ２０１である。このように、第２の期間において、ノードＮ１＿１の電圧は、第１の期間におけるノードＮ１＿１の電圧が昇圧された値となる。
【００６５】
さらに、ノードＮ１＿１の電圧がＶＩＮ−Ｖｔｈ２０１＋ＶＨになることにより、単位昇圧回路２１１＿２において、ダイオード接続されたトランジスタ２０１が導通状態になり、ノードＮ１＿２の電圧が上昇し始める。ノードＮ１＿２の電圧（ＶＮ２ともいう）は、ＶＮ１−Ｖｔｈ２０１まで上昇する。ノードＮ１＿２の電圧がＶＮ１−Ｖｔｈ２０１になると、単位昇圧回路２１１＿２におけるダイオード接続されたトランジスタ２０１が非導通状態になり、ノードＮ１＿２は浮遊状態になる。
【００６６】
次に、第３の期間では、クロック信号ＣＫ１がローレベルになり、クロック信号ＣＫＢ１がハイレベルになる。
【００６７】
このとき、単位昇圧回路２１１＿２において、トランジスタ２０１は非導通状態に維持され、ノードＮ１＿２は浮遊状態であり、さらに単位昇圧回路２１１＿２における容量素子２０２の第２の電極に与えられる電圧がＶＬからＶＨに変化するため、容量素子２０２の第２の電極に合わせて容量素子２０２の第１の電極の電圧も変化し始める。ノードＮ１＿２の電圧は、ＶＮ１−Ｖｔｈ２０１＋ＶＨまで上昇する。このとき、容量素子２０２の第１の電極と第２の電極の間に印加される電圧は、ＶＮ１−Ｖｔｈ２０１である。このように、第３の期間において、ノードＮ１＿２の電圧は、第２の期間におけるノードＮ１＿２の電圧が昇圧された値となる。
【００６８】
さらに、ノードＮ１＿２の電圧がＶＮ１−Ｖｔｈ２０１＋ＶＨになることにより、単位昇圧回路２１１＿３において、ダイオード接続されたトランジスタ２０１が導通状態になり、ノードＮ１＿３の電圧が上昇し始める。ノードＮ１＿３の電圧（ＶＮ３ともいう）は、ＶＮ２−Ｖｔｈ２０１まで上昇する。ノードＮ１＿３の電圧がＶＮ２−Ｖｔｈ２０１になると、単位昇圧回路２１１＿３におけるダイオード接続されたトランジスタ２０１が非導通状態になり、ノードＮ１＿３は浮遊状態になる。
【００６９】
さらに、３段目以降の各単位昇圧回路においてもクロック信号ＣＫ１又はクロック信号ＣＫＢ１がハイレベル又はローレベルに周期的に変化するに従って上記単位昇圧回路と同様の動作が順次行われ、各ノードＮ１＿Ｍの電圧は、クロック信号ＣＫ１又はクロック信号ＣＫＢ１がハイレベル又はローレベルに周期的に変化する毎に徐々に昇圧され、最大でＶＩＮ１＋Ｍ（ＶＨ−Ｖｔｈ２０１）に昇圧される。また、信号ＯＵＴ１の電圧は、クロック信号ＣＫ１又はクロック信号ＣＫＢ１がハイレベル又はローレベルに周期的に変化する毎に徐々に昇圧され、最大でＶＩＮ１＋ｎ（ＶＨ−Ｖｔｈ２０１）に昇圧される。このように、図３に示す電圧調整回路は、信号ＩＮ１の電圧を昇圧し、昇圧した電圧の信号ＯＵＴ１を出力信号として出力する。
【００７０】
以上のように、本実施の形態の電圧調整回路の一例では、各単位昇圧回路において昇圧動作を行うことにより、入力された信号の電圧より大きい電圧の信号を出力信号として出力することができる。
【００７１】
また、本実施の形態の電圧調整回路の一例は、各単位昇圧回路においてダイオード接続されたトランジスタが、チャネル形成層として高純度化された酸化物半導体層を用いたトランジスタである構成である。これによりトランジスタのリーク電流を低減し、所望の電圧への変換効率を向上させることができ、各ノードの電圧の保持期間を長くすることができ、また昇圧動作により所望の電圧となるまでの到達速度を速くすることができる。
【００７２】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【００７３】
（実施の形態３）
本実施の形態では、本発明の一態様である電圧調整回路の他の一例として降圧回路について説明する。なお本実施の形態において、実施の形態２に示す電圧調整回路と同じ部分については、説明を適宜援用する。
【００７４】
本実施の形態の電圧調整回路の回路構成の一例について図４を用いて説明する。図４は、本実施の形態の電圧調整回路の回路構成の一例を示す回路図である。
【００７５】
図４に示す電圧調整回路は、単位降圧回路５１１＿１乃至単位降圧回路５１１＿ｎ（ｎは２以上の自然数）を有し、単位降圧回路５１１＿１乃至単位降圧回路５１１＿ｎのそれぞれが直列接続で電気的に接続されたｎ段の単位降圧回路により構成される。
【００７６】
単位降圧回路５１１＿１乃至単位降圧回路５１１＿ｎのそれぞれは、トランジスタ５０１と、容量素子５０２と、を有する。
【００７７】
トランジスタ５０１としては、チャネル形成層としての機能を有する酸化物半導体層を有するトランジスタを用いることができる。なお、チャネル形成層の水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。該水素濃度は、例えば二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による値である。また、トランジスタ５０１のキャリア濃度は、１×１０１４／ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下とする。
【００７８】
Ｋ段目（Ｋは２乃至ｎの自然数）の単位降圧回路は、トランジスタ５０１のソース及びドレインの一方がＫ−１段目の単位降圧回路におけるトランジスタ５０１のソース及びドレインの他方に電気的に接続される。Ｋ−１段目の単位降圧回路におけるトランジスタ５０１のソース及びドレインの他方と、Ｋ段目の単位降圧回路におけるトランジスタ５０１のソース及びドレインの一方との接続箇所をノードＮ２＿Ｍという。
【００７９】
また、単位降圧回路５１１＿１乃至単位降圧回路５１１＿ｎのそれぞれにおいて、トランジスタ５０１のゲートがトランジスタ５０１のソース及びドレインの他方に電気的に接続される。すなわちトランジスタ５０１はダイオード接続される。また、容量素子５０２の第１の電極は、トランジスタ５０１のソース及びドレインの他方に電気的に接続される。すなわち、図３に示す電圧調整回路におけるトランジスタ２０１は、ゲートと、ソース及びドレインの一方とが電気的に接続される構成であるのに対し、図４に示す電圧調整回路におけるトランジスタ５０１は、ゲートと、ソース及びドレインの他方とが電気的に接続される。
【００８０】
さらに、２Ｍ−１段目の単位降圧回路は、容量素子５０２の第１の電極がトランジスタ５０１のゲートに電気的に接続され、第２の電極がクロック信号線５２１に電気的に接続され、２Ｍ段目の単位降圧回路は、トランジスタ５０１のソース及びドレインの一方が２Ｍ−１段目におけるトランジスタ５０１のゲート、及びソース又はドレインの電気的に接続され、容量素子５０２の第１の電極がトランジスタ５０１のゲート、並びにソース及びドレインの他方に電気的に接続され、第２の電極がクロック信号線５２２に電気的に接続される。クロック信号線５２１にはクロック信号ＣＫ２が入力され、クロック信号線５２２にはクロック信号ＣＫＢ２が入力される。クロック信号ＣＫ２及びクロック信号ＣＫＢ２は、位相が相反の関係であり、例えばクロック信号ＣＫ２がハイレベルのとき、クロック信号ＣＫＢ２はローレベルである。クロック信号ＣＫＢ２としては、例えばクロック信号ＣＫ２の反転信号を用いることができ、クロック信号ＣＫＢ２は、例えばインバータなどのＮＯＴ回路を用いてクロック信号ＣＫ２の電圧状態を反転させることにより生成することができる。クロック信号ＣＫ２及びクロック信号ＣＫＢ２におけるハイレベル及びローレベルの電圧の値は、適宜設定することができる。また、クロック信号ＣＫ２は、例えばリングオシレータなどの発振回路とバッファ回路を用いて生成することもできる。また、クロック信号ＣＫ２及びクロック信号ＣＫＢ２のみに限定されず、３相以上のクロック信号を用いることもできる。
【００８１】
さらに、初段の単位降圧回路、すなわち単位降圧回路５１１＿１におけるトランジスタ５０１は、ソース及びドレインの一方に信号ＩＮ２が入力される。
【００８２】
さらに、最終段の単位降圧回路、すなわち単位降圧回路５１１＿ｎにおけるトランジスタ５０１のソース及びドレインの他方の電圧は、電圧調整回路の出力信号である信号ＯＵＴ２の電圧となる。また、単位降圧回路５１１＿ｎにおける容量素子５０２は、第２の電極に電圧Ｖｃ２が与えられる。電圧Ｖｃ２は任意の値でよく、例えば電圧ＶＨ又は電圧ＶＬと同じ値の電圧を用いることができる。また、単位降圧回路５１１＿ｎにおける容量素子５０２の容量は、他の単位降圧回路における容量素子５０２の容量より大きくすることが好ましい。これにより、単位降圧回路５１１＿ｎの出力信号、すなわち電圧調整回路の出力信号である信号ＯＵＴ２の電圧状態をより安定させることができる。
【００８３】
以上のように、本実施の形態の電圧調整回路の一例は、ｎ段の単位降圧回路を有し、それぞれの単位降圧回路は、ダイオード接続されたトランジスタと容量素子を有する構成である。ダイオード接続されたトランジスタとしては、チャネル形成層として水素濃度を低減し、オフ電流を低減した酸化物半導体層を有するトランジスタを用いる。これにより、各ノードの電圧の保持時間を長くすることができ、また、目的の電圧までの到達時間を短くすることができ、電圧変換効率を向上させることができる。
【００８４】
次に、図４に示す電圧調整回路の動作の一例について説明する。
【００８５】
図４に示す電圧調整回路の動作は、複数の期間に分けて説明することができる。各期間における動作について以下に説明する。なお、ここで説明する図４に示す電圧調整回路の動作の一例では、信号ＩＮ２としてローレベルの信号が入力され、クロック信号ＣＫ２をハイレベル及びローレベルに周期的に変化するクロック信号とし、クロック信号ＣＫＢ２をクロック信号ＣＫ２の反転クロック信号とし、各単位降圧回路におけるトランジスタ５０１をＮ型トランジスタとし、各単位降圧回路におけるトランジスタ５０１の閾値電圧は同じ値であるとして説明する。
【００８６】
まず、第１の期間では、クロック信号ＣＫ２がハイレベルになり、クロック信号ＣＫＢ２がローレベルになる。
【００８７】
このとき、単位降圧回路５１１＿１において、ダイオード接続されたトランジスタ５０１が導通状態になり、ノードＮ２＿１の電圧が下降し始める。ノードＮ２＿１の電圧（電圧ＶＮ２ともいう）は、ＶＩＮ２（信号ＩＮ２の電圧）＋Ｖｔｈ５０１（トランジスタ５０１の閾値電圧）まで下降する。ノードＮ２＿１の電圧が電圧ＶＩＮ２＋Ｖｔｈ５０１になると、単位降圧回路５１１＿１におけるダイオード接続されたトランジスタ５０１が非導通状態になり、ノードＮ２＿１は浮遊状態になる。
【００８８】
次に、第２の期間では、クロック信号ＣＫ２がローレベルになり、クロック信号ＣＫＢ２がハイレベルになる。
【００８９】
このとき、単位降圧回路５１１＿１において、トランジスタ５０１は、非導通状態に維持され、ノードＮ２＿１は浮遊状態であり、さらに単位降圧回路５１１＿１における容量素子５０２の第２の電極に与えられる電圧がＶＬに変化するため、容量素子５０２の第２の電極に合わせて容量素子５０２の第１の電極の電圧も変化し始める。ノードＮ２＿１の電圧は、ＶＩＮ２＋Ｖｔｈ５０１−ＶＨまで下降する。このとき、容量素子５０２の第１の電極と第２の電極の間に印加される電圧は、ＶＩＮ２＋Ｖｔｈ５０１である。このように、第２の期間において、ノードＮ２＿１の電圧は、第１の期間におけるノードＮ２＿１の電圧が降圧された値となる。
【００９０】
さらに、ノードＮ２＿１の電圧がＶＩＮ２＋Ｖｔｈ５０１−ＶＨになることにより、単位降圧回路５１１＿２において、ダイオード接続されたトランジスタ５０１が導通状態になり、ノードＮ２＿２の電圧が下降し始める。ノードＮ２＿２の電圧（ＶＮ２ともいう）は、ＶＮ２＋Ｖｔｈ５０１まで下降する。ノードＮ２＿２の電圧がＶＮ２＋Ｖｔｈ５０１になると、単位降圧回路５１１＿２におけるダイオード接続されたトランジスタ５０１が非導通状態になり、ノードＮ２＿２は浮遊状態になる。
【００９１】
次に、第３の期間では、クロック信号ＣＫ２がハイレベルになり、クロック信号ＣＫＢ２がローレベルになる。
【００９２】
このとき、単位降圧回路５１１＿２において、トランジスタ５０１は非導通状態に維持され、ノードＮ２＿２は浮遊状態であり、さらに単位降圧回路５１１＿２における容量素子５０２の第２の電極に与えられる電圧がＶＬに変化するため、容量素子５０２の第２の電極に合わせて容量素子５０２の第１の電極の電圧も変化し始める。ノードＮ２＿２の電圧は、ＶＮ２＋Ｖｔｈ５０１−ＶＨまで下降する。このとき、容量素子５０２の第１の電極と第２の電極の間に印加される電圧は、ＶＮ２＋Ｖｔｈ５０１である。このように、第３の期間において、ノードＮ２＿２の電圧は、第２の期間におけるノードＮ２＿２の電圧が降圧された値となる。
【００９３】
さらに、ノードＮ２＿２の電圧がＶＮ２＋Ｖｔｈ５０１−ＶＨになることにより、単位降圧回路５１１＿３において、ダイオード接続されたトランジスタ５０１が導通状態になり、ノードＮ２＿３の電圧が下降し始める。ノードＮ２＿３の電圧（ＶＮ３ともいう）は、ＶＮ２＋Ｖｔｈ５０１まで下降する。ノードＮ２＿３の電圧がＶＮ２＋Ｖｔｈ５０１になると、単位降圧回路５１１＿３におけるダイオード接続されたトランジスタ５０１が非導通状態になり、ノードＮ２＿３は浮遊状態になる。
【００９４】
さらに、３段目以降の各単位降圧回路においてもクロック信号ＣＫ２又はクロック信号ＣＫＢ２がハイレベル又はローレベルに周期的に変化するに従って上記単位降圧回路と同様の動作が順次行われ、各ノードＮ２＿Ｍの電圧のそれぞれは、クロック信号ＣＫ２又はクロック信号ＣＫＢ２がハイレベル又はローレベルに周期的に変化する毎に徐々に降圧され、最小でＶＩＮ２−Ｍ（ＶＨ＋Ｖｔｈ５０１）となる。また、信号ＯＵＴ２の電圧は、クロック信号ＣＫ２又はクロック信号ＣＫＢ２がハイレベル又はローレベルに周期的に変化する毎に徐々に降圧され、最小でＶＩＮ２−ｎ（ＶＨ＋Ｖｔｈ５０１）となる。このように、図４に示す電圧調整回路は、信号ＩＮ２の電圧が降圧された電圧の信号ＯＵＴ２を出力信号として出力する。
【００９５】
以上のように、本実施の形態の電圧調整回路の一例は、各単位降圧回路において降圧動作を行うことにより、入力された信号の電圧より小さい電圧の信号を出力信号として出力することができる。
【００９６】
また、本実施の形態の電圧調整回路の一例は、各単位降圧回路においてダイオード接続されたトランジスタが、チャネル形成層として高純度化された酸化物半導体層を用いたトランジスタである構成である。これにより、トランジスタのリーク電流を低減し、所望の電圧への変換効率を向上させることができ、各ノードの電圧の保持期間を長くすることができ、また降圧動作により所望の電圧となるまでの到達速度を速くすることができる。
【００９７】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【００９８】
（実施の形態４）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる薄膜トランジスタの例を示す。
【００９９】
本実施の形態のトランジスタ及びトランジスタの作製方法の一形態を、図５及び図６を用いて説明する。
【０１００】
図５（Ａ）（Ｂ）にトランジスタの平面及び断面構造の一例を示す。図５（Ａ）（Ｂ）に示す薄膜トランジスタ４１０は、トップゲート構造の薄膜トランジスタの一つである。
【０１０１】
図５（Ａ）はトップゲート構造の薄膜トランジスタ４１０の平面図であり、図５（Ｂ）は図５（Ａ）の線Ｃ１−Ｃ２における断面図である。
【０１０２】
薄膜トランジスタ４１０は、絶縁表面を有する基板４００上に、絶縁層４０７、酸化物半導体層４１２、ソース電極層又はドレイン電極層４１５ａ、及びソース電極層又はドレイン電極層４１５ｂ、ゲート絶縁層４０２、ゲート電極層４１１を含み、ソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂにそれぞれ配線層４１４ａ、配線層４１４ｂが接して設けられ電気的に接続している。
【０１０３】
また、薄膜トランジスタ４１０はシングルゲート構造の薄膜トランジスタを用いて説明するが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
【０１０４】
以下、図６（Ａ）乃至（Ｅ）を用い、基板４００上に薄膜トランジスタ４１０を作製する工程を説明する。
【０１０５】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【０１０６】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい
【０１０７】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また、プラスチック基板等も適宜用いることができる。また基板としてシリコンなどの半導体基板を用いることもできる。
【０１０８】
まず、絶縁表面を有する基板４００上に下地膜となる絶縁層４０７を形成する。酸化物半導体層と接する絶縁層４０７は、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁層を用いると好ましい。絶縁層４０７の形成方法としては、プラズマＣＶＤ法又はスパッタリング法等を用いることができるが、絶縁層４０７中に水素が多量に含まれないようにするためには、スパッタリング法で絶縁層４０７を成膜することが好ましい。
【０１０９】
本実施の形態では、絶縁層４０７として、スパッタリング法により酸化シリコン層を形成する。基板４００を処理室へ搬送し、水素及び水分が除去された酸素を含む高純度スパッタガスを導入しシリコン半導体のターゲットを用いて、基板４００に絶縁層４０７として、酸化シリコン層を成膜する。また基板４００は室温でもよいし、加熱されていてもよい。
【０１１０】
例えば、石英（好ましくは合成石英）をターゲットとして用い、基板温度１０８℃、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シリコン膜を成膜する。膜厚は１００ｎｍとする。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを酸化シリコン膜を成膜するためのターゲットとして用いることができる。なお、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
【０１１１】
この場合において、処理室内の残留水分を除去しつつ絶縁層４０７を成膜することが好ましい。絶縁層４０７に水素、水酸基又は水分が含まれないようにするためである。
【０１１２】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した絶縁層４０７に含まれる不純物の濃度を低減できる。
【０１１３】
絶縁層４０７を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０１１４】
スパッタリング法としては、例えばスパッタ用電源に高周波電源を用いるＲＦスパッタリング法、直流電源を用いるＤＣスパッタリング法、又はパルス的にバイアスを与えるパルスＤＣスパッタリング法などがある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
【０１１５】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【０１１６】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置がある。
【０１１７】
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
【０１１８】
また、絶縁層４０７は積層構造でもよく、例えば、基板４００側から窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウムなどの窒化物絶縁層と、上記酸化物絶縁層との積層構造としてもよい。
【０１１９】
例えば、水素及び水分が除去された窒素を含む高純度のスパッタガスを導入しシリコンターゲットを用いて酸化シリコン層と基板との間に窒化シリコン層を成膜する。この場合においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層を成膜することが好ましい。
【０１２０】
窒化シリコン層を形成する場合も、成膜時に基板を加熱してもよい。
【０１２１】
絶縁層４０７として窒化シリコン層と酸化シリコン層とを積層する場合、窒化シリコン層と酸化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンターゲットを用いて窒化シリコン層を形成し、次にスパッタガスを酸素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて酸化シリコン層を成膜する。窒化シリコン層と酸化シリコン層とを大気に曝露せずに連続して形成することができるため、窒化シリコン層表面に水素や水分などの不純物が吸着することを防止することができる。
【０１２２】
次いで、絶縁層４０７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する。
【０１２３】
また、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁層４０７が形成された基板４００を予備加熱し、基板４００に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に形成するゲート絶縁層４０２の成膜前の基板４００に行ってもよいし、後に形成するソース電極層又はドレイン電極層４１５ａ及びソース電極層又はドレイン電極層４１５ｂまで形成した基板４００にも同様に行ってもよい。
【０１２４】
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入し、プラズマを発生させて逆スパッタを行い、絶縁層４０７の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加してプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０１２５】
酸化物半導体膜はスパッタリング法により成膜する。酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行ってもよい。
【０１２６】
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０１２７】
酸化物半導体膜をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比である金属酸化物ターゲットを用いることができる。また、上記に示すターゲットに限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比である金属酸化物ターゲットを用いてもよい。また、作製される金属酸化物ターゲットのうち、全体の体積に対して全体の体積から空隙などが占める空間を除いた部分の体積の割合（充填率ともいう）は、９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより形成した酸化物半導体膜は、緻密な膜となる。
【０１２８】
減圧状態に設定された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板４００上に酸化物半導体膜を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。また、酸化物半導体膜成膜時に基板を加熱してもよい。
【０１２９】
成膜条件の一例としては、基板温度室温、基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ＝１：２）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１３０】
次いで、酸化物半導体膜を第１のフォトリソグラフィ工程により島状の酸化物半導体層４１２に加工する（図６（Ａ）参照。）。また、島状の酸化物半導体層４１２を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１３１】
なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
【０１３２】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１３３】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１３４】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１３５】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１３６】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０１３７】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０１３８】
本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチング法により、酸化物半導体膜を島状の酸化物半導体層４１２に加工する。
【０１３９】
本実施の形態では、酸化物半導体層４１２に、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層を得る。この第１の加熱処理によって酸化物半導体層４１２の脱水化又は脱水素化を行うことができる。
【０１４０】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１４１】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
【０１４２】
なお、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１４３】
また、第１の加熱処理の条件、又は酸化物半導体層の材料によっては、酸化物半導体層４１２が結晶化し、微結晶膜又は多結晶膜となる場合もある。例えば、結晶化率が９０％以上、又は８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理の条件、又は酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場合もある。
【０１４４】
また、第１の加熱処理は、島状の酸化物半導体層４１２に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１４５】
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成膜後、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、ソース電極層及びドレイン電極層上にゲート絶縁層を形成した後、のいずれで行っても良い。
【０１４６】
次いで、絶縁層４０７及び酸化物半導体層４１２上に、導電膜を形成する。例えばスパッタリング法や真空蒸着法で導電膜を形成すればよい。導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、又は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、イットリウムのいずれか一又は複数から選択された材料を用いてもよい。また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、該元素を複数含む合金膜、もしくは窒化膜を用いてもよい。
【０１４７】
第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂを形成した後、レジストマスクを除去する（図６（Ｂ）参照。）。なお、形成されたソース電極層、ドレイン電極層の端部はテーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。
【０１４８】
本実施の形態ではソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂとしてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
【０１４９】
なお、導電膜のエッチングの際に、酸化物半導体層４１２が除去されて、その下の絶縁層４０７が露出しないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０１５０】
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層４１２にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０１５１】
なお、第２のフォトリソグラフィ工程では、酸化物半導体層４１２は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１５２】
第２のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いる。酸化物半導体層４１２上で隣り合うソース電極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成される薄膜トランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第２のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光においては、解像度が高く焦点深度も大きい。従って、後に形成される薄膜トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さくすることができるため、低消費電力化も図ることができる。
【０１５３】
次いで、絶縁層４０７、酸化物半導体層４１２、ソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂ上にゲート絶縁層４０２を形成する（図６（Ｃ）参照。）。
【０１５４】
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成することができる。なお、ゲート絶縁層４０２中に水素が多量に含まれないようにするためには、スパッタリング法でゲート絶縁層４０２を成膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
【０１５５】
ゲート絶縁層４０２は、ソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂ側から酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。例えば、第１のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層としてもよい。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン層を形成する。
【０１５６】
次いで、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲート絶縁層４０２の一部を除去して、ソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂに達する開口４２１ａ、開口４２１ｂを形成する（図６（Ｄ）参照。）。
【０１５７】
次に、ゲート絶縁層４０２、及び開口４２１ａ、４２１ｂ上に導電膜を形成した後、第４のフォトリソグラフィ工程によりゲート電極層４１１、配線層４１４ａ、４１４ｂを形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１５８】
また、ゲート電極層４１１、配線層４１４ａ、４１４ｂを形成するための導電膜は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０１５９】
例えば、ゲート電極層４１１、配線層４１４ａ、４１４ｂの２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、又は銅層上にモリブデン層を積層した２層構造、又は銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層構造、窒化チタン層とモリブデン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タングステン層又は窒化タングステン層と、アルミニウムとシリコンの合金又はアルミニウムとチタンの合金の層と、窒化チタン層又はチタン層とを積層した積層とすることが好ましい。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。
【０１６０】
本実施の形態ではゲート電極層４１１、配線層４１４ａ、４１４ｂとしてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
【０１６１】
次いで、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。また、第２の加熱処理は、薄膜トランジスタ４１０上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
【０１６２】
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
【０１６３】
以上の工程で、水素、水分、水素化物、水酸化物の濃度が低減された酸化物半導体層４１２を有する薄膜トランジスタ４１０を形成することができる（図６（Ｅ）参照。）。
【０１６４】
また、薄膜トランジスタ４１０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けてもよい。例えば、保護絶縁層として酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成することができる。
【０１６５】
また、平坦化絶縁層としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層を形成してもよい。
【０１６６】
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０１６７】
平坦化絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０１６８】
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより酸化物半導体膜の安定化を図ることができる。
【０１６９】
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路における容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成することにより、工程数の増加を低減することができる。
【０１７０】
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジスタを提供することができる。また、該トランジスタはリーク電流が低いため、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い電圧調整回路を提供することができる。
【０１７１】
なお本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０１７２】
（実施の形態５）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる薄膜トランジスタの他の例を示す。なお、実施の形態４と同一部分又は同様な機能を有する部分、及び工程は、実施の形態４と同様とすればよく、その繰り返しの説明は省略する。また同じ箇所の詳細な説明も省略する。
【０１７３】
本実施の形態のトランジスタ及びトランジスタの作製方法の一形態を、図７及び図８を用いて説明する。
【０１７４】
図７（Ａ）（Ｂ）にトランジスタの平面及び断面構造の一例を示す。図７（Ａ）（Ｂ）に示す薄膜トランジスタ４６０は、トップゲート構造の薄膜トランジスタの一つである。
【０１７５】
図７（Ａ）はトップゲート構造の薄膜トランジスタ４６０の平面図であり、図７（Ｂ）は図７（Ａ）の線Ｄ１−Ｄ２における断面図である。
【０１７６】
薄膜トランジスタ４６０は、絶縁表面を有する基板４５０上に、絶縁層４５７、ソース電極層又はドレイン電極層４６５ａ（４６５ａ１、４６５ａ２）、酸化物半導体層４６２、ソース電極層又はドレイン電極層４６５ｂ、配線層４６８、ゲート絶縁層４５２、ゲート電極層４６１（４６１ａ、４６１ｂ）を含み、ソース電極層又はドレイン電極層４６５ａ（４６５ａ１、４６５ａ２）は配線層４６８を介して配線層４６４と電気的に接続している。また、図示していないが、ソース電極層又はドレイン電極層４６５ｂもゲート絶縁層４５２に設けられた開口において他の配線層と電気的に接続する。
【０１７７】
以下、図８（Ａ）乃至（Ｅ）を用い、基板４５０上に薄膜トランジスタ４６０を作製する工程を説明する。
【０１７８】
まず、絶縁表面を有する基板４５０上に下地膜となる絶縁層４５７を形成する。
【０１７９】
本実施の形態では、絶縁層４５７として、スパッタリング法により酸化シリコン層を形成する。基板４５０を処理室へ搬送し、水素及び水分が除去された酸素を含む高純度のスパッタガスを導入しシリコンターゲット又は石英（好ましくは合成石英）を用いて、基板４５０に絶縁層４５７として、酸化シリコン層を成膜する。なお、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
【０１８０】
例えば、純度が６Ｎである石英（好ましくは合成石英）をターゲットとして用い、基板温度１０８℃、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シリコン膜を成膜する。膜厚は１００ｎｍとする。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを酸化シリコン膜を成膜するためのターゲットとして用いることができる。
【０１８１】
この場合において、処理室内の残留水分を除去しつつ絶縁層４５７を成膜することが好ましい。絶縁層４５７に水素、水酸基又は水分が含まれないようにするためである。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した絶縁層４５７に含まれる不純物の濃度を低減できる。
【０１８２】
絶縁層４５７を成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０１８３】
また、絶縁層４５７は積層構造でもよく、例えば、基板４５０側から窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、窒化酸化アルミニウム層などの窒化物絶縁層と、上記酸化物絶縁層との積層構造としてもよい。
【０１８４】
例えば、水素及び水分が除去された窒素を含む高純度のスパッタガスを導入しシリコンターゲットを用いて、酸化シリコン層と基板との間に窒化シリコン層を成膜する。この場合においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層を成膜することが好ましい。
【０１８５】
次いで、絶縁層４５７上に、導電膜を形成し、第１のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層又はドレイン電極層４６５ａ１、４６５ａ２を形成した後、レジストマスクを除去する（図８（Ａ）参照。）。ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２は断面図では分断されて示されているが、連続した膜である。なお、形成されたソース電極層、ドレイン電極層の端部はテーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。
【０１８６】
ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、又は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、イットリウムから選択されたいずれか一又は複数の材料を用いてもよい。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
【０１８７】
本実施の形態ではソース電極層又はドレイン電極層４６５ａ１、４６５ａ２としてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
【０１８８】
次いで、絶縁層４５７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する。
【０１８９】
次に、第２のフォトリソグラフィ工程により、酸化物半導体膜を島状の酸化物半導体層４６２に加工する（図８（Ｂ）参照。）。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜を成膜する。
【０１９０】
酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板４５０上に酸化物半導体膜を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。また、酸化物半導体膜成膜時に基板を加熱してもよい。
【０１９１】
酸化物半導体膜を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０１９２】
成膜条件の一例としては、基板温度室温、基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ＝１：２）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１９３】
本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチング法により、酸化物半導体膜を島状の酸化物半導体層４６２に加工する。
【０１９４】
本実施の形態では、酸化物半導体層４６２に、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層を得る。この第１の加熱処理によって酸化物半導体層４６２の脱水化又は脱水素化を行うことができる。
【０１９５】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
【０１９６】
なお、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１９７】
また、第１の加熱処理の条件、又は酸化物半導体層の材料によっては、酸化物半導体層４６２が結晶化し、微結晶膜又は多結晶膜となる場合もある。
【０１９８】
また、第１の加熱処理は、島状の酸化物半導体層４６２に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０１９９】
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成膜後、酸化物半導体層上にさらにソース電極及びドレイン電極を積層させた後、ソース電極及びドレイン電極上にゲート絶縁層を形成した後、のいずれで行っても良い。
【０２００】
次いで、絶縁層４５７及び酸化物半導体層４６２上に、導電膜を形成し、第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層又はドレイン電極層４６５ｂ、配線層４６８を形成した後、レジストマスクを除去する（図８（Ｃ）参照。）。ソース電極層又はドレイン電極層４６５ｂ、配線層４６８はソース電極層又はドレイン電極層４６５ａ１、４６５ａ２と同様な材料及び工程で形成すればよい。
【０２０１】
本実施の形態では、ソース電極層又はドレイン電極層４６５ｂ、配線層４６８としてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。本実施の形態は、ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２とソース電極層又はドレイン電極層４６５ｂに同じチタン膜を用いる例のため、ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２とソース電極層又はドレイン電極層４６５ｂとはエッチングにおいて選択比がとれない。よって、ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２が、ソース電極層又はドレイン電極層４６５ｂのエッチング時にエッチングされないように、酸化物半導体層４６２に覆われないソース電極層又はドレイン電極層４６５ａ２上に配線層４６８を設けている。ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２とソース電極層又はドレイン電極層４６５ｂとにエッチング工程において高い選択比を有する異なる材料を用いる場合には、エッチング時にソース電極層又はドレイン電極層４６５ａ２を保護する配線層４６８は必ずしも設けなくてもよい。
【０２０２】
なお、導電膜のエッチングの際に、酸化物半導体層４６２が除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０２０３】
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層４６２にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０２０４】
なお、第３のフォトリソグラフィ工程では、酸化物半導体層４６２は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層又はドレイン電極層４６５ｂ、配線層４６８を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２０５】
次いで、絶縁層４５７、酸化物半導体層４６２、ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２、ソース電極層又はドレイン電極層４６５ｂ、及び配線層４６８上にゲート絶縁層４５２を形成する。
【０２０６】
ゲート絶縁層４５２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成することができる。なお、ゲート絶縁層４５２中に水素が多量に含まれないようにするためには、スパッタリング法でゲート絶縁層４５２を成膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
【０２０７】
ゲート絶縁層４５２は、ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２、ソース電極層又はドレイン電極層４６５ｂ側から酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン層を形成する。
【０２０８】
次いで、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲート絶縁層４５２の一部を除去して、配線層４６８に達する開口４２３を形成する（図８（Ｄ）参照。）。図示しないが開口４２３の形成時にソース電極層又はドレイン電極層４６５ｂに達する開口を形成してもよい。本実施の形態では、ソース電極層又はドレイン電極層４６５ｂへの開口はさらに層間絶縁層を積層した後に形成し、電気的に接続する配線層を開口に形成する例とする。
【０２０９】
次に、ゲート絶縁層４５２、及び開口４２３上に導電膜を形成した後、第５のフォトリソグラフィ工程によりゲート電極層４６１（４６１ａ、４６１ｂ）、配線層４６４を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２１０】
また、ゲート電極層４６１（４６１ａ、４６１ｂ）、配線層４６４を形成するための導電膜は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０２１１】
本実施の形態ではゲート電極層４６１（４６１ａ、４６１ｂ）、配線層４６４としてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
【０２１２】
次いで、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。また、第２の加熱処理は、薄膜トランジスタ４６０上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
【０２１３】
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
【０２１４】
以上の工程で、水素、水分、水素化物、水酸化物の濃度が低減された酸化物半導体層４６２を有する薄膜トランジスタ４６０を形成することができる（図８（Ｅ）参照。）。
【０２１５】
また、薄膜トランジスタ４６０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けてもよい。なお、図示しないが、ゲート絶縁層４５２、保護絶縁層や平坦化絶縁層にソース電極層又はドレイン電極層４６５ｂに達する開口を形成し、その開口に、ソース電極層又はドレイン電極層４６５ｂと電気的に接続する配線層を形成する。
【０２１６】
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより酸化物半導体膜の安定化を図ることができる。
【０２１７】
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路における容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成することにより、工程数の増加を低減することができる。
【０２１８】
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジスタを提供することができる。また、該トランジスタはリーク電流が低いため、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い電圧調整回路を提供することができる。
【０２１９】
なお本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２２０】
（実施の形態６）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる薄膜トランジスタの他の例を示す。なお、実施の形態４と同一部分又は同様な機能を有する部分、及び工程は、実施の形態４と同様とすればよく、その繰り返しの説明は省略する。また同じ箇所の詳細な説明も省略する。本実施の形態で示す薄膜トランジスタ４２５、４２６は、実施の形態１乃至実施の形態３の電圧調整回路を構成する薄膜トランジスタとして用いることができる。
【０２２１】
本実施の形態の薄膜トランジスタを、図９を用いて説明する。
【０２２２】
図９（Ａ）（Ｂ）に薄膜トランジスタの断面構造の一例を示す。図９（Ａ）（Ｂ）に示す薄膜トランジスタ４２５、４２６は、酸化物半導体層を導電層とゲート電極層とで挟んだ構造の薄膜トランジスタの一つである。
【０２２３】
また、図９（Ａ）（Ｂ）において、基板はシリコン基板を用いており、シリコン基板４２０上に設けられた絶縁層４２２上に薄膜トランジスタ４２５、４２６がそれぞれ設けられている。
【０２２４】
図９（Ａ）において、シリコン基板４２０に設けられた絶縁層４２２と絶縁層４０７との間に少なくとも酸化物半導体層４１２全体と重なるように導電層４２７が設けられている。
【０２２５】
なお、図９（Ｂ）は、絶縁層４２２と絶縁層４０７との間の導電層が、導電層４２４のようにエッチングにより加工され、酸化物半導体層４１２の少なくともチャネル領域を含む一部と重なる例である。
【０２２６】
導電層４２７、４２４は後工程で行われる加熱処理温度に耐えられる金属材料であればよく、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、又は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、又は上述した元素を成分とする窒化物などを用いることができる。また、単層構造でも積層構造でもよく、例えばタングステン層単層、又は窒化タングステン層とタングステン層との積層構造などを用いることができる。
【０２２７】
また、導電層４２７、４２４は、電位が薄膜トランジスタ４２５、４２６のゲート電極層４１１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４２７、４２４の電位がＧＮＤ、０Ｖという固定電位であってもよい。
【０２２８】
導電層４２７、４２４によって、薄膜トランジスタ４２５、４２６の電気特性を制御することができる。
【０２２９】
また、導電層を設けることにより第２のゲート電極層を形成する構成に限定されず、例えば基板として半導体基板を用いる場合には該基板を熱酸化することにより該基板に形成された領域を第２のゲート電極層として機能させることもできる。
【０２３０】
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路における容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成することにより、工程数の増加を低減することができる。
【０２３１】
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジスタを提供することができる。また、該トランジスタはリーク電流が低いため、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い電圧調整回路を提供することができる。
【０２３２】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２３３】
（実施の形態７）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる薄膜トランジスタの例を示す。
【０２３４】
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図１０を用いて説明する。
【０２３５】
図１０（Ａ）乃至（Ｅ）に薄膜トランジスタの作製方法の一例を示す。図１０（Ａ）乃至（Ｅ）に示す薄膜トランジスタ３９０は、ボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
【０２３６】
また、薄膜トランジスタ３９０は、シングルゲート構造の薄膜トランジスタを用いて説明するが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
【０２３７】
以下、図１０（Ａ）乃至（Ｅ）を用い、基板３９４上に薄膜トランジスタ３９０を作製する工程を説明する。
【０２３８】
まず、絶縁表面を有する基板３９４上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層３９１を形成する。形成されたゲート電極層の端部はテーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２３９】
絶縁表面を有する基板３９４に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【０２４０】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい
【０２４１】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また、プラスチック基板等も適宜用いることができる。また基板としてシリコンなどの半導体基板を用いることもできる。
【０２４２】
下地膜となる絶縁膜を基板３９４とゲート電極層３９１との間に設けてもよい。下地膜は、基板３９４からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【０２４３】
また、ゲート電極層３９１を形成するための導電膜は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０２４４】
例えば、ゲート電極層３９１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、銅層上にモリブデン層を積層した２層構造、銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層構造、窒化チタン層とモリブデン層とを積層した２層構造、又は窒化タングステン層とタングステン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タングステン層又は窒化タングステン層と、アルミニウムとシリコンの合金の層又はアルミニウムとチタンの合金の層と、窒化チタン層又はチタン層とを積層した積層とすることが好ましい。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。
【０２４５】
次いで、ゲート電極層３９１上にゲート絶縁層３９７を形成する。
【０２４６】
ここで、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート絶縁層（ＧＩ）は、高品質化が要求される。
【０２４７】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。ここで用いられる高密度プラズマ装置としては、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を用いることができる。
【０２４８】
例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成膜を行う。チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。チャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。
【０２４９】
もちろん、ゲート絶縁層３９７として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０２５０】
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対して、本発明の一態様であるトランジスタは、酸化物半導体の不純物、特に水素や水等を極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に対しても安定な薄膜トランジスタを得ることを可能としている。
【０２５１】
また、ゲート絶縁層３９７としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、窒化酸化シリコン層（ＳｉＮｘＯｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、又は酸化アルミニウム層を単層で又は積層して形成することができる。
【０２５２】
また、ゲート絶縁層３９７は、酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。本実施の形態では、一例として圧力３０Ｐａ、マイクロ波電力６ｋＷで高密度プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を形成する。このときチャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸素窒素（Ｎ２Ｏ）との流量比は、１：１０とする。
【０２５３】
また、ゲート絶縁層３９７、酸化物半導体膜３９３に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極層３９１が形成された基板３９４、又はゲート絶縁層３９７までが形成された基板３９４を予備加熱し、基板３９４に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、酸化物絶縁層３９６の成膜前に、ソース電極層又はドレイン電極層３９５ａ及びソース電極層又はドレイン電極層３９５ｂまで形成した基板３９４にも同様に行ってもよい。
【０２５４】
次いで、ゲート絶縁層３９７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜３９３を形成する（図１０（Ａ）参照。）。
【０２５５】
なお、酸化物半導体膜３９３をスパッタリング法により成膜する前に、アルゴンガスを導入し、プラズマを発生させて逆スパッタを行い、ゲート絶縁層３９７の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０２５６】
酸化物半導体膜３９３はスパッタリング法により成膜する。酸化物半導体膜３９３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜３９３をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜３９３は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行ってもよい。
【０２５７】
酸化物半導体膜３９３をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比である金属酸化物ターゲットを用いることができる。また、上記に示すターゲットに限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比である金属酸化物ターゲットを用いてもよい。また、作製される金属酸化物ターゲットの充填率は、９０％以上１００％以下、好ましくは９５％以上９９．９％である。充填率の高い金属酸化物ターゲットを用いることにより形成した酸化物半導体膜は、緻密な膜となる。
【０２５８】
減圧状態に保持された処理室内に基板を保持し、基板を室温又は４００℃未満の温度に加熱する。そして、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板３９４上に酸化物半導体膜３９３を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。また、クライオポンプにより処理室内に残留する水分を除去しながらスパッタ成膜を行うことで、酸化物半導体膜３９３を成膜する際の基板温度は室温から４００℃未満とすることができる。
【０２５９】
成膜条件の一例としては、基板とターゲットの間との距離を６０ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０２６０】
次いで、酸化物半導体膜を第２のフォトリソグラフィ工程により島状の酸化物半導体層３９９に加工する（図１０（Ｂ）参照。）。また、島状の酸化物半導体層３９９を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２６１】
また、ゲート絶縁層３９７にコンタクトホールを形成する場合、その工程は酸化物半導体層３９９の形成時に行うことができる。
【０２６２】
なお、ここでの酸化物半導体膜３９３のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
【０２６３】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０２６４】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０２６５】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０２６６】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０２６７】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０２６８】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０２６９】
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層３９９及びゲート絶縁層３９７の表面に付着しているレジスト残渣などを除去することが好ましい。
【０２７０】
次いで、ゲート絶縁層３９７、及び酸化物半導体層３９９上に、導電膜を形成する。例えばスパッタリング法や真空蒸着法で導電膜を形成すればよい。導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、又は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、イットリウムのいずれか一又は複数から選択された材料を用いてもよい。また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
【０２７１】
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層又はドレイン電極層３９５ａ、ソース電極層又はドレイン電極層３９５ｂを形成した後、レジストマスクを除去する（図１０（Ｃ）参照。）。
【０２７２】
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いる。酸化物半導体層３９９上で隣り合うソース電極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成される薄膜トランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光においては、解像度が高く焦点深度も大きい。従って、後に形成される薄膜トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化でき、さらに、オフ電流値を極めて小さくすることができるため、低消費電力化も図ることができる。
【０２７３】
なお、導電膜のエッチングの際に、酸化物半導体層３９９は除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０２７４】
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層３９９にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０２７５】
なお、第３のフォトリソグラフィ工程では、酸化物半導体層３９９は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層又はドレイン電極層３９５ａ、ソース電極層又はドレイン電極層３９５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２７６】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０２７７】
Ｎ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０２７８】
プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層として酸化物絶縁層３９６を形成する（図１０（Ｄ）参照。）。本実施の形態では、酸化物半導体層３９９がソース電極層又はドレイン電極層３９５ａ、ソース電極層又はドレイン電極層３９５ｂと重ならない領域において、酸化物半導体層３９９と酸化物絶縁層３９６とが接するように形成する。
【０２７９】
本実施の形態では、島状の酸化物半導体層３９９、ソース電極層又はドレイン電極層３９５ａ、ソース電極層又はドレイン電極層３９５ｂまで形成された基板３９４を室温又は１００℃未満の温度に加熱し、水素及び水分が除去された酸素を含む高純度のスパッタガスを導入しシリコン半導体のターゲットを用いて、酸化物絶縁層３９６として、欠陥を含む酸化シリコン層を成膜する。
【０２８０】
例えば、純度が６Ｎであり、ボロンがドープされたシリコンターゲット（抵抗率０．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタリング法により酸化シリコン膜を成膜する。膜厚は３００ｎｍとする。なお、シリコンターゲットに代えて石英（好ましくは合成石英）を酸化シリコン膜を成膜するためのターゲットとして用いることができる。なお、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
【０２８１】
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３９６を成膜することが好ましい。酸化物半導体層３９９及び酸化物絶縁層３９６に水素、水酸基又は水分が含まれないようにするためである。
【０２８２】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層３９６に含まれる不純物の濃度を低減できる。
【０２８３】
なお、酸化物絶縁層３９６として、酸化シリコン層に代えて、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層などを用いることもできる。
【０２８４】
さらに、酸化物絶縁層３９６と酸化物半導体層３９９とを接した状態で１００℃乃至４００℃で加熱処理を行ってもよい。本実施の形態における酸化物絶縁層３９６は欠陥を多く含むため、この加熱処理によって酸化物半導体層３９９中に含まれる水素、水分、水酸基又は水素化物などの不純物を酸化物絶縁層３９６に拡散させ、酸化物半導体層３９９中に含まれる該不純物をより低減させることができる。
【０２８５】
以上の工程で、水素、水分、水酸基又は水素化物の濃度が低減された酸化物半導体層３９２を有する薄膜トランジスタ３９０を形成することができる（図１０（Ｅ）参照。）。
【０２８６】
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより酸化物半導体膜の安定化を図ることができる。
【０２８７】
酸化物絶縁層上に保護絶縁層を設けてもよい。本実施の形態では、保護絶縁層３９８を酸化物絶縁層３９６上に形成する。保護絶縁層３９８としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いる。
【０２８８】
酸化物絶縁層３９６まで形成された基板３９４を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された窒素を含む高純度のスパッタガスを導入しシリコン半導体のターゲットを用いて保護絶縁層３９８として、窒化シリコン膜を成膜する。この場合においても、酸化物絶縁層３９６と同様に、処理室内の残留水分を除去しつつ保護絶縁層３９８を成膜することが好ましい。
【０２８９】
保護絶縁層３９８を形成する場合、保護絶縁層３９８の成膜時に１００℃〜４００℃に基板３９４を加熱することで、酸化物半導体層３９９中に含まれる水素若しくは水分を酸化物絶縁層３９６に拡散させることができる。この場合上記酸化物絶縁層３９６の形成後に加熱処理を行わなくてもよい。
【０２９０】
酸化物絶縁層３９６として酸化シリコン層を、保護絶縁層３９８として窒化シリコン層を積層する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に酸素を含むスパッタガスを導入して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次にスパッタガスを窒素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて窒化シリコン層を成膜する。酸化シリコン層と窒化シリコン層とを大気に曝露せずに連続して形成することができるため、酸化シリコン層表面に水素や水分などの不純物が吸着することを防止することができる。この場合、酸化物絶縁層３９６として酸化シリコン層を形成し、保護絶縁層３９８として窒化シリコン層を積層した後、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層３９６に拡散させるための加熱処理（温度１００℃乃至４００℃）を行うとよい。
【０２９１】
保護絶縁層３９８の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層３９６の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって薄膜トランジスタの信頼性を向上できる。
【０２９２】
また、ゲート絶縁層上にチャネル形成領域とする酸化物半導体層を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体層中の水素及び水素化物の濃度を低減することができる。
【０２９３】
上記の工程は、４００℃以下の温度で行われるため、厚さが１ｍｍ以下で、一辺が１ｍを超えるガラス基板を用いる製造工程にも適用することができる。また、４００℃以下の処理温度で全ての工程を行うことができる。
【０２９４】
さらに、図１１に酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図を示す。ゲート電極１００１上にゲート絶縁膜１００２を介して酸化物半導体層１００３が設けられ、その上にソース電極１００４ａ及びドレイン電極１００４ｂが設けられ、ソース電極１００４ａ及びドレイン電極１００４ｂの上に酸化物絶縁層１００５が設けられ、酸化物絶縁層１００５を挟んで酸化物半導体層１００３の上に導電層１００６が設けられる。
【０２９５】
図１２は、図１１に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図１２（Ａ）はソースとドレインの間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を示し、図１２（Ｂ）はソースに対しドレインに正の電位（ＶＤ＞０）を加えた場合を示す。
【０２９６】
図１３は、図１１におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）である。図１３（Ａ）はゲート（Ｇ１）に正の電位（＋ＶＧ）が印加された状態であり、ソースとドレインの間にキャリア（電子）が流れるオン状態を示している。また、図１３（Ｂ）は、ゲート（Ｇ１）に負の電位（−ＶＧ）が印加された状態であり、オフ状態（少数キャリアは流れない）である場合を示す。
【０２９７】
図１４は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す。
【０２９８】
金属は縮退しているため、伝導帯中にフェルミ準位が位置する。一方、従来の酸化物半導体は一般にｎ型であり、その場合のフェルミ準位（Ｅｆ）は、バンドギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導体において成膜方法にも依存するが、酸化物半導体層には多少の水素もしくは水が含有され、その一部が電子を供給するドナーとなり、ｎ型化する一つの要因であることが知られている。
【０２９９】
これに対して本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）、又は実質的に真性な半導体としたものである。すなわち、不純物を添加してｉ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたｉ型（真性半導体）又はそれに近づけることを特徴としている。そうすることにより、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
【０３００】
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面において、電子に対してショットキー型の障壁は形成されない。
【０３０１】
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、両者が接触すると図１２（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
【０３０２】
図１２（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電位が印加されると、電子はバリア（ｈ）をこえて酸化物半導体に注入され、ドレインに向かって流れる。この場合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のドレイン電圧が印加された場合には、電圧印加のない図１２（Ａ）のバリアの高さすなわちバンドギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。
【０３０３】
このとき電子は、図１３（Ａ）で示すようにゲート絶縁膜と高純度化された酸化物半導体との界面における、酸化物半導体側のエネルギー的に安定な最低部を移動する。
【０３０４】
また、図１３（Ｂ）において、ゲート電極１００１に負の電位（逆バイアス）が印加されると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
【０３０５】
例えば、薄膜トランジスタのチャネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素子であっても、オフ電流が１０−１３Ａ以下であり、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）である。
【０３０６】
さらに、高純度化された酸化物半導体を用いたトランジスタのオフ電流をさらに正確に求めた結果について、以下に説明する。
【０３０７】
高純度化された酸化物半導体を用いたトランジスタのオフ電流は、上述したように、測定器の検出限界である１×１０−１３Ａ以下である。そこで、特性評価用素子を作製し、より正確なオフ電流の値（上記測定における測定器の検出限界以下の値）を求めた結果について、以下に説明する。
【０３０８】
はじめに、電流測定方法に用いた特性評価用素子について、図１５を参照して説明する。
【０３０９】
図１５に示す特性評価用素子は、測定系８００が３つ並列接続で電気的に接続される。測定系８００は、容量素子８０２、トランジスタ８０４、トランジスタ８０５、トランジスタ８０６、及びトランジスタ８０８を有する。トランジスタ８０４、トランジスタ８０８には、一例として実施の形態４に従って作製したトランジスタを使用した。
【０３１０】
トランジスタ８０８は、ソース及びドレインの一方に電圧Ｖ１１が入力され、ゲートに電位Ｖｅｘｔ＿ｂ１が入力される。電位Ｖｅｘｔ＿ｂ１は、トランジスタ８０８のオン状態又はオフ状態を制御する電位である。
【０３１１】
トランジスタ８０４は、ソース及びドレインの一方がトランジスタ８０８のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方に電圧Ｖ１２が入力され、ゲートに電位Ｖｅｘｔ＿ｂ２が入力される。電位Ｖｅｘｔ＿ｂ２は、トランジスタ８０４のオン状態又はオフ状態を制御する電位である。
【０３１２】
容量素子８０２は、第１端子及び第２端子を有し、第１端子がトランジスタ８０４のソース及びドレインの一方に電気的に接続され、第２端子がトランジスタ８０４のソース及びドレインの他方に電気的に接続される。なお、容量素子８０２の第１端子と、トランジスタ８０８のソース及びドレインの他方、トランジスタ８０４のソース及びドレインの一方、及びトランジスタ８０５のゲートと、の接続箇所をノードＡともいう。
【０３１３】
トランジスタ８０６は、ソース及びドレインの一方に電位Ｖ１１が入力され、ゲートが自身のソース及びドレインの一方に電気的に接続される。
【０３１４】
トランジスタ８０５は、ソース及びドレインの一方がトランジスタ８０６のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方に電位Ｖ１２が入力される。
【０３１５】
なお測定系８００において、トランジスタ８０６のソース及びドレインの他方とトランジスタ８０５のソース及びドレインの一方との接続箇所が出力端子となっており、測定系８００は、出力端子を介して電位Ｖｏｕｔを出力する。
【０３１６】
次に、図１５に示す測定系を用いた電流測定方法について説明する。
【０３１７】
まず、オフ電流を測定するために電位差を付与する初期期間の概略について説明する。初期期間においては、電位Ｖｅｘｔ＿ｂ１の値をトランジスタ８０８がオン状態になる値にし、トランジスタ８０８をオン状態にし、ノードＡに電位Ｖ１１を与える。ここで、電位Ｖ１１は、例えば高電位とする。また、トランジスタ８０４をオフ状態にしておく。
【０３１８】
その後、電位Ｖｅｘｔ＿ｂ１をトランジスタ８０８がオフ状態になる値にし、トランジスタ８０８をオフ状態にする。さらにトランジスタ８０８をオフ状態にした後に、電位Ｖ１１を低電位とする。ここでも、トランジスタ８０４はオフ状態にしておく。また、電位Ｖ１２は電位Ｖ１１と同じ電位とする。以上により、初期期間が終了する。初期期間が終了した状態では、ノードＡとトランジスタ８０４のソース及びドレインの一方との間に電位差が生じ、また、ノードＡとトランジスタ８０８のソース及びドレインの他方との間に電位差が生じることになるため、トランジスタ８０４及びトランジスタ８０８には僅かに電荷が流れる。つまり、オフ電流が発生する。
【０３１９】
次に、オフ電流の測定期間の概略について説明する。測定期間においては、トランジスタ８０４のソース又はドレインの一方の電位（つまり電位Ｖ１２）、及び、トランジスタ８０８のソース又はドレインの他方の電位（つまり電位Ｖ１１）は低電位に固定しておく。一方で、測定期間中は、上記ノードＡの電位は固定しない（浮遊状態とする）。これにより、トランジスタ８０４に電荷が流れ、時間の経過と共にノードＡに保持される電荷量が変動する。そして、ノードＡに保持される電荷量の変動に伴って、ノードＡの電位が変動する。つまり、出力端子の出力電位である電位Ｖｏｕｔも変動する。
【０３２０】
上記電位差を付与する初期期間、及び、その後の測定期間における各電位の関係の詳細（タイミングチャート）を図１６に示す。
【０３２１】
初期期間において、まず、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオン状態になるような電位（高電位）とする。これによって、ノードＡの電位はＶ１２すなわち低電位（例えばＶＳＳ）となる。その後、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオフ状態になるような電位（低電位）として、トランジスタ８０４をオフ状態とする。そして、次に、電位Ｖｅｘｔ＿ｂ１を、トランジスタ８０８がオン状態となるような電位（高電位）とする。これによって、ノードＡの電位はＶ１１、すなわち高電位（例えばＶＤＤ）となる。その後、Ｖｅｘｔ＿ｂ１を、トランジスタ８０８がオフ状態となるような電位とする。これによって、ノードＡが浮遊状態となり、初期期間が終了する。
【０３２２】
その後の測定期間においては、電位Ｖ１１及び電位Ｖ１２を、ノードＡに電荷が流れ込み、又はノードＡから電荷が流れ出すような電位とする。ここでは、電位Ｖ１１及び電位Ｖ１２を低電位（ＶＳＳ）とする。ただし、出力電位Ｖｏｕｔを測定するタイミングにおいては、出力回路を動作させる必要が生じるため、一時的にＶ１１を高電位（ＶＤＤ）とすることがある。なお、Ｖ１１を高電位（ＶＤＤ）とする期間は、測定に影響を与えない程度の短期間とする。
【０３２３】
上述のようにして電位差を与え、測定期間が開始されると、時間の経過と共にノードＡに保持される電荷量が変動し、これに従ってノードＡの電位が変動する。これは、トランジスタ８０５のゲートの電位が変動することを意味するから、時間の経過と共に、出力端子の出力電位Ｖｏｕｔの電位も変化する。
【０３２４】
得られた出力電位Ｖｏｕｔから、オフ電流を算出する方法について、以下に説明する。
【０３２５】
オフ電流の算出の前に、ノードＡの電位ＶＡと、出力電位Ｖｏｕｔとの関係を求めておく。これにより、出力電位ＶｏｕｔからノードＡの電位ＶＡを求めることができる。上述の関係から、ノードＡの電位ＶＡは、出力電位Ｖｏｕｔの関数として次式のように表すことができる。
【０３２６】
【数１】
【０３２７】
また、ノードＡの電荷ＱＡは、ノードＡの電位ＶＡ、ノードＡに接続される容量ＣＡ、定数（ｃｏｎｓｔ）を用いて、次式のように表される。ここで、ノードＡに接続される容量ＣＡは、容量素子８０２の容量と他の容量の和である。
【０３２８】
【数２】
【０３２９】
ノードＡの電流ＩＡは、ノードＡに流れ込む電荷（又はノードＡから流れ出る電荷）の時間微分であるから、ノードＡの電流ＩＡは次式のように表される。
【０３３０】
【数３】
【０３３１】
このように、ノードＡに接続される容量ＣＡと、出力端子の出力電位Ｖｏｕｔから、ノードＡの電流ＩＡを求めることができる。
【０３３２】
以上に示す方法により、オフ状態においてトランジスタのソースとドレイン間を流れるリーク電流（オフ電流）を測定することができる。
【０３３３】
本実施の形態では、高純度化した酸化物半導体を用いてトランジスタ８０４、トランジスタ８０８を作製した。トランジスタのチャネル長（Ｌ）とチャネル幅（Ｗ）の比は、Ｌ／Ｗ＝１／５とした。また、並列された各測定系８００において、容量素子８０２の容量値をそれぞれ、１００ｆＦ、１ｐＦ、３ｐＦとした。
【０３３４】
なお、本実施の形態に係る測定では、ＶＤＤ＝５Ｖ、ＶＳＳ＝０Ｖとした。また、測定期間においては、電位Ｖ１１を原則としてＶＳＳとし、１０〜３００ｓｅｃごとに、１００ｍｓｅｃの期間だけＶＤＤとしてＶｏｕｔを測定した。また、素子に流れる電流Ｉの算出に用いられるΔｔは、約３００００ｓｅｃとした。
【０３３５】
図１７に、上記電流測定に係る経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す。９０時間程度から、電位変化の様子が確認できる。
【０３３６】
図１８には、上記電流測定によって算出されたオフ電流を示す。なお、図１８は、ソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図１８から、ソース−ドレイン電圧が４Ｖの条件において、オフ電流は約４０ｚＡ／μｍであることが分かった。また、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１０ｚＡ／μｍ以下であることが分かった。なお、１ｚＡは１０−２１Ａを表す。
【０３３７】
さらに、上記トランジスタの温度が８５℃のときの上記電流測定によって算出されたオフ電流について図１９に示す。図１９は、８５℃のときのソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図１９から、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１００ｚＡ／μｍ以下であることが分かった。
【０３３８】
以上、高純度化された酸化物半導体を用いたトランジスタでは、オフ電流が十分に小さくなることが確認された。
【０３３９】
このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、薄膜トランジスタの動作を良好なものとすることができる。
【０３４０】
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路における容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成することにより、工程数の増加を低減することができる。
【０３４１】
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジスタを提供することができる。また、該トランジスタはリーク電流が低いため、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い電圧調整回路を提供することができる。
【０３４２】
なお本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３４３】
（実施の形態８）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる薄膜トランジスタの他の例を示す。
【０３４４】
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を図２０を用いて説明する。
【０３４５】
図２０（Ａ）乃至（Ｅ）に薄膜トランジスタの作製方法の一例を示す。図２０（Ａ）乃至（Ｅ）に示す薄膜トランジスタ３１０は、ボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
【０３４６】
また、薄膜トランジスタ３１０はシングルゲート構造の薄膜トランジスタを用いて説明するが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
【０３４７】
以下、図２０（Ａ）乃至（Ｅ）を用い、基板３００上に薄膜トランジスタ３１０を作製する工程を説明する。
【０３４８】
まず、絶縁表面を有する基板３００上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層３１１を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０３４９】
絶縁表面を有する基板３００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【０３５０】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい
【０３５１】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また基板としてシリコンなどの半導体基板を用いることもできる。
【０３５２】
下地膜となる絶縁膜を基板３００とゲート電極層３１１との間に設けてもよい。下地膜は、基板３００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【０３５３】
また、ゲート電極層３１１を形成するための導電膜は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０３５４】
例えば、ゲート電極層３１１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、銅層上にモリブデン層を積層した２層の積層構造、銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層の積層構造、窒化チタン層とモリブデン層とを積層した２層の積層構造、又は窒化タングステン層とタングステン層との２層の積層構造とすることが好ましい。３層の積層構造としては、タングステン層又は窒化タングステン層と、アルミニウムと珪素の合金の層又はアルミニウムとチタンの合金の層と、窒化チタン層又はチタン層とを積層した積層とすることが好ましい。
【０３５５】
次いで、ゲート電極層３１１上にゲート絶縁層３０２を形成する。
【０３５６】
ここで、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート絶縁層（ＧＩ）は、高品質化が要求される。
【０３５７】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。ここで用いられる高密度プラズマ装置としては、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を用いることができる。
【０３５８】
例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成膜を行う。チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。チャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。
【０３５９】
もちろん、ゲート絶縁層３０２として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０３６０】
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対して、本発明の一態様であるトランジスタは、酸化物半導体の不純物、特に水素や水等を極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に対しても安定な薄膜トランジスタを得ることを可能としている。
【０３６１】
また、ゲート絶縁層３０２としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、窒化酸化シリコン層（ＳｉＮｘＯｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、又は酸化アルミニウム層を単層で又は積層して形成することができる。
【０３６２】
また、ゲート絶縁層３０２は、酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。本実施の形態では、一例として圧力３０Ｐａ、マイクロ波電力６ｋＷで高密度プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を形成する。このときチャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸素窒素（Ｎ２Ｏ）との流量比は、１：１０とする。
【０３６３】
次いで、ゲート絶縁層３０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜３３０を形成する。
【０３６４】
なお、酸化物半導体膜３３０をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層３０２の表面に付着しているゴミを除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０３６５】
酸化物半導体膜３３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜３３０としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。この段階での断面図が図２０（Ａ）に相当する。また、酸化物半導体膜３３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行ってもよい。
【０３６６】
酸化物半導体膜３３０をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比である金属酸化物ターゲットを用いることができる。また、上記に示すターゲットに限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比である金属酸化物ターゲットを用いてもよい。また、作製される金属酸化物ターゲットの充填率は、９０％以上１００％以下、好ましくは９５％以上９９．９％である。充填率の高い金属酸化物ターゲットを用いることにより形成した酸化物半導体膜は、緻密な膜となる。
【０３６７】
酸化物半導体膜３３０を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０３６８】
減圧状態に保持された処理室内に基板を保持し、基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板３００上に酸化物半導体膜３３０を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０３６９】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０３７０】
次いで、酸化物半導体膜３３０を第２のフォトリソグラフィ工程により島状の酸化物半導体層３３１に加工する。また、島状の酸化物半導体層３３１を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０３７１】
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半導体層の脱水化又は脱水素化を行うことができる。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層３３１を得る（図２０（Ｂ）参照。）。
【０３７２】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０３７３】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
【０３７４】
なお、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０３７５】
また、第１の加熱処理の条件、又は酸化物半導体層の材料によっては、酸化物半導体層が結晶化し、微結晶膜又は多結晶膜となる場合もある。例えば、結晶化率が９０％以上、又は８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理の条件、又は酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場合もある。
【０３７６】
また、第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜３３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０３７７】
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成膜後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及びドレイン電極上に保護絶縁膜を形成した後、のいずれで行っても良い。
【０３７８】
また、ゲート絶縁層３０２にコンタクトホールを形成する場合、その工程は酸化物半導体層３３１に脱水化又は脱水素化処理を行う前でも行った後に行ってもよい。
【０３７９】
なお、ここでの酸化物半導体膜のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
【０３８０】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０３８１】
次いで、ゲート絶縁層３０２、及び酸化物半導体層３３１上に、導電膜を形成する。例えばスパッタ法や真空蒸着法で導電膜を形成すればよい。導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、又は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、イットリウムのいずれか一又は複数から選択された材料を用いてもよい。また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
【０３８２】
導電膜成膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【０３８３】
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層３１５ａ、ドレイン電極層３１５ｂを形成した後、レジストマスクを除去する（図２０（Ｃ）参照。）。
【０３８４】
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いる。酸化物半導体層３３１上で隣り合うソース電極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成される薄膜トランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される薄膜トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図ることができる。
【０３８５】
なお、導電膜のエッチングの際に、酸化物半導体層３３１は除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０３８６】
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層３３１にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０３８７】
なお、第３のフォトリソグラフィ工程では、酸化物半導体層３３１は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層３１５ａ、ドレイン電極層３１５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０３８８】
また、酸化物半導体層とソース電極層及びドレイン電極層の間に、酸化物導電層を形成してもよい。酸化物導電層とソース電極層及びドレイン電極層を形成するための金属層は、連続成膜が可能である。酸化物導電層はソース領域及びドレイン領域として機能しうる。
【０３８９】
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層とソース電極層及びドレイン電極層との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図ることができ、トランジスタの高速動作を達成することができる。
【０３９０】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０３９１】
次いで、Ｎ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０３９２】
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層３１６を形成する。
【０３９３】
酸化物絶縁層３１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁層３１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化物絶縁層３１６に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素が酸化物半導体層中の酸素を引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、酸化物絶縁層３１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【０３９４】
本実施の形態では、酸化物絶縁層３１６として膜厚２００ｎｍの酸化珪素膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲット又は珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化珪素膜を形成することができる。酸素欠乏状態となり低抵抗化、即ちＮ型化した酸化物半導体層に接して形成する酸化物絶縁層３１６は、水分、水素イオン、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、又は酸化窒化アルミニウム膜などを用いる。
【０３９５】
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３１６を成膜することが好ましい。酸化物半導体層３３１及び酸化物絶縁層３１６に水素、水酸基又は水分が含まれないようにするためである。
【０３９６】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層３１６に含まれる不純物の濃度を低減できる。
【０３９７】
酸化物絶縁層３１６を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０３９８】
次いで、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３１６と接した状態で加熱される。
【０３９９】
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化又は脱水素化のための加熱処理を行うことにより、酸化物半導体層を酸素欠乏状態として低抵抗化、即ちＮ型化した後、酸化物半導体層に接するように酸化物絶縁層を形成することにより酸化物半導体層の一部を選択的に酸素過剰な状態とする。その結果、ゲート電極層３１１と重なるチャネル形成領域３１３はＩ型となる。このとき、少なくともチャネル形成領域３１３に比べてキャリア濃度が高く、ソース電極層３１５ａに重なる高抵抗ソース領域３１４ａと、少なくともチャネル形成領域３１３に比べてキャリア濃度が高く、ドレイン電極層３１５ｂに重なる高抵抗ドレイン領域３１４ｂとが自己整合的に形成される。以上の工程で薄膜トランジスタ３１０が形成される（図２０（Ｄ）参照。）。
【０４００】
さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって薄膜トランジスタの信頼性を向上できる。また、酸化物絶縁層に欠陥を多く含む酸化シリコン層を用いると、この加熱処理によって酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する。
【０４０１】
なお、ドレイン電極層３１５ｂ（及びソース電極層３１５ａ）と重畳した酸化物半導体層において高抵抗ドレイン領域３１４ｂ（及び高抵抗ソース領域３１４ａ）を形成することにより、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域３１４ｂを形成することで、ドレイン電極層３１５ｂから高抵抗ドレイン領域３１４ｂ、チャネル形成領域３１３にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層３１５ｂに高電源電位ＶＤＤを供給する配線を接続して動作させる場合、ゲート電極層３１１とドレイン電極層３１５ｂとの間に高電界が印加されても高抵抗ドレイン領域３１４ｂがバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
【０４０２】
また、酸化物半導体層における高抵抗ソース領域又は高抵抗ドレイン領域は、酸化物半導体層の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半導体層の膜厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層の一部、ソース電極層又はドレイン電極層と接する領域及びその近傍が低抵抗化し、酸化物半導体層においてゲート絶縁膜に近い領域はＩ型とすることもできる。
【０４０３】
酸化物絶縁層３１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分、水素イオン、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層として保護絶縁層３０３を、窒化シリコン膜を用いて形成する（図２０（Ｅ）参照。）。
【０４０４】
本実施の形態では、酸化物絶縁層３１６まで形成された基板３００を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された窒素を含む高純度スパッタガスを導入しシリコン半導体のターゲットを用いて、保護絶縁層３０３として、窒化シリコン膜を成膜する。この場合においても、酸化物絶縁層３１６と同様に、処理室内の残留水分を除去しつつ保護絶縁層３０３を成膜することが好ましい。
【０４０５】
また、保護絶縁層３０３上に平坦化のための平坦化絶縁層を設けてもよい。
【０４０６】
また、保護絶縁層３０３の上（平坦化絶縁層を設ける場合には平坦化絶縁層の上）に酸化物半導体層と重なる導電層を設けてもよい。導電層は、電位が薄膜トランジスタ３１０のゲート電極層３１１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖという固定電位であってもよい。
【０４０７】
該導電層によって、薄膜トランジスタ３１０の電気特性を制御することができる。
【０４０８】
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路における容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成することにより、工程数を低減することができる。
【０４０９】
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジスタを提供することができる。また、該トランジスタはリーク電流が低いため、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い電圧調整回路を提供することができる。
【０４１０】
なお本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０４１１】
（実施の形態９）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる薄膜トランジスタの他の例を示す。
【０４１２】
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図２１を用いて説明する。
【０４１３】
図２１（Ａ）乃至（Ｄ）に薄膜トランジスタの作製方法の一例を示す。図２１（Ａ）乃至（Ｄ）に示す薄膜トランジスタ３６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
【０４１４】
また、薄膜トランジスタ３６０はシングルゲート構造の薄膜トランジスタを用いて説明するが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
【０４１５】
以下、図２１（Ａ）乃至（Ｄ）を用い、基板３２０上に薄膜トランジスタ３６０を作製する工程を説明する。
【０４１６】
まず、絶縁表面を有する基板３２０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層３６１を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０４１７】
また、ゲート電極層３６１を形成するための導電膜は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０４１８】
次いで、ゲート電極層３６１上にゲート絶縁層３２２を形成する。
【０４１９】
ここで、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート絶縁層（ＧＩ）は、高品質化が要求される。
【０４２０】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。ここで用いられる高密度プラズマ装置としては、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を用いることができる。
【０４２１】
例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成膜を行う。チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。チャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。
【０４２２】
もちろん、ゲート絶縁層３２２として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０４２３】
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対して、本発明の一態様であるトランジスタは、酸化物半導体の不純物、特に水素や水等を極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に対しても安定な薄膜トランジスタを得ることを可能としている。
【０４２４】
また、ゲート絶縁層３２２としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、窒化酸化シリコン層（ＳｉＮｘＯｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、又は酸化アルミニウム層を単層で又は積層して形成することができる。
【０４２５】
また、ゲート絶縁層３２２は、酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。本実施の形態では、一例として圧力３０Ｐａ、マイクロ波電力６ｋＷで高密度プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を形成する。このときチャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸素窒素（Ｎ２Ｏ）との流量比は、１：１０とする。
【０４２６】
次いで、ゲート絶縁層３２２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施の形態では、酸化物半導体膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。
【０４２７】
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜を成膜することが好ましい。酸化物半導体膜に水素、水酸基又は水分が含まれないようにするためである。
【０４２８】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０４２９】
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０４３０】
次いで、酸化物半導体層の脱水化又は脱水素化を行う。脱水化又は脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層３３２を得る（図２１（Ａ）参照。）。
【０４３１】
次いで、Ｎ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０４３２】
次いで、ゲート絶縁層３２２、及び酸化物半導体層３３２上に、酸化物絶縁層を形成した後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って酸化物絶縁層３６６を形成した後、レジストマスクを除去する。
【０４３３】
本実施の形態では、酸化物絶縁層３６６として膜厚２００ｎｍの酸化珪素膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲット又は珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化珪素膜を形成することができる。酸素欠乏状態となり低抵抗化、即ちＮ型化した酸化物半導体層に接して形成する酸化物絶縁層３６６は、水分、水素イオン、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、又は酸化窒化アルミニウム膜などを用いる。
【０４３４】
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３６６を成膜することが好ましい。酸化物半導体層３３２及び酸化物絶縁層３６６に水素、水酸基又は水分が含まれないようにするためである。
【０４３５】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層３６６に含まれる不純物の濃度を低減できる。
【０４３６】
酸化物絶縁層３６６を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０４３７】
次いで、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３６６と接した状態で加熱される。
【０４３８】
本実施の形態は、さらに酸化物絶縁層３６６が設けられ一部が露出している酸化物半導体層３３２を、窒素、不活性ガス雰囲気下、又は減圧下で加熱処理を行う。酸化物絶縁層３６６によって覆われていない露出された酸化物半導体層３３２の領域は、窒素、不活性ガス雰囲気下、又は減圧下で加熱処理を行うと、低抵抗化することができる。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
【０４３９】
酸化物絶縁層３６６が設けられた酸化物半導体層３３２に対する窒素雰囲気下の加熱処理によって、酸化物半導体層３３２の露出領域は抵抵抗化し、抵抗の異なる領域（図２１（Ｂ）においては斜線領域及び白地領域で示す）を有する酸化物半導体層３６２となる。
【０４４０】
次いで、ゲート絶縁層３２２、酸化物半導体層３６２、及び酸化物絶縁層３６６上に、導電膜を形成した後、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極層３６５ａ、ドレイン電極層３６５ｂを形成した後、レジストマスクを除去する（図２１（Ｃ）参照。）。
【０４４１】
ソース電極層３６５ａ、ドレイン電極層３６５ｂの材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、又は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。
【０４４２】
以上のように、成膜後の酸化物半導体膜に対して脱水化又は脱水素化のための加熱処理を行うことにより、酸化物半導体層を酸素欠乏状態として低抵抗化、即ちＮ型化した後、酸化物半導体層に接するように酸化物絶縁層を形成し、酸化物半導体層の一部を選択的に酸素過剰な状態とする。その結果、ゲート電極層３６１と重なるチャネル形成領域３６３は、Ｉ型となる。このとき、少なくともチャネル形成領域３６３に比べてキャリア濃度が高く、ソース電極層３６５ａに重なる高抵抗ソース領域３６４ａと、チャネル形成領域３６３に比べてキャリア濃度が高く、ドレイン電極層３６５ｂに重なる高抵抗ドレイン領域３６４ｂとが自己整合的に形成される。以上の工程で薄膜トランジスタ３６０が形成される。
【０４４３】
さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸化物絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって薄膜トランジスタの信頼性を向上できる。
【０４４４】
なお、ドレイン電極層３６５ｂ（及びソース電極層３６５ａ）と重畳した酸化物半導体層において高抵抗ドレイン領域３６４ｂ（及び高抵抗ソース領域３６４ａ）を形成することにより、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレイン領域３６４ｂを形成することで、ドレイン電極層３６５ｂから高抵抗ドレイン領域３６４ｂ、チャネル形成領域３６３にかけて、導電性を段階的に変化させうるような構造とすることができる。そのため、ドレイン電極層３６５ｂに高電源電位ＶＤＤを供給する配線を接続して動作させる場合、ゲート電極層３６１とドレイン電極層３６５ｂとの間に高電界が印加されても高抵抗ドレイン領域３６４ｂがバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすることができる。
【０４４５】
ソース電極層３６５ａ、ドレイン電極層３６５ｂ、酸化物絶縁層３６６上に保護絶縁層３２３を形成する。本実施の形態では、保護絶縁層３２３を、窒化珪素膜を用いて形成する（図２１（Ｄ）参照。）。
【０４４６】
なお、ソース電極層３６５ａ、ドレイン電極層３６５ｂ、酸化物絶縁層３６６上にさらに酸化物絶縁層を形成し、該酸化物絶縁層上に保護絶縁層３２３を積層してもよい。
【０４４７】
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジスタを提供することができる。また、該トランジスタはリーク電流が低いため、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い電圧調整回路を提供することができる。
【０４４８】
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路における容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成することにより、工程数の増加を低減することができる。
【０４４９】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０４５０】
（実施の形態１０）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる薄膜トランジスタの他の例を示す。
【０４５１】
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図２２を用いて説明する。
【０４５２】
また、薄膜トランジスタ３５０はシングルゲート構造の薄膜トランジスタを用いて説明するが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジスタも形成することができる。
【０４５３】
以下、図２２（Ａ）乃至（Ｄ）を用い、基板３４０上に薄膜トランジスタ３５０を作製する工程を説明する。
【０４５４】
まず、絶縁表面を有する基板３４０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層３５１を形成する。本実施の形態では、ゲート電極層３５１として、膜厚１５０ｎｍのタングステン膜を、スパッタ法を用いて形成する。
【０４５５】
次いで、ゲート電極層３５１上にゲート絶縁層３４２を形成する。
【０４５６】
ここで、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート絶縁層（ＧＩ）は、高品質化が要求される。
【０４５７】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。ここで用いられる高密度プラズマ装置としては、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を用いることができる。
【０４５８】
例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成膜を行う。チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。チャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。
【０４５９】
もちろん、ゲート絶縁層３４２として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０４６０】
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対して、本発明の一態様であるトランジスタは、酸化物半導体の不純物、特に水素や水等を極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に対しても安定な薄膜トランジスタを得ることを可能としている。
【０４６１】
また、ゲート絶縁層３４２としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、窒化酸化シリコン層（ＳｉＮｘＯｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、又は酸化アルミニウム層を単層で又は積層して形成することができる。
【０４６２】
また、ゲート絶縁層３４２は、酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。本実施の形態では、一例として圧力３０Ｐａ、マイクロ波電力６ｋＷで高密度プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を形成する。このときチャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸素窒素（Ｎ２Ｏ）との流量比は、１：１０とする。
【０４６３】
次いで、ゲート絶縁層３４２に、導電膜を形成し、第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層３５５ａ、ドレイン電極層３５５ｂを形成した後、レジストマスクを除去する（図２２（Ａ）参照。）。
【０４６４】
次に、酸化物半導体膜３４５を形成する（図２２（Ｂ）参照。）。本実施の形態では、酸化物半導体膜３４５をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。酸化物半導体膜３４５を第３のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。
【０４６５】
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜３４５を成膜することが好ましい。酸化物半導体膜３４５に水素、水酸基又は水分が含まれないようにするためである。
【０４６６】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体膜３４５に含まれる不純物の濃度を低減できる。
【０４６７】
酸化物半導体膜３４５を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０４６８】
次いで、酸化物半導体層の脱水化又は脱水素化を行う。脱水化又は脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層３４６を得る（図２２（Ｃ）参照。）。
【０４６９】
また、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
【０４７０】
酸化物半導体層３４６に接する保護絶縁膜となる酸化物絶縁層３５６を形成する。
【０４７１】
酸化物絶縁層３５６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁層３５６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化物絶縁層３５６に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、酸化物絶縁層３５６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【０４７２】
本実施の形態では、酸化物絶縁層３５６として膜厚２００ｎｍの酸化珪素膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲット又は珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化珪素膜を形成することができる。酸素欠乏状態となり低抵抗化、即ちＮ型化した酸化物半導体層に接して形成する酸化物絶縁層３５６は、水分、水素イオン、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、又は酸化窒化アルミニウム膜などを用いる。
【０４７３】
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３５６を成膜することが好ましい。酸化物半導体層３４６及び酸化物絶縁層３５６に水素、水酸基又は水分が含まれないようにするためである。
【０４７４】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層３５６に含まれる不純物の濃度を低減できる。
【０４７５】
酸化物絶縁層３５６を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０４７６】
次いで、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層が酸化物絶縁層３５６と接した状態で加熱される。
【０４７７】
以上のように、脱水化又は脱水素化のための加熱処理を行うことにより、酸化物半導体層を酸素欠乏状態として低抵抗化、即ちＮ型化した後、酸化物半導体層に接するように酸化物絶縁層を形成することにより、酸化物半導体層を酸素過剰な状態とする。その結果、高抵抗なＩ型の酸化物半導体層３５２が形成される。以上の工程で薄膜トランジスタ３５０が形成される。
【０４７８】
さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸化物絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって薄膜トランジスタの信頼性を向上できる。
【０４７９】
酸化物絶縁層３５６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を用いて窒化珪素膜を形成する。本実施の形態では、保護絶縁層として保護絶縁層３４３を、窒化珪素膜を用いて形成する（図２２（Ｄ）参照。）。
【０４８０】
保護絶縁層３４３上に平坦化のための平坦化絶縁層を設けてもよい。
【０４８１】
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジスタを提供することができる。また、該トランジスタはリーク電流が低いため、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い電圧調整回路を提供することができる。
【０４８２】
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路における容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成することにより、工程数の増加を低減することができる。
【０４８３】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０４８４】
（実施の形態１１）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる薄膜トランジスタの他の例を示す。
【０４８５】
本実施の形態では、薄膜トランジスタの作製工程の一部が実施の形態８と異なる例を図２３に示す。図２３は、図２０と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０４８６】
まず、基板３７０上にゲート電極層３８１を形成し、第１のゲート絶縁層３７２ａ、第２のゲート絶縁層３７２ｂを積層する。本実施の形態では、ゲート絶縁層を２層構造とし、第１のゲート絶縁層３７２ａに窒化物絶縁層を、第２のゲート絶縁層３７２ｂに酸化物絶縁層を用いる。
【０４８７】
酸化物絶縁層としては、酸化シリコン層、酸化窒化シリコン層、又は酸化アルミニウム層、又は酸化窒化アルミニウム層などを用いることができる。また、窒化物絶縁層としては、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などを用いることができる。
【０４８８】
本実施の形態では、ゲート電極層３８１側から窒化シリコン層と酸化シリコン層とを積層した構造とする。第１のゲート絶縁層３７２ａとしてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下（本実施の形態では５０ｎｍ）の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層３７２ａ上に第２のゲート絶縁層３７２ｂとして膜厚５ｎｍ以上３００ｎｍ以下（本実施の形態では１００ｎｍ）の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１５０ｎｍのゲート絶縁層とする。
【０４８９】
次に、酸化物半導体膜の形成を行い、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施の形態では、酸化物半導体膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。
【０４９０】
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜を成膜することが好ましい。酸化物半導体膜に水素、水酸基又は水分が含まれないようにするためである。
【０４９１】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０４９２】
酸化物半導体膜を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０４９３】
次いで、酸化物半導体層の脱水化又は脱水素化を行う。脱水化又は脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４２５℃以上７５０℃以下とする。なお、４２５℃以上であれば加熱処理時間は１時間以下でよいが、４２５℃未満であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、酸化物半導体層への水や水素の混入を防ぐ。その後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導入して冷却を行う。酸素ガス又はＮ２Ｏガスに、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する酸素ガス又はＮ２Ｏガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素ガス又はＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０４９４】
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲＴＡ装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって、被処理物を加熱する装置を用いてもよい。ＧＲＴＡとは高温のガスを用いて加熱処理を行う方法である。ガスには、アルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６００℃〜７５０℃で数分間加熱処理を行ってもよい。
【０４９５】
また、脱水化又は脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ましくは２００℃以上３００℃以下の温度で酸素ガス又はＮ２Ｏガス雰囲気下での加熱処理を行ってもよい。
【０４９６】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０４９７】
以上の工程を経ることによって酸化物半導体膜全体を酸素過剰な状態とすることで、高抵抗化、即ちＩ型化させる。よって、全体がＩ型化した酸化物半導体層３８２を得る。
【０４９８】
次いで、酸化物半導体層３８２上に導電膜を形成し、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極層３８５ａ、ドレイン電極層３８５ｂを形成し、スパッタ法で酸化物絶縁層３８６を形成する。
【０４９９】
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３８６を成膜することが好ましい。酸化物半導体層３８２及び酸化物絶縁層３８６に水素、水酸基又は水分が含まれないようにするためである。
【０５００】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層３８６に含まれる不純物の濃度を低減できる。
【０５０１】
酸化物絶縁層３８６を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０５０２】
以上の工程で、薄膜トランジスタ３８０を形成することができる。
【０５０３】
次いで、薄膜トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下、又は窒素ガス雰囲気下で加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
【０５０４】
また、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸化物絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって薄膜トランジスタの信頼性を向上できる。
【０５０５】
酸化物絶縁層３８６上に保護絶縁層３７３を形成する。本実施の形態では、保護絶縁層３７３として、スパッタリング法を用いて膜厚１００ｎｍの窒化珪素膜を形成する。
【０５０６】
窒化物絶縁層からなる保護絶縁層３７３及び第１のゲート絶縁層３７２ａは、水分や、水素や、水素化物、水酸化物などの不純物を含まず、これらが外部から侵入することをブロックする効果がある。
【０５０７】
従って、保護絶縁層３７３形成後の製造プロセスにおいて、外部からの水分などの不純物の侵入を防ぐことができデバイスの長期信頼性を向上することができる。
【０５０８】
また、窒化物絶縁層からなる保護絶縁層３７３と、第１のゲート絶縁層３７２ａとの間に設けられる絶縁層の一部を除去し、保護絶縁層３７３と、第１のゲート絶縁層３７２ａとが接する構造としてもよい。
【０５０９】
従って、酸化物半導体層中の水分や、水素や、水素化物、水酸化物などの不純物を究極にまで低減し、かつ該不純物の混入を防止し、酸化物半導体層中の不純物濃度を低く維持することができる。
【０５１０】
また、保護絶縁層３７３上に平坦化のための平坦化絶縁層を設けてもよい。
【０５１１】
また、保護絶縁層３７３の上に酸化物半導体層と重なる導電層を設けてもよい。導電層は、電位が薄膜トランジスタ３８０のゲート電極層３８１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖという固定電位であってもよい。
【０５１２】
該導電層によって、薄膜トランジスタ３８０の電気特性を制御することができる。
【０５１３】
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジスタを提供することができる。また、該トランジスタはリーク電流が低いため、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い電圧調整回路を提供することができる。
【０５１４】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０５１５】
（実施の形態１２）
本実施の形態は、本発明の一態様である電圧調整回路を適用することができる電子機器の一例について図２４を用いて説明する。
【０５１６】
図２４（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。なお、図２４（Ａ）に示すノート型のパーソナルコンピュータに供給する電源電圧を生成するために実施の形態１乃至実施の形態３に示す電圧調整回路を適用することができる。
【０５１７】
図２４（Ｂ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１に内蔵されている。
【０５１８】
また、表示パネル２８０２はタッチパネルを備えており、図２４（Ｂ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、図２４（Ｂ）に示す携帯電話は、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路（実施の形態１乃至実施の形態３に示した電圧調整回路）を実装している。
【０５１９】
以上のように、本発明の一態様である電圧調整回路は、様々な電子機器に適用することができ、また、効率よく電源電圧を電子機器に供給することができる。
【０５２０】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【符号の説明】
【０５２１】
１０１ トランジスタ
１０２ 容量素子
１０８ 基板温度
１５１ 期間
１５２ 期間
２０１ トランジスタ
２０２ 容量素子
２１１ 単位昇圧回路
２２１ クロック信号線
２２２ クロック信号線
３００ 基板
３０２ ゲート絶縁層
３０３ 保護絶縁層
３１０ 薄膜トランジスタ
３１１ ゲート電極層
３１３ チャネル形成領域
３１４ａ 高抵抗ソース領域
３１４ｂ 高抵抗ドレイン領域
３１５ａ ソース電極層
３１５ｂ ドレイン電極層
３１６ 酸化物絶縁層
３２０ 基板
３２２ ゲート絶縁層
３２３ 保護絶縁層
３３０ 酸化物半導体膜
３３１ 酸化物半導体層
３３２ 酸化物半導体層
３４０ 基板
３４２ ゲート絶縁層
３４３ 保護絶縁層
３４５ 酸化物半導体膜
３４６ 酸化物半導体層
３５０ 薄膜トランジスタ
３５１ ゲート電極層
３５２ 酸化物半導体層
３５５ａ ソース電極層
３５５ｂ ドレイン電極層
３５６ 酸化物絶縁層
３６０ 薄膜トランジスタ
３６１ ゲート電極層
３６２ 酸化物半導体層
３６３ チャネル形成領域
３６４ａ 高抵抗ソース領域
３６４ｂ 高抵抗ドレイン領域
３６５ａ ソース電極層
３６５ｂ ドレイン電極層
３６６ 酸化物絶縁層
３７０ 基板
３７２ａ ゲート絶縁層
３７２ｂ ゲート絶縁層
３７３ 保護絶縁層
３８０ 薄膜トランジスタ
３８１ ゲート電極層
３８２ 酸化物半導体層
３８５ａ ソース電極層
３８５ｂ ドレイン電極層
３８６ 酸化物絶縁層
３９０ 薄膜トランジスタ
３９１ ゲート電極層
３９２ 酸化物半導体層
３９３ 酸化物半導体膜
３９４ 基板
３９５ａ ソース電極層又はドレイン電極層
３９５ｂ ソース電極層又はドレイン電極層
３９６ 酸化物絶縁層
３９７ ゲート絶縁層
３９８ 保護絶縁層
３９９ 酸化物半導体層
４００ 基板
４０２ ゲート絶縁層
４０７ 絶縁層
４１０ 薄膜トランジスタ
４１１ ゲート電極層
４１２ 酸化物半導体層
４１４ａ 配線層
４１４ｂ 配線層
４１５ａ ソース電極層又はドレイン電極層
４１５ｂ ソース電極層又はドレイン電極層
４２０ シリコン基板
４２１ａ 開口
４２１ｂ 開口
４２２ 絶縁層
４２３ 開口
４２４ 導電層
４２５ 薄膜トランジスタ
４２７ 導電層
４５０ 基板
４５２ ゲート絶縁層
４５７ 絶縁層
４６０ 薄膜トランジスタ
４６１ ゲート電極層
４６２ 酸化物半導体層
４６４ 配線層
４６５ａ１ ソース電極層又はドレイン電極層
４６５ａ２ ソース電極層又はドレイン電極層
４６５ｂ ソース電極層又はドレイン電極層
４６８ 配線層
５０１ トランジスタ
５０２ 容量素子
５１１ 単位降圧回路
５２１ クロック信号線
５２２ クロック信号線
８００ 測定系
８０２ 容量素子
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０８ トランジスタ
１００１ ゲート電極
１００２ ゲート絶縁膜
１００３ 酸化物半導体層
１００４ａ ソース電極
１００４ｂ ドレイン電極
１００５ 酸化物絶縁層
１００６ 導電層
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
【特許請求の範囲】
【請求項１】
ゲート、ソース、及びドレインを有し、前記ゲートが前記ソース又は前記ドレインに電気的に接続され、前記ソース及びドレインの一方に第１の信号が入力され、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下であるトランジスタと、
第１の電極及び第２の電極を有し、前記第１の電極が前記トランジスタの前記ソース及び前記ドレインの他方に電気的に接続され、前記第２の電極にクロック信号である第２の信号が入力される容量素子と、を有し、
前記第１の信号の電圧を昇圧又は降圧し、前記昇圧又は前記降圧した電圧である第３の信号を出力信号として前記トランジスタのソース及びドレインの他方を介して出力する電圧調整回路。
【請求項２】
請求項１において、
前記トランジスタのオフ電流は、１０ｚＡ／μｍ以下である電圧調整回路。
【請求項３】
請求項１又は請求項２において、
前記酸化物半導体層のキャリア濃度は、５×１０１４／ｃｍ３以下である電圧調整回路。
【請求項４】
互いに直列接続で電気的に接続されたｎ段（ｎは２以上の自然数）の単位昇圧回路を有する電圧調整回路であって、
２Ｍ−１段目（Ｍは１乃至ｎ／２であり、２Ｍは自然数）の単位昇圧回路は、
ゲート、ソース、及びドレインを有し、前記ゲートが前記ソース及び前記ドレインの一方に電気的に接続され、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第１のトランジスタと、
第１の電極及び第２の電極を有し、前記第１の電極が前記第１のトランジスタの前記ソース及び前記ドレインの他方に電気的に接続され、前記第２の電極にクロック信号が入力される第１の容量素子と、を有し、
２Ｍ段目の単位昇圧回路は、
ゲート、ソース、及びドレインを有し、前記ゲートが前記ソース及び前記ドレインの一方に電気的に接続され、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第２のトランジスタと、
第１の電極及び第２の電極を有し、前記第１の電極が前記第２のトランジスタの前記ソース及び前記ドレインの他方に電気的に接続され、前記第２の電極に反転クロック信号が入力される第２の容量素子と、を有する電圧調整回路。
【請求項５】
互いに直列接続で電気的に接続されたｎ段（ｎは２以上の自然数）の単位降圧回路を有する電圧調整回路であって、
２Ｍ−１段目（Ｍは１乃至ｎ／２であり、２Ｍは自然数）の単位降圧回路は、
ゲート、ソース、及びドレインを有し、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第１のトランジスタと、
第１の電極及び第２の電極を有し、前記第１の電極が前記第１のトランジスタの前記ゲートに電気的に接続され、前記第２の電極にクロック信号が入力される第１の容量素子と、を有し、
２Ｍ段目の単位降圧回路は、
ゲート、ソース、及びドレインを有し、ソース及びドレインの一方が前記第１のトランジスタの前記ゲート、及び前記ソース又は前記ドレインに電気的に接続され、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第２のトランジスタと、
第１の電極及び第２の電極を有し、前記第１の電極が前記第２のトランジスタの前記ゲート、並びに前記ソース及び前記ドレインの他方に電気的に接続され、前記第２の電極に反転クロック信号が入力される第２の容量素子と、を有する電圧調整回路。
【請求項６】
請求項４又は請求項５において、
前記第１のトランジスタ及び前記第２のトランジスタのそれぞれのオフ電流は、１０ｚＡ／μｍ以下である電圧調整回路。
【請求項７】
請求項１又は請求項２において、
前記第１のトランジスタ及び前記第２のトランジスタのそれぞれの前記酸化物半導体層のキャリア濃度は、５×１０１４／ｃｍ３以下である電圧調整回路。
【請求項１】
ゲート、ソース、及びドレインを有し、前記ゲートが前記ソース又は前記ドレインに電気的に接続され、前記ソース及びドレインの一方に第１の信号が入力され、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下であるトランジスタと、
第１の電極及び第２の電極を有し、前記第１の電極が前記トランジスタの前記ソース及び前記ドレインの他方に電気的に接続され、前記第２の電極にクロック信号である第２の信号が入力される容量素子と、を有し、
前記第１の信号の電圧を昇圧又は降圧し、前記昇圧又は前記降圧した電圧である第３の信号を出力信号として前記トランジスタのソース及びドレインの他方を介して出力する電圧調整回路。
【請求項２】
請求項１において、
前記トランジスタのオフ電流は、１０ｚＡ／μｍ以下である電圧調整回路。
【請求項３】
請求項１又は請求項２において、
前記酸化物半導体層のキャリア濃度は、５×１０１４／ｃｍ３以下である電圧調整回路。
【請求項４】
互いに直列接続で電気的に接続されたｎ段（ｎは２以上の自然数）の単位昇圧回路を有する電圧調整回路であって、
２Ｍ−１段目（Ｍは１乃至ｎ／２であり、２Ｍは自然数）の単位昇圧回路は、
ゲート、ソース、及びドレインを有し、前記ゲートが前記ソース及び前記ドレインの一方に電気的に接続され、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第１のトランジスタと、
第１の電極及び第２の電極を有し、前記第１の電極が前記第１のトランジスタの前記ソース及び前記ドレインの他方に電気的に接続され、前記第２の電極にクロック信号が入力される第１の容量素子と、を有し、
２Ｍ段目の単位昇圧回路は、
ゲート、ソース、及びドレインを有し、前記ゲートが前記ソース及び前記ドレインの一方に電気的に接続され、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第２のトランジスタと、
第１の電極及び第２の電極を有し、前記第１の電極が前記第２のトランジスタの前記ソース及び前記ドレインの他方に電気的に接続され、前記第２の電極に反転クロック信号が入力される第２の容量素子と、を有する電圧調整回路。
【請求項５】
互いに直列接続で電気的に接続されたｎ段（ｎは２以上の自然数）の単位降圧回路を有する電圧調整回路であって、
２Ｍ−１段目（Ｍは１乃至ｎ／２であり、２Ｍは自然数）の単位降圧回路は、
ゲート、ソース、及びドレインを有し、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第１のトランジスタと、
第１の電極及び第２の電極を有し、前記第１の電極が前記第１のトランジスタの前記ゲートに電気的に接続され、前記第２の電極にクロック信号が入力される第１の容量素子と、を有し、
２Ｍ段目の単位降圧回路は、
ゲート、ソース、及びドレインを有し、ソース及びドレインの一方が前記第１のトランジスタの前記ゲート、及び前記ソース又は前記ドレインに電気的に接続され、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第２のトランジスタと、
第１の電極及び第２の電極を有し、前記第１の電極が前記第２のトランジスタの前記ゲート、並びに前記ソース及び前記ドレインの他方に電気的に接続され、前記第２の電極に反転クロック信号が入力される第２の容量素子と、を有する電圧調整回路。
【請求項６】
請求項４又は請求項５において、
前記第１のトランジスタ及び前記第２のトランジスタのそれぞれのオフ電流は、１０ｚＡ／μｍ以下である電圧調整回路。
【請求項７】
請求項１又は請求項２において、
前記第１のトランジスタ及び前記第２のトランジスタのそれぞれの前記酸化物半導体層のキャリア濃度は、５×１０１４／ｃｍ３以下である電圧調整回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２０１１−１７１７００（Ｐ２０１１−１７１７００Ａ）
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願番号】特願２０１０−２３３５１７（Ｐ２０１０−２３３５１７）
【出願日】平成２２年１０月１８日（２０１０．１０．１８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願日】平成２２年１０月１８日（２０１０．１０．１８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]