説明

電子回路装置

【課題】装置全体のインダクタンスを低減できるとともに、小型で生産コストの低い電子回路装置を提供する。
【解決手段】コンデンサ1は半導体素子3aの正極側及び半導体素子4aの負極側とに接続されるとともに、コンデンサ2は半導体素子3aの負極側と半導体素子4aの正極側とに接続され、コンデンサ1と半導体素子3aの正極側を接続する導体部6と、コンデンサ2と半導体素子3aの負極側を接続する導体部7とが互いに平行な平板で形成されるとともに、コンデンサ1と半導体素子4aの負極側を接続する導体部8と、コンデンサ2と半導体素子4aの正極側を接続する導体部9とが互いに平行な平板で形成される。

【発明の詳細な説明】
【技術分野】
【0001】
この発明は電子回路装置に関するものであり、特に小型化及び高効率化を実現したDC/DCコンバータ等の電子回路装置に関するものである。
【背景技術】
【0002】
昇圧コンバータなどのDC/DCコンバータは、小型化、大出力化及び高効率化が求められており、これを実現するために、部品を一つのモジュールに装着したり、スイッチングの高速化を図り、更には低耐圧の半導体素子を採用することなどが行われている。スイッチングの高速化や、低耐圧の半導体素子を採用するためには、回路のインダクタンスを低減することが不可欠であり、電子部品内の配線のインダクタンスを削減することも重要となってくる。
【0003】
このような課題を実現するために、第1のバスバーが、複数のコンデンサの上端の電極同士を電気的に接続する上面部と、複数のコンデンサの一方側の側面に沿って延在する第1の側面部と、第1の側面部のいずれかの端面から引出される第1の電極引出部とを含み、第2のバスバーは、複数のコンデンサの下端の電極同士を電気的に接続する底面部と、複数のコンデンサの一方側の側面に沿って、少なくとも一部が第1の側面部と互いに平行に配置される第2の側面部と、第2の側面部の端面から引出される第2の電極引出部とを含み、第2の電極引出部は、第1の電極引出部が第1の側面部から引出された端面と同じ側において、第2の側面部の端面から引出されるようにしたコンデンサモジュールがあった(特許文献1参照)。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2007−242860号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
DC/DCコンバータ全体のインダクタンスを低減するために、電子部品自体のインダクタンスを低減することが考えられるが、電気的絶縁や部品同士のクリアランス等を考慮すると回路の長さが長くなってしまい、DC/DCコンバータ全体のインダクタンスを有効に低減することが出来ない場合がある。そのような場合は電子部品自体のインダクタンスを下げても、回路全体のインダクタンスは下がらず、効果は低い。
【0006】
そこで回路配線の長さができる限り短くなるように、電子部品を配置する必要がある。しかし部品点数が多いと、電気的絶縁距離や部品同士のクリアランスを大きくせざるを得ず、回路配線の長さが長くなる。また平滑コンデンサのような大型の電子部品は、部品を固定するスペースが必要となるので、部品点数が増加すると他の部品を実装するためのスペースも必要となり、回路配線の長さが増加することにより、インダクタンスが増加するだけでなく、DC/DCコンバータが大型化してしまう。
【0007】
このような問題を解決するために、電子部品をモジュール化することが有効な手段であるが、更に配線のインダクタンスを削減することが必要な場合には、単に電子部品同士をモジュール化しただけでは不十分である。上記特許文献1においては、並列に並んだコンデンサの導体部として平行平板を用いることにより、インダクタンスを低減するものであるが、コンデンサモジュールと半導体素子とを接続する配線におけるインダクタンスを考慮するものではなかった。又上記特許文献1においては、バッテリに対して並列に接続される昇圧コンバータ内のコンデンサモジュールは1つであり、並列に接続された1つのコンデンサモジュールによって昇圧するものであるため、例えばバッテリに対して並列に接続されるコンデンサモジュールが複数存在するような場合、複数のコンデンサと半導体素子との間の配線インダクタンスの低減は全く考慮されていなかった。
【0008】
この発明は上記のような問題点を解決するためになされたものであり、バッテリに対して複数のコンデンサモジュールが並列に接続されている場合でも装置全体のインダクタンスを低減できるとともに、小型で生産コストの低い電子回路装置を提供することを目的としている。
【課題を解決するための手段】
【0009】
この発明に係るDC/DCコンバータは、直流電源の電圧をリアクトルを介して、直列に接続された第1〜第4の半導体素子と、半導体素子に対して並列に接続された2つのコンデンサとにより出力端子間に昇圧するものであって、2つのコンデンサのうちの一方のコンデンサと第1の半導体素子の正極側とを接続する第1の導体部と、他方のコンデンサと第1の半導体素子の負極側とを接続する第2の導体部とが互いに平行になるように形成するとともに、一方のコンデンサと第4の半導体素子の負極側とを接続する第3の導体部と、他方のコンデンサと第4の半導体素子の正極側とを接続する第4の導体部とが互いに平行になるように形成したものである。
【発明の効果】
【0010】
この発明に係るDC/DCコンバータによれば、直流電源の電圧をリアクトルを介して、直列に接続された第1〜第4の半導体素子と、半導体素子に対して並列に接続された2つのコンデンサとにより出力端子間に昇圧するものであって、2つのコンデンサのうちの一方のコンデンサと第1の半導体素子の正極側とを接続する第1の導体部と、他方のコンデンサと第1の半導体素子の負極側とを接続する第2の導体部とが互いに平行になるように形成するとともに、一方のコンデンサと第4の半導体素子の負極側とを接続する第3の導体部と、他方のコンデンサと第4の半導体素子の正極側とを接続する第4の導体部とが互いに平行になるように形成したので、装置の配線インダクタンスを低減することができる。
【図面の簡単な説明】
【0011】
【図1】この発明の実施の形態1によるDC/DCコンバータを示す回路図である。
【図2】昇圧動作時の電流の流れる状態を示す回路図(a)、(b)である。
【図3】昇圧動作時の電流の流れる状態を示す回路図(a)、(b)である。
【図4】各スイッチング素子のスイッチング波形を示す図(a)、(b)である。
【図5】この発明の実施の形態1による電子回路装置を示す斜視図である。
【図6】この発明の実施の形態1による電子回路装置を示す平面図である。
【図7】この発明の実施の形態2による電子回路装置としてのDC/DCコンバータを示す回路図である。
【図8】この発明の実施の形態2による電子回路装置を示す斜視図である。
【図9】この発明の実施の形態3による電子回路装置におけるコンデンサモジュールを示す分解斜視図である。
【図10】この発明の実施の形態3による電子回路装置におけるコンデンサモジュールを示す斜視図である。
【図11】この発明の実施の形態4によるコンデンサモジュールを示す斜視図(a)、(b)である。
【図12】回路装置を示す斜視図である。
【図13】回路装置を示す斜視図である。
【発明を実施するための形態】
【0012】
実施の形態1.
以下この発明の一実施形態を図に基づいて説明する。図1はこの発明の実施の形態1によるDC/DCコンバータを示す回路図である。図において、本発明によるDC/DCコンバータは2つのコンデンサ1とコンデンサ2を有するとともに、半導体素子3a(第1の半導体素子S1、以下半導体素子S1と略す)、半導体素子3b(第2の半導体素子S2、以下半導体素子S2と略す)、半導体素子4b(第3の半導体素子S3、以下半導体素子S3と略す)及び半導体素子4a(第4の半導体素子S4、以下半導体素子S4と略す)を有している。尚コンデンサ1とコンデンサ2は容量が同一であっても良いし、又異なっても良い。このように複数のコンデンサを並列に設置することにより、リアクトルに流れる電流の周波数を上げることが出来、これによりリアクトルの小型化を図ることが出来る。
【0013】
コンデンサ1は半導体素子S1の正極側及び半導体素子S4の負極側に接続され、コンデンサ2は半導体素子S1の負極側及び半導体素子S4の正極側に接続され、コンデンサ1とコンデンサ2は一つのコンデンサモジュールに収められている。コンデンサ1を半導体素子S1の正極側に接続するための導体部6(第1の導体部)と、コンデンサ2を半導体素子S1の負極側に接続するための導体部7(第2の導体部)とは互いに平行となる平板で形成されるとともに、コンデンサ1を半導体素子S4の負極側に接続するための導体部8(第3の導体部)と、コンデンサ2を半導体素子S4の正極側に接続するための導体部9(第4の導体部)は互いに平行となる平板で形成される。
【0014】
図1の回路図において、Hで示される部分が導体部8、9が互いに平行な平板により構成される部分である。又コンデンサ2にかかる電圧はコンデンサ1にかかる電圧の2倍となっている。更に第1の半導体素子S1の負極側と第2の半導体素子S2の正極側との間にはリアクトル14を介して直流電源17が接続されている。このような回路によって出力端子P、Q間において直流電源17の電圧を昇圧した電圧が得られる。
【0015】
半導体素子S1と半導体素子S4のうち、少なくとも一つはスイッチング素子である必要があり、一つはダイオードであってもよい。スイッチング素子としては、例えばMOSFETやIGBTなどがある。またDC/DCコンバータを大電力用とするため、コンデンサ1及びコンデンサ2は面実装品ではなく、大型のコンデンサで形成する。
【0016】
図2,図3は昇圧動作時の電流の流れる状態を示す回路図、図4は各スイッチング素子のスイッチング波形を示す図である。図において、半導体素子S1、半導体素子S2、半導体素子S3、半導体素子S4としてスイッチング素子を採用しているが、回生動作を必要としない場合は、半導体素子S3、半導体素子S4としてダイオードを採用しても良い。
【0017】
昇圧する際には、半導体素子S1、半導体素子S2、半導体素子S3、半導体素子S4それぞれのスイッチング動作の違いにより、以下に示す4パターンの動作がある。この4パターンの回路動作を動作1〜動作4と定義する。先ず動作1においては、図2(a)に示すように、半導体素子S1、半導体素子S2がオンし、半導体素子S3、半導体素子S4がオフとなり、電源17→リアクトル14→半導体素子S2→半導体素子S1→電源17というループができ、リアクトル14にエネルギーが蓄積する。
【0018】
次に図2(b)に示すように、動作2においては、半導体素子S1、半導体素子S3をオン、半導体素子S2、半導体素子S4がオフとなり、電源17→リアクトル14→半導体素子S3(ダイオード側)→コンデンサ1→半導体素子S1→電源17に回路ループができ、コンデンサ1は蓄電されるとともに、リアクトル14においては電源17からエネルギーが蓄積されるとともに、コンデンサ1にエネルギーが放出される。
【0019】
次に図3(a)に示すように、動作3においては、半導体素子S2、半導体素子S4がオンし、半導体素S1、半導体素子S3がオフとなり、電源17→リアクトル14→半導体素子S2→コンデンサ1→半導体素子S4(ダイオード側)→コンデンサ2→電源17にループができ、コンデンサ1においてはエネルギーが蓄積され、コンデンサ2においてはエネルギーが蓄積されるとともに放出され、リアクトル14においてはエネルギーが蓄積されるとともに放出される。
【0020】
次に図3(b)に示すように、動作4においては、半導体素子S1、半導体素子S2がオフ、半導体素子S3、半導体素子S4がオンとなり、電源17→リアクトル14→半導体素子S3(ダイオード側)→半導体素子S4(ダイオード側)→コンデンサ2→電源17にループができ、コンデンサ2においてはエネルギーが蓄積されるとともに放出される。昇圧比が2倍以上のとき、図4(a)に示すように、動作1→動作2→動作1→動作3の繰り返しである。また昇圧比が1〜2倍のとき、図4(b)に示すように、動作2→動作4→動作3→動作4の繰り返しである。
【0021】
次に回生時(降圧時)には次の動作5〜動作8による。即ち動作5においては、半導体素子S1、半導体素子S2、半導体素子S3、半導体素子S4がオフすることにより、リアクトル14→電源17→半導体素子S1(ダイオード側)→半導体素子S2(ダイオード側)→リアクトル14というループができ、リアクトル14のエネルギーが電源17に移動し、電源17が充電される。動作6においては、半導体素子S3がオン、半導体素子S1、半導体素子S2、半導体素子S4がオフとなり、コンデンサ1→半導体素子S3→リアクトル14→電源17→半導体素子S1(ダイオード側)→コンデンサ1に回路ループができ、リアクトル14においては、コンデンサ1にかかる電圧が電源17の電圧よりも小さい場合はコンデンサ1からのエネルギーが蓄積されるとともに、コンデンサ1にかかる電圧が電源17の電圧よりも大きい場合はエネルギーが放出される。
【0022】
動作7においては、半導体素子S4がオン、半導体素子S1、半導体素子S2、半導体素子S3がオフとなり、コンデンサ2→半導体素子S4→コンデンサ1→半導体素子S2(ダイオード側)→リアクトル14→電源17→コンデンサ2に回路ループができ、コンデンサ2は放電するとともに、コンデンサ1は充電され、リアクトル14においてはコンデンサ2にかかる電圧V2とコンデンサ1にかかる電圧V1との差(V2−V1)と電源17の電圧V17との関係で放電あるいは充電が行われる。即ち、(V2−V1)>V17の時は充電され、(V2−V1)<V17の時は放電される。
【0023】
動作8においては、半導体素子S1、半導体素子S2がオフとなり、半導体素子S3、半導体素子S4がオンとなり、コンデンサ2→半導体素子S4→半導体素子S3→リアクトル14→電源17→コンデンサ2にループができ、リアクトル14にエネルギーが蓄積する。降圧比が2倍以上のとき、動作5→動作6→動作5→動作7の繰り返しである。また、降圧比が1〜2倍のとき、動作8→動作6→動作8→動作7の繰り返しである。
【0024】
インダクタンスの削減効果は、昇圧時には、動作1から動作3へスイッチングモードが変わる過渡状態では、導体6、7、8、9においては電流が増えるように変化する。その時、導体6と導体7を例に説明すると、導体6では半導体素子S2からコンデンサ1の方向に向かって電流が流れ、導体7ではコンデンサ2から半導体素子S1の方向に向かって流れるので、導体6と導体7がお互いに平行な平板として構成されているため、導体6と導体7を流れる電流の向きが逆になり、各々に流れる電流が作る磁界の変化が打ち消され、電流変化の起きている回路ループ(半導体素子S1→コンデンサ1→半導体素子S4→コンデンサ2→半導体素子S1)のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。
【0025】
動作3から動作1へスイッチングモードが変わる過渡状態では、導体6、7、8、9においては電流が減るように変化する。その時導体6と導体7を例に説明すると、導体6では半導体素子S2からコンデンサ1の方向に向かう電流が減少し、導体7ではコンデンサ2から半導体素子S1の方向に向かって流れる電流が減少し、導体6と導体7がお互いに平行な平板として構成されているので、導体6と導体7を流れる電流の向きが逆になり、各々に流れる電流が作る磁界の変化が打ち消されることから、電流変化の起きている回路ループ(半導体素子S1→コンデンサ1→半導体素子S4→コンデンサ2→半導体素子S1)のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。
【0026】
導体8、導体9についても同様に互いに逆方向に電流が流れ、電流変化のある回路ループ(半導体素子S1→コンデンサ1→半導体素子S4→コンデンサ2→半導体素子S1)のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。
【0027】
動作2から動作4へスイッチングモードが変わる過渡状態では、導体6、8においては電流が減るように変化し、導体7、9においては電流が増えるように変化する。その時導体6と導体7を例に説明すると、導体6ではコンデンサ1から半導体素子S1の方向に向かって流れる電流が減少し、導体7ではコンデンサ2から半導体素子S1の方向に向かって流れる電流が増加する。
【0028】
導体6と導体7が互いに平行な平板として構成されているので、導体6と導体7には電流の流れる方向は同じであるが、変化の仕方が逆の電流が流れることとなり、各々に流れる電流が作る磁界の方向は同じだが、電流の変化の仕方が逆なため、磁界の変化が打ち消され電流変化の起きている回路ループ(半導体素子S1→コンデンサ1→半導体素子S4→コンデンサ2→半導体素子S1)のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。
【0029】
また動作4から動作2へスイッチングモードが変わる際は、導体6、8においては電流が増えるように変化し、導体7、9においては電流が減るように変化する。その時導体6と導体7を例に説明すると、導体6ではコンデンサ1から半導体素子S1の方向に向かって電流が流れ、導体7ではコンデンサ2から半導体素子S1の方向に向かって流れる。導体6と導体7が互いに平行な平板として構成されているので、導体6と導体7には電流の流れる方向は同じであるが変化の仕方が逆の電流が流れることとなり、各々に流れる電流が作る磁界の方向は同じだが、電流の変化の仕方が逆のため、磁界の変化が打ち消され、電流変化の起きている回路ループ(半導体素子S1→コンデンサ1→半導体素子S4→コンデンサ2→半導体素子S1)のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。
【0030】
導体8、導体9についても同様に互いの電流の変化の仕方が逆になるため、電流変化の起きている回路ループ(半導体素子S1→コンデンサ1→半導体素子S4→コンデンサ2→半導体素子S1)のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。なお回生時は、昇圧時と電流の向きが全て逆になるだけであって、作用効果は上記昇圧動作において説明したものと同じである。
【0031】
図5は図1に示された回路構成を有する電子回路装置におけるコンデンサモジュール及び導体部を示す斜視図、図6は電子回路装置におけるコンデンサモジュール、導体部及び半導体素子を収容するデバイスを示す平面図である。図5においては、コンデンサ1及びコンデンサ2を同一のコンデンサモジュール5内に収容し、モジュール化した状態を示している。本発明においては、図5、図6に示すように、コンデンサ1、コンデンサ2を構成する複数のコンデンサ素子が同じ方向(X方向)に配置されており、コンデンサ1及びコンデンサ2を構成するコンデンサ素子(図示せず)は、電気的に絶縁された状態で、コンデンサモジュール5に収容されている。
【0032】
コンデンサ1とコンデンサ2の導体部6と導体部7は絶縁体により導体部6、7間の絶縁距離を保った状態でインサート成形されることにより形成されており、更に導体部8と導体部9は絶縁体により導体部8、9間の絶縁距離を保った状態でインサート成形されることにより形成されている。
【0033】
本実施形態1においては、図6に示すように、半導体素子S1と半導体素子S2、及び半導体素子S3と半導体素子S4をそれぞれモジュール化することにより、樹脂モールドしたデバイス15を用いており、2つのデバイス15を直線状に並べ、コンデンサ1、コンデンサ2をデバイス15の導体部側に配置した。このように部品を配置することで、導体部6と導体部7を平行な平板状に形成して配線するとともに、導体部8と導体部9を平行な平板状に形成して配線し、回路のインダクタンスを低減している。
【0034】
コンデンサ1の導体部は半導体素子S1の正極側と半導体素子S4の負極側に接続され、コンデンサ2の導体部は半導体素子S1の負極側と半導体素子S4の正極側に接続するというように、異なるコンデンサの導体部が、同一の半導体素子と接続するような回路構成に本発明を適用すれば、従来技術よりも回路全体のインダクタンスを低減することが可能になり、半導体素子のスイッチング時の過渡電流を低減でき、サージ電圧が下がる分、低耐圧の半導体素子を用いることができ、更にスイッチング損失を低減することができるので、エネルギー消費量を削減することが可能となる。
【0035】
さらにはスイッチング時の過渡電流が小さいため、スイッチングを高周波化してもサージによるノイズは小さいので、DC/DCコンバータの高周波化が可能になる。電子部品(受動部品)は、高周波になるほど小型化が可能なことから、DC/DCコンバータの高周波化によって、高効率で小型なDC/DCコンバータが実現できる。
【0036】
上記においてはDC/DCコンバータについて説明したが、一方チョッパーの原理を用いるDC/DCコンバータでは、リアクトルが大きいので、小型化及び軽量化を図る上での問題点になっている。そこで本発明に示したような回路構成をチョッパー回路に採用することにより、回路のインダクタンスを低減し、更に高周波化を図ることによって電力変換器のリアクトルを小型化することができるようになる。
【0037】
図5、図6に示すように、コンデンサ1及びコンデンサ2を一つのモジュール5内に収容し、コンデンサ1及びコンデンサ2から出ている導体部6と導体部7、並びに導体部8と導体部9として平行な平板を用いているので、板厚の大きなバスバーで平行な平板を形成することができる。また平行な平板は機械的強度が高いので、導体部6、導体部7、導体部8、導体部9をコンデンサの固定箇所として利用することもでき、コンデンサの固定箇所を削減しても耐振動性を確保することができる。
【0038】
更にはあらかじめ導体部6、導体部7、導体部8、導体部9を構成するバスバーを平行平板状にインサート成型し、その導体部をコンデンサ素子に取り付け、コンデンサをモジュール化することにより、簡単に平行平板を取り付けられるので、生産性を向上させることができるとともに、コストを低減させることができる。
【0039】
また平行平板の配線区間では、回路配線によるインダクタンスが無視できるので、できるだけ半導体素子との接続部に近いところまで平行平板を用いて配線することが望ましい。また導体部6と導体部7との間の導体部間距離、及び導体部8と導体部9との間の導体部間距離は小さいほうが、お互いの導体部から発生する磁界が干渉しあい、お互いのインダクタンスを打ち消す効果が大きくなる。
【0040】
また図5においては、導体部6と導体部7の間の絶縁層、および導体部8と導体部9の間の絶縁層は導体部と同じ幅に形成した場合を示しているが、数百V以上の用途に用いる場合は、絶縁部が導体部よりも幅方向に張り出し、導体部間の沿面絶縁距離を確保するように構成することが好ましい。
【0041】
実施の形態2.
図7はこの発明の実施の形態2による電子回路装置としてのDC/DCコンバータを示す回路図、図8は電子回路装置におけるコンデンサモジュール及び導体部を示す斜視図である。本実施形態においては、実施の形態1で示した導体部6と導体部7、導体部8と導体部9をそれぞれ互いに平行な平板で構成するとともに、更に半導体素子S2と半導体素子S3を結ぶ導体16も導体部6と導体部7に対して平行な平板で形成し、又導体部8と導体部9に対して平行な平板で形成したものである。
【0042】
本発明に示すような回路構成では、回路構成の特有の事情として、異なるコンデンサと異なる半導体素子の導体部間の回路インダクタンスを低減する必要がある。このような場合、従来例のように、コンデンサ単体でインダクタンスの低減を図ろうとすると、各半導体素子と各コンデンサは近傍に配置する必要がある。
【0043】
これに対して本実施形態においては、平行に配置された導体部6と導体部7、及び導体部8と導体部9に対して半導体素子S2と半導体素子S3を結ぶ導体16を平行に配置することにより、インダクタンスの低減を図ろうとするものである。このように構成することにより、上記実施の形態1で説明した動作1→動作2、動作2→動作1、動作3→動作4、動作4→動作3においても同様にインダクタンスの低減効果があり、異なるコンデンサと異なる半導体素子を離間して配置してもインダクタンス値の増加を抑制できることから、異なるコンデンサと異なる半導体素子を離間して配置してもサージ電圧を小さくすることができる。
【0044】
サージ電圧を小さくすることができると,低耐圧の半導体素子を用いることが可能になり,スイッチング損失を低減することが可能となるとともに,回路装置の高効率化を図ることが出来る。さらにはスイッチング時の過渡電流が小さいため、スイッチングを高周波化してもサージによるノイズを低減できるので、DC/DCコンバータの高周波化が可能になる。電子部品(受動部品)は高周波になるほど小型化が可能なことから、DC/DCコンバータの高周波化によって、小型なDC/DCコンバータを提供することが出来る。
【0045】
上記動作1→動作3、動作3→動作1、動作2→動作4、動作4→動作2の過渡期におけるインダクタンスの低減の原理は、実施の形態1で説明したものと同様である。ここでは動作1→動作2、動作2→動作1、動作3→動作4、動作4→動作3についてのみ説明する。昇圧時、動作1から動作2へスイッチングモードが変わる過渡状態では、導体16に流れる電流は減少し、リアクトル14から半導体素子S2の方に電流が流れ、導体6、導体8に流れる電流は増加し、半導体素子S3からコンデンサ1を経由し半導体素子S1に向かって電流が流れる。
【0046】
この際図7に示すように導体16を導体6、導体8に対して平行な平板に形成することにより、各々に流れる電流が作る磁界の方向は同じだが、電流の変化の仕方が逆のため、磁界の変化が打ち消され電流変化の起きている回路ループ(半導体素子S3→コンデンサ1→半導体素子S2→半導体素子S3)のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。
【0047】
動作2から動作1へスイッチングモードが変わる過渡状態では、導体16に流れる電流は増加し、リアクトル14から半導体素子S2に向かって電流が流れ、導体6、導体8に流れる電流は減少し、半導体素子S3からコンデンサ1を経由し半導体素子S1に向かって電流が流れる。この際、図7に示すように導体16を導体6、導体8に対して平行な平板に形成することにより、各々に流れる電流が作る磁界の方向は同じだが、電流の変化の仕方が逆のため、磁界の変化が打ち消され電流変化の起きている回路ループ(半導体素子S3→コンデンサ1→半導体素子S2→半導体素子S3)のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。
【0048】
動作3から動作4へスイッチングモードが変わる過渡状態では、電流の変化のある回路ループは半導体素子S3→コンデンサ1→半導体素子S2→半導体素子S3である。この回路ループでは、導体16に流れる電流は減少し、リアクトル14から半導体素子S2に向かって電流が流れるとともに、導体6、導体8に流れる電流は減少し、半導体素子S2からコンデンサ1を経由し半導体素子S3の方向に電流が流れる。この際図7に示すように導体16を導体6、導体8に対して平行な平板に形成することにより、導体6と導体16を流れる電流の向きがお互い逆になり、各々に流れる電流が作る磁界の変化が打ち消されることから、電流変化の起きている回路ループ(半導体素子S3→コンデンサ1→半導体素子S2→半導体素子S3)のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。
【0049】
動作4から動作3へスイッチングモードが変わる過渡状態では、電流の変化のある回路ループは半導体素子S3→コンデンサ1→半導体素子S2→半導体素子S3である。この回路ループでは、導体16に流れる電流は増加し、リアクトル14から半導体素子S2に向かって電流が流れ、導体6、導体8に流れる電流は増加し、半導体素子S2からコンデンサ1を経由し半導体素子S3の方向に電流が流れる。この際図7に示すように導体16を導体6、導体8に対して平行な平板に形成することにより、導体6と導体16を流れる電流の向きが逆になり、各々に流れる電流が作る磁界の変化が打ち消されることから、電流変化の起きている回路ループ(半導体素子S3→コンデンサ1→半導体素子S2→半導体素子S3)のインダクタンス値が小さくなり、過渡時の電流が小さくなることからサージ電圧を小さくすることができる。なお回生時は、昇圧時と電流の向きが全て逆になるだけであって、作用効果は上記昇圧動作において説明したものと同じである。
【0050】
コンデンサ1の導体部は半導体素子S1の正極側と半導体素子S4の負極側に接続され、コンデンサ2の導体部は半導体素子S1の負極側と半導体素子S4の正極側に接続するというように、異なるコンデンサの導体部が、同一の半導体素子と接続するような回路構成に、本発明を適用すれば、各半導体素子の配置が離れていても問題ない。例えばデバイス15の発熱が大きく、コンデンサとの熱干渉が問題となる場合、デバイス15とコンデンサとの距離が大きくても殆どインダクタンスの増加が無いため、熱干渉を有効に避けることができる。更に冷却器の構造を不必要に大型化しなくてもよくなるため、冷却器の小型軽量化を図ることが出来る。
【0051】
実施の形態3.
図9はこの発明の実施の形態3による電子回路装置におけるコンデンサモジュールを示す分解斜視図、図10は同じく斜視図である。上記実施の形態1、2で示した導体部6、導体部7、導体部8、導体部9、導体16の配線パターンが平行に配置された一枚の多層プリント基板12を用意し、コンデンサ素子に取り付けられた取り付け導体部13を多層プリント基板12にはんだづけするものである。
【0052】
図10においては、大電流を流す際の取り付け導体部13の形状を示している。大電流を流すために、取り付け導体部13をL字型に形成し、コンデンサのコンデンサモジュール5とプリント基板12との間の空間は耐振動性を向上させるために図示しない樹脂によって埋められている。このように互いに平行な平板として多層プリント基板12を用いることにより、容易に平行平板を取り付けることができ、安価に平行平板を作成することができる。
【0053】
取り付け導体部13の形状をL字型にすることで、多層プリント基板12上の配線パターンとの接触面積を大きくすることができ、大電流を流しても多層プリント基板12と取り付け導体部13との接続部で発生する熱を分散することができる。特に多層プリント基板12の下面に、図示しない冷却器を接触させると、L字型の取り付け導体部13から、コンデンサや多層プリント基板12との接続部で発生した熱を放熱することが可能である。
【0054】
すなわちコンデンサで生じた熱は取り付け導体部13のL字型部を通って多層プリント基板12に放熱され、多層プリント基板12から図示しない冷却器へ放熱される。またコンデンサモジュール5と多層プリント基板12との間の空間を、図示しない樹脂によって埋めたことにより、耐振動性を向上させるだけでなく、多層プリント基板12と取り付け導体部13との接続部で発生した熱を拡散することもでき、多層プリント基板12と取り付け導体部13との接続部の信頼性も向上する。さらには多層プリント基板12上には導体部6〜9及び導体16以外の配線を形成することができ、配線スペースを有効活用できるので、DC/DCコンバータの小型化を図ることができる。更に多層プリント基板12は短期で入手が容易なため、在庫の量も減らせることができ、生産コストを抑えることが可能である。
【0055】
実施の形態4.
図11(a)、(b)はこの発明の実施の形態4によるコンデンサモジュールを形成するコンデンサ素子を示す斜視図、図12、図13は電子回路装置におけるコンデンサモジュール及び導体部を示す斜視図である。本実施形態においては、コンデンサ1及びコンデンサ2と各導体部6〜9との接続部のコンデンサモジュール5の底面からの高さを同じにしたものである。図11(a)、(b)は同じ容量のコンデンサ素子11の形状、個数を変更した一例を示すものである。
【0056】
容量の異なるコンデンサ1とコンデンサ2をフィルムコンデンサで構成する。フィルムコンデンサの容量は用いられるフィルムの材質と厚さが同じであれば、コンデンサ内のフィルムの総面積で決定されるので、図11(a)、(b)に示すように、コンデンサ素子11は扁平率、個数、一つのコンデンサ素子における巻き数を変えることにより、同じ容量のコンデンサを作ることが可能であり、扁平率、個数、一つのコンデンサ素子における巻き数を変えることで、コンデンサモジュールの形状を変えることができる。図11(a)、(b)において、同じ幅Lを有するフィルムコンデンサにより、扁平率及び個数を変えることで図11(a)に示されたコンデンサ素子と図11(b)に示されたコンデンサ素子の容量を同じになるようにしたものである。
【0057】
容量の異なるコンデンサ1とコンデンサ2を同じコンデンサモジュール5にモジュール化する際、フィルム幅Lを同じにし、コンデンサ1とコンデンサ2におけるコンデンサ素子の扁平率、個数及び巻き数を変えることにより、異なる容量のコンデンサ1及びコンデンサ2を形成する。更にフィルム幅Lは同じなので、図13に示すようにコンデンサ1とコンデンサ2の高さは同じとなり、それぞれに接続される各導体部6〜9のコンデンサモジュール5の底面からの高さを揃えることができる。また平行平板6〜9とコンデンサ素子11との接続はコンデンサモジュール5の上面側Aもしくは下面側Bで行う。図12、図13においては下面側Bで接続されている例を示している。
【0058】
このように同じ幅Lのフィルムを用いることで、コンデンサ1とコンデサ2の高さは同じになり、平行平板6〜9の接続位置を揃えることができるとともに、平行平板6〜9の構造が簡単になるので、平行平板6〜9の形状を簡素化でき、容易に加工することができ、又コストを削減することができる。またフィルム幅Lを同じにしたことにより、大量にフィルムを購入することができ、結果的に製造コストを低く抑えることができるようになる。
【0059】
図5においては、コンデンサ1とコンデンサ2の高さが異なるので、接続される導体部のコンデンサモジュール5の底面からの位置を揃えることができないが、本実施形態においては、図12、図13に示すように、コンデンサ1とコンデンサ2の高さを同じにしたので、各導体部の高さを揃えることができる。このように各導体部の高さを揃えたことで、コンデンサ素子11における接続端子と平行平板6〜9までの接続配線部分を極力短くすることができ、回路のインダクタンスをより減らすことができる。更に平行平板6〜9とコンデンサ素子11との接続はコンデンサモジュール5の上面側Aもしくは下面側Bで行うので、平行平板6〜9とコンデンサ素子11との接続部であるコンデンサモジュール5の上面側Aもしくは下面側Bに放熱器を設置すると、コンデンサ1、2で発生した熱を容易に放熱することができる。
【符号の説明】
【0060】
1,2 コンデンサ、3a〜4b 半導体素子、5 コンデンサモジュール、
6〜9 導体部、12 プリント基板、14 リアクトル、16 導体、17電源。

【特許請求の範囲】
【請求項1】
直流電源の電圧をリアクトルを介して、直列に接続された第1〜第4の半導体素子と、上記半導体素子に対して並列に接続された2つのコンデンサとにより出力端子間に昇圧するDC/DCコンバータであって、上記2つのコンデンサのうちの一方のコンデンサと上記第1の半導体素子の正極側とを接続する第1の導体部と、他方のコンデンサと上記第1の半導体素子の負極側とを接続する第2の導体部とが互いに平行になるように形成するとともに、上記一方のコンデンサと上記第4の半導体素子の負極側とを接続する第3の導体部と、上記他方のコンデンサと上記第4の半導体素子の正極側とを接続する第4の導体部とが互いに平行になるように形成したことを特徴とする電子回路装置。
【請求項2】
上記第2の半導体素子と上記第3の半導体素子とを接続する導体を、上記第1の導体部及び上記第3の導体部に対して平行になるように形成したことを特徴とする請求項1記載のDC/DCコンバータ。
【請求項3】
上記2つのコンデンサを一つのコンデンサモジュールに収容したことを特徴とする請求項1又は請求項2記載のDC/DCコンバータ。
【請求項4】
上記導体及び上記第1〜第4の導体部を互いに平行となる平板で形成するとともに、これらの平板を絶縁距離を保った状態でインサート成形したことを特徴とする請求項2記載のDC/DCコンバータ。
【請求項5】
上記2つのコンデンサを同一幅を有するコンデンサ素子で構成することにより、上記2つのコンデンサの高さを同一にしたことを特徴とする請求項1から請求項4のいずれか1項に記載のDC/DCコンバータ。
【請求項6】
上記導体及び上記第1〜第4の導体部を互いに平行となる配線パターンで形成するとともに、これらの配線パターンを一枚のプリント基板に配置したことを特徴とする請求項2記載のDC/DCコンバータ。
【請求項7】
上記2つのコンデンサと上記プリント基板との間の空間を樹脂で埋めたことを特徴とする請求項6記載のDC/DCコンバータ。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate


【公開番号】特開2011−78194(P2011−78194A)
【公開日】平成23年4月14日(2011.4.14)
【国際特許分類】
【出願番号】特願2009−226314(P2009−226314)
【出願日】平成21年9月30日(2009.9.30)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】