説明

電子機器のバス制御方式

【目的】バックプレーンでのクロストークノイズおよび反射ノイズの影響を緩和でき、データ転送速度が大きくなっても、受信側の論理回路基板に対するマージンが小さくならないようにする。
【構成】論理回路基板11,12間でデータ転送する際、データを送信側の論理回路基板11からバックプレーン13へ送信するときに、送信側の論理回路基板11内のデマルチプレクサ回路14で、バックプレーン13上のデータバス15のビット幅を送信側の論理回路基板11上のデータバス16のビット幅よりも広くし、また、受信側の論理回路基板12でバックプレーン13からのデータを受信するときに、受信側の論理回路基板12内のマルチプレクサ回路17で、バックプレーンデータバス15のビット幅を送信側データバス16のビット幅と同じビット幅に戻す。

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数の論理回路基板で構成される電子機器において、論理回路基板間を電気的に接続するバックプレーン上のバスを制御する電子機器のバス制御方式に関する。
【0002】
【従来の技術】図7に示されているような、複数の論理回路基板1をバックプレーン2で電気的に接続することにより構成される電子機器において、論理回路基板1間でデータ伝送する場合、データを送信するデータバスのビット幅は、論理回路基板1上とバックプレーン2上とでは同じビット幅になっており、データ転送クロックを速くすることにより、データバスの転送速度をより速くしている。
【0003】なお、図7において、3は論理回路基板1とバックプレーン2とを電気的に接続するコネクタ、4は論理回路基板1の挿脱を案内するガイドレール、5はカードゲージである。
【0004】
【発明が解決しようとする課題】従来は、データバスの転送速度を速くするためには、図6(b)のようにデータ転送クロックの周波数を上げなければならず、それにより、データ周期が短くなるとともに、バックプレーンにおけるクロストークノイズおよび反射ノイズが増大し、これらのノイズの影響によりデータ遷移期間がデータ有効期間に比較して長くなるため、受信側のマージンが小さく、正しくデータ転送できないという問題がある。
【0005】また、データ転送速度が低速の場合でも、これらのノイズが発生しているが、図6(a)のように、データ遷移期間がデータ有効期間に比較して非常に小さいため、問題にならない。
【0006】クロストークノイズは、バックプレーンを高多層化して、1層で配線する信号線数を削減し、隣接する信号線との間隔を広くすることにより仰制できるが、高多層化することによりバックプレーンのコストがその効果以上になるという問題がある。
【0007】また、反射ノイズを抑制するためには、送信側のIC(集積回路)と受信側のICとを1対1で接続するポイント・ツー・ポイント方式で論理回路基板間を接続する方法があるが、この方法では、接続される論理回路基板の枚数に比例して、バックプレーンのピン数が著しく増加するという問題がある。
【0008】そこで、本発明は、バックプレーンでのクロストークノイズおよび反射ノイズの影響を緩和でき、データ転送速度が速くなっても、受信側の論理回路基板に対するマージンが小さくならない電子機器のバス制御方式を提供することを目的とする。
【0009】
【課題を解決するため手段】本発明の電子機器のバス制御方式は、複数の論理回路基板をバックプレーンで電気的に接続することにより構成される電子機器において、論理回路基板間でデータ転送する際、データを送信側の論理回路基板からバックプレーンへ送信するときに、バックプレーン上のデータバスのビット幅を送信側の論理回路基板上のデータバスのビット幅よりも広くする手段と、受信側の論理回路基板でバックプレーンからのデータを受信するときに、バックプレーン上のデータバスのビット幅を送信側の論理回路基板のデータバスのビット幅と同じビット幅に戻す手段とを具備している。
【0010】
【作用】本発明では、バックプレーン上のデータバスのビット幅を論理回路基板上のデータバスのビット幅よりも広くすることにより、バックプレーンでのデータバスの動作クロックの周波数を低くすることができ、それに伴い、クロストークノイズおよび反射ノイズを減少させることができるとともに、データ周期が大きくなるため、データ有効期間がデータ遷移期間に比較してより長くなる。
【0011】
【実施例】以下、本発明の一実施例について図面を参照して説明する。
【0012】図1は、本実施例に係る概念図を示している。図において、11は送信側の論理回路基板、12は受信側の論理回路基板で、これらはバックプレーン13によって電気的に接続されている。そして、論理回路基板11,12間でデータ転送する際、データを送信側の論理回路基板11からバックプレーン13へ送信するときに、送信側の論理回路基板11内のデマルチプレクサ回路14で、バックプレーン13上のデータバス15のビット幅を送信側の論理回路基板11上のデータバス16のビット幅よりも広くし、また、受信側の論理回路基板12でバックプレーン13からのデータを受信するときに、受信側の論理回路基板12内のマルチプレクサ回路17で、バックプレーンデータバス15のビット幅を送信側データバス16のビット幅と同じビット幅に戻すようになっている。なお、18は受信側の論理回路基板12上のデータバスである。
【0013】図2は本実施例に係るバス制御回路、図3はそのタイミングチャートを示している。図において、送信側の論理回路基板11のデマルチプレクサ回路14に入力された送信側データバス16のデータは、デマルチプレクサ制御回路21で転送クロックを分周して生成されるクロックによってラッチ回路22,23にラッチされ、その結果、それらの各出力は図3に示すタイミングのようにデータ周期が長くなる。そして、ラッチ回路22,23の各出力を、デマルチプレクサ制御回路21で転送クロックを分周して生成されるクロックによってラッチ回路24に再度ラッチすることにより、その出力、つまりバックプレーンデータバス15は、図3に示すタイミングのように、ビット幅が広くなるとともにデータ周期を大きくすることが可能となる。
【0014】受信側の論理回路基板12のマルチプレクサ回路17に入力されたバックプレーンデータバス15のデータは、マルチプレクサ制御回路25で転送クロックを分周して生成されるクロックによってラッチ回路26にラッチされ、その出力はセレクタ回路27に入力される。セレクタ回路27に入力されたデータは、マルチプレクサ制御回路25で生成される制御信号によって、図3に示すタイミングのようにビット幅を狭くするとともにデータ周期を小さくすることが可能となる。セレクタ回路27の出力は、マルチプレクサ制御回路25からの転送クロックによってラッチ回路28にラッチされ、転送クロックに同期させることが可能となる。
【0015】図4は本発明の他の実施例に係るバス制御回路、図5はそのタイミングチャートを示している。この実施例は、デマルチプレクサ制御回路31とシリアルーパラレル変換回路32とラッチ回路33とにより構成されるデマルチプレクサ回路14によって、バックプレーンデータバス15のビット幅を広げるとともにデータ周期を大きくすることを可能にし、マルチプレクサ制御回路34とラッチ回路35とパラレルーシリアル変換回路36とにより構成されるマルチプレクサ回路17によって、バックプレーンデータバス15のビット幅を狭くするとともにデータ周期を小さくすることを可能にしている。この実施例によっても、前記実施例と同様な作用効果が期待できる。
【0016】
【発明の効果】以上詳述したように本発明によれば、バックプレーンでのデータ周期を論理回路基板の内部よりも大きくすることにより、バックプレーンでのクロストークノイズおよび反射ノイズの影響を緩和でき、データ転送速度が大きくなっても、受信側の論理回路基板に対するマージンが小さくならない電子機器のバス制御方式を提供できる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る概念図。
【図2】本発明の一実施例に係るバス制御回路の構成図。
【図3】図2に示したバス制御回路のタイミングチャート。
【図4】本発明の他の実施例に係るバス制御回路の構成図。
【図5】図4に示したバス制御回路のタイミングチャート。
【図6】従来のバス制御方式を説明するためのタイミングチャート。
【図7】本発明が適用される電子機器の概略図。
【符号の説明】
1……論理回路基板、2……バックプレーン、11……送信側の論理回路基板、12……受信側の論理回路基板、13……バックプレーン、14……デマルチプレクサ回路、15……バックプレーンデータバス、16……送信側データバス、17……マルチプレクサ回路、18……受信側データバス、21……デマルチプレクサ制御回路、22,23,24……ラッチ回路、25……マルチプレクサ制御回路、26,28……ラッチ回路、27……セレクタ回路、31……デマルチプレクサ制御回路、32……シリアルーパラレル変換回路、33……ラッチ回路、34……マルチプレクサ制御回路、35……ラッチ回路、36……パラレルーシリアル変換回路。

【特許請求の範囲】
【請求項1】 複数の論理回路基板をバックプレーンで電気的に接続することにより構成される電子機器において、論理回路基板間でデータ転送する際、データを送信側の論理回路基板からバックプレーンへ送信するときに、バックプレーン上のデータバスのビット幅を送信側の論理回路基板上のデータバスのビット幅よりも広くする手段と、受信側の論理回路基板でバックプレーンからのデータを受信するときに、バックプレーン上のデータバスのビット幅を送信側の論理回路基板のデータバスのビット幅と同じビット幅に戻す手段とを具備したことを特徴とする電子機器のバス制御方式。

【図7】
image rotate


【図1】
image rotate


【図2】
image rotate


【図3】
image rotate


【図4】
image rotate


【図5】
image rotate


【図6】
image rotate


【公開番号】特開平5−53978
【公開日】平成5年(1993)3月5日
【国際特許分類】
【出願番号】特願平3−214957
【出願日】平成3年(1991)8月27日
【出願人】(000003078)株式会社東芝 (54,554)