電子素子のマウント方法
【課題】一括処理してもデバイスの完成体の特性にバラツキを生じない電子素子のマウント方法を提供する。
【解決手段】電子素子１５のマウント方法は、電気回路１１に接続する為の端子部を有する電子素子形成工程と、電子素子を配列する為の複数ザグリ部１３を有するトレイ１４の準備工程と、複数ザグリ部に電子素子を各々配置する工程と、複数ザグリ部に配置された各電子素子に相対する様に複数の電気回路を形成した平板状基板１０の準備工程と、電気回路が有するマウント部１１１に電子素子を固着する為の接続部材１２の一括形成工程と、電気回路のマウント部に形成した接続部材に対し、電子素子端子部を相対させて、トレイに配列した複数電子素子と基板とを一括で固着する工程を有する。
【解決手段】電子素子１５のマウント方法は、電気回路１１に接続する為の端子部を有する電子素子形成工程と、電子素子を配列する為の複数ザグリ部１３を有するトレイ１４の準備工程と、複数ザグリ部に電子素子を各々配置する工程と、複数ザグリ部に配置された各電子素子に相対する様に複数の電気回路を形成した平板状基板１０の準備工程と、電気回路が有するマウント部１１１に電子素子を固着する為の接続部材１２の一括形成工程と、電気回路のマウント部に形成した接続部材に対し、電子素子端子部を相対させて、トレイに配列した複数電子素子と基板とを一括で固着する工程を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスに用いられる電気回路が配列された集合基板を利用した圧電振動子などの電子デバイスの作製方法に係るものであり、特に、電子素子を電子デバイスの所定の位置にマウントする方法に関するものである。
【背景技術】
【０００２】
近年、電子機器の小型化にともない、それに用いられる電子デバイスに対する小型化への要求が強くなってきている。
【０００３】
このような電子デバイスの小型化にともない、デバイスの組立工程、特に素子の実装工程などにおいて、デバイス単個での取り扱いが困難となってきており、デバイスを縦横に配列した集合基板を取り扱うことが行われるようになってきた。
【０００４】
例えば、特許文献１には、水晶振動子の製造方法として、基板に予め形成された複数のキャビティに水晶片を一括して搭載し、陽極接合を用いて基板及び蓋を接合した後に個片化する、いわゆるウエーハ状態での一括処理による製造方法が提案されている。
【０００５】
図３（Ａ）〜（Ｂ）は、従来における水晶振動子の製造方法である。まず図３（Ａ）に示すように、１層目として、平板状のベースと呼ばれる基板を用意する。この基板は、例えば、所定の基準温度より低い９００℃程度以下の低温で焼成することが可能な低温同時焼成セラミック（ＬＴＣＣ）からなる。この低温同時焼成セラミックは、イオン伝導性を有するガラスを含む。
【０００６】
次いで、この基板上に、２層目として、低温同時焼成セラミックからなり、格子状に形成された枠２００Ａを積層して、凹型形状のキャビティ２１０を形成することにより、複数のキャビティ２１０を有する基板２００を形成する。なお、このキャビティ２１０は、水晶片２３０を搭載する搭載領域としての収容部に対応する。
【０００７】
このように、基板２００として低温同時焼成セラミックを使用すれば、従来のセラミックを使用する場合と比較して、キャビティ２１０を有する多層構造を容易に形成することができ、また厚さを薄くすることができる。
【０００８】
そして、複数のキャビティ２１０が形成された基板２００を低温で焼成する。この場合、基板２００として低温同時焼成セラミックを使用していることから、従来のセラミックのように、例えば、所定の基準温度を１５００℃程度として、この温度で焼成する場合と比較して、基板２００が収縮する度合いを低減することができる。従って、キャビティ２１０の寸法にばらつきが生じることがなく、ウエーハ状態での一括処理が可能となる。
【０００９】
その後、各キャビティ２１０の内底面上に、搭載パッド２２０を一括して形成する。そして、図３（Ｂ）に示すように、各キャビティ２１０に形成された搭載パッド２２０に、導電性接着剤（図示せず）を介して水晶片２３０を接着することにより、ウエーハ状態で複数の水晶片２３０を一括して搭載する。
【００１０】
しかしながら、各キャビティ２１０に形成された搭載パッド２２０に、導電性接着剤（図示せず）を塗布する場合、各キャビティ２１０ごとに導電性接着剤を塗布する必要がある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１０−５７０９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
このため、塗布のはじめと最後とで時間差が大きくなり、その結果、導電性接着剤の乾き状態などに差が生じてしまう。水晶振動子は水晶片の搭載状態が特性に大きく影響するため、水晶振動子の特性がばらついてしまうという課題を有していた。
【００１３】
そこで本発明は、一括処理してもデバイスの完成体の特性にバラツキを生じない電子素子のマウント方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明の電子素子のマウント方法は、電気回路に接続するための端子部を有する電子素子を形成する工程と、前記電子素子を配列するための複数のザグリ部を有するトレイを準備する工程と、前記複数のザグリ部に前記電子素子を各々配置する工程と、前記複数のザグリ部に各々配置された前記電子素子に相対するように複数の電気回路を形成した平板状の基板を準備する工程と、前記電気回路が有するマウント部に前記電子素子を固着するための接続部材を一括で形成する工程と、前記電気回路の前記マウント部に形成した前記接続部材に対して、前記電子素子の前記端子部を相対させて、前記トレイに配列した複数の前記電子素子と前記基板とを一括で固着する工程を有する。
【００１５】
本発明の電子素子のマウント方法は、電気回路に接続するための端子部を有する電子素子を形成する工程と、前記電子素子を配列するための複数のザグリ部を有するトレイを準備する工程と、前記複数のザグリ部に電子素子を各々配置する工程と、前記複数のザグリ部に各々配置された電子素子に相対するように複数の電気回路を形成した平板状の基板を準備する工程と、前記ザグリ部に配置された各々の前記電子素子の前記端子部に一括で接続部材を形成する工程と、前記電気回路が有するマウント部に対して、前記電子素子の前記端子部に形成した前記接続部材を相対させて、前記トレイに配列した複数の前記電子素子と前記基板とを一括で固着する工程を有する。
【００１６】
本発明の電子素子のマウント方法において、前記接続部材の材料は、シリコーン系導電性接着剤、エポキシ系導電性接着剤、あるいは金属微粒子を含むペースト材料とする。
【００１７】
本発明の電子素子のマウント方法において、前記接続部材を、ヒーターやレーザーなどによる加熱、あるいは紫外線などの光により固化させることで、前記トレイに配列した複数の前記電子素子と前記基板とを固着させる。
【００１８】
本発明の電子素子のマウント方法は、前記接続部材を、スクリーン印刷、インクジェットあるいは転写法により形成する。
【００１９】
本発明の電子素子のマウント方法において、各々の電子素子の前記端子、および各々の電気回路の前記マウント部は、それぞれ少なくとも２ヶ所設ける。
【００２０】
本発明の電子素子のマウント方法において、前記電子素子は圧電振動子とする。
【００２１】
本発明の電子素子のマウント方法において、電気回路が形成される平板状の基板は、アルミナ、窒化アルミなどのセラミックス、ガラス、あるいはシリコン（Ｓｉ）などの少なくとも１種類の材料で構成する。
【発明の効果】
【００２２】
本発明によれば、基板に予め形成された複数の電気回路に電子素子を一括して搭載する製造方法において、電子素子を支持固定するための接続部材も一括して形成できるため、複数の電気回路全てに、接続部材を接続部材の状態のばらつきを生じることなく形成することが可能となるので、一括処理してもデバイス特性のばらつかないデバイスを提供することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】本発明における実施例の工程を示す図である。
【図２】本発明における他の実施例の工程を示す図である。
【図３】従来例における工程を示す図である。
【発明を実施するための形態】
【００２４】
本発明の最良の実施形態について図１および図２を用いて説明する。
【実施例１】
【００２５】
図１（ａ）〜（ｅ）は本発明の一実施例における電子素子のマウント方法を示す工程図である。
【００２６】
図１（ａ）は、縦横に配列された複数の電気回路１１が形成されている平板状のアルミナ製の基板１０の上面図を示しており、電気回路１１の一部には電子素子を支持固定するためのマウント部１１１を設ける。
【００２７】
図1（ｂ）は、このマウント部１１１の位置にあわせて作製した印刷マスク（図示せず）を用いて、スクリーン印刷などの手法により接続部材１２をそれぞれのマウント部１１１上に一括して形成した状態を示している。
【００２８】
また、図１（ｃ）は、基板１０に形成された各々の電気回路１１の位置と相対するようにザグリ部１３を設けたトレイ１４を示しており、図１（ｄ）に示すように、これらザグリ部１３各々には、基板１０に設けられたマウント部１１１に支持固定する例えば圧電振動子などの電子素子１５を配置する。
【００２９】
次に図１（ｅ）で示すように、図１（ｄ）に示す電子素子１５を配置したトレイ１４と、図１（ｂ）に示すマウント部１１１に接続部材１２を形成した平板状の基板１０とを相対させて、トレイ１４に配置した電子素子１５を平板状の基板１０のマウント部１１１に接続部材１２を介して一括で固着させる。
【００３０】
接続部材１２がシリコーン系導電性接着剤、エポキシ系導電性接着剤、あるいは金属微粒子を含むペースト材料などの材料である場合、電子素子１５をマウント部１１１に接続部材１２を介して接触させた後、接続部材１２をヒーターやレーザーなどにより加熱、あるいは、紫外線などの光を照射することで固化させ、電子素子１５を基板１０に形成した電気回路１１の一部であるマウント部１１１に固着する。
【実施例２】
【００３１】
実施例１では、接続部材を基板に形成する場合を示したが、図２（ａ）に示すように、接続部材２２は、トレイ２４に配置した電子素子２５へ、スクリーン印刷（図示せず）などの手法により一括で形成しても良い。
【００３２】
接続部材２２を電子素子２５に形成した後は、図２（ｂ）に示すように、実施例１と同様、トレイ２４に配置された電子素子２５を縦横に複数配列された電気回路が形成された平板状の基板２０に設けられるマウント部２１１と相対させて、一括して固着する。
【００３３】
実施例では、接続部材を形成する方法としてスクリーン印刷を説明したが、インクジェットや転写法などを用いてもよい。
【００３４】
また、基板は、実施例で示したアルミナの他、窒化アルミニウム、ガラス、あるいはシリコンなどの少なくとも一種類の材料で構成することが可能である。
【００３５】
なお、電子素子がトレイのザグリ部にある状態で、接続部材を加熱などにより固化し、電子素子と基板のマウント部とを接続部材を介して固着すれば、ザグリ部にある電子素子が接続部材の固化時に動くこともなく、基板に形成された電気回路に対して電子素子の位置がずれることがなくなり、特性の揃ったデバイスを作製することが可能となる。
【産業上の利用可能性】
【００３６】
本発明は、電子素子を基板やパッケージに固着する圧電振動子などの電子デバイスのマウント方法として活用することが可能である。
【符号の説明】
【００３７】
１０、２０、２００ 基板
１１ 電気回路
１２、２２ 接続部材
１３ ザグリ部
１４、２４ トレイ
１５、２５ 電子素子
１１１、２１１ マウント部
２１０ キャビティ
２２０ 搭載パッド
【技術分野】
【０００１】
本発明は、電子デバイスに用いられる電気回路が配列された集合基板を利用した圧電振動子などの電子デバイスの作製方法に係るものであり、特に、電子素子を電子デバイスの所定の位置にマウントする方法に関するものである。
【背景技術】
【０００２】
近年、電子機器の小型化にともない、それに用いられる電子デバイスに対する小型化への要求が強くなってきている。
【０００３】
このような電子デバイスの小型化にともない、デバイスの組立工程、特に素子の実装工程などにおいて、デバイス単個での取り扱いが困難となってきており、デバイスを縦横に配列した集合基板を取り扱うことが行われるようになってきた。
【０００４】
例えば、特許文献１には、水晶振動子の製造方法として、基板に予め形成された複数のキャビティに水晶片を一括して搭載し、陽極接合を用いて基板及び蓋を接合した後に個片化する、いわゆるウエーハ状態での一括処理による製造方法が提案されている。
【０００５】
図３（Ａ）〜（Ｂ）は、従来における水晶振動子の製造方法である。まず図３（Ａ）に示すように、１層目として、平板状のベースと呼ばれる基板を用意する。この基板は、例えば、所定の基準温度より低い９００℃程度以下の低温で焼成することが可能な低温同時焼成セラミック（ＬＴＣＣ）からなる。この低温同時焼成セラミックは、イオン伝導性を有するガラスを含む。
【０００６】
次いで、この基板上に、２層目として、低温同時焼成セラミックからなり、格子状に形成された枠２００Ａを積層して、凹型形状のキャビティ２１０を形成することにより、複数のキャビティ２１０を有する基板２００を形成する。なお、このキャビティ２１０は、水晶片２３０を搭載する搭載領域としての収容部に対応する。
【０００７】
このように、基板２００として低温同時焼成セラミックを使用すれば、従来のセラミックを使用する場合と比較して、キャビティ２１０を有する多層構造を容易に形成することができ、また厚さを薄くすることができる。
【０００８】
そして、複数のキャビティ２１０が形成された基板２００を低温で焼成する。この場合、基板２００として低温同時焼成セラミックを使用していることから、従来のセラミックのように、例えば、所定の基準温度を１５００℃程度として、この温度で焼成する場合と比較して、基板２００が収縮する度合いを低減することができる。従って、キャビティ２１０の寸法にばらつきが生じることがなく、ウエーハ状態での一括処理が可能となる。
【０００９】
その後、各キャビティ２１０の内底面上に、搭載パッド２２０を一括して形成する。そして、図３（Ｂ）に示すように、各キャビティ２１０に形成された搭載パッド２２０に、導電性接着剤（図示せず）を介して水晶片２３０を接着することにより、ウエーハ状態で複数の水晶片２３０を一括して搭載する。
【００１０】
しかしながら、各キャビティ２１０に形成された搭載パッド２２０に、導電性接着剤（図示せず）を塗布する場合、各キャビティ２１０ごとに導電性接着剤を塗布する必要がある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１０−５７０９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
このため、塗布のはじめと最後とで時間差が大きくなり、その結果、導電性接着剤の乾き状態などに差が生じてしまう。水晶振動子は水晶片の搭載状態が特性に大きく影響するため、水晶振動子の特性がばらついてしまうという課題を有していた。
【００１３】
そこで本発明は、一括処理してもデバイスの完成体の特性にバラツキを生じない電子素子のマウント方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明の電子素子のマウント方法は、電気回路に接続するための端子部を有する電子素子を形成する工程と、前記電子素子を配列するための複数のザグリ部を有するトレイを準備する工程と、前記複数のザグリ部に前記電子素子を各々配置する工程と、前記複数のザグリ部に各々配置された前記電子素子に相対するように複数の電気回路を形成した平板状の基板を準備する工程と、前記電気回路が有するマウント部に前記電子素子を固着するための接続部材を一括で形成する工程と、前記電気回路の前記マウント部に形成した前記接続部材に対して、前記電子素子の前記端子部を相対させて、前記トレイに配列した複数の前記電子素子と前記基板とを一括で固着する工程を有する。
【００１５】
本発明の電子素子のマウント方法は、電気回路に接続するための端子部を有する電子素子を形成する工程と、前記電子素子を配列するための複数のザグリ部を有するトレイを準備する工程と、前記複数のザグリ部に電子素子を各々配置する工程と、前記複数のザグリ部に各々配置された電子素子に相対するように複数の電気回路を形成した平板状の基板を準備する工程と、前記ザグリ部に配置された各々の前記電子素子の前記端子部に一括で接続部材を形成する工程と、前記電気回路が有するマウント部に対して、前記電子素子の前記端子部に形成した前記接続部材を相対させて、前記トレイに配列した複数の前記電子素子と前記基板とを一括で固着する工程を有する。
【００１６】
本発明の電子素子のマウント方法において、前記接続部材の材料は、シリコーン系導電性接着剤、エポキシ系導電性接着剤、あるいは金属微粒子を含むペースト材料とする。
【００１７】
本発明の電子素子のマウント方法において、前記接続部材を、ヒーターやレーザーなどによる加熱、あるいは紫外線などの光により固化させることで、前記トレイに配列した複数の前記電子素子と前記基板とを固着させる。
【００１８】
本発明の電子素子のマウント方法は、前記接続部材を、スクリーン印刷、インクジェットあるいは転写法により形成する。
【００１９】
本発明の電子素子のマウント方法において、各々の電子素子の前記端子、および各々の電気回路の前記マウント部は、それぞれ少なくとも２ヶ所設ける。
【００２０】
本発明の電子素子のマウント方法において、前記電子素子は圧電振動子とする。
【００２１】
本発明の電子素子のマウント方法において、電気回路が形成される平板状の基板は、アルミナ、窒化アルミなどのセラミックス、ガラス、あるいはシリコン（Ｓｉ）などの少なくとも１種類の材料で構成する。
【発明の効果】
【００２２】
本発明によれば、基板に予め形成された複数の電気回路に電子素子を一括して搭載する製造方法において、電子素子を支持固定するための接続部材も一括して形成できるため、複数の電気回路全てに、接続部材を接続部材の状態のばらつきを生じることなく形成することが可能となるので、一括処理してもデバイス特性のばらつかないデバイスを提供することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】本発明における実施例の工程を示す図である。
【図２】本発明における他の実施例の工程を示す図である。
【図３】従来例における工程を示す図である。
【発明を実施するための形態】
【００２４】
本発明の最良の実施形態について図１および図２を用いて説明する。
【実施例１】
【００２５】
図１（ａ）〜（ｅ）は本発明の一実施例における電子素子のマウント方法を示す工程図である。
【００２６】
図１（ａ）は、縦横に配列された複数の電気回路１１が形成されている平板状のアルミナ製の基板１０の上面図を示しており、電気回路１１の一部には電子素子を支持固定するためのマウント部１１１を設ける。
【００２７】
図1（ｂ）は、このマウント部１１１の位置にあわせて作製した印刷マスク（図示せず）を用いて、スクリーン印刷などの手法により接続部材１２をそれぞれのマウント部１１１上に一括して形成した状態を示している。
【００２８】
また、図１（ｃ）は、基板１０に形成された各々の電気回路１１の位置と相対するようにザグリ部１３を設けたトレイ１４を示しており、図１（ｄ）に示すように、これらザグリ部１３各々には、基板１０に設けられたマウント部１１１に支持固定する例えば圧電振動子などの電子素子１５を配置する。
【００２９】
次に図１（ｅ）で示すように、図１（ｄ）に示す電子素子１５を配置したトレイ１４と、図１（ｂ）に示すマウント部１１１に接続部材１２を形成した平板状の基板１０とを相対させて、トレイ１４に配置した電子素子１５を平板状の基板１０のマウント部１１１に接続部材１２を介して一括で固着させる。
【００３０】
接続部材１２がシリコーン系導電性接着剤、エポキシ系導電性接着剤、あるいは金属微粒子を含むペースト材料などの材料である場合、電子素子１５をマウント部１１１に接続部材１２を介して接触させた後、接続部材１２をヒーターやレーザーなどにより加熱、あるいは、紫外線などの光を照射することで固化させ、電子素子１５を基板１０に形成した電気回路１１の一部であるマウント部１１１に固着する。
【実施例２】
【００３１】
実施例１では、接続部材を基板に形成する場合を示したが、図２（ａ）に示すように、接続部材２２は、トレイ２４に配置した電子素子２５へ、スクリーン印刷（図示せず）などの手法により一括で形成しても良い。
【００３２】
接続部材２２を電子素子２５に形成した後は、図２（ｂ）に示すように、実施例１と同様、トレイ２４に配置された電子素子２５を縦横に複数配列された電気回路が形成された平板状の基板２０に設けられるマウント部２１１と相対させて、一括して固着する。
【００３３】
実施例では、接続部材を形成する方法としてスクリーン印刷を説明したが、インクジェットや転写法などを用いてもよい。
【００３４】
また、基板は、実施例で示したアルミナの他、窒化アルミニウム、ガラス、あるいはシリコンなどの少なくとも一種類の材料で構成することが可能である。
【００３５】
なお、電子素子がトレイのザグリ部にある状態で、接続部材を加熱などにより固化し、電子素子と基板のマウント部とを接続部材を介して固着すれば、ザグリ部にある電子素子が接続部材の固化時に動くこともなく、基板に形成された電気回路に対して電子素子の位置がずれることがなくなり、特性の揃ったデバイスを作製することが可能となる。
【産業上の利用可能性】
【００３６】
本発明は、電子素子を基板やパッケージに固着する圧電振動子などの電子デバイスのマウント方法として活用することが可能である。
【符号の説明】
【００３７】
１０、２０、２００ 基板
１１ 電気回路
１２、２２ 接続部材
１３ ザグリ部
１４、２４ トレイ
１５、２５ 電子素子
１１１、２１１ マウント部
２１０ キャビティ
２２０ 搭載パッド
【特許請求の範囲】
【請求項１】
電気回路に接続するための端子部を有する電子素子を形成する工程と、
前記電子素子を配列するための複数のザグリ部を有するトレイを準備する工程と、
前記複数のザグリ部に前記電子素子を各々配置する工程と、
前記複数のザグリ部に各々配置された前記電子素子に相対するように複数の電気回路を形成した平板状の基板を準備する工程と、
前記電気回路が有するマウント部に前記電子素子を固着するための接続部材を一括で形成する工程と、
前記電気回路の前記マウント部に形成した前記接続部材に対して、前記電子素子の前記端子部を相対させて、前記トレイに配列した複数の前記電子素子と前記基板とを一括で固着する工程を有することを特徴とする電子素子のマウント方法。
【請求項２】
電気回路に接続するための端子部を有する電子素子を形成する工程と、
前記電子素子を配列するための複数のザグリ部を有するトレイを準備する工程と、
前記複数のザグリ部に電子素子を各々配置する工程と、
前記複数のザグリ部に各々配置された電子素子に相対するように複数の電気回路を形成した平板状の基板を準備する工程と、
前記ザグリ部に配置された各々の前記電子素子の前記端子部に一括で接続部材を形成する工程と、
前記電気回路が有するマウント部に対して、前記電子素子の前記端子部に形成した前記接続部材を相対させて、前記トレイに配列した複数の前記電子素子と前記基板とを一括で固着する工程を有することを特徴とする電子素子のマウント方法。
【請求項３】
前記接続部材の材料は、シリコーン系導電性接着剤、エポキシ系導電性接着剤、あるいは金属微粒子を含むペースト材料であることを特徴とする請求項１または２に記載の電子素子のマウント方法。
【請求項４】
前記接続部材を、ヒーターやレーザーなどによる加熱、あるいは紫外線などの光により固化させることで、前記トレイに配列した複数の前記電子素子と前記基板とを固着させることを特徴とする請求項１または２に記載の電子素子のマウント方法。
【請求項５】
前記接続部材を、スクリーン印刷、インクジェットあるいは転写法により形成することを特徴とする請求項１または２に記載の電子素子のマウント方法。
【請求項６】
各々の電子素子の前記端子、および各々の電気回路の前記マウント部は、
それぞれ少なくとも２ヶ所あることを特徴とする請求項１または２に記載の電子素子のマウント方法。
【請求項７】
前記電子素子が圧電振動子であることを特徴とする請求項１から６のいずれか一つに記載の電子素子のマウント方法。
【請求項８】
電気回路が形成される平板状の基板は、
アルミナ、窒化アルミなどのセラミックス、ガラス、あるいはシリコン（Ｓｉ）などの少なくとも１種類の材料から成ることを特徴とする請求項１から６のいずれか一つに記載の電子素子のマウント方法。
【請求項１】
電気回路に接続するための端子部を有する電子素子を形成する工程と、
前記電子素子を配列するための複数のザグリ部を有するトレイを準備する工程と、
前記複数のザグリ部に前記電子素子を各々配置する工程と、
前記複数のザグリ部に各々配置された前記電子素子に相対するように複数の電気回路を形成した平板状の基板を準備する工程と、
前記電気回路が有するマウント部に前記電子素子を固着するための接続部材を一括で形成する工程と、
前記電気回路の前記マウント部に形成した前記接続部材に対して、前記電子素子の前記端子部を相対させて、前記トレイに配列した複数の前記電子素子と前記基板とを一括で固着する工程を有することを特徴とする電子素子のマウント方法。
【請求項２】
電気回路に接続するための端子部を有する電子素子を形成する工程と、
前記電子素子を配列するための複数のザグリ部を有するトレイを準備する工程と、
前記複数のザグリ部に電子素子を各々配置する工程と、
前記複数のザグリ部に各々配置された電子素子に相対するように複数の電気回路を形成した平板状の基板を準備する工程と、
前記ザグリ部に配置された各々の前記電子素子の前記端子部に一括で接続部材を形成する工程と、
前記電気回路が有するマウント部に対して、前記電子素子の前記端子部に形成した前記接続部材を相対させて、前記トレイに配列した複数の前記電子素子と前記基板とを一括で固着する工程を有することを特徴とする電子素子のマウント方法。
【請求項３】
前記接続部材の材料は、シリコーン系導電性接着剤、エポキシ系導電性接着剤、あるいは金属微粒子を含むペースト材料であることを特徴とする請求項１または２に記載の電子素子のマウント方法。
【請求項４】
前記接続部材を、ヒーターやレーザーなどによる加熱、あるいは紫外線などの光により固化させることで、前記トレイに配列した複数の前記電子素子と前記基板とを固着させることを特徴とする請求項１または２に記載の電子素子のマウント方法。
【請求項５】
前記接続部材を、スクリーン印刷、インクジェットあるいは転写法により形成することを特徴とする請求項１または２に記載の電子素子のマウント方法。
【請求項６】
各々の電子素子の前記端子、および各々の電気回路の前記マウント部は、
それぞれ少なくとも２ヶ所あることを特徴とする請求項１または２に記載の電子素子のマウント方法。
【請求項７】
前記電子素子が圧電振動子であることを特徴とする請求項１から６のいずれか一つに記載の電子素子のマウント方法。
【請求項８】
電気回路が形成される平板状の基板は、
アルミナ、窒化アルミなどのセラミックス、ガラス、あるいはシリコン（Ｓｉ）などの少なくとも１種類の材料から成ることを特徴とする請求項１から６のいずれか一つに記載の電子素子のマウント方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１２−２２２３６８（Ｐ２０１２−２２２３６８Ａ）
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願番号】特願２０１１−８２３５８（Ｐ２０１１−８２３５８）
【出願日】平成２３年４月４日（２０１１．４．４）
【出願人】（０００１６６９４８）シチズンファインテックミヨタ株式会社 (438)
【出願人】（０００００１９６０）シチズンホールディングス株式会社 (1,939)
【Ｆターム（参考）】
【公開日】平成２４年１１月１２日（２０１２．１１．１２）
【国際特許分類】
【出願日】平成２３年４月４日（２０１１．４．４）
【出願人】（０００１６６９４８）シチズンファインテックミヨタ株式会社 (438)
【出願人】（０００００１９６０）シチズンホールディングス株式会社 (1,939)
【Ｆターム（参考）】
[ Back to top ]