説明

電子部品の製造方法

【課題】レジストパターンの残渣が少ない電子部品の製造方法を提供する。
【解決手段】本発明に係る電子部品の製造方法は、基板の第1の部分11上に第1のレジストパターン13を形成する工程と、第1のレジストパターン13上に第1の導電膜14を形成し、その後に第1のレジストパターン13を剥離するリストオフ工法により第1の電子部品素子の電極パターン15を形成する工程と、基板の第2の部分21上に第2のレジストパターン23を形成する工程と、第2のレジストパターン23上に第2の導電膜24を形成し、その後に第2のレジストパターン23を剥離するリストオフ工法により第2の電子部品素子の電極パターン25を形成する工程と、を備える電子部品の製造方法において、第1のレジストパターン13は基板の第2の部分21を覆うとともに、基板の第2の部分21を覆う部分に開口部27を有するように形成されている。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は電子部品の製造方法に関する。特に、同一基板上に複数の電子部品素子を形成する電子部品の製造方法に関する。
【背景技術】
【0002】
近年、通信機器等で用いられる弾性表面波フィルタ等の電子部品では、所望の伝送特性を得るために、同一基板上に弾性表面波素子等の複数の電子部品素子を形成したものが用いられている。この時、個々の電子部品素子に要求される特性が異なるため、電極の膜厚や膜質が電子部品素子間で異なる場合がある。
【0003】
例えば、特許文献1には、電極の膜厚が異なる電子部品素子の製造方法が記載されている。特許文献1では、最初に図7(a)のように、基板103上に導電膜104を形成し、その上にレジストパターン105を形成する。次に、図7(b)のように、エッチング等で導電膜104の一部を除去した後にレジストパターン105を剥離して、第1の電子部品素子の電極101aを形成する。次に、図7(c)のように、基板103上にレジストパターン106を形成する。次に、図7(d)のように、レジストパターン106の上に導電膜107を形成する。次に、図7(e)のように、導電膜107が付着したレジストパターン106をリストオフ液等で剥離する、いわゆるリストオフ工法により、第2の電子部品素子の電極102aを形成している。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平10−190390号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
近年では、電極101a及び102aを両方とも低コストであるリストオフ工法で作製することが多くなってきている。そしてリストオフ工法では、図7(d)のように、電極102aを形成する際に電極101aを覆うようにレジストパターン106を形成する必要があり、その部分の面積が大きくなる。そのため、レジストパターン106の剥離時にリストオフ液が基板103とレジストパターン106の界面に浸入しにくく、特に電極101aを覆う部分のレジストパターンの残渣が発生する問題が生じていた。
【0006】
本発明は、かかる課題に鑑みてなされたものであり、レジストパターンの残渣が少ない電子部品の製造方法を提供する。
【課題を解決するための手段】
【0007】
本発明に係る電子部品の製造方法は、基板の第1の部分上に第1のレジストパターンを形成する工程と、前記第1のレジストパターン上に第1の導電膜を形成し、その後に前記第1のレジストパターンを剥離するリストオフ工法により第1の電子部品素子の電極パターンを形成する工程と、前記基板の第2の部分上に第2のレジストパターンを形成する工程と、前記第2のレジストパターン上に第2の導電膜を形成し、その後に前記第2のレジストパターンを剥離するリストオフ工法により第2の電子部品素子の電極パターンを形成する工程と、を備える電子部品の製造方法において、前記第1のレジストパターンは前記基板の第2の部分を覆うとともに、前記基板の第2の部分を覆う部分に開口部を有するように形成されていることを特徴としている。
【0008】
また、本発明に係る電子部品の製造方法により、異なる周波数帯域の信号を選択的に通過させるデュアルフィルタを製造することができる。
【0009】
また、本発明に係る電子部品の製造方法により、デュプレクサを製造することができる。
【0010】
また、本発明に係る電子部品の製造方法では、前記第1の導電膜は、前記基板の温度が150℃〜170℃で形成されていることが好ましい。
【0011】
また、本発明に係る電子部品の製造方法では、前記第1の導電膜はエピタキシャル膜で構成されていることが好ましい。
【0012】
また、本発明に係る電子部品の製造方法では、前記第1の導電膜と前記第2の導電膜は膜厚が異なることが好ましい。
【発明の効果】
【0013】
本発明では、第1のレジストパターン形成時に、基板の第2の部分を覆うように第1のレジストパターンを形成するとともに、第1のレジストパターンは基板の第2の部分を覆う部分に開口部を有するように形成されていることを特徴としている。このため、第1のレジストパターンの剥離時にリストオフ液が基板とレジストパターンの界面に到達しやすくなり、レジストパターンの残渣を少なくすることが可能である。
【図面の簡単な説明】
【0014】
【図1】本発明の電子部品の製造方法により製造された電子部品の平面図である。
【図2】本発明に係る電子部品の製造方法を示す断面図である。
【図3】本発明に係る電子部品の製造方法を示す断面図である。
【図4】本発明に係る電子部品の製造方法を示す断面図である。
【図5】実験例1の電子部品の平面写真である。
【図6】比較例の電子部品の平面写真である。
【図7】従来の電子部品の製造方法を示す断面図である。
【発明を実施するための形態】
【0015】
以下において、本発明を実施するための形態について説明する。
【0016】
(第1の実施形態)
図1は、本発明に係る電子部品の製造方法により製造された電子部品の平面図である。電子部品1は、第1の電子部品素子10と第2の電子部品素子20とを備えている。
【0017】
本実施形態において、電子部品1は異なる周波数帯域の信号を選択的に通過させるデュアルフィルタである。そして、第1の電子部品素子10と第2の電子部品素子20は互いに異なる周波数を通過させるフィルタである。この場合には、第1の電子部品素子10の電極パターンと第2の電子部品素子20の電極パターンは通常膜厚が異なり、別々に形成する必要がある。そのため、本発明を適用することができる。
【0018】
第1の電子部品素子10は基板の第1の部分11上に形成されている。第1の電子部品素子10はフィルタ素子31とバンプパッド32を備えている。本実施形態では、第1の電子部品素子10は3個のフィルタ素子31を備えている。フィルタ素子31間およびフィルタ素子31とバンプパッド32間は配線で電気的に接続されている。配線はフィルタ素子31のパターンと同時に形成してもよいし、別に形成してもよい。
【0019】
第2の電子部品素子20は基板の第2の部分21上に形成されている。基板の第2の部分21と基板の第1の部分11とは互いに隣接している。第2の電子部品素子20はフィルタ素子41とバンプパッド42を備えている。本実施形態では、第2の電子部品素子20は3個のフィルタ素子41を備えている。フィルタ素子41間およびフィルタ素子41とバンプパッド42間は配線で電気的に接続されている。配線はフィルタ素子41のパターンと同時に形成してもよいし、別に形成してもよい。
【0020】
基板の第2の部分21上には、ダミー電極28が形成されている。ダミー電極28は、基板の第2の部分21上の、フィルタ素子41とバンプパッド42と配線が形成されていない位置に形成されている。特性上問題がなければ、配線とダミー電極28が基板の上から見て重なる位置に形成されていてもよい。
【0021】
図2〜4は、本発明に係る電子部品の製造方法を示す断面図である。図2〜4の(A)〜(E)は図1のA−A断面図に対応しており、(F)〜(I)は図1のB−B断面図に対応している。
【0022】
最初に、第1のレジストパターン13を形成する。
【0023】
まず、図2(A)のように第1の部分11と第2の部分21とを有する基板を用意する。
【0024】
次に、図2(B)のように、基板上に第1のレジスト膜12を形成する。第1のレジスト膜12の材質としては、例えばノボラック樹脂が挙げられる。第1のレジスト膜12は、基板の第1の部分11と第2の部分21を覆うように形成される。
【0025】
次に、図2(C)のように、第1のレジストパターン13を形成する。第1のレジストパターン13は、例えばマスクパターンを重ねた後に露光、現像して形成される。その際、第1のレジストパターン13は、基板の第1の部分11上に、第1の電子部品素子の電極パターンを想定して形成される。また、第1のレジストパターン13は、基板の第2の部分21を覆うとともに、基板の第2の部分21を覆う部分に開口部27を有するように形成される。開口部27は複数設けてもよい。開口部27の大きさや間隔は、第1のレジストパターンの膜質、膜厚、リストオフ液の種類、リストオフの時間等、種々の因子を考慮して適宜決定される。
【0026】
次に、図3(D)のように、第1のレジストパターン13上に、第1の導電膜14を形成する。第1の導電膜14は、例えばスパッタリング法で形成される。
【0027】
第1の導電膜14は、基板の温度が150℃〜170℃で形成されていることが好ましい。また、第1の導電膜14はエピタキシャル膜で構成されていることが好ましい。この場合、第1のレジストパターン13は第1の導電膜14の形成時の加熱により固化するため、剥離時に剥離されにくくなる。しかしながら、本発明の製造方法によれば、第1のレジストパターン13を容易に剥離することができる。
【0028】
次に、図3(E)のように、第1の導電膜14が形成された第1のレジストパターン13を剥離するリストオフ工法により、第1の電子部品素子の電極パターン15を形成する。この時、基板の第2の部分21上の開口部27に相当する位置にダミー電極28が形成される。第1のレジストパターン13の剥離は、例えばリストオフ液で行う。開口部27は第1のレジストパターン13の基板の第2の部分21を覆う部分に形成されている。そのため、リストオフ液が開口部27から基板11と第1のレジストパターン13の界面に浸入しやすくなる。そのため、基板の第2の部分21を覆う部分の第1のレジストパターン13の残渣を少なくすることが可能となる。
【0029】
続いて、第2のレジストパターン23を形成する。まず、図3(F)のように、基板上に第2のレジスト膜22を形成する。第2のレジスト膜22の材質としては、例えばノボラック樹脂が挙げられる。第2のレジスト膜22は、基板の第1の部分11と第2の部分21を覆うように形成される。次に、図4(G)のように、第2のレジストパターン23を形成する。第2のレジストパターン23は、例えばマスクパターンを重ねた後に露光、現像して形成される。その際、第2のレジストパターン23は、基板の第2の部分21上に、第2の電子部品素子の電極パターンを想定して形成される。また、第2のレジストパターン23は、基板の第1の部分11上に形成されている、第1の電子部品素子の電極パターン15を覆うように形成される。
【0030】
次に、図4(H)のように、第2のレジストパターン23上に、第2の導電膜24を形成する。第2の導電膜24は、例えばスパッタリング法で形成される。
【0031】
次に、図4(I)のように、第2の導電膜24が形成された第2のレジストパターン23を剥離するリストオフ工法により、第2の電子部品素子の電極パターン25を形成する。第2のレジストパターン23の剥離は、例えばリストオフ液で行う。
【0032】
なお、本実施形態では、第1の電子部品素子の電極パターン15を形成した後に第2の電子部品素子の電極パターン25を形成しているが、第2の電子部品素子の電極パターン25を形成した後に第1の電子部品素子の電極パターン15を形成してもよい。
【0033】
また、本実施形態では、第1のレジストパターン13の形成時に開口部を設けており、第2のレジストパターン23の形成時には開口部を設けていないが、第2のレジストパターン23を形成する際にも、基板の第1の部分11を覆う部分に開口部を設けてもよい。
【0034】
(第2の実施形態)
第2の実施形態においては、電子部品はデュプレクサである。その場合には、図1の電子部品1がデュプレクサであり、第1の電子部品素子10と第2の電子部品素子20とがデュプレクサを構成する。例えば、第1の電子部品素子10がTx(送信)素子であり、第2の電子部品素子20がRx(受信)素子である。例えば、Tx素子の導電膜には耐電力性を有する双晶エピタキシャル膜を用いて、Rx素子の導電膜には多結晶膜を用いる。この場合には、第1の電子部品素子の電極パターンと第2の電子部品素子の電極パターンは形成方法が異なり、別々に形成する必要がある。この場合にも本発明を適用することができる。
【0035】
また、本発明は上記の実施形態に限定されるものではなく、単なる例示であり、本発明に係る電子部品の製造方法の効果を損なわない範囲で任意に変更可能である。
【0036】
(実験例)
実験例として、開口部が形成された第1のレジストパターンを用いた電子部品を作製した。
【0037】
第1の電子部品素子として740×1160μmのTx素子と第2の電子部品素子として820×1160μmのRx素子とを備えた1560×1160μmのデュプレクサを作製した。Tx素子の導電膜として膜厚352nmのAl双晶エピタキシャル膜を形成した。また、Rx素子の導電膜として膜厚353nmのAl多結晶膜を形成した。また、第1のレジスト膜として膜厚850nmの ノボラック樹脂膜を形成した。そして、第1のレジストパターンを形成する際に、Rx素子側に10μm角の開口部を440μm間隔で9個形成した。
【0038】
図5に実験例の第1のレジストパターン剥離後の平面写真を示す。図5の左側はTx素子で、右側はRx素子である。左側のTx素子には電極パターンが形成されている。また、右側のRx素子には9か所のダミー電極が形成されている。そして、レジストパターンの残渣は生じていないことが分かる。これは、ダミー電極の開口部からリストオフ液がレジストパターンに浸入したためと考えられる。
【0039】
(比較例)
比較例として、開口部が形成されていない第1のレジストパターンを用いた電子部品を作製した。開口部以外は、実験例と同じ条件で作製した。
【0040】
図6に比較例の第1のレジストパターン剥離後の平面写真を示す。右側のRx素子には開口部が形成されていない。そのため、Rx素子の中央付近にレジストパターンの残渣が生じていることが分かる。
【0041】
実験例と比較例から、レジストパターンに開口部を設けることによりレジストパターンの残渣が少なくなることが明らかとなった。
【符号の説明】
【0042】
1 電子部品
10 第1の電子部品素子
11 基板の第1の部分
12 第1のレジスト膜
13 第1のレジストパターン
14 第1の導電膜
15 第1の電極パターン
20 第2の電子部品素子
21 基板の第2の部分
22 第2のレジスト膜
23 第2のレジストパターン
24 第2の導電膜
25 第2の電極パターン
27 開口部
28 ダミー電極
31 フィルタ素子
32 バンプパッド
41 フィルタ素子
42 バンプパッド
43 配線
101a 電極
102a 電極
103 基板
104 導電膜
105 レジストパターン
106 レジストパターン
107 導電膜

【特許請求の範囲】
【請求項1】
基板の第1の部分上に第1のレジストパターンを形成する工程と、
前記第1のレジストパターン上に第1の導電膜を形成し、その後に前記第1のレジストパターンを剥離するリストオフ工法により第1の電子部品素子の電極パターンを形成する工程と、
前記基板の第2の部分上に第2のレジストパターンを形成する工程と、
前記第2のレジストパターン上に第2の導電膜を形成し、その後に前記第2のレジストパターンを剥離するリストオフ工法により第2の電子部品素子の電極パターンを形成する工程と、
を備える電子部品の製造方法において、
前記第1のレジストパターンは前記基板の第2の部分を覆うとともに、前記基板の第2の部分を覆う部分に開口部を有するように形成されている、電子部品の製造方法。
【請求項2】
前記第1の電子部品素子と前記第2の電子部品素子は異なる周波数を通過させるフィルタである、請求項1に記載の電子部品の製造方法。
【請求項3】
前記第1の電子部品素子と前記第2の電子部品素子はデュプレクサを構成する、請求項1または2に記載の電子部品の製造方法。
【請求項4】
前記第1の導電膜は、前記基板の温度が150℃〜170℃で形成されている、請求項1〜3のいずれか1項に記載の電子部品の製造方法。
【請求項5】
前記第1の導電膜はエピタキシャル膜で構成されている、請求項1〜4のいずれか1項に記載の電子部品の製造方法。
【請求項6】
前記第1の導電膜と前記第2の導電膜は膜厚が異なる、請求項1〜5のいずれか1項に記載の電子部品の製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate


【公開番号】特開2012−23418(P2012−23418A)
【公開日】平成24年2月2日(2012.2.2)
【国際特許分類】
【出願番号】特願2010−157480(P2010−157480)
【出願日】平成22年7月12日(2010.7.12)
【出願人】(000006231)株式会社村田製作所 (3,635)
【Fターム(参考)】