電子部品及びその製造方法
【課題】本発明の目的は、内蔵される回路素子を大きく形成することができると共に、簡単な製造工程により製造できる電子部品及びその製造方法を提供することである。
【解決手段】積層体１２は、複数の絶縁体層が積層されてなる。コイルＬは、積層体１２に内蔵され、かつ、絶縁体層間から積層体１２の側面から外部に露出している露出部１９を有している。フェライト膜２０は、露出部１９を覆うように積層体１２の側面に設けられている。
【解決手段】積層体１２は、複数の絶縁体層が積層されてなる。コイルＬは、積層体１２に内蔵され、かつ、絶縁体層間から積層体１２の側面から外部に露出している露出部１９を有している。フェライト膜２０は、露出部１９を覆うように積層体１２の側面に設けられている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品及びその製造方法に関し、より特定的には、回路素子を内蔵している積層体を備えている電子部品及びその製造方法に関する。
【背景技術】
【０００２】
従来の電子部品としては、例えば、特許文献１に記載の積層型コイルが知られている。以下に、特許文献１に記載の積層型コイルについて説明する。図５は、特許文献１に記載の積層型コイル１００の分解斜視図である。
【０００３】
積層型コイル１００は、図５に示すように、複数の絶縁性シート１０２が積層されることにより構成されている。また、積層型コイル１００は、複数のコイル導体パターン１０４及び複数のビアホール１０６が接続されて構成されているコイルＬを内蔵している。コイル導体パターン１０４は、絶縁性シート１０２上において外周縁部とのギャップが零となるように形成されている。これにより、コイルＬの径を大きくすることができ、コイルＬのインダクタンス値を大きくすることができる。
【０００４】
ところで、積層型コイル１００では、コイル導体パターン１０４は、絶縁性シート１０２間から外部に露出している。そのため、積層型コイル１００の実装時に他の電子部品や配線等が、コイル導体パターン１０４が露出している部分に接触して、ショートが発生するおそれがある。そこで、積層型コイル１００では、側面を覆うように絶縁膜（図５には図示せず）が設けられている。
【０００５】
しかしながら、積層型コイル１００は、絶縁膜を形成する工程が複雑になるという問題を有している。より詳細には、積層型コイル１００では、絶縁性シート１０２を積層した後に、コーティング材やセラミックペースト等をディッピングや印刷等の方法により塗布して絶縁膜を形成し、更に、外部電極を形成している。そのため、コイルＬにおいて外部電極と接続される部分は、外部電極の形成工程において外部に露出している必要がある。したがって、ディッピングにより絶縁膜を形成する場合には、コイルＬにおいて外部電極と接続させる部分を露出させるために、絶縁膜の一部を除去する必要がある。また、印刷により絶縁膜を形成する場合には、コイルＬにおいて外部電極と接続される部分に絶縁膜が形成されないようにスクリーンやマスクを用いて一面ずつ塗布する必要がある。以上のように、積層型コイル１００は、絶縁膜を形成する工程が複雑になるために、製造工程が複雑になるという問題を有している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−３１３２１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、内蔵される回路素子を大きく形成することができると共に、簡単な製造工程により製造できる電子部品及びその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一形態に係る電子部品は、複数の絶縁体層が積層されてなる積層体と、前記積層体に内蔵され、かつ、前記絶縁体層間から該積層体の外部に露出している露出部を有している回路素子と、前記露出部を覆うように前記積層体の表面に設けられているフェライト膜と、を備えていること、を特徴とする。
【０００９】
本発明の一形態に係る電子部品の製造方法は、前記電子部品の製造方法であって、前記回路素子を内蔵している前記積層体を準備する工程と、前記フェライト膜を、めっき工法により形成する工程と、を備えていること、を特徴とする。
【発明の効果】
【００１０】
本発明によれば、内蔵される回路素子を大きく形成することができると共に、簡単な製造工程により製造できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る電子部品の外観斜視図である。
【図２】一実施形態に係る電子部品の積層体の分解斜視図である。
【図３】図１の電子部品のＡ−Ａにおける断面構造図である。
【図４】外部電極が形成される直前の積層体のＡ−Ａにおける断面構造図である。
【図５】特許文献１に記載の積層型コイルの分解斜視図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の実施形態に係る電子部品及びその製造方法について説明する。
【００１３】
（電子部品の構成）
本発明の一実施形態に係る電子部品の製造方法にて作製される電子部品の構成について説明する。図１は、本発明の実施形態に係る電子部品１０の外観斜視図である。図２は、一実施形態に係る電子部品１０の積層体１２の分解斜視図である。図３は、図１の電子部品１０のＡ−Ａにおける断面構造図である。
【００１４】
以下、電子部品１０の積層方向をｚ軸方向と定義し、電子部品１０のｚ軸方向の正方向側の面（以下、上面と称す）の２辺に沿った方向をｘ軸方向及びｙ軸方向と定義する。ｘ軸方向とｙ軸方向とｚ軸方向とは直交している。また、電子部品１０のｚ軸方向の負方向側の面を下面と称す。更に、電子部品１０の上面及び下面以外の面を側面と称す。
【００１５】
電子部品１０は、図１及び図２に示すように、積層体１２、外部電極１４（１４ａ，１４ｂ）、フェライト膜２０（２０ａ〜２０ｅ）、及び、コイル（電子素子）Ｌ（図１には図示せず）を備えている。積層体１２は、直方体状をなしており、コイルＬを内蔵している。
【００１６】
外部電極１４ａ，１４ｂはそれぞれ、積層体１２の上面及び下面に設けられている。また、外部電極１４ａ，１４ｂはそれぞれ、上面及び下面から折り返されることにより、側面にも設けられている。
【００１７】
積層体１２は、図２に示すように、絶縁体層１６（１６ａ〜１６ｍ）がｚ軸方向の正方向側から負方向側へとこの順に積層されることにより構成されている。絶縁体層１６は、磁性体材料（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト）からなる長方形状の層である。なお、磁性体材料とは、−５５℃以上＋１２５℃以下の温度範囲において、磁性体材料として機能する材料を意味する。以下では、絶縁体層１６のｚ軸方向の正方向側の面を表面と称し、絶縁体層１６のｚ軸方向の負方向側の面を裏面と称す。
【００１８】
コイルＬは、積層体１２に内蔵され、図２に示すように、コイル導体層１８（１８ａ〜１８ｅ）及びビアホール導体ｖ１〜ｖ１３により構成されている。コイルＬは、コイル導体層１８ａ〜１８ｅ及びビアホール導体ｖ１〜ｖ１３が接続されることにより螺旋状をなすように構成され、ｚ軸方向と平行なコイル軸を有している。
【００１９】
コイル導体層１８ａ〜１８ｅは、図２に示すように、絶縁体層１６ｅ〜１６ｉの表面上に設けられており、絶縁体層１６ｅ〜１６ｉの外縁に接しながら旋回するコ字型の線状導体層である。より詳細には、コイル導体層１８ａ〜１８ｅは、３／４ターンのターン数を有しており、絶縁体層１６ｅ〜１６ｉの三辺に沿って設けられている。コイル導体層１８ａは、絶縁体層１６ｅにおいて、ｘ軸方向の正方向側の辺以外の三辺に沿って設けられている。コイル導体層１８ｂは、絶縁体層１６ｆにおいて、ｙ軸方向の正方向側の辺以外の三辺に沿って設けられている。コイル導体層１８ｃは、絶縁体層１６ｇにおいて、ｘ軸方向の負方向側の辺以外の三辺に沿って設けられている。コイル導体層１８ｄは、絶縁体層１６ｈにおいて、ｙ軸方向の負方向側の辺以外の三辺に沿って設けられている。コイル導体層１８ｅは、絶縁体層１６ｉにおいて、ｘ軸方向の正方向側の辺以外の三辺に沿って設けられている。
【００２０】
以上のように、コイル導体層１８ａ〜１８ｅが絶縁体層１６ｅ〜１６ｉの外縁に接することにより、コイル導体層１８ａ〜１８ｅ（すなわち、コイルＬ）は、図２及び図３に示すように、絶縁体層１６間から積層体１２の外部に露出している露出部１９（１９ａ〜１９ｅ）（太線で表示）を有している。露出部１９ａは、絶縁体層１６ｅのｘ軸方向の正方向側の辺を除く三辺全体と、絶縁体層１６ｅのｘ軸方向の正方向側の辺の両端近傍に位置している。露出部１９ｂは、絶縁体層１６ｆのｙ軸方向の正方向側の辺を除く三辺全体と、絶縁体層１６ｆのｙ軸方向の正方向側の辺の両端近傍に位置している。露出部１９ｃは、絶縁体層１６ｇのｘ軸方向の負方向側の辺を除く三辺全体と、絶縁体層１６ｇのｘ軸方向の負方向側の辺の両端近傍に位置している。露出部１９ｄは、絶縁体層１６ｈのｙ軸方向の負方向側の辺を除く三辺全体と、絶縁体層１６ｈのｙ軸方向の負方向側の辺の両端近傍に位置している。露出部１９ｅは、絶縁体層１６ｉのｘ軸方向の正方向側の辺を除く三辺全体と、絶縁体層１６ｉのｘ軸方向の正方向側の辺の両端近傍に位置している。
【００２１】
以下では、コイル導体層１８において、ｚ軸方向の正方向側から平面視したときに、時計回りの上流側の端部を上流端とし、時計回りの下流側の端部を下流端とする。なお、コイル導体層１８のターン数は、３／４ターンに限らない。よって、コイル導体層１８のターン数は、例えば、１／２ターンであってもよいし、７／８ターンであってもよい。
【００２２】
ビアホール導体ｖ１〜ｖ１３は、図２に示すように、絶縁体層１６ａ〜１６ｍをｚ軸方向に貫通するように設けられている。ビアホール導体ｖ１〜ｖ４は、絶縁体層１６ａ〜１６ｄをｚ軸方向に貫通しており、互いに接続されることにより１本のビアホール導体を構成している。ビアホール導体ｖ１のｚ軸方向の正方向側の端部は、図３に示すように、外部電極１４ａに接続されている。また、ビアホール導体ｖ４のｚ軸方向の負方向側の端部は、コイル導体層１８ａの上流端に接続されている。
【００２３】
ビアホール導体ｖ５は、絶縁体層１６ｅをｚ軸方向に貫通し、コイル導体層１８ａの下流端及びコイル導体層１８ｂの上流端に接続されている。ビアホール導体ｖ６は、絶縁体層１６ｆをｚ軸方向に貫通し、コイル導体層１８ｂの下流端及びコイル導体層１８ｃの上流端に接続されている。ビアホール導体ｖ７は、絶縁体層１６ｇをｚ軸方向に貫通し、コイル導体層１８ｃの下流端及びコイル導体層１８ｄの上流端に接続されている。ビアホール導体ｖ８は、絶縁体層１６ｈをｚ軸方向に貫通し、コイル導体層１８ｄの下流端及びコイル導体層１８ｅの上流端に接続されている。
【００２４】
ビアホール導体ｖ９〜ｖ１３は、絶縁体層１６ｉ〜１６ｍをｚ軸方向に貫通しており、互いに接続されることにより１本のビアホール導体を構成している。ビアホール導体ｖ９のｚ軸方向の正方向側の端部は、コイル導体層１８ｅの下流端に接続されている。また、ビアホール導体ｖ１３のｚ軸方向の負方向側の端部は、図３に示すように、外部電極１４ｂに接続されている。
【００２５】
フェライト膜２０（２０ａ〜２０ｅ）は、図１及び図３に示すように、露出部１９（１９ａ〜１９ｅ）のみを覆うように積層体１２の側面に設けられている。よって、フェライト膜２０は、露出部１９以外の部分には設けられておらず、積層体１２の側面を周回する線状をなしている。フェライト膜２０は、めっき工法により露出部１９上に形成された磁性体材料（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト）膜である。よって、フェライト膜２０を構成している材料と絶縁体層１６を構成している材料とは同じである。
【００２６】
（電子部品の製造方法）
以下に、電子部品１０の製造方法について図１ないし図３を参照しながら説明する。図４は、外部電極１４が形成される直前の積層体１２のＡ−Ａにおける断面構造図である。なお、以下では、１つの電子部品１０を製造する場合について説明するが、実際には、マザー積層体が作製されカットされることにより、複数の電子部品１０が同時に製造される。
【００２７】
まず、絶縁体層１６となるべきセラミックグリーンシートを準備する。具体的には、酸化第二鉄（Ｆｅ2Ｏ3）、酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）及び酸化銅（ＣｕＯ）を所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を８００℃で１時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、フェライトセラミック粉末を得る。
【００２８】
このフェライトセラミック粉末に対して結合剤（酢酸ビニル、水溶性アクリル等）と可塑剤、湿潤材及び分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、絶縁体層１６となるべきセラミックグリーンシートを作製する。
【００２９】
次に、絶縁体層１６となるべきセラミックグリーンシートのそれぞれに、ビアホール導体ｖ１〜ｖ１３を形成する。具体的には、絶縁体層１６となるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。更に、ビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性材料からなるペーストを印刷塗布などの方法により充填して、ビアホール導体ｖ１〜ｖ１３を形成する。
【００３０】
次に、絶縁体層１６ｅ〜１６ｉとなるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、コイル導体層１８（１８ａ〜１８ｅ）を形成する。導電性材料からなるペーストは、例えば、Ａｇに、ワニス及び溶剤が加えられたものである。
【００３１】
なお、コイル導体層１８（１８ａ〜１８ｅ）を形成する工程とビアホールに対して導電性材料（Ａｇ又はＡｇ−Ｐｔ）からなるペーストを充填する工程とは、同じ工程において行われてもよい。
【００３２】
次に、絶縁体層１６ａ〜１６ｍとなるべきセラミックグリーンシートをｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層及び圧着して未焼成の積層体１２を得る。具体的には、絶縁体層１６ａ〜１６ｍとなるべきセラミックグリーンシートを１枚ずつ積層及び仮圧着する。この後、未焼成の積層体１２に対して、静水圧プレスにて本圧着を施す。静水圧プレスの条件は、１００ＭＰａの圧力及び４５℃の温度である。以上の工程により、複数の未焼成の積層体１２が準備される。
【００３３】
次に、未焼成の積層体１２に、脱バインダー処理及び焼成を施す。脱バインダー処理は、例えば、低酸素雰囲気中においておよそ５００℃で２時間の条件で行う。焼成は、例えば、８７０℃〜９００℃で２．５時間の条件で行う。この後、積層体１２の表面に、バレル研磨処理を施して、面取りを行う。
【００３４】
バレル研磨処理後に、図４に示すように、ビアホール導体ｖ１が積層体１２の上面から露出している露出部２７ａを覆うように、樹脂膜２８ａを形成する。また、ビアホール導体ｖ１３が積層体１２の下面から露出している露出部２７ｂを覆うように、樹脂膜２８ｂを形成する。樹脂膜２８ａ，２８ｂは、後述する外部電極１４ａ，１４ｂを焼き付ける工程において、熱により消失する樹脂である。このような樹脂としては、例えば、アクリル系樹脂が挙げられる。樹脂膜２８ａ，２８ｂは、積層体１２の上面及び下面を樹脂ペースト内にディッピングすることにより塗布される。
【００３５】
次に、積層体１２の露出部１９上にフェライト膜２０をめっき工法により形成する。具体的には、１ｌ程度の容積を有するガラスの反応容器内に反応液を入れ、樹脂膜２８ａ，２８ｂが形成された２０００個の積層体１２を反応液内に浸漬する。反応液は、純水に対して、ＦｌＣｌ2を２０ｇ／ｌ、ＮｉＣｌ2を５ｇ／ｌ、ＺｎＣｌ2を１ｇ／ｌ及びＣｕＣｌ2を２ｇ／ｌの割合で溶解させて得た液体をｐＨを６．０に調整して得られる。そして、反応液の温度を７０℃に維持し、超音波を印加しながら、３０分間だけ反応を行わせた。これにより、導電性を有する露出部１９上には、フェライトが析出する。一方、積層体１２の表面において露出部１９以外の部分は、絶縁性材料により構成されている。そのため、露出部１９以外の部分には、フェライトは析出しない。すなわち、樹脂膜２８ａ，２８ｂ上にもフェライトは析出しない。
【００３６】
次に、Ａｇを主成分とする導電性材料からなる電極ペーストを、積層体１２の上面、下面及び側面の一部に塗布する。そして、塗布した電極ペーストを約８００℃の温度で１時間の条件で焼き付ける。これにより、外部電極１４となるべき銀電極を形成する。この際、露出部２７ａ，２７ｂ上に形成された樹脂膜２８ａ，２８ｂは、加熱により消失する。その結果、外部電極１４ａ，１４ｂはそれぞれ、ビアホール導体ｖ１，ｖ１３と接続される。
【００３７】
最後に、外部電極１４となるべき銀電極の表面に、Ｎｉめっき／Ｓｎめっきを施すことにより、外部電極１４を形成する。この際、フェライト膜２０上には、Ｎｉめっき／Ｓｎめっきは施されない。これは、フェライト膜２０が絶縁性を有しているためである。以上の工程を経て、図１に示すような電子部品１０が完成する。
【００３８】
（効果）
以上のような電子部品１０及びその製造方法によれば、内蔵される回路素子を大きく形成することができる。より詳細には、電子部品１０では、コイル導体層１８は、図２に示すように、絶縁体層１６の外縁に接している。すなわち、コイル導体層１８と絶縁体層１６の外縁との間に隙間が存在しない。よって、電子部品１０は、コイル導体層と絶縁体層の外縁との間に隙間が存在する電子部品に比べて、コイルＬの径を大きくすることができる。よって、電子部品１０及びその製造方法では、内蔵されるコイルＬ（回路素子）を大きく形成することができる。その結果、コイルＬのインダクタンス値を大きくすることが可能となる。
【００３９】
また、電子部品１０及びその製造方法によれば、以下の理由によっても、内蔵される回路素子を大きく形成することができる。より詳細には、フェライト膜２０は、露出部１９を覆うように形成されているので、めっき工法により形成されることが可能である。めっき工法により形成されたフェライト膜２０の膜厚は、積層体の側面に印刷法によりペーストを塗布することにより形成されたフェライト膜の膜厚に比べてはるかに薄い。具体的には、めっき工法により形成されたフェライト膜２０の膜厚は１μｍ程度であり、印刷法により形成されたフェライト膜の膜厚は５０μｍ程度である。これにより、同じサイズの電子部品１０を作製する場合には、積層体１２のｘ軸方向及びｙ軸方向のサイズを、印刷法により形成されたフェライト膜を有する積層体のｘ軸方向及びｙ軸方向のサイズよりも１００μｍ程度大きくできる。その結果、積層体１２内に内蔵されるコイルＬ（回路素子）を大きく形成することができ、コイルＬのインダクタンス値を大きくすることができる。
【００４０】
本願発明者は、電子部品１０において、コイルＬのインダクタンス値を大きくすることができることを示すために、以下に説明するコンピュータシミュレーションを行った。具体的には、チップサイズが１．６ｍｍ×０．８ｍｍ×０．８ｍｍの図１に示す構造を有する電子部品１０の第１のモデル及び図５に示す構造を有する積層型コイル１００の第２のモデルを作製した。第１のモデルでは、フェライト膜２０の厚みを１μｍに設定した。また、第２のモデルでは、絶縁膜としてのフェライト膜（図５には図示せず）を５０μｍに設定した。第１のモデルの積層体１２のｘ軸方向及びｙ軸方向のサイズを、第２のモデルの積層体のｘ軸方向及びｙ軸方向のサイズよりも９８μｍずつ大きくした。また、電子部品１０のコイルＬの線幅及び積層型コイル１００のコイルＬの線幅については等しく設定した。以上のような第１のモデルでは、インダクタンス値は５４０ｎＨとなった。一方、第２のモデルでは、インダクタンス値は４２０ｎＨとなった。よって、コンピュータシミュレーションによっても、電子部品１０では、コイルＬのインダクタンス値を大きくできることが分かる。
【００４１】
更に、電子部品１０及びその製造方法によれば、優れた直流重畳特性を得ることができる。より詳細には、電子部品１０では、フェライト膜２０をめっき工法により形成できるので、フェライト膜２０の膜厚を小さくすることができる。そのため、コイルＬの外周側に位置する磁性体の量が少なくなる。これにより、電子部品１０のコイルＬは、開磁路型のコイルに近い構造をとるようになる。その結果、電子部品１０のコイルＬにおいて磁気飽和が発生しにくくなるので、電子部品１０のコイルＬの直流重畳特性が向上する。
【００４２】
更に、電子部品１０及びその製造方法によれば、簡単な製造工程により電子部品１０を製造できる。より詳細には、図５に示す従来の積層型コイル１００では、コイル導体パターン１０４は、絶縁性シート１０２間から外部に露出している。そのため、積層型コイル１００の実装時に他の電子部品や配線等が、コイル導体パターン１０４が露出している部分に接触して、ショートが発生するおそれがある。そこで、積層型コイル１００では、側面を覆うように絶縁膜（図５には図示せず）が設けられている。
【００４３】
しかしながら、積層型コイル１００は、絶縁膜を形成する工程が複雑になるという問題を有している。より詳細には、積層型コイル１００では、絶縁性シート１０２を積層した後に、コーティング材やセラミックペースト等をディッピングや印刷等の方法により塗布して絶縁膜を形成し、更に、外部電極を形成している。そのため、コイルＬにおいて外部電極と接続される部分は、外部電極の形成工程において外部に露出している必要がある。したがって、ディッピングにより絶縁膜を形成する場合には、コイルＬにおいて外部電極と接続させる部分を露出させるために、絶縁膜の一部を除去する必要がある。また、印刷により絶縁膜を形成する場合には、コイルＬにおいて外部電極と接続される部分に絶縁膜が形成されないようにスクリーンやマスクを用いて一面ずつ塗布する必要がある。以上のように、積層型コイル１００は、絶縁膜を形成する工程が複雑になるために、製造工程が複雑になるという問題を有している。
【００４４】
これに対して、電子部品１０及びその製造方法では、フェライト膜２０は、露出部１９を覆うように設けられている。これにより、露出部１９に対してめっき工法により、フェライト膜２０を形成することが可能となる。より詳細には、めっき工法では導電性を有する部分にのみフェライトが析出するので、露出部１９上に対してフェライト膜２０が形成される。そして、フェライト膜２０は絶縁性を有しているので、フェライト膜２０に他の電子部品や配線等が接触したとしても、コイル導体層１８と他の電子部品や配線等との間でショートが発生しない。このように、電子部品１０及び製造方法では、フェライト膜２０が露出部１９上に設けられているので、絶縁性を有するフェライト膜２０をめっき工法により簡単に形成できる。よって、電子部品１０及びその製造方法では、絶縁膜を除去する工程、及び、絶縁膜を印刷する工程が不要である。以上より、電子部品１０及びその製造方法によれば、簡単な製造工程により電子部品１０を製造できる。
【００４５】
更に、電子部品１０及びその製造方法では、めっき工法によりフェライト膜２０を形成しているので、多数の積層体１２に対して同時にフェライト膜２０を形成することができる。その結果、電子部品１０を安価に大量生産することが可能となる。
【００４６】
また、電子部品１０及びその製造方法では、積層体１２の表面のバレル研磨処理をフェライト膜２０の形成前に行っている。これにより、バレル研磨処理によりフェライト膜２０が削り取られることが防止される。
【００４７】
また、電子部品１０及びその製造方法では、積層体１２を構成している材料とフェライト膜２０を構成している材料とは同じである。そのため、フェライト膜２０と積層体１２との間で高い密着性を得ることができる。
【００４８】
（その他の実施形態）
以上のように構成された電子部品１０及びその製造方法は、前記実施形態に示したものに限らず、その要旨の範囲内において変更可能である。
【００４９】
なお、電子部品１０に内蔵される回路素子は、コイルＬに限らない。該回路素子は、例えば、ＬＣ複合チップ部品であってもよい。
【００５０】
なお、フェライト膜２０は、露出部１９を覆うように設けられているとしている。ただし、フェライト膜２０がめっき工法により形成されることによって露出部１９からわずかにはみ出す程度は許容される。
【産業上の利用可能性】
【００５１】
以上のように、本発明は、電子部品及びその製造方法に有用であり、特に、内蔵される回路素子を大きく形成することができると共に、簡単な製造工程により製造できる点において優れている。
【符号の説明】
【００５２】
Ｌ コイル
ｖ１〜ｖ１３ ビアホール導体
１０ 電子部品
１２ 積層体
１４ａ，１４ｂ 外部電極
１６ａ〜１６ｍ 絶縁体層
１８ａ〜１８ｅ コイル導体層
１９ａ〜１９ｅ，２７ａ，２７ｂ 露出部
２０ａ〜２０ｅ フェライト膜
【技術分野】
【０００１】
本発明は、電子部品及びその製造方法に関し、より特定的には、回路素子を内蔵している積層体を備えている電子部品及びその製造方法に関する。
【背景技術】
【０００２】
従来の電子部品としては、例えば、特許文献１に記載の積層型コイルが知られている。以下に、特許文献１に記載の積層型コイルについて説明する。図５は、特許文献１に記載の積層型コイル１００の分解斜視図である。
【０００３】
積層型コイル１００は、図５に示すように、複数の絶縁性シート１０２が積層されることにより構成されている。また、積層型コイル１００は、複数のコイル導体パターン１０４及び複数のビアホール１０６が接続されて構成されているコイルＬを内蔵している。コイル導体パターン１０４は、絶縁性シート１０２上において外周縁部とのギャップが零となるように形成されている。これにより、コイルＬの径を大きくすることができ、コイルＬのインダクタンス値を大きくすることができる。
【０００４】
ところで、積層型コイル１００では、コイル導体パターン１０４は、絶縁性シート１０２間から外部に露出している。そのため、積層型コイル１００の実装時に他の電子部品や配線等が、コイル導体パターン１０４が露出している部分に接触して、ショートが発生するおそれがある。そこで、積層型コイル１００では、側面を覆うように絶縁膜（図５には図示せず）が設けられている。
【０００５】
しかしながら、積層型コイル１００は、絶縁膜を形成する工程が複雑になるという問題を有している。より詳細には、積層型コイル１００では、絶縁性シート１０２を積層した後に、コーティング材やセラミックペースト等をディッピングや印刷等の方法により塗布して絶縁膜を形成し、更に、外部電極を形成している。そのため、コイルＬにおいて外部電極と接続される部分は、外部電極の形成工程において外部に露出している必要がある。したがって、ディッピングにより絶縁膜を形成する場合には、コイルＬにおいて外部電極と接続させる部分を露出させるために、絶縁膜の一部を除去する必要がある。また、印刷により絶縁膜を形成する場合には、コイルＬにおいて外部電極と接続される部分に絶縁膜が形成されないようにスクリーンやマスクを用いて一面ずつ塗布する必要がある。以上のように、積層型コイル１００は、絶縁膜を形成する工程が複雑になるために、製造工程が複雑になるという問題を有している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−３１３２１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、内蔵される回路素子を大きく形成することができると共に、簡単な製造工程により製造できる電子部品及びその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一形態に係る電子部品は、複数の絶縁体層が積層されてなる積層体と、前記積層体に内蔵され、かつ、前記絶縁体層間から該積層体の外部に露出している露出部を有している回路素子と、前記露出部を覆うように前記積層体の表面に設けられているフェライト膜と、を備えていること、を特徴とする。
【０００９】
本発明の一形態に係る電子部品の製造方法は、前記電子部品の製造方法であって、前記回路素子を内蔵している前記積層体を準備する工程と、前記フェライト膜を、めっき工法により形成する工程と、を備えていること、を特徴とする。
【発明の効果】
【００１０】
本発明によれば、内蔵される回路素子を大きく形成することができると共に、簡単な製造工程により製造できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る電子部品の外観斜視図である。
【図２】一実施形態に係る電子部品の積層体の分解斜視図である。
【図３】図１の電子部品のＡ−Ａにおける断面構造図である。
【図４】外部電極が形成される直前の積層体のＡ−Ａにおける断面構造図である。
【図５】特許文献１に記載の積層型コイルの分解斜視図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の実施形態に係る電子部品及びその製造方法について説明する。
【００１３】
（電子部品の構成）
本発明の一実施形態に係る電子部品の製造方法にて作製される電子部品の構成について説明する。図１は、本発明の実施形態に係る電子部品１０の外観斜視図である。図２は、一実施形態に係る電子部品１０の積層体１２の分解斜視図である。図３は、図１の電子部品１０のＡ−Ａにおける断面構造図である。
【００１４】
以下、電子部品１０の積層方向をｚ軸方向と定義し、電子部品１０のｚ軸方向の正方向側の面（以下、上面と称す）の２辺に沿った方向をｘ軸方向及びｙ軸方向と定義する。ｘ軸方向とｙ軸方向とｚ軸方向とは直交している。また、電子部品１０のｚ軸方向の負方向側の面を下面と称す。更に、電子部品１０の上面及び下面以外の面を側面と称す。
【００１５】
電子部品１０は、図１及び図２に示すように、積層体１２、外部電極１４（１４ａ，１４ｂ）、フェライト膜２０（２０ａ〜２０ｅ）、及び、コイル（電子素子）Ｌ（図１には図示せず）を備えている。積層体１２は、直方体状をなしており、コイルＬを内蔵している。
【００１６】
外部電極１４ａ，１４ｂはそれぞれ、積層体１２の上面及び下面に設けられている。また、外部電極１４ａ，１４ｂはそれぞれ、上面及び下面から折り返されることにより、側面にも設けられている。
【００１７】
積層体１２は、図２に示すように、絶縁体層１６（１６ａ〜１６ｍ）がｚ軸方向の正方向側から負方向側へとこの順に積層されることにより構成されている。絶縁体層１６は、磁性体材料（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト）からなる長方形状の層である。なお、磁性体材料とは、−５５℃以上＋１２５℃以下の温度範囲において、磁性体材料として機能する材料を意味する。以下では、絶縁体層１６のｚ軸方向の正方向側の面を表面と称し、絶縁体層１６のｚ軸方向の負方向側の面を裏面と称す。
【００１８】
コイルＬは、積層体１２に内蔵され、図２に示すように、コイル導体層１８（１８ａ〜１８ｅ）及びビアホール導体ｖ１〜ｖ１３により構成されている。コイルＬは、コイル導体層１８ａ〜１８ｅ及びビアホール導体ｖ１〜ｖ１３が接続されることにより螺旋状をなすように構成され、ｚ軸方向と平行なコイル軸を有している。
【００１９】
コイル導体層１８ａ〜１８ｅは、図２に示すように、絶縁体層１６ｅ〜１６ｉの表面上に設けられており、絶縁体層１６ｅ〜１６ｉの外縁に接しながら旋回するコ字型の線状導体層である。より詳細には、コイル導体層１８ａ〜１８ｅは、３／４ターンのターン数を有しており、絶縁体層１６ｅ〜１６ｉの三辺に沿って設けられている。コイル導体層１８ａは、絶縁体層１６ｅにおいて、ｘ軸方向の正方向側の辺以外の三辺に沿って設けられている。コイル導体層１８ｂは、絶縁体層１６ｆにおいて、ｙ軸方向の正方向側の辺以外の三辺に沿って設けられている。コイル導体層１８ｃは、絶縁体層１６ｇにおいて、ｘ軸方向の負方向側の辺以外の三辺に沿って設けられている。コイル導体層１８ｄは、絶縁体層１６ｈにおいて、ｙ軸方向の負方向側の辺以外の三辺に沿って設けられている。コイル導体層１８ｅは、絶縁体層１６ｉにおいて、ｘ軸方向の正方向側の辺以外の三辺に沿って設けられている。
【００２０】
以上のように、コイル導体層１８ａ〜１８ｅが絶縁体層１６ｅ〜１６ｉの外縁に接することにより、コイル導体層１８ａ〜１８ｅ（すなわち、コイルＬ）は、図２及び図３に示すように、絶縁体層１６間から積層体１２の外部に露出している露出部１９（１９ａ〜１９ｅ）（太線で表示）を有している。露出部１９ａは、絶縁体層１６ｅのｘ軸方向の正方向側の辺を除く三辺全体と、絶縁体層１６ｅのｘ軸方向の正方向側の辺の両端近傍に位置している。露出部１９ｂは、絶縁体層１６ｆのｙ軸方向の正方向側の辺を除く三辺全体と、絶縁体層１６ｆのｙ軸方向の正方向側の辺の両端近傍に位置している。露出部１９ｃは、絶縁体層１６ｇのｘ軸方向の負方向側の辺を除く三辺全体と、絶縁体層１６ｇのｘ軸方向の負方向側の辺の両端近傍に位置している。露出部１９ｄは、絶縁体層１６ｈのｙ軸方向の負方向側の辺を除く三辺全体と、絶縁体層１６ｈのｙ軸方向の負方向側の辺の両端近傍に位置している。露出部１９ｅは、絶縁体層１６ｉのｘ軸方向の正方向側の辺を除く三辺全体と、絶縁体層１６ｉのｘ軸方向の正方向側の辺の両端近傍に位置している。
【００２１】
以下では、コイル導体層１８において、ｚ軸方向の正方向側から平面視したときに、時計回りの上流側の端部を上流端とし、時計回りの下流側の端部を下流端とする。なお、コイル導体層１８のターン数は、３／４ターンに限らない。よって、コイル導体層１８のターン数は、例えば、１／２ターンであってもよいし、７／８ターンであってもよい。
【００２２】
ビアホール導体ｖ１〜ｖ１３は、図２に示すように、絶縁体層１６ａ〜１６ｍをｚ軸方向に貫通するように設けられている。ビアホール導体ｖ１〜ｖ４は、絶縁体層１６ａ〜１６ｄをｚ軸方向に貫通しており、互いに接続されることにより１本のビアホール導体を構成している。ビアホール導体ｖ１のｚ軸方向の正方向側の端部は、図３に示すように、外部電極１４ａに接続されている。また、ビアホール導体ｖ４のｚ軸方向の負方向側の端部は、コイル導体層１８ａの上流端に接続されている。
【００２３】
ビアホール導体ｖ５は、絶縁体層１６ｅをｚ軸方向に貫通し、コイル導体層１８ａの下流端及びコイル導体層１８ｂの上流端に接続されている。ビアホール導体ｖ６は、絶縁体層１６ｆをｚ軸方向に貫通し、コイル導体層１８ｂの下流端及びコイル導体層１８ｃの上流端に接続されている。ビアホール導体ｖ７は、絶縁体層１６ｇをｚ軸方向に貫通し、コイル導体層１８ｃの下流端及びコイル導体層１８ｄの上流端に接続されている。ビアホール導体ｖ８は、絶縁体層１６ｈをｚ軸方向に貫通し、コイル導体層１８ｄの下流端及びコイル導体層１８ｅの上流端に接続されている。
【００２４】
ビアホール導体ｖ９〜ｖ１３は、絶縁体層１６ｉ〜１６ｍをｚ軸方向に貫通しており、互いに接続されることにより１本のビアホール導体を構成している。ビアホール導体ｖ９のｚ軸方向の正方向側の端部は、コイル導体層１８ｅの下流端に接続されている。また、ビアホール導体ｖ１３のｚ軸方向の負方向側の端部は、図３に示すように、外部電極１４ｂに接続されている。
【００２５】
フェライト膜２０（２０ａ〜２０ｅ）は、図１及び図３に示すように、露出部１９（１９ａ〜１９ｅ）のみを覆うように積層体１２の側面に設けられている。よって、フェライト膜２０は、露出部１９以外の部分には設けられておらず、積層体１２の側面を周回する線状をなしている。フェライト膜２０は、めっき工法により露出部１９上に形成された磁性体材料（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト）膜である。よって、フェライト膜２０を構成している材料と絶縁体層１６を構成している材料とは同じである。
【００２６】
（電子部品の製造方法）
以下に、電子部品１０の製造方法について図１ないし図３を参照しながら説明する。図４は、外部電極１４が形成される直前の積層体１２のＡ−Ａにおける断面構造図である。なお、以下では、１つの電子部品１０を製造する場合について説明するが、実際には、マザー積層体が作製されカットされることにより、複数の電子部品１０が同時に製造される。
【００２７】
まず、絶縁体層１６となるべきセラミックグリーンシートを準備する。具体的には、酸化第二鉄（Ｆｅ2Ｏ3）、酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）及び酸化銅（ＣｕＯ）を所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を８００℃で１時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、フェライトセラミック粉末を得る。
【００２８】
このフェライトセラミック粉末に対して結合剤（酢酸ビニル、水溶性アクリル等）と可塑剤、湿潤材及び分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、絶縁体層１６となるべきセラミックグリーンシートを作製する。
【００２９】
次に、絶縁体層１６となるべきセラミックグリーンシートのそれぞれに、ビアホール導体ｖ１〜ｖ１３を形成する。具体的には、絶縁体層１６となるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。更に、ビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性材料からなるペーストを印刷塗布などの方法により充填して、ビアホール導体ｖ１〜ｖ１３を形成する。
【００３０】
次に、絶縁体層１６ｅ〜１６ｉとなるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、コイル導体層１８（１８ａ〜１８ｅ）を形成する。導電性材料からなるペーストは、例えば、Ａｇに、ワニス及び溶剤が加えられたものである。
【００３１】
なお、コイル導体層１８（１８ａ〜１８ｅ）を形成する工程とビアホールに対して導電性材料（Ａｇ又はＡｇ−Ｐｔ）からなるペーストを充填する工程とは、同じ工程において行われてもよい。
【００３２】
次に、絶縁体層１６ａ〜１６ｍとなるべきセラミックグリーンシートをｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層及び圧着して未焼成の積層体１２を得る。具体的には、絶縁体層１６ａ〜１６ｍとなるべきセラミックグリーンシートを１枚ずつ積層及び仮圧着する。この後、未焼成の積層体１２に対して、静水圧プレスにて本圧着を施す。静水圧プレスの条件は、１００ＭＰａの圧力及び４５℃の温度である。以上の工程により、複数の未焼成の積層体１２が準備される。
【００３３】
次に、未焼成の積層体１２に、脱バインダー処理及び焼成を施す。脱バインダー処理は、例えば、低酸素雰囲気中においておよそ５００℃で２時間の条件で行う。焼成は、例えば、８７０℃〜９００℃で２．５時間の条件で行う。この後、積層体１２の表面に、バレル研磨処理を施して、面取りを行う。
【００３４】
バレル研磨処理後に、図４に示すように、ビアホール導体ｖ１が積層体１２の上面から露出している露出部２７ａを覆うように、樹脂膜２８ａを形成する。また、ビアホール導体ｖ１３が積層体１２の下面から露出している露出部２７ｂを覆うように、樹脂膜２８ｂを形成する。樹脂膜２８ａ，２８ｂは、後述する外部電極１４ａ，１４ｂを焼き付ける工程において、熱により消失する樹脂である。このような樹脂としては、例えば、アクリル系樹脂が挙げられる。樹脂膜２８ａ，２８ｂは、積層体１２の上面及び下面を樹脂ペースト内にディッピングすることにより塗布される。
【００３５】
次に、積層体１２の露出部１９上にフェライト膜２０をめっき工法により形成する。具体的には、１ｌ程度の容積を有するガラスの反応容器内に反応液を入れ、樹脂膜２８ａ，２８ｂが形成された２０００個の積層体１２を反応液内に浸漬する。反応液は、純水に対して、ＦｌＣｌ2を２０ｇ／ｌ、ＮｉＣｌ2を５ｇ／ｌ、ＺｎＣｌ2を１ｇ／ｌ及びＣｕＣｌ2を２ｇ／ｌの割合で溶解させて得た液体をｐＨを６．０に調整して得られる。そして、反応液の温度を７０℃に維持し、超音波を印加しながら、３０分間だけ反応を行わせた。これにより、導電性を有する露出部１９上には、フェライトが析出する。一方、積層体１２の表面において露出部１９以外の部分は、絶縁性材料により構成されている。そのため、露出部１９以外の部分には、フェライトは析出しない。すなわち、樹脂膜２８ａ，２８ｂ上にもフェライトは析出しない。
【００３６】
次に、Ａｇを主成分とする導電性材料からなる電極ペーストを、積層体１２の上面、下面及び側面の一部に塗布する。そして、塗布した電極ペーストを約８００℃の温度で１時間の条件で焼き付ける。これにより、外部電極１４となるべき銀電極を形成する。この際、露出部２７ａ，２７ｂ上に形成された樹脂膜２８ａ，２８ｂは、加熱により消失する。その結果、外部電極１４ａ，１４ｂはそれぞれ、ビアホール導体ｖ１，ｖ１３と接続される。
【００３７】
最後に、外部電極１４となるべき銀電極の表面に、Ｎｉめっき／Ｓｎめっきを施すことにより、外部電極１４を形成する。この際、フェライト膜２０上には、Ｎｉめっき／Ｓｎめっきは施されない。これは、フェライト膜２０が絶縁性を有しているためである。以上の工程を経て、図１に示すような電子部品１０が完成する。
【００３８】
（効果）
以上のような電子部品１０及びその製造方法によれば、内蔵される回路素子を大きく形成することができる。より詳細には、電子部品１０では、コイル導体層１８は、図２に示すように、絶縁体層１６の外縁に接している。すなわち、コイル導体層１８と絶縁体層１６の外縁との間に隙間が存在しない。よって、電子部品１０は、コイル導体層と絶縁体層の外縁との間に隙間が存在する電子部品に比べて、コイルＬの径を大きくすることができる。よって、電子部品１０及びその製造方法では、内蔵されるコイルＬ（回路素子）を大きく形成することができる。その結果、コイルＬのインダクタンス値を大きくすることが可能となる。
【００３９】
また、電子部品１０及びその製造方法によれば、以下の理由によっても、内蔵される回路素子を大きく形成することができる。より詳細には、フェライト膜２０は、露出部１９を覆うように形成されているので、めっき工法により形成されることが可能である。めっき工法により形成されたフェライト膜２０の膜厚は、積層体の側面に印刷法によりペーストを塗布することにより形成されたフェライト膜の膜厚に比べてはるかに薄い。具体的には、めっき工法により形成されたフェライト膜２０の膜厚は１μｍ程度であり、印刷法により形成されたフェライト膜の膜厚は５０μｍ程度である。これにより、同じサイズの電子部品１０を作製する場合には、積層体１２のｘ軸方向及びｙ軸方向のサイズを、印刷法により形成されたフェライト膜を有する積層体のｘ軸方向及びｙ軸方向のサイズよりも１００μｍ程度大きくできる。その結果、積層体１２内に内蔵されるコイルＬ（回路素子）を大きく形成することができ、コイルＬのインダクタンス値を大きくすることができる。
【００４０】
本願発明者は、電子部品１０において、コイルＬのインダクタンス値を大きくすることができることを示すために、以下に説明するコンピュータシミュレーションを行った。具体的には、チップサイズが１．６ｍｍ×０．８ｍｍ×０．８ｍｍの図１に示す構造を有する電子部品１０の第１のモデル及び図５に示す構造を有する積層型コイル１００の第２のモデルを作製した。第１のモデルでは、フェライト膜２０の厚みを１μｍに設定した。また、第２のモデルでは、絶縁膜としてのフェライト膜（図５には図示せず）を５０μｍに設定した。第１のモデルの積層体１２のｘ軸方向及びｙ軸方向のサイズを、第２のモデルの積層体のｘ軸方向及びｙ軸方向のサイズよりも９８μｍずつ大きくした。また、電子部品１０のコイルＬの線幅及び積層型コイル１００のコイルＬの線幅については等しく設定した。以上のような第１のモデルでは、インダクタンス値は５４０ｎＨとなった。一方、第２のモデルでは、インダクタンス値は４２０ｎＨとなった。よって、コンピュータシミュレーションによっても、電子部品１０では、コイルＬのインダクタンス値を大きくできることが分かる。
【００４１】
更に、電子部品１０及びその製造方法によれば、優れた直流重畳特性を得ることができる。より詳細には、電子部品１０では、フェライト膜２０をめっき工法により形成できるので、フェライト膜２０の膜厚を小さくすることができる。そのため、コイルＬの外周側に位置する磁性体の量が少なくなる。これにより、電子部品１０のコイルＬは、開磁路型のコイルに近い構造をとるようになる。その結果、電子部品１０のコイルＬにおいて磁気飽和が発生しにくくなるので、電子部品１０のコイルＬの直流重畳特性が向上する。
【００４２】
更に、電子部品１０及びその製造方法によれば、簡単な製造工程により電子部品１０を製造できる。より詳細には、図５に示す従来の積層型コイル１００では、コイル導体パターン１０４は、絶縁性シート１０２間から外部に露出している。そのため、積層型コイル１００の実装時に他の電子部品や配線等が、コイル導体パターン１０４が露出している部分に接触して、ショートが発生するおそれがある。そこで、積層型コイル１００では、側面を覆うように絶縁膜（図５には図示せず）が設けられている。
【００４３】
しかしながら、積層型コイル１００は、絶縁膜を形成する工程が複雑になるという問題を有している。より詳細には、積層型コイル１００では、絶縁性シート１０２を積層した後に、コーティング材やセラミックペースト等をディッピングや印刷等の方法により塗布して絶縁膜を形成し、更に、外部電極を形成している。そのため、コイルＬにおいて外部電極と接続される部分は、外部電極の形成工程において外部に露出している必要がある。したがって、ディッピングにより絶縁膜を形成する場合には、コイルＬにおいて外部電極と接続させる部分を露出させるために、絶縁膜の一部を除去する必要がある。また、印刷により絶縁膜を形成する場合には、コイルＬにおいて外部電極と接続される部分に絶縁膜が形成されないようにスクリーンやマスクを用いて一面ずつ塗布する必要がある。以上のように、積層型コイル１００は、絶縁膜を形成する工程が複雑になるために、製造工程が複雑になるという問題を有している。
【００４４】
これに対して、電子部品１０及びその製造方法では、フェライト膜２０は、露出部１９を覆うように設けられている。これにより、露出部１９に対してめっき工法により、フェライト膜２０を形成することが可能となる。より詳細には、めっき工法では導電性を有する部分にのみフェライトが析出するので、露出部１９上に対してフェライト膜２０が形成される。そして、フェライト膜２０は絶縁性を有しているので、フェライト膜２０に他の電子部品や配線等が接触したとしても、コイル導体層１８と他の電子部品や配線等との間でショートが発生しない。このように、電子部品１０及び製造方法では、フェライト膜２０が露出部１９上に設けられているので、絶縁性を有するフェライト膜２０をめっき工法により簡単に形成できる。よって、電子部品１０及びその製造方法では、絶縁膜を除去する工程、及び、絶縁膜を印刷する工程が不要である。以上より、電子部品１０及びその製造方法によれば、簡単な製造工程により電子部品１０を製造できる。
【００４５】
更に、電子部品１０及びその製造方法では、めっき工法によりフェライト膜２０を形成しているので、多数の積層体１２に対して同時にフェライト膜２０を形成することができる。その結果、電子部品１０を安価に大量生産することが可能となる。
【００４６】
また、電子部品１０及びその製造方法では、積層体１２の表面のバレル研磨処理をフェライト膜２０の形成前に行っている。これにより、バレル研磨処理によりフェライト膜２０が削り取られることが防止される。
【００４７】
また、電子部品１０及びその製造方法では、積層体１２を構成している材料とフェライト膜２０を構成している材料とは同じである。そのため、フェライト膜２０と積層体１２との間で高い密着性を得ることができる。
【００４８】
（その他の実施形態）
以上のように構成された電子部品１０及びその製造方法は、前記実施形態に示したものに限らず、その要旨の範囲内において変更可能である。
【００４９】
なお、電子部品１０に内蔵される回路素子は、コイルＬに限らない。該回路素子は、例えば、ＬＣ複合チップ部品であってもよい。
【００５０】
なお、フェライト膜２０は、露出部１９を覆うように設けられているとしている。ただし、フェライト膜２０がめっき工法により形成されることによって露出部１９からわずかにはみ出す程度は許容される。
【産業上の利用可能性】
【００５１】
以上のように、本発明は、電子部品及びその製造方法に有用であり、特に、内蔵される回路素子を大きく形成することができると共に、簡単な製造工程により製造できる点において優れている。
【符号の説明】
【００５２】
Ｌ コイル
ｖ１〜ｖ１３ ビアホール導体
１０ 電子部品
１２ 積層体
１４ａ，１４ｂ 外部電極
１６ａ〜１６ｍ 絶縁体層
１８ａ〜１８ｅ コイル導体層
１９ａ〜１９ｅ，２７ａ，２７ｂ 露出部
２０ａ〜２０ｅ フェライト膜
【特許請求の範囲】
【請求項１】
複数の絶縁体層が積層されてなる積層体と、
前記積層体に内蔵され、かつ、前記絶縁体層間から該積層体の外部に露出している露出部を有している回路素子と、
前記露出部を覆うように前記積層体の表面に設けられているフェライト膜と、
を備えていること、
を特徴とする電子部品。
【請求項２】
前記フェライト膜は、めっき工法により形成されていること、
を特徴とする請求項１に記載の電子部品。
【請求項３】
前記回路素子は、コイルであること、
を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
【請求項４】
前記コイルは、前記絶縁体層上に設けられている複数の導体層が接続されることにより構成されている螺旋状コイルであり、
前記複数の導体層は、前記絶縁体層上において、該絶縁体層の外縁に接しながら旋廻している線状導体層であること、
を特徴とする請求項３に記載の電子部品。
【請求項５】
前記絶縁体層は、フェライトにより構成されていること、
を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。
【請求項６】
請求項１ないし請求項５のいずれかに記載の電子部品の製造方法であって、
前記回路素子を内蔵している前記積層体を準備する工程と、
前記フェライト膜を、めっき工法により形成する工程と、
を備えていること、
を特徴とする電子部品の製造方法。
【請求項７】
前記フェライト膜を形成する前に、前記積層体の表面に対してバレル研磨処理を施すこと、
を特徴とする請求項６に記載の電子部品の製造方法。
【請求項１】
複数の絶縁体層が積層されてなる積層体と、
前記積層体に内蔵され、かつ、前記絶縁体層間から該積層体の外部に露出している露出部を有している回路素子と、
前記露出部を覆うように前記積層体の表面に設けられているフェライト膜と、
を備えていること、
を特徴とする電子部品。
【請求項２】
前記フェライト膜は、めっき工法により形成されていること、
を特徴とする請求項１に記載の電子部品。
【請求項３】
前記回路素子は、コイルであること、
を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
【請求項４】
前記コイルは、前記絶縁体層上に設けられている複数の導体層が接続されることにより構成されている螺旋状コイルであり、
前記複数の導体層は、前記絶縁体層上において、該絶縁体層の外縁に接しながら旋廻している線状導体層であること、
を特徴とする請求項３に記載の電子部品。
【請求項５】
前記絶縁体層は、フェライトにより構成されていること、
を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。
【請求項６】
請求項１ないし請求項５のいずれかに記載の電子部品の製造方法であって、
前記回路素子を内蔵している前記積層体を準備する工程と、
前記フェライト膜を、めっき工法により形成する工程と、
を備えていること、
を特徴とする電子部品の製造方法。
【請求項７】
前記フェライト膜を形成する前に、前記積層体の表面に対してバレル研磨処理を施すこと、
を特徴とする請求項６に記載の電子部品の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−１６５８０８（Ｐ２０１１−１６５８０８Ａ）
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願番号】特願２０１０−２５３８３（Ｐ２０１０−２５３８３）
【出願日】平成２２年２月８日（２０１０．２．８）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２３年８月２５日（２０１１．８．２５）
【国際特許分類】
【出願日】平成２２年２月８日（２０１０．２．８）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]