説明

電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法

【課題】電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法を提供する。
【解決手段】GaN系の半導体層GL10と、GaN系の半導体層上に備えられた電極構造体500A,500Bと、を備え、電極構造体500A,500Bは、導電物質を含む電極要素50A、50Bと、電極要素50A,50BとGaN系の半導体層200との間に備えられた拡散層5A、5Bと、を備え、拡散層5A,5Bは、n型ドーパントを含み、n型ドーパントは、4族元素を含み、拡散層と接触したGaN系の半導体層200の領域は、n型ドーパント(例えば、4族元素)でドーピングされる窒化ガリウム系の半導体素子である。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法に関する。
【背景技術】
【0002】
窒化ガリウム系の半導体は、エネルギーギャップが大きく、高い熱的・化学的安定性、高い電子飽和速度(〜3×10cm/sec)など優れた物性を有している。特に、窒化ガリウム系の半導体を利用した電子素子は、高い降伏電界(〜3×10V/cm)、高い最大電流密度、安定した高温動作特性、高い熱伝導度など多様な長所を有している。窒化ガリウム系の異種接合構造を利用する異種接合電界効果トランジスタ(Heterostructure Field Effect Transistor:HFET)の場合、接合界面でのバンド不連続が大きいため、界面に電子が高濃度で集中して、電子移動度をさらに高めることができる。かかる物性的な特徴により、窒化ガリウム系の半導体は、光素子だけでなく、高周波・高出力用の電子素子及び電力素子(すなわち、パワー素子)への応用が可能である。
【0003】
しかし、窒化ガリウム系の半導体を多様な電子素子(半導体素子)に適用するにあたって、窒化ガリウム系の半導体と優秀な接触特性を有する電極の開発が重要である。例えば、窒化ガリウム系の半導体とオーミックコンタクト可能な電極、及びその製造工程を開発/改善することが、電子素子(半導体素子)の性能の向上に相当な影響を与える。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の目的は、窒化ガリウム系の半導体と優秀な接触特性を有する電極構造体、及びそれを備える窒化ガリウム系の半導体素子を提供することである。
【0005】
本発明の他の目的は、オーミックコンタクトのための熱処理温度を低めることができる電極構造体、及びそれを備える窒化ガリウム系の半導体素子を提供することである。
【0006】
本発明のさらに他の目的は、電極構造体及び窒化ガリウム系の半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【0007】
本発明の一側面によれば、GaN系の半導体層と、前記GaN系の半導体層上に備えられた電極構造体と、を備える窒化ガリウム系の半導体素子において、前記電極構造体が、導電物質を含む電極要素と、前記電極要素と前記GaN系の半導体層との間に備えられたものであって、前記GaN系の半導体層に対してn型ドーパントである物質を含み、前記GaN系の半導体層に接触した拡散層と、を備え、前記拡散層と接触した前記GaN系の半導体層の領域は、前記n型ドーパントでドーピングされた窒化ガリウム系の半導体素子が提供される。
【0008】
前記拡散層の物質が、4族元素を含んでもよい。
【0009】
前記拡散層の物質が、Ge,Si,Sn,Pb及びGeSiのうち少なくともいずれか一つを含んでもよい。ここで、Ge,Si,Sn及びPbが前記4族元素に該当する。
【0010】
前記拡散層が、約2ないし20nmの厚さを有してもよい。
【0011】
前記電極要素が、多層構造を有してもよい。
【0012】
前記電極要素が、Ti/Alをベースとする多層構造を有してもよい。
【0013】
前記電極要素が、Ti/Al,Ti/Al/Ni/Au,Ti/Al/TiN,Ti/Al/Mo及びTi/Al/Wのうちいずれか一つの構造を有してもよい。
【0014】
前記電極要素の少なくとも一部が、前記n型ドーパントをさらに含んでもよい。
【0015】
前記GaN系の半導体層が、GaN層及びAlGaN層を備える多層構造を有してもよい。
【0016】
前記電極構造体が、前記GaN層またはAlGaN層に接触してもよい。
【0017】
前記電極構造体と接触した前記GaN系の半導体層の領域が、窒素空孔を含んでもよい。
【0018】
前記電極構造体と前記GaN系の半導体層とのコンタクト抵抗が、1×10−4Ω・cm以下であってもよい。
【0019】
前記窒化ガリウム系の半導体素子が、高電子移動度トランジスタであってもよい。
【0020】
前記窒化ガリウム系の半導体素子が、パワー素子であってもよい。
【0021】
前記窒化ガリウム系の半導体素子が、前記GaN系の半導体層の第1領域に備えられたソース電極と、前記GaN系の半導体層の第2領域に備えられたドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記GaN系の半導体層上に備えられたゲート電極と、を備え、前記ソース電極及び前記ドレイン電極のうち少なくとも一つが、前記電極構造体に対応してもよい。
【0022】
前記ゲート電極と前記GaN系の半導体層との間に、ゲート絶縁層がさらに備えられてもよい。
【0023】
前記GaN系の半導体層が、リセス領域を備え、前記ゲート絶縁層の一部が、前記リセス領域の形状に沿って形成されてもよい。
【0024】
前記GaN系の半導体層の前記リセス領域が、チャネル領域に対応してもよい。
【0025】
前記ゲート絶縁層上に、エッチングバリヤー層がさらに備えられてもよい。
【0026】
前記エッチングバリヤー層が、シリコン窒化物、シリコン酸化物、アルミニウム窒化物及びアルミニウム酸化物のうち少なくともいずれか一つを含んでもよい。
【0027】
前記GaN系の半導体層の前記第1及び第2領域が、所定の深さにエッチングされた領域であってもよい。
【0028】
前記GaN系の半導体層が、GaN層及びAlGaN層を備える多層構造を有してもよく、前記第1及び第2領域の上面が、前記GaN層のエッチングされた表面であるか、または前記AlGaN層のエッチングされた表面であってもよい。
【0029】
本発明の他の側面によれば、GaN系の半導体層を設けるステップと、前記GaN系の半導体層上に電極構造体を形成するステップと、を含む窒化ガリウム系の半導体素子の製造方法において、前記電極構造体を形成するステップが、前記GaN系の半導体層上に、前記GaN系の半導体層に対してn型ドーパントである物質を含む拡散層を形成するステップと、前記拡散層上に導電物質を含む電極要素を形成するステップと、前記拡散層のn型ドーパントが前記GaN系の半導体層に拡散するように、前記拡散層及び前記GaN系の半導体層を熱処理するステップと、を含む、窒化ガリウム系の半導体素子の製造方法が提供される。
【0030】
前記拡散層の物質が、4族元素を含んでもよい。
【0031】
前記拡散層の物質が、Ge,Si,Sn,Pb及びGeSiのうち少なくともいずれか一つを含んでもよい。ここで、Ge,Si,Sn及びPbが前記4族元素に該当する。
【0032】
前記拡散層が、約2ないし20nmの厚さに形成されてもよい。
【0033】
前記電極要素が、多層構造で形成されてもよい。
【0034】
前記電極要素が、Ti/Alをベースとする多層構造で形成されてもよい。
【0035】
前記電極要素が、Ti/Al,Ti/Al/Ni/Au,Ti/Al/TiN,Ti/Al/Mo及びTi/Al/Wのうちいずれか一つの構造で形成されてもよい。
【0036】
前記熱処理が、約600ないし800℃の温度で行われてもよい。
【0037】
前記GaN系の半導体層が、GaN層及びAlGaN層を備える多層構造を有してもよい。
【0038】
前記電極構造体が、前記GaN層またはAlGaN層に接触してもよい。
【0039】
前記窒化ガリウム系の半導体素子が、高電子移動度トランジスタであってもよい。
【0040】
前記窒化ガリウム系の半導体素子が、パワー素子であってもよい。
【0041】
前記窒化ガリウム系の半導体素子の製造方法が、前記GaN系の半導体層上にゲート電極を形成するステップと、前記ゲート電極の一側の前記GaN系の半導体層の第1領域上にソース電極を形成し、前記ゲート電極の他側の前記GaN系の半導体層の第2領域上にドレイン電極を形成するステップと、を含み、前記ソース電極及び前記ドレイン電極のうち少なくとも一つが、前記電極構造体に対応してもよい。
【0042】
前記GaN系の半導体層と前記ゲート電極との間に、ゲート絶縁層を形成するステップをさらに行ってもよい。
【0043】
前記GaN系の半導体層が、リセス領域を備えるように形成され、前記ゲート絶縁層の一部が、前記リセス領域の形状に沿って形成されてもよい。
【0044】
前記GaN系の半導体層の前記リセス領域が、チャネル領域に対応してもよい。
【0045】
前記ゲート絶縁層上に、エッチングバリヤー層を形成するステップをさらに行ってもよい。
【0046】
前記エッチングバリヤー層が、シリコン窒化物、シリコン酸化物、アルミニウム窒化物及びアルミニウム酸化物のうち少なくともいずれか一つで形成されてもよい。
【0047】
前記ソース電極及びドレイン電極を形成するステップ前に、前記GaN系の半導体層の前記第1及び第2領域を所定の深さにエッチングするステップをさらに行ってもよい。
【0048】
前記GaN系の半導体層が、GaN層及びAlGaN層を備える多層構造を有してもよく、前記第1及び第2領域の上面が、前記GaN層のエッチングされた表面であるか、または前記AlGaN層のエッチングされた表面であってもよい。
【0049】
前記第1及び第2領域を所定の深さにエッチングするステップが、例えば、RIE(Reactive Ion Etching)法により行ってもよい。
【発明の効果】
【0050】
本発明によれば、窒化ガリウム系の半導体と優秀な接触特性を有する電極構造体、及びそれを備える窒化ガリウム系の半導体素子を実現できる。
【0051】
また、オーミックコンタクトのための熱処理温度を低めることができる電極構造体、及びそれを備える窒化ガリウム系の半導体素子を実現できる。
【0052】
前述の電極構造体を適用すれば、高効率及び高性能の窒化ガリウム系の半導体素子を実現できる。
【図面の簡単な説明】
【0053】
【図1】本発明の実施形態による電極構造体を備える窒化ガリウム系の半導体素子を示す断面図である。
【図2】本発明の他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子を示す断面図である。
【図3】本発明のさらに他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子を示す断面図である。
【図4】本発明のさらに他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子を示す断面図である。
【図5A】本発明の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
【図5B】本発明の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
【図5C】本発明の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
【図5D】本発明の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
【図5E】本発明の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
【図6】図5Eの熱処理工程前、ソース電極と接触した第2半導体層の領域の結晶構造を三次元及び二次元的に示す図面である。
【図7】図5Eの熱処理工程後、ソース電極と接触した第2半導体層の領域の結晶構造を三次元及び二次元的に示す図面である。
【図8A】本発明の他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
【図8B】本発明の他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
【図8C】本発明の他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
【図8D】本発明の他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
【図9A】本発明のさらに他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
【図9B】本発明のさらに他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
【図9C】本発明のさらに他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
【図10】図9Cの熱処理工程前、ソース電極と接触した第1半導体層の領域の結晶構造を三次元及び二次元的に示す図面である。
【図11】図9Cの熱処理工程後、ソース電極と接触した第1半導体層の領域の結晶構造を三次元及び二次元的に示す図面である。
【図12】比較例による窒化ガリウム系の半導体素子を示す断面図である。
【図13】図12の電極要素(ソース電極)と接触した第2半導体層の領域の結晶構造を三次元及び二次元的に示す図面である。
【図14】表1の比較例、サンプル1及びサンプル2の電極構造体の熱処理温度によるコンタクト抵抗の変化を示すグラフである。
【発明を実施するための形態】
【0054】
以下、本発明の実施形態による電極構造体、それを備える窒化ガリウム系の半導体素子及びそれらの製造方法を、添付された図面を参照して詳細に説明する。添付された図面に示す層や領域の幅及び厚さは、明細書の明確性のために多少誇張されて示されたものである。詳細な説明の全体にわたって、同じ参照番号は、同じ構成要素を表す。
【0055】
図1は、本発明の実施形態による電極構造体を備える窒化ガリウム系の半導体素子を示す断面図である。
【0056】
図1を参照すれば、GaN系の半導体層GL10が設けられる。GaN系の半導体層GL10は、第1半導体層100及び第2半導体層200を備える多層構造を有する。第1及び第2半導体層100,200は、GaN系の相異なる物質層である。したがって、GaN系の半導体層GL10は、異種接合構造を含むといえる。第1半導体層100は、例えば、GaN層であり、第2半導体層200は、例えば、AlGaN層である。第2半導体層200の分極率は、第1半導体層100の分極率より大きい。かかる第2半導体層200により、第1半導体層100に二次元電子ガス(2−Dimensional Electron Gas:2DEG)(図示せず)が形成される。二次元電子ガスは、第1半導体層100と第2半導体層200との界面下の第1半導体層100の部分に形成される。二次元電子ガスは、n型チャネルとして使われる。かかる点で、第1半導体層100は、チャネル層であり、第2半導体層200は、チャネル供給層である。第2半導体層200の厚さは、約50nm以下であり、第1半導体層100の厚さは、第2半導体層200より厚い。第1及び第2半導体層100,200は、所定の基板(図示せず)上に備えられ、基板と第1半導体層100との間に、所定のバッファ層(図示せず)がさらに備えられる。
【0057】
第2半導体層200上に、ゲート絶縁層300が備えられる。ゲート絶縁層300は、例えば、Al,SiO,Si,Sc,AlN,Ga,Gd,AlGa2(1−x),MgO及びそれらの組み合わせのうち少なくとも一つを含む。ここで開示しないとしても、一般的なトランジスタにおいて使用するゲート絶縁層の物質であれば、いずれもゲート絶縁層300の物質に適用できる。ゲート絶縁層300上に、ゲート電極400が備えられる。ゲート電極400は、一般的な半導体素子において使われる多様な導電物質(金属、導電性酸化物など)で形成される。
【0058】
ゲート電極400の両側の第2半導体層200上に、ソース電極500A及びドレイン電極500Bが備えられる。ソース電極500Aが、ドレイン電極500Bよりゲート電極400にさらに近く位置する。すなわち、ソース電極500Aとゲート電極400との間の距離は、ドレイン電極500Bとゲート電極400との間の距離より短い。しかし、これは例示的なものであり、ソース電極500A及びドレイン電極500Bとゲート電極400との間の相対的な距離は変わる。ゲート絶縁層300は、第2半導体層200とゲート電極400との間で、ソース電極500A及びドレイン電極500Bまで延びた構造を有する。
【0059】
ソース電極500A及びドレイン電極500Bのうち少なくとも一つは、本発明の実施形態による電極構造体の構成を有する。ソース電極500A及びドレイン電極500Bは、いずれも本発明の実施形態による電極構造体の構成を有してもよい。本実施形態では、ソース電極500Aとドレイン電極500Bとが同じ構成を有する。以下では、ソース電極500A及びドレイン電極500Bの構成について具体的に説明する。
【0060】
ソース電極500Aは、第2半導体層200の第1領域上に備えられた拡散層5A及び電極要素50Aを備える。拡散層5Aは、電極要素50Aと第2半導体層200との間に備えられる。電極要素50Aは、多層構造、例えば、Ti/Alをベースとする多層構造を有する。具体的な例として、電極要素50Aは、拡散層5A上に順次に備えられたTi層10A、Al層20A、Ni層30A及びAu層40Aを備える構造、すなわち、Ti/Al/Ni/Au構造を有する。この時、Ti層10Aは、第2半導体層200とのオーミックコンタクトに寄与する層であり、Al層20Aは、低い抵抗を有して優秀な伝導性を提供する層である。Ni層30Aは、拡散防止層であり、Au層40Aは、酸化防止層(キャッピング層)である。図1に示す電極要素50Aの構成は、例示的なものであり、これは多様に変化する。例えば、電極要素50Aは、Ti/Al,Ti/Al/TiN,Ti/Al/Mo及びTi/Al/Wのうちいずれか一つの構造を有しても、その他の構成を有してもよい。
【0061】
拡散層5Aは、4族元素を含む層である。例えば、拡散層5Aは、Ge,Si,Sn,Pb及びGeSiのうち少なくともいずれか一つを含む。具体的な例として、拡散層5Aは、Ge層、Si層、Sn層またはPb層のような単一元素層であるか、またはGeSi層のような化合物層である。ここで、Ge,Si,Sn及びPbは、4族元素に該当する。拡散層5Aの厚さは、約2ないし20nmであるが、場合によっては、2nm以下であってもよい。かかる拡散層5Aにより、ソース電極500Aと第2半導体層200とのオーミックコンタクト特性が向上する。これについて具体的に説明すれば、拡散層5Aの4族元素が第2半導体層200の領域(第1領域)に拡散するにつれて、第2半導体層200の第1領域が4族元素でドーピングされる。かかる4族元素のドーピングは、第2半導体層200の第1領域に過剰電子を発生させるため、第2半導体層200の第1領域は、容易にn+領域となる。したがって、ソース電極500Aと第2半導体層200とのオーミックコンタクト特性が向上する。また、第2半導体層200の第1領域で、窒素(N)原子がソース電極500Aに拡散するか、または電極要素50Aの金属原子(例えば、Tiなど)が第2半導体層200に拡散して、第2半導体層200の窒素(N)原子と結合されることにより、第2半導体層200の第1領域に窒素空孔(N vacancy)が発生するが、かかる窒素空孔は、n+ドーピング効果を表す。したがって、本発明の実施形態によれば、ソース電極500Aと第2半導体層200とは、容易にオーミックコンタクトを形成でき、それらの間のコンタクト抵抗は非常に低い。ソース電極500Aと第2半導体層200とのコンタクト抵抗は、1×10−4Ω・cm以下、例えば、1×10−5Ω・cm以下と非常に低い。
【0062】
拡散層5Aの4族元素が第2半導体層200に拡散すること、及び第2半導体層200に窒素空孔が発生することは、熱処理工程の結果である。すなわち、所定の熱処理工程により、拡散層5Aの4族元素が第2半導体層200に拡散し、電極要素50Aの金属原子(例えば、Tiなど)が第2半導体層200に拡散して、第2半導体層200の窒素(N)原子と結合され、その結果、ソース電極500Aと第2半導体層200とのオーミックコンタクト特性が得られる。本発明の実施形態では、拡散層5Aを使用するため、低い熱処理温度(約600ないし800℃)でも優秀なオーミックコンタクト特性を容易に確保できる。したがって、高温の熱処理工程により素子の特性が劣化する問題を抑制/防止でき、窒化ガリウム系の半導体素子の性能/効率を向上させることができる。
【0063】
図7の(A)は、図1のソース電極500Aと接触した第2半導体層200の領域(第1領域)の結晶構造を三次元的に示す図面であり、図7の(B)は、ソース電極500Aと接触した第2半導体層200の領域(第1領域)の結晶構造を二次元的に示す図面である。図7は、第2半導体層200がAlGaN層の場合であり、この時、第2半導体層200の第1領域にドーピングされた(拡散した)4族元素はGeである。ここで、Ge元素は、Si,Sn,Pbなどに代替してもよい。
【0064】
図7の(A)及び(B)を参照すれば、第2半導体層200は、ウルツ鉱構造のAlGaNであり、4族元素であるGeがドーピングされることにより、過剰電子eが発生するということが分かる。また、AlGaN構造に窒素空孔が形成されている。過剰電子e及び窒素空孔は、n+ドーピング効果を表す。したがって、図1のソース電極500Aと接触した第2半導体層200の領域(第1領域)は、n+領域であり、結果として、ソース電極500Aと第2半導体層200の第1領域とは、オーミックコンタクトされる。
【0065】
再び図1を参照すれば、ドレイン電極500Bは、第2半導体層200の第2領域上に備えられた拡散層5B及び電極要素50Bを備える。ドレイン電極500Bの拡散層5B及び電極要素50Bは、それぞれソース電極500Aの拡散層5A及び電極要素50Aと同じ要素である。ドレイン電極500Bの電極要素50Bは、例えば、Ti層10B、Al層20B、Ni層30B及びAu層40Bを備える。ドレイン電極500Bと接触した第2半導体層200の領域(第2領域)は、ソース電極500Aと接触した第2半導体層200の領域(第1領域)と同じ結晶構造及び特性を有する。したがって、ドレイン電極500Bと第2半導体層200とは、優秀なオーミックコンタクト特性を示すことができる。
【0066】
図2は、本発明の他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子を示す断面図である。本実施形態の構造は、図1から変形したものである。
【0067】
図2を参照すれば、リセス領域R1を有するGaN系の半導体層GL11が設けられる。GaN系の半導体層GL11は、第1半導体層100と第2半導体層200aとを備え、少なくとも第2半導体層200aの所定の領域にリセス領域R1が形成される。リセス領域R1は、第1半導体層100の上面を露出する深さに形成されるが、リセス領域R1の深さは変わる。リセス領域R1の深さは、第2半導体層200aの厚さより薄いか、または厚い。リセス領域R1上に、ゲート電極400aが備えられる。リセス領域R1とゲート電極400aとの間に、ゲート絶縁層300aが備えられる。リセス領域R1に対応するチャネル領域(すなわち、二次元電子ガス)はカットされるか、または残りのチャネル領域と異なる特性(例えば、電子濃度など)を有する。したがって、リセス領域R1を形成することで、窒化ガリウム系の半導体素子の特性を調節/改善できる。一方、ソース電極500A及びドレイン電極500Bの構成は、図1を参照して説明したものと同じである。
【0068】
本発明の他の実施形態によれば、図1及び図2において、ゲート絶縁層300,300aの両側のGaN系の半導体層GL10,GL11の領域を所定の深さにエッチングした後、エッチングされた表面上に、ソース電極500A及びドレイン電極500Bを形成する。エッチングの厚さ(深さ)は、約1ないし120nmである。したがって、エッチングされた表面は、第2半導体層200,200aのエッチングされた表面であるか、または第1半導体層100のエッチングされた表面である。例えば、図2において、ゲート絶縁層300aの両側の第2半導体層200aの領域を所定の深さほどエッチング(リセス)した後、その上にソース電極500A及びドレイン電極500Bを形成する。その例が図3に示されている。
【0069】
図3を参照すれば、第2半導体層200a’は、ゲート絶縁層300aの両側の領域(第1及び第2領域)が一部の厚さほどエッチング(リセス)された構造を有する。第2半導体層200a’のエッチングされた表面(第1及び第2領域の表面)上に、ソース電極500A及びドレイン電極500Bが備えられる。このように、第2半導体層200a’のエッチングされた表面上に、ソース電極500A及びドレイン電極500Bを形成する場合、エッチングにより第2半導体層200a’の原子結合が壊れるため、第1及び第2領域で窒素空孔が形成される確率が高くなる。したがって、第2半導体層200a’とソース電極500A及びドレイン電極500Bとのコンタクト抵抗を低めるのにさらに有利である。
【0070】
図3の実施形態の場合、ゲート絶縁層300a上にエッチングバリヤー層450がさらに備えられる。エッチングバリヤー層450は、第2半導体層200a’のエッチング領域、すなわち、ソース電極500A及びドレイン電極500Bが形成される領域を形成するためのエッチング工程でマスクの役割を行う。すなわち、エッチングバリヤー層450は、第2半導体層200a’のエッチング領域を形成するエッチング工程時、ゲート絶縁層300a及びその下の第2半導体層200a’の領域を保護する役割を行う。エッチングバリヤー層450は、例えば、シリコン窒化物、シリコン酸化物、アルミニウム窒化物及びアルミニウム酸化物のうち少なくともいずれか一つを含む。
【0071】
本発明のさらに他の実施形態によれば、図2において、ゲート絶縁層300aの両側の第2半導体層200aの領域をエッチング(除去)し、その下の第1半導体層100の領域まで所定の厚さほどエッチング(リセス)する。その例が図4に示されている。
【0072】
図4を参照すれば、第2半導体層200a”は、ゲート絶縁層300aの両側の領域がエッチング(除去)された構造を有し、第1半導体層100’は、ゲート絶縁層300aの両側の領域(第1及び第2領域)が一部の厚さほどエッチング(リセス)された構造を有する。第1半導体層100’のエッチングされた表面(第1及び第2領域の表面)上に、ソース電極500A及びドレイン電極500Bが備えられる。この場合にも、図3で説明したように、エッチングバリヤー層450が備えられる。このように、第1半導体層100’のエッチングされた表面上に、ソース電極500A及びドレイン電極500Bを形成すれば、エッチングにより第1半導体層100’の原子結合が壊れるため、第1及び第2領域で窒素空孔が形成される確率が高くなる。したがって、第1半導体層100’とソース電極500A及びドレイン電極500Bとのコンタクト抵抗を低めるのにさらに有利である。
【0073】
図4において、ソース電極500A及びドレイン電極500Bと接触した第1半導体層100’の領域(第1及び第2領域)の結晶構造は、図11に示す通りである。
【0074】
図11の(A)は、図4のソース電極500Aと接触した第1半導体層100’の領域(第1領域)の結晶構造を三次元的に示す図面であり、図11の(B)は、図4のソース電極500Aと接触した第1半導体層100’の領域(第1領域)の結晶構造を二次元的に示す図面である。図11は、第1半導体層100’がGaN層の場合であり、この時、第1半導体層100’の第1領域にドーピングされた(拡散した)4族元素はGeである。ここで、Ge元素は、Si,Sn,Pbなどに代替してもよい。
【0075】
図11の(A)及び(B)を参照すれば、第1半導体層100’は、ウルツ鉱構造のGaNであり、4族元素であるGeがドーピングされることにより、過剰電子eが発生するということが分かる。また、GaN構造に窒素空孔が形成されている。過剰電子e及び窒素空孔は、n+ドーピング効果を表す。したがって、第1半導体層100’とソース電極500Aとは、優秀な接触特性を有する。換言すれば、第1半導体層100’とソース電極500Aとはオーミックコンタクトし、それらの間のコンタクト抵抗は非常に低い。
【0076】
加えて、本発明の実施形態において、拡散層5A,5Bの4族元素は、第2半導体層200,200a,200a’や第1半導体層100’に拡散するだけでなく、電極要素50A,50Bにも拡散する。すなわち、電極要素50A,50Bは、4族元素をさらに含む構成を有する。特に、電極要素50A,50Bの下層部、すなわち、Ti層10A,10BやAl層20A,20B内に、4族元素が含有される。また、電極要素50A,50Bの金属(例えば、Tiなど)が第2半導体層200,200a,200a’や第1半導体層100’に拡散して、窒素原子と結合されることにより、金属窒化物が形成される。例えば、電極要素50AのTi層10AからTiが第2半導体層200,200a,200a’に拡散して、TiNが形成される。同様に、Al層20AからAlが第2半導体層200,200a,200a’に拡散して、AlNを形成してもよい。電極要素50A,50Bの金属(例えば、Ti及びAlなど)は、拡散層5A,5B内に残留されてもよい。したがって、拡散層5A,5Bには、電極要素50A,50Bの金属(例えば、Ti及びAlなど)が含有される。また、第2半導体層200,200a,200a’や第1半導体層100’から窒素原子が電極要素50A,50Bに拡散してもよい。
【0077】
以上で説明した本発明の実施形態による窒化ガリウム系の半導体素子は、高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)であってもよい。また、本発明の実施形態による窒化ガリウム系の半導体素子は、異種接合電界効果トランジスタであってもよい。かかる窒化ガリウム系の半導体素子は、例えば、パワー素子として使われる。しかし、前述した窒化ガリウム系の半導体素子の構成及び用途は、例示的なものに過ぎない。窒化ガリウム系の半導体素子の構成及び用途は、多様に変化する。本発明の実施形態による電極構造体は、高電子移動度トランジスタまたはパワー素子ではない、その他の多様な窒化ガリウム系の半導体素子に適用される。
【0078】
図5Aないし図5Eは、本発明の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
【0079】
図5Aを参照すれば、GaN系の半導体層GL100を設ける。GaN系の半導体層GL100は、第1半導体層1000及び第2半導体層2000を備える多層構造を有する。第1及び第2半導体層1000,2000は、GaN系の相異なる物質層である。例えば、第1半導体層1000は、GaN層であり、第2半導体層2000は、AlGaN層である。第2半導体層2000の分極率は、第1半導体層1000の分極率より大きい。かかる第2半導体層2000により、第1半導体層1000に二次元電子ガス(図示せず)が形成される。二次元電子ガスは、第1半導体層1000と第2半導体層2000との界面下の第1半導体層1000の部分に形成される。
【0080】
図5Bを参照すれば、第2半導体層2000の所定の領域をエッチングして、リセス領域R10を形成する。リセス領域R10の深さは、第2半導体層2000の厚さと同一または類似している。リセス領域R10の深さは変わる。例えば、リセス領域R10の深さは、第2半導体層2000の厚さより薄いか、または厚い。
【0081】
図5Cを参照すれば、第2半導体層2000上に、リセス領域R10を覆うゲート絶縁層3000を形成する。ゲート絶縁層3000は、例えば、Al,SiO,Si,Sc,AlN,Ga,Gd,AlGa2(1−x),MgO及びそれらの組み合わせのうち少なくとも一つを含む。ここで開示しないとしても、一般的なトランジスタにおいて使用するゲート絶縁層の物質であれば、いずれもゲート絶縁層3000の物質に適用できる。ゲート絶縁層3000は、基板(すなわち、第1及び第2半導体層1000,2000)の清潔な表面に形成せねばならないため、ソース電極5000A(図5D)及びドレイン電極5000B(図5D)を形成する前に、ゲート絶縁層3000を形成するのが有利である。もし、ソース電極5000A(図5D)及びドレイン電極5000B(図5D)を先に形成した後、ゲート絶縁層3000を形成すれば、ソース電極5000A(図5D)及びドレイン電極5000B(図5D)の物質により、ゲート絶縁層3000と基板(すなわち、第1及び第2半導体層1000,2000)との界面が汚染される。かかる汚染問題を防止するために、本ステップにおいて、優先的にゲート絶縁層3000を形成する。次いで、リセス領域R10のゲート絶縁層3000上に、ゲート電極4000を形成する。ゲート電極4000は、一般的な半導体素子で使われる多様な導電物質(金属、導電性酸化物など)で形成する。
【0082】
図5Dを参照すれば、ゲート絶縁層3000の両側の第2半導体層2000上に、ソース電極5000A及びドレイン電極5000Bを形成する。ソース電極5000Aは、拡散層55A及び電極要素550Aを備え、ドレイン電極5000Bは、拡散層55B及び電極要素550Bを備える。ソース電極5000Aとドレイン電極5000Bとは、互いに同じ構成を有する。拡散層55A,55Bは、4族元素を含む物質で形成する。例えば、拡散層55A,55Bは、Ge,Si,Sn,Pb及びGeSiのうち少なくともいずれか一つを含むように形成する。具体的な例として、拡散層55A,55Bは、Ge層、Si層、Sn層またはPb層のような単一元素層で形成するか、またはGeSi層のような化合物層で形成する。拡散層55A,55Bは、約2ないし20nmの厚さに形成するが、場合によっては、2nm以下または20nm以上の厚さに形成してもよい。電極要素550A,550Bは、多層構造、例えば、Ti/Alをベースとする多層構造で形成する。具体的な例として、電極要素550A,550Bは、拡散層55A,55B上に順次に備えられたTi層510A,510B、Al層520A,520B、Ni層530A,530B及びAu層540A,540Bを備える構造、すなわち、Ti/Al/Ni/Au構造を有する。この時、Ti層510A,510Bは、第2半導体層2000とのオーミックコンタクトに寄与する層であり、Al層520A,520Bは、低い抵抗を有して優秀な伝導性を提供する層である。Ni層530A,530Bは、拡散防止層であり、Au層540A,540Bは、酸化防止層(キャッピング層)である。電極要素550A,550Bの構成は、例示的なものであり、これは、多様に変化する。例えば、電極要素550A,550Bは、Ti/Al,Ti/Al/TiN,Ti/Al/Mo及びTi/Al/Wのうちいずれか一つの構造を有しても、その他の構成を有してもよい。
【0083】
図5Eを参照すれば、第1半導体層1000、第2半導体層2000、ソース電極5000A及びドレイン電極5000Bなどに対する熱処理工程を行う。熱処理工程は、ソース電極5000Aと第2半導体層2000との間、ドレイン電極5000Bと第2半導体層2000との間のオーミックコンタクト特性を確保するための工程である。熱処理工程を通じて、拡散層55A,55Bから、それと接触した第2半導体層2000の領域(第1及び第2領域)に4族元素が拡散する。これは、第2半導体層2000の第1及び第2領域に、4族元素がドーピングされるということを意味する。第2半導体層2000の第1及び第2領域が4族元素でドーピングされることにより、第2半導体層2000の第1及び第2領域に過剰電子(図示せず)が発生する。また、熱処理工程により、第2半導体層2000の第1及び第2領域からソース電極5000A及びドレイン電極5000Bに窒素原子が拡散するか、または電極要素550A,550Bから金属(例えば、Tiなど)が第2半導体層2000の第1及び第2領域に拡散して、窒素原子と結合される。その結果、第2半導体層2000の第1及び第2領域に窒素空孔が発生する。過剰電子と窒素空孔とは、n+ドーピング効果を示す。したがって、第2半導体層2000の第1及び第2領域は、n+ドーピングされ、ソース電極5000A及びドレイン電極5000Bと優秀な接触特性を示すことができる。
【0084】
加えて、熱処理工程時に、拡散層55A,55Bの4族元素が電極要素550A,550Bに拡散し、電極要素550A,550Bの金属元素が拡散層55A,55Bに拡散する。したがって、電極要素550A,550Bは、4族元素を含み、拡散層55A,55Bは、金属元素を含む。
【0085】
熱処理工程は、約600ないし800℃の温度で、例えば、RTA(Rapid Thermal Annealing)方式により行う。熱処理工程は、窒素雰囲気または真空状態で行い、熱処理時間は、約30秒ないし2分である。前述した熱処理工程の条件は、例示的なものであり、場合によって多様に変化する。
【0086】
熱処理工程を約600ないし800℃の温度で行うということは、重要な意味を有する。拡散層55A,55Bを形成せず、電極要素550A,550Bのみを形成した状態で熱処理工程を行う場合、オーミックコンタクト特性を得るためには、約850℃以上の高温工程が要求される。これは、拡散層55A,55Bがない場合、拡散層55A,55Bによる4族元素のドーピング効果なしにオーミックコンタクトを形成せねばならないためである。すなわち、4族元素に起因する過剰電子によるn+ドーピング効果なしに、窒素空孔によるドーピング効果のみでオーミックコンタクトを形成しようとすれば、850℃以上の高温工程が要求される。このように、高温工程を進める場合、それによって窒化ガリウム系の半導体素子の特性が低下する。例えば、高温工程によりゲート絶縁層3000の特性が低下して、絶縁破壊電圧が低くなり、ゲート絶縁層3000を通じた漏れ電流が増加するという問題が発生する。また、高温工程により電極要素550A,550Bの表面粗度が低下するか、または高温工程中に電極要素550A,550Bやゲート電極4000が酸化される恐れもある。しかし、本発明の実施形態では、拡散層55A,55Bを使用するため、比較的低い温度(600ないし800℃)の熱処理を通じても優秀なオーミック特性を確保できるので、前述のような高温工程の問題を防止でき、結果として高性能/高効率の半導体素子が得られる。
【0087】
図6の(A)及び(B)は、図5Eの熱処理工程前に、ソース電極5000Aと接触した第2半導体層2000の領域の結晶構造を三次元及び二次元的に示す図面であり、図7の(A)及び(B)は、図5Eの熱処理工程後に、ソース電極5000Aと接触した第2半導体層2000の領域の結晶構造を三次元及び二次元的に示す図面である。図6及び図7は、第2半導体層2000がAlGaN層の場合である。また、図7において、第2半導体層2000に拡散した4族元素はGeである。ここで、Ge元素は、Si,Sn,Pbなどに代替してもよい。
【0088】
図6及び図7を比較すれば、熱処理工程により、第2半導体層2000(AlGaN層)に拡散したGe元素による過剰電子eが発生し、かつ窒素空孔が発生するということが分かる。かかる過剰電子e及び窒素空孔により、第2半導体層2000(AlGaN層)が容易にn+ドーピングされる。結果として、第2半導体層2000(AlGaN層)は、ソース電極5000A及びドレイン電極5000Bと優秀なオーミックコンタクト特性を有することができる。
【0089】
図8Aないし図8Dは、本発明の他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
【0090】
図8Aを参照すれば、図5Cのように、第2半導体層2000上に、リセス領域R10を覆うゲート絶縁層3000を形成し、ゲート絶縁層3000上に、ゲート電極4000を形成した状態で、ゲート電極4000の周囲のゲート絶縁層3000上に、エッチングバリヤー層4500を形成する。エッチングバリヤー層4500は、例えば、シリコン窒化物、シリコン酸化物、アルミニウム窒化物及びアルミニウム酸化物のうち少なくともいずれか一つで形成する。
【0091】
図8Bを参照すれば、エッチングバリヤー層4500とゲート電極4000とをエッチングマスクとして利用して、エッチングバリヤー層4500の両側の第2半導体層2000の第1及び第2領域を所定の深さほどエッチングする。この時、エッチングバリヤー層4500は、ゲート絶縁層3000下の第2半導体層2000の領域を保護する役割を行う。エッチング工程は、例えば、RIE(Reactive Ion Etching)法により行う。このように、第2半導体層2000の第1及び第2領域を所定の深さほどエッチングすることで、第1及び第2領域での原子結合をある程度壊すことができる。すなわち、第2半導体層2000がAlGaN層である場合、AlとGa及びNとの結合を壊すことができる。したがって、今後、第2半導体層2000の第1及び第2領域に窒素空孔を形成することがさらに容易である。
【0092】
図8Cを参照すれば、第2半導体層2000のエッチングされた第1及び第2領域上に、ソース電極5000A及びドレイン電極5000Bを形成する。ソース電極5000A及びドレイン電極5000Bは、図5Dで説明したものと同じ構成を有する。
【0093】
図8Dを参照すれば、第1半導体層1000、第2半導体層2000、ソース電極5000A及びドレイン電極5000Bなどに対する熱処理工程を行う。熱処理工程の条件は、図5Eを参照して説明したものと同一または類似している。かかる熱処理工程により、ソース電極5000Aと第2半導体層2000、ドレイン電極5000Bと第2半導体層2000とのオーミックコンタクト特性が確保される。
【0094】
図9Aないし図9Cは、本発明のさらに他の実施形態による電極構造体を備える窒化ガリウム系の半導体素子の製造方法を示す断面図である。
【0095】
図9Aを参照すれば、図8Aのようにエッチングバリヤー層4500を形成した状態で、エッチングバリヤー層4500及びゲート電極4000をエッチングマスクとして利用して、第2半導体層2000をエッチングし、その下の第1半導体層1000の領域(すなわち、第1及び第2領域)の一部の厚さをエッチングする。エッチング工程は、例えば、RIE法により行う。第1半導体層1000の第1及び第2領域を所定の深さほどエッチングすることで、第1及び第2領域での原子結合をある程度壊すことができる。したがって、今後、第1半導体層1000の第1及び第2領域に窒素空孔を形成することがさらに容易である。
【0096】
図9Bを参照すれば、第1半導体層1000のエッチングされた第1及び第2領域上に、ソース電極5000A及びドレイン電極5000Bを形成する。ソース電極5000A及びドレイン電極5000Bは、図5Dで説明したものと同じ構成を有する。
【0097】
図9Cを参照すれば、第1半導体層1000、第2半導体層2000、ソース電極5000A及びドレイン電極5000Bなどに対する熱処理工程を行う。熱処理工程の条件は、図5Eを参照して説明したものと同一または類似している。かかる熱処理工程により、ソース電極5000Aと第1半導体層1000、ドレイン電極5000Bと第1半導体層1000とのオーミックコンタクト特性が確保される。
【0098】
図10の(A)及び(B)は、図9Cの熱処理工程前に、ソース電極5000Aと接触した第1半導体層1000の領域の結晶構造を三次元及び二次元的に示す図面であり、図11の(A)及び(B)は、図9Cの熱処理工程後に、ソース電極5000Aと接触した第1半導体層1000の領域の結晶構造を三次元及び二次元的に示す図面である。図10及び図11は、第1半導体層1000がGaN層の場合である。また、図11において、第1半導体層1000に拡散した4族元素はGeである。ここで、Ge元素は、Si,Sn,Pbなどに代替してもよい。一方、前述したエッチングによる原子結合破壊効果は、図10及び図11に反映されていない。
【0099】
図10及び図11を比較すれば、熱処理工程により、第1半導体層1000(GaN層)に拡散したGe元素による過剰電子eが発生し、かつ窒素空孔が発生するということが分かる。かかる過剰電子e及び窒素空孔により、第1半導体層1000(GaN層)が容易にn+ドーピングされる。結果として、第1半導体層1000(GaN層)は、ソース電極5000A及びドレイン電極5000Bと優秀なオーミックコンタクト特性を有することができる。
【0100】
図12は、比較例による窒化ガリウム系の半導体素子を示す断面図である。図12の構造は、図1において、拡散層5A,5Bが除かれた構造を有する。すなわち、図12では、第2半導体層200上に、電極要素50A,50Bが直接形成されている。かかる比較例による窒化ガリウム系の半導体素子は、約850℃の高温アニーリングを経て形成されたものである。
【0101】
図13の(A)は、図12の電極要素50A(すなわち、ソース電極)と接触した第2半導体層200の領域(第1領域)の結晶構造を三次元的に示す図面であり、図13の(B)は、第1領域の結晶構造を二次元的に示す図面である。図13は、第2半導体層200がAlGaN層の場合である。
【0102】
図13の(A)及び(B)を参照すれば、第2半導体層200は、ウルツ鉱構造のAlGaNであり、AlGaN構造に窒素空孔が形成されているということが分かる。このように、本比較例では、窒素空孔によるドーピング効果のみを利用してオーミックコンタクトを形成せねばならないため、所望のレベルのコンタクト抵抗を得るためには、850℃またはそれ以上の高温アニーリング工程が要求される。かかる高温アニーリングは、半導体素子に悪い影響を及ぼすだけでなく、工程負担及び製造コストを高める要因となる。
【0103】
下記の表1は、比較例による電極構造体のコンタクト抵抗及び実施形態による電極構造体のコンタクト抵抗を整理したものである。表1において、比較例による電極構造体は、Ti/Al/Ni/Au構造を有し、この時、下部層(GaN/AlGaN)に対するエッチングは行わなかった。サンプル1の電極構造体は、Ti/Al/Ni/Au構造を有し、この時、下部層(GaN/AlGaN)は、約3nmエッチングされた。サンプル2の電極構造体は、Ge/Ti/Al/Ni/Au構造を有し、この時、下部層(GaN/AlGaN)は、約3nmエッチングされた。サンプル2において、Ge層が図1の拡散層5A,5Bに対応する。表1のコンタクト抵抗は、伝送路測定(Transmission Line Measurement:TLM)法により測定された。
【0104】
【表1】

【0105】
表1を参照すれば、比較例の場合、電極構造体は、拡散層を備えず、下部層はエッチングされなかった。サンプル1の場合、電極構造体は、拡散層を備えていないが、下部層は約3nmエッチングされた。サンプル2の場合、電極構造体は、拡散層(Ge)を備え、下部層は約3nmエッチングされた。比較例、サンプル1及びサンプル2の構造に対する熱処理の条件(温度など)は同じであった。比較例の電極構造体と下部層とのコンタクト抵抗は、約9.57×10−3Ω・cmと最も高く、サンプル1の電極構造体と下部層とのコンタクト抵抗は、約6.43×10−4Ω・cmであって、比較例のコンタクト抵抗より低く、サンプル2のコンタクト抵抗は、約6.14×10−6Ω・cmと最も低かった。これを通じて、本発明の実施形態のように拡散層を適用すれば、電極と下部層(GaN系の半導体層)とのコンタクト抵抗を非常に低めることができるということが分かる。また、比較例及びサンプル1の結果を通じて、拡散層を使用せずにも下部層(GaN系の半導体層)をエッチングした後、その上に電極構造体を形成する場合、コンタクト抵抗を低めることができるということが分かる。
【0106】
図14は、表1の比較例、サンプル1及びサンプル2の電極構造体の熱処理温度によるコンタクト抵抗の変化を示すグラフである。
【0107】
図14を参照すれば、熱処理温度が約750℃である時、サンプル2の電極構造体は、オーミックコンタクト特性を示すが、比較例及びサンプル1の電極構造体は、ショットキーコンタクト特性を示すということが分かる。サンプル1の電極構造体は、熱処理温度が約800℃に高くなれば、オーミックコンタクト特性を表すが、比較例の電極構造体は、熱処理温度が約850℃に高くなってはじめて、オーミックコンタクト特性を示す。このように、本発明の実施形態によれば、オーミックコンタクトを形成するための熱処理温度を非常に低めることができるため、高温工程による素子の劣化問題を抑制/防止でき、高性能/高効率の窒化ガリウム系の半導体素子を実現できる。
【0108】
前述した説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するというより、具体的な実施形態の例示として解釈されねばならない。例えば、当業者ならば、図1ないし図4の電極構造体及び窒化ガリウム系の半導体素子の構造は、多様に変形されるということが分かるであろう。具体的な例として、拡散層5A,5B,55A,55Bの物質は、4族元素に限定されず、GaN系の半導体に対してn型ドーパントの役割を行う物質であれば、いずれも拡散層5A,5B,55A,55Bの物質に適用されるということが分かるであろう。また、第1半導体層100,100’または第2半導体層200,200a,200a’,200a”は、GaNやAlGaN以外に、他のGaN系の物質で構成され、第1及び第2半導体層100,100’,200,200a,200a’,200a”以外に、他のGaN系の半導体層がさらに備えられるということが分かるであろう。また、本発明の実施形態において、ゲート絶縁層300,300aを形成せず、GaN系の半導体層上にゲート電極400,400aを直接形成してもよいということが分かるであろう。また、本発明の実施形態による電極構造体は、GaN系の半導体層(単層または多層構造)を利用する多様な半導体素子に多様な方式で適用されるということが分かるであろう。また、図5Aないし図5Eの製造方法、図8Aないし図8Dの製造方法及び図9Aないし図9Cの製造方法も、多様に変化するということが分かるであろう。加えて、当業者ならば、本発明の思想は、高電子移動度トランジスタではない他の窒化ガリウム系の他の半導体素子にも適用されるということが分かるであろう。したがって、本発明の範囲は、前述した実施形態により決まるものではなく、特許請求の範囲に記載された技術的思想により決まらねばならない。
【産業上の利用可能性】
【0109】
本発明は、例えば、電子素子関連の技術分野に適用可能である。
【符号の説明】
【0110】
5A,5B 拡散層
10A,10B Ti層
20A,20B Al層
30A,30B Ni層
40A,40B Au層
50A,50B 電極要素
100,100’ 第1半導体層
200,200a,200a’,200a” 第2半導体層
300,300a ゲート絶縁層
400,400a ゲート電極
450 エッチングバリヤー層
500A ソース電極
500B ドレイン電極

【特許請求の範囲】
【請求項1】
GaN系の半導体層と、前記GaN系の半導体層上に備えられた電極構造体と、を備える窒化ガリウム系の半導体素子において、
前記電極構造体が、
導電物質を含む電極要素と、
前記電極要素と前記GaN系の半導体層との間に備えられたものであって、前記GaN系の半導体層に対してn型ドーパントである物質を含み、前記GaN系の半導体層に接触した拡散層と、を備え、
前記拡散層と接触した前記GaN系の半導体層の領域が、前記n型ドーパントでドーピングされたことを特徴とする、窒化ガリウム系の半導体素子。
【請求項2】
前記拡散層の物質が、4族元素を含むことを特徴とする、請求項1に記載の窒化ガリウム系の半導体素子。
【請求項3】
前記拡散層の物質が、Ge,Si,Sn,Pb及びGeSiのうち少なくともいずれか一つを含むことを特徴とする、請求項1または2に記載の窒化ガリウム系の半導体素子。
【請求項4】
前記拡散層が、2ないし20nmの厚さを有することを特徴とする、請求項1ないし3のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
【請求項5】
前記電極要素が、多層構造を有することを特徴とする、請求項1ないし4のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
【請求項6】
前記電極要素が、Ti/Alをベースとする多層構造を有することを特徴とする、請求項5に記載の窒化ガリウム系の半導体素子。
【請求項7】
前記電極要素が、Ti/Al,Ti/Al/Ni/Au,Ti/Al/TiN,Ti/Al/Mo及びTi/Al/Wのうちいずれか一つの構造を有することを特徴とする、請求項6に記載の窒化ガリウム系の半導体素子。
【請求項8】
前記電極要素の少なくとも一部が、前記n型ドーパントをさらに含むことを特徴とする、請求項1ないし7のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
【請求項9】
前記GaN系の半導体層が、GaN層及びAlGaN層を備える多層構造を有することを特徴とする、請求項1ないし8のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
【請求項10】
前記電極構造体が、前記GaN層またはAlGaN層に接触することを特徴とする、請求項9に記載の窒化ガリウム系の半導体素子。
【請求項11】
前記電極構造体と接触した前記GaN系の半導体層の領域が、窒素空孔を含むことを特徴とする、請求項1ないし10のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
【請求項12】
前記電極構造体と前記GaN系の半導体層とのコンタクト抵抗が、1×10−4Ω・cm以下であることを特徴とする、請求項1ないし11のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
【請求項13】
前記窒化ガリウム系の半導体素子が、高電子移動度トランジスタであることを特徴とする、請求項1ないし12のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
【請求項14】
前記窒化ガリウム系の半導体素子が、パワー素子であることを特徴とする、請求項1ないし13のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
【請求項15】
前記窒化ガリウム系の半導体素子が、
前記GaN系の半導体層の第1領域に備えられたソース電極と、
前記GaN系の半導体層の第2領域に備えられたドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記GaN系の半導体層上に備えられたゲート電極と、を備え、
前記ソース電極及び前記ドレイン電極のうち少なくとも一つが、前記電極構造体であることを特徴とする、請求項1ないし14のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
【請求項16】
前記ゲート電極と前記GaN系の半導体層との間に備えられたゲート絶縁層をさらに備えることを特徴とする、請求項15に記載の窒化ガリウム系の半導体素子。
【請求項17】
前記GaN系の半導体層は、リセス領域を備え、
前記ゲート絶縁層の一部が、前記リセス領域の形状に沿って形成されたことを特徴とする、請求項16に記載の窒化ガリウム系の半導体素子。
【請求項18】
前記GaN系の半導体層の前記リセス領域が、チャネル領域に対応することを特徴とする、請求項17に記載の窒化ガリウム系の半導体素子。
【請求項19】
前記ゲート絶縁層上に備えられたエッチングバリヤー層をさらに備えることを特徴とする、請求項16に記載の窒化ガリウム系の半導体素子。
【請求項20】
前記エッチングバリヤー層が、シリコン窒化物、シリコン酸化物、アルミニウム窒化物及びアルミニウム酸化物のうち少なくともいずれか一つを含むことを特徴とする、請求項19に記載の窒化ガリウム系の半導体素子。
【請求項21】
前記GaN系の半導体層の前記第1及び第2領域が、所定の深さにエッチングされた領域であることを特徴とする、請求項15ないし20のうちいずれか一項に記載の窒化ガリウム系の半導体素子。
【請求項22】
前記GaN系の半導体層が、GaN層及びAlGaN層を備える多層構造を有し、前記第1及び第2領域の上面が、前記GaN層のエッチングされた表面であるか、または前記AlGaN層のエッチングされた表面であることを特徴とする、請求項21に記載の窒化ガリウム系の半導体素子。
【請求項23】
GaN系の半導体層を設けるステップと、前記GaN系の半導体層上に電極構造体を形成するステップと、を含む窒化ガリウム系の半導体素子の製造方法において、
前記電極構造体を形成するステップが、
前記GaN系の半導体層上に、前記GaN系の半導体層に対してn型ドーパントである物質を含む拡散層を形成するステップと、
前記拡散層上に導電物質を含む電極要素を形成するステップと、
前記拡散層のn型ドーパントが前記GaN系の半導体層に拡散するように、前記拡散層及び前記GaN系の半導体層を熱処理するステップと、を含むことを特徴とする、窒化ガリウム系の半導体素子の製造方法。
【請求項24】
前記拡散層の物質が、4族元素を含むことを特徴とする、請求項23に記載の窒化ガリウム系の半導体素子の製造方法。
【請求項25】
前記拡散層の物質が、Ge,Si,Sn,Pb及びGeSiのうち少なくともいずれか一つを含むことを特徴とする、請求項23または24に記載の窒化ガリウム系の半導体素子の製造方法。
【請求項26】
前記電極要素が、Ti/Alをベースとする多層構造で形成されることを特徴とする、請求項23ないし25のうちいずれか一項に記載の窒化ガリウム系の半導体素子の製造方法。
【請求項27】
前記熱処理が、600ないし800℃の温度で行われることを特徴とする、請求項23ないし26のうちいずれか一項に記載の窒化ガリウム系の半導体素子の製造方法。
【請求項28】
前記GaN系の半導体層が、GaN層及びAlGaN層を備える多層構造を有することを特徴とする、請求項23ないし27のうちいずれか一項に記載の窒化ガリウム系の半導体素子の製造方法。
【請求項29】
前記窒化ガリウム系の半導体素子が、高電子移動度トランジスタであることを特徴とする、請求項23ないし28のうちいずれか一項に記載の窒化ガリウム系の半導体素子の製造方法。
【請求項30】
前記窒化ガリウム系の半導体素子の製造方法が、
前記GaN系の半導体層上にゲート電極を形成するステップと、
前記ゲート電極の一側の前記GaN系の半導体層の第1領域上にソース電極を形成し、前記ゲート電極の他側の前記GaN系の半導体層の第2領域上にドレイン電極を形成するステップと、を含み、
前記ソース電極及び前記ドレイン電極のうち少なくとも一つが、前記電極構造体であることを特徴とする請求項23ないし29のうちいずれか一項に記載の窒化ガリウム系の半導体素子の製造方法。
【請求項31】
前記GaN系の半導体層と前記ゲート電極との間にゲート絶縁層を形成するステップをさらに含むことを特徴とする、請求項30に記載の窒化ガリウム系の半導体素子の製造方法。
【請求項32】
前記GaN系の半導体層が、リセス領域を備えるように形成され、
前記ゲート絶縁層の一部が、前記リセス領域の形状に沿って形成されることを特徴とする、請求項31に記載の窒化ガリウム系の半導体素子の製造方法。
【請求項33】
前記GaN系の半導体層の前記リセス領域が、チャネル領域に対応することを特徴とする、請求項32に記載の窒化ガリウム系の半導体素子の製造方法。
【請求項34】
前記ゲート絶縁層上にエッチングバリヤー層を形成するステップをさらに含むことを特徴とする、請求項31に記載の窒化ガリウム系の半導体素子の製造方法。
【請求項35】
前記ソース電極及びドレイン電極を形成するステップ前に、前記GaN系の半導体層の前記第1及び第2領域を所定の深さにエッチングするステップをさらに含むことを特徴とする、請求項30ないし34のうちいずれか一項に記載の窒化ガリウム系の半導体素子の製造方法。
【請求項36】
前記GaN系の半導体層が、GaN層及びAlGaN層を備える多層構造を有し、前記第1及び第2領域の上面が、前記GaN層のエッチングされた表面であるか、または前記AlGaN層のエッチングされた表面であることを特徴とする、請求項35に記載の窒化ガリウム系の半導体素子の製造方法。
【請求項37】
前記第1及び第2領域を所定の深さにエッチングするステップが、RIE(Reactive Ion Etching)法により行われることを特徴とする、請求項35または36に記載の窒化ガリウム系の半導体素子の製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5A】
image rotate

【図5B】
image rotate

【図5C】
image rotate

【図5D】
image rotate

【図5E】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8A】
image rotate

【図8B】
image rotate

【図8C】
image rotate

【図8D】
image rotate

【図9A】
image rotate

【図9B】
image rotate

【図9C】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate


【公開番号】特開2013−98556(P2013−98556A)
【公開日】平成25年5月20日(2013.5.20)
【国際特許分類】
【出願番号】特願2012−235473(P2012−235473)
【出願日】平成24年10月25日(2012.10.25)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【住所又は居所原語表記】129,Samsung−ro,Yeongtong−gu,Suwon−si,Gyeonggi−do,Republic of Korea
【Fターム(参考)】