電気光学装置および電子機器
【課題】トランジスター群の位置に依存したスジを抑制すること。
【解決手段】電気光学装置は、ゲート信号入力端子と、ゲート信号入力端子に接続され、ゲート信号が供給されるゲート信号線と、ソース信号入力端子と、複数のソース信号入力端子の各々に接続され、ソース信号が供給される複数のソース信号線と、ゲート信号線に接続されたゲート電極、および複数のソース信号線のうち第１ソース信号線に接続されたソース電極を有する第１トランジスター群と、第１トランジスター群よりも下流側の位置においてゲート信号線に接続されたゲート電極、および複数のソース信号線のうち第２ソース信号線に接続されたソース電極を有する第２トランジスター群と、第１ソース信号線に挿入された第１抵抗と、第２ソース信号線に挿入され、第１抵抗と異なる抵抗値を有する第２抵抗とを有する。
【解決手段】電気光学装置は、ゲート信号入力端子と、ゲート信号入力端子に接続され、ゲート信号が供給されるゲート信号線と、ソース信号入力端子と、複数のソース信号入力端子の各々に接続され、ソース信号が供給される複数のソース信号線と、ゲート信号線に接続されたゲート電極、および複数のソース信号線のうち第１ソース信号線に接続されたソース電極を有する第１トランジスター群と、第１トランジスター群よりも下流側の位置においてゲート信号線に接続されたゲート電極、および複数のソース信号線のうち第２ソース信号線に接続されたソース電極を有する第２トランジスター群と、第１ソース信号線に挿入された第１抵抗と、第２ソース信号線に挿入され、第１抵抗と異なる抵抗値を有する第２抵抗とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
特許文献１は、走査信号線の寄生容量に起因して画素電位に生じるレベルシフトを表示面内で均一にするため、共通した遅延量を持つ波形を入力する技術を開示している。特許文献２は、Ｎ本のデータ線を１群とするデータ線群毎に、データ線を駆動する技術を開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１３９３１７号公報
【特許文献２】特開２００６−３９３５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
１群のトランジスターのなかからオンにするトランジスターをゲート信号により選択する構成の電気光学装置により表示される画像おいて、各トランジスター群がゲート信号線において接続されている位置の違いにより、トランジスター群に依存したスジが発生してしまう場合があった。
これに対し本発明は、トランジスター群の位置に依存したスジを抑制する技術を提供する。
【課題を解決するための手段】
【０００５】
本発明は、ゲート信号が入力されるゲート信号入力端子と、前記ゲート信号入力端子に接続され、前記ゲート信号が供給されるゲート信号線と、ソース信号が入力される複数のソース信号入力端子と、前記複数のソース信号入力端子の各々に接続され、前記ソース信号が供給される複数のソース信号線と、前記ゲート信号線に接続されたゲート電極、および前記複数のソース信号線のうち第１ソース信号線に接続されたソース電極を有する第１トランジスター群と、前記ゲート信号入力端子から見て前記第１トランジスター群よりも下流側の位置において前記ゲート信号線に接続されたゲート電極、および前記複数のソース信号線のうち第２ソース信号線に接続されたソース電極を有する第２トランジスター群と、前記第１ソース信号線において前記ソース電極と前記ソース信号入力端子との間に挿入された第１抵抗と、前記第２ソース信号線において前記ソース電極と前記ソース信号入力端子との間に挿入され、前記第１抵抗と異なる抵抗値を有する第２抵抗とを有する電気光学装置を提供する。
この電気光学装置によれば、トランジスター群の位置に依存したスジを抑制することができる。
【０００６】
好ましい態様において、前記第１抵抗の抵抗値が、前記第２抵抗の抵抗値よりも小さくてもよい。
この電気光学装置によれば、第２トランジスター群に入力されるゲート信号が第１トランジスター群に入力されるゲート信号よりもなまっている場合において、トランジスター群の位置に依存したスジを抑制することができる。
【０００７】
別の好ましい態様において、前記第１トランジスター群および前記第２トランジスター群を含む複数のトランジスター群と、前記複数のトランジスター群の各々に対応し、前記第１抵抗および前記第２抵抗を含む複数の抵抗とを有し、前記複数の抵抗の抵抗値は、当該抵抗に対応するトランジスター群が前記ゲート信号線に接続されている位置が前記ゲート信号入力端子から見て下流側になるほど大きくてもよい。
この電気光学装置によれば、複数のトランジスター群に入力されるゲート信号が上流側から下流側にいくにつれてなまっていく場合において、トランジスター群の位置に依存したスジを抑制することができる。
【０００８】
さらに別の好ましい態様において、前記第１トランジスター群は、複数のトランジスターを含み、前記第１ソース信号線は、前記抵抗と前記複数のトランジスターとの間で複数に分岐していてもよい。
この電気光学装置によれば、トランジスター群が複数のトランジスターを含む場合において、トランジスター群の位置に依存したスジを抑制することができる。
【０００９】
さらに別の好ましい態様において、前記第１抵抗および前記第２抵抗は、ある長さ、幅、および厚さを有する抵抗素子により形成され、前記第１抵抗および前記第２抵抗は、前記長さ、前記幅、および前記厚さの少なくとも１つが異なっていてもよい。
この電気光学装置によれば、抵抗素子の長さ、幅、または厚さを調整することにより、トランジスター群の位置に依存したスジを抑制することができる。
【００１０】
また、本発明は、上記いずれかの電気光学装置を有する電子機器を提供する。
この電子機器によれば、トランジスター群の位置に依存したスジを抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】一実施形態に係る電気光学装置１を用いた電子機器の外観を示す図。
【図２】電気光学装置１の構成を示す模式図。
【図３】液晶パネル１００の構造を示す図。
【図４】画素１１１の等価回路を示す図。
【図５】電気光学装置１の動作を示すタイミングチャート。
【図６】従来技術の問題点を説明する図。
【図７】上流および下流のスイッチング回路に入力されるゲート信号を示す。
【図８】書き込み前後の画素電極１１８の電位を例示する図。
【図９】液晶パネル１００の構造を説明する図。
【図１０】プロジェクター２１００の構成を示す図。
【発明を実施するための形態】
【００１２】
１．構成
図１は、一実施形態に係る電気光学装置１を用いた電子機器の（一部の）外観を示す図である。この例で、電気光学装置１は、プロジェクターのライトバルブとして用いられる液晶装置である。電子機器は、液晶パネル１００と、データ線駆動回路２００と、ＦＰＣ（Flexible Printed Circuits）基板３００と、回路基板４００とを有する。ＦＰＣ基板３００上には、データ線駆動回路２００が設けられている。回路基板４００上には、電気光学装置１を制御する回路が設けられている。回路基板４００と液晶パネル１００とは、ＦＰＣ基板３００を介して電気的に接続される。回路基板４００とＦＰＣ基板３００とは、コネクタ４１０およびコネクタ３２０を介して接続される。ＦＰＣ基板３００と液晶パネル１００とはコネクタ３１０およびコネクタ１０７を介して接続される。
【００１３】
図２は、電気光学装置１の構成を示す模式図である。データ線駆動回路２００は、他の回路から入力されるクロック信号、制御信号、および映像信号に従って、液晶パネル１００に表示させる画像を示すソース信号を出力する。液晶パネル１００は、データ線駆動回路２００および他の回路から入力されるクロック信号およびソース信号に従って、画像を表示する。
【００１４】
液晶パネル１００は、画素領域１１０と、走査線駆動回路１３０と、データ線選択回路１５０と、複数のソース信号線１６０と、複数のソース信号入力端子１６１と、複数のゲート信号線（ゲート信号線１４１、ゲート信号線１４２、およびゲート信号線１４３）と、複数のゲート信号入力端子（ゲート信号入力端子１４６、ゲート信号入力端子１４７、およびゲート信号入力端子１４８）と、複数の抵抗Ｒを有する。
【００１５】
画素領域１１０は、画像を表示する領域である。画素領域１１０は、ｍ本の走査線１１２と、（ｋ×ｎ）本のデータ線１１４と、（ｍ×ｋ×ｎ）個の画素１１１とを有する。走査線１１２は、走査信号を伝送する信号線であり、行（ｘ）方向に沿って設けられている。データ線１１４は、データ信号を伝送する信号線であり、列（ｙ）方向に沿って設けられている。走査線１１２とデータ線１１４とは、電気的に絶縁されている。画素１１１は、液晶パネル１００をｚ方向（ｘ方向およびｙ方向に垂直な方向）に見たときに、走査線１１２とデータ線１１４との交差に対応して設けられている。すなわち、画素１１１は、ｍ行×（ｋ×ｎ）列のマトリクス状に配列されている。また、この例では、行方向において連続するｋ個の画素１１１が、１つの画素群を形成している（図２の例ではｋ＝３）。すなわち、液晶パネル１００は、ｍ行ｎ列の画素群を有する。画素１１１の詳細は後述する。以下の説明において、複数の走査線１１２の各々を区別する必要があるときは、第１行、第２行、第３行、…、第ｍ行の走査線１１２と表す。複数のデータ線１１４の各々を区別する必要があるときは、第１列、第２列、第３列、…、第（ｋ×ｎ）列のデータ線１１４と表す。ソース信号線１６０についても同様である。
【００１６】
走査線駆動回路１３０は、複数の走査線１１２の中から１本の走査線１１２を選択するための走査信号を出力する。走査線駆動回路１３０は、第１行、第２行、第３行、…、第ｍ行の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する。走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍは、順次排他的にＨ（High）レベルとなる信号である。
【００１７】
ゲート信号線１４１、ゲート信号線１４２、およびゲート信号線１４３は、ゲート信号入力端子１４６、ゲート信号入力端子１４７、およびゲート信号入力端子１４８から入力されたゲート信号Ｇ１、Ｇ２、およびＧ３を伝送する信号線である。ゲート信号Ｇ１、Ｇ２、およびＧ３は、順次排他的にＨレベルとなる信号である。
【００１８】
データ線選択回路１５０は、各画素群において、ｋ本のデータ線１１４の中から１本のデータ線１１４を選択する回路である。データ線選択回路１５０は、ｎ列の画素群の各々に対応する、ｎ個のスイッチング回路１５１を有する。スイッチング回路１５１は、ゲート信号Ｇ１、Ｇ２、およびＧ３に応じて、対応する画素群に接続されているｋ本のデータ線１１４の中から、１本のデータ線１１４を選択する。スイッチング回路１５１の詳細は後述する。
【００１９】
ソース信号線１６０は、ソース信号入力端子１６１から入力されたソース信号Ｓを、データ線選択回路１５０に伝送する信号線である。ソース信号Ｓは、画素１１１に書き込まれるデータを示す信号である。ソース信号線１６０においては、抵抗Ｒが直列に挿入されている。抵抗Ｒについては後述する。
【００２０】
データ線駆動回路２００は、第１列、第２列、第３列、…、第ｎ列のソース信号入力端子１６１に、ソース信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎを出力する。また、データ線駆動回路２００は、ゲート信号入力端子１４６、ゲート信号入力端子１４７、およびゲート信号入力端子１４８に、ゲート信号Ｇ１、Ｇ２、Ｇ３を出力する。
【００２１】
図３（Ａ）は、液晶パネル１００の構造を示す斜視図である。図３（Ｂ）は、図３（Ａ）におけるＨ−ｈ線における断面を示す模式図である。液晶パネル１００は、素子基板１０１と、対向基板１０２と、液晶１０５とを有する。素子基板１０１と対向基板１０２とは、スペーサー（図示省略）を含むシール材９０によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられている。液晶１０５は、この間隙に封入されている。液晶１０５は、例えばＶＡ（Vertical Alignment）型の液晶である。
【００２２】
素子基板１０１および対向基板１０２は、それぞれガラスや石英などの透明性を有する基板を有する。素子基板１０１にあっては、対向基板１０２よりもＹ方向のサイズが長い。奥側（ｈ側）が揃えられているので、素子基板１０１の手前側（Ｈ側）の一辺が対向基板１０２から張り出している。この張り出した領域にＸ方向に沿って複数の端子１０７が設けられている。複数の端子１０７は、ＦＰＣ基板３００に接続される。ＦＰＣ基板３００には、データ線駆動回路２００が形成される。複数の端子１０７は、外部の回路から各種信号や各種電圧、映像信号などを供給するための端子であり、上述のゲート信号入力端子１４６、ゲート信号入力端子１４７、ゲート信号入力端子１４８、およびソース信号入力端子１６１を含む。
【００２３】
素子基板１０１において対向基板１０２と対向する面には、画素電極１１８が形成されている。画素電極１１８は、ＩＴＯ（Indium Tin Oxide）などの透明性を有する導電層をパターニングしたものである。また、素子基板１０１には、走査線駆動回路１３０が形成されている。対向基板１０２において、素子基板１０１と対向する面に設けられた共通電極１０８は、同じくＩＴＯなどの透明性を有する導電層である。
【００２４】
図４は、画素１１１の等価回路を示す図である。図４では、第ｉ行第ｊ列の画素群およびこの画素群に対応するスイッチング回路１５１が示されている（ｉおよびｊは、１≦ｉ≦ｍおよび１≦ｊ≦ｎを満たす整数）。一つの画素群は、ｋ個（この例ではｋ＝３）の画素１１１から構成される。画素１１１は、ＴＦＴ（Thin Film Transistor）１１６と、画素電極１１８と、液晶層１２０と、共通電極１０８と、保持容量１３０とを有する。ＴＦＴ１１６は、画素電極１１８へのデータの書き込み（電圧の印加）を制御するスイッチング素子であり、この例ではｎチャネル型の電界効果トランジスターである。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極は画素電極１１８に接続されている。走査線１１２にＨレベルの走査信号が供給されるとＴＦＴ１１６はオン状態になり、データ線１１４と画素電極１１８とが導通する。すなわち、画素電極１１８にデータが書き込まれる。走査線１１２にＬ（Low）レベルの走査信号が供給されるとＴＦＴ１１６はオフ状態になり、データ線１１４と画素電極１１８とは絶縁する。共通電極１０８はすべての画素１１１について共通である。共通電極１０８には、例えばデータ線駆動回路２００により、共通電圧ＬＣＣＯＭが印加される。液晶層１２０には、画素電極１１８と共通電極１０８との電位差に相当する電圧が印加され、この電圧に応じて光学的特性（反射率または透過率）が変化する。保持容量１１７は、液晶層１２０に並列に接続されており、画素電極１１８と共通電圧ＶＣＯＭとの電位差に相当する電荷を保持する（この例では、ＶＣＯＭ＝ＬＣＣＯＭである）。以下、単一の画素群において、画素１１１の各々を区別するときは、画素１１１−ｓのように添字を用いて区別する（ｓは、１≦ｓ≦ｋを満たす整数）。ＴＦＴ１１６等、画素１１１に含まれる要素についても同様である。
【００２５】
スイッチング回路１５１は、ｋ個（この例ではｋ＝３）のスイッチング素子として、ＴＦＴ１５２、ＴＦＴ１５３、およびＴＦＴ１５４を有する。ＴＦＴ１５２のゲート電極は、ゲート信号線１４１に接続され、ソース電極は第ｊ列のソース信号線１６０に接続され、ドレイン電極は第（３ｊ−２）列のデータ線１１４（すなわち、第ｊ列の画素群のＴＦＴ１１６−１のソース電極）に接続されている。ゲート信号線１４１にＨレベルのゲート信号Ｇ１が供給されるとＴＦＴ１５２はオン状態になり、第ｊ列のソース信号線１６０と第（３ｊ−２）列のデータ線１１４とが導通する。すなわち、第（３ｊ−２）列のデータ線１１４にソース信号Ｓｊが供給される。ゲート信号線１４１にＬレベルのゲート信号Ｇ１が供給されるとＴＦＴ１５２はオフ状態になり、第ｊ列のソース信号線１６０と第（３ｊ−２）列のデータ線１１４とが絶縁する。
【００２６】
ＴＦＴ１５３のゲート電極は、ゲート信号線１４２に接続され、ソース電極は第ｊ列のソース信号線１６０に接続され、ドレイン電極は第（３ｊ−１）列のデータ線１１４（すなわち、第ｊ列の画素群のＴＦＴ１１６−２のソース電極）に接続されている。ゲート信号線１４２にＨレベルのゲート信号Ｇ２が供給されるとＴＦＴ１５３はオン状態になり、第ｊ列のソース信号線１６０と第（３ｊ−１）列のデータ線１１４とが導通する。すなわち、第（３ｊ−１）列のデータ線１１４にソース信号Ｓｊが供給される。ゲート信号線１４２にＬレベルのゲート信号Ｇ２が供給されるとＴＦＴ１５３はオフ状態になり、第ｊ列のソース信号線１６０と第（３ｊ−１）列のデータ線１１４とが絶縁する。
【００２７】
ＴＦＴ１５４のゲート電極は、ゲート信号線１４３に接続され、ソース電極は第ｊ列のソース信号線１６０に接続され、ドレイン電極は第３ｊ列のデータ線１１４（すなわち、第ｊ列の画素群のＴＦＴ１１６−３のソース電極）に接続されている。ゲート信号線１４３にＨレベルのゲート信号Ｇ３が供給されるとＴＦＴ１５４はオン状態になり、第ｊ列のソース信号線１６０と第３ｊ列のデータ線１１４とが導通する。すなわち、第３ｊ列のデータ線１１４にソース信号Ｓｊが供給される。ゲート信号線１４３にＬレベルのゲート信号Ｇ３が供給されるとＴＦＴ１５４はオフ状態になり、第ｊ列のソース信号線１６０と第３ｊ列のデータ線１１４とが絶縁する。
【００２８】
スイッチング回路１５１には、ソース信号入力端子１６１から入力されたソース信号Ｓが、ソース信号線１６０を介して供給される。スイッチング回路１５１においては、ソース信号線１６０が、抵抗ＲとＴＦＴ１５２、ＴＦＴ１５３、およびＴＦＴ１５４との間で複数に分岐している。
【００２９】
以上、まとめると、電気光学装置１は、ゲート信号が入力されるゲート信号入力端子１４６（または、ゲート信号入力端子１４７もしくはゲート信号入力端子１４８）と、これらゲート信号入力端子に接続され、ゲート信号が供給されるゲート信号線１４１（または、ゲート信号線１４２もしくはゲート信号線１４３）と、ソース信号が入力される複数のソース信号入力端子１６１と、複数のソース信号入力端子の各々に接続され、ソース信号が供給される複数のソース信号線１６０と、ゲート信号線１４１（または、ゲート信号入力端子１４７もしくはゲート信号入力端子１４８）に接続されたゲート電極、および複数のソース信号線１６０のうち第１ソース信号線（例えば、第ｎ列のソース信号線１６０）に接続されたソース電極を有する第１トランジスター群（ＴＦＴ１５２、ＴＦＴ１５３、およびＴＦＴ１５４）と、ゲート信号入力端子１４６（または、ゲート信号入力端子１４７もしくはゲート信号入力端子１４８）から見て第１トランジスター群よりも下流側の位置においてゲート信号線１４１（または、ゲート信号線１４２もしくはゲート信号線１４３）に接続されたゲート電極、および複数のソース信号線１６０のうち第２ソース信号線（例えば、第１列のソース信号線１６０）に接続されたソース電極を有する第２トランジスター群（ＴＦＴ１５２、ＴＦＴ１５３、およびＴＦＴ１５４）と、第１ソース信号線においてソース電極とソース信号入力端子１６１との間に挿入された第１抵抗（例えば抵抗Ｒｎ）と、第２ソース信号線においてソース電極とソース信号入力端子１６１との間に挿入され、第１抵抗と異なる抵抗値を有する第２抵抗（例えば抵抗Ｒ１）とを有する。
【００３０】
２．動作
図５は、電気光学装置１の動作を示すタイミングチャートである。ここでは、第ｉ行第ｊ列の画素群に対するデータの書き込み動作を例として説明する。時刻ｔ１の直前において、操作信号Ｙｉ、ゲート信号Ｇ１、ゲート信号Ｇ２、およびゲート信号Ｇ３はＬレベルである。時刻ｔ１において、走査線駆動回路１３０は、走査信号ＹｉをＬレベルからＨレベルに変化させる。走査信号ＹｉがＨレベルになると、ＴＦＴ１１６がオン状態になり、データ線１１４と画素電極１１８とが導通する。
【００３１】
時刻ｔ２において、データ線駆動回路２００は、ゲート信号Ｇ１をＨレベルに変化させる。ゲート信号Ｇ１がＨレベルになると、ＴＦＴ１５２がオン状態になり、第ｊ列のソース信号線１６０と第（３ｊ−２）列のデータ線１１４とが導通する。このとき、データ線駆動回路２００は、第ｊ列のソース信号線１６０にソース信号Ｓｊ（１）を供給している。したがって、画素電極１１８−１には、ソース信号Ｓｊ（１）に応じたデータが書き込まれる。時刻ｔ３において、データ線駆動回路２００は、ゲート信号Ｇ１をＬレベルに変化させる。ゲート信号Ｇ１がＬレベルになると、ＴＦＴ１５２がオフ状態になり、第ｊ列のソース信号線１６０と第（３ｊ−２）列のデータ線１１４とが絶縁する。
【００３２】
時刻ｔ４において、データ線駆動回路２００は、ゲート信号Ｇ２をＨレベルに変化させる。ゲート信号Ｇ２がＨレベルになると、ＴＦＴ１５３がオン状態になり、第ｊ列のソース信号線１６０と第（３ｊ−１）列のデータ線１１４とが導通する。このとき、データ線駆動回路２００は、第ｊ列のソース信号線１６０にソース信号Ｓｊ（２）を供給している。したがって、画素電極１１８−２には、ソース信号Ｓｊ（２）に応じたデータが書き込まれる。時刻ｔ５において、データ線駆動回路２００は、ゲート信号Ｇ２をＬレベルに変化させる。ゲート信号Ｇ２がＬレベルになると、ＴＦＴ１５２がオフ状態になり、第ｊ列のソース信号線１６０と第（３ｊ−１）列のデータ線１１４とが絶縁する。
【００３３】
時刻ｔ６において、データ線駆動回路２００は、ゲート信号Ｇ３をＨレベルに変化させる。ゲート信号Ｇ３がＨレベルになると、ＴＦＴ１５４がオン状態になり、第ｊ列のソース信号線１６０と第３ｊ列のデータ線１１４とが導通する。このとき、データ線駆動回路２００は、第ｊ列のソース信号線１６０にソース信号Ｓｊ（３）を供給している。したがって、画素電極１１８−３には、ソース信号Ｓｊ（３）に応じたデータが書き込まれる。時刻ｔ７において、データ線駆動回路２００は、ゲート信号Ｇ３をＬレベルに変化させる。ゲート信号Ｇ３がＬレベルになると、ＴＦＴ１５４がオフ状態になり、第ｊ列のソース信号線１６０と第３ｊ列のデータ線１１４とが絶縁する。
【００３４】
時刻ｔ８において、走査線駆動回路１３０は、走査信号ＹｉをＨレベルからＬレベルに変化させる。走査信号ＹｉがＬレベルになると、ＴＦＴ１１６がオフ状態になり、データ線１１４と画素電極１１８とが絶縁する。以上により、第ｊ列の画素群へのデータの書き込みは終了する。液晶層１２０の容量および保持容量１１７により、データとして書き込まれた電荷は、新たなデータが書き込まれるまで保持される。走査線駆動回路１３０は、次に走査信号Ｙｉ＋１をＬレベルからＨレベルに変化させる。こうして第ｉ＋１行の画素群にデータが書き込まれる。走査線駆動回路１３０は、第１行、第２行、第３行、…、第ｍ行の走査線１１２に、順次排他的にＨレベルとなる走査信号を供給する。第１行から第ｍ行まで書き込みが終わると、１フレームの画像の書き込みが完了する。走査線駆動回路１３０は、再び、第１行の走査線１１２から順に、順次排他的にＨレベルとなる走査信号を供給する。こうして、次のフレームの画像の書き込みが行われる。データ線駆動回路２００は、ソース信号Ｓの共通電圧ＬＣＣＯＭに対する極性を、１フレーム毎に正負が交互に入れ替わるように制御する。すなわち、液晶層１２０に印加される電圧の極性は、１フレーム毎に正負が入れ替わる。
【００３５】
図６は、従来技術の問題点を説明する図である。ここでは、説明を簡単にするため、ゲート信号線１４１、第１列のＴＦＴ１５２、ソース信号線１６０および抵抗Ｒ１、並びに第ｎ列のＴＦＴ１５２、ソース信号線１６０および抵抗Ｒｎだけを考える。抵抗Ｒ１および抵抗Ｒｎの抵抗値は等しい。第１列のＴＦＴ１５２は、第ｎ列のＴＦＴ１５２よりも、ゲート信号入力端子から見て下流側の位置においてゲート信号線１４１に接続されている。より詳細には、第１列のＴＦＴ１５２は最下流の位置において、第ｎ列のＴＦＴ１５２は最上流の位置において、ゲート信号線１４１に接続されている。ゲート信号線１４１は、ある抵抗率を有する材料により形成されているので、線長により抵抗値が異なる。具体的には、第１列のＴＦＴ１５２のゲート信号線１４１の方が、第ｎ列のＴＦＴ１５２のゲート信号線１４１よりも抵抗が高い。この高い抵抗のため、第１列のＴＦＴ１５２のゲート電極に入力されるゲート信号Ｇ１は、第ｎ列のＴＦＴ１５２のゲート電極に入力されるゲート信号Ｇ１よりもなまってしまう。
【００３６】
図７は、上流および下流のスイッチング回路１５１に入力されるゲート信号を示す模式図である。図７（Ａ）は第ｎ列すなわち最上流のＴＦＴ１５２に入力されるゲート信号Ｇ１（以下「ゲート信号Ｇ１Ｕ」という）を、図７（Ｂ）は第１列すなわち最下流のＴＦＴ１５２に入力されるゲート信号Ｇ１（以下「ゲート信号Ｇ１Ｌ」という）を、それぞれ示す。ゲート信号Ｇ１Ｕは、時刻ｔ２においてＬレベルからＨレベルに変化し、時刻ｔ２から時刻ｔ３まではＨレベルを保ち、時刻ｔ３においてＨレベルからＬレベルに変化する、理想的な矩形波の特性を有している。一方、ゲート信号Ｇ１Ｌは、時刻ｔ２においてＬレベルから変化を始めるものの、立ち上がりはなだらかであり、Ｌレベルから徐々にＨレベルに達する。さらに、ゲート信号Ｇ１Ｌは、時刻ｔ３においてＨレベルから変化を始めるものの、立ち下がりはなだらかである。第１列のＴＦＴ１５２をオン状態からオフ状態に切り替えるときを考えると、オン状態からオフ状態に切り替えるゲート電圧のしきい値Ｖｔｈを下回る時刻は、ゲート信号Ｇ１Ｌにおいては時刻ｔ３よりも遅い時刻ｔ３’である。以下、上流および下流のスイッチング回路１５１に入力されるゲート信号に図７のような差異があるという前提で、ある画素群についてデータの書き込みが終わった直後、具体的には、図５の時刻ｔ３の直後の状態を考える。
【００３７】
図８は、書き込み前後の画素電極１１８の電位を例示する図である。図８の縦軸および横軸は、画素電極１１８の電圧Ｖｐおよび時刻を示す。走査信号ＹｉがＨレベルからＬレベルに変化するとＴＦＴ１１６はオン状態からオフ状態に変化するが、このとき、ゲート−ドレイン間の容量性結合により、画素電圧Ｖｐが低下する現象（いわゆるプッシュダウン現象）が起こる。プッシュダウン現象による電圧変化ΔＶｐは次式（１）で表されることが知られている。
ΔＶｐ＝Ｃｇｄ・Ｖｇ／（Ｃｇｄ＋Ｃｓ） …（１）
ここで、ＣｇｄはＴＦＴ１５２のゲート−ドレイン間の容量を、ＣｓはＴＦＴ１５２における寄生容量を、Ｖｇはゲート電圧を表す。
【００３８】
プッシュダウン現象は、詳細には２つの段階に分けられると考えられる。第１段階は、式（１）に従って画素電圧Ｖｐが低下する段階である。図８の例では、時刻ｔ３から時刻ｔ３１までが第１段階である。第２段階は、低下した画素電圧Ｖｐが回復（再び上昇）する段階である。図８の例では、時刻ｔ３１以降が第２段階である。第２段階においては、図７で説明したゲート信号Ｇ１の波形の差異が問題になる。ゲート信号Ｇ１Ｌはゲート信号Ｇ１Ｈよりもなまっているので、例えば時刻ｔ３と時刻ｔ３’（図６（Ｂ））との間の時刻において、第ｎ列のＴＦＴ１５２はオフ状態であるのに対し、第１列のＴＦＴ１５２は完全にオフ状態になっていない。そのため、プッシュダウンで画素電圧Ｖｐが低下した後で第１列のＴＦＴ１５２を介して電荷の移動が起こり、第１列のＴＦＴ１５２が接続されている画素１１１（第１列の画素１１１）の画素電圧Ｖｐは回復する。第ｎ列のＴＦＴ１５３が接続されている画素１１１（第（３ｎ−２）列の画素１１１）の画素電圧も回復するが、回復する電圧の大きさは第１列の画素１１１よりも小さい。ここで、第１列の画素１１１および第（３ｎ−２）列の画素１１１に同じデータ、例えば１２．５Ｖの電圧が書き込まれ、プッシュダウンによりこれが例えば１１．５Ｖまで低下した場合を考える。第（３ｎ−２）列の画素１１１においては、第２段階に画素電圧が０．２Ｖ回復し、画素電圧Ｖｐは１１．７Ｖになる。第１列の画素１１１においては、第２段階の回復量が第（３ｎ−２）列の画素１１１よりも多く、０．４Ｖである。したがって、第１列の画素１１１において画素電圧Ｖｐは１１．９Ｖになる。このように、第１列の画素１１１と第（３ｎ−２）列の画素１１１にたとえ同じデータを書き込んだとしても、保持する電圧は同じにならない。これにより、表示される画像においてスジが視認されてしまうという問題がある。
【００３９】
図９は、液晶パネル１００の構造を説明する図である。図６の構成と対比するため、ゲート信号線１４１、第１列のＴＦＴ１５２、ソース信号線１６０および抵抗Ｒ１、並びに第ｎ列のＴＦＴ１５２、ソース信号線１６０および抵抗Ｒｎだけを考える。ここでは、抵抗Ｒ１および抵抗Ｒｎの抵抗値は異なっており、具体的にはＲ１＞Ｒｎである。データ線駆動回路２００から出力されるソース信号Ｓ１およびＳｎが同じ電圧であっても、抵抗Ｒ１と抵抗Ｒｎとの抵抗値の違いにより、第１列の画素１１１および第（３ｎ−２）列の画素１１１に書き込まれる電圧は異なる。具体的には、第１列の画素１１１に書き込まれる電圧の方が第（３ｎ−２）列に書き込まれる電圧よりも低くなる。図８で説明したように、画素１１１に書き込まれた電圧と画素１１１が保持する電圧との差は、第（３ｎ−２）列の画素１１１がの方が大きいが、そもそも書き込まれる電圧が第１列の画素１１１の方が低いので、この差が補償される。このように、すべてのソース信号線１６０について抵抗Ｒの抵抗値が等しい構成と比較して、電気光学装置１によれば、表示される画像におけるスジの発生を低減することができる。
【００４０】
図９では簡単のため抵抗Ｒ１と抵抗Ｒｎだけを取り出して説明したが、液晶パネル１００に含まれるすべての抵抗Ｒについて、上記の考え方が適用される。すなわち、ソース信号線１６０に接続された抵抗Ｒ１、Ｒ２、Ｒ３、…、およびＲｎについて、その抵抗値が、Ｒ１＞Ｒ２＞Ｒ３＞…＞Ｒｎとなるように設計される。換言すると、ソース信号線１６０に接続された抵抗Ｒの抵抗値は、ソース信号入力端子１６１からの距離に応じて階調的に変化するように（距離が遠くなるほど抵抗値が大きくなるように）設計される。さらに換言すると、抵抗Ｒの抵抗値は、その抵抗に対応するトランジスター群（スイッチング回路１５１）がゲート信号線１４１（またはゲート信号線１４２もしくはゲート信号線１４３）に接続されている位置がゲート信号入力端子１４６（またはゲート信号入力端子１４７もしくはゲート信号入力端子１４８）から見て下流側になるほど大きくなるように設計される。
【００４１】
３．他の実施形態
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち２つ以上のものが組み合わせて用いられてもよい。
【００４２】
複数の抵抗Ｒの抵抗値の関係は、実施形態で説明したものに限定されない。複数の抵抗Ｒのうち任意の２つの抵抗ＲｐおよびＲｑについて（ｐおよびｑは、ｐ＜ｑ、１≦ｐ≦ｎかつ１≦ｑ≦ｎを満たす整数。すなわち、ＲｐはＲｑよりも下流側のソース信号線１６０に対応）、Ｒｐ≧ＲｑかつＲ１＞Ｒｎという関係を満たせばよい。例えば、Ｒ１＝Ｒ２＝Ｒ３＞Ｒ４＝Ｒ５＝Ｒ６＞・・・＞Ｒ（ｎ−２）＝Ｒ（ｎ−1）＝Ｒｎというように、ある数の抵抗を単位として段階的に抵抗値を変化させてもよい。
【００４３】
トランジスター群（すなわちスイッチング回路１５１）に含まれるＴＦＴの数、すなわちｋの値は実施形態で説明したものに限定されない。例えば、スイッチング回路１５１は、１個のＴＦＴを有していてもよい（ｋ＝１）。別の例で、スイッチング回路１５１は、４個以上、例えば８個のＴＦＴを有していてもよい。これらの場合、画素群に含まれる画素１１１の数も同様に、１個または８個である。
【００４４】
実施形態においては、下流側のソース信号線１６０に接続された抵抗Ｒの方が上流側よりも大きい抵抗値を有する例を説明したが、下流側のソース信号線１６０に接続された抵抗Ｒの方が上流側よりも小さい抵抗値を有していてもよい。
【００４５】
抵抗Ｒは、素子基板１０１においてある長さ、幅、および厚さを有する抵抗素子により形成され、長さ、幅、および厚さの少なくとも１つを異ならせることにより、抵抗値を異ならせてもよい。
【００４６】
液晶層１２０は、透過型に限られず、反射型であってもよい。さらに、液晶層１２０は、ノーマリーブラックモードに限られず、例えばＴＮ方式として、電圧無印加時において液晶層１２０が白状態となるノーマリーホワイトモードであってもよい。
また、ＴＦＴはｎチャネル型の電界効果トランジスターに限定されず、ｐチャネル型の電界効果トランジスターであってもよい。この場合、プッシュダウン現象ではなく、プッシュアップ現象が起こる。
【００４７】
実施形態においてはデータ線駆動回路２００がソース信号Ｓおよびゲート信号Ｇを供給する構成を説明したが、ソース信号Ｓおよびゲート信号Ｇは、それぞれ別の回路により供給されてもよい。
【００４８】
図１０は、プロジェクター２１００の構成を示す図である。プロジェクター２１００は、一実施形態にかかる電子機器の一例である。プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。ランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００４９】
プロジェクター２１００では、実施形態に係る電気光学装置１が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。そして、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像データがそれぞれ上位回路から供給されて、各色に対応するデータ信号Ｖidに変換される構成となっている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した液晶パネル１００と同様であり、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像信号に応じて駆動される。
【００５０】
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。ダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射される。
【００５１】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００５２】
この電子機器は、図１０で説明したプロジェクターの他、電子ビューファインダーや、リヤ・プロジェクション型のテレビジョン、ヘッドマウントディスプレイなどであってもよい。
【符号の説明】
【００５３】
１…電気光学装置、１００Ｒ・１００Ｇ・１００Ｂ…ライトバルブ、１００…液晶パネル、１０１…素子基板、１０２…対向基板、１０５…液晶、１０７…コネクタ、１０８…共通電極、１１０…画素領域、１１１…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１７…保持容量、１１８…画素電極、１２０…液晶層、１３０…走査線駆動回路、１４１…ゲート信号線、１４２…ゲート信号線、１４３…ゲート信号線、１４６…ゲート信号入力端子、１４７…ゲート信号入力端子、１４８…ゲート信号入力端子、１５０…データ線選択回路、１５１…スイッチング回路、１５２…ＴＦＴ、１５３…ＴＦＴ、１５４…ＴＦＴ、１６０…ソース信号線、１６１…ソース信号入力端子、２００…データ線駆動回路、３００…ＦＰＣ基板、３１０…コネクタ、３２０…コネクタ、４００…回路基板、４１０…コネクタ、２１００…プロジェクター、２１０２…ランプユニット、２１０６…ミラー、２１０８…ダイクロイックミラー、２１１４…投射レンズ、２１２０…スクリーン、２１２１…リレーレンズ系、２１２２…入射レンズ、２１２３…リレーレンズ、２１２４…出射レンズ
【技術分野】
【０００１】
本発明は、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
特許文献１は、走査信号線の寄生容量に起因して画素電位に生じるレベルシフトを表示面内で均一にするため、共通した遅延量を持つ波形を入力する技術を開示している。特許文献２は、Ｎ本のデータ線を１群とするデータ線群毎に、データ線を駆動する技術を開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１３９３１７号公報
【特許文献２】特開２００６−３９３５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
１群のトランジスターのなかからオンにするトランジスターをゲート信号により選択する構成の電気光学装置により表示される画像おいて、各トランジスター群がゲート信号線において接続されている位置の違いにより、トランジスター群に依存したスジが発生してしまう場合があった。
これに対し本発明は、トランジスター群の位置に依存したスジを抑制する技術を提供する。
【課題を解決するための手段】
【０００５】
本発明は、ゲート信号が入力されるゲート信号入力端子と、前記ゲート信号入力端子に接続され、前記ゲート信号が供給されるゲート信号線と、ソース信号が入力される複数のソース信号入力端子と、前記複数のソース信号入力端子の各々に接続され、前記ソース信号が供給される複数のソース信号線と、前記ゲート信号線に接続されたゲート電極、および前記複数のソース信号線のうち第１ソース信号線に接続されたソース電極を有する第１トランジスター群と、前記ゲート信号入力端子から見て前記第１トランジスター群よりも下流側の位置において前記ゲート信号線に接続されたゲート電極、および前記複数のソース信号線のうち第２ソース信号線に接続されたソース電極を有する第２トランジスター群と、前記第１ソース信号線において前記ソース電極と前記ソース信号入力端子との間に挿入された第１抵抗と、前記第２ソース信号線において前記ソース電極と前記ソース信号入力端子との間に挿入され、前記第１抵抗と異なる抵抗値を有する第２抵抗とを有する電気光学装置を提供する。
この電気光学装置によれば、トランジスター群の位置に依存したスジを抑制することができる。
【０００６】
好ましい態様において、前記第１抵抗の抵抗値が、前記第２抵抗の抵抗値よりも小さくてもよい。
この電気光学装置によれば、第２トランジスター群に入力されるゲート信号が第１トランジスター群に入力されるゲート信号よりもなまっている場合において、トランジスター群の位置に依存したスジを抑制することができる。
【０００７】
別の好ましい態様において、前記第１トランジスター群および前記第２トランジスター群を含む複数のトランジスター群と、前記複数のトランジスター群の各々に対応し、前記第１抵抗および前記第２抵抗を含む複数の抵抗とを有し、前記複数の抵抗の抵抗値は、当該抵抗に対応するトランジスター群が前記ゲート信号線に接続されている位置が前記ゲート信号入力端子から見て下流側になるほど大きくてもよい。
この電気光学装置によれば、複数のトランジスター群に入力されるゲート信号が上流側から下流側にいくにつれてなまっていく場合において、トランジスター群の位置に依存したスジを抑制することができる。
【０００８】
さらに別の好ましい態様において、前記第１トランジスター群は、複数のトランジスターを含み、前記第１ソース信号線は、前記抵抗と前記複数のトランジスターとの間で複数に分岐していてもよい。
この電気光学装置によれば、トランジスター群が複数のトランジスターを含む場合において、トランジスター群の位置に依存したスジを抑制することができる。
【０００９】
さらに別の好ましい態様において、前記第１抵抗および前記第２抵抗は、ある長さ、幅、および厚さを有する抵抗素子により形成され、前記第１抵抗および前記第２抵抗は、前記長さ、前記幅、および前記厚さの少なくとも１つが異なっていてもよい。
この電気光学装置によれば、抵抗素子の長さ、幅、または厚さを調整することにより、トランジスター群の位置に依存したスジを抑制することができる。
【００１０】
また、本発明は、上記いずれかの電気光学装置を有する電子機器を提供する。
この電子機器によれば、トランジスター群の位置に依存したスジを抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】一実施形態に係る電気光学装置１を用いた電子機器の外観を示す図。
【図２】電気光学装置１の構成を示す模式図。
【図３】液晶パネル１００の構造を示す図。
【図４】画素１１１の等価回路を示す図。
【図５】電気光学装置１の動作を示すタイミングチャート。
【図６】従来技術の問題点を説明する図。
【図７】上流および下流のスイッチング回路に入力されるゲート信号を示す。
【図８】書き込み前後の画素電極１１８の電位を例示する図。
【図９】液晶パネル１００の構造を説明する図。
【図１０】プロジェクター２１００の構成を示す図。
【発明を実施するための形態】
【００１２】
１．構成
図１は、一実施形態に係る電気光学装置１を用いた電子機器の（一部の）外観を示す図である。この例で、電気光学装置１は、プロジェクターのライトバルブとして用いられる液晶装置である。電子機器は、液晶パネル１００と、データ線駆動回路２００と、ＦＰＣ（Flexible Printed Circuits）基板３００と、回路基板４００とを有する。ＦＰＣ基板３００上には、データ線駆動回路２００が設けられている。回路基板４００上には、電気光学装置１を制御する回路が設けられている。回路基板４００と液晶パネル１００とは、ＦＰＣ基板３００を介して電気的に接続される。回路基板４００とＦＰＣ基板３００とは、コネクタ４１０およびコネクタ３２０を介して接続される。ＦＰＣ基板３００と液晶パネル１００とはコネクタ３１０およびコネクタ１０７を介して接続される。
【００１３】
図２は、電気光学装置１の構成を示す模式図である。データ線駆動回路２００は、他の回路から入力されるクロック信号、制御信号、および映像信号に従って、液晶パネル１００に表示させる画像を示すソース信号を出力する。液晶パネル１００は、データ線駆動回路２００および他の回路から入力されるクロック信号およびソース信号に従って、画像を表示する。
【００１４】
液晶パネル１００は、画素領域１１０と、走査線駆動回路１３０と、データ線選択回路１５０と、複数のソース信号線１６０と、複数のソース信号入力端子１６１と、複数のゲート信号線（ゲート信号線１４１、ゲート信号線１４２、およびゲート信号線１４３）と、複数のゲート信号入力端子（ゲート信号入力端子１４６、ゲート信号入力端子１４７、およびゲート信号入力端子１４８）と、複数の抵抗Ｒを有する。
【００１５】
画素領域１１０は、画像を表示する領域である。画素領域１１０は、ｍ本の走査線１１２と、（ｋ×ｎ）本のデータ線１１４と、（ｍ×ｋ×ｎ）個の画素１１１とを有する。走査線１１２は、走査信号を伝送する信号線であり、行（ｘ）方向に沿って設けられている。データ線１１４は、データ信号を伝送する信号線であり、列（ｙ）方向に沿って設けられている。走査線１１２とデータ線１１４とは、電気的に絶縁されている。画素１１１は、液晶パネル１００をｚ方向（ｘ方向およびｙ方向に垂直な方向）に見たときに、走査線１１２とデータ線１１４との交差に対応して設けられている。すなわち、画素１１１は、ｍ行×（ｋ×ｎ）列のマトリクス状に配列されている。また、この例では、行方向において連続するｋ個の画素１１１が、１つの画素群を形成している（図２の例ではｋ＝３）。すなわち、液晶パネル１００は、ｍ行ｎ列の画素群を有する。画素１１１の詳細は後述する。以下の説明において、複数の走査線１１２の各々を区別する必要があるときは、第１行、第２行、第３行、…、第ｍ行の走査線１１２と表す。複数のデータ線１１４の各々を区別する必要があるときは、第１列、第２列、第３列、…、第（ｋ×ｎ）列のデータ線１１４と表す。ソース信号線１６０についても同様である。
【００１６】
走査線駆動回路１３０は、複数の走査線１１２の中から１本の走査線１１２を選択するための走査信号を出力する。走査線駆動回路１３０は、第１行、第２行、第３行、…、第ｍ行の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する。走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍは、順次排他的にＨ（High）レベルとなる信号である。
【００１７】
ゲート信号線１４１、ゲート信号線１４２、およびゲート信号線１４３は、ゲート信号入力端子１４６、ゲート信号入力端子１４７、およびゲート信号入力端子１４８から入力されたゲート信号Ｇ１、Ｇ２、およびＧ３を伝送する信号線である。ゲート信号Ｇ１、Ｇ２、およびＧ３は、順次排他的にＨレベルとなる信号である。
【００１８】
データ線選択回路１５０は、各画素群において、ｋ本のデータ線１１４の中から１本のデータ線１１４を選択する回路である。データ線選択回路１５０は、ｎ列の画素群の各々に対応する、ｎ個のスイッチング回路１５１を有する。スイッチング回路１５１は、ゲート信号Ｇ１、Ｇ２、およびＧ３に応じて、対応する画素群に接続されているｋ本のデータ線１１４の中から、１本のデータ線１１４を選択する。スイッチング回路１５１の詳細は後述する。
【００１９】
ソース信号線１６０は、ソース信号入力端子１６１から入力されたソース信号Ｓを、データ線選択回路１５０に伝送する信号線である。ソース信号Ｓは、画素１１１に書き込まれるデータを示す信号である。ソース信号線１６０においては、抵抗Ｒが直列に挿入されている。抵抗Ｒについては後述する。
【００２０】
データ線駆動回路２００は、第１列、第２列、第３列、…、第ｎ列のソース信号入力端子１６１に、ソース信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎを出力する。また、データ線駆動回路２００は、ゲート信号入力端子１４６、ゲート信号入力端子１４７、およびゲート信号入力端子１４８に、ゲート信号Ｇ１、Ｇ２、Ｇ３を出力する。
【００２１】
図３（Ａ）は、液晶パネル１００の構造を示す斜視図である。図３（Ｂ）は、図３（Ａ）におけるＨ−ｈ線における断面を示す模式図である。液晶パネル１００は、素子基板１０１と、対向基板１０２と、液晶１０５とを有する。素子基板１０１と対向基板１０２とは、スペーサー（図示省略）を含むシール材９０によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられている。液晶１０５は、この間隙に封入されている。液晶１０５は、例えばＶＡ（Vertical Alignment）型の液晶である。
【００２２】
素子基板１０１および対向基板１０２は、それぞれガラスや石英などの透明性を有する基板を有する。素子基板１０１にあっては、対向基板１０２よりもＹ方向のサイズが長い。奥側（ｈ側）が揃えられているので、素子基板１０１の手前側（Ｈ側）の一辺が対向基板１０２から張り出している。この張り出した領域にＸ方向に沿って複数の端子１０７が設けられている。複数の端子１０７は、ＦＰＣ基板３００に接続される。ＦＰＣ基板３００には、データ線駆動回路２００が形成される。複数の端子１０７は、外部の回路から各種信号や各種電圧、映像信号などを供給するための端子であり、上述のゲート信号入力端子１４６、ゲート信号入力端子１４７、ゲート信号入力端子１４８、およびソース信号入力端子１６１を含む。
【００２３】
素子基板１０１において対向基板１０２と対向する面には、画素電極１１８が形成されている。画素電極１１８は、ＩＴＯ（Indium Tin Oxide）などの透明性を有する導電層をパターニングしたものである。また、素子基板１０１には、走査線駆動回路１３０が形成されている。対向基板１０２において、素子基板１０１と対向する面に設けられた共通電極１０８は、同じくＩＴＯなどの透明性を有する導電層である。
【００２４】
図４は、画素１１１の等価回路を示す図である。図４では、第ｉ行第ｊ列の画素群およびこの画素群に対応するスイッチング回路１５１が示されている（ｉおよびｊは、１≦ｉ≦ｍおよび１≦ｊ≦ｎを満たす整数）。一つの画素群は、ｋ個（この例ではｋ＝３）の画素１１１から構成される。画素１１１は、ＴＦＴ（Thin Film Transistor）１１６と、画素電極１１８と、液晶層１２０と、共通電極１０８と、保持容量１３０とを有する。ＴＦＴ１１６は、画素電極１１８へのデータの書き込み（電圧の印加）を制御するスイッチング素子であり、この例ではｎチャネル型の電界効果トランジスターである。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極は画素電極１１８に接続されている。走査線１１２にＨレベルの走査信号が供給されるとＴＦＴ１１６はオン状態になり、データ線１１４と画素電極１１８とが導通する。すなわち、画素電極１１８にデータが書き込まれる。走査線１１２にＬ（Low）レベルの走査信号が供給されるとＴＦＴ１１６はオフ状態になり、データ線１１４と画素電極１１８とは絶縁する。共通電極１０８はすべての画素１１１について共通である。共通電極１０８には、例えばデータ線駆動回路２００により、共通電圧ＬＣＣＯＭが印加される。液晶層１２０には、画素電極１１８と共通電極１０８との電位差に相当する電圧が印加され、この電圧に応じて光学的特性（反射率または透過率）が変化する。保持容量１１７は、液晶層１２０に並列に接続されており、画素電極１１８と共通電圧ＶＣＯＭとの電位差に相当する電荷を保持する（この例では、ＶＣＯＭ＝ＬＣＣＯＭである）。以下、単一の画素群において、画素１１１の各々を区別するときは、画素１１１−ｓのように添字を用いて区別する（ｓは、１≦ｓ≦ｋを満たす整数）。ＴＦＴ１１６等、画素１１１に含まれる要素についても同様である。
【００２５】
スイッチング回路１５１は、ｋ個（この例ではｋ＝３）のスイッチング素子として、ＴＦＴ１５２、ＴＦＴ１５３、およびＴＦＴ１５４を有する。ＴＦＴ１５２のゲート電極は、ゲート信号線１４１に接続され、ソース電極は第ｊ列のソース信号線１６０に接続され、ドレイン電極は第（３ｊ−２）列のデータ線１１４（すなわち、第ｊ列の画素群のＴＦＴ１１６−１のソース電極）に接続されている。ゲート信号線１４１にＨレベルのゲート信号Ｇ１が供給されるとＴＦＴ１５２はオン状態になり、第ｊ列のソース信号線１６０と第（３ｊ−２）列のデータ線１１４とが導通する。すなわち、第（３ｊ−２）列のデータ線１１４にソース信号Ｓｊが供給される。ゲート信号線１４１にＬレベルのゲート信号Ｇ１が供給されるとＴＦＴ１５２はオフ状態になり、第ｊ列のソース信号線１６０と第（３ｊ−２）列のデータ線１１４とが絶縁する。
【００２６】
ＴＦＴ１５３のゲート電極は、ゲート信号線１４２に接続され、ソース電極は第ｊ列のソース信号線１６０に接続され、ドレイン電極は第（３ｊ−１）列のデータ線１１４（すなわち、第ｊ列の画素群のＴＦＴ１１６−２のソース電極）に接続されている。ゲート信号線１４２にＨレベルのゲート信号Ｇ２が供給されるとＴＦＴ１５３はオン状態になり、第ｊ列のソース信号線１６０と第（３ｊ−１）列のデータ線１１４とが導通する。すなわち、第（３ｊ−１）列のデータ線１１４にソース信号Ｓｊが供給される。ゲート信号線１４２にＬレベルのゲート信号Ｇ２が供給されるとＴＦＴ１５３はオフ状態になり、第ｊ列のソース信号線１６０と第（３ｊ−１）列のデータ線１１４とが絶縁する。
【００２７】
ＴＦＴ１５４のゲート電極は、ゲート信号線１４３に接続され、ソース電極は第ｊ列のソース信号線１６０に接続され、ドレイン電極は第３ｊ列のデータ線１１４（すなわち、第ｊ列の画素群のＴＦＴ１１６−３のソース電極）に接続されている。ゲート信号線１４３にＨレベルのゲート信号Ｇ３が供給されるとＴＦＴ１５４はオン状態になり、第ｊ列のソース信号線１６０と第３ｊ列のデータ線１１４とが導通する。すなわち、第３ｊ列のデータ線１１４にソース信号Ｓｊが供給される。ゲート信号線１４３にＬレベルのゲート信号Ｇ３が供給されるとＴＦＴ１５４はオフ状態になり、第ｊ列のソース信号線１６０と第３ｊ列のデータ線１１４とが絶縁する。
【００２８】
スイッチング回路１５１には、ソース信号入力端子１６１から入力されたソース信号Ｓが、ソース信号線１６０を介して供給される。スイッチング回路１５１においては、ソース信号線１６０が、抵抗ＲとＴＦＴ１５２、ＴＦＴ１５３、およびＴＦＴ１５４との間で複数に分岐している。
【００２９】
以上、まとめると、電気光学装置１は、ゲート信号が入力されるゲート信号入力端子１４６（または、ゲート信号入力端子１４７もしくはゲート信号入力端子１４８）と、これらゲート信号入力端子に接続され、ゲート信号が供給されるゲート信号線１４１（または、ゲート信号線１４２もしくはゲート信号線１４３）と、ソース信号が入力される複数のソース信号入力端子１６１と、複数のソース信号入力端子の各々に接続され、ソース信号が供給される複数のソース信号線１６０と、ゲート信号線１４１（または、ゲート信号入力端子１４７もしくはゲート信号入力端子１４８）に接続されたゲート電極、および複数のソース信号線１６０のうち第１ソース信号線（例えば、第ｎ列のソース信号線１６０）に接続されたソース電極を有する第１トランジスター群（ＴＦＴ１５２、ＴＦＴ１５３、およびＴＦＴ１５４）と、ゲート信号入力端子１４６（または、ゲート信号入力端子１４７もしくはゲート信号入力端子１４８）から見て第１トランジスター群よりも下流側の位置においてゲート信号線１４１（または、ゲート信号線１４２もしくはゲート信号線１４３）に接続されたゲート電極、および複数のソース信号線１６０のうち第２ソース信号線（例えば、第１列のソース信号線１６０）に接続されたソース電極を有する第２トランジスター群（ＴＦＴ１５２、ＴＦＴ１５３、およびＴＦＴ１５４）と、第１ソース信号線においてソース電極とソース信号入力端子１６１との間に挿入された第１抵抗（例えば抵抗Ｒｎ）と、第２ソース信号線においてソース電極とソース信号入力端子１６１との間に挿入され、第１抵抗と異なる抵抗値を有する第２抵抗（例えば抵抗Ｒ１）とを有する。
【００３０】
２．動作
図５は、電気光学装置１の動作を示すタイミングチャートである。ここでは、第ｉ行第ｊ列の画素群に対するデータの書き込み動作を例として説明する。時刻ｔ１の直前において、操作信号Ｙｉ、ゲート信号Ｇ１、ゲート信号Ｇ２、およびゲート信号Ｇ３はＬレベルである。時刻ｔ１において、走査線駆動回路１３０は、走査信号ＹｉをＬレベルからＨレベルに変化させる。走査信号ＹｉがＨレベルになると、ＴＦＴ１１６がオン状態になり、データ線１１４と画素電極１１８とが導通する。
【００３１】
時刻ｔ２において、データ線駆動回路２００は、ゲート信号Ｇ１をＨレベルに変化させる。ゲート信号Ｇ１がＨレベルになると、ＴＦＴ１５２がオン状態になり、第ｊ列のソース信号線１６０と第（３ｊ−２）列のデータ線１１４とが導通する。このとき、データ線駆動回路２００は、第ｊ列のソース信号線１６０にソース信号Ｓｊ（１）を供給している。したがって、画素電極１１８−１には、ソース信号Ｓｊ（１）に応じたデータが書き込まれる。時刻ｔ３において、データ線駆動回路２００は、ゲート信号Ｇ１をＬレベルに変化させる。ゲート信号Ｇ１がＬレベルになると、ＴＦＴ１５２がオフ状態になり、第ｊ列のソース信号線１６０と第（３ｊ−２）列のデータ線１１４とが絶縁する。
【００３２】
時刻ｔ４において、データ線駆動回路２００は、ゲート信号Ｇ２をＨレベルに変化させる。ゲート信号Ｇ２がＨレベルになると、ＴＦＴ１５３がオン状態になり、第ｊ列のソース信号線１６０と第（３ｊ−１）列のデータ線１１４とが導通する。このとき、データ線駆動回路２００は、第ｊ列のソース信号線１６０にソース信号Ｓｊ（２）を供給している。したがって、画素電極１１８−２には、ソース信号Ｓｊ（２）に応じたデータが書き込まれる。時刻ｔ５において、データ線駆動回路２００は、ゲート信号Ｇ２をＬレベルに変化させる。ゲート信号Ｇ２がＬレベルになると、ＴＦＴ１５２がオフ状態になり、第ｊ列のソース信号線１６０と第（３ｊ−１）列のデータ線１１４とが絶縁する。
【００３３】
時刻ｔ６において、データ線駆動回路２００は、ゲート信号Ｇ３をＨレベルに変化させる。ゲート信号Ｇ３がＨレベルになると、ＴＦＴ１５４がオン状態になり、第ｊ列のソース信号線１６０と第３ｊ列のデータ線１１４とが導通する。このとき、データ線駆動回路２００は、第ｊ列のソース信号線１６０にソース信号Ｓｊ（３）を供給している。したがって、画素電極１１８−３には、ソース信号Ｓｊ（３）に応じたデータが書き込まれる。時刻ｔ７において、データ線駆動回路２００は、ゲート信号Ｇ３をＬレベルに変化させる。ゲート信号Ｇ３がＬレベルになると、ＴＦＴ１５４がオフ状態になり、第ｊ列のソース信号線１６０と第３ｊ列のデータ線１１４とが絶縁する。
【００３４】
時刻ｔ８において、走査線駆動回路１３０は、走査信号ＹｉをＨレベルからＬレベルに変化させる。走査信号ＹｉがＬレベルになると、ＴＦＴ１１６がオフ状態になり、データ線１１４と画素電極１１８とが絶縁する。以上により、第ｊ列の画素群へのデータの書き込みは終了する。液晶層１２０の容量および保持容量１１７により、データとして書き込まれた電荷は、新たなデータが書き込まれるまで保持される。走査線駆動回路１３０は、次に走査信号Ｙｉ＋１をＬレベルからＨレベルに変化させる。こうして第ｉ＋１行の画素群にデータが書き込まれる。走査線駆動回路１３０は、第１行、第２行、第３行、…、第ｍ行の走査線１１２に、順次排他的にＨレベルとなる走査信号を供給する。第１行から第ｍ行まで書き込みが終わると、１フレームの画像の書き込みが完了する。走査線駆動回路１３０は、再び、第１行の走査線１１２から順に、順次排他的にＨレベルとなる走査信号を供給する。こうして、次のフレームの画像の書き込みが行われる。データ線駆動回路２００は、ソース信号Ｓの共通電圧ＬＣＣＯＭに対する極性を、１フレーム毎に正負が交互に入れ替わるように制御する。すなわち、液晶層１２０に印加される電圧の極性は、１フレーム毎に正負が入れ替わる。
【００３５】
図６は、従来技術の問題点を説明する図である。ここでは、説明を簡単にするため、ゲート信号線１４１、第１列のＴＦＴ１５２、ソース信号線１６０および抵抗Ｒ１、並びに第ｎ列のＴＦＴ１５２、ソース信号線１６０および抵抗Ｒｎだけを考える。抵抗Ｒ１および抵抗Ｒｎの抵抗値は等しい。第１列のＴＦＴ１５２は、第ｎ列のＴＦＴ１５２よりも、ゲート信号入力端子から見て下流側の位置においてゲート信号線１４１に接続されている。より詳細には、第１列のＴＦＴ１５２は最下流の位置において、第ｎ列のＴＦＴ１５２は最上流の位置において、ゲート信号線１４１に接続されている。ゲート信号線１４１は、ある抵抗率を有する材料により形成されているので、線長により抵抗値が異なる。具体的には、第１列のＴＦＴ１５２のゲート信号線１４１の方が、第ｎ列のＴＦＴ１５２のゲート信号線１４１よりも抵抗が高い。この高い抵抗のため、第１列のＴＦＴ１５２のゲート電極に入力されるゲート信号Ｇ１は、第ｎ列のＴＦＴ１５２のゲート電極に入力されるゲート信号Ｇ１よりもなまってしまう。
【００３６】
図７は、上流および下流のスイッチング回路１５１に入力されるゲート信号を示す模式図である。図７（Ａ）は第ｎ列すなわち最上流のＴＦＴ１５２に入力されるゲート信号Ｇ１（以下「ゲート信号Ｇ１Ｕ」という）を、図７（Ｂ）は第１列すなわち最下流のＴＦＴ１５２に入力されるゲート信号Ｇ１（以下「ゲート信号Ｇ１Ｌ」という）を、それぞれ示す。ゲート信号Ｇ１Ｕは、時刻ｔ２においてＬレベルからＨレベルに変化し、時刻ｔ２から時刻ｔ３まではＨレベルを保ち、時刻ｔ３においてＨレベルからＬレベルに変化する、理想的な矩形波の特性を有している。一方、ゲート信号Ｇ１Ｌは、時刻ｔ２においてＬレベルから変化を始めるものの、立ち上がりはなだらかであり、Ｌレベルから徐々にＨレベルに達する。さらに、ゲート信号Ｇ１Ｌは、時刻ｔ３においてＨレベルから変化を始めるものの、立ち下がりはなだらかである。第１列のＴＦＴ１５２をオン状態からオフ状態に切り替えるときを考えると、オン状態からオフ状態に切り替えるゲート電圧のしきい値Ｖｔｈを下回る時刻は、ゲート信号Ｇ１Ｌにおいては時刻ｔ３よりも遅い時刻ｔ３’である。以下、上流および下流のスイッチング回路１５１に入力されるゲート信号に図７のような差異があるという前提で、ある画素群についてデータの書き込みが終わった直後、具体的には、図５の時刻ｔ３の直後の状態を考える。
【００３７】
図８は、書き込み前後の画素電極１１８の電位を例示する図である。図８の縦軸および横軸は、画素電極１１８の電圧Ｖｐおよび時刻を示す。走査信号ＹｉがＨレベルからＬレベルに変化するとＴＦＴ１１６はオン状態からオフ状態に変化するが、このとき、ゲート−ドレイン間の容量性結合により、画素電圧Ｖｐが低下する現象（いわゆるプッシュダウン現象）が起こる。プッシュダウン現象による電圧変化ΔＶｐは次式（１）で表されることが知られている。
ΔＶｐ＝Ｃｇｄ・Ｖｇ／（Ｃｇｄ＋Ｃｓ） …（１）
ここで、ＣｇｄはＴＦＴ１５２のゲート−ドレイン間の容量を、ＣｓはＴＦＴ１５２における寄生容量を、Ｖｇはゲート電圧を表す。
【００３８】
プッシュダウン現象は、詳細には２つの段階に分けられると考えられる。第１段階は、式（１）に従って画素電圧Ｖｐが低下する段階である。図８の例では、時刻ｔ３から時刻ｔ３１までが第１段階である。第２段階は、低下した画素電圧Ｖｐが回復（再び上昇）する段階である。図８の例では、時刻ｔ３１以降が第２段階である。第２段階においては、図７で説明したゲート信号Ｇ１の波形の差異が問題になる。ゲート信号Ｇ１Ｌはゲート信号Ｇ１Ｈよりもなまっているので、例えば時刻ｔ３と時刻ｔ３’（図６（Ｂ））との間の時刻において、第ｎ列のＴＦＴ１５２はオフ状態であるのに対し、第１列のＴＦＴ１５２は完全にオフ状態になっていない。そのため、プッシュダウンで画素電圧Ｖｐが低下した後で第１列のＴＦＴ１５２を介して電荷の移動が起こり、第１列のＴＦＴ１５２が接続されている画素１１１（第１列の画素１１１）の画素電圧Ｖｐは回復する。第ｎ列のＴＦＴ１５３が接続されている画素１１１（第（３ｎ−２）列の画素１１１）の画素電圧も回復するが、回復する電圧の大きさは第１列の画素１１１よりも小さい。ここで、第１列の画素１１１および第（３ｎ−２）列の画素１１１に同じデータ、例えば１２．５Ｖの電圧が書き込まれ、プッシュダウンによりこれが例えば１１．５Ｖまで低下した場合を考える。第（３ｎ−２）列の画素１１１においては、第２段階に画素電圧が０．２Ｖ回復し、画素電圧Ｖｐは１１．７Ｖになる。第１列の画素１１１においては、第２段階の回復量が第（３ｎ−２）列の画素１１１よりも多く、０．４Ｖである。したがって、第１列の画素１１１において画素電圧Ｖｐは１１．９Ｖになる。このように、第１列の画素１１１と第（３ｎ−２）列の画素１１１にたとえ同じデータを書き込んだとしても、保持する電圧は同じにならない。これにより、表示される画像においてスジが視認されてしまうという問題がある。
【００３９】
図９は、液晶パネル１００の構造を説明する図である。図６の構成と対比するため、ゲート信号線１４１、第１列のＴＦＴ１５２、ソース信号線１６０および抵抗Ｒ１、並びに第ｎ列のＴＦＴ１５２、ソース信号線１６０および抵抗Ｒｎだけを考える。ここでは、抵抗Ｒ１および抵抗Ｒｎの抵抗値は異なっており、具体的にはＲ１＞Ｒｎである。データ線駆動回路２００から出力されるソース信号Ｓ１およびＳｎが同じ電圧であっても、抵抗Ｒ１と抵抗Ｒｎとの抵抗値の違いにより、第１列の画素１１１および第（３ｎ−２）列の画素１１１に書き込まれる電圧は異なる。具体的には、第１列の画素１１１に書き込まれる電圧の方が第（３ｎ−２）列に書き込まれる電圧よりも低くなる。図８で説明したように、画素１１１に書き込まれた電圧と画素１１１が保持する電圧との差は、第（３ｎ−２）列の画素１１１がの方が大きいが、そもそも書き込まれる電圧が第１列の画素１１１の方が低いので、この差が補償される。このように、すべてのソース信号線１６０について抵抗Ｒの抵抗値が等しい構成と比較して、電気光学装置１によれば、表示される画像におけるスジの発生を低減することができる。
【００４０】
図９では簡単のため抵抗Ｒ１と抵抗Ｒｎだけを取り出して説明したが、液晶パネル１００に含まれるすべての抵抗Ｒについて、上記の考え方が適用される。すなわち、ソース信号線１６０に接続された抵抗Ｒ１、Ｒ２、Ｒ３、…、およびＲｎについて、その抵抗値が、Ｒ１＞Ｒ２＞Ｒ３＞…＞Ｒｎとなるように設計される。換言すると、ソース信号線１６０に接続された抵抗Ｒの抵抗値は、ソース信号入力端子１６１からの距離に応じて階調的に変化するように（距離が遠くなるほど抵抗値が大きくなるように）設計される。さらに換言すると、抵抗Ｒの抵抗値は、その抵抗に対応するトランジスター群（スイッチング回路１５１）がゲート信号線１４１（またはゲート信号線１４２もしくはゲート信号線１４３）に接続されている位置がゲート信号入力端子１４６（またはゲート信号入力端子１４７もしくはゲート信号入力端子１４８）から見て下流側になるほど大きくなるように設計される。
【００４１】
３．他の実施形態
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち２つ以上のものが組み合わせて用いられてもよい。
【００４２】
複数の抵抗Ｒの抵抗値の関係は、実施形態で説明したものに限定されない。複数の抵抗Ｒのうち任意の２つの抵抗ＲｐおよびＲｑについて（ｐおよびｑは、ｐ＜ｑ、１≦ｐ≦ｎかつ１≦ｑ≦ｎを満たす整数。すなわち、ＲｐはＲｑよりも下流側のソース信号線１６０に対応）、Ｒｐ≧ＲｑかつＲ１＞Ｒｎという関係を満たせばよい。例えば、Ｒ１＝Ｒ２＝Ｒ３＞Ｒ４＝Ｒ５＝Ｒ６＞・・・＞Ｒ（ｎ−２）＝Ｒ（ｎ−1）＝Ｒｎというように、ある数の抵抗を単位として段階的に抵抗値を変化させてもよい。
【００４３】
トランジスター群（すなわちスイッチング回路１５１）に含まれるＴＦＴの数、すなわちｋの値は実施形態で説明したものに限定されない。例えば、スイッチング回路１５１は、１個のＴＦＴを有していてもよい（ｋ＝１）。別の例で、スイッチング回路１５１は、４個以上、例えば８個のＴＦＴを有していてもよい。これらの場合、画素群に含まれる画素１１１の数も同様に、１個または８個である。
【００４４】
実施形態においては、下流側のソース信号線１６０に接続された抵抗Ｒの方が上流側よりも大きい抵抗値を有する例を説明したが、下流側のソース信号線１６０に接続された抵抗Ｒの方が上流側よりも小さい抵抗値を有していてもよい。
【００４５】
抵抗Ｒは、素子基板１０１においてある長さ、幅、および厚さを有する抵抗素子により形成され、長さ、幅、および厚さの少なくとも１つを異ならせることにより、抵抗値を異ならせてもよい。
【００４６】
液晶層１２０は、透過型に限られず、反射型であってもよい。さらに、液晶層１２０は、ノーマリーブラックモードに限られず、例えばＴＮ方式として、電圧無印加時において液晶層１２０が白状態となるノーマリーホワイトモードであってもよい。
また、ＴＦＴはｎチャネル型の電界効果トランジスターに限定されず、ｐチャネル型の電界効果トランジスターであってもよい。この場合、プッシュダウン現象ではなく、プッシュアップ現象が起こる。
【００４７】
実施形態においてはデータ線駆動回路２００がソース信号Ｓおよびゲート信号Ｇを供給する構成を説明したが、ソース信号Ｓおよびゲート信号Ｇは、それぞれ別の回路により供給されてもよい。
【００４８】
図１０は、プロジェクター２１００の構成を示す図である。プロジェクター２１００は、一実施形態にかかる電子機器の一例である。プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。ランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００４９】
プロジェクター２１００では、実施形態に係る電気光学装置１が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。そして、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像データがそれぞれ上位回路から供給されて、各色に対応するデータ信号Ｖidに変換される構成となっている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した液晶パネル１００と同様であり、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像信号に応じて駆動される。
【００５０】
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。ダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射される。
【００５１】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００５２】
この電子機器は、図１０で説明したプロジェクターの他、電子ビューファインダーや、リヤ・プロジェクション型のテレビジョン、ヘッドマウントディスプレイなどであってもよい。
【符号の説明】
【００５３】
１…電気光学装置、１００Ｒ・１００Ｇ・１００Ｂ…ライトバルブ、１００…液晶パネル、１０１…素子基板、１０２…対向基板、１０５…液晶、１０７…コネクタ、１０８…共通電極、１１０…画素領域、１１１…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１７…保持容量、１１８…画素電極、１２０…液晶層、１３０…走査線駆動回路、１４１…ゲート信号線、１４２…ゲート信号線、１４３…ゲート信号線、１４６…ゲート信号入力端子、１４７…ゲート信号入力端子、１４８…ゲート信号入力端子、１５０…データ線選択回路、１５１…スイッチング回路、１５２…ＴＦＴ、１５３…ＴＦＴ、１５４…ＴＦＴ、１６０…ソース信号線、１６１…ソース信号入力端子、２００…データ線駆動回路、３００…ＦＰＣ基板、３１０…コネクタ、３２０…コネクタ、４００…回路基板、４１０…コネクタ、２１００…プロジェクター、２１０２…ランプユニット、２１０６…ミラー、２１０８…ダイクロイックミラー、２１１４…投射レンズ、２１２０…スクリーン、２１２１…リレーレンズ系、２１２２…入射レンズ、２１２３…リレーレンズ、２１２４…出射レンズ
【特許請求の範囲】
【請求項１】
ゲート信号が入力されるゲート信号入力端子と、
前記ゲート信号入力端子に接続され、前記ゲート信号が供給されるゲート信号線と、
ソース信号が入力される複数のソース信号入力端子と、
前記複数のソース信号入力端子の各々に接続され、前記ソース信号が供給される複数のソース信号線と、
前記ゲート信号線に接続されたゲート電極、および前記複数のソース信号線のうち第１ソース信号線に接続されたソース電極を有する第１トランジスター群と、
前記ゲート信号入力端子から見て前記第１トランジスター群よりも下流側の位置において前記ゲート信号線に接続されたゲート電極、および前記複数のソース信号線のうち第２ソース信号線に接続されたソース電極を有する第２トランジスター群と、
前記第１ソース信号線において前記ソース電極と前記ソース信号入力端子との間に挿入された第１抵抗と、
前記第２ソース信号線において前記ソース電極と前記ソース信号入力端子との間に挿入され、前記第１抵抗と異なる抵抗値を有する第２抵抗と
を有する電気光学装置。
【請求項２】
前記第１抵抗の抵抗値が、前記第２抵抗の抵抗値よりも小さい
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１トランジスター群および前記第２トランジスター群を含む複数のトランジスター群と、
前記複数のトランジスター群の各々に対応し、前記第１抵抗および前記第２抵抗を含む複数の抵抗と
を有し、
前記複数の抵抗の抵抗値は、当該抵抗に対応するトランジスター群が前記ゲート信号線に接続されている位置が前記ゲート信号入力端子から見て下流側になるほど大きい
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記第１トランジスター群は、複数のトランジスターを含み、
前記第１ソース信号線は、前記抵抗と前記複数のトランジスターとの間で複数に分岐している
ことを特徴とする請求項１ないし３のいずれか一項に記載の電気光学装置。
【請求項５】
前記第１抵抗および前記第２抵抗は、ある長さ、幅、および厚さを有する抵抗素子により形成され、
前記第１抵抗および前記第２抵抗は、前記長さ、前記幅、および前記厚さの少なくとも１つが異なっている
ことを特徴とする請求項１ないし４のいずれか一項に記載の電気光学装置。
【請求項６】
請求項１ないし５のいずれか一項に記載の電気光学装置を有する電子機器。
【請求項１】
ゲート信号が入力されるゲート信号入力端子と、
前記ゲート信号入力端子に接続され、前記ゲート信号が供給されるゲート信号線と、
ソース信号が入力される複数のソース信号入力端子と、
前記複数のソース信号入力端子の各々に接続され、前記ソース信号が供給される複数のソース信号線と、
前記ゲート信号線に接続されたゲート電極、および前記複数のソース信号線のうち第１ソース信号線に接続されたソース電極を有する第１トランジスター群と、
前記ゲート信号入力端子から見て前記第１トランジスター群よりも下流側の位置において前記ゲート信号線に接続されたゲート電極、および前記複数のソース信号線のうち第２ソース信号線に接続されたソース電極を有する第２トランジスター群と、
前記第１ソース信号線において前記ソース電極と前記ソース信号入力端子との間に挿入された第１抵抗と、
前記第２ソース信号線において前記ソース電極と前記ソース信号入力端子との間に挿入され、前記第１抵抗と異なる抵抗値を有する第２抵抗と
を有する電気光学装置。
【請求項２】
前記第１抵抗の抵抗値が、前記第２抵抗の抵抗値よりも小さい
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１トランジスター群および前記第２トランジスター群を含む複数のトランジスター群と、
前記複数のトランジスター群の各々に対応し、前記第１抵抗および前記第２抵抗を含む複数の抵抗と
を有し、
前記複数の抵抗の抵抗値は、当該抵抗に対応するトランジスター群が前記ゲート信号線に接続されている位置が前記ゲート信号入力端子から見て下流側になるほど大きい
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記第１トランジスター群は、複数のトランジスターを含み、
前記第１ソース信号線は、前記抵抗と前記複数のトランジスターとの間で複数に分岐している
ことを特徴とする請求項１ないし３のいずれか一項に記載の電気光学装置。
【請求項５】
前記第１抵抗および前記第２抵抗は、ある長さ、幅、および厚さを有する抵抗素子により形成され、
前記第１抵抗および前記第２抵抗は、前記長さ、前記幅、および前記厚さの少なくとも１つが異なっている
ことを特徴とする請求項１ないし４のいずれか一項に記載の電気光学装置。
【請求項６】
請求項１ないし５のいずれか一項に記載の電気光学装置を有する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−１３３０９７（Ｐ２０１２−１３３０９７Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１０−２８４６５４（Ｐ２０１０−２８４６５４）
【出願日】平成２２年１２月２１日（２０１０．１２．２１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２２年１２月２１日（２０１０．１２．２１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]