電気回路およびノイズ抑制方法
【課題】
電磁放射ノイズを抑制することにより発振子による安定した発振動作を実現できるようにした電気回路およびノイズ抑制方法を提供する。
【解決手段】
発振回路に用いる全ての配線のパターン幅を集積回路１０２の端子幅（ピン幅）よりも同等以下のサイズとし、このパターン幅を有する配線でループ面積を小さくなるように最短長でグランド端子（ピン）と接続する。さらにグランド配線１０４をグランド端子１０６まで接続する間は一切の接続を行わないように配線する。
電磁放射ノイズを抑制することにより発振子による安定した発振動作を実現できるようにした電気回路およびノイズ抑制方法を提供する。
【解決手段】
発振回路に用いる全ての配線のパターン幅を集積回路１０２の端子幅（ピン幅）よりも同等以下のサイズとし、このパターン幅を有する配線でループ面積を小さくなるように最短長でグランド端子（ピン）と接続する。さらにグランド配線１０４をグランド端子１０６まで接続する間は一切の接続を行わないように配線する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線基板上に搭載される電子部品が構成する電気回路およびノイズ抑制方法に関し、特に、電子部品同士を接続する配線から発生する高周波ノイズを抑制できるようにした電子回路およびノイズ抑制方法に関する。
【背景技術】
【０００２】
近年、技術のめざましい発展により装置に搭載される機能の多機能化が進み、同時に装置が小型化する傾向にある。これは電子機器を構成している各部品それぞれを小型化することにより、あるいは、複数の部品を連結させて１つの部品とすることで部品数を少なくしたりすることなどにより実現している。このため部品同士の実装密度が濃くなり複雑化するため、部品を搭載する基板を増やして複数の階層から構成するようにしている。
【０００３】
電子機器を動作させるのに必要な電子部品が搭載された信号基板上には、圧電効果などを用いて高い周波数精度の発振を起こす受動素子である発振子が搭載されており、図２に示すような発振回路を形成している。発振回路によってデジタル回路上で一定の周波数（クロックパルス）を発生させることができ、接続された電子部品に電気信号を伝送することができる。
【０００４】
このような発振回路は、図２にも示すように発振子から発生したクロックパルスがコンデンサを跨いで配線されたグランド配線に複数のアースを接続することにより安定した発振動作を提供している。
【０００５】
しかしながら、電圧の急激な変化などが生じることにより発振動作が不安定になり、発振子の動作が停止してしまうということがある。
【０００６】
このため、安定したクロックパルスを発生させることができなくなり、プリント配線基板全体の故障に繋がってしまうという問題があった。
【０００７】
先行技 術である特許文献１に開示された従来技術においては、発振子やコンデンサを接続する配線やグランド配線間で生じる静電容量の均一を行うほか、その周辺伝送路のグランドや電源を延在配線することによりクロックパルスを安定させるようにしている。
【０００８】
また、一般に、技術の向上により発振子の精度も向上し、安定した発振動作を備えるようになってきた。例えば、発振子として従来ある水晶発振子に加えてセラミック発振子が開発され、不安定動作が解消されつつあり、安定した発振動作が可能となっている。
【特許文献１】特開平０６−２０４３５６
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に示された従来技術においては、めざましい技術革新により、高い周波電流が発生し、プリント配線基板内部のグランドベタや電源ベタパターンが高周波的に誘起されることがある。そのため、各特性を有するそれぞれの配線基板間で共振現象を引き起こしてしまうという問題がある。
【００１０】
また、一般的に用いられるセラミック発振子などを用いた場合であっても、発振回路を搭載する配線基板を有する装置の高性能化、多機能化に伴いより高い周波数の電流が必要となるため、発振子から周辺のグランド部に高周波電流が流れ込むことによるノイズの発生が生じてしまうという問題がある。
【００１１】
さらに、このノイズの発生により共振現象が発生し、強い電磁ノイズ放射が発生してしまうという問題がある。
【００１２】
そこで、本発明は、電磁放射ノイズを抑制することにより発振子による安定した発振動作を実現できるようにした電気回路およびノイズ抑制方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、請求項１の発明は、集積回路が配置されたプリント配線基板上に搭載され、発振子とコンデンサの各素子を前記集積回路と接続する電気回路において、前記集積回路に設けられたグランド端子の幅以下のサイズのパターン幅で各素子同士および素子と集積回路を配線する配線手段とを具備することを特徴とする。
【００１４】
また、請求項２の発明は、請求項１の発明において、前記配線手段は、前記集積回路のグランド端子への配線を最短長で配線することを特徴とする。
【００１５】
また、請求項３の発明は、前記配線手段は、前記集積回路のグランド端子への配線上に一切の接続を行わず配線することを特徴とする。
【００１６】
また、請求項４の発明は、集積回路が配置されたプリント配線基板上に搭載され、発振子とコンデンサの各素子を前記集積回路と接続する電気回路のノイズ抑制方法において、前記集積回路に設けられた発振端子の幅以下のサイズのパターン幅で各素子同士および素子と集積回路のグランド端子を配線し、その際、一切の接続を行うことなく最短長で配線することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、発振回路に用いる全ての配線のパターン幅を集積回路の端子幅（ピン幅）よりも同等以下のサイズとし、このパターン幅を有する配線でループ面積を小さくなるように最短長でグランド端子（ピン）と接続するような構成にして、このグランド端子までは一切のグランド接続を行わないように配線するような構成にしたので、ＥＭＩ特性を向上させることが可能になるという効果を奏する。
【００１８】
また、各ループが小さくなるため周辺部の配線効率が向上し、配線基板の縮小化に伴う装置の小型化が実現できる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係わる電気回路およびノイズ抑制方法の一実施例を添付図面を参照して詳細に説明する。
【実施例】
【００２０】
図１は、この発明に係わる電気回路およびノイズ抑制方法を適用して構成した構成図である。
【００２１】
図１において、圧電効果を用いて高い周波数精度の発振を起こす受動素子である発振子１０１、トランジスタ、抵抗、コンデンサ、ダイオードなどの素子からなる集積回路１０２、発振子１０１との組み合わせにより発振回路を提供するために抵抗の役割を担うコンデンサ１０３、グランド端子１０６との配線パターンとして用いられるグランド配線１０４、集積回路１０２のピンである発振端子１０５、グランド接続を行うピンであるグランド端子１０６を含んで構成される。
【００２２】
発振子１０１と２つのコンデンサ１０３により発振を行う発振回路を形成し、発振端子１０５との配線パターンから電流が入力される。すなわち、電流（特に、高周波電流）が流れ込む発振回路とグランド配線１０４を集積回路１０２と分離することになる。
【００２３】
発振子１０１により発振された電荷を２つの発振端子１０５との配線パターンにより集積回路１０２に入力し、このときに用いられる配線を含む全ての配線パターンのパターン幅は、集積回路１０２の発振端子１０５の幅（ピン幅）と同等かまたは小さいパターン幅を用いる。
【００２４】
また、各コンデンサ１０３から配線されるグランド配線１０４は途中、一切の接続地点を有することなくグランド端子１０６と接続される。これは、グランド配線１０４を基板上のグランドと接続することなく配線することを示している。このときの接続するグランド端子１０６は、発振端子１０５に最も近い位置にあるグランド端子１０６と接続する。
【００２５】
さらにグランド端子１０６との接続を行うグランド配線１０４は、コンデンサ１０３から距離が最も短くなるように配線し、グランド配線１０４や電子部品によりループ上に形成される回路構成のループ面積を最小限のサイズにする。このとき、ループ内には配線パターンにより発生した信号同士の共振現象を他の電子部品に影響しないようにしている。
【００２６】
そして、グランド配線１０４は、発振端子１０５の近傍に配線させ、集積回路１０２のグランド端子１０６と接続した後に、別に設けられた配線基板（例えば、グランド基板）と接続してもよい。また、同一基板上に存在する他の集積回路のグランドと接続する構成としてもよい。
【００２７】
これにより、発生した高周波数電流やリターン電流をグランド配線１０４を介して集積回路１０２のグランド端子１０６にのみ流し込まれるのでＥＭＩ（EMI（Electro Magnetic Interference：電磁放射ノイズ）特性を向上させることができるようになる。
【００２８】
図２は、この発明に係わる電気回路の従来の構成例を示す図である。
【００２９】
図２は、共振を発生される受動素子である発振子２０１、複数の電荷素子から構成される電子部品２０２、コンデンサ２０３、配線２０４、アース接地２０５−Ａ、２０５−Ｂ、２０５−Ｃ、２０５−Ｄ（以下、総称して「アース接地２０５」と示す）、抵抗２０６から構成されている。
【００３０】
発振子２０１とコンデンサ２０３で構成される発振回路から電子部品２０２に接続される配線２０４には、複数のアース接地２０５が行われた状態を示している。もちろん、一点のみのアース接地２０５の場合もある。
【００３１】
この場合、配線２０４で発生したノイズ信号を電子部品に直接伝えてしまうことがあり、正常な動作を阻害することになる。これにより、電子部品の動作が不安定となり障害の発生が高まるという問題がある。電子部品を破損させ、基板全体の動作を停止させてしまう。
【００３２】
特に、１００ＭＨｚ帯域を超えるような周波数を取り扱う場合には、強いノイズが発生し、より破損の危険性を高めてしまう。高周波電流によるリターン電流の発生や基板上に存在する他の電子部品、さらには配線に電流が流れ込んでしまうという問題もある。
【００３３】
本願発明により、他の電子部品への不要な電流の流れ込みを防止できるとともにＥＭＩ特性を向上させることができる。
【００３４】
従って、本発明を適用することにより、発振子の安定動作が可能となり、さらに基板全体の配線効率が向上するという効果を奏する。
【００３５】
さらには、配線効率の向上に伴って、基板サイズを縮小することができるため装置全体を小型化することができるようになる。
【００３６】
本発明は、上記し、且つ図面に示す実施例に限定することなく、その要旨を変更しない範囲内で適宜変形して実施できるものである。
【産業上の利用可能性】
【００３７】
本発明は、電子情報機器などに実装されるプリント配線基板上に搭載される電子回路およびノイズ抑制方法に適用可能であり、特に、１００ＭＨｚ帯域を超えるような高周波電流を取り扱うプリント配線基板で生じるノイズの抑制を行うことに有用である。
【図面の簡単な説明】
【００３８】
【図１】この発明に係わる電気回路およびノイズ抑制方法を適用して構成した構成図。
【図２】この発明に係わる電気回路の従来の構成例を示す図。
【符号の説明】
【００３９】
１０１ 発振子
１０２ 集積回路
１０３ コンデンサ
１０４ グランド配線
１０５ 発振端子
１０６ グランド端子
２０１ 発振子
２０２ 電子部品
２０３ コンデンサ
２０４ 配線
２０５ アース接地
２０６ 抵抗
【技術分野】
【０００１】
本発明は、プリント配線基板上に搭載される電子部品が構成する電気回路およびノイズ抑制方法に関し、特に、電子部品同士を接続する配線から発生する高周波ノイズを抑制できるようにした電子回路およびノイズ抑制方法に関する。
【背景技術】
【０００２】
近年、技術のめざましい発展により装置に搭載される機能の多機能化が進み、同時に装置が小型化する傾向にある。これは電子機器を構成している各部品それぞれを小型化することにより、あるいは、複数の部品を連結させて１つの部品とすることで部品数を少なくしたりすることなどにより実現している。このため部品同士の実装密度が濃くなり複雑化するため、部品を搭載する基板を増やして複数の階層から構成するようにしている。
【０００３】
電子機器を動作させるのに必要な電子部品が搭載された信号基板上には、圧電効果などを用いて高い周波数精度の発振を起こす受動素子である発振子が搭載されており、図２に示すような発振回路を形成している。発振回路によってデジタル回路上で一定の周波数（クロックパルス）を発生させることができ、接続された電子部品に電気信号を伝送することができる。
【０００４】
このような発振回路は、図２にも示すように発振子から発生したクロックパルスがコンデンサを跨いで配線されたグランド配線に複数のアースを接続することにより安定した発振動作を提供している。
【０００５】
しかしながら、電圧の急激な変化などが生じることにより発振動作が不安定になり、発振子の動作が停止してしまうということがある。
【０００６】
このため、安定したクロックパルスを発生させることができなくなり、プリント配線基板全体の故障に繋がってしまうという問題があった。
【０００７】
先行技 術である特許文献１に開示された従来技術においては、発振子やコンデンサを接続する配線やグランド配線間で生じる静電容量の均一を行うほか、その周辺伝送路のグランドや電源を延在配線することによりクロックパルスを安定させるようにしている。
【０００８】
また、一般に、技術の向上により発振子の精度も向上し、安定した発振動作を備えるようになってきた。例えば、発振子として従来ある水晶発振子に加えてセラミック発振子が開発され、不安定動作が解消されつつあり、安定した発振動作が可能となっている。
【特許文献１】特開平０６−２０４３５６
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に示された従来技術においては、めざましい技術革新により、高い周波電流が発生し、プリント配線基板内部のグランドベタや電源ベタパターンが高周波的に誘起されることがある。そのため、各特性を有するそれぞれの配線基板間で共振現象を引き起こしてしまうという問題がある。
【００１０】
また、一般的に用いられるセラミック発振子などを用いた場合であっても、発振回路を搭載する配線基板を有する装置の高性能化、多機能化に伴いより高い周波数の電流が必要となるため、発振子から周辺のグランド部に高周波電流が流れ込むことによるノイズの発生が生じてしまうという問題がある。
【００１１】
さらに、このノイズの発生により共振現象が発生し、強い電磁ノイズ放射が発生してしまうという問題がある。
【００１２】
そこで、本発明は、電磁放射ノイズを抑制することにより発振子による安定した発振動作を実現できるようにした電気回路およびノイズ抑制方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、請求項１の発明は、集積回路が配置されたプリント配線基板上に搭載され、発振子とコンデンサの各素子を前記集積回路と接続する電気回路において、前記集積回路に設けられたグランド端子の幅以下のサイズのパターン幅で各素子同士および素子と集積回路を配線する配線手段とを具備することを特徴とする。
【００１４】
また、請求項２の発明は、請求項１の発明において、前記配線手段は、前記集積回路のグランド端子への配線を最短長で配線することを特徴とする。
【００１５】
また、請求項３の発明は、前記配線手段は、前記集積回路のグランド端子への配線上に一切の接続を行わず配線することを特徴とする。
【００１６】
また、請求項４の発明は、集積回路が配置されたプリント配線基板上に搭載され、発振子とコンデンサの各素子を前記集積回路と接続する電気回路のノイズ抑制方法において、前記集積回路に設けられた発振端子の幅以下のサイズのパターン幅で各素子同士および素子と集積回路のグランド端子を配線し、その際、一切の接続を行うことなく最短長で配線することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、発振回路に用いる全ての配線のパターン幅を集積回路の端子幅（ピン幅）よりも同等以下のサイズとし、このパターン幅を有する配線でループ面積を小さくなるように最短長でグランド端子（ピン）と接続するような構成にして、このグランド端子までは一切のグランド接続を行わないように配線するような構成にしたので、ＥＭＩ特性を向上させることが可能になるという効果を奏する。
【００１８】
また、各ループが小さくなるため周辺部の配線効率が向上し、配線基板の縮小化に伴う装置の小型化が実現できる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係わる電気回路およびノイズ抑制方法の一実施例を添付図面を参照して詳細に説明する。
【実施例】
【００２０】
図１は、この発明に係わる電気回路およびノイズ抑制方法を適用して構成した構成図である。
【００２１】
図１において、圧電効果を用いて高い周波数精度の発振を起こす受動素子である発振子１０１、トランジスタ、抵抗、コンデンサ、ダイオードなどの素子からなる集積回路１０２、発振子１０１との組み合わせにより発振回路を提供するために抵抗の役割を担うコンデンサ１０３、グランド端子１０６との配線パターンとして用いられるグランド配線１０４、集積回路１０２のピンである発振端子１０５、グランド接続を行うピンであるグランド端子１０６を含んで構成される。
【００２２】
発振子１０１と２つのコンデンサ１０３により発振を行う発振回路を形成し、発振端子１０５との配線パターンから電流が入力される。すなわち、電流（特に、高周波電流）が流れ込む発振回路とグランド配線１０４を集積回路１０２と分離することになる。
【００２３】
発振子１０１により発振された電荷を２つの発振端子１０５との配線パターンにより集積回路１０２に入力し、このときに用いられる配線を含む全ての配線パターンのパターン幅は、集積回路１０２の発振端子１０５の幅（ピン幅）と同等かまたは小さいパターン幅を用いる。
【００２４】
また、各コンデンサ１０３から配線されるグランド配線１０４は途中、一切の接続地点を有することなくグランド端子１０６と接続される。これは、グランド配線１０４を基板上のグランドと接続することなく配線することを示している。このときの接続するグランド端子１０６は、発振端子１０５に最も近い位置にあるグランド端子１０６と接続する。
【００２５】
さらにグランド端子１０６との接続を行うグランド配線１０４は、コンデンサ１０３から距離が最も短くなるように配線し、グランド配線１０４や電子部品によりループ上に形成される回路構成のループ面積を最小限のサイズにする。このとき、ループ内には配線パターンにより発生した信号同士の共振現象を他の電子部品に影響しないようにしている。
【００２６】
そして、グランド配線１０４は、発振端子１０５の近傍に配線させ、集積回路１０２のグランド端子１０６と接続した後に、別に設けられた配線基板（例えば、グランド基板）と接続してもよい。また、同一基板上に存在する他の集積回路のグランドと接続する構成としてもよい。
【００２７】
これにより、発生した高周波数電流やリターン電流をグランド配線１０４を介して集積回路１０２のグランド端子１０６にのみ流し込まれるのでＥＭＩ（EMI（Electro Magnetic Interference：電磁放射ノイズ）特性を向上させることができるようになる。
【００２８】
図２は、この発明に係わる電気回路の従来の構成例を示す図である。
【００２９】
図２は、共振を発生される受動素子である発振子２０１、複数の電荷素子から構成される電子部品２０２、コンデンサ２０３、配線２０４、アース接地２０５−Ａ、２０５−Ｂ、２０５−Ｃ、２０５−Ｄ（以下、総称して「アース接地２０５」と示す）、抵抗２０６から構成されている。
【００３０】
発振子２０１とコンデンサ２０３で構成される発振回路から電子部品２０２に接続される配線２０４には、複数のアース接地２０５が行われた状態を示している。もちろん、一点のみのアース接地２０５の場合もある。
【００３１】
この場合、配線２０４で発生したノイズ信号を電子部品に直接伝えてしまうことがあり、正常な動作を阻害することになる。これにより、電子部品の動作が不安定となり障害の発生が高まるという問題がある。電子部品を破損させ、基板全体の動作を停止させてしまう。
【００３２】
特に、１００ＭＨｚ帯域を超えるような周波数を取り扱う場合には、強いノイズが発生し、より破損の危険性を高めてしまう。高周波電流によるリターン電流の発生や基板上に存在する他の電子部品、さらには配線に電流が流れ込んでしまうという問題もある。
【００３３】
本願発明により、他の電子部品への不要な電流の流れ込みを防止できるとともにＥＭＩ特性を向上させることができる。
【００３４】
従って、本発明を適用することにより、発振子の安定動作が可能となり、さらに基板全体の配線効率が向上するという効果を奏する。
【００３５】
さらには、配線効率の向上に伴って、基板サイズを縮小することができるため装置全体を小型化することができるようになる。
【００３６】
本発明は、上記し、且つ図面に示す実施例に限定することなく、その要旨を変更しない範囲内で適宜変形して実施できるものである。
【産業上の利用可能性】
【００３７】
本発明は、電子情報機器などに実装されるプリント配線基板上に搭載される電子回路およびノイズ抑制方法に適用可能であり、特に、１００ＭＨｚ帯域を超えるような高周波電流を取り扱うプリント配線基板で生じるノイズの抑制を行うことに有用である。
【図面の簡単な説明】
【００３８】
【図１】この発明に係わる電気回路およびノイズ抑制方法を適用して構成した構成図。
【図２】この発明に係わる電気回路の従来の構成例を示す図。
【符号の説明】
【００３９】
１０１ 発振子
１０２ 集積回路
１０３ コンデンサ
１０４ グランド配線
１０５ 発振端子
１０６ グランド端子
２０１ 発振子
２０２ 電子部品
２０３ コンデンサ
２０４ 配線
２０５ アース接地
２０６ 抵抗
【特許請求の範囲】
【請求項１】
集積回路が配置されたプリント配線基板上に搭載され、前記集積回路と接続され、発振子とコンデンサを含む外付け回路を有するの各素子を前記集積回路と接続する電気回路において、
前記外付け回路のグランドラインと前記集積回路のグランド端子との間を接続する配線パターンは、途中にグラウンドとの接続を一切有しない
ことを特徴とする電気回路。
【請求項２】
前記配線パターンは、
前記集積回路のグランド端子の幅以下のパターン幅に形成される
ことを特徴とする請求項１記載の電気回路。
【請求項３】
前記配線パターンの長さは最短に設定される
ことを特徴とする請求項１または２記載の電気回路。
【請求項４】
集積回路が配置されたプリント配線基板上に搭載され、前記集積回路と接続され、発振子とコンデンサを含む外付け回路を有するの各素子を前記集積回路と接続する電気回路のノイズ抑制方法において、
前記外付け回路のグランドラインと前記集積回路のグランド端子との間を該集積回路のグランド端子の幅以下のパターン幅の配線パターンで接続し、
前記配線パターンの長さは、最短に設定され、かつ、途中にグラウンドとの接続を一切有しない
ことを特徴とする電気回路のノイズ抑制方法。
【請求項１】
集積回路が配置されたプリント配線基板上に搭載され、前記集積回路と接続され、発振子とコンデンサを含む外付け回路を有するの各素子を前記集積回路と接続する電気回路において、
前記外付け回路のグランドラインと前記集積回路のグランド端子との間を接続する配線パターンは、途中にグラウンドとの接続を一切有しない
ことを特徴とする電気回路。
【請求項２】
前記配線パターンは、
前記集積回路のグランド端子の幅以下のパターン幅に形成される
ことを特徴とする請求項１記載の電気回路。
【請求項３】
前記配線パターンの長さは最短に設定される
ことを特徴とする請求項１または２記載の電気回路。
【請求項４】
集積回路が配置されたプリント配線基板上に搭載され、前記集積回路と接続され、発振子とコンデンサを含む外付け回路を有するの各素子を前記集積回路と接続する電気回路のノイズ抑制方法において、
前記外付け回路のグランドラインと前記集積回路のグランド端子との間を該集積回路のグランド端子の幅以下のパターン幅の配線パターンで接続し、
前記配線パターンの長さは、最短に設定され、かつ、途中にグラウンドとの接続を一切有しない
ことを特徴とする電気回路のノイズ抑制方法。
【図１】
【図２】
【図２】
【公開番号】特開２００６−２７０５９８（Ｐ２００６−２７０５９８Ａ）
【公開日】平成１８年１０月５日（２００６．１０．５）
【国際特許分類】
【出願番号】特願２００５−８６６１８（Ｐ２００５−８６６１８）
【出願日】平成１７年３月２４日（２００５．３．２４）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
【公開日】平成１８年１０月５日（２００６．１０．５）
【国際特許分類】
【出願日】平成１７年３月２４日（２００５．３．２４）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
[ Back to top ]