説明

電気機械メモリ、それを用いた電気回路及び電気機械メモリの駆動方法

【課題】従来の半導体プロセスとの親和性が高く、機械的に電気的導通路を完全遮断するスイッチング機能を有し、かつ不揮発性の情報記録を可能とするメモリ素子を実現する。
【解決手段】基板上に形成された電気機械メモリであって、メモリセルを電極で挟む形で形成されており、ポスト部を介して中空に架橋された梁である可動電極を具備した電気機械メモリを実現する。この構成により、簡易な構造で不揮発性メモリを実現することが可能となり、従来実現困難であった低消費電力、低コストの高性能電気機械メモリおよびそれを用いた電気機器が実現可能となる。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、微小電気機械によるメモリ素子およびそれを用いた電気回路に関する。
【背景技術】
【0002】
無線端末などの情報通信機器の高機能化が進む中、ユーザのニーズに答えるサービスの提供においては、情報機器の適応情報量の増大は必要不可欠である。無線端末のメモリにおいては、小型、大容量、低消費電力といった性能が要求される。現在は、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、SDRAM(Static Dynamic Random Access Memory)の半導体メモリが使用されている。DRAMにおいては、記録保持動作が必要な記録装置であり、消費電力の増大の課題がある。
【0003】
現在、低消費電力化に関する研究開発が進められており、リフレッシュ動作を最小限に抑える機能を内蔵して、パソコン向けのDRAMの1/10の低消費電力化を図る技術が開発されている。メモリを分割して必要なブロックのみリフレッシュする機能PASR(Partial Array Self Refresh)と、温度によって最適なリフレッシュ時間を自動的に決めて平均リフレッシュ時間を延ばす機能TCSR(Temperature Compensated Self Refresh)が搭載されている。クロック周波数100MHz時にデータ転送速度400Mbyte/sであり、電源電圧は携帯電話で一般的な1.8Vである(エルピーダメモリ、2004年5月)。
【0004】
また、SRAMの高速性、DRAMの大容量性を兼ね備えた無線端末用SDRAMの研究開発も行われている。DDR(Double Date Rate)技術を適用し、データ転送速度が1.1Gbyte/s、256MB、PASR、TCSRなどの低消費電力化技術を採用している。携帯電話機やPDAなどの携帯機器で、3次元動画を表示する用途に向けた技術である(サムスン電子、2004年5月)。半導体メモリ素子においては、情報の1、0bitの記録をキャパシタへの電荷の蓄電、放電で行っており、蓄電した電荷量の減少による経時的な情報劣化が生じる揮発性メモリである。これは、電荷が逃げる経路を完全に遮断すれば回避可能であるが、トランジスタによる電気的スイッチングにおいては電気伝導路を完全に遮断することが困難であり、避けられない現象である。このため、一定時間おきに記録保持動作が必要であるわけであるが、この動作が消費電力を増大させる原因となっている。
【0005】
そこで、従来の半導体メモリ素子に置き換わる不揮発性のメモリ素子の研究開発が行われている。MRAM(Magnetic Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)は、メモリセルに磁性体や誘電体を使用し、磁気的分極や電気的分極を半永久的に保持可能な記録データとする仕組みになっている。記録保持動作が必要ないため、低消費電力化を実現するメモリ素子技術として期待されており、携帯端末のような消費電力の低減が重要となる分野への応用が考えられる。
【0006】
また、従来の半導体プロセスとの親和性が高く、電気伝導路の遮断を可能とする素子として、微小電気機械(MEMS:Micro Electro Mechanical Systems)技術により作製される電気機械スイッチの研究開発が活発になっている。本来、無線通信端末において高周波信号の伝搬経路を切替えるRF−MEMSスイッチとしての研究分野が主であり、RF−MEMSスイッチとは、微小な可動電極を動かし機械的に信号の伝播経路を切り替えるスイッチである。その利点は、超低損失、高アイソレーションといった高周波特性が優れていることにある。
【0007】
また、RF−ICと親和性の良いプロセスで製造可能であるため、スイッチをRF-ICに内蔵することも可能であり、無線部の小型化に大きく貢献する技術として期待されている。
【0008】
従来、大きさが数百μm程度のスイッチとして、非特許文献2に記載されているものが知られている。このスイッチは、メンブレン上に、高周波信号が伝達される信号ラインを形成し、当該信号ラインの直下に制御電極を設けている。制御電極に直流電位を印加すると、メンブレンが制御電極側に静電引力により引き付けられ、撓み、基板上に形成されている接地電極と接触することにより、メンブレンに形成されている信号ラインは短絡状態となり、信号ラインを流れる信号は減衰され、遮断される。これに対して、制御電極に直流電位を印加しなければ、メンブレンは撓まず、当該メンブレン上の信号ラインを流れる信号は、接地電極から損失することなく、スイッチを通過する。
【0009】
また、メモリ素子に電気機械スイッチを適用した素子として特許文献1に開示された電気機械スイッチがある。特許文献1では、電気機械スイッチにより蓄電するコンデンサを選択し、蓄電された電荷を一定時間で徐々に発光素子で消費する仕組みである。一定時間のメモリ機能を備えた発光素子である。
【0010】
【特許文献1】特開2002−366058号公報
【非特許文献1】Y. Asao et al., in Int. Electron Device Meeting Tech. Dig., Dec. 2004.
【非特許文献2】J. B. Muldavin and G. M. Rebeiz, IEEE Microwave Wireless Compon. Lett., vol. 11, pp. 334-336, Aug. 2001.
【発明の開示】
【発明が解決しようとする課題】
【0011】
しかしながら、現在のところ非特許文献1に示すような不揮発性メモリの構成では、トランジスタとメモリセルを複雑なプロセス技術で集積化し、製造コストをいかに抑えるかが重要な課題となっている。また、従来の半導体プロセスに磁性体プロセス、誘電体プロセスを混合することは、プロセスラインの異物による汚染を招き高性能な製品を安定に製造する上で技術的な課題があり、新しい専用の製造ラインを構築するには多額の設備投資も必要となる。
【0012】
従来の半導体プロセスとの親和性が高く、機械的に電気的導通路を完全遮断するスイッチング機能を有し、かつ不揮発な情報記録を可能とするメモリ素子を実現する必要がある。
また、特許文献1における発光素子では、コンデンサへのデータの書き込み(コンデンサへの蓄電)はできるが、読み出しができない構成となっており、メモリ素子としては適用が困難である。
【課題を解決するための手段】
【0013】
上記目的を達成するため、本発明の電気機械メモリは、基板上に、第1の電極と、第2の電極とで、メモリセルを挟むように形成したメモリ部と、前記第1の電極と所定の間隔を隔て、前記基板上に形成されたポスト部上に張架された梁状体である可動電極を具備し、静電力による前記可動電極の変位により、前記第1の電極と前記可動電極との間に、電気的伝導路を形成し得るように形成されたスイッチング部とを備え、前記メモリセルへのデータの書き込みおよび読み出しを可能にしたことを特徴とする。
この構成によれば、簡易な構造で不揮発性メモリを実現することが可能となり、従来実現困難であった低消費電力、低コストの高性能電気機械メモリを実現することができる。メモリセルと、電気伝導路を機械的にオンオフしてスイッチングを行うスイッチング部とを一体化するようにしているため、オフ時の電流を完全に遮断することができ、メモリの低消費電力化、低コスト化を実現することができる。
【0014】
また、本発明の電気機械メモリは、前記静電力が、前記メモリ部に近接して配置された駆動電極と、前記可動電極との間の電位差によって生成されるものを含む。
この構成により、駆動電極とメモリ部を電気的に分離することができ、可動電極による読み出し動作とメモリ部への書き込み動作を独立に制御することが可能となる。また、駆動電極を別個に設けることによって、駆動が簡単になり、極めて簡単な駆動回路でメモリを構成することができる。
【0015】
また、本発明の電気機械メモリは、前記駆動電極が、前記メモリ部の両側に、並置された2つの固定電極で構成されたものを含む。
この構成により、伝導路を構成する第1の電極の両側に駆動電極を設けることにより、可動電極の変位を容易かつ平衡度を保ちながら実現することができる。また、1つの電気機械メモリ素子で複数の記録データを記録することが可能となり、1スイッチ複数メモリセルへと記録容量を拡張することが可能となる。
【0016】
また、本発明の電気機械メモリは、前記静電力が、前記第2の電極と前記可動電極との間の電位差によって生成されるものを含む。
この構成により、別に駆動電極を形成することなく可動電極との間に静電力を生起することができるため、極めて簡単な構成でメモリを構成することができる。
【0017】
また、本発明の電気機械メモリは、前記メモリ部が、並置された複数のメモリ部で構成されたものを含む。
この構成により、大容量化をはかることができる。
【0018】
また、本発明の電気機械メモリは、前記複数のメモリ部が、第1または第2の電極の少なくとも一方が共通電位に接続されたものを含む。
この構成により、より小型化が可能となる。また、可動電極または駆動電極の制御信号を簡素化することが可能となる。
【0019】
また、本発明の電気機械メモリは、前記複数のメモリ部の、第1または第2の電極の少なくとも一方が互いに独立した電位に接続されたものを含む。
この構成により、独立したメモリ制御が可能となる。
【0020】
また、本発明の電気機械メモリは、前記駆動電極の側壁を覆う絶縁膜を介して前記メモリ部または前記ポスト部に当接するように形成されたものを含む。
この構成により、メモリ部、ポスト部および駆動電極のパターン形成におけるマージンが不要となり、最大限にメモリ部、ポスト部と駆動電極とを近づけることができるため、更なる微細化が可能となり、短絡の恐れもないため信頼性の向上を図ることができる。
【0021】
また、本発明の電気機械メモリは、前記駆動電極が、前記可動電極と絶縁膜を介して対向せしめられるものを含む。
この構成により、駆動電極と可動電極とが当接するまで、可動電極が変位しても、絶縁膜が介在しているため、当接状態を維持することができ、安定なスイッチングが可能となる。また、駆動電極とメモリ部とを同程度の高さに形成することができるため、表面の平坦化を図ることができ、パターン形成が容易となり、更なる高精度のパターン形成が可能となる。
【0022】
また、本発明の電気機械メモリは、前記ポスト部が、前記メモリ部の側壁を覆う絶縁膜を介して前記メモリ部に当接するように形成されたものを含む。
この構成により、メモリ部のパターン形成におけるマージンが不要となり、最大限にポスト部に近づけることができるため、更なる微細化が可能となり、短絡の恐れもないため信頼性の向上を図ることができる。
【0023】
また、本発明の電気機械メモリは、前記可動電極を挟んで、前記メモリ部に対して対称となるように第2のメモリ部を配設してなるものを含む。
この構成によれば、大容量の電気機械メモリを形成することが可能となる。ここで対称とは、必ずしも位置的に対称ではなくてよい。容量値として同程度となるように形成することにより、書き込み読み出しの作業性を向上することができる。可動電極をはさんで異なる側にメモリ部を設け、一方の側のリリース時に他方の側の駆動をおこなうことにより、可動電極の復元力を高め、より高速駆動をおこなうことが可能となる。
【0024】
また、本発明の電気機械メモリは、前記メモリ部の面積が前記可動電極と対向する面積より大きくなるよう形成されたものを含む。
この構成により、容量の増大をはかることが可能となる。
【0025】
また、本発明の電気機械メモリは、前記第2の電極の面積が前記第1の電極の面積より大きくなるよう形成されたものを含む。
この構成によれば、大出力化を実現することができる。また、蓄電された第1電極と可動電極間の電界による、第2の電極と可動電極間の電界の遮蔽を低減することができる。
【0026】
また、本発明の電気機械メモリは、前記基板上に、複数の電気機械メモリを形成してなり、前記可動電極が、ビット線を構成するものを含む。
この構成により、集積性を高めることができ、簡易なプロセスで製造可能であるため製造コストを低減することができる。
【0027】
また、本発明の電気機械メモリは、前記基板上に、複数の電気機械メモリを形成してなり、前記駆動電極が、ワード線を構成するものを含む。
この構成により、メモリセルへの記録動作と可動電極の駆動動作を分離することが可能となり、各動作の信号の混信を防ぐことが可能となる。
【0028】
また、本発明の電気機械メモリは、前記基板上に、複数の電気機械メモリを形成してなり、前記第2の電極が、ワード線を構成するものを含む。
この構成により、集積性を高めることができ、簡易なプロセスで製造可能であるため製造コストを低減することができる。
【0029】
また、本発明の電気機械メモリは、前記メモリセルを絶縁体で形成することを特徴とする。
この構成により、安価な材料でキャパシタを形成することが可能である。
【0030】
また、本発明の電気機械メモリは、前記メモリセルを誘電体で形成することを特徴とする。
【0031】
また、本発明の電気機械メモリは、前記メモリセルを挟む電極を磁性体で形成することを特徴とする。
この構成により、不揮発性のメモリセルを実現し、従来実現困難であった低消費電力、低コストの高性能電気機械メモリおよびそれを用いた電気機器が実現可能となる。
【0032】
また、本発明の電気機械メモリを用いた電気回路により、従来実現困難であった低消費電力、低コストの高性能電気機械メモリおよびそれを用いた電気機器が実現可能となる。
【0033】
また、本発明は、基板上に、第1の電極と、第2の電極とで、メモリセルを挟むように形成したメモリ部と、前記第1の電極と所定の間隔を隔てて、前記基板上に形成されたポスト部上に張架された梁状体である可動電極を具備し、前記第2の電極と前記可動電極との間の電位差によって生成される静電力による前記可動電極の変位により、前記第1の電極と前記可動電極との間に、電気的伝導路を形成し得るように形成されたスイッチング部とを備え、前記メモリセルへのデータの書き込みおよび読み出しを可能にした電気機械メモリの駆動方法であって、書き込みに際しては、書き込み電圧を、書き込み時スイッチ駆動電圧および読み出し時スイッチ駆動電圧よりも高くなるように、前記第2電極の電位を制御することにより書き込みおよび読み出しを実行するようにしたことを特徴とする。
つまり、前記第2電極の電位を制御することにより書き込みおよび読み出しを実行するもので、書き込みに際しては、書き込み電圧を書き込み時スイッチ駆動電圧および読み出し時スイッチ駆動電圧よりも高くしたことを特徴とする。
この構成により、第2の電極に印加する電圧を制御することにより、読み出し動作が可能なメモリ素子を実現することができる。また、ワード線と第2電極とを共通化することができ、駆動電圧を調整することで端子数を低減し、小型化をはかることができる。
【発明の効果】
【0034】
以上説明したように、本発明によれば、メモリセルと機械的に電気伝導路を遮断することを可能とするスイッチとを一体化することにより、簡易な構造の不揮発性メモリを実現可能となり、従来実現困難であった低消費電力、低コストの高性能電気機械メモリおよびそれを用いた電気機器を実現する。
また、1スイッチ複数メモリセルを可能とし、大容量化への拡張性の良さを有することができる。
なお、本発明電気機械スイッチは、無線通信用電気回路のみならず、様々な用途の電気回路に適用可能である。
また、本発明電気機械スイッチは、無線通信端末のみならず、様々な用途の電気機器に適用可能である。
【発明を実施するための最良の形態】
【0035】
以下、本発明の各実施の形態について、図面を参照して詳細に説明する。
(実施の形態1)
図1は、本発明の実施の形態1における電気機械メモリの構成を示す斜視図である。図1に示す電気機械メモリ100では、ビット線102とワード線103の交差する位置に電気機械メモリ素子101が形成されており、マトリックス状に電気機械メモリ素子101が配置されている。ビット線102は、ワード線103上では中空に形成された構造となっている。
【0036】
図2(a)は、本発明の実施の形態1における電気機械メモリの構成を示す断面図であり、図1におけるビット線102方向に対する断面を示している。図5はその上面説明図である。この電気機械メモリ素子101では、表面に絶縁膜109が形成された基板110上に、メモリセル105を挟む形で形成された第1電極としての浮遊電極106と第2の電極としての下部電極107が形成されている。また、ポスト部108を介して中空に架橋された梁からなる可動電極104が形成されており、可動電極104およびポスト部108はビット線102と同一の電気伝導路を形成している。メモリセル105の両側には、ワード線103が形成されている。この両側のワード線は1本でもよいが静電力を大きくするために両側に分岐して設けられている。
【0037】
図2(b)は、本発明の実施の形態1における電気機械メモリの構成を示す回路図であり、図2(a)に説明した電気機械メモリ100の構成を回路図で示している。
電気機械メモリ100における記録の書き込み、読み出しの仕組みを説明する。
【0038】
図3は、本発明の実施の形態1における電気機械メモリの制御信号を示す図であり、図3(a)は、書き込み時、図3(b)は、読み出し時である。
まず、書き込み時においては、マトリックス状に配置された複数の電気機械メモリ素子101の内、1もしくは0データを書き込みたい電気機械メモリ素子101を選択するため、アクティブにしたい電気機械メモリ素子101の位置(図3中で黒点で表示)で交差するビット線102とワード線103の間に電気機械メモリ素子101の駆動電圧Vdの電位差を持たせるように、ビット線102とワード線103のそれぞれに電圧を印加する。
【0039】
意図しない電気機械メモリ素子101がアクティブとならないよう素子選択に関与しないワード線103、ビット線102に電圧を加える。電位差がVdより小さくなるよう0からVdの間の中間電位を印加しており、図3の場合0.5Vdの場合を示している。
図4は、本発明の実施の形態1における電気機械メモリの制御信号を示す図である。
図2に示したように、ビット線102は可動電極104に接続されているため、電位差が可動電極104とワード線103間に印加され、静電力が生じる。
【0040】
書き込み時においては、ビット線102に駆動電圧のVd、ワード線103に0Vを印加する。ここでは左端のビット線102に書き込みがなされた状態を示す。該当箇所の可動電極104は、静電力により下方駆動し浮遊電極106と接触する。つまり、ビット線102とワード線103間は可変容量を形成し、同時にビット線102と浮遊電極106との間はスイッチを形成している。スイッチがON状態となった浮遊電極106には電位が供給され、接地電位に接続された下部電極107間に電位差が生じる。メモリセル105を絶縁体で形成した場合、浮遊電極106と下部電極107はメモリセルである絶縁体を挟んでキャパシタを形成するため、両電極間の電位差により電荷が蓄電される。この状態が1データを記録した状態である。
【0041】
キャパシタへの蓄電が完了した後、ビット線102に印加した電圧を0Vとすることにより、ワード線103と同電位となり静電力を切ることができる。可動電極104は、両持ち梁のバネ力により上方へ駆動し、浮遊電極106との電気伝導路を機械的に完全に遮断して、スイッチOFF状態となる。この仕組みによって、一度蓄電された電荷の逃げる電気伝導路はなくなり、記録が劣化しない不揮発性メモリを実現することができる。
【0042】
また、読み出し時においては、マトリックス状に配置された複数の電気機械メモリ素子101の内、記録を読み出したい電気機械メモリ素子101を選択するため、アクティブにしたい電気機械メモリ素子101の位置で交差する、ビット線102とワード線103の間に電位差を印加する。書き込み時とは逆にビット線102に0V、ワード線103に駆動電圧Vdを印加する。可動電極104は、静電力により下方駆動し、浮遊電極106と接触する。キャパシタを形成している浮遊電極106と下部電極107との間に、電荷が蓄電されている場合、つまり1データが記録されている場合は、電荷が接触した可動電極104へと逃げ、出力がビット線102から取り出される。
【0043】
また、電荷が蓄電されていない場合、つまり0データが記録されている場合は、出力は得られない。この場合、浮遊電極106と接地に接続された下部電極107間は、同電位であるため新たな蓄電は起こらず、蓄電された電荷の読み出し動作のみ実行される。
0データの書き込みは読み出し動作と同様である。1データが既に記録されている場合には、0データへの書き換えになり、0データが既に記録されている場合には、0データを再び書き込むことになる。
【0044】
記録の書き込み読み出し時間(アクセスタイム)は、可動電極104の電気機械駆動における応答時間が支配的であるが、可動電極の幅5μm、厚み250nm、長さ20μm、可動電極104とワード線103間のギャップ130nmとした場合、応答時間20nsecを実現することが可能であり、高速アクセスを実現することができる。
【0045】
以上のように、電気機械メモリ素子のワード線とメモリセルを電気的に分離することにより、電気機械スイッチによる読み書き出し動作とメモリセルへの書き込み動作を独立に制御することが可能となる。記録の書き込み読み出し動作を行い、不揮発性の電気機械メモリを実現することが可能となる。
【0046】
この構成により、簡易な構造で不揮発性メモリを実現することが可能となり、従来実現困難であった低消費電力、低コストの高性能電気機械メモリを実現することができる。またこの電気機械メモリを用いて携帯電話などの電気機器を形成することが可能である。
【0047】
また、本発明の電気機械メモリは、マトリックス状に配置された電気機械メモリ素子にランダムにアクセスすることが可能であり、RAMとして使用することが可能である。
なお、図5のように浮遊電極106、メモリセル105、下部電極107の積層構造のサイズを大きくすることが可能である。
この構造では、メモリセルの面積を増大することが可能となり、静電容量の大容量化や大出力化を図ることができる。
なお、本実施の形態1においては、メモリセルの形が四角形の場合を示したが、丸形を含む任意の形状とすることが可能であり、スペースが許す範囲で形成することが可能である。
【0048】
なお、本発明におけるビット線102、ワード線103は、逆でもよく、ビット線102をワード線、ワード線103をビット線としてもよい。
【0049】
また、本実施の形態1における電気機械メモリ素子101においては、ワード線103を二つ形成したが、単数または3つ以上の複数でもよい。
【0050】
また、本発明においては、電気機械メモリ素子間のビット線102の間隔は、もっと微細でもよく、電気的に絶縁分離されていればよい。電気機械メモリの高密度化を実現可能である。
また、本発明においては、ワード線方向の電気機械メモリ素子の間隔を、隣接する素子間で干渉がない範囲で近づけることが可能であり、電気機械メモリの高密度化を実現可能である。
【0051】
また、本発明においては、微細加工の最小寸法にまで電気機械メモリ素子を微細化することが可能であり、電気機械メモリの高密度化を実現可能である。
【0052】
また、本発明においては、メモリセルを強誘電体PZT、BSTなどを含む誘電体で形成することが可能である。メモリセルを挟む両電極間に印加される電界の方向によって、誘電体の電気的分極方向を制御し、1、0データを記録する。記録の読み出し時は、電極上に励起された電荷の量や正負の極性の変化を、ビット線またはワード線から出力する。この場合、電気分極の反転が起こる電界より小さい電界を発生する電圧で可動電極を駆動し、記録を壊さないよう注意する必要がある。
【0053】
また、本発明においては、メモリセルを挟む電極を磁性体で形成することが可能である。この場合、ビット線、ワード線に流す電流の方向により、それぞれの電流から発生する混合磁界の方向を制御し、片側の電極の磁化方向を制御する。これによって1、0データを書き込む。両電極の磁化方向が並行の場合は抵抗が低く、反並行の場合は抵抗が大きいため、両電極間をメモリセルの絶縁膜を介して流れるスピン依存トンネル電流の大きさが変化する。記録の読み出し時には、可動電極と浮遊電極を接触させ、両電極間に流れる電流量で1、0データをビット線またはワード線から出力する。この場合、例えばビット線に駆動電圧のVd、ワード線103に0Vを印加し、両電極間に電位差が印加されるよう制御信号を与える必要がある。
【0054】
また、本発明電気機械メモリは、無線通信用電気回路のみならず、様々な用途の電気回路に適用可能である。
また、本発明電気機械メモリは、携帯電話などの無線通信端末のみならず、様々な用途の電気機器に適用可能である。
【0055】
(実施の形態2)
図6は、本発明実施の形態2における電気機械メモリの構成を示す図である。図6に示す電気機械メモリ200では、ビット線102とワード線103aおよびワード線103bの交差する位置に電気機械メモリ素子201が形成されており、マトリックス状に電気機械メモリ素子201が配置されている。ビット線102に接続された可動電極104は、ワード線103aおよびワード線103b上では、中空に形成された構造となっている。
【0056】
図6(a)は、本発明の実施の形態2における電気機械メモリの構成を示す断面図であり、ビット線102方向に対しての断面図を示す。図6(a)に示す電気機械メモリ素子201では、実施の形態1に示した電気機械メモリ素子101に対し、キャパシタを形成するメモリセル、浮遊電極、下部電極が、二つに分割して形成された点が異なるもので、1つのビット線に対して2ビットのメモリ素子を構成している。それらをメモリセル105a、105b、浮遊電極106a、106bで示す。また、一つの電気機械メモリ素子201に対し、二本の独立のワードライン103a、103bが挿入されており、それぞれメモリセル105a、105bの両側に形成されている。
【0057】
図6(b)は、本発明実施の形態2における電気機械メモリの構成を示す回路図であり、図6(a)に説明した電気機械メモリ200の構成を回路図で示している。
基本的な記録の書き込み読み出しの仕組みは実施の形態1における電気機械メモリ素子100と同様であるが、本実施の形態2における電気機械メモリ200においては、1つの電気機械メモリ素子201で2つの記録データを記録することが可能となる。つまり、1スイッチ1メモリセルから、1スイッチ2メモリセルへと記録容量を拡張することが可能となるわけである。
【0058】
電気機械メモリ200におけるメモリセルの選択の仕組みを説明する。
ワード線103aとビット線102の間に電位差を印加した場合、静電力は図6(a)の中心軸に対しワード線103a側に偏って印加され、可動電力104は中心軸に対して非対称的に下方へ曲がり、浮遊電極106aと接触する。この場合、可動電極104は、浮遊電極106bと距離が近くなるが接触することはない。二つあるメモリセル105a、105bの内、メモリセル105aにのみアクセスし、その選択をワードライン103a、103bにより行っている。メモリセル105bへのアクセスの場合は、同様にワードライン103bを使用すればよい。
【0059】
なお、本発明の実施の形態2においては、メモリセルが二つの場合を示したが、メモリセルまたはそれに対応するワードラインを複数形成してもよい。
以上のように、本実施の形態2における電気機械メモリにおいては、1つの電気機械メモリ素子で複数の記録データを記録することが可能となり、1スイッチ複数メモリセルへと記録容量を拡張することが可能となる。
【0060】
(実施の形態3)
図7は、本発明の実施の形態3における電気機械メモリの構成を示す断面図である。図7に示す電気機械メモリ300では、ビット線102とワード線103の交差する位置に電気機械メモリ素子301が形成されており、マトリックス状に電気機械メモリ素子301が配置されている。本実施の形態では、ワード線103が、前記実施の形態1および2における下部電極107と共用されていることを特徴とする。上記実施の形態1および2と同様に、ビット線102に接続された可動電極104は、ワード線103上では中空に形成され、梁状の可動電極104を構成した構造となっている。
【0061】
図7(a)は、本発明の実施の形態3における電気機械メモリの構成を示す断面図であり、ビット線102方向に対する断面を示す図である。図7(a)に示す電気機械メモリ素子301では、表面に絶縁膜109が形成された基板110上に、メモリセル105を挟む形で形成された浮遊電極106とワード線103が形成されている。また、ポスト部108を介して中空に架橋された梁を構成する可動電極104が形成されており、可動電極104およびポスト部108はビット線102と同一の電気伝導路を形成している。
【0062】
図7(b)は、図7(a)に説明した本発明の実施の形態3における電気機械メモリの構成を示す回路図である。図8はこの電気機械メモリの上面説明図である。
【0063】
本実施の形態では、下部電極である第2電極がワード線を兼ねているため、書き込み、読み出しの仕組みは前記実施の形態1とおよび2と若干異なる。
図9は、本発明実施の形態3における電気機械メモリの制御信号を示す図である。
電気機械メモリ300における記録の書き込み、読み出しの仕組みを説明する。
【0064】
まず、書き込み時においては、マトリックス状に配置された複数の電気機械メモリ素子301の内、1もしくは0データを書き込みたい電気機械メモリ素子301を選択する。このため、アクティブにしたい電気機械メモリ素子301の位置で交差する、ビット線102とワード線103の間に電位差を印加する。図7に示したように、ビット線102は可動電極104に接続されているため、電位差が可動電極104とワード線103間に印加され、静電力が生じる。可動電極104は、静電力により下方へ駆動し、浮遊電極106と接触する。つまり、ビット線102と浮遊電極106との間でスイッチを形成している。
【0065】
この場合、図9(a)に示すように可動電極104の駆動時間tdの期間、駆動電圧Vdを印加する。スイッチがON状態となった浮遊電極106には電位が供給され、ワード線103間に電位差が生じる。メモリセル105を絶縁体で形成した場合、浮遊電極106とワード線103はキャパシタを形成するため、両電極間に印加された電位差により電荷が蓄電される。本実施の形態では、ワード線103がスイッチの駆動電極とメモリセル105の電極としての機能を兼ね備えているため、スイッチを駆動した際にデータが記録される。そのため、駆動時に蓄電される電荷より記録時に蓄電される電荷量を大きくし、その差を出力として得る必要がある。つまり、1データを記録する場合には、図9(a)に示すように、駆動時間tdから記録時間tmまで駆動電圧Vdより高い電圧の記録電圧Vmを印加し、キャパシタへの蓄電を行う。
【0066】
この状態が1データを記録した状態である。キャパシタへの蓄電が完了した後、ビット線102、ワード線103間に印加した電位差を切ることにより同電位となり、静電力を切ることができる。可動電極104は、両持ち梁のバネ力により上方へ駆動し、浮遊電極106との電気伝導路を、機械的に完全に遮断したスイッチOFF状態となる。この仕組みによって、一度蓄電された電荷の逃げる電気伝導路はなくなり、記録状態が劣化することのない不揮発性メモリを実現することができる。
【0067】
また、読み出し時においては、マトリックス状に配置された複数の電気機械メモリ素子301の内、記録状態を読み出したい電気機械メモリ素子301を選択する。このため、アクティブにしたい電気機械メモリ素子301の位置で交差する、ビット線102とワード線103の間に電位差を印加する。この場合、図9(b)に示すように可動電極104の駆動時間tdのあいだ駆動電圧Vdを印加する。可動電極104は、静電力により下方駆動し、浮遊電極106と接触する。キャパシタを形成している浮遊電極106にQOUT= CVm(C:キャパシタの静電容量)の電荷が蓄電されている場合、つまり1データが記録されている場合は、電荷が接触した可動電極104、またはワード線103へと逃げ、出力がビット線102またはワード線103から取り出される。また、電荷QOUTが蓄電されていない場合、つまり0データが記録されている場合は、出力は得られない。
0データの書き込みは読み出し動作と同様である。1データが既に記録されている場合には、0データへの書き換えになり、0データが既に記録されている場合には、0データを再び書き込むことになる。0データが記録された状態では、Q0=CVdの電荷量が蓄電されている。
なお、本実施の形態の場合、ビット線102とワード線103のどちらか一方に制御電圧、制御電圧を印加していない方に0Vを印加すればよい。
【0068】
以上のように、記録の書き込み読み出し動作を行い、不揮発性の電気機械メモリを実現することが可能となる。この構成により、簡易な構造で不揮発性メモリを実現することが可能となり、従来実現困難であった低消費電力、低コストの高性能電気機械メモリおよびそれを用いた電気機器を実現することが可能となる。
【0069】
なお、本発明の実施の形態3においては、メモリセルが一つである場合について説明したが、実施の形態2と同様にメモリセルを複数形成してもよい。
なお、図8のように浮遊電極106、メモリセル105、ワード線103の積層構造のサイズを大きくすることが可能である。
【0070】
この構造では、メモリセルの面積を増大することが可能となり、静電容量の大容量化や大出力化を図ることができる。また、電荷が蓄電された浮遊電極106と可動電極104間に電界がかかるため、ワード線103と可動電極104間の電界が遮蔽される現象への対策としても有効である。本構成により浮遊電極106に蓄電された電荷を広範囲に分散させることが可能であり、電界強度を低下させることにより遮蔽の影響を低減することが可能である。
【0071】
なお、本実施の形態3においては、メモリセルの形が四角形の場合を示したが、丸形を含む任意の形状とすることが可能であり、スペースが許す範囲で形成することが可能である。
図10(a)は、本発明の実施の形態3における電気機械メモリの構成を示す断面図であり、図10(b)は、この電気機械メモリの上面説明図である。電気機械メモリ1201においては、ワード線103が浮遊電極106より幅が広く、可動電極104と浮遊電極106との対向面積より可動電極104とワード線103との対向面積の方が大きくなるよう構成されている。
【0072】
かかる構成によれば、蓄電された浮遊電極106と可動電極104間の電界による、ワード線103と可動電極104間の電界の遮蔽への対策として有効である。可動電極104とワード線103との対向面積を大きくすることにより静電容量を増大させ、電界を増大させることが可能である。遮蔽の影響を低減することが可能である。
【0073】
(実施の形態4)
図11は、本発明の実施の形態4における電気機械メモリの構成を示す断面図である。図11に示す電気機械メモリでは、ビット線102で形成された梁状の可動電極104に対し、それぞれ上層に形成される絶縁体からなるメモリセル105a、105b、浮遊電極106a、106bとで、キャパシタを形成するワード線103a、103bが形成されている。このワード線103a、103bの交差する位置に、電気機械メモリ素子401が形成されている。この電気機械メモリ素子401は、マトリックス状に配列されて電気機械メモリ400を構成している。本実施の形態では、ワード線103が、前記実施の形態1および2における下部電極107と共用されていることを特徴とする。上記実施の形態1および2と同様に、ビット線102は、ワード線103上では中空に形成され、梁状の可動電極104を構成した構造となっている。
【0074】
図11(a)は、本発明の実施の形態3における電気機械メモリの構成を示す断面図であり、ビット線102方向に対しての断面を示す。図11(a)に示す電気機械メモリ素子401では、実施の形態3に示した電気機械メモリ素子301に対し、キャパシタを形成するメモリセル、浮遊電極、ワード電極が、二つに分割して形成されている。それらをメモリセル105a、105b、浮遊電極106a、106bで示す。また、一つの電気機械メモリ素子401に対し、二本の独立のワードライン103a、103bが挿入されている。
【0075】
図11(b)は、図11(a)に説明した本発明実施の形態4における電気機械メモリの構成を示す回路図である。
電気機械メモリにおける記録の書き込み、読み出しおよびメモリセルの選択の仕組みは、実施の形態3における電気機械メモリ素子300と本実施の形態2における電気機械メモリ200と同様である。
【0076】
1つの電気機械メモリ素子401で2つの記録データを記録することが可能となる。つまり、1スイッチ1メモリセルから、1スイッチ2メモリセルへと記録容量を拡張することが可能となるわけである。
【0077】
なお、本発明実施の形態4においては、メモリセルが二つである場合を示したが、メモリセルを3つ以上形成してもよい。
以上のように、本実施の形態3における電気機械メモリにおいては、1つの電気機械メモリ素子で複数の記録データを記録することが可能となり、1スイッチ複数メモリセルへと記録容量を拡張することが可能となる。
【0078】
(実施の形態5)
次に、これまで説明した、電気機械メモリの製造方法について説明する。いずれも同様であるが、ここでは、本実施の形態1における電気機械メモリ100の製造方法について説明する。図12(a)〜(d)は、本発明の実施の形態1における電気機械スイッチの製造工程を段階的に説明する断面図である。
先ず、図12(a)に示すように、Si、GaAsなどの基板110上に、SiO2、Si3N4あるいはこれらの積層膜などの絶縁膜109を、熱酸化やスパッタなどにより形成する。次に、ワード線103となるAl、Au、Cuなどの導電性材料を、スパッタやCVD(Chemical Vapor Deposition)などにより形成した後、下部電極103となる材料の上に電子線ビームリソグラフィやフォトリソグラフィなどにより、下部電極103のパターニングを施したレジストを形成し、ドライエッチングもしくはウエットエッチングなどにより成形し、レジストをアッシングなどにより除去する。
【0079】
さらに、その上に、図12(b)に示すように、下部電極107となるAl、Au、Cuなどの導電性材料、メモリセル105となるSiO2、Si3N4などの絶縁材料、浮遊電極106となるAl、Au、Cuなどの導電性材料を、堆積、フォトリソグラフィによるレジストのパターニング、エッチング工程を繰り返すことにより形成する。
【0080】
次に図12(c)に示すように、犠牲層111となるフォトレジスト、SiO2などの材料を形成し、その上にビット線102、ポスト部108、可動電極104となるAl、Au、Cuなどの導電性材料を、スパッタやCVDなどにより形成した後、電子線ビームリソグラフィやフォトリソグラフィなどにより、ビット線102、ポスト部108、可動電極104のパターニングを施したレジストを形成し、ドライエッチングもしくはウエットエッチングなどにより成形する。最後に、犠牲層111をアッシングもしくはウエットエッチングにより除去し、図12(d)に示すような可動電極104の中空構造を作製する。
このようにして極めて容易に寸法精度の高い高品質の電気機械メモリを得ることが出来る。なお、前記実施の形態では実施の形態1の電気機械メモリの製造方法について説明したが、実施の形態2乃至4の電気機械メモリについても同様に形成可能であることはいうまでもない。
【0081】
(実施の形態6)
次に、微細化を企図した他の構造について説明する。図13は、本発明の実施の形態6における電気機械メモリの構成を示す断面図である。図13に示す電気機械メモリ素子501では、ビット線102に接続されたポスト部108、ワード線103、下部電極107の間隔を最小限にし、かつ短絡を生じないようにするために、これらの間に熱酸化膜などで構成された絶縁膜209を配置したことを特徴とするものである。これにより電気機械メモリ素子の幅を大幅に低減することができる。
【0082】
他は前記実施の形態1と同様に形成される。絶縁性の高い絶縁膜を介在させることにより、絶縁分離が確実となるため、配線間距離を低減することができ、微細化を図ることが可能となる。この絶縁膜209は、後述する図14(d)に示すように、ワード線103の側壁にのみ形成されていてもよい。
【0083】
図14(a)乃至(d)に、本発明の実施の形態6における電気機械メモリの製造工程を段階的に説明するための断面図を示す。
先ず、例えばSi、GaAsなどの基板110上に、SiO2、Si3N4あるいはこれらの積層膜などの絶縁膜109を、熱酸化やスパッタなどにより形成する。次に、ワード線103となるポリシリコン、Al、Au、Cuなどの導電性材料を、スパッタやCVD(Chemical Vapor Deposition)などにより形成した後、ワード線103となる材料の上に、電子線ビームリソグラフィやフォトリソグラフィなどにより、ワード線103のパターニングを施したレジストを形成し、ドライエッチングもしくはウエットエッチングなどにより、該導電性材料をパターニングし、レジストをアッシングなどにより除去する。
【0084】
この後、図14(a)に示すように、ワード線103の周りに絶縁膜209を形成する。例えばワード線をポリシリコンとタングステン層との積層構造で形成し、この状態で、ワード線のパターニングを行い、この後、熱酸化を行う。これにより、ワード線側壁にのみ絶縁膜209が形成される。
【0085】
また、CVD法などにより、酸化シリコン膜あるいは窒化シリコン膜を形成し、異方性エッチングにより、ワード線側壁にのみ絶縁膜209を残留させるようにしてもよい。またCVD法による成膜に先立ち、熱酸化により薄い酸化シリコン膜を形成しておき、その上層にCVD膜を形成することにより、より絶縁性が確実となり、素子の信頼性の向上を図ることができる。
【0086】
この構成においては、ワード線103側壁のみならず、上部にも絶縁膜209が形成されていてもよい。絶縁膜209がワード線103上部にも存在している場合には、可動電極が変位して、ワード線103上の絶縁膜209に接触しても、ワード線とビット線との間の電位差を維持し、可動電極104の変位を安定的に維持することができる。
【0087】
また、ワード線103の側壁にのみ絶縁膜209が形成されている場合には、浮遊電極に接触する程度に可動電極104が変位した場合にも、ワード線の上面が浮遊電極106の上面に接触しないように、ワード線の上面は、浮遊電極106の上面よりも十分に低くする必要がある。
【0088】
以下の工程は、図12(b)乃至(d)に示した前記実施の形態5と同様であり、説明は省略するが、図14(b)乃至(d)に示すように、犠牲層111としてのフォトレジストあるいはSiO2を形成し、この上層に可動電極104を形成した後、犠牲層111を除去することにより、ポスト部108に可動電極104が張架された梁状構造体を有する微細な電気機械メモリが形成される。
【0089】
この構成により、微細化が容易となり、パターニングに際してマージンが不要となるため、大幅な微細化が可能となり、かつ信頼性の高い電気機械メモリを得ることができる。
また、ワード線103と浮遊電極106の高さについては必ずしも一致する必要はないが、図13に示したように、ワード線103の上部に絶縁膜を形成することにより、ワード線103と浮遊電極106の高さを同程度にすることができ、ワード線の膜厚を最大限に大きくすることができるため、線幅を小さくしても十分な導電性を得ることができ、伝送損失を低減することができる。これはさらなる微細化に有効となる。
【0090】
(実施の形態7)
図15は、本発明実施の形態7における電気機械メモリの構成を示す断面図である。図15に示す電気機械メモリでは、(シリコン)基板110上に、ビット線102とワード線103の交差する位置に電気機械メモリ素子601が形成されており、マトリックス状に電気機械メモリ素子601が配置されている。ビット線102に接続された可動電極104は、ワード線103上では中空に形成された構造となっている。ワード線103とメモリセル105と浮遊電極106との積層体と、ポスト部108との間に絶縁膜209が介在せしめられている点以外は図7に示した実施の形態3の電気機械メモリと同様に形成されている。
【0091】
この構成によれば、絶縁膜209の膜厚を、ポスト部108と浮遊電極106との間での絶縁分離が可能な程度の大きさにとるだけで、絶縁分離が可能となるため、大幅な微細化が可能となる。つまり、ワード線とメモリセルと浮遊電極との積層体の側壁に絶縁膜208を形成するとともに、この側壁に当接するようにポスト部108を形成するのみで絶縁性も確保されるため、さらなる小型化を形成することができる。
【0092】
(実施の形態8)
図16は、本発明の実施の形態8における電気機械メモリの構成を示す断面図である。図16に示す電気機械メモリ素子と、図2に示した実施の形態1の電気機械メモリ素子との異なる点は、本実施の形態の電気機械メモリ素子701は、基板110上に直接下部電極107を形成することにより、基板110と下部電極107との電気的接続を実現した点である。他の構造としては実施の形態1の電気機械メモリ素子と同様である。
【0093】
製造に際しては、シリコン基板上に下部電極107を構成する導電層を形成し、これをパターニングした後に、絶縁膜109を形成すればよい。この構造によれば、基板の裏面を接地すればよく、構造が簡単となる。また、キャパシタ全体の高さが絶縁膜分だけ低くなるため、表面の平坦化をはかることができ、後続工程におけるパターニングが容易となるため、より微細化が可能となる。
かかる構成によれば、構造の簡略化、薄型化および微細化を図ることができる。
また、容量の増大を図るために、下部電極107表面に凹凸を形成し、キャパシタ面積の増大を図るようにすることも可能である。
【0094】
(実施の形態9)
図17は、本発明の実施の形態9における電気機械メモリ素子の構成を示す断面図である。図17に示す電気機械メモリ素子801では、図16に示した実施の形態8の電気機械メモリ素子における下部電極107を設けることなく、基板110上に直接メモリセルを構成する絶縁膜105を形成し、基板110と浮遊電極106との間でキャパシタを構成したことを特徴とするものである。他の構造としては実施の形態8の電気機械メモリ素子と同様である。
【0095】
この構造は、シリコン基板上に下部電極107を構成する導電層を形成することなく、直接メモリセルを構成する絶縁膜105を、形成することによって得ることができる。
この構造によれば、実施の形態8と同様、基板の裏面を接地すればよく、構造がさらに簡単となる。また、キャパシタ全体の高さが、実施の形態8の構造に比べ、さらに下部電極の分だけ低くなるため、さらなる表面の平坦化をはかることができ、後続工程におけるパターニングが容易となるため、さらなる微細化が可能となる。
【0096】
(実施の形態10)
図18は、本発明の実施の形態10における電気機械メモリ素子の構成を示す断面図である。図18に示す電気機械メモリ素子901では、図2に示した実施の形態1の電気機械メモリ素子の可動電極104に対して所定の間隔を隔てて、浮遊電極106Uが位置するように、表面に下部電極107Uと、絶縁体からなるメモリセル105Uと浮遊電極106Uとを積層した上部基板110Uを配置し、メモリセルの静電容量の大容量化をはかる。
【0097】
この構造では、データの書き込みに際し、まず、上側のワード線103Uはビット線102と同電位にしておき、下側のワード線103との間で静電力が働くようにして、可動電極を下側に変位させ、メモリセル105に電荷を蓄積する。続いて、下側のワード線103をビット線102と同電位にし、上側のワード線103Uに電圧を印加し、ビット線102に接続された可動電極104と上側のワード線103Uとの間で静電力が働くようにして、可動電極を上側に変位させ、メモリセル105Uに電荷を蓄積する。
このようにして、上下のメモリセルに電荷を蓄積することにより、2倍の電荷を蓄積することができる。
なお、本実施の形態10においては、可動電極1つ、メモリセル2つの場合を示したが、1つの電気機械メモリ素子において、複数の可動電極、複数のメモリセルを形成することが可能である。
【0098】
(実施の形態11)
図19は、本発明の実施の形態11における電気機械メモリ素子の構成を示す断面図である。図19に示す電気機械メモリ素子1101では、図18に示した実施の形態10の電気機械メモリ素子と同様可動電極104を共用する点では同様であるが、上部基板110Uにもビット線102Uを形成し、1つの可動電極104に対し、2つのメモリセル105、メモリセル105Uを有した1スイッチ2メモリセル型となっている。
【0099】
この構造では、電気機械メモリの記憶容量の大容量化を図ることができる。
なお、本実施の形態11においては、可動電極1つ、メモリセル2つの場合を示したが、1つの電気機械メモリ素子において、複数の可動電極、複数のメモリセルを形成することが可能であり、電気機械メモリの大容量化を図ることができる。例えば、1スイッチ4メモリセル(1S4C)型などである。
【0100】
(実施の形態12)
図20は、本発明の実施の形態12における電気機械メモリ素子の構成を示す上面説明図である。図20に示す電気機械メモリ素子1102では、図8に上面説明図を示した実施の形態3の電気機械メモリ素子と浮遊電極106、メモリセル105、ワード線103の積層構造のサイズが違う点を除き同様である。
【0101】
図8に示した実施の形態3では、ワード線103とメモリセル105とをほぼ同一幅で構成したのに対し、この構造では、ワード線103の幅より、浮遊電極106、メモリセル105、ワード線103の積層構造の幅を大きくしたことを特徴とするもので、この構成によれば、メモリセルの面積を増大することが可能となり、静電容量の大容量化や大出力化を図ることができる。
なお、本実施の形態12においては、メモリセルの形が四角形の場合を示したが、丸形を含む任意の形状とすることが可能であり、スペースが許す範囲で形成することが可能である。
なお、本実施の形態12におけるメモリセルの面積を増大する構造は、実施の形態1における図5に上面説明図を示したような浮遊電極106、メモリセル105、下部電極107の積層構造にも適用可能である。
【0102】
前記実施の形態2乃至4,8,9,10,11、12の電気機械メモリは、本発明実施の形態5における電気機械メモリ100の製造方法と同様の製造方法で作製可能である。
【0103】
前記実施の形態7の電気機械メモリは、本発明実施の形態6における電気機械メモリの製造方法と同様の製造方法で作製可能である。
【産業上の利用可能性】
【0104】
本発明に係る電気機械スイッチは、簡易な構造で不揮発性メモリを実現することが可能となり、従来実現困難であった低消費電力、低コストの高性能電気機械メモリおよびそれを用いた電気機器として有用である。
【図面の簡単な説明】
【0105】
【図1】本発明実施の形態1における電気機械メモリの構成を示す斜視図
【図2】(a)本発明実施の形態1における電気機械メモリの構成を示す断面図(b)本発明実施の形態1における電気機械メモリの構成を示す回路図
【図3】本発明の実施の形態1における電気機械メモリの制御信号を示す図、(a)書き込み時、(b)読み出し時
【図4】本発明の実施の形態1における電気機械メモリの制御信号を示す図
【図5】本発明実施の形態2における電気機械メモリの上面説明図
【図6】(a)本発明実施の形態2における電気機械メモリの構成を示す断面図(b)本発明実施の形態2における電気機械メモリの構成を示す回路図
【図7】(a)本発明実施の形態3における電気機械メモリの構成を示す断面図(b)本発明実施の形態3における電気機械メモリの構成を示す回路図
【図8】本発明実施の形態3における電気機械メモリの上面説明図
【図9】本発明実施の形態3における電気機械メモリの制御信号を示す図
【図10】(a)本発明の実施の形態3における電気機械メモリの構成を示す断面図、(b)本発明の実施の形態3における電気機械メモリの構成を示す上面説明図
【図11】(a)本発明実施の形態4における電気機械メモリの構成を示す断面図(b)本発明実施の形態4における電気機械メモリの構成を示す回路図
【図12】本発明実施の形態5における電気機械スイッチの製造工程を段階的に説明する断面図
【図13】本発明実施の形態6における電気機械メモリの構成を示す断面図
【図14】本発明実施の形態6における電気機械メモリの製造工程を示す断面図
【図15】本発明実施の形態7における電気機械メモリの構成を示す断面図
【図16】本発明実施の形態8における電気機械メモリの構成を示す断面図
【図17】本発明実施の形態9における電気機械メモリの構成を示す断面図
【図18】本発明実施の形態10における電気機械メモリの構成を示す断面図
【図19】本発明実施の形態11における電気機械メモリの構成を示す断面図
【図20】本発明実施の形態12における電気機械メモリの構成を示す上面説明図
【符号の説明】
【0106】
100 電気機械メモリ
101、201、301、401、501、601、701、801、901、1101、1102、1201 電気機械メモリ素子
102 ビット線
103、103a、103b ワード線
104 可動電極
105、105a、105b メモリセル
106、106a、106b 浮遊電極(第1の電極)
107 下部電極(第2の電極)
108 ポスト部
109 絶縁膜
209 絶縁膜
110 基板
111 犠牲層

【特許請求の範囲】
【請求項1】
基板上に形成された電気機械メモリであって、
基板上に、第1の電極と、第2の電極とで、メモリセルを挟むように形成したメモリ部と、
前記第1の電極と所定の間隔を隔てて、前記基板上に形成されたポスト部上に張架された梁状体である可動電極を具備し、静電力による前記可動電極の変位により、前記第1の電極と前記可動電極との間に、電気的伝導路を形成し得るように形成されたスイッチング部とを備え、
前記メモリセルへのデータの書き込みおよび読み出しを行う電気機械メモリ。
【請求項2】
請求項1記載の電気機械メモリであって、
前記静電力は、前記メモリ部に近接して配置された駆動電極と前記可動電極との間の電位差によって生成される電気機械メモリ。
【請求項3】
請求項2記載の電気機械メモリであって、
前記駆動電極は、前記メモリ部の両側に、並置された2つの固定電極で構成された電気機械メモリ。
【請求項4】
請求項1記載の電気機械メモリであって、
前記静電力は、前記第2の電極と前記可動電極との間の電位差によって生成される電気機械メモリ。
【請求項5】
請求項1記載の電気機械メモリであって、
前記メモリ部が、並置された複数のメモリ部で構成された電気機械メモリ。
【請求項6】
請求項5に記載の電気機械メモリであって、
前記複数のメモリ部は、第1または第2の電極の少なくとも一方が共通電位に接続された電気機械メモリ。
【請求項7】
請求項5に記載の電気機械メモリであって、
前記複数のメモリ部は、第1または第2の電極の少なくとも一方が互いに独立した電位に接続された電気機械メモリ。
【請求項8】
請求項2に記載の電気機械メモリであって、
前記駆動電極は、前記駆動電極の側壁を覆う絶縁膜を介して前記メモリ部または前記ポスト部に当接するように形成された電気機械メモリ。
【請求項9】
請求項2に記載の電気機械メモリであって、
前記駆動電極は、前記可動電極と絶縁膜を介して対向せしめられる電気機械メモリ。
【請求項10】
請求項4に記載の電気機械メモリであって、
前記ポスト部は、前記メモリ部の側壁を覆う絶縁膜を介して前記メモリ部に当接するように形成された電気機械メモリ。
【請求項11】
請求項1記載の電気機械メモリであって、
前記可動電極を挟んで、前記メモリ部に対して対称となるように第2のメモリ部を配設してなる電気機械メモリ。
【請求項12】
請求項1記載の電気機械メモリであって、
前記メモリ部の面積が前記可動電極と対向する面積より大きくなるよう形成された電気機械メモリ。
【請求項13】
請求項1記載の電気機械メモリであって、
前記第2の電極の面積が前記第1の電極の面積より大きくなるよう形成された電気機械メモリ。
【請求項14】
請求項1記載の電気機械メモリであって、
前記基板上に、複数の電気機械メモリを形成してなり、前記可動電極が、ビット線を構成する電気機械メモリ。
【請求項15】
請求項2記載の電気機械メモリであって、
前記基板上に、複数の電気機械メモリを形成してなり、前記駆動電極が、ワード線を構成する電気機械メモリ。
【請求項16】
請求項4記載の電気機械メモリであって、
前記基板上に、複数の電気機械メモリを形成してなり、前記第2の電極が、ワード線を構成する電気機械メモリ。
【請求項17】
請求項1記載の電気機械メモリであって、
前記メモリセルを、絶縁体で形成した電気機械メモリ。
【請求項18】
請求項1記載の電気機械メモリであって、
前記メモリセルを、誘電体で形成した電気機械メモリ。
【請求項19】
請求項1記載の電気機械メモリであって、
前記メモリセルを挟む電極を、磁性体で形成した電気機械メモリ。
【請求項20】
請求項1乃至19のいずれかに記載の電気機械メモリを用いた電気回路。
【請求項21】
基板上に、第1の電極と、第2の電極とで、メモリセルを挟むように形成したメモリ部と、
前記第1の電極と所定の間隔を隔てて、前記基板上に形成されたポスト部上に張架された梁状体である可動電極を具備し、前記第2の電極と前記可動電極との間の電位差によって生成される静電力による前記可動電極の変位により、前記第1の電極と前記可動電極との間に、電気的伝導路を形成し得るように形成されたスイッチング部とを備え、前記メモリセルへのデータの書き込みおよび読み出しを行う電気機械メモリの駆動方法であって、
書き込みに際しては、書き込み電圧を、書き込み時スイッチ駆動電圧および読み出し時スイッチ駆動電圧よりも高くなるように、
前記第2電極の電位を制御することにより書き込みおよび読み出しを実行するようにした電気機械メモリの駆動方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate


【公開番号】特開2007−36201(P2007−36201A)
【公開日】平成19年2月8日(2007.2.8)
【国際特許分類】
【出願番号】特願2006−154590(P2006−154590)
【出願日】平成18年6月2日(2006.6.2)
【出願人】(000005821)松下電器産業株式会社 (73,050)
【Fターム(参考)】