説明

電流検出装置

【課題】 いかなる時にもオフセット電圧の影響を排除できる具体的な構成を有する電流検出装置を提供する。
【解決手段】 分圧器3は、スイッチ部6と差動増幅器4の二つの入力端子との間に接続され、シャント抵抗器2の両端の電圧をそれぞれ分圧する。差動増幅器4は、シャント抵抗器2の両端の電圧をそれぞれ分圧器3を介して入力する二つの入力端子を有する。スイッチ部6は、分圧器3の二つの入力端子を一時的に短絡させる。サンプルホールド回路7及びクロック発生器8は、スイッチ部6を介して分圧器3の二つの入力端子を短絡させることにより差動増幅器4のオフセット出力値を一定時間ごとに得て、シャント抵抗器2の両端の電圧を分圧器3によって分圧して差動増幅器4の二つの入力端子によって入力したときの差動増幅器4の出力値からオフセット出力値を差し引いて、出力端子5から出力する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、シャント抵抗器を用いて電流を測定する電流検出装置に関する。
【背景技術】
【0002】
配線中にシャント抵抗器を繋いで、このシャント抵抗器の両端電圧を測定することにより、配線に流れる電流を測定する技術が、一般的に用いられている。この技術では、シャント抵抗器の両端電圧が極めて低いので、この両端電圧を測定する増幅器のオフセット電圧が測定精度に大きく影響する。これに対して、増幅器の入力端子にシャント抵抗器の両端を接続したときの測定値から、増幅器の入力端子を短絡したときの測定値を差し引くことにより、オフセット電圧の影響を除去する技術(以下「従来技術」という。)が、特許文献1に開示されている。
【0003】
図8は、特許文献1に開示された二次電池の容量表示装置を示す回路図である。以下、この図面に基づき説明する。
【0004】
この容量表示装置は、二次電池201に流れる電流を検出するシャント抵抗器202と、シャント抵抗器202の両端電圧を増幅する増幅器204と、増幅器204の二つの入力端子を短絡して入力電圧を一時的に零にするためのスイッチ203と、増幅器204の出力をディジタル値に変換するA/D変換器207と、A/D変換器207から出力されたディジタル値に基づき二次電池201の残容量を演算によって求める残容量演算回路209と、求めた残容量を表示する表示回路206とを有する。残容量演算回路209は、シャント抵抗器202の両端電圧を入力とするときの増幅器204の出力に対応したディジタル値から、スイッチ203により入力電圧を零にしたときの増幅器204の出力に対応したディジタル値を減じた値を、電池201の充放電電流に対応した値として、この値を用いて電池201の残容量を演算によって求める。この従来技術によれば、煩雑な調整を必要とせず、またオフセット電圧の小さい増幅器を使用することなく、オフセット電圧による誤差を小さくできる。
【0005】
【特許文献1】特開平7−191110号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
一般の増幅器等は、安定した動作をするまでに、すなわち一定のオフセット電圧に落ち着くまでに、電源投入後からある程度の時間(一般に「ウォーミングアップ時間」と呼ばれる。)を要する。また、例えウォーミングアップ時間以降であっても、電源電圧や周囲温度の変動に伴い、オフセット電圧も変動することがある。しかしながら、従来技術では、電源投入時にオフセット電圧の影響を排除することが記載されているものの、その後にオフセット電圧の影響を排除することについての具体的な構成が開示されていない。
【0007】
そこで、本発明の目的は、いかなる時にもオフセット電圧の影響を排除できる具体的な構成を有する電流検出装置を提供することにある。
【課題を解決するための手段】
【0008】
請求項1の電流検出装置は、配線中にシャント抵抗器を繋いで、シャント抵抗器の両端の電圧差を測定することにより、配線に流れる電流を測定するものであり、差動増幅器、スイッチ部及びサンプルホールド部を備えている。差動増幅器は、シャント抵抗器の両端の電圧をそれぞれ入力する二つの入力端子を有する。スイッチ部は、差動増幅器の二つの入力端子を一時的に短絡させる。サンプルホールド部は、シャント抵抗器の両端の電圧を差動増幅器の二つの入力端子によって入力したときの差動増幅器の出力値を得て、その直前又は直後にスイッチ部を介して差動増幅器の二つの入力端子を短絡させることにより差動増幅器のオフセット出力値を得て、前記出力値から前記オフセット出力値を差し引いて出力する。本発明によれば、シャント抵抗器の両端の電圧を測定する直前又は直後に、差動増幅器の二つの入力端子を短絡させることにより、常に最新のオフセット出力値が得られるので、いかなる測定時にもオフセット電圧の影響を排除できる。
【0009】
請求項2の電流検出装置は、配線中にシャント抵抗器を繋いで、シャント抵抗器の両端の電圧差を測定することにより、配線に流れる電流を測定するものであり、差動増幅器、スイッチ部及びサンプルホールド部を備えている。差動増幅器は、シャント抵抗器の両端の電圧をそれぞれ入力する二つの入力端子を有するとともに、オフセット出力値を外部から調整可能な機能を有する。スイッチ部は、差動増幅器の二つの入力端子を一時的に短絡させる。サンプルホールド部は、スイッチ部を介して差動増幅器の二つの入力端子を短絡させることにより差動増幅器のオフセット出力値を得て、オフセット出力値が規定電圧になるように差動増幅器のバイアスを調整し、その直後にシャント抵抗器の両端の電圧を差動増幅器の二つの入力端子によって入力したときの差動増幅器の出力値を出力する。本発明によれば、シャント抵抗器の両端の電圧を測定する直前に、差動増幅器の二つの入力端子を短絡させてオフセット出力値を得て、このオフセット出力値が規定電圧になるように差動増幅器のバイアスを調整することにより、いかなる測定時にもオフセット電圧の影響を排除できる。
【0010】
請求項3記載の電流検出装置は、請求項1又は2記載の電流検出装置において、スイッチ部と差動増幅器の二つの入力端子との間に接続され、シャント抵抗器の両端の電圧をそれぞれ二つの入力端子から入力して分圧する分圧器を、更に備えたものである。そして、前記スイッチ部は、前記差動増幅器の二つの入力端子を一時的に短絡することに代えて、前記分圧器の二つの入力端子を一時的に短絡する。シャント抵抗器とグランドとの間に印加される電圧が高い場合は、このような分圧器が必要になる。このとき、スイッチ部と差動増幅器との間に分圧器が接続されていることにより、短絡された閉回路に分圧器も含められるので、分圧器を構成する抵抗器の抵抗値の変動に起因してオフセット電圧が変動しても、その影響を排除できる。
【0011】
請求項4記載の電流検出装置は、請求項1記載の電流検出装置を次のように具体化したものである。サンプルホールド部は、第一及び第二のコンデンサ、第一及び第二のスイッチ、第一及び第二の電圧ホロワ、並びにクロック発生器を有する。第一のコンデンサは、一端が差動増幅器の出力端子に接続され他端が第一の電圧ホロワの入力端子に接続される。第一のスイッチは、一端が第一のコンデンサの他端と第一の電圧ホロワの入力端子との間に接続され、他端が規定電圧(例えばグランド、以下同じ。)に接続される。第二のスイッチは、一端が第一の電圧ホロワの出力端子に接続され、他端が第二の電圧ホロワの入力端子に接続される。第二のコンデンサは、一端が第二のスイッチの他端と第二の電圧ホロワの入力端子との間に接続され、他端がグランドに接続される。クロック発生器は、第一の制御信号をスイッチ部へ出力し、第二の制御信号を第一のスイッチへ出力し、第三の制御信号を第二のスイッチへ出力する。第一の制御信号は、差動増幅器の二つの入力端子を短絡する第一のレベルと、差動増幅器の二つの入力端子をシャント抵抗器の両端にそれぞれ接続する第二のレベルと、からなる。第二の制御信号は、第一のコンデンサの他端を規定電圧に接続しない第一のレベルと、第一のコンデンサの他端を規定電圧に接続する第二のレベルと、からなる。第三の制御信号は、第一の電圧ホロワの出力端子と第二のコンデンサの一端とを接続しない第一のレベルと、第一の電圧ホロワの出力端子と第二のコンデンサの一端とを接続する第二のレベルと、からなる。また、クロック発生器は、第一乃至第三の制御信号を第一のレベルと第二のレベルとに交互に繰り返し、第一の制御信号が第一のレベルのときに第二の制御信号を第二のレベルにし、第一の制御信号が第二のレベルのときに第三の制御信号を第二のレベルにする。
【0012】
請求項5記載の電流検出装置は、請求項2記載の電流検出装置を次のように具体化したものである。差動増幅器は、二つの入力端子、出力端子及びオフセット調整入力端子を有する。サンプルホールド部は、比較器、第一及び第二のコンデンサ、第一及び第二のスイッチ、第一及び第二の電圧ホロワ、並びにクロック発生器を有する。差動増幅器は、オフセット調整入力端子が第一の電圧ホロワの出力端子に接続される。比較器は、反転入力端子が差動増幅器の出力端子に接続され、非反転入力端子が規定電圧に接続される。第一のスイッチは、一端が比較器の出力端子に接続され、他端が第一の電圧ホロワの入力端子に接続される。第一のコンデンサは、一端が第一スイッチの他端と第一の電圧ホロワの入力端子との間に接続され、他端がグランドに接続される。第二のスイッチは、一端が差動増幅器の出力端子に接続され、他端が第二の電圧ホロワの入力端子に接続される。第二のコンデンサは、一端が第二のスイッチの他端と第二の電圧ホロワの入力端子との間に接続され、他端がグランドに接続される。クロック発生器は、第一の制御信号をスイッチ部へ出力し、第二の制御信号を第一のスイッチへ出力し、第三の制御信号を第二のスイッチへ出力する。第一の制御信号は、差動増幅器の二つの入力端子を短絡する第一のレベルと、差動増幅器の二つの入力端子をシャント抵抗器の両端にそれぞれ接続する第二のレベルと、からなる。第二の制御信号は、比較器の出力端子と第一のコンデンサの一端とを接続しない第一のレベルと、比較器の出力端子と第一のコンデンサの一端とを接続する第二のレベルと、からなる。第三の制御信号は、差動増幅器の出力端子と第二のコンデンサの一端とを接続しない第一のレベルと、差動増幅器の出力端子と第二のコンデンサの一端とを接続する第二のレベルと、からなる。また、クロック発生器は、第一乃至第三の制御信号を第一のレベルと第二のレベルとに交互に繰り返し、第一の制御信号が第一のレベルのときに第二の制御信号を第二のレベルにし、第一の制御信号が第二のレベルのときに第三の制御信号を第二のレベルにする。
【0013】
請求項6記載の電流検出装置は、請求項1記載の電流検出装置を次のように具体化したものである。サンプルホールド部は、アナログ−ディジタル変換器(以下「A/D変換器」という。)及びCPUを有する。CPUは、シャント抵抗器の両端の電圧を差動増幅器の二つの入力端子によって入力したときの差動増幅器の出力値をA/D変換器を介して入力し、その直前又は直後にスイッチ部を介して差動増幅器の二つの入力端子を短絡させることにより差動増幅器のオフセット出力値をA/D変換器を介して入力し、前記出力値から前記オフセット出力値を差し引く。
【0014】
請求項7記載の電流検出装置は、請求項2記載の電流検出装置を次のように具体化したものである。差動増幅器は、二つの入力端子、出力端子及びオフセット調整入力端子を有する。サンプルホールド部は、A/D変換器、ディジタル−アナログ変換器(以下「D/A変換器」という。)、及びCPUを有する。差動増幅器は、オフセット調整入力端子がD/A変換器の出力端子に接続され、出力端子がA/D変換器の入力端子に接続される。CPUは、スイッチ部を介して差動増幅器の二つの入力端子を短絡させることにより差動増幅器のオフセット出力値をA/D変換器を介して入力し、オフセット出力値が規定電圧になるようにD/A変換器を介して差動増幅器のバイアスを調整し、その直後にシャント抵抗器の両端の電圧を差動増幅器の二つの入力端子によって入力したときの差動増幅器の出力値をA/D変換器を介して入力する。
【発明の効果】
【0015】
本発明によれば、配線中にシャント抵抗器を繋いで、このシャント抵抗器の両端の電圧差を測定することにより、配線に流れる電流を測定する電流検出装置において、シャント抵抗器の両端の電圧差を入力する直前又は直後に差動増幅器の二つの入力端子を短絡させることにより、常に最新のオフセット出力値を用いて測定値を補正できるので、測定精度を向上できる。また、スイッチ部と差動増幅器との間に分圧器を接続した場合は、短絡された閉回路に分圧器も含められるので、分圧器の特性変動に起因してオフセット電圧が変動しても、その影響を排除できる。
【0016】
換言すると、分圧器の入力間をショートした状態とシャント抵抗器に接続した状態とをスイッチ部によって構成し、それぞれの状態を分圧及び増幅し、分圧器の入力間をショートした状態のときの差動増幅器出力のオフセット電圧を保持し、シャント抵抗器に接続した状態のときの電圧からオフセット保持電圧を減算した電圧を保持し出力電圧とすることによって、分圧器及び差動増幅器の種々の変動要因を相殺し、高電圧が印加されたシャント抵抗器に流れる電流を正確に検出することができる。
【発明を実施するための最良の形態】
【0017】
図1は、本発明に係る電流検出装置の第一実施形態を示すブロック図である。以下、この図面に基づき説明する。
【0018】
本実施形態の電流検出装置は、配線1中にシャント抵抗器2を繋いで、シャント抵抗器1の両端の電圧差を測定することにより、配線1に流れる電流Iを測定するものであり、スイッチ部6、分圧器3、差動増幅器4、サンプルホールド回路7及びクロック発生器8を備えている。サンプルホールド回路7及びクロック発生器8が特許請求の範囲における「サンプルホールド部」に相当する。分圧器3は、スイッチ部6と差動増幅器4の二つの入力端子との間に接続され、シャント抵抗器2の両端の電圧をそれぞれ分圧する。差動増幅器4は、シャント抵抗器2の両端の電圧をそれぞれ分圧器3を介して入力する二つの入力端子を有する。スイッチ部6は、分圧器3の二つの入力端子を一時的に短絡させる。サンプルホールド回路7及びクロック発生器8は、スイッチ部6を介して分圧器3の二つの入力端子を短絡させることにより差動増幅器4のオフセット出力値を一定時間ごとに得て、シャント抵抗器2の両端の電圧を差動増幅器4の二つの入力端子によって入力したときの差動増幅器4の出力値からオフセット出力値を差し引いて、出力端子5から出力する。
【0019】
スイッチ部6は、分圧器3の入力側のライン2aに接続された接点6aと、分圧器3の入力側のライン2bに接続された接点6bと、分圧器3の入力側のライン2b'に接続されクロック発生器8からの制御信号8aによって接点6a,6bのどちらか一方と接する接点6cとを有し、例えばフォトMOSリレー等の半導体スイッチからなる。ライン2bは接点6bからシャント抵抗器2までのラインであり、ライン2b'は接点6cから分圧器3までのラインである。
【0020】
シャント抵抗器2とグランドとの間に印加される電圧が高い場合は、分圧器3が必要になる。このとき、スイッチ部6と差動増幅器4との間に分圧器3が接続されていることにより、短絡された閉回路に分圧器3も含められるので、分圧器3を構成する抵抗器31〜34(図2)の抵抗値の変動に起因してオフセット電圧が変動しても、その影響を排除できる。本実施形態によれば、分圧器3の二つの入力端子を一定時間ごとに短絡させることにより、常に最新のオフセット出力値が得られるので、いかなる時にもオフセット電圧の影響を排除できる。
【0021】
換言すると、本実施形態の電流検出装置は、次のようなものである。分圧器3の入力側の一方のライン2aを、シャント抵抗器2に接続する、分圧器3の入力側の他方のライン2b,2b'間に、スイッチ部6を設ける。スイッチ部6は、第一の接続と第二の接続とを切り替えるものである。第一の接続は、ライン2a,2b'をショートすることにより分圧器3の入力間電圧を0Vにする接続である。第二の接続は、ライン2a,2b'を切り離してライン2b,2b'を接続することにより、分圧器3の入力間にシャント抵抗器2の端子間の電圧差を印加する接続である。そして、分圧器3をシャント抵抗器2に接続したときの差動増幅器4による測定値から、分圧器3の入力間をショートしたときの差動増幅器4による測定値を減算することによって、分圧器3及び差動増幅器4で発生するオフセット電圧の影響を受けることなく、シャント抵抗器2中に流れる電流Iを精度良く検出する。
【0022】
図2は、図1における分圧器及び差動増幅器を示す回路図である。以下、図1及び図2に基づき説明する。
【0023】
分圧器3は抵抗器31〜34からなり、差動増幅器4はオペアンプ45,46及び抵抗器41〜44からなる。配線1に流れる電流Iは、シャント抵抗器2の両端の電圧差を測定することにより間接的に測定することができる。シャント抵抗器2の両端に現れる検出すべき電圧差は通常0.1V程度と小さく、シャント抵抗器2にはグランドに対して例えば100V程度の高電圧が印加されている。このような場合、差動増幅器4の入力電圧が差動増幅器4の電源電圧以内に入るようにするため、分圧器3内の抵抗器31,33と抵抗器32,34とを同じ抵抗値にし、抵抗器31〜34によってライン2a,2bの双方の電圧を1/10程度に分圧する。そして、分圧されたライン3a,3bの信号を差動増幅器4によって必要なレベルまで増幅する。オペアンプ46の反転入力端子に入力される信号のライン2aからライン4aまでのゲインI、及びオペアンプ46の非反転入力端子に入力される信号のライン2b'からライン4aまでのゲインNは、抵抗器31〜34の抵抗値をr31〜r34とし、抵抗器41〜44の抵抗値をr41〜r44とすると、次式で示される。
【0024】
ゲインI=−{r32/(r31+r32)}×{(r41+r42)/r41}×(r44/r43)
ゲインN={r34/(r33+r34)}×{(r43+r44)/r43}
【0025】
ここで、r32/(r31+r32)=r34/(r33+r34)であるとき、ゲインI=ゲインNとなるように抵抗器41,42の値を決定すると、シャント抵抗器2とグランドとの間に印加されている同相電圧は差動増幅器4によりキャンセルされるので、差動増幅器4からはシャント抵抗器2の両端の電圧のみが出力される。
【0026】
しかしながら、実際には、抵抗器31〜34,41〜44の抵抗値の精度、並びにオペアンプ45,46の同相電圧除去比及び電源電圧除去比等の影響を受けることにより、検出精度が悪化する。例えば、抵抗器31〜34のいずれか一つの抵抗値が0.1%ずれた場合、分圧器3の出力間には、測定すべき電圧が10mVであるときに、約9mVのオフセット電圧を生じる。スイッチ部6の無い従来の電流検出装置では、シャント抵抗器2とグランドとの間に高電圧が印加されている場合、種々の要因によってオフセット電圧が増大することにより、精度良く電流Iを検出することができないという問題があった。
【0027】
図3は、図1におけるサンプルホールド回路を示す回路図である。以下、図1乃至図3に基づき説明する。
【0028】
サンプルホールド回路7は、コンデンサ71,75、スイッチ72,74及び電圧ホロワ73,76を有する。コンデンサ71は、一端が差動増幅器4の出力側のライン4aに接続され他端が電圧ホロワ73の入力端子に接続される。スイッチ72は、一端がコンデンサ71の他端と電圧ホロワ73の入力端子との間に接続され、他端がグランドに接続される。スイッチ74は、一端が電圧ホロワ73の出力端子に接続され、他端が電圧ホロワ76の入力端子に接続される。コンデンサ75は、一端がスイッチ74の他端と電圧ホロワ76の入力端子との間に接続され、他端がグランドに接続される。スイッチ72,74は、例えばフォトMOSリレー等の半導体スイッチである。電圧ホロワ73,76は、例えばオペアンプからなる一般的なものであり、コンデンサ72,74に充電された電荷の放電を防止する。
【0029】
図4は、図1の電流検出装置の動作を示すタイミングチャートである。以下、図1乃至図4に基づき、本実施形態の電流検出装置の動作を説明する。
【0030】
クロック発生器8は、例えば発振器、分周器等からなる一般的な構成を有し、次のように動作する。すなわち、クロック発生器8は、制御信号8aをスイッチ部6へ出力し、制御信号8bをスイッチ72へ出力し、制御信号8cをスイッチ74へ出力する。制御信号8aは、分圧器3の二つの入力端子を短絡するLレベルと、分圧器3の二つの入力端子をシャント抵抗器2の両端にそれぞれ接続するHレベルとからなる。制御信号8bは、コンデンサ71の他端をグランドに接続しないLレベルと、コンデンサ71の他端をグランドに接続するHレベルとからなる。制御信号8cは、電圧ホロワ73の出力端子とコンデンサ75の一端とを接続しないLレベルと、電圧ホロワ73の出力端子とコンデンサ75の一端とを接続するHレベルとからなる。また、クロック発生器8は、制御信号8a,8b,8cをLレベルとHレベルとに交互に繰り返し、制御信号8aがLレベルのときに制御信号8bをHレベルにし、制御信号8aがHレベルのときに制御信号8cをHレベルにする。
【0031】
ここで、図4において、差動増幅器4の出力信号を104、電圧ホロワ73の出力信号を105、サンプルホールド回路7の出力信号を106とし、更に詳しく説明する。
【0032】
制御信号8aがLレベルのとき、スイッチ6の接点6a,6c間がショートすることにより、分圧器3の入力間の電圧が0Vの状態となる。一方、制御信号8aがHレベルのとき、接点6b,6c間がショートすることにより、シャント抵抗器2の両端の電圧が分圧器3の入力間に印加される。これらの各状態における電圧が、分圧器3によって分圧され、差動増幅器4によって増幅され、必要な値まで増幅された出力信号104が得られる。
【0033】
クロック発生器8は、制御信号8aに同期して、スイッチ6が応答するまでの時間を待って制御信号8b,8cを出力する。制御信号8bがHレベルのとき、スイッチ72はショートする。まず始めに時間T11のタイミングでスイッチ72がショートすると、差動増幅器4のオフセット出力電圧V1がコンデンサ71に充電される。続いて、制御信号8bのLレベル区間で、コンデンサ71に充電された電荷が保持される。その結果、分圧器3の入力間をショートしたときの出力信号104の電圧V1とコンデンサ71に充電された電圧V1とが相殺されることにより、制御信号8aのLレベル区間において出力信号105が0Vにクランプされる。
【0034】
制御信号8cがHレベルのとき、スイッチ74はショートする。時間T21のタイミングでスイッチ74がショートすることにより、電圧ホロワ73の出力信号105の電圧V2がコンデンサ75に充電される。続いて、制御信号8cのLレベル区間で、コンデンサ75に充電された電荷が保持されることにより、出力信号106を得る。以下、時間T12、時間T22、・・・の順にこの動作を繰り返し、分圧器3の入力間をショートしたときの出力電圧を0Vにクランプし、シャント抵抗器2間の電圧を必要なレベルまで増幅した出力信号106を得る。
【0035】
図5は、本発明に係る電流検出装置の第二実施形態を示すブロック図である。以下、この図面に基づき説明する。ただし、図1乃至図3と同じ部分は同じ符号を付すことにより説明を省略する。
【0036】
本実施形態では、差動増幅器4'及びサンプルホールド回路7'が第一実施形態と異なる。差動増幅器4'は、オフセット出力値を外部から調整可能な機能を有する。サンプルホールド回路7'及びクロック発生器8は、スイッチ部6を介して分圧器3の二つの入力端子を短絡させることにより差動増幅器4'のオフセット出力値を一定時間ごとに得て、オフセット出力値が零になるように差動増幅器4'のバイアスを調整し、シャント抵抗器2の両端の電圧を分圧器3の二つの入力端子によって入力したときの差動増幅器4'の出力値をそのまま出力する。本実施形態によれば、分圧器3の二つの入力端子を一定時間ごとに短絡させることにより、常に最新のオフセット出力値が得られるので、いかなる時にもオフセット電圧の影響を排除できる。
【0037】
更に詳しく説明する。差動増幅器4'は、オペアンプ45,46を有する。サンプルホールド回路7'は、比較器77、コンデンサ71',75、スイッチ72',74、電圧ホロワ73',76を有する。オペアンプ45,46の非反転入力端子はそれぞれ差動増幅器4'の二つの入力端子である。オペアンプ45は、出力端子がオペアンプ46の反転入力端子に接続され、反転入力端子が電圧ホロワ73'の出力端子に接続される。比較器77は、反転入力端子がオペアンプ46の出力端子に接続され、非反転入力端子がグランドに接続される。スイッチ72'は、一端が比較器77の出力端子に接続され、他端が電圧ホロワ73'の入力端子に接続される。コンデンサ71'は、一端がスイッチ72'の他端と電圧ホロワ73'の入力端子との間に接続され、他端がグランドに接続される。スイッチ74は、一端がオペアンプ46の出力端子に接続され、他端が電圧ホロワ76の入力端子に接続される。コンデンサ75は、一端がスイッチ74の他端と電圧ホロワ76の入力端子との間に接続され、他端がグランドに接続される。
【0038】
クロック発生器8は、制御信号8aをスイッチ部6へ出力し、制御信号8bをスイッチ72'へ出力し、制御信号8cをスイッチ74へ出力する。制御信号8aは、分圧器3の二つの入力端子を短絡するLレベルと、分圧器3の二つの入力端子をシャント抵抗器2の両端にそれぞれ接続するHレベルとからなる。制御信号8bは、比較器77の出力端子とコンデンサ71'の一端とを接続しないLレベルと、比較器77の出力端子とコンデンサ71'の一端とを接続するHレベルとからなる。制御信号8cは、オペアンプ46の出力端子とコンデンサ75の一端とを接続しないLレベルと、オペアンプ46の出力端子とコンデンサ75の一端とを接続するHレベルとからなる。また、クロック発生器8は、制御信号8a,8b,8cをLレベルとHレベルとに交互に繰り返し、制御信号8aがLレベルのときに制御信号8bをHレベルにし、制御信号8aがHレベルのときに制御信号8cをHレベルにする。
【0039】
ここで、図4において「電圧ホロワ73の出力信号105」とある部分を「差動増幅器4'の出力信号105」と置き換えて、図4及び図5に基づき更に詳しく説明する。
【0040】
差動増幅器4'は、外部よりバイアス電圧を印加しオフセット電圧を調整できる点で、差動増幅器4(図2)と相違している。サンプルホールド回路7'は、クランプ回路がサンプルホールド回路7(図3)と相違しており、比較器77及び抵抗器78が追加されている。
【0041】
図4における時間T11のタイミングにおいてスイッチ72'がショートすることにより、抵抗器78を通してコンデンサ71'に電荷が充電され、コンパレータ77の反転入力電圧がコンパレータ77の非反転入力電圧(図5では0V)に等しくなるように、電圧ホロワ73'を通して差動増幅器4'のバイアス電圧が調整される。なお、抵抗器78は、コンデンサ71'の充放電の速度を制限することにより、フィードバックループで発振が起こらないようにするためのものである。
【0042】
この結果、分圧器3の入力をショートしたとき、差動増幅器4'の出力側のライン4a'に現れていたオフセット電圧が調整され、制御信号8aのLレベル区間において電圧が0Vに調整された差動増幅器4'の出力信号105を得る。時間T21のタイミングでは、図3の場合と同様、スイッチ74がショートすることにより、差動増幅器4'の出力信号105の電圧V2がコンデンサ75に充電される。そして、制御信号8cのLレベル区間で、コンデンサ75に充電された電荷が保持されることにより、出力信号106が得られる。以下、時間T12、時間T22、・・・の順にこの動作を繰り返す。
【0043】
本実施形態における第一実施形態との機能上の相違点は、分圧器3及び差動増幅器4'の精度を必要としない点である。第一実施形態は、種々の変動要因によりオフセット電圧が増大し差動増幅器4が飽和するような状態での使用には適さない。これに対し、本実施形態では、常に差動増幅器4'の出力のオフセット電圧が0Vになるようにバイアス電圧を調整するため、オフセット電圧の影響を受けないという利点がある。
【0044】
図6は、本発明に係る電流検出装置の第三実施形態を示す回路図である。以下、この図面に基づき説明する。ただし、図1及び図2と同じ部分は同じ符号を付すことにより説明を省略する。
【0045】
本実施形態では、第一実施形態におけるサンプルホールド回路7及びクロック発生器8の代わりに、A/D変換器9及びCPU10を用いている。CPU10は、シャント抵抗器2の両端の電圧を分圧器3によって分圧して差動増幅器4の二つの入力端子によって入力したときの差動増幅器4の出力値をA/D変換器9を介して入力し、その直前又は直後にスイッチ部6を介して分圧器3の二つの入力端子を短絡させることにより差動増幅器4のオフセット出力値をA/D変換器9を介して入力し、前記出力値から前記オフセット出力値を差し引く。
【0046】
スイッチ部6に対する制御信号8a'は、CPU10で作成される。CPU10は、制御信号8a'がLレベル区間のとき、制御信号8dによりA/D変換器9を制御し、差動増幅器4の出力信号をA/D変換し、その結果を読み取る。次いで、CPU10は、制御信号8a'をHレベルにし、制御信号8dによりA/D変換器9を制御し、差動増幅器4の出力信号をA/D変換し、その結果を読み取る。そして、CPU10は、制御信号8a'がHレベルのときに読み込んだ値から、制御信号8a'がLレベルのときに読み込んだ値を減算して電流値を求める。制御信号8a'は,図4における制御信号8aのように繰り返してもよく、また、測定時にLレベルとHレベルとを切り替えてそれぞれの値を読み取ってもよい。このようなCPU10の動作は、プログラムによって実現されている。
【0047】
図7は、本発明に係る電流検出装置の第四実施形態を示す回路図である。以下、この図面に基づき説明する。ただし、図5と同じ部分は同じ符号を付すことにより説明を省略する。
【0048】
本実施形態は、第二実施形態と同様に差動増幅器4'のバイアス電圧を調整するものであり、第二実施形態におけるサンプルホールド7'及びクロック発生器8に代えて、A/D変換器9、CPU10及びD/A変換器11を使用する。
【0049】
オペアンプ45の反転入力端子は、D/A変換器11の出力端子に接続される。オペアンプ46の出力端子は、A/D変換器9の入力端子に接続される。CPU10は、スイッチ部6を介して分圧器3の二つの入力端子を短絡させることにより差動増幅器4'のオフセット出力値をA/D変換器9を介して入力し、オフセット出力値が規定電圧になるようにD/A変換器11を介して差動増幅器4'のバイアスを調整し、その直後にシャント抵抗器2の両端の電圧を分圧器3によって分圧して差動増幅器4'の二つの入力端子によって入力したときの差動増幅器4'の出力値をA/D変換器9を介して入力する。
【0050】
スイッチ部6に対する制御信号8a'は、第三実施形態と同様に、CPU10で作成される。CPU10は、制御信号8a'がLレベル区間のときに、制御信号8d'によりA/D変換器9を制御し、差動増幅器4'の出力信号をA/D変換し、その値を読み取る。次いで、CPU10は、このときに読み取った値に基づき、制御信号8eによりD/A変換器11を制御し、補正すべき値をD/A変換器11にセットして差動増幅器4'のオフセット電圧をキャンセルする。これにより、制御信号8a'がLレベル区間のときに、差動増幅器4'の出力電圧が規定電圧(例えば0V)内に入るように調整する。オフセット電圧を十分にキャンセルできない場合には、これを繰り返して制御信号8a'がLレベル区間のときに差動増幅器4'の出力電圧が規定電圧内に入るように調整してもよい。次いで、CPU10は、制御信号8a'をHレベルにし、制御信号8d'によりA/D変換器9を制御し、差動増幅器4'の出力信号をA/D変換し、その値を読み取って電流値を求める。制御信号8a'は、図4における制御信号8aのようにしてもよく、また、測定時にLレベルとHレベルとを切り替え、それぞれの値を読み取ってもよい。このようなCPU10の動作は、プログラムによって実現されている。
【0051】
なお、本発明は、言うまでも無いことであるが、上記実施形態に限定されることなく、本発明の要旨の範囲内で幾多の変更ができる。例えば、本発明には、分圧器の無いものも含まれる。その場合は、前述の分圧器の二つの入力端子を短絡するという箇所を、差動増幅器の二つの入力端子を短絡すると置き換えるものとする。
【図面の簡単な説明】
【0052】
【図1】本発明に係る電流検出装置の第一実施形態を示すブロック図である。
【図2】図1における分圧器及び差動増幅器を示す回路図である。
【図3】図1におけるサンプルホールド回路を示す回路図である。
【図4】図1の電流検出装置の動作を示すタイミングチャートである。
【図5】本発明に係る電流検出装置の第二実施形態を示す回路図である。
【図6】本発明に係る電流検出装置の第三実施形態を示す回路図である。
【図7】本発明に係る電流検出装置の第四実施形態を示す回路図である。
【図8】従来技術を示す回路図である。
【符号の説明】
【0053】
1 配線
2 シャント抵抗器
2a,2b,2b',3a,3b,4a ライン
3 分圧器
4,4' 差動増幅器
5 出力端子
6 スイッチ部
6a,6b,6c 接点
7,7' サンプルホールド回路(サンプルホールド部)
8 クロック発生器(サンプルホールド部)
8a,8a',8b,8c,8d,8d',8e 制御信号
9 A/D変換器(サンプルホールド部)
10 CPU(サンプルホールド部)
11 D/A変換器(サンプルホールド部)
I 電流

【特許請求の範囲】
【請求項1】
配線中にシャント抵抗器を繋いで、このシャント抵抗器の両端の電圧差を測定することにより、前記配線に流れる電流を測定する電流検出装置において、
前記シャント抵抗器の両端の電圧をそれぞれ入力する二つの入力端子を有する差動増幅器と、
前記二つの入力端子を一時的に短絡させるスイッチ部と、
前記両端の電圧を前記二つの入力端子によって入力したときの前記差動増幅器の出力値を得て、その直前又は直後に前記スイッチ部を介して前記二つの入力端子を短絡させることにより前記差動増幅器のオフセット出力値を得て、前記出力値から前記オフセット出力値を差し引いて出力するサンプルホールド部と、
を備えたことを特徴とする電流検出装置。
【請求項2】
配線中にシャント抵抗器を繋いで、このシャント抵抗器の両端の電圧差を測定することにより、前記配線に流れる電流を測定する電流検出装置において、
前記シャント抵抗器の両端の電圧をそれぞれ入力する二つの入力端子を有するとともにオフセット出力値を外部から調整可能な機能を有する差動増幅器と、
前記二つの入力端子を一時的に短絡させるスイッチ部と、
このスイッチ部を介して前記二つの入力端子を短絡させることにより前記差動増幅器のオフセット出力値を得て、このオフセット出力値が規定電圧になるように前記差動増幅器のバイアスを調整し、その直後に前記両端の電圧を前記二つの入力端子によって入力したときの前記差動増幅器の出力値を出力するサンプルホールド部と、
を備えたことを特徴とする電流検出装置。
【請求項3】
前記スイッチ部と前記差動増幅器の二つの入力端子との間に接続され、前記シャント抵抗器の両端の電圧をそれぞれ二つの入力端子から入力して分圧する分圧器を更に備え、
前記スイッチ部は、前記差動増幅器の二つの入力端子を一時的に短絡することに代えて、前記分圧器の二つの入力端子を一時的に短絡する、
請求項1又は2記載の電流検出装置。
【請求項4】
前記サンプルホールド部は、第一及び第二のコンデンサ、第一及び第二のスイッチ、第一及び第二の電圧ホロワ、並びにクロック発生器を有し、
前記第一のコンデンサは、一端が前記差動増幅器の出力端子に接続され他端が前記第一の電圧ホロワの入力端子に接続され、
前記第一のスイッチは、一端が前記第一のコンデンサの他端と前記第一の電圧ホロワの入力端子との間に接続され、他端が規定電圧に接続され、
前記第二のスイッチは、一端が前記第一の電圧ホロワの出力端子に接続され、他端が前記第二の電圧ホロワの入力端子に接続され、
前記第二のコンデンサは、一端が前記第二のスイッチの他端と前記第二の電圧ホロワの入力端子との間に接続され、他端がグランドに接続され、
前記クロック発生器は、
前記二つの入力端子を短絡する第一のレベルと前記二つの入力端子を前記両端にそれぞれ接続する第二のレベルとからなる第一の制御信号を前記スイッチ部へ出力し、前記第一のコンデンサの他端を規定電圧に接続しない第一のレベルと前記第一のコンデンサの他端を規定電圧に接続する第二のレベルとからなる第二の制御信号を前記第一のスイッチへ出力し、前記第一の電圧ホロワの出力端子と前記第二のコンデンサの一端とを接続しない第一のレベルと前記第一の電圧ホロワの出力端子と前記第二のコンデンサの一端とを接続する第二のレベルとからなる第三の制御信号を前記第二のスイッチへ出力するとともに、
前記第一乃至第三の制御信号を前記第一のレベルと前記第二のレベルとに交互に繰り返し、前記第一の制御信号が前記第一のレベルのときに前記第二の制御信号を前記第二のレベルにし、前記第一の制御信号が前記第二のレベルのときに前記第三の制御信号を前記第二のレベルにする、
請求項1記載の電流検出装置。
【請求項5】
前記差動増幅器は、前記二つの入力端子、一つの出力端子及びオフセット調整入力端子を有し、
前記サンプルホールド部は、比較器、第一及び第二のコンデンサ、第一及び第二のスイッチ、第一及び第二の電圧ホロワ、並びにクロック発生器を有し、
前記差動増幅器は、前記オフセット調整入力端子が前記第一の電圧ホロワの出力端子に接続され、
前記比較器は、反転入力端子が前記差動増幅器の出力端子に接続され、非反転入力端子が規定電圧に接続され、
前記第一のスイッチは、一端が前記比較器の出力端子に接続され、他端が前記第一の電圧ホロワの入力端子に接続され、
前記第一のコンデンサは、一端が前記第一スイッチの他端と前記第一の電圧ホロワの入力端子との間に接続され、他端がグランドに接続され、
前記第二のスイッチは、一端が前記差動増幅器の出力端子に接続され、他端が前記第二の電圧ホロワの入力端子に接続され、
前記第二のコンデンサは、一端が前記第二のスイッチの他端と前記第二の電圧ホロワの入力端子との間に接続され、他端がグランドに接続され、
前記クロック発生器は、
前記二つの入力端子を短絡する第一のレベルと前記二つの入力端子を前記両端にそれぞれ接続する第二のレベルとからなる第一の制御信号を前記スイッチ部へ出力し、前記比較器の出力端子と前記第一のコンデンサの一端とを接続しない第一のレベルと前記比較器の出力端子と前記第一のコンデンサの一端とを接続する第二のレベルとからなる第二の制御信号を前記第一のスイッチへ出力し、前記差動増幅器の出力端子と前記第二のコンデンサの一端とを接続しない第一のレベルと前記差動増幅器の出力端子と前記第二のコンデンサの一端とを接続する第二のレベルとからなる第三の制御信号を前記第二のスイッチへ出力するとともに、
前記第一乃至第三の制御信号を前記第一のレベルと前記第二のレベルとに交互に繰り返し、前記第一の制御信号が前記第一のレベルのときに前記第二の制御信号を前記第二のレベルにし、前記第一の制御信号が前記第二のレベルのときに前記第三の制御信号を前記第二のレベルにする、
請求項2記載の電流検出装置。
【請求項6】
前記サンプルホールド部は、アナログ−ディジタル変換器及びCPUを有し、
このCPUは、前記両端の電圧を前記二つの入力端子によって入力したときの前記差動増幅器の出力値を前記アナログ−ディジタル変換器を介して入力し、その直前又は直後に前記スイッチ部を介して前記二つの入力端子を短絡させることにより前記差動増幅器のオフセット出力値を前記アナログ−ディジタル変換器を介して入力し、前記出力値から前記オフセット出力値を差し引く、
請求項1記載の電流検出装置。
【請求項7】
前記差動増幅器は、前記二つの入力端子、一つの出力端子及びオフセット調整入力端子を有し、
前記サンプルホールド部は、アナログ−ディジタル変換器、ディジタル−アナログ変換器、及びCPUを有し、
前記差動増幅器は、前記オフセット調整入力端子が前記ディジタル−アナログ変換器の出力端子に接続され、前記出力端子が前記アナログ−ディジタル変換器の入力端子に接続され、
前記CPUは、前記スイッチ部を介して前記二つの入力端子を短絡させることにより前記差動増幅器のオフセット出力値を前記アナログ−ディジタル変換器を介して入力し、このオフセット出力値が規定電圧になるように前記ディジタル−アナログ変換器を介して前記差動増幅器のバイアスを調整し、その直後に前記両端の電圧を前記二つの入力端子によって入力したときの前記差動増幅器の出力値を前記アナログ−ディジタル変換器を介して入力する、
請求項2記載の電流検出装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate