電流駆動回路
【課題】チップサイズを小さくするとともに、出力電流の低下を抑制することができる電流駆動回路を提供する。
【解決手段】電流駆動回路１０の出力端子には、抵抗Ｒ３が接続される。この抵抗Ｒ３には、抵抗Ｒ２及びトランジスタＭ６のドレイン端子が接続されている。トランジスタＭ６のゲート端子には、トランジスタＭ２のゲート端子、接地された電流源ＣＳ２、トランジスタＭ４のソース端子が接続される。電源線には、電流源ＣＳ１、トランジスタＭ４が接続される。電流源ＣＳ１は、トランジスタＭ４のゲート端子、トランジスタＭ３のドレイン端子、トランジスタＭ１のドレイン端子、抵抗Ｒ１に接続される。電圧Ｖｄが下がってきた場合には、トランジスタＭ３のオン抵抗が上昇し、トランジスタＭ１がトランジスタＭ２に直列となり、トランジスタＭ６のゲート電圧を引き上げる。
【解決手段】電流駆動回路１０の出力端子には、抵抗Ｒ３が接続される。この抵抗Ｒ３には、抵抗Ｒ２及びトランジスタＭ６のドレイン端子が接続されている。トランジスタＭ６のゲート端子には、トランジスタＭ２のゲート端子、接地された電流源ＣＳ２、トランジスタＭ４のソース端子が接続される。電源線には、電流源ＣＳ１、トランジスタＭ４が接続される。電流源ＣＳ１は、トランジスタＭ４のゲート端子、トランジスタＭ３のドレイン端子、トランジスタＭ１のドレイン端子、抵抗Ｒ１に接続される。電圧Ｖｄが下がってきた場合には、トランジスタＭ３のオン抵抗が上昇し、トランジスタＭ１がトランジスタＭ２に直列となり、トランジスタＭ６のゲート電圧を引き上げる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路で使用する電流源回路に関するものである。
【背景技術】
【０００２】
ＬＥＤ等には、オープンドレインタイプの電流駆動回路が用いられている。このような電流駆動回路において、飽和領域を拡大することによって出力電圧を拡大するための検討が行なわれている（例えば特許文献１を参照。）。この文献に記載された技術では、極性が同じ第１の電界効果トランジスタと第２の電界効果トランジスタを直列接続し、二つの電界効果トランジスタのゲートを共通に接続する。そして、第２の電界効果トランジスタのソースは電源に接続され、第１の電界効果トランジスタのソースと第２の電界効果トランジスタのドレインが接続され、この第１の電界効果トランジスタのドレインを出力とする。この場合、第１の電界効果トランジスタが飽和領域で動作し、第２の電界効果トランジスタが線形領域の飽和領域に近い動作点で動作するように各電界トランジスタの特性を定める。そして、共通に接続された二つの電界効果トランジスタのゲートに電流制御信号を印加する。
【０００３】
また、オペアンプを用いることにより、広い出力電圧範囲において安定した電流を供給するための技術も検討されている（例えば特許文献２を参照。）。この文献に記載された技術では、第１の電圧源と第２の電圧源との間に直列に接続されている定電流源と第１のトランジスタを設ける。そして、電流出力端子と第２の電圧源との間に直列に接続されている第２、第３のトランジスタを設ける。入力端子が定電流源と第１のトランジスタとの接続点に接続される。そして、非反転入力端子は電流源に接続されるとともに、反転入力端子が第２と第３のトランジスタとの接続点に接続され、出力端子が第３のトランジスタの制御端子に接続されている差動増幅回路を設ける。第１と第２のトランジスタの制御端子が接続され、制御端子同士の接続点が定電流源と第１のトランジスタとの接続点に接続される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０８−１１５１３６号公報（第１頁、図１）
【特許文献２】特開２０００−１１４８９１号公報（第１頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このようなオープンドレインタイプ回路には共通の課題がある。具体的には、駆動回路が非飽和領域に落ち込んだ場合、出力される電圧範囲が狭くなることである。しかし、チップサイズをできるだけ小さくする必要がある場合、静電気放電（ＥＳＤ：Electro Static Discharge）から保護するための抵抗を用いる。この場合には、このＥＳＤ抵抗による電圧降下により、非飽和領域に簡単に入ってしまうことがある。
【０００６】
また、出力電圧は、飽和ドレイン電圧まで拡大することができるが、チップサイズの制限によりドライバサイズが小さい場合、大電流の出力のためにはゲート電圧として高い電圧が必要になる。
【０００７】
一方、特許文献１のようにトランジスタを直列に接続した場合、ドレイン端子電圧を低くすることができない。特に、閾値電圧により電圧余裕が奪われてしまう。
また、特許文献２に記載された技術では、オペアンプを使用しているため、消費電力が
大きくなってしまうという問題がある。更に、この文献に記載された回路においても、トランジスタが２段に直列接続されているため、ドレイン端子電圧を低くすることができない。
【０００８】
上述の文献においては、ＥＳＤ抵抗を想定されておらず、出力トランジスタにはサイズに大きなものを想定しており、ゲート電圧もかなり小さいと考えられる。
本発明は、上記の問題点を解決するためになされたものであり、ＥＳＤ抵抗のように、大きな抵抗を用いる場合にも低い出力電圧において電流を確保することができる電流駆動回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記問題点を解決するために、本発明は、電源電圧に接続された負荷を接続する出力端子と、前記出力端子にドレイン端子が接続され、ソース端子は共通電位ラインに接続された出力トランジスタと、前記出力トランジスタのゲート端子にゲート端子が接続され、ドレイン端子に参照電流を供給する第１電流源が接続された第１トランジスタと、前記出力トランジスタのゲート端子にゲート端子が接続され、ドレイン端子に前記第１トランジスタのソース端子が接続され、ソース端子は共通電位ラインに接続された第２トランジスタと、前記第１トランジスタのソース端子及びドレイン端子に並列に接続された第３トランジスタと、前記第１電流源にゲート端子が接続され、ソース端子が前記出力トランジスタのゲート端子に接続された第４トランジスタと、前記出力トランジスタのゲート端子と前記共通電位ラインとの間に設けられた第２電流源とを備え、前記第３トランジスタのゲート端子に前記出力端子の電圧を供給するように接続したことを要旨とする。これにより、出力電圧が下がってきた場合、非飽和領域に入るが、出力電圧により第３トランジスタのオン抵抗を上昇させ、第１トランジスタ及び第２トランジスタの直列接続により、出力トランジスタのゲート電圧を上げることができる。これにより、出力トランジスタのオン抵抗を下げて、より多くの電流を供給することができる。
【００１０】
また、本発明は、前記出力端子と前記出力トランジスタとの間に抵抗を更に設けたことを要旨とする。これにより、静電気放電から出力トランジスタを保護することができる。
また、本発明は、前記第１トランジスタのソース端子及びドレイン端子に並列に接続された抵抗を更に設けたことを要旨とする。これにより、第１トランジスタの動作による電流値の変化を調整することができる。
【００１１】
また、本発明は、前記第３トランジスタと前記出力端子の間に整流素子を設け、前記整流素子に、前記電源電圧が異常値になった場合にオンして接地されるトランジスタを更に設けたことを要旨とする。これにより、電源電圧が異常値になった場合においても、第３トランジスタのゲート破壊を防止することができる。
【００１２】
また、本発明は、前記整流素子に、前記電源電圧が停止状態でオンして接地されるトランジスタを更に設けたことを要旨とする。これにより、電源電圧が停止中の異常においても、第３トランジスタのゲート破壊を防止することができる。
【発明の効果】
【００１３】
本発明によれば、チップサイズを小さくするとともに、出力電流の低下を抑制することができる電流駆動回路を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本実施形態の電流駆動回路の構成の説明図。
【図２】本実施形態の電流駆動回路の等価回路であって、（ａ）はドレイン電圧が高い場合の等価回路、（ｂ）はドレイン電圧が低い場合の等価回路の説明図。
【図３】ドレイン電圧とドレイン電流の関係についての説明図。
【発明を実施するための形態】
【００１５】
以下、本発明を具体化した電流駆動回路の実施形態を図１〜図３に従って説明する。本願発明では、電圧Ｖ０の電力線に接続された素子Ｌ０（ここでは、ＬＥＤ）に電流を供給する電流駆動回路１０を用いて説明する。この電流駆動回路１０は、オープンドレイン型の電流源であり、電流駆動回路１０の出力端子に素子Ｌ０が接続される。この出力端子には、電圧Ｖｄが印加され、電流Ｉ０が供給される。
【００１６】
（回路構成）
まず、電流駆動回路１０の回路構成を説明する。
電流駆動回路１０の出力端子には、抵抗Ｒ３が接続されている。この抵抗Ｒ３はＥＳＤ抵抗として機能する。
【００１７】
この抵抗Ｒ３には、抵抗Ｒ２及びトランジスタＭ６のドレイン端子が接続されている。本実施形態では、このトランジスタＭ６は出力トランジスタとして機能し、Ｎ型ＭＯＳトランジスタを用いて構成する。このトランジスタＭ６のソース端子は接地される。本実施形態では、この接地線が共通電位ラインとして機能する。
【００１８】
更に、トランジスタＭ６のゲート端子には、トランジスタＭ２のゲート端子、接地された電流源ＣＳ２（第２電流源）、トランジスタＭ４のソース端子が接続される。本実施形態では、このトランジスタＭ２は第２トランジスタとして機能し、トランジスタＭ４は第４トランジスタとして機能し、それぞれＮ型ＭＯＳトランジスタを用いて構成する。
【００１９】
このトランジスタＭ４のドレイン端子は電源線に接続され、電圧Ｖｄｄが供給される。
電源線には、参照電流としての電流Ｉ１を供給する電流源ＣＳ１（第１電流源）が接続されている。この電流源ＣＳ１は、トランジスタＭ４のゲート端子、トランジスタＭ３のドレイン端子、トランジスタＭ１のドレイン端子、抵抗Ｒ１に接続される。本実施形態では、このトランジスタＭ１は第１トランジスタとして機能し、トランジスタＭ３は第３トランジスタとして機能し、それぞれＮ型ＭＯＳトランジスタを用いて構成する。
【００２０】
トランジスタＭ１のゲート端子は、トランジスタＭ２のゲート端子に接続される。トランジスタＭ１のソース端子及びトランジスタＭ３のソース端子は、トランジスタＭ２のドレイン端子に接続される。このトランジスタＭ２のソース端子は接地ラインに接続される。
【００２１】
抵抗Ｒ１は、トランジスタＭ１のドレイン・ソース間に並列に接続される。
抵抗Ｒ３とトランジスタＭ６のドレイン端子の接続ノードには、抵抗Ｒ２を介してトランジスタＭ３のゲート端子に接続される。
【００２２】
抵抗Ｒ２とトランジスタＭ３のゲート端子との接続ノードには、ツェナー型のダイオードＤ１（整流素子）のカソード端子が接続される。このダイオードＤ１のアノード端子には、トランジスタＭ５のドレイン端子及びトランジスタＭ７のソース端子に接続される。本実施形態では、トランジスタＭ５はＮ型ＭＯＳトランジスタを用いて構成し、トランジスタＭ７はＰ型ＭＯＳトランジスタを用いて構成する。トランジスタＭ５のソース端子及びトランジスタＭ７のドレイン端子は接地される。
【００２３】
そして、トランジスタＭ５のゲート端子には外部から電圧Ｖ５が供給され、トランジスタＭ７のゲート端子には電圧Ｖ７が供給される。
この電圧Ｖ５は、素子Ｌ０を駆動する電圧Ｖ０を監視するシステム（図示せず）から供
給される。そして、電圧Ｖ０が徐々に上昇した場合には、トランジスタＭ５をオンさせる電圧Ｖ５を供給する。
一方、電圧Ｖ７はＩＣの内部レギュレータ出力電圧で、チップが動作していないときには０Ｖとなる。
【００２４】
（動作）
次に、電流駆動回路１０の動作を説明する。
【００２５】
通常動作において電圧Ｖｄが高い場合には、抵抗Ｒ３、Ｒ２を介して供給される電圧が高いため、トランジスタＭ３がオンする。この場合、トランジスタＭ１、抵抗Ｒ１はバイパスされるため、回路構成から見えなくなる。このため、電流駆動回路１０は、図２（ａ）に示す回路と等価となる。この場合、電流Ｉ１は、トランジスタＭ２を流れる。この電流を流すために、トランジスタＭ４のゲート電圧が引き上げられ、電流源ＣＳ２の電流がトランジスタＭ４を介して供給される。そして、このトランジスタＭ４のソース端子に接続されたトランジスタＭ６のゲート電圧が引き上げる。
【００２６】
一方、電圧Ｖｄが下がってきた場合には、トランジスタＭ３のオン抵抗が上昇するため、トランジスタＭ１、抵抗Ｒ１が見えてくる。そして、トランジスタＭ３がオフした場合、電流駆動回路１０は、図２（ｂ）に示す回路と等価となる。
【００２７】
この場合、電流源ＣＳ１は、電流Ｉ１をトランジスタＭ１、Ｍ２に供給するため、電流源ＣＳ１とトランジスタＭ１のドレイン端子との接続ノードの電圧を引き上げる。これに応じて、トランジスタＭ４のゲート電圧もより高くなる。この結果、このトランジスタＭ４のソース端子に接続されたトランジスタＭ６のゲート電圧を引き上げることになる。
これにより、トランジスタＭ６は、よりオン抵抗が下がり、素子Ｌ０に多くの電流Ｉ０を供給することができる。
【００２８】
次に、抵抗Ｒ１の役割について説明する。抵抗Ｒ１は、トランジスタＭ１が急激にオンすることを抑制する。ここで、トランジスタＭ１の閾値にバラツキがある場合、トランジスタＭ１の閾値電圧によって、図３に示すように、出力電圧がＶｄ１から電圧Ｖｄ２に変化したときに状態（α）から状態（γ）へ遷移することがある。この場合、返ってドレイン電流が上昇してしまう。特に、環境温度によって閾値電圧が変化し、状態（γ）に遷移する場合がある。そこで、トランジスタＭ３の閾値電圧に応じて、出力電流値が一定になるように抵抗Ｒ１の抵抗値を設定することにより、図３に示す状態（α）から状態（β）への遷移を確保する。
【００２９】
次に、ドレイン電圧が高くなった場合、保護回路について説明する。ここでは、電圧Ｖｄが高くなる２つのケースを想定する。具体的には、通常動作時にゆっくり高くなる場合であり、この場合にはトランジスタＭ５を動作させる。一方、サージ電圧のように急激な変化の場合には、トランジスタＭ７を動作させる。
【００３０】
本願発明の電流駆動回路１０では、出力端子における電圧Ｖｄが、抵抗を介してトランジスタＭ３のゲート端子に供給される。このため、このトランジスタＭ３のゲート破壊を防止するための保護回路が設けられている。この保護回路は、抵抗Ｒ２、ダイオードＤ１、トランジスタＭ５、Ｍ７によって構成される。
【００３１】
抵抗Ｒ２により、ダイオードＤ１に流れる電流を制限することができる。また、この抵抗Ｒ２は、トランジスタＭ３のゲート容量との間でＣＲ時定数を形成し、急激な電圧上昇を抑制することができる。
【００３２】
電源電圧監視システムがＶ０の異常な上昇を検知した場合、電圧Ｖ５を供給し、トランジスタＭ５をオンする。ここで、高電圧によりダイオードＤ１がオンした場合、トランジスタＭ５を介して接地される。
【００３３】
一方、電圧Ｖ０が維持されている場合には、電圧Ｖ７も高く維持する。このような電圧Ｖ７は、電圧Ｖ０により動作するシリーズレギュレータ等の出力電圧を利用することができる。シリーズレギュレータが動作していない場合には、電圧Ｖ７は０Ｖとなり、トランジスタＭ７は導通状態となる。ここで、サージ電圧等によりダイオードＤ１がオンした場合、トランジスタＭ７を介して接地される。
【００３４】
上記実施形態の電流駆動回路によれば、以下のような効果を得ることができる。
・ 上記実施形態では、通常動作において電圧Ｖｄが高い場合には、抵抗Ｒ３、Ｒ２を介して供給される電圧が高いため、トランジスタＭ３がオンする。電圧Ｖｄが下がってきた場合には、トランジスタＭ３のオン抵抗が上昇し、トランジスタＭ１とトランジスタＭ２とが直列に接続される形態に遷移する。これにより、トランジスタＭ６のゲート電圧が高くなり、出力電流を維持することができる。
【００３５】
・ 上記実施形態では、抵抗Ｒ１が、トランジスタＭ１のドレイン・ソース間に並列に接続される。トランジスタＭ３の閾値電圧によって抵抗Ｒ１の抵抗値を設定することにより、ドレイン電流の上昇を抑制し、円滑な遷移を実現することができる。
【００３６】
・ 上記実施形態では、トランジスタＭ３のゲート破壊を防止するための保護回路が設けられている。電圧Ｖ５が供給されて、ダイオードＤ１がオンした場合、トランジスタＭ５を介して接地される。また、電圧Ｖ７は０Ｖの場合、サージ電圧等によりダイオードＤ１がオンした場合、トランジスタＭ７を介して接地される。これにより、トランジスタＭ３のゲート破壊を防止することができる。
【００３７】
なお、上記実施形態は以下のように変更してもよい。
○ 上記実施形態では、素子Ｌ０としてＬＥＤに電流を供給する電流駆動回路１０として説明したが、適用対象はこれに限定されるものではない。
【００３８】
○ 上記実施形態では、抵抗Ｒ１が、トランジスタＭ１のドレイン・ソース間に並列に接続される。トランジスタＭ３の閾値電圧が制御され、状態（α）から状態（β）に遷移する場合には、抵抗Ｒ１を省略することができる。
【００３９】
○ 上記実施形態では、トランジスタＭ１，Ｍ３，Ｍ４，Ｍ６をＮ型ＭＯＳトランジスタにより実現した。オープンドレインタイプの電流駆動回路において、トランジスタＭ６のゲート電圧を変更するために、出力端子電圧がゲート端子に供給されるトランジスタＭ３を用いた回路であれば、他の種類のトランジスタを用いることも可能である。
【符号の説明】
【００４０】
１０…電流駆動回路、Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ７…トランジスタ、Ｒ１，Ｒ２，Ｒ３…抵抗、ＣＳ１，ＣＳ２…電流源、Ｄ１…ダイオード。
【技術分野】
【０００１】
本発明は、半導体集積回路で使用する電流源回路に関するものである。
【背景技術】
【０００２】
ＬＥＤ等には、オープンドレインタイプの電流駆動回路が用いられている。このような電流駆動回路において、飽和領域を拡大することによって出力電圧を拡大するための検討が行なわれている（例えば特許文献１を参照。）。この文献に記載された技術では、極性が同じ第１の電界効果トランジスタと第２の電界効果トランジスタを直列接続し、二つの電界効果トランジスタのゲートを共通に接続する。そして、第２の電界効果トランジスタのソースは電源に接続され、第１の電界効果トランジスタのソースと第２の電界効果トランジスタのドレインが接続され、この第１の電界効果トランジスタのドレインを出力とする。この場合、第１の電界効果トランジスタが飽和領域で動作し、第２の電界効果トランジスタが線形領域の飽和領域に近い動作点で動作するように各電界トランジスタの特性を定める。そして、共通に接続された二つの電界効果トランジスタのゲートに電流制御信号を印加する。
【０００３】
また、オペアンプを用いることにより、広い出力電圧範囲において安定した電流を供給するための技術も検討されている（例えば特許文献２を参照。）。この文献に記載された技術では、第１の電圧源と第２の電圧源との間に直列に接続されている定電流源と第１のトランジスタを設ける。そして、電流出力端子と第２の電圧源との間に直列に接続されている第２、第３のトランジスタを設ける。入力端子が定電流源と第１のトランジスタとの接続点に接続される。そして、非反転入力端子は電流源に接続されるとともに、反転入力端子が第２と第３のトランジスタとの接続点に接続され、出力端子が第３のトランジスタの制御端子に接続されている差動増幅回路を設ける。第１と第２のトランジスタの制御端子が接続され、制御端子同士の接続点が定電流源と第１のトランジスタとの接続点に接続される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０８−１１５１３６号公報（第１頁、図１）
【特許文献２】特開２０００−１１４８９１号公報（第１頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このようなオープンドレインタイプ回路には共通の課題がある。具体的には、駆動回路が非飽和領域に落ち込んだ場合、出力される電圧範囲が狭くなることである。しかし、チップサイズをできるだけ小さくする必要がある場合、静電気放電（ＥＳＤ：Electro Static Discharge）から保護するための抵抗を用いる。この場合には、このＥＳＤ抵抗による電圧降下により、非飽和領域に簡単に入ってしまうことがある。
【０００６】
また、出力電圧は、飽和ドレイン電圧まで拡大することができるが、チップサイズの制限によりドライバサイズが小さい場合、大電流の出力のためにはゲート電圧として高い電圧が必要になる。
【０００７】
一方、特許文献１のようにトランジスタを直列に接続した場合、ドレイン端子電圧を低くすることができない。特に、閾値電圧により電圧余裕が奪われてしまう。
また、特許文献２に記載された技術では、オペアンプを使用しているため、消費電力が
大きくなってしまうという問題がある。更に、この文献に記載された回路においても、トランジスタが２段に直列接続されているため、ドレイン端子電圧を低くすることができない。
【０００８】
上述の文献においては、ＥＳＤ抵抗を想定されておらず、出力トランジスタにはサイズに大きなものを想定しており、ゲート電圧もかなり小さいと考えられる。
本発明は、上記の問題点を解決するためになされたものであり、ＥＳＤ抵抗のように、大きな抵抗を用いる場合にも低い出力電圧において電流を確保することができる電流駆動回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記問題点を解決するために、本発明は、電源電圧に接続された負荷を接続する出力端子と、前記出力端子にドレイン端子が接続され、ソース端子は共通電位ラインに接続された出力トランジスタと、前記出力トランジスタのゲート端子にゲート端子が接続され、ドレイン端子に参照電流を供給する第１電流源が接続された第１トランジスタと、前記出力トランジスタのゲート端子にゲート端子が接続され、ドレイン端子に前記第１トランジスタのソース端子が接続され、ソース端子は共通電位ラインに接続された第２トランジスタと、前記第１トランジスタのソース端子及びドレイン端子に並列に接続された第３トランジスタと、前記第１電流源にゲート端子が接続され、ソース端子が前記出力トランジスタのゲート端子に接続された第４トランジスタと、前記出力トランジスタのゲート端子と前記共通電位ラインとの間に設けられた第２電流源とを備え、前記第３トランジスタのゲート端子に前記出力端子の電圧を供給するように接続したことを要旨とする。これにより、出力電圧が下がってきた場合、非飽和領域に入るが、出力電圧により第３トランジスタのオン抵抗を上昇させ、第１トランジスタ及び第２トランジスタの直列接続により、出力トランジスタのゲート電圧を上げることができる。これにより、出力トランジスタのオン抵抗を下げて、より多くの電流を供給することができる。
【００１０】
また、本発明は、前記出力端子と前記出力トランジスタとの間に抵抗を更に設けたことを要旨とする。これにより、静電気放電から出力トランジスタを保護することができる。
また、本発明は、前記第１トランジスタのソース端子及びドレイン端子に並列に接続された抵抗を更に設けたことを要旨とする。これにより、第１トランジスタの動作による電流値の変化を調整することができる。
【００１１】
また、本発明は、前記第３トランジスタと前記出力端子の間に整流素子を設け、前記整流素子に、前記電源電圧が異常値になった場合にオンして接地されるトランジスタを更に設けたことを要旨とする。これにより、電源電圧が異常値になった場合においても、第３トランジスタのゲート破壊を防止することができる。
【００１２】
また、本発明は、前記整流素子に、前記電源電圧が停止状態でオンして接地されるトランジスタを更に設けたことを要旨とする。これにより、電源電圧が停止中の異常においても、第３トランジスタのゲート破壊を防止することができる。
【発明の効果】
【００１３】
本発明によれば、チップサイズを小さくするとともに、出力電流の低下を抑制することができる電流駆動回路を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本実施形態の電流駆動回路の構成の説明図。
【図２】本実施形態の電流駆動回路の等価回路であって、（ａ）はドレイン電圧が高い場合の等価回路、（ｂ）はドレイン電圧が低い場合の等価回路の説明図。
【図３】ドレイン電圧とドレイン電流の関係についての説明図。
【発明を実施するための形態】
【００１５】
以下、本発明を具体化した電流駆動回路の実施形態を図１〜図３に従って説明する。本願発明では、電圧Ｖ０の電力線に接続された素子Ｌ０（ここでは、ＬＥＤ）に電流を供給する電流駆動回路１０を用いて説明する。この電流駆動回路１０は、オープンドレイン型の電流源であり、電流駆動回路１０の出力端子に素子Ｌ０が接続される。この出力端子には、電圧Ｖｄが印加され、電流Ｉ０が供給される。
【００１６】
（回路構成）
まず、電流駆動回路１０の回路構成を説明する。
電流駆動回路１０の出力端子には、抵抗Ｒ３が接続されている。この抵抗Ｒ３はＥＳＤ抵抗として機能する。
【００１７】
この抵抗Ｒ３には、抵抗Ｒ２及びトランジスタＭ６のドレイン端子が接続されている。本実施形態では、このトランジスタＭ６は出力トランジスタとして機能し、Ｎ型ＭＯＳトランジスタを用いて構成する。このトランジスタＭ６のソース端子は接地される。本実施形態では、この接地線が共通電位ラインとして機能する。
【００１８】
更に、トランジスタＭ６のゲート端子には、トランジスタＭ２のゲート端子、接地された電流源ＣＳ２（第２電流源）、トランジスタＭ４のソース端子が接続される。本実施形態では、このトランジスタＭ２は第２トランジスタとして機能し、トランジスタＭ４は第４トランジスタとして機能し、それぞれＮ型ＭＯＳトランジスタを用いて構成する。
【００１９】
このトランジスタＭ４のドレイン端子は電源線に接続され、電圧Ｖｄｄが供給される。
電源線には、参照電流としての電流Ｉ１を供給する電流源ＣＳ１（第１電流源）が接続されている。この電流源ＣＳ１は、トランジスタＭ４のゲート端子、トランジスタＭ３のドレイン端子、トランジスタＭ１のドレイン端子、抵抗Ｒ１に接続される。本実施形態では、このトランジスタＭ１は第１トランジスタとして機能し、トランジスタＭ３は第３トランジスタとして機能し、それぞれＮ型ＭＯＳトランジスタを用いて構成する。
【００２０】
トランジスタＭ１のゲート端子は、トランジスタＭ２のゲート端子に接続される。トランジスタＭ１のソース端子及びトランジスタＭ３のソース端子は、トランジスタＭ２のドレイン端子に接続される。このトランジスタＭ２のソース端子は接地ラインに接続される。
【００２１】
抵抗Ｒ１は、トランジスタＭ１のドレイン・ソース間に並列に接続される。
抵抗Ｒ３とトランジスタＭ６のドレイン端子の接続ノードには、抵抗Ｒ２を介してトランジスタＭ３のゲート端子に接続される。
【００２２】
抵抗Ｒ２とトランジスタＭ３のゲート端子との接続ノードには、ツェナー型のダイオードＤ１（整流素子）のカソード端子が接続される。このダイオードＤ１のアノード端子には、トランジスタＭ５のドレイン端子及びトランジスタＭ７のソース端子に接続される。本実施形態では、トランジスタＭ５はＮ型ＭＯＳトランジスタを用いて構成し、トランジスタＭ７はＰ型ＭＯＳトランジスタを用いて構成する。トランジスタＭ５のソース端子及びトランジスタＭ７のドレイン端子は接地される。
【００２３】
そして、トランジスタＭ５のゲート端子には外部から電圧Ｖ５が供給され、トランジスタＭ７のゲート端子には電圧Ｖ７が供給される。
この電圧Ｖ５は、素子Ｌ０を駆動する電圧Ｖ０を監視するシステム（図示せず）から供
給される。そして、電圧Ｖ０が徐々に上昇した場合には、トランジスタＭ５をオンさせる電圧Ｖ５を供給する。
一方、電圧Ｖ７はＩＣの内部レギュレータ出力電圧で、チップが動作していないときには０Ｖとなる。
【００２４】
（動作）
次に、電流駆動回路１０の動作を説明する。
【００２５】
通常動作において電圧Ｖｄが高い場合には、抵抗Ｒ３、Ｒ２を介して供給される電圧が高いため、トランジスタＭ３がオンする。この場合、トランジスタＭ１、抵抗Ｒ１はバイパスされるため、回路構成から見えなくなる。このため、電流駆動回路１０は、図２（ａ）に示す回路と等価となる。この場合、電流Ｉ１は、トランジスタＭ２を流れる。この電流を流すために、トランジスタＭ４のゲート電圧が引き上げられ、電流源ＣＳ２の電流がトランジスタＭ４を介して供給される。そして、このトランジスタＭ４のソース端子に接続されたトランジスタＭ６のゲート電圧が引き上げる。
【００２６】
一方、電圧Ｖｄが下がってきた場合には、トランジスタＭ３のオン抵抗が上昇するため、トランジスタＭ１、抵抗Ｒ１が見えてくる。そして、トランジスタＭ３がオフした場合、電流駆動回路１０は、図２（ｂ）に示す回路と等価となる。
【００２７】
この場合、電流源ＣＳ１は、電流Ｉ１をトランジスタＭ１、Ｍ２に供給するため、電流源ＣＳ１とトランジスタＭ１のドレイン端子との接続ノードの電圧を引き上げる。これに応じて、トランジスタＭ４のゲート電圧もより高くなる。この結果、このトランジスタＭ４のソース端子に接続されたトランジスタＭ６のゲート電圧を引き上げることになる。
これにより、トランジスタＭ６は、よりオン抵抗が下がり、素子Ｌ０に多くの電流Ｉ０を供給することができる。
【００２８】
次に、抵抗Ｒ１の役割について説明する。抵抗Ｒ１は、トランジスタＭ１が急激にオンすることを抑制する。ここで、トランジスタＭ１の閾値にバラツキがある場合、トランジスタＭ１の閾値電圧によって、図３に示すように、出力電圧がＶｄ１から電圧Ｖｄ２に変化したときに状態（α）から状態（γ）へ遷移することがある。この場合、返ってドレイン電流が上昇してしまう。特に、環境温度によって閾値電圧が変化し、状態（γ）に遷移する場合がある。そこで、トランジスタＭ３の閾値電圧に応じて、出力電流値が一定になるように抵抗Ｒ１の抵抗値を設定することにより、図３に示す状態（α）から状態（β）への遷移を確保する。
【００２９】
次に、ドレイン電圧が高くなった場合、保護回路について説明する。ここでは、電圧Ｖｄが高くなる２つのケースを想定する。具体的には、通常動作時にゆっくり高くなる場合であり、この場合にはトランジスタＭ５を動作させる。一方、サージ電圧のように急激な変化の場合には、トランジスタＭ７を動作させる。
【００３０】
本願発明の電流駆動回路１０では、出力端子における電圧Ｖｄが、抵抗を介してトランジスタＭ３のゲート端子に供給される。このため、このトランジスタＭ３のゲート破壊を防止するための保護回路が設けられている。この保護回路は、抵抗Ｒ２、ダイオードＤ１、トランジスタＭ５、Ｍ７によって構成される。
【００３１】
抵抗Ｒ２により、ダイオードＤ１に流れる電流を制限することができる。また、この抵抗Ｒ２は、トランジスタＭ３のゲート容量との間でＣＲ時定数を形成し、急激な電圧上昇を抑制することができる。
【００３２】
電源電圧監視システムがＶ０の異常な上昇を検知した場合、電圧Ｖ５を供給し、トランジスタＭ５をオンする。ここで、高電圧によりダイオードＤ１がオンした場合、トランジスタＭ５を介して接地される。
【００３３】
一方、電圧Ｖ０が維持されている場合には、電圧Ｖ７も高く維持する。このような電圧Ｖ７は、電圧Ｖ０により動作するシリーズレギュレータ等の出力電圧を利用することができる。シリーズレギュレータが動作していない場合には、電圧Ｖ７は０Ｖとなり、トランジスタＭ７は導通状態となる。ここで、サージ電圧等によりダイオードＤ１がオンした場合、トランジスタＭ７を介して接地される。
【００３４】
上記実施形態の電流駆動回路によれば、以下のような効果を得ることができる。
・ 上記実施形態では、通常動作において電圧Ｖｄが高い場合には、抵抗Ｒ３、Ｒ２を介して供給される電圧が高いため、トランジスタＭ３がオンする。電圧Ｖｄが下がってきた場合には、トランジスタＭ３のオン抵抗が上昇し、トランジスタＭ１とトランジスタＭ２とが直列に接続される形態に遷移する。これにより、トランジスタＭ６のゲート電圧が高くなり、出力電流を維持することができる。
【００３５】
・ 上記実施形態では、抵抗Ｒ１が、トランジスタＭ１のドレイン・ソース間に並列に接続される。トランジスタＭ３の閾値電圧によって抵抗Ｒ１の抵抗値を設定することにより、ドレイン電流の上昇を抑制し、円滑な遷移を実現することができる。
【００３６】
・ 上記実施形態では、トランジスタＭ３のゲート破壊を防止するための保護回路が設けられている。電圧Ｖ５が供給されて、ダイオードＤ１がオンした場合、トランジスタＭ５を介して接地される。また、電圧Ｖ７は０Ｖの場合、サージ電圧等によりダイオードＤ１がオンした場合、トランジスタＭ７を介して接地される。これにより、トランジスタＭ３のゲート破壊を防止することができる。
【００３７】
なお、上記実施形態は以下のように変更してもよい。
○ 上記実施形態では、素子Ｌ０としてＬＥＤに電流を供給する電流駆動回路１０として説明したが、適用対象はこれに限定されるものではない。
【００３８】
○ 上記実施形態では、抵抗Ｒ１が、トランジスタＭ１のドレイン・ソース間に並列に接続される。トランジスタＭ３の閾値電圧が制御され、状態（α）から状態（β）に遷移する場合には、抵抗Ｒ１を省略することができる。
【００３９】
○ 上記実施形態では、トランジスタＭ１，Ｍ３，Ｍ４，Ｍ６をＮ型ＭＯＳトランジスタにより実現した。オープンドレインタイプの電流駆動回路において、トランジスタＭ６のゲート電圧を変更するために、出力端子電圧がゲート端子に供給されるトランジスタＭ３を用いた回路であれば、他の種類のトランジスタを用いることも可能である。
【符号の説明】
【００４０】
１０…電流駆動回路、Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ７…トランジスタ、Ｒ１，Ｒ２，Ｒ３…抵抗、ＣＳ１，ＣＳ２…電流源、Ｄ１…ダイオード。
【特許請求の範囲】
【請求項１】
電源電圧に接続された負荷を接続する出力端子と、
前記出力端子にドレイン端子が接続され、ソース端子は共通電位ラインに接続された出力トランジスタと、
前記出力トランジスタのゲート端子にゲート端子が接続され、ドレイン端子に参照電流を供給する第１電流源が接続された第１トランジスタと、
前記出力トランジスタのゲート端子にゲート端子が接続され、ドレイン端子に前記第１トランジスタのソース端子が接続され、ソース端子は共通電位ラインに接続された第２トランジスタと、
前記第１トランジスタのソース端子及びドレイン端子に並列に接続された第３トランジスタと、
前記第１電流源にゲート端子が接続され、ソース端子が前記出力トランジスタのゲート端子に接続された第４トランジスタと、
前記出力トランジスタのゲート端子と前記共通電位ラインとの間に設けられた第２電流源とを備え、
前記第３トランジスタのゲート端子に前記出力端子の電圧を供給するように接続したことを特徴とする電流駆動回路。
【請求項２】
前記出力端子と前記出力トランジスタとの間に抵抗を更に設けたことを特徴とする請求項１に記載の電流駆動回路。
【請求項３】
前記第１トランジスタのソース端子及びドレイン端子に並列に接続された抵抗を更に設けたことを特徴とする請求項１又は２に記載の電流駆動回路。
【請求項４】
前記第３トランジスタと前記出力端子の間に整流素子を設け、
前記整流素子に、前記電源電圧が異常値になった場合にオンして接地されるトランジスタを更に設けたことを特徴とする請求項１〜３のいずれか一つに記載の電流駆動回路。
【請求項５】
前記整流素子に、前記電源電圧が停止状態でオンして接地されるトランジスタを更に設けたことを特徴とする請求項４に記載の電流駆動回路。
【請求項１】
電源電圧に接続された負荷を接続する出力端子と、
前記出力端子にドレイン端子が接続され、ソース端子は共通電位ラインに接続された出力トランジスタと、
前記出力トランジスタのゲート端子にゲート端子が接続され、ドレイン端子に参照電流を供給する第１電流源が接続された第１トランジスタと、
前記出力トランジスタのゲート端子にゲート端子が接続され、ドレイン端子に前記第１トランジスタのソース端子が接続され、ソース端子は共通電位ラインに接続された第２トランジスタと、
前記第１トランジスタのソース端子及びドレイン端子に並列に接続された第３トランジスタと、
前記第１電流源にゲート端子が接続され、ソース端子が前記出力トランジスタのゲート端子に接続された第４トランジスタと、
前記出力トランジスタのゲート端子と前記共通電位ラインとの間に設けられた第２電流源とを備え、
前記第３トランジスタのゲート端子に前記出力端子の電圧を供給するように接続したことを特徴とする電流駆動回路。
【請求項２】
前記出力端子と前記出力トランジスタとの間に抵抗を更に設けたことを特徴とする請求項１に記載の電流駆動回路。
【請求項３】
前記第１トランジスタのソース端子及びドレイン端子に並列に接続された抵抗を更に設けたことを特徴とする請求項１又は２に記載の電流駆動回路。
【請求項４】
前記第３トランジスタと前記出力端子の間に整流素子を設け、
前記整流素子に、前記電源電圧が異常値になった場合にオンして接地されるトランジスタを更に設けたことを特徴とする請求項１〜３のいずれか一つに記載の電流駆動回路。
【請求項５】
前記整流素子に、前記電源電圧が停止状態でオンして接地されるトランジスタを更に設けたことを特徴とする請求項４に記載の電流駆動回路。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１０−２２４９５１（Ｐ２０１０−２２４９５１Ａ）
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願番号】特願２００９−７２５６４（Ｐ２００９−７２５６４）
【出願日】平成２１年３月２４日（２００９．３．２４）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願日】平成２１年３月２４日（２００９．３．２４）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
[ Back to top ]