説明

電源制御回路

【課題】 マイコンを使用することなくメイン電源回路のオン状態およびオフ状態を制御する電源制御回路を提供する。
【解決手段】 第1クリア回路2はハイレベルのPOFF信号に応じて所定期間、ローレベルの信号を出力する。フリップフロップFF1は、クリア入力にローレベルの信号が入力されるとクリアされ、Q(−)出力からハイレベルの信号を出力し、メイン電源回路13がオン状態にされる。フリップフロップFF2は、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行しない。第2クリア回路3は、ハイレベルのAPOWER信号に応じて所定期間、ローレベルの信号を出力する。フリップフロップFF2は、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行しない。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、サブ電源回路から電源電圧が供給され、メイン電源回路をオン状態またはオフ状態に制御する電源制御回路に関する。
【背景技術】
【0002】
従来、アンプ等のオーディオ装置では、マイコンを使用し、商用交流電源がオン状態になったとき、メイン電源回路の制御状態を初期状態にリセットし、メイン電源回路をオン状態に制御している。また、このオーディオ装置においては、アンプ回路に過電流等の異常状態が発生していることを検出した際に、マイコンは、プロテクト処理を実行し、メイン電源回路をオフ状態に制御する。また、このオーディ装置においては、プロテクト処理が実行されていない時に、メイン電源回路をオン状態からオフ状態にする際には、誤ってプロテクト処理が実行されないようにする必要があり、逆に、プロテクト処理が実行されている時に、メイン電源回路をオン状態からオフ状態にする際には、プロテクト処理が解除されないようにする必要がある。これらの処理もマイコンによってソフトウェア的に処理が実行される。ここで、オーディオ装置にはマイコンを使用しないものが存在するので、マイコンを使用せずに上記の処理を実行する技術が要望されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平10−243544号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明は上記従来の課題を解決するためになされたものであり、その目的は、マイコンを使用することなく、メイン電源回路のオン状態およびオフ状態を制御し、メイン電源被供給回路に異常状態が発生していることが検出された時にメイン電源回路をオフ状態に制御し、商用交流電源がオフ状態になり、メイン電源回路をオン状態からオフ状態にする際に、プロテクト処理が実行されていなければ誤ってプロテクト処理が実行されず、プロテクト処理が実行されていれば誤ってプロテクト処理が解除されることがない電源制御回路を提供することである。
【課題を解決するための手段】
【0005】
本発明の好ましい実施形態による電源制御回路は、メイン電源回路をオン状態またはオフ状態に制御する電源制御回路であって、商用交流電源のオン時に第1レベルであり商用交流電源をオフする際に第2レベルである第1信号が入力され、第1レベルの前記第1信号に応じて所定期間、第1フリップフロップ及び第2フリップフロップをクリアするためのローレベルの信号を出力し、第2レベルの前記第1信号に応じてハイレベルの信号を出力する第1クリア回路と、前記第1信号が入力され、第1レベルの前記第1信号に応じてローレベルの信号を出力し、第2レベルの前記第1信号に応じてクロックであるハイレベルの信号を出力する第1クロック回路と、前記第1クリア回路からの信号がクリア入力に入力され、前記第1クロック回路からの信号がクロック入力に入力され、データ入力に継続的にハイレベルの信号が入力されており、クリア入力にローレベルの信号が入力されることにより、クリアされ、その結果、第1出力から、前記メイン電源回路をオン状態にするための第3レベルの信号を出力し、クロック入力にクロックであるハイレベルの信号が入力されることにより、第1出力から、前記メイン電源回路をオフ状態にするための第4レベルの信号を出力する前記第1フリップフロップと、前記第1フリップフロップの第1出力からの信号が第3レベルになると第5レベルになり、前記第1フリップフロップの第1出力からの信号が第4レベルになると第6レベルになる第2信号が入力され、第5レベルの前記第2信号に応じて所定期間、前記第2フリップフロップをクリアするためのローレベルの信号を出力する第2クリア回路と、前記第2クリア回路に並列接続され、前記第2信号、および、前記第2フリップフロップの第2出力から前記第2フリップフロップがプロテクト処理を実行しているときには第7レベルでありプロテクト処理を実行していないときには第8レベルである信号が入力され、第6レベルの前記第2信号および第8レベルの前記第2フリップフロップの第2出力からの信号に応じて、前記第2フリップフロップをクリアするためのローレベルの信号を出力し、第6レベルの前記第2信号および第7レベルの前記第2フリップフロップの第2出力からの信号に応じて、ハイレベルの信号を出力する第3クリア回路と、メイン電源被供給回路に異常状態が発生していることが検出されるときに第9レベルであり発生していないことが検出されるときに第10レベルである第3信号が入力され、第9レベルの前記第3信号に応じて前記第2フリップフロップにプロテクト処理を実行させるためのクロックであるハイレベルの信号を出力し、第10レベルの前記第3信号に応じてローレベルの信号を出力する第2クロック回路と、前記第1クリア回路、前記第2クリア回路および前記第3クリア回路からの信号がクリア入力に入力され、前記第2クロック回路からの信号がクロック入力に入力され、データ入力に継続的にハイレベルの信号が入力されており、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行せず、第2出力から第8レベルの信号を出力し、クリア入力にハイレベルの信号が入力されクロック入力にハイレベルの信号が入力されることにより、プロテクト処理を実行し、その結果、第1出力から前記メイン電源回路をオフ状態にするための信号を出力し、第2出力から第7レベルの信号を出力する前記第2フリップフロップとを備える。
【0006】
商用交流電源がオン状態になると、第1クリア回路は、第1レベルの第1信号に応じて所定期間、第1フリップフロップ及び第2フリップフロップをクリアするためのローレベルの信号を出力する。第1フリップフロップは、クリア入力にローレベルの信号が入力されると、クリアされ、第1出力から、メイン電源回路をオン状態にするための第3レベルの信号を出力し、メイン電源回路がオン状態にされる。第2フリップフロップは、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行しない。第2クリア回路は、第5レベルの第2信号に応じて所定期間、第2フリップフロップをクリアするためのローレベルの信号を出力する。第2フリップフロップは、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行しない。従って、メイン電源回路がオン状態になり、メイン電源被供給回路の動作が安定するまでの間に、第9レベルの第3信号に応じて第2フリップフロップのクロック入力にハイレベルの信号が入力されても、第2フリップフロップが誤ってプロテクト処理を実行することが防止される。
【0007】
メイン電源被供給回路に異常状態が発生したことが検出されると、第2クロック回路は、第2フリップフロップにプロテクト処理を実行させるためのクロックであるハイレベルの信号を出力する。第2フリップフロップは、クリア入力にハイレベルの信号が入力されクロック入力にハイレベルの信号が入力されることにより、プロテクト処理を実行し、第1出力からメイン電源回路をオフ状態にするための信号を出力し、メイン電源回路がオフされる。
【0008】
第2フリップフロップがプロテクト処理を実行していないときに、商用交流電源がオフ状態になると、第1クロック回路は、第2レベルの第1信号に応じてクロックであるハイレベルの信号を出力する。第1フリップフロップは、クロック入力にクロックであるハイレベルの信号が入力されることにより、メイン電源回路をオフ状態にするための第4レベルの信号を出力し、メイン電源回路はオフ状態になる。第3クリア回路は、第6レベルの第2信号および第8レベルの第2フリップフロップの第2出力からの信号に応じて、第2フリップフロップをクリアするためのローレベルの信号を出力する。第2フリップフロップは、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行しない。従って、メイン電源回路がオフ状態になり、メイン電源被供給回路の動作が安定するまでの間に、第9レベルの第3信号に応じて第2フリップフロップのクロック入力にハイレベルの信号が入力されても、第2フリップフロップが誤ってプロテクト処理を実行することが防止される。
【0009】
第2フリップフロップがプロテクト処理を実行しているときに、商用交流電源がオフ状態になると、第1クロック回路は、第2レベルの第1信号に応じてクロックであるハイレベルの信号を出力する。第1フリップフロップは、クロック入力にクロックであるハイレベルの信号が入力されることにより、メイン電源回路をオフ状態にするための第4レベルの信号を出力するが、メイン電源回路は既にオフ状態である。第3クリア回路は、第6レベルの第2信号および第7レベルの第2フリップフロップの第2出力からの信号に応じて、第2フリップフロップにハイレベルの信号を出力する。第2フリップフロップは、クリア入力にハイレベルの信号が入力されることにより、クリアされずに、プロテクト処理を継続する。従って、第2フリップフロップが誤ってプロテクト処理を解除することが防止される。
【0010】
なお、第1レベルがハイレベルかつ第2レベルがローレベルでもよく、第1レベルがローレベルかつ第2レベルがハイレベルでもよい。第3レベルがハイレベルかつ第4レベルがローレベルでもよく、第3レベルがローレベルかつ第4レベルがハイレベルでもよい。第5レベルがハイレベルかつ第6レベルがローレベルでもよく、第5レベルがローレベルかつ第6レベルがハイレベルでもよい。第7レベルがハイレベルかつ第8レベルがローレベルでもよく、第7レベルがローレベルかつ第8レベルがハイレベルでもよい。第9レベルがハイレベルかつ第10レベルがローレベルでもよく、第9レベルがローレベルかつ第10レベルがハイレベルでもよい。
【0011】
本発明の別の好ましい実施形態による電源制御回路は、メイン電源回路をオン状態またはオフ状態に制御する電源制御回路であって、商用交流電源のオン時にハイレベルであり商用交流電源をオフする際にローレベルである第1信号が入力され、ハイレベルの前記第1信号に応じて所定期間、第1フリップフロップ及び第2フリップフロップをクリアするためのローレベルの信号を出力し、ローレベルの前記第1信号に応じてハイレベルの信号を出力する第1クリア回路と、前記第1信号が入力され、ハイレベルの前記第1信号に応じてローレベルの信号を出力し、ローレベルの前記第1信号に応じてクロックであるハイレベルの信号を出力する第1クロック回路と、前記第1クリア回路からの信号がクリア入力に入力され、前記第1クロック回路からの信号がクロック入力に入力され、データ入力に継続的にハイレベルの信号が入力されており、クリア入力にローレベルの信号が入力されることにより、クリアされ、その結果、第1出力から、前記メイン電源回路をオン状態にするためのハイレベルの信号を出力し、クロック入力にクロックであるハイレベルの信号が入力されることにより、第1出力から、前記メイン電源回路をオフ状態にするためのローレベルの信号を出力する前記第1フリップフロップと、前記第1フリップフロップの第1出力からの信号がハイレベルになるとハイレベルになり、前記第1フリップフロップの第1出力からの信号がローレベルになるとローレベルになる第2信号が入力され、ハイレベルの前記第2信号に応じて所定期間、前記第2フリップフロップをクリアするためのローレベルの信号を出力する第2クリア回路と、前記第2クリア回路に並列接続され、前記第2信号、および、前記第2フリップフロップの第2出力から前記第2フリップフロップがプロテクト処理を実行しているときにはハイレベルでありプロテクト処理を実行していないときにはローレベルである信号が入力され、ローレベルの前記第2信号およびローレベルの前記第2フリップフロップの第2出力からの信号に応じて、前記第2フリップフロップをクリアするためのローレベルの信号を出力し、ローレベルの前記第2信号およびハイレベルの前記第2フリップフロップの第2出力からの信号に応じて、ハイレベルの信号を出力する第3クリア回路と、メイン電源被供給回路に異常状態が発生していることが検出されるときにハイレベルであり発生していないことが検出されるときにローレベルである第3信号が入力され、ハイレベルの前記第3信号に応じて前記第2フリップフロップにプロテクト処理を実行させるためのクロックであるハイレベルの信号を出力し、ローレベルの前記第3信号に応じてローレベルの信号を出力する第2クロック回路と、前記第1クリア回路、前記第2クリア回路および前記第3クリア回路からの信号がクリア入力に入力され、前記第2クロック回路からの信号がクロック入力に入力され、データ入力に継続的にハイレベルの信号が入力されており、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行せず、第2出力からローレベルの信号を出力し、クリア入力にハイレベルの信号が入力されクロック入力にハイレベルの信号が入力されることにより、プロテクト処理を実行し、その結果、第1出力から前記メイン電源回路をオフ状態にするための信号を出力し、第2出力からハイレベルの信号を出力する前記第2フリップフロップとを備える。
【発明の効果】
【0012】
本発明によると、マイコンを使用することなく、メイン電源回路のオン状態およびオフ状態を制御し、メイン電源被供給回路に異常状態が発生していることが検出された時にメイン電源回路をオフ状態に制御し、商用交流電源がオフ状態になり、メイン電源回路をオン状態からオフ状態にする際に、プロテクト処理が実行されていなければ誤ってプロテクト処理が実行されず、プロテクト処理が実行されていれば誤ってプロテクト処理が解除されることがない電源制御回路を提供することを提供することができる。
【発明を実施するための形態】
【0013】
以下、本発明の好ましい実施形態について説明するが、本発明はこれらの実施形態には限定されない。図1は、本発明の好ましい実施形態による電源制御回路1を含むオーディ装置を示す概略回路図である。オーディオ装置は、電源制御回路1と、サブ電源回路11と、リセットIC12と、メイン電源回路13と、アンプ回路等のメイン電源被供給回路14と、検出回路15とを備える。
【0014】
サブ電源回路11は、外部から商用交流電源が供給され、電源制御回路1およびリセットIC12等に電源電圧を供給する。図1において、「+5V」との記載は、サブ電源回路11から供給される+5V電源電圧の電源ラインを示している。
【0015】
リセットIC12は、商用交流電源をオンする指示がユーザ操作によって入力され、商用交流電源がオン状態になり(供給開始され)、サブ電源回路11から電源電圧が供給されると、ハイレベルのPOFF信号を電源制御回路1に出力する。リセットIC12は、商用交流電源をオフする指示がユーザ操作によって入力され、商用交流電源をオフする際に、ローレベルのPOFF信号を電源制御回路1に出力する。
【0016】
メイン電源回路13は、外部から商用交流電源が供給され、アンプ回路14等に電源電圧を供給する。メイン電源回路13は、電源制御回路1(フリップフロップFF1、FF2)からの信号に応じてオン状態又はオフ状態に制御される。
【0017】
アンプ回路14は、メイン電源回路14から供給される電源電圧によって動作し、外部から入力されるオーディオ信号を増幅し、外部に接続されたスピーカーに出力する。
【0018】
検出回路15は、アンプ回路14に過電流及び/又は過電圧等の異常状態が発生していることを検出する。検出回路15は、過電流及び/又は過電圧の発生を検出すると、ハイレベルのProtect信号を電源制御回路1に出力し、過電流及び/又は過電圧が発生していないことを検出しているとき、ローレベルのProtect信号を電源制御回路1に出力する。
【0019】
電源制御回路1は、サブ電源回路11から電源電圧が供給され、メイン電源回路1のオン状態およびオフ状態を制御する回路である。電源制御回路1は、商用交流電源がオン状態になり、サブ電源回路11から電源電圧が供給されるようになると、メイン電源回路13をオン状態に制御し、商用交流電源がオフ状態になる際に、メイン電源回路13をオフ状態に制御する。また、電源制御回路1は、検出回路15からハイレベルのProtect信号が供給されると、メイン電源回路13をオフ状態に制御する。
【0020】
電源制御回路1は、第1クリア回路2と、第2クリア回路3と、第1クロック回路4と、第2クロック回路5と、第3クリア回路6と、フリップフロップFF1、FF2とを備える。
【0021】
第1クリア回路2は、リセットIC12からPOFF信号が入力されており、ハイレベルのPOFF信号が入力された時から所定期間だけ、フリップフロップFF1及びFF2のクリア入力CLRにローレベルの信号を供給することにより、フリップフロップFF1及びFF2を初期状態にクリアする。ハイレベルのPOFF信号が入力された時から所定期間経過後またはローレベルのPOFF信号が入力されている時には、フリップフロップFF1及びFF2のクリア入力CLRにハイレベルの信号を供給するので、フリップフロップFF1及びFF2を初期状態にクリアしない。
【0022】
第1クリア回路2は、コンデンサC1と、ダイオードD1、D2と、npn型トランジスタQ1と、抵抗R1とを含む。コンデンサC1は一端がリセットIC12に接続され、他端がダイオードD1を介して接地電位に接続され、トランジスタQ1のベースに接続されている。トランジスタQ1は、エミッタが接地電位に接続され、コレクタが抵抗R1を介して+5V電源ラインに接続されている。また、トランジスタQ1のコレクタは、フリップフロップFF1のクリア入力CLRに接続され、かつ、ダイオードD2を介してフリップフロップFF2のクリア入力CLRに接続されている。
【0023】
第2クリア回路3は、APOWER信号が入力されており、ハイレベルのAPOWER信号が入力された時から所定期間だけ、フリップフロップFF2のクリア入力CLRにローレベルの信号を供給することにより、フリップフロップFF2を初期状態にクリアする。フリップフロップFF2を初期状態にクリアしている期間は、フリップフロップFF2はプロテクト処理を実行しない。ハイレベルのAPOWER信号が入力された時から所定期間経過後またはローレベルのAPOWER信号が入力されている時には、フリップフロップFF2のクリア入力CLRにハイレベルの信号を供給することにより、フリップフロップFF2を初期状態にクリアしない。
【0024】
APOWER信号は、フリップフロップFF1のQ(−)出力がハイレベルのときにハイレベルになり、フリップフロップFF1のQ(−)出力がローレベルのときにローレベルになる信号である。従って、第2クリア回路3は、メイン電源回路13がオン状態になり、アンプ回路14に電源電圧が供給された時から所定期間だけ(アンプ回路14への電源供給が安定し、アンプ回路14が安定して動作する迄)、フリップフロップFF2のクロック入力CKにハイレベルの信号が入力されても、フリップフロップFF2にプロテクト処理を実行させない。
【0025】
第2クリア回路3は、コンデンサC2と、ダイオードD3と、npn型トランジスタQ2と、抵抗R2とを含む。コンデンサC2の一端にはAPOWER信号が供給され、他端はダイオードD3を介して接地電位に接続され、トランジスタQ2のベースに接続されている。トランジスタQ2は、エミッタが接地電位に接続され、コレクタが、抵抗R2を介して+5V電源ラインに接続され、かつ、フリップフロップFF2のクリア入力CLRに接続されている。
【0026】
第1クロック回路4は、リセットIC12からPOFF信号が入力されており、ローレベルのPOFF信号が入力されている時、フリップフロップFF1のクロック入力CKにクロックであるハイレベルの信号を出力する。第1クロック回路4は、ハイレベルのPOFF信号が入力されている時、フリップフロップFF1のクロック入力CKにローレベルの信号を出力する。
【0027】
第1クロック回路4は、ダイオードD4と、pnp型トランジスタQ3と、抵抗R3と、コンデンサC3とを含む。ダイオードD4のカソードはリセットIC12に接続され、アノードはトランジスタQ3のベースに接続されている。トランジスタQ3は、エミッタが+5V電源ラインに接続され、コレクタが抵抗R3を介して接地電位に接続され、コンデンサC3を介して接地電位に接続され、かつ、フリップフロップFF1のクロック入力CKに接続されている。
【0028】
第2クロック回路5は、検出回路15からProtect信号が入力されており、ハイレベルのProtect信号が入力されている時、フリップフロップFF2のクロック入力CKにクロックであるハイレベルの信号を出力する。第2クロック回路5は、ローレベルのProtect信号が入力されている時、フリップフロップFF2のクロック入力CKにローレベルの信号を出力する。
【0029】
第2クロック回路5は、フォトカプラPCと、pnp型トランジスタQ4と、抵抗R4、R5と、コンデンサC4とを含む。フォトカプラPCのフォトダイオードのアノードは検出回路15に接続され、カソードは接地電位に接続されている。フォトカプラPCのフォトトランジスタは、エミッタが接地電位に接続され、コレクタがトランジスタQ4のベースに接続されている。トランジスタQ4は、エミッタが+5V電源ラインに接続され、コレクタが抵抗R4を介して接地電位に接続され、抵抗R5を介してフリップフロップFF2のクロック入力CKに接続されている。抵抗R5とフリップフロップFF2のクロック入力CKとの接続点はコンデンサC4を介して接地電位に接続されている。
【0030】
第3クリア回路6は、APOWER信号およびフリップフロップFF2のQ出力からの信号が入力されている。ローレベルのAPOWER信号が入力され、かつ、フリップフロップFF2のQ出力からローレベルの信号が入力されている(つまり、フリップフロップFF2がプロテクト処理を実行していない状態で、商用交流電源がオフ状態にされる)時、第3クリア回路6は、フリップフロップFF2のクリア入力CLRにローレベルの信号を供給することにより、フリップフロップFF2をクリアさせ、誤ってプロテクト処理を実行しないようにさせる。ローレベルのAPOWER信号が入力され、かつ、フリップフロップFF2のQ出力からハイレベルの信号が入力されている(つまり、フリップフロップFF2がプロテクト処理を実行している状態で、商用交流電源がオフ状態にされる)時、第3クリア回路6は、フリップフロップFF2のクリア入力CLRにハイレベルの信号を供給することにより、フリップフロップFF2をクリアさせず、プロテクト処理の状態を維持させる。ハイレベルのAPOWER信号が入力されている(つまり、商用交流電源がオン状態である)時、第3クリア回路6は、フリップフロップFF2のクリア入力CLRにハイレベルの信号を供給することにより、フリップフロップFF2をクリアさせない。
【0031】
第3クリア回路6は、第2クリア回路3に並列接続されている。第3クリア回路6は、npn型トランジスタQ5〜Q7と、抵抗R6とを含む。トランジスタQ5は、ベースにAPOWER信号が供給され、エミッタが接地電位に接続され、コレクタが抵抗R6を介して+5V電源ラインに接続され、かつ、トランジスタQ6のべース及びQ7のコレクタに接続されている。トランジスタQ6は、エミッタが接地電位に接続され、コレクタが抵抗R2を介して+5V電源ラインに接続され、かつ、フリップフロップFF2のクリア入力CLRに接続されている。トランジスタQ7は、エミッタが接地電位に接続され、ベースがフリップフロップFF2のQ出力に接続されている。
【0032】
フリップフロップFF1は、第1クリア回路2および第1クロック回路4からの信号に応じて、メイン電源回路13をオン状態又はオフ状態に制御する。フリップフロップFF1は、クリア入力CLRに第1クリア回路2からの信号が入力され、クロック入力CKに第1クロック回路4からの信号が入力され、データ入力DおよびPR入力に+5V電源電圧(ハイレベルの信号)が継続的に入力されている。フリップフロップFF1は、クリア入力CLRにローレベルの信号が入力されると、初期状態にクリアされ、Q出力からローレベルの信号を出力し、Q(−)出力からメイン電源回路13をオン状態にするためのハイレベルの信号を出力する。フリップフロップFF1は、クロック入力CKにクロックであるハイレベルの信号が入力されると、Q出力からハイレベルの信号を出力し、Q(−)出力からメイン電源回路13をオフ状態にするためのローレベルの信号を出力する。
【0033】
フリップフロップFF1は、クリア入力CLRが抵抗R1とトランジスタQ1のコレクタとの接続点に接続され、クロック入力CKが抵抗R3とトランジスタQ3のコレクタとの接続点に接続され、Q(−)出力が抵抗R7を介して+5V電源ラインに接続され、トランジスタQ8のベースに接続されている。
【0034】
フリップフロップFF2は、第2クロック回路5からの信号に応じて、プロテクト処理を実行し、メイン電源回路13をオフ状態に制御する。フリップフロップFF2は、クリア入力CLRに第1クリア回路2、第2クリア回路3および第3クリア回路6からの信号が入力され、クロック入力CKに第2クロック回路5からの信号が入力され、データ入力DおよびPR入力に+5V電源電圧(ハイレベルの信号)が継続的に入力されている。フリップフロップFF2は、クリア入力CLRにローレベルの信号が入力されると、初期状態にクリアされ、プロテクト処理を実行せず、Q出力からローレベルの信号を出力し、Q(−)出力からハイレベルの信号を出力する。フリップフロップFF2は、クリア入力CLRにハイレベルの信号が入力され、クロック入力CKにクロックであるハイレベルの信号が入力されると、プロテクト処理を実行し、Q出力からハイレベルの信号を出力し、Q(−)出力からローレベルの信号を出力する。
【0035】
フリップフロップFF2は、クリア入力CLRがトランジスタQ1、Q2、Q6の各コレクタに接続され、クロック入力CKが抵抗R5とコンデンサC4との接続点に接続され、データ入力D及びPR入力が+5V電源ラインに接続され、Q(−)出力が抵抗R8を介して+5V電源ラインに接続され、かつ、ダイオードD5を介してトランジスタQ8のベースに接続され、Q出力が抵抗R9を介して接地電位に接続され、かつ、トランジスタQ7のベースに接続されている。
【0036】
以下、電源制御回路1の動作を説明する。
[商用交流電源がオフ状態からオン状態に移行する際の動作]
商用交流電源がオフ状態の時には、電源制御回路1には+5V電源電圧が供給されないので、電源供給回路1は動作しない。商用交流電源がオン状態になると、サブ電源回路11が+5V電源電圧を供給するようになり、電源制御回路1は動作を開始する。リセットIC12はサブ電源回路11からの電源電圧を受けてハイレベルのPOFF信号を第1クリア回路2及び第1クロック回路4に供給する。
【0037】
第1クリア回路2において、ハイレベルのPOFF信号によって瞬間的にコンデンサC1が充電される。コンデンサC1の充電電圧は、トランジスタQ1のベースからエミッタへと電流が流れることにより徐々に放電され、この電流が流れている期間だけトランジスタQ1はオン状態になっている。つまり、コンデンサC1が放電しきると、トランジスタQ1はオフ状態になる。トランジスタQ1がオン状態であるとき、フリップフロップFF1のクリア入力は接地電位に接続され、ローレベルの信号が入力されることにより、フリップフロップFF1はクリアされ、Q(−)出力からハイレベルの信号を出力する。また、トランジスタQ1がオン状態であるとき、フリップフロップFF2のクリア入力は接地電位に接続され、ローレベルの信号が入力されることにより、フリップフロップFF2はクリアされ、Q出力からローレベルの信号を出力し、Q(−)出力からハイレベルの信号を出力する。トランジスタQ8はオン状態になり、図示しないリレースイッチがオンされ、メイン電源回路13がオン状態になる。なお、トランジスタQ1がオフ状態になった後でも、フリップフロップFF1、FF2は、クロック入力CKにハイレベルの信号が入力されるまではこの状態を維持する。
【0038】
第1クロック回路4において、ハイレベルのPOFF信号に応じてトランジスタQ3はオフ状態になっている。従って、フリップフロップFF1のクロック入力CKは接地電位に接続された状態であり、ローレベルの信号が入力されている。
【0039】
フリップフロップFF1のQ(−)出力がハイレベルになってから(例えば図示しないCR時定数回路等の機能により)所定時間遅れてAPOWER信号がハイレベルになる。第2クリア回路3において、ハイレベルのAPOWER信号によって瞬間的にコンデンサC2が充電される。コンデンサC2の充電電圧は、トランジスタQ2のベースからエミッタへと電流が流れることにより徐々に放電され、この電流が流れている期間だけトランジスタQ2はオン状態になっている。つまり、コンデンサC2が放電しきると、トランジスタQ2はオフ状態になる。トランジスタQ2がオン状態であるとき、フリップフロップFF2のクリア入力は接地電位に接続され、ローレベルの信号が入力されることにより、フリップフロップFF2はクリアされ、Q出力からローレベルの信号を出力し、Q(−)出力からハイレベルの信号を出力する状態を維持する。トランジスタQ2がオン状態である期間は、アンプ回路14に供給される電源電圧が安定し、アンプ回路14が安定して動作できるようになる迄に対応している。従って、第2クリア回路3がハイレベルのAPOWER信号に応じてフリップフロップFF2を所定期間クリアさせることにより、アンプ回路14が安定して動作する迄は、ハイレベルのProtect信号に応じてフリップフロップFF2のクロック入力CKにクロックであるハイレベルの信号が入力されても、フリップフロップFF2にプロテクト処理を実行させないようにすることができる。
【0040】
第3クリア回路6においては、ハイレベルのAPOWER信号に応じてトランジスタQ5がオン状態になり、フリップフロップFF2のQ出力からのハイレベルの信号によりトランジスタQ7がオン状態になる。従って、トランジスタQ6はオフ状態になるので、第3クリア回路6はフリップフロップFF2の動作には影響を与えない。
【0041】
[商用交流電源がオン状態であり、プロテクト処理を実行する場合の動作]
検出回路15は、アンプ回路14に過電流および/または過電圧が発生したことを検出すると、ハイレベルのProtect信号を第2クロック回路5に供給する。第2クロック回路5において、ハイレベルのProtect信号に応じてフォトカプラPCがオン状態になり、トランジスタQ4がオン状態になる。従って、フリップフロップFF2のクロック入力CKは+5V電源ラインに接続された状態になり、クロックであるハイレベルの信号が入力され(この時、クリア入力にはハイレベルの信号が入力されている)、プロテクト処理を実行し、Q出力、Q(−)出力を反転させる。つまり、フリップフロップFF2は、Q出力からハイレベルの信号を出力し、Q(−)出力からローレベルの信号を出力する。すなわち、Q(−)出力からのローレベルの信号により、トランジスタQ8がオフ状態になり、図示しないリレースイッチがオフされ、メイン電源回路13がオフ状態にされ、アンプ回路14に電源電圧が供給されなくなる。
【0042】
なお、メイン電源回路13がオフ状態になった後も、フリップフロップFF1のQ(−)出力はハイレベルであるので、APOWER信号もハイレベルを維持する。また、トランジスタQ2はオフ状態を維持している。フリップフロップFF2のQ出力は、上記の通りハイレベルである。これにより、トランジスタQ5、Q7はオン状態であるので、トランジスタQ6はオフ状態である。従って、フリップフロップFF2のクリア入力CLRはハイレベルを継続し、フリップフロップFF2はクリアされず、プロテクト処理を継続することができる。
【0043】
[プロテクト処理を実行していない時に、商用交流電源がオン状態からオフ状態になる場合の動作]
ユーザ操作によって商用交流電源をオフ状態にする指示が入力され、商用交流電源がオフ状態にされるとき、リセットIC12はローレベルのPOFF信号を第1クリア回路2及び第1クロック回路4に供給する。第1クリア回路2において、ローレベルのPOFF信号に応じてトランジスタQ1はオフ状態になっている。従って、フリップフロップFF1のクリア入力CLRにはハイレベルの信号が入力されている。
【0044】
第1クロック回路4において、ローレベルのPOFF信号に応じてトランジスタQ3がオン状態になる。フリップフロップFF1のクロック入力CKは+5V電源ラインに接続された状態になり、クロックであるハイレベルの信号が入力され、Q出力およびQ(−)出力を反転させる。つまり、フリップフロップFF1は、Q(−)出力からローレベルの信号を出力する。従って、トランジスタQ8がオフ状態になり、図示しないリレースイッチがオフされ、メイン電源回路13がオフ状態にされる。フリップフロップFF1のQ(−)出力がローレベルに反転してから所定期間経過後にAPOWER信号がローレベルになる。
【0045】
第2クリア回路3において、ローレベルのAPOWER信号に応じて、トランジスタQ2はオフ状態になっている。第3クリア回路6において、ローレベルのAPOWER信号に応じてトランジスタQ5がオフ状態になっており、フリップフロップ回路FF2のQ出力がローレベルであるのでトランジスタQ7がオフ状態になっており、トランジスタQ6はオン状態である。その結果、フリップフロップFF2のクリア入力CLRは接地電位に接続された状態になり、ローレベルの信号が入力されるので、クリアされた状態が継続する。これにより、メイン電源回路13のオフ時にアンプ回路14の動作が不安定になり、検出回路15が誤ってハイレベルのProtect信号を第2クロック回路5に供給し、フリップフロップFF2のクロック入力CKに誤ってハイレベルの信号が供給されても、フリップフロップFF2が継続的にクリアされていることにより、誤ってプロテクト処理が実行されることがない。このように、プロテクト処理を実行していないときにメイン電源回路14をオフする際に、プロテクト処理を実行しないようフリップフロップFF2を継続的にクリアさせることは本発明の特徴の1つである。最後に、サブ電源回路11がオフ状態になり、電源電圧を電源制御回路1に供給しなくなり、完全に電源オフ状態になる。
【0046】
[プロテクト処理を実行している時に、商用交流電源がオン状態からオフ状態に移行する場合の動作]
商用交流電源がオフ状態になると、リセットIC12はローレベルのPOFF信号を第1クリア回路2及び第1クロック回路4に供給する。第1クリア回路2において、ローレベルのPOFF信号に応じてトランジスタQ1はオフ状態になっている。フリップフロップFF1のクリア入力CLRにはハイレベルの信号が入力されている。
【0047】
第1クロック回路4において、ローレベルのPOFF信号に応じてトランジスタQ3がオン状態になる。フリップフロップFF1のクロック入力CKは+5V電源ラインに接続された状態になり、クロックであるハイレベルの信号が入力され、Q出力およびQ(−)出力を反転させる。つまり、フリップフロップFF1は、Q(−)出力からローレベルの信号を出力する。なお、プロテクト処理が実行されているので、トランジスタQ8は既にオフ状態になっており、メイン電源回路13はオフ状態になっている。フリップフロップFF1のQ(−)出力がローレベルに反転してから所定期間経過後にAPOWER信号がローレベルになる。
【0048】
第2クリア回路3において、ローレベルのAPOWER信号に応じて、トランジスタQ2はオフ状態になっている。第3クリア回路6において、ローレベルのAPOWER信号に応じてトランジスタQ5がオフ状態になっており、フリップフロップ回路FF2のQ出力がハイレベルであるのでトランジスタQ7がオン状態になっており、トランジスタQ6はオフ状態である。その結果、フリップフロップFF2のクリア入力CLRは+5V電源ラインに接続された状態であり、ハイレベルの信号が入力されているので、クリアされない。これにより、フリップフロップFF2がプロテクト処理を解除しないようにすることができる。このように、プロテクト処理を実行しているときにメイン電源回路14をオフする際に、プロテクト処理を解除しないようフリップフロップFF2をクリアさせないことが本発明の特徴の1つである。最後に、サブ電源回路11がオフ状態にされ、電源電圧を電源制御回路1に供給しなくなり、完全に電源オフ状態になる。
【0049】
以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。例えば、POFF信号のハイレベルとローレベルとが逆でもよく、この場合、トランジスタQ1をpnp型トランジスタ、トランジスタQ3をnpn型トランジスタとすればよい。また、トランジスタQ8のベースをフリップフロップFF1のQ出力に接続してもよく、この場合、トランジスタQ8をpnp型トランジスタとすればよい。また、APOWER信号のハイレベルとローレベルとを逆にしてもよく、この場合、トランジスタQ2、Q5をpnp型トランジスタとすればよい。トランジスタQ7のベースをフリップフロップFF2のQ(−)出力に接続し、トランジスタQ8のベースをフリップフロップFF2のQ出力に接続してもよく、この場合、トランジスタQ7をpnp型トランジスタとすればよい。また、Protect信号のハイレベルとローレベルとを逆にしてもよく、この場合、トランジスタQ4をnpn型トランジスタとすればよい。以上のように、各信号のレベルや各トランジスタの極性は本発明の動作を実行できる範囲において適宜変更して採用することができる。従って、特許請求の範囲の記載において信号のレベルが図1のものに限定されるものではない。また、メイン電源被供給回路はアンプ回路に限定されない。異常状態は過電圧/過電流に限定されず、温度が所定温度以上の高温であることでもよい。
【産業上の利用可能性】
【0050】
本発明は、アンプ等のオーディオ機器に好適に採用され得る。
【図面の簡単な説明】
【0051】
【図1】本発明の好ましい実施形態による電源制御回路1を含むオーディオ装置を示す回路図である。
【符号の説明】
【0052】
1 電源制御回路
2 第1クリア回路
3 第2クリア回路
4 第1クロック回路
5 第2クロック回路
6 第3クリア回路
11 サブ電源回路
12 リセットIC
13 メイン電源回路
14 アンプ回路
15 検出回路

【特許請求の範囲】
【請求項1】
メイン電源回路をオン状態またはオフ状態に制御する電源制御回路であって、
商用交流電源のオン時に第1レベルであり商用交流電源をオフする際に第2レベルである第1信号が入力され、第1レベルの前記第1信号に応じて所定期間、第1フリップフロップ及び第2フリップフロップをクリアするためのローレベルの信号を出力し、第2レベルの前記第1信号に応じてハイレベルの信号を出力する第1クリア回路と、
前記第1信号が入力され、第1レベルの前記第1信号に応じてローレベルの信号を出力し、第2レベルの前記第1信号に応じてクロックであるハイレベルの信号を出力する第1クロック回路と、
前記第1クリア回路からの信号がクリア入力に入力され、前記第1クロック回路からの信号がクロック入力に入力され、データ入力に継続的にハイレベルの信号が入力されており、クリア入力にローレベルの信号が入力されることにより、クリアされ、その結果、第1出力から、前記メイン電源回路をオン状態にするための第3レベルの信号を出力し、クロック入力にクロックであるハイレベルの信号が入力されることにより、第1出力から、前記メイン電源回路をオフ状態にするための第4レベルの信号を出力する前記第1フリップフロップと、
前記第1フリップフロップの第1出力からの信号が第3レベルになると第5レベルになり、前記第1フリップフロップの第1出力からの信号が第4レベルになると第6レベルになる第2信号が入力され、第5レベルの前記第2信号に応じて所定期間、前記第2フリップフロップをクリアするためのローレベルの信号を出力する第2クリア回路と、
前記第2クリア回路に並列接続され、前記第2信号、および、前記第2フリップフロップの第2出力から前記第2フリップフロップがプロテクト処理を実行しているときには第7レベルでありプロテクト処理を実行していないときには第8レベルである信号が入力され、第6レベルの前記第2信号および第8レベルの前記第2フリップフロップの第2出力からの信号に応じて、前記第2フリップフロップをクリアするためのローレベルの信号を出力し、第6レベルの前記第2信号および第7レベルの前記第2フリップフロップの第2出力からの信号に応じて、ハイレベルの信号を出力する第3クリア回路と、
メイン電源被供給回路に異常状態が発生していることが検出されるときに第9レベルであり発生していないことが検出されるときに第10レベルである第3信号が入力され、第9レベルの前記第3信号に応じて前記第2フリップフロップにプロテクト処理を実行させるためのクロックであるハイレベルの信号を出力し、第10レベルの前記第3信号に応じてローレベルの信号を出力する第2クロック回路と、
前記第1クリア回路、前記第2クリア回路および前記第3クリア回路からの信号がクリア入力に入力され、前記第2クロック回路からの信号がクロック入力に入力され、データ入力に継続的にハイレベルの信号が入力されており、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行せず、第2出力から第8レベルの信号を出力し、クリア入力にハイレベルの信号が入力されクロック入力にハイレベルの信号が入力されることにより、プロテクト処理を実行し、その結果、第1出力から前記メイン電源回路をオフ状態にするための信号を出力し、第2出力から第7レベルの信号を出力する前記第2フリップフロップとを備える、電源制御回路。
【請求項2】
メイン電源回路をオン状態またはオフ状態に制御する電源制御回路であって、
商用交流電源のオン時にハイレベルであり商用交流電源をオフする際にローレベルである第1信号が入力され、ハイレベルの前記第1信号に応じて所定期間、第1フリップフロップ及び第2フリップフロップをクリアするためのローレベルの信号を出力し、ローレベルの前記第1信号に応じてハイレベルの信号を出力する第1クリア回路と、
前記第1信号が入力され、ハイレベルの前記第1信号に応じてローレベルの信号を出力し、ローレベルの前記第1信号に応じてクロックであるハイレベルの信号を出力する第1クロック回路と、
前記第1クリア回路からの信号がクリア入力に入力され、前記第1クロック回路からの信号がクロック入力に入力され、データ入力に継続的にハイレベルの信号が入力されており、クリア入力にローレベルの信号が入力されることにより、クリアされ、その結果、第1出力から、前記メイン電源回路をオン状態にするためのハイレベルの信号を出力し、クロック入力にクロックであるハイレベルの信号が入力されることにより、第1出力から、前記メイン電源回路をオフ状態にするためのローレベルの信号を出力する前記第1フリップフロップと、
前記第1フリップフロップの第1出力からの信号がハイレベルになるとハイレベルになり、前記第1フリップフロップの第1出力からの信号がローレベルになるとローレベルになる第2信号が入力され、ハイレベルの前記第2信号に応じて所定期間、前記第2フリップフロップをクリアするためのローレベルの信号を出力する第2クリア回路と、
前記第2クリア回路に並列接続され、前記第2信号、および、前記第2フリップフロップの第2出力から前記第2フリップフロップがプロテクト処理を実行しているときにはハイレベルでありプロテクト処理を実行していないときにはローレベルである信号が入力され、ローレベルの前記第2信号およびローレベルの前記第2フリップフロップの第2出力からの信号に応じて、前記第2フリップフロップをクリアするためのローレベルの信号を出力し、ローレベルの前記第2信号およびハイレベルの前記第2フリップフロップの第2出力からの信号に応じて、ハイレベルの信号を出力する第3クリア回路と、
メイン電源被供給回路に異常状態が発生していることが検出されるときにハイレベルであり発生していないことが検出されるときにローレベルである第3信号が入力され、ハイレベルの前記第3信号に応じて前記第2フリップフロップにプロテクト処理を実行させるためのクロックであるハイレベルの信号を出力し、ローレベルの前記第3信号に応じてローレベルの信号を出力する第2クロック回路と、
前記第1クリア回路、前記第2クリア回路および前記第3クリア回路からの信号がクリア入力に入力され、前記第2クロック回路からの信号がクロック入力に入力され、データ入力に継続的にハイレベルの信号が入力されており、クリア入力にローレベルの信号が入力されることにより、クリアされてプロテクト処理を実行せず、第2出力からローレベルの信号を出力し、クリア入力にハイレベルの信号が入力されクロック入力にハイレベルの信号が入力されることにより、プロテクト処理を実行し、その結果、第1出力から前記メイン電源回路をオフ状態にするための信号を出力し、第2出力からハイレベルの信号を出力する前記第2フリップフロップとを備える、電源制御回路。

【図1】
image rotate


【公開番号】特開2011−19359(P2011−19359A)
【公開日】平成23年1月27日(2011.1.27)
【国際特許分類】
【出願番号】特願2009−163145(P2009−163145)
【出願日】平成21年7月9日(2009.7.9)
【出願人】(000000273)オンキヨー株式会社 (502)
【Fターム(参考)】