説明

電源制御装置および電源制御方法

【課題】温度異常の場合に、サブCPUによる通常の電源切断処理を待って、適切に電源切断処理に移行できる電源制御装置を提供すること。
【解決手段】サブCPU120から指示することにより電源制御部140において電源切断処理を実行する電源制御装置が提供される。ここで、本体温度検出部122または電池温度検出部123は、温度異常を検出し、温度異常が検出された場合に、パワーオフ回路130に電源切断を指示する。そして、パワーオフ回路130は、所定時間経過後に電源制御部140に電源切断の指示を出力する。

【発明の詳細な説明】
【技術分野】
【0001】
この発明は、情報処理端末の電源を制御する電源制御装置および電源制御方法に関し、特に温度異常の場合に電源切断を制御する電源制御装置および電源制御方法に関する。
【背景技術】
【0002】
マルチメディア処理を行う情報処理端末は、メインCPUとサブCPUからなる複数CPUにより構成されている場合がある。ここで、電源切断処理を実行する場合、メインCPUが電源切断に関する処理を実行し、サブCPUには電源を切断することを通知して、電源切断部で電源を切断するものがある。一方、サブCPUが電源切断に関する処理を実行し、メインCPUには電源を切断することを通知して、電源切断部で電源を切断するものもある。
【0003】
しかしメインCPUは、負荷の高い処理を実行する場合、暴走してしまう可能性がある。従って、メインCPUで電源切断処理を行う場合に、メインCPUが暴走してしまうと正常に電源オフにならない可能性がある。サブCPUで電源処理を行う場合に、サブCPUが暴走してしまう場合も同様である。
【0004】
メインCPUとサブCPUとの間で通信を行い、サブCPUが異常であるかどうかの検出を行い、異常であった場合には、ホストCPUが外部へ連絡するとともに、サブCPUにリセットをかける技術が開示されている(たとえば、特許文献1参照。)。しかし、これは情報処理端末の異常時に外部に対して連絡するだけであり、強制的に電源をオフにして、情報処理端末の安全を保つものではない。
【0005】
【特許文献1】特開平7−84601号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
ここで、メインCPUとサブCPUの両方において暴走してしまう危険がある。この場合、電源制御部にどこからも切断指示を出すことができないので、正常に電源を切断することができない。異常時に電源がオフにならない場合、情報処理端末が異常な状態にあることをユーザが認識することなく、使用し続ける可能性がある。そこで、温度異常に対して強制的に電源を切断してしまうことも考えられる。しかし、メインCPUとサブCPUが正常に動作し、通常の電源切断処理を実行できるにもかかわらず強制的に電源を切断してしまう場合がある。
【0007】
この発明は、上述した従来技術による問題点を解決するため、温度異常に対して、CPUによる通常の電源切断処理を待って電源切断処理に移行することができる電源制御装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
上述した課題を解決するため、本発明にかかる電源制御装置は、サブCPUから指示することにより電源制御部において電源切断処理を実行する電源制御装置であって、前記電源制御部に指示することにより電源切断処理を実行する電源切断指示手段と、温度異常を検出し、温度異常が検出された場合に、前記電源切断指示手段に該温度異常を通知する検出手段と、を備え、前記電源切断指示手段は、前記検出手段から温度異常が通知された場合に、所定時間経過後に前記電源制御部に電源切断の指示を出力することを特徴とする。
【0009】
また、前記電源切断指示手段に電源切断に関する指示を出力するパスを有し、電源切断時に前記電源制御部に電源切断処理を実行させるメインCPUを備え、前記サブCPUは、前記メインCPUに電源切断を指示することによって電源制御部において電源切断処理を実行してもよい。
【0010】
前記サブCPUおよび前記メインCPUの少なくとも一方からのキャンセル信号の入力に基づいて、前記電源切断指示手段による電源切断の指示をキャンセルさせるキャンセル手段を備えるようにしてもよい。
【0011】
また、前記キャンセル手段は、前記サブCPUから所定のシーケンス信号が入力された場合に、前記切断指示手段に電源切断の指示をキャンセルさせてもよい。
【0012】
また、前記キャンセル手段は、前記サブCPUからのキャンセル信号を構成する最初の信号が入力されてから、所定の時間内に前記キャンセル信号を構成する最後の信号が入力された場合に、前記切断指示手段に電源切断を指示するのをキャンセルさせてもよい。
【0013】
また、前記検出手段は、前記電源制御装置に電力を供給する電源部の温度を検出するものとしてもよい。
【0014】
また、前記検出手段は、前記電源制御装置が内蔵される本体の温度を検出するものとしてもよい。
【0015】
また、本発明にかかる電源制御方法は、サブCPUから指示することにより電源制御部において電源切断処理を実行する電源制御方法であって、前記電源制御部に指示することにより電源切断処理を実行する電源切断指示工程と、温度異常を検出し、温度異常が検出された場合に、該温度異常を通知する検出工程と、前記検出工程によって温度異常が通知された場合に、所定時間経過後に前記電源制御部に電源切断の指示を出力する異常切断指示工程と、を含むことを特徴とする。
【発明を実施するための最良の形態】
【0016】
図1は、本実施の形態に係る情報処理端末の内部構成を説明するブロック図である。この図1に示すように、本実施の形態に係る情報処理端末は、メインCPU110とサブCPU120の、2つの中央演算処理装置を備えている。
【0017】
メインCPU110は、内部バス111を介して、RAM112と、ROM113と、HD(ハードディスク)114と、外部記憶装置装着部115とに接続されている。外部記憶装置装着部115には、例えば、メモリカードなどの外部記憶装置が装着される。電源切断時には、メインCPU110が、電源制御部140に指示信号を出力することにより、電源切断処理を実行する。
【0018】
サブCPU120には、電源スイッチ121からの制御信号が入力されている。電源の切断処理が実行される場合、サブCPU120は、まずメインCPU110に電源オフ要求を送信する。メインCPU110が暴走していない場合は、メインCPU110がサブCPU120にACK信号を返して、上述のように電源切断処理を実行する。メインCPU110が暴走しているときは、電源切断処理を実行できないので、サブCPU120は、ACK信号の返答が所定時間内になかったことを確認して、電源制御部140に指示信号を出力することにより、電源切断処理を実行する。
【0019】
電源スイッチ121は、この情報処理端末に設けられている、ユーザが操作するためのスイッチである。ユーザは、この情報処理端末の電源のオン/オフ操作をする場合には、この電源スイッチ121を切り替える。電源スイッチ121の出力はサブCPU120に入力され、電源の切断が指示された場合に、サブCPU120を介して、メインCPU110から電源切断処理を実行する。なお、メインCPU110から電源切断処理を行う他に、サブCPU120から直接電源切断処理を行っても良い。
【0020】
本体温度検出部122は、この情報処理端末本体の温度を検出し、温度が電源を切断すべき水準を超えた場合に、電源切断信号をサブCPU120およびパワーオフ回路130に出力する。電池温度検出部123は、電池150の温度を検出し、温度が電源を切断すべき水準を超えた場合に、電源切断信号をサブCPU120およびパワーオフ回路130に出力する。
【0021】
本体温度検出部122と電池温度検出部123は、それぞれ、サーミスタにより構成することができる。本体温度検出部122および電池温度検出部123においては、それぞれ本体の温度異常であると判断する温度、および電池の温度異常であると判断する温度が設定されている。
【0022】
すなわち、本体温度検出部122は、検出された温度が設定範囲(例えば、5℃〜45℃)を超えた場合には、本体の温度異常であると判断し、電源切断信号をサブCPU120とパワーオフ回路130に出力する。同様に、電池温度検出部123は、検出された温度が設定範囲(例えば、5℃〜55℃)を超えた場合には、電池150の温度異常であると判断し、電源切断信号をサブCPU120とパワーオフ回路130に出力する。
【0023】
パワーオフ回路130は、電源スイッチ121、本体温度検出部122および電池温度検出部123からの信号に基づいて、所定時間経過後に、電源制御部140に電源の切断を指示する信号を出力する回路である。本来は、本体温度検出部122および電池温度検出部123からの電源切断信号の出力により、サブCPU120を介してメインCPU110から電源切断処理が実行される。
【0024】
しかし、メインCPU110およびサブCPU120が暴走している場合、強制終了しなければならない。ただし、サブCPU120を介して電源切断処理が実行できる場合は、そちらを優先する必要がある。そこで、パワーオフ回路130は、本体温度検出部122または電池温度検出部123から入力される電源切断信号を、所定時間遅らせてから電源制御部140に出力する。それにより、サブCPU120を介した電源切断処理を待ってから、電源切断が切断されない場合に、強制的に電源制御部140で電源を切断することができる。すなわち、タイマーはメインCPU110(およびサブCPU120)からの電源切断信号の送出に掛かる時間よりも長く設定する。
【0025】
一方、パワーオフ回路130は、メインCPU110またはサブCPU120からの指示に基づき、上述の電源切断処理を止めておくことができる。すなわち、電源スイッチ121、本体温度検出部122および電池温度検出部123からの信号に基づいて、電源切断処理を実行する場合でも、その処理の開始をキャンセルし、無効化することができる。たとえば、温度が高くなった場合でも、継続して実行すべき処理が残っている場合は、電源の切断を実行すべきではない場合がある。その場合に、メインCPU110またはサブCPU120は、電源切断処理をしないよう指示する信号をパワーオフ回路130に入力する。パワーオフ回路130は、この信号が入力された場合に、電源切断処理を止める。それにより、パワーオフ回路130が本来は電源を切断する場合でも、情報処理端末は、所望の処理を継続して実行することができる。
【0026】
電源制御部140は、電池150から、この情報処理端末の各部に電源を供給するか、それとも遮断するかを、切り替える制御部である。この電源制御部140がオンになると、この情報処理端末の各部に電源が供給されるが、電源制御部140がオフになると、すべての電源が遮断され、この情報処理端末自体がオフになる。
【0027】
この電源制御部140は、例えば、FETなどのスイッチにより構成されており、このFETのゲートに制御信号を印加することにより、オン/オフが切り替わるように構成されている。すなわち、メインCPU110又はサブCPU120から、電源オフ実行要求を受信した場合には、FETをオンにして、電源ラインをグランドに落とすことにより、電源をオフにする。または、パワーオフ回路130からの電源切断信号の入力を受けて、電源をオフにする。
【0028】
図2は、パワーオフ回路の詳細な構成を説明するブロック図である。デコーダ210は、メインCPU110またはサブCPU120からの信号を入力し、所定の条件を満たす場合にリセット信号を出力する回路である。パワーオフ回路130は、たとえば暴走時に、所定時間経過後に電源を切断する回路であるが、実際には電源の切断が必要ない場合もある。そのような場合に、デコーダ210は、フリップフロップ220にリセット信号を入力することにより、電源の切断処理を止めることができる。
【0029】
フリップフロップ220は、電源スイッチ121、本体温度検出部122、または電池温度検出部123からの信号がクロック部に入力された場合に、Q出力から電源切断信号を出力する。この電源切断信号は、遅延回路240を構成する各フリップフロップのリセット入力に、負論理の形で入力される。また、フリップフロップ220は、デコーダ210からのリセット信号または情報処理端末のシステムリセット信号の入力を受けた場合にリセットされる。
【0030】
AND回路225には、フリップフロップ220のQ出力からの信号および発振器230からのクロック信号が入力される。そして、両者のANDをとって遅延回路240に信号を出力する。発振器230は、決まった周期でクロック信号を発生させる回路である。
【0031】
遅延回路240は複数のフリップフロップを直列に接続することにより構成され、接続したフリップフロップの個数により、遅延するクロック数を決めることができる。図2においてはフリップフロップを3つ接続しており、3クロック遅延させることができる。接続するフリップフロップは3つとは限らずいくつでもよい。より多くのフリップフロップを接続することにより、長い時間遅延させた後に信号を出力することができる。情報処理端末の切断前の終了処理に時間がかかる場合は、長い時間遅延させるほうが有効である。
【0032】
AND回路225からの出力は、遅延回路240を構成する最初のフリップフロップのクロック部(CK)に入力される。最初のフリップフロップの出力は、所定数のフリップフロップを経由し、最後のフリップフロップから電源切断信号が出力される。各フリップフロップのリセット入力には、フリップフロップ220からの信号が出力されている、各フリップフロップは、フリップフロップ220から信号が入力されている場合のみアクティブとなる。
【0033】
図3は、パワーオフ回路の起動をキャンセルするデコーダを説明するブロック図である。デコーダ310には、アドレス線、データ線、ライト信号が接続されている。デコーダ310のアドレス「100」に16進数で「AA」、すなわち2進数で「10101010」がI/Oライトされた場合、信号線311からL信号が出力される。また、デコーダ310のアドレス「101」に16進数で「55」、すなわち2進数で「01010101」がI/Oライトされた場合、信号線312からL信号が出力される。また、デコーダ310のアドレス「102」に、2進数で「0101010X」がI/Oライトされた場合、信号線313からL信号が出力される。
【0034】
このように、信号線311、信号線312、信号線313の順に、がI/Oライトによるパルス信号が入力された場合に、アドレス「102」に入力されるデータのビット0の値「X」が、Q3に出力される。すなわち、信号線311にパルスが入力されたときQ1=“1”となり、その上で信号線312にパルスが入力されたとき、Q2=1となり、さらに信号線313にパルスが入力されたとき、Q3に“X”の信号が出力される。
【0035】
Q3=“1”のとき、フリップフロップ220のリセット入力への入力が解除され、フリップフロップ220は動作して温度異常に対する電源切断動作の処理がアクティブになる。一方、Q3=“0”のとき、フリップフロップ220のリセット入力への入力が維持され、フリップフロップ220は動作して電源切断動作がキャンセルされる。これにより、メインCPU110はデコータ210の出力を制御し、それによりパワーオフ回路130の動作をアクティブにしたり、動作させなくしたりすることができる。
【0036】
信号線311の信号はフリップフロップ321のクロック部に入力される。信号線312の信号は、フリップフロップ322のクロック部に入力される。一方、フリップフロップ322のD入力には、フリップフロップ321のQ出力からの信号が入力される。そして、フリップフロップ322のQ出力からの信号と信号線313からのパルス信号が、NAND回路331に入力される。
【0037】
NAND回路331からの出力は、フリップフロップ332のクロック部に入力される。一方、フリップフロップ332には、デコーダ310に入力されるものと同じデータ信号DB0=“X”が入力される。そして、フリップフロップ332から信号が出力される。この信号は、デコーダ210からのリセット信号として出力される。フリップフロップ332のクロック部への入力がある場合で、Q3=“1”のとき、フリップフロップ220のリセット入力への入力が解除され、フリップフロップは動作して温度異常に対する電源切断動作が実行される。一方、Q3=“0”のとき、フリップフロップ220のリセット入力への入力が維持され、フリップフロップ220は動作して電源切断動作がキャンセルされる。
【0038】
上述の構成により、アドレス「100」、「101」、「102」の3つに、順番に「10101010」、「01010101」、「0101010X」がI/Oライトされた場合、フリップフロップ332からQ3=“X”が出力される。
【0039】
デコーダ210へのリセット指示信号が単純な信号形式の場合、メインCPU110またはサブCPU120が暴走したときに、誤ってそのリセット指示信号と同一のものを出力してしまう可能性がある。この場合、実際に暴走が発生した場合に、電源切断処理をキャンセルする指示が入力されてしまい、電源を切断する必要があるのに切断できないということになってしまう。上述の構成により、電源切断処理の誤ったキャンセルが発生しにくくなるので、電源切断の必要があるときに、その処理が妨げられる事態を防止することができる。
【0040】
なお、上述の構成では、アドレス「100」「101」「102」の連続した3アドレスに所定のデータがI/Oライトされた場合を、電源切断キャンセルの条件とした。しかし、3連続アドレスでは依然として誤動作が発生する可能性がある。そこで、アドレスを、それぞれ「100」「131」「177」というように、順番でない3つのアドレスにしておくこともできる。それにより、連続アドレスに誤ってリセット指示信号が入力されてしまうことが防止される。したがって、偶然にリセット指示信号となる信号が入力されてしまう可能性が減り、電源を切断しなければならないにも関わらず電源が切断されない、という事態を回避することができる。
【0041】
なお、カウンタ回路340を用意し、カウンタ回路340にフリップフロップ322からの出力をクリア部およびイネーブル部に入力し、所定の時間内に所定のリセット指示信号が入力されない場合に、フリップフロップ321およびフリップフロップ322のリセット入力に信号を入力することができる。
【0042】
まず、発信器341からの出力を、カウンタ342のクロック部に入力する。また、フリップフロップ322のQ出力を、カウンタ342のクリア部およびイネーブル部に入力する。カウンタ342が所定回数をカウントした後にフリップフロップ343のクロック部に信号が出力される。そして、フリップフロップ343のQ出力は、フリップフロップ321、フリップフロップ322およびカウンタ342の、それぞれのリセット入力に入力される。
【0043】
なお、フリップフロップ322のQ出力とシステムリセットのそれぞれの負論理信号がNOR回路に入力されるが、このNOR回路からの出力が、フリップフロップ343のセット入力に入力される。それにより、Q2=1になった時点でフリップフロップ343はセットされる。
【0044】
フリップフロップ321およびフリップフロップ322の、リセット入力に信号が入力されると、フリップフロップ321およびフリップフロップ322に保持されるデータが消える。したがって、カウンタ342によってカウントされる時間内に所定のリセット指示信号が入力されないと、入力が無効となる。したがって、制限時間内のリセット指示信号のみを電源切断のキャンセル条件とすることができる。
【0045】
上述の構成では、上述の所定のリセット指示信号が入力されるだけでなく、その入力が、最初のアドレス「100」へのI/Oライトから所定の時間内に終了しない場合、リセット指示信号は無効となる。所定の時間内に入力されることが条件となるので、ある程度の時間をかけて入力される場合が排除される。したがって、偶然にリセット指示信号となる信号が入力されてしまう可能性が減り、電源を切断しなければならないにも関わらず電源が切断されない、という事態を回避することができる。
【0046】
カウンタ342から、フリップフロップ343をはさんで信号を出力することにより、カウントアップした瞬間にカウンタ回路340からリセット信号が出力されてしまうのを防ぐことができる。また、カウンタ342へのリセット入力により、リセット信号が出力され続けるのを防止することができる。
【0047】
図4は、デコーダからリセット信号を出力する処理のタイミングチャートである。まず、信号311にL信号が入力される。そして、信号311がHになるタイミングでQ1の信号がHになる。次に、信号312にL信号が入力される。そして、信号312がHになるタイミングでQ2の信号がHになる。この段階で、信号311と信号312に順に信号が入力されたことになる。
【0048】
そして、信号313の条件に対応させたデータがデコーダ310に入力される。データは、DataBusbit0に示される形で入力される。そして、条件に合致した段階で、信号313にL信号が入力される。そして、信号313がHになるタイミングでQ3に、DataBusbit0の信号“X”に対応する信号が入力される。図4では、信号XがH の場合を例にして示しているので、Q3はHになる。信号XがL の場合は、Q3はLのままになる。
【0049】
図5は、カウンタ回路を使用する場合のタイミングチャートである。まず、図4と同様に、信号311にパルス信号が入力される。そして、信号311がHになるタイミングでQ1の信号がHになる。次に、信号312にパルス信号が入力される。そして、信号312がHになるタイミングでQ2の信号がHになる。この段階で、信号311と信号312に順に信号が入力されたことになる。
【0050】
そこで、カウンタ342が起動する。このカウンタ342が起動したタイミングをタイミング501とすると、カウンタ342はタイミング501からt0までの間カウントし続ける。この間に信号313にパルス信号が入力された場合、カウントを終了する。図5では、信号313にパルス信号が入力されない場合について説明している。カウンタ342がt0をカウントした場合、フリップフロップ343からの出力である信号Q4はLになる。それにより、フリップフロップ321およびフリップフロップ322にはリセット信号が入力され、信号Q1および信号Q2はともにLになる。そして、信号Q4はHになり、カウンタ342は再びリセットされる。
【0051】
以上説明したように、温度異常の時に、電源の切断がサブCPU120だけでなく、パワーオフ回路130にも指示される。サブCPU120が正常に動作している場合には、サブCPU120から電源切断処理が実行されるので、正常に終了することができる。一方、サブCPU120が暴走している場合でも、温度異常を検出してから所定時間経過後にパワーオフ回路130から電源切断処理が実行されるので、暴走時であっても適切に終了させることができる。
【0052】
また、温度異常に対して終了させる必要がない場合には、メインCPU110またはサブCPU120からの制御により、終了処理をキャンセルさせることができる。それにより、必要な処理については、引き続き実行することができる。
【図面の簡単な説明】
【0053】
【図1】本実施の形態に係る情報処理端末の内部構成を説明するブロック図。
【図2】パワーオフ回路の詳細な構成を説明するブロック図。
【図3】パワーオフ回路の起動をキャンセルするデコーダを説明するブロック図。
【図4】デコーダからリセット信号を出力する処理のタイミングチャート。
【図5】カウンタ回路を使用する場合のタイミングチャート。
【符号の説明】
【0054】
110 メインCPU、120 サブCPU、121 電源スイッチ、122 本体温度検出部、123 電池温度検出部、130 パワーオフ回路、140 電源制御部、150 電池

【特許請求の範囲】
【請求項1】
サブCPUから指示することにより電源制御部において電源切断処理を実行する電源制御装置であって、
前記電源制御部に指示することにより電源切断処理を実行する電源切断指示手段と、
温度異常を検出し、温度異常が検出された場合に、前記電源切断指示手段に該温度異常を通知する検出手段と、を備え、
前記電源切断指示手段は、前記検出手段から温度異常が通知された場合に、所定時間経過後に前記電源制御部に電源切断の指示を出力することを特徴とする電源制御装置。
【請求項2】
前記電源切断指示手段に電源切断に関する指示を出力するパスを有し、電源切断時に前記電源制御部に電源切断処理を実行させるメインCPUを備え、
前記サブCPUは、前記メインCPUに電源切断を指示することによって電源制御部において電源切断処理を実行することを特徴とする請求項1に記載の電源制御装置。
【請求項3】
前記サブCPUおよび前記メインCPUの少なくとも一方からのキャンセル信号の入力に基づいて、前記電源切断指示手段による電源切断の指示をキャンセルさせるキャンセル手段を備えることを特徴とする請求項1または2に記載の電源制御装置。
【請求項4】
前記キャンセル手段は、前記サブCPUから所定のシーケンス信号が入力された場合に、前記切断指示手段に電源切断の指示をキャンセルさせることを特徴とする請求項3に記載の電源制御装置。
【請求項5】
前記キャンセル手段は、前記サブCPUからのキャンセル信号を構成する最初の信号が入力されてから、所定の時間内に前記キャンセル信号を構成する最後の信号が入力された場合に、前記切断指示手段に電源切断を指示するのをキャンセルさせることを特徴とする請求項3または4に記載の電源制御装置。
【請求項6】
前記検出手段は、前記電源制御装置に電力を供給する電源部の温度を検出することを特徴とする請求項1〜5のいずれか一つに記載の電源制御装置。
【請求項7】
前記検出手段は、前記電源制御装置が内蔵される本体の温度を検出することを特徴とする請求項1〜6のいずれか一つに記載の電源制御装置。
【請求項8】
サブCPUから指示することにより電源制御部において電源切断処理を実行する電源制御方法であって、
前記電源制御部に指示することにより電源切断処理を実行する電源切断指示工程と、
温度異常を検出し、温度異常が検出された場合に、該温度異常を通知する検出工程と、
前記検出工程によって温度異常が通知された場合に、所定時間経過後に前記電源制御部に電源切断の指示を出力する異常切断指示工程と、
を含むことを特徴とする電源制御方法。



【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate


【公開番号】特開2006−276947(P2006−276947A)
【公開日】平成18年10月12日(2006.10.12)
【国際特許分類】
【出願番号】特願2005−90788(P2005−90788)
【出願日】平成17年3月28日(2005.3.28)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】