電源回路および非接触ＩＣカード
【課題】 回路の負荷変動によって生じる電流変動分を補償することにより、電源ノイズおよび電源電圧変動を抑制し、高性能な電源回路を実現する。
【解決手段】 リニアレギュレータ２００を用いてデジタル回路３００の負荷変動によって生じる電流変動分をモニターし、その電流変動分を電流補償回路４００により電源電圧ＡＶＤＤからグランドＶＳＳに補償電流として流すことにより、電源ＡＶＤＤの負荷インピーダンスを常に一定とする。その結果、電源電圧ＡＶＤＤの変動およびノイズが低減され、高性能な電源回路１が得られる。
【解決手段】 リニアレギュレータ２００を用いてデジタル回路３００の負荷変動によって生じる電流変動分をモニターし、その電流変動分を電流補償回路４００により電源電圧ＡＶＤＤからグランドＶＳＳに補償電流として流すことにより、電源ＡＶＤＤの負荷インピーダンスを常に一定とする。その結果、電源電圧ＡＶＤＤの変動およびノイズが低減され、高性能な電源回路１が得られる。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路の負荷変動により生じる電流変動分を補償することにより、電源ノイズや電源電圧変動を抑制することができる電源回路およびそれを用いた非接触ＩＣカードに関する。
【０００２】
【従来の技術】通常、アナログ回路やデジタル回路等の電子回路は、電源電圧を印加することにより作動する。このときに回路に流れる電流は、回路動作により異なる。特に、ＣＰＵやロジック回路、メモリ等のデジタル回路においては、電流変動が大きい。このような電流変動は、電源ノイズや電源電圧変動となって現れる。以下に、電源ノイズが発生するメカニズムについて説明する。
【０００３】図１１は、従来の半導体集積回路の構成を示す図である。この半導体集積回路３は、デジタル回路３００とアナログ回路３１０とからなり、デジタル回路３００はＣＰＵ３０１やメモリ３０２からなる。この半導体集積回路３には、外部からインダクタＬ１を通じて電源電圧ＶＤＤが与えられている。インダクタＬ１は、配線やボンディングワイヤ等により生じる寄生インダクタであり、その値は例えば数ｎＦ程度である。このとき、チップ（半導体集積回路）内の内部電源電圧はＶＤＤ１となる。
【０００４】ここで、デジタル回路３００とアナログ回路３１０とにより消費される電流Ｉ１が図１２（ｂ）に示すように変化した場合を考えると、チップ内の電源電圧ＶＤＤ１は図１２（ａ）に示すように、電流Ｉ１の変化点で変動を起こす。
【０００５】このような電源ノイズは、アナログ回路３１０の回路動作には大きく影響する。例えば、ヒステリシス特性を有するコンパレータの場合には、電源電圧ＶＤＤ１の変動によって比較値の極性が変わり、誤動作を引き起こすこともある。また、増幅器においても、電源電圧変動成分が付加されて信号の品質が劣化するという問題がある。以下に、アナログ回路の誤動作や特性劣化について、具体例を示す。
【０００６】図１３は、ヒステリシス特性を有するコンパレータの入出力特性を示す図である。一般に、コンパレータは、基準電圧に対して入力電圧が高いときにＨＩＧＨ状態になり、基準電圧に対して入力電圧が低いときにＬＯＷ状態になる。これに対して、ヒステリシス特性を有するコンパレータにおいては、図１３に示すように、入力電圧（入力信号Ｖｉｎ）が基準電圧Ｖｒｅｆ１に対してオフセット電圧を加えたレベルＶＨ以上になると出力信号ＶｏｕｔがＨＩＧＨ状態になり、入力電圧（入力信号Ｖｉｎ）が基準電圧Ｖｒｅｆ１に対してオフセット電圧を引いたレベルＶＬ以下になると出力信号ＶｏｕｔがＬＯＷ状態になる。ここで、ヒステリシス特性を有するコンパレータの出力がＨＩＧＨ状態であり、入力電圧が基準電圧Ｖｒｅｆ１と等しい場合を考える。この場合に、電源ノイズにより入力電圧がＶＬ以下に下がったとすると、コンパレータの出力はＨＩＧＨ状態からＬＯＷ状態になり、元の値（ＨＩＧＨ状態）に戻ることはない。
【０００７】このような問題を解決するために、従来から、アナログ回路とデジタル回路の電源を分離したり、チップ内で電源電圧ＶＤＤ１とグランドＶＳＳ間に容量Ｃｐａｓｓを形成して電源電圧変動を抑制する方法が用いられてきた。
【０００８】
【発明が解決しようとする課題】しかしながら、上述したような方法では、チップのピン（端子）数の増加や、チップ内に形成される容量の面積増大を招く。Ｃｐａｓｓの値としては１μＦ以上が望まれるが、チップ内で形成可能な容量値は標準ＣＭＯＳプロセスで１ｎＦ程度であり、回路の大きな負荷変動に対しては効果があまり得られない。
【０００９】本発明は、このような従来技術の課題を解決するためになされたものであり、デジタル回路等の負荷変動によって生じる電流変動分を補償することにより、電源ノイズおよび電源電圧変動を抑制し、アナログ回路等、電源ノイズや電源電圧変動に影響を受け易い回路の誤動作や信号の品質劣化を抑制することができる高性能な電源回路および非接触ＩＣカードを提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の電源回路は、第１の電子回路に供給される第１の電源電圧と第２の電子回路に供給される第２の電源電圧との間に接続され、該第１の電源電圧部から該第２の電源電圧部に流れる電流をモニタするためのモニタ端子を有する電流検出回路と、該第１の電源電圧と該モニタ端子とに接続され、モニタした電流によって該第１の電源電圧部からグランドに流れる補償電流を制御して、該第２の電子回路の負荷変動によって生じる電流変動分を補償する電流補償回路とを備えており、そのことにより上記目的が達成される。
【００１１】上記構成によれば、電流検出回路を用いて第２の電源電圧部に流れる電流をモニタすることにより、デジタル回路等の負荷変動によって生じる電流変動を検出し、その電流変動分を電源補償回路を用いて補償することにより、電源ノイズおよび電源電圧変動を抑制し、アナログ回路等、電源ノイズや電源電圧変動に影響を受け易い回路の誤動作や信号の品質劣化を抑制し、低ノイズで高性能な電源回路を実現することができる。
【００１２】前記電流検出回路は、演算増幅器とトランジスタと２つの抵抗とを備えたリニアレギュレータを有し、該トランジスタは、ソースが前記第１の電源電圧に接続され、ゲートが該演算増幅器の出力端子に接続されると共に、ドレインが前記第２の電源電圧に接続され、該２つの抵抗は、該第２の電源電圧とグランドとの間に直列に接続されると共に、該２つの抵抗の接続点が該演算増幅器の非反転入力端子に接続され、該演算増幅器は、反転入力端子が基準電圧に接続されると共に、出力端子が前記モニタ端子として機能する構成としてもよい。
【００１３】上記構成によれば、後述する実施の形態１に示すように、リニアレギュレータを用いてデジタル回路等の負荷変動によって生じる電流変動分をモニターすることが可能である。
【００１４】前記電流検出回路は、前記第１の電源電圧と前記第２の電源電圧との間に接続された抵抗を有し、該第２の電源電圧側にモニタ端子を有する構成としてもよい。
【００１５】上記構成によれば、後述する実施の形態２に示すように、電流検出回路を用いてデジタル回路等の負荷変動によって生じる電流変動分をモニターすることが可能である。
【００１６】前記電流補償回路は、所定の電流と前記モニタ端子によって制御される電流との差電流を生成する引き算回路と、該差電流に比例した電流を、前記第１の電源電圧からグランドに補償電流として流す電流回路とを有する構成としてもよい。
【００１７】上記構成によれば、後述する実施の形態１に示すように、デジタル回路等の電流変動分を電源補償回路を用いて補償することが可能である。
【００１８】前記電流補償回路は、参照電圧を生成する参照電圧発生回路と、該参照電圧と前記モニタ端子の電圧との差電圧に比例した差電流と所定の電流との和を生成する差動増幅回路と、該差電流と所定の電流との和に比例した電流を、前記第１の電源電圧からグランドに補償電流として流す電流回路とを有する構成としてもよい。
【００１９】上記構成によれば、後述する実施の形態２に示すように、デジタル回路等の電流変動分を電源補償回路を用いて補償することが可能である。
【００２０】前記第１の電源電圧はアナログ回路に接続されるものであってもよい。
【００２１】上記構成によれば、電源変動に影響され易いアナログ回路の誤動作や信号の品質劣化を抑制することが可能である。
【００２２】前記第２の電源電圧はデジタル回路に接続されるものであってもよい。
【００２３】上記構成によれば、電流変動が大きいデジタル回路等の負荷変動によって生じる電流変動を検出し、その電流変動分を電源補償回路を用いて補償することが可能である。
【００２４】前記電流回路は、第４の抵抗を介してグランドに前記補償電流を流す構成としてもよい。
【００２５】上記構成によれば、電流回路に設けられたトランジスタのばらつき等によって不必要に流れる電流を抑制することが可能である。
【００２６】前記第１の電源電圧部から前記第２の電源電圧部に流れる電流と、該第１の電源電圧部からグランドに流れる前記補償電流の和が一定であるのが好ましい。
【００２７】上記構成によれば、第２の電源電圧部に流れる電流変動分を補償して電源ノイズを抑制することができる。なお、補償電流と第２の電源電圧部に流れる電流の和は一定でなくてもよく、その場合には、電流変動分の一部を補償して電源ノイズの低減を図ることが可能である。
【００２８】本発明の非接触ＩＣカードは、コイルアンテナと、同調容量と充電容量と整流回路とアナログ回路とデジタル回路と本発明の電源回路とを備えた半導体集積回路とを有し、該コイルアンテナは、該同調容量と並列に接続されて該整流回路の入力に接続され、該整流回路は、出力が該充電容量に接続されて、該アナログ回路に供給される第１の電源電圧を生成し、該電源回路は、該第１の電源電圧から、該デジタル回路に供給される第２の電源電圧を生成し、そのことにより上記目的が達成される。
【００２９】上記構成によれば、デジタル回路等の負荷変動によりアナログ回路等の誤動作や信号の品質劣化が生じるのを抑制し、高性能な非接触ＩＣカードを実現することが可能である。
【００３０】前記アナログ回路は復調回路を備えている構成としてもよい。
【００３１】上記構成によれば、後述する実施の形態３に示すように、復調回路を有する高性能な非接触ＩＣカードを実現することが可能である。
【００３２】前記半導体集積回路は、前記同調容量と並列に接続されて該整流回路の入力に接続される変調回路をさらに備えている構成としてもよい。
【００３３】上記構成によれば、後述する実施の形態４に示すように、変調回路を有する高性能な非接触ＩＣカードを実現することが可能である。
【００３４】前記変調回路は、変調信号により回路インピーダンスを変調させる構成としてもよい。
【００３５】上記構成によれば、後述する実施の形態４に示すように、全波整流器を有する高性能な非接触ＩＣカードを実現することが可能である。
【００３６】前記整流回路は全波整流回路である構成としてもよい。
【００３７】上記構成によれば、後述する実施の形態４に示すように、全波整流器を有する高性能な非接触ＩＣカードを実現することが可能である。なお、整流回路としては、半波整流回路を用いてもよく、その場合には、半波整流器を有する高性能な非接触ＩＣカードを実現することが可能である。
【００３８】
【発明の実施の形態】以下に、本発明の実施の形態について、図面を参照しながら説明する。なお、以下の図において、同様の機能を有する構成要素については、従来技術と同じ符号を付してその説明を省略する。
【００３９】（実施の形態１）図１は実施の形態１に係る電源回路の構成を示す図である。この電源回路１は、電流検出回路５００と電流補償回路４００とを有している。デジタル回路３００はデジタル電源電圧ＤＶＤＤを電源とし、アナログ回路３１０はアナログ電源電圧ＡＶＤＤを電源としている。
【００４０】電流検出回路５００はリニアレギュレータ２００により実現され、リニアレギュレータ２００は、抵抗Ｒ１、Ｒ２と、演算増幅器２１０と、ｐＭＯＳトランジスタＭ１とにより構成されている。トランジスタＭ１のソースはアナログ電源電圧ＡＶＤＤに接続され、ゲートは演算増幅器２１０の出力端子に接続され、ドレインはデジタル電源電圧ＤＶＤＤに接続されている。演算増幅器２１０の出力端子は、デジタル電源電圧ＤＶＤＤ部に流れる電流（＝デジタル回路３００に流れる電流）をモニタするモニタ端子（モニタ電圧Ｖａ）となっている。抵抗Ｒ１は、デジタル電源電圧ＤＶＤＤと演算増幅器２１０の非反転入力端子に接続され、抵抗Ｒ２は、グランドＶＳＳと演算増幅器２１０の非反転入力端子に接続されている。
【００４１】電流補償回路は４００は、引き算回路４１０と電流回路４２０とにより構成されている。引き算回路４１０は、所定の電流源ＩｃとトランジスタＭ２、Ｍ３とにより構成されている。電流源Ｉｃは、グランドＶＳＳとトランジスタＭ２、Ｍ３のドレインとに接続され、トランジスタＭ２、Ｍ３のソースはアナログ電源電圧ＡＶＤＤに接続され、トランジスタＭ２のゲートはリニアレギュレータ２００のモニタ端子（モニタ電圧Ｖａ）に接続され、トランジスタＭ３のゲートとドレインとは接続されて電流回路４２０の制御電圧Ｖｃとなっている。電流回路４２０は、トランジスタＭ４により構成され、トランジスタＭ４のソースはアナログ電源電圧ＡＶＤＤに接続され、ドレインはグランドＶＳＳに接続され、ゲートは制御電圧Ｖｃに接続されている。
【００４２】ここで、上記演算増幅器２１０の反転入力端子に基準電圧Ｖｒｅｆ２（外部から供給される）を接続すると、デジタル電源電圧ＤＶＤＤは、 ＤＶＤＤ＝Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ２ ・・・（１）
のように表される。ここで、抵抗Ｒ１、Ｒ２に流れる電流をＩ１に比べて非常に小さくなるように選ぶと、トランジスタＭ２、Ｍ３、Ｍ４に流れる電流Ｉ２、Ｉ３、Ｉ４は、各々、Ｉ２＝ｎ×Ｉ１ ・・・（２）
Ｉ３＝Ｉｃ−ｎ×Ｉ１ ・・・（３）
Ｉ４＝ｍ×（Ｉｃ−ｎ×Ｉ１） ・・・（４）
のように表される。従って、引き算回路４１０では所定の電流Ｉｃとモニタ端子（モニタ電圧Ｖａ）により制御される電流Ｉ２との差電流Ｉ３が生成され、電流回路４２０には差電流Ｉ３に比例した電流Ｉ４がアナログ電源電圧ＡＶＤＤ部からグランドＶＳＳに補償電流として流れる。なお、上記式において、ｎはトランジスタＭ１とトランジスタＭ２のサイズ比であり、ｍはトランジスタＭ３とＭ４のサイズ比である。また、Ｉ１はトランジスタＭ１に流れる電流である。例えばトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４のゲート幅をＷ１、Ｗ２、Ｗ３、Ｗ４とし、ゲート長をＬ１、Ｌ２、Ｌ３、Ｌ４とすると、ｎとｍは、各々、ｎ＝（Ｗ２×Ｌ１）／（Ｌ２×Ｗ１） ・・・（５）
ｍ＝（Ｗ４×Ｌ３）／（Ｌ４×Ｗ３） ・・・（６）
のように表される。
【００４３】そして、Ｉｃ＝ｎ×Ｉ０、ｍ＝１／ｎとすると、トランジスタＭ４に流れる電流Ｉ４は、Ｉ４＝Ｉ０−Ｉ１となる。ここで、デジタル回路３００に流れる電流がΔＩ１だけ増え、Ｉ１＋ΔＩ１となったとすると、Ｉ４はＩ０−Ｉ１−ΔＩ１となり、デジタル回路３００に流れる電流の変動分を補償する電流が電流回路４２０に流れることになる。アナログ電源電圧ＡＶＤＤ部からアナログ回路３１０に流れる電流は、図１の場合、デジタル回路３００に流れる電流Ｉ１、引き算回路４１０に流れる電流Ｉｃ、電流補償回路４２０に流れる電流（Ｉ０−Ｉ１）の和（Ｉ０＋Ｉｃ）となる。その結果、アナログ電源電圧ＡＶＤＤ部から流れる電流は、アナログ回路３１０に流れる電流を除けば、一定となる。これは、デジタル回路の負荷変動によって生じるアナログ電源電圧ＡＶＤＤのノイズを低減することを意味する。
【００４４】以上のことから、本実施形態では、電源電圧変動を抑制するためにデジタル回路とアナログ回路の電源を分離する必要が無いため、チップのピン数を削減することができる。また、電源電圧変動を抑制するためにチップ内でデジタル電源電圧とグランド間に大きな容量を形成する必要が無いため、チップ内に形成される容量の面積増大を防ぐことができる。その結果として、チップ実装が容易で電源ノイズの低い高性能な電源回路を実現することができる。
【００４５】（実施の形態２）図２は実施の形態２に係る電源回路の構成を示す図である。この電源回路１は、電流検出回路５００と電流補償回路４００とを有している。デジタル回路３００はデジタル電源電圧ＤＶＤＤを電源とし、アナログ回路３１０はアナログ電源電圧ＡＶＤＤを電源としている。
【００４６】電流検出回路５００は、抵抗Ｒ１０をアナログ電源電圧ＡＶＤＤとデジタル電源電圧ＤＶＤＤとの間に接続して構成され、デジタル電源電圧ＤＶＤＤ側に、デジタル電源電圧ＤＶＤＤ部に流れる電流（＝デジタル回路３００に流れる電流）をモニタするモニタ端子（モニタ電圧Ｖａ）を有している。
【００４７】電流補償回路４００は、参照電圧発生回路４４０、差動増幅回路４３０、電流回路４２０とにより構成されている。参照電圧発生回路４４０は、抵抗Ｒ１１と抵抗Ｒ１２とがアナログ電源電圧ＡＶＤＤとグランドＶＳＳとの間に直列に接続され、抵抗Ｒ１１と抵抗Ｒ１２の抵抗分割によって生成される電圧を参照電圧Ｖｒｅｆ３として出力する。差動増幅回路４３０は、ｎＭＯＳトランジスタＭ１０、Ｍ１１とｐＭＯＳトランジスタＭ１２、Ｍ１３と電流源Ｉ１０とにより構成されている。電流源Ｉ１０は、グランドＶＳＳとトランジスタＭ１０、Ｍ１１のソースとに接続され、トランジスタＭ１０のドレインにはトランジスタＭ１２のドレインが接続され、トランジスタＭ１１のドレインにはトランジスタＭ１３のドレインが接続されている。トランジスタＭ１２とトランジスタＭ１３はダイオード接続（ソースとゲートを接続してカソードとし、ドレインをアノードとした構造）され、トランジスタＭ１１のドレインとトランジスタＭ１３のゲートとドレインが電流回路４２０の制御電圧Ｖｃに接続されている。トランジスタＭ１２、Ｍ１３のソースはアナログ電源電圧ＡＶＤＤに接続され、トランジスタＭ１１のゲートはモニタ端子（モニタ電圧Ｖａ）に接続され、トランジスタＭ１０のゲートは参照電圧Ｖｒｅｆ３に接続されている。電流回路４２０は、トランジスタＭ４により構成され、トランジスタＭ４のソースはアナログ電源電圧ＡＶＤＤに接続され、ドレインはグランドＶＳＳに接続され、ゲートは制御電圧Ｖｃに接続されている。この電流回路４２０は、差増増幅回路４３０からの制御電圧Ｖｃによってアナログ電源電圧ＡＶＤＤ部からグランドＶＳＳに流れる電流をコントロールする。
【００４８】ここで、デジタル回路３００において最大の電流を消費するときの負荷抵抗をＲｍａｘとし、差動増幅器の電流ゲインをＡとする。そして、抵抗Ｒ１０〜Ｒ１２とＲｍａｘの関係を （Ｒ１０／（Ｒｍａｘ＋Ｒ１０））／２＝Ｒ１１／（Ｒ１１＋Ｒ１２）
・・・（７）
のように設定する。例えば、Ｒｍａｘ＝９０Ω、Ｒ１０＝１０Ω、Ｒ１１＝１０ｋΩ、Ｒ１２＝１９０ｋΩとする。このとき、参照電圧発生回路４３０における消費電流を小さくするために、Ｒ１１／Ｒ１０＝１００００とする。
【００４９】そして、アナログ電源電圧ＡＶＤＤを３Ｖとすると、参照電圧Ｖｒｅｆ３は２．８５Ｖとなり、デジタル負荷最大時の電圧ＤＶＤＤは２．７Ｖとなり、デジタル回路３００の最大負荷電流は３０ｍＡとなる。ここで、トランジスタＭ１３とトランジスタＭ４のミラー比（実施の形態１のサイズ比と同じ）をＭとし、差増増幅回路４３０の電流ゲインをＡとすると、トランジスタＭ４に流れる電流Ｉ４は、 Ｉ４＝Ｍ×（Ａ×（ＤＶＤＤ−Ｖｒｅｆ３）＋Ｉ１０／２） ・・・（８）
のように表される。これは、モニタ電圧ＤＶＤＤと参照電圧Ｖｒｅｆ３の差電圧により流れる電流（Ａ×（ＤＶＤＤ−Ｖｒｅｆ３）と所定の電流Ｉ１０／２の和に比例した電流がＩ４に流れることを意味する。
【００５０】ここで、Ａ＝０．００１、Ｉ１０＝３００μＡ、Ｍ＝１００とすると、デジタル回路の負荷電流が最大（デジタル回路３００に流れる負荷電流が３０ｍＡ）のときには電流回路４２０は０ｍＡとなり、デジタル回路の負荷電流が最少（デジタル回路３００に流れる負荷電流が０ｍＡ）のときには電流回路４２０は３０ｍＡとなる。その結果、ＡＶＤＤからアナログ回路３１０に流れる電流を除けば、デジタル回路の負荷変動によらず、常に一定の電流３０ｍＡが流れることになる。なお、差動増幅回路４３０および参照電圧発生回路４４０に流れる電流は、電流回路４２０とデジタル回路３００に流れる電流に比べて非常に小さいので、無視することができる。よって、電源電圧ＡＶＤＤ部にデジタル回路の負荷変動によるノイズが発生するのを抑制することができ、高性能な電源回路を実現することができる。
【００５１】以上のことから、本実施形態では、電源電圧変動を抑制するためにデジタル回路とアナログ回路の電源を分離する必要が無いため、チップのピン数を削減することができる。また、電源電圧変動を抑制するためにチップ内でデジタル電源電圧とグランド間に大きな容量を形成する必要が無いため、チップ内に形成される容量の面積増大を防ぐことができる。その結果として、チップ実装が容易で電源ノイズの低い高性能な電源回路を実現することができる。
【００５２】なお、本発明は、上記実施の形態１および実施の形態２で説明した電流検出回路５００および電流補償回路４００の具体例に限定されるものではない。図３R>３に示すように、電流検出回路５００によりデジタル電源電圧ＤＶＤＤ部に流れる電流（＝デジタル回路３００に流れる電流）をモニターし、電流補償回路４００によってアナログ電源電圧ＡＶＤＤ部からグランドＶＳＳに流れる補償電流を制御してデジタル回路３００の電流変動分を補償することができる電源回路であれば、全て本発明の範囲に含まれる。
【００５３】補償電流とデジタル電源電圧ＤＶＤＤ部に流れる電流の和を一定としたが、補償電流とデジタル電源電圧ＤＶＤＤ部に流れる電流の和は一定でなくてもよく、デジタル電源電圧ＤＶＤＤ部に流れる電流の変動分の一部を電流補償回路４００によって補償することによっても、電源ノイズの低減を図ることができる。
【００５４】上記実施の形態１および実施の形態２では、電流回路４２０においてトランジスタＭ４のドレインをグランドＶＳＳに接続したが、図４に示すように、トランジスタＭ４のドレインを抵抗Ｒ３を介してグランドＶＳＳに接続してもよい。この場合には、トランジスタＭ４の素子特性のばらつき等によって不必要に流れる電流を抑制することができる。
【００５５】さらに、上記実施の形態１および実施の形態２では、デジタル回路３００とアナログ回路３１０とに区別したが、デジタル回路の代わりに電源電圧変動に影響されにくい回路を用い、電源電圧変動に影響され易い回路をアナログ回路の代わりに用いた構成としてもよい。
【００５６】以上のように、本発明は、高性能な電源回路を得ることに対して大いに寄与するものであり、極めて有用なものである。
【００５７】（実施の形態３）図５は実施の形態３に係る非接触ＩＣカードの構成を示す図である。この非接触ＩＣカード４は、コイルアンテナＬ２と半導体集積回路３とを有している。半導体集積回路は、同調容量Ｃ３と充電容量Ｃ４と整流回路２とアナログ回路３１０とデジタル回路３００と電源回路１とにより構成されている。同調容量Ｃ３とコイルアンテナＬ２とは並列に接続されて整流回路２の入力に接続されている。整流回路の出力は充電容量Ｃ４に充電され、アナログ回路３１０の電源電圧ＡＶＤＤとなる。アナログ回路３１０は、電源電圧ＡＶＤＤから受信信号を取り出す復調回路３１１を備えている。電源回路１は、電源電圧ＡＶＤＤからデジタル回路３００に供給される電源電圧ＤＶＤＤを生成する。この電源回路１としては、上記実施の形態１および実施の形態２で説明したようなものを用いることができる。
【００５８】半導体集積回路４で消費される電力と受信信号とはコイルアンテナＬ２により受電される。このとき、受信信号には振幅変調がかかっているものとする。そして、整流回路２としては図６に示すようなダイオードＤ１〜Ｄ４を用いた全波整流回路を用い、復調回路３１１としてはヒステリシスを有するコンパレータを用いる。コイルアンテナＬ２により受信された信号は、整流回路２により整流され、図７に示すような電源電圧ＡＶＤＤが生成される。また、復調回路３１１により、電源電圧ＡＶＤＤから信号成分が抽出される。このとき、復調回路３１１は、電源電圧ＡＶＤＤが基準レベル以上に変化したときに、信号として取り出す。
【００５９】ここで、デジタル回路３００の電流変動が図８（ａ）に示すように起こったとすると、電源電圧ＡＶＤＤの波形は図８（ｂ）に点線で示すようになる。このようなデジタル回路３００の電流変動（負荷変動）により、電源回路１が無い場合には、復調回路３１１が誤動作を引き起こし、復調信号が図８（ｃ）の点線に示すようになる。これに対して、本実施の形態のように電源回路１を有する非接触ＩＣカードでは、図８（ｂ）に実線で示すようにデジタル回路３００の負荷変動による電源電圧ＡＶＤＤの変動を抑制することができ、その結果、図８（ｃ）に示すように誤動作を生じずに復調することができることが分かった。
【００６０】以上のことから、本実施形態では、デジタル回路の負荷変動によるアナログ回路の誤動作を低減することができ、その結果として、高性能な非接触ＩＣカードを実現することができる。
【００６１】（実施の形態４）図９は実施の形態４に係る非接触ＩＣカードの構成を示す図である。本実施の形態と実施の形態３との相違点は、変調回路３１５が同調容量Ｃ３と並列に接続されて整流回路２の入力に接続されていることである。この変調回路３１５は、変調信号によって、半導体集積回路３のコイルアンテナＬ２間のインピーダンスを変調させる。
【００６２】図１０（ａ）は、図１０（ｂ）に示すような変調信号が入力された場合に、電源回路１を有する場合と電源回路１が無い場合とについて、コイルＬ２間のインピーダンスを示す図である。この図において、実線が電源回路１を有する場合を示し、点線が電源回路１が無い場合を示す。図１０（ｃ）に示すようにデジタル回路３１０で電流変動（負荷変動）が起こると、電源回路１が無い場合には、図１０（ａ）に点線で示すように、コイルＬ２間のインピーダンスに影響を与える。これに対して、本実施形態のように電源回路１を有する非接触ＩＣカードでは、図１０（ａ）に実線で示すようにデジタル回路３００の負荷変動による電源インピーダンスを一定にすることができる。
【００６３】以上のことから、本実施形態では、デジタル回路の負荷変動によるアナログ回路の誤動作を低減することができ、その結果として、高性能な非接触ＩＣカードを実現することができる。
【００６４】なお、本発明は、上記実施の形態３および実施の形態４で説明した半導体集積回路３の具体例に限定されるものではない。電源回路として実施の形態１および実施の形態２で説明したような電源回路を有する非接触ＩＣカードであれば、全て本発明の範囲に含まれる。
【００６５】同調容量Ｃ３は、半導体集積回路３に形成したが、半導体チップの外部に実装しても良く、また、整流回路２またはコイルアンテナＬ２の寄生容量を用いてもよい。
【００６６】さらに、上記実施の形態３および実施の形態４では、整流回路２として全波整流回路を用いたが、半波整流回路を用いてもよい。
【００６７】以上のように、本発明は、高性能な非接触ＩＣカードを得ることに対して大いに寄与するものであり、極めて有用なものである。
【００６８】
【発明の効果】以上詳述したように、本発明によれば、電流検出回路を用いてデジタル電源電圧部等に流れる電流をモニタすることにより、デジタル回路等の負荷変動による電流変動分を検出し、その電流変動分を電源補償回路を用いて補償することにより、低ノイズで高性能な電源回路を実現することができる。
【００６９】さらに、本発明によれば、本発明の電源回路を用いることにより、復調回路や変調回路を有する高性能な非接触ＩＣカードを実現することができる。
【図面の簡単な説明】
【図１】実施の形態１に係る電源回路の構成を示す図である。
【図２】実施の形態２に係る電源回路の構成を示す図である。
【図３】本発明に係る電源回路の構成を示す図である。
【図４】実施の形態１および実施の形態２の電源回路における他の電流回路の構成を示す図である。
【図５】実施の形態３に係る非接触ＩＣカードの構成を示す図である。
【図６】実施の形態３の非接触ＩＣにおける整流回路の構成を示す図である。
【図７】実施の形態３において、振幅変調された信号を整流した後の波形ＡＶＤＤを示す図である。
【図８】（ａ）は実施の形態３において、デジタル回路の消費電流を示す図であり、（ｂ）は電源回路を有する場合と無い場合について電源電圧ＡＶＤＤを示す図であり、（ｃ）は電源回路を有する場合と無い場合について復調信号を示す図である。
【図９】実施の形態４に係る非接触ＩＣカードの構成を示す図である。
【図１０】（ａ）は実施の形態４において、電源回路を有する場合と無い場合についてコイルＬ２間のインピーダンスを示す図であり、（ｂ）は変調信号を示す図であり、（ｃ）はデジタル回路の消費電流を示す図である。
【図１１】従来の半導体集積回路の構成を示す図である。
【図１２】（ａ）および（ｂ）は従来の半導体集積回路に流れる電流Ｉ１と電源電圧ＶＤＤ１との関係を示す図である。
【図１３】ヒステリシス特性を有するコンパレータの入出力特性を示す図である。
【符号の説明】
１ 電源回路
２ 整流回路
３ 半導体集積回路
４ 非接触ＩＣカード
２００ リニアレギュレータ
２１０ 演算増幅器
３００ デジタル回路
３０１ ＣＰＵ
３０２ メモリ
３１０ アナログ回路
３１１ 復調回路
３１５ 変調回路
４００ 電流補償回路
４１０ 引き算回路
４２０ 電流回路
４３０ 差動増幅回路
４４０ 参照電圧発生回路
５００ 電流検出回路
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ１０、Ｍ１１、Ｍ１２、Ｍ１３ トランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ１０、Ｒ１１、Ｒ１２ 抵抗
Ｉｃ、Ｉ１０ 電流源
Ｌ１ インダクタ
Ｌ２ コイルアンテナ
Ｃ３ 同調容量
Ｃ４ 充電容量
Ｄ１、Ｄ２、Ｄ３、Ｄ４ ダイオード
ＶＤＤ、ＶＤＤ１、ＤＶＤＤ、ＡＶＤＤ 電源電圧
ＶＳＳ グランド
Ｖｒｅｆ１、Ｖｒｅｆ２ 基準電圧
Ｖｒｅｆ３ 参照電圧
Ｖａ モニタ電圧
Ｖｃ 制御電圧
【０００１】
【発明の属する技術分野】本発明は、回路の負荷変動により生じる電流変動分を補償することにより、電源ノイズや電源電圧変動を抑制することができる電源回路およびそれを用いた非接触ＩＣカードに関する。
【０００２】
【従来の技術】通常、アナログ回路やデジタル回路等の電子回路は、電源電圧を印加することにより作動する。このときに回路に流れる電流は、回路動作により異なる。特に、ＣＰＵやロジック回路、メモリ等のデジタル回路においては、電流変動が大きい。このような電流変動は、電源ノイズや電源電圧変動となって現れる。以下に、電源ノイズが発生するメカニズムについて説明する。
【０００３】図１１は、従来の半導体集積回路の構成を示す図である。この半導体集積回路３は、デジタル回路３００とアナログ回路３１０とからなり、デジタル回路３００はＣＰＵ３０１やメモリ３０２からなる。この半導体集積回路３には、外部からインダクタＬ１を通じて電源電圧ＶＤＤが与えられている。インダクタＬ１は、配線やボンディングワイヤ等により生じる寄生インダクタであり、その値は例えば数ｎＦ程度である。このとき、チップ（半導体集積回路）内の内部電源電圧はＶＤＤ１となる。
【０００４】ここで、デジタル回路３００とアナログ回路３１０とにより消費される電流Ｉ１が図１２（ｂ）に示すように変化した場合を考えると、チップ内の電源電圧ＶＤＤ１は図１２（ａ）に示すように、電流Ｉ１の変化点で変動を起こす。
【０００５】このような電源ノイズは、アナログ回路３１０の回路動作には大きく影響する。例えば、ヒステリシス特性を有するコンパレータの場合には、電源電圧ＶＤＤ１の変動によって比較値の極性が変わり、誤動作を引き起こすこともある。また、増幅器においても、電源電圧変動成分が付加されて信号の品質が劣化するという問題がある。以下に、アナログ回路の誤動作や特性劣化について、具体例を示す。
【０００６】図１３は、ヒステリシス特性を有するコンパレータの入出力特性を示す図である。一般に、コンパレータは、基準電圧に対して入力電圧が高いときにＨＩＧＨ状態になり、基準電圧に対して入力電圧が低いときにＬＯＷ状態になる。これに対して、ヒステリシス特性を有するコンパレータにおいては、図１３に示すように、入力電圧（入力信号Ｖｉｎ）が基準電圧Ｖｒｅｆ１に対してオフセット電圧を加えたレベルＶＨ以上になると出力信号ＶｏｕｔがＨＩＧＨ状態になり、入力電圧（入力信号Ｖｉｎ）が基準電圧Ｖｒｅｆ１に対してオフセット電圧を引いたレベルＶＬ以下になると出力信号ＶｏｕｔがＬＯＷ状態になる。ここで、ヒステリシス特性を有するコンパレータの出力がＨＩＧＨ状態であり、入力電圧が基準電圧Ｖｒｅｆ１と等しい場合を考える。この場合に、電源ノイズにより入力電圧がＶＬ以下に下がったとすると、コンパレータの出力はＨＩＧＨ状態からＬＯＷ状態になり、元の値（ＨＩＧＨ状態）に戻ることはない。
【０００７】このような問題を解決するために、従来から、アナログ回路とデジタル回路の電源を分離したり、チップ内で電源電圧ＶＤＤ１とグランドＶＳＳ間に容量Ｃｐａｓｓを形成して電源電圧変動を抑制する方法が用いられてきた。
【０００８】
【発明が解決しようとする課題】しかしながら、上述したような方法では、チップのピン（端子）数の増加や、チップ内に形成される容量の面積増大を招く。Ｃｐａｓｓの値としては１μＦ以上が望まれるが、チップ内で形成可能な容量値は標準ＣＭＯＳプロセスで１ｎＦ程度であり、回路の大きな負荷変動に対しては効果があまり得られない。
【０００９】本発明は、このような従来技術の課題を解決するためになされたものであり、デジタル回路等の負荷変動によって生じる電流変動分を補償することにより、電源ノイズおよび電源電圧変動を抑制し、アナログ回路等、電源ノイズや電源電圧変動に影響を受け易い回路の誤動作や信号の品質劣化を抑制することができる高性能な電源回路および非接触ＩＣカードを提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の電源回路は、第１の電子回路に供給される第１の電源電圧と第２の電子回路に供給される第２の電源電圧との間に接続され、該第１の電源電圧部から該第２の電源電圧部に流れる電流をモニタするためのモニタ端子を有する電流検出回路と、該第１の電源電圧と該モニタ端子とに接続され、モニタした電流によって該第１の電源電圧部からグランドに流れる補償電流を制御して、該第２の電子回路の負荷変動によって生じる電流変動分を補償する電流補償回路とを備えており、そのことにより上記目的が達成される。
【００１１】上記構成によれば、電流検出回路を用いて第２の電源電圧部に流れる電流をモニタすることにより、デジタル回路等の負荷変動によって生じる電流変動を検出し、その電流変動分を電源補償回路を用いて補償することにより、電源ノイズおよび電源電圧変動を抑制し、アナログ回路等、電源ノイズや電源電圧変動に影響を受け易い回路の誤動作や信号の品質劣化を抑制し、低ノイズで高性能な電源回路を実現することができる。
【００１２】前記電流検出回路は、演算増幅器とトランジスタと２つの抵抗とを備えたリニアレギュレータを有し、該トランジスタは、ソースが前記第１の電源電圧に接続され、ゲートが該演算増幅器の出力端子に接続されると共に、ドレインが前記第２の電源電圧に接続され、該２つの抵抗は、該第２の電源電圧とグランドとの間に直列に接続されると共に、該２つの抵抗の接続点が該演算増幅器の非反転入力端子に接続され、該演算増幅器は、反転入力端子が基準電圧に接続されると共に、出力端子が前記モニタ端子として機能する構成としてもよい。
【００１３】上記構成によれば、後述する実施の形態１に示すように、リニアレギュレータを用いてデジタル回路等の負荷変動によって生じる電流変動分をモニターすることが可能である。
【００１４】前記電流検出回路は、前記第１の電源電圧と前記第２の電源電圧との間に接続された抵抗を有し、該第２の電源電圧側にモニタ端子を有する構成としてもよい。
【００１５】上記構成によれば、後述する実施の形態２に示すように、電流検出回路を用いてデジタル回路等の負荷変動によって生じる電流変動分をモニターすることが可能である。
【００１６】前記電流補償回路は、所定の電流と前記モニタ端子によって制御される電流との差電流を生成する引き算回路と、該差電流に比例した電流を、前記第１の電源電圧からグランドに補償電流として流す電流回路とを有する構成としてもよい。
【００１７】上記構成によれば、後述する実施の形態１に示すように、デジタル回路等の電流変動分を電源補償回路を用いて補償することが可能である。
【００１８】前記電流補償回路は、参照電圧を生成する参照電圧発生回路と、該参照電圧と前記モニタ端子の電圧との差電圧に比例した差電流と所定の電流との和を生成する差動増幅回路と、該差電流と所定の電流との和に比例した電流を、前記第１の電源電圧からグランドに補償電流として流す電流回路とを有する構成としてもよい。
【００１９】上記構成によれば、後述する実施の形態２に示すように、デジタル回路等の電流変動分を電源補償回路を用いて補償することが可能である。
【００２０】前記第１の電源電圧はアナログ回路に接続されるものであってもよい。
【００２１】上記構成によれば、電源変動に影響され易いアナログ回路の誤動作や信号の品質劣化を抑制することが可能である。
【００２２】前記第２の電源電圧はデジタル回路に接続されるものであってもよい。
【００２３】上記構成によれば、電流変動が大きいデジタル回路等の負荷変動によって生じる電流変動を検出し、その電流変動分を電源補償回路を用いて補償することが可能である。
【００２４】前記電流回路は、第４の抵抗を介してグランドに前記補償電流を流す構成としてもよい。
【００２５】上記構成によれば、電流回路に設けられたトランジスタのばらつき等によって不必要に流れる電流を抑制することが可能である。
【００２６】前記第１の電源電圧部から前記第２の電源電圧部に流れる電流と、該第１の電源電圧部からグランドに流れる前記補償電流の和が一定であるのが好ましい。
【００２７】上記構成によれば、第２の電源電圧部に流れる電流変動分を補償して電源ノイズを抑制することができる。なお、補償電流と第２の電源電圧部に流れる電流の和は一定でなくてもよく、その場合には、電流変動分の一部を補償して電源ノイズの低減を図ることが可能である。
【００２８】本発明の非接触ＩＣカードは、コイルアンテナと、同調容量と充電容量と整流回路とアナログ回路とデジタル回路と本発明の電源回路とを備えた半導体集積回路とを有し、該コイルアンテナは、該同調容量と並列に接続されて該整流回路の入力に接続され、該整流回路は、出力が該充電容量に接続されて、該アナログ回路に供給される第１の電源電圧を生成し、該電源回路は、該第１の電源電圧から、該デジタル回路に供給される第２の電源電圧を生成し、そのことにより上記目的が達成される。
【００２９】上記構成によれば、デジタル回路等の負荷変動によりアナログ回路等の誤動作や信号の品質劣化が生じるのを抑制し、高性能な非接触ＩＣカードを実現することが可能である。
【００３０】前記アナログ回路は復調回路を備えている構成としてもよい。
【００３１】上記構成によれば、後述する実施の形態３に示すように、復調回路を有する高性能な非接触ＩＣカードを実現することが可能である。
【００３２】前記半導体集積回路は、前記同調容量と並列に接続されて該整流回路の入力に接続される変調回路をさらに備えている構成としてもよい。
【００３３】上記構成によれば、後述する実施の形態４に示すように、変調回路を有する高性能な非接触ＩＣカードを実現することが可能である。
【００３４】前記変調回路は、変調信号により回路インピーダンスを変調させる構成としてもよい。
【００３５】上記構成によれば、後述する実施の形態４に示すように、全波整流器を有する高性能な非接触ＩＣカードを実現することが可能である。
【００３６】前記整流回路は全波整流回路である構成としてもよい。
【００３７】上記構成によれば、後述する実施の形態４に示すように、全波整流器を有する高性能な非接触ＩＣカードを実現することが可能である。なお、整流回路としては、半波整流回路を用いてもよく、その場合には、半波整流器を有する高性能な非接触ＩＣカードを実現することが可能である。
【００３８】
【発明の実施の形態】以下に、本発明の実施の形態について、図面を参照しながら説明する。なお、以下の図において、同様の機能を有する構成要素については、従来技術と同じ符号を付してその説明を省略する。
【００３９】（実施の形態１）図１は実施の形態１に係る電源回路の構成を示す図である。この電源回路１は、電流検出回路５００と電流補償回路４００とを有している。デジタル回路３００はデジタル電源電圧ＤＶＤＤを電源とし、アナログ回路３１０はアナログ電源電圧ＡＶＤＤを電源としている。
【００４０】電流検出回路５００はリニアレギュレータ２００により実現され、リニアレギュレータ２００は、抵抗Ｒ１、Ｒ２と、演算増幅器２１０と、ｐＭＯＳトランジスタＭ１とにより構成されている。トランジスタＭ１のソースはアナログ電源電圧ＡＶＤＤに接続され、ゲートは演算増幅器２１０の出力端子に接続され、ドレインはデジタル電源電圧ＤＶＤＤに接続されている。演算増幅器２１０の出力端子は、デジタル電源電圧ＤＶＤＤ部に流れる電流（＝デジタル回路３００に流れる電流）をモニタするモニタ端子（モニタ電圧Ｖａ）となっている。抵抗Ｒ１は、デジタル電源電圧ＤＶＤＤと演算増幅器２１０の非反転入力端子に接続され、抵抗Ｒ２は、グランドＶＳＳと演算増幅器２１０の非反転入力端子に接続されている。
【００４１】電流補償回路は４００は、引き算回路４１０と電流回路４２０とにより構成されている。引き算回路４１０は、所定の電流源ＩｃとトランジスタＭ２、Ｍ３とにより構成されている。電流源Ｉｃは、グランドＶＳＳとトランジスタＭ２、Ｍ３のドレインとに接続され、トランジスタＭ２、Ｍ３のソースはアナログ電源電圧ＡＶＤＤに接続され、トランジスタＭ２のゲートはリニアレギュレータ２００のモニタ端子（モニタ電圧Ｖａ）に接続され、トランジスタＭ３のゲートとドレインとは接続されて電流回路４２０の制御電圧Ｖｃとなっている。電流回路４２０は、トランジスタＭ４により構成され、トランジスタＭ４のソースはアナログ電源電圧ＡＶＤＤに接続され、ドレインはグランドＶＳＳに接続され、ゲートは制御電圧Ｖｃに接続されている。
【００４２】ここで、上記演算増幅器２１０の反転入力端子に基準電圧Ｖｒｅｆ２（外部から供給される）を接続すると、デジタル電源電圧ＤＶＤＤは、 ＤＶＤＤ＝Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ２ ・・・（１）
のように表される。ここで、抵抗Ｒ１、Ｒ２に流れる電流をＩ１に比べて非常に小さくなるように選ぶと、トランジスタＭ２、Ｍ３、Ｍ４に流れる電流Ｉ２、Ｉ３、Ｉ４は、各々、Ｉ２＝ｎ×Ｉ１ ・・・（２）
Ｉ３＝Ｉｃ−ｎ×Ｉ１ ・・・（３）
Ｉ４＝ｍ×（Ｉｃ−ｎ×Ｉ１） ・・・（４）
のように表される。従って、引き算回路４１０では所定の電流Ｉｃとモニタ端子（モニタ電圧Ｖａ）により制御される電流Ｉ２との差電流Ｉ３が生成され、電流回路４２０には差電流Ｉ３に比例した電流Ｉ４がアナログ電源電圧ＡＶＤＤ部からグランドＶＳＳに補償電流として流れる。なお、上記式において、ｎはトランジスタＭ１とトランジスタＭ２のサイズ比であり、ｍはトランジスタＭ３とＭ４のサイズ比である。また、Ｉ１はトランジスタＭ１に流れる電流である。例えばトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４のゲート幅をＷ１、Ｗ２、Ｗ３、Ｗ４とし、ゲート長をＬ１、Ｌ２、Ｌ３、Ｌ４とすると、ｎとｍは、各々、ｎ＝（Ｗ２×Ｌ１）／（Ｌ２×Ｗ１） ・・・（５）
ｍ＝（Ｗ４×Ｌ３）／（Ｌ４×Ｗ３） ・・・（６）
のように表される。
【００４３】そして、Ｉｃ＝ｎ×Ｉ０、ｍ＝１／ｎとすると、トランジスタＭ４に流れる電流Ｉ４は、Ｉ４＝Ｉ０−Ｉ１となる。ここで、デジタル回路３００に流れる電流がΔＩ１だけ増え、Ｉ１＋ΔＩ１となったとすると、Ｉ４はＩ０−Ｉ１−ΔＩ１となり、デジタル回路３００に流れる電流の変動分を補償する電流が電流回路４２０に流れることになる。アナログ電源電圧ＡＶＤＤ部からアナログ回路３１０に流れる電流は、図１の場合、デジタル回路３００に流れる電流Ｉ１、引き算回路４１０に流れる電流Ｉｃ、電流補償回路４２０に流れる電流（Ｉ０−Ｉ１）の和（Ｉ０＋Ｉｃ）となる。その結果、アナログ電源電圧ＡＶＤＤ部から流れる電流は、アナログ回路３１０に流れる電流を除けば、一定となる。これは、デジタル回路の負荷変動によって生じるアナログ電源電圧ＡＶＤＤのノイズを低減することを意味する。
【００４４】以上のことから、本実施形態では、電源電圧変動を抑制するためにデジタル回路とアナログ回路の電源を分離する必要が無いため、チップのピン数を削減することができる。また、電源電圧変動を抑制するためにチップ内でデジタル電源電圧とグランド間に大きな容量を形成する必要が無いため、チップ内に形成される容量の面積増大を防ぐことができる。その結果として、チップ実装が容易で電源ノイズの低い高性能な電源回路を実現することができる。
【００４５】（実施の形態２）図２は実施の形態２に係る電源回路の構成を示す図である。この電源回路１は、電流検出回路５００と電流補償回路４００とを有している。デジタル回路３００はデジタル電源電圧ＤＶＤＤを電源とし、アナログ回路３１０はアナログ電源電圧ＡＶＤＤを電源としている。
【００４６】電流検出回路５００は、抵抗Ｒ１０をアナログ電源電圧ＡＶＤＤとデジタル電源電圧ＤＶＤＤとの間に接続して構成され、デジタル電源電圧ＤＶＤＤ側に、デジタル電源電圧ＤＶＤＤ部に流れる電流（＝デジタル回路３００に流れる電流）をモニタするモニタ端子（モニタ電圧Ｖａ）を有している。
【００４７】電流補償回路４００は、参照電圧発生回路４４０、差動増幅回路４３０、電流回路４２０とにより構成されている。参照電圧発生回路４４０は、抵抗Ｒ１１と抵抗Ｒ１２とがアナログ電源電圧ＡＶＤＤとグランドＶＳＳとの間に直列に接続され、抵抗Ｒ１１と抵抗Ｒ１２の抵抗分割によって生成される電圧を参照電圧Ｖｒｅｆ３として出力する。差動増幅回路４３０は、ｎＭＯＳトランジスタＭ１０、Ｍ１１とｐＭＯＳトランジスタＭ１２、Ｍ１３と電流源Ｉ１０とにより構成されている。電流源Ｉ１０は、グランドＶＳＳとトランジスタＭ１０、Ｍ１１のソースとに接続され、トランジスタＭ１０のドレインにはトランジスタＭ１２のドレインが接続され、トランジスタＭ１１のドレインにはトランジスタＭ１３のドレインが接続されている。トランジスタＭ１２とトランジスタＭ１３はダイオード接続（ソースとゲートを接続してカソードとし、ドレインをアノードとした構造）され、トランジスタＭ１１のドレインとトランジスタＭ１３のゲートとドレインが電流回路４２０の制御電圧Ｖｃに接続されている。トランジスタＭ１２、Ｍ１３のソースはアナログ電源電圧ＡＶＤＤに接続され、トランジスタＭ１１のゲートはモニタ端子（モニタ電圧Ｖａ）に接続され、トランジスタＭ１０のゲートは参照電圧Ｖｒｅｆ３に接続されている。電流回路４２０は、トランジスタＭ４により構成され、トランジスタＭ４のソースはアナログ電源電圧ＡＶＤＤに接続され、ドレインはグランドＶＳＳに接続され、ゲートは制御電圧Ｖｃに接続されている。この電流回路４２０は、差増増幅回路４３０からの制御電圧Ｖｃによってアナログ電源電圧ＡＶＤＤ部からグランドＶＳＳに流れる電流をコントロールする。
【００４８】ここで、デジタル回路３００において最大の電流を消費するときの負荷抵抗をＲｍａｘとし、差動増幅器の電流ゲインをＡとする。そして、抵抗Ｒ１０〜Ｒ１２とＲｍａｘの関係を （Ｒ１０／（Ｒｍａｘ＋Ｒ１０））／２＝Ｒ１１／（Ｒ１１＋Ｒ１２）
・・・（７）
のように設定する。例えば、Ｒｍａｘ＝９０Ω、Ｒ１０＝１０Ω、Ｒ１１＝１０ｋΩ、Ｒ１２＝１９０ｋΩとする。このとき、参照電圧発生回路４３０における消費電流を小さくするために、Ｒ１１／Ｒ１０＝１００００とする。
【００４９】そして、アナログ電源電圧ＡＶＤＤを３Ｖとすると、参照電圧Ｖｒｅｆ３は２．８５Ｖとなり、デジタル負荷最大時の電圧ＤＶＤＤは２．７Ｖとなり、デジタル回路３００の最大負荷電流は３０ｍＡとなる。ここで、トランジスタＭ１３とトランジスタＭ４のミラー比（実施の形態１のサイズ比と同じ）をＭとし、差増増幅回路４３０の電流ゲインをＡとすると、トランジスタＭ４に流れる電流Ｉ４は、 Ｉ４＝Ｍ×（Ａ×（ＤＶＤＤ−Ｖｒｅｆ３）＋Ｉ１０／２） ・・・（８）
のように表される。これは、モニタ電圧ＤＶＤＤと参照電圧Ｖｒｅｆ３の差電圧により流れる電流（Ａ×（ＤＶＤＤ−Ｖｒｅｆ３）と所定の電流Ｉ１０／２の和に比例した電流がＩ４に流れることを意味する。
【００５０】ここで、Ａ＝０．００１、Ｉ１０＝３００μＡ、Ｍ＝１００とすると、デジタル回路の負荷電流が最大（デジタル回路３００に流れる負荷電流が３０ｍＡ）のときには電流回路４２０は０ｍＡとなり、デジタル回路の負荷電流が最少（デジタル回路３００に流れる負荷電流が０ｍＡ）のときには電流回路４２０は３０ｍＡとなる。その結果、ＡＶＤＤからアナログ回路３１０に流れる電流を除けば、デジタル回路の負荷変動によらず、常に一定の電流３０ｍＡが流れることになる。なお、差動増幅回路４３０および参照電圧発生回路４４０に流れる電流は、電流回路４２０とデジタル回路３００に流れる電流に比べて非常に小さいので、無視することができる。よって、電源電圧ＡＶＤＤ部にデジタル回路の負荷変動によるノイズが発生するのを抑制することができ、高性能な電源回路を実現することができる。
【００５１】以上のことから、本実施形態では、電源電圧変動を抑制するためにデジタル回路とアナログ回路の電源を分離する必要が無いため、チップのピン数を削減することができる。また、電源電圧変動を抑制するためにチップ内でデジタル電源電圧とグランド間に大きな容量を形成する必要が無いため、チップ内に形成される容量の面積増大を防ぐことができる。その結果として、チップ実装が容易で電源ノイズの低い高性能な電源回路を実現することができる。
【００５２】なお、本発明は、上記実施の形態１および実施の形態２で説明した電流検出回路５００および電流補償回路４００の具体例に限定されるものではない。図３R>３に示すように、電流検出回路５００によりデジタル電源電圧ＤＶＤＤ部に流れる電流（＝デジタル回路３００に流れる電流）をモニターし、電流補償回路４００によってアナログ電源電圧ＡＶＤＤ部からグランドＶＳＳに流れる補償電流を制御してデジタル回路３００の電流変動分を補償することができる電源回路であれば、全て本発明の範囲に含まれる。
【００５３】補償電流とデジタル電源電圧ＤＶＤＤ部に流れる電流の和を一定としたが、補償電流とデジタル電源電圧ＤＶＤＤ部に流れる電流の和は一定でなくてもよく、デジタル電源電圧ＤＶＤＤ部に流れる電流の変動分の一部を電流補償回路４００によって補償することによっても、電源ノイズの低減を図ることができる。
【００５４】上記実施の形態１および実施の形態２では、電流回路４２０においてトランジスタＭ４のドレインをグランドＶＳＳに接続したが、図４に示すように、トランジスタＭ４のドレインを抵抗Ｒ３を介してグランドＶＳＳに接続してもよい。この場合には、トランジスタＭ４の素子特性のばらつき等によって不必要に流れる電流を抑制することができる。
【００５５】さらに、上記実施の形態１および実施の形態２では、デジタル回路３００とアナログ回路３１０とに区別したが、デジタル回路の代わりに電源電圧変動に影響されにくい回路を用い、電源電圧変動に影響され易い回路をアナログ回路の代わりに用いた構成としてもよい。
【００５６】以上のように、本発明は、高性能な電源回路を得ることに対して大いに寄与するものであり、極めて有用なものである。
【００５７】（実施の形態３）図５は実施の形態３に係る非接触ＩＣカードの構成を示す図である。この非接触ＩＣカード４は、コイルアンテナＬ２と半導体集積回路３とを有している。半導体集積回路は、同調容量Ｃ３と充電容量Ｃ４と整流回路２とアナログ回路３１０とデジタル回路３００と電源回路１とにより構成されている。同調容量Ｃ３とコイルアンテナＬ２とは並列に接続されて整流回路２の入力に接続されている。整流回路の出力は充電容量Ｃ４に充電され、アナログ回路３１０の電源電圧ＡＶＤＤとなる。アナログ回路３１０は、電源電圧ＡＶＤＤから受信信号を取り出す復調回路３１１を備えている。電源回路１は、電源電圧ＡＶＤＤからデジタル回路３００に供給される電源電圧ＤＶＤＤを生成する。この電源回路１としては、上記実施の形態１および実施の形態２で説明したようなものを用いることができる。
【００５８】半導体集積回路４で消費される電力と受信信号とはコイルアンテナＬ２により受電される。このとき、受信信号には振幅変調がかかっているものとする。そして、整流回路２としては図６に示すようなダイオードＤ１〜Ｄ４を用いた全波整流回路を用い、復調回路３１１としてはヒステリシスを有するコンパレータを用いる。コイルアンテナＬ２により受信された信号は、整流回路２により整流され、図７に示すような電源電圧ＡＶＤＤが生成される。また、復調回路３１１により、電源電圧ＡＶＤＤから信号成分が抽出される。このとき、復調回路３１１は、電源電圧ＡＶＤＤが基準レベル以上に変化したときに、信号として取り出す。
【００５９】ここで、デジタル回路３００の電流変動が図８（ａ）に示すように起こったとすると、電源電圧ＡＶＤＤの波形は図８（ｂ）に点線で示すようになる。このようなデジタル回路３００の電流変動（負荷変動）により、電源回路１が無い場合には、復調回路３１１が誤動作を引き起こし、復調信号が図８（ｃ）の点線に示すようになる。これに対して、本実施の形態のように電源回路１を有する非接触ＩＣカードでは、図８（ｂ）に実線で示すようにデジタル回路３００の負荷変動による電源電圧ＡＶＤＤの変動を抑制することができ、その結果、図８（ｃ）に示すように誤動作を生じずに復調することができることが分かった。
【００６０】以上のことから、本実施形態では、デジタル回路の負荷変動によるアナログ回路の誤動作を低減することができ、その結果として、高性能な非接触ＩＣカードを実現することができる。
【００６１】（実施の形態４）図９は実施の形態４に係る非接触ＩＣカードの構成を示す図である。本実施の形態と実施の形態３との相違点は、変調回路３１５が同調容量Ｃ３と並列に接続されて整流回路２の入力に接続されていることである。この変調回路３１５は、変調信号によって、半導体集積回路３のコイルアンテナＬ２間のインピーダンスを変調させる。
【００６２】図１０（ａ）は、図１０（ｂ）に示すような変調信号が入力された場合に、電源回路１を有する場合と電源回路１が無い場合とについて、コイルＬ２間のインピーダンスを示す図である。この図において、実線が電源回路１を有する場合を示し、点線が電源回路１が無い場合を示す。図１０（ｃ）に示すようにデジタル回路３１０で電流変動（負荷変動）が起こると、電源回路１が無い場合には、図１０（ａ）に点線で示すように、コイルＬ２間のインピーダンスに影響を与える。これに対して、本実施形態のように電源回路１を有する非接触ＩＣカードでは、図１０（ａ）に実線で示すようにデジタル回路３００の負荷変動による電源インピーダンスを一定にすることができる。
【００６３】以上のことから、本実施形態では、デジタル回路の負荷変動によるアナログ回路の誤動作を低減することができ、その結果として、高性能な非接触ＩＣカードを実現することができる。
【００６４】なお、本発明は、上記実施の形態３および実施の形態４で説明した半導体集積回路３の具体例に限定されるものではない。電源回路として実施の形態１および実施の形態２で説明したような電源回路を有する非接触ＩＣカードであれば、全て本発明の範囲に含まれる。
【００６５】同調容量Ｃ３は、半導体集積回路３に形成したが、半導体チップの外部に実装しても良く、また、整流回路２またはコイルアンテナＬ２の寄生容量を用いてもよい。
【００６６】さらに、上記実施の形態３および実施の形態４では、整流回路２として全波整流回路を用いたが、半波整流回路を用いてもよい。
【００６７】以上のように、本発明は、高性能な非接触ＩＣカードを得ることに対して大いに寄与するものであり、極めて有用なものである。
【００６８】
【発明の効果】以上詳述したように、本発明によれば、電流検出回路を用いてデジタル電源電圧部等に流れる電流をモニタすることにより、デジタル回路等の負荷変動による電流変動分を検出し、その電流変動分を電源補償回路を用いて補償することにより、低ノイズで高性能な電源回路を実現することができる。
【００６９】さらに、本発明によれば、本発明の電源回路を用いることにより、復調回路や変調回路を有する高性能な非接触ＩＣカードを実現することができる。
【図面の簡単な説明】
【図１】実施の形態１に係る電源回路の構成を示す図である。
【図２】実施の形態２に係る電源回路の構成を示す図である。
【図３】本発明に係る電源回路の構成を示す図である。
【図４】実施の形態１および実施の形態２の電源回路における他の電流回路の構成を示す図である。
【図５】実施の形態３に係る非接触ＩＣカードの構成を示す図である。
【図６】実施の形態３の非接触ＩＣにおける整流回路の構成を示す図である。
【図７】実施の形態３において、振幅変調された信号を整流した後の波形ＡＶＤＤを示す図である。
【図８】（ａ）は実施の形態３において、デジタル回路の消費電流を示す図であり、（ｂ）は電源回路を有する場合と無い場合について電源電圧ＡＶＤＤを示す図であり、（ｃ）は電源回路を有する場合と無い場合について復調信号を示す図である。
【図９】実施の形態４に係る非接触ＩＣカードの構成を示す図である。
【図１０】（ａ）は実施の形態４において、電源回路を有する場合と無い場合についてコイルＬ２間のインピーダンスを示す図であり、（ｂ）は変調信号を示す図であり、（ｃ）はデジタル回路の消費電流を示す図である。
【図１１】従来の半導体集積回路の構成を示す図である。
【図１２】（ａ）および（ｂ）は従来の半導体集積回路に流れる電流Ｉ１と電源電圧ＶＤＤ１との関係を示す図である。
【図１３】ヒステリシス特性を有するコンパレータの入出力特性を示す図である。
【符号の説明】
１ 電源回路
２ 整流回路
３ 半導体集積回路
４ 非接触ＩＣカード
２００ リニアレギュレータ
２１０ 演算増幅器
３００ デジタル回路
３０１ ＣＰＵ
３０２ メモリ
３１０ アナログ回路
３１１ 復調回路
３１５ 変調回路
４００ 電流補償回路
４１０ 引き算回路
４２０ 電流回路
４３０ 差動増幅回路
４４０ 参照電圧発生回路
５００ 電流検出回路
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ１０、Ｍ１１、Ｍ１２、Ｍ１３ トランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ１０、Ｒ１１、Ｒ１２ 抵抗
Ｉｃ、Ｉ１０ 電流源
Ｌ１ インダクタ
Ｌ２ コイルアンテナ
Ｃ３ 同調容量
Ｃ４ 充電容量
Ｄ１、Ｄ２、Ｄ３、Ｄ４ ダイオード
ＶＤＤ、ＶＤＤ１、ＤＶＤＤ、ＡＶＤＤ 電源電圧
ＶＳＳ グランド
Ｖｒｅｆ１、Ｖｒｅｆ２ 基準電圧
Ｖｒｅｆ３ 参照電圧
Ｖａ モニタ電圧
Ｖｃ 制御電圧
【特許請求の範囲】
【請求項１】 第１の電子回路に供給される第１の電源電圧と第２の電子回路に供給される第２の電源電圧との間に接続され、該第１の電源電圧部から該第２の電源電圧部に流れる電流をモニタするためのモニタ端子を有する電流検出回路と、該第１の電源電圧と該モニタ端子とに接続され、モニタした電流によって該第１の電源電圧部からグランドに流れる補償電流を制御して、該第２の電子回路の負荷変動によって生じる電流変動分を補償する電流補償回路とを備えている電源回路。
【請求項２】 前記電流検出回路は、演算増幅器とトランジスタと２つの抵抗とを備えたリニアレギュレータを有し、該トランジスタは、ソースが前記第１の電源電圧に接続され、ゲートが該演算増幅器の出力端子に接続されると共に、ドレインが前記第２の電源電圧に接続され、該２つの抵抗は、該第２の電源電圧とグランドとの間に直列に接続されると共に、該２つの抵抗の接続点が該演算増幅器の非反転入力端子に接続され、該演算増幅器は、反転入力端子が基準電圧に接続されると共に、出力端子が前記モニタ端子として機能する請求項１に記載の電源回路。
【請求項３】 前記電流検出回路は、前記第１の電源電圧と前記第２の電源電圧との間に接続された抵抗を有し、該第２の電源電圧側にモニタ端子を有する請求項１に記載の電源回路。
【請求項４】 前記電流補償回路は、所定の電流と前記モニタ端子によって制御される電流との差電流を生成する引き算回路と、該差電流に比例した電流を、前記第１の電源電圧部からグランドに補償電流として流す電流回路とを有する請求項１乃至請求項３のいずれかに記載の電源回路。
【請求項５】 前記電流補償回路は、参照電圧を生成する参照電圧発生回路と、該参照電圧と前記モニタ端子の電圧との差電圧に比例した差電流と所定の電流との和を生成する差動増幅回路と、該差電流と所定の電流との和に比例した電流を、前記第１の電源電圧からグランドに補償電流として流す電流回路とを有する請求項１乃至請求項３のいずれかに記載の電源回路。
【請求項６】 前記第１の電源電圧はアナログ回路に接続される請求項１乃至請求項５のいずれかに記載の電源回路。
【請求項７】 前記第２の電源電圧はデジタル回路に接続される請求項１乃至請求項６のいずれかに記載の電源回路。
【請求項８】 前記電流回路は、第４の抵抗を介してグランドに前記補償電流を流す請求項４または請求項５に記載の電源回路。
【請求項９】 前記第１の電源電圧部から前記第２の電源電圧部に流れる電流と、該第１の電源電圧部からグランドに流れる前記補償電流の和が一定である請求項１乃至請求項８のいずれかに記載の電源回路。
【請求項１０】 コイルアンテナと、同調容量と充電容量と整流回路とアナログ回路とデジタル回路と請求項１乃至請求項９のいずれかに記載の電源回路とを備えた半導体集積回路とを有し、該コイルアンテナは、該同調容量と並列に接続されて該整流回路の入力に接続され、該整流回路は、出力が該充電容量に接続されて、該アナログ回路に供給される第１の電源電圧を生成し、該電源回路は、該第１の電源電圧から、該デジタル回路に供給される第２の電源電圧を生成する非接触ＩＣカード。
【請求項１１】 前記アナログ回路は復調回路を備えている請求項１０に記載の非接触ＩＣカード。
【請求項１２】 前記半導体集積回路は、前記同調容量と並列に接続されて該整流回路の入力に接続される変調回路をさらに備えている請求項１０または請求項１１に記載の非接触ＩＣカード。
【請求項１３】 前記変調回路は、変調信号により回路インピーダンスを変調させる請求項１２に記載の非接触ＩＣカード。
【請求項１４】 前記整流回路は全波整流回路である請求項１０乃至請求項１３のいずれかに記載の非接触ＩＣカード。
【請求項１】 第１の電子回路に供給される第１の電源電圧と第２の電子回路に供給される第２の電源電圧との間に接続され、該第１の電源電圧部から該第２の電源電圧部に流れる電流をモニタするためのモニタ端子を有する電流検出回路と、該第１の電源電圧と該モニタ端子とに接続され、モニタした電流によって該第１の電源電圧部からグランドに流れる補償電流を制御して、該第２の電子回路の負荷変動によって生じる電流変動分を補償する電流補償回路とを備えている電源回路。
【請求項２】 前記電流検出回路は、演算増幅器とトランジスタと２つの抵抗とを備えたリニアレギュレータを有し、該トランジスタは、ソースが前記第１の電源電圧に接続され、ゲートが該演算増幅器の出力端子に接続されると共に、ドレインが前記第２の電源電圧に接続され、該２つの抵抗は、該第２の電源電圧とグランドとの間に直列に接続されると共に、該２つの抵抗の接続点が該演算増幅器の非反転入力端子に接続され、該演算増幅器は、反転入力端子が基準電圧に接続されると共に、出力端子が前記モニタ端子として機能する請求項１に記載の電源回路。
【請求項３】 前記電流検出回路は、前記第１の電源電圧と前記第２の電源電圧との間に接続された抵抗を有し、該第２の電源電圧側にモニタ端子を有する請求項１に記載の電源回路。
【請求項４】 前記電流補償回路は、所定の電流と前記モニタ端子によって制御される電流との差電流を生成する引き算回路と、該差電流に比例した電流を、前記第１の電源電圧部からグランドに補償電流として流す電流回路とを有する請求項１乃至請求項３のいずれかに記載の電源回路。
【請求項５】 前記電流補償回路は、参照電圧を生成する参照電圧発生回路と、該参照電圧と前記モニタ端子の電圧との差電圧に比例した差電流と所定の電流との和を生成する差動増幅回路と、該差電流と所定の電流との和に比例した電流を、前記第１の電源電圧からグランドに補償電流として流す電流回路とを有する請求項１乃至請求項３のいずれかに記載の電源回路。
【請求項６】 前記第１の電源電圧はアナログ回路に接続される請求項１乃至請求項５のいずれかに記載の電源回路。
【請求項７】 前記第２の電源電圧はデジタル回路に接続される請求項１乃至請求項６のいずれかに記載の電源回路。
【請求項８】 前記電流回路は、第４の抵抗を介してグランドに前記補償電流を流す請求項４または請求項５に記載の電源回路。
【請求項９】 前記第１の電源電圧部から前記第２の電源電圧部に流れる電流と、該第１の電源電圧部からグランドに流れる前記補償電流の和が一定である請求項１乃至請求項８のいずれかに記載の電源回路。
【請求項１０】 コイルアンテナと、同調容量と充電容量と整流回路とアナログ回路とデジタル回路と請求項１乃至請求項９のいずれかに記載の電源回路とを備えた半導体集積回路とを有し、該コイルアンテナは、該同調容量と並列に接続されて該整流回路の入力に接続され、該整流回路は、出力が該充電容量に接続されて、該アナログ回路に供給される第１の電源電圧を生成し、該電源回路は、該第１の電源電圧から、該デジタル回路に供給される第２の電源電圧を生成する非接触ＩＣカード。
【請求項１１】 前記アナログ回路は復調回路を備えている請求項１０に記載の非接触ＩＣカード。
【請求項１２】 前記半導体集積回路は、前記同調容量と並列に接続されて該整流回路の入力に接続される変調回路をさらに備えている請求項１０または請求項１１に記載の非接触ＩＣカード。
【請求項１３】 前記変調回路は、変調信号により回路インピーダンスを変調させる請求項１２に記載の非接触ＩＣカード。
【請求項１４】 前記整流回路は全波整流回路である請求項１０乃至請求項１３のいずれかに記載の非接触ＩＣカード。
【図１】
【図３】
【図２】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１１】
【図１３】
【図９】
【図１０】
【図１２】
【図３】
【図２】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１１】
【図１３】
【図９】
【図１０】
【図１２】
【公開番号】特開２００２−１４２３５６（Ｐ２００２−１４２３５６Ａ）
【公開日】平成１４年５月１７日（２００２．５．１７）
【国際特許分類】
【出願番号】特願２０００−３３４０２５（Ｐ２０００−３３４０２５）
【出願日】平成１２年１０月３１日（２０００．１０．３１）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１４年５月１７日（２００２．５．１７）
【国際特許分類】
【出願日】平成１２年１０月３１日（２０００．１０．３１）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]