電源回路及びその制御方法
【課題】 煩雑な制御を必要とせずに、ボルテージレギュレータの入出力電位差を最適化できる電源回路及びその制御方法を提供する。
【解決手段】 電源回路３０４は、バッテリ３００の出力電圧を昇圧しまたは降圧するＤＣＤＣコンバータ３０１と、前記ＤＣＤＣコンバータ３０１の出力電圧を降圧するボルテージレギュレータ３０２と、前記ボルテージレギュレータ３０２の出力電圧に相関する値に応じて前記ＤＣＤＣコンバータ３０１の出力電圧の昇圧値または降圧値を設定する電圧設定手段３０３とを備える。
【解決手段】 電源回路３０４は、バッテリ３００の出力電圧を昇圧しまたは降圧するＤＣＤＣコンバータ３０１と、前記ＤＣＤＣコンバータ３０１の出力電圧を降圧するボルテージレギュレータ３０２と、前記ボルテージレギュレータ３０２の出力電圧に相関する値に応じて前記ＤＣＤＣコンバータ３０１の出力電圧の昇圧値または降圧値を設定する電圧設定手段３０３とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッテリの電圧を定電圧化する電源回路及びその制御方法に関し、詳しくは、出力電圧の設定に際して煩雑な制御を必要としない電源回路及びその制御方法に関する。
【背景技術】
【０００２】
一般的にバッテリ駆動の電子機器における電源回路は、バッテリと、そのバッテリの出力電圧（端子電圧ともいう）を安定化する安定化回路とにより構成されている。
【０００３】
最も単純な安定化回路は、たとえば、下記の特許文献１に記載されているリニアレギュレータなどの「ボルテージレギュレータ」である。ボルテージレギュレータは、入力電圧を降下（降圧）させて安定化した電圧を出力するが、入力電圧の降下分をジュール熱として放出するため、電力損失が大きいという欠点がある。
【０００４】
一方、スイッチング電源とも呼ばれるスイッチングレギュレータは、入力電力から希望の出力電力を得る電力変換装置において、電力を変換・調整するためにスイッチング素子（電気回路の一部をＯＮ／ＯＦＦできる素子）を用いた電源装置の総称であり、その中でも特に、直流電力を別の直流電力に変換するものを「ＤＣＤＣコンバータ」といい、電圧降下をジュール熱として放出するボルテージレギュレータとは異なり、電力損失を少なくできるため、高精度・高効率を得ることができるという利点がある。ＤＣＤＣコンバータの関連技術としては、たとえば、特許文献２や特許文献３に記載のものがある。
【０００５】
特許文献２には、昇降圧ＤＣＤＣコンバータにおいて、降圧および昇圧を往来するような出力電圧の変動を抑制することができ、出力電圧を安定させることができる技術が記載されている。また、特許文献３には、給電切り換えする電圧を低く抑えて、昇圧変換回路での無駄な変換損失を低減して省電力効果を向上させることができる技術が記載されている。
【０００６】
このように、ＤＣＤＣコンバータは電力損失を少なくできるという利点があることから、前記のボルテージレギュレータの代わりにＤＣＤＣコンバータを用いてバッテリの電圧を安定化することが考えられるが、すなわち、「バッテリ→ＤＣＤＣコンバータ→負荷」という構成が考えられるが、この構成では、ＤＣＤＣコンバータの出力に現れるリップルノイズ（スイッチングに伴う微小な振動成分）の影響で良質な出力電圧が得られないという課題がある。このため、一般的には、リップルノイズをドロッパ（ボルテージレギュレータ）で押さえ込むという構成、すなわち、「バッテリ→ＤＣＤＣコンバータ→ボルテージレギュレータ→負荷」という組み合わせの構成がとられ、とりわけ、ノイズにシビアなデバイスの場合にはそのような構成がとられることが多い。
【０００７】
ＤＣＤＣコンバータとボルテージレギュレータとの組み合わせに関する技術としては、たとえば、下記の特許文献４や特許文献５に記載のものがある。
【０００８】
特許文献４には、補助電源（リチウムイオン２次電池）の出力電圧を昇圧する昇圧部（ＤＣＤＣコンバータ）と、昇圧部の出力を降圧して負荷に供給する降圧（ボルテージレギュレータ）とを備えた電源装置の技術が記載されている。また、特許文献５には、昇圧ＤＣＤＣコンバータとボルテージレギュレータとを備えた定電圧電源装置の技術が記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−２７８３１１号公報
【特許文献２】特開２００８−０９２７７９号公報
【特許文献３】特開２００９−２７３２４９号公報
【特許文献４】特開平１０−０３３３７５９号公報
【特許文献５】特開２００７−３３６７９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記のとおり、ボルテージレギュレータは電力損失が大きいという欠点があり、また、ＤＣＤＣコンバータはリップルノイズの影響で良質な出力電圧が得られないという欠点があることから、一般的にはそれらの組み合わせ、つまり、ＤＣＤＣコンバータとボルテージレギュレータとの組み合わせからなる構成（以下、組み合わせ型という）とされることが多い。
【００１１】
しかしながら、このような組み合わせ型は、ボルテージレギュレータの入出力電位差を最適化するために、ボルテージレギュレータの出力電圧に応じてＤＣＤＣコンバータの出力電圧を制御しなければならず、制御が煩雑になるという問題点がある。また、出力可変型（プログラマブル型）のボルテージレギュレータの場合は、ＤＣＤＣコンバータの出力電圧の制御に加えて、ボルテージレギュレータの出力電圧の制御も行わなければならず、さらに制御が煩雑になるという問題点がある。
【００１２】
そこで、本発明の目的は、煩雑な制御を必要とせずに、ボルテージレギュレータの入出力電位差を最適化できる電源回路及びその制御方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の電源回路は、バッテリの出力電圧を昇圧しまたは降圧するＤＣＤＣコンバータと、前記ＤＣＤＣコンバータの出力電圧を降圧するボルテージレギュレータと、前記ボルテージレギュレータの出力電圧に相関する値に応じて前記ＤＣＤＣコンバータの出力電圧の昇圧値または降圧値を設定する電圧設定手段とを備えたことを特徴とする。
本発明の電源回路の制御方法は、バッテリの出力電圧を昇圧しまたは降圧するＤＣＤＣコンバータと、前記ＤＣＤＣコンバータの出力電圧を降圧するボルテージレギュレータとを備える電源回路の制御方法であって、前記ボルテージレギュレータの出力電圧に相関する値に応じて前記ＤＣＤＣコンバータの出力電圧の昇圧値または降圧値を設定する電圧設定工程を含むことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、煩雑な制御を必要とせずに、ボルテージレギュレータの入出力電位差を最適化できる電源回路及びその制御方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】基本形の電源回路の構成図である。
【図２】基本型の電源回路１における電圧制御のフローを示す図である。
【図３】基本型の電源回路１における電圧出力特性図である。
【図４】実施形態に係る電源回路の構成図である。
【図５】実施形態に係る電源回路１００における電圧制御のフローを示す図である。
【図６】実施形態に係る電源回路１００における電圧出力特性図である。
【図７】付記１の構成図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態を、図面を参照しながら説明する。
１．基本形の電源回路：
まず、実施形態を説明する前に、実施形態を適用しない基本形の電源回路について説明する。なお、基本形の電源回路とは、前記の問題点、すなわち、ボルテージレギュレータの入出力電位差を最適化する際に煩雑な制御を行う必要がある電源回路のことをいう。
図１は、基本形の電源回路の構成図である。この図において、電源回路１は、一端がグランド（ＧＮＤ）に接続され、他端がバッテリ電源線２に接続されたリチウムイオン２次電池などのバッテリ３と、このバッテリ３に並列に接続されたバイパスコンデンサ４と、バッテリ３の出力電圧（バッテリ電源線２とＧＮＤの間の電圧；端子電圧ともいう）を任意の電圧に昇圧もしくは降圧する昇・降圧型のＤＣＤＣコンバータ５と、ＤＣＤＣコンバータ５の出力とＧＮＤとの間に接続された第１の位相補償用コンデンサ６と、ＤＣＤＣコンバータ５の出力と負荷（任意の電子回路等）７との間に挿入されたボルテージレギュレータ８と、ボルテージレギュレータ８の出力とＧＮＤとの間に接続された第２の位相補償用コンデンサ９と、ＤＣＤＣコンバータ５やボルテージレギュレータ８の動作を制御する電源制御コントローラ１０とを備えている。
【００１７】
バッテリ３の出力電圧を「Ｖｂａｔ」、ＤＣＤＣコンバータ５の出力電圧（ボルテージレギュレータ８の入力電圧でもある）を「Ｖｄｄｏｕｔ」、ボルテージレギュレータ８の出力電圧を「Ｖｒｅｇｏｕｔ」ということにする。
【００１８】
＜ＤＣＤＣコンバータ５の構成＞
ＤＣＤＣコンバータ５は、４つのＦＥＴ１１〜１４と、コイル１５と、ＦＥＴ１１〜１４のオンオフを制御するＤＣＤＣコントローラ１６と、スイッチング用の発振回路（ＯＳＣ）１７と、ＶｄｄｏｕｔをモニタしてＤＣＤＣコントローラ１６にフィードバックする分圧抵抗ラダー１８及び分圧抵抗１９と、補正用のエラーアンプ２０と、所定の基準電圧Ｖｒ１を発生する基準電圧発生部２１とから構成されている。
【００１９】
このような構成を有するＤＣＤＣコンバータ５は、先にも述べたように、バッテリ３の端子電圧を昇圧もしくは降圧し、任意の電圧（Ｖｄｄｏｕｔ）に変換して出力する。
【００２０】
ＤＣＤＣコンバータ５は、昇圧時と降圧時の二つの態様で動作し、昇圧時には、ＦＥＴ１１をオンにしたまま、発振回路１７の発振周期でＦＥＴ１３をオンオフし、コイル１５に流れる電流をチョッピングしてコイル１５に電流を蓄え、コイル１５に蓄えた電流をＦＥＴ１４を介して第１の位相補償用コンデンサ６に吐き出すことによって所望の出力電圧（Ｖｄｄｏｕｔ）を得るという動作を繰り返す。このとき、ＦＥＴ１４は、ＦＥＴ１３がオフの時にコイル１５の電流を還流するためのスイッチとして働き、ＦＥＴ１４とＦＥＴ１３は逆相で動作する。
【００２１】
一方、降圧時には、発振回路１７の発振周期でＦＥＴ１１をオンオフし、コイル１５に流れる電流をチョッピングしてコイル１５に電流を蓄え、コイル１５に蓄えた電流をＦＥＴ１４を介して第１の位相補償用コンデンサ６に吐き出すことによって所望の出力電圧（Ｖｄｄｏｕｔ）を得るという動作を繰り返す。このとき、ＦＥＴ１２は、ＦＥＴ１１がオフの時にコイル１５の電流を還流するためのスイッチとして働き、ＦＥＴ１２とＦＥＴ１１は逆相で動作する。
【００２２】
ＤＣＤＣコントローラ１６は、昇圧時または降圧時におけるＤＣＤＣコンバータ５の出力電圧（Ｖｄｄｏｕｔ）をエラーアンプ２０の出力電圧に従って制御するものであり、このＤＣＤＣコントローラ１６には、エラーアンプ２０の出力電圧が加えられている。
【００２３】
エラーアンプ２０はオペアンプで構成されており、オペアンプ（エラーアンプ２０）の反転入力（−入力）には、分圧抵抗ラダー１８と分圧抵抗１９とからなる抵抗分圧回路の分圧電圧Ｖａが加えられ、非反転入力（＋入力）には基準電圧発生部２１で作られた基準電圧Ｖｒ１が加えられている。
【００２４】
一般にオペアンプは、反転入力と非反転入力の差分に相当する値を出力するので、かかるオペアンプ（エラーアンプ２０）の出力電圧に従ってＶｄｄｏｕｔの値を制御するＤＣＤＣコントローラ１６は、要するに、基準電圧Ｖｒ１に対応した一定の電圧となるようにＶｄｄｏｕｔの値を制御する。
【００２５】
エラーアンプ２０の反転入力（−入力）に加えられる分圧電圧Ｖａは、分圧抵抗ラダー１８の値に応じて変化し、分圧抵抗ラダー１８の値は、電源制御コントローラ１０の制御に従って増減変化する仕組みになっている。
【００２６】
したがって、ＤＣＤＣコンバータ５は、その出力電圧（Ｖｄｄｏｕｔ）を、電源制御コントローラ１０の制御に従って任意に変化させることができるプログラム型の定電圧回路であり、且つ、バッテリ３の電圧を昇圧または降圧することができる昇・降圧型の定電圧回路である。
【００２７】
＜ボルテージレギュレータ８の構成＞
ボルテージレギュレータ８は、ドライバ用のＦＥＴ２２と、ボルテージレギュレータ８の出力電圧（Ｖｒｅｇｏｕｔ）をモニタするための分圧抵抗ラダー２３及び分圧抵抗２４と、エラーアンプ２６と、基準電圧Ｖｒ２を発生する基準電圧発生部２７とから構成されており、ＦＥＴ２２のソース−ドレイン間を流れる電流（以下、ｉＤＳ）を制御することにより、ＤＣＤＣコンバータ５の出力電圧（Ｖｄｄｏｕｔ）を降圧し、所定の直流電圧（Ｖｒｅｇｏｕｔ）に安定化して出力する。
【００２８】
ＦＥＴ２２のｉＤＳは、ＦＥＴ２２のゲート電位に応じて変化し、ＦＥＴ２２のゲート電位は、エラーアンプ２５の出力電圧で与えられる。
【００２９】
エラーアンプ２５はオペアンプで構成されており、このオペアンプ（エラーアンプ２５）の非反転入力（＋入力）には、分圧抵抗ラダー２３と分圧抵抗２４とからなる抵抗分圧回路の分圧電圧Ｖｂが加えられ、反転入力（−入力）には基準電圧発生部２６で作られた基準電圧Ｖｒ２が加えられている。
【００３０】
エラーアンプ２５の非反転入力（＋入力）に加えられる分圧電圧Ｖｂは、分圧抵抗ラダー２３の値に応じて変化し、分圧抵抗ラダー２３の値は、電源制御コントローラ１０の制御に従って増減変化する仕組みになっている。
【００３１】
したがって、ボルテージレギュレータ８は、その出力電圧（Ｖｒｅｇｏｕｔ）を、電源制御コントローラ１０の制御に従って任意に変化させることができるプログラム型の定電圧回路であり、且つ、Ｖｄｄｏｕｔを超えない電圧（ｖｒｅｇｏｕｔ）に定電圧化できる降圧型の定電圧回路である。
【００３２】
なお、以上の例では、ＤＣＤＣコンバータ５を昇・降圧型としたが、常にバッテリ３の端子電圧以下で使用するのであれば、降圧型であってもよく、この場合、ＦＥＴ１３は不要である。
【００３３】
さて、図１に示す基本型の電源回路１における電圧制御は、もっぱら電源制御コントローラ１０で行っている。
【００３４】
図２は、基本型の電源回路１における電圧制御のフローを示す図である。この図において、電源制御コントローラ１０は、まず、ＤＣＤＣコンバータ５の出力電圧（Ｖｄｄｏｕｔ）の設定（ステップＳ１１）と、ボルテージレギュレータ８の初期の出力電圧（Ｖｒｅｇｏｕｔ）の設定（ステップＳ１２）とを行い、次いで、ＤＣＤＣコンバータ５とボルテージレギュレータ８の動作をオンにする（ステップＳ１３、ステップＳ１４）。
【００３５】
そして、ボルテージレギュレター８の出力電圧（Ｖｒｅｇｏｕｔ）の変更ありか否かを判定し（ステップＳ１５）、変更ありでなければ、そのままステップＳ１５を繰り返し、変更ありであれば、次に、ボルテージレギュレータ８の出力電圧（Ｖｒｅｇｏｕｔ）の変更方向（上げる／下げる）を判定し（ステップＳ１６）、以降、その変更方向に対応した制御を実行した後、再び、ステップＳ１５に復帰する。
【００３６】
＜上げる場合の制御＞
ボルテージレギュレータ８の出力電圧（Ｖｒｅｇｏｕｔ）の変更方向が「上げる」場合は、ＤＣＤＣコンバータ５の出力電圧（Ｖｄｄｏｕｔ）を上げるための設定（ステップＳ１７；分圧抵抗ラダー１８の値を変更する）と、ボルテージレギュレータ８の出力電圧（Ｖｒｅｇｏｕｔ）を上げるための設定（ステップＳ１８；分圧抵抗ラダー２３の値を変更する）とを行う。
【００３７】
＜下げる場合の制御＞
ボルテージレギュレータ８の出力電圧（Ｖｒｅｇｏｕｔ）の変更方向が「下げる」場合は、ＤＣＤＣコンバータ５の出力電圧（Ｖｄｄｏｕｔ）を下げるための設定（ステップＳ１９；分圧抵抗ラダー１８の値を変更する）と、ボルテージレギュレータ８の出力電圧（Ｖｒｅｇｏｕｔ）を下げるための設定（ステップＳ２０；分圧抵抗ラダー２３の値を変更する）とを行う。
【００３８】
このような電圧制御において、ＤＣＤＣコンバータ５の出力電圧（Ｖｄｄｏｕｔ）は、ボルテージレギュレータ８の出力電圧（Ｖｒｅｇｏｕｔ）に、そのボルテージレギュレータ８の最小入出力電圧差（以下、Ｖｓａｔ）を加えた以上の電圧があればよい。つまり、「Ｖｄｄｏｕｔ≧Ｖｒｅｇｏｕｔ＋Ｖｓａｔ」であればよい。
【００３９】
図３は、基本型の電源回路１における電圧出力特性図である。この図は、「Ｖｄｄｏｕｔ≧Ｖｒｅｇｏｕｔ＋Ｖｓａｔ」の状態に制御しているときの様子を示している。すなわち、降圧時と昇圧時の双方で上記の条件（Ｖｄｄｏｕｔ≧Ｖｒｅｇｏｕｔ＋Ｖｓａｔ）を満たすように制御しているときの様子を示している。図において、ΔＶａ〜ΔＶｅは、ボルテージレギュレータ８の入出力電位差、つまり、Ｖｒｅｇｏｕｔ＋Ｖｓａｔを示している。このΔＶａ〜ΔＶｅは常に一定であることが望ましいものの、そのためには、より緻密な制御が必要であり、制御の煩雑を招くという欠点を生じる。一方、制御を簡素化すると、今度は入出力電位差（ΔＶａ〜ΔＶｄ）が一定にならず、場所によっては必要以上に大きくなるところが生じてしまう。
【００４０】
たとえば、この図では、時刻ｔ０と時刻ｔ２でそれぞれＶｒｅｇｏｕｔを下げる動作（降圧動作）を行っており、また、時刻ｔ５でＶｒｅｇｏｕｔを上げる動作（昇圧動作）を行っている。昇圧動作と降圧動作にはそれぞれ所定の応答遅れがあるので、時刻ｔ０で始まった降圧動作は時刻ｔ１で完了し、また、時刻ｔ２で始まった降圧動作は時刻ｔ３で完了し、同様に、時刻ｔ５で始まった昇圧動作は時刻ｔ６で完了する。
【００４１】
降圧動作におけるＶｒｅｇｏｕｔの目標電圧は、いずれもＶｄｄｏｕｔよりも小さい。したがって、降圧動作中、Ｖｄｄｏｕｔの制御は行われず、Ｖｄｄｏｕｔは一定値を保持しているので、この間のボルテージレギュレータ８の入出力電位差は、ＶｄｄｏｕｔとＶｒｅｇｏｕｔの電位差で与えられる。具体的には時刻ｔ０までの入出力電位差はΔＶａ、時刻ｔ１〜時刻ｔ２の入出力電位差はΔＶｂ、時刻ｔ３〜時刻ｔ４の入出力電位差はΔＶｃで与えられる。
【００４２】
ここで、降圧動作中のＶｄｄｏｕｔは前記のとおり一定値を保持しているので、これらの入出力電位差（ΔＶａ、ΔＶｂ、ΔＶｃ）は必然的に不等値（ΔＶａ＜ΔＶｂ＜ΔＶｃ）となる。冒頭で説明したとおり、ボルテージレギュレータ８は、入出力電位差に相当するジュール熱を発生し、その熱による損失を生じるから、結局のところ、基本型の電源回路１は上記の入出力電位差（ΔＶａ、ΔＶｂ、ΔＶｃ）の不等値（ΔＶａ＜ΔＶｂ＜ΔＶｃ）に対応した損失を生じてしまう。図中の一点鎖線で示す特性線はその損失を示している。すなわち、時刻ｔ０までの損失に対して、時刻ｔ０〜ｔ２で損失が増え、さらに、時刻ｔ２〜ｔ４でより一層損失が増える様子を示している。時刻ｔ０〜ｔ２の損失はΔＶａ＜ΔＶｂに対応し、また、時刻ｔ２〜ｔ４の損失はΔＶｂ＜ΔＶｃに対応している。
【００４３】
さらに、損失は昇圧動作の開始段階でも増加する。すなわち、図示の例では時刻ｔ５でＶｒｅｇｏｕｔの昇圧を開始しているが、Ｖｄｄｏｕｔの応答遅れを加味して、それに先立つ時刻ｔ４の時点でＶｄｄｏｕｔの昇圧を事前に開始しておく必要があり、この事前昇圧によって一時的にボルテージレギュレータ８の入出力電位差Ｖｄが増えてしまうからである。昇圧動作時の損失は、時刻ｔ６で昇圧動作が完了すると、その時点の入出力電位差ΔＶｅに対応した小さな値に収まる。
【００４４】
このように、基本型の電源回路１は、Ｖｒｅｇｏｕｔの降圧動作や昇圧動作に伴って損失が増加するという不都合がある。この不都合は、Ｖｒｅｇｏｕｔの変更（特に降圧）に合わせてＶｄｄｏｕｔを変更することによって解決可能であるが、そのような解決は、制御の煩雑化を招くという不都合を生じる。Ｖｄｄｏｕｔの変更、つまり、分圧抵抗ラダー１８の値設定は電源制御コントローラ１０からの指令によって行う必要があるからであり、電源制御コントローラ１０における制御が煩雑化するからである。
【００４５】
以下、かかる不都合（損失の増加と制御の煩雑化）の解決を意図した実施形態について説明する。
２．実施形態の電源回路：
実施形態は、損失低減と制御の煩雑化の回避を意図して、前記の基本形の電源回路を改良したものである。
図４は、実施形態に係る電源回路の構成図である。なお、この図（図４）において、先の基本形の電源回路１（図１参照）と共通する構成要素には同一の符号を付してある。
実施形態に係る電源回路１００は、多くの点で先の基本形の電源回路１と共通しているが、以下の点で構成上の相違がある。
【００４６】
〔第１の相違点〕
一定の基準電圧Ｖｒ１を発生する基準電圧発生部２１の代わりに、ボルテージレギュレータ８０の出力電圧（Ｖｒｅｇｏｕｔ）に相関する値（ここではＶｂ）に応じて動的にその値を変化させる基準電圧Ｖｒ１を発生する基準電圧発生部２１０を設けた点。
【００４７】
〔第２の相違点〕
ＤＣＤＣコンバータ５０の出力電圧（Ｖｄｄｏｕｔ）が、ボルテージレギュレータ８０の出力電圧（Ｖｒｅｇｏｕｔ）よりも、ボルテージレギュレータ８０の入出力電位差（Ｖｓａｔ）以上高くなるよう最適設定されたオフセット電圧Ｖｏｆｓｔを発生するオフセット発生部１０１を新たに設けた点。
【００４８】
〔第３の相違点〕
２入力型のオペアンプで構成されたエラーアンプ２０の代わりに、３入力型のオペアンプで構成されたエラーアンプ２００を設け、その反転入力（−入力）にＶａを加えるとともに、第１の非反転入力（＋入力）にＶｒ１を加え、第２の非反転入力（＋入力）にＶｏｆｓｔを加えた点。
【００４９】
以上の第１〜第３の相違点により、実施形態に係る電源回路１００は、煩雑な電圧制御を必要とせずに損失の低減を図ることができるという特有の効果を奏することができる。
【００５０】
以下、このことについて詳述する。
図５は、実施形態に係る電源回路１００における電圧制御のフローを示す図である。この図において、ステップＳ１１〜ステップＳ１５は、先の基本型の電源回路１における電圧制御フロー（図２参照）の同じステップ番号と共通であり、相違は、先の電圧制御フロー（図２参照）におけステップＳ１６〜ステップＳ２０の代わりにステップＳ２１を設けた点にある。
【００５１】
すなわち、先の電圧制御フロー（図２参照）では、ボルテージレギュレータ８の出力電圧（Ｖｒｅｇｏｕｔ）の変更方向（上げる／下げる）を判定し（ステップＳ１６）、その判定結果に従い、上げる場合の制御（ステップＳ１７、ステップＳ１８）と、下げる場合の制御（ステップＳ１９、ステップＳ２０）とを行うという煩雑な制御を行っていたが、実施形態に係る電源回路１００では、そのような煩雑な制御を行う必要がなく、単にボルテージレギュレータ８０の出力電圧（Ｖｒｅｇｏｕｔ）の変更に追従させてＤＣＤＣコンバータ５０の出力電圧（Ｖｄｄｏｕｔ）を自動設定するという単純な動作（ステップＳ２１）を実行している点で相違する。
【００５２】
これは、前記の構成上の相違点（第１の相違点〜第３の相違点）を有しているからであり、とりわけ、ボルテージレギュレータ８０の出力電圧（Ｖｒｅｇｏｕｔ）に相関する値（ここではＶｂ）に応じて動的にその値を変化させる基準電圧Ｖｒ１を発生する基準電圧発生部２１０を設けるとともに、ＤＣＤＣコンバータ５０の出力電圧（Ｖｄｄｏｕｔ）が、ボルテージレギュレータ８０の出力電圧（Ｖｒｅｇｏｕｔ）よりも、ボルテージレギュレータ８０の入出力電位差（Ｖｓａｔ）以上高くなるよう最適設定されたオフセット電圧Ｖｏｆｓｔを発生するオフセット発生部１０１を新たに設け、且つ、３入力型のオペアンプで構成されたエラーアンプ２００の反転入力（−入力）にＶａを加えるとともに、第１の非反転入力（＋入力）にＶｒ１を加え、第２の非反転入力（＋入力）にＶｏｆｓｔを加えたからであって、これにより、ステップＳ２１の動作、すなわち、ボルテージレギュレータ８０の出力電圧（Ｖｒｅｇｏｕｔ）の変更に追従させてＤＣＤＣコンバータ５０の出力電圧（Ｖｄｄｏｕｔ）を自動設定するという単純な動作が実行されるからである。
【００５３】
このように、実施形態に係る電源回路１００では、ボルテージレギュレータ８０の出力電圧（Ｖｒｅｇｏｕｔ）をＤＣＤＣコンバータ５０の側でモニタできる構成とし、ボルテージレギュレータ８０の出力電圧（Ｖｒｅｇｏｕｔ）を基準としてＤＣＤＣコンバータ５０の出力電圧（Ｖｄｄｏｕｔ）、すなわち、ボルテージレギュレータ８０の入力電圧にフィードバックがかかるようにしたので、ボルテージレギュレータ８０の出力電圧に変更があった場合には、電圧の上昇・下降に関係なく、その変更がＤＣＤＣコンバータ５０の側にフィードバックされ、ＤＣＤＣコンバータ５０の出力電圧（すなわち、ボルテージレギュレータ８０の入力電圧）が追従して自動設定されるから、電源制御コントローラ１０の制御を簡素化できるという第１の効果が得られる。
【００５４】
また、ボルテージレギュレータ８０の出力電圧の変更にかかわらず、常にボルテージレギュレータ８０の入出力電位差を一定にすることができ、損失（発熱ロス）を最小に抑えることもできるという第２の効果も得られる。
【００５５】
第２の効果について説明する。
図６は、実施形態に係る電源回路１００における電圧出力特性図である。時刻ｔ０及び時刻ｔ２はＶｒｅｇｏｕｔの降圧動作開始点、時刻ｔ４はＶｒｅｇｏｕｔの昇圧動作開始点であり、時刻ｔ１、時刻ｔ３、時刻ｔ５は各々の動作完了点である。この図に示すように、実施形態の電源回路１００では、Ｖｒｅｇｏｕｔの降圧または昇圧動作に追従してＶｄｄｏｕｔの値が同方向且つ同量だけ変化する。すなわち、時刻ｔ０〜ｔ１にかけてＶｒｅｇｏｕｔが降圧動作しているが、このときＶｄｄｏｕｔも同方向且つ同量だけ追従変化している。同様に、時刻ｔ２〜ｔ３にかけてＶｒｅｇｏｕｔがさらに降圧動作しているが、このときにも、Ｖｄｄｏｕｔが同方向且つ同量だけ追従変化している。同様に、時刻ｔ４〜ｔ５にかけてＶｒｅｇｏｕｔが昇圧動作しているが、このときにも、Ｖｄｄｏｕｔが同方向且つ同量だけ追従変化している。
【００５６】
したがって、いずれの場所においても、ＶｒｅｇｏｕｔとＶｄｄｏｕｔの差分、つまり、ボルテージレギュレータ８０の入出力電位差ΔＶは「一定」であり、この入出力電位差ΔＶは損失に相当するから、ボルテージレギュレータ８０の出力電圧の変更にかかわらず、常にボルテージレギュレータ８０の入出力電位差を一定に維持して、損失（発熱ロス）を最小に抑えることができる。しかも、このような入出力電位差ΔＶの「一定」は、電源制御コントローラ１０の制御によって行われるのではなく、Ｖｒｅｇｏｕｔに相関する値（Ｖｂ）に追従して自動的に行われるから、制御の煩雑化を招くこともない。
【００５７】
以上のとおりであるから、実施形態に係る電源回路１００によれば、以下の効果を奏することができる。
（１）ボルテージレギュレータ８０の出力電圧に対して自動的にＤＣＤＣコンバータ５０の出力電圧、すなわちボルテージレギュレータ８０の入力電圧を追従させることができ、ボルテージレギュレータ８０の出力電圧やＤＣＤＣコンバータ５０の出力電圧それぞれに対する煩雑な制御をなくして、電圧制御コントローラ１０の処理負担を軽減することができる。
（２）ボルテージレギュレータ８０の出力電圧に対して、ボルテージレギュレータ８０の入力電圧（ＤＣＤＣコンバータ５０の出力電圧）を自動的に最適化することができ、損失を最小限にすることができる。
（３）ＤＣＤＣコンバータ５０の出力電圧をボルテージレギュレータ８０の出力電圧に追従させて自動設定できるので、ＤＣＤＣコンバータ５０の出力電圧の制御を行う必要がなくなり、電源制御コントローラ１０の制御負担を軽減できる。
【００５８】
なお、実施形態に係る電源回路１００の適用分野は特に限定されない。たとえば、携帯電話機等の携帯型電子機器などとしてもよいが、要は、バッテリで動作する電子機器であれば如何なるものであっても適用可能である。
【００５９】
以下、本発明の特徴を付記する。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
図７は、付記１の構成図である。
付記１は、
バッテリ３００（実施形態のバッテリ３に相当）の出力電圧を昇圧しまたは降圧するＤＣＤＣコンバータ３０１（実施形態のＤＣＤＣコンバータ５０に相当）と、
前記ＤＣＤＣコンバータ３０１の出力電圧を降圧するボルテージレギュレータ３０２（実施形態のボルテージレギュレータ８０に相当）と、
前記ボルテージレギュレータ３０２の出力電圧に相関する値に応じて前記ＤＣＤＣコンバータ３０１の出力電圧の昇圧値または降圧値を設定する電圧設定手段３０３（実施形態の基準電圧発生部２１０、オフセット発生部１０１、エラーアンプ２００に相当）と
を備えたことを特徴とする電源回路３０４（実施形態の電源回路１００に相当）である。
【００６０】
（付記２）
付記２は、
前記電圧設定手段は、前記ボルテージレギュレータの出力電圧に相関する値にに応じて動的にその値を変化させる基準電圧を発生するとともに、前記ＤＣＤＣコンバータの出力電圧が前記ボルテージレギュレータの出力電圧よりも前記ボルテージレギュレータの入出力電位差以上高くなるよう設定されたオフセット電圧を発生し、これらの基準電圧とオフセット電圧とに基づいて前記ＤＣＤＣコンバータの出力電圧を昇圧しまたは降圧することを特徴とする付記１に記載の電源回路である。
【００６１】
（付記３）
付記３は、
バッテリの出力電圧を昇圧しまたは降圧するＤＣＤＣコンバータと、前記ＤＣＤＣコンバータの出力電圧を降圧するボルテージレギュレータとを備える電源回路の制御方法であって、
前記ボルテージレギュレータの出力電圧に相関する値に応じて前記ＤＣＤＣコンバータの出力電圧の昇圧値または降圧値を設定する電圧設定工程を含むことを特徴とする、電源回路の制御方法である。
【符号の説明】
【００６２】
３００ バッテリ３００
３０１ ＤＣＤＣコンバータ
３０２ ボルテージレギュレータ
３０３ 電圧設定手段
３０４ 電源回路
【技術分野】
【０００１】
本発明は、バッテリの電圧を定電圧化する電源回路及びその制御方法に関し、詳しくは、出力電圧の設定に際して煩雑な制御を必要としない電源回路及びその制御方法に関する。
【背景技術】
【０００２】
一般的にバッテリ駆動の電子機器における電源回路は、バッテリと、そのバッテリの出力電圧（端子電圧ともいう）を安定化する安定化回路とにより構成されている。
【０００３】
最も単純な安定化回路は、たとえば、下記の特許文献１に記載されているリニアレギュレータなどの「ボルテージレギュレータ」である。ボルテージレギュレータは、入力電圧を降下（降圧）させて安定化した電圧を出力するが、入力電圧の降下分をジュール熱として放出するため、電力損失が大きいという欠点がある。
【０００４】
一方、スイッチング電源とも呼ばれるスイッチングレギュレータは、入力電力から希望の出力電力を得る電力変換装置において、電力を変換・調整するためにスイッチング素子（電気回路の一部をＯＮ／ＯＦＦできる素子）を用いた電源装置の総称であり、その中でも特に、直流電力を別の直流電力に変換するものを「ＤＣＤＣコンバータ」といい、電圧降下をジュール熱として放出するボルテージレギュレータとは異なり、電力損失を少なくできるため、高精度・高効率を得ることができるという利点がある。ＤＣＤＣコンバータの関連技術としては、たとえば、特許文献２や特許文献３に記載のものがある。
【０００５】
特許文献２には、昇降圧ＤＣＤＣコンバータにおいて、降圧および昇圧を往来するような出力電圧の変動を抑制することができ、出力電圧を安定させることができる技術が記載されている。また、特許文献３には、給電切り換えする電圧を低く抑えて、昇圧変換回路での無駄な変換損失を低減して省電力効果を向上させることができる技術が記載されている。
【０００６】
このように、ＤＣＤＣコンバータは電力損失を少なくできるという利点があることから、前記のボルテージレギュレータの代わりにＤＣＤＣコンバータを用いてバッテリの電圧を安定化することが考えられるが、すなわち、「バッテリ→ＤＣＤＣコンバータ→負荷」という構成が考えられるが、この構成では、ＤＣＤＣコンバータの出力に現れるリップルノイズ（スイッチングに伴う微小な振動成分）の影響で良質な出力電圧が得られないという課題がある。このため、一般的には、リップルノイズをドロッパ（ボルテージレギュレータ）で押さえ込むという構成、すなわち、「バッテリ→ＤＣＤＣコンバータ→ボルテージレギュレータ→負荷」という組み合わせの構成がとられ、とりわけ、ノイズにシビアなデバイスの場合にはそのような構成がとられることが多い。
【０００７】
ＤＣＤＣコンバータとボルテージレギュレータとの組み合わせに関する技術としては、たとえば、下記の特許文献４や特許文献５に記載のものがある。
【０００８】
特許文献４には、補助電源（リチウムイオン２次電池）の出力電圧を昇圧する昇圧部（ＤＣＤＣコンバータ）と、昇圧部の出力を降圧して負荷に供給する降圧（ボルテージレギュレータ）とを備えた電源装置の技術が記載されている。また、特許文献５には、昇圧ＤＣＤＣコンバータとボルテージレギュレータとを備えた定電圧電源装置の技術が記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−２７８３１１号公報
【特許文献２】特開２００８−０９２７７９号公報
【特許文献３】特開２００９−２７３２４９号公報
【特許文献４】特開平１０−０３３３７５９号公報
【特許文献５】特開２００７−３３６７９５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記のとおり、ボルテージレギュレータは電力損失が大きいという欠点があり、また、ＤＣＤＣコンバータはリップルノイズの影響で良質な出力電圧が得られないという欠点があることから、一般的にはそれらの組み合わせ、つまり、ＤＣＤＣコンバータとボルテージレギュレータとの組み合わせからなる構成（以下、組み合わせ型という）とされることが多い。
【００１１】
しかしながら、このような組み合わせ型は、ボルテージレギュレータの入出力電位差を最適化するために、ボルテージレギュレータの出力電圧に応じてＤＣＤＣコンバータの出力電圧を制御しなければならず、制御が煩雑になるという問題点がある。また、出力可変型（プログラマブル型）のボルテージレギュレータの場合は、ＤＣＤＣコンバータの出力電圧の制御に加えて、ボルテージレギュレータの出力電圧の制御も行わなければならず、さらに制御が煩雑になるという問題点がある。
【００１２】
そこで、本発明の目的は、煩雑な制御を必要とせずに、ボルテージレギュレータの入出力電位差を最適化できる電源回路及びその制御方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の電源回路は、バッテリの出力電圧を昇圧しまたは降圧するＤＣＤＣコンバータと、前記ＤＣＤＣコンバータの出力電圧を降圧するボルテージレギュレータと、前記ボルテージレギュレータの出力電圧に相関する値に応じて前記ＤＣＤＣコンバータの出力電圧の昇圧値または降圧値を設定する電圧設定手段とを備えたことを特徴とする。
本発明の電源回路の制御方法は、バッテリの出力電圧を昇圧しまたは降圧するＤＣＤＣコンバータと、前記ＤＣＤＣコンバータの出力電圧を降圧するボルテージレギュレータとを備える電源回路の制御方法であって、前記ボルテージレギュレータの出力電圧に相関する値に応じて前記ＤＣＤＣコンバータの出力電圧の昇圧値または降圧値を設定する電圧設定工程を含むことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、煩雑な制御を必要とせずに、ボルテージレギュレータの入出力電位差を最適化できる電源回路及びその制御方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】基本形の電源回路の構成図である。
【図２】基本型の電源回路１における電圧制御のフローを示す図である。
【図３】基本型の電源回路１における電圧出力特性図である。
【図４】実施形態に係る電源回路の構成図である。
【図５】実施形態に係る電源回路１００における電圧制御のフローを示す図である。
【図６】実施形態に係る電源回路１００における電圧出力特性図である。
【図７】付記１の構成図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態を、図面を参照しながら説明する。
１．基本形の電源回路：
まず、実施形態を説明する前に、実施形態を適用しない基本形の電源回路について説明する。なお、基本形の電源回路とは、前記の問題点、すなわち、ボルテージレギュレータの入出力電位差を最適化する際に煩雑な制御を行う必要がある電源回路のことをいう。
図１は、基本形の電源回路の構成図である。この図において、電源回路１は、一端がグランド（ＧＮＤ）に接続され、他端がバッテリ電源線２に接続されたリチウムイオン２次電池などのバッテリ３と、このバッテリ３に並列に接続されたバイパスコンデンサ４と、バッテリ３の出力電圧（バッテリ電源線２とＧＮＤの間の電圧；端子電圧ともいう）を任意の電圧に昇圧もしくは降圧する昇・降圧型のＤＣＤＣコンバータ５と、ＤＣＤＣコンバータ５の出力とＧＮＤとの間に接続された第１の位相補償用コンデンサ６と、ＤＣＤＣコンバータ５の出力と負荷（任意の電子回路等）７との間に挿入されたボルテージレギュレータ８と、ボルテージレギュレータ８の出力とＧＮＤとの間に接続された第２の位相補償用コンデンサ９と、ＤＣＤＣコンバータ５やボルテージレギュレータ８の動作を制御する電源制御コントローラ１０とを備えている。
【００１７】
バッテリ３の出力電圧を「Ｖｂａｔ」、ＤＣＤＣコンバータ５の出力電圧（ボルテージレギュレータ８の入力電圧でもある）を「Ｖｄｄｏｕｔ」、ボルテージレギュレータ８の出力電圧を「Ｖｒｅｇｏｕｔ」ということにする。
【００１８】
＜ＤＣＤＣコンバータ５の構成＞
ＤＣＤＣコンバータ５は、４つのＦＥＴ１１〜１４と、コイル１５と、ＦＥＴ１１〜１４のオンオフを制御するＤＣＤＣコントローラ１６と、スイッチング用の発振回路（ＯＳＣ）１７と、ＶｄｄｏｕｔをモニタしてＤＣＤＣコントローラ１６にフィードバックする分圧抵抗ラダー１８及び分圧抵抗１９と、補正用のエラーアンプ２０と、所定の基準電圧Ｖｒ１を発生する基準電圧発生部２１とから構成されている。
【００１９】
このような構成を有するＤＣＤＣコンバータ５は、先にも述べたように、バッテリ３の端子電圧を昇圧もしくは降圧し、任意の電圧（Ｖｄｄｏｕｔ）に変換して出力する。
【００２０】
ＤＣＤＣコンバータ５は、昇圧時と降圧時の二つの態様で動作し、昇圧時には、ＦＥＴ１１をオンにしたまま、発振回路１７の発振周期でＦＥＴ１３をオンオフし、コイル１５に流れる電流をチョッピングしてコイル１５に電流を蓄え、コイル１５に蓄えた電流をＦＥＴ１４を介して第１の位相補償用コンデンサ６に吐き出すことによって所望の出力電圧（Ｖｄｄｏｕｔ）を得るという動作を繰り返す。このとき、ＦＥＴ１４は、ＦＥＴ１３がオフの時にコイル１５の電流を還流するためのスイッチとして働き、ＦＥＴ１４とＦＥＴ１３は逆相で動作する。
【００２１】
一方、降圧時には、発振回路１７の発振周期でＦＥＴ１１をオンオフし、コイル１５に流れる電流をチョッピングしてコイル１５に電流を蓄え、コイル１５に蓄えた電流をＦＥＴ１４を介して第１の位相補償用コンデンサ６に吐き出すことによって所望の出力電圧（Ｖｄｄｏｕｔ）を得るという動作を繰り返す。このとき、ＦＥＴ１２は、ＦＥＴ１１がオフの時にコイル１５の電流を還流するためのスイッチとして働き、ＦＥＴ１２とＦＥＴ１１は逆相で動作する。
【００２２】
ＤＣＤＣコントローラ１６は、昇圧時または降圧時におけるＤＣＤＣコンバータ５の出力電圧（Ｖｄｄｏｕｔ）をエラーアンプ２０の出力電圧に従って制御するものであり、このＤＣＤＣコントローラ１６には、エラーアンプ２０の出力電圧が加えられている。
【００２３】
エラーアンプ２０はオペアンプで構成されており、オペアンプ（エラーアンプ２０）の反転入力（−入力）には、分圧抵抗ラダー１８と分圧抵抗１９とからなる抵抗分圧回路の分圧電圧Ｖａが加えられ、非反転入力（＋入力）には基準電圧発生部２１で作られた基準電圧Ｖｒ１が加えられている。
【００２４】
一般にオペアンプは、反転入力と非反転入力の差分に相当する値を出力するので、かかるオペアンプ（エラーアンプ２０）の出力電圧に従ってＶｄｄｏｕｔの値を制御するＤＣＤＣコントローラ１６は、要するに、基準電圧Ｖｒ１に対応した一定の電圧となるようにＶｄｄｏｕｔの値を制御する。
【００２５】
エラーアンプ２０の反転入力（−入力）に加えられる分圧電圧Ｖａは、分圧抵抗ラダー１８の値に応じて変化し、分圧抵抗ラダー１８の値は、電源制御コントローラ１０の制御に従って増減変化する仕組みになっている。
【００２６】
したがって、ＤＣＤＣコンバータ５は、その出力電圧（Ｖｄｄｏｕｔ）を、電源制御コントローラ１０の制御に従って任意に変化させることができるプログラム型の定電圧回路であり、且つ、バッテリ３の電圧を昇圧または降圧することができる昇・降圧型の定電圧回路である。
【００２７】
＜ボルテージレギュレータ８の構成＞
ボルテージレギュレータ８は、ドライバ用のＦＥＴ２２と、ボルテージレギュレータ８の出力電圧（Ｖｒｅｇｏｕｔ）をモニタするための分圧抵抗ラダー２３及び分圧抵抗２４と、エラーアンプ２６と、基準電圧Ｖｒ２を発生する基準電圧発生部２７とから構成されており、ＦＥＴ２２のソース−ドレイン間を流れる電流（以下、ｉＤＳ）を制御することにより、ＤＣＤＣコンバータ５の出力電圧（Ｖｄｄｏｕｔ）を降圧し、所定の直流電圧（Ｖｒｅｇｏｕｔ）に安定化して出力する。
【００２８】
ＦＥＴ２２のｉＤＳは、ＦＥＴ２２のゲート電位に応じて変化し、ＦＥＴ２２のゲート電位は、エラーアンプ２５の出力電圧で与えられる。
【００２９】
エラーアンプ２５はオペアンプで構成されており、このオペアンプ（エラーアンプ２５）の非反転入力（＋入力）には、分圧抵抗ラダー２３と分圧抵抗２４とからなる抵抗分圧回路の分圧電圧Ｖｂが加えられ、反転入力（−入力）には基準電圧発生部２６で作られた基準電圧Ｖｒ２が加えられている。
【００３０】
エラーアンプ２５の非反転入力（＋入力）に加えられる分圧電圧Ｖｂは、分圧抵抗ラダー２３の値に応じて変化し、分圧抵抗ラダー２３の値は、電源制御コントローラ１０の制御に従って増減変化する仕組みになっている。
【００３１】
したがって、ボルテージレギュレータ８は、その出力電圧（Ｖｒｅｇｏｕｔ）を、電源制御コントローラ１０の制御に従って任意に変化させることができるプログラム型の定電圧回路であり、且つ、Ｖｄｄｏｕｔを超えない電圧（ｖｒｅｇｏｕｔ）に定電圧化できる降圧型の定電圧回路である。
【００３２】
なお、以上の例では、ＤＣＤＣコンバータ５を昇・降圧型としたが、常にバッテリ３の端子電圧以下で使用するのであれば、降圧型であってもよく、この場合、ＦＥＴ１３は不要である。
【００３３】
さて、図１に示す基本型の電源回路１における電圧制御は、もっぱら電源制御コントローラ１０で行っている。
【００３４】
図２は、基本型の電源回路１における電圧制御のフローを示す図である。この図において、電源制御コントローラ１０は、まず、ＤＣＤＣコンバータ５の出力電圧（Ｖｄｄｏｕｔ）の設定（ステップＳ１１）と、ボルテージレギュレータ８の初期の出力電圧（Ｖｒｅｇｏｕｔ）の設定（ステップＳ１２）とを行い、次いで、ＤＣＤＣコンバータ５とボルテージレギュレータ８の動作をオンにする（ステップＳ１３、ステップＳ１４）。
【００３５】
そして、ボルテージレギュレター８の出力電圧（Ｖｒｅｇｏｕｔ）の変更ありか否かを判定し（ステップＳ１５）、変更ありでなければ、そのままステップＳ１５を繰り返し、変更ありであれば、次に、ボルテージレギュレータ８の出力電圧（Ｖｒｅｇｏｕｔ）の変更方向（上げる／下げる）を判定し（ステップＳ１６）、以降、その変更方向に対応した制御を実行した後、再び、ステップＳ１５に復帰する。
【００３６】
＜上げる場合の制御＞
ボルテージレギュレータ８の出力電圧（Ｖｒｅｇｏｕｔ）の変更方向が「上げる」場合は、ＤＣＤＣコンバータ５の出力電圧（Ｖｄｄｏｕｔ）を上げるための設定（ステップＳ１７；分圧抵抗ラダー１８の値を変更する）と、ボルテージレギュレータ８の出力電圧（Ｖｒｅｇｏｕｔ）を上げるための設定（ステップＳ１８；分圧抵抗ラダー２３の値を変更する）とを行う。
【００３７】
＜下げる場合の制御＞
ボルテージレギュレータ８の出力電圧（Ｖｒｅｇｏｕｔ）の変更方向が「下げる」場合は、ＤＣＤＣコンバータ５の出力電圧（Ｖｄｄｏｕｔ）を下げるための設定（ステップＳ１９；分圧抵抗ラダー１８の値を変更する）と、ボルテージレギュレータ８の出力電圧（Ｖｒｅｇｏｕｔ）を下げるための設定（ステップＳ２０；分圧抵抗ラダー２３の値を変更する）とを行う。
【００３８】
このような電圧制御において、ＤＣＤＣコンバータ５の出力電圧（Ｖｄｄｏｕｔ）は、ボルテージレギュレータ８の出力電圧（Ｖｒｅｇｏｕｔ）に、そのボルテージレギュレータ８の最小入出力電圧差（以下、Ｖｓａｔ）を加えた以上の電圧があればよい。つまり、「Ｖｄｄｏｕｔ≧Ｖｒｅｇｏｕｔ＋Ｖｓａｔ」であればよい。
【００３９】
図３は、基本型の電源回路１における電圧出力特性図である。この図は、「Ｖｄｄｏｕｔ≧Ｖｒｅｇｏｕｔ＋Ｖｓａｔ」の状態に制御しているときの様子を示している。すなわち、降圧時と昇圧時の双方で上記の条件（Ｖｄｄｏｕｔ≧Ｖｒｅｇｏｕｔ＋Ｖｓａｔ）を満たすように制御しているときの様子を示している。図において、ΔＶａ〜ΔＶｅは、ボルテージレギュレータ８の入出力電位差、つまり、Ｖｒｅｇｏｕｔ＋Ｖｓａｔを示している。このΔＶａ〜ΔＶｅは常に一定であることが望ましいものの、そのためには、より緻密な制御が必要であり、制御の煩雑を招くという欠点を生じる。一方、制御を簡素化すると、今度は入出力電位差（ΔＶａ〜ΔＶｄ）が一定にならず、場所によっては必要以上に大きくなるところが生じてしまう。
【００４０】
たとえば、この図では、時刻ｔ０と時刻ｔ２でそれぞれＶｒｅｇｏｕｔを下げる動作（降圧動作）を行っており、また、時刻ｔ５でＶｒｅｇｏｕｔを上げる動作（昇圧動作）を行っている。昇圧動作と降圧動作にはそれぞれ所定の応答遅れがあるので、時刻ｔ０で始まった降圧動作は時刻ｔ１で完了し、また、時刻ｔ２で始まった降圧動作は時刻ｔ３で完了し、同様に、時刻ｔ５で始まった昇圧動作は時刻ｔ６で完了する。
【００４１】
降圧動作におけるＶｒｅｇｏｕｔの目標電圧は、いずれもＶｄｄｏｕｔよりも小さい。したがって、降圧動作中、Ｖｄｄｏｕｔの制御は行われず、Ｖｄｄｏｕｔは一定値を保持しているので、この間のボルテージレギュレータ８の入出力電位差は、ＶｄｄｏｕｔとＶｒｅｇｏｕｔの電位差で与えられる。具体的には時刻ｔ０までの入出力電位差はΔＶａ、時刻ｔ１〜時刻ｔ２の入出力電位差はΔＶｂ、時刻ｔ３〜時刻ｔ４の入出力電位差はΔＶｃで与えられる。
【００４２】
ここで、降圧動作中のＶｄｄｏｕｔは前記のとおり一定値を保持しているので、これらの入出力電位差（ΔＶａ、ΔＶｂ、ΔＶｃ）は必然的に不等値（ΔＶａ＜ΔＶｂ＜ΔＶｃ）となる。冒頭で説明したとおり、ボルテージレギュレータ８は、入出力電位差に相当するジュール熱を発生し、その熱による損失を生じるから、結局のところ、基本型の電源回路１は上記の入出力電位差（ΔＶａ、ΔＶｂ、ΔＶｃ）の不等値（ΔＶａ＜ΔＶｂ＜ΔＶｃ）に対応した損失を生じてしまう。図中の一点鎖線で示す特性線はその損失を示している。すなわち、時刻ｔ０までの損失に対して、時刻ｔ０〜ｔ２で損失が増え、さらに、時刻ｔ２〜ｔ４でより一層損失が増える様子を示している。時刻ｔ０〜ｔ２の損失はΔＶａ＜ΔＶｂに対応し、また、時刻ｔ２〜ｔ４の損失はΔＶｂ＜ΔＶｃに対応している。
【００４３】
さらに、損失は昇圧動作の開始段階でも増加する。すなわち、図示の例では時刻ｔ５でＶｒｅｇｏｕｔの昇圧を開始しているが、Ｖｄｄｏｕｔの応答遅れを加味して、それに先立つ時刻ｔ４の時点でＶｄｄｏｕｔの昇圧を事前に開始しておく必要があり、この事前昇圧によって一時的にボルテージレギュレータ８の入出力電位差Ｖｄが増えてしまうからである。昇圧動作時の損失は、時刻ｔ６で昇圧動作が完了すると、その時点の入出力電位差ΔＶｅに対応した小さな値に収まる。
【００４４】
このように、基本型の電源回路１は、Ｖｒｅｇｏｕｔの降圧動作や昇圧動作に伴って損失が増加するという不都合がある。この不都合は、Ｖｒｅｇｏｕｔの変更（特に降圧）に合わせてＶｄｄｏｕｔを変更することによって解決可能であるが、そのような解決は、制御の煩雑化を招くという不都合を生じる。Ｖｄｄｏｕｔの変更、つまり、分圧抵抗ラダー１８の値設定は電源制御コントローラ１０からの指令によって行う必要があるからであり、電源制御コントローラ１０における制御が煩雑化するからである。
【００４５】
以下、かかる不都合（損失の増加と制御の煩雑化）の解決を意図した実施形態について説明する。
２．実施形態の電源回路：
実施形態は、損失低減と制御の煩雑化の回避を意図して、前記の基本形の電源回路を改良したものである。
図４は、実施形態に係る電源回路の構成図である。なお、この図（図４）において、先の基本形の電源回路１（図１参照）と共通する構成要素には同一の符号を付してある。
実施形態に係る電源回路１００は、多くの点で先の基本形の電源回路１と共通しているが、以下の点で構成上の相違がある。
【００４６】
〔第１の相違点〕
一定の基準電圧Ｖｒ１を発生する基準電圧発生部２１の代わりに、ボルテージレギュレータ８０の出力電圧（Ｖｒｅｇｏｕｔ）に相関する値（ここではＶｂ）に応じて動的にその値を変化させる基準電圧Ｖｒ１を発生する基準電圧発生部２１０を設けた点。
【００４７】
〔第２の相違点〕
ＤＣＤＣコンバータ５０の出力電圧（Ｖｄｄｏｕｔ）が、ボルテージレギュレータ８０の出力電圧（Ｖｒｅｇｏｕｔ）よりも、ボルテージレギュレータ８０の入出力電位差（Ｖｓａｔ）以上高くなるよう最適設定されたオフセット電圧Ｖｏｆｓｔを発生するオフセット発生部１０１を新たに設けた点。
【００４８】
〔第３の相違点〕
２入力型のオペアンプで構成されたエラーアンプ２０の代わりに、３入力型のオペアンプで構成されたエラーアンプ２００を設け、その反転入力（−入力）にＶａを加えるとともに、第１の非反転入力（＋入力）にＶｒ１を加え、第２の非反転入力（＋入力）にＶｏｆｓｔを加えた点。
【００４９】
以上の第１〜第３の相違点により、実施形態に係る電源回路１００は、煩雑な電圧制御を必要とせずに損失の低減を図ることができるという特有の効果を奏することができる。
【００５０】
以下、このことについて詳述する。
図５は、実施形態に係る電源回路１００における電圧制御のフローを示す図である。この図において、ステップＳ１１〜ステップＳ１５は、先の基本型の電源回路１における電圧制御フロー（図２参照）の同じステップ番号と共通であり、相違は、先の電圧制御フロー（図２参照）におけステップＳ１６〜ステップＳ２０の代わりにステップＳ２１を設けた点にある。
【００５１】
すなわち、先の電圧制御フロー（図２参照）では、ボルテージレギュレータ８の出力電圧（Ｖｒｅｇｏｕｔ）の変更方向（上げる／下げる）を判定し（ステップＳ１６）、その判定結果に従い、上げる場合の制御（ステップＳ１７、ステップＳ１８）と、下げる場合の制御（ステップＳ１９、ステップＳ２０）とを行うという煩雑な制御を行っていたが、実施形態に係る電源回路１００では、そのような煩雑な制御を行う必要がなく、単にボルテージレギュレータ８０の出力電圧（Ｖｒｅｇｏｕｔ）の変更に追従させてＤＣＤＣコンバータ５０の出力電圧（Ｖｄｄｏｕｔ）を自動設定するという単純な動作（ステップＳ２１）を実行している点で相違する。
【００５２】
これは、前記の構成上の相違点（第１の相違点〜第３の相違点）を有しているからであり、とりわけ、ボルテージレギュレータ８０の出力電圧（Ｖｒｅｇｏｕｔ）に相関する値（ここではＶｂ）に応じて動的にその値を変化させる基準電圧Ｖｒ１を発生する基準電圧発生部２１０を設けるとともに、ＤＣＤＣコンバータ５０の出力電圧（Ｖｄｄｏｕｔ）が、ボルテージレギュレータ８０の出力電圧（Ｖｒｅｇｏｕｔ）よりも、ボルテージレギュレータ８０の入出力電位差（Ｖｓａｔ）以上高くなるよう最適設定されたオフセット電圧Ｖｏｆｓｔを発生するオフセット発生部１０１を新たに設け、且つ、３入力型のオペアンプで構成されたエラーアンプ２００の反転入力（−入力）にＶａを加えるとともに、第１の非反転入力（＋入力）にＶｒ１を加え、第２の非反転入力（＋入力）にＶｏｆｓｔを加えたからであって、これにより、ステップＳ２１の動作、すなわち、ボルテージレギュレータ８０の出力電圧（Ｖｒｅｇｏｕｔ）の変更に追従させてＤＣＤＣコンバータ５０の出力電圧（Ｖｄｄｏｕｔ）を自動設定するという単純な動作が実行されるからである。
【００５３】
このように、実施形態に係る電源回路１００では、ボルテージレギュレータ８０の出力電圧（Ｖｒｅｇｏｕｔ）をＤＣＤＣコンバータ５０の側でモニタできる構成とし、ボルテージレギュレータ８０の出力電圧（Ｖｒｅｇｏｕｔ）を基準としてＤＣＤＣコンバータ５０の出力電圧（Ｖｄｄｏｕｔ）、すなわち、ボルテージレギュレータ８０の入力電圧にフィードバックがかかるようにしたので、ボルテージレギュレータ８０の出力電圧に変更があった場合には、電圧の上昇・下降に関係なく、その変更がＤＣＤＣコンバータ５０の側にフィードバックされ、ＤＣＤＣコンバータ５０の出力電圧（すなわち、ボルテージレギュレータ８０の入力電圧）が追従して自動設定されるから、電源制御コントローラ１０の制御を簡素化できるという第１の効果が得られる。
【００５４】
また、ボルテージレギュレータ８０の出力電圧の変更にかかわらず、常にボルテージレギュレータ８０の入出力電位差を一定にすることができ、損失（発熱ロス）を最小に抑えることもできるという第２の効果も得られる。
【００５５】
第２の効果について説明する。
図６は、実施形態に係る電源回路１００における電圧出力特性図である。時刻ｔ０及び時刻ｔ２はＶｒｅｇｏｕｔの降圧動作開始点、時刻ｔ４はＶｒｅｇｏｕｔの昇圧動作開始点であり、時刻ｔ１、時刻ｔ３、時刻ｔ５は各々の動作完了点である。この図に示すように、実施形態の電源回路１００では、Ｖｒｅｇｏｕｔの降圧または昇圧動作に追従してＶｄｄｏｕｔの値が同方向且つ同量だけ変化する。すなわち、時刻ｔ０〜ｔ１にかけてＶｒｅｇｏｕｔが降圧動作しているが、このときＶｄｄｏｕｔも同方向且つ同量だけ追従変化している。同様に、時刻ｔ２〜ｔ３にかけてＶｒｅｇｏｕｔがさらに降圧動作しているが、このときにも、Ｖｄｄｏｕｔが同方向且つ同量だけ追従変化している。同様に、時刻ｔ４〜ｔ５にかけてＶｒｅｇｏｕｔが昇圧動作しているが、このときにも、Ｖｄｄｏｕｔが同方向且つ同量だけ追従変化している。
【００５６】
したがって、いずれの場所においても、ＶｒｅｇｏｕｔとＶｄｄｏｕｔの差分、つまり、ボルテージレギュレータ８０の入出力電位差ΔＶは「一定」であり、この入出力電位差ΔＶは損失に相当するから、ボルテージレギュレータ８０の出力電圧の変更にかかわらず、常にボルテージレギュレータ８０の入出力電位差を一定に維持して、損失（発熱ロス）を最小に抑えることができる。しかも、このような入出力電位差ΔＶの「一定」は、電源制御コントローラ１０の制御によって行われるのではなく、Ｖｒｅｇｏｕｔに相関する値（Ｖｂ）に追従して自動的に行われるから、制御の煩雑化を招くこともない。
【００５７】
以上のとおりであるから、実施形態に係る電源回路１００によれば、以下の効果を奏することができる。
（１）ボルテージレギュレータ８０の出力電圧に対して自動的にＤＣＤＣコンバータ５０の出力電圧、すなわちボルテージレギュレータ８０の入力電圧を追従させることができ、ボルテージレギュレータ８０の出力電圧やＤＣＤＣコンバータ５０の出力電圧それぞれに対する煩雑な制御をなくして、電圧制御コントローラ１０の処理負担を軽減することができる。
（２）ボルテージレギュレータ８０の出力電圧に対して、ボルテージレギュレータ８０の入力電圧（ＤＣＤＣコンバータ５０の出力電圧）を自動的に最適化することができ、損失を最小限にすることができる。
（３）ＤＣＤＣコンバータ５０の出力電圧をボルテージレギュレータ８０の出力電圧に追従させて自動設定できるので、ＤＣＤＣコンバータ５０の出力電圧の制御を行う必要がなくなり、電源制御コントローラ１０の制御負担を軽減できる。
【００５８】
なお、実施形態に係る電源回路１００の適用分野は特に限定されない。たとえば、携帯電話機等の携帯型電子機器などとしてもよいが、要は、バッテリで動作する電子機器であれば如何なるものであっても適用可能である。
【００５９】
以下、本発明の特徴を付記する。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
図７は、付記１の構成図である。
付記１は、
バッテリ３００（実施形態のバッテリ３に相当）の出力電圧を昇圧しまたは降圧するＤＣＤＣコンバータ３０１（実施形態のＤＣＤＣコンバータ５０に相当）と、
前記ＤＣＤＣコンバータ３０１の出力電圧を降圧するボルテージレギュレータ３０２（実施形態のボルテージレギュレータ８０に相当）と、
前記ボルテージレギュレータ３０２の出力電圧に相関する値に応じて前記ＤＣＤＣコンバータ３０１の出力電圧の昇圧値または降圧値を設定する電圧設定手段３０３（実施形態の基準電圧発生部２１０、オフセット発生部１０１、エラーアンプ２００に相当）と
を備えたことを特徴とする電源回路３０４（実施形態の電源回路１００に相当）である。
【００６０】
（付記２）
付記２は、
前記電圧設定手段は、前記ボルテージレギュレータの出力電圧に相関する値にに応じて動的にその値を変化させる基準電圧を発生するとともに、前記ＤＣＤＣコンバータの出力電圧が前記ボルテージレギュレータの出力電圧よりも前記ボルテージレギュレータの入出力電位差以上高くなるよう設定されたオフセット電圧を発生し、これらの基準電圧とオフセット電圧とに基づいて前記ＤＣＤＣコンバータの出力電圧を昇圧しまたは降圧することを特徴とする付記１に記載の電源回路である。
【００６１】
（付記３）
付記３は、
バッテリの出力電圧を昇圧しまたは降圧するＤＣＤＣコンバータと、前記ＤＣＤＣコンバータの出力電圧を降圧するボルテージレギュレータとを備える電源回路の制御方法であって、
前記ボルテージレギュレータの出力電圧に相関する値に応じて前記ＤＣＤＣコンバータの出力電圧の昇圧値または降圧値を設定する電圧設定工程を含むことを特徴とする、電源回路の制御方法である。
【符号の説明】
【００６２】
３００ バッテリ３００
３０１ ＤＣＤＣコンバータ
３０２ ボルテージレギュレータ
３０３ 電圧設定手段
３０４ 電源回路
【特許請求の範囲】
【請求項１】
バッテリの出力電圧を昇圧しまたは降圧するＤＣＤＣコンバータと、
前記ＤＣＤＣコンバータの出力電圧を降圧するボルテージレギュレータと、
前記ボルテージレギュレータの出力電圧に相関する値に応じて前記ＤＣＤＣコンバータの出力電圧の昇圧値または降圧値を設定する電圧設定手段と
を備えたことを特徴とする電源回路。
【請求項２】
前記電圧設定手段は、前記ボルテージレギュレータの出力電圧に相関する値にに応じて動的にその値を変化させる基準電圧を発生するとともに、前記ＤＣＤＣコンバータの出力電圧が前記ボルテージレギュレータの出力電圧よりも前記ボルテージレギュレータの入出力電位差以上高くなるよう設定されたオフセット電圧を発生し、これらの基準電圧とオフセット電圧とに基づいて前記ＤＣＤＣコンバータの出力電圧を昇圧しまたは降圧することを特徴とする請求項１に記載の電源回路。
【請求項３】
バッテリの出力電圧を昇圧しまたは降圧するＤＣＤＣコンバータと、前記ＤＣＤＣコンバータの出力電圧を降圧するボルテージレギュレータとを備える電源回路の制御方法であって、
前記ボルテージレギュレータの出力電圧に相関する値に応じて前記ＤＣＤＣコンバータの出力電圧の昇圧値または降圧値を設定する電圧設定工程を含むことを特徴とする、電源回路の制御方法。
【請求項１】
バッテリの出力電圧を昇圧しまたは降圧するＤＣＤＣコンバータと、
前記ＤＣＤＣコンバータの出力電圧を降圧するボルテージレギュレータと、
前記ボルテージレギュレータの出力電圧に相関する値に応じて前記ＤＣＤＣコンバータの出力電圧の昇圧値または降圧値を設定する電圧設定手段と
を備えたことを特徴とする電源回路。
【請求項２】
前記電圧設定手段は、前記ボルテージレギュレータの出力電圧に相関する値にに応じて動的にその値を変化させる基準電圧を発生するとともに、前記ＤＣＤＣコンバータの出力電圧が前記ボルテージレギュレータの出力電圧よりも前記ボルテージレギュレータの入出力電位差以上高くなるよう設定されたオフセット電圧を発生し、これらの基準電圧とオフセット電圧とに基づいて前記ＤＣＤＣコンバータの出力電圧を昇圧しまたは降圧することを特徴とする請求項１に記載の電源回路。
【請求項３】
バッテリの出力電圧を昇圧しまたは降圧するＤＣＤＣコンバータと、前記ＤＣＤＣコンバータの出力電圧を降圧するボルテージレギュレータとを備える電源回路の制御方法であって、
前記ボルテージレギュレータの出力電圧に相関する値に応じて前記ＤＣＤＣコンバータの出力電圧の昇圧値または降圧値を設定する電圧設定工程を含むことを特徴とする、電源回路の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−５９１８６（Ｐ２０１３−５９１８６Ａ）
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願番号】特願２０１１−１９５５６７（Ｐ２０１１−１９５５６７）
【出願日】平成２３年９月８日（２０１１．９．８）
【出願人】（３１０００６８５５）ＮＥＣカシオモバイルコミュニケーションズ株式会社 (1,081)
【Ｆターム（参考）】
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願日】平成２３年９月８日（２０１１．９．８）
【出願人】（３１０００６８５５）ＮＥＣカシオモバイルコミュニケーションズ株式会社 (1,081)
【Ｆターム（参考）】
[ Back to top ]