電源回路及びその動作制御方法
【課題】スイッチングレギュレータ方式のＤＣ／ＤＣコンバータに対してスパイクノイズを抑制しつつ高電力変換効率及び短い最小オン時間で高周波動作させる。
【解決手段】スイッチング波形Ｌｘのハイレベルからロウレベルへの変化時部分で、出力制御回路１４は低電流容量でゲート電圧ＮＧを出力する。波形検出回路１５はスイッチング波形Ｌｘが緩やかにハイレベルからロウレベルとなったことを検出し、その検出信号Ｐｕｐを受けた出力制御回路１４は高電流容量で出力ドライバＭ１にゲート電圧ＮＧを印加し、ゲート電圧ＮＧを直ちにハイレベルとする。スイッチング波形Ｌｘのロウレベルからハイレベルへの変化時部分で、波形検出回路１５はゲート電圧ＮＧがハイレベルからモード切替え用基準値Ｖａになったことを検出し、その検出信号Ｐｕｐを受けた出力制御回路１４は出力ドライバＭ１へのゲート電圧ＮＧの印加を低電流容量に切り替える。
【解決手段】スイッチング波形Ｌｘのハイレベルからロウレベルへの変化時部分で、出力制御回路１４は低電流容量でゲート電圧ＮＧを出力する。波形検出回路１５はスイッチング波形Ｌｘが緩やかにハイレベルからロウレベルとなったことを検出し、その検出信号Ｐｕｐを受けた出力制御回路１４は高電流容量で出力ドライバＭ１にゲート電圧ＮＧを印加し、ゲート電圧ＮＧを直ちにハイレベルとする。スイッチング波形Ｌｘのロウレベルからハイレベルへの変化時部分で、波形検出回路１５はゲート電圧ＮＧがハイレベルからモード切替え用基準値Ｖａになったことを検出し、その検出信号Ｐｕｐを受けた出力制御回路１４は出力ドライバＭ１へのゲート電圧ＮＧの印加を低電流容量に切り替える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路及びその動作制御方法に関し、特に、入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路及びその動作制御方法に関するものである。本発明の電源回路及びその動作制御方法は例えばスイッチングレギュレータ方式のＤＣ／ＤＣコンバータに適用される。
【背景技術】
【０００２】
入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路として、例えばスイッチングレギュレータ方式のＤＣ／ＤＣコンバータがある。
スイッチングレギュレータ方式のＤＣ／ＤＣコンバータにおいて、スパイクノイズを抑えるためスイッチング波形の高周波成分をなまらせる必要がある。
【０００３】
例えば昇圧型ＤＣ／ＤＣコンバータを例に挙げて説明すると、ＮＭＯＳＦＥＴ（N-channel Metal Oxide Semiconductor Field Effect Transistor）からなるＮＭＯＳドライバを駆動するためのＣＭＯＳインバータ（以下プリドライバと呼ぶ。）のドライブ能力（電流駆動能力）を低下させることで、スイッチング波形のハイレベルからロウレベルへの変化時及びロウレベルからハイレベルへの変化時における高周波成分をなまらせることが既に知られている。
【０００４】
例えば、スパイクノイズを抑える目的で、駆動用スイッチング素子をオン状態からオフ状態へ移行させる際の駆動信号の遷移時間よりも、スイッチング素子をオフ状態からオン状態へ移行させる際の駆動信号の遷移時間の方が長くなるように駆動信号を生成することが提案されている（特許文献１を参照。）。具体的には、駆動用素子の駆動信号を作るＣＭＯＳインバータのＰＭＯＳ（P-channel ＭＯＳ）の電流駆動能力の方が、ＮＭＯＳのそれより大きく、整流用素子の駆動信号を作るＣＭＯＳインバータのＮＭＯＳの電流駆動能力の方が、ＰＭＯＳのそれより大きくすることで、スパイクノイズを低減する構成が特許文献１に開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、ＮＭＯＳドライバを駆動するＣＭＯＳインバータのドライブ能力を低下させる手法では、ＮＭＯＳドライバのゲート電圧が低く、オン抵抗が高い状態が長くなるので、電力変換効率が低下や最小オン時間が長くなるという問題があった。
【０００６】
具体的には、スイッチング波形のハイレベルからロウレベルへの変化部分を説明すると、ゲート電圧が０ＶからＮＭＯＳドライバのしきい値電圧を越えたあたりでＮＭＯＳドライバが緩やかにオフからオンとなり、スイッチング波形は緩やかにハイレベルからロウレベルとなる。これによりスパイクノイズを抑えることができる。しかし、ゲート電圧がしきい値電圧からハイレベルになるまでの時間の方が一般的に長く、しきい値電圧からハイレベルまでＮＭＯＳドライバのゲート電圧が低い状態となるため、本来のオン抵抗よりも高い状態で動作させることになり、電力変換効率が低下してしまう。
【０００７】
スイッチング波形のロウレベルからハイレベルへの変化時部分を説明すると、ゲート電圧がハイレベルからＮＭＯＳドライバのしきい値電圧を下回ったあたりでＮＭＯＳドライバが緩やかにオンからオフとなり、スイッチング波形は緩やかにロウレベルからハイレベルとなる。これにより、スパイクノイズを抑えることができる。しかし、ゲート電圧がハイレベルからしきい値電圧になるまでの時間の方が一般的に長く、ハイレベルからしきい値電圧になるまでＮＭＯＳドライバのゲート電圧が低い状態となるため、本来のオン抵抗よりも高い状態で動作させることになり効率が低下してしまう。
【０００８】
さらに、ドライバを過電流保護、逆流防止監視用の抵抗として使用している場合に、抵抗値が高いと誤検出する恐れがあるため、十分低いオン抵抗になるオン時間までは過電流保護、逆流防止監視ができなくなり、最小オン時間が長くなってしまう。
昨今は外付け部品を小型化するために、ＤＣ／ＤＣコンバータは高周波化してく流れであり、そのためには改善が必要である。
【０００９】
本発明は、スイッチングレギュレータ方式のＤＣ／ＤＣコンバータに対してスパイクノイズを抑制しつつ高電力変換効率及び短い最小オン時間で高周波動作させることができる電源回路及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明にかかる電源回路は、入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路であって、制御信号に応じた動作を行なって上記出力電圧を制御するための出力トランジスタと、所定の基準電圧と上記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路と、上記誤差増幅回路の出力に基づいて上記出力電圧が上記所定の電圧で一定になるように上記出力トランジスタに上記制御信号としてのゲート電圧を出力する制御回路部と、を備え、上記制御回路部は、上記出力トランジスタの上記ゲート電圧を監視するための波形検出回路と、可変な電流容量で上記ゲート電圧を印加するための出力制御回路と、を備え、上記波形検出回路は、上記出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて上記ゲート電圧を監視し、上記ゲート電圧が上記基準値以上のときは、上記出力制御回路を、上記ゲート電圧が上記基準値未満のときに比べて高い電流容量で動作させるものである。
【００１１】
本発明にかかる電源回路の動作制御方法は、制御信号に応じた動作を行なって出力電圧を制御するための出力トランジスタを備え、入力端子から入力された入力電圧を所定の電圧に変換して上記出力端子から出力する電源回路の動作制御方法であって、所定の基準電圧と上記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路からの出力に基づいて、上記出力電圧が上記所定の電圧で一定になるように上記出力トランジスタの動作制御を行ない、上記出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて上記出力トランジスタの上記ゲート電圧を監視し、上記ゲート電圧が上記基準値以上のときは、上記ゲート電圧が上記基準値未満のときに比べて高い電流容量で上記出力トランジスタに上記制御信号としてのゲート電圧を印加する。
【００１２】
本発明の電源回路及び動作制御方法は、出力トランジスタのゲート電圧を監視し、ゲート電圧レベルに応じて、印加するゲート電圧について許容電流を変化させる。
【００１３】
本発明の電源回路及び動作制御方法は、例えばスイッチングレギュレータ方式のＤＣ／ＤＣコンバータに適用される。ただし、本発明の電源回路及び動作制御方法の適用対象はこれに限定されない。
本発明の電源回路の一態様は、上記出力トランジスタは上記制御信号に応じてスイッチングを行ない、上記出力トランジスタのスイッチングによって上記入力電圧による充電が行なわれるインダクタと、上記出力トランジスタがオフして遮断状態になったときに上記インダクタの放電を行なう整流素子と、備え、上記制御回路部は、上記誤差増幅回路の出力に基づいて、上記出力電圧が上記所定の電圧で一定になるように上記出力トランジスタのスイッチング制御を行なう。
【００１４】
本発明の電源回路の動作制御方法の一局面で、上記出力トランジスタは上記制御信号に応じてスイッチングを行ない、上記電源回路は上記出力トランジスタのスイッチングによって上記入力電圧による充電が行なわれるインダクタと、上記出力トランジスタがオフして遮断状態になったときに上記インダクタの放電を行なう整流素子と、を備え、上記制御回路部は、上記誤差増幅回路の出力に基づいて、上記出力電圧が上記所定の電圧で一定になるように上記出力トランジスタのスイッチング制御を行なうものである。
【００１５】
この態様及び局面で、ＤＣ／ＤＣコンバータのスイッチング波形のハイレベルからロウレベルへの変化時部分を説明すると、比較的低電流容量で出力ドライバにゲート電圧が印加され、ゲート電圧が０Ｖから出力ドライバのしきい値電圧を越え、出力ドライバが緩やかにオフからオンとなる。この態様及び局面は、スイッチング波形が緩やかにハイレベルからロウレベルとなったことをモード切替え用基準値を用いて検出した後、比較的高電流容量で出力ドライバにゲート電圧を印加し、ゲート電圧を直ちにハイレベルとする。
【００１６】
スイッチング波形のロウレベルからハイレベルへの変化時部分を説明すると、この態様及び局面は、比較的高電流容量で出力ドライバにゲート電圧が印加された状態で、ゲート電圧がハイレベルから出力ドライバのしきい値電圧よりも少し上のモード切替え用基準値になったことを検出する。出力ドライバへのゲート電圧の印加を比較的低電流容量に切り替える。出力ドライバが緩やかにオンからオフとなり、スイッチング波形が緩やかにロウレベルからハイレベルとなる。
【００１７】
本発明の電源回路において、上記出力制御回路の一例は、低電流駆動能力インバータと、上記低電流駆動能力インバータよりも電流駆動能力が高い高電流駆動能力インバータとを備えている。上記ゲート電圧が上記基準値以上のときは上記低電流駆動能力インバータ及び上記高電流駆動能力インバータがオンされ、上記ゲート電圧が上記基準値未満のときは上記低電流駆動能力インバータのみがオンされる。ただし、本発明の電源回路において、出力制御回路の構成はこれに限定されず、出力制御回路は、可変な電流容量で上記ゲート電圧を印加できる構成であればどのような構成であってもよい。
【００１８】
本発明の電源回路において、上記波形検出回路の一例は、上記ゲート電圧と上記基準値とを比較するコンパレータで形成されている。
本発明の電源回路において、上記波形検出回路の他の例は、上記出力電圧を電源とし、かつ上記基準値をしきい値とするＣＭＯＳインバータで形成されている。
ただし、本発明の電源回路において、波形検出回路の構成はこれらに限定されず、出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて出力トランジスタのゲート電圧を監視できる構成であればどのような構成であってもよい。
【発明の効果】
【００１９】
本発明にかかる電源回路及びその動作制御方法は、入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路及びその動作制御方法において、出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて出力トランジスタのゲート電圧を監視し、出力トランジスタのゲート電圧が上記基準値以上のときは、ゲート電圧が上記基準値未満のときに比べて高い電流容量で出力トランジスタにゲート電圧を印加するようにしたので、ゲート電圧レベルに応じて、印加するゲート電圧について許容電流を変化させることができる。これにより、本発明をスイッチングレギュレータ方式のＤＣ／ＤＣコンバータ及びその動作制御方法に適用した場合に、そのＤＣ／ＤＣコンバータを、スパイクノイズを抑制しつつ高電力変換効率及び短い最小オン時間で高周波動作させることができる。
【００２０】
本発明の電源回路において、出力制御回路は、低電流駆動能力インバータと、低電流駆動能力インバータよりも電流駆動能力が高い高電流駆動能力インバータとを備え、ゲート電圧がモード切替え用基準値以上のときは低電流駆動能力インバータ及び高電流駆動能力インバータがオンされ、ゲート電圧が上記基準値未満のときは低電流駆動能力インバータのみがオンされるようにすれば、簡単な構成で出力制御回路を形成できる。
【００２１】
本発明の電源回路において、波形検出回路は、ゲート電圧と基準値とを比較するコンパレータで形成されているか、出力電圧を電源とし、かつ基準値をしきい値とするＣＭＯＳインバータで形成されているようにすれば、簡単な構成で波形検出回路を形成できる。
【図面の簡単な説明】
【００２２】
【図１】実施例を説明するための回路図である。
【図２】同実施例における出力制御回路の一例を説明するための回路図である。
【図３】同実施例におけるＮＧ波形検出回路の一例を説明するための回路図である。
【図４】同実施例における出力制御回路及びＮＧ波形検出回路の動作を説明するためのタイミングチャートである。
【図５】ＮＧ波形検出回路の他の例を説明するための回路図である。
【発明を実施するための形態】
【００２３】
図１は、電源回路の一実施例を説明するための回路図である。
図１において、電源回路１は、入力端子Ｖｉｎに入力された入力電圧Ｖｉを所定の定電圧に昇圧し、出力電圧Ｖｏとして出力端子Ｖｏｕｔから出力する非同期整流型の昇圧型スイッチングレギュレータをなしている。
電源回路１は、ＮＭＯＳＦＥＴからなるＮＭＯＳドライバＭ１と、整流用のダイオードＤ１とを備えている。
【００２４】
さらに、電源回路１は、出力電圧検出用の抵抗Ｒ１，Ｒ２、インダクタＬ１、出力コンデンサＣｏ、位相補償用の抵抗Ｒ１及びコンデンサＣ１、誤差増幅回路１１、ＰＷＭコンパレータ１２、発振回路１３、出力制御回路１４、ＮＧ波形検出回路１５並びに基準電圧発生回路１６を備えている。符号ＣｄはＮＭＯＳドライバＭ１のドレイン−ゲート間容量である。符号Ｄ２はＮＭＯＳドライバＭ１のボディダイオードである。
【００２５】
電源回路１において、ＮＭＯＳドライバＭ１、ダイオードＤ１、インダクタＬ１及び出力コンデンサＣｏを除く各回路は半導体チップ１０内に形成されている。ここで、ＮＭＯＳドライバＭ１及びダイオードＤ１の一方又は両方は半導体チップ１０内に形成されていてもよい。
【００２６】
なお、図１では、ＮＭＯＳドライバＭ１が出力トランジスタを、ダイオードＤ１が整流素子をそれぞれなし、誤差増幅回路１１、ＰＷＭコンパレータ１２、発振回路１３、出力制御回路１４、ＮＧ波形検出回路、基準電圧発生回路１６、抵抗Ｒａ，Ｒｂ，Ｒ１及びコンデンサＣ１は制御回路部をなす。
【００２７】
基準電圧発生回路１６は、所定の基準電圧Ｖｒｅｆとモード切替え用基準値Ｖａを生成して出力する。基準電圧Ｖｒｅｆとモード切替え用基準値Ｖａは互いに異なる値であってもよいし、同じ値であってもよい。出力電圧検出用の抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏを分圧して帰還電圧Ｖｆｂを生成して出力する。誤差増幅回路１１は、入力された帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成して出力する。発振回路１３は所定の三角波信号ＴＷを生成して出力する。ＰＷＭコンパレータ１２は誤差増幅回路１１からの誤差電圧Ｖｅと発振回路１３からの三角波信号ＴＷからＰＷＭ制御を行なうためのパルス信号Ｄｒｖｏｎを生成して出力する。パルス信号Ｄｒｖｏｎは、出力制御回路１４を介してＮＭＯＳドライバＭ１のゲートに入力される。
【００２８】
ＮＧ波形検出回路１５は、基準電圧発生回路１１からのモード切替え用基準値Ｖａを用いてＮＭＯＳドライバＭ１のゲート電圧ＮＧを監視し、ゲート電圧ＮＧの高さに応じたＬｘ波形Ｌレベル検出信号Ｐｕｐを出力する。ＮＧ波形検出回路１５は、ゲート電圧ＮＧがモード切替え用基準値Ｖａ以上のときはハイレベルの信号を出力し、ゲート電圧ＮＧがモード切替え用基準値Ｖａ未満のときはロウレベルの信号を出力する。モード切替え用基準値ＶａはＮＭＯＳドライバＭ１のしきい値電圧Ｖｔｈよりも高い値に設定されている。
出力制御回路１４は、ＰＷＭコンパレータ１２からのパルス信号Ｄｒｖｏｎ及びＮＧ波形検出回路１５からのＬｘ波形Ｌレベル検出信号Ｐｕｐに基づいて、可変な電流容量でＮＭＯＳドライバＭ１のゲートにゲート電圧ＮＧを印加する。
【００２９】
入力端子ＶｉｎとＮＭＯＳドライバＭ１のドレインとの間にインダクタＬ１が接続されている。ＮＭＯＳドライバＭ１のソースは接地電圧ＧＮＤに接続されている。
インダクタＬ１とＮＭＯＳドライバＭ１との接続部にダイオードＤ１のアノードが接続されている。ダイオードＤ１のカソードは出力端子Ｖｏｕｔに接続されている。
出力端子Ｖｏｕｔと接地電圧ＧＮＤとの間に、出力コンデンサＣｏが接続されるとともに、抵抗Ｒａ，Ｒｂが直列に接続されている。抵抗Ｒａと抵抗Ｒｂの間の電圧が帰還抵抗Ｖｆｂになる。
【００３０】
誤差増幅回路１１において、反転入力端には帰還電圧Ｖｆｂが、非反転入力端には基準電圧Ｖｒｅｆが入力される。誤差増幅回路１１の出力端はＰＷＭコンパレータ１２の非反転入力端に接続されている。誤差増幅回路１１の出力端と接地電圧ＧＮＤとの間には、抵抗Ｒ１及びコンデンサＣ１の直列回路が接続されている。
ＰＷＭコンパレータ１２の反転入力端には三角波信号ＴＷが入力される。ＰＷＭコンパレータ１２から出力されたパルス信号Ｄｒｖｏｎは、出力制御回路１４に入力される。
出力制御回路１４は、ＰＷＭコンパレータ１２からのパルス信号Ｄｒｖｏｎ及びＮＧ波形検出回路１５からのＬｘ波形Ｌレベル検出信号Ｐｕｐに基づいて、可変な電流容量でＮＭＯＳドライバＭ１にゲート電圧を印加する。
【００３１】
図２は、出力制御回路１４の一例を説明するための回路図である。
出力制御回路１４は、ＮＯＴ回路２１，２２、ＯＲ回路２３、ＡＮＤ回路２４及びインバータ２５，２６を備えている。
ＮＯＴ回路２１にＬｘ波形Ｌレベル検出信号Ｐｕｐが入力される。ＮＯＴ回路２２にパルス信号Ｄｒｖｏｎが入力される。ＯＲ回路２２にＮＯＴ回路２１の出力とＮＯＴ回路２２の出力が入力される。ＡＮＤ回路２４にＬｘ波形Ｌレベル検出信号ＰｕｐとＮＯＴ回路２２の出力が入力される。
【００３２】
低電流容量インバータ２５は、入力電圧Ｖｉと接地電位ＧＮＤの間に直列接続されたＰＭＯＳトランジスタＭ２１とＮＭＯＳトランジスタＭ２２を備えている。トランジスタＭ２１，Ｍ２２のゲートにＮＯＴ回路２２の出力が入力される。低電流容量インバータ２５の出力はＮＭＯＳドライバＭ１のゲートに印加されるゲート電圧ＮＧとして出力される。
【００３３】
高電流容量インバータ２６は、入力電圧Ｖｉと接地電位ＧＮＤの間に直列接続されたＰＭＯＳトランジスタＭ２３とＮＭＯＳトランジスタＭ２４を備えている。トランジスタＭ２３のゲートにＯＲ回路２３の出力が入力される。トランジスタＭ２４のゲートにＡＮＤ回路２４の出力が入力される。高電流容量インバータ２６の出力はＮＭＯＳドライバＭ１のゲートに印加されるゲート電圧ＮＧとして出力される。
【００３４】
高電流容量インバータ２６の電流駆動能力は低電流容量インバータ２５の電流駆動能力に比べて高い。例えば、高電流容量インバータ２６のＰＭＯＳトランジスタＭ２１は、低電流容量インバータ２５のＰＭＯＳトランジスタＭ２３の電流駆動能力に比べて１０倍程度の電流駆動能力をもち、高電流容量インバータ２６のＮＭＯＳトランジスタＭ２２は、低電流容量インバータ２５のＮＭＯＳトランジスタＭ２４の電流駆動能力に比べて１０倍程度の電流駆動能力をもつ。
【００３５】
出力制御回路１４は、ＮＯＴ回路２２によってパルス信号Ｄｒｖｏｎを反転した信号をインバータ２５，２６によってさらに反転した信号をゲート電圧ＮＧとして出力する。
パルス信号Ｄｒｖｏｎ及び検出信号Ｐｕｐがともにロウレベルのとき、ＭＯＳトランジスタＭ２２はオンし、ＭＯＳトランジスタＭ２１，Ｍ２３，Ｍ２４はオフし、ゲート電圧ＮＧは比較的高い電流容量をもって接地電位ＧＮＤに接続される。
パルス信号Ｄｒｖｏｎがハイレベルで検出信号Ｐｕｐがロウレベルのとき、ＭＯＳトランジスタＭ２１はオンし、ＭＯＳトランジスタＭ２２，Ｍ２３，Ｍ２４はオフし、ゲート電圧ＮＧは比較的低い電流容量をもって入力電圧Ｖｉに接続される。
パルス信号Ｄｒｖｏｎ及び検出信号Ｐｕｐがともにハイレベルのとき、ＭＯＳトランジスタＭ２１，Ｍ２３はオンし、ＭＯＳトランジスタＭ２２，Ｍ２４はオフし、ゲート電圧ＮＧは比較的高い電流容量をもって入力電圧Ｖｉに接続される。
パルス信号Ｄｒｖｏｎがロウレベルで検出信号Ｐｕｐがハイレベルのとき、ＭＯＳトランジスタＭ２２，Ｍ２４はオンし、ＭＯＳトランジスタＭ２１，Ｍ２３はオフし、ゲート電圧ＮＧは比較的低い電流容量をもって接地電位ＧＮＤに接続される。
【００３６】
図３は、ＮＧ波形検出回路１５の一例を説明するための回路図である。
ＮＧ波形検出回路１５は、ゲート電圧ＮＧとモード切替え用基準値Ｖａとを比較するコンパレータ３１で形成されている。コンパレータ３１において、反転入力端にゲート電圧ＮＧが入力され、非反転入力端にモード切替え用基準値Ｖａが入力される。コンパレータ３１は、ゲート電圧ＮＧがモード切替え用基準値Ｖａ以上のときはハイレベルの信号を出力し、ゲート電圧ＮＧがモード切替え用基準値Ｖａ未満のときはロウレベルの信号を出力する。
【００３７】
図１を参照して、電源回路１の動作を説明する。
電源回路１の誤差増幅回路１１は、基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂとの電圧差を増幅して誤差電圧Ｖｅを生成し、ＰＷＭコンパレータ１２の非反転入力端に出力する。ＰＷＭコンパレータ１２は、三角波信号ＴＷの電圧が誤差電圧Ｖｅ未満の場合はハイレベルの信号を出力し、三角波信号ＴＷの電圧が誤差電圧Ｖｅ以上である場合はロウレベルの信号を出力する。すなわち、ＰＷＭコンパレータ１２は、誤差電圧Ｖｅに応じて出力するパルス信号Ｄｒｖｏｎのデューティサイクルを変化させる。
【００３８】
ＮＭＯＳドライバＭ１は、ゲートがハイレベルのときはオンして導通状態になり、ゲートがロウレベルのときはオフして遮断状態になる。ＮＭＯＳドライバＭ１がオンしているとき、入力端子ＶｉｎからインダクタＬ１とＮＭＯＳドライバＭ１を通って接地電圧ＧＮＤに電流が流れ、インダクタＬ１にエネルギーが蓄積される。ＮＭＯＳドライバＭ１がオフすると、インダクタＬ１とＮＭＯＳドライバＭ１との接続部の電圧Ｌｘは、インダクタＬ１の逆起電力の影響で入力電圧Ｖｉよりも高い電圧になる。インダクタＬ１に蓄積されたエネルギーが、ダイオードＤ１を介して出力コンデンサＣｏを充電するとともに出力端子Ｖｏｕｔに接続された負荷に供給される。
【００３９】
出力電圧Ｖｏが低下して帰還電圧Ｖｆｂが低下すると、誤差増幅回路１１からの誤差電圧Ｖｅが上昇する。誤差電圧ＶｅはＰＷＭコンパレータ１２の非反転入力端に入力されているため、誤差電圧Ｖｅが上昇するとＰＷＭコンパレータ１２から出力されたパルス信号Ｄｒｖｏｎのハイレベルの時間が長くなるとともにロウレベルの時間が短くなる。このため、ＮＭＯＳドライバＭ１がオンする時間が長くなってインダクタＬ１に蓄えられるエネルギーが増加することから、出力電圧Ｖｏは上昇する。逆に、出力電圧Ｖｏが上昇して帰還電圧Ｖｆｂが上昇すると、誤差電圧Ｖｅが低下する。すると、ＰＷＭコンパレータ１２から出力されるパルス信号Ｄｒｖｏｎのハイレベルの時間が短くなるとともにロウレベルの時間が長くなる。このため、ＮＭＯＳドライバＭ１がオンする時間が短くなり、インダクタＬ１に蓄えられるエネルギーも減少することから、出力電圧Ｖｏは低下する。このような動作を繰り返すことにより、出力電圧Ｖｏは所定の電圧に維持される。
【００４０】
図４は、出力制御回路１４及びＮＧ波形検出回路１５の動作を説明するためのタイミングチャートである。
ｔ０：
パルス信号Ｄｒｖｏｎがロウレベルからハイレベルへの変化時になる。ゲート電圧ＮＧがモード切替え用基準値Ｖａ未満なので、Ｌｘ波形Ｌレベル検出信号Ｐｕｐはロウレベルである。出力制御回路１４のＭＯＳトランジスタＭ２１はオンし、ＭＯＳトランジスタＭ２２，２３，２４はオフ状態で、ゲート電圧ＮＧのノードをドライブする能力は低く抑えられている。
【００４１】
ｔ０〜ｔ１：
ゲート電圧ＮＧのノードをドライブする能力が低いため、ゲート電圧ＮＧは緩やかに上昇し、ＮＭＯＳドライバＭ１のしきい値電圧Ｖｔｈを越えたあたりで、ＮＭＯＳドライバＭ１がオンし、Ｌｘ波形がハイレベルから下がりだす。
【００４２】
ｔ１〜ｔ２：
ＮＭＯＳドライバＭ１のゲート電圧ＮＧがしきい値電圧Ｖｔｈ付近のため、ＮＭＯＳドライバは飽和領域で動作することになる。ゲート電圧ＮＧはしきい値電圧Ｖｔｈ以上に上がろうとするが、ドレイン−ゲート間容量Ｃｄがミラー効果により大きな容量として見えるため、Ｌｘ波形がロウレベルになるまで、しきい値電圧Ｖｔｈ付近で非常に緩やかな傾斜で上昇する。これにより、Ｌｘ波形の高周波成分が抑えられ、スパイクノイズを抑制することができる。一方、ＮＭＯＳドライバＭ１の抵抗値は非常に高く、この間は電力変換効率が低下する。
【００４３】
ｔ２〜ｔ３：
Ｌｘ波形がロウレベルになると、ドレイン−ゲート間容量Ｃｄへのチャージが不要となり、ゲート電圧ＮＧが緩やかに上昇し、モード切替え用基準値Ｖａに到達する。
【００４４】
ｔ３：ゲート電圧ＮＧがモード切替え用基準値Ｖａ以上なので、ＮＧ波形検出回路１５の検出信号Ｐｕｐはロウレベルからハイレベルへの変化時になる。出力制御回路１４において、ＭＯＳトランジスタＭ２１がオン、ＭＯＳトランジスタＭ２２，２３，２４がオフの状態から、ＭＯＳトランジスタＭ２２〜２４が動作可能状態となる。このとき、パルス信号Ｄｒｖｏｎがハイレベルなので、ＭＯＳトランジスタＭ２２〜２４のうちＭＯＳトランジスタＭ２３のみがオンし、ゲート電圧ＮＧを急激にハイレベルに吊り上げる。これにより、ＮＭＯＳドライバＭ１が線形領域となり抵抗値が本来の低いものになり、電力変換効率に影響がなくなる。
従来技術の回路であれば、ゲート電圧ＮＧがハイレベルまで緩やかに上昇する間、ＮＭＯＳドライバＭ１の抵抗値が高くなるため、電力変換効率が低下したり、ＮＭＯＳドライバＭ１を電流検出用の抵抗として使用している場合には誤検出する原因となったりしていたが、本発明はこれらの不具合を解消できる。
【００４５】
ｔ４：
パルス信号Ｄｒｖｏｎがハイレベルからロウレベルへの変化時となる。このとき、検出信号Ｐｕｐがハイレベルで、出力制御回路１４はゲート電圧ＮＧのノードをドライブする能力が高いため、ＮＭＯＳドライバＭ１が線形領域であり、ゲート電圧ＮＧは急峻に低下する。
従来技術の回路であれば、ゲート電圧ＮＧがロウレベルまで緩やかに下降する間、ＮＭＯＳドライバＭ１の抵抗値が高くなるため、電力変換効率が低下する。本発明はこの不具合を解消できる。
ゲート電圧ＮＧがモード切替え用基準値Ｖａ未満となると検出信号Ｐｕｐがロウレベルとなり、ゲート電圧ＮＧのノードをドライブする能力は低く抑えられ、ゲート電圧ＮＧがしきい値電圧Ｖｔｈ付近まで緩やかに下降する。
【００４６】
ｔ５〜ｔ６：
ＮＭＯＳドライバＭ１のしきい値電圧Ｖｔｈ付近に近づくと、ＮＭＯＳドライバＭ１は飽和領域で動作する。ゲート電圧ＮＧはしきい値電圧Ｖｔｈ以下に下がろうとするが、ドレイン−ゲート間容量Ｃｄがミラー効果により大きな容量として見えるため、Ｌｘ波形がハイレベルになるまで、しきい値電圧Ｖｔｈ付近で非常に緩やかな傾斜で下降する。その結果、Ｌｘ波形の高周波成分が抑えられ、スパイクノイズを抑制することができる。一方、ＮＭＯＳドライバＭ１の抵抗値が非常に高く、この間は効率が低下する。
【００４７】
ｔ７：
Ｌｘ波形がハイレベルになるとドレイン−ゲート間容量Ｃｄへのチャージが不要となり、ゲート電圧ＮＧは緩やかに下降し、ロウレベルに到達する。
このように、本発明は、スイッチング方式のＤＣ／ＤＣコンバータにおいて、スパイクノイズを抑制しつつ高電力変換効率及び短い最小オン時間で高周波動作させることができる。
【００４８】
図５は、ＮＧ波形検出回路１５の他の例を説明するための回路図である。
ＮＧ波形検出回路１５は、出力電圧Ｖｏを電源とするＣＭＯＳインバータ５１で形成されている。ＣＭＯＳインバータ５１のしきい値はモード切替え用基準値Ｖａに設定されている。例えば、ＰＭＯＳトランジスタＭ５１に対してＮＭＯＳトランジスタＭ５２の電流駆動能力を数倍以上に設定することで、ＣＭＯＳインバータ５１のしきい値をＮＭＯＳドライバＭ１のしきい値電圧を上回る所望のモード切替え用基準値Ｖａに設定すればよい。
ＣＭＯＳインバータ５１は、ゲート電圧ＮＧがモード切替え用基準値Ｖａ以上になると、ハイレベルのＬｘ波形Ｌレベル検出信号Ｐｕｐを出力する。
【００４９】
上記実施例では、非同期整流型のスイッチングレギュレータを例にして説明したが、これは一例であり、本発明はこれに限定されるものではなく、同期整流型のスイッチングレギュレータにも適用することができる。この場合、例えば、図１のダイオードＤ１の代わりにＰＭＯＳトランジスタからなる同期整流用トランジスタを使用して、該同期整流用トランジスタがＮＭＯＳドライバＭ１と相反するスイッチング動作を行なうように、該同期整流用トランジスタのゲートをＮＭＯＳドライバＭ１のゲートにそれぞれ接続するようにしてもよい。
【００５０】
また、上記実施例では、ＰＷＭ制御を行なう場合のスイッチングレギュレータを例にして説明したが、これは一例であり、本発明はこれに限定されるものではなく、ＰＦＭ制御等を行なう場合のスイッチングレギュレータにも適用することができる。
また、上記実施例では、昇圧型スイッチングレギュレータを例にして説明したが、これは一例であり、本発明はこれに限定されるものではなく、降圧型スイッチングレギュレータ、反転型スイッチングレギュレータ及びシリーズレギュレータ等のリニアレギュレータにも適用することができる。
【００５１】
このように、本発明は、出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成し、帰還電圧Ｖｆｂを基に誤差増幅回路を使用して出力電圧Ｖｏｕｔが所定の電圧で一定になるように出力トランジスタの動作制御を行う構成の電源回路に対して適用することができる。
さらに、本発明は、インダクタＬ１に流れたインダクタ電流を検出し、該検出したインダクタ電流を基に誤差増幅回路を使用して出力電圧Ｖｏｕｔが所定の電圧で一定になるように出力トランジスタの動作制御を行う構成の電流モード制御型スイッチングレギュレータにも適用することができる。
【００５２】
以上、本発明の実施例を説明したが、回路構成や配置、サイズ、数値等は一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【産業上の利用可能性】
【００５３】
本発明は、入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路及びその動作制御方法、例えばＤＣ／ＤＣコンバータ及びその動作制御方法に応用できる。
【符号の説明】
【００５４】
１ 電源回路
１１ 差動増幅回路
１４ 出力制御回路
１５ ＮＧ波形検出回路
２５ 低電流駆動能力インバータ
２６ 高電流駆動能力インバータ
３１ コンパレータ
５１ ＣＭＯＳインバータ
Ｄ１ 整流素子
Ｌ１ インダクタ
Ｍ１ 出力トランジスタ
Ｖｉｎ 入力端子
Ｖｏｕｔ 出力端子
Ｄｒｖｏｎ 制御信号
ＮＧ ゲート電圧
Ｖａ モード切替え用基準値
Ｖｉ 入力電圧
Ｖｏ 出力電圧
Ｖｒｅｆ 基準電圧
Ｖｆｂ 帰還電圧
【先行技術文献】
【特許文献】
【００５５】
【特許文献１】特開２０１０−１７８５５５号公報
【技術分野】
【０００１】
本発明は、電源回路及びその動作制御方法に関し、特に、入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路及びその動作制御方法に関するものである。本発明の電源回路及びその動作制御方法は例えばスイッチングレギュレータ方式のＤＣ／ＤＣコンバータに適用される。
【背景技術】
【０００２】
入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路として、例えばスイッチングレギュレータ方式のＤＣ／ＤＣコンバータがある。
スイッチングレギュレータ方式のＤＣ／ＤＣコンバータにおいて、スパイクノイズを抑えるためスイッチング波形の高周波成分をなまらせる必要がある。
【０００３】
例えば昇圧型ＤＣ／ＤＣコンバータを例に挙げて説明すると、ＮＭＯＳＦＥＴ（N-channel Metal Oxide Semiconductor Field Effect Transistor）からなるＮＭＯＳドライバを駆動するためのＣＭＯＳインバータ（以下プリドライバと呼ぶ。）のドライブ能力（電流駆動能力）を低下させることで、スイッチング波形のハイレベルからロウレベルへの変化時及びロウレベルからハイレベルへの変化時における高周波成分をなまらせることが既に知られている。
【０００４】
例えば、スパイクノイズを抑える目的で、駆動用スイッチング素子をオン状態からオフ状態へ移行させる際の駆動信号の遷移時間よりも、スイッチング素子をオフ状態からオン状態へ移行させる際の駆動信号の遷移時間の方が長くなるように駆動信号を生成することが提案されている（特許文献１を参照。）。具体的には、駆動用素子の駆動信号を作るＣＭＯＳインバータのＰＭＯＳ（P-channel ＭＯＳ）の電流駆動能力の方が、ＮＭＯＳのそれより大きく、整流用素子の駆動信号を作るＣＭＯＳインバータのＮＭＯＳの電流駆動能力の方が、ＰＭＯＳのそれより大きくすることで、スパイクノイズを低減する構成が特許文献１に開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、ＮＭＯＳドライバを駆動するＣＭＯＳインバータのドライブ能力を低下させる手法では、ＮＭＯＳドライバのゲート電圧が低く、オン抵抗が高い状態が長くなるので、電力変換効率が低下や最小オン時間が長くなるという問題があった。
【０００６】
具体的には、スイッチング波形のハイレベルからロウレベルへの変化部分を説明すると、ゲート電圧が０ＶからＮＭＯＳドライバのしきい値電圧を越えたあたりでＮＭＯＳドライバが緩やかにオフからオンとなり、スイッチング波形は緩やかにハイレベルからロウレベルとなる。これによりスパイクノイズを抑えることができる。しかし、ゲート電圧がしきい値電圧からハイレベルになるまでの時間の方が一般的に長く、しきい値電圧からハイレベルまでＮＭＯＳドライバのゲート電圧が低い状態となるため、本来のオン抵抗よりも高い状態で動作させることになり、電力変換効率が低下してしまう。
【０００７】
スイッチング波形のロウレベルからハイレベルへの変化時部分を説明すると、ゲート電圧がハイレベルからＮＭＯＳドライバのしきい値電圧を下回ったあたりでＮＭＯＳドライバが緩やかにオンからオフとなり、スイッチング波形は緩やかにロウレベルからハイレベルとなる。これにより、スパイクノイズを抑えることができる。しかし、ゲート電圧がハイレベルからしきい値電圧になるまでの時間の方が一般的に長く、ハイレベルからしきい値電圧になるまでＮＭＯＳドライバのゲート電圧が低い状態となるため、本来のオン抵抗よりも高い状態で動作させることになり効率が低下してしまう。
【０００８】
さらに、ドライバを過電流保護、逆流防止監視用の抵抗として使用している場合に、抵抗値が高いと誤検出する恐れがあるため、十分低いオン抵抗になるオン時間までは過電流保護、逆流防止監視ができなくなり、最小オン時間が長くなってしまう。
昨今は外付け部品を小型化するために、ＤＣ／ＤＣコンバータは高周波化してく流れであり、そのためには改善が必要である。
【０００９】
本発明は、スイッチングレギュレータ方式のＤＣ／ＤＣコンバータに対してスパイクノイズを抑制しつつ高電力変換効率及び短い最小オン時間で高周波動作させることができる電源回路及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明にかかる電源回路は、入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路であって、制御信号に応じた動作を行なって上記出力電圧を制御するための出力トランジスタと、所定の基準電圧と上記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路と、上記誤差増幅回路の出力に基づいて上記出力電圧が上記所定の電圧で一定になるように上記出力トランジスタに上記制御信号としてのゲート電圧を出力する制御回路部と、を備え、上記制御回路部は、上記出力トランジスタの上記ゲート電圧を監視するための波形検出回路と、可変な電流容量で上記ゲート電圧を印加するための出力制御回路と、を備え、上記波形検出回路は、上記出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて上記ゲート電圧を監視し、上記ゲート電圧が上記基準値以上のときは、上記出力制御回路を、上記ゲート電圧が上記基準値未満のときに比べて高い電流容量で動作させるものである。
【００１１】
本発明にかかる電源回路の動作制御方法は、制御信号に応じた動作を行なって出力電圧を制御するための出力トランジスタを備え、入力端子から入力された入力電圧を所定の電圧に変換して上記出力端子から出力する電源回路の動作制御方法であって、所定の基準電圧と上記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路からの出力に基づいて、上記出力電圧が上記所定の電圧で一定になるように上記出力トランジスタの動作制御を行ない、上記出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて上記出力トランジスタの上記ゲート電圧を監視し、上記ゲート電圧が上記基準値以上のときは、上記ゲート電圧が上記基準値未満のときに比べて高い電流容量で上記出力トランジスタに上記制御信号としてのゲート電圧を印加する。
【００１２】
本発明の電源回路及び動作制御方法は、出力トランジスタのゲート電圧を監視し、ゲート電圧レベルに応じて、印加するゲート電圧について許容電流を変化させる。
【００１３】
本発明の電源回路及び動作制御方法は、例えばスイッチングレギュレータ方式のＤＣ／ＤＣコンバータに適用される。ただし、本発明の電源回路及び動作制御方法の適用対象はこれに限定されない。
本発明の電源回路の一態様は、上記出力トランジスタは上記制御信号に応じてスイッチングを行ない、上記出力トランジスタのスイッチングによって上記入力電圧による充電が行なわれるインダクタと、上記出力トランジスタがオフして遮断状態になったときに上記インダクタの放電を行なう整流素子と、備え、上記制御回路部は、上記誤差増幅回路の出力に基づいて、上記出力電圧が上記所定の電圧で一定になるように上記出力トランジスタのスイッチング制御を行なう。
【００１４】
本発明の電源回路の動作制御方法の一局面で、上記出力トランジスタは上記制御信号に応じてスイッチングを行ない、上記電源回路は上記出力トランジスタのスイッチングによって上記入力電圧による充電が行なわれるインダクタと、上記出力トランジスタがオフして遮断状態になったときに上記インダクタの放電を行なう整流素子と、を備え、上記制御回路部は、上記誤差増幅回路の出力に基づいて、上記出力電圧が上記所定の電圧で一定になるように上記出力トランジスタのスイッチング制御を行なうものである。
【００１５】
この態様及び局面で、ＤＣ／ＤＣコンバータのスイッチング波形のハイレベルからロウレベルへの変化時部分を説明すると、比較的低電流容量で出力ドライバにゲート電圧が印加され、ゲート電圧が０Ｖから出力ドライバのしきい値電圧を越え、出力ドライバが緩やかにオフからオンとなる。この態様及び局面は、スイッチング波形が緩やかにハイレベルからロウレベルとなったことをモード切替え用基準値を用いて検出した後、比較的高電流容量で出力ドライバにゲート電圧を印加し、ゲート電圧を直ちにハイレベルとする。
【００１６】
スイッチング波形のロウレベルからハイレベルへの変化時部分を説明すると、この態様及び局面は、比較的高電流容量で出力ドライバにゲート電圧が印加された状態で、ゲート電圧がハイレベルから出力ドライバのしきい値電圧よりも少し上のモード切替え用基準値になったことを検出する。出力ドライバへのゲート電圧の印加を比較的低電流容量に切り替える。出力ドライバが緩やかにオンからオフとなり、スイッチング波形が緩やかにロウレベルからハイレベルとなる。
【００１７】
本発明の電源回路において、上記出力制御回路の一例は、低電流駆動能力インバータと、上記低電流駆動能力インバータよりも電流駆動能力が高い高電流駆動能力インバータとを備えている。上記ゲート電圧が上記基準値以上のときは上記低電流駆動能力インバータ及び上記高電流駆動能力インバータがオンされ、上記ゲート電圧が上記基準値未満のときは上記低電流駆動能力インバータのみがオンされる。ただし、本発明の電源回路において、出力制御回路の構成はこれに限定されず、出力制御回路は、可変な電流容量で上記ゲート電圧を印加できる構成であればどのような構成であってもよい。
【００１８】
本発明の電源回路において、上記波形検出回路の一例は、上記ゲート電圧と上記基準値とを比較するコンパレータで形成されている。
本発明の電源回路において、上記波形検出回路の他の例は、上記出力電圧を電源とし、かつ上記基準値をしきい値とするＣＭＯＳインバータで形成されている。
ただし、本発明の電源回路において、波形検出回路の構成はこれらに限定されず、出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて出力トランジスタのゲート電圧を監視できる構成であればどのような構成であってもよい。
【発明の効果】
【００１９】
本発明にかかる電源回路及びその動作制御方法は、入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路及びその動作制御方法において、出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて出力トランジスタのゲート電圧を監視し、出力トランジスタのゲート電圧が上記基準値以上のときは、ゲート電圧が上記基準値未満のときに比べて高い電流容量で出力トランジスタにゲート電圧を印加するようにしたので、ゲート電圧レベルに応じて、印加するゲート電圧について許容電流を変化させることができる。これにより、本発明をスイッチングレギュレータ方式のＤＣ／ＤＣコンバータ及びその動作制御方法に適用した場合に、そのＤＣ／ＤＣコンバータを、スパイクノイズを抑制しつつ高電力変換効率及び短い最小オン時間で高周波動作させることができる。
【００２０】
本発明の電源回路において、出力制御回路は、低電流駆動能力インバータと、低電流駆動能力インバータよりも電流駆動能力が高い高電流駆動能力インバータとを備え、ゲート電圧がモード切替え用基準値以上のときは低電流駆動能力インバータ及び高電流駆動能力インバータがオンされ、ゲート電圧が上記基準値未満のときは低電流駆動能力インバータのみがオンされるようにすれば、簡単な構成で出力制御回路を形成できる。
【００２１】
本発明の電源回路において、波形検出回路は、ゲート電圧と基準値とを比較するコンパレータで形成されているか、出力電圧を電源とし、かつ基準値をしきい値とするＣＭＯＳインバータで形成されているようにすれば、簡単な構成で波形検出回路を形成できる。
【図面の簡単な説明】
【００２２】
【図１】実施例を説明するための回路図である。
【図２】同実施例における出力制御回路の一例を説明するための回路図である。
【図３】同実施例におけるＮＧ波形検出回路の一例を説明するための回路図である。
【図４】同実施例における出力制御回路及びＮＧ波形検出回路の動作を説明するためのタイミングチャートである。
【図５】ＮＧ波形検出回路の他の例を説明するための回路図である。
【発明を実施するための形態】
【００２３】
図１は、電源回路の一実施例を説明するための回路図である。
図１において、電源回路１は、入力端子Ｖｉｎに入力された入力電圧Ｖｉを所定の定電圧に昇圧し、出力電圧Ｖｏとして出力端子Ｖｏｕｔから出力する非同期整流型の昇圧型スイッチングレギュレータをなしている。
電源回路１は、ＮＭＯＳＦＥＴからなるＮＭＯＳドライバＭ１と、整流用のダイオードＤ１とを備えている。
【００２４】
さらに、電源回路１は、出力電圧検出用の抵抗Ｒ１，Ｒ２、インダクタＬ１、出力コンデンサＣｏ、位相補償用の抵抗Ｒ１及びコンデンサＣ１、誤差増幅回路１１、ＰＷＭコンパレータ１２、発振回路１３、出力制御回路１４、ＮＧ波形検出回路１５並びに基準電圧発生回路１６を備えている。符号ＣｄはＮＭＯＳドライバＭ１のドレイン−ゲート間容量である。符号Ｄ２はＮＭＯＳドライバＭ１のボディダイオードである。
【００２５】
電源回路１において、ＮＭＯＳドライバＭ１、ダイオードＤ１、インダクタＬ１及び出力コンデンサＣｏを除く各回路は半導体チップ１０内に形成されている。ここで、ＮＭＯＳドライバＭ１及びダイオードＤ１の一方又は両方は半導体チップ１０内に形成されていてもよい。
【００２６】
なお、図１では、ＮＭＯＳドライバＭ１が出力トランジスタを、ダイオードＤ１が整流素子をそれぞれなし、誤差増幅回路１１、ＰＷＭコンパレータ１２、発振回路１３、出力制御回路１４、ＮＧ波形検出回路、基準電圧発生回路１６、抵抗Ｒａ，Ｒｂ，Ｒ１及びコンデンサＣ１は制御回路部をなす。
【００２７】
基準電圧発生回路１６は、所定の基準電圧Ｖｒｅｆとモード切替え用基準値Ｖａを生成して出力する。基準電圧Ｖｒｅｆとモード切替え用基準値Ｖａは互いに異なる値であってもよいし、同じ値であってもよい。出力電圧検出用の抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏを分圧して帰還電圧Ｖｆｂを生成して出力する。誤差増幅回路１１は、入力された帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成して出力する。発振回路１３は所定の三角波信号ＴＷを生成して出力する。ＰＷＭコンパレータ１２は誤差増幅回路１１からの誤差電圧Ｖｅと発振回路１３からの三角波信号ＴＷからＰＷＭ制御を行なうためのパルス信号Ｄｒｖｏｎを生成して出力する。パルス信号Ｄｒｖｏｎは、出力制御回路１４を介してＮＭＯＳドライバＭ１のゲートに入力される。
【００２８】
ＮＧ波形検出回路１５は、基準電圧発生回路１１からのモード切替え用基準値Ｖａを用いてＮＭＯＳドライバＭ１のゲート電圧ＮＧを監視し、ゲート電圧ＮＧの高さに応じたＬｘ波形Ｌレベル検出信号Ｐｕｐを出力する。ＮＧ波形検出回路１５は、ゲート電圧ＮＧがモード切替え用基準値Ｖａ以上のときはハイレベルの信号を出力し、ゲート電圧ＮＧがモード切替え用基準値Ｖａ未満のときはロウレベルの信号を出力する。モード切替え用基準値ＶａはＮＭＯＳドライバＭ１のしきい値電圧Ｖｔｈよりも高い値に設定されている。
出力制御回路１４は、ＰＷＭコンパレータ１２からのパルス信号Ｄｒｖｏｎ及びＮＧ波形検出回路１５からのＬｘ波形Ｌレベル検出信号Ｐｕｐに基づいて、可変な電流容量でＮＭＯＳドライバＭ１のゲートにゲート電圧ＮＧを印加する。
【００２９】
入力端子ＶｉｎとＮＭＯＳドライバＭ１のドレインとの間にインダクタＬ１が接続されている。ＮＭＯＳドライバＭ１のソースは接地電圧ＧＮＤに接続されている。
インダクタＬ１とＮＭＯＳドライバＭ１との接続部にダイオードＤ１のアノードが接続されている。ダイオードＤ１のカソードは出力端子Ｖｏｕｔに接続されている。
出力端子Ｖｏｕｔと接地電圧ＧＮＤとの間に、出力コンデンサＣｏが接続されるとともに、抵抗Ｒａ，Ｒｂが直列に接続されている。抵抗Ｒａと抵抗Ｒｂの間の電圧が帰還抵抗Ｖｆｂになる。
【００３０】
誤差増幅回路１１において、反転入力端には帰還電圧Ｖｆｂが、非反転入力端には基準電圧Ｖｒｅｆが入力される。誤差増幅回路１１の出力端はＰＷＭコンパレータ１２の非反転入力端に接続されている。誤差増幅回路１１の出力端と接地電圧ＧＮＤとの間には、抵抗Ｒ１及びコンデンサＣ１の直列回路が接続されている。
ＰＷＭコンパレータ１２の反転入力端には三角波信号ＴＷが入力される。ＰＷＭコンパレータ１２から出力されたパルス信号Ｄｒｖｏｎは、出力制御回路１４に入力される。
出力制御回路１４は、ＰＷＭコンパレータ１２からのパルス信号Ｄｒｖｏｎ及びＮＧ波形検出回路１５からのＬｘ波形Ｌレベル検出信号Ｐｕｐに基づいて、可変な電流容量でＮＭＯＳドライバＭ１にゲート電圧を印加する。
【００３１】
図２は、出力制御回路１４の一例を説明するための回路図である。
出力制御回路１４は、ＮＯＴ回路２１，２２、ＯＲ回路２３、ＡＮＤ回路２４及びインバータ２５，２６を備えている。
ＮＯＴ回路２１にＬｘ波形Ｌレベル検出信号Ｐｕｐが入力される。ＮＯＴ回路２２にパルス信号Ｄｒｖｏｎが入力される。ＯＲ回路２２にＮＯＴ回路２１の出力とＮＯＴ回路２２の出力が入力される。ＡＮＤ回路２４にＬｘ波形Ｌレベル検出信号ＰｕｐとＮＯＴ回路２２の出力が入力される。
【００３２】
低電流容量インバータ２５は、入力電圧Ｖｉと接地電位ＧＮＤの間に直列接続されたＰＭＯＳトランジスタＭ２１とＮＭＯＳトランジスタＭ２２を備えている。トランジスタＭ２１，Ｍ２２のゲートにＮＯＴ回路２２の出力が入力される。低電流容量インバータ２５の出力はＮＭＯＳドライバＭ１のゲートに印加されるゲート電圧ＮＧとして出力される。
【００３３】
高電流容量インバータ２６は、入力電圧Ｖｉと接地電位ＧＮＤの間に直列接続されたＰＭＯＳトランジスタＭ２３とＮＭＯＳトランジスタＭ２４を備えている。トランジスタＭ２３のゲートにＯＲ回路２３の出力が入力される。トランジスタＭ２４のゲートにＡＮＤ回路２４の出力が入力される。高電流容量インバータ２６の出力はＮＭＯＳドライバＭ１のゲートに印加されるゲート電圧ＮＧとして出力される。
【００３４】
高電流容量インバータ２６の電流駆動能力は低電流容量インバータ２５の電流駆動能力に比べて高い。例えば、高電流容量インバータ２６のＰＭＯＳトランジスタＭ２１は、低電流容量インバータ２５のＰＭＯＳトランジスタＭ２３の電流駆動能力に比べて１０倍程度の電流駆動能力をもち、高電流容量インバータ２６のＮＭＯＳトランジスタＭ２２は、低電流容量インバータ２５のＮＭＯＳトランジスタＭ２４の電流駆動能力に比べて１０倍程度の電流駆動能力をもつ。
【００３５】
出力制御回路１４は、ＮＯＴ回路２２によってパルス信号Ｄｒｖｏｎを反転した信号をインバータ２５，２６によってさらに反転した信号をゲート電圧ＮＧとして出力する。
パルス信号Ｄｒｖｏｎ及び検出信号Ｐｕｐがともにロウレベルのとき、ＭＯＳトランジスタＭ２２はオンし、ＭＯＳトランジスタＭ２１，Ｍ２３，Ｍ２４はオフし、ゲート電圧ＮＧは比較的高い電流容量をもって接地電位ＧＮＤに接続される。
パルス信号Ｄｒｖｏｎがハイレベルで検出信号Ｐｕｐがロウレベルのとき、ＭＯＳトランジスタＭ２１はオンし、ＭＯＳトランジスタＭ２２，Ｍ２３，Ｍ２４はオフし、ゲート電圧ＮＧは比較的低い電流容量をもって入力電圧Ｖｉに接続される。
パルス信号Ｄｒｖｏｎ及び検出信号Ｐｕｐがともにハイレベルのとき、ＭＯＳトランジスタＭ２１，Ｍ２３はオンし、ＭＯＳトランジスタＭ２２，Ｍ２４はオフし、ゲート電圧ＮＧは比較的高い電流容量をもって入力電圧Ｖｉに接続される。
パルス信号Ｄｒｖｏｎがロウレベルで検出信号Ｐｕｐがハイレベルのとき、ＭＯＳトランジスタＭ２２，Ｍ２４はオンし、ＭＯＳトランジスタＭ２１，Ｍ２３はオフし、ゲート電圧ＮＧは比較的低い電流容量をもって接地電位ＧＮＤに接続される。
【００３６】
図３は、ＮＧ波形検出回路１５の一例を説明するための回路図である。
ＮＧ波形検出回路１５は、ゲート電圧ＮＧとモード切替え用基準値Ｖａとを比較するコンパレータ３１で形成されている。コンパレータ３１において、反転入力端にゲート電圧ＮＧが入力され、非反転入力端にモード切替え用基準値Ｖａが入力される。コンパレータ３１は、ゲート電圧ＮＧがモード切替え用基準値Ｖａ以上のときはハイレベルの信号を出力し、ゲート電圧ＮＧがモード切替え用基準値Ｖａ未満のときはロウレベルの信号を出力する。
【００３７】
図１を参照して、電源回路１の動作を説明する。
電源回路１の誤差増幅回路１１は、基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂとの電圧差を増幅して誤差電圧Ｖｅを生成し、ＰＷＭコンパレータ１２の非反転入力端に出力する。ＰＷＭコンパレータ１２は、三角波信号ＴＷの電圧が誤差電圧Ｖｅ未満の場合はハイレベルの信号を出力し、三角波信号ＴＷの電圧が誤差電圧Ｖｅ以上である場合はロウレベルの信号を出力する。すなわち、ＰＷＭコンパレータ１２は、誤差電圧Ｖｅに応じて出力するパルス信号Ｄｒｖｏｎのデューティサイクルを変化させる。
【００３８】
ＮＭＯＳドライバＭ１は、ゲートがハイレベルのときはオンして導通状態になり、ゲートがロウレベルのときはオフして遮断状態になる。ＮＭＯＳドライバＭ１がオンしているとき、入力端子ＶｉｎからインダクタＬ１とＮＭＯＳドライバＭ１を通って接地電圧ＧＮＤに電流が流れ、インダクタＬ１にエネルギーが蓄積される。ＮＭＯＳドライバＭ１がオフすると、インダクタＬ１とＮＭＯＳドライバＭ１との接続部の電圧Ｌｘは、インダクタＬ１の逆起電力の影響で入力電圧Ｖｉよりも高い電圧になる。インダクタＬ１に蓄積されたエネルギーが、ダイオードＤ１を介して出力コンデンサＣｏを充電するとともに出力端子Ｖｏｕｔに接続された負荷に供給される。
【００３９】
出力電圧Ｖｏが低下して帰還電圧Ｖｆｂが低下すると、誤差増幅回路１１からの誤差電圧Ｖｅが上昇する。誤差電圧ＶｅはＰＷＭコンパレータ１２の非反転入力端に入力されているため、誤差電圧Ｖｅが上昇するとＰＷＭコンパレータ１２から出力されたパルス信号Ｄｒｖｏｎのハイレベルの時間が長くなるとともにロウレベルの時間が短くなる。このため、ＮＭＯＳドライバＭ１がオンする時間が長くなってインダクタＬ１に蓄えられるエネルギーが増加することから、出力電圧Ｖｏは上昇する。逆に、出力電圧Ｖｏが上昇して帰還電圧Ｖｆｂが上昇すると、誤差電圧Ｖｅが低下する。すると、ＰＷＭコンパレータ１２から出力されるパルス信号Ｄｒｖｏｎのハイレベルの時間が短くなるとともにロウレベルの時間が長くなる。このため、ＮＭＯＳドライバＭ１がオンする時間が短くなり、インダクタＬ１に蓄えられるエネルギーも減少することから、出力電圧Ｖｏは低下する。このような動作を繰り返すことにより、出力電圧Ｖｏは所定の電圧に維持される。
【００４０】
図４は、出力制御回路１４及びＮＧ波形検出回路１５の動作を説明するためのタイミングチャートである。
ｔ０：
パルス信号Ｄｒｖｏｎがロウレベルからハイレベルへの変化時になる。ゲート電圧ＮＧがモード切替え用基準値Ｖａ未満なので、Ｌｘ波形Ｌレベル検出信号Ｐｕｐはロウレベルである。出力制御回路１４のＭＯＳトランジスタＭ２１はオンし、ＭＯＳトランジスタＭ２２，２３，２４はオフ状態で、ゲート電圧ＮＧのノードをドライブする能力は低く抑えられている。
【００４１】
ｔ０〜ｔ１：
ゲート電圧ＮＧのノードをドライブする能力が低いため、ゲート電圧ＮＧは緩やかに上昇し、ＮＭＯＳドライバＭ１のしきい値電圧Ｖｔｈを越えたあたりで、ＮＭＯＳドライバＭ１がオンし、Ｌｘ波形がハイレベルから下がりだす。
【００４２】
ｔ１〜ｔ２：
ＮＭＯＳドライバＭ１のゲート電圧ＮＧがしきい値電圧Ｖｔｈ付近のため、ＮＭＯＳドライバは飽和領域で動作することになる。ゲート電圧ＮＧはしきい値電圧Ｖｔｈ以上に上がろうとするが、ドレイン−ゲート間容量Ｃｄがミラー効果により大きな容量として見えるため、Ｌｘ波形がロウレベルになるまで、しきい値電圧Ｖｔｈ付近で非常に緩やかな傾斜で上昇する。これにより、Ｌｘ波形の高周波成分が抑えられ、スパイクノイズを抑制することができる。一方、ＮＭＯＳドライバＭ１の抵抗値は非常に高く、この間は電力変換効率が低下する。
【００４３】
ｔ２〜ｔ３：
Ｌｘ波形がロウレベルになると、ドレイン−ゲート間容量Ｃｄへのチャージが不要となり、ゲート電圧ＮＧが緩やかに上昇し、モード切替え用基準値Ｖａに到達する。
【００４４】
ｔ３：ゲート電圧ＮＧがモード切替え用基準値Ｖａ以上なので、ＮＧ波形検出回路１５の検出信号Ｐｕｐはロウレベルからハイレベルへの変化時になる。出力制御回路１４において、ＭＯＳトランジスタＭ２１がオン、ＭＯＳトランジスタＭ２２，２３，２４がオフの状態から、ＭＯＳトランジスタＭ２２〜２４が動作可能状態となる。このとき、パルス信号Ｄｒｖｏｎがハイレベルなので、ＭＯＳトランジスタＭ２２〜２４のうちＭＯＳトランジスタＭ２３のみがオンし、ゲート電圧ＮＧを急激にハイレベルに吊り上げる。これにより、ＮＭＯＳドライバＭ１が線形領域となり抵抗値が本来の低いものになり、電力変換効率に影響がなくなる。
従来技術の回路であれば、ゲート電圧ＮＧがハイレベルまで緩やかに上昇する間、ＮＭＯＳドライバＭ１の抵抗値が高くなるため、電力変換効率が低下したり、ＮＭＯＳドライバＭ１を電流検出用の抵抗として使用している場合には誤検出する原因となったりしていたが、本発明はこれらの不具合を解消できる。
【００４５】
ｔ４：
パルス信号Ｄｒｖｏｎがハイレベルからロウレベルへの変化時となる。このとき、検出信号Ｐｕｐがハイレベルで、出力制御回路１４はゲート電圧ＮＧのノードをドライブする能力が高いため、ＮＭＯＳドライバＭ１が線形領域であり、ゲート電圧ＮＧは急峻に低下する。
従来技術の回路であれば、ゲート電圧ＮＧがロウレベルまで緩やかに下降する間、ＮＭＯＳドライバＭ１の抵抗値が高くなるため、電力変換効率が低下する。本発明はこの不具合を解消できる。
ゲート電圧ＮＧがモード切替え用基準値Ｖａ未満となると検出信号Ｐｕｐがロウレベルとなり、ゲート電圧ＮＧのノードをドライブする能力は低く抑えられ、ゲート電圧ＮＧがしきい値電圧Ｖｔｈ付近まで緩やかに下降する。
【００４６】
ｔ５〜ｔ６：
ＮＭＯＳドライバＭ１のしきい値電圧Ｖｔｈ付近に近づくと、ＮＭＯＳドライバＭ１は飽和領域で動作する。ゲート電圧ＮＧはしきい値電圧Ｖｔｈ以下に下がろうとするが、ドレイン−ゲート間容量Ｃｄがミラー効果により大きな容量として見えるため、Ｌｘ波形がハイレベルになるまで、しきい値電圧Ｖｔｈ付近で非常に緩やかな傾斜で下降する。その結果、Ｌｘ波形の高周波成分が抑えられ、スパイクノイズを抑制することができる。一方、ＮＭＯＳドライバＭ１の抵抗値が非常に高く、この間は効率が低下する。
【００４７】
ｔ７：
Ｌｘ波形がハイレベルになるとドレイン−ゲート間容量Ｃｄへのチャージが不要となり、ゲート電圧ＮＧは緩やかに下降し、ロウレベルに到達する。
このように、本発明は、スイッチング方式のＤＣ／ＤＣコンバータにおいて、スパイクノイズを抑制しつつ高電力変換効率及び短い最小オン時間で高周波動作させることができる。
【００４８】
図５は、ＮＧ波形検出回路１５の他の例を説明するための回路図である。
ＮＧ波形検出回路１５は、出力電圧Ｖｏを電源とするＣＭＯＳインバータ５１で形成されている。ＣＭＯＳインバータ５１のしきい値はモード切替え用基準値Ｖａに設定されている。例えば、ＰＭＯＳトランジスタＭ５１に対してＮＭＯＳトランジスタＭ５２の電流駆動能力を数倍以上に設定することで、ＣＭＯＳインバータ５１のしきい値をＮＭＯＳドライバＭ１のしきい値電圧を上回る所望のモード切替え用基準値Ｖａに設定すればよい。
ＣＭＯＳインバータ５１は、ゲート電圧ＮＧがモード切替え用基準値Ｖａ以上になると、ハイレベルのＬｘ波形Ｌレベル検出信号Ｐｕｐを出力する。
【００４９】
上記実施例では、非同期整流型のスイッチングレギュレータを例にして説明したが、これは一例であり、本発明はこれに限定されるものではなく、同期整流型のスイッチングレギュレータにも適用することができる。この場合、例えば、図１のダイオードＤ１の代わりにＰＭＯＳトランジスタからなる同期整流用トランジスタを使用して、該同期整流用トランジスタがＮＭＯＳドライバＭ１と相反するスイッチング動作を行なうように、該同期整流用トランジスタのゲートをＮＭＯＳドライバＭ１のゲートにそれぞれ接続するようにしてもよい。
【００５０】
また、上記実施例では、ＰＷＭ制御を行なう場合のスイッチングレギュレータを例にして説明したが、これは一例であり、本発明はこれに限定されるものではなく、ＰＦＭ制御等を行なう場合のスイッチングレギュレータにも適用することができる。
また、上記実施例では、昇圧型スイッチングレギュレータを例にして説明したが、これは一例であり、本発明はこれに限定されるものではなく、降圧型スイッチングレギュレータ、反転型スイッチングレギュレータ及びシリーズレギュレータ等のリニアレギュレータにも適用することができる。
【００５１】
このように、本発明は、出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成し、帰還電圧Ｖｆｂを基に誤差増幅回路を使用して出力電圧Ｖｏｕｔが所定の電圧で一定になるように出力トランジスタの動作制御を行う構成の電源回路に対して適用することができる。
さらに、本発明は、インダクタＬ１に流れたインダクタ電流を検出し、該検出したインダクタ電流を基に誤差増幅回路を使用して出力電圧Ｖｏｕｔが所定の電圧で一定になるように出力トランジスタの動作制御を行う構成の電流モード制御型スイッチングレギュレータにも適用することができる。
【００５２】
以上、本発明の実施例を説明したが、回路構成や配置、サイズ、数値等は一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【産業上の利用可能性】
【００５３】
本発明は、入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路及びその動作制御方法、例えばＤＣ／ＤＣコンバータ及びその動作制御方法に応用できる。
【符号の説明】
【００５４】
１ 電源回路
１１ 差動増幅回路
１４ 出力制御回路
１５ ＮＧ波形検出回路
２５ 低電流駆動能力インバータ
２６ 高電流駆動能力インバータ
３１ コンパレータ
５１ ＣＭＯＳインバータ
Ｄ１ 整流素子
Ｌ１ インダクタ
Ｍ１ 出力トランジスタ
Ｖｉｎ 入力端子
Ｖｏｕｔ 出力端子
Ｄｒｖｏｎ 制御信号
ＮＧ ゲート電圧
Ｖａ モード切替え用基準値
Ｖｉ 入力電圧
Ｖｏ 出力電圧
Ｖｒｅｆ 基準電圧
Ｖｆｂ 帰還電圧
【先行技術文献】
【特許文献】
【００５５】
【特許文献１】特開２０１０−１７８５５５号公報
【特許請求の範囲】
【請求項１】
入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路において、
制御信号に応じた動作を行なって前記出力電圧を制御するための出力トランジスタと、
所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路と、
前記誤差増幅回路の出力に基づいて前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタに前記制御信号としてのゲート電圧を出力する制御回路部と、を備え、
前記制御回路部は、前記出力トランジスタの前記ゲート電圧を監視するための波形検出回路と、可変な電流容量で前記ゲート電圧を印加するための出力制御回路と、を備え、
前記波形検出回路は、前記出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて前記ゲート電圧を監視し、前記ゲート電圧が前記基準値以上のときは、前記出力制御回路を、前記ゲート電圧が前記基準値未満のときに比べて高い電流容量で動作させることを特徴とする電源回路。
【請求項２】
前記出力トランジスタは前記制御信号に応じてスイッチングを行ない、
前記出力トランジスタのスイッチングによって前記入力電圧による充電が行なわれるインダクタと、
前記出力トランジスタがオフして遮断状態になったときに前記インダクタの放電を行なう整流素子と、
を備え、
前記制御回路部は、前記誤差増幅回路の出力に基づいて、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタのスイッチング制御を行なう請求項１に記載の電源回路。
【請求項３】
前記出力制御回路は、低電流駆動能力インバータと、前記低電流駆動能力インバータよりも電流駆動能力が高い高電流駆動能力インバータとを備え、前記ゲート電圧が前記基準値以上のときは前記低電流駆動能力インバータ及び前記高電流駆動能力インバータがオンされ、前記ゲート電圧が前記基準値未満のときは前記低電流駆動能力インバータのみがオンされる請求項１又は２に記載の電源回路。
【請求項４】
前記波形検出回路は、前記ゲート電圧と前記基準値とを比較するコンパレータで形成されている請求項１から３のいずれか一項に記載の電源回路。
【請求項５】
前記波形検出回路は、前記出力電圧を電源とし、かつ前記基準値をしきい値とするＣＭＯＳインバータで形成されている請求項１から３のいずれか一項に記載の電源回路。
【請求項６】
制御信号に応じた動作を行なって出力電圧を制御するための出力トランジスタを備え、入力端子から入力された入力電圧を所定の電圧に変換して前記出力端子から出力する電源回路の動作制御方法において、
所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路からの出力に基づいて、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタの動作制御を行ない、
前記出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて前記出力トランジスタの前記ゲート電圧を監視し、前記ゲート電圧が前記基準値以上のときは、前記ゲート電圧が前記基準値未満のときに比べて高い電流容量で前記出力トランジスタに前記制御信号としてのゲート電圧を印加することを特徴とする電源回路の動作制御方法。
【請求項７】
前記出力トランジスタは前記制御信号に応じてスイッチングを行ない、
前記電源回路は前記出力トランジスタのスイッチングによって前記入力電圧による充電が行なわれるインダクタと、前記出力トランジスタがオフして遮断状態になったときに前記インダクタの放電を行なう整流素子と、を備え、
前記制御回路部は、前記誤差増幅回路の出力に基づいて、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタのスイッチング制御を行なうものである請求項６に記載の電源回路の動作制御方法。
【請求項１】
入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路において、
制御信号に応じた動作を行なって前記出力電圧を制御するための出力トランジスタと、
所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路と、
前記誤差増幅回路の出力に基づいて前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタに前記制御信号としてのゲート電圧を出力する制御回路部と、を備え、
前記制御回路部は、前記出力トランジスタの前記ゲート電圧を監視するための波形検出回路と、可変な電流容量で前記ゲート電圧を印加するための出力制御回路と、を備え、
前記波形検出回路は、前記出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて前記ゲート電圧を監視し、前記ゲート電圧が前記基準値以上のときは、前記出力制御回路を、前記ゲート電圧が前記基準値未満のときに比べて高い電流容量で動作させることを特徴とする電源回路。
【請求項２】
前記出力トランジスタは前記制御信号に応じてスイッチングを行ない、
前記出力トランジスタのスイッチングによって前記入力電圧による充電が行なわれるインダクタと、
前記出力トランジスタがオフして遮断状態になったときに前記インダクタの放電を行なう整流素子と、
を備え、
前記制御回路部は、前記誤差増幅回路の出力に基づいて、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタのスイッチング制御を行なう請求項１に記載の電源回路。
【請求項３】
前記出力制御回路は、低電流駆動能力インバータと、前記低電流駆動能力インバータよりも電流駆動能力が高い高電流駆動能力インバータとを備え、前記ゲート電圧が前記基準値以上のときは前記低電流駆動能力インバータ及び前記高電流駆動能力インバータがオンされ、前記ゲート電圧が前記基準値未満のときは前記低電流駆動能力インバータのみがオンされる請求項１又は２に記載の電源回路。
【請求項４】
前記波形検出回路は、前記ゲート電圧と前記基準値とを比較するコンパレータで形成されている請求項１から３のいずれか一項に記載の電源回路。
【請求項５】
前記波形検出回路は、前記出力電圧を電源とし、かつ前記基準値をしきい値とするＣＭＯＳインバータで形成されている請求項１から３のいずれか一項に記載の電源回路。
【請求項６】
制御信号に応じた動作を行なって出力電圧を制御するための出力トランジスタを備え、入力端子から入力された入力電圧を所定の電圧に変換して前記出力端子から出力する電源回路の動作制御方法において、
所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路からの出力に基づいて、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタの動作制御を行ない、
前記出力トランジスタのしきい値電圧よりも高く設定されたモード切替え用基準値を用いて前記出力トランジスタの前記ゲート電圧を監視し、前記ゲート電圧が前記基準値以上のときは、前記ゲート電圧が前記基準値未満のときに比べて高い電流容量で前記出力トランジスタに前記制御信号としてのゲート電圧を印加することを特徴とする電源回路の動作制御方法。
【請求項７】
前記出力トランジスタは前記制御信号に応じてスイッチングを行ない、
前記電源回路は前記出力トランジスタのスイッチングによって前記入力電圧による充電が行なわれるインダクタと、前記出力トランジスタがオフして遮断状態になったときに前記インダクタの放電を行なう整流素子と、を備え、
前記制御回路部は、前記誤差増幅回路の出力に基づいて、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタのスイッチング制御を行なうものである請求項６に記載の電源回路の動作制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−１９６０９２（Ｐ２０１２−１９６０９２Ａ）
【公開日】平成２４年１０月１１日（２０１２．１０．１１）
【国際特許分類】
【出願番号】特願２０１１−５９７７１（Ｐ２０１１−５９７７１）
【出願日】平成２３年３月１７日（２０１１．３．１７）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２４年１０月１１日（２０１２．１０．１１）
【国際特許分類】
【出願日】平成２３年３月１７日（２０１１．３．１７）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]