説明

電源回路

【課題】実装面積を小さくし、かつ製品の低価格化を実現するために、カレントトランスを使用せずに同様の機能を発揮可能な電源回路を提供すること。
【解決手段】共通ラインと他方の入力端子との間に入力される交流電圧に対して、昇圧チョッパ回路兼力率改善用フィルタにおいて制御回路の制御の下で昇圧チョッピングを行うことで共通ラインの正側と負側に昇圧した直流電圧を得るとともに力率改善を行って安定化された直流電圧をその後段のハーフブリッジ型DC−ACインバータによって交流電圧に変換し、リアクトル及びコンデンサで構成される出力フィルタで高周波成分を除去して出力するようにした電源回路において、制御回路で必要とする入力電流及び出力電流情報を得るために、共通ライン上でかつスイッチング素子の前段に入力電流検出抵抗を設け、出力フィルタを構成するリアクトルの入力側又はリアクトルとコンデンサの間に出力電流検出抵抗を設けた。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源回路に関するもので、さらに具体的には、力率改善を施した交流安定化電源回路および無停電電源回路に関するものである。
【背景技術】
【0002】
従来、交流入力線と出力線とのそれぞれの一方を共通ラインとして結合した力率改善型安定化電源回路として、様々な回路が提案されている。例えば、本特許出願人は、特許文献1において、図5に示す電源回路を既に提案している。
【0003】
この図5に示す電源回路は、以前の電源回路において無駄に電力消費がなされていたという問題に鑑みて提案されたものであり、部品点数を増やすことなく、消費電力を抑えて回路の高効率化を図り、かつ、小型化を実現した電源回路を提供することを目的として提案された。この図5の電源回路によれば、昇圧チョッパ回路兼力率改善用フィルタ32において、スイッチング素子23、24をリアクトル11の出力側と共通ライン16との間に互いに逆向きでかつ直列に接続して設けたので、従来において必要であった整流回路が省略可能となることで部品点数の削減による小型化を実現し、また、整流ダイオードの数を減らすことでスイッチング素子がON/OFFを繰返す際に消費する電力を削減することが可能となった。
【特許文献1】特開2006−158100号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
図5の従来の電源回路についてもう少し説明すると、図5に示すように、交流入力端子2、3の間には、入力電圧検出回路15と、入力電流検出兼絶縁手段としてのカレントトランス17と、昇圧チョッパ回路兼力率改善用フィルタ32とが接続され、この昇圧チョッパ回路兼力率改善用フィルタ32の後段には、DC−ACインバータ37、フィルタ回路96、出力電圧検出回路12、出力電流検出兼絶縁手段としてのカレントトランス13が順次接続されている。これらのうち、入力電圧検出回路15、カレントトランス17の2次コイル側、出力電圧検出回路12、及び、カレントトランス13の2次コイル側は、後述する制御回路43に接続されている。
【0005】
このように、図5の電源回路では入力電流の検出と出力電流の検出にカレントトランス17及びカレントトランス13を使用している。カレントトランスを適用することによって、絶縁を保ったまま電流検出が可能となり、また、ノイズ耐性が非常に強いというメリットがある。
【0006】
一方で、カレントトランスは例えば30mm×30mmと一つのサイズが大きく、実装面積を大きく必要とするため、電源回路全体の小型化の妨げとなるという問題があった。また、カレントトランスは高価であるため、製品の低価格化についても妨げとなるという問題がある。
【0007】
本発明は、上記問題点に鑑みなされたものであり、力率改善した交流安定化電源回路又は無停電電源回路において、実装面積を小さくし、かつ製品の低価格化を実現するためにカレントトランスを使用せずに同様の機能を発揮可能な電源回路を提供することを目的とするものである。
【課題を解決するための手段】
【0008】
本発明の請求項1は、交流入力端子(2、3)と交流出力端子(8、9)のそれぞれの一方の端子(3、9)間を結合して共通ライン(16)とし、この共通ライン(16)と他方の入力端子(2)との間に入力される交流電圧に対して、昇圧チョッパ回路兼力率改善用フィルタ(32)において制御回路(43)の制御の下で昇圧チョッピングを行うことで共通ライン(16)の正側と負側に昇圧した直流電圧を得るとともに力率改善を行い、正側と負側でそれぞれ安定化された直流電圧をさらにその後段のハーフブリッジ型DC−ACインバータ(37)によって交流電圧に変換し、その後段のリアクトル(35)及びコンデンサ(36)で構成される出力フィルタ(96)で高周波成分を除去して出力するようにした電源回路において、前記昇圧チョッパ回路兼力率改善用フィルタ(32)は、他方の入力端子(2)に接続されたリアクトル(11)と、このリアクトル(11)の出力側と共通ライン(16)との間に設けた互いに逆向きでかつ直列に接続された2つのスイッチング素子(23、24)とを具備し、これらのリアクトル(11)及びスイッチング素子(23、24)を共通ライン(16)に対して正側と負側とで共用して昇圧チョッピングを行うようにし、前記制御回路(43)で必要とする入力電流情報及び出力電流情報を得るために、前記共通ライン(16)上でかつスイッチング素子(23、24)の前段に入力電流検出抵抗(4)を設け、前記出力フィルタ(96)を構成するリアクトル(35)の入力側又はリアクトル(35)とコンデンサ(36)の間に出力電流検出抵抗(5)を設けたことを特徴とする電源回路である。
【0009】
本発明の請求項2は、請求項1に加えて、昇圧チョッパ回路兼力率改善用フィルタ(32)は、直流出力電圧を位相調整した信号により、入力電流を入力電圧に相似した正弦波状にして力率改善用フィルタとして用いるようにしたことを特徴とする電源回路である。
【0010】
本発明の請求項3は、請求項1に加えて、制御回路(43)は、交流入力電圧の大きさに応じて昇圧後の目的電圧の設定値を調整して昇圧チョッパ回路兼力率改善用フィルタ(32)における昇圧率の制御を行う機能を具備してなることを特徴とする電源回路である。
【発明の効果】
【0011】
請求項1記載の発明によれば、昇圧チョッパ回路兼力率改善用フィルタ32において、スイッチング素子23、24をリアクトル11の出力側と共通ライン16との間に互いに逆向きでかつ直列に接続して設けたので、従来回路において必要であった整流回路が省略可能となることで部品点数の削減による小型化を実現し、また、整流ダイオードの数を減らすことでスイッチング素子がON/OFFを繰返す際に消費する電力を削減することが可能となった。
また、前記制御回路43で必要とする入力電流情報及び出力電流情報を得るために、前記共通ライン16上でかつスイッチング素子23、24の前段に入力電流検出抵抗4を設け、前記出力フィルタ96を構成するリアクトル35の入力側又はリアクトル35とコンデンサ36の間に出力電流検出抵抗5を設けたので、従来実装面積を大きく必要としていたカレントトランスを使用せずに小型な抵抗素子を用いて入力電流情報及び出力電流情報を得ることが可能となるため、より実装面積を小さくすることが可能となる。さらに、入力電流検出抵抗4及び出力電流検出抵抗5を本発明の配置とすることによって、出力側を地絡したばあいにも電流値を読み取ることが可能となり、装置を適切に保護することができる。
【0012】
請求項2記載の発明によれば、昇圧チョッパ回路兼力率改善用フィルタ32は、直流出力電圧を位相調整した信号により、入力電流を入力電圧に相似した正弦波状にして力率改善用フィルタとして用いるようにしたので、力率改善された出力を得ることができる。
【0013】
請求項3記載の発明によれば、制御回路43は、交流入力電圧の大きさに応じて昇圧後の目的電圧の設定値を調整して昇圧チョッパ回路兼力率改善用フィルタ32における昇圧率の制御を行う機能を具備してなるので、例えば、入力電圧が低いとき(107VAC未満)には昇圧する目的電圧を151VDCに設定し、入力電圧が高いとき(107VAC以上)には入力電圧に比例させて昇圧する目的電圧を151VDC以上に上げるように、制御回路43で制御することで、昇圧率を低い状態に保つことができ、大幅な高効率化が実現可能となる。
【発明を実施するための最良の形態】
【0014】
本発明による電源回路は、交流入力端子2、3と交流出力端子8、9のそれぞれの一方の端子3、9間を結合して共通ライン16とし、この共通ライン16と他方の入力端子2との間に入力される交流電圧に対して、昇圧チョッパ回路兼力率改善用フィルタ32において制御回路43の制御の下で昇圧チョッピングを行うことで共通ライン16の正側と負側に昇圧した直流電圧を得るとともに力率改善を行い、正側と負側でそれぞれ安定化された直流電圧をさらにその後段のハーフブリッジ型DC−ACインバータ37によって交流電圧に変換し、その後段のリアクトル35及びコンデンサ36で構成される出力フィルタ96で高周波成分を除去して出力するようにした電源回路において、前記昇圧チョッパ回路兼力率改善用フィルタ32は、他方の入力端子2に接続されたリアクトル11と、このリアクトル11の出力側と共通ライン16との間に設けた互いに逆向きでかつ直列に接続された2つのスイッチング素子23、24とを具備し、これらのリアクトル11及びスイッチング素子23、24を共通ライン16に対して正側と負側とで共用して昇圧チョッピングを行うようにし、前記制御回路43で必要とする入力電流情報及び出力電流情報を得るために、前記共通ライン16上でかつスイッチング素子23、24の前段に入力電流検出抵抗4を設け、前記出力フィルタ96を構成するリアクトル35の入力側又はリアクトル35とコンデンサ36の間に出力電流検出抵抗5を設けたことを特徴とするものである。
以下、図面を用いて詳細に説明する。
【実施例1】
【0015】
本発明による電源回路の構成を図1に示す回路図に基づいて説明する。図1において、2、3はそれぞれ交流電源10を接続するための交流入力端子であり、8、9はそれぞれ安定化後の交流出力端子である。これらの入出力端子のうち一方の交流入力端子3と一方の交流出力端子9との間を共通ライン16で直結し、また、他方の交流入力端子2と他方の交流出力端子9との間を直送ライン1と切替回路14を介して接続することで直送回路を構成している。
【0016】
前記交流入力端子2、3の間には、入力電圧検出回路15と、昇圧チョッパ回路兼力率改善用フィルタ32とが接続され、この昇圧チョッパ回路兼力率改善用フィルタ32の後段には、DC−ACインバータ37、リアクトル35及びコンデンサ36で構成されたフィルタ回路96、出力電圧検出回路12が順次接続されている。また、昇圧チョッパ回路兼力率改善用フィルタ32の前段の共通ライン16上に入力電流検出抵抗4を設け、前記前記出力フィルタ96を構成するリアクトル35とコンデンサ36の間に出力電流検出抵抗5を設けている。
これらのうち、入力電圧検出回路15、入力電流検出抵抗4、出力電圧検出回路12、及び、出力電流検出抵抗5からの情報は、後述する制御回路43に入力される。なお、出力電流検出抵抗5の情報を制御回路43に送る信号路には、差動アンプ6を介在させている。
【0017】
前記昇圧チョッパ回路兼力率改善用フィルタ32は、図1に示すように、他方の入力端子2に接続されたリアクトル11と、このリアクトル11の出力側と共通ライン16との間に設けられた互いに逆向きでかつ直列に接続されたフライホイールダイオード入りのMOSFETからなるスイッチング素子23、24と、前記リアクトル11の出力側から分岐した正側ラインに設けた整流ダイオード27と前記リアクトル11の出力側から分岐した負側ラインに設けた整流ダイオード28とからなるフライホイールダイオード部21と、前記正側ラインと共通ライン16との間に設けたコンデンサ29と、前記負側ラインと共通ライン16との間に設けたコンデンサ30とで構成されている。これらの素子で構成された昇圧チョッパ回路兼力率改善用フィルタ32は、共通ライン16に対して正側と負側の両方において共通に使用される構成部分であり、正側と負側のそれぞれで昇圧を行う。これらのうち、スイッチング素子23、24のゲートは、後述する制御回路43に接続されている。また、コンデンサ29、30には、正側の検出回路19と負側の検出回路20とがそれぞれ接続されており、これらの検出回路19、20の検出結果は、後述する制御回路43に入力される。
【0018】
前記DC−ACインバータ37は、IGBTからなるスイッチング素子33、34と、コンデンサ29、30とからなるハーフブリッジ型で構成されており、このコンデンサ29、30は、前記昇圧チョッパ回路兼力率改善用フィルタ32の構成部品と共用しているものである。これらのうち、スイッチング素子33、34ゲートは、後述する制御回路43に接続されている。このDC−ACインバータ37によって直流を交流に変換し、さらに後段のリアクトル35とコンデンサ36とからなるフィルタ回路96によって、変換後の交流電圧の高調波成分を圧縮して出力する構成となっている。
【0019】
制御回路43は、接続された入力電圧検出回路15と入力電流検出抵抗4とから入力電圧と入力電流とを検出し、これに基づいて前記昇圧チョッパ回路兼力率改善用フィルタ32におけるスイッチング素子23、24のON/OFFを制御することで、正側と負側の昇圧動作を行う。また、この制御回路43は、コンデンサ29、30にそれぞれ接続された検出回路19、20の検出結果、及び、出力電圧検出回路12と出力電流検出抵抗5とから検出した出力電圧と出力電流に基づいて、前記DC−ACインバータ37におけるスイッチング素子33、34のON/OFFを制御して、交流出力端子8、9から出力する交流電圧の生成を制御する。
【0020】
また、バッテリ38と逆流阻止スイッチ素子39を直列に接続したものを、前記リアクトル11の入力側とダイオード28のカソード側との間に設けている。このバッテリ38は、商用電源の停電時に電力を供給するためのもので、また、逆流阻止スイッチ素子39は、交流入力電圧が低下したときにバッテリ38を放電させないためのものである。
ここで、40は、交流入力電圧が低くなった際に動作するスイッチ素子であり、入力が低くなり停電と判断すると逆流阻止スイッチ39がONしてバッテリ38の電圧がスイッチ素子40に加わり、スイッチ素子40、リアクトル11及びダイオード27、28でチョッパ回路を形成して、停電時もコンデンサ29、30に昇圧された電圧を蓄え、DC−ACインバータ37によって交流に変換して出力する構成となっている。
【0021】
次に、上記の回路の作用を図面に基づいて説明する。
前記昇圧チョッパ回路兼力率改善用フィルタ32は、正側と負側で共通して作用するものであり、交流電源10からの交流入力の正負によって動作する素子が若干異なるが、基本的には同じ原理に基づくものであるため、交流入力が正の場合について主に説明を行う。図1において、交流入力端子2、3の間に交流電源10が印加されると、入力電圧検出回路15によって入力電圧を検出して制御回路43に検出結果が送られ、これを受けて制御回路43では、スイッチング素子23、24のゲートをONさせる。ここでのゲートの開閉には20kHzの高周波が用いられる。ここで、交流入力が正側であった場合には、スイッチング素子23、24がON状態となると、交流電源10、リアクトル11、スイッチング素子23、スイッチング素子24、交流電源10というループによって電流が流れ、リアクトル11にエネルギが蓄えられる。
【0022】
次に、スイッチング素子23、24がOFF状態となると、リアクトル11に蓄えられたエネルギが放出され、交流電源10、リアクトル11、ダイオード27、コンデンサ29、交流電源10という経路で電流が流れて、昇圧された電圧がコンデンサ29に蓄えられる。このようにしてコンデンサ29に蓄えられた直流電圧は、DC−ACインバータ37のスイッチング素子33のスイッチング動作によってパルス幅変調され、これに対してフィルタ回路96によって高調波成分の圧縮を行ったものが、正側の交流電圧として交流出力端子8、9から出力される。
【0023】
交流電源10からの交流入力が負側の場合についても同様に、スイッチング素子23、24がON状態となると、交流電源10、スイッチング素子24、スイッチング素子23、リアクトル11、交流電源10というループによって電流が流れ、リアクトル11にエネルギが蓄えられ、スイッチング素子23、24がOFF状態となると、リアクトル11に蓄えられたエネルギが放出され、交流電源10、コンデンサ30、ダイオード28、リアクトル11、交流電源10という経路で電流が流れて、昇圧された電圧がコンデンサ30に蓄えられ、このコンデンサ30に蓄えられた直流電圧は、DC−ACインバータ37のスイッチング素子33のスイッチング動作、及び、フィルタ回路96の高調波成分の圧縮によって、負側の交流電圧として交流出力端子8、9から出力される。
【0024】
このように、本発明の電源回路は、フライホイールダイオード入りスイッチ素子23、24をそれぞれ逆向きでかつ直列に繋いだものを、交流入力端子2、3の間でかつリアクトル11の後段となる部分に挿入して構成したことで、交流電圧整流素子が不要となるとともに、ダイオードに電流が流れることで無駄に消費していた電力を本発明の電源回路では抑えることが可能となった。
【0025】
具体的には、ダイオードにかかる電圧=0.6V、スイッチング素子がON時のドレイン−ソース間の抵抗RDS=0.02Ω、入力平均電流=10A、スイッチングONデューティ平均=0.5とすると、交流電圧整流素子としてダイオードを用いた従来回路における消費電力は、
(1.2V×10A×0.5+1.2V×10A×0.5)×2=24W
となるのに対して、本発明回路における消費電力は、
(10A×10A×0.02Ω×0.5+0.6V×10A×0.5)×2=8W
となり、本発明の方が16W分の消費電力を抑えた構成となっているのが分かる。実際には他の素子の影響もあるため、もっと大きな差となって現れる。
【0026】
また、前記昇圧チョッパ回路兼力率改善用フィルタ32において入力電圧を昇圧してコンデンサ29、30に蓄えているが、この昇圧率を制御回路43において制御して調整可能とすることで、大幅な高効率化を実現している。本発明の構成では、前記DC−ACインバータ37の入力であるコンデンサ29、30に蓄えるべき電圧は、それぞれ出力電圧+10VDC程度で良いので、出力電圧として100VACが必要な場合は、141VDC(100VAC×√2)+10VDC=151VDC有れば十分である。よって、目的電圧を151VDCに設定しておくことで、出力電圧として100VACを出力することが可能となる。しかし、入力電圧が低い場合には目的電圧の設定は151VDCで問題ないが、この設定状況において入力電圧が107VAC(151VDC÷√2)を超えると、入力電圧の方が昇圧後の電圧よりも高くなってしまうため、スイッチング素子23、24のスイッチング動作が止まってしまい、力率改善も行わなくなってしまう。これを避けるために、通常は昇圧後の目的電圧を最大入力電圧よりも高い電圧となるように設定するが、この設定では交流入力電圧が低い場合に昇圧率が高くなってしまい電源効率が低下するという問題があった。
【0027】
そこで、本発明では、制御回路43において入力電圧検出回路15で検出した入力電圧に応じて前記昇圧チョッパ回路兼力率改善用フィルタ32での昇圧する目的電圧を調整するように制御する。例えば、入力電圧が低いとき(107VAC未満)には昇圧する目的電圧を151VDCに設定し、入力電圧が高いとき(107VAC以上)には入力電圧に比例させて昇圧する目的電圧を151VDC以上に上げるように、制御回路43で制御することで、昇圧率を低い状態に保つことができ、大幅な高効率化が実現可能となる。
【0028】
ところで、本発明の最も特徴的な構成は、従来の図5の回路において用いられていたカレントトランス17、13に替えて、昇圧チョッパ回路兼力率改善用フィルタ32の前段の共通ライン16上に入力電流検出抵抗4を設け、前記出力フィルタ96を構成するリアクトル35とコンデンサ36の間に出力電流検出抵抗5を設けたことにある。
このような電流検出抵抗の配置することによる効果を説明するために、以下、入力電流検出抵抗4及び出力電流検出抵抗5の他の配置例を示して説明を行う。なお、以下に示す配置例1〜3では、入力電流検出抵抗4及び出力電流検出抵抗5の配置に関するもの以外は共通の構成である。
【0029】
[配置例1]
図2に示すのは、入力電流検出抵抗4及び出力電流検出抵抗5の本発明とは異なる配置例1である。この図2に示す配置例1では、図5におけるカレントトランス17が配置されていた位置に入力電流検出抵抗4を配置し、出力フィルタ96を構成するリアクトル35とコンデンサ36の間に出力電流検出抵抗5を配置している。また、このような配置を行う場合、入力側からのノイズによる悪影響を除去するためと、制御回路43とグランドポイントを合わせるために、それぞれ差動アンプ6、7を介した上で制御回路43に入力電圧及び出力電圧情報を入力する構成をとる必要がある。
【0030】
この図2に示した配置例1によれば、カレントトランス17、13を使用せずとも入力電圧及び出力電圧情報を検出することが可能となるが、入力側からのノイズによる誤動作を防ぐためと、制御回路43とグランドポイントを合わせるために2つの差動アンプ6、7を必要とするため、実装面積の小型化という観点からの効果は小さくなってしまう。
【0031】
[配置例2]
図3に示すのは、入力電流検出抵抗4及び出力電流検出抵抗5の本発明とは異なる配置例2である。この図3に示す配置例2では、入力電流検出抵抗4及び出力電流検出抵抗5を共に共通ライン16上に配置している。このような配置を行う場合、配置例1においてグランドポイントの違いのために必要であった差動アンプ6、7が不要となるため、実装面積の小型化という観点からの効果は非常に大きい。また、共通ライン16上に配置することでノイズ耐性も向上するというメリットがある。
【0032】
しかし、この図3に示した配置例2の場合、交流出力端子8、9間を短絡したときには出力電流検出抵抗5によって電流検出可能であるが、交流出力端子8を地絡したときには、入力、出力共に電流値を検出できなくなり、電源装置の保護が出来なくなってしまうという問題点が生じるため、製品として不完全である。
【0033】
[配置例3]
図4に示すのは、入力電流検出抵抗4及び出力電流検出抵抗5の本発明とは異なる配置例3である。この図4に示す配置例3では、図5におけるカレントトランス17が配置されていた位置に入力電流検出抵抗4を配置し、出力電流検出抵抗5を共通ライン16上に配置している。このような配置を行う場合、配置例2において問題であった交流出力端子8を地絡した場合の電流検出を入力電流検出抵抗4において行うようにすることが可能となるため、配置例2の問題点は解消している。
【0034】
しかし、この図4に示した配置例3において、交流出力端子8を地絡した場合の電流検出を入力電流検出抵抗4で行うためには、出力側だけでなく入力側にも別途ピークカット用の構成が必要となるため、実装面積の小型化という観点からの効果は小さくなってしまう。
【0035】
[本発明の配置による効果]
これに対して、図1に示した本発明による入力電流検出抵抗4及び出力電流検出抵抗5の配置では、交流出力端子8を地絡した場合には出力電流検出抵抗5によって電流検出が可能となるため、配置例2、3の問題点を解消しており、また、配置例1よりも実装面積を小型化できるという利点がある。
以上のように、本発明の入力電流検出抵抗4及び出力電流検出抵抗5の配置により、交流出力端子8を地絡した場合の電流検出、制御回路43とのグランドポイントの違い、入力側からのノイズに対する耐性、回路全体の実装面積の小型化という複数の課題を全て解決することが出来る。
また、本発明の図1の構成では、商用電源を直接出力するための直送ライン1を設けて切換回路14で切り換え可能な構成をとっているが、配置例1の場合には直送ライン1側に切り換えたときに電流を検出できないが、本発明の配置では共通ライン16上に配置した入力電流検出抵抗4によって電流検出ができるというメリットもある。
【0036】
なお、図1に示す実施例においては、出力フィルタ96を構成するリアクトル35とコンデンサ36の間に出力電流検出抵抗5を設けているが、リアクトル35の前段、即ちDC−ACインバータ37とリアクトル35の間に出力電流検出抵抗5を設けるようにしてもよい。
一方で、出力フィルタ96を構成するコンデンサ36の後段に出力電流検出抵抗5を設けると、平滑化後の電流値を検出することになるため、電流値変化に対する応答速度が遅くなってしまい、適切な制御が行えないという問題点がある。よって、平滑化前の電流値を検出することが望ましい。
【0037】
前記実施例において、スイッチング素子23、24は、フライホイールダイオード入りのMOSFETで構成したが、本発明はこれに限られるものではない。例えば、フライホイールダイオード無しにしたMOSFETのみで構成してもよいし、また、これ以外の素子としてバイポーラトランジスタ、IGBT等のスイッチング素子で構成してもよく、このバイポーラトランジスタ、IGBT等のスイッチング素子の場合にはフライホイールダイオード入りであることが望ましい。さらに、スイッチング素子33、34も、IGBTに限られるものではなく、MOSFET等の他のスイッチング素子を用いてもよい。
【図面の簡単な説明】
【0038】
【図1】本発明による電源回路の構成を示した回路図である。
【図2】入力電流検出抵抗4及び出力電流検出抵抗5の異なる配置例1を示した回路図である。
【図3】入力電流検出抵抗4及び出力電流検出抵抗5の異なる配置例2を示した回路図である。
【図4】入力電流検出抵抗4及び出力電流検出抵抗5の異なる配置例3を示した回路図である。
【図5】従来のカレントトランスを使用した電源回路の構成を示した回路図である。
【符号の説明】
【0039】
1…直送ライン、2、3…交流入力端子、4…入力電流検出抵抗、5…出力電流検出抵抗、6…差動アンプ、7…差動アンプ、8、9…交流出力端子、10…交流電源、11…リアクトル、12…出力電圧検出回路、13…カレントトランス、14…切換回路、15…入力電圧検出回路、16…共通ライン、17…カレントトランス、19、20…検出回路、21…フライホイールダイオード部、23…スイッチング素子、24…スイッチング素子、27、28…整流ダイオード、29、30…コンデンサ、32…昇圧チョッパ回路兼力率改善用フィルタ、33、34…スイッチング素子、35…リアクトル、36…コンデンサ、37…DC−ACインバータ、38…バッテリ、39…逆流阻止スイッチ素子、40…スイッチング素子、43…制御回路、96…フィルタ回路。

【特許請求の範囲】
【請求項1】
交流入力端子(2、3)と交流出力端子(8、9)のそれぞれの一方の端子(3、9)間を結合して共通ライン(16)とし、この共通ライン(16)と他方の入力端子(2)との間に入力される交流電圧に対して、昇圧チョッパ回路兼力率改善用フィルタ(32)において制御回路(43)の制御の下で昇圧チョッピングを行うことで共通ライン(16)の正側と負側に昇圧した直流電圧を得るとともに力率改善を行い、正側と負側でそれぞれ安定化された直流電圧をさらにその後段のハーフブリッジ型DC−ACインバータ(37)によって交流電圧に変換し、その後段のリアクトル(35)及びコンデンサ(36)で構成される出力フィルタ(96)で高周波成分を除去して出力するようにした電源回路において、前記昇圧チョッパ回路兼力率改善用フィルタ(32)は、他方の入力端子(2)に接続されたリアクトル(11)と、このリアクトル(11)の出力側と共通ライン(16)との間に設けた互いに逆向きでかつ直列に接続された2つのスイッチング素子(23、24)とを具備し、これらのリアクトル(11)及びスイッチング素子(23、24)を共通ライン(16)に対して正側と負側とで共用して昇圧チョッピングを行うようにし、前記制御回路(43)で必要とする入力電流情報及び出力電流情報を得るために、前記共通ライン(16)上でかつスイッチング素子(23、24)の前段に入力電流検出抵抗(4)を設け、前記出力フィルタ(96)を構成するリアクトル(35)の入力側又はリアクトル(35)とコンデンサ(36)の間に出力電流検出抵抗(5)を設けたことを特徴とする電源回路。
【請求項2】
昇圧チョッパ回路兼力率改善用フィルタ(32)は、直流出力電圧を位相調整した信号により、入力電流を入力電圧に相似した正弦波状にして力率改善用フィルタとして用いるようにしたことを特徴とする請求項1記載の電源回路。
【請求項3】
制御回路(43)は、交流入力電圧の大きさに応じて昇圧後の目的電圧の設定値を調整して昇圧チョッパ回路兼力率改善用フィルタ(32)における昇圧率の制御を行う機能を具備してなることを特徴とする請求項1記載の電源回路。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate


【公開番号】特開2010−104075(P2010−104075A)
【公開日】平成22年5月6日(2010.5.6)
【国際特許分類】
【出願番号】特願2008−270755(P2008−270755)
【出願日】平成20年10月21日(2008.10.21)
【出願人】(000138543)株式会社ユタカ電機製作所 (18)
【Fターム(参考)】