電源装置、および電源装置の電圧切替方法
【課題】フレア現像用高圧出力として、ＮｃｈＦＥＴ駆動によるフルブリッジ回路を構成する場合、ＮｃｈＦＥＴ駆動用の電源は、ＤＣ（直流）バイアス電源から生成し、単独のＦＥＴ駆動用電源を不要とするとともに、ＮｃｈＦＥＴのスイッチング駆動に必要な最低限のゲート−ソース端子間への電圧の供給を可能とする。
【解決手段】スイッチング素子によりパルス電圧をトナーに印加し、前記トナーを浮遊させて現像を行うフレア現像方式の画像形成装置に用いられる電源装置であって、ＤＣバイアス電源１１１の出力電圧を分圧して、前記スイッチング素子のゲート端子−ソース端子に所定の電圧を出力する分圧部１１１ａを備える。
【解決手段】スイッチング素子によりパルス電圧をトナーに印加し、前記トナーを浮遊させて現像を行うフレア現像方式の画像形成装置に用いられる電源装置であって、ＤＣバイアス電源１１１の出力電圧を分圧して、前記スイッチング素子のゲート端子−ソース端子に所定の電圧を出力する分圧部１１１ａを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、および電源装置の電圧切替方法に関する。
【背景技術】
【０００２】
従来、複写機などの電子写真方式の画像形成装置に用いられる現像方式の一つとして、トナーをクラウド化（ホッピングさせた状態、以下、フレア現像という）させる方式が知られている。このフレア現像方式においては、フレア現像ローラに逆相のパルス電圧を交互に印加して、充放電を繰り返すことで、印刷中はトナーがフレア現像ローラ上でホッピングした状態となり、トナーのクラウド化を実現している。上記パルスを発生させる方式としては、直流バイアスに重畳させて、回路としてはＮｃｈＦＥＴ駆動によるフルブリッジ回路による構成が挙げられる。なお、ＮｃｈＦＥＴは、Ｎ型チャネル接合型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の略称であり、以下、適宜、ＮｃｈＦＥＴと記述する。
【０００３】
なお、ブートストラップ回路の出力安定化を図るブートストラップ回路として、出力端子に一方の電極が結合されたブートストラップ容量と、所定の定電圧端子との間に双方向に向くように接続された一対の一方向性素子を介してゲートが結合されたクランプ用ＭＯＳＦＥＴと、クランプ用ＭＯＳＦＥＴを介してチャージアップされたブートストラップ容量の他端に駆動電圧を供給する駆動回路と、定電圧端子からみて上記クランプ用ＭＯＳＦＥＴと一対の一方向性素子からなる回路と実質的に等価となる一対の一方向性素子と容量素子からなり、クランプ用ＭＯＳＦＥＴを通して伝えられる信号と逆相の信号が容量素子に供給されてなるダミー回路とを備えたものが開示されている（たとえば、特許文献１参照）。なお、ＭＯＳＦＥＴは、Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴの略称である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記に示されるような、ＮｃｈＦＥＴ駆動によるフルブリッジ回路による構成にあっては、フレア現像用高圧電源として、直流バイアス用、フルブリッジのハイ（Ｈ）サイド電源用、ＮｃｈＦＥＴ駆動用の３種類が必要となるという問題があった。
【０００５】
本発明は、上記に鑑みてなされたものであって、フレア現像用高圧出力として、ＮｃｈＦＥＴ駆動によるフルブリッジ回路を構成する場合、ＮｃｈＦＥＴ駆動用の電源は、直流バイアス電源から生成し、単独のＮｃｈＦＥＴ駆動用電源を不要とするとともに、ＮｃｈＦＥＴのスイッチング駆動に必要な最低限のゲート−ソース端子間への電圧の供給を可能とすることを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明は、スイッチング素子によりパルス電圧をトナーに印加し、前記トナーを浮遊させて現像を行うフレア現像方式の画像形成装置に用いられる電源装置であって、直流バイアス電源の出力電圧を分圧して、前記スイッチング素子のゲート端子―ソース端子に所定の電圧を出力する電圧出力手段を備えることを特徴とする。
【発明の効果】
【０００７】
本発明は、直流バイアス電源からＮｃｈＦＥＴ駆動用の電源を、分圧構成にて取り出す構成としたため、ＮｃｈＦＥＴ駆動用の電源を単独でもつ必要がなくなり、さらにＮｃｈＦＥＴのゲート−ソース端子間にスイッチング駆動に必要な最低限の電圧の供給を行うことができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施の形態にかかる電子写真方式のカラー画像形成装置の画像形成部の一例の説明図である。
【図２】図２は、図１における画像形成部に電力を供給する電源装置の概要構成を示すブロック図である。
【図３】図３は、実施の形態にかかる電源装置の構成例１を示す回路図である。
【図４】図４は、図３の電源装置のシーケンス動作を示すタイミングチャートである。
【図５】図５は、実施の形態にかかる電源装置の構成例２を示す回路図である。
【図６】図６は、図５の電源装置のシーケンス動作を示すタイミングチャートである。
【図７】図７は、実施の形態にかかる電源装置の構成例３を示す回路図である。
【図８】図８は、実施の形態にかかる電源装置の構成例４を示す回路図である。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、この発明にかかる電源装置、および電源装置の電圧切替方法の一実施の形態を詳細に説明する。
【００１０】
<実施の形態>
この実施の形態にかかる画像形成装置は、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも２つの機能を有する一般に複合機と称されるものであって、原稿を読み取り画像データに変換する画像読取部と、画像読取部で原稿を読み取って得られた画像データに対して画像処理を施す画像処理部と、画像処理された画像データに基づき紙面に画像を形成する画像形成部とを有する。
【００１１】
まず、この実施の形態にかかるフレア現像用高圧電源が搭載される画像形成装置について説明する。図１は、電子写真方式のカラー画像形成装置における画像形成部の構成を示す説明図である。
【００１２】
画像形成部は、４つの感光体ドラム１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋと、各感光体ドラム１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋ上に形成した潜像を互いに異なる色のトナー像にそれぞれ現像する複数の現像装置１１Ｙ，１１Ｍ，１１Ｃ，１１Ｋと、異なる色のトナー像がそれぞれ重ね合わせ状態に一次転写される矢印Ａ方向に回転する像担持体としての中間転写ベルト１６とを備えている。
【００１３】
中間転写ベルト１６は、無端状のベルトである。本実施の形態では、中間転写ベルト１６の上方に、中間転写ベルト１６の回動方向Ａに沿って、ブラック，シアン，マゼンタ，イエローの各色用の４個の上述した感光体ドラム１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋ（以下、それぞれを区別する必要が無い場合には、単に感光体ドラム１０と記載する）を並列にそれぞれ配置している。感光体ドラム１０の周囲には、帯電装置１２と、前述した現像装置１１と、一次転写装置を構成する一次転写ローラ１４と、クリーニング装置１３がそれぞれ配設されている。
【００１４】
感光体ドラム１０は、回転方向Ｂに回転駆動され、このとき帯電装置１２によって感光体ドラム１０の表面が所定の極性に帯電される。次いで、その帯電面に、露光装置１５から画像データに応じて出射されるレーザ光が照射され、これによって感光体ドラム１０に静電潜像が形成され、その静電潜像が現像装置１１によって各色のトナー像として可視像化される。
【００１５】
各感光体ドラム１０には、一次転写ローラ１４がそれぞれ対向配置されていて、その各一次転写ローラ１４と感光体ドラム１０との間には中間転写ベルト１６が挟まれた状態で回動するようになっている。
【００１６】
このとき、中間転写ベルト１６は、駆動ローラ１７とテンションローラ１９の２個のローラによって支持されている。中間転写ベルト１６を３個以上のローラによって張架しても良いが、できる限り小型化し、高さを抑制するため、本実施の形態では中間転写ベルト１６を２個のローラによって張架することで、高さを抑制している。
【００１７】
つぎに、その中間転写ベルト１６の表面に、各感光体ドラム１０に可視像化されたトナー像が、一次転写ローラ１４の作用によって転写される。このようにして、ブラック（Ｋ），シアン（Ｃ），マゼンタ（Ｍ），イエロー（Ｙ）のトナー像が、中間転写ベルト１６に正確に順次重ね合わせた状態で転写されていき、フルカラーの合成カラー画像のトナー像が形成される。
【００１８】
一方、中間転写ベルト１６を挟んで、駆動ローラ１７（二次転写対向ローラ）に対向して二次転写ローラ１８が配設され、給紙ユニット２１から記録媒体である転写紙Ｐが給紙される。これによりレジストローラ対２２の回転によって、転写紙Ｐが所定のタイミングで、駆動ローラ１７と二次転写ローラ１８の間に送り込まれる。すると、中間転写ベルト１６に担持されている合成カラー画像が二次転写ローラ１８の作用により転写紙Ｐに一括して転写される。
【００１９】
そして、その転写紙Ｐ上のトナー像が、定着装置２３により熱と圧力によって定着され、図示しない排紙トレイ上に排出される。トナー像が二次転写された後の中間転写ベルト１６の表面に付着している転写残トナーは、クリーニング装置２０によって除去および回収される。
【００２０】
なお、図１では、二次転写ローラ１８を介して転写紙に転写する方式の例を示したが転写紙に直接転写する方式の画像形成装置を用いてもよい。
【００２１】
上述した図１の画像形成部における現像装置１１Ｙ，１１Ｍ，１１Ｃ，１１Ｋは、高容量のフレア現像ローラ１０２を有している。フレア現像方式は、先に述べたように、フレア現像ローラ１０２に逆相のパルス電圧を交互に印加して、充放電を繰り返すことで、印刷中はトナーがフレア現像ローラ１０２上でホッピングした状態となり、トナーのクラウド化を実現している。このパルスを発生させる方式としては、高圧電源の回路としてはＮｃｈＦＥＴ駆動によるフルブリッジ回路による構成によってＤＣバイアスに重畳させることで実現される。本実施の形態では、この高容量のフレア現像ローラ１０２に後述するフレア現像用高圧電源回路により交流電圧を印加することで、トナーをホッピングさせた状態で現像するフレア現像を行っている。なお、上記ＤＣは直流を示し、以下、ＤＣと記載する。
【００２２】
図２は、この実施の形態にかかる画像形成部に電力を供給する電源装置の概要構成を示すブロック図である。電源装置１００は、フレア現像用の高圧電源を生成するフレア現像用高圧電源回路１０１と、フレア現像用高圧電源回路１０１からの電力供給を受けて容量性負荷Ｖｆとして機能するフレア現像ローラ１０２に交流電圧を印加するフルブリッジ回路１０３と、フレア現像用高圧電源回路１０１およびフルブリッジ回路１０３を制御するコントローラ１０４と、を備えている。
【００２３】
つぎに、上記の電源装置１００の回路構成例１，２，３，４の詳細な構成について説明する。なお、以下に示すＦＥＴは、Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタの略称であり、以下、適宜、ＦＥＴと記述し、また、ＮｃｈはＮ型チャネルの略称である。
【００２４】
（回路構成例１）
図３は、実施の形態にかかる電源装置１００の回路構成例１を示す回路図である。この図３において、符号１００はハイ（Ｈ）サイド電源、符号１１１はＤＣバイアス電源、符号１１１ａは分圧部、符号Ｒ１，Ｒ２，Ｒ３は抵抗、符号ＳＷ１は図の接点［１］，［２］側に切り替える切替スイッチ、符号Ｄ１はダイオード、符号Ｃ１，Ｃ２はコンデンサ、符号Ｔｒ＿Ｈ１は高電位側トランジスタ、符号Ｔｒ＿Ｌ１は低電位側トランジスタ、符号ＦＥＴ＿Ｈ１は高電位側トランジスタスイッチ、符号ＦＥＴ＿Ｌ１は低電位側トランジスタスイッチ、符号ＦＥＴ＿Ｈ２は高電位側トランジスタスイッチ、符号ＦＥＴ＿Ｌ２は低電位側トランジスタスイッチである。
【００２５】
フルブリッジ回路１０３は、ＮｃｈＦＥＴ駆動による、高電位側トランジスタスイッチＦＥＴ＿Ｈ１、ＦＥＴ＿Ｈ２および低電位側トランジスタスイッチＦＥＴ＿Ｌ１、ＦＥＴ＿Ｌ２を備えている。ここで、高電位側トランジスタスイッチＦＥＴ＿Ｈ１と、低電位側トランジスタスイッチＦＥＴ＿Ｌ２と、は対となって動作しており、それぞれのゲート端子に制御信号が入力されることによりコントローラ１０４により同時にオン（閉状態）／オフ（開状態）される。
【００２６】
また、同様に高電位側トランジスタスイッチＦＥＴ＿Ｈ２と、低電位側トランジスタスイッチＦＥＴ＿Ｌ１と、は対となって動作しており、それぞれのゲート端子に制御信号が入力されることでコントローラ１０４により同時にオン（閉状態）／オフ（開状態）される。
【００２７】
したがって、容量性負荷としてのフレア現像ローラ１０２には、パルス電圧が印加されることとなる。また、切替スイッチＳＷ１についても、コントローラ１０４からそれぞれ切替制御信号が入力され、コントローラ１０４の制御下で、オン／オフ（閉／開）制御がなされる。
【００２８】
図３において、ＤＣバイアス電源１１１の出力側に抵抗Ｒ１と抵抗Ｒ３が並列に接続され、分圧部１１１ａを構成する切替スイッチＳＷ１により、抵抗Ｒ１と抵抗Ｒ３が切り替えられる。コントローラ１０４により、起動前には抵抗Ｒ１が接続された接点［１］側、起動時には抵抗Ｒ３が接続された接点［２］側に接続の切り替えを行う。一般的に、これらの抵抗値は、Ｒ３＞Ｒ２に設定される。
【００２９】
図４は、図３の電源装置１００のシーケンス動作を示すタイミングチャートである。このタイミングチャートは、切替スイッチＳＷ１により切り替わる接点［１］の起動直前と接点［２］の起動後（横軸）に対して、ＤＣバイアス電源１１１の分圧部１１１ａで出力される電圧（縦軸）の関係について示している。
【００３０】
図４に示すタイミングチャートでは、図３に示す電源装置１００において、コントローラ１０４により、起動直前で分圧部１１１ａの切替スイッチＳＷ１は接点［１］の位置に制御され、ＤＣバイアス電源１１１はＶｇｓｘ（Ｒ１＋Ｒ２）／Ｒ１に出力制御される。このとき、フルブリッジ回路１０３のＮｃｈＦＥＴのゲート−ソース間に必要な電圧Ｖｇｓ（本例では約２０Ｖ）が抵抗Ｒ１と抵抗Ｒ２の分圧比によって出力される（Ｖ３−Ｖ２）。これらの抵抗値は、Ｒ１＞Ｒ２とし、ＤＣバイアス電源１１１の出力電圧（Ｖ２）は、Ｖｍｉｎ（本来必要なバイアス電位）よりも小さい電位（作像に影響しない程度）になるように設定する。
【００３１】
その後、コントローラ１０４は、起動時には、ＤＣバイアス電源１１１の出力電圧（Ｖ２）はＶｍｉｎを出力し、同時に分圧部１１１ａの切替スイッチＳＷ１を接点［２］の位置に切り替える。起動時、コントローラ１０４により、ＤＣバイアス電源１１１の出力は、分圧部１１１ａの切替スイッチＳＷ２は接点［２］の位置に制御され、ＤＣバイアス電源１１１はＶｇｓｘ（Ｒ３＋Ｒ２）／Ｒ３に出力制御される。フルブリッジ回路１０３のＮｃｈＦＥＴのゲート−ソース間には、同様に分圧部１１１ａの抵抗Ｒ２と抵抗Ｒ３の分圧比によって出力される。
【００３２】
図３において、コントローラ１０４は切替スイッチＳＷ１の切替制御によって、分圧部１１１ａは、ＤＣバイアス電源１１１の一部電圧を取り出す分圧構成で、その電圧でフルブリッジ回路１０３を駆動するＮｃｈＦＥＴのゲート−ソース端子間に供給する。コントローラ１０４は、高圧出力時にその分圧比を制御する。
【００３３】
このように上述した図３の構成では、抵抗分圧方式の分圧部１１１ａの抵抗比を切り替える構成とし、起動時に、コントローラ１０４が分圧部１１１ａの切替を行う。また、ＤＣバイアス電源１１１が負荷（フレア現像ローラ１０２）を考慮する場合、起動時に、コントローラ１０４が分圧部１１１ａの抵抗分圧比の切替を行うことにより、ＤＣバイアス電源１１１が負荷にかかるレベルを調整する。これにより、コントローラ１０４は、起動時に分圧部１１１ａの切替制御を行うことで、パルス電圧出力とＤＣバイアス出力を同時に出力することが可能になる。
【００３４】
（回路構成例２）
つぎに、上述した図３の構成とは異なる電源装置１００の構成例について説明する。図５は、実施の形態にかかる電源装置１００の構成例２を示す回路図である。この図５の電源装置１００は、図３に示した電源装置１００の構成に対して分圧部１１１ｂが異なり、他の構成のフルブリッジ回路１０３については図３と同様であるので、ここでの重複説明は省略する。図５に示す分圧部１１１ｂは、抵抗Ｒ１と抵抗Ｒ２の接続を切り替える切替スイッチＳＷ２を有する。ＤＣバイアス電源１１１の出力側に抵抗Ｒ１と抵抗Ｒ２が直列に接続され、分圧部１１１ｂを構成する切替スイッチＳＷ２により、抵抗Ｒ１と抵抗Ｒ２が切り替えられる。
【００３５】
図６は、図５の電源装置１００のシーケンス動作を示すタイミングチャートである。このタイミングチャートは、切替スイッチＳＷ２により切り替わる接点［１］の起動直前と接点［２］の起動後（横軸）に対して、ＤＣバイアス電源１１１の分圧部１１１ｂで出力される電圧（縦軸）の関係について示している。
【００３６】
図６に示すタイミングチャートでは、図５に示す電源装置１００において、コントローラ１０４により、起動直前で分圧部１１１ｂの切替スイッチＳＷ２は接点［１］の位置に制御され、ＤＣバイアス電源１１１はＶｇｓｘ（Ｒ１＋Ｒ２）／Ｒ１に出力制御される。ＤＣバイアス電源１１１は、フルブリッジ回路１０３のＮｃｈＦＥＴのゲート−ソース間に必要な電圧Ｖｇｓ（本例では約２０Ｖ）に出力が制御される。このとき、この電圧がそのままＮｃｈＦＥＴのゲート−ソース間に出力される（Ｖ３−Ｖ２）。
【００３７】
その後、コントローラ１０４は、起動時には、ＤＣバイアス電源（Ｖ２）はＶｍｉｎ出力と、同時に分圧部１１１ｂの切替スイッチＳＷ２を接点［２］の位置に切り替える。起動時、コントローラ１０４により、ＤＣバイアス電源１１１の出力は、分圧部１１１ｂの切替スイッチＳＷ２は接点［２］の位置に制御され、ＤＣバイアス電源１１１はＶｇｓｘ（Ｒ１＋Ｒ２）／Ｒ１に出力制御される。フルブリッジ回路１０３のＮｃｈＦＥＴのゲート−ソース間には、抵抗Ｒ１と抵抗Ｒ２の分圧比によって出力される。一般的に、これらの抵抗値は、Ｒ１＞Ｒ２に設定される。
【００３８】
また、コントローラ１０４は、ＤＣバイアス電源１１１についてフローティング状態とするとするかしないかを、起動時に切替制御を行う。この切替制御は、高電位側のゲートーソース間をグランド基準に対してフローティング状態とするかを行うものである。
【００３９】
このように、コントローラ１０４は、分圧部１１１ｂの抵抗分圧比を切り替える機能を有する。コントローラ１０４は、起動時に分圧部１１１ｂの切替制御を行い、パルス電圧出力およびＤＣバイアスを同時に出力することが可能となる。
【００４０】
（回路構成例３）
つぎに、上述した図３の構成とは異なる他の電源装置１００の構成例について説明する。ここでは、ＤＣバイアス電源１１１からの分圧構成において、ツェナーダイオードを用いて、ＤＣバイアス電源１１１の出力電圧に依存しない一定電圧に固定する例について示している。
【００４１】
図７は、実施の形態にかかる電源装置１００の構成例３を示す回路図である。この図７の電源装置１００は、図３に示した電源装置１００の構成に対して分圧部１１１ｃが異なり、他の構成のフルブリッジ回路１０３については図３と同様であるので、ここでの重複説明は省略する。図７に示す分圧部１１１ｃは、ＤＣバイアス電源１１１の出力に依存しない一定の電圧を得るためのツェナーダイオードＺＤ１、抵抗Ｒ２を有する。
【００４２】
図７において、ＤＣバイアス電源１１１からの出力電圧をツェナーダイオードＺＤ１と抵抗Ｒ２で分圧し、ツェナーダイオードＺＤ１間の電圧をＮｃｈＦＥＴのゲート−ソース間に必要な電圧Ｖｇｓを供給する（ツェナー電圧＝Ｖｇｓ電圧）。
【００４３】
コントローラ１０４により、起動直前でＤＣバイアス電源１１１は、Ｖｇｓ以上の電圧を出力しＮｃｈＦＥＴがスイッチングできる状態にして、起動時のスイッチング動作と同時にＤＣバイアス電源１１１は、所定のＶｍｉｎ電圧の出力を行う。これにより、ＤＣバイアス電源１１１の出力電圧に依存しない一定電圧に固定した出力制御が可能になる。
【００４４】
（回路構成例４）
つぎに、上述した図７の構成とは異なる電源装置１００について説明する。ここでは、ツェナーダイオードと直列にＮＴＣサーミスタを挿入し、ＮｃｈＦＥＴのＶｇｓ電圧をＮＴＣサーミスタが検知する周囲温度によって調整する構成とし、ＮｃｈＦＥＴのゲート−ソース間の電圧Ｖｇｓには周囲温度に応じた必要最小限の電圧供給だけを行う例について示している。
【００４５】
図８は、実施の形態にかかる電源装置１００の構成例４を示す回路図である。この図８の電源装置１００は、図７に示した電源装置１００の構成に対して分圧部１１１ｄが異なり、他の構成のフルブリッジ回路１０３については図７と同様であるので、ここでの重複説明は省略する。図８に示す分圧部１１１ｄは、ＤＣバイアス電源１１１の出力に依存しない一定の電圧を得るためのツェナーダイオードＺＤ１、周囲温度を検知する温度検知手段としてのＮＴＣサーミスタＴＨ１、抵抗Ｒ２を有する。なお、ＮＴＣサーミスタは、温度の上昇に対して抵抗が減少するサーミスタであり、ＮＴＣはＮｅｇａｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ ｃｏｅｆｆｉｃｉｅｎｔの略称である。
【００４６】
図８に示すように、本例の電源装置１００は、図７の構成に対して、さらにツェナーダイオードＺＤ１と、温度検知素子としてのＮＴＣサーミスタＴＨ１とを直列に挿入した構成とする。ＤＣバイアス電源１１１からの出力電圧をツェナーダイオードＺＤ１、ＮＴＣサーミスタＴＨ１、抵抗Ｒ２で分圧し、ツェナーダイオードＺＤ１とＮＴＣサーミスタＴＨ１間の電圧をＮｃｈＦＥＴのゲート−ソース間に必要な電圧Ｖｇｓを供給する（ツェナー電圧＋ＴＨ１電圧＝Ｖｇｓ電圧）。
【００４７】
ＮＴＣサーミスタＴＨ１の電圧は、周囲温度によって変動するが（温度高いと、抵抗が低い）、この特性とＮｃｈＦＥＴのＶｇｓ温度特性は対比されたものとして、周囲温度が高い状態ではＶｇｓに供給する電圧を低く、周囲温度が低い状態ではＶｇｓに供給する電圧を高くする。そして前述した制御と同様に、コントローラ１０４により、起動直前でＤＣバイアス電源１１１は、Ｖｇｓ以上の電圧を出力しＮｃｈＦＥＴがスイッチングできる状態にして、起動時のスイッチング動作と同時にＤＣバイアス電源１１１は、所定のＶｍｉｎ電圧の出力を行う。これにより、電源回路の周囲温度による特性を考慮するとともに、ＤＣバイアス電源１１１の出力電圧に依存しない一定電圧に固定した出力制御が可能になる。
【００４８】
したがって、上述した回路構成例１，２，３，４によれば、ＤＣバイアス電源１１１からＮｃｈＦＥＴ駆動用の電源を、分圧部１１１ａ，１１１ｂ，１１１ｃ，１１１ｄにより分圧構成にて取り出す構成としたため、従来のようにＮｃｈＦＥＴ駆動用の電源を単独でもつ必要がなくなり、さらにＮｃｈＦＥＴのスイッチング駆動に必要な最低限のゲート−ソース間電圧の供給を行うことができる。
【００４９】
また、上述した回路構成例１，２，３，４の電源装置１００は、図１に示すような画像形成部の現像装置１１のフレア現像方式の電源に用いることができる。
【００５０】
なお、上記実施の形態では、画像形成装置を、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも２つの機能を有する複合機に適用した例を挙げて説明したが、複写機、プリンタ、ファクシミリ装置等のフレア現像方式を用いる画像形成装置であればいずれにも適用することができる。また、画像形成装置として、フレア現像方式を用いる画像形成装置であれば、モノクロ画像形成装置、フルカラー画像形成装置のいずれにも適用することができる。
【符号の説明】
【００５１】
１００ 電源装置
１０１ フレア現像用高圧電源回路
１０２ フレア現像ローラ
１０３ フルブリッジ回路
１０４ コントローラ
１１０ Ｈサイド電源
１１１ ＤＣバイアス電源
１１１ａ〜１１１ｄ 分圧部
ＳＷ１，ＳＷ２ 切替スイッチ
Ｒ１，Ｒ２，Ｒ３ 抵抗
ＺＤ１ ツェナーダイオード
ＴＨ１ ＮＴＣサーミスタ
Ｔｒ＿Ｈ１ 高電位側トランジスタ
Ｔｒ＿Ｌ１ 低電位側トランジスタ
ＦＥＴ＿Ｈ１，ＦＥＴ＿Ｈ２ 高電位側トランジスタスイッチ
ＦＥＴ＿Ｌ１，ＦＥＴ＿Ｌ２ 低電位側トランジスタスイッチ
【先行技術文献】
【特許文献】
【００５２】
【特許文献１】特開平２−１１６２１５号公報
【技術分野】
【０００１】
本発明は、電源装置、および電源装置の電圧切替方法に関する。
【背景技術】
【０００２】
従来、複写機などの電子写真方式の画像形成装置に用いられる現像方式の一つとして、トナーをクラウド化（ホッピングさせた状態、以下、フレア現像という）させる方式が知られている。このフレア現像方式においては、フレア現像ローラに逆相のパルス電圧を交互に印加して、充放電を繰り返すことで、印刷中はトナーがフレア現像ローラ上でホッピングした状態となり、トナーのクラウド化を実現している。上記パルスを発生させる方式としては、直流バイアスに重畳させて、回路としてはＮｃｈＦＥＴ駆動によるフルブリッジ回路による構成が挙げられる。なお、ＮｃｈＦＥＴは、Ｎ型チャネル接合型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の略称であり、以下、適宜、ＮｃｈＦＥＴと記述する。
【０００３】
なお、ブートストラップ回路の出力安定化を図るブートストラップ回路として、出力端子に一方の電極が結合されたブートストラップ容量と、所定の定電圧端子との間に双方向に向くように接続された一対の一方向性素子を介してゲートが結合されたクランプ用ＭＯＳＦＥＴと、クランプ用ＭＯＳＦＥＴを介してチャージアップされたブートストラップ容量の他端に駆動電圧を供給する駆動回路と、定電圧端子からみて上記クランプ用ＭＯＳＦＥＴと一対の一方向性素子からなる回路と実質的に等価となる一対の一方向性素子と容量素子からなり、クランプ用ＭＯＳＦＥＴを通して伝えられる信号と逆相の信号が容量素子に供給されてなるダミー回路とを備えたものが開示されている（たとえば、特許文献１参照）。なお、ＭＯＳＦＥＴは、Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴの略称である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記に示されるような、ＮｃｈＦＥＴ駆動によるフルブリッジ回路による構成にあっては、フレア現像用高圧電源として、直流バイアス用、フルブリッジのハイ（Ｈ）サイド電源用、ＮｃｈＦＥＴ駆動用の３種類が必要となるという問題があった。
【０００５】
本発明は、上記に鑑みてなされたものであって、フレア現像用高圧出力として、ＮｃｈＦＥＴ駆動によるフルブリッジ回路を構成する場合、ＮｃｈＦＥＴ駆動用の電源は、直流バイアス電源から生成し、単独のＮｃｈＦＥＴ駆動用電源を不要とするとともに、ＮｃｈＦＥＴのスイッチング駆動に必要な最低限のゲート−ソース端子間への電圧の供給を可能とすることを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明は、スイッチング素子によりパルス電圧をトナーに印加し、前記トナーを浮遊させて現像を行うフレア現像方式の画像形成装置に用いられる電源装置であって、直流バイアス電源の出力電圧を分圧して、前記スイッチング素子のゲート端子―ソース端子に所定の電圧を出力する電圧出力手段を備えることを特徴とする。
【発明の効果】
【０００７】
本発明は、直流バイアス電源からＮｃｈＦＥＴ駆動用の電源を、分圧構成にて取り出す構成としたため、ＮｃｈＦＥＴ駆動用の電源を単独でもつ必要がなくなり、さらにＮｃｈＦＥＴのゲート−ソース端子間にスイッチング駆動に必要な最低限の電圧の供給を行うことができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施の形態にかかる電子写真方式のカラー画像形成装置の画像形成部の一例の説明図である。
【図２】図２は、図１における画像形成部に電力を供給する電源装置の概要構成を示すブロック図である。
【図３】図３は、実施の形態にかかる電源装置の構成例１を示す回路図である。
【図４】図４は、図３の電源装置のシーケンス動作を示すタイミングチャートである。
【図５】図５は、実施の形態にかかる電源装置の構成例２を示す回路図である。
【図６】図６は、図５の電源装置のシーケンス動作を示すタイミングチャートである。
【図７】図７は、実施の形態にかかる電源装置の構成例３を示す回路図である。
【図８】図８は、実施の形態にかかる電源装置の構成例４を示す回路図である。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、この発明にかかる電源装置、および電源装置の電圧切替方法の一実施の形態を詳細に説明する。
【００１０】
<実施の形態>
この実施の形態にかかる画像形成装置は、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも２つの機能を有する一般に複合機と称されるものであって、原稿を読み取り画像データに変換する画像読取部と、画像読取部で原稿を読み取って得られた画像データに対して画像処理を施す画像処理部と、画像処理された画像データに基づき紙面に画像を形成する画像形成部とを有する。
【００１１】
まず、この実施の形態にかかるフレア現像用高圧電源が搭載される画像形成装置について説明する。図１は、電子写真方式のカラー画像形成装置における画像形成部の構成を示す説明図である。
【００１２】
画像形成部は、４つの感光体ドラム１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋと、各感光体ドラム１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋ上に形成した潜像を互いに異なる色のトナー像にそれぞれ現像する複数の現像装置１１Ｙ，１１Ｍ，１１Ｃ，１１Ｋと、異なる色のトナー像がそれぞれ重ね合わせ状態に一次転写される矢印Ａ方向に回転する像担持体としての中間転写ベルト１６とを備えている。
【００１３】
中間転写ベルト１６は、無端状のベルトである。本実施の形態では、中間転写ベルト１６の上方に、中間転写ベルト１６の回動方向Ａに沿って、ブラック，シアン，マゼンタ，イエローの各色用の４個の上述した感光体ドラム１０Ｙ，１０Ｍ，１０Ｃ，１０Ｋ（以下、それぞれを区別する必要が無い場合には、単に感光体ドラム１０と記載する）を並列にそれぞれ配置している。感光体ドラム１０の周囲には、帯電装置１２と、前述した現像装置１１と、一次転写装置を構成する一次転写ローラ１４と、クリーニング装置１３がそれぞれ配設されている。
【００１４】
感光体ドラム１０は、回転方向Ｂに回転駆動され、このとき帯電装置１２によって感光体ドラム１０の表面が所定の極性に帯電される。次いで、その帯電面に、露光装置１５から画像データに応じて出射されるレーザ光が照射され、これによって感光体ドラム１０に静電潜像が形成され、その静電潜像が現像装置１１によって各色のトナー像として可視像化される。
【００１５】
各感光体ドラム１０には、一次転写ローラ１４がそれぞれ対向配置されていて、その各一次転写ローラ１４と感光体ドラム１０との間には中間転写ベルト１６が挟まれた状態で回動するようになっている。
【００１６】
このとき、中間転写ベルト１６は、駆動ローラ１７とテンションローラ１９の２個のローラによって支持されている。中間転写ベルト１６を３個以上のローラによって張架しても良いが、できる限り小型化し、高さを抑制するため、本実施の形態では中間転写ベルト１６を２個のローラによって張架することで、高さを抑制している。
【００１７】
つぎに、その中間転写ベルト１６の表面に、各感光体ドラム１０に可視像化されたトナー像が、一次転写ローラ１４の作用によって転写される。このようにして、ブラック（Ｋ），シアン（Ｃ），マゼンタ（Ｍ），イエロー（Ｙ）のトナー像が、中間転写ベルト１６に正確に順次重ね合わせた状態で転写されていき、フルカラーの合成カラー画像のトナー像が形成される。
【００１８】
一方、中間転写ベルト１６を挟んで、駆動ローラ１７（二次転写対向ローラ）に対向して二次転写ローラ１８が配設され、給紙ユニット２１から記録媒体である転写紙Ｐが給紙される。これによりレジストローラ対２２の回転によって、転写紙Ｐが所定のタイミングで、駆動ローラ１７と二次転写ローラ１８の間に送り込まれる。すると、中間転写ベルト１６に担持されている合成カラー画像が二次転写ローラ１８の作用により転写紙Ｐに一括して転写される。
【００１９】
そして、その転写紙Ｐ上のトナー像が、定着装置２３により熱と圧力によって定着され、図示しない排紙トレイ上に排出される。トナー像が二次転写された後の中間転写ベルト１６の表面に付着している転写残トナーは、クリーニング装置２０によって除去および回収される。
【００２０】
なお、図１では、二次転写ローラ１８を介して転写紙に転写する方式の例を示したが転写紙に直接転写する方式の画像形成装置を用いてもよい。
【００２１】
上述した図１の画像形成部における現像装置１１Ｙ，１１Ｍ，１１Ｃ，１１Ｋは、高容量のフレア現像ローラ１０２を有している。フレア現像方式は、先に述べたように、フレア現像ローラ１０２に逆相のパルス電圧を交互に印加して、充放電を繰り返すことで、印刷中はトナーがフレア現像ローラ１０２上でホッピングした状態となり、トナーのクラウド化を実現している。このパルスを発生させる方式としては、高圧電源の回路としてはＮｃｈＦＥＴ駆動によるフルブリッジ回路による構成によってＤＣバイアスに重畳させることで実現される。本実施の形態では、この高容量のフレア現像ローラ１０２に後述するフレア現像用高圧電源回路により交流電圧を印加することで、トナーをホッピングさせた状態で現像するフレア現像を行っている。なお、上記ＤＣは直流を示し、以下、ＤＣと記載する。
【００２２】
図２は、この実施の形態にかかる画像形成部に電力を供給する電源装置の概要構成を示すブロック図である。電源装置１００は、フレア現像用の高圧電源を生成するフレア現像用高圧電源回路１０１と、フレア現像用高圧電源回路１０１からの電力供給を受けて容量性負荷Ｖｆとして機能するフレア現像ローラ１０２に交流電圧を印加するフルブリッジ回路１０３と、フレア現像用高圧電源回路１０１およびフルブリッジ回路１０３を制御するコントローラ１０４と、を備えている。
【００２３】
つぎに、上記の電源装置１００の回路構成例１，２，３，４の詳細な構成について説明する。なお、以下に示すＦＥＴは、Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタの略称であり、以下、適宜、ＦＥＴと記述し、また、ＮｃｈはＮ型チャネルの略称である。
【００２４】
（回路構成例１）
図３は、実施の形態にかかる電源装置１００の回路構成例１を示す回路図である。この図３において、符号１００はハイ（Ｈ）サイド電源、符号１１１はＤＣバイアス電源、符号１１１ａは分圧部、符号Ｒ１，Ｒ２，Ｒ３は抵抗、符号ＳＷ１は図の接点［１］，［２］側に切り替える切替スイッチ、符号Ｄ１はダイオード、符号Ｃ１，Ｃ２はコンデンサ、符号Ｔｒ＿Ｈ１は高電位側トランジスタ、符号Ｔｒ＿Ｌ１は低電位側トランジスタ、符号ＦＥＴ＿Ｈ１は高電位側トランジスタスイッチ、符号ＦＥＴ＿Ｌ１は低電位側トランジスタスイッチ、符号ＦＥＴ＿Ｈ２は高電位側トランジスタスイッチ、符号ＦＥＴ＿Ｌ２は低電位側トランジスタスイッチである。
【００２５】
フルブリッジ回路１０３は、ＮｃｈＦＥＴ駆動による、高電位側トランジスタスイッチＦＥＴ＿Ｈ１、ＦＥＴ＿Ｈ２および低電位側トランジスタスイッチＦＥＴ＿Ｌ１、ＦＥＴ＿Ｌ２を備えている。ここで、高電位側トランジスタスイッチＦＥＴ＿Ｈ１と、低電位側トランジスタスイッチＦＥＴ＿Ｌ２と、は対となって動作しており、それぞれのゲート端子に制御信号が入力されることによりコントローラ１０４により同時にオン（閉状態）／オフ（開状態）される。
【００２６】
また、同様に高電位側トランジスタスイッチＦＥＴ＿Ｈ２と、低電位側トランジスタスイッチＦＥＴ＿Ｌ１と、は対となって動作しており、それぞれのゲート端子に制御信号が入力されることでコントローラ１０４により同時にオン（閉状態）／オフ（開状態）される。
【００２７】
したがって、容量性負荷としてのフレア現像ローラ１０２には、パルス電圧が印加されることとなる。また、切替スイッチＳＷ１についても、コントローラ１０４からそれぞれ切替制御信号が入力され、コントローラ１０４の制御下で、オン／オフ（閉／開）制御がなされる。
【００２８】
図３において、ＤＣバイアス電源１１１の出力側に抵抗Ｒ１と抵抗Ｒ３が並列に接続され、分圧部１１１ａを構成する切替スイッチＳＷ１により、抵抗Ｒ１と抵抗Ｒ３が切り替えられる。コントローラ１０４により、起動前には抵抗Ｒ１が接続された接点［１］側、起動時には抵抗Ｒ３が接続された接点［２］側に接続の切り替えを行う。一般的に、これらの抵抗値は、Ｒ３＞Ｒ２に設定される。
【００２９】
図４は、図３の電源装置１００のシーケンス動作を示すタイミングチャートである。このタイミングチャートは、切替スイッチＳＷ１により切り替わる接点［１］の起動直前と接点［２］の起動後（横軸）に対して、ＤＣバイアス電源１１１の分圧部１１１ａで出力される電圧（縦軸）の関係について示している。
【００３０】
図４に示すタイミングチャートでは、図３に示す電源装置１００において、コントローラ１０４により、起動直前で分圧部１１１ａの切替スイッチＳＷ１は接点［１］の位置に制御され、ＤＣバイアス電源１１１はＶｇｓｘ（Ｒ１＋Ｒ２）／Ｒ１に出力制御される。このとき、フルブリッジ回路１０３のＮｃｈＦＥＴのゲート−ソース間に必要な電圧Ｖｇｓ（本例では約２０Ｖ）が抵抗Ｒ１と抵抗Ｒ２の分圧比によって出力される（Ｖ３−Ｖ２）。これらの抵抗値は、Ｒ１＞Ｒ２とし、ＤＣバイアス電源１１１の出力電圧（Ｖ２）は、Ｖｍｉｎ（本来必要なバイアス電位）よりも小さい電位（作像に影響しない程度）になるように設定する。
【００３１】
その後、コントローラ１０４は、起動時には、ＤＣバイアス電源１１１の出力電圧（Ｖ２）はＶｍｉｎを出力し、同時に分圧部１１１ａの切替スイッチＳＷ１を接点［２］の位置に切り替える。起動時、コントローラ１０４により、ＤＣバイアス電源１１１の出力は、分圧部１１１ａの切替スイッチＳＷ２は接点［２］の位置に制御され、ＤＣバイアス電源１１１はＶｇｓｘ（Ｒ３＋Ｒ２）／Ｒ３に出力制御される。フルブリッジ回路１０３のＮｃｈＦＥＴのゲート−ソース間には、同様に分圧部１１１ａの抵抗Ｒ２と抵抗Ｒ３の分圧比によって出力される。
【００３２】
図３において、コントローラ１０４は切替スイッチＳＷ１の切替制御によって、分圧部１１１ａは、ＤＣバイアス電源１１１の一部電圧を取り出す分圧構成で、その電圧でフルブリッジ回路１０３を駆動するＮｃｈＦＥＴのゲート−ソース端子間に供給する。コントローラ１０４は、高圧出力時にその分圧比を制御する。
【００３３】
このように上述した図３の構成では、抵抗分圧方式の分圧部１１１ａの抵抗比を切り替える構成とし、起動時に、コントローラ１０４が分圧部１１１ａの切替を行う。また、ＤＣバイアス電源１１１が負荷（フレア現像ローラ１０２）を考慮する場合、起動時に、コントローラ１０４が分圧部１１１ａの抵抗分圧比の切替を行うことにより、ＤＣバイアス電源１１１が負荷にかかるレベルを調整する。これにより、コントローラ１０４は、起動時に分圧部１１１ａの切替制御を行うことで、パルス電圧出力とＤＣバイアス出力を同時に出力することが可能になる。
【００３４】
（回路構成例２）
つぎに、上述した図３の構成とは異なる電源装置１００の構成例について説明する。図５は、実施の形態にかかる電源装置１００の構成例２を示す回路図である。この図５の電源装置１００は、図３に示した電源装置１００の構成に対して分圧部１１１ｂが異なり、他の構成のフルブリッジ回路１０３については図３と同様であるので、ここでの重複説明は省略する。図５に示す分圧部１１１ｂは、抵抗Ｒ１と抵抗Ｒ２の接続を切り替える切替スイッチＳＷ２を有する。ＤＣバイアス電源１１１の出力側に抵抗Ｒ１と抵抗Ｒ２が直列に接続され、分圧部１１１ｂを構成する切替スイッチＳＷ２により、抵抗Ｒ１と抵抗Ｒ２が切り替えられる。
【００３５】
図６は、図５の電源装置１００のシーケンス動作を示すタイミングチャートである。このタイミングチャートは、切替スイッチＳＷ２により切り替わる接点［１］の起動直前と接点［２］の起動後（横軸）に対して、ＤＣバイアス電源１１１の分圧部１１１ｂで出力される電圧（縦軸）の関係について示している。
【００３６】
図６に示すタイミングチャートでは、図５に示す電源装置１００において、コントローラ１０４により、起動直前で分圧部１１１ｂの切替スイッチＳＷ２は接点［１］の位置に制御され、ＤＣバイアス電源１１１はＶｇｓｘ（Ｒ１＋Ｒ２）／Ｒ１に出力制御される。ＤＣバイアス電源１１１は、フルブリッジ回路１０３のＮｃｈＦＥＴのゲート−ソース間に必要な電圧Ｖｇｓ（本例では約２０Ｖ）に出力が制御される。このとき、この電圧がそのままＮｃｈＦＥＴのゲート−ソース間に出力される（Ｖ３−Ｖ２）。
【００３７】
その後、コントローラ１０４は、起動時には、ＤＣバイアス電源（Ｖ２）はＶｍｉｎ出力と、同時に分圧部１１１ｂの切替スイッチＳＷ２を接点［２］の位置に切り替える。起動時、コントローラ１０４により、ＤＣバイアス電源１１１の出力は、分圧部１１１ｂの切替スイッチＳＷ２は接点［２］の位置に制御され、ＤＣバイアス電源１１１はＶｇｓｘ（Ｒ１＋Ｒ２）／Ｒ１に出力制御される。フルブリッジ回路１０３のＮｃｈＦＥＴのゲート−ソース間には、抵抗Ｒ１と抵抗Ｒ２の分圧比によって出力される。一般的に、これらの抵抗値は、Ｒ１＞Ｒ２に設定される。
【００３８】
また、コントローラ１０４は、ＤＣバイアス電源１１１についてフローティング状態とするとするかしないかを、起動時に切替制御を行う。この切替制御は、高電位側のゲートーソース間をグランド基準に対してフローティング状態とするかを行うものである。
【００３９】
このように、コントローラ１０４は、分圧部１１１ｂの抵抗分圧比を切り替える機能を有する。コントローラ１０４は、起動時に分圧部１１１ｂの切替制御を行い、パルス電圧出力およびＤＣバイアスを同時に出力することが可能となる。
【００４０】
（回路構成例３）
つぎに、上述した図３の構成とは異なる他の電源装置１００の構成例について説明する。ここでは、ＤＣバイアス電源１１１からの分圧構成において、ツェナーダイオードを用いて、ＤＣバイアス電源１１１の出力電圧に依存しない一定電圧に固定する例について示している。
【００４１】
図７は、実施の形態にかかる電源装置１００の構成例３を示す回路図である。この図７の電源装置１００は、図３に示した電源装置１００の構成に対して分圧部１１１ｃが異なり、他の構成のフルブリッジ回路１０３については図３と同様であるので、ここでの重複説明は省略する。図７に示す分圧部１１１ｃは、ＤＣバイアス電源１１１の出力に依存しない一定の電圧を得るためのツェナーダイオードＺＤ１、抵抗Ｒ２を有する。
【００４２】
図７において、ＤＣバイアス電源１１１からの出力電圧をツェナーダイオードＺＤ１と抵抗Ｒ２で分圧し、ツェナーダイオードＺＤ１間の電圧をＮｃｈＦＥＴのゲート−ソース間に必要な電圧Ｖｇｓを供給する（ツェナー電圧＝Ｖｇｓ電圧）。
【００４３】
コントローラ１０４により、起動直前でＤＣバイアス電源１１１は、Ｖｇｓ以上の電圧を出力しＮｃｈＦＥＴがスイッチングできる状態にして、起動時のスイッチング動作と同時にＤＣバイアス電源１１１は、所定のＶｍｉｎ電圧の出力を行う。これにより、ＤＣバイアス電源１１１の出力電圧に依存しない一定電圧に固定した出力制御が可能になる。
【００４４】
（回路構成例４）
つぎに、上述した図７の構成とは異なる電源装置１００について説明する。ここでは、ツェナーダイオードと直列にＮＴＣサーミスタを挿入し、ＮｃｈＦＥＴのＶｇｓ電圧をＮＴＣサーミスタが検知する周囲温度によって調整する構成とし、ＮｃｈＦＥＴのゲート−ソース間の電圧Ｖｇｓには周囲温度に応じた必要最小限の電圧供給だけを行う例について示している。
【００４５】
図８は、実施の形態にかかる電源装置１００の構成例４を示す回路図である。この図８の電源装置１００は、図７に示した電源装置１００の構成に対して分圧部１１１ｄが異なり、他の構成のフルブリッジ回路１０３については図７と同様であるので、ここでの重複説明は省略する。図８に示す分圧部１１１ｄは、ＤＣバイアス電源１１１の出力に依存しない一定の電圧を得るためのツェナーダイオードＺＤ１、周囲温度を検知する温度検知手段としてのＮＴＣサーミスタＴＨ１、抵抗Ｒ２を有する。なお、ＮＴＣサーミスタは、温度の上昇に対して抵抗が減少するサーミスタであり、ＮＴＣはＮｅｇａｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ ｃｏｅｆｆｉｃｉｅｎｔの略称である。
【００４６】
図８に示すように、本例の電源装置１００は、図７の構成に対して、さらにツェナーダイオードＺＤ１と、温度検知素子としてのＮＴＣサーミスタＴＨ１とを直列に挿入した構成とする。ＤＣバイアス電源１１１からの出力電圧をツェナーダイオードＺＤ１、ＮＴＣサーミスタＴＨ１、抵抗Ｒ２で分圧し、ツェナーダイオードＺＤ１とＮＴＣサーミスタＴＨ１間の電圧をＮｃｈＦＥＴのゲート−ソース間に必要な電圧Ｖｇｓを供給する（ツェナー電圧＋ＴＨ１電圧＝Ｖｇｓ電圧）。
【００４７】
ＮＴＣサーミスタＴＨ１の電圧は、周囲温度によって変動するが（温度高いと、抵抗が低い）、この特性とＮｃｈＦＥＴのＶｇｓ温度特性は対比されたものとして、周囲温度が高い状態ではＶｇｓに供給する電圧を低く、周囲温度が低い状態ではＶｇｓに供給する電圧を高くする。そして前述した制御と同様に、コントローラ１０４により、起動直前でＤＣバイアス電源１１１は、Ｖｇｓ以上の電圧を出力しＮｃｈＦＥＴがスイッチングできる状態にして、起動時のスイッチング動作と同時にＤＣバイアス電源１１１は、所定のＶｍｉｎ電圧の出力を行う。これにより、電源回路の周囲温度による特性を考慮するとともに、ＤＣバイアス電源１１１の出力電圧に依存しない一定電圧に固定した出力制御が可能になる。
【００４８】
したがって、上述した回路構成例１，２，３，４によれば、ＤＣバイアス電源１１１からＮｃｈＦＥＴ駆動用の電源を、分圧部１１１ａ，１１１ｂ，１１１ｃ，１１１ｄにより分圧構成にて取り出す構成としたため、従来のようにＮｃｈＦＥＴ駆動用の電源を単独でもつ必要がなくなり、さらにＮｃｈＦＥＴのスイッチング駆動に必要な最低限のゲート−ソース間電圧の供給を行うことができる。
【００４９】
また、上述した回路構成例１，２，３，４の電源装置１００は、図１に示すような画像形成部の現像装置１１のフレア現像方式の電源に用いることができる。
【００５０】
なお、上記実施の形態では、画像形成装置を、コピー機能、プリンタ機能、スキャナ機能およびファクシミリ機能のうち少なくとも２つの機能を有する複合機に適用した例を挙げて説明したが、複写機、プリンタ、ファクシミリ装置等のフレア現像方式を用いる画像形成装置であればいずれにも適用することができる。また、画像形成装置として、フレア現像方式を用いる画像形成装置であれば、モノクロ画像形成装置、フルカラー画像形成装置のいずれにも適用することができる。
【符号の説明】
【００５１】
１００ 電源装置
１０１ フレア現像用高圧電源回路
１０２ フレア現像ローラ
１０３ フルブリッジ回路
１０４ コントローラ
１１０ Ｈサイド電源
１１１ ＤＣバイアス電源
１１１ａ〜１１１ｄ 分圧部
ＳＷ１，ＳＷ２ 切替スイッチ
Ｒ１，Ｒ２，Ｒ３ 抵抗
ＺＤ１ ツェナーダイオード
ＴＨ１ ＮＴＣサーミスタ
Ｔｒ＿Ｈ１ 高電位側トランジスタ
Ｔｒ＿Ｌ１ 低電位側トランジスタ
ＦＥＴ＿Ｈ１，ＦＥＴ＿Ｈ２ 高電位側トランジスタスイッチ
ＦＥＴ＿Ｌ１，ＦＥＴ＿Ｌ２ 低電位側トランジスタスイッチ
【先行技術文献】
【特許文献】
【００５２】
【特許文献１】特開平２−１１６２１５号公報
【特許請求の範囲】
【請求項１】
スイッチング素子によりパルス電圧をトナーに印加し、前記トナーを浮遊させて現像を行うフレア現像方式の画像形成装置に用いられる電源装置であって、
直流バイアス電源の出力電圧を分圧して、前記スイッチング素子のゲート端子―ソース端子に所定の電圧を出力する電圧出力手段を備えることを特徴とする電源装置。
【請求項２】
さらに電圧切替制御手段を有し、
前記電圧出力手段は、抵抗分圧回路を有し、前記抵抗分圧回路の抵抗を切り替えるものであって、
前記電圧切替制御手段は、起動時に前記電圧出力手段の前記抵抗分圧回路の抵抗を切り替えて前記スイッチング素子に出力することを特徴とする請求項１に記載の電源装置。
【請求項３】
さらに電圧切替制御手段を有し、
前記電圧出力手段は、抵抗分圧回路を有し、前記抵抗分圧回路の抵抗分圧比を切り替えるものであって、
前記電圧切替制御手段は、起動時に前記電圧出力手段の抵抗分圧比を切り替えて前記スイッチング素子に出力することを特徴とする請求項１に記載の電源装置。
【請求項４】
前記電圧切替制御手段は、前記直流バイアス電源の前記電圧出力手段に対してフローティング状態とするかの可否を切り替えることを特徴とする請求項１に記載の電源装置。
【請求項５】
前記電圧出力手段は、前記直流バイアス電源の出力電圧を定電圧に固定する定電圧手段を有することを特徴とする請求項１に記載の電源装置。
【請求項６】
前記電圧出力手段は、さらに回路の周囲温度を検知する温度検知手段を有することを特徴とする請求項４に記載の電源装置。
【請求項７】
スイッチング素子によりパルス電圧をトナーに印加し、前記トナーを浮遊させて現像を行うフレア現像方式の画像形成装置に用いられる電源装置の電圧切替方法であって、
前記電源装置は、直流バイアス電源の出力電圧を分圧して、前記スイッチング素子のゲート端子―ソース端子に所定の電圧を出力する電圧出力手段を備え、
起動時に前記電圧出力手段の電圧出力を切り替えて前記スイッチング素子に出力する電圧切替制御工程を含むことを特徴とする電源装置の電圧切替方法。
【請求項１】
スイッチング素子によりパルス電圧をトナーに印加し、前記トナーを浮遊させて現像を行うフレア現像方式の画像形成装置に用いられる電源装置であって、
直流バイアス電源の出力電圧を分圧して、前記スイッチング素子のゲート端子―ソース端子に所定の電圧を出力する電圧出力手段を備えることを特徴とする電源装置。
【請求項２】
さらに電圧切替制御手段を有し、
前記電圧出力手段は、抵抗分圧回路を有し、前記抵抗分圧回路の抵抗を切り替えるものであって、
前記電圧切替制御手段は、起動時に前記電圧出力手段の前記抵抗分圧回路の抵抗を切り替えて前記スイッチング素子に出力することを特徴とする請求項１に記載の電源装置。
【請求項３】
さらに電圧切替制御手段を有し、
前記電圧出力手段は、抵抗分圧回路を有し、前記抵抗分圧回路の抵抗分圧比を切り替えるものであって、
前記電圧切替制御手段は、起動時に前記電圧出力手段の抵抗分圧比を切り替えて前記スイッチング素子に出力することを特徴とする請求項１に記載の電源装置。
【請求項４】
前記電圧切替制御手段は、前記直流バイアス電源の前記電圧出力手段に対してフローティング状態とするかの可否を切り替えることを特徴とする請求項１に記載の電源装置。
【請求項５】
前記電圧出力手段は、前記直流バイアス電源の出力電圧を定電圧に固定する定電圧手段を有することを特徴とする請求項１に記載の電源装置。
【請求項６】
前記電圧出力手段は、さらに回路の周囲温度を検知する温度検知手段を有することを特徴とする請求項４に記載の電源装置。
【請求項７】
スイッチング素子によりパルス電圧をトナーに印加し、前記トナーを浮遊させて現像を行うフレア現像方式の画像形成装置に用いられる電源装置の電圧切替方法であって、
前記電源装置は、直流バイアス電源の出力電圧を分圧して、前記スイッチング素子のゲート端子―ソース端子に所定の電圧を出力する電圧出力手段を備え、
起動時に前記電圧出力手段の電圧出力を切り替えて前記スイッチング素子に出力する電圧切替制御工程を含むことを特徴とする電源装置の電圧切替方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−６６２７７（Ｐ２０１３−６６２７７Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２０１１−２０２６７６（Ｐ２０１１−２０２６７６）
【出願日】平成２３年９月１６日（２０１１．９．１６）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願日】平成２３年９月１６日（２０１１．９．１６）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]