説明

電源装置及びそれを用いた電源システム

【課題】安価なUARTモジュールを使用し、少ない配線数で信頼性の高い通信を行うことが可能な電源装置及びそれを用いた電源システムを提供する。
【解決手段】電源装置は、電力変換部を監視等する制御回路52を備える。制御回路52は、I/Oポート54、UARTモジュール56、プルアップ抵抗60、第一の直流電源等を備える。I/Oポート54はIO端子を有し、デジタルインプット及びアウトプットとして共用される。UARTモジュール56は、RXD端子とオープンドレイン型のTXD端子を備える。RXD端子とTXD端子が接続され、接続点がプルアップ抵抗60を介して第一の直流電源にプルアップされ、INF端子につながっている。相手方の外部機器48は、制御回路52と同様の構成を備え、INF端子同士とGND端子同士が互いに連結され、双方向通信を行う。

【発明の詳細な説明】
【技術分野】
【0001】
この発明は、外部機器と通信を行う機能を備えた電源装置及びそれを用いた電源システムに関する。
【背景技術】
【0002】
主スイッチング素子をオン・オフして入力電圧を所定の出力電圧に変換するDC−DCコンバータ等から成る電源装置は、主スイッチング素子のオン時間及びオフ時間を制御する出力電圧制御手段を備えている。従来から、この種の出力電圧制御手段をマイクロコントローラやDSP等のデジタルプロセッサを用いて構成することによって、出力電圧の制御特性の調整・設定変更を自在に行うことができるインテリジェント性の高い電源装置が実用化されている。
【0003】
さらに近年、電源装置に外部機器との通信を可能にするための制御回路が上記のデジタルプロセッサ内に併設され、外部機器と制御回路との間で双方向通信を行い、外部機器の側から電力変換部の動作を監視又は制御することを可能にした電源装置や、それを用いた電源システムが実用化されつつある。
【0004】
電源システムに用いられる通信方式は、代表的なものとして、UART方式(Universal Asynchronous Receiver transmitter)やI2C方式(Inter Integrated
Circuit)が挙げられる。この2つの通信方式は、各方式用の通信モジュールが市販のデジタルプロセッサに標準搭載されている場合が多いことから、比較的採用しやすい方式といえる。
【0005】
ここで、上記の2つの通信方式を使用した従来の電源システムを説明するため、モデルケースとして、電源装置2台が各々有する制御回路と外部機器1台とを接続し、外部機器から、各電源装置の出力電圧制御手段を含むDC−DCコンバータ等の電力変換部(以下、電力変換部と称す。)の動作を監視又は制御するシステムを考える。まず、UART方式を用いた場合の従来の電源システム10は、図16に示すように、電源装置12(1),12(2)に、UART方式の通信回路モジュールであるUARTモジュール14(1),14(2)を有する制御回路16(1),16(2)が各々に設けられる。UARTモジュール14(1)は、送信用及び受信用に一対のTXD(1),RXD(1)端子を有している。同様に、UARTモジュール14(2)も、送信用及び受信用に一対のTXD(2),RXD(2)端子を有している。また、グランド側端子であるGND(1),GND(2)端子を有している。
【0006】
相手方の外部機器18には、UARTモジュール20が設けられる。UARTモジュール20は、独立した2チャンネルの通信を可能にするため、送信用及び受信用に一対のTXD(01),RXD(01)端子を有し、それとは別に一対のTXD(02),RXD(02)端子を有している。また、グランド側端子であるGND(0)端子を有している。
【0007】
電源装置12(1),12(2)と外部機器18の接続は、次のように行われる。外部機器18の送信用のTXD(01),TXD(02)端子は、制御回路16(1),16(2)の受信用のRXD(1),RXD(2)端子にそれぞれ連結される。外部機器18の受信用のRXD(01),RXD(02)端子は、制御回路16(1),16(2)の送信用のTXD(1),TXD(2)端子にそれぞれ連結される。そして、外部機器18のグランド側端子であるGND(0)端子は、制御回路16(1),16(2)のグランド側端子であるGND(1),GND(2)端子にそれぞれ連結される。
【0008】
UART方式を用いた従来の電源システム10は、通常は通信情報にアドレス情報を含まず、1対1の単方向通信を個別に行って、電力変換部21(1),21(2)の動作を監視又は制御する。
【0009】
一方、I2C方式を用いた場合の従来の電源システム22は、図17に示すように、電源装置24(1),24(2)に、I2Cモジュール26(1),26(2)を有する制御回路28(1),28(2)が各々に設けられる。I2Cモジュール26(1)は、クロック信号を伝送するSCL(1)端子と、クロック信号に同期してデータ信号を伝送するSDA(1)端子とを一対に有している。同様に、I2Cモジュール26(2)も、一対のSCL(2),SDA(2)端子を有している。また、グランド側端子であるGND(1),GND(2)端子を有している。相手方の外部機器30には、上記のI2Cモジュール26(1),26(2)と同様の構成のI2Cモジュール26(0)が設けられ、I2Cモジュール26(0)は、SCL(0),SDA(0),GND(0)端子を有している。
【0010】
電源装置24(1),24(2)と外部機器30の接続は、次のように行われる。外部機器30のSCL(0)端子は、制御回路28(1),28(2)のSCL(1),SCL(2)端子にそれぞれ連結される。外部機器30のSDA(0)端子は、制御回路28(1),28(2)のSDA(1),SDA(2)端子にそれぞれ連結される。そして、外部機器30のグランド側端子であるGND(0)端子は、制御回路26(1),26(2)のグランド側端子であるGND(1),GND(2)端子にそれぞれ連結される。
【0011】
I2C方式は、1台の外部機器30と2台の電源装置24(1),24(2)とが共通のSCLおよびSDAラインで連結され、1対2の双方向通信を行う。従って、あらかじめ電源装置24(1),24(2)に識別用のアドレスを付与しておき、SDAラインを通じて送受信されるデータ信号に対象の制御回路を特定するアドレス情報を持たせる。例えば、I2C方式は、PMBus(Power Management Bus)と呼ばれるスイッチング電源制御用の通信方式にも用いられている。I2C方式のデータ信号のフォーマットの一例は、図18のように規定される。
【0012】
図18(a)は、外部機器30から制御回路28(1),28(2)に向けて命令等のデータ情報を出力するときのフォーマット例である。外部機器30は、Startビット、命令等の対象である制御回路28を特定するアドレス情報(7bit)、外部機器30からの出力であることを示すW(Write)ビットを送信する。そして、対象の制御回路28が受信したことを示すACK(acknowledge)ビットを受信した後、その電源装置24に対する命令等であるデータ情報(8bit)を送信する。そして、対象の制御回路28が受信したことを示すACK(acknowledge)ビットを受信した後、Stopビットを送信する。
【0013】
図18(b)は、外部機器30が制御回路28(1),28(2)に対して電圧測定値等のデータ情報を要求するときのフォーマット例である。外部機器30は、Startビット、要求先の制御回路28を特定するアドレス情報(7bit)、外部機器30からの要求であることを示すR(Read)ビットを送信する。そして、対象の制御回路28が受信したことを示すACK(acknowledge)ビットを受信し、返信されたデータ情報(8bit)を受信した後、自己がデータ情報を受信したことを示すACK(acknowledge)ビットを送信し、Stopビットを送信する。
【0014】
このように、I2C方式を用いた従来の電源システム22は、図18のようなアドレス情報を含むデータ信号を用いて1対多の双方向通信を行い、電力変換部32(1),32(2)の動作を監視又は制御する。
【0015】
また、特許文献1に開示されている発明は、上記のI2C方式で通信を行う電源装置とそれを用いて構成された電源システムであり、電源装置(スレーブ)のアドレス設定方法を改善することによって、外部機器(マスタ制御装置)と電源装置とを連結する配線や引き回しを容易にしたものである。
【先行技術文献】
【特許文献】
【0016】
【特許文献1】特開2006−94621号公報
【発明の概要】
【発明が解決しようとする課題】
【0017】
従来のUART方式を用いた電源システム10の場合、1対1の単方向通信を行うため、電源システム内の電源装置の台数が増えるに従って、通信に必要な通信線の本数が比例的に増加する。高周波の信号が通過するこの種の通信線は、通信線間の容量結合による相互干渉や外来ノイズの影響を受けやすい等の問題があるので、特に配線が長くなるときは、各信号線にグランド線を沿わせたりツイストさせたりして配線しなければならない。例えば、図16に示すように、1台の外部機器18と2台の電源装置12(1),12(2)を接続する場合、TXD端子同士およびRXD端子同士を連結する通信線が4本あり、さらに各通信線ごとにグランド線を沿わせるために、合計8本の配線が必要になる。従って、電源装置が3台、4台、・・・と増えると、配線が12本、16本、・・・というふうに比例的に増加する。従って、1台の外部機器と多数台の電源装置で電源システムを構成する場合、配線が非常に煩雑になるという問題があった。また、電源装置12のUARTモジュール16は、安価で入手性のよい汎用マイクロコントローラに標準搭載されたものを使用できるが、外部機器18が有する独立した多チャンネルのUARTモジュール20は、汎用マイクロコントローラで実現することは困難である。
【0018】
また、従来のI2C方式を用いた電源システム22の場合、電源装置の台数が増えると、上記の電源システム10のような格別な通信線の増加はない。しかし、上述した通信線間の容量結合による相互干渉等を回避するため、やはり各信号線ごとにグランド線を沿わせるように配線しなければならず、電源装置に対して4本の配線が必要になるため、多数台の電源装置で電源システムを構成する場合に配線が煩雑になるという問題があった。また、I2C方式は、1対多の双方向通信を行うため、上記のように、信号データに電源装置を識別するアドレス情報を持たせなければならない。しかし、図18に示すように、通常、アドレス情報とデータ情報とが分離独立したフレームで送信され、フレーム内にパリティ等のエラー検出を持たないため、例えば外来ノイズ等の影響でアドレス情報にビットエラーが発生すると、命令等の対象でない電源装置にデータ情報が送信されて誤動作しやすく、通信の信頼性が非常に低いものであった。さらに、I2Cモジュールは、UARTモジュールに比べて高機能の通信モジュールであるため、高価なデジタルプロセッサにしか搭載されていないことが多く、コストの増加を招いていた。
【0019】
また、特許文献1の発明に係る電源装置及び電源システムはI2C方式で通信を行うので、従来の電源システム22と同様に、通信線間の容量結合による相互干渉等を回避するための配線の手間の問題、通信の信頼性の問題、通信モジュールのコストの問題などがあった。
【0020】
この発明は、上記背景技術に鑑みて成されたものであり、安価なUARTモジュールを使用し、少ない配線数で信頼性の高い通信を行うことが可能な電源装置及びそれを用いた電源システムを提供することを目的とする。
【課題を解決するための手段】
【0021】
請求項1記載の発明は、出力電圧制御手段を有し、入力電圧を所定の出力電圧に変換して出力する電力変換部と、外部機器と双方向通信を行うと共に前記電力変換部の動作を監視又は制御する制御回路とを備えた電源装置であって、前記制御回路は、ハイインピーダンスの入力段を有するデジタルインプット、及び、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプットで構成されたI/Oポートと、ハイインピーダンスの入力段を有する受信用のRXD端子、及びローレベル又はハイインピーダンスの信号を出力可能な出力段を有する送信用のTXD端子が設けられ通信を行うUARTモジュールと、前記I/Oポート、前記UARTモジュール及び前記電力変換部に接続され、メモリに記録されたプログラムを実行して各種の処理や演算を行うCPUと、前記I/Oポート、前記UARTモジュール及び前記CPUに電源供給する第一の直流電源とを備え、前記デジタルインプット、前記デジタルアウトプット、前記RXD端子及び前記TXD端子が互いに接続され、当該接続点であるINFラインがプルアップ抵抗を介して前記第一の直流電源にプルアップされ、さらに、前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記I/Oポート、前記UARTモジュール、前記CPU及び前記第一の直流電源の各グランド側端子を共通化して外部に接続可能にするGND端子とを備え、使用に際して、前記制御回路のINF端子及びGND端子が外部機器に連結され、連結されたINFライン及びGNDラインを通じて双方向通信可能に設けられた電源装置である。
【0022】
前記I/Oポートは、前記デジタルインプット及び前記デジタルアウトプットが一体に構成され、前記CPUからの指示により、何れかの機能に切り替えられるものであってもよい(請求項2記載の発明)。
【0023】
また、請求項3記載の発明は、出力電圧制御手段を有し入力電圧を所定の出力電圧に変換して出力する電力変換部と、外部機器と双方向通信を行うと共に前記電力変換回路の動作を監視又は制御する制御回路とを備えた電源装置であって、前記制御回路は、ハイインピーダンスの入力段を有するデジタルインプット、及び、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプットで構成されたI/Oポートと、ハイインピーダンスの入力段を有する受信用のRXD端子、及び、ローレベル又はハイインピーダンスの信号を出力することが可能な出力段を有する送信用のTXD端子が設けられ通信を行うUARTモジュールと、前記I/Oポート、前記UARTモジュール及び前記電力変換部に接続され、メモリに記録されたプログラムを実行して各種の処理や演算を行うCPUと、前記I/Oポート、前記UARTモジュール及び前記CPUに電源供給する第一の直流電源とを備え、前記デジタルインプット及び前記RXD端子が互いに接続され、当該接続点が第一のプルアップ抵抗を介して前記第一の直流電源にプルアップされると共に、当該接続点が第一のNPNトランジスタのコレクタに接続され、前記デジタルアウトプット及び前記TXD端子が互いに接続され、当該接続点が第二のプルアップ抵抗を介して前記第一の直流電源にプルアップされると共に、当該接続点が第二のNPNトランジスタのベースに接続され、前記第一のNPNトランジスタのベースと前記第二のNPNトランジスタのコレクタとが互いに接続され、その接続点であるINFラインが第三のプルアップ抵抗を介して前記第一の直流電源にプルアップされ、前記第一及び第二のNPNトランジスタのエミッタ同士が互いに接続されてグランド側端子となり、さらに、前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記I/Oポート、前記UARTモジュール、前記CPU、前記第一の直流電源及び前記第一及び第二のNPNトランジスタの各グランド側端子を共通化して外部に接続可能にするGND端子とを備え、使用に際して、前記制御回路のINF端子及びGND端子が外部機器に連結され、連結されたINFライン及びGNDラインを通じて双方向通信可能に設けられた電源装置である。
【0024】
前記制御回路は、前記第一の直流電源と絶縁された第二の直流電源が設けられ、前記第一及び第二のNPNトランジスタに代えて、入力側の発光ダイオード及び出力側のフォトトランジスタにより入出力が絶縁された第一及び第二のフォトカプラが設けられ、前記デジタルインプット及び前記RXD端子の接続点が、第一のフォトトランジスタのコレクタに接続され、前記デジタルアウトプット及び前記TXD端子の接続点が、第二の発光ダイオードのアノードに接続され、第一の発光ダイオードのアノードと第二のフォトトランジスタのコレクタとが互いに接続され、その接続点であるINFラインが第三のプルアップ抵抗を介して前記第二の直流電源にプルアップされ、前記第一のフォトトランジスタのエミッタ及び第二の発光ダイオードのカソードが互いに接続されて、前記I/Oポート、前記UARTモジュール、前記CPU、及び前記第一の直流電源と共通のグランド側端子となり、前記第一の発光ダイオードのカソード及び第二のフォトトランジスタのエミッタが互いに接続されて、前記第二の直流電源と共通のグランド側端子となり、さらに、前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記第二の直流電源及び前記第一の発光ダイオード及び第二のフォトトランジスタのグランド側端子を外部に接続可能にするGND端子とを備えたものであってもよい(請求項4記載の発明)。
【0025】
また、前記制御回路には、前記第二の直流電源に代えて、外部からの直流電圧の供給を受けるための外部電源接続用のVB端子が設けられ、前記第一の発光ダイオードと前記第二のフォトトランジスタとの接続点であるINFラインが、前記第三のプルアップ抵抗を介して前記VB端子に接続されていてもよい(請求項5記載の発明)。
【0026】
請求項6記載の発明は、前記請求項1又は2記載の電源装置を1台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信を行う電源システムである。
【0027】
個々の前記電源装置の前記INF端子同士が互いに接続され、その接続点と前記外部機器の前記INF端子との間にON/OFFスイッチが挿入され、前記ON/OFFスイッチをオフすることによって前記電源装置の前記電力変換部が動作を一括停止させるものであってもよい(請求項7記載の発明)。
【0028】
前記ON/OFFスイッチをオンからオフに切り替えたとき、個々の前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても通信情報が受信されないことを検知して、前記電力変換部の動作を停止させてもよい(請求項8記載の発明)。
【0029】
あるいは、個々の前記電源装置の前記INF端子ごとにON/OFFスイッチの一端が接続され、個々の前記ON/OFFスイッチの他端同士が互いに接続され、当該他端同士の接続点と前記外部機器の前記INF端子との間にON/OFFスイッチが挿入され、前記ON/OFFスイッチをオフすることによって、対応する前記電源装置の前記電力変換部が動作を停止させるものであってもよい(請求項9記載の発明)。
【0030】
前記ON/OFFスイッチをオンからオフに切り替えたとき、対応する前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても通信情報が受信されないことを検知して、前記電力変換部の動作を停止させてもよい(請求項10記載の発明)。
【0031】
請求項11記載の発明は、請求項3又は4記載の電源装置を1台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信を行う電源システムである。
【0032】
請求項12記載の発明は、請求項5記載の電源装置を1台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、前記外部機器及び個々の前記電源装置に設けられた前記VB端子同士が互いに接続され、前記外部機器の前記VB端子及び前記GND端子の間に、前記第一の直流電源と絶縁された第三の直流電源が設けられ、前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信可能に設けられた電源システムである。
【0033】
前記外部機器の前記INF端子及び前記GND端子の間にON/OFFスイッチが挿入され、前記ON/OFFスイッチをオンすることによって前記電源装置の前記電力変換部の動作を一括停止させるものであってもよい(請求項13記載の発明)。
【0034】
前記ON/OFFスイッチをオフからオンに切り替えたとき、個々の前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても前記通信情報が受信されないことを検知して、前記電力変換部の動作を停止させてもよい(請求項14記載の発明)。
【0035】
前記外部機器の前記TXD端子から出力されて前記INFラインを通じて前記電源装置へ送信される通信フレーム、及び、個々の前記電源装置の前記TXD端子から出力されて前記INFラインを通じて前記外部機器へ送信される通信フレームは、少なくとも1フレーム中に、個々の前記電源装置に付与されているアドレス情報と各種のデータ情報とを含むように構成され、前記電源装置のUARTモジュールは、前記外部機器から自己のアドレスと一致するアドレス情報を含む通信フレームを受信するまで、CPUの指示により、通信を不能にしてもよい(請求項15記載の発明)。
【発明の効果】
【0036】
この発明の電源装置は、制御回路が一般的なUARTモジュール及びI/Oポート等を組み合わせた構成なので、安価な汎用マイクロコントローラを使用して容易に実現することができる。また、電源装置外部への接続用端子が少なくて済むので(INF端子、GND端子、VB端子)、端子ピン又は端子台を設けるスペースを最小限に抑えることができる。
【0037】
この発明の電源システムは、外部機器と電源装置との間の配線が少ないので、通信線間の容量結合による相互干渉等の問題を回避するための手間が軽減される。特に、送受信される通信フレームは、1フレーム中にデータ情報とアドレス情報とを含むように構成することで、アドレス情報のビットエラー等による電源システムの誤動作を回避しやすく、通信の信頼性をさらに向上させることができる。
【0038】
また、この電源システムは、INFラインにON/OFFスイッチを接続することにより、電源装置に入力電源を接続した状態で電力変換部の出力をオン・オフさせるリモートオン・オフ動作を行うことができる。従って、各電源装置にリモートオン・オフ用の端子を新設する必要がないので、電源装置の端子形態(端子の配置、数など)について標準化し易く、業界標準としての確立が容易に可能となる。さらに、通信端子(INF端子)を設けることができない場合でも、上記の優れた通信機能と確実なリモートオン・オフ動作の両方を容易に実現することができる。
【図面の簡単な説明】
【0039】
【図1】この発明の第一実施形態の電源装置をn台使用した電源システムを示す回路図である。
【図2】第一実施形態の電源システムに使用した外部機器及びn個の制御回路の内部構成と接続を示すブロック図である。
【図3】図2のUARTモジュールのTXD端子側の出力段の構成を示すブロック図(a),(b)、TXD端子が出力する通信フレームのフォーマットを説明する模式図(c)である。
【図4】第一実施形態の電源システムが行う通信動作を説明するタイムチャートである。
【図5】この発明の第二実施形態の電源システムを示す回路図である。
【図6】第二実施形態の電源システムのON/OFFスイッチが切り替わったときの動作の変化を説明するタイムチャート(a),(b)である。
【図7】この発明の第三実施形態の電源装置をn台使用した電源システムを示す回路図である。
【図8】図7の電源システムに使用する電源装置の内部構成を示すブロック図である。
【図9】図7の電源システムに使用する外部機器の内部構成を示すブロック図である。
【図10】第三実施形態の電源システムが行う通信動作を説明するタイムチャートである。
【図11】この発明の第四実施形態の電源装置をn台使用した電源システムを示す回路図である。
【図12】図11の電源システムに使用した電源装置の内部構成を示すブロック図である。
【図13】図11の電源システムに使用した外部機器の内部構成を示すブロック図である。
【図14】図12の電源装置の変形例に係る内部構成を示すブロック図である。
【図15】図13の外部機器の変形例に係る内部構成を示すブロック図である。
【図16】UART方式を用いた従来の電源システムを示すブロック図である。
【図17】I2C方式を用いた従来の電源システムを示すブロック図である。
【図18】I2C方式のデータ信号のフォーマットを説明する模式図(a),(b)である。
【発明を実施するための形態】
【0040】
以下、この発明の電源装置及びそれを用いた電源システムの第一実施形態について、図1〜図4に基づいて説明する。この実施形態の電源システム40は、図1に示すように、1つの入力電源42から電力の供給を受け、n台の負荷44ごとに所定の電圧及び電流を出力するシステムであり、この中に、第一実施形態の電源装置46がn台と、それらを監視又は制御する外部機器48が1台使用されている。
【0041】
n台の電源装置46は、それぞれ電力変換部50及び制御回路52を備えている。以下、説明の便宜のため、n台の電源装置を46(1),・・,46(k),・・,46(n)の符号を付して表わし、その他の関係する各構成についても符号の末尾に電源装置の台数番号である(1),・・,(k),・・,(n)を付して表わす。
【0042】
電力変換部50は、例えば、入力電源42から入力電圧がIN端子に入力され、直流の出力電圧に変換してOUT端子から出力し、負荷44に電力を供給するDC−DCコンバータであり、マイクロコントローラ等の汎用デジタルプロセッサを用いて構成された図示しない出力電圧制御手段によって制御されている。制御回路52は、外部機器48と双方向通信を行うと共に、電力変換部50の動作を監視又は制御するものである。
【0043】
制御回路52(k)は、図2に示すように、I/Oポート54(k)、UARTモジュール56(k)、CPU58(k)、図示しない第一の直流電源を備え、その多くの部分が、上記の出力電圧制御手段が設けられたデジタルプロセッサ内に設けられ、その他必要な回路素子をデジタルプロセッサの外部に接続することによって構成されている。
【0044】
第一の直流電源は、デジタルプロセッサを含む制御回路52(k)の動作用の電源であり、直流電圧Va(k)を出力する。
【0045】
I/Oポート54(k)は、ハイインピーダンスの入力段を有するデジタルインプット、及び、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプットの機能を備えている。ここでは、デジタルインプットとデジタルアウトプットが一体に構成され、I/Oポート54(k)の入出力端子はIO(k)端子の一つであり、CPU58(k)の指令によってデジタルインプットとデジタルアウトプットの各機能が相互に切り替えられるようになっている。IO(k)端子は、プルアップ抵抗60(k)を介して図示しない第一の直流電源の電圧Va(k)にプルアップされている。
【0046】
UARTモジュール56(k)は、UART方式の通信を行うモジュールであり、ハイインピーダンスの入力段を有する受信用のRXD(k)端子と、ローレベル又はハイインピーダンスに切り替え可能な出力段を有する送信用のTXD(k)端子とが設けられている。RXD(k)端子とTXD(k)端子は互いに接続され、上記のプルアップ抵抗60(k)を介して図示しない第一の直流電源の電圧Va(k)にプルアップされている。なお、プルアップ抵抗60(k)は、デジタルプロセッサにプルアップ抵抗が内蔵されているものであれば、これを使用してもよい。
【0047】
通常のデジタルプロセッサ61は、搭載されているUARTモジュールの送信側の出力段が、オープンドレイン出力型のものとプッシュプル出力型のものがある。この実施形態のUARTモジュール56(k)は、TXD(k)端子がローレベル又はハイインピーダンスの信号を出力する必要があるので、オープンドレイン出力型であれば、図3(a)に示すようにそのままTXD(k)端子として使用し、プッシュプル出力であれば、図3(b)に示すように、ハイレベルが出力されるのを阻止するダイオード64を接続する等して使用することができる。
【0048】
TXD(k)端子が出力する通信フレームは、例えば図3(c)のようにフォーマットされ、Startビット(1bit)、通信情報(8bit)、Parityビット(1bit)、Stopビット(1bit)の合計11ビットで構成されている。この中の通信情報(8bit)は、命令や監視データ等のデータ情報(5bit)と、命令等の対象である電源装置46を識別するアドレス情報(3bit)で構成されている。Parityビットは、エラーチェック用のビットである。なお、これらのビット数の構成は、一般的なUARTモジュール56が備えている設定に対して割り当てを行なった一例であり、通信の目的、内容、電源装置の台数、デジタルプロセッサ62のもつUARTモジュール56の性能などに応じてビット数の増減が可能である。
【0049】
CPU58(k)は、I/Oポート54(k)、UARTモジュール56(k)及び電力変換部50(k)に接続され、メモリに記録されたプログラムを実行して各種の処理や演算を行う。
【0050】
上記のように、I/Oポート54(k)のIO(k)端子と、UARTモジュール56(k)のRXD(k)端子及び前記TXD(k)端子は互いに接続されており、その接続点であるINFラインが、制御回路52(k)の外部接続端子であるINF(k)端子に引き出されている。また、I/Oポート54(k)、UARTモジュール56(k)、CPU58(k)及び図示しない第一の直流電源などの各グランド電位を共通化したGNDラインが、制御回路52(k)のもう一つの外部接続端子であるGND(k)端子に引き出されている。
【0051】
外部機器48は、図2に示すように、電源装置46(k)が有する制御回路52(k)と同様の構成を備えている。以下、外部機器48の各構成は、符号の末尾に(0)を付し、それぞれI/Oポート54(0)、UARTモジュール56(0)、CPU58(0)、プルアップ抵抗60(0)、IO(0)端子、RXD(0)端子、TXD(0)端子、INF(0)端子及びGND(0)端子と表する。
【0052】
電源システム40は、上述したn台の電源装置46(1)〜46(n)及び外部機器48で構成され、図1に示すように、電力変換部50(1)〜50(n)のIN(1)〜IN(n)端子が入力電源42の両端に接続され、OUT(1)〜OUT(n)端子ごとに負荷44(1)〜44(n)が接続されている。制御回路52(1)〜52(n)のINF(1)〜INF(n)端子が互いに接続され、その接続点と外部機器48のINF(0)端子が通信線であるINFライン62で連結されている。制御回路52(1)〜52(n)のGND(1)〜GND(n)端子も互いに接続され、その接続点と外部機器48のGND(0)端子が、INFライン62に沿わせて設けたGNDライン64で連結されている。また、各制御回路52には、あらかじめ各電源装置46を識別するアドレスが付与されている。
【0053】
次に、この実施形態の電源システム40の動作を図4に基づいて説明する。ここで、図4のタイムチャートは、上段に、外部機器48が有するUARTモジュール56(0)の動作とIO(0)端子の状態の変化を示している。IO(0)端子の欄の「L」は、デジタルアウトプット設定のローレベルであることを示し、「F」は、デジタルインプット設定のハイインピーダンスであることを示している。また、図4の下段に、外部機器48からの命令等の対象となる特定の電源装置46(k)が有するUARTモジュール56(k)の動作とIO(k)端子の状態の変化を示している。IO(k)端子の欄の「L」「F」については、上記と同様である。また、図4の中段に、INFライン62のINF電圧V62を波形(ハイレベル又はローレベル)で表わしている。
【0054】
また、ここでは、外部機器48と各制御回路52(1)〜52(n)との間で行われる通信は、まず、外部機器48の側から4つの送信フレームを出力し、その後、各制御回路52(1)〜52(n)の側から3つの返信フレームを出力するものとする。なお、このフレームの数は一例であり、変更できることは言うまでもない。
【0055】
通信開始前の待機状態の期間は、外部機器48のUARTモジュール56(0)、及び各電源装置46のUARTモジュール56(1)〜(n)は、CPU58(1)〜(n)の指令により、RXD(1)〜RXD(n)端子は、信号入力の有無にかかわらず受信機能が無効に設定される。また、外部機器48のIO(0)端子は「L」に設定され、各電源装置46のIO(1)〜IO(n)端子は「F」に設定される。従って、待機状態の期間は、INF電圧V62が、IO(0)端子の電圧レベルに支配されてローレベルとなる。
【0056】
外部機器48は、通信を開始するとき、まず、IO(0)端子を「F」に切り替えてINF電圧V62をハイレベルに反転させる。各制御回路52は、I/O(1)〜I/O(n)端子を通じてINF電圧V62を観測し、規定の時間taの間ハイレベルが継続したことを検知して、RXD(1)〜RXD(n)端子の受信機能を有効に設定する。そして、外部機器48は、IO(0)端子を「F」を切り替えてから規定の時間tb(tb>ta)の経過後に、TXD(0)端子から第1送信フレームを出力する。この時間tbは、時間taの経過後、RXD(1)〜RXD(n)端子の受信機能を無効から有効に設定変更する遅れ時間(≒時間ta)を考慮して規定されている。
【0057】
第1送信フレームに含まれる通信情報(8ビット)は、例えば、「電力変換部の電圧を測定して返信せよ」という命令であるデータ情報(5ビット)と、「対象は、特定の電源装置46(k)である」ことを示すアドレス情報(3ビット)である。第1送信フレームは、各制御回路46のRXD(1)〜RXD(n)端子の全てで受信された後、自己のアドレスと一致した制御回路52(k)は、IO(k)端子を「L」に切り替えてINF電圧V62をローレベルに反転させ、「通信情報を受信した」ことをI/O(0)端子を通じて外部機器48に知らせる。また、RXD(k)端子の受信機能を無効に設定する。一方、自己のアドレスと一致しなかった制御回路52は、一定時間通信を行わない。
【0058】
次に、制御回路52(k)は、第2送信フレームを受信する準備ができると、IO(k)端子を「F」に切り替えてINF電圧V62をハイレベルに反転させ、「準備ができた」ことをI/O(0)端子を通じて外部機器48に知らせ、さらに時間tc経過後、RXD(k)端子の受信機能を有効に設定する。そして、外部機器48は、IO(k)端子が「F」に切り替わったことを認識し、規定の時間td(td>tc)の経過後に、TXD(0)端子から第2送信フレームを出力する。この時間tdは、RXD(k)端子の受信機能を無効から有効に変更する遅れ時間(≒時間tc)を考慮して規定されている。
【0059】
第2送信フレームに含まれる通信情報(8ビット)は、例えば、「電圧の測定点は電源回路のA点である」ことを示す上位5ビットであるデータ情報(5ビット)と、「対象は、特定の電源装置46(k)である」ことを示すアドレス情報(3ビット)である。第2送信フレームをRXD(k)端子を通じて受信した制御回路52(k)は、IO(k)端子を「L」に切り替えてINF電圧V62をローレベルに反転させ、「通信情報を受信した」ことをI/O(0)端子を通じて外部機器48に知らせる。
【0060】
以降、制御回路52(k)は、第3、第4送信フレームを受信する準備ができると、第2送信フレームのときと同様の通信動作を繰り返し、第4送信フレームまでの受信を完了させる。
【0061】
第3送信フレームに含まれる通信情報(8ビット)は、例えば、「電圧の測定点は電源回路のA点である」ことを示す下位5ビットであるデータ情報(5ビット)と、「対象は、特定の電源装置46(k)である」ことを示すアドレス情報(3ビット)である。従って、第2、第3送信フレームの各データ情報を組み合わせることで、1セットのデータ情報(10ビット)が構成される。 第4送信フレームに含まれる通信情報(8ビット)は、例えば、データ送受信のエラーを検出するためのチェックサムであって、第1〜第3送信フレームのデータ情報を合計したものの下位5ビットであるデータ情報(5ビット)と、「対象は、特定の電源装置46(k)である」ことを示すアドレス情報(3ビット)である。制御回路52(k)は、このチェックサムと前3回の通信で実際に受信した内容とが一致しない場合は、通信エラーとして処理する。ここでは、通信エラーに対する処理方法についての説明は、省略する。
【0062】
第1〜第4送信フレームを受信した制御回路52(k)は、外部機器48の命令に従い、電力変換部50(k)と連携して電源回路のA点電圧の測定値を取得する。
【0063】
次に、制御回路52(k)は、取得した測定値を返信する準備ができると、まず、IO(k)端子を「F」に切り替えてINF電圧V62をハイレベルに反転させる。外部機器48は、I/O(0)端子を通じてINF電圧V62を観測し、規定の時間teの間ハイレベルが継続したことを検知して、RXD(0)端子の受信機能を有効に設定する。そして、制御回路52(k)は、IO(k)端子を「F」に切り替えた後、規定の時間tf(tf>te)の経過後に、TXD(k)端子から第1返信フレームを出力する。この時間tfは、RXD(0)端子の受信機能を無効から有効に変更する遅れ時間(≒時間te)を考慮して規定されている。
【0064】
第1返信フレームに含まれる通信情報(8ビット)は、例えば、「A点電圧の測定値」の上位5ビットであるデータ情報(5ビット)と、「対象は、特定の電源装置46(k)である」ことを示すアドレス情報(3ビット)である。
【0065】
外部機器48は、第1返信フレームの受信が完了すると受信機能を無効にし、その直後に制御回路52(k)がIO(k)端子を「L」に切り替えてINF電圧V62をローレベルに反転させる。
【0066】
次に、制御回路52(k)は、第2、第3返信フレームを送信する準備ができると、第1返信フレームのときと同様の通信動作を繰り返し、第3フレームまでの返信を完了させ、る。
【0067】
第2返信フレームに含まれる通信情報(8ビット)は、「電圧の測定点は電源回路のA点である」という引数の下位5ビットであるデータ情報(5ビット)と、「対象は、特定の電源装置46(k)である」ことを示すアドレス情報(3ビット)である。従って、第1、第2返信フレームの各データ情報を組み合わせることで、1セットのデータ情報(10ビット)が構成される。
【0068】
第3返信フレームに含まれる通信情報(8ビット)は、例えば、データ送受信のエラーを検出するためのチェックサムであって、第1、第2送信フレームのデータ情報を合計したものの下位5ビットであるデータ情報(5ビット)と、「対象は、特定の電源装置46(k)である」ことを示すアドレス情報(3ビット)である。外部機器48は、このチェックサムと前2回の通信で実際に受信した内容とが一致しないときは、通信エラーとして処理を行う。
【0069】
外部機器48が第1〜第3返信フレームを受信すると、一通りの通信が終了し、上述した通信開始前の待機状態に戻る。待機状態に戻るときは、INF電圧V62がローレベルになるのと同時、又はローレベルになった後のタイミングで、制御回路52(k)が、INF電圧V62の電圧レベルの監視を開始する。
【0070】
以上説明したように、この実施形態の電源装置46は、制御回路52が一般的なUARTモジュール56及びI/Oポート54等を組み合わせた構成なので、安価な汎用デジタルプロセッサを使用して容易に実現することができる。また、外部出力がINF端子とGND端子の2つだけなので、端子ピン又は端子台を設けるスペースを最小限に抑えることができる。
【0071】
また、この実施形態の電源システム40は、外部機器48と電源装置46との通信を行う配線が少なくて済むので(INFライン62とGNDライン64の2つ)、通信線間の容量結合による相互干渉等の問題を回避するための手間が軽減される。特に、送受信される通信フレームは、1フレーム中にデータ情報とアドレス情報とParityビットを含むように構成するため、フレームのデータ信頼性が高く、さらにチェックサムによるエラーチェックも行うので、通信全体における信頼性が高く、電源システム40の誤動作が起こりにくい。
【0072】
次に、この発明の電源システムの第二実施形態について、図5、図6に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。第二実施形態の電源システム70は、上記の電源システム40の構成に加え、INFライン62にON/OFFスイッチ72を新設したものであり、その他の構成は同じである。ON/OFFスイッチ72は、各電源装置46の電力変換部50を起動・停止させるリモートオン・オフ機能を実現するための双方向導通型のスイッチであり、図5に示すように、各電源装置46のINF(1)〜INF(n)端子を互いに接続した接続点と外部機器48のINF(0)端子とを連結するINFライン62の途中に挿入され、INFライン62を断続することができる。通常は、オペレータが操作しやすいように、外部機器48の近傍に設置することが好ましい。あるいは、外部機器48の内部に設けてもよい。
【0073】
次に、電源システム70の動作を説明する。図6(a)のタイムチャートは、入力電源42が各電力変換部50のIN(1)〜IN(n)端子に各々接続された状態で、ON/OFFスイッチ72がオフからオンに切り替えられたときの動作を示している。ここで、INF電圧V62aは、ON/OFFスイッチ72を挟んで外部機器48側のINFライン62aの電圧であり、INF電圧V62bは、ON/OFFスイッチ72を挟んで各制御回路52側のINFライン62bの電圧である。また、電圧Voutは、各電力変換部50のOUT端子に発生する出力電圧であり、ハイレベルは出力オン、ローレベルは出力オフを表わしている。
【0074】
ON/OFFスイッチ72がオフのときは、図4の待機状態と同様の状態であり、外部機器48と制御回路52(1)〜52(n)のUARTモジュール56(0)〜56(n)が、受信無効に設定されている。外部機器48側のINF電圧V62aは、I/O(0)端子は「L」に設定されているのでローレベルになっている。一方、各制御回路52側のINF電圧V62bは、INF(1)〜INF(n)端子に接続されている何れの端子(I/O,RXD,TXD端子)もハイインピーダンスなので、プルアップ抵抗60(1)〜(n)によりハイレベルになっている。そして、各制御回路52(1)〜52(n)は、I/O(1)〜I/O(n)端子を通じてINF電圧V62bを観測し、ハイレベルであること検知して電力変換部50(1)〜50(n)の動作を停止させ、出力オフとなっている。
【0075】
この状態からON/OFFスイッチ72をオンに切り替えると、ハイレベルだったINF電圧V62bが、外部機器48のIO(0)端子の電圧レベルに支配されてローレベルとなる。すると、制御回路52(1)〜52(n)は、INF電圧V62bがローレベルであることを検知し、所定時間ty経過後に電力変換回路50(1)〜50(n)の動作を開始させ、出力オンにする。
【0076】
一方、図6(b)のタイムチャートは、出力オンの状態でON/OFFスイッチ72がオフに切り替えられたときの動作を示している。ON/OFFスイッチ72をオフに切り替えると、ローレベルだったINF電圧V62bが、プルアップ抵抗60(1)〜(n)によりハイレベルになる。すると、各制御回路52(1)〜52(n)は、INF電圧V62bがハイレベルであることを検知し、規定の時間tzの経過後に電力変換回路50(1)〜50(n)の動作を停止させ、出力オフになる。この時間tzは、図4に示す第1送信フレームの送信が完了するまでの時間txよりも長く規定されており、従って、各制御回路52(1)〜52(n)は、時間txを経過しても第1送信フレームが受信されないことを検知することによって、ON/OFFスイッチ72をオフして出力をオフさせようとする図6(b)の動作と、図4の通信動作とを明確に区別することができる。
【0077】
以上説明したように、この実施形態の電源システム70は、INFライン62にON/OFFスイッチ72を挿入することにより、各電力変換部50(1)〜50(n)の出力をオン・オフさせるリモートオン・オフ動作を行うことができる。従って、各電源装置46(1)〜(n)にリモートオン・オフ用の端子を新設する必要がなく、電源装置の端子形態(端子の配置、数など)を業界標準に準拠させつつ、上記の優れた通信機能と確実なリモートオン・オフ動作の両方を容易に実現することができる。
【0078】
なお、電源システム70は、1つのON/OFFスイッチ72で各電源装置46のリモートオン・オフを一括して行なう構成であるが、ON/OFFスイッチ72を各電源装置46のINF端子の直近に個別に設ける構成にすることで、個々のON/OFFスイッチ72に対応するスイッチ電源装置46ごとにリモートオン・オフを行なうことが可能になる。この場合の電源装置46の動作は、図6で説明した上記の動作と同様である。
【0079】
次に、この発明の電源装置とそれを用いた電源システムの第三実施形態について、図7〜図10に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。この実施形態の電源システム74は、図1の電源システム40において、電源装置46(1)〜46(n)及び外部機器48に代えて、第三実施形態の電源装置76(1)〜76(n)及び外部機器78が設けられ、さらに、INFライン62とGNDライン64の間にON/OFFスイッチ80が新設された構成を有している。その他の構成及び接続は同じである。
【0080】
n台の電源装置76は、新たな制御回路82(k)と、上記と同様の電力変換部50(k)とを備えている。制御回路82(k)は、図8に示すように、デジタルインプット84(k)及びデジタルアウトプット86(k)を有した新たなI/Oポート88(k)と、上記と同様のUARTモジュール56(k)、CPU58(k)及び、図示しない第一の直流電源を備えている。第一の直流電源は、制御回路82(k)の動作用の電源であり、直流電圧Va(k)を出力する。
【0081】
I/Oポート88(k)には、ハイインピーダンスの入力段を有するデジタルインプット84(k)と、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプット86(k)が独立して設けられ、各々の入力又は出力端子として、I(k)端子とO(k)端子が設けられている。I(k)端子は、第一のプルアップ抵抗90(k)を介して図示しない第一の直流電源の電圧Va(k)にプルアップされ、O(k)端子は、第二のプルアップ抵抗92(k)を介して第一直流電源の電圧Va(k)にプルアップされている。
【0082】
UARTモジュール56(k)は、上記のように、ハイインピーダンスの入力段を有する受信用のRXD(k)端子と、ローレベル又はハイインピーダンスの信号を出力することが可能な出力段を有する送信用のTXD(k)端子とが設けられている。RXD(k)端子は、第一のプルアップ抵抗90(k)を介して第一の直流電源の電圧Va(k)にプルアップされ、TXD(k)端子は、第二のプルアップ抵抗92(k)を介して第一の直流電源の電圧Va(k)にプルアップされている。TXD(k)端子が出する通信フレームは、図3(c)と同様にフォーマットされ、Startビット(1bit)、通信情報(8bit)、Parityビット(1bit)、Stopビット(1bit)の合計11ビットで構成されている。この中の通信情報(8bit)は、命令や監視データ等のデータ情報(5bit)と、命令等の対象である電源装置76を識別するアドレス情報(3bit)で構成されている。
【0083】
I(k)端子とRXD(k)端子の接続点には、第一のNPNトランジスタ94(k)のコレクタが接続され、O(k)端子とTXD(k)端子の接続点には、第二のNPNトランジスタ96(k)のベースが接続されている。第一のNPNトランジスタ94(k)のベースと第二のNPNトランジスタ96(k)のコレクタは互いに接続され、その接続点が第三のプルアップ抵抗98(k)を介して第一の直流電源にプルアップされている。第一及び第二のNPNトランジスタ94(k),96(k)のエミッタは、互いに接続されてグランド側端子となっている。そして、第一のNPNトランジスタ94(k)のベースと第二のNPNトランジスタ96(k)のコレクタの接続点であるINFラインが、制御回路82(k)の外部接続端子であるINF(k)端子に引き出されている。また、I/Oポート88(k)、UARTモジュール56(k)、CPU58(k)、図示しない第一の直流電源、及び第一及び第二のNPNトランジスタ94(k),96(k)のエミッタなどの各グランド側端子を共通化したGNDラインが、制御回路82(k)のもう一つの外部接続端子であるGND(k)端子に引き出されている。
【0084】
外部機器78は、図9に示すように、電源装置76(k)が有する制御回路82(k)と同様の構成を備えている。以下、外部機器78の各構成は、符号の末尾に(0)を付し、それぞれデジタルインプット84(0)、デジタルアウトプット86(0)、I/Oポート88(0)、UARTモジュール56(0)、CPU58(0)、第一、第二及び第三のプルアップ抵抗90(0),92(0)98(0)、第一及び第二のNPNトランジスタ94(0),96(0)、I(0)端子、O(0)端子、RXD(0)端子、TXD(0)端子、INF(0)端子及びGND(0)端子と表する。
【0085】
電源システム74は、上述したn台の電源装置76(1)〜76(n)及び外部機器78で構成され、図7に示すように、制御回路82(1)〜82(n)のINF(1)〜INF(n)端子が互いに接続され、その接続点と外部機器78のINF(0)端子とが通信線であるINFライン62で連結されている。制御回路82(1)〜82(n)のGND(1)〜GND(n)端子も互いに接続され、その接続点と外部機器78のGND(0)端子が、INFライン62に沿わせて設けたGNDライン64で連結されている。また、各制御回路82には、あらかじめ各電源装置76を識別するアドレスが付与されている。
【0086】
ON/OFFスイッチ80は、各電源装置76の電力変換部50を起動・停止させるリモートオン・オフ機能を実現するためのスイッチであり、図7に示すように、INFライン62とGNDライン64の間に接続され、INFライン62をGNDライン64に短絡・開放することができる。通常は、オペレータが操作しやすいように、外部機器78の近傍に設置することが好ましい。あるいは、外部機器78の内部に設けてもよい。
【0087】
次に、この実施形態の電源システム74において、ON/OFFスイッチ80がオフにされている状態(出力オンの状態)で通信が行われる動作を、図10に基づいて説明する。ここで、図10のタイムチャートは、上段に、外部機器78が有するUARTモジュール56(0)の動作とO(0)端子の状態の変化を示している。O(0)端子の欄の「L」は、デジタルアウトプットがローレベルであることを示し、「F」は、デジタルアウトプットがハイインピーダンスであることを示している。また、図10の下段に、外部機器78からの命令等の対象となる特定の電源装置82(k)が有するUARTモジュール56(k)の動作とO(k)端子の状態の変化を示している。O(k)端子の欄の「L」「F」については、上記と同様である。また、図10の中段に、INFライン62のINF電圧V62を波形(ハイレベル又はローレベル)で表わしている。
【0088】
また、外部機器78と各制御回路82(1)〜82(n)との間で行われる通信は、図4と同様に、外部機器78の側から4つの送信フレームを出力し、その後、各制御回路82(1)〜82(n)の側から3つの返信フレームを出力するものとする。
【0089】
通信開始前の待機状態の期間は、外部機器78のUARTモジュール56(0)、及び各電源装置76のUARTモジュール56(1)〜(n)は、CPU58(0)〜(n)の指令により、RXD(0)〜RXD(n)端子は、信号入力の有無にかかわらず受信機能が無効に設定される。また、外部機器78のO(0)端子は「L」に設定され、各電源装置76のO(1)〜O(n)端子も「L」に設定される。従って、待機状態の期間は、第二のNPNトランジスタ96(0)〜96(n)がオフし、INF電圧V62がハイレベルとなる。
【0090】
外部機器78は、通信を開始するとき、まず、O(0)端子を「F」に切り替えて第二のNPNトランジスタ96(0)をオンさせ、INF電圧V62をローレベルに反転させる。各制御回路82は、INF電圧V62がローレベルに転じたことを第一のNPNトランジスタ94(1)〜(n)がオフしてI(1)〜I(n)端子がハイレベルに転じたことよって認識し、INF電圧V62が規定の時間taの間ローレベルを継続した時点で、RXD(1)〜RXD(n)端子の受信機能を有効に設定する。そして、外部機器78は、O(0)端子を「F」を切り替えた後、規定の時間tb(tb>ta)の経過後に、TXD(0)端子から第1送信フレームを出力する。この時間tbは、RXD(1)〜RXD(n)端子の受信機能を無効から有効に変更する遅れ時間(≒時間ta)を考慮して規定されている。第1送信フレームに含まれる通信情報(8ビット)は、上記と同様に、データ情報(5ビット)とアドレス情報(3ビット)である。
【0091】
この電源システム74の場合、図4で説明した電源システム40の場合と異なり、TXD(0)端子が出力した第1送信フレームは、第二のNPNトランジスタ96(0)によってハイレベルとローレベルのロジックが反転し、反転した状態でINFライン62を通じてINF(1)〜INF(n)端子に到達し、第一のNPNトランジスタ94(1)〜94(n)によって再度ロジックが反転して復元され、RXD(1)〜(n)端子に入力される。
【0092】
第1送信フレームは、各制御回路82のRXD(1)〜RXD(n)端子の全てで受信された後、自己のアドレスと一致した制御回路82(k)は、O(k)端子を「F」に切り替える。すると、第二のNPNトランジスタ96(0),96(k)がオン状態になり、INF電圧V62は、外部機器78と制御回路82(k)の双方からの支配を受け、ローレベルに保持されることになる。
【0093】
その後、外部機器78はO(0)端子を「L」に切り替え、第二のNPNトランジスタ96(0)をオフさせる。これにより、INFライン62は、制御回路82(k)の電圧レベルだけに支配されることになる。また、外部機器78は、O(0)端子を「L」に切り替えるのと同時に、デジタルインプット84(0)の状態を観測する。制御回路82(k)が第一送信フレームを正常に受信したとすれば、INF電圧V62はローレベルとなり、第一のNPNトランジスタ94(0)がオフし、I(0)端子がハイレベルを示す。従って、外部機器78は、I(0)端子がハイレベルであること認識することで、制御回路82(k)が第1送信フレームを受信したことを知ることができる。
【0094】
その後、制御回路82(k)は、O(k)端子を「L」に切り替えて第二のNPNトランジスタ96(k)をオフさせ、INF電圧V62をハイレベルに反転させる。一方、自己のアドレスと一致しなかった制御回路82は、一定時間通信を行わない。
【0095】
次に、制御回路82(k)は、第2送信フレームを受信する準備ができると、O(k)端子を「F」に切り替えてINF電圧V62をローレベルに反転させて「準備ができた」ことをI(0)端子を通じて外部機器78に知らせ、さらに時間tc後に、RXD(k)端子の受信機能を有効に設定する。そして、外部機器78は、O(k)端子が「F」に切り替わったことを認識し、規定の時間td(td>tc)の経過後に、TXD(0)端子から第2送信フレームを出力する。この時間tdは、RXD(k)端子の受信機能を無効から有効に変更する遅れ時間(≒時間tc)を考慮して規定されている。
【0096】
第2送信フレームに含まれる通信情報(8ビット)も、上記と同様に、データ情報(5ビット)とアドレス情報(3ビット)である。第2送信フレームをRXD(k)端子を通じて受信した制御回路82(k)は、IO(k)端子を「L」に切り替える。すると、第二のNPNトランジスタ96(0),96(k)がオン状態になり、INF電圧V62は、外部機器78と制御回路82(k)の双方からの支配を受け、ローレベルに保持されることになる。
【0097】
その後、外部機器78は、O(0)端子を「L」に切り替えて第二のNPNトランジスタ96(0)をオフさせる。これにより、INFライン62は、制御回路82(k)の電圧レベルだけに支配されることになる。また、外部機器78は、O(0)端子を「L」に切り替えるのと同時に、デジタルインプット84(0)の状態を観測する。制御回路82(k)が第2送信フレームを正常に受信したとすれば、INF電圧V62はローレベルとなり、第一のNPNトランジスタ94(0)がオフし、I(0)端子がハイレベルを示す。従って、外部機器78は、I(0)端子がハイレベルであること認識することで、制御回路82(k)が第2送信フレームを受信したことを知ることができる。その後、制御回路82(k)は、O(k)端子を「L」に切り替えて第二のNPNトランジスタ96(k)をオフさせ、INF電圧V62をハイレベルに反転させる。
【0098】
以降、制御回路82(k)は、第3、第4送信フレームを受信する準備ができると、第2送信フレームのときと同様の通信動作を繰り返し、第4送信フレームまでの受信を完了させる。第3、第4送信フレームに含まれる通信情報(8ビット)も、上記と同様に、それぞれデータ情報(5ビット)とアドレス情報(3ビット)である。
【0099】
第1〜第4送信フレームを受信した制御回路82(k)は、外部機器78の命令に従い、指定された処理、例えば、電源回路のA点電圧の測定値を取得する処理を行う。
【0100】
次に、制御回路82(k)は、上記の測定値等のデータ情報を含む第1返信情報を送信する準備ができると、まず、O(k)端子を「F」に切り替えてINF電圧V62をローレベルに反転させる。外部機器78は、INF電圧V62がローレベルに転じたことを第一のNPNトランジスタ94(0)がオフしてI(0)端子がハイレベルに転じたことよって認識し、INF電圧V62が規定の時間teの間ローレベルを継続した時点で、RXD(0)端子の受信機能を有効に設定する。そして、制御回路82(k)は、O(k)端子を「F」に切り替えた後、規定の時間tf(tf>te)の経過後に、TXD(k)端子から第1返信フレームを出力する。この時間tfは、RXD(0)端子の受信機能を無効から有効に変更する遅れ時間(≒時間te)を考慮して規定されている。第1返信フレームに含まれる通信情報(8ビット)は、上記と同様に、データ情報(5ビット)と、アドレス情報(3ビット)である。第1返信フレームの送信が完了すると、制御回路82(k)はO(k)端子を「L」に切り替え、INF電圧V62をハイレベルに反転させる。
【0101】
次に、制御回路78(k)は、第2、第3返信フレームを送信する準備ができると、第1返信フレームのときと同様の通信動作を繰り返し、第3フレームまでの返信を完了させ、る。第2、第3返信フレームに含まれる通信情報(8ビット)も、上記と同様に、それぞれデータ情報(5ビット)とアドレス情報(3ビット)である。
【0102】
外部機器78が第1〜第3返信フレームを受信すると、一通りの通信が終了し、上述した通信開始前の待機状態に戻る。待機状態に戻るときは、INF電圧V62がハイレベルになるのと同時、又はハイレベルになった後のタイミングで、制御回路82(k)は、INF電圧V62の電圧レベルの監視を開始する。
【0103】
ON/OFFスイッチ80を用いたリモートオン・オフ動作は、ON/OFFスイッチ80をオンすることによって出力をオフするので、図5、図6で説明した電源システム70と出力オン・オフのロジックが反対になるものの、図6とほぼ同様の動作により、各電源装置50の出力を確実にオン・オフさせることができる。また、図10に示す第1送信フレームの送信が完了するまでの時間txを考慮して出力オフのタイミング(時間tz)を設定することによって、ON/OFFスイッチ80をオフして出力をオフさせようとする動作と、図10の通信動作とを明確に区別することができる点についても同様である。
【0104】
以上説明したように、この実施形態の電源装置76及び電源システム74によれば、上述した電源装置46及び電源システム40と同様の優れた作用効果を得ることができる。さらに、電源装置46は、第一及び第二のPNPトランジスタ94,96のバッファ作用により、I/Oポート88やUARTモジュール56のシンク電流が大幅に低減され、INFライン62を駆動する能力が高くなるので、特に多数台の電源装置を使用して電源システムを構築する場合に有利である。
【0105】
また、電源システム74は、ON/OFFスイッチ80をオン・オフすることによって、電力変換部50の出力を確実にオン・オフさせることができる。従って、上記の電源システム70と同様に、優れた通信機能とリモートオン・オフ機能の両方を容易に実現することができる。さらに、この電源システム74の場合は、ON/OFFスイッチ80は、INFライン62からGNDライン64に向かう一方向にのみ導通可能な半導体スイッチを使用できるという利点がある。上記の電源システム70の場合は、ON/OFFスイッチ72は双方向に電流が流れるので、例えば複数個の半導体スイッチ素子を組み合わせる等して双方向に導通可能なスイッチを構成しなければならない。また、ON/OFFスイッチ72の両端の電位が変動するため、各半導体スイッチ素子の駆動回路に一定の工夫が求められる。しかし、この電源システム74乃場合、ON/OFFスイッチ80を1個のバイポーラトランジスタでシンプルに構成することができ、且つ、一端がGNDライン64に接続されるので、当該バイポーラトランジスタのオン・オフ駆動も容易である。
【0106】
次に、この発明の電源装置とそれを用いた電源システムの第四実施形態について、図11〜図13に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。この実施形態の電源システム100は、第三実施形態の電源システム74において、電源装置76(1)〜76(n)及び外部機器78に代えて、新たな電源装置102(1)〜102(n)及び外部機器104が設けられ、さらに、後述するVBライン122に直流電圧Vbを供給する第三の直流電源106が新設された構成になっている。
【0107】
n台の電源装置102は、新たな制御回路108(k)、と上記の電力変換部50(k)とを備えている。制御回路108(k)は、図12に示すように、上記の制御回路76(k)と同様に、デジタルインプット84(k)及びデジタルアウトプット86(k)を有するI/Oポート88(k)、UARTモジュール56(k)、CPU58(k)及び、図示しない第一の直流電源を備えている。第一の直流電源は、制御回路108(k)の動作用の電源であり、直流電圧Va(k)を出力する。
【0108】
I/Oポート88(k)は、デジタルインプット84(k)及びデジタルアウトプット86(k)の入力端子であるI(k)端子及び出力端子であるO(k)端子を備えている。I(k)端子が第一のプルアップ抵抗90(k)を介して図示しない第一の直流電源の電圧Va(k)にプルアップされている構成と、O(k)端子が第二のプルアップ抵抗92(k)を介して第一直流電源の電圧Va(k)にプルアップされている構成についても、上記制御回路82と同様である。
【0109】
UARTモジュール56(k)は、受信用のRXD(k)端子と送信用のTXD(k)端子とが設けられている。RXD(k)端子が第一のプルアップ抵抗90(k)を介して第一の直流電源の電圧Va(k)にプルアップされている構成と、TXD(k)端子が第二のプルアップ抵抗92(k)を介して第一の直流電源の電圧Va(k)にプルアップされている構成についても、上記制御回路82と同様である。
【0110】
この制御回路108(k)は、上記制御回路82の第一及び第二のNPNトランジスタ94(k),96(k)に代えて、入力側の発光ダイオード及び出力側のフォトトランジスタを有する第一及び第二のフォトカプラ110(k),112(k)が設けられている。第一のフォトカプラ110(k)は、入力側の第一の発光ダイオード114(k)と出力側の第一のフォトトランジスタ116(k)で構成され、入出力が絶縁されている。第二のフォトカプラ112も、入力側の第二の発光ダイオード118(k)と出力側の第二のフォトトランジスタ120(k)で構成され、入出力が絶縁されている。
【0111】
I(k)端子とRXD(k)端子の接続点に、第一のフォトトランジスタ116(k)のコレクタが接続され、O(k)端子とTXD(k)端子の接続点には、第二の発光ダイオード118のアノードが接続されている。第一の発光ダイオード114(k)のアノードと第二のフォトトランジスタ120(k)のコレクタは互いに接続され、その接続点に第三のプルアップ抵抗98(k)の一端が接続されている。第一のフォトトランジスタ116(k)のエミッタ及び第二の発光ダイオード118(k)のカソードは互いに接続されてグランド側端子になっており、I/Oポート88(k)、UARTモジュール56(k)、CPU58(k)及び第一直流電源の各グランド側端子と共通化されている。また、第一発光ダイオード114(k)のカソード及び第二フォトトランジスタ120のエミッタは、互いに接続されて独立したグランド電位になっている。
【0112】
そして、第一の発光ダイオード114(k)のアノードと第二のフォトトランジスタ120(k)のコレクタとの接続点であるINFラインが、制御回路108(k)の外部接続端子であるINF(k)端子に引き出されている。また、第一の発光ダイオード114(k)のカソードと第二のフォトトランジスタ120(k)のエミッタの接続点である独立したGNDラインが、制御回路108(k)の外部接続端子であるGND(k)端子に引き出されている。さらに、第三のプルアップ抵抗の他の一端が、外部電源接続用のVB(k)端子に引き出されている。
【0113】
外部機器104は、図13に示すように、電源装置102(k)が有する制御回路108(k)と同様の構成を備えている。以下、外部機器104の各構成は、符号の末尾に(0)を付し、それぞれデジタルインプット84(0)、デジタルアウトプット86(0)、I/Oポート88(0)、UARTモジュール56(0)、CPU58(0)、第一、第二及び第三のプルアップ抵抗90(0),92(0)98(0)、第一及び第二のフォトカプラ110(0),112(0)、第一及び第二の発光ダイオード114(0),118(0)、第一及び第二のフォトトランジスタ116(0),120(0)、I(0)端子、O(0)端子、RXD(0)端子、TXD(0)端子、INF(0)端子、GND(0)端子及びVB(0)端子と表する。
【0114】
電源システム100は、上述したn台の電源装置102(1)〜102(n)及び外部機器104で構成され、図11に示すように、制御回路108(1)〜108(n)のINF(1)〜INF(n)端子が互いに接続され、その接続点と外部機器104のINF(0)端子が通信線であるINFライン62で連結されている。制御回路108(1)〜108(n)のGND(1)〜GND(n)端子も互いに接続され、その接続点と外部機器104のGND(0)端子が、INFライン62に沿わせて設けたGNDライン64で連結されている。さらに、制御回路108(1)〜108(n)のVB(1)〜VB(n)端子も互いに接続され、その接続点と外部機器104のGND(0)端子が、VBライン122で連結されている。また、各制御回路108には、あらかじめ各電源装置102を識別するアドレスが付与されている。
【0115】
電力変換部50を起動・停止させるリモートオン・オフ用のON/OFFスイッチ80は、上記電源システム74と同様に、INFライン62とGNDライン64の間に接続されている。また、新設された第三の直流電源106は、VBライン122とGNDライン64の間に接続され、VBライン122に電圧Vbを供給する。
【0116】
以上のように構成されたこの実施形態の電源装置102及び電源システム100によれば、上述した電源装置76及び電源システム74と同様の優れた作用効果を得ることができる。さらに、この電源システム100の場合、各電源装置102の制御回路108内の主グランド側端子及び外部機器104内の主グランド側端子をそれぞれ絶縁させた構造になるので、各主グランド側端子の電位が異なる場合でも、INFライン62、GNDライン122及びVBライン122を問題なく連結できるという利点がある。
【0117】
次に、上記第四実施形態の電源装置102及び電源システム100の変形例について、図14、図15に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。変形例に係る電源システムは、図11の電源システム100において、VBライン122及び第三の直流電源106を省略するため、個々の電源装置102(1)〜102(n)及び外部機器104の内部に、第二の直流電源124を設けたものである。
【0118】
変形例に係る電源装置102(1)〜102(n)は、図14に示すように、制御回路108(k)に第二の直流電源124(k)が設けられ、電圧Vb(k)を出力するプラス側が、第三のプルアップ抵抗98(k)のINF(k)端子と反対側の一端に接続され、マイナス側が、GND(k)端子に引き出されているグランド側端子に接続されている。そして、VB(k)端子は削除されている。同様に、外部機器104も、図15に示すように、第二の直流電源124(0)が設けられ、電圧Vb(0)を出力するプラス側が、第三のプルアップ抵抗98(0)のINF(0)端子と反対側の一端に接続され、マイナス側が、グランド電位に接続されたGND(0)端子に引き出されている。そして、VB(0)端子は削除されている。
【0119】
以上説明した変形例に係る電源装置102は、制御回路108内部に第一の直流電源と絶縁されて独立した第二の直流電源124を新設する代わりに、外部接続端子であるVB端子を削除することができる。そして、電源システム100のVBライン122と第三の直流電源100を省略し、配線をシンプルにすることができるという利点がある。従って、構築しようとする電源システムの規模や使用する電源装置の態様に鑑みて、いずれかの形態を適宜選択すればよい。
【0120】
なお、この発明の電源装置及びそれを用いた電源システムは、上記実施形態に限定されるものではない。例えば、電源装置の電力変換部は、スイッチングレギュレータ又はシリーズレギュレータ、DC−DCコンバータ又はAC−DCコンバータなど、自由に選択することができ、入出力絶縁型か非絶縁型かも問わない。また、通信を行う制御回路は、電力変換部の出力電圧制御手段と合わせて1つのデジタルプロセッサ内に構成してもよいし、別個に独立して設けてもよい。
【0121】
また、電源システムの外部機器と電源装置との間で行われる通信に関し、図3(c)の通信フレーム、図4、図10で説明した通信動作は一例であり、送受信される送信フレーム及び返信フレームのフォーマット、データ情報の内容、ビット数の割り振り、1回の通信で送受信される通信フレームの数などは自由に変更できる。また、I/OポートとUARTモジュールが連携する動作についても、様々なアプリケーションを適用することができる。また、リモートオン・オフ機能が不要であれば、ON/OFFスイッチを削除しても構わない。
【0122】
また、この電源システムは、電源システムがそのまま最終装置に組み込まれるものである必要はなく、例えば、電源装置の生産工場で電源装置の出荷試験を行う試験システムに適用し、この試験システムを使用して個々の電源装置の初期設定(例えば、出力電圧制御手段の制御特性のキャリブレーションなど)を行い、出荷された電源装置のみが最終製品に組み込まれるものであってもよい。
【符号の説明】
【0123】
40,70,74 電源システム
46,76,102 電源装置
48,78,104 外部機器
50 電力変換部
52,82,108 制御回路
54,88 I/Oポート
56 UARTモジュール
58 CPU
60 プルアップ抵抗
62 INFライン
64 GNDライン
72,80 ON/OFFスイッチ
84 デジタルインプット
86 デジタルアウトプット
90 第一のプルアップ抵抗
92 第二のプルアップ抵抗
94 第一のNPNトランジスタ
96 第二のNPNトランジスタ
98 第三のプルアップ抵抗
106 第三の直流電源
110 第一のフォトカプラ
112 第二のフォトカプラ
114 第一の発光ダイオード
116 第一のフォトトランジスタ
118 第二の発光ダイオード
120 第二のフォトトランジスタ
122 VBライン
124 第二の直流電源


【特許請求の範囲】
【請求項1】
出力電圧制御手段を有し、入力電圧を所定の出力電圧に変換して出力する電力変換部と、外部機器と双方向通信を行うと共に前記電力変換部の動作を監視又は制御する制御回路とを備えた電源装置において、
前記制御回路は、
ハイインピーダンスの入力段を有するデジタルインプット、及び、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプットで構成されたI/Oポートと、
ハイインピーダンスの入力段を有する受信用のRXD端子、及びローレベル又はハイインピーダンスの信号を出力可能な出力段を有する送信用のTXD端子が設けられ通信を行うUARTモジュールと、
前記I/Oポート、前記UARTモジュール及び前記電力変換部に接続され、メモリに記録されたプログラムを実行して各種の処理や演算を行うCPUと、
前記I/Oポート、前記UARTモジュール及び前記CPUに電源供給する第一の直流電源とを備え、
前記デジタルインプット、前記デジタルアウトプット、前記RXD端子及び前記TXD端子が互いに接続され、当該接続点であるINFラインがプルアップ抵抗を介して前記第一の直流電源にプルアップされ、
さらに前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記I/Oポート、前記UARTモジュール、前記CPU及び前記第一の直流電源の各グランド側端子を共通化して外部に接続可能にするGND端子とを備え、
使用に際して、前記制御回路のINF端子及びGND端子が外部機器に連結され、連結された前記INFライン及びGNDラインを通じて双方向通信可能に設けられたことを特徴とする電源装置。
【請求項2】
前記I/Oポートは、前記デジタルインプット及び前記デジタルアウトプットが一体に構成され、前記CPUからの指示により、何れかの機能に切り替えられる請求項1記載の電源装置。
【請求項3】
出力電圧制御手段を有し入力電圧を所定の出力電圧に変換して出力する電力変換部と、外部機器と双方向通信を行うと共に前記電力変換回路の動作を監視又は制御する制御回路とを備えた電源装置において、
前記制御回路は、
ハイインピーダンスの入力段を有するデジタルインプット、及び、ハイレベル、ローレベル又はハイインピーダンスに切り替え可能な出力段を有するデジタルアウトプットで構成されたI/Oポートと、
ハイインピーダンスの入力段を有する受信用のRXD端子、及びローレベル又はハイインピーダンスの信号を出力可能な出力段を有する送信用のTXD端子が設けられ通信を行うUARTモジュールと、
前記I/Oポート、前記UARTモジュール及び前記電力変換部に接続され、メモリに記録されたプログラムを実行して各種の処理や演算を行うCPUと、
前記I/Oポート、前記UARTモジュール及び前記CPUに電源供給する第一の直流電源とを備え、
前記デジタルインプット及び前記RXD端子が互いに接続され、当該接続点が第一のプルアップ抵抗を介して前記第一の直流電源にプルアップされると共に、当該接続点が第一のNPNトランジスタのコレクタに接続され、
前記デジタルアウトプット及び前記TXD端子が互いに接続され、当該接続点が第二のプルアップ抵抗を介して前記第一の直流電源にプルアップされると共に、当該接続点が第二のNPNトランジスタのベースに接続され、
前記第一のNPNトランジスタのベースと前記第二のNPNトランジスタのコレクタとが互いに接続され、その接続点であるINFラインが第三のプルアップ抵抗を介して前記第一の直流電源にプルアップされ、
前記第一及び第二のNPNトランジスタのエミッタ同士が互いに接続されてグランド側端子となり、
さらに前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記I/Oポート、前記UARTモジュール、前記CPU、前記第一の直流電源及び前記第一及び第二のNPNトランジスタの各グランド側端子を共通化して外部に接続可能にするGND端子とを備え、
使用に際して、前記制御回路のINF端子及びGND端子が外部機器に連結され、連結されたINFライン及びGNDラインを通じて双方向通信可能に設けられたことを特徴とする電源装置。
【請求項4】
前記制御回路は、
前記第一の直流電源と絶縁された第二の直流電源が設けられ、
前記第一及び第二のNPNトランジスタに代えて、入力側の発光ダイオード及び出力側のフォトトランジスタにより入出力が絶縁された第一及び第二のフォトカプラが設けられ、
前記デジタルインプット及び前記RXD端子の接続点が、第一のフォトトランジスタのコレクタに接続され、
前記デジタルアウトプット及び前記TXD端子の接続点が、第二の発光ダイオードのアノードに接続され、
第一の発光ダイオードのアノードと第二のフォトトランジスタのコレクタとが互いに接続され、その接続点であるINFラインが第三のプルアップ抵抗を介して前記第二の直流電源にプルアップされ、
前記第一のフォトトランジスタのエミッタ及び第二の発光ダイオードのカソードが互いに接続されて、前記I/Oポート、前記UARTモジュール、前記CPU、及び前記第一の直流電源と共通のグランド側端子となり、
前記第一の発光ダイオードのカソード及び第二のフォトトランジスタのエミッタが互いに接続されて、前記第二の直流電源と共通のグランド側端子となり、
さらに前記制御回路は、前記INFラインを外部に接続可能にするINF端子と、前記第二の直流電源及び前記第一の発光ダイオード及び第二のフォトトランジスタのグランド側端子を外部に接続可能にするGND端子とを備えた請求項3記載の電源装置。
【請求項5】
前記制御回路には、前記第二の直流電源に代えて、外部からの直流電圧の供給を受けるための外部電源接続用のVB端子が設けられ、前記第一の発光ダイオードと前記第二のフォトトランジスタとの接続点であるINFラインが、前記第三のプルアップ抵抗を介して前記VB端子に接続された請求項4記載の電源装置。
【請求項6】
前記請求項1又は2記載の電源装置を1台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、
前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、
前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信を行うことを特徴とする電源システム。
【請求項7】
個々の前記電源装置の前記INF端子同士が互いに接続され、その接続点と前記外部機器の前記INF端子との間にON/OFFスイッチが挿入され、前記ON/OFFスイッチをオフすることによって前記電源装置の前記電力変換部が動作を一括停止させる請求項6記載の電源システム。
【請求項8】
前記ON/OFFスイッチをオンからオフに切り替えたとき、個々の前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても通信情報が受信されないことを検知して、前記電力変換部の動作を停止させる請求項7記載の電源システム。
【請求項9】
個々の前記電源装置の前記INF端子ごとにON/OFFスイッチの一端が接続され、個々の前記ON/OFFスイッチの他端同士が互いに接続され、当該他端同士の接続点と前記外部機器の前記INF端子との間にON/OFFスイッチが挿入され、前記ON/OFFスイッチをオフすることによって、対応する前記電源装置の前記電力変換部が動作を停止させる請求項6記載の電源システム。
【請求項10】
前記ON/OFFスイッチをオンからオフに切り替えたとき、対応する前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても通信情報が受信されないことを検知して、前記電力変換部の動作を停止させる請求項9記載の電源システム。
【請求項11】
前記請求項3又は4記載の電源装置を1台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、
前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、
前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信を行うことを特徴とする電源システム。
【請求項12】
前記請求項5記載の電源装置を1台以上と、当該電源装置が有する前記制御回路と同様の構成を備えた前記外部機器とを備え、
前記外部機器と前記電源装置の前記INF端子同士、及び前記外部機器と前記電源装置の前記GND端子同士がそれぞれ連結され、
前記外部機器及び個々の前記電源装置に設けられた前記VB端子同士が互いに接続され、前記外部機器の前記VB端子及び前記GND端子の間に、前記第一の直流電源と絶縁された第三の直流電源が設けられ、
前記電源装置の前記制御回路は、前記外部機器と連結されたINFライン及びGNDラインを通じて双方向通信可能に設けられたことを特徴とする電源システム。
【請求項13】
前記外部機器の前記INF端子及び前記GND端子の間にON/OFFスイッチが挿入され、前記ON/OFFスイッチをオンすることによって前記電源装置の前記電力変換部の動作を一括停止させる請求項11又は12記載の電源システム。
【請求項14】
前記ON/OFFスイッチをオフからオンに切り替えたとき、個々の前記電源装置の前記制御回路は、通信を行わない待機状態が解除された時から一定時間を経過しても前記通信情報が受信されないことを検知して、前記電力変換部の動作を停止させる請求項13記載の電源システム。
【請求項15】
前記外部機器の前記TXD端子から出力されて前記INFラインを通じて前記電源装置へ送信される通信フレーム、及び、個々の前記電源装置の前記TXD端子から出力されて前記INFラインを通じて前記外部機器へ送信される通信フレームは、少なくとも1フレーム中に、個々の前記電源装置に付与されているアドレス情報と各種のデータ情報とを含むように構成され、
前記電源装置のUARTモジュールは、前記外部機器から自己のアドレスと一致するアドレス情報を含む通信フレームを受信するまで、CPUの指示により、通信を不能にする請求項6,11,12記載の電源システム。


【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate


【公開番号】特開2013−27085(P2013−27085A)
【公開日】平成25年2月4日(2013.2.4)
【国際特許分類】
【出願番号】特願2011−157567(P2011−157567)
【出願日】平成23年7月19日(2011.7.19)
【出願人】(000103208)コーセル株式会社 (80)
【Fターム(参考)】