電源装置
【課題】１つの電源で複数のアンプ及びスピーカ駆動を可能とするＤ級アンプ用の電源装置を提供する。
【解決手段】トランスの２次側の、第１の巻き線とは異なる第２の巻き線を備える。トランスの１次側の巻き線の漏れインダクタにより直流電源の共振周波数を規定して電流共振する共振部と、第２の巻き線の出力電圧と共振部によって出力される出力電圧とを切り替える切替部を備える。切替部からの出力を受けて、第１のスイッチング素子と第２のスイッチング素子をＯＮ／ＯＦＦすることでＰＷＭ制御を実行するＰＷＭ制御部を備える。直流電源変換部から出力される出力電圧と、１つ以上のトランスから出力される出力電圧それぞれの電圧値を検知する電圧検知部を備える。電圧検知部が、検知対象の電圧値のいずれか１つが基準電圧値以下であることを検知した場合、切替部は、ＰＷＭ制御部によるＰＷＭ制御モードから共振部による電流共振モードに切り替える。
【解決手段】トランスの２次側の、第１の巻き線とは異なる第２の巻き線を備える。トランスの１次側の巻き線の漏れインダクタにより直流電源の共振周波数を規定して電流共振する共振部と、第２の巻き線の出力電圧と共振部によって出力される出力電圧とを切り替える切替部を備える。切替部からの出力を受けて、第１のスイッチング素子と第２のスイッチング素子をＯＮ／ＯＦＦすることでＰＷＭ制御を実行するＰＷＭ制御部を備える。直流電源変換部から出力される出力電圧と、１つ以上のトランスから出力される出力電圧それぞれの電圧値を検知する電圧検知部を備える。電圧検知部が、検知対象の電圧値のいずれか１つが基準電圧値以下であることを検知した場合、切替部は、ＰＷＭ制御部によるＰＷＭ制御モードから共振部による電流共振モードに切り替える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源を用いたフルブリッジ型Ｄ級アンプに関するものであり、より詳しくは、電流共振及びＰＷＭ制御を用いる電源装置に関するものである。
【背景技術】
【０００２】
従来のフルブリッジ型Ｄ級アンプの構成を図３に示す。同図において、１０１は商用のＡＣ電源であり、ＡＣ電源１０１からの電流は、整流用ブリッジダイオード１０２及び平滑用コンデンサ１０３によってそれぞれ整流・平滑され直流成分に変換される。１０４は電源トランスであり、スイッチング制御ＩＣ１０５でスイッチング素子１０６をＯＮ／ＯＦＦ制御することで電源トランス１０４の１次側のパルス電圧を２次側へ巻き線比に応じたパルス電圧で出力する。これにより、後述するアンプ回路で必要な電圧レベルに変換されることになる。
【０００３】
１０７は電源トランス１０４から生成されたパルス電圧を整流する整流ブリッジダイオード、１０８は整流ブリッジダイオード１０７で整流された電圧を平滑する平滑コンデンサである。１０９は音声信号を増幅するオペアンプ、１１０はオペアンプ１０９で増幅された音声信号を反転するオペアンプである。１１１及び１１２はそれぞれオペアンプ１０９及び１１０から出力された信号と三角波信号生成部１１３より生成された三角波と比較するコンパレータである。コンパレータ１１１及び１１２で三角波と比較され出力された信号は、それぞれインバータ１１４及び１１５を介するものと、コンパレータ１１１及び１１２からの直接の信号のそれぞれが、アンプドライバ１１６及び１１７の各々に入力される。アンプドライバ１１６は、コンパレータ１１１及びインバータ１１４から入力された信号を元にスイッチング素子１１８及び１１９のＯＮ／ＯＦＦを制御する。同様に、アンプドライバ１１７は、コンパレータ１１２及びインバータ１１５から入力された信号を元にスイッチング素子１２０及び１２１のＯＮ／ＯＦＦを制御する。
【０００４】
スイッチング素子１１８及び１１９と、及びスイッチング素子１２０及び１２１はそれぞれお互いのＯＮ期間が重ならないように、交互にＯＮ／ＯＦＦを繰り返すように、アンプドライバ１１６及び１１７によって制御される。加えて、スイッチング素子１１８及び１２１が同時にＯＮ／ＯＦＦを繰り返し、同様に、スイッチング素子１１９及び１２０がスイッチング素子１１８及び１２１のスイッチング素子とは逆のタイミングでＯＮ／ＯＦＦを繰り返す。
【０００５】
１２２及び１２３はインダクタであり、それぞれコンデンサ１２４との組み合わせでＬＰＦ（Low Pass Filter）を形成する。スイッチング素子１１８及び１１９のＯＮ／ＯＦＦによって作成される方形波は、インダクタ１２２及びコンデンサ１２４からなるＬＰＦである。同様に、スイッチング素子１２０及び１２１のＯＮ／ＯＦＦで作成される方形波は、インダクタ１２３及びコンデンサ１２４からなるＬＰＦである。これらのＬＰＦそれぞれは、音声信号の定倍の大きさの音声信号となってスピーカ１２５から出力される。このように、スピーカ１２５の入力端の両端には、極性の異なる同じ信号が入力されることから、スピーカ１２５の両端ではグランド（ＧＮＤ）には接地されない。
【０００６】
次に、図４に示す従来例（特許文献１）は、図３のスピーカ１２５の入力端の両端でグランド（ＧＮＤ）に接地できない点を改良した構成である。図中の番号で、図３と同一の構成要素は同一の番号を付けている。図４において図３と異なる点は、コンパレータ１１１及び１１２とアンプドライバ１１６及び１１７とのそれぞれの間にフォトカプラ１２６及び１２７を加えたことである。これにより、フォトカプラ１２６及び１２７それぞれの前段と後段でそれぞれの能動素子に供給する電源（不図示）のグランドを分離することができる。
【０００７】
また、この分離により、スイッチング素子１１８と１１９、スイッチング素子１２０と１２１のそれぞれの両端にかかる電圧の片方をグランド（ＧＮＤ）に接地していた構成を非接地にしている。また、スピーカ１２５の片側をグランド（ＧＮＤ）に接地し、それに伴い、インダクタ１２３を削除している。スピーカ１２５の片側をグランド（ＧＮＤ）に接地することにより、ＬＰＦを構成するインダクタ１２２及び１２３から平滑コンデンサ１０８への回生電流（逆起電力による電流）がなくなる。さらに、平滑コンデンサ１０８を小さくすることが可能となる、加えて、負荷となるスピーカの複数接続が可能となる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３-８３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、スピーカシステムを構築する場合、スピーカは帯域に応じた複数のスピーカを用いるのが普通である。複数のスピーカを構成するシステムにおいて、上記従来例の図３では、スピーカの入力端の両端がグランド（ＧＮＤ）に接地されていない。そのため、複数の帯域のスピーカを１つにまとめることができず、その結果、スペースを多く取り小型化に難点があった。また、図４では、アンプ及びスピーカ１つに対して電源が１つ必要となり（図では、電源、アンプ、スピーカともに１つずつしか記載していないが、実際にはアンプ及びスピーカの数だけ電源が必要となる）、部品点数が多く、実装面積も大きくなる。
【００１０】
本発明は上記の課題を解決するためになされたものであり、１つの電源で複数のアンプ及びスピーカ駆動を可能とするＤ級アンプ用の電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するための本発明による電源装置は以下の構成を備える。即ち、
第１のトランスの１次側の巻き線の両端に加える直流電源を第１のスイッチング素子と第２のスイッチング素子を交互にＯＮ／ＯＦＦ制御することにより、前記第１のトランスの２次側の巻き線に交流電源を発生させる電源装置であって、
前記第１のトランスの２次側の巻き線から出力される交流電源を整流・平滑して直流電源に変換する直流電源変換手段と、
前記第１のトランスの２次側の第１の巻き線から出力される交流電源を、１次側の巻き線に入力する少なくとも１つ以上のトランスと、
前記第１のトランスの２次側の、前記第１の巻き線とは異なる第２の巻き線と、
前記第１のトランスの１次側の巻き線の漏れインダクタにより前記直流電源の共振周波数を規定して電流共振する共振手段と、
前記第２の巻き線の出力電圧と前記共振手段によって出力される出力電圧とを切り替える切替手段と、
前記切替手段からの出力を受けて、前記第１のスイッチング素子と前記第２のスイッチング素子をＯＮ／ＯＦＦすることでＰＷＭ制御を実行するＰＷＭ制御手段と、
前記直流電源変換手段から出力される出力電圧と、前記１つ以上のトランスから出力される出力電圧それぞれの電圧値を検知する電圧検知手段とを備え、
前記電圧検知手段が、検知対象の電圧値のいずれか１つが基準電圧値以下であることを検知した場合、前記切替手段は、前記ＰＷＭ制御手段によるＰＷＭ制御モードから前記共振手段による電流共振モードに切り替える。
【発明の効果】
【００１２】
本発明によれば、電力を効率よく使用でき、部品点数を削減したＤ級アンプ用電源装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態のブロック図である。
【図２】本発明の実施形態の電力ロスを表すグラフである。
【図３】従来技術の説明図である。
【図４】従来技術の説明図である。
【発明を実施するための形態】
【００１４】
以下、添付の図面を参照して、本発明をその好適な実施形態に基づいて詳細に説明する。尚、以下の実施形態において示す構成は一例に過ぎず、本発明は図示された構成に限定されるものではない。
【００１５】
図１は本発明の一実施形態を表すブロック図である。このブロック図は、電源一つとＤ級アンプとスピーカがそれぞれ３つを有する接続図である。従来例になる図３、図４と同一の構成要素には、同一の参照番号を付して示す。
【００１６】
図において、商用のＡＣ電源１０１からの電流（交流電源）は、整流用ブリッジダイオード１０２、平滑用コンデンサ１０３ａ及び１０３ｂによってそれぞれ整流・平滑され直流成分（直流電源変換部）に変換される。ＰＷＭ制御ＩＣ１０５０は、スイッチング素子１０６ａ及び１０６ｂ（第１のスイッチング素子及び第２のスイッチング素子）を交互にＯＮ／ＯＦＦ制御する。これにより、ＰＷＭ制御ＩＣ１０５０は、電源トランス１０４の１次側で発生するパルス電圧を２次側の巻き線比に応じたパルス電圧として出力する。これにより、後述するアンプ回路で必要な電圧レベルに変換される。１２８は共振用コンデンサ、１２９は共振用インダクタである。これらは、電源トランス１０４の１次側の巻線に対して直列に接続される。共振用コンデンサ１２８と共振用インダクタ１２９は、独立素子または電源トランス１０４の１次側の巻き線の漏れインダクタを規定する。この共振用インダクタ１２９と共振用コンデンサ１２８の値により本回路における直流電源の共振周波数が決定する。そして、電流共振モードでスイッチングする際、この共振周波数を用いて、ＰＷＭ制御ＩＣ１０５０がスイッチング素子１０６ａ及び１０６ｂをＯＮ／ＯＦＦ制御する。
【００１７】
整流ブリッジダイオード１０７による整流、平滑コンデンサ１０８に平滑により、電源トランス１０４の２次側に出力されたパルス電圧は直流電圧に変換される。１０４ａ及び１０４ｂは電源トランス１０４の２次側出力に接続された電源トランスであり、電源トランス１０４の２次側から出力されるパルス電圧を入力電圧としてそれぞれ２次側に巻き線比に応じたパルス電圧を出力する。１０７ａ及び１０７ｂは、電源トランス１０４ａ及び１０４ｂの２次側出力されたパルス電圧をそれぞれ整流する整流ブリッジダイオードである。１０８ａ、１０８ｂは整流ブリッジダイオード１０７ａ及び１０７ｂで整流された電圧を平滑するための平滑コンデンサである。これら整流ブリッジダイオードと平滑コンデンサによってパルス電圧は直流電圧に変換される。
【００１８】
１３０は整流ダイオード、１３１は平滑コンデンサであり、この２つが接続されている２次側の巻き線の出力電圧を整流、平滑して直流電圧に変えている。
【００１９】
尚、電源トランス１０４の２次側の巻き線（制御巻き線）は本実施形態では２つあり、電源トランス１０４ａ及び１０４ｂが接続された側（第１の巻き線）と、整流ダイオード１３０及び平滑コンデンサ１３１が接続された側（第２の巻き線）である。前者の２次側の巻き線が後者に比して非常に大きく、従って、それぞれに接続される負荷も同様に前者が数百から千ワットクラスなのに対し、後者は数ワットから数十ワット程度である。１３２、１３２ａ及び１３２ｂは電圧検知部であり、それぞれ各電源トランス１０４、１０４ａ及び１０４ｂの２次側の整流、平滑された後の電圧値を検知し、電流共振・ＰＷＭ切替部１３３にその電圧値をフィードバックする。
【００２０】
１０９、１０９ａ及び１０９ｂは音声信号を増幅するオペアンプである。１１０、１００ａ及び１１０ｂはそれぞれオペアンプ１０９、１０９ａ及び１０９ｂで増幅された音声信号を反転するオペアンプである。１１１、１１１ａ及び１１１ｂはそれぞれコンパレータであり、オペアンプ１０９、１０９ａ及び１０９ｂとから出力された信号と三角波信号生成部１１３、１１３ａ及び１１３ｂより生成された三角波と比較する。１１２、１１２ａ及び１１２ｂはそれぞれコンパレータであり、オペアンプ１１０、１００ａ及び１１０ｂとから出力された信号と三角波信号生成部１１３、１１３ａ及び１１３ｂより生成された三角波と比較する。
【００２１】
１２６、１２６ａ及び１２６ｂそれぞれコンパレータ１１１、１１１ａ及び１１１ｂの出力を後段に絶縁した状態で伝達するためのフォトカプラである。１２７、１２７ａ及び１２７ｂはそれぞれコンパレータ１１２、１１２ａ及び１１２ｂの出力を後段に絶縁した状態で伝達するためのフォトカプラである。１１４、１１４ａ及び１１４ｂはそれぞれインバータであり、それぞれフォトカプラ１２６、１２６ａ及び１２６ｂの出力信号を反転する。１１５、１１５ａ及び１１５ｂはそれぞれインバータであり、それぞれ１２７、１２７ａ及び１２７ｂの出力信号を反転する。
【００２２】
１１６、１１６ａ、１１６ｂ、１１７、１１７ａ及び１１７ｂはアンプドライバであり、前段のフォトカプラ及びフォトカプラからの出力をインバータで反転した信号によって後段のスイッチング素子をドライブ、制御する。１１８、１１８ａ、１１８ｂ、１１９、１１９ａ、１１９ｂ、１２０、１２０ａ、１２０ｂ、１２１、１２１ａ及び１２１ｂは、スイッチング素子であり、それぞれ前段のアンプドライバによりＯＮ／ＯＦＦが行われる。１２２、１２２ａ及び１２２ｂはコンデンサ、１２４、１２４ａ及び１２４ｂはインダクタであり、それぞれコンデンサとインダクタから成る低域通過フィルタ（ＬＰＦ）である。１２５、１２５ａ及び１２５ｂは、スピーカである。１３４、１３４ａ及び１３４ｂはそれぞれのアンプドライバでスイッチングされた後の信号を音声信号と比較させるための帰還制御を行う帰還制御部である。
【００２３】
以上のようなブロック図において、電源の制御方法及びアンプの制御について詳細に説明する。
【００２４】
まず、商用のＡＣ電源１０１を元に電源トランス１０４を介して作成されたパルス電圧は、それぞれ平滑コンデンサ１０８、１０８ａ及び１０８ｂの両端に直流電圧として表れる。この直流電圧はそれぞれスピーカ１２５、１２５ａ及び１２５ｂにかかる電圧をスイッチングするスイッチング素子の両端に供給される。
【００２５】
詳しくは、スイッチング素子１１８と１１９の両端、及びスイッチング素子１２０と１２１の両端にそれぞれ平滑コンデンサ１０８の両端の電圧がかかる。また、スイッチング素子１１８ａと１１９ａの両端、及びスイッチング素子１２０ａと１２１ａの両端にそれぞれ平滑コンデンサ１０８ａの両端の電圧がかかる。更に、スイッチング素子１１８ｂと１１９ｂの両端、及びスイッチング素子１２０ｂと１２１ｂの両端にそれぞれ平滑コンデンサ１０８ｂの両端の電圧がかかる。
【００２６】
例えば、ここで、オペアンプ１０９、１０９ａ及び１０９ｂのそれぞれに入力される音声信号が前段（不図示）の音声信号分割部によって各周波数帯域に分けられた信号であるとする。各音声信号は、各オペアンプによってある一定の値に増幅された後、オペアンプ１１０、１１０ａ及び１１０ｂのそれぞれで位相を反転される。位相の異なる音声信号は、それぞれコンパレータ１１１と１１２、コンパレータ１１１ａと１１２ａ、コンパレータ１１１ｂと１１２ｂのそれぞれにおいて三角波と比較される。これらコンパレータの各出力はパルス電圧値となりそれぞれのフォトカプラを通ってアンプドライバに入力される。アンプドライバに入力される場合も、位相を反転した信号をインバータにて作成されアンプドライバに入力される。
【００２７】
アンプドライバでは音声信号から作成されたパルス信号を元に各スイッチング素子のＯＮ／ＯＦＦ制御を行う。各スイッチング素子において、スイッチング素子１１８と１２１が同期してＯＮとなり、その間、スイッチング素子１１９と１２０はＯＦＦ状態となる。逆に、スイッチング素子１１９と１２０がＯＮのとき、スイッチング素子１１８と１２１はＯＦＦとなる。また、スイッチング素子１１８と１１９、スイッチング素子１２０と１２１が同時にＯＮにならないように、デッドタイム期間を設けてある。
【００２８】
同様に、スイッチング素子１１８ａ、１１９ａ、１２０ａ、１２１ａと１１８ｂ、１１９ｂ、１２０ｂ、１２１ｂ間でも同様の制御が行われる。ここで、スイッチング素子１１８と１１９、及びスイッチング素子１２０と１２１の両端にかかる電圧は平滑コンデンサ１０８の両端の直流電圧がかかっている。但し、ここでは、平滑コンデンサ１０８の両端のどちらもグランド（ＧＮＤ）に接地されておらず、ＧＮＤにはコンデンサ１２４のインダクタ１２２側とは逆の方で接地されている。つまり、平滑コンデンサ１０８の両端は相対的にみると直流電圧であるが、ＧＮＤを基準にすると同じ周期でＯＮ／ＯＦＦでスイッチングしている。
【００２９】
そのため、アンプドライバ１１６及び１１７それぞれでスイッチングされた平滑コンデンサ１０８の両端の電圧は、それぞれ逆位相で出力される。その結果、スピーカ１２５に出力される電圧はアンプドライバが１つのもの（ハーフブリッジ回路）に対して倍の音量となる（フルブリッジ回路）。もちろん、スピーカ１２５ａ及び１２５ｂに対する制御もスピーカ１２５と同様である。このように、スピーカ１２５、１２５ａ及び１２５ｂのそれぞれの片端をＧＮＤに接地することが可能で一か所にまとめることができる。
【００３０】
ここで、３つの音声信号は必ずしも同じ大きさではあるとは限らず、従って、それぞれの負荷が異なってくる。各スピーカに供給されている電圧は、それぞれはこの負荷の変動によって変動する。負荷が重たくなれば電圧値は下がり、軽くなれば電圧値は予め決められた電圧値に近づくことになる。各電圧のレベルを検知する電圧検知部１３２、１３２ａ及び１３２ｂは、電流共振・ＰＷＭ切替部１３３に電圧値を送信する。電流共振・ＰＷＭ切替部１３３では、電圧検知部１３２、１３２ａ及び１３２ｂそれぞれの基準電圧値を予め設定してあり、その基準電圧値と送信されてきた電圧値を比較する。比較した結果、３つのうち１つでも基準電圧値に達していなかったら（つまり、基準電圧値以下に電圧降下していたら）電流共振モードに切り替える。つまり、本実施形態の電源は、負荷が軽い場合はＰＷＭ制御モードで動作し、３つのうちの１つでも負荷が重くなった場合に電流共振モードに切り替わる。
【００３１】
尚、電流共振モードとＰＷＭ制御モードの電源効率の図を図２に示す。効率は当然、各帯域で設定されている電圧値や負荷によって変わってくるので、今回の３つの帯域においても若干異なる。図２はこの３つの帯域における電力ロスが、負荷が軽い場合にはＰＷＭ制御モード、負荷が重い場合には電流共振モードの電力ロスが少ないことを示す図である。ＰＷＭ制御ＩＣ１０５０は電流共振・ＰＷＭ切替部１３３から受けた信号により、電流共振モードの場合、予め設定されたＯＮ・ＯＦＦのデューティー比の固定値でスイッチング素子１０６ａ及び１０６ｂをＯＮ／ＯＦＦする。また、ＰＷＭ制御モードの場合、電流共振・ＰＷＭ切替部１３３は整流ダイオード１３０及び平滑コンデンサ１３１が接続された２次側の巻き線の電圧値をもらいＰＷＭ制御を実行する。すなわち、この電圧値が予め規定された基準値よりも大きければＯＮ／ＯＦＦのデューティー比のＯＦＦを増加、逆に基準値よりも小さければＯＮを増加させることによって電圧を一定に保つように制御する。
【００３２】
以上説明したように、本実施形態によれば、１つの電源において複数のアンプ及びスピーカの駆動を行うことが可能となる。
【００３３】
上記実施形態では、一つの電源からアンプ３台へ電源を供給する構成を示している。ここで、３つのアンプとは、４ｗａｙスピーカにおいて、本実施形態では、ＬＭ用アンプとＨＭ用アンプとＴＷ用のアンプを示している。
【００３４】
ここで、第１のトランス（電源トランス１０４）の出力は第１のアンプ（アンプドライバ１１６及び１１７）に電源を供給する。また、第１のトランス（電源トランス１０４）の出力は、第２のトランス（電源トランス１０４ａ）に接続し、その第２のトランスの交流電圧出力を第２のアンプ（アンプドライバ１１６ａ及び１１７ａ）へ供給する。更に、第１のトランス（電源トランス１０４）の出力は、第３のトランス（電源トランス１０４ｂ）に接続し、その第３のトランスの交流電圧出力を第３のアンプ（アンプドライバ１１６ｂ及び１１７ｂ）へ供給する。
【００３５】
また、３つのアンプにかかる負荷素子（スピーカ１２５、１２５ａ及び１２５ｂ）のそれぞれが変動することによって各トランスの２次側の電圧が変動する。ここで、３つの電圧低下（検知対象の電圧値）を電圧検知部１３２、１３２ａ及び１３２ｂそれぞれ個別に検知してフィードバック制御を行うことにより、ＰＷＭ制御から共振電流型制御に切り替えることで、電源を効率的に使用することが可能になる。
【技術分野】
【０００１】
本発明は、スイッチング電源を用いたフルブリッジ型Ｄ級アンプに関するものであり、より詳しくは、電流共振及びＰＷＭ制御を用いる電源装置に関するものである。
【背景技術】
【０００２】
従来のフルブリッジ型Ｄ級アンプの構成を図３に示す。同図において、１０１は商用のＡＣ電源であり、ＡＣ電源１０１からの電流は、整流用ブリッジダイオード１０２及び平滑用コンデンサ１０３によってそれぞれ整流・平滑され直流成分に変換される。１０４は電源トランスであり、スイッチング制御ＩＣ１０５でスイッチング素子１０６をＯＮ／ＯＦＦ制御することで電源トランス１０４の１次側のパルス電圧を２次側へ巻き線比に応じたパルス電圧で出力する。これにより、後述するアンプ回路で必要な電圧レベルに変換されることになる。
【０００３】
１０７は電源トランス１０４から生成されたパルス電圧を整流する整流ブリッジダイオード、１０８は整流ブリッジダイオード１０７で整流された電圧を平滑する平滑コンデンサである。１０９は音声信号を増幅するオペアンプ、１１０はオペアンプ１０９で増幅された音声信号を反転するオペアンプである。１１１及び１１２はそれぞれオペアンプ１０９及び１１０から出力された信号と三角波信号生成部１１３より生成された三角波と比較するコンパレータである。コンパレータ１１１及び１１２で三角波と比較され出力された信号は、それぞれインバータ１１４及び１１５を介するものと、コンパレータ１１１及び１１２からの直接の信号のそれぞれが、アンプドライバ１１６及び１１７の各々に入力される。アンプドライバ１１６は、コンパレータ１１１及びインバータ１１４から入力された信号を元にスイッチング素子１１８及び１１９のＯＮ／ＯＦＦを制御する。同様に、アンプドライバ１１７は、コンパレータ１１２及びインバータ１１５から入力された信号を元にスイッチング素子１２０及び１２１のＯＮ／ＯＦＦを制御する。
【０００４】
スイッチング素子１１８及び１１９と、及びスイッチング素子１２０及び１２１はそれぞれお互いのＯＮ期間が重ならないように、交互にＯＮ／ＯＦＦを繰り返すように、アンプドライバ１１６及び１１７によって制御される。加えて、スイッチング素子１１８及び１２１が同時にＯＮ／ＯＦＦを繰り返し、同様に、スイッチング素子１１９及び１２０がスイッチング素子１１８及び１２１のスイッチング素子とは逆のタイミングでＯＮ／ＯＦＦを繰り返す。
【０００５】
１２２及び１２３はインダクタであり、それぞれコンデンサ１２４との組み合わせでＬＰＦ（Low Pass Filter）を形成する。スイッチング素子１１８及び１１９のＯＮ／ＯＦＦによって作成される方形波は、インダクタ１２２及びコンデンサ１２４からなるＬＰＦである。同様に、スイッチング素子１２０及び１２１のＯＮ／ＯＦＦで作成される方形波は、インダクタ１２３及びコンデンサ１２４からなるＬＰＦである。これらのＬＰＦそれぞれは、音声信号の定倍の大きさの音声信号となってスピーカ１２５から出力される。このように、スピーカ１２５の入力端の両端には、極性の異なる同じ信号が入力されることから、スピーカ１２５の両端ではグランド（ＧＮＤ）には接地されない。
【０００６】
次に、図４に示す従来例（特許文献１）は、図３のスピーカ１２５の入力端の両端でグランド（ＧＮＤ）に接地できない点を改良した構成である。図中の番号で、図３と同一の構成要素は同一の番号を付けている。図４において図３と異なる点は、コンパレータ１１１及び１１２とアンプドライバ１１６及び１１７とのそれぞれの間にフォトカプラ１２６及び１２７を加えたことである。これにより、フォトカプラ１２６及び１２７それぞれの前段と後段でそれぞれの能動素子に供給する電源（不図示）のグランドを分離することができる。
【０００７】
また、この分離により、スイッチング素子１１８と１１９、スイッチング素子１２０と１２１のそれぞれの両端にかかる電圧の片方をグランド（ＧＮＤ）に接地していた構成を非接地にしている。また、スピーカ１２５の片側をグランド（ＧＮＤ）に接地し、それに伴い、インダクタ１２３を削除している。スピーカ１２５の片側をグランド（ＧＮＤ）に接地することにより、ＬＰＦを構成するインダクタ１２２及び１２３から平滑コンデンサ１０８への回生電流（逆起電力による電流）がなくなる。さらに、平滑コンデンサ１０８を小さくすることが可能となる、加えて、負荷となるスピーカの複数接続が可能となる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３-８３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、スピーカシステムを構築する場合、スピーカは帯域に応じた複数のスピーカを用いるのが普通である。複数のスピーカを構成するシステムにおいて、上記従来例の図３では、スピーカの入力端の両端がグランド（ＧＮＤ）に接地されていない。そのため、複数の帯域のスピーカを１つにまとめることができず、その結果、スペースを多く取り小型化に難点があった。また、図４では、アンプ及びスピーカ１つに対して電源が１つ必要となり（図では、電源、アンプ、スピーカともに１つずつしか記載していないが、実際にはアンプ及びスピーカの数だけ電源が必要となる）、部品点数が多く、実装面積も大きくなる。
【００１０】
本発明は上記の課題を解決するためになされたものであり、１つの電源で複数のアンプ及びスピーカ駆動を可能とするＤ級アンプ用の電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するための本発明による電源装置は以下の構成を備える。即ち、
第１のトランスの１次側の巻き線の両端に加える直流電源を第１のスイッチング素子と第２のスイッチング素子を交互にＯＮ／ＯＦＦ制御することにより、前記第１のトランスの２次側の巻き線に交流電源を発生させる電源装置であって、
前記第１のトランスの２次側の巻き線から出力される交流電源を整流・平滑して直流電源に変換する直流電源変換手段と、
前記第１のトランスの２次側の第１の巻き線から出力される交流電源を、１次側の巻き線に入力する少なくとも１つ以上のトランスと、
前記第１のトランスの２次側の、前記第１の巻き線とは異なる第２の巻き線と、
前記第１のトランスの１次側の巻き線の漏れインダクタにより前記直流電源の共振周波数を規定して電流共振する共振手段と、
前記第２の巻き線の出力電圧と前記共振手段によって出力される出力電圧とを切り替える切替手段と、
前記切替手段からの出力を受けて、前記第１のスイッチング素子と前記第２のスイッチング素子をＯＮ／ＯＦＦすることでＰＷＭ制御を実行するＰＷＭ制御手段と、
前記直流電源変換手段から出力される出力電圧と、前記１つ以上のトランスから出力される出力電圧それぞれの電圧値を検知する電圧検知手段とを備え、
前記電圧検知手段が、検知対象の電圧値のいずれか１つが基準電圧値以下であることを検知した場合、前記切替手段は、前記ＰＷＭ制御手段によるＰＷＭ制御モードから前記共振手段による電流共振モードに切り替える。
【発明の効果】
【００１２】
本発明によれば、電力を効率よく使用でき、部品点数を削減したＤ級アンプ用電源装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態のブロック図である。
【図２】本発明の実施形態の電力ロスを表すグラフである。
【図３】従来技術の説明図である。
【図４】従来技術の説明図である。
【発明を実施するための形態】
【００１４】
以下、添付の図面を参照して、本発明をその好適な実施形態に基づいて詳細に説明する。尚、以下の実施形態において示す構成は一例に過ぎず、本発明は図示された構成に限定されるものではない。
【００１５】
図１は本発明の一実施形態を表すブロック図である。このブロック図は、電源一つとＤ級アンプとスピーカがそれぞれ３つを有する接続図である。従来例になる図３、図４と同一の構成要素には、同一の参照番号を付して示す。
【００１６】
図において、商用のＡＣ電源１０１からの電流（交流電源）は、整流用ブリッジダイオード１０２、平滑用コンデンサ１０３ａ及び１０３ｂによってそれぞれ整流・平滑され直流成分（直流電源変換部）に変換される。ＰＷＭ制御ＩＣ１０５０は、スイッチング素子１０６ａ及び１０６ｂ（第１のスイッチング素子及び第２のスイッチング素子）を交互にＯＮ／ＯＦＦ制御する。これにより、ＰＷＭ制御ＩＣ１０５０は、電源トランス１０４の１次側で発生するパルス電圧を２次側の巻き線比に応じたパルス電圧として出力する。これにより、後述するアンプ回路で必要な電圧レベルに変換される。１２８は共振用コンデンサ、１２９は共振用インダクタである。これらは、電源トランス１０４の１次側の巻線に対して直列に接続される。共振用コンデンサ１２８と共振用インダクタ１２９は、独立素子または電源トランス１０４の１次側の巻き線の漏れインダクタを規定する。この共振用インダクタ１２９と共振用コンデンサ１２８の値により本回路における直流電源の共振周波数が決定する。そして、電流共振モードでスイッチングする際、この共振周波数を用いて、ＰＷＭ制御ＩＣ１０５０がスイッチング素子１０６ａ及び１０６ｂをＯＮ／ＯＦＦ制御する。
【００１７】
整流ブリッジダイオード１０７による整流、平滑コンデンサ１０８に平滑により、電源トランス１０４の２次側に出力されたパルス電圧は直流電圧に変換される。１０４ａ及び１０４ｂは電源トランス１０４の２次側出力に接続された電源トランスであり、電源トランス１０４の２次側から出力されるパルス電圧を入力電圧としてそれぞれ２次側に巻き線比に応じたパルス電圧を出力する。１０７ａ及び１０７ｂは、電源トランス１０４ａ及び１０４ｂの２次側出力されたパルス電圧をそれぞれ整流する整流ブリッジダイオードである。１０８ａ、１０８ｂは整流ブリッジダイオード１０７ａ及び１０７ｂで整流された電圧を平滑するための平滑コンデンサである。これら整流ブリッジダイオードと平滑コンデンサによってパルス電圧は直流電圧に変換される。
【００１８】
１３０は整流ダイオード、１３１は平滑コンデンサであり、この２つが接続されている２次側の巻き線の出力電圧を整流、平滑して直流電圧に変えている。
【００１９】
尚、電源トランス１０４の２次側の巻き線（制御巻き線）は本実施形態では２つあり、電源トランス１０４ａ及び１０４ｂが接続された側（第１の巻き線）と、整流ダイオード１３０及び平滑コンデンサ１３１が接続された側（第２の巻き線）である。前者の２次側の巻き線が後者に比して非常に大きく、従って、それぞれに接続される負荷も同様に前者が数百から千ワットクラスなのに対し、後者は数ワットから数十ワット程度である。１３２、１３２ａ及び１３２ｂは電圧検知部であり、それぞれ各電源トランス１０４、１０４ａ及び１０４ｂの２次側の整流、平滑された後の電圧値を検知し、電流共振・ＰＷＭ切替部１３３にその電圧値をフィードバックする。
【００２０】
１０９、１０９ａ及び１０９ｂは音声信号を増幅するオペアンプである。１１０、１００ａ及び１１０ｂはそれぞれオペアンプ１０９、１０９ａ及び１０９ｂで増幅された音声信号を反転するオペアンプである。１１１、１１１ａ及び１１１ｂはそれぞれコンパレータであり、オペアンプ１０９、１０９ａ及び１０９ｂとから出力された信号と三角波信号生成部１１３、１１３ａ及び１１３ｂより生成された三角波と比較する。１１２、１１２ａ及び１１２ｂはそれぞれコンパレータであり、オペアンプ１１０、１００ａ及び１１０ｂとから出力された信号と三角波信号生成部１１３、１１３ａ及び１１３ｂより生成された三角波と比較する。
【００２１】
１２６、１２６ａ及び１２６ｂそれぞれコンパレータ１１１、１１１ａ及び１１１ｂの出力を後段に絶縁した状態で伝達するためのフォトカプラである。１２７、１２７ａ及び１２７ｂはそれぞれコンパレータ１１２、１１２ａ及び１１２ｂの出力を後段に絶縁した状態で伝達するためのフォトカプラである。１１４、１１４ａ及び１１４ｂはそれぞれインバータであり、それぞれフォトカプラ１２６、１２６ａ及び１２６ｂの出力信号を反転する。１１５、１１５ａ及び１１５ｂはそれぞれインバータであり、それぞれ１２７、１２７ａ及び１２７ｂの出力信号を反転する。
【００２２】
１１６、１１６ａ、１１６ｂ、１１７、１１７ａ及び１１７ｂはアンプドライバであり、前段のフォトカプラ及びフォトカプラからの出力をインバータで反転した信号によって後段のスイッチング素子をドライブ、制御する。１１８、１１８ａ、１１８ｂ、１１９、１１９ａ、１１９ｂ、１２０、１２０ａ、１２０ｂ、１２１、１２１ａ及び１２１ｂは、スイッチング素子であり、それぞれ前段のアンプドライバによりＯＮ／ＯＦＦが行われる。１２２、１２２ａ及び１２２ｂはコンデンサ、１２４、１２４ａ及び１２４ｂはインダクタであり、それぞれコンデンサとインダクタから成る低域通過フィルタ（ＬＰＦ）である。１２５、１２５ａ及び１２５ｂは、スピーカである。１３４、１３４ａ及び１３４ｂはそれぞれのアンプドライバでスイッチングされた後の信号を音声信号と比較させるための帰還制御を行う帰還制御部である。
【００２３】
以上のようなブロック図において、電源の制御方法及びアンプの制御について詳細に説明する。
【００２４】
まず、商用のＡＣ電源１０１を元に電源トランス１０４を介して作成されたパルス電圧は、それぞれ平滑コンデンサ１０８、１０８ａ及び１０８ｂの両端に直流電圧として表れる。この直流電圧はそれぞれスピーカ１２５、１２５ａ及び１２５ｂにかかる電圧をスイッチングするスイッチング素子の両端に供給される。
【００２５】
詳しくは、スイッチング素子１１８と１１９の両端、及びスイッチング素子１２０と１２１の両端にそれぞれ平滑コンデンサ１０８の両端の電圧がかかる。また、スイッチング素子１１８ａと１１９ａの両端、及びスイッチング素子１２０ａと１２１ａの両端にそれぞれ平滑コンデンサ１０８ａの両端の電圧がかかる。更に、スイッチング素子１１８ｂと１１９ｂの両端、及びスイッチング素子１２０ｂと１２１ｂの両端にそれぞれ平滑コンデンサ１０８ｂの両端の電圧がかかる。
【００２６】
例えば、ここで、オペアンプ１０９、１０９ａ及び１０９ｂのそれぞれに入力される音声信号が前段（不図示）の音声信号分割部によって各周波数帯域に分けられた信号であるとする。各音声信号は、各オペアンプによってある一定の値に増幅された後、オペアンプ１１０、１１０ａ及び１１０ｂのそれぞれで位相を反転される。位相の異なる音声信号は、それぞれコンパレータ１１１と１１２、コンパレータ１１１ａと１１２ａ、コンパレータ１１１ｂと１１２ｂのそれぞれにおいて三角波と比較される。これらコンパレータの各出力はパルス電圧値となりそれぞれのフォトカプラを通ってアンプドライバに入力される。アンプドライバに入力される場合も、位相を反転した信号をインバータにて作成されアンプドライバに入力される。
【００２７】
アンプドライバでは音声信号から作成されたパルス信号を元に各スイッチング素子のＯＮ／ＯＦＦ制御を行う。各スイッチング素子において、スイッチング素子１１８と１２１が同期してＯＮとなり、その間、スイッチング素子１１９と１２０はＯＦＦ状態となる。逆に、スイッチング素子１１９と１２０がＯＮのとき、スイッチング素子１１８と１２１はＯＦＦとなる。また、スイッチング素子１１８と１１９、スイッチング素子１２０と１２１が同時にＯＮにならないように、デッドタイム期間を設けてある。
【００２８】
同様に、スイッチング素子１１８ａ、１１９ａ、１２０ａ、１２１ａと１１８ｂ、１１９ｂ、１２０ｂ、１２１ｂ間でも同様の制御が行われる。ここで、スイッチング素子１１８と１１９、及びスイッチング素子１２０と１２１の両端にかかる電圧は平滑コンデンサ１０８の両端の直流電圧がかかっている。但し、ここでは、平滑コンデンサ１０８の両端のどちらもグランド（ＧＮＤ）に接地されておらず、ＧＮＤにはコンデンサ１２４のインダクタ１２２側とは逆の方で接地されている。つまり、平滑コンデンサ１０８の両端は相対的にみると直流電圧であるが、ＧＮＤを基準にすると同じ周期でＯＮ／ＯＦＦでスイッチングしている。
【００２９】
そのため、アンプドライバ１１６及び１１７それぞれでスイッチングされた平滑コンデンサ１０８の両端の電圧は、それぞれ逆位相で出力される。その結果、スピーカ１２５に出力される電圧はアンプドライバが１つのもの（ハーフブリッジ回路）に対して倍の音量となる（フルブリッジ回路）。もちろん、スピーカ１２５ａ及び１２５ｂに対する制御もスピーカ１２５と同様である。このように、スピーカ１２５、１２５ａ及び１２５ｂのそれぞれの片端をＧＮＤに接地することが可能で一か所にまとめることができる。
【００３０】
ここで、３つの音声信号は必ずしも同じ大きさではあるとは限らず、従って、それぞれの負荷が異なってくる。各スピーカに供給されている電圧は、それぞれはこの負荷の変動によって変動する。負荷が重たくなれば電圧値は下がり、軽くなれば電圧値は予め決められた電圧値に近づくことになる。各電圧のレベルを検知する電圧検知部１３２、１３２ａ及び１３２ｂは、電流共振・ＰＷＭ切替部１３３に電圧値を送信する。電流共振・ＰＷＭ切替部１３３では、電圧検知部１３２、１３２ａ及び１３２ｂそれぞれの基準電圧値を予め設定してあり、その基準電圧値と送信されてきた電圧値を比較する。比較した結果、３つのうち１つでも基準電圧値に達していなかったら（つまり、基準電圧値以下に電圧降下していたら）電流共振モードに切り替える。つまり、本実施形態の電源は、負荷が軽い場合はＰＷＭ制御モードで動作し、３つのうちの１つでも負荷が重くなった場合に電流共振モードに切り替わる。
【００３１】
尚、電流共振モードとＰＷＭ制御モードの電源効率の図を図２に示す。効率は当然、各帯域で設定されている電圧値や負荷によって変わってくるので、今回の３つの帯域においても若干異なる。図２はこの３つの帯域における電力ロスが、負荷が軽い場合にはＰＷＭ制御モード、負荷が重い場合には電流共振モードの電力ロスが少ないことを示す図である。ＰＷＭ制御ＩＣ１０５０は電流共振・ＰＷＭ切替部１３３から受けた信号により、電流共振モードの場合、予め設定されたＯＮ・ＯＦＦのデューティー比の固定値でスイッチング素子１０６ａ及び１０６ｂをＯＮ／ＯＦＦする。また、ＰＷＭ制御モードの場合、電流共振・ＰＷＭ切替部１３３は整流ダイオード１３０及び平滑コンデンサ１３１が接続された２次側の巻き線の電圧値をもらいＰＷＭ制御を実行する。すなわち、この電圧値が予め規定された基準値よりも大きければＯＮ／ＯＦＦのデューティー比のＯＦＦを増加、逆に基準値よりも小さければＯＮを増加させることによって電圧を一定に保つように制御する。
【００３２】
以上説明したように、本実施形態によれば、１つの電源において複数のアンプ及びスピーカの駆動を行うことが可能となる。
【００３３】
上記実施形態では、一つの電源からアンプ３台へ電源を供給する構成を示している。ここで、３つのアンプとは、４ｗａｙスピーカにおいて、本実施形態では、ＬＭ用アンプとＨＭ用アンプとＴＷ用のアンプを示している。
【００３４】
ここで、第１のトランス（電源トランス１０４）の出力は第１のアンプ（アンプドライバ１１６及び１１７）に電源を供給する。また、第１のトランス（電源トランス１０４）の出力は、第２のトランス（電源トランス１０４ａ）に接続し、その第２のトランスの交流電圧出力を第２のアンプ（アンプドライバ１１６ａ及び１１７ａ）へ供給する。更に、第１のトランス（電源トランス１０４）の出力は、第３のトランス（電源トランス１０４ｂ）に接続し、その第３のトランスの交流電圧出力を第３のアンプ（アンプドライバ１１６ｂ及び１１７ｂ）へ供給する。
【００３５】
また、３つのアンプにかかる負荷素子（スピーカ１２５、１２５ａ及び１２５ｂ）のそれぞれが変動することによって各トランスの２次側の電圧が変動する。ここで、３つの電圧低下（検知対象の電圧値）を電圧検知部１３２、１３２ａ及び１３２ｂそれぞれ個別に検知してフィードバック制御を行うことにより、ＰＷＭ制御から共振電流型制御に切り替えることで、電源を効率的に使用することが可能になる。
【特許請求の範囲】
【請求項１】
第１のトランスの１次側の巻き線の両端に加える直流電源を第１のスイッチング素子と第２のスイッチング素子を交互にＯＮ／ＯＦＦ制御することにより、前記第１のトランスの２次側の巻き線に交流電源を発生させる電源装置であって、
前記第１のトランスの２次側の巻き線から出力される交流電源を整流・平滑して直流電源に変換する直流電源変換手段と、
前記第１のトランスの２次側の第１の巻き線から出力される交流電源を、１次側の巻き線に入力する少なくとも１つ以上のトランスと、
前記第１のトランスの２次側の、前記第１の巻き線とは異なる第２の巻き線と、
前記第１のトランスの１次側の巻き線の漏れインダクタにより前記直流電源の共振周波数を規定して電流共振する共振手段と、
前記第２の巻き線の出力電圧と前記共振手段によって出力される出力電圧とを切り替える切替手段と、
前記切替手段からの出力を受けて、前記第１のスイッチング素子と前記第２のスイッチング素子をＯＮ／ＯＦＦすることでＰＷＭ制御を実行するＰＷＭ制御手段と、
前記直流電源変換手段から出力される出力電圧と、前記１つ以上のトランスから出力される出力電圧それぞれの電圧値を検知する電圧検知手段とを備え、
前記電圧検知手段が、検知対象の電圧値のいずれか１つが基準電圧値以下であることを検知した場合、前記切替手段は、前記ＰＷＭ制御手段によるＰＷＭ制御モードから前記共振手段による電流共振モードに切り替える
ことを特徴とする電源装置。
【請求項２】
前記漏れインダクタは、前記第１のトランスの１次側の巻き線に直列に接続されたコンデンサとインダクタにより規定される
ことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第１のトランスの後段には、第１のアンプが接続され、
前記少なくとも１つ以上のトランスの内の第２のトランスの後段には、第２のアンプが接続され、
前記少なくとも１つ以上のトランスの内の第３のトランスの後段には、第３のアンプが接続され、
前記第１のアンプ乃至第３のアンプそれぞれの後段には、第１の負荷素子乃至第３の負荷素子が接続され、
前記電圧検知手段は、前記第１の負荷素子乃至第３の負荷素子それぞれの電圧値を前記検知対象の電圧値として個別に検知する
ことを特徴とする請求項１に記載の電源装置。
【請求項１】
第１のトランスの１次側の巻き線の両端に加える直流電源を第１のスイッチング素子と第２のスイッチング素子を交互にＯＮ／ＯＦＦ制御することにより、前記第１のトランスの２次側の巻き線に交流電源を発生させる電源装置であって、
前記第１のトランスの２次側の巻き線から出力される交流電源を整流・平滑して直流電源に変換する直流電源変換手段と、
前記第１のトランスの２次側の第１の巻き線から出力される交流電源を、１次側の巻き線に入力する少なくとも１つ以上のトランスと、
前記第１のトランスの２次側の、前記第１の巻き線とは異なる第２の巻き線と、
前記第１のトランスの１次側の巻き線の漏れインダクタにより前記直流電源の共振周波数を規定して電流共振する共振手段と、
前記第２の巻き線の出力電圧と前記共振手段によって出力される出力電圧とを切り替える切替手段と、
前記切替手段からの出力を受けて、前記第１のスイッチング素子と前記第２のスイッチング素子をＯＮ／ＯＦＦすることでＰＷＭ制御を実行するＰＷＭ制御手段と、
前記直流電源変換手段から出力される出力電圧と、前記１つ以上のトランスから出力される出力電圧それぞれの電圧値を検知する電圧検知手段とを備え、
前記電圧検知手段が、検知対象の電圧値のいずれか１つが基準電圧値以下であることを検知した場合、前記切替手段は、前記ＰＷＭ制御手段によるＰＷＭ制御モードから前記共振手段による電流共振モードに切り替える
ことを特徴とする電源装置。
【請求項２】
前記漏れインダクタは、前記第１のトランスの１次側の巻き線に直列に接続されたコンデンサとインダクタにより規定される
ことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第１のトランスの後段には、第１のアンプが接続され、
前記少なくとも１つ以上のトランスの内の第２のトランスの後段には、第２のアンプが接続され、
前記少なくとも１つ以上のトランスの内の第３のトランスの後段には、第３のアンプが接続され、
前記第１のアンプ乃至第３のアンプそれぞれの後段には、第１の負荷素子乃至第３の負荷素子が接続され、
前記電圧検知手段は、前記第１の負荷素子乃至第３の負荷素子それぞれの電圧値を前記検知対象の電圧値として個別に検知する
ことを特徴とする請求項１に記載の電源装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−１１６００５（Ｐ２０１３−１１６００５Ａ）
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願番号】特願２０１１−２６２６５１（Ｐ２０１１−２６２６５１）
【出願日】平成２３年１１月３０日（２０１１．１１．３０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願日】平成２３年１１月３０日（２０１１．１１．３０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]