電磁波検出素子
【課題】センサ部での光の利用効率の低下を防止することができる電磁波検出素子を提供する。
【解決手段】互いに交差して配設された複数の走査配線及び複数の信号配線の各交差部と、２次元状に配列された複数のセンサ部であって、各々が、検出対象とする画像を示す電磁波が照射されることにより電荷が発生する半導体層、半導体層の電磁波が照射される照射面側に電磁波に対して透過性を有する導電性部材により形成され、半導体層に対してバイアス電圧を印加する第１電極、及び半導体層の電磁波に対する非照射面側に形成され、半導体層に発生した電荷を収集する第２電極を備えた複数のセンサ部と、センサ部よりも電磁波の下流側に形成され、各々コンタクトホールを介して第１電極に接続されてバイアス電圧を供給する共通電極配線と、走査配線と、信号配線及び共通電極配線との間に形成されている第１の絶縁膜と、を備え、信号配線及び共通電極配線は同層に形成。
【解決手段】互いに交差して配設された複数の走査配線及び複数の信号配線の各交差部と、２次元状に配列された複数のセンサ部であって、各々が、検出対象とする画像を示す電磁波が照射されることにより電荷が発生する半導体層、半導体層の電磁波が照射される照射面側に電磁波に対して透過性を有する導電性部材により形成され、半導体層に対してバイアス電圧を印加する第１電極、及び半導体層の電磁波に対する非照射面側に形成され、半導体層に発生した電荷を収集する第２電極を備えた複数のセンサ部と、センサ部よりも電磁波の下流側に形成され、各々コンタクトホールを介して第１電極に接続されてバイアス電圧を供給する共通電極配線と、走査配線と、信号配線及び共通電極配線との間に形成されている第１の絶縁膜と、を備え、信号配線及び共通電極配線は同層に形成。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁波検出素子に係り、特に、互いに交差して配設された複数の走査配線及び複数の信号配線の各交差部に対応してセンサ部が設けられ、画像を検出するＴＦＴアクティブマトリクス基板を用いた電磁波検出素子に関する。
【背景技術】
【０００２】
近年、ＴＦＴ（Thin film transistor）アクティブマトリックス基板上にＸ線感応層を配置し、Ｘ線情報を直接デジタルデータに変換できるＦＰＤ（ｆｌａｔ ｐａｎｅｌ ｄｅｔｅｃｔｏｒ）等の放射線画像検出装置が実用化されている。このＦＰＤは、従来のイメージングプレートに比べて、即時に画像を確認でき、動画も確認できるといったメリットがあり、急速に普及が進んでいる。
【０００３】
この種の放射線画像検出装置は、種々のタイプのものが提案されており、例えば、放射線を直接電荷に変換して蓄積する直接変換方式や、放射線を一度ＣｓＩ：Ｔｌ、ＧＯＳ（Ｇｄ２Ｏ２Ｓ：Ｔｂ）などのシンチレータで光に変換し、変換した光を半導体層で電荷に変換して蓄積する間接変換方式がある（例えば、本願出願人による特許文献１）。
【０００４】
一例として、図１３には、間接変換型の放射線画像検出装置に用いられる電磁波検出素子１０’の１画素単位の構造を示す平面図が示されており、図１４には、図１３のＡ−Ａ線断面図が示されている。
【０００５】
図１３に示すように、電磁波検出素子１０’は、互いに交差して配設された複数の走査配線１０１’及び複数の信号配線３’の各交差部に対応してセンサ部が設けられている。
【０００６】
このセンサ部は、図１４に示されるように、光が照射されることにより電荷が発生する半導体層６’、半導体層６’の光が照射される照射面側に光透過性を有する導電性部材により形成され、当該半導体層６’に対してバイアス電圧を印加する上部電極７’、及び半導体層６’の光の非照射面側に形成され、当該半導体層６’に発生した電荷を収集する下部電極１４’を備えている。
【０００７】
また、この電磁波検出素子１０’では、上部電極７にバイアス電圧を供給する共通電極配線２５’が半導体層６’の上層に配置されている。この共通電極配線２５’は、電荷を供給するため抵抗を低くする必要があるため、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とする低抵抗配線材料を用いて形成される。
【０００８】
また、特許文献２には、透明導電部材からなる上部電極を各々接続し、共通電極配線の機能も兼ねるようにする技術が記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−１３７０８０号公報
【特許文献２】米国特許５，７７７，３５５号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、図１４に示されるように、共通電極配線２５’を半導体層６’の照射面側に配置した場合、共通電極配線２５’下の半導体層６’に光が照射されず光の利用効率が低下する、という問題点があった。
【００１１】
ここで、この問題点を解決するために、上記特許文献２に記載の技術を用いて透明導電部材からなる上部電極７’を各々接続して共通電極配線の機能も兼ねさせることが考えられる。
【００１２】
しかしながら、通常、透明導電部材の抵抗率は、低抵抗配線材料の５０〜２００倍と非常に大きく、上部電極７’を各々接続して共通電極配線の機能を兼ねた場合、共通電極配線の配線負荷（抵抗、容量）が増加して所望の応答が実現できない。このため、上部電極７’を各々接続して共通電極配線の機能を兼ねさせることはできない。
【００１３】
なお、上記では、半導体層６’が光を検出対象としているため、光の利用効率について記載したが、検出対象が紫外線、赤外線を含む電磁波の何れであっても共通する課題である。
【００１４】
本発明は上記問題点を解消するためになされたものであり、共通電極配線を備えていても、センサ部での電磁波の利用効率の低下を防止することができる電磁波検出素子を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明の電磁波検出素子は、基板上に、互いに交差して配設された複数の走査配線及び複数の信号配線の各交差部と、２次元状に配列された複数のセンサ部であって、各々が、検出対象とする画像を示す電磁波が照射されることにより電荷が発生する半導体層、半導体層の電磁波が照射される照射面側に電磁波に対して透過性を有する導電性部材により形成され、半導体層に対してバイアス電圧を印加する第１電極、及び半導体層の電磁波に対する非照射面側に形成され、半導体層に発生した電荷を収集する第２電極を備えた複数のセンサ部と、センサ部よりも電磁波の下流側に形成され、各々コンタクトホールを介して第１電極に接続されてバイアス電圧を供給する共通電極配線と、走査配線と、信号配線及び共通電極配線との間に形成されている第１の絶縁膜と、を備え、信号配線及び共通電極配線は同層に形成されていることを特徴とする。
【００１６】
なお、上記電磁波検出素子は、第２電極で収集された電荷を信号配線に読み出すスイッチング素子をさらに備え、スイッチング素子は、ドレイン電極及びソース電極を含み、ドレイン電極、ソース電極、信号配線、及び共通電極配線は同層に形成されていることを特徴とすることが好ましい。
【００１７】
また、上記電磁波検出素子は、複数のセンサ部と共通電極配線との間に設けられてセンサ部と共通電極配線とを絶縁し、複数のコンタクトホールが形成され、単層若しくは複層の第２の絶縁膜と、各々一端が何れかのコンタクトホールを介して第１電極に接続され、他端が共通電極配線に接続された複数のコンタクトと、をさらに備えたことを特徴とすることが好ましい。
【００１８】
また、上記電磁波検出素子は、複数のコンタクトホールは、複数のセンサ部の各々に対応して設けられ、複数のコンタクトは、各々一端が何れかのコンタクトホールを介して第１電極に接続され、他端が共通電極配線に接続されていることを特徴とすることが好ましい。
【００１９】
また、上記電磁波検出素子は、基板上に、走査配線と、第１の絶縁膜と、ドレイン電極、ソース電極、信号配線、及び共通電極配線と、第２の絶縁膜と、第２電極と、がこの順に形成されたことを特徴とすることが好ましい。
【００２０】
また、上記電磁波検出素子は、各半導体層の周囲に形成された第３の絶縁膜をさらに備え、第３の絶縁膜には、第２の絶縁膜に設けられたコンタクトホールとは異なる第２のコンタクトホールが形成され、共通電極配線は、コンタクトホール及び第２のコンタクトホールを介して第１電極に接続されていることを特徴とすることが好ましい。
【００２１】
また、上記電磁波検出素子の第３の絶縁膜は、無機材料で形成されたことを特徴とすることが好ましい。
【００２２】
また、上記電磁波検出素子は、半導体層と第２電極の両方がスイッチング素子を覆う様に形成されていることが好ましい。
【００２３】
また、上記電磁波検出素子は、照射された放射線を吸収して電磁波に変換するシンチレータ層をさらに備え、半導体層は、シンチレータ層にて変換された電磁波を受けて電荷が発生することを特徴とすることが好ましい。
【００２４】
上記第２の絶縁膜は、膜厚１μｍ以上、かつ、比誘電率２〜４の層間絶縁膜であることが好ましい。
【００２５】
また、上記電磁波検出素子は、少なくとも複数のセンサ部の外周を覆うと共に、複数のコンタクトホールが形成された第４の絶縁膜をさらに備え、複数のコンタクトが、各々第２の絶縁膜及び第４の絶縁膜に形成されたコンタクトホールを介して一端が第１電極に接続され、他端が共通電極配線に接続されてもよい。
【００２６】
また、上記電磁波検出素子は、複数のコンタクトが、第１電極と同じ部材により形成されてもよい。
【００２７】
また、上記電磁波検出素子は、第１電極が、隣接する他の第１電極と、接続部位を介して電気的に接続されることが好ましい。
【００２８】
また、第１電極を、信号配線に沿って隣接する他の第１電極と接続してもよい。また、第１電極を、走査配線に沿って隣接する他の第１電極と接続してもよい。
【００２９】
ここで、電磁波は上記センサ部で主として検出される電磁波を意味し、たとえば間接変換方式の放射線画像検出装置に用いられる電磁波検出素子の場合はシンチレータによって発せられる光がこれに相当する。したがって、半導体層のシンチレータと向き合う側が電磁波照射面となり、シンチレータとは反対側が電磁波の非照射面となる。一方、その他の配線層等についてはそのシンチレータ側を上流側、その反対側を下流側と表記するものとする。
【発明の効果】
【００３０】
このように、本発明によれば、第１電極にバイアス電圧を供給する遮光性の低抵抗配線材料からなる共通電極配線をセンサ部よりも電磁波の下流側に形成しているので、共通電極配線を備えていても、センサ部での電磁波の利用効率の低下を防止することができる、という優れた効果を有する。
【図面の簡単な説明】
【００３１】
【図１】第１及び第２の実施の形態に係る放射線画像検出装置の全体構成を示す構成図である。
【図２】第１の実施の形態に係る電磁波検出素子の１画素単位の構成を示す平面図である。
【図３】第１の実施の形態に係る電磁波検出素子の線断面図である。
【図４】第１の実施の形態に係るシンチレータが貼り付けられた電磁波検出素子の線断面図である。
【図５】第１の実施の形態に係る電磁波検出素子の製造工程を説明するための図である。
【図６】第２の実施の形態に係る電磁波検出素子の１画素単位の構成を示す平面図である。
【図７】第２の実施の形態に係る電磁波検出素子の線断面図である。
【図８】第２の実施の形態に係るシンチレータが貼り付けられた電磁波検出素子の線断面図である。
【図９】第２の実施の形態に係る電磁波検出素子の製造工程を説明するための図である。
【図１０】他の形態に係る電磁波検出素子の１画素単位の構成を示す平面図である。
【図１１】他の形態に係る電磁波検出素子の１画素単位の構成を示す平面図である。
【図１２】他の形態に係る電磁波検出素子の１画素単位の構成を示す平面図である。
【図１３】従来の電磁波検出素子の１画素単位の構成を示す平面図である。
【図１４】従来の電磁波検出素子の線断面図である。
【図１５】実施の形態に係る電磁波検出素子の１画素単位の他の構成を示す平面図である。
【図１６】他の構成の電磁波検出素子の線断面図である。
【図１７】第３の実施の形態に係る電磁波検出素子の１画素単位の構成を示す平面図である。
【図１８】第３の実施の形態に係る電磁波検出素子の線断面図である。
【図１９】第３の実施の形態に係る電磁波検出素子の製造工程を説明するための図である。
【図２０】第３の実施の形態に係る電磁波検出素子の別な例を示す線断面図である。
【発明を実施するための形態】
【００３２】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、以下では、本発明を、間接変換方式の放射線画像検出装置１００に適用した場合について説明する
【００３３】
［第１の実施の形態］
【００３４】
図１には、第１の実施の形態に係る放射線画像検出装置１００の全体構成が示されている。ただし、放射線を光に変換するシンチレータは省略されている。
【００３５】
同図に示すように、本実施の形態に係る放射線画像検出装置１００は、電磁波検出素子１０を備えている。
【００３６】
電磁波検出素子１０は、後述する上部電極と半導体層と下部電極を備え、照射された放射線をシンチレータで変換した光を受けて電荷を蓄積するセンサ部１０３と、センサ部１０３に蓄積された電荷を読み出すためのＴＦＴスイッチ４と、を含んで構成される画素が２次元状に多数設けられている。
【００３７】
また、電磁波検出素子１０には、上記ＴＦＴスイッチ４をＯＮ／ＯＦＦするための複数の走査配線１０１と、上記センサ部１０３に蓄積された電荷を読み出すための複数の信号配線３と、が互いに交差して設けられている。
【００３８】
各信号配線３には、当該信号配線３に接続された何れかのＴＦＴスイッチ４がＯＮされることによりセンサ部１０３に蓄積された電荷量に応じた電気信号が流れる。各信号配線３には、各信号配線３に流れ出した電気信号を検出する信号検出回路１０５が接続されており、各走査配線１０１には、各走査配線１０１にＴＦＴスイッチ４をＯＮ／ＯＦＦするための制御信号を出力するスキャン信号制御装置１０４が接続されている。
【００３９】
信号検出回路１０５は、各信号配線３毎に、入力される電気信号を増幅する増幅回路を内蔵している。信号検出回路１０５では、各信号配線３より入力される電気信号を増幅回路により増幅して検出することにより、画像を構成する各画素の情報として、各センサ部１０３に蓄積された電荷量を検出する。
【００４０】
この信号検出回路１０５及びスキャン信号制御装置１０４には、信号検出回路１０５において検出された電気信号に所定の処理を施すとともに、信号検出回路１０５に対して信号検出のタイミングを示す制御信号を出力し、スキャン信号制御装置１０４に対してスキャン信号の出力のタイミングを示す制御信号を出力する信号処理装置１０６が接続されている。
【００４１】
次に、図２及び図３を参照して、本実施形態に係る電磁波検出素子１０についてより詳細に説明する。なお、図２には、本実施形態に係る電磁波検出素子１０の１画素単位の構造を示す平面図が示されており、図３（Ａ）には、図２のＡ−Ａ線断面図が示されており、図３（Ｂ）には、図２のＢ−Ｂ線断面図が示されている。
【００４２】
図３（Ａ）（Ｂ）に示すように、電磁波検出素子１０は、無アルカリガラス等からなる絶縁性の基板１上に、走査配線１０１、ゲート電極２が形成されており、走査配線１０１とゲート電極２は接続されている（図２参照。）。走査配線１０１及びゲート電極２が形成された配線層（以下、この配線層を「第１信号配線層」ともいう。）は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜を用いて形成されているが、これらに限定されるものではない。
【００４３】
この走査配線１０１及びゲート電極２上には、走査配線１０１及びゲート電極２を覆い一面に絶縁膜１５が形成されており、ゲート電極２上に位置する部位がＴＦＴスイッチ４におけるゲート絶縁膜として作用する。この絶縁膜１５は、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ（Chemical Vapor Deposition）成膜により形成される。
【００４４】
絶縁膜１５上のゲート電極２上には、半導体活性層８が島状に形成されている。この半導体活性層８は、ＴＦＴスイッチ４のチャネル部であり、例えば、アモルファスシリコン膜からなる。
【００４５】
これらの上層には、ソース電極９、及びドレイン電極１３が形成されている。このソース電極９及びドレイン電極１３が形成された配線層には、ソース電極９、ドレイン電極１３とともに、信号配線３、及び当該信号配線３と並行に共通電極配線２５が形成されている。ソース電極９は信号配線３に接続されている。信号配線３、ソース電極９、及び共通電極配線２５が形成された配線層（以下、この配線層を「第２信号配線層」ともいう。）は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜が用いて形成されるが、これらに限定されるものではない。
【００４６】
このソース電極９及びドレイン電極１３と半導体活性層８との間にはコンタクト層（不図示）が形成されている。このコンタクト層は、不純物添加アモルファスシリコン等の不純物添加半導体からなる。これらによりスイッチング用のＴＦＴスイッチ４が構成される。
【００４７】
そして、これら半導体活性層８、ソース電極９、ドレイン電極１３、信号配線３、及び共通電極配線２５を覆い、基板１上の画素が設けられた領域のほぼ全面（ほぼ全領域）には、ＴＦＴ保護膜層１１が形成されている。このＴＦＴ保護膜層１１は、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ成膜により形成される。
【００４８】
このＴＦＴ保護膜層１１上には、塗布型の層間絶縁膜１２が形成されている。この層間絶縁膜１２は、低誘電率（比誘電率εｒ＝２〜４）の感光性の有機材料（例えば、ポジ型感光性アクリル系樹脂：メタクリル酸とグリシジルメタクリレートとの共重合体からなるベースポリマーに、ナフトキノンジアジド系ポジ型感光剤を混合した材料など）により１〜４μｍの膜厚で形成されている。本実施の形態に係る電磁波検出素子１０では、この層間絶縁膜１２によって層間絶縁膜１２上層と下層に配置される金属間の容量を低く抑えている。また、一般的にこのような材料は平坦化膜としての機能も有しており、下層の段差が平坦化される効果も有する。これにより、上層に配置される半導体層６の形状が平坦化されるため、半導体層６の凹凸による吸収効率の低下や、リーク電流の増加を抑制することができる。この層間絶縁膜１２及びＴＦＴ保護膜層１１には、ドレイン電極１３と対向する位置、及び走査配線１０１が形成された領域の照射面側の位置に各々コンタクトホール１６、及びコンタクトホール２２Ａが形成されている。
【００４９】
層間絶縁膜１２上には、コンタクトホール１６を埋めつつ、画素領域を覆うようにセンサ部１０３の下部電極１４が形成されており、この下部電極１４は、ＴＦＴスイッチ４のドレイン電極１３と接続されている。この下部電極１４は、後述する半導体層６が１μｍ前後と厚い場合には導電性があれば材料に制限がほとんどない。このため、Ａｌ系材料、ＩＴＯ（酸化スズインジウム）など導電性の金属を用いて形成すれば問題ない。
【００５０】
一方、半導体層６の膜厚が薄い場合（０．２〜０．５μｍ前後）、半導体層６で光が吸収が十分でないため、ＴＦＴスイッチ４への光照射によるリーク電流の増加を防ぐため、遮光性メタルを主体とする合金、もしくは積層膜とすることが好ましい。
【００５１】
下部電極１４上には、フォトダイオードとして機能する半導体層６が形成されている。本実施の形態では、半導体層６として、ＰＩＮ構造のフォトダイオードを採用しており、下層からｎ＋層、ｉ層、ｐ＋層を順に積層して形成する。なお、本実施の形態では、下部電極１４を半導体層６よりも大きくしている。なお、半導体層６の膜厚が薄い場合（例えば、０．５μｍ以下の場合）には、ＴＦＴスイッチ４への光入射を防ぐ目的で、遮光性金属を配置してＴＦＴスイッチ４を覆うことが好ましい。
【００５２】
好ましくは、デバイス内部の光の乱反射によるＴＦＴスイッチ４への光進入を抑制するため、ＴＦＴスイッチ４のチャネル部から遮光性金属からなる下部電極１４の端部への間隔を５μｍ以上確保している。
【００５３】
層間絶縁膜１２及び半導体層６上には、各半導体層６部分で開口を持つように保護絶縁膜１７が形成されている。そして、半導体層６及び保護絶縁膜１７上には、少なくとも保護絶縁膜１７の開口部を覆うように上部電極７が形成されている。この上部電極７には、例えば、ＩＴＯやＩＺＯ（酸化亜鉛インジウム）などの光透過性の高い材料を用いている。上部電極７は、下層に配置された、上部電極７にバイアス電圧を供給するための共通電極配線２５と接続する導電部材も兼ねている。図３（Ｂ）に示すように、共通電極配線２５は、第１の層間絶縁膜１２に設けられたコンタクトホール２２Ａを介して下部電極１４の層に形成されたコンタクトパッド２４と接続され、さらに保護絶縁膜１７に設けられたコンタクトホール２２Ｂ上を上部電極７で覆うことで、上部電極７と共通電極配線２５とが電気的に接続されている。
【００５４】
ここで、上部電極７と、共通電極配線２５に接続する導電部材とは別層の金属で形成してもかまわない。例えば、図１５、及び図１６に示す電磁波検出素子１０の他の構成例では、半導体層６と上部電極７とのコンタクト抵抗を低減するため、上部電極７と半導体層６とを一体形成しており、図１６（Ａ）（Ｂ）に示すように、上部電極７と半導体層６とが同一形状になっている。また、保護絶縁膜１７の開口部上には上部電極７と別層に共通電極配線２５に接続する導電部材２６を配置している。この導電部材２６は上部電極７と同じく、ＩＴＯやＩＺＯ（酸化亜鉛インジウム）などの光透過性の高い材料を用いている。
【００５５】
このように形成された電磁波検出素子１０には、図４に示すように、光吸収性の低い接着樹脂２８等を用いてＧＯＳ等からなるシンチレータ３０が貼り付けられている。
【００５６】
次に、図５（Ａ）〜（Ｉ）を参照して、第１の実施形態に係る電磁波検出素子１０の製造工程の一例を説明する。
【００５７】
まず、基板１上に、第１信号配線層として、ゲート電極２、走査配線１０１を形成する（図５（Ａ））。この第１信号配線層は、Ａｌ、Ａｌ合金等の低抵抗金属、もしくは高融点金属からなるバリアメタル層との積層膜からなり、膜厚が１００−３００ｎｍ前後でスパッタリング法にて基板１上に堆積される。その後、フォトリソグラフィー技術にてレジスト膜のパターンニングを行う。その後、Ａｌ用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去することにより第１信号配線層が完成する。
【００５８】
次に、第１信号配線層上に、絶縁膜１５、半導体活性層８、コンタクト層（不図示）を順次堆積する（図５（Ｂ））。絶縁膜１５はＳｉＮｘからなり膜厚は２００−６００ｎｍ、半導体活性層８はアモルファスシリコンからなり膜厚２０−２００ｎｍ前後、コンタクト層は不純物添加アモルファスシリコンからなり膜厚１０−１００ｎｍ前後で、Ｐ−ＣＶＤ（Plasma-Chemical Vapor Deposition）法にて堆積する。その後、第１信号配線層と同様に、フォトリソグラフィー技術によりレジストのパターンニングを行う。その後、半導体活性層８と不純物添加半導体によるコンタクト層を絶縁膜１５に対し選択的にドライエッチングすることにより半導体活性領域を形成する。
【００５９】
次に、絶縁膜１５、及び半導体活性層８の上層に、第２信号配線層として、信号配線３、ソース電極９、ドレイン電極１３、共通電極配線２５を形成する（図５（Ｃ））。この第２信号配線層は、第１信号配線層と同様に、Ａｌ、Ａｌ合金等の低抵抗金属、もしくは高融点金属からなるバリアメタル層との積層膜、又はＭｏ等の高融点金属膜単層からなり、膜厚が１００−３００ｎｍ前後である。第１信号配線層と同様に、フォトリソグラフィー技術にてパターンニングを行い、Ａｌ用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その際、選択的にエッチング法を採用することにより絶縁膜１５は除去されない。ドライエッチ法にて、コンタクト層と半導体活性層８の一部を除去しチャネル領域を形成する。
【００６０】
次に、上記のように形成された層の上層に、ＴＦＴ保護膜層１１及び層間絶縁膜１２を順次形成する（図５（Ｄ））。ＴＦＴ保護膜層１１及び層間絶縁膜１２は無機材料単体の場合や、無機材料からなる保護絶縁膜と有機系材料からなる層間絶縁膜の積層により形成する場合や、有機系からなる層間絶縁膜単層により形成する場合がある。本実施形態では、下層の共通電極配線２５と下部電極１４間との静電容量を抑制する一方で、ＴＦＴスイッチ４の特性を安定させるため感光性の層間絶縁膜１２と無機材料からなるＴＦＴ保護膜層１１の積層構造としており、例えば、ＣＶＤ成膜によりＴＦＴ保護膜層１１を形成し、塗布系材料である感光性の層間絶縁膜１２材料を塗布、プリベーク後、露光、現像のステップを通過後、焼成を行なって各層を形成する。
【００６１】
次に、フォトリソグラフィー技術によりＴＦＴ保護膜層１１をパターンニングする（図５（Ｅ））。なお、ＴＦＴ保護膜１１を配置しない場合には、このステップは必要ない。
【００６２】
次に、上記の層の上層にＡｌ系材料もしくはＩＴＯ等の金属材料をスパッタリング法により堆積する。膜厚は２０−２００ｎｍ前後である。フォトリソグラフィー技術にてパターンニングを行い、メタル用のエッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングして下部電極１４を形成する（図５（Ｆ））。
【００６３】
次に、ＣＶＤ法で下層より順にｎ＋、ｉ、ｐ＋の各層を堆積して半導体層６を形成する（図５（Ｇ））。膜厚は、それぞれｎ＋層５０−５００ｎｍ、ｉ層０．２〜２μｍ、ｐ＋層５０−５００ｎｍである。半導体層６は各層を順に積層してフォトリソグラフィー技術により、半導体層６をパターンニングし、ドライエッチ、もしくはウェットエッチによる下層の層間絶縁膜１２との選択エッチすることにより完成する。
【００６４】
ここでは、ｎ＋、ｉ、ｐ＋の順で積層したが、ｐ＋、ｉ、ｎ＋の順で積層し、ＰＩＮダイオードとしてもかまわない。
【００６５】
次に、ＣＶＤ法等で、半導体層６を覆うようにＳｉＮｘ膜からなる保護絶縁膜１７を堆積する。膜厚は１００〜３００nm前後である。フォトリソグラフィー技術にてパターンニングを行い、ドライエッチ法にてパターンニングし、開口部を形成する。（図５（Ｈ））。ここでは、一例としてＣＶＤ成膜のＳｉＮｘを記載したが、絶縁材料であれば適用でき、ＳｉＮｘに限定するものではない。
【００６６】
次に、上部電極７及び共通電極配線２５との接続部位を形成する（図５（Ｉ））。上部電極７及び共通電極配線２５との接続部位は上記のようにして形成された層の上層に、ＩＴＯ等の透明電極材料をスパッタリング法により堆積する。膜厚は２０−２００ｎｍ前後である。フォトリソグラフィー技術にてパターンニングを行い、ＩＴＯ用のエッチャント等によるウェットエッチ法か、ドライエッチ法にて上部電極７をパターンニングする。その際、選択的にエッチングを採用することにより、下層の保護絶縁膜１７はダメージを受けない。
【００６７】
最後にこのように形成された電磁波検出素子１０に接着樹脂２８等を用いてＧＯＳからなるシンチレータ３０が貼り付けることにより、図４に示すような電磁波検出素子１０が形成される。
【００６８】
次に、上記構造の放射線画像検出装置１００の動作原理について説明する。
【００６９】
図４の上方からＸ線が照射されると、照射されたＸ線は、シンチレータ３０に吸収され、可視光に変換される。Ｘ線は、図４の下方から照射してもかまわない。この場合にも、Ｘ線はシンチレータ３０に吸収され、可視光に変換される。シンチレータ３０から発生する光量は、通常の医療診断用のＸ線撮影では０．５〜２μＷ／ｃｍ２である。この発生した光は、接着樹脂２８の層を通過して、ＴＦＴアレイ基板上にアレイ状に配置されたセンサ部１０３の半導体層６に照射される。
【００７０】
電磁波検出素子１０には、半導体層６が各画素単位に分離して備えられている。半導体層６は、共通電極配線２５を介して上部電極７から所定のバイアス電圧が印加されており、光が照射されると内部に電荷が発生する。例えば、半導体層６が下層からｎ＋−ｉ−ｐ＋（ｎ＋アモルファスシリコン、アモルファスシリコン、ｐ＋アモルファスシリコン）の順に積層したＰＩＮ構造の場合は、上部電極７に負のバイアス電圧が印加されるものとされており、Ｉ層の膜厚が１μｍ程度の場合、印加されるバイアス電圧が−５〜−１０Ｖ程度である。半導体層６には、このような状態で光が未照射の場合、数〜数＋ｐＡ／ｍｍ２以下の電流しか流れない。一方、半導体層６には、このような状態で光が照射（１００μＷ／ｃｍ２）されると、０．３μＡ／ｍｍ２程度の明電流が発生する。この発生した電荷は下部電極１４により収集される。下部電極１４は、ＴＦＴスイッチ４のドレイン電極１３と接続されており、ＴＦＴスイッチ４のソース電極９は、信号配線３に接続されている。画像検出時には、ＴＦＴスイッチ４のゲート電極２に負バイアスが印加されてオフ状態に保持されており、下部電極１４に収集された電荷が蓄積される。
【００７１】
画像読出時には、ＴＦＴスイッチ４のゲート電極２に走査配線１０１を介して順次ＯＮ信号（＋１０〜２０Ｖ）が印加される。これにより、ＴＦＴスイッチ４が順次ＯＮされることにより下部電極１４に蓄積された電荷量に応じた電気信号が信号配線３に流れ出す。信号検出回路１０５は、信号配線３に流れ出した電気信号に基づいて各センサ部１０３に蓄積された電荷量を、画像を構成する各画素の情報として検出する。これにより、電磁波検出素子１０に照射されたＸ線により示される画像を示す画像情報を得ることができる。
【００７２】
ところで、本実施形態に係る電磁波検出素子１０では、共通電極配線２５をセンサ部１０３に対し、シンチレータ３０からの可視光の非照射面側（可視光の下流側）に形成しており、コンタクトホール２２Ａ、２２Ｂを介して上部電極７にバイアス電圧を供給している。
【００７３】
これにより、シンチレータ３０により可視光に変換されて半導体層６に照射される光が共通電極配線２５よって遮断されることが無くなるため、センサ部１０３での光の利用効率の低下を防止することができる。
【００７４】
［第２の実施の形態］
【００７５】
ところで、電磁波検出素子１０では、異なる種類の配線を同一の配線層で形成した場合、パターンニング不良により配線間でリークが発生しやすい。
【００７６】
そこで、第２の実施の形態では、走査配線１０１、信号配線３、及び共通電極配線２５を異なる配線層により形成した場合について説明する。
【００７７】
図６には、第２の実施形態に係る電磁波検出素子１０の１画素単位の構造を示す平面図が示されており、図７（Ａ）には、図６のＡ−Ａ線断面図が示されており、図７（Ｂ）には、図６のＢ−Ｂ線断面図が示されている。なお、図６及び図７における図２及び図３と同一部分については説明を省略する。
【００７８】
図７（Ａ）（Ｂ）に示すように、電磁波検出素子１０は、基板１上に、走査配線１０１、ゲート電極２が形成されており、走査配線１０１とゲート電極２は接続されている（図６参照。）。
【００７９】
この走査配線１０１及びゲート電極２上には、走査配線１０１及びゲート電極２を覆い一面に絶縁膜１５が形成されており、ゲート電極２上に位置する部位がＴＦＴスイッチ４におけるゲート絶縁膜として作用する。
【００８０】
絶縁膜１５上のゲート電極２上には、半導体活性層８が島状に形成されている。
【００８１】
この半導体活性層８の上層には、ソース電極９、及びドレイン電極１３が形成されており、絶縁膜１５の上層には信号配線３と並行に共通電極配線２５が形成されている。
【００８２】
このソース電極９、ドレイン電極１３及び共通電極配線２５上には、ソース電極９、ドレイン電極１３及び共通電極配線２５を覆い、基板１上の画素が設けられた領域のほぼ全面に第１のＴＦＴ保護膜層１１Ａが形成されている。
【００８３】
第１のＴＦＴ保護膜層１１Ａ上には、信号配線３、コンタクトパッド２４Ａ、及びコンタクトパッド３８が形成されている。信号配線３はコンタクトホール３６を介してソース電極９に接続されており（図６参照。）、コンタクトパッド２４Ａはコンタクトホール２２Ａを介して共通電極配線２５に接続されており、コンタクトパッド３６はコンタクトホール４０を介してドレイン電極１３に接続されている。
【００８４】
この信号配線３、コンタクトパッド２４Ａ、及びコンタクトパッド３８上には、信号配線３、コンタクトパッド２４Ａ、及びコンタクトパッド３８を覆い、基板１上の画素が設けられた領域のほぼ全面に第２のＴＦＴ保護膜層１１Ｂが形成され、第２のＴＦＴ保護膜層１１Ｂ上には、塗布型の層間絶縁膜１２が形成されている。
【００８５】
この第２のＴＦＴ保護膜層１１Ｂ及び層間絶縁膜１２には、コンタクトパッド２４Ａと対向する位置、及び走査配線１０１が形成された領域の照射面側のコンタクトパッド３８が設けられた位置に各々コンタクトホール２２Ｃ及びコンタクトホール１６が形成されている。
【００８６】
そして、この層間絶縁膜１２上には、第１の実施の形態と同様に、センサ部１０３の下部電極１４、半導体層６、上部電極７、及び保護絶縁膜１７が形成されている。コンタクトパッド２４Ａは第１の層間絶縁膜１２に設けられたコンタクトホール２２Ｃを介して下部電極１４の層に形成されたコンタクトパッド２４Ｂと接続され、さらに保護絶縁膜１７に設けられたコンタクトホール２２Ｂ上を上部電極７で覆うことで、上部電極７と共通電極配線２５とが電気的に接続されている。
【００８７】
そして、このように形成された電磁波検出素子１０には、図８に示すように、光吸収性の低い接着樹脂２８等を用いてＧＯＳ等からなるシンチレータ３０が貼り付けられている。
【００８８】
次に、図９（Ａ）〜（Ｊ）を参照して、第２の実施形態に係る電磁波検出素子１０の製造工程の一例を説明する。なお、図９における図５と同一部分については説明を省略する。また、各層の材料、膜圧、形成手法について、第１の実施の形態と同一部分については説明を省略する。
【００８９】
まず、基板１上に、ゲート電極２、走査配線１０１を形成し、当該ゲート電極２及び走査配線１０１を覆うように一面に絶縁膜１５を形成し、さらに、絶縁膜１５上に半導体活性層８、コンタクト層（不図示）を形成する（図９（Ａ））。
【００９０】
次に、半導体活性層８の上層に、ソース電極９、ドレイン電極１３を形成し、絶縁膜１５上に共通電極配線２５を形成する（図９（Ｂ））。
【００９１】
次に、ソース電極９、ドレイン電極１３及び共通電極配線２５上を覆うようにほぼ全面に第１のＴＦＴ保護膜層１１Ａを形成し、フォトリソグラフィー技術により第１のＴＦＴ保護膜層１１Ａをパターンニングする（図９（Ｃ））。
【００９２】
次に、第１のＴＦＴ保護膜層１１Ａ上に信号配線３、コンタクトパッド２４Ａ、及びコンタクトパッド３８を形成する（図９（Ｄ））。
【００９３】
そして、上記のようにして形成された層の上層に、第２のＴＦＴ保護膜層１１Ｂ及び層間絶縁膜１２を順次形成する（図９（Ｅ））。
【００９４】
次に、フォトリソグラフィー技術により第２のＴＦＴ保護膜層１１Ｂをパターンニングする（図９（Ｆ））。
【００９５】
次に、上記の層の上層にＡｌ系材料もしくはＩＴＯ等の金属材料をスパッタリング法により堆積し、パターンニングして下部電極１４を形成する（図９（Ｇ））。
【００９６】
そして、この層間絶縁膜１２上には、第１の実施の形態と同様の構成で、半導体層６を形成し（図９（Ｈ））、保護絶縁膜１７を形成する（図９（Ｉ））。そして、上部電極７及び共通電極配線２５との接続部位を形成する（図９（Ｊ））。
【００９７】
このように本実施形態に係る電磁波検出素子１０は、走査配線１０１、信号配線３、及び共通電極配線２５が異なる配線層で形成されている。
【００９８】
これにより、共通電極配線２５形成時にパターンニング不良が発生し、導電材料の膜が残った場合であっても、走査配線１０１、信号配線３とのリーク不良を生じない。
【００９９】
［第３の実施の形態］
【０１００】
ところで、第１及び第２の実施の形態では、上部電極７及び共通電極配線２５との接続部位を保護絶縁膜１７上に形成しているが、下層の保護絶縁膜１７の急峻な角度の変化や、クラック等によって接続部位の断線等が発生する場合がある。
【０１０１】
そこで、第３の実施の形態では、各半導体層６の周囲に層間絶縁膜１８をさらに形成した場合について説明する。
【０１０２】
図１７には、第３の実施形態に係る電磁波検出素子１０の１画素単位の構造を示す平面図が示されており、図１８（Ａ）には、図１７のＡ−Ａ線断面図が示されており、図１８（Ｂ）には、図１７のＢ−Ｂ線断面図が示されている。なお、図１７及び図１８における図２及び図３と同一部分については説明を省略する。
【０１０３】
図１８（Ａ）（Ｂ）に示すように、電磁波検出素子１０は、層間絶縁膜１２上に、各半導体層６部分で開口を持ちつつ各半導体層６の外周を覆うように、塗布型の層間絶縁膜１８が形成されている。この層間絶縁膜１８は層間絶縁膜１２と同様に、低誘電率の感光性の有機材料により、センサ部１０３の半導体層６よりも厚く、１〜４μｍの膜厚で形成されている。
【０１０４】
また、層間絶縁膜１８には、コンタクトパッド２４の位置に各々コンタクトホール２２Ｂが形成されている。なお、本実施の形態では、コンタクトホール２２Ｂを深さ方向に径が小さくなる円錐状（テーパ形状）に形成しており、図１８（Ｂ）に示すように、コンタクトホール２２Ｂの円錐軸に対する内面の角度θが６０°以下でかつ半導体層６のエッジの垂直方向に対する角度よりも大きい角度で形成している。
【０１０５】
半導体層６及び層間絶縁膜１８上には、少なくとも層間絶縁膜１８の開口部を覆うように上部電極７が形成されいる。この上部電極７は、下層に配置された、上部電極７にバイアス電圧を供給するための共通電極配線２５と接続する導電部材も兼ねている。共通電極配線２５は、第１の層間絶縁膜１２に設けられたコンタクトホール２２Ａを介して下部電極１４の層に形成されたコンタクトパッド２４と接続され、さらに層間絶縁膜１８に設けられたコンタクトホール２２Ｂを上部電極７で覆うことで、上部電極７と共通電極配線２５とが電気的に接続されている。
【０１０６】
そして、この層間絶縁膜１８及び上部電極７上のほぼ全面には、保護絶縁膜１７が形成されている。
【０１０７】
このように形成された電磁波検出素子１０には、光吸収性の低い接着樹脂２８等を用いてＧＯＳ等からなるシンチレータ３０が貼り付けられている。
【０１０８】
次に、図１９（Ａ）〜（Ｊ）を参照して、第３の実施形態に係る電磁波検出素子１０の製造工程の一例を説明する。なお、図１９（Ａ）〜（Ｇ）は図５（Ａ）〜（Ｇ）と同一部分であるため説明を省略する。また、各層の材料、膜圧、形成手法について、第１の実施の形態と同一部分については説明を省略する。
【０１０９】
層間絶縁膜１２上に層間絶縁膜１８を順次形成する（図１９（Ｈ））。この層間絶縁膜１８は、層間絶縁膜１２を形成する際と同様に、塗布系材料である感光性の材料を塗布、プリベーク後、露光、現像のステップを通過後、焼成を行なってコンタクトホール２２Ｂも形成する。
【０１１０】
そして、この層間絶縁膜１８上には、第１の実施の形態と同様の構成で、上部電極７及び共通電極配線２５との接続部位を形成し、上部電極７上のほぼ全面に保護絶縁膜１７を形成する（図１８（Ｉ））。
【０１１１】
本実施の形態のように、層間絶縁膜１８をさらに設けることにより、図１８（Ｂ）に示すように、コンタクトホール２２Ｂの内面の角度θを緩やかにすることができるため、上部電極７及び共通電極配線２５との接続部の断線等が発生することを抑制することができる。特に、上部電極７としてＩＺＯ若しくはＩＴＯを用いた場合は、急峻な角度の変化や、クラック等によって断線が発生しやすいため、本実施の形態のような構成とすることが有効である。
【０１１２】
また、層間絶縁膜１８は、透湿性が高く、空気中の水分が浸透した場合、半導体層６からのリーク電流が増加して電磁波検出素子１０のデバイス特性が変化してしまう場合があるが、本実施の形態のように、層間絶縁膜１８を保護絶縁膜１７で覆うことにより、層間絶縁膜１８に空気中の水分が浸透することを抑制することができる。
【０１１３】
なお、上記第３の実施の形態では、各半導体層６の周囲に層間絶縁膜１８を設けた場合について説明したが、各半導体層６の上面を覆うように設けて、各半導体層６の上面にコンタクトホールを形成するようにしてもよい。
【０１１４】
また、上記第３の実施の形態では、図２０（Ａ）（Ｂ）に示すように、層間絶縁膜１２と層間絶縁膜１８の間に、保護絶縁膜１９を形成するようにしてもよい。この場合、図１８（Ｇ）の工程に形成された層間絶縁膜１２及び半導体層６上に、例えば、ＣＶＤ成膜により無機材料からなる保護絶縁膜１９を形成した後に、上述した図１８（Ｈ）の工程を行って層間絶縁膜１８を形成し、フォトリソグラフィー技術によりコンタクトホール２２Ｂ部分及び上部電極７との接続部分の保護絶縁膜１９をパターンニングする。これにより、層間絶縁膜１８にコンタクトホール２２Ｂを形成した際にコンタクトホール２２Ｂ内に発生する残渣を保護絶縁膜１９をパターンニングする際に除去することができる。
【０１１５】
また、上記各実施の形態によれば、上部電極７と共通電極配線２５を接続するコンタクトホール（第１及び第３の実施の形態ではコンタクトホール２２Ａ、２２Ｂ、第２の実施の形態ではコンタクトホール２２Ａ、２２Ｂ、２２Ｃ）を、隣合うセンサ部１０３の間に配置しているため、センサ部１０３の受光領域の面積（フィルファクター）の低下を防ぐことができる。
【０１１６】
通常、センサ部１０３は、信号配線３および走査配線１０１の配線負荷を低減するため、信号配線３および走査配線１０１の位置で分離されている。したがって、コンタクトホールは、信号配線３上又は走査配線１０１上に配置することになるが、画像検出ノイズを低減するため走査配線１０１上に配置する方が好ましい。
【０１１７】
また、上記各実施の形態によれば、共通電極配線２５を絶縁膜（第１及び第３の実施の形態ではＴＦＴ保護膜層１１及び層間絶縁膜１２、第２の実施の形態ではＴＦＴ保護膜層１１Ａ、１１Ｂ及び層間絶縁膜１２）を介して下部電極１４の非照射面側に形成しているので、下部電極１４−共通電極配線２５間の容量を減り、ＴＦＴスイッチ４のスイッチングノイズを減少させることができる。すなわち、このスイッチングノイズは、容量に比例して増加する。例えば、絶縁膜がＳｉＮｘ等である場合、比誘電率７前後、膜厚は０．５μｍぐらいが限界のため、下部電極１４−共通電極配線２５間の容量が大きい。そこで、本実施の形態のように層間絶縁膜１２（例えば、誘電率３．５、膜厚２μｍ）を設けることにより容量が、例えば、１／８になり、センサ部１０３の容量に対して小さくなり無視できる程度になる。
【０１１８】
また、上記各実施の形態によれば、共通電極配線２５を信号配線３と並行に形成しているので、信号配線３が共通電極配線２５と交差しなくなり、信号配線３に共通電極配線２５と交差したことによる配線の静電容量の増加を防ぐことができるため、信号配線３に発生する電子ノイズを低減することができる。
【０１１９】
また、上記各実施の形態によれば、上部電極７の一部を信号配線３に沿って延伸して、信号配線３に沿って隣接する他の画素の上部電極７と接続して共通電極配線２５を冗長化している。これにより、上部電極７と共通電極配線２５を接続するコンタクトホールにコンタクト不良が発生した場合でも、隣接画素から上部電極７にバイアス電圧を印加することができるためセンサ部１０３の動作不良を抑制できる。
【０１２０】
なお、上記各実施の形態では、上部電極７を信号配線３に沿って隣接する他の画素の上部電極７と接続した場合について説明したが、本発明はこれに限定されるものではなく、例えば、図１０に示すように、さらに上部電極７を走査配線１０１に沿って隣接する他の画素の上部電極７と接続してもよい。これにより、走査配線１０１方向に沿った電極電位分布に起因したアーティファクトの発生を抑制できる。なお、上部電極７を走査配線１０１に沿って隣接する他の画素の上部電極７のみと接続するようにしてもよい。
【０１２１】
また、図１１に示すように、上部電極７を独立させ、他の画素の上部電極７と接続しないようにしてもよい。
【０１２２】
また、上記各実施の形態では、共通電極配線２５を信号配線３と並行に形成した場合について説明したが、本発明はこれに限定されるものではなく、例えば、図１２に示すように、共通電極配線２５を走査配線１０１と並行に形成してもよい。
【０１２３】
また、上記各実施の形態では、放射線を一度シンチレータ３０で光に変換し、変換した光を半導体層６で電荷に変換して蓄積する間接変換方式の電磁波検出素子１０に本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、放射線を直接、アモルファスシリコン等の半導体層で電荷に変換して蓄積する直接変換方式の電磁波検出素子に適用してもよい。
【０１２４】
間接変換方式の電磁波検出素子１０では、放射線がシンチレータ３０で光に変換され、シンチレータ３０で変換された光を受けてセンサ部１０３に電荷を蓄積される。このため、間接変換方式の電磁波検出素子の場合は、本発明のセンサ部が検出対象とする画像を示す電磁波は、光である。また、本実施の形態に係る電磁波検出素子１０は基板１側から放射線が照射された場合でも放射線がシンチレータ３０で光に変換され、変換された光がセンサ部１０３に照射されて半導体層６で電荷が発生する。このため、基板１側から放射線が照射される場合でも、半導体層６の出対象とする電磁波が照射される照射面側はシンチレータ３０側であり、非照射面側は基板１側となる。
【０１２５】
一方、直接変換方式の電磁波検出素子では、放射線を半導体層で直接電荷に変換する。このため、直接変換方式の電磁波検出素子では、本発明のセンサ部が検出対象とする画像を示す電磁波は放射線である。また、直接変換方式の電磁波検出素子の場合は、放射線を半導体層で直接電荷に変換するため、半導体層の電磁波が照射される照射面側は放射線が照射される側であり、非照射面側は放射線が照射されない側である。例えば、基板側から放射線が照射された場合は半導体層の電磁波が照射される照射面側は基板側であり、非照射面側は半導体層に対して基板の反対側となる。
【０１２６】
また、上記各実施の形態では、検出対象とする電磁波としてＸ線を検出することにより画像を検出する放射線画像検出装置１００に本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、検出対象とする電磁波は可視光や紫外線、赤外線等いずれであってもよい。
【０１２７】
その他、上記各実施の形態で説明した放射線画像検出装置１００の構成（図１参照。）及び電磁波検出素子１０の構成（図２〜図１２）は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
【符号の説明】
【０１２８】
３ 信号配線
６ 半導体層
７ 上部電極（第１電極、コンタクト）
１０ 電磁波検出素子
１１ ＴＦＴ保護膜層 （第２の絶縁膜）
１２ 層間絶縁膜（第２の絶縁膜）
１４ 下部電極（第２電極）
１５ 絶縁膜（第１の絶縁膜）
１７ 保護絶縁膜 （第３の絶縁膜）
１８ 層間絶縁膜（第４の絶縁膜）
１９ 保護絶縁膜
２２Ａ、２２Ｂ、２２Ｃ コンタクトホール
２４、２４Ａ、２４Ｂ コンタクトパッド（コンタクト）
２５ 共通電極配線
１０１ 走査配線
１０３ センサ部
【技術分野】
【０００１】
本発明は、電磁波検出素子に係り、特に、互いに交差して配設された複数の走査配線及び複数の信号配線の各交差部に対応してセンサ部が設けられ、画像を検出するＴＦＴアクティブマトリクス基板を用いた電磁波検出素子に関する。
【背景技術】
【０００２】
近年、ＴＦＴ（Thin film transistor）アクティブマトリックス基板上にＸ線感応層を配置し、Ｘ線情報を直接デジタルデータに変換できるＦＰＤ（ｆｌａｔ ｐａｎｅｌ ｄｅｔｅｃｔｏｒ）等の放射線画像検出装置が実用化されている。このＦＰＤは、従来のイメージングプレートに比べて、即時に画像を確認でき、動画も確認できるといったメリットがあり、急速に普及が進んでいる。
【０００３】
この種の放射線画像検出装置は、種々のタイプのものが提案されており、例えば、放射線を直接電荷に変換して蓄積する直接変換方式や、放射線を一度ＣｓＩ：Ｔｌ、ＧＯＳ（Ｇｄ２Ｏ２Ｓ：Ｔｂ）などのシンチレータで光に変換し、変換した光を半導体層で電荷に変換して蓄積する間接変換方式がある（例えば、本願出願人による特許文献１）。
【０００４】
一例として、図１３には、間接変換型の放射線画像検出装置に用いられる電磁波検出素子１０’の１画素単位の構造を示す平面図が示されており、図１４には、図１３のＡ−Ａ線断面図が示されている。
【０００５】
図１３に示すように、電磁波検出素子１０’は、互いに交差して配設された複数の走査配線１０１’及び複数の信号配線３’の各交差部に対応してセンサ部が設けられている。
【０００６】
このセンサ部は、図１４に示されるように、光が照射されることにより電荷が発生する半導体層６’、半導体層６’の光が照射される照射面側に光透過性を有する導電性部材により形成され、当該半導体層６’に対してバイアス電圧を印加する上部電極７’、及び半導体層６’の光の非照射面側に形成され、当該半導体層６’に発生した電荷を収集する下部電極１４’を備えている。
【０００７】
また、この電磁波検出素子１０’では、上部電極７にバイアス電圧を供給する共通電極配線２５’が半導体層６’の上層に配置されている。この共通電極配線２５’は、電荷を供給するため抵抗を低くする必要があるため、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とする低抵抗配線材料を用いて形成される。
【０００８】
また、特許文献２には、透明導電部材からなる上部電極を各々接続し、共通電極配線の機能も兼ねるようにする技術が記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−１３７０８０号公報
【特許文献２】米国特許５，７７７，３５５号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、図１４に示されるように、共通電極配線２５’を半導体層６’の照射面側に配置した場合、共通電極配線２５’下の半導体層６’に光が照射されず光の利用効率が低下する、という問題点があった。
【００１１】
ここで、この問題点を解決するために、上記特許文献２に記載の技術を用いて透明導電部材からなる上部電極７’を各々接続して共通電極配線の機能も兼ねさせることが考えられる。
【００１２】
しかしながら、通常、透明導電部材の抵抗率は、低抵抗配線材料の５０〜２００倍と非常に大きく、上部電極７’を各々接続して共通電極配線の機能を兼ねた場合、共通電極配線の配線負荷（抵抗、容量）が増加して所望の応答が実現できない。このため、上部電極７’を各々接続して共通電極配線の機能を兼ねさせることはできない。
【００１３】
なお、上記では、半導体層６’が光を検出対象としているため、光の利用効率について記載したが、検出対象が紫外線、赤外線を含む電磁波の何れであっても共通する課題である。
【００１４】
本発明は上記問題点を解消するためになされたものであり、共通電極配線を備えていても、センサ部での電磁波の利用効率の低下を防止することができる電磁波検出素子を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明の電磁波検出素子は、基板上に、互いに交差して配設された複数の走査配線及び複数の信号配線の各交差部と、２次元状に配列された複数のセンサ部であって、各々が、検出対象とする画像を示す電磁波が照射されることにより電荷が発生する半導体層、半導体層の電磁波が照射される照射面側に電磁波に対して透過性を有する導電性部材により形成され、半導体層に対してバイアス電圧を印加する第１電極、及び半導体層の電磁波に対する非照射面側に形成され、半導体層に発生した電荷を収集する第２電極を備えた複数のセンサ部と、センサ部よりも電磁波の下流側に形成され、各々コンタクトホールを介して第１電極に接続されてバイアス電圧を供給する共通電極配線と、走査配線と、信号配線及び共通電極配線との間に形成されている第１の絶縁膜と、を備え、信号配線及び共通電極配線は同層に形成されていることを特徴とする。
【００１６】
なお、上記電磁波検出素子は、第２電極で収集された電荷を信号配線に読み出すスイッチング素子をさらに備え、スイッチング素子は、ドレイン電極及びソース電極を含み、ドレイン電極、ソース電極、信号配線、及び共通電極配線は同層に形成されていることを特徴とすることが好ましい。
【００１７】
また、上記電磁波検出素子は、複数のセンサ部と共通電極配線との間に設けられてセンサ部と共通電極配線とを絶縁し、複数のコンタクトホールが形成され、単層若しくは複層の第２の絶縁膜と、各々一端が何れかのコンタクトホールを介して第１電極に接続され、他端が共通電極配線に接続された複数のコンタクトと、をさらに備えたことを特徴とすることが好ましい。
【００１８】
また、上記電磁波検出素子は、複数のコンタクトホールは、複数のセンサ部の各々に対応して設けられ、複数のコンタクトは、各々一端が何れかのコンタクトホールを介して第１電極に接続され、他端が共通電極配線に接続されていることを特徴とすることが好ましい。
【００１９】
また、上記電磁波検出素子は、基板上に、走査配線と、第１の絶縁膜と、ドレイン電極、ソース電極、信号配線、及び共通電極配線と、第２の絶縁膜と、第２電極と、がこの順に形成されたことを特徴とすることが好ましい。
【００２０】
また、上記電磁波検出素子は、各半導体層の周囲に形成された第３の絶縁膜をさらに備え、第３の絶縁膜には、第２の絶縁膜に設けられたコンタクトホールとは異なる第２のコンタクトホールが形成され、共通電極配線は、コンタクトホール及び第２のコンタクトホールを介して第１電極に接続されていることを特徴とすることが好ましい。
【００２１】
また、上記電磁波検出素子の第３の絶縁膜は、無機材料で形成されたことを特徴とすることが好ましい。
【００２２】
また、上記電磁波検出素子は、半導体層と第２電極の両方がスイッチング素子を覆う様に形成されていることが好ましい。
【００２３】
また、上記電磁波検出素子は、照射された放射線を吸収して電磁波に変換するシンチレータ層をさらに備え、半導体層は、シンチレータ層にて変換された電磁波を受けて電荷が発生することを特徴とすることが好ましい。
【００２４】
上記第２の絶縁膜は、膜厚１μｍ以上、かつ、比誘電率２〜４の層間絶縁膜であることが好ましい。
【００２５】
また、上記電磁波検出素子は、少なくとも複数のセンサ部の外周を覆うと共に、複数のコンタクトホールが形成された第４の絶縁膜をさらに備え、複数のコンタクトが、各々第２の絶縁膜及び第４の絶縁膜に形成されたコンタクトホールを介して一端が第１電極に接続され、他端が共通電極配線に接続されてもよい。
【００２６】
また、上記電磁波検出素子は、複数のコンタクトが、第１電極と同じ部材により形成されてもよい。
【００２７】
また、上記電磁波検出素子は、第１電極が、隣接する他の第１電極と、接続部位を介して電気的に接続されることが好ましい。
【００２８】
また、第１電極を、信号配線に沿って隣接する他の第１電極と接続してもよい。また、第１電極を、走査配線に沿って隣接する他の第１電極と接続してもよい。
【００２９】
ここで、電磁波は上記センサ部で主として検出される電磁波を意味し、たとえば間接変換方式の放射線画像検出装置に用いられる電磁波検出素子の場合はシンチレータによって発せられる光がこれに相当する。したがって、半導体層のシンチレータと向き合う側が電磁波照射面となり、シンチレータとは反対側が電磁波の非照射面となる。一方、その他の配線層等についてはそのシンチレータ側を上流側、その反対側を下流側と表記するものとする。
【発明の効果】
【００３０】
このように、本発明によれば、第１電極にバイアス電圧を供給する遮光性の低抵抗配線材料からなる共通電極配線をセンサ部よりも電磁波の下流側に形成しているので、共通電極配線を備えていても、センサ部での電磁波の利用効率の低下を防止することができる、という優れた効果を有する。
【図面の簡単な説明】
【００３１】
【図１】第１及び第２の実施の形態に係る放射線画像検出装置の全体構成を示す構成図である。
【図２】第１の実施の形態に係る電磁波検出素子の１画素単位の構成を示す平面図である。
【図３】第１の実施の形態に係る電磁波検出素子の線断面図である。
【図４】第１の実施の形態に係るシンチレータが貼り付けられた電磁波検出素子の線断面図である。
【図５】第１の実施の形態に係る電磁波検出素子の製造工程を説明するための図である。
【図６】第２の実施の形態に係る電磁波検出素子の１画素単位の構成を示す平面図である。
【図７】第２の実施の形態に係る電磁波検出素子の線断面図である。
【図８】第２の実施の形態に係るシンチレータが貼り付けられた電磁波検出素子の線断面図である。
【図９】第２の実施の形態に係る電磁波検出素子の製造工程を説明するための図である。
【図１０】他の形態に係る電磁波検出素子の１画素単位の構成を示す平面図である。
【図１１】他の形態に係る電磁波検出素子の１画素単位の構成を示す平面図である。
【図１２】他の形態に係る電磁波検出素子の１画素単位の構成を示す平面図である。
【図１３】従来の電磁波検出素子の１画素単位の構成を示す平面図である。
【図１４】従来の電磁波検出素子の線断面図である。
【図１５】実施の形態に係る電磁波検出素子の１画素単位の他の構成を示す平面図である。
【図１６】他の構成の電磁波検出素子の線断面図である。
【図１７】第３の実施の形態に係る電磁波検出素子の１画素単位の構成を示す平面図である。
【図１８】第３の実施の形態に係る電磁波検出素子の線断面図である。
【図１９】第３の実施の形態に係る電磁波検出素子の製造工程を説明するための図である。
【図２０】第３の実施の形態に係る電磁波検出素子の別な例を示す線断面図である。
【発明を実施するための形態】
【００３２】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、以下では、本発明を、間接変換方式の放射線画像検出装置１００に適用した場合について説明する
【００３３】
［第１の実施の形態］
【００３４】
図１には、第１の実施の形態に係る放射線画像検出装置１００の全体構成が示されている。ただし、放射線を光に変換するシンチレータは省略されている。
【００３５】
同図に示すように、本実施の形態に係る放射線画像検出装置１００は、電磁波検出素子１０を備えている。
【００３６】
電磁波検出素子１０は、後述する上部電極と半導体層と下部電極を備え、照射された放射線をシンチレータで変換した光を受けて電荷を蓄積するセンサ部１０３と、センサ部１０３に蓄積された電荷を読み出すためのＴＦＴスイッチ４と、を含んで構成される画素が２次元状に多数設けられている。
【００３７】
また、電磁波検出素子１０には、上記ＴＦＴスイッチ４をＯＮ／ＯＦＦするための複数の走査配線１０１と、上記センサ部１０３に蓄積された電荷を読み出すための複数の信号配線３と、が互いに交差して設けられている。
【００３８】
各信号配線３には、当該信号配線３に接続された何れかのＴＦＴスイッチ４がＯＮされることによりセンサ部１０３に蓄積された電荷量に応じた電気信号が流れる。各信号配線３には、各信号配線３に流れ出した電気信号を検出する信号検出回路１０５が接続されており、各走査配線１０１には、各走査配線１０１にＴＦＴスイッチ４をＯＮ／ＯＦＦするための制御信号を出力するスキャン信号制御装置１０４が接続されている。
【００３９】
信号検出回路１０５は、各信号配線３毎に、入力される電気信号を増幅する増幅回路を内蔵している。信号検出回路１０５では、各信号配線３より入力される電気信号を増幅回路により増幅して検出することにより、画像を構成する各画素の情報として、各センサ部１０３に蓄積された電荷量を検出する。
【００４０】
この信号検出回路１０５及びスキャン信号制御装置１０４には、信号検出回路１０５において検出された電気信号に所定の処理を施すとともに、信号検出回路１０５に対して信号検出のタイミングを示す制御信号を出力し、スキャン信号制御装置１０４に対してスキャン信号の出力のタイミングを示す制御信号を出力する信号処理装置１０６が接続されている。
【００４１】
次に、図２及び図３を参照して、本実施形態に係る電磁波検出素子１０についてより詳細に説明する。なお、図２には、本実施形態に係る電磁波検出素子１０の１画素単位の構造を示す平面図が示されており、図３（Ａ）には、図２のＡ−Ａ線断面図が示されており、図３（Ｂ）には、図２のＢ−Ｂ線断面図が示されている。
【００４２】
図３（Ａ）（Ｂ）に示すように、電磁波検出素子１０は、無アルカリガラス等からなる絶縁性の基板１上に、走査配線１０１、ゲート電極２が形成されており、走査配線１０１とゲート電極２は接続されている（図２参照。）。走査配線１０１及びゲート電極２が形成された配線層（以下、この配線層を「第１信号配線層」ともいう。）は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜を用いて形成されているが、これらに限定されるものではない。
【００４３】
この走査配線１０１及びゲート電極２上には、走査配線１０１及びゲート電極２を覆い一面に絶縁膜１５が形成されており、ゲート電極２上に位置する部位がＴＦＴスイッチ４におけるゲート絶縁膜として作用する。この絶縁膜１５は、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ（Chemical Vapor Deposition）成膜により形成される。
【００４４】
絶縁膜１５上のゲート電極２上には、半導体活性層８が島状に形成されている。この半導体活性層８は、ＴＦＴスイッチ４のチャネル部であり、例えば、アモルファスシリコン膜からなる。
【００４５】
これらの上層には、ソース電極９、及びドレイン電極１３が形成されている。このソース電極９及びドレイン電極１３が形成された配線層には、ソース電極９、ドレイン電極１３とともに、信号配線３、及び当該信号配線３と並行に共通電極配線２５が形成されている。ソース電極９は信号配線３に接続されている。信号配線３、ソース電極９、及び共通電極配線２５が形成された配線層（以下、この配線層を「第２信号配線層」ともいう。）は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜が用いて形成されるが、これらに限定されるものではない。
【００４６】
このソース電極９及びドレイン電極１３と半導体活性層８との間にはコンタクト層（不図示）が形成されている。このコンタクト層は、不純物添加アモルファスシリコン等の不純物添加半導体からなる。これらによりスイッチング用のＴＦＴスイッチ４が構成される。
【００４７】
そして、これら半導体活性層８、ソース電極９、ドレイン電極１３、信号配線３、及び共通電極配線２５を覆い、基板１上の画素が設けられた領域のほぼ全面（ほぼ全領域）には、ＴＦＴ保護膜層１１が形成されている。このＴＦＴ保護膜層１１は、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ成膜により形成される。
【００４８】
このＴＦＴ保護膜層１１上には、塗布型の層間絶縁膜１２が形成されている。この層間絶縁膜１２は、低誘電率（比誘電率εｒ＝２〜４）の感光性の有機材料（例えば、ポジ型感光性アクリル系樹脂：メタクリル酸とグリシジルメタクリレートとの共重合体からなるベースポリマーに、ナフトキノンジアジド系ポジ型感光剤を混合した材料など）により１〜４μｍの膜厚で形成されている。本実施の形態に係る電磁波検出素子１０では、この層間絶縁膜１２によって層間絶縁膜１２上層と下層に配置される金属間の容量を低く抑えている。また、一般的にこのような材料は平坦化膜としての機能も有しており、下層の段差が平坦化される効果も有する。これにより、上層に配置される半導体層６の形状が平坦化されるため、半導体層６の凹凸による吸収効率の低下や、リーク電流の増加を抑制することができる。この層間絶縁膜１２及びＴＦＴ保護膜層１１には、ドレイン電極１３と対向する位置、及び走査配線１０１が形成された領域の照射面側の位置に各々コンタクトホール１６、及びコンタクトホール２２Ａが形成されている。
【００４９】
層間絶縁膜１２上には、コンタクトホール１６を埋めつつ、画素領域を覆うようにセンサ部１０３の下部電極１４が形成されており、この下部電極１４は、ＴＦＴスイッチ４のドレイン電極１３と接続されている。この下部電極１４は、後述する半導体層６が１μｍ前後と厚い場合には導電性があれば材料に制限がほとんどない。このため、Ａｌ系材料、ＩＴＯ（酸化スズインジウム）など導電性の金属を用いて形成すれば問題ない。
【００５０】
一方、半導体層６の膜厚が薄い場合（０．２〜０．５μｍ前後）、半導体層６で光が吸収が十分でないため、ＴＦＴスイッチ４への光照射によるリーク電流の増加を防ぐため、遮光性メタルを主体とする合金、もしくは積層膜とすることが好ましい。
【００５１】
下部電極１４上には、フォトダイオードとして機能する半導体層６が形成されている。本実施の形態では、半導体層６として、ＰＩＮ構造のフォトダイオードを採用しており、下層からｎ＋層、ｉ層、ｐ＋層を順に積層して形成する。なお、本実施の形態では、下部電極１４を半導体層６よりも大きくしている。なお、半導体層６の膜厚が薄い場合（例えば、０．５μｍ以下の場合）には、ＴＦＴスイッチ４への光入射を防ぐ目的で、遮光性金属を配置してＴＦＴスイッチ４を覆うことが好ましい。
【００５２】
好ましくは、デバイス内部の光の乱反射によるＴＦＴスイッチ４への光進入を抑制するため、ＴＦＴスイッチ４のチャネル部から遮光性金属からなる下部電極１４の端部への間隔を５μｍ以上確保している。
【００５３】
層間絶縁膜１２及び半導体層６上には、各半導体層６部分で開口を持つように保護絶縁膜１７が形成されている。そして、半導体層６及び保護絶縁膜１７上には、少なくとも保護絶縁膜１７の開口部を覆うように上部電極７が形成されている。この上部電極７には、例えば、ＩＴＯやＩＺＯ（酸化亜鉛インジウム）などの光透過性の高い材料を用いている。上部電極７は、下層に配置された、上部電極７にバイアス電圧を供給するための共通電極配線２５と接続する導電部材も兼ねている。図３（Ｂ）に示すように、共通電極配線２５は、第１の層間絶縁膜１２に設けられたコンタクトホール２２Ａを介して下部電極１４の層に形成されたコンタクトパッド２４と接続され、さらに保護絶縁膜１７に設けられたコンタクトホール２２Ｂ上を上部電極７で覆うことで、上部電極７と共通電極配線２５とが電気的に接続されている。
【００５４】
ここで、上部電極７と、共通電極配線２５に接続する導電部材とは別層の金属で形成してもかまわない。例えば、図１５、及び図１６に示す電磁波検出素子１０の他の構成例では、半導体層６と上部電極７とのコンタクト抵抗を低減するため、上部電極７と半導体層６とを一体形成しており、図１６（Ａ）（Ｂ）に示すように、上部電極７と半導体層６とが同一形状になっている。また、保護絶縁膜１７の開口部上には上部電極７と別層に共通電極配線２５に接続する導電部材２６を配置している。この導電部材２６は上部電極７と同じく、ＩＴＯやＩＺＯ（酸化亜鉛インジウム）などの光透過性の高い材料を用いている。
【００５５】
このように形成された電磁波検出素子１０には、図４に示すように、光吸収性の低い接着樹脂２８等を用いてＧＯＳ等からなるシンチレータ３０が貼り付けられている。
【００５６】
次に、図５（Ａ）〜（Ｉ）を参照して、第１の実施形態に係る電磁波検出素子１０の製造工程の一例を説明する。
【００５７】
まず、基板１上に、第１信号配線層として、ゲート電極２、走査配線１０１を形成する（図５（Ａ））。この第１信号配線層は、Ａｌ、Ａｌ合金等の低抵抗金属、もしくは高融点金属からなるバリアメタル層との積層膜からなり、膜厚が１００−３００ｎｍ前後でスパッタリング法にて基板１上に堆積される。その後、フォトリソグラフィー技術にてレジスト膜のパターンニングを行う。その後、Ａｌ用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去することにより第１信号配線層が完成する。
【００５８】
次に、第１信号配線層上に、絶縁膜１５、半導体活性層８、コンタクト層（不図示）を順次堆積する（図５（Ｂ））。絶縁膜１５はＳｉＮｘからなり膜厚は２００−６００ｎｍ、半導体活性層８はアモルファスシリコンからなり膜厚２０−２００ｎｍ前後、コンタクト層は不純物添加アモルファスシリコンからなり膜厚１０−１００ｎｍ前後で、Ｐ−ＣＶＤ（Plasma-Chemical Vapor Deposition）法にて堆積する。その後、第１信号配線層と同様に、フォトリソグラフィー技術によりレジストのパターンニングを行う。その後、半導体活性層８と不純物添加半導体によるコンタクト層を絶縁膜１５に対し選択的にドライエッチングすることにより半導体活性領域を形成する。
【００５９】
次に、絶縁膜１５、及び半導体活性層８の上層に、第２信号配線層として、信号配線３、ソース電極９、ドレイン電極１３、共通電極配線２５を形成する（図５（Ｃ））。この第２信号配線層は、第１信号配線層と同様に、Ａｌ、Ａｌ合金等の低抵抗金属、もしくは高融点金属からなるバリアメタル層との積層膜、又はＭｏ等の高融点金属膜単層からなり、膜厚が１００−３００ｎｍ前後である。第１信号配線層と同様に、フォトリソグラフィー技術にてパターンニングを行い、Ａｌ用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その際、選択的にエッチング法を採用することにより絶縁膜１５は除去されない。ドライエッチ法にて、コンタクト層と半導体活性層８の一部を除去しチャネル領域を形成する。
【００６０】
次に、上記のように形成された層の上層に、ＴＦＴ保護膜層１１及び層間絶縁膜１２を順次形成する（図５（Ｄ））。ＴＦＴ保護膜層１１及び層間絶縁膜１２は無機材料単体の場合や、無機材料からなる保護絶縁膜と有機系材料からなる層間絶縁膜の積層により形成する場合や、有機系からなる層間絶縁膜単層により形成する場合がある。本実施形態では、下層の共通電極配線２５と下部電極１４間との静電容量を抑制する一方で、ＴＦＴスイッチ４の特性を安定させるため感光性の層間絶縁膜１２と無機材料からなるＴＦＴ保護膜層１１の積層構造としており、例えば、ＣＶＤ成膜によりＴＦＴ保護膜層１１を形成し、塗布系材料である感光性の層間絶縁膜１２材料を塗布、プリベーク後、露光、現像のステップを通過後、焼成を行なって各層を形成する。
【００６１】
次に、フォトリソグラフィー技術によりＴＦＴ保護膜層１１をパターンニングする（図５（Ｅ））。なお、ＴＦＴ保護膜１１を配置しない場合には、このステップは必要ない。
【００６２】
次に、上記の層の上層にＡｌ系材料もしくはＩＴＯ等の金属材料をスパッタリング法により堆積する。膜厚は２０−２００ｎｍ前後である。フォトリソグラフィー技術にてパターンニングを行い、メタル用のエッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングして下部電極１４を形成する（図５（Ｆ））。
【００６３】
次に、ＣＶＤ法で下層より順にｎ＋、ｉ、ｐ＋の各層を堆積して半導体層６を形成する（図５（Ｇ））。膜厚は、それぞれｎ＋層５０−５００ｎｍ、ｉ層０．２〜２μｍ、ｐ＋層５０−５００ｎｍである。半導体層６は各層を順に積層してフォトリソグラフィー技術により、半導体層６をパターンニングし、ドライエッチ、もしくはウェットエッチによる下層の層間絶縁膜１２との選択エッチすることにより完成する。
【００６４】
ここでは、ｎ＋、ｉ、ｐ＋の順で積層したが、ｐ＋、ｉ、ｎ＋の順で積層し、ＰＩＮダイオードとしてもかまわない。
【００６５】
次に、ＣＶＤ法等で、半導体層６を覆うようにＳｉＮｘ膜からなる保護絶縁膜１７を堆積する。膜厚は１００〜３００nm前後である。フォトリソグラフィー技術にてパターンニングを行い、ドライエッチ法にてパターンニングし、開口部を形成する。（図５（Ｈ））。ここでは、一例としてＣＶＤ成膜のＳｉＮｘを記載したが、絶縁材料であれば適用でき、ＳｉＮｘに限定するものではない。
【００６６】
次に、上部電極７及び共通電極配線２５との接続部位を形成する（図５（Ｉ））。上部電極７及び共通電極配線２５との接続部位は上記のようにして形成された層の上層に、ＩＴＯ等の透明電極材料をスパッタリング法により堆積する。膜厚は２０−２００ｎｍ前後である。フォトリソグラフィー技術にてパターンニングを行い、ＩＴＯ用のエッチャント等によるウェットエッチ法か、ドライエッチ法にて上部電極７をパターンニングする。その際、選択的にエッチングを採用することにより、下層の保護絶縁膜１７はダメージを受けない。
【００６７】
最後にこのように形成された電磁波検出素子１０に接着樹脂２８等を用いてＧＯＳからなるシンチレータ３０が貼り付けることにより、図４に示すような電磁波検出素子１０が形成される。
【００６８】
次に、上記構造の放射線画像検出装置１００の動作原理について説明する。
【００６９】
図４の上方からＸ線が照射されると、照射されたＸ線は、シンチレータ３０に吸収され、可視光に変換される。Ｘ線は、図４の下方から照射してもかまわない。この場合にも、Ｘ線はシンチレータ３０に吸収され、可視光に変換される。シンチレータ３０から発生する光量は、通常の医療診断用のＸ線撮影では０．５〜２μＷ／ｃｍ２である。この発生した光は、接着樹脂２８の層を通過して、ＴＦＴアレイ基板上にアレイ状に配置されたセンサ部１０３の半導体層６に照射される。
【００７０】
電磁波検出素子１０には、半導体層６が各画素単位に分離して備えられている。半導体層６は、共通電極配線２５を介して上部電極７から所定のバイアス電圧が印加されており、光が照射されると内部に電荷が発生する。例えば、半導体層６が下層からｎ＋−ｉ−ｐ＋（ｎ＋アモルファスシリコン、アモルファスシリコン、ｐ＋アモルファスシリコン）の順に積層したＰＩＮ構造の場合は、上部電極７に負のバイアス電圧が印加されるものとされており、Ｉ層の膜厚が１μｍ程度の場合、印加されるバイアス電圧が−５〜−１０Ｖ程度である。半導体層６には、このような状態で光が未照射の場合、数〜数＋ｐＡ／ｍｍ２以下の電流しか流れない。一方、半導体層６には、このような状態で光が照射（１００μＷ／ｃｍ２）されると、０．３μＡ／ｍｍ２程度の明電流が発生する。この発生した電荷は下部電極１４により収集される。下部電極１４は、ＴＦＴスイッチ４のドレイン電極１３と接続されており、ＴＦＴスイッチ４のソース電極９は、信号配線３に接続されている。画像検出時には、ＴＦＴスイッチ４のゲート電極２に負バイアスが印加されてオフ状態に保持されており、下部電極１４に収集された電荷が蓄積される。
【００７１】
画像読出時には、ＴＦＴスイッチ４のゲート電極２に走査配線１０１を介して順次ＯＮ信号（＋１０〜２０Ｖ）が印加される。これにより、ＴＦＴスイッチ４が順次ＯＮされることにより下部電極１４に蓄積された電荷量に応じた電気信号が信号配線３に流れ出す。信号検出回路１０５は、信号配線３に流れ出した電気信号に基づいて各センサ部１０３に蓄積された電荷量を、画像を構成する各画素の情報として検出する。これにより、電磁波検出素子１０に照射されたＸ線により示される画像を示す画像情報を得ることができる。
【００７２】
ところで、本実施形態に係る電磁波検出素子１０では、共通電極配線２５をセンサ部１０３に対し、シンチレータ３０からの可視光の非照射面側（可視光の下流側）に形成しており、コンタクトホール２２Ａ、２２Ｂを介して上部電極７にバイアス電圧を供給している。
【００７３】
これにより、シンチレータ３０により可視光に変換されて半導体層６に照射される光が共通電極配線２５よって遮断されることが無くなるため、センサ部１０３での光の利用効率の低下を防止することができる。
【００７４】
［第２の実施の形態］
【００７５】
ところで、電磁波検出素子１０では、異なる種類の配線を同一の配線層で形成した場合、パターンニング不良により配線間でリークが発生しやすい。
【００７６】
そこで、第２の実施の形態では、走査配線１０１、信号配線３、及び共通電極配線２５を異なる配線層により形成した場合について説明する。
【００７７】
図６には、第２の実施形態に係る電磁波検出素子１０の１画素単位の構造を示す平面図が示されており、図７（Ａ）には、図６のＡ−Ａ線断面図が示されており、図７（Ｂ）には、図６のＢ−Ｂ線断面図が示されている。なお、図６及び図７における図２及び図３と同一部分については説明を省略する。
【００７８】
図７（Ａ）（Ｂ）に示すように、電磁波検出素子１０は、基板１上に、走査配線１０１、ゲート電極２が形成されており、走査配線１０１とゲート電極２は接続されている（図６参照。）。
【００７９】
この走査配線１０１及びゲート電極２上には、走査配線１０１及びゲート電極２を覆い一面に絶縁膜１５が形成されており、ゲート電極２上に位置する部位がＴＦＴスイッチ４におけるゲート絶縁膜として作用する。
【００８０】
絶縁膜１５上のゲート電極２上には、半導体活性層８が島状に形成されている。
【００８１】
この半導体活性層８の上層には、ソース電極９、及びドレイン電極１３が形成されており、絶縁膜１５の上層には信号配線３と並行に共通電極配線２５が形成されている。
【００８２】
このソース電極９、ドレイン電極１３及び共通電極配線２５上には、ソース電極９、ドレイン電極１３及び共通電極配線２５を覆い、基板１上の画素が設けられた領域のほぼ全面に第１のＴＦＴ保護膜層１１Ａが形成されている。
【００８３】
第１のＴＦＴ保護膜層１１Ａ上には、信号配線３、コンタクトパッド２４Ａ、及びコンタクトパッド３８が形成されている。信号配線３はコンタクトホール３６を介してソース電極９に接続されており（図６参照。）、コンタクトパッド２４Ａはコンタクトホール２２Ａを介して共通電極配線２５に接続されており、コンタクトパッド３６はコンタクトホール４０を介してドレイン電極１３に接続されている。
【００８４】
この信号配線３、コンタクトパッド２４Ａ、及びコンタクトパッド３８上には、信号配線３、コンタクトパッド２４Ａ、及びコンタクトパッド３８を覆い、基板１上の画素が設けられた領域のほぼ全面に第２のＴＦＴ保護膜層１１Ｂが形成され、第２のＴＦＴ保護膜層１１Ｂ上には、塗布型の層間絶縁膜１２が形成されている。
【００８５】
この第２のＴＦＴ保護膜層１１Ｂ及び層間絶縁膜１２には、コンタクトパッド２４Ａと対向する位置、及び走査配線１０１が形成された領域の照射面側のコンタクトパッド３８が設けられた位置に各々コンタクトホール２２Ｃ及びコンタクトホール１６が形成されている。
【００８６】
そして、この層間絶縁膜１２上には、第１の実施の形態と同様に、センサ部１０３の下部電極１４、半導体層６、上部電極７、及び保護絶縁膜１７が形成されている。コンタクトパッド２４Ａは第１の層間絶縁膜１２に設けられたコンタクトホール２２Ｃを介して下部電極１４の層に形成されたコンタクトパッド２４Ｂと接続され、さらに保護絶縁膜１７に設けられたコンタクトホール２２Ｂ上を上部電極７で覆うことで、上部電極７と共通電極配線２５とが電気的に接続されている。
【００８７】
そして、このように形成された電磁波検出素子１０には、図８に示すように、光吸収性の低い接着樹脂２８等を用いてＧＯＳ等からなるシンチレータ３０が貼り付けられている。
【００８８】
次に、図９（Ａ）〜（Ｊ）を参照して、第２の実施形態に係る電磁波検出素子１０の製造工程の一例を説明する。なお、図９における図５と同一部分については説明を省略する。また、各層の材料、膜圧、形成手法について、第１の実施の形態と同一部分については説明を省略する。
【００８９】
まず、基板１上に、ゲート電極２、走査配線１０１を形成し、当該ゲート電極２及び走査配線１０１を覆うように一面に絶縁膜１５を形成し、さらに、絶縁膜１５上に半導体活性層８、コンタクト層（不図示）を形成する（図９（Ａ））。
【００９０】
次に、半導体活性層８の上層に、ソース電極９、ドレイン電極１３を形成し、絶縁膜１５上に共通電極配線２５を形成する（図９（Ｂ））。
【００９１】
次に、ソース電極９、ドレイン電極１３及び共通電極配線２５上を覆うようにほぼ全面に第１のＴＦＴ保護膜層１１Ａを形成し、フォトリソグラフィー技術により第１のＴＦＴ保護膜層１１Ａをパターンニングする（図９（Ｃ））。
【００９２】
次に、第１のＴＦＴ保護膜層１１Ａ上に信号配線３、コンタクトパッド２４Ａ、及びコンタクトパッド３８を形成する（図９（Ｄ））。
【００９３】
そして、上記のようにして形成された層の上層に、第２のＴＦＴ保護膜層１１Ｂ及び層間絶縁膜１２を順次形成する（図９（Ｅ））。
【００９４】
次に、フォトリソグラフィー技術により第２のＴＦＴ保護膜層１１Ｂをパターンニングする（図９（Ｆ））。
【００９５】
次に、上記の層の上層にＡｌ系材料もしくはＩＴＯ等の金属材料をスパッタリング法により堆積し、パターンニングして下部電極１４を形成する（図９（Ｇ））。
【００９６】
そして、この層間絶縁膜１２上には、第１の実施の形態と同様の構成で、半導体層６を形成し（図９（Ｈ））、保護絶縁膜１７を形成する（図９（Ｉ））。そして、上部電極７及び共通電極配線２５との接続部位を形成する（図９（Ｊ））。
【００９７】
このように本実施形態に係る電磁波検出素子１０は、走査配線１０１、信号配線３、及び共通電極配線２５が異なる配線層で形成されている。
【００９８】
これにより、共通電極配線２５形成時にパターンニング不良が発生し、導電材料の膜が残った場合であっても、走査配線１０１、信号配線３とのリーク不良を生じない。
【００９９】
［第３の実施の形態］
【０１００】
ところで、第１及び第２の実施の形態では、上部電極７及び共通電極配線２５との接続部位を保護絶縁膜１７上に形成しているが、下層の保護絶縁膜１７の急峻な角度の変化や、クラック等によって接続部位の断線等が発生する場合がある。
【０１０１】
そこで、第３の実施の形態では、各半導体層６の周囲に層間絶縁膜１８をさらに形成した場合について説明する。
【０１０２】
図１７には、第３の実施形態に係る電磁波検出素子１０の１画素単位の構造を示す平面図が示されており、図１８（Ａ）には、図１７のＡ−Ａ線断面図が示されており、図１８（Ｂ）には、図１７のＢ−Ｂ線断面図が示されている。なお、図１７及び図１８における図２及び図３と同一部分については説明を省略する。
【０１０３】
図１８（Ａ）（Ｂ）に示すように、電磁波検出素子１０は、層間絶縁膜１２上に、各半導体層６部分で開口を持ちつつ各半導体層６の外周を覆うように、塗布型の層間絶縁膜１８が形成されている。この層間絶縁膜１８は層間絶縁膜１２と同様に、低誘電率の感光性の有機材料により、センサ部１０３の半導体層６よりも厚く、１〜４μｍの膜厚で形成されている。
【０１０４】
また、層間絶縁膜１８には、コンタクトパッド２４の位置に各々コンタクトホール２２Ｂが形成されている。なお、本実施の形態では、コンタクトホール２２Ｂを深さ方向に径が小さくなる円錐状（テーパ形状）に形成しており、図１８（Ｂ）に示すように、コンタクトホール２２Ｂの円錐軸に対する内面の角度θが６０°以下でかつ半導体層６のエッジの垂直方向に対する角度よりも大きい角度で形成している。
【０１０５】
半導体層６及び層間絶縁膜１８上には、少なくとも層間絶縁膜１８の開口部を覆うように上部電極７が形成されいる。この上部電極７は、下層に配置された、上部電極７にバイアス電圧を供給するための共通電極配線２５と接続する導電部材も兼ねている。共通電極配線２５は、第１の層間絶縁膜１２に設けられたコンタクトホール２２Ａを介して下部電極１４の層に形成されたコンタクトパッド２４と接続され、さらに層間絶縁膜１８に設けられたコンタクトホール２２Ｂを上部電極７で覆うことで、上部電極７と共通電極配線２５とが電気的に接続されている。
【０１０６】
そして、この層間絶縁膜１８及び上部電極７上のほぼ全面には、保護絶縁膜１７が形成されている。
【０１０７】
このように形成された電磁波検出素子１０には、光吸収性の低い接着樹脂２８等を用いてＧＯＳ等からなるシンチレータ３０が貼り付けられている。
【０１０８】
次に、図１９（Ａ）〜（Ｊ）を参照して、第３の実施形態に係る電磁波検出素子１０の製造工程の一例を説明する。なお、図１９（Ａ）〜（Ｇ）は図５（Ａ）〜（Ｇ）と同一部分であるため説明を省略する。また、各層の材料、膜圧、形成手法について、第１の実施の形態と同一部分については説明を省略する。
【０１０９】
層間絶縁膜１２上に層間絶縁膜１８を順次形成する（図１９（Ｈ））。この層間絶縁膜１８は、層間絶縁膜１２を形成する際と同様に、塗布系材料である感光性の材料を塗布、プリベーク後、露光、現像のステップを通過後、焼成を行なってコンタクトホール２２Ｂも形成する。
【０１１０】
そして、この層間絶縁膜１８上には、第１の実施の形態と同様の構成で、上部電極７及び共通電極配線２５との接続部位を形成し、上部電極７上のほぼ全面に保護絶縁膜１７を形成する（図１８（Ｉ））。
【０１１１】
本実施の形態のように、層間絶縁膜１８をさらに設けることにより、図１８（Ｂ）に示すように、コンタクトホール２２Ｂの内面の角度θを緩やかにすることができるため、上部電極７及び共通電極配線２５との接続部の断線等が発生することを抑制することができる。特に、上部電極７としてＩＺＯ若しくはＩＴＯを用いた場合は、急峻な角度の変化や、クラック等によって断線が発生しやすいため、本実施の形態のような構成とすることが有効である。
【０１１２】
また、層間絶縁膜１８は、透湿性が高く、空気中の水分が浸透した場合、半導体層６からのリーク電流が増加して電磁波検出素子１０のデバイス特性が変化してしまう場合があるが、本実施の形態のように、層間絶縁膜１８を保護絶縁膜１７で覆うことにより、層間絶縁膜１８に空気中の水分が浸透することを抑制することができる。
【０１１３】
なお、上記第３の実施の形態では、各半導体層６の周囲に層間絶縁膜１８を設けた場合について説明したが、各半導体層６の上面を覆うように設けて、各半導体層６の上面にコンタクトホールを形成するようにしてもよい。
【０１１４】
また、上記第３の実施の形態では、図２０（Ａ）（Ｂ）に示すように、層間絶縁膜１２と層間絶縁膜１８の間に、保護絶縁膜１９を形成するようにしてもよい。この場合、図１８（Ｇ）の工程に形成された層間絶縁膜１２及び半導体層６上に、例えば、ＣＶＤ成膜により無機材料からなる保護絶縁膜１９を形成した後に、上述した図１８（Ｈ）の工程を行って層間絶縁膜１８を形成し、フォトリソグラフィー技術によりコンタクトホール２２Ｂ部分及び上部電極７との接続部分の保護絶縁膜１９をパターンニングする。これにより、層間絶縁膜１８にコンタクトホール２２Ｂを形成した際にコンタクトホール２２Ｂ内に発生する残渣を保護絶縁膜１９をパターンニングする際に除去することができる。
【０１１５】
また、上記各実施の形態によれば、上部電極７と共通電極配線２５を接続するコンタクトホール（第１及び第３の実施の形態ではコンタクトホール２２Ａ、２２Ｂ、第２の実施の形態ではコンタクトホール２２Ａ、２２Ｂ、２２Ｃ）を、隣合うセンサ部１０３の間に配置しているため、センサ部１０３の受光領域の面積（フィルファクター）の低下を防ぐことができる。
【０１１６】
通常、センサ部１０３は、信号配線３および走査配線１０１の配線負荷を低減するため、信号配線３および走査配線１０１の位置で分離されている。したがって、コンタクトホールは、信号配線３上又は走査配線１０１上に配置することになるが、画像検出ノイズを低減するため走査配線１０１上に配置する方が好ましい。
【０１１７】
また、上記各実施の形態によれば、共通電極配線２５を絶縁膜（第１及び第３の実施の形態ではＴＦＴ保護膜層１１及び層間絶縁膜１２、第２の実施の形態ではＴＦＴ保護膜層１１Ａ、１１Ｂ及び層間絶縁膜１２）を介して下部電極１４の非照射面側に形成しているので、下部電極１４−共通電極配線２５間の容量を減り、ＴＦＴスイッチ４のスイッチングノイズを減少させることができる。すなわち、このスイッチングノイズは、容量に比例して増加する。例えば、絶縁膜がＳｉＮｘ等である場合、比誘電率７前後、膜厚は０．５μｍぐらいが限界のため、下部電極１４−共通電極配線２５間の容量が大きい。そこで、本実施の形態のように層間絶縁膜１２（例えば、誘電率３．５、膜厚２μｍ）を設けることにより容量が、例えば、１／８になり、センサ部１０３の容量に対して小さくなり無視できる程度になる。
【０１１８】
また、上記各実施の形態によれば、共通電極配線２５を信号配線３と並行に形成しているので、信号配線３が共通電極配線２５と交差しなくなり、信号配線３に共通電極配線２５と交差したことによる配線の静電容量の増加を防ぐことができるため、信号配線３に発生する電子ノイズを低減することができる。
【０１１９】
また、上記各実施の形態によれば、上部電極７の一部を信号配線３に沿って延伸して、信号配線３に沿って隣接する他の画素の上部電極７と接続して共通電極配線２５を冗長化している。これにより、上部電極７と共通電極配線２５を接続するコンタクトホールにコンタクト不良が発生した場合でも、隣接画素から上部電極７にバイアス電圧を印加することができるためセンサ部１０３の動作不良を抑制できる。
【０１２０】
なお、上記各実施の形態では、上部電極７を信号配線３に沿って隣接する他の画素の上部電極７と接続した場合について説明したが、本発明はこれに限定されるものではなく、例えば、図１０に示すように、さらに上部電極７を走査配線１０１に沿って隣接する他の画素の上部電極７と接続してもよい。これにより、走査配線１０１方向に沿った電極電位分布に起因したアーティファクトの発生を抑制できる。なお、上部電極７を走査配線１０１に沿って隣接する他の画素の上部電極７のみと接続するようにしてもよい。
【０１２１】
また、図１１に示すように、上部電極７を独立させ、他の画素の上部電極７と接続しないようにしてもよい。
【０１２２】
また、上記各実施の形態では、共通電極配線２５を信号配線３と並行に形成した場合について説明したが、本発明はこれに限定されるものではなく、例えば、図１２に示すように、共通電極配線２５を走査配線１０１と並行に形成してもよい。
【０１２３】
また、上記各実施の形態では、放射線を一度シンチレータ３０で光に変換し、変換した光を半導体層６で電荷に変換して蓄積する間接変換方式の電磁波検出素子１０に本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、放射線を直接、アモルファスシリコン等の半導体層で電荷に変換して蓄積する直接変換方式の電磁波検出素子に適用してもよい。
【０１２４】
間接変換方式の電磁波検出素子１０では、放射線がシンチレータ３０で光に変換され、シンチレータ３０で変換された光を受けてセンサ部１０３に電荷を蓄積される。このため、間接変換方式の電磁波検出素子の場合は、本発明のセンサ部が検出対象とする画像を示す電磁波は、光である。また、本実施の形態に係る電磁波検出素子１０は基板１側から放射線が照射された場合でも放射線がシンチレータ３０で光に変換され、変換された光がセンサ部１０３に照射されて半導体層６で電荷が発生する。このため、基板１側から放射線が照射される場合でも、半導体層６の出対象とする電磁波が照射される照射面側はシンチレータ３０側であり、非照射面側は基板１側となる。
【０１２５】
一方、直接変換方式の電磁波検出素子では、放射線を半導体層で直接電荷に変換する。このため、直接変換方式の電磁波検出素子では、本発明のセンサ部が検出対象とする画像を示す電磁波は放射線である。また、直接変換方式の電磁波検出素子の場合は、放射線を半導体層で直接電荷に変換するため、半導体層の電磁波が照射される照射面側は放射線が照射される側であり、非照射面側は放射線が照射されない側である。例えば、基板側から放射線が照射された場合は半導体層の電磁波が照射される照射面側は基板側であり、非照射面側は半導体層に対して基板の反対側となる。
【０１２６】
また、上記各実施の形態では、検出対象とする電磁波としてＸ線を検出することにより画像を検出する放射線画像検出装置１００に本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、検出対象とする電磁波は可視光や紫外線、赤外線等いずれであってもよい。
【０１２７】
その他、上記各実施の形態で説明した放射線画像検出装置１００の構成（図１参照。）及び電磁波検出素子１０の構成（図２〜図１２）は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
【符号の説明】
【０１２８】
３ 信号配線
６ 半導体層
７ 上部電極（第１電極、コンタクト）
１０ 電磁波検出素子
１１ ＴＦＴ保護膜層 （第２の絶縁膜）
１２ 層間絶縁膜（第２の絶縁膜）
１４ 下部電極（第２電極）
１５ 絶縁膜（第１の絶縁膜）
１７ 保護絶縁膜 （第３の絶縁膜）
１８ 層間絶縁膜（第４の絶縁膜）
１９ 保護絶縁膜
２２Ａ、２２Ｂ、２２Ｃ コンタクトホール
２４、２４Ａ、２４Ｂ コンタクトパッド（コンタクト）
２５ 共通電極配線
１０１ 走査配線
１０３ センサ部
【特許請求の範囲】
【請求項１】
基板上に、
互いに交差して配設された複数の走査配線及び複数の信号配線の各交差部と、
２次元状に配列された複数のセンサ部であって、各々が、検出対象とする画像を示す電磁波が照射されることにより電荷が発生する半導体層、前記半導体層の前記電磁波が照射される照射面側に前記電磁波に対して透過性を有する導電性部材により形成され、当該半導体層に対してバイアス電圧を印加する第１電極、及び前記半導体層の前記電磁波に対する非照射面側に形成され、当該半導体層に発生した電荷を収集する第２電極を備えた複数のセンサ部と、
前記センサ部よりも前記電磁波の下流側に形成され、各々コンタクトホールを介して前記第１電極に接続されて前記バイアス電圧を供給する共通電極配線と、
前記走査配線と、前記信号配線及び前記共通電極配線との間に形成されている第１の絶縁膜と、
を備え、
前記信号配線及び前記共通電極配線は同層に形成されていることを特徴とする電磁波検出素子。
【請求項２】
前記第２電極で収集された電荷を前記信号配線に読み出すスイッチング素子をさらに備え、
前記スイッチング素子は、ドレイン電極及びソース電極を含み、前記ドレイン電極、前記ソース電極、前記信号配線、及び前記共通電極配線は同層に形成されていることを特徴とする請求項１記載の電磁波検出素子。
【請求項３】
前記複数のセンサ部と前記共通電極配線との間に設けられて当該センサ部と前記共通電極配線とを絶縁し、前記複数のコンタクトホールが形成された、単層若しくは複層の第２の絶縁膜と、
各々一端が何れかの前記コンタクトホールを介して前記第１電極に接続され、他端が前記共通電極配線に接続された複数のコンタクトと、
をさらに備えたことを特徴とする
請求項２記載の電磁波検出素子。
【請求項４】
前記複数のコンタクトホールは、前記複数のセンサ部の各々に対応して設けられ、
前記複数のコンタクトは、各々一端が何れかの前記コンタクトホールを介して前記第１電極に接続され、他端が前記共通電極配線に接続されていることを特徴とする請求項３記載の電磁波検出素子。
【請求項５】
請求項３または請求項４記載の電磁波検出素子であって、
前記基板上に、
前記走査配線と、
前記第１の絶縁膜と、
前記ドレイン電極、前記ソース電極、前記信号配線、及び前記共通電極配線と、
前記第２の絶縁膜と、
前記第２電極と、
がこの順に形成されたことを特徴とする
電磁波検出素子。
【請求項６】
各前記半導体層の周囲に形成された第３の絶縁膜をさらに備え、
前記第３の絶縁膜には、前記第２の絶縁膜に設けられたコンタクトホールとは異なる第２のコンタクトホールが形成され、前記共通電極配線は、前記コンタクトホール及び前記第２のコンタクトホールを介して前記第１電極に接続されていることを特徴とする
請求項３から請求項５の何れか１項記載の電磁波検出素子。
【請求項７】
前記第３の絶縁膜は、無機材料で形成されたことを特徴とする
請求項６記載の電磁波検出素子。
【請求項８】
前記半導体層と前記第２電極の両方が前記スイッチング素子を覆う様に形成されていることを特徴とする
請求項２から請求項７の何れか１項記載の電磁波検出素子。
【請求項９】
照射された放射線を吸収して電磁波に変換するシンチレータ層をさらに備え、
前記半導体層は、前記シンチレータ層にて変換された電磁波を受けて電荷が発生することを特徴とする
請求項１から請求項８の何れか１項記載の電磁波検出素子。
【請求項１０】
前記第２の絶縁膜は、膜厚１μｍ以上、かつ、比誘電率２〜４の層間絶縁膜であることを特徴とする請求項３から請求項９の何れか１項記載の電磁波検出素子。
【請求項１１】
少なくとも前記複数のセンサ部の外周を覆うと共に、複数のコンタクトホールが形成された第４の絶縁膜をさらに備え、
前記複数のコンタクトは、各々前記第２の絶縁膜及び前記第４の絶縁膜に形成された前記コンタクトホールを介して一端が前記第１電極に接続され、他端が前記共通電極配線に接続された
請求項３から請求項１０の何れか１項記載の電磁波検出素子。
【請求項１２】
前記複数のコンタクトは、前記第１電極と同じ部材により形成された
請求項３から請求項１１の何れか１項記載の電磁波検出素子。
【請求項１３】
前記第１電極は、隣接する他の第１電極と、接続部位を介して電気的に接続されている
請求項１から請求項１２の何れか１項記載の電磁波検出素子。
【請求項１４】
前記第１電極は、前記信号配線に沿って隣接する他の第１電極と接続されている
請求項１３記載の電磁波検出素子。
【請求項１５】
前記第１電極は、前記走査配線に沿って隣接する他の第１電極と接続されている
請求項１３又は請求項１４記載の電磁波検出素子。
【請求項１】
基板上に、
互いに交差して配設された複数の走査配線及び複数の信号配線の各交差部と、
２次元状に配列された複数のセンサ部であって、各々が、検出対象とする画像を示す電磁波が照射されることにより電荷が発生する半導体層、前記半導体層の前記電磁波が照射される照射面側に前記電磁波に対して透過性を有する導電性部材により形成され、当該半導体層に対してバイアス電圧を印加する第１電極、及び前記半導体層の前記電磁波に対する非照射面側に形成され、当該半導体層に発生した電荷を収集する第２電極を備えた複数のセンサ部と、
前記センサ部よりも前記電磁波の下流側に形成され、各々コンタクトホールを介して前記第１電極に接続されて前記バイアス電圧を供給する共通電極配線と、
前記走査配線と、前記信号配線及び前記共通電極配線との間に形成されている第１の絶縁膜と、
を備え、
前記信号配線及び前記共通電極配線は同層に形成されていることを特徴とする電磁波検出素子。
【請求項２】
前記第２電極で収集された電荷を前記信号配線に読み出すスイッチング素子をさらに備え、
前記スイッチング素子は、ドレイン電極及びソース電極を含み、前記ドレイン電極、前記ソース電極、前記信号配線、及び前記共通電極配線は同層に形成されていることを特徴とする請求項１記載の電磁波検出素子。
【請求項３】
前記複数のセンサ部と前記共通電極配線との間に設けられて当該センサ部と前記共通電極配線とを絶縁し、前記複数のコンタクトホールが形成された、単層若しくは複層の第２の絶縁膜と、
各々一端が何れかの前記コンタクトホールを介して前記第１電極に接続され、他端が前記共通電極配線に接続された複数のコンタクトと、
をさらに備えたことを特徴とする
請求項２記載の電磁波検出素子。
【請求項４】
前記複数のコンタクトホールは、前記複数のセンサ部の各々に対応して設けられ、
前記複数のコンタクトは、各々一端が何れかの前記コンタクトホールを介して前記第１電極に接続され、他端が前記共通電極配線に接続されていることを特徴とする請求項３記載の電磁波検出素子。
【請求項５】
請求項３または請求項４記載の電磁波検出素子であって、
前記基板上に、
前記走査配線と、
前記第１の絶縁膜と、
前記ドレイン電極、前記ソース電極、前記信号配線、及び前記共通電極配線と、
前記第２の絶縁膜と、
前記第２電極と、
がこの順に形成されたことを特徴とする
電磁波検出素子。
【請求項６】
各前記半導体層の周囲に形成された第３の絶縁膜をさらに備え、
前記第３の絶縁膜には、前記第２の絶縁膜に設けられたコンタクトホールとは異なる第２のコンタクトホールが形成され、前記共通電極配線は、前記コンタクトホール及び前記第２のコンタクトホールを介して前記第１電極に接続されていることを特徴とする
請求項３から請求項５の何れか１項記載の電磁波検出素子。
【請求項７】
前記第３の絶縁膜は、無機材料で形成されたことを特徴とする
請求項６記載の電磁波検出素子。
【請求項８】
前記半導体層と前記第２電極の両方が前記スイッチング素子を覆う様に形成されていることを特徴とする
請求項２から請求項７の何れか１項記載の電磁波検出素子。
【請求項９】
照射された放射線を吸収して電磁波に変換するシンチレータ層をさらに備え、
前記半導体層は、前記シンチレータ層にて変換された電磁波を受けて電荷が発生することを特徴とする
請求項１から請求項８の何れか１項記載の電磁波検出素子。
【請求項１０】
前記第２の絶縁膜は、膜厚１μｍ以上、かつ、比誘電率２〜４の層間絶縁膜であることを特徴とする請求項３から請求項９の何れか１項記載の電磁波検出素子。
【請求項１１】
少なくとも前記複数のセンサ部の外周を覆うと共に、複数のコンタクトホールが形成された第４の絶縁膜をさらに備え、
前記複数のコンタクトは、各々前記第２の絶縁膜及び前記第４の絶縁膜に形成された前記コンタクトホールを介して一端が前記第１電極に接続され、他端が前記共通電極配線に接続された
請求項３から請求項１０の何れか１項記載の電磁波検出素子。
【請求項１２】
前記複数のコンタクトは、前記第１電極と同じ部材により形成された
請求項３から請求項１１の何れか１項記載の電磁波検出素子。
【請求項１３】
前記第１電極は、隣接する他の第１電極と、接続部位を介して電気的に接続されている
請求項１から請求項１２の何れか１項記載の電磁波検出素子。
【請求項１４】
前記第１電極は、前記信号配線に沿って隣接する他の第１電極と接続されている
請求項１３記載の電磁波検出素子。
【請求項１５】
前記第１電極は、前記走査配線に沿って隣接する他の第１電極と接続されている
請求項１３又は請求項１４記載の電磁波検出素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−１０２１９８（Ｐ２０１３−１０２１９８Ａ）
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願番号】特願２０１３−６６９９（Ｐ２０１３−６６９９）
【出願日】平成２５年１月１７日（２０１３．１．１７）
【分割の表示】特願２００８−２０９１７９（Ｐ２００８−２０９１７９）の分割
【原出願日】平成２０年８月１５日（２００８．８．１５）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願日】平成２５年１月１７日（２０１３．１．１７）
【分割の表示】特願２００８−２０９１７９（Ｐ２００８−２０９１７９）の分割
【原出願日】平成２０年８月１５日（２００８．８．１５）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
[ Back to top ]