非半導体基板内に少なくとも部分的に配置された高Q変圧器
アセンブリは非半導体基板に例えば複数の低抵抗マイクロバンプによってフリップチップボンドされた集積回路ダイを含む。一つの新規な態様では、新規な高周波数変圧器の少なくとも一部が非半導体基板内に配置され、ここでは前記非半導体基板がボール・グリッド・アレイ(BGA)集積回路パッケージの基板である。低抵抗マイクロバンプの少なくとも一つは前記基板内の前記変圧器の部分を前記集積回路ダイ内の回路に接続する。2ギガヘルツで、前記新規な変圧器は少なくとも0.4のカップリング係数kおよび少なくとも10の変圧器品質ファクタQを有する。前記新規な変圧器構造は、セルラフォン内のRFトランシーバの送信チェーン内のドライバ増幅器のシングルエンド入力に差動出力をカップリングする用途に用いられる。
【発明の詳細な説明】
【技術分野】
【0001】
開示された実施形態は高周波数用途の変圧器に関する。
【背景技術】
【0002】
セルラフォン中に見られるトランシーバなどの無線周波数(RF)回路はしばしばインダクタおよび変圧器を含む。図1(従来技術)は米国特許第6,180,445号明細書に開示された螺旋状のインダクタ21のトップダウン図である。螺旋状のインダクタ21は能動素子とともにシリコン基板の活性領域内に製造される。インダクタはまた非半導体基板内に部分的に配置され、IC内の回路にマイクロバンプによって接続されることもあり、それは次にBGAパッケージ基板にボンドされたフリップチップとなることができる。
【0003】
米国特許第6,833,285号明細書はシリコン基板上に製造された螺旋状のインダクタの別の例を示す。この構造はフリップ−チップ・シリコン・インターポーザの一部である。図2(従来技術)は米国特許出願公開第US2000/0121606号明細書に開示されたフリップチップ変圧器16のトップダウン図である。フリップチップ変圧器16は半導体ウェハ2上に製造される。図3(従来技術)は集積化された変圧器構造の斜視図である。変圧器は三つの一次(primary)ノードP1,P2およびP3、ならびに、二つの二次(secondary)ノードS1およびS2を含む。一次ノードはトランスミッタのミキサに接続される。二次ノードの一つはドライバ増幅器の入力に接続されるのに対し、二次ノードの他方は接地される。前記ミキサと前記ドライバ増幅器と前記変圧器とは、Qualcomm社から入手できる、フリップチップパッケージトランシーバ集積回路の一部である。従来の集積化された変圧器構造、例えば、図2および3に示された構造は、一般に、望ましくない低品質ファクタQ、および/または、望ましくない低カップリング係数、および/または、望ましくない大きさの集積回路ダイ領域を占めるかのいずれかである。高Qおよび十分に高いカップリング係数を有し、かつ、比較的に小さな集積回路ダイ領域を占める代替物が望まれる。
【発明の概要】
【0004】
アセンブリ(assembly)は複数のフリップチップマイクロバンプ(flip-chip microbumps)によって非半導体基板にボンドされたフリップチップである集積回路を含む。前記非半導体基板は、例えば、ボール・グリッド・アレイ(BGA)集積回路パッケージのボンドボール(bond balls)がアタッチされる基板である。新規な一態様においては、新規な変圧器の少なくとも一部分が前記非半導体基板内に配置される。前記複数のフリップチップマイクロバンプの少なくとも一つは、前記非半導体基板内の前記変圧器のこの部分を、前記集積回路ダイ内の回路に接続する。2ギガヘルツにおいては、前記新規な変圧器は、少なくとも0.4のカップリング係数kを有し、そしてまた少なくとも10の変圧器品質(transformer quality)ファクタQを有する。前記新規な変圧器は4.0ギガヘルツより大きい自己共振周波数を有する。前記新規な変圧器には、セルラフォン内部のRFトランシーバ集積回路ダイ内のドライバ増幅器のシングルエンド入力(single-ended input)にミキサの差動出力をカップリングするという用途がある。
【0005】
一つの特定の例では、前記非半導体基板は、いくつかのメタル配線の層およびいくつの非半導体誘電体材料の層を含む、多層配線(multi-layer interconnect)基板である。前記集積回路ダイは、無線トランスミッタ回路の送信チェーン内のドライバ増幅器およびミキサを含む、RFトランシーバ集積回路ダイである。前記ミキサは前記変圧器を通して前記ドライバ増幅器を駆動する。前記新規な変圧器の一部は前記集積回路ダイ内に配置され、これにより前記変圧器の一次ノードと前記変圧器の二次ノードとの間で高いカップリングが達成されるように用いられるジオメトリ(geometries)および小さなコンダクタ幅が可能となる。前記新規な変圧器の別の部分は非半導体基板内に配置され、これにより寄生容量を減少させ、そして、高変圧器品質ファクタQが達成されるように低抵抗パッケージメタライゼーション(low resistance package metallization)を利用することができるようになる。前記半導体基板内に配置された前記新規な変圧器の前記部分は前記集積回路ダイ内の関連付けられた回路に一つまたは複数のマイクロバンプによって接続される。前記新規な変圧器の少なくとも一部を前記基板内に設置することにより、変圧器を実現するために要求される集積回路ダイ領域の大きさは低減される。
【0006】
以上は要約であり、そして従って、必然的に、簡略化、一般化および詳細の省略を含んでおり、当業者であれば、前記要約は例示に過ぎず、そして、如何なる点においても限定を意味してはいないことはわかるであろう。本明細書に述べられる他の態様、発明の特徴、ならびに、デバイスおよび/またはプロセスは、請求項によってのみ定義され、ここにおいて説明される限定されない詳細な説明において明らかになるであろう。
【図面の簡単な説明】
【0007】
【図1】図1は半導体基板上で実現された従来技術の構造の斜視図である。
【図2】図2は半導体基板上で実現された従来技術の構造の斜視図である。
【図3】図3は半導体基板上で実現された従来技術の構造の斜視図である。
【図4】図4は一新規な態様に従ったモバイル通信デバイス100の高レベルブロック図である。
【図5】図5は図4のRFトランシーバ集積回路のより詳細なブロック図である。
【図6】図6は図5のミキサ122およびドライバ増幅器124、および、ミキサ122をドライバ増幅器124にカップリングする新規な変圧器128のより詳細な図である。
【図7】図7は図6の新規な変圧器128が何故に一部が集積回路103内に、そして、一部が非半導体基板143内に配置されるのかを示す簡略化された断面図である。
【図8】図8は図6の変圧器128の斜視図である。
【図9】図9は非半導体基板143内に配置された図8の変圧器128のメタルコンダクタの斜視図である。
【図10】図10は集積回路103内に配置された図8の変圧器128のメタルコンダクタの斜視図である。
【図11】図11は図6の一次および二次変圧器128の品質ファクタQが周波数と共にどのように変動するのかを示すチャートである。
【図12】図6の一次および二次変圧器128のカップリング係数kが周波数と共にどのように変動するのかを示すチャートである。
【図13】図13は図6の変圧器128の自己共振周波数を示すチャートである。
【図14】図14は第2の新規な態様に従った第2の実施形態の変圧器の簡略化された斜視図である。
【図15】図15は非半導体基板143内に配置された図14の変圧器の二次コンダクタの斜視図である。
【図16】図15は集積回路ダイ103内に配置された図14の変圧器の一次コンダクタの斜視図である。
【図17】図17は図14の変圧器の一次および二次の品質ファクタQが周波数と共にどのように変動するのかを示すチャートである。
【図18】図18は図14の変圧器の一次および二次のカップリング係数kが周波数と共にどのように変動するのかを示すチャートである。
【図19】図19は図14の変圧器の一次および二次のカップリング係数kが集積回路103と基板143との間の距離(同軸の軸に沿った測定)の変化と共にどのように変動するのかを示すチャートである。
【図20】図20は第3の新規な態様に従った第3の実施形態の変圧器の簡略化された斜視図である。
【図21】図21は非半導体基板143内に配置された図20の変圧器の二次コンダクタの斜視図である。
【図22】図22は非半導体基板143内に配置された図20の変圧器の一次コンダクタの斜視図である。
【図23】図23は図20の変圧器の一次および二次の品質ファクタQが周波数と共にどのように変動するのかを示すチャートである。
【図24】図24は図20の一次および二次変圧器のカップリング係数kが周波数と共にどのように変動するのかを示すチャートである。
【図25】図25は一態様に従った方法400のフローチャートである。
【発明を実施するための形態】
【0008】
図4は、一新規な態様に従ったモバイル通信デバイス100の一つの特定のタイプのとても簡略された高レベルブロック図である。この特定の例においては、モバイル通信デバイス100は、符号分割多重アクセス(CDMA)セルラフォン通信プロトコルに従って動作することができる3Gセルラフォンである。前記セルラフォンは(図示しないいくつかの他のパーツの間に)一つのアンテナ102と二つの集積回路103および104を含む。集積回路104は“デジタルベースバンド集積回路”または“ベースバンドプロセッサ集積回路”と呼ばれる。集積回路103はRFトランシーバ集積回である。RFトランシーバ集積回103は、トランスミッタの他にレシーバーも含むので、“トランシーバ”と呼ばれる。
【0009】
図5は、図4のRFトランシーバ集積回路103のより詳細なブロック図である。レシーバーは受信チェーン(receive chain)と呼ばれるものの他にローカルオシレータ111を含む。セルラフォンが受信している時、高周波数RF信号112がアンテナ102上で受信される。信号112からの情報は送受信切り替え器(duplexer)113を通り抜け、そして、受信チェーン110中を通る。信号112は、低ノイズ増幅器(LAN)115によって増幅され、そして、周波数がミキサ116によってダウンコンバートされる。その結果として生じるダウンコンバートされた信号はバンドパスフィルタ117によってフィルタされ、そして、デジタルベースバンド集積回路104に通される。デジタルベースバンド集積回路104内のアナログ・デジタル変換器118は、前記信号をデジタル形式に変換し、そして、その結果として生じるデジタル情報はデジタルベースバンド集積回路104内のデジタル回路によって処理される。
【0010】
もしセルラフォンが送信しているとすると、送信されるべき情報はデジタルベースバンド集積回路104内のデジタル・アナログ変換器119によってアナログ形式に変換され、“送信チェーン(transmit chain)”120に供給される。ベースバンドフィルタ121はデジタル・アナログ変換器プロセスに起因するノイズを除去する。それから、ローカルオシレータ123のコントロール下のミキサ122は、前記信号を高い周波数にアップコンバートする。ドライバ増幅器124と外部電力増幅器125は、高周波数RF信号126がアンテナ102から送信されるように、アンテナ102を駆動するために、前記高周波数信号を増幅する。デジタルベースバンド集積回路104は、ローカルオシレータ信号の周波数、または、ローカルオシレータ123からミキサ122に供給される信号(signals)LOをコントロールすることにより、トランスミッタを調整(tune)する。
【0011】
図6は、どのようにしてミキサ122が調整されたタンク(tank)回路126を介してドライバ増幅器124に結合されるかを示すより詳細な図である。タンク127は、ミキサ122から差動信号を受け取り、差動・シングルエンド変換(differential to single-ended conversion)を行い、そして、ドライバ増幅器124にシングルエンド信号を供給するという点において、差動・シングルエンド変換機能を行う。タンク127はまた、ミキサ122からの電流信号を、ドライバ増幅器124に供給される電圧信号に変換するという点において、電流・電圧変換機能を行う。
【0012】
タンク127は、新規な変圧器(transformer)128、一次キャパシタ129および二次キャパシタ130を含む。キャパシタ記号129および130中を通る矢印は、一次および二次キャパシタがプログラムブ可能な可変(programmable variable)キャパシタであることを表している。キャパシタ129および130のキャパシタンスはデジタル回路(不図示)によって変えることができる。変圧器128は一次(a primary)131および二次(a secondary)132を含む。一次131はノードP1からノードP2に延びる第1の部分(portion)を含む。ノードP2は一次上のタップであり、そして、RFトランシーバ集積回103の端子133に接続される。ノードP2はまたRFトランシーバ集積回103内においてDC供給電圧コンダクタ134に結合されている。前記DC供給電圧はここではVCCとする。一次131はまたノードP2からノードP3に延びる第2の部分(portion)を含む。ノードP3はRFトランシーバ集積回103の端子135に接続される。破線136はRFトランシーバ集積回103の境界を表す。前記一次の前記第2の部分は、以下にさらに詳細に述べられる非半導体基板143内のRFトランシーバ集積回103の外側に配置される。
【0013】
二次132もまた第1の部分および第2の部分を含む。前記二次の前記第1の部分はノードS1からノードS2に延びる。ノードS2は二次上のタップである。ノードS2はRFトランシーバ集積回103の端子137に接続される。前記二次の前記第2の部分はノードS2からノードS3に延びる。破線136によって示されるように、前記二次の前記第2の部分はRFトランシーバ集積回103の外側に配置される。
【0014】
図7は、RFトランシーバ集積回103の簡略化した断面図である。RFトランシーバ集積回103は、複数のマイクロバンプ(“バンプ”)135,137,133,141および142によって非半導体多層基板143にマウントされたフリップチップである。非半導体多層基板143は、この例では、ボール・グリッド・アレイ(BGA)集積回路パッケージの基板である。基板143は、半導体ウェハ製造ステップを用いて半導体ウェハ上に実現された構造ではない。基板143は、単結晶半導体ウェハ材料の基板層を含んでいない。非半導体基板143は、例えば、多層積層セラミック構造(multi-layer laminated ceramic structure)、多層プレスセラミック構造(multi-layer pressed ceramic structure)、多層積層プラスチック構造(multi-layer laminated plastic structure)、または、RF4 グラスファイバ/エポキシ樹脂などの多層エポキシ樹脂構造でも構わない。また、別の非半導体基板材料も用いることが可能である。本例では、非半導体基板143は、積層構造であり、そして、厚さ60nmのエポキシ樹脂誘電体層144である。層144は、商標名CCL−HL832BTとして知られている材料である。前記材料は日本の東京の三菱化学ガス株式会社から商業的に入手可能である。“BT”は、Bismalimide Triazine(ビスマレイミド・トリアジン)のことである。“CCL”はcopper-clad(銅被覆)を意味する。非半導体基板143は、さらに、四つの15ミクロン厚の銅配線147−150に加えて、二つの別の40ミクロン厚の誘電体層145および146を含む。誘電体層145および146は、日本の東京の三菱化学ガス株式会社から入手可能である商標名HL830NX−Aの材料からなる。非半導体基板143の上面および下面の主面はそれぞれソルダマスク層151および152を含む。表面実装ソルダボール153−155は、密着層(adhesion layers)およびバリアメタル層(barrier metal layers)を含む複数の(multiple)別のフリップチップメタル層(不図示)を用いて、メタル配線層150に取り付けられている。
【0015】
図7に示されるように、前記一次の前記第2の部分および前記二次の前記第2の部分は非半導体基板143内に配置されている。ノードS3、それは基板143内にあり、ソルダボール154を通って、モバイル通信デバイス100内で全部のBGAパッケージが取り付けられている下地のプリトン基板内の接地導体(不図示)に結合されている。いくつかの実施形態においては、BGA集積回路パッケージはまたデジタルベースバンド集積回路104と電力増幅器125とその他のコンポーネントを含む。基板143に取り付けられた他の集積回路ダイと同様に、集積回路ダイ103は、BGAパッケージの別の部分(不図示)によって封止されている。
【0016】
図8は、新規な変圧器128のコンダクタとマイクロバンプの簡略化された斜視図である。一次と二次と相互接続するマイクロバンプとが図面内においてよりはっきり見えるように、変圧器128の近傍の誘電体層および他の構造は示されていない。非半導体基板143内に実現された一次および二次の第2の部分は、ページから外側に向かい合っている、図8の見える範囲内のトップ上に見られる。厚い(thicker)コンダクタ156および157はそれぞれ一次および二次の第2の部分のコンダクタである。コンダクタ156および157はメタル層147(M1)内に実現されているが、一次および二次の第1の部分の薄い(thinner)コンダクタ158および159はRFトランシーバ集積回路103内のメタル層内に実現されている。図に例示されるように各コンダクタ156および157は少なくとも一つの一巻きがあり、そして、図に例示されるように各コンダクタ158および159は少なくとも一つの一巻きがある。
【0017】
図9は図8の構造の部分図である。図9は非半導体基板143内に実現された厚いコンダクタ156および157を示す。厚いコンダクタ156および157は約30ミクロン幅であり、そして、一次および二次の第2部分の間は約30ミクロンの間隔がある。図10は図8の構造の部分図である。図10はRFトランシーバ集積回路103内に実現された薄いコンダクタ158および159を示す。薄いコンダクタ158および159は約10ミクロン幅であり、そして、一次および二次の第1部分の間は約2ミクロンの間隔がある。
【0018】
新規な変圧器128は、2ギガヘルツで測定された変圧器品質ファクタQを有し、それは少なくとも10であり、図6−図10の例では約19である。ここで使用された用語としての、変圧器の前記品質ファクタQは、一次または二次の一つがいつも最小の品質ファクタQを有する品質ファクタQのことを意味している。図11は、図6−図10の変圧器128の一次131および二次132の品質ファクタを示すチャートである。ライン160は一次131の品質ファクタQを表している。ライン161は二次132の品質ファクタQを表している。一次は2ギガヘルツで約19の品質ファクタを有し、二次は2ギガヘルツで19より大きい品質ファクタを有しているので、2ギガヘルツで変圧器128は約19の品質ファクタQを有する。2ギガヘルツで、一次は約1.4nHのインダクタンスを有し、そして、二次は約1.4nHのインダクタンスを有する。
【0019】
図12は変圧器128のカップリング係数kを示すチャートである。カップリング係数kは、二つの回路間に存在する電気的結合の程度を表現する、零と一との間の数である。それは、結合回路(複数)の自己インピーダンス(複数)の積の平方根に対する相互インピーダンスの比として計算され、ここにおいて、全てのインピーダンスは同じ単位で表現される。図12において、ライン162は変圧器128のカップリング係数kを表している。新規な変圧器128は、2ギガヘルツで測定されたカップリング係数kを有し、それは少なくとも0.4であり、図6−図10の例では約0.75である。
【0020】
図13は変圧器128の自己共振周波数を示すチャートである。図13に示されるように、変圧器128の自己共振周波数は約17ギガヘルツである。変圧器自己共振周波数は、一次および二次のインダクタンスを含み、かつ、変圧器構造の寄生容量を含むLC回路に起因する。
【0021】
一つの有利な態様においては、変圧器128は、少なくとも10のQを有し、そしてまた、少なくとも0.4のカップリング係数を有する。もし、変圧器が、BGAパッケージのFR4プリント回路ボードなどの通常の非半導体基板内のメタルのシングル層内の二つの螺旋状の結合インダクタとして実現されたなら、一次および二次は主に水平に結合されるだけになるであろう。その結果、0.2または0.3の範囲の低いカップリング係数が達成されるであろう。比較的高い品質ファクタQは、しかしながら、FR4基板の高い品質および低抵抗のメタライゼーションによって達成されている可能性がある。もし、変圧器が図3に示された構造を用いてオンチップで集積されたなら、他方では、一次および二次のコンダクタは、一般の半導体製造プロセスで実現できる細かく制御されたメタライゼーションによって、お互いにかなり近くに置かれることができる。その結果、図3の構造は0.7以上の高いカップリング係数を有することができるであろう。残念ながら、図3のオンチップ構造はメタルコンダクタと半導体ダイ内の別の近くの構造との間に大きな寄生容量をたぶん含むであろう。いわゆる“(クロスオーバー)cross-overs”を実現するために用いられる一次および二次内のオンチップ相互メタライゼーション層ヴィア(on-chip intermetallization layer vias)の実質的な抵抗は変圧器品質ファクタQを低減するであろう。二つのこのようなクロスオーバーは図3では参照番号190および191で示される。これらの構造上の欠点の結果、オンチップ変圧器構造の品質ファクタQは一般に10未満であり、そして、オンチップ変圧器は好ましくない低い自己共振周波数を有するであろう。一つの新規な態様においては、モバイル通信デバイス100の変圧器128は0.4よりもわずかに大きいカップリング係数kを有することが必要なだけだと認められる。この結合係数は、ダイ103内の集積化された形内の変圧器128の一部を提供し、そして、非半導体基板143内の変圧器128の一部を提供することにより、実現されることができるとさらに認められる。この0.4カップリング係数は、10を越える変圧器品質ファクタQをもまた実現しながら実現されることができる。さらに、クロスオーバーを実現するために、高抵抗オンチップヴィアよりも低抵抗マイクロバンプを利用することにより、10の所望の変圧器品質ファクタQを上回る十分な19の変圧器品質ファクタQが達成される。一次および二次は水平的にはちょうど結合されておらず、図7に示されるのと同様に、むしろ垂直的および同軸的に結合される。新規な変圧器128は従ってダイ103の350ミクロン領域(area)に対して310ミクロンを占める。基板143では350ミクロン領域に対して同じ310ミクロンが必要とされる。新規な変圧器128と、それのミキサ122およびドライバ増幅器124への接続とには、三つのマイクロバンプを要する。
【0022】
図8の変圧器128は多くの用途でうまく働くが、RFトランシーバ集積回路103の試験および製造での用途はウェハプローブ試験を含む。ウェハプローブ試験は、集積回路が、ダイスを切り出すためにウェハをダイスしてカットする前の加工された集積回路のウェハの一部である間に、集積回路の回路(circuitry)のパフォーマンスおよび特性を働かすことおよび試験することを含む。多くの小さなプローブを有するテストヘッドは、前記プローブが集積回路上のマイクロバンプと物理的および電気的なコンタクトが取れるように、ウェハ上の集積回路に向かって持って来られる。ヘッドおよびプローブが所望のマイクロバンプと物理的および電気的なコンタクトを取った後、集積回路は活性化され(energized)、そして、プローブを介してテストされる。図8のRFトランシーバ集積回路ダイ103のこのようなテストは、けれども、基板143上に集積回路ダイ103がフリップチップ搭載される前には変圧器128は完全な状態では存在していないので、実行することは難しいかまたは不可能かもしれない。ミキサ122からドライバ増幅器124への変圧器カップリングは従ってウェハプローブステージでは容易にはテストすることができない。
【0023】
図14は、変圧器の第2の実施形態200の簡略化された斜視図である。第2の実施形態は第1の実施形態よりも容易にウェハプローブテストステージでテストされる。図8の例と同様に、一次および二次のコンダクタの構造があらわになるように、誘電体層およびその他の構造は図15には示されていない。もし図8の変圧器128が集積回路103内で実施されたら、ミキサ122が図8の変圧器128を介してドライバ増幅器124を駆動するのと同様に、もし図14の実施形態が集積回路103内で実施されたら、ミキサ122は図14の変圧器を介してドライバ増幅器124も駆動する。
【0024】
図15は、図14の変圧器の二次のコンダクタ201の斜視図である。二次は完全に非半導体基板143内に配置されている。二次の第1の端(end)202はマイクロバンプ203によって集積回路103に結合され、そして、ドライバ増幅器124の入力端上に結合される。二次の第2の端(end)204は基板143内の接地コンダクタに接地されている。マイクロバンプは従って第2の端204を接地するために第2の端204には設けられない。螺旋状の二次は2ギガヘルツで約2.0nHのインダクタンスを有する。
【0025】
図16は、図14の変圧器の一次のコンダクタ205の斜視図である。コンダクタ205は完全に集積回路103内に配置されている。ラベルP1は、ミキサ122の第1の出力ノードに結合された一次の第1の端を特定する。ラベルP3は、ミキサ122の第2の出力ノードに結合された一次の第2の端を特定する。ラベルP2は、図6に示されるように供給電圧電源に結合された一次上のタップを特定する。一次は2ギガヘルツで約1.0nHのインダクタンスを有する。変圧器はRFトランシーバ集積回路ダイ103上の340ミクロン領域に対して345ミクロンを占める。
【0026】
図17は、一次および二次の品質ファクタQが周波数によってどのように変化するのかを示すチャートである。ライン207が一次の品質ファクタQを表しているのに対し、ライン206は二次の品質ファクタQを表している。2ギガヘルツで、一次は約16のQを有し、そして、二次は約33のQを有する。変圧器は従って2ギガヘルツで約16の変圧器品質ファクタQを有すると言える。
【0027】
図18は、図14の変圧器のカップリング係数kが周波数によってどのように変化するのかを示すチャートである。ライン208はカップリング係数kを表している。
【0028】
図19は、カップリング係数kが図14の実施形態のIC103と基板143との間の距離の関数としてどのように変化するのかを示すチャートである。ライン163はカップリング係数kを表している。図14−16の例では、一次のコンダクタ205と二次のコンダクタとの間の距離(一次および二次の軸の同軸上に沿って測った距離)は約46ミクロンである。
【0029】
図8の第1の実施形態では一次の一部および二次の一部は非半導体基板143内に実現されたが、図14の第2の実施形態では一次は完全に集積回路103上で実現され、そして、二次は完全に基板143内で実現される。何故なら、二次をドライバ増幅器124の入力ノードに接続するためにたった一つのマイクロバンプ203が用いられているので、図15に示された形状とほぼ同じ形状を有する二次のインダクタを具現化するために、ウェハプローブヘッドを変更することができるからである。ウェハプローブヘッドは、マイクロバンプ203を含んでいると言うよりは、マイクロバンプ203の位置する場所でプローブを有する。プローブの一端はテスト二次(the test secondary)の端202に結合される。プローブの他端はマイクロバンプ203にコンタクトされる。ウェハプローブヘッドが降ろされてプローブがマイクロバンプにコンタクトすると、ウェハプローブヘッドのテスト二次は一次に関しておおよそ図14に示されるオリエンテーション(orientaion)に配置される。次にテストヘッドはプローブを介して集積回路103を活性化し(energize)、そして、ミキサ122は変圧器を介してドライバ増幅器124を駆動する。変圧器はこの時点で集積回路103上で一次を含み、そして、集積回路103上でテスト二次を含む。ウェハプローブテストヘッドは集積回路103のパフォーマンスを働かして試験する。その試験後、ウェハプローブヘッドはウェハ上の次の集積回路に移動され、前記試験プロセスが繰り返される。したがって、前記試験は、実際のアセンブリされた変圧器の試験ではなく、むしろウェハプローブテストヘッドの一部である代替のテスト二次を含むテストであることが分かる。
【0030】
図14の第2の実施形態では、一次は集積回路ダイ103上に集積される。変圧器の第2の実施形態は従ってダイ領域(die area)の大きさを占める。もし採用した非半導体基板が三つ以上の層のメタル配線を有すると、図20に示された第3の実施形態を採用できる。図20の第3の実施形態においては、一次および二次の両方が完全に非半導体基板143内に配置される。
【0031】
図20は、新規な変換器の第3の実施形態の斜視図である。第3の実施形態300は、基板143の下から集積回路103の表面に向かって見上げた見晴らしの利く地点から見たものである。変圧器の構造がよりはっきり見えるように、図20には誘電体層および集積回路103は示されていない。一次のコンダクタ301および二次のコンダクタ302を含む変圧器全体は非半導体基板143内に配置されている。
【0032】
図21は、一次を省いた二次の斜視図である。図22は、二次を省いた一次の斜視図である。第1のマイクロバンプ303は、一次コネクタ301の第1の端304を集積回路103のミキサ122の第1の出力ノードに接続する。第2のマイクロバンプ305は、一次コネクタ301の第2の端306を集積回路103のミキサ122の第2の出力ノードに接続する。参照数字P1は一次の第1の端を特定し、参照数字P2は一次上のタップを特定し、そして、参照数字P3は一次の第2の端を特定している。第3のマイクロバンプ307は、二次コンダクタ302の第1の端308をドライバ増幅器124の入力ノードに接続する。前記接続は、第1の端308からパッド309を経て、導電性ヴィア310を垂直に経て、パッド311へと、パッド312へと横方向に、そして、第3のマイクロバンプ307を垂直に経て、集積回路103内のドライバ増幅器入力ノードに延びる。参照数字S1は二次の第1の端を特定する。参照数字S3は基板143内の接地導体に接続される二次の第2の端を特定する。一次は2ギガヘルツで約0.9nHのインダクタンスを有し、二次は2ギガヘルツで約1.0nHのインダクタンスを有する。変圧器は、533ミクロン分の522ミクロンの基板143の領域を占める。何故なら、一次および二次はもっぱら基板143内で実現されているので、変圧器は集積回路103上のごくわずかな量しか消費しないからである。
【0033】
図23は、図20−22の第3の実施形態の一次の品質ファクタQおよび二次の品質ファクタQを示すチャートである。変圧器の第3の実施形態300は2ギガヘルツで約30の変圧器品質ファクタを有する。
【0034】
図24は、図20−22の第3の実施形態のカップリング係数kを示すチャートである。2ギガヘルツでは、変圧器の第3の実施形態300は約0.44のカップリング係数を有する。
【0035】
図25は、新規な態様に従ったワンステップ方法400のフローチャートである。ステップ401において、変圧器が少なくとも0.4のカップリング係数kを有し、そして、少なくとも10の品質ファクタQを有するように、集積回路ダイ内の回路(例えば、図7のRFトランシーバ集積回路ダイ103のドライバ増幅器124の入力ノード)は、フリップチップマイクロバンプ(例えば、マイクロバンプ137)を介して、非半導体基板(例えば、基板143)内の変圧器の少なくとも一つの部分に接続される。一例では、前記変圧器の前記部分は図7の基板143内に示された前記部分である。新規な方法400の第2の例では、マイクロバンプは図15のマイクロバンプ203である。このマイクロバンプ203は、図7の集積回路103のドライバ増幅器124の入力ノードに接続される。新規な方法400の第3の例では、マイクロバンプは図20のマイクロバンプ307である。このマイクロバンプは、図7の集積回路103のドライバ増幅器124の入力ノードに接続される。方法400においては、いくつか、または、実質的に全て、または、全ての新規な変圧器のいずれかが非半導体基板内に配置される。
【0036】
以上いくつか特定の実施形態について教授的目的で述べたが、この特許文献の教示は一般的な適用性を有し、そして、上記に述べた特定の実施形態に限定されない。したがって、記載した特定の実施形態の種々な変更、改造および種々な特徴の組合せは以下に示される特許請求の範囲を逸脱しない範囲で実施できる。
【技術分野】
【0001】
開示された実施形態は高周波数用途の変圧器に関する。
【背景技術】
【0002】
セルラフォン中に見られるトランシーバなどの無線周波数(RF)回路はしばしばインダクタおよび変圧器を含む。図1(従来技術)は米国特許第6,180,445号明細書に開示された螺旋状のインダクタ21のトップダウン図である。螺旋状のインダクタ21は能動素子とともにシリコン基板の活性領域内に製造される。インダクタはまた非半導体基板内に部分的に配置され、IC内の回路にマイクロバンプによって接続されることもあり、それは次にBGAパッケージ基板にボンドされたフリップチップとなることができる。
【0003】
米国特許第6,833,285号明細書はシリコン基板上に製造された螺旋状のインダクタの別の例を示す。この構造はフリップ−チップ・シリコン・インターポーザの一部である。図2(従来技術)は米国特許出願公開第US2000/0121606号明細書に開示されたフリップチップ変圧器16のトップダウン図である。フリップチップ変圧器16は半導体ウェハ2上に製造される。図3(従来技術)は集積化された変圧器構造の斜視図である。変圧器は三つの一次(primary)ノードP1,P2およびP3、ならびに、二つの二次(secondary)ノードS1およびS2を含む。一次ノードはトランスミッタのミキサに接続される。二次ノードの一つはドライバ増幅器の入力に接続されるのに対し、二次ノードの他方は接地される。前記ミキサと前記ドライバ増幅器と前記変圧器とは、Qualcomm社から入手できる、フリップチップパッケージトランシーバ集積回路の一部である。従来の集積化された変圧器構造、例えば、図2および3に示された構造は、一般に、望ましくない低品質ファクタQ、および/または、望ましくない低カップリング係数、および/または、望ましくない大きさの集積回路ダイ領域を占めるかのいずれかである。高Qおよび十分に高いカップリング係数を有し、かつ、比較的に小さな集積回路ダイ領域を占める代替物が望まれる。
【発明の概要】
【0004】
アセンブリ(assembly)は複数のフリップチップマイクロバンプ(flip-chip microbumps)によって非半導体基板にボンドされたフリップチップである集積回路を含む。前記非半導体基板は、例えば、ボール・グリッド・アレイ(BGA)集積回路パッケージのボンドボール(bond balls)がアタッチされる基板である。新規な一態様においては、新規な変圧器の少なくとも一部分が前記非半導体基板内に配置される。前記複数のフリップチップマイクロバンプの少なくとも一つは、前記非半導体基板内の前記変圧器のこの部分を、前記集積回路ダイ内の回路に接続する。2ギガヘルツにおいては、前記新規な変圧器は、少なくとも0.4のカップリング係数kを有し、そしてまた少なくとも10の変圧器品質(transformer quality)ファクタQを有する。前記新規な変圧器は4.0ギガヘルツより大きい自己共振周波数を有する。前記新規な変圧器には、セルラフォン内部のRFトランシーバ集積回路ダイ内のドライバ増幅器のシングルエンド入力(single-ended input)にミキサの差動出力をカップリングするという用途がある。
【0005】
一つの特定の例では、前記非半導体基板は、いくつかのメタル配線の層およびいくつの非半導体誘電体材料の層を含む、多層配線(multi-layer interconnect)基板である。前記集積回路ダイは、無線トランスミッタ回路の送信チェーン内のドライバ増幅器およびミキサを含む、RFトランシーバ集積回路ダイである。前記ミキサは前記変圧器を通して前記ドライバ増幅器を駆動する。前記新規な変圧器の一部は前記集積回路ダイ内に配置され、これにより前記変圧器の一次ノードと前記変圧器の二次ノードとの間で高いカップリングが達成されるように用いられるジオメトリ(geometries)および小さなコンダクタ幅が可能となる。前記新規な変圧器の別の部分は非半導体基板内に配置され、これにより寄生容量を減少させ、そして、高変圧器品質ファクタQが達成されるように低抵抗パッケージメタライゼーション(low resistance package metallization)を利用することができるようになる。前記半導体基板内に配置された前記新規な変圧器の前記部分は前記集積回路ダイ内の関連付けられた回路に一つまたは複数のマイクロバンプによって接続される。前記新規な変圧器の少なくとも一部を前記基板内に設置することにより、変圧器を実現するために要求される集積回路ダイ領域の大きさは低減される。
【0006】
以上は要約であり、そして従って、必然的に、簡略化、一般化および詳細の省略を含んでおり、当業者であれば、前記要約は例示に過ぎず、そして、如何なる点においても限定を意味してはいないことはわかるであろう。本明細書に述べられる他の態様、発明の特徴、ならびに、デバイスおよび/またはプロセスは、請求項によってのみ定義され、ここにおいて説明される限定されない詳細な説明において明らかになるであろう。
【図面の簡単な説明】
【0007】
【図1】図1は半導体基板上で実現された従来技術の構造の斜視図である。
【図2】図2は半導体基板上で実現された従来技術の構造の斜視図である。
【図3】図3は半導体基板上で実現された従来技術の構造の斜視図である。
【図4】図4は一新規な態様に従ったモバイル通信デバイス100の高レベルブロック図である。
【図5】図5は図4のRFトランシーバ集積回路のより詳細なブロック図である。
【図6】図6は図5のミキサ122およびドライバ増幅器124、および、ミキサ122をドライバ増幅器124にカップリングする新規な変圧器128のより詳細な図である。
【図7】図7は図6の新規な変圧器128が何故に一部が集積回路103内に、そして、一部が非半導体基板143内に配置されるのかを示す簡略化された断面図である。
【図8】図8は図6の変圧器128の斜視図である。
【図9】図9は非半導体基板143内に配置された図8の変圧器128のメタルコンダクタの斜視図である。
【図10】図10は集積回路103内に配置された図8の変圧器128のメタルコンダクタの斜視図である。
【図11】図11は図6の一次および二次変圧器128の品質ファクタQが周波数と共にどのように変動するのかを示すチャートである。
【図12】図6の一次および二次変圧器128のカップリング係数kが周波数と共にどのように変動するのかを示すチャートである。
【図13】図13は図6の変圧器128の自己共振周波数を示すチャートである。
【図14】図14は第2の新規な態様に従った第2の実施形態の変圧器の簡略化された斜視図である。
【図15】図15は非半導体基板143内に配置された図14の変圧器の二次コンダクタの斜視図である。
【図16】図15は集積回路ダイ103内に配置された図14の変圧器の一次コンダクタの斜視図である。
【図17】図17は図14の変圧器の一次および二次の品質ファクタQが周波数と共にどのように変動するのかを示すチャートである。
【図18】図18は図14の変圧器の一次および二次のカップリング係数kが周波数と共にどのように変動するのかを示すチャートである。
【図19】図19は図14の変圧器の一次および二次のカップリング係数kが集積回路103と基板143との間の距離(同軸の軸に沿った測定)の変化と共にどのように変動するのかを示すチャートである。
【図20】図20は第3の新規な態様に従った第3の実施形態の変圧器の簡略化された斜視図である。
【図21】図21は非半導体基板143内に配置された図20の変圧器の二次コンダクタの斜視図である。
【図22】図22は非半導体基板143内に配置された図20の変圧器の一次コンダクタの斜視図である。
【図23】図23は図20の変圧器の一次および二次の品質ファクタQが周波数と共にどのように変動するのかを示すチャートである。
【図24】図24は図20の一次および二次変圧器のカップリング係数kが周波数と共にどのように変動するのかを示すチャートである。
【図25】図25は一態様に従った方法400のフローチャートである。
【発明を実施するための形態】
【0008】
図4は、一新規な態様に従ったモバイル通信デバイス100の一つの特定のタイプのとても簡略された高レベルブロック図である。この特定の例においては、モバイル通信デバイス100は、符号分割多重アクセス(CDMA)セルラフォン通信プロトコルに従って動作することができる3Gセルラフォンである。前記セルラフォンは(図示しないいくつかの他のパーツの間に)一つのアンテナ102と二つの集積回路103および104を含む。集積回路104は“デジタルベースバンド集積回路”または“ベースバンドプロセッサ集積回路”と呼ばれる。集積回路103はRFトランシーバ集積回である。RFトランシーバ集積回103は、トランスミッタの他にレシーバーも含むので、“トランシーバ”と呼ばれる。
【0009】
図5は、図4のRFトランシーバ集積回路103のより詳細なブロック図である。レシーバーは受信チェーン(receive chain)と呼ばれるものの他にローカルオシレータ111を含む。セルラフォンが受信している時、高周波数RF信号112がアンテナ102上で受信される。信号112からの情報は送受信切り替え器(duplexer)113を通り抜け、そして、受信チェーン110中を通る。信号112は、低ノイズ増幅器(LAN)115によって増幅され、そして、周波数がミキサ116によってダウンコンバートされる。その結果として生じるダウンコンバートされた信号はバンドパスフィルタ117によってフィルタされ、そして、デジタルベースバンド集積回路104に通される。デジタルベースバンド集積回路104内のアナログ・デジタル変換器118は、前記信号をデジタル形式に変換し、そして、その結果として生じるデジタル情報はデジタルベースバンド集積回路104内のデジタル回路によって処理される。
【0010】
もしセルラフォンが送信しているとすると、送信されるべき情報はデジタルベースバンド集積回路104内のデジタル・アナログ変換器119によってアナログ形式に変換され、“送信チェーン(transmit chain)”120に供給される。ベースバンドフィルタ121はデジタル・アナログ変換器プロセスに起因するノイズを除去する。それから、ローカルオシレータ123のコントロール下のミキサ122は、前記信号を高い周波数にアップコンバートする。ドライバ増幅器124と外部電力増幅器125は、高周波数RF信号126がアンテナ102から送信されるように、アンテナ102を駆動するために、前記高周波数信号を増幅する。デジタルベースバンド集積回路104は、ローカルオシレータ信号の周波数、または、ローカルオシレータ123からミキサ122に供給される信号(signals)LOをコントロールすることにより、トランスミッタを調整(tune)する。
【0011】
図6は、どのようにしてミキサ122が調整されたタンク(tank)回路126を介してドライバ増幅器124に結合されるかを示すより詳細な図である。タンク127は、ミキサ122から差動信号を受け取り、差動・シングルエンド変換(differential to single-ended conversion)を行い、そして、ドライバ増幅器124にシングルエンド信号を供給するという点において、差動・シングルエンド変換機能を行う。タンク127はまた、ミキサ122からの電流信号を、ドライバ増幅器124に供給される電圧信号に変換するという点において、電流・電圧変換機能を行う。
【0012】
タンク127は、新規な変圧器(transformer)128、一次キャパシタ129および二次キャパシタ130を含む。キャパシタ記号129および130中を通る矢印は、一次および二次キャパシタがプログラムブ可能な可変(programmable variable)キャパシタであることを表している。キャパシタ129および130のキャパシタンスはデジタル回路(不図示)によって変えることができる。変圧器128は一次(a primary)131および二次(a secondary)132を含む。一次131はノードP1からノードP2に延びる第1の部分(portion)を含む。ノードP2は一次上のタップであり、そして、RFトランシーバ集積回103の端子133に接続される。ノードP2はまたRFトランシーバ集積回103内においてDC供給電圧コンダクタ134に結合されている。前記DC供給電圧はここではVCCとする。一次131はまたノードP2からノードP3に延びる第2の部分(portion)を含む。ノードP3はRFトランシーバ集積回103の端子135に接続される。破線136はRFトランシーバ集積回103の境界を表す。前記一次の前記第2の部分は、以下にさらに詳細に述べられる非半導体基板143内のRFトランシーバ集積回103の外側に配置される。
【0013】
二次132もまた第1の部分および第2の部分を含む。前記二次の前記第1の部分はノードS1からノードS2に延びる。ノードS2は二次上のタップである。ノードS2はRFトランシーバ集積回103の端子137に接続される。前記二次の前記第2の部分はノードS2からノードS3に延びる。破線136によって示されるように、前記二次の前記第2の部分はRFトランシーバ集積回103の外側に配置される。
【0014】
図7は、RFトランシーバ集積回103の簡略化した断面図である。RFトランシーバ集積回103は、複数のマイクロバンプ(“バンプ”)135,137,133,141および142によって非半導体多層基板143にマウントされたフリップチップである。非半導体多層基板143は、この例では、ボール・グリッド・アレイ(BGA)集積回路パッケージの基板である。基板143は、半導体ウェハ製造ステップを用いて半導体ウェハ上に実現された構造ではない。基板143は、単結晶半導体ウェハ材料の基板層を含んでいない。非半導体基板143は、例えば、多層積層セラミック構造(multi-layer laminated ceramic structure)、多層プレスセラミック構造(multi-layer pressed ceramic structure)、多層積層プラスチック構造(multi-layer laminated plastic structure)、または、RF4 グラスファイバ/エポキシ樹脂などの多層エポキシ樹脂構造でも構わない。また、別の非半導体基板材料も用いることが可能である。本例では、非半導体基板143は、積層構造であり、そして、厚さ60nmのエポキシ樹脂誘電体層144である。層144は、商標名CCL−HL832BTとして知られている材料である。前記材料は日本の東京の三菱化学ガス株式会社から商業的に入手可能である。“BT”は、Bismalimide Triazine(ビスマレイミド・トリアジン)のことである。“CCL”はcopper-clad(銅被覆)を意味する。非半導体基板143は、さらに、四つの15ミクロン厚の銅配線147−150に加えて、二つの別の40ミクロン厚の誘電体層145および146を含む。誘電体層145および146は、日本の東京の三菱化学ガス株式会社から入手可能である商標名HL830NX−Aの材料からなる。非半導体基板143の上面および下面の主面はそれぞれソルダマスク層151および152を含む。表面実装ソルダボール153−155は、密着層(adhesion layers)およびバリアメタル層(barrier metal layers)を含む複数の(multiple)別のフリップチップメタル層(不図示)を用いて、メタル配線層150に取り付けられている。
【0015】
図7に示されるように、前記一次の前記第2の部分および前記二次の前記第2の部分は非半導体基板143内に配置されている。ノードS3、それは基板143内にあり、ソルダボール154を通って、モバイル通信デバイス100内で全部のBGAパッケージが取り付けられている下地のプリトン基板内の接地導体(不図示)に結合されている。いくつかの実施形態においては、BGA集積回路パッケージはまたデジタルベースバンド集積回路104と電力増幅器125とその他のコンポーネントを含む。基板143に取り付けられた他の集積回路ダイと同様に、集積回路ダイ103は、BGAパッケージの別の部分(不図示)によって封止されている。
【0016】
図8は、新規な変圧器128のコンダクタとマイクロバンプの簡略化された斜視図である。一次と二次と相互接続するマイクロバンプとが図面内においてよりはっきり見えるように、変圧器128の近傍の誘電体層および他の構造は示されていない。非半導体基板143内に実現された一次および二次の第2の部分は、ページから外側に向かい合っている、図8の見える範囲内のトップ上に見られる。厚い(thicker)コンダクタ156および157はそれぞれ一次および二次の第2の部分のコンダクタである。コンダクタ156および157はメタル層147(M1)内に実現されているが、一次および二次の第1の部分の薄い(thinner)コンダクタ158および159はRFトランシーバ集積回路103内のメタル層内に実現されている。図に例示されるように各コンダクタ156および157は少なくとも一つの一巻きがあり、そして、図に例示されるように各コンダクタ158および159は少なくとも一つの一巻きがある。
【0017】
図9は図8の構造の部分図である。図9は非半導体基板143内に実現された厚いコンダクタ156および157を示す。厚いコンダクタ156および157は約30ミクロン幅であり、そして、一次および二次の第2部分の間は約30ミクロンの間隔がある。図10は図8の構造の部分図である。図10はRFトランシーバ集積回路103内に実現された薄いコンダクタ158および159を示す。薄いコンダクタ158および159は約10ミクロン幅であり、そして、一次および二次の第1部分の間は約2ミクロンの間隔がある。
【0018】
新規な変圧器128は、2ギガヘルツで測定された変圧器品質ファクタQを有し、それは少なくとも10であり、図6−図10の例では約19である。ここで使用された用語としての、変圧器の前記品質ファクタQは、一次または二次の一つがいつも最小の品質ファクタQを有する品質ファクタQのことを意味している。図11は、図6−図10の変圧器128の一次131および二次132の品質ファクタを示すチャートである。ライン160は一次131の品質ファクタQを表している。ライン161は二次132の品質ファクタQを表している。一次は2ギガヘルツで約19の品質ファクタを有し、二次は2ギガヘルツで19より大きい品質ファクタを有しているので、2ギガヘルツで変圧器128は約19の品質ファクタQを有する。2ギガヘルツで、一次は約1.4nHのインダクタンスを有し、そして、二次は約1.4nHのインダクタンスを有する。
【0019】
図12は変圧器128のカップリング係数kを示すチャートである。カップリング係数kは、二つの回路間に存在する電気的結合の程度を表現する、零と一との間の数である。それは、結合回路(複数)の自己インピーダンス(複数)の積の平方根に対する相互インピーダンスの比として計算され、ここにおいて、全てのインピーダンスは同じ単位で表現される。図12において、ライン162は変圧器128のカップリング係数kを表している。新規な変圧器128は、2ギガヘルツで測定されたカップリング係数kを有し、それは少なくとも0.4であり、図6−図10の例では約0.75である。
【0020】
図13は変圧器128の自己共振周波数を示すチャートである。図13に示されるように、変圧器128の自己共振周波数は約17ギガヘルツである。変圧器自己共振周波数は、一次および二次のインダクタンスを含み、かつ、変圧器構造の寄生容量を含むLC回路に起因する。
【0021】
一つの有利な態様においては、変圧器128は、少なくとも10のQを有し、そしてまた、少なくとも0.4のカップリング係数を有する。もし、変圧器が、BGAパッケージのFR4プリント回路ボードなどの通常の非半導体基板内のメタルのシングル層内の二つの螺旋状の結合インダクタとして実現されたなら、一次および二次は主に水平に結合されるだけになるであろう。その結果、0.2または0.3の範囲の低いカップリング係数が達成されるであろう。比較的高い品質ファクタQは、しかしながら、FR4基板の高い品質および低抵抗のメタライゼーションによって達成されている可能性がある。もし、変圧器が図3に示された構造を用いてオンチップで集積されたなら、他方では、一次および二次のコンダクタは、一般の半導体製造プロセスで実現できる細かく制御されたメタライゼーションによって、お互いにかなり近くに置かれることができる。その結果、図3の構造は0.7以上の高いカップリング係数を有することができるであろう。残念ながら、図3のオンチップ構造はメタルコンダクタと半導体ダイ内の別の近くの構造との間に大きな寄生容量をたぶん含むであろう。いわゆる“(クロスオーバー)cross-overs”を実現するために用いられる一次および二次内のオンチップ相互メタライゼーション層ヴィア(on-chip intermetallization layer vias)の実質的な抵抗は変圧器品質ファクタQを低減するであろう。二つのこのようなクロスオーバーは図3では参照番号190および191で示される。これらの構造上の欠点の結果、オンチップ変圧器構造の品質ファクタQは一般に10未満であり、そして、オンチップ変圧器は好ましくない低い自己共振周波数を有するであろう。一つの新規な態様においては、モバイル通信デバイス100の変圧器128は0.4よりもわずかに大きいカップリング係数kを有することが必要なだけだと認められる。この結合係数は、ダイ103内の集積化された形内の変圧器128の一部を提供し、そして、非半導体基板143内の変圧器128の一部を提供することにより、実現されることができるとさらに認められる。この0.4カップリング係数は、10を越える変圧器品質ファクタQをもまた実現しながら実現されることができる。さらに、クロスオーバーを実現するために、高抵抗オンチップヴィアよりも低抵抗マイクロバンプを利用することにより、10の所望の変圧器品質ファクタQを上回る十分な19の変圧器品質ファクタQが達成される。一次および二次は水平的にはちょうど結合されておらず、図7に示されるのと同様に、むしろ垂直的および同軸的に結合される。新規な変圧器128は従ってダイ103の350ミクロン領域(area)に対して310ミクロンを占める。基板143では350ミクロン領域に対して同じ310ミクロンが必要とされる。新規な変圧器128と、それのミキサ122およびドライバ増幅器124への接続とには、三つのマイクロバンプを要する。
【0022】
図8の変圧器128は多くの用途でうまく働くが、RFトランシーバ集積回路103の試験および製造での用途はウェハプローブ試験を含む。ウェハプローブ試験は、集積回路が、ダイスを切り出すためにウェハをダイスしてカットする前の加工された集積回路のウェハの一部である間に、集積回路の回路(circuitry)のパフォーマンスおよび特性を働かすことおよび試験することを含む。多くの小さなプローブを有するテストヘッドは、前記プローブが集積回路上のマイクロバンプと物理的および電気的なコンタクトが取れるように、ウェハ上の集積回路に向かって持って来られる。ヘッドおよびプローブが所望のマイクロバンプと物理的および電気的なコンタクトを取った後、集積回路は活性化され(energized)、そして、プローブを介してテストされる。図8のRFトランシーバ集積回路ダイ103のこのようなテストは、けれども、基板143上に集積回路ダイ103がフリップチップ搭載される前には変圧器128は完全な状態では存在していないので、実行することは難しいかまたは不可能かもしれない。ミキサ122からドライバ増幅器124への変圧器カップリングは従ってウェハプローブステージでは容易にはテストすることができない。
【0023】
図14は、変圧器の第2の実施形態200の簡略化された斜視図である。第2の実施形態は第1の実施形態よりも容易にウェハプローブテストステージでテストされる。図8の例と同様に、一次および二次のコンダクタの構造があらわになるように、誘電体層およびその他の構造は図15には示されていない。もし図8の変圧器128が集積回路103内で実施されたら、ミキサ122が図8の変圧器128を介してドライバ増幅器124を駆動するのと同様に、もし図14の実施形態が集積回路103内で実施されたら、ミキサ122は図14の変圧器を介してドライバ増幅器124も駆動する。
【0024】
図15は、図14の変圧器の二次のコンダクタ201の斜視図である。二次は完全に非半導体基板143内に配置されている。二次の第1の端(end)202はマイクロバンプ203によって集積回路103に結合され、そして、ドライバ増幅器124の入力端上に結合される。二次の第2の端(end)204は基板143内の接地コンダクタに接地されている。マイクロバンプは従って第2の端204を接地するために第2の端204には設けられない。螺旋状の二次は2ギガヘルツで約2.0nHのインダクタンスを有する。
【0025】
図16は、図14の変圧器の一次のコンダクタ205の斜視図である。コンダクタ205は完全に集積回路103内に配置されている。ラベルP1は、ミキサ122の第1の出力ノードに結合された一次の第1の端を特定する。ラベルP3は、ミキサ122の第2の出力ノードに結合された一次の第2の端を特定する。ラベルP2は、図6に示されるように供給電圧電源に結合された一次上のタップを特定する。一次は2ギガヘルツで約1.0nHのインダクタンスを有する。変圧器はRFトランシーバ集積回路ダイ103上の340ミクロン領域に対して345ミクロンを占める。
【0026】
図17は、一次および二次の品質ファクタQが周波数によってどのように変化するのかを示すチャートである。ライン207が一次の品質ファクタQを表しているのに対し、ライン206は二次の品質ファクタQを表している。2ギガヘルツで、一次は約16のQを有し、そして、二次は約33のQを有する。変圧器は従って2ギガヘルツで約16の変圧器品質ファクタQを有すると言える。
【0027】
図18は、図14の変圧器のカップリング係数kが周波数によってどのように変化するのかを示すチャートである。ライン208はカップリング係数kを表している。
【0028】
図19は、カップリング係数kが図14の実施形態のIC103と基板143との間の距離の関数としてどのように変化するのかを示すチャートである。ライン163はカップリング係数kを表している。図14−16の例では、一次のコンダクタ205と二次のコンダクタとの間の距離(一次および二次の軸の同軸上に沿って測った距離)は約46ミクロンである。
【0029】
図8の第1の実施形態では一次の一部および二次の一部は非半導体基板143内に実現されたが、図14の第2の実施形態では一次は完全に集積回路103上で実現され、そして、二次は完全に基板143内で実現される。何故なら、二次をドライバ増幅器124の入力ノードに接続するためにたった一つのマイクロバンプ203が用いられているので、図15に示された形状とほぼ同じ形状を有する二次のインダクタを具現化するために、ウェハプローブヘッドを変更することができるからである。ウェハプローブヘッドは、マイクロバンプ203を含んでいると言うよりは、マイクロバンプ203の位置する場所でプローブを有する。プローブの一端はテスト二次(the test secondary)の端202に結合される。プローブの他端はマイクロバンプ203にコンタクトされる。ウェハプローブヘッドが降ろされてプローブがマイクロバンプにコンタクトすると、ウェハプローブヘッドのテスト二次は一次に関しておおよそ図14に示されるオリエンテーション(orientaion)に配置される。次にテストヘッドはプローブを介して集積回路103を活性化し(energize)、そして、ミキサ122は変圧器を介してドライバ増幅器124を駆動する。変圧器はこの時点で集積回路103上で一次を含み、そして、集積回路103上でテスト二次を含む。ウェハプローブテストヘッドは集積回路103のパフォーマンスを働かして試験する。その試験後、ウェハプローブヘッドはウェハ上の次の集積回路に移動され、前記試験プロセスが繰り返される。したがって、前記試験は、実際のアセンブリされた変圧器の試験ではなく、むしろウェハプローブテストヘッドの一部である代替のテスト二次を含むテストであることが分かる。
【0030】
図14の第2の実施形態では、一次は集積回路ダイ103上に集積される。変圧器の第2の実施形態は従ってダイ領域(die area)の大きさを占める。もし採用した非半導体基板が三つ以上の層のメタル配線を有すると、図20に示された第3の実施形態を採用できる。図20の第3の実施形態においては、一次および二次の両方が完全に非半導体基板143内に配置される。
【0031】
図20は、新規な変換器の第3の実施形態の斜視図である。第3の実施形態300は、基板143の下から集積回路103の表面に向かって見上げた見晴らしの利く地点から見たものである。変圧器の構造がよりはっきり見えるように、図20には誘電体層および集積回路103は示されていない。一次のコンダクタ301および二次のコンダクタ302を含む変圧器全体は非半導体基板143内に配置されている。
【0032】
図21は、一次を省いた二次の斜視図である。図22は、二次を省いた一次の斜視図である。第1のマイクロバンプ303は、一次コネクタ301の第1の端304を集積回路103のミキサ122の第1の出力ノードに接続する。第2のマイクロバンプ305は、一次コネクタ301の第2の端306を集積回路103のミキサ122の第2の出力ノードに接続する。参照数字P1は一次の第1の端を特定し、参照数字P2は一次上のタップを特定し、そして、参照数字P3は一次の第2の端を特定している。第3のマイクロバンプ307は、二次コンダクタ302の第1の端308をドライバ増幅器124の入力ノードに接続する。前記接続は、第1の端308からパッド309を経て、導電性ヴィア310を垂直に経て、パッド311へと、パッド312へと横方向に、そして、第3のマイクロバンプ307を垂直に経て、集積回路103内のドライバ増幅器入力ノードに延びる。参照数字S1は二次の第1の端を特定する。参照数字S3は基板143内の接地導体に接続される二次の第2の端を特定する。一次は2ギガヘルツで約0.9nHのインダクタンスを有し、二次は2ギガヘルツで約1.0nHのインダクタンスを有する。変圧器は、533ミクロン分の522ミクロンの基板143の領域を占める。何故なら、一次および二次はもっぱら基板143内で実現されているので、変圧器は集積回路103上のごくわずかな量しか消費しないからである。
【0033】
図23は、図20−22の第3の実施形態の一次の品質ファクタQおよび二次の品質ファクタQを示すチャートである。変圧器の第3の実施形態300は2ギガヘルツで約30の変圧器品質ファクタを有する。
【0034】
図24は、図20−22の第3の実施形態のカップリング係数kを示すチャートである。2ギガヘルツでは、変圧器の第3の実施形態300は約0.44のカップリング係数を有する。
【0035】
図25は、新規な態様に従ったワンステップ方法400のフローチャートである。ステップ401において、変圧器が少なくとも0.4のカップリング係数kを有し、そして、少なくとも10の品質ファクタQを有するように、集積回路ダイ内の回路(例えば、図7のRFトランシーバ集積回路ダイ103のドライバ増幅器124の入力ノード)は、フリップチップマイクロバンプ(例えば、マイクロバンプ137)を介して、非半導体基板(例えば、基板143)内の変圧器の少なくとも一つの部分に接続される。一例では、前記変圧器の前記部分は図7の基板143内に示された前記部分である。新規な方法400の第2の例では、マイクロバンプは図15のマイクロバンプ203である。このマイクロバンプ203は、図7の集積回路103のドライバ増幅器124の入力ノードに接続される。新規な方法400の第3の例では、マイクロバンプは図20のマイクロバンプ307である。このマイクロバンプは、図7の集積回路103のドライバ増幅器124の入力ノードに接続される。方法400においては、いくつか、または、実質的に全て、または、全ての新規な変圧器のいずれかが非半導体基板内に配置される。
【0036】
以上いくつか特定の実施形態について教授的目的で述べたが、この特許文献の教示は一般的な適用性を有し、そして、上記に述べた特定の実施形態に限定されない。したがって、記載した特定の実施形態の種々な変更、改造および種々な特徴の組合せは以下に示される特許請求の範囲を逸脱しない範囲で実施できる。
【特許請求の範囲】
【請求項1】
構造は以下を具備すること:
変圧器の一部を含む非半導体基板;および
複数のマイクロバンプによって前記非半導体基板にボンドされた(bonded)集積回路ダイ、ここにおいて、前記非半導体基板内の前記変圧器の前記一部は前記マイクロバンプ(複数)の少なくとも一つに接続される。
【請求項2】
請求項1の構造において、前記変圧器は少なくとも0.4のカップリング係数kを2ギガヘルツにて有し、そして、前記変圧器は少なくとも10の変圧器品質ファクタQを2ギガヘルツにて有する。
【請求項3】
請求項1の構造において、前記変圧器は一次および二次を含み、前記一次の第1の部分は前記集積回路ダイ内に配置されていること、前記一次の第2の部分は前記非半導体基板内に配置されていること、および、前記一次の前記第1の部分は、前記マイクロバンプ(複数)の前記一つによって、前記一次の前記第2の部分に接続される。
【請求項4】
請求項1の構造において、前記変圧器は一次および二次を含み、前記二次の第1の部分は前記集積回路ダイ内に配置されていること、前記二次の第2の部分は前記非半導体基板内に配置されていること、および、ここにおいて、前記二次の前記第1の部分は、前記マイクロバンプ(複数)の前記一つによって、前記二次の前記第2の部分に接続されている。
【請求項5】
請求項2の構造において、前記変圧器は一次および二次を含み、前記一次の第1の部分は前記集積回路ダイ内に配置されていること、前記一次の第2の部分は前記非半導体基板内に配置されていること、前記一次の前記第1の部分は前記マイクロバンプ(複数)の前記一つによって前記一次の前記第2の部分の第1の端に接続されていること、前記一次の前記第2の部分の第2の端は前記マイクロバンプ(複数)うちの第2のものに接続されていること、ここにおいて、前記二次の第1の部分は前記集積回路ダイ内に配置されており、前記二次の第2の部分は前記非半導体基板内に配置されていること、および、ここにおいて、前記二次の前記第1の部分は、前記マイクロバンプ(複数)うちの第3のものによって、前記二次の前記第2の部分に接続されている。
【請求項6】
請求項5の構造において、前記変圧器は4.0ギガヘルツより大きい自己共振周波数を有する。
【請求項7】
請求項5の構造において、前記集積回路ダイはミキサを含み、前記ミキサは第1の出力ノードおよび第2の出力ノードを有していること、前記第1の出力ノードは前記一次の前記第1の部分の端に接続されていること、および、ここにおいて、前記第2の出力ノードは前記第2のバンプに接続されている。
【請求項8】
請求項1の構造において、前記変圧器は一次および二次を含み、前記一次は実質的に全てが前記集積回路ダイ内に配置されていること、前記二次は実質的に全てが前記非半導体基板内に配置されていること、および、前記二次は前記マイクロバンプ(複数)の前記一つによって前記集積回路ダイに接続されている。
【請求項9】
請求項2の構造において、前記変圧器は一次および二次を含み、前記一次は実質的に全てが前記集積回路ダイ内に配置されていること、前記二次は実質的に全てが前記非半導体基板内に配置されていること、ここにおいて、前記二次の第1の端は前記マイクロバンプ(複数)の前記一つによって前記集積回路ダイに接続され、前記非半導体基板は接地ノードを含み、および、前記二次の第2の端は前記接地ノードに接続されている。
【請求項10】
請求項9の構造において、前記二次は少なくとも一巻きのコンダクタ(one turn of conductor)を含み、前記二次はクロスオーバー(cross-overs)を含まない。
【請求項11】
請求項9の構造において、前記一次はマイクロバンプに接続されず、ここにおいて、前記集積回路ダイは、第1の出力ノードおよび第2の出力ノードを有するミキサを含み、前記第1の出力ノードは前記一次の第1の端に接続されていること、前記第2の出力ノードは前記一次の第2の端に接続されていること。
【請求項12】
請求項2の構造において、前記変圧器は一次および二次を含み、ここにおいて、前記一次および二次の両方は実質的に全て前記非半導体基板内に配置され、ここにおいて、前記マイクロバンプ(複数)の前記一つは前記一次の第1の端に接続され、前記マイクロバンプ(複数)うちの第2のものは前記一次の第2の端に接続されていること、および、前記マイクロバンプ(複数)うちの第3のものは前記二次に接続されていること。
【請求項13】
請求項12の構造において、前記二次は少なくとも一巻きのコンダクタを含み、前記二次はクロスオーバーを含まない。
【請求項14】
方法は以下を具備すること:
集積回路ダイ内の回路を第1のマイクロバンプを介して非半導体基板内の変圧器の少なくとも一部(a portion)に接続すること。
【請求項15】
請求項14の方法において、前記接続することは、複数のマイクロバンプによって前記集積回路ダイを前記非半導体基板にフリップチップマウントすることを含み、前記第1のマイクロバンプは前記複数のマイクロバンプの一つであること。
【請求項16】
請求項15の方法において、前記変圧器は少なくとも0.4のカップリング係数kを2ギガヘルツにて有し、および、ここにおいて、前記変圧器は少なくとも10の変圧器品質ファクタQを2ギガヘルツにて有する。
【請求項17】
請求項16の方法において、前記集積回路ダイ内の前記回路を前記複数のマイクロバンプうちの第2のマイクロバンプを介して前記非半導体基板内の前記変圧器の前記部分に接続することをさらに具備すること。
【請求項18】
請求項17の方法において、前記変圧器は一次および二次を含み、前記部分は前記二次である。
【請求項19】
請求項17の方法において、前記変圧器は一次および二次を含み、前記部分は前記二次の一部(a portion)である。
【請求項20】
請求項17の方法において、前記変圧器は一次および二次を含み、前記部分は前記一次である。
【請求項21】
請求項17の方法において、前記変圧器は一次および二次を含み、前記部分は前記一次の一部(a portion)である。
【請求項22】
方法は以下を具備すること:
ミキサの出力ノードおよびドライバ増幅器の入力ノードの一つに直接的に接続されるマイクロバンプを提供すること、ここにおいて、前記ミキサおよび前記ドライバ増幅器は集積回路ダイの部分(parts)であり、前記マイクロバンプは前記集積回路ダイの一部(a part)である。
【請求項23】
請求項22の方法において、前記ミキサの前記出力ノードおよび前記ドライバ増幅器の前記入力ノードの前記一つに接続されるプログラムブ可能な可変(programmable variable)キャパシタを提供することをさらに具備すること。
【請求項24】
請求項22の方法において、前記マイクロバンプは少なくとも一つの完全な一巻き(at least one complete turn)のコンダクタに直接的に接続される。
【請求項25】
集積回路ダイは以下を具備すること:
第1の出力ノードおよび第2の出力ノードを有するミキサ;
入力ノードを有するドライバ増幅器;および
前記ミキサの前記第1の出力ノード、前記ミキサの前記第2の出力ノードおよび前記ドライバ増幅器の前記入力ノードの一つにコンダクタを介して接続された第1のマイクロバンプ。
【請求項26】
請求項25の集積回路ダイにおいて、前記コンダクタは変圧器の一次の少なくとも一部(a part)であり、前記変圧器は二次を含むこと、前記二次は前記ドライバ増幅器の前記入力ノードに接続される。
【請求項27】
請求項25の集積回路ダイにおいて、前記コンダクタは変圧器の二次の少なくとも一部(a part)であり、前記変圧器は一次を含むこと、ここにおいて、前記一次は前記ミキサの第1の出力ノードに接続されている。
【請求項28】
パッケージされた集積回路は以下を具備すること:
回路およびマイクロバンプを含む集積回路ダイ;および
前記マイクロバンプによって前記集積回路ダイに接続された手段、前記手段は、前記変圧器の少なくとも一部(a part)を提供するためのものであって、前記変圧器の前記一部が前記マイクロバンプを介して前記回路に接続されるように、前記変圧器が少なくとも0.4のカップリング係数kを2ギガヘルツにて有するように、前記変圧器が少なくとも10の変圧器品質ファクタQを2ギガヘルツにて有するように、および、前記変圧器が4.0ギガヘルツより大きい自己共振周波数を有するように、前記変圧器の少なくとも一部を提供する。
【請求項29】
請求項28のパッケージされた集積回路において、前記回路はミキサおよびドライバ増幅器を含み、前記ミキサは前記変圧器を介して前記ドライバ増幅器を駆動する。
【請求項30】
請求項28のパッケージされた集積回路において、前記手段は、ボール・グリッド・アレイ(BGA)パッケージの非半導体基板である。
【請求項1】
構造は以下を具備すること:
変圧器の一部を含む非半導体基板;および
複数のマイクロバンプによって前記非半導体基板にボンドされた(bonded)集積回路ダイ、ここにおいて、前記非半導体基板内の前記変圧器の前記一部は前記マイクロバンプ(複数)の少なくとも一つに接続される。
【請求項2】
請求項1の構造において、前記変圧器は少なくとも0.4のカップリング係数kを2ギガヘルツにて有し、そして、前記変圧器は少なくとも10の変圧器品質ファクタQを2ギガヘルツにて有する。
【請求項3】
請求項1の構造において、前記変圧器は一次および二次を含み、前記一次の第1の部分は前記集積回路ダイ内に配置されていること、前記一次の第2の部分は前記非半導体基板内に配置されていること、および、前記一次の前記第1の部分は、前記マイクロバンプ(複数)の前記一つによって、前記一次の前記第2の部分に接続される。
【請求項4】
請求項1の構造において、前記変圧器は一次および二次を含み、前記二次の第1の部分は前記集積回路ダイ内に配置されていること、前記二次の第2の部分は前記非半導体基板内に配置されていること、および、ここにおいて、前記二次の前記第1の部分は、前記マイクロバンプ(複数)の前記一つによって、前記二次の前記第2の部分に接続されている。
【請求項5】
請求項2の構造において、前記変圧器は一次および二次を含み、前記一次の第1の部分は前記集積回路ダイ内に配置されていること、前記一次の第2の部分は前記非半導体基板内に配置されていること、前記一次の前記第1の部分は前記マイクロバンプ(複数)の前記一つによって前記一次の前記第2の部分の第1の端に接続されていること、前記一次の前記第2の部分の第2の端は前記マイクロバンプ(複数)うちの第2のものに接続されていること、ここにおいて、前記二次の第1の部分は前記集積回路ダイ内に配置されており、前記二次の第2の部分は前記非半導体基板内に配置されていること、および、ここにおいて、前記二次の前記第1の部分は、前記マイクロバンプ(複数)うちの第3のものによって、前記二次の前記第2の部分に接続されている。
【請求項6】
請求項5の構造において、前記変圧器は4.0ギガヘルツより大きい自己共振周波数を有する。
【請求項7】
請求項5の構造において、前記集積回路ダイはミキサを含み、前記ミキサは第1の出力ノードおよび第2の出力ノードを有していること、前記第1の出力ノードは前記一次の前記第1の部分の端に接続されていること、および、ここにおいて、前記第2の出力ノードは前記第2のバンプに接続されている。
【請求項8】
請求項1の構造において、前記変圧器は一次および二次を含み、前記一次は実質的に全てが前記集積回路ダイ内に配置されていること、前記二次は実質的に全てが前記非半導体基板内に配置されていること、および、前記二次は前記マイクロバンプ(複数)の前記一つによって前記集積回路ダイに接続されている。
【請求項9】
請求項2の構造において、前記変圧器は一次および二次を含み、前記一次は実質的に全てが前記集積回路ダイ内に配置されていること、前記二次は実質的に全てが前記非半導体基板内に配置されていること、ここにおいて、前記二次の第1の端は前記マイクロバンプ(複数)の前記一つによって前記集積回路ダイに接続され、前記非半導体基板は接地ノードを含み、および、前記二次の第2の端は前記接地ノードに接続されている。
【請求項10】
請求項9の構造において、前記二次は少なくとも一巻きのコンダクタ(one turn of conductor)を含み、前記二次はクロスオーバー(cross-overs)を含まない。
【請求項11】
請求項9の構造において、前記一次はマイクロバンプに接続されず、ここにおいて、前記集積回路ダイは、第1の出力ノードおよび第2の出力ノードを有するミキサを含み、前記第1の出力ノードは前記一次の第1の端に接続されていること、前記第2の出力ノードは前記一次の第2の端に接続されていること。
【請求項12】
請求項2の構造において、前記変圧器は一次および二次を含み、ここにおいて、前記一次および二次の両方は実質的に全て前記非半導体基板内に配置され、ここにおいて、前記マイクロバンプ(複数)の前記一つは前記一次の第1の端に接続され、前記マイクロバンプ(複数)うちの第2のものは前記一次の第2の端に接続されていること、および、前記マイクロバンプ(複数)うちの第3のものは前記二次に接続されていること。
【請求項13】
請求項12の構造において、前記二次は少なくとも一巻きのコンダクタを含み、前記二次はクロスオーバーを含まない。
【請求項14】
方法は以下を具備すること:
集積回路ダイ内の回路を第1のマイクロバンプを介して非半導体基板内の変圧器の少なくとも一部(a portion)に接続すること。
【請求項15】
請求項14の方法において、前記接続することは、複数のマイクロバンプによって前記集積回路ダイを前記非半導体基板にフリップチップマウントすることを含み、前記第1のマイクロバンプは前記複数のマイクロバンプの一つであること。
【請求項16】
請求項15の方法において、前記変圧器は少なくとも0.4のカップリング係数kを2ギガヘルツにて有し、および、ここにおいて、前記変圧器は少なくとも10の変圧器品質ファクタQを2ギガヘルツにて有する。
【請求項17】
請求項16の方法において、前記集積回路ダイ内の前記回路を前記複数のマイクロバンプうちの第2のマイクロバンプを介して前記非半導体基板内の前記変圧器の前記部分に接続することをさらに具備すること。
【請求項18】
請求項17の方法において、前記変圧器は一次および二次を含み、前記部分は前記二次である。
【請求項19】
請求項17の方法において、前記変圧器は一次および二次を含み、前記部分は前記二次の一部(a portion)である。
【請求項20】
請求項17の方法において、前記変圧器は一次および二次を含み、前記部分は前記一次である。
【請求項21】
請求項17の方法において、前記変圧器は一次および二次を含み、前記部分は前記一次の一部(a portion)である。
【請求項22】
方法は以下を具備すること:
ミキサの出力ノードおよびドライバ増幅器の入力ノードの一つに直接的に接続されるマイクロバンプを提供すること、ここにおいて、前記ミキサおよび前記ドライバ増幅器は集積回路ダイの部分(parts)であり、前記マイクロバンプは前記集積回路ダイの一部(a part)である。
【請求項23】
請求項22の方法において、前記ミキサの前記出力ノードおよび前記ドライバ増幅器の前記入力ノードの前記一つに接続されるプログラムブ可能な可変(programmable variable)キャパシタを提供することをさらに具備すること。
【請求項24】
請求項22の方法において、前記マイクロバンプは少なくとも一つの完全な一巻き(at least one complete turn)のコンダクタに直接的に接続される。
【請求項25】
集積回路ダイは以下を具備すること:
第1の出力ノードおよび第2の出力ノードを有するミキサ;
入力ノードを有するドライバ増幅器;および
前記ミキサの前記第1の出力ノード、前記ミキサの前記第2の出力ノードおよび前記ドライバ増幅器の前記入力ノードの一つにコンダクタを介して接続された第1のマイクロバンプ。
【請求項26】
請求項25の集積回路ダイにおいて、前記コンダクタは変圧器の一次の少なくとも一部(a part)であり、前記変圧器は二次を含むこと、前記二次は前記ドライバ増幅器の前記入力ノードに接続される。
【請求項27】
請求項25の集積回路ダイにおいて、前記コンダクタは変圧器の二次の少なくとも一部(a part)であり、前記変圧器は一次を含むこと、ここにおいて、前記一次は前記ミキサの第1の出力ノードに接続されている。
【請求項28】
パッケージされた集積回路は以下を具備すること:
回路およびマイクロバンプを含む集積回路ダイ;および
前記マイクロバンプによって前記集積回路ダイに接続された手段、前記手段は、前記変圧器の少なくとも一部(a part)を提供するためのものであって、前記変圧器の前記一部が前記マイクロバンプを介して前記回路に接続されるように、前記変圧器が少なくとも0.4のカップリング係数kを2ギガヘルツにて有するように、前記変圧器が少なくとも10の変圧器品質ファクタQを2ギガヘルツにて有するように、および、前記変圧器が4.0ギガヘルツより大きい自己共振周波数を有するように、前記変圧器の少なくとも一部を提供する。
【請求項29】
請求項28のパッケージされた集積回路において、前記回路はミキサおよびドライバ増幅器を含み、前記ミキサは前記変圧器を介して前記ドライバ増幅器を駆動する。
【請求項30】
請求項28のパッケージされた集積回路において、前記手段は、ボール・グリッド・アレイ(BGA)パッケージの非半導体基板である。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【公表番号】特表2011−530177(P2011−530177A)
【公表日】平成23年12月15日(2011.12.15)
【国際特許分類】
【出願番号】特願2011−521379(P2011−521379)
【出願日】平成21年8月3日(2009.8.3)
【国際出願番号】PCT/US2009/052580
【国際公開番号】WO2010/014985
【国際公開日】平成22年2月4日(2010.2.4)
【出願人】(595020643)クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】QUALCOMM INCORPORATED
【Fターム(参考)】
【公表日】平成23年12月15日(2011.12.15)
【国際特許分類】
【出願日】平成21年8月3日(2009.8.3)
【国際出願番号】PCT/US2009/052580
【国際公開番号】WO2010/014985
【国際公開日】平成22年2月4日(2010.2.4)
【出願人】(595020643)クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】QUALCOMM INCORPORATED
【Fターム(参考)】
[ Back to top ]