非線形素子
【課題】酸化物半導体を用いた整流特性の良い非線形素子（例えば、ダイオード）を提供
する。
【解決手段】水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体を有するトランジ
スタにおいて、酸化物半導体に接するソース電極の仕事関数φｍｓと、酸化物半導体に接
するドレイン電極の仕事関数φｍｄと、酸化物半導体の電子親和力χが、χはφｍｓ以上
かつφｍｄ未満の関係になるように構成し、酸化物半導体とソース電極の接触面積よりも
酸化物半導体とドレイン電極の接触面積を大きくし、トランジスタのゲート電極とドレイ
ン電極を電気的に接続することで、整流特性の良い非線形素子を実現することができる。
する。
【解決手段】水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体を有するトランジ
スタにおいて、酸化物半導体に接するソース電極の仕事関数φｍｓと、酸化物半導体に接
するドレイン電極の仕事関数φｍｄと、酸化物半導体の電子親和力χが、χはφｍｓ以上
かつφｍｄ未満の関係になるように構成し、酸化物半導体とソース電極の接触面積よりも
酸化物半導体とドレイン電極の接触面積を大きくし、トランジスタのゲート電極とドレイ
ン電極を電気的に接続することで、整流特性の良い非線形素子を実現することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、酸化物半導体を用いた非線形素子（例えば、ダイオード）とこれを有
する表示装置などの半導体装置に関する。更には、これらを有する電子機器に関する。
【背景技術】
【０００２】
半導体デバイスの中でダイオードには耐圧が高いこと、逆方向飽和電流が低いことなどが
要求されている。半導体材料としての炭化シリコン（ＳｉＣ）は、禁制帯幅が３ｅＶ以上
であり高温での電気伝導度の制御性に優れ、シリコンより約１桁高い絶縁破壊電界を有す
るため、逆方向飽和電流が低く耐圧が高いダイオードへの適用が検討されている。例えば
、逆方向のもれ電流を低減した、炭化シリコンを用いたショットキーバリアダイオードが
知られている（特許文献１参照）。
【０００３】
しかし、炭化シリコンは良質な結晶を得ることが困難であり、デバイスを作製するときの
プロセス温度が高いといった問題を有している。例えば、炭化シリコンに不純物領域を形
成するにはイオン注入法が用いられるが、ドーパントの活性化やイオン注入により誘起さ
れた結晶欠陥の回復には１５００℃以上の加熱処理が必要となる。
【０００４】
また、炭素が成分として含まれていることにより、熱酸化により良質な絶縁層を作製する
ことができないという問題がある。さらに、炭化シリコンは化学的にも極めて安定である
ため、通常のウエットエッチングが困難であるという問題を抱えている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１３３８１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このように、炭化シリコンを用いるダイオードは、高耐圧、低い逆方向飽和電流を実現す
ることが期待されているが、実際にこれを製造するには、非常に多くの問題が内在してお
り、実現は困難を極めている。
【０００７】
そこで本発明の一態様は、高耐圧で整流特性の良い非線形素子を提供することを目的とす
る。また、逆方向飽和電流の低い非線形素子を低いプロセス温度で製造することを目的と
する。
【課題を解決するための手段】
【０００８】
本発明の一態様は、ソース電極と、酸化物半導体層と、ドレイン電極と、ソース電極、酸
化物半導体層、及びドレイン電極を覆うゲート絶縁層と、ゲート絶縁層に接して形成され
、ソース電極、酸化物半導体層、及びドレイン電極を介して対向する複数のゲート電極を
有し、ゲート電極はドレイン電極と接続され、ソース電極と酸化物半導体層の接触面積と
、ドレイン電極と酸化物半導体層の接触面積が異なることを特徴とするものである。
【０００９】
ドレイン電極と酸化物半導体層との接触面積を、ソース電極と酸化物半導体層との接触面
積よりも大きくすることで、特に順方向バイアス時の電流電圧特性を向上させることがで
きる。
【００１０】
ドレイン電極と酸化物半導体層との接触面積を、ソース電極と酸化物半導体層との接触面
積よりも小さくすることで、特に逆方向バイアス時の電流電圧特性を向上させることがで
きる。
【００１１】
また、本発明の一態様は、第１の電極と、酸化物半導体層と、第２の電極と、第１の電極
、酸化物半導体層、及び第２の電極を覆うゲート絶縁層と、ゲート絶縁層に接して形成さ
れ、第１の電極、酸化物半導体層、及び第２の電極を介して対向する複数の第３の電極を
有し、第３の電極は第１の電極または第２の電極の一方と接続され、第１の電極または第
２の電極のうち第３の電極と接続された電極の仕事関数φｍｄと、第１の電極または第２
の電極のうち第３の電極と接続されていない電極の仕事関数φｍｓと、酸化物半導体層の
電子親和力χが、χはφｍｓ以上かつφｍｄ未満となるように構成し、第１の電極と酸化
物半導体層の接触面積と、第２の電極と酸化物半導体層の接触面積が異なることを特徴と
するものである。
【００１２】
第１の電極または第２の電極のうち、仕事関数φｍｄを有する電極と酸化物半導体層との
接触面積を、仕事関数φｍｓを有する電極と酸化物半導体層との接触面積よりも大きくす
ることで、特に順方向バイアス時の電流電圧特性を向上させることができる。
【００１３】
第１の電極または第２の電極のうち、仕事関数φｍｄを有する電極と酸化物半導体層との
接触面積を、仕事関数φｍｓを有する電極と酸化物半導体層との接触面積よりも小さくす
ることで、特に逆方向バイアス時の電流電圧特性を向上させることができる。
【００１４】
また、本発明の一態様は、基板上に形成される第１の電極と、第１の電極上に接して形成
される酸化物半導体層と、酸化物半導体層上に接して形成される第２の電極と、第１の電
極、酸化物半導体層、及び第２の電極を覆うゲート絶縁層と、ゲート絶縁層に接して形成
され、第１の電極、酸化物半導体層、及び第２の電極を介して対向する複数の第３の電極
を有し、複数の第３の電極は、第１の電極と接続されており、第１の電極の仕事関数φｍ
ｄ、酸化物半導体層の電子親和力χ、第２の電極の仕事関数φｍｓが、χはφｍｓ以上か
つφｍｄ未満となるように構成し、第２の電極と酸化物半導体層の接触面積よりも、第１
の電極と酸化物半導体層の接触面積が大きいことを特徴とするものである。
【００１５】
酸化物半導体層と仕事関数φｍｓを有する第２の電極との接触面積よりも、酸化物半導体
層と仕事関数φｍｄを有する第１の電極との接触面積を大きくすることで、非線形素子の
一態様であるダイオードの整流特性を向上させることができる。特に順方向バイアス時の
電流電圧特性を向上させることができる。
【００１６】
また、本発明の一態様は、基板上に形成される第１の電極と、第１の電極上に接して形成
される酸化物半導体層と、酸化物半導体層上に接して形成される第２の電極と、第１の電
極、酸化物半導体層、及び第２の電極を覆うゲート絶縁層と、ゲート絶縁層に接して形成
され、第１の電極、酸化物半導体層、及び第２の電極を介して対向する複数の第３の電極
を有し、複数の第３の電極は、第２の電極と接続されており、第１の電極の仕事関数φｍ
ｓ、酸化物半導体層の電子親和力χ、第２の電極の仕事関数φｍｄが、χはφｍｓ以上か
つφｍｄ未満となるように構成し、第１の電極と酸化物半導体層の接触面積よりも、第２
の電極と酸化物半導体層の接触面積が小さいことを特徴とするものである。
【００１７】
酸化物半導体層と仕事関数φｍｓを有する第１の電極との接触面積よりも、酸化物半導体
層と仕事関数φｍｄを有する第２の電極との接触面積を小さくすることで、ダイオードの
整流特性を向上させることができる。特に逆方向バイアス時の電流電圧特性を向上させる
ことができる。
【００１８】
また、具体的には、酸化物半導体層に含まれる水素の濃度が５×１０１９／ｃｍ３以下、
好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下か、ま
たは１×１０１６／ｃｍ３未満として、酸化物半導体層に含まれる水素若しくはＯＨ基を
除去し、キャリア密度を１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未
満とした酸化物半導体層を用いる。
【００１９】
また、当該酸化物半導体のエネルギーギャップを、２ｅＶ以上、好ましくは２．５ｅＶ以
上、より好ましくは３ｅＶ以上として、ドナーを形成する水素等の不純物を極力低減し、
キャリア密度を１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満となる
ようにする。
【００２０】
また、酸化物半導体の電子親和力χが４．３ｅＶである場合、酸化物半導体の電子親和力
χよりも仕事関数が大きい電極材料として、タングステン（Ｗ）、モリブデン（Ｍｏ）、
クロム（Ｃｒ）、鉄（Ｆｅ）、金（Ａｕ）、プラチナ（Ｐｔ）、銅（Ｃｕ）、コバルト（
Ｃｏ）、ニッケル（Ｎｉ）、ベリリウム（Ｂｅ）、酸化インジウム錫（ＩＴＯ）などを用
いることができる。
【００２１】
また、酸化物半導体の電子親和力χが４．３ｅＶである場合、酸化物半導体の電子親和力
χ以下の仕事関数を有する電極材料として、チタン（Ｔｉ）、イットリウム（Ｙ）、アル
ミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、マンガ
ン（Ｍｎ）、タンタル（Ｔａ）、窒化タンタル、窒化チタンなどを用いることができる。
【００２２】
なお、本明細書において、不純物濃度は二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉ
ｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ。以下、ＳＩＭＳともいう。）により検出さ
れたものである。ただし、他の計測法が挙げられている場合など、特に記載がある場合に
はこの限りではない。
【００２３】
本発明の一態様は、低いプロセス温度で作製可能な、オン電流が大きく、オフ電流が小さ
いトランジスタによって構成される、微細化が可能な非線形素子を提供する。
【発明の効果】
【００２４】
ソース電極と酸化物半導体層の接触面積と、ドレイン電極と酸化物半導体層の接触面積を
異ならせることで、整流特性に優れた非線形素子を得ることができる。また、酸化物半導
体層を用いることでアバランシェ降伏現象が起きにくい（すなわち耐圧が高い）非線形素
子を作製することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図２】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図３】本発明の一態様であるダイオードを説明する図である。
【図４】本発明の一態様であるダイオードを説明するバンド図である。
【図５】本発明の一態様であるダイオードのシミュレーション結果を示す図である。
【図６】本発明の一態様であるダイオードを説明する図である。
【図７】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図８】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図９】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図１０】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図１１】本発明の一態様であるダイオードの作製方法を説明する断面図である。
【図１２】本発明の一態様であるダイオードの作製方法を説明する断面図である。
【図１３】本発明の一態様である表示装置を説明する図である。
【図１４】本発明の一態様である保護回路を説明する図である。
【図１５】本発明の一態様である保護回路を説明する図である。
【図１６】本発明の一態様である電子機器を説明する図である。
【図１７】アバランシェ降伏について説明する図である。
【図１８】各種半導体のイオン化係数と電界強度の関係を示す図である。
【発明を実施するための形態】
【００２６】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共
通して用い、その繰り返しの説明は省略する。
【００２７】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明
瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない
。
【００２８】
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるため
に付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「
第２の」または「第３の」などと適宜置き換えて説明することができる。
【００２９】
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の
中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただ
し、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差の
ことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い
。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、
電圧を電位と読み替えてもよいこととする。
【００３０】
（実施の形態１）
本実施の形態では、本発明の一形態である酸化物半導体を有する縦型トランジスタを用い
た非線形素子について、酸化物半導体がｎ型である場合について、図１乃至図６を用いて
説明する。本実施の形態にて説明する非線形素子は、トランジスタのソース電極またはド
レイン電極の一方にゲート電極を接続し、トランジスタをダイオードとして機能させるも
のである。
【００３１】
一般に、ダイオードとは、アノードおよびカソードの２つの端子を有し、アノードの電位
が、カソードの電位よりも高い場合に電流が流れる状態、すなわち導通状態となり、アノ
ードの電位が、カソードの電位よりも低い場合にほとんど電流が流れない状態、すなわち
非導通状態（絶縁状態）となる性質を有している。
【００３２】
ダイオードのこの性質は整流特性といわれ、ダイオードが導通状態となる方向を順方向、
非導通状態となる方向を逆方向という。順方向の時の電圧を順方向電圧、または順方向バ
イアスといい、順方向の時の電流を順方向電流という。また、逆方向の時の電圧を逆方向
電圧または逆方向バイアスといい、逆方向の時の電流を逆方向電流という。
【００３３】
図１に示す酸化物半導体を有する縦型トランジスタを用いたダイオードは、配線１２５が
第３の電極１１３および第３の電極１１５と接続され、更には第２の電極１０９と接続さ
れ、第２の電極１０９は酸化物半導体層１０７を介して第１の電極１０５に接続されてい
る。第１の電極１０５は配線１３１に接続されている。
【００３４】
図１（Ａ）はダイオード接続されたトランジスタ１３３の上面図であり、図１（Ｂ）は図
１（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
【００３５】
図１（Ｂ）に示すように、基板１０１上に形成された絶縁層１０３上に、第１の電極１０
５、酸化物半導体層１０７、及び第２の電極１０９が積層される。また、第１の電極１０
５、酸化物半導体層１０７、及び第２の電極１０９を覆うように、ゲート絶縁層１１１が
設けられている。ゲート絶縁層１１１上には、第３の電極１１３及び第３の電極１１５が
設けられている。ゲート絶縁層１１１及び第３の電極１１３及び第３の電極１１５上には
層間絶縁層として機能する絶縁層１１７が設けられている。
【００３６】
絶縁層１１７上には配線１２５及び配線１３１が設けられている。配線１２５は、絶縁層
１１７に設けられた開口部において、第３の電極１１３及び第３の電極１１５と接続して
いる。また、配線１２５は、絶縁層１１７及びゲート絶縁層１１１に設けられた開口部に
おいて、第２の電極１０９と接続している。配線１３１は、絶縁層１１７及びゲート絶縁
層１１１に設けられた開口部において、第１の電極１０５と接続している。第１の電極１
０５は、トランジスタのソース電極またはドレイン電極の一方として機能し、第２の電極
１０９は、トランジスタのソース電極またはドレイン電極の他方として機能する。第３の
電極１１３及び第３の電極１１５は、トランジスタのゲート電極として機能する。
【００３７】
本実施の形態で示すトランジスタは、第１の電極１０５と酸化物半導体層１０７と第２の
電極１０９の重畳部分において、第２の電極１０９と酸化物半導体層１０７の接触面積よ
りも、第１の電極１０５と酸化物半導体層１０７の接触面積の方が大きい構成を示してい
る。また、図１では、第１の電極１０５と酸化物半導体層１０７と第２の電極１０９の重
畳部分において、第１の電極１０５の内側に酸化物半導体層１０７が配置され、酸化物半
導体層１０７の内側に第２の電極１０９が配置された構成を示している。図１に示すよう
に、第１の電極１０５と酸化物半導体層１０７と第２の電極１０９の積層において、その
端部が階段状となるように構成することで、これらを覆うゲート絶縁層１１１の被覆性を
向上させることができ、さらに、第３の電極１１３及び第３の電極１１５を縦型トランジ
スタのゲート電極として効果的に機能させることができる。
【００３８】
積層の端部を階段状とする際には、一段を構成する層の厚さ（一段の段差）を、これを覆
う層の厚さ以下、好ましくは半分以下の段差とするとよい。一段の段差を、これを覆う層
の厚さ以下とできない場合は、一段を構成する層の端部をテーパー形状とするとよい。テ
ーパー形状とする際には、層底面と層側面のなす角の角度を９０°未満、好ましくは８０
°未満、さらに好ましくは７０°未満とするとよい。一段を構成する層の厚さをこれを覆
う層の厚さ以下とし、加えて層端部をテーパー形状とすると、さらに被覆性を向上させる
ことができる。なお、本思想は積層膜に限らず単層膜においても適用することが可能であ
る。
【００３９】
本実施の形態のトランジスタは、縦型トランジスタであり、ゲート電極として機能する第
３の電極１１３と、第３の電極１１５とは分離しており、且つ第１の電極１０５、酸化物
半導体層１０７、及び第２の電極１０９を介して対向していることを特徴とする。
【００４０】
なお、トランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を
有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有しており、ド
レイン領域とチャネル形成領域とソース領域とを介して電流を流すことができる。ここで
、ソースとドレインとは、トランジスタの構造や動作条件などによって変わるため、いず
れがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びド
レインとして機能する領域を、ソースもしくはドレインとよばない場合がある。その場合
、一例としては、それぞれを第１の端子、第２の端子と表記する場合がある。あるいは、
それぞれを第１の電極、第２の電極と表記する場合がある。あるいは、第１の領域、第２
の領域と表記する場合がある。
【００４１】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００４２】
基板１０１は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必
要となる。基板１０１としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス
などのガラス基板を用いることができる。
【００４３】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませること
で、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラ
ス基板を用いることが好ましい。
【００４４】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。
【００４５】
絶縁層１０３は、酸化シリコン、酸化窒化シリコンなど酸化物絶縁層、または窒化シリコ
ン、窒化酸化シリコン、窒化アルミニウム、または窒化酸化アルミニウムなどの窒化物絶
縁層で形成する。また、絶縁層１０３は積層構造でもよく、例えば、基板１０１側から上
記した窒化物絶縁層のいずれか一つ以上と、上記した酸化物絶縁層のいずれか一つ以上と
の積層構造とすることができる。
【００４６】
第１の電極１０５及び第２の電極１０９は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、鉄
（Ｆｅ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タン
グステン（Ｗ）、イットリウム（Ｙ）から選ばれた元素、または上述した元素を成分とす
る合金、上述した元素を組み合わせた合金などで形成する。また、マンガン（Ｍｎ）、マ
グネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）、トリウム（Ｔｈ）の
いずれか一または複数から選択された材料を用いることができる。また、第１の電極１０
５及び第２の電極１０９は、単層構造、または二層以上の積層構造とすることができる。
例えば、シリコン（Ｓｉ）を含むアルミニウムの単層構造、アルミニウム層上にチタン層
を積層する二層構造、タングステン層上にチタン層を積層する二層構造、チタン層と、そ
のチタン層上に重ねてアルミニウム層を積層し、さらにその上にチタン層を形成する三層
構造などが挙げられる。
【００４７】
また、アルミニウム（Ａｌ）に、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ
）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）な
どアルミニウム層に生ずるヒロックやウィスカーの発生を防止する元素が添加されている
アルミニウム材料を用いることで耐熱性を向上させることが可能となる。
【００４８】
第１の電極１０５及び第２の電極１０９は、導電性の金属酸化物で形成しても良い。導電
性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜
鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する
）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシ
リコン若しくは酸化シリコンを含ませたものを用いることができる。
【００４９】
酸化物半導体層１０７としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ層
や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ層、Ｉｎ−
Ａｌ−Ｚｎ−Ｏ層、Ｓｎ−Ｇａ−Ｚｎ−Ｏ層、Ａｌ−Ｇａ−Ｚｎ−Ｏ層、Ｓｎ−Ａｌ−Ｚ
ｎ−Ｏ層や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ層、Ｓｎ−Ｚｎ−Ｏ層、Ａｌ−Ｚｎ
−Ｏ層、Ｚｎ−Ｍｇ−Ｏ層、Ｓｎ−Ｍｇ−Ｏ層、Ｉｎ−Ｍｇ−Ｏ層、Ｉｎ−Ｇａ−Ｏ層や
、Ｉｎ−Ｏ層、Ｓｎ−Ｏ層、Ｚｎ−Ｏ層などの酸化物半導体層を用いることができる。ま
た、上記酸化物半導体層にＳｉＯ２を含んでもよい。
【００５０】
また、酸化物半導体層１０７は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または
複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧ
ａ及びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半
導体層のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−
Ｏ酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ非単結晶膜ともよぶこととする
。
【００５１】
本実施の形態で用いる酸化物半導体層１０７は、酸化物半導体層に含まれる水素の濃度が
５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×
１０１７／ｃｍ３以下か、または１×１０１６／ｃｍ３未満であり、酸化物半導体層に含
まれる水素が除去されている。即ち、酸化物半導体層の主成分以外の不純物が極力含まれ
ないように高純度化されている。
【００５２】
また、キャリア密度は、ホール効果（Ｈａｌｌ ｅｆｆｅｃｔ）測定により測定すること
ができる。ホール効果測定により測定される酸化物半導体のキャリア密度は、シリコンの
真性キャリア密度１．４５×１０１０／ｃｍ３と同等、もしくはそれ以下である。なお、
フェルミディラックの分布則に従って計算すると、シリコンの真性キャリア密度は１０１
０／ｃｍ３であるのに対し、エネルギーギャップが３ｅＶ以上ある酸化物半導体の真性キ
ャリア密度は１０−７／ｃｍ３である。即ち、酸化物半導体の真性キャリア密度は、限り
なくゼロに近い。
【００５３】
本実施の形態で用いる酸化物半導体層１０７のキャリア密度は、１×１０１２／ｃｍ３未
満、好ましくは１×１０１１／ｃｍ３未満であり、キャリア密度を限りなくゼロに近くす
ることができる。酸化物半導体層１０７のキャリア密度を低減することで、非線形素子の
逆方向電流を低減することができる。また、エネルギーギャップは２ｅＶ以上、好ましく
は２．５ｅＶ以上、より好ましくは３ｅＶ以上である。エネルギーギャップの広い酸化物
半導体層を用いることで、室温から１８０℃程度の実用的な範囲で温度特性を安定化させ
ることができる。
【００５４】
酸化物半導体層１０７の厚さは、３０ｎｍ以上３０００ｎｍ以下とするとよい。酸化物半
導体層１０７の厚さを薄くすることで、非線形素子であるダイオードの順方向電流を大き
くすることができる。一方、酸化物半導体層１０７の厚さを厚くすることで、代表的には
１００ｎｍ以上３０００ｎｍ以下とすることで、非線形素子の耐圧特性を高めることがで
きる。
【００５５】
ゲート絶縁層１１１は、酸化シリコン膜、窒化シリコン、酸化窒化シリコン、窒化酸化シ
リコン、または酸化アルミニウムを単層でまたは積層して形成することができる。ゲート
絶縁層１１１は、酸化物半導体層１０７と接する部分が酸素を含むことが好ましく、特に
好ましくは酸化シリコン膜により形成する。酸化シリコン膜を用いることで、酸化物半導
体層１０７に酸素を供給することができ、特性を良好にすることができる。ゲート絶縁層
１１１の厚さは、５０ｎｍ以上５００ｎｍ以下とするとよい。ゲート絶縁層１１１の厚さ
を厚くすることで、ゲートとソース間に流れるリーク電流を低減することができる。一方
、ゲート絶縁層１１１の厚さを薄くすることで、順方向電流を多く流すことができる非線
形素子を作製することができる。
【００５６】
また、ゲート絶縁層１１１として、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ
＞０））、窒素が添加されたＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０）、窒素が添加されたハフ
ニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ハフニウム、酸化イッ
トリウムなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに
は、ｈｉｇｈ−ｋ材料と、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シ
リコン、または酸化アルミニウムのいずれか一以上との積層構造とすることができる。
【００５７】
ゲート電極として機能する第３の電極１１３及び第３の電極１１５は、アルミニウム、ク
ロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上述
した元素を成分とする合金か、上述した元素を組み合わせた合金膜などを用いて形成する
ことができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一
または複数から選択された材料を用いてもよい。また、第３の電極１１３及び第３の電極
１１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むア
ルミニウムの単層構造、アルミニウム層上にチタン層を積層する二層構造、チタン層と、
そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を形成する三層構造
などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、ク
ロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、
もしくは窒化膜を用いてもよい。
【００５８】
本実施の形態に係る酸化物半導体層は、ｎ型不純物である水素を酸化物半導体層から除去
し、酸化物半導体層の主成分以外の不純物が極力含まれないように高純度化することによ
り真性（ｉ型）とし、または真性型とせんとしたものである。すなわち、不純物を添加し
てｉ型化するのでなく、水素、水、水酸基または水素化物などの不純物を極力除去するこ
とにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴としてい
る。そうすることにより、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベ
ルにまですることができる。
【００５９】
上記したように、不純物を極力除去することにより、例えば、トランジスタのチャネル幅
Ｗが１×１０４μｍでチャネル長が３μｍの素子であっても、オフ電流が１０−１３Ａ以
下ときわめて低く、さらに、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ
．以下とすることができる。
【００６０】
このように、酸化物半導体層の主成分以外の不純物、代表的には水素、水、水酸基または
水素化物などが極力含まれないように高純度化することにより、トランジスタの動作を良
好なものとすることができる。特に、トランジスタをダイオードとして用いた場合、逆方
向電流を低減させることができる。
【００６１】
ところで、チャネルが基板と概略平行に形成される横型トランジスタにおいては、チャネ
ルのほかにソース及びドレインを設ける必要があり、基板におけるトランジスタの専有面
積が大きくなってしまい、微細化の妨げとなる。しかしながら、縦型トランジスタにおい
ては、ソース、チャネル、及びドレインを積層するため、基板表面における占有面積を低
減することができる。この結果、トランジスタの微細化が可能である。なお、微細化など
の制約がなければ、本実施の形態を横型トランジスタに適用することも可能である。
【００６２】
また、縦型トランジスタのチャネル長は、酸化物半導体層の厚さで制御できるため、酸化
物半導体層１０７の厚さを薄くすることでチャネル長の小さいトランジスタとすることが
可能である。チャネル長を小さくすることで、ソース、チャネル、及びドレインの直列抵
抗を低減できるため、トランジスタのオン電流および電界効果移動度を上昇させることが
できる。また、水素濃度が低減され高純度化された酸化物半導体を有するトランジスタは
、オフ電流が極めて低く、オフ時には電流がほとんど流れない絶縁状態となる。このよう
なトランジスタのソースまたはドレインをゲートと接続させることで、順方向電流が大き
く、逆方向電流が小さいダイオードを作製することができる。また、アバランシェ降伏現
象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
【００６３】
ここで、アバランシェ降伏についてｎ型トランジスタを例として図１７を用いて説明して
おく。図１７は、半導体９０２に、ソース電極９０３とドレイン電極９０１が接合してい
る状態を示すエネルギーバンド図であり、ドレイン電極９０１に電圧Ｖｄが印加された状
態を示している。
【００６４】
キャリアである電子が空乏層内で高電界により加速されて格子に衝突すると、その格子が
持っていた電子を跳ね飛ばし、その結果、電子９２２と正孔９２１（電子正孔対）を生成
する（図１７（Ａ））。この現象は、衝突イオン化と呼ばれている。衝突イオン化の頻度
は、半導体中の電界がある閾値に達した後に活発になる。
【００６５】
ドレイン電極９０１に印加されている電圧Ｖｄが、前述の閾値を超えてさらに大きくなる
と、衝突イオン化によって発生した電子正孔対が更に加速され、再び衝突イオン化を起こ
す。その時発生した電子正孔対も加速され、同様の現象が繰り返し発生する。つまり、一
つの電子の衝突イオン化が引き金となり、電子正孔対が爆発的に発生し、ソースドレイン
間に流れる電流が指数関数的に増大する（図１７（Ｂ））。この現象をアバランシェ降伏
という。
【００６６】
衝突イオン化による電子正孔対を発生させるには、電子は伝導帯９１２へ、正孔は価電子
帯９１１へ励起させる必要がある。つまり、衝突イオン化の引き金となる電子は、半導体
のエネルギーギャップ以上の運動エネルギーを持つまで加速される必要がある。つまり、
エネルギーギャップが大きいほど衝突イオン化を発生させるための電界は高くなるため、
アバランシェ降伏への耐性が強い。衝突イオン化による電子正孔対の生成確率Ｇは次式で
表される。
Ｇ＝αｎ×ｎ×νｎ＋αｐ×ｐ×νｐ・・・式２
【００６７】
ここで、αｎ、αｐはそれぞれ電子及び正孔のイオン化係数（電子、正孔が単位長さを走
る際に起こる衝突電離の回数）、ｎ、ｐはそれぞれ電子及び正孔密度、νｎ、νｐはそれ
ぞれ、電子及び正孔速度である。イオン化係数は材料の物性により決定される値で、イオ
ン化係数が小さいほど、衝突電離の回数が少なく、アバランシェ降伏が起こりにくい。イ
オン化係数は実験データから決定される。図１８（Ａ）及び図１８（Ｂ）に、”Ｐｈｙｓ
ｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ”Ｓ．Ｍ． Ｓｚｅより抜
粋した各種半導体のイオン化係数と電界強度（逆数）の関係を示す。
【００６８】
図１８では、図中の曲線が左に寄るほど衝突イオン化が起きるための電界が大きく、アバ
ランシェ降伏への耐性が強い事を意味している。括弧内にはエネルギーギャップが示され
ており、エネルギーギャップが大きいほどアバランシェ降伏への耐性が強いという相関が
見られる。
【００６９】
図２は、図１を用いて説明した酸化物半導体を有する縦型トランジスタを用いたダイオー
ドの、異なる構成を示している。図２に示すダイオードでは、配線１２５が第３の電極１
１３および第３の電極１１５と接続され、更には第１の電極１０５と接続されている。第
１の電極１０５は酸化物半導体層１０７を介して第２の電極１０９と接続されている。第
２の電極１０９は、配線１３１に接続されている。
【００７０】
なお、図２に示すダイオードでは、配線１２５が他の電極などを避けて設けられているた
め、配線１２５と、これらの電極との間に生じる寄生容量を抑えつつ動作させることがで
きる。
【００７１】
図３は、図１及び図２で説明した、酸化物半導体（ＯＳ）を有するｎ型トランジスタを用
いたダイオードを回路記号で示した図である。図３（Ａ）は、図１で説明した酸化物半導
体（ＯＳ）を有するｎ型トランジスタを用いたダイオードの回路記号であり、第２の電極
１０９が配線１２５を介して、第３の電極１１３および第３の電極１１５に接続されてい
る状態を示している。第２の電極１０９に第１の電極１０５よりも高い電圧（正の電圧）
が印加されると、ゲート電極として機能する第３の電極１１３および第３の電極１１５に
も正の電圧が印加されるため、トランジスタ１３３がオン状態となり、第１の電極１０５
と第２の電極１０９の間に電流が流れる。
【００７２】
一方、第２の電極１０９に第１の電極１０５よりも低い電圧（負の電圧）が印加されると
、トランジスタ１３３がオフ状態となるため、第１の電極１０５と第２の電極１０９の間
に電流がほとんど流れない。この場合、トランジスタ１３３を構成する第２の電極１０９
がドレイン（ドレイン電極）として機能し、第１の電極１０５がソース（ソース電極）と
して機能する。このようにして、水素濃度が低減され高純度化された酸化物半導体を有す
るトランジスタ１３３を、第２の電極１０９をアノード、第１の電極１０５をカソードと
するダイオードとして機能させることができる。
【００７３】
図３（Ｂ）は、図２で説明した酸化物半導体（ＯＳ）を有するｎ型トランジスタを用いた
ダイオードの回路記号であり、第１の電極１０５が配線１２５を介して、第３の電極１１
３および第３の電極１１５に接続されている状態を示している。第１の電極１０５に第２
の電極１０９よりも高い電圧（正の電圧）が印加されると、ゲート電極として機能する第
３の電極１１３および第３の電極１１５にも正の電圧が印加されるため、トランジスタ１
３３がオン状態となり、第１の電極１０５と第２の電極１０９の間に電流が流れる。
【００７４】
一方、第１の電極１０５に第２の電極１０９よりも低い電圧（負の電圧）が印加されると
、トランジスタ１３３がオフ状態となるため、第１の電極１０５と第２の電極１０９の間
に電流がほとんど流れない。この場合、トランジスタ１３３を構成する第２の電極１０９
がソース（ソース電極）として機能し、第１の電極１０５の電極がドレイン（ドレイン電
極）として機能する。このようにして、水素濃度が低減され高純度化された酸化物半導体
を有するトランジスタ１３３を、第１の電極１０５をアノード、第２の電極１０９をカソ
ードとするダイオードとして機能させることができる。
【００７５】
また、ドレイン電極と酸化物半導体層との接触面積を、ソース電極と酸化物半導体層との
接触面積よりも大きくすることで、特に順方向バイアス時の電流電圧特性を向上させるこ
とができる。
【００７６】
また、ドレイン電極と酸化物半導体層との接触面積を、ソース電極と酸化物半導体層との
接触面積よりも小さくすることで、特に逆方向バイアス時の電流電圧特性を向上させるこ
とができる。
【００７７】
本実施の形態で示した酸化物半導体を有する縦型トランジスタをダイオードとして用いる
ことで、整流特性に優れ、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）
ダイオードを作製することができる。
【００７８】
また、酸化物半導体層１０７に接し、トランジスタ１３３のドレインとして機能する電極
の仕事関数をφｍｄとし、酸化物半導体層１０７に接し、トランジスタ１３３のソースと
して機能する電極の仕事関数をφｍｓとし、酸化物半導体層１０７の電子親和力をχとし
たとき、それぞれを式１に示す関係となるように構成することで、ダイオード接続された
トランジスタ１３３の整流特性をより優れたものとすることができる。
φｍｓ≦χ＜φｍｄ・・・式１
【００７９】
なお、トランジスタ１３３を図１に示した構成とした場合は、第１の電極１０５の仕事関
数がφｍｓであり、第２の電極１０９の仕事関数がφｍｄとなる。また、トランジスタ１
３３を図２に示した構成とした場合は、第１の電極１０５の仕事関数がφｍｄであり、第
２の電極１０９の仕事関数がφｍｓとなる。
【００８０】
また、第１の電極１０５または第２の電極１０９が、二層以上の積層構造である場合は、
酸化物半導体層１０７と接する層の仕事関数と、酸化物半導体層１０７の電子親和力の関
係を、式１を充足するように構成すればよい。
【００８１】
例えば、酸化物半導体の電子親和力χが４．３ｅＶである場合、酸化物半導体の電子親和
力よりも大きい仕事関数を有する導電性材料として、タングステン（Ｗ）、モリブデン（
Ｍｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、金（Ａｕ）、プラチナ（Ｐｔ）、銅（Ｃｕ）、コ
バルト（Ｃｏ）、ニッケル（Ｎｉ）、ベリリウム（Ｂｅ）、酸化インジウム錫（ＩＴＯ）
などを用いることができる。
【００８２】
また、酸化物半導体の電子親和力χが４．３ｅＶである場合、仕事関数が酸化物半導体の
電子親和力以下である導電性材料の例として、チタン（Ｔｉ）、イットリウム（Ｙ）、ア
ルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、マン
ガン（Ｍｎ）、タンタル（Ｔａ）、窒化タンタル、窒化チタンなどを用いることができる
。
【００８３】
ここで、式１を充足する構成の整流特性について、図４に示すバンド図を用いて説明する
。図４は、高純度化された酸化物半導体８０２（ｉ型若しくは実質的にｉ型とみなされる
ものを含む）に、仕事関数φｍｄを有する導電材料８０１と、仕事関数φｍｓを有する導
電材料８０３が接合している状態を示すバンド図である。
【００８４】
なお、高純度化された酸化物半導体は、膜中に含まれる水素の濃度を５×１０１９／ｃｍ
３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以
下か、または１×１０１６／ｃｍ３未満として、酸化物半導体膜に含まれる水素若しくは
ＯＨ基を除去し、キャリア密度を１×１０１２／ｃｍ３未満、好ましくは１×１０１１／
ｃｍ３未満としたものを含む。
【００８５】
図４（Ａ）は、導電材料８０１と導電材料８０３が同電位（熱平衡状態）である時のバン
ド図を示している。フェルミレベル８１３は、導電材料８０３のフェルミレベルを示して
おり、導電材料８０１、導電材料８０３及び酸化物半導体８０２のフェルミレベルが一致
している。準位８２０は、真空準位を示している。
【００８６】
エネルギー障壁８２１は、導電材料８０１の仕事関数φｍｄと酸化物半導体８０２の電子
親和力χのエネルギー差φｍｄ−χを示している。また、エネルギー障壁８２３は、導電
材料８０３の仕事関数φｍｓと酸化物半導体８０２の電子親和力χのエネルギー差φｍｓ
−χを示している。
【００８７】
導電材料８０１の仕事関数φｍｄが酸化物半導体８０２の電子親和力χより大きいため、
エネルギー障壁８２１は正の値となる。このため、導電材料８０１に存在する電子は、エ
ネルギー障壁８２１に阻まれ、酸化物半導体８０２の伝導帯８２２にほとんど移動するこ
とができない。
【００８８】
一方、導電材料８０３の仕事関数φｍｓが酸化物半導体８０２の電子親和力χ以下である
ため、エネルギー障壁８２３が負の値となり、導電材料８０３に存在する電子は、酸化物
半導体８０２の伝導帯８２２に容易に移動することができる。
【００８９】
ただし、導電材料８０１と導電材料８０３が同電位（熱平衡状態）の場合は、上に凸の伝
導帯端が電子移動の障壁となり、電子は導電材料８０１へ移動できない。つまり、導電材
料８０１と導電材料８０３の間に電流は流れない。
【００９０】
図４（Ｂ）は、導電材料８０１に正の電圧（順方向電圧、または順方向バイアス）が印加
された状態を示すバンド図である。導電材料８０１に正の電圧が印加されたことにより、
導電材料８０１のフェルミレベルが押し下げられ、導電材料８０３から伝導帯８２２に移
動した電子が導電材料８０１に容易に移動することができるため、導電材料８０１と導電
材料８０３の間に電流が流れる（順方向電流）。
【００９１】
図４（Ｃ）は、導電材料８０１に負の電圧（逆方向電圧、または逆方向バイアス）が印加
された状態を示すバンド図である。導電材料８０１に負の電圧が印加されたことにより、
導電材料８０１のフェルミレベルが引き上げられ、導電材料８０３から伝導帯８２２に移
動した電子が導電材料８０１に移動することができない。また、エネルギー障壁８２１は
そのままであるため、導電材料８０１に存在する電子は、酸化物半導体８０２の伝導帯８
２２にほとんど移動することができない。ただし、極僅かではあるが、ある確率でエネル
ギー障壁８２１を超えて伝導帯８２２に移動する電子が存在するため、導電材料８０３と
導電材料８０１の間に、極めて微弱な電流が流れる（逆方向電流）。
【００９２】
仕事関数φｍｄを有する導電性材料と、電子親和力χを有する酸化物半導体と、仕事関数
φｍｓを有する導電性材料を、式１で示す関係となるように構成することで整流特性を実
現し、酸化物半導体を有する縦型トランジスタを用いたダイオードの整流特性をさらに高
めることができる。
【００９３】
図５に、式１を充足する構成とした、酸化物半導体を有する縦型トランジスタを用いたダ
イオードの電流電圧特性のデバイスシミュレーション結果を示す。デバイスシミュレーシ
ョンは、Ｓｉｌｖａｃｏ社製ソフトウエア「Ａｔｌａｓ」を用いて行った。前提条件とし
て、第１の電極１０５と第２の電極１０９間の距離（酸化物半導体層の厚さ）を５００ｎ
ｍ、第１の電極１０５と酸化物半導体層１０７の接触面積を２μｍ２、第２の電極１０９
と酸化物半導体層１０７の接触面積を１μｍ２、酸化物半導体層１０７の電子親和力χを
４．３ｅＶ、アノード（ドレイン電極）となる導電材料の仕事関数φｍｄを４．７ｅＶ、
カソード（ソース電極）となる導電材料の仕事関数φｍｓを４．３ｅＶとした。また、ダ
イオードとして用いるトランジスタのゲート絶縁層を、厚さ１００ｎｍ、比誘電率４．０
とした。
【００９４】
図５（Ａ）及び図５（Ｂ）とも、横軸はアノード−カソード間（ドレイン−ソース間）電
圧（Ｖｄｓ）を示しており、プラス側が順方向バイアス、マイナス側が逆方向バイアスを
示している。縦軸はアノード−カソード間（ドレイン−ソース間）電流（Ｉｄｓ）を示し
ている。図５（Ｂ）は、逆方向バイアス印加時の逆方向電流をわかりやすくするため、図
５（Ａ）のＶｄｓが２Ｖ乃至−１２Ｖの範囲における縦軸（Ｉｄｓ）を拡大した図である
。
【００９５】
曲線８５１は、図１で示したダイオードを、式１の関係を充足するように構成した場合の
電流電圧特性である。すなわち、仕事関数φｍｄを有する第２の電極１０９をアノード（
ドレイン電極）とし、仕事関数φｍｓを有する第１の電極１０５をカソード（ソース電極
）とし、第２の電極１０９と、トランジスタのゲート電極として機能する第３の電極１１
３および第３の電極１１５を電気的に接続して構成したダイオード（以下、Ａ構造ダイオ
ードという）の電流電圧特性を示している。
【００９６】
曲線８５２は、図２で示したダイオードを、式１の関係を充足するように構成した場合の
電流電圧特性である。すなわち、仕事関数φｍｄを有する第１の電極１０５をアノード（
ドレイン電極）とし、仕事関数φｍｓを有する第２の電極１０９をカソード（ソース電極
）とし、第１の電極１０５と、トランジスタのゲート電極として機能する第３の電極１１
３および第３の電極１１５を電気的に接続して構成したダイオード（以下、Ｂ構造ダイオ
ードという）の電流電圧特性を示している。
【００９７】
なお、図５には、参考として曲線８５３および曲線８５４を示している。曲線８５３は、
仕事関数φｍｄを有する第２の電極１０９をアノードとし、仕事関数φｍｓを有する第１
の電極１０５をカソードとし、第１の電極１０５と、トランジスタのゲート電極として機
能する第３の電極１１３および第３の電極１１５を電気的に接続して構成したダイオード
（以下、Ｃ構造ダイオードという）の電流電圧特性を示している。
【００９８】
また、曲線８５４は、仕事関数φｍｄを有する第１の電極１０５をアノードとし、仕事関
数φｍｓを有する第２の電極１０９をカソードとし、第２の電極１０９と、トランジスタ
のゲート電極として機能する第３の電極１１３および第３の電極１１５を電気的に接続し
て構成したダイオード（以下、Ｄ構造ダイオードという）の電流電圧特性を示している。
【００９９】
Ａ構造ダイオード乃至Ｄ構造ダイオードの積層構成をわかりやすく示した断面模式図を図
６に示す。図６（Ａ）は、Ａ構造ダイオードの積層構成を示しており、図１を用いて説明
したダイオードに相当する。図６（Ｂ）は、Ｂ構造ダイオードの積層構成を示しており、
図２を用いて説明したダイオードに相当する。図６（Ｃ）は、Ｃ構造ダイオードの積層構
成を示しており、図６（Ｄ）は、Ｄ構造ダイオードの積層構成を示している。Ｃ構造ダイ
オードは、Ａ構造ダイオードにおけるゲート電極とドレイン電極の接続を、ゲート電極と
ソース電極の接続に変えた構成となっている。また、Ｄ構造ダイオードは、Ｂ構造ダイオ
ードにおけるゲート電極とドレイン電極の接続を、ゲート電極とソース電極の接続に変え
た構成となっている。
【０１００】
図５から、Ａ構造ダイオード（曲線８５１）乃至Ｄ構造ダイオード（曲線８５４）とも、
優れた整流特性が得られることが確認できる。また、Ａ構造ダイオード及びＢ構造ダイオ
ードの方が、Ｃ構造ダイオード及びＤ構造ダイオードよりも順方向電流が大きく、かつ、
逆方向電流が小さい電流電圧特性が得られている。すなわち、より優れた整流特性が得ら
れていることが確認できる。
【０１０１】
さらに、Ａ構造ダイオード（曲線８５１）とＢ構造ダイオード（曲線８５２）を比較する
と、順方向電流はＢ構造ダイオードの方が大きくより良好だが、逆方向電流はＡ構造ダイ
オードの方が小さくより良好な結果となっている。これは、Ａ構造ダイオードは第２の電
極１０９を仕事関数φｍｄを有するドレイン電極としており、Ｂ構造ダイオードは第１の
電極１０５を仕事関数φｍｄを有するドレイン電極としているためである。つまり、第２
の電極１０９と酸化物半導体層１０７の接触面積よりも、第１の電極１０５と酸化物半導
体層１０７の接触面積が大きい。すなわち、Ｂ構造ダイオードの方が、Ａ構造ダイオード
よりもエネルギー障壁が存在する酸化物半導体と電極の接触面積が大きいため、より多く
の順方向電流が流せる構成となる。また、Ａ構造ダイオードの方が、Ｂ構造ダイオードよ
りもエネルギー障壁が存在する酸化物半導体と電極の接触面積が小さいため、逆方向電流
をより少なくすることができる構成となる。
【０１０２】
このように、酸化物半導体を有する縦型トランジスタを用いたダイオードにおいて、酸化
物半導体層と第１の電極１０５の接触面積と、酸化物半導体層と第２の電極１０９の接触
面積を異なる大きさとすることで、優れた整流特性を有するダイオードを目的に応じて作
製することができる。具体的には、逆方向電流（漏れ電流）をより小さくした構成とする
場合はＡ構造ダイオードの構成を用い、順方向電流をより大きくした構成とする場合はＢ
構造ダイオードの構成を用いることで、トランジスタの大きさを変えることなく、優れた
整流特性を有するダイオードを作製することができる。
【０１０３】
また、酸化物半導体層と第２の電極１０９の接触面積が、酸化物半導体層と第１の電極１
０５の接触面積よりも大きい場合であっても、前述の構成を満たすトランジスタとするこ
とで、優れた整流特性を有するダイオードを作製することができる。
【０１０４】
（実施の形態２）
本実施の形態では、本発明の一態様である非線形素子の一例であって、実施の形態１とは
異なる構造のものについて、図７を用いて説明する。本実施の形態にて説明する非線形素
子は、トランジスタのソースまたはドレインの一方にゲートが接続され、ダイオードとし
て機能するものである。
【０１０５】
図７に示すダイオードでは、配線１３１が第１の電極１０５および第３の電極１１３と接
続され、配線１３２が第１の電極１０６および第３の電極１１５と接続されている。第１
の電極１０５および第１の電極１０６は酸化物半導体層１０７を介して第２の電極１０９
と接続されている。第２の電極１０９は、配線１２９に接続されている。
【０１０６】
図７（Ａ）はダイオード接続されたトランジスタ１４１、１４３の上面図であり、図７（
Ｂ）は図７（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
【０１０７】
図７（Ｂ）に示すように、基板１０１上に形成された絶縁層１０３上に、第１の電極１０
５、第１の電極１０６、酸化物半導体層１０７、及び第２の電極１０９が積層される。ま
た、第１の電極１０５、第１の電極１０６、酸化物半導体層１０７、及び第２の電極１０
９を覆うように、ゲート絶縁層１１１が設けられている。ゲート絶縁層１１１上には、第
３の電極１１３及び第３の電極１１５が設けられている。ゲート絶縁層１１１及び第３の
電極１１３及び第３の電極１１５上には層間絶縁層として機能する絶縁層１１７が設けら
れている。絶縁層１１７上には、配線１２９、配線１３１、配線１３２が形成されている
。絶縁層１１７には、複数の開口部が形成されており、各開口部において第３の電極１１
３と配線１３１が接続され、第３の電極１１５と配線１３２が接続されている。また、配
線１２９は、絶縁層１１７及びゲート絶縁層１１１に設けた開口部において第２の電極１
０９と接続されている。
【０１０８】
第１の電極１０５は、トランジスタ１４１のソース電極またはドレイン電極の一方として
機能する。第１の電極１０６は、トランジスタ１４３のソース電極またはドレイン電極の
一方として機能する。第２の電極１０９は、トランジスタ１４１、１４３のソース電極ま
たはドレイン電極の他方として機能する。第３の電極１１３は、トランジスタ１４１のゲ
ート電極として機能する。第３の電極１１５は、トランジスタ１４３のゲート電極として
機能する。
【０１０９】
本実施の形態では、トランジスタ１４１と、トランジスタ１４３とが、第２の電極１０９
を介して、配線１２９に接続していることを特徴とする。配線１３１に入力された信号は
、トランジスタ１４１を介して配線１２９に出力され、配線１３２に入力された信号も、
トランジスタ１４３を介して配線１２９に出力される。
【０１１０】
また、本実施の形態では、第１の電極１０５と、第１の電極１０６とが分離されているが
、第１の電極１０５と、第１の電極１０６を電気的に接続することで、トランジスタ１４
１と、トランジスタ１４３を並列に接続する構成とすることもできる。トランジスタを並
列に接続することで、より多くの電流を流すことが可能となる。
【０１１１】
本実施の形態のトランジスタ１４１、１４３は、実施の形態１と同様に、水素濃度が低減
され高純度化された酸化物半導体層を用いている。このため、トランジスタの動作を良好
なものとすることができる。特に、オフ電流を低減することができる。この結果、動作速
度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さないトラ
ンジスタを作製することができる。このようなトランジスタのソースまたはドレインをゲ
ートと接続させることで、順方向電流が大きく、逆方向電流が小さいダイオードを作製す
ることができる。また、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダ
イオードを作製することができる。
【０１１２】
なお、本実施の形態のダイオードは、図７に示すものに限定されない。図７に示すダイオ
ードでは、酸化物半導体層１０７中を第１の電極１０５または電極１０６から第２の電極
１０９に電流が流れるが、図８に示すように、酸化物半導体層１０７中を第２の電極１０
９から第１の電極１０５または電極１０６に電流が流れる構成としてもよい。
【０１１３】
図８に示すダイオードでは、配線１２５が第３の電極１１３および第３の電極１１５と接
続され、更には第２の電極１０９と接続され、第２の電極１０９は酸化物半導体層１０７
を介して第１の電極１０５および第１の電極１０６に接続されている。第１の電極１０５
配線１３１に接続され、第１の電極１０６は配線１３２に接続されている。
【０１１４】
なお、図８に示すダイオードでは、配線１２５がトランジスタ１４１およびトランジスタ
１４３と重畳して設けられているが、これに限定されず、図２と同様に、配線１２５がト
ランジスタ１４１およびトランジスタ１４３と重畳しないように設けてもよく、配線１２
５がトランジスタ１４１およびトランジスタ１４３と重畳しない場合には、配線１２５と
、これらの電極との間に生じる寄生容量を抑えつつ動作させることができる。
【０１１５】
また、本実施の形態のダイオードに、実施の形態１で開示した構成を適用することにより
、整流特性をより優れたものとすることができる。
【０１１６】
（実施の形態３）
本実施の形態では、本発明の一態様である非線形素子の一例であって、実施の形態１とは
異なる構造のものについて、図９を用いて説明する。本実施の形態にて説明する非線形素
子は、トランジスタのソースまたはドレインの一方にゲートが接続され、ダイオードとし
て機能するものである。
【０１１７】
図９に示すダイオードでは、配線１３１が第１の電極１０５および第３の電極１１３と接
続されている。第１の電極１０５は酸化物半導体層１０７を介して第２の電極１０９と接
続されている。第２の電極１０９は、配線１２９に接続されている。
【０１１８】
図９（Ａ）はダイオード接続されたトランジスタ１４５の上面図であり、図９（Ｂ）は図
９（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
【０１１９】
図９（Ｂ）に示すように、基板１０１上に形成された絶縁層１０３上に、第１の電極１０
５、酸化物半導体層１０７、及び第２の電極１０９が積層される。また、第１の電極１０
５、酸化物半導体層１０７、及び第２の電極１０９を覆うように、ゲート絶縁層１１１が
設けられている。ゲート絶縁層１１１上には、第３の電極１１３が設けられている。ゲー
ト絶縁層１１１及び第３の電極１１３上には層間絶縁層として機能する絶縁層１１７が設
けられている。絶縁層１１７には、複数の開口部が形成されており、各開口部において第
１の電極１０５と接続する配線１３１、第２の電極１０９及び第３の電極１１３と接続す
る配線１２９が形成される（図９（Ａ）参照）。
【０１２０】
第１の電極１０５は、トランジスタ１４５のソース電極またはドレイン電極の一方として
機能する。第２の電極１０９は、トランジスタ１４５のソース電極またはドレイン電極の
他方として機能する。第３の電極１１３は、トランジスタ１４５のゲート電極として機能
する。
【０１２１】
本実施の形態では、ゲート電極として機能する第３の電極１１３が環状であることを特徴
とする。ゲート電極として機能する第３の電極１１３を環状とすることで、トランジスタ
のチャネル幅を大きくすることができる。このため、トランジスタのオン電流を高めるこ
とができる。
【０１２２】
本実施の形態のトランジスタ１４５は、実施の形態１と同様に、水素濃度が低減され高純
度化された酸化物半導体層を用いている。このため、トランジスタの動作を良好なものと
することができる。特に、オフ電流を低減することができる。この結果、動作速度が速く
、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さないトランジスタ
を作製することができる。このようなトランジスタのソースまたはドレインをゲートと接
続させることで、順方向電流が大きく、逆方向電流が小さいダイオードを作製することが
できる。また、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダイオード
を作製することができる。
【０１２３】
なお、本実施の形態のダイオードは、図９に示すものに限定されない。図９に示すダイオ
ードでは、酸化物半導体層１０７中を第１の電極１０５から第２の電極１０９に電流が流
れるが、図１０に示すように、酸化物半導体層１０７中を第２の電極１０９から第１の電
極１０５に電流が流れる構成としてもよい。
【０１２４】
図１０に示すダイオードでは、配線１２９が第２の電極１０９および第３の電極１１３と
接続されている。第２の電極１０９は酸化物半導体層１０７を介して第１の電極１０５と
接続されている。第１の電極１０５は配線１３１と接続されている。
【０１２５】
また、本実施の形態のダイオードに、実施の形態１で開示した構成を適用することにより
、整流特性をより優れたものとすることができる。
【０１２６】
（実施の形態４）
本実施の形態では、図１に示すダイオード接続されたトランジスタの作製工程について、
図１１を用いて説明する。
【０１２７】
図１１（Ａ）に示すように、基板１０１上に絶縁層１０３を形成し、絶縁層１０３上に第
１の電極１０５を形成する。第１の電極１０５は、トランジスタのソース電極またはドレ
イン電極の一方として機能する。
【０１２８】
絶縁層１０３は、スパッタリング法、ＣＶＤ法、塗布法などで形成することができる。
【０１２９】
なお、スパッタリング法で絶縁層１０３を形成する場合、処理室内に残留する水素、水、
水酸基または水素化物などを除去しつつ絶縁層１０３を形成することが好ましい。これは
、絶縁層１０３に水素、水、水酸基または水素化物などが含まれないようにするためであ
る。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着
型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライ
オポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また
、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。ク
ライオポンプを用いて排気した処理室では、水素、水、水酸基または水素化物などが排気
されるため、当該処理室で絶縁層１０３を形成すると、絶縁層１０３に含まれる不純物の
濃度を低減できる。
【０１３０】
また、絶縁層１０３を形成する際に用いるスパッタガスは、水素、水、水酸基または水素
化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いる
ことが好ましい。
【０１３１】
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法、直流
電源を用いるＤＣスパッタリング法、また、パルス的にバイアスを与えるパルスＤＣスパ
ッタリング法がある。ＲＦスパッタリング法は主に絶縁層を形成する場合に用いられ、Ｄ
Ｃスパッタリング法は主に金属膜を形成する場合に用いられる。
【０１３２】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料の膜を積層形成することも、同一チャンバーで複数
種類の材料を同時に放電させて形成することもできる。
【０１３３】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲス
パッタリング法を用いるスパッタ装置がある。
【０１３４】
また、スパッタリング法として、成膜中にターゲット物質とスパッタガス成分とを化学反
応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板
にも電圧をかけるバイアススパッタリング法を用いることもできる。
【０１３５】
本明細書のスパッタリングにおいては、上記したスパッタリング装置及びスパッタリング
方法を適宜用いることができる。
【０１３６】
本実施の形態では、基板１０１を処理室へ搬送し、水素、水、水酸基または水素化物など
が除去された高純度酸素を含むスパッタガスを導入し、シリコンターゲットを用いて、基
板１０１に絶縁層１０３として、酸化シリコン膜を形成する。なお、絶縁層１０３を形成
する際は、基板１０１は加熱されていてもよい。
【０１３７】
例えば、石英（好ましくは合成石英）を用い、基板温度１００℃、基板とターゲットの間
との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及
びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲ
Ｆスパッタリング法により酸化シリコン膜を形成する。膜厚は、例えば１００ｎｍとする
とよい。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを用いることが
できる。なお、スパッタガスとして、酸素、または酸素及びアルゴンの混合ガスを用いて
行う。
【０１３８】
また、絶縁層１０３を積層構造で形成する場合、例えば、酸化シリコン膜と基板との間に
水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガス及びシ
リコンターゲットを用いて窒化シリコン膜を形成する。この場合においても、酸化シリコ
ン膜と同様に、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ窒
化シリコン膜を形成することが好ましい。なお、当該工程において、基板１０１は加熱さ
れていてもよい。
【０１３９】
絶縁層１０３として窒化シリコン膜と酸化シリコン膜とを積層する場合、窒化シリコン膜
と酸化シリコン膜を同じ処理室において、共通のシリコンターゲットを用いて形成するこ
とができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンタ
ーゲットを用いて窒化シリコン膜を形成し、次に酸素を含むスパッタガスに切り替えて同
じシリコンターゲットを用いて酸化シリコン膜を形成する。窒化シリコン膜及び酸化シリ
コン膜を大気に曝露せずに連続して形成することができるため、窒化シリコン表面に水素
、水、水酸基または水素化物などの不純物が吸着することを防止することができる。
【０１４０】
第１の電極１０５は、基板１０１上に導電層をスパッタリング法、ＣＶＤ法、または真空
蒸着法で形成し、当該導電層上にフォトリソグラフィ工程によりレジストマスク形成し、
当該レジストマスクを用いて導電層をエッチングして、形成することができる。または、
フォトリソグラフィ工程を用いず、印刷法、インクジェット法で第１の電極１０５を形成
することで、工程数を削減することができる。なお、第１の電極１０５の端部をテーパ形
状とすると、後に形成されるゲート絶縁層の被覆性が向上するため好ましい。第１の電極
１０５の端部と絶縁層１０３のなす角の角度を９０°未満、好ましくは８０°未満、さら
に好ましくは７０°未満とすることで、後に形成されるゲート絶縁層の被覆性を向上させ
ることができる。
【０１４１】
第１の電極１０５を形成するための導電層としては、タングステン（Ｗ）、モリブデン（
Ｍｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、酸化インジウム錫（ＩＴＯ）、チタン（Ｔｉ）、
イットリウム（Ｙ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、ジル
コニウム（Ｚｒ）などから選ばれた材料の単層、もしくは積層を用いることができる。
【０１４２】
本実施の形態では、第１の電極１０５となる導電層として、スパッタリング法により膜厚
５０ｎｍのチタン層を形成し、厚さ１００ｎｍのアルミニウム層を形成し、厚さ５０ｎｍ
のチタン層を形成する。次に、フォトリソグラフィ工程により形成したレジストマスクを
用いてエッチングして、第１の電極１０５を形成する。なお、後に形成する酸化物半導体
層と接する第１の電極１０５の材料は、実施の形態１で説明した電子親和力と仕事関数の
関係を考慮して選定することもできる。
【０１４３】
次に、図１１（Ｂ）に示すように、第１の電極１０５上に酸化物半導体層１０７及び第２
の電極１０９を形成する。酸化物半導体層１０７はトランジスタのチャネル形成領域とし
て機能し、第２の電極１０９はトランジスタのソース電極またはドレイン電極の他方とし
て機能する。
【０１４４】
ここで、酸化物半導体層１０７及び第２の電極１０９の作製方法について、説明する。
【０１４５】
基板１０１及び第１の電極１０５上にスパッタリング法により酸化物半導体層を形成する
。次に、酸化物半導体層上に導電層を形成する。
【０１４６】
酸化物半導体層１０７に水素がなるべく含まれないようにするために、前処理として、ス
パッタリング装置の予備加熱室で第１の電極１０５が形成された基板１０１を予備加熱し
、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気する
ことが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお
、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に形成するゲー
ト絶縁層１１１の形成前の基板１０１に行ってもよいし、後に形成する第３の電極１１３
及び第３の電極１１５形成前の基板１０１に行ってもよい。
【０１４７】
なお、酸化物半導体層をスパッタリング法により形成する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、第１の電極１０５の表面に付着しているゴミや
酸化層を除去することで、第１の電極１０５及び酸化物半導体層の界面における抵抗を低
減することができるため好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、
アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加して基板近傍にプラズマを形
成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを
用いてもよい。
【０１４８】
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いたスパッタリン
グ法により酸化物半導体層を形成する。また、酸化物半導体層は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気
下においてスパッタリング法により形成することができる。また、スパッタリング法を用
いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて形成してもよ
い。
【０１４９】
酸化物半導体層を形成する際に用いるスパッタガスは水素、水、水酸基または水素化物な
どの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いること
が好ましい。
【０１５０】
酸化物半導体層をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成
分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲット
の他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、
Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］、Ｉｎ２Ｏ３：Ｇａ２Ｏ３
：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いることができる。また、Ｉｎ、Ｇａ、及び
Ｚｎを含む金属酸化物ターゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：２：１
［ｍｏｌ数比］、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の
組成比を有するターゲットを用いることもできる。金属酸化物ターゲットの充填率は９０
％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸
化物ターゲットを用いて形成した酸化物半導体層は緻密な膜となる。
【０１５１】
減圧状態に保持された処理室内に基板を保持し、処理室内に残留する水分を除去しつつ、
水素、水、水酸基または水素化物などが除去されたスパッタリングガスを導入し、金属酸
化物をターゲットとして基板１０１上に酸化物半導体層を形成する。処理室内に残留する
水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いる
ことが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポン
プを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップ
を加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素
、水、水酸基または水素化物など（より好ましくは炭素原子を含む化合物も）が排気され
るため、酸化物半導体層に含まれる不純物の濃度を低減できる。また、基板を加熱しなが
ら酸化物半導体層を形成してもよい。
【０１５２】
本実施の形態では、酸化物半導体層の成膜条件の一例として、基板温度室温、基板とター
ゲットの間との距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素
及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が適
用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パー
ティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半
導体層は好ましくは３０ｎｍ以上３０００ｎｍ以下とする。なお、適用する酸化物半導体
層材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１５３】
なお、酸化物半導体層を形成する際のスパッタリング法は、絶縁層１０３に示したスパッ
タリング法を適宜用いることができる。
【０１５４】
第２の電極１０９となる導電層は、第１の電極１０５の材料及び手法を適宜用いることが
できる。また、実施の形態１で示したように、使用する材料の仕事関数と酸化物半導体層
の電子親和力に応じて、第１の電極１０５と第２の電極１０９を異なる材料とすることも
できる。ここでは、第２の電極１０９となる導電層として、厚さ５０ｎｍのタングステン
層、厚さ１００ｎｍのアルミニウム層、及び厚さ５０ｎｍのチタン層を順に積層する。
【０１５５】
次に、フォトリソグラフィ工程により導電層上にレジストマスクを形成し、当該レジスト
マスクを用いて第２の電極１０９となる導電層及び酸化物半導体層１０７となる酸化物半
導体層をエッチングして、第２の電極１０９及び酸化物半導体層１０７を形成する。なお
、フォトリソグラフィ工程により形成したレジストマスクの代わりに、インクジェット法
を用いてレジストマスクを作製することで、工程数を削減することができる。当該エッチ
ングにより、第２の電極１０９及び酸化物半導体層１０７の端部と、第１の電極１０５の
なす角の角度を９０°未満、好ましくは８０°未満、さらに好ましくは７０°未満とする
ことで、後に形成されるゲート絶縁層の被覆性を向上させることができるため好ましい。
【０１５６】
なお、ここでの導電層及び酸化物半導体層のエッチングは、ドライエッチングでもウェッ
トエッチングでもよく、両方を用いてもよい。所望の形状の酸化物半導体層１０７及び第
２の電極１０９を形成するために、材料に合わせてエッチング条件（エッチング液、エッ
チング時間、温度など）を適宜調節する。
【０１５７】
なお、第２の電極１０９となる導電層及び酸化物半導体層と、第１の電極１０５とのエッ
チングレートが異なる場合は、第１の電極１０５のエッチングレートが低く、第２の電極
１０９となる導電層及び酸化物半導体層のエッチングレートの高い条件を選択する。また
は、酸化物半導体層のエッチングレートが低く、第２の電極１０９となる導電層のエッチ
ングレートの高い条件を選択して、第２の電極１０９となる導電層をエッチングした後、
第１の電極１０５のエッチングレートが低く、酸化物半導体層のエッチングレートの高い
条件を選択する。
【０１５８】
酸化物半導体層をウエットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混
ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５
：２：２容量比）などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を
用いてもよい。
【０１５９】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウムな
どの材料を回収して再利用することにより、資源を有効活用し低コスト化することができ
る。
【０１６０】
また、ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス
、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化シリコン（ＳｉＣｌ４）、四塩化
炭素（ＣＣｌ４）など）が好ましい。
【０１６１】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（Ｓ
Ｆ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（Ｈ
Ｂｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガ
スを添加したガス、などを用いることができる。
【０１６２】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度など）を適宜調節する。
【０１６３】
本実施の形態では、ドライエッチング法を用いて、第２の電極１０９となる導電層をエッ
チングした後、燐酸と酢酸と硝酸を混ぜた溶液で酸化物半導体層をエッチングして、酸化
物半導体層１０７を形成する。
【０１６４】
次に、本実施の形態では、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以
上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理
装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素、希ガスなどの不
活性ガス雰囲気下において４５０℃において１時間の加熱処理を行った後、大気に触れさ
せないことで、酸化物半導体層への水素、水、水酸基または水素化物などの再侵入を防ぐ
ことで、水素濃度が低減され高純度化され、ｉ型化または実質的にｉ型化された酸化物半
導体層を得ることができる。即ち、この第１の加熱処理によって酸化物半導体層１０７の
脱水化及び脱水素化の少なくとも一方を行うことができる。
【０１６５】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガ
スに、水素、水、水酸基または水素化物などなどが含まれないことが好ましい。または、
加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を
、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち
不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１６６】
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層
が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上
、または８０％以上の微結晶の酸化物半導体層となる場合もある。また、第１の加熱処理
の条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半
導体層となる場合もある。また、非晶質の酸化物半導体層の中に微結晶部（粒径１ｎｍ以
上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる
場合もある。
【０１６７】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層を形成する前の酸化物
半導体層に行ってもよい。その場合には、第１の加熱処理後に、加熱装置から基板を取り
出し、フォトリソグラフィ工程を行う。
【０１６８】
なお、酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導
体層を形成した後、酸化物半導体層上に第２の電極となる導電層を積層した後、第１の電
極、酸化物半導体層及び第２の電極上にゲート絶縁層を形成した後、またはゲート電極を
形成した後のいずれで行ってもよい。
【０１６９】
次に、図１１（Ｃ）に示すように、第１の電極１０５、酸化物半導体層１０７、第２の電
極１０９上にゲート絶縁層１１１を形成する。
【０１７０】
不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体層（水素濃
度が低減され高純度化された酸化物半導体層）は界面準位、界面電荷に対して極めて敏感
となるため、ゲート絶縁層１１１との界面は重要である。そのため高純度化された酸化物
半導体層に接するゲート絶縁層１１１は、高品質化が要求される。
【０１７１】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより、緻密で絶縁耐圧
の高い高品質な絶縁層を形成できるので好ましい。水素濃度が低減され高純度化された酸
化物半導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特
性を良好なものとすることができるからである。
【０１７２】
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、ゲート絶縁層の
形成後の加熱処理によってゲート絶縁層の膜質、酸化物半導体層との界面特性が改質され
る絶縁層であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であること
は勿論のこと、酸化物半導体層との界面準位密度を低減し、良好な界面を形成できるもの
であれば良い。
【０１７３】
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（Ｂ
Ｔ試験）においては、不純物が酸化物半導体層に添加されていると、不純物と酸化物半導
体層の主成分との結合が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、
生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。
【０１７４】
これに対して、酸化物半導体層の不純物、特に水素や水などを極力除去し、上記のように
ゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に対しても安定なトランジ
スタを得ることを可能としている。
【０１７５】
スパッタリング法でゲート絶縁層１１１を形成することでゲート絶縁層１１１中の水素濃
度を低減することができる。スパッタリング法により酸化シリコン膜を形成する場合には
、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとし
て酸素または、酸素及びアルゴンの混合ガスを用いて行う。
【０１７６】
ゲート絶縁層１１１は、第１の電極１０５、酸化物半導体層１０７、及び第２の電極１０
９側から酸化シリコン膜と窒化シリコンを積層した構造とすることもできる。例えば、第
１のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（ｘ
＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層としてスパッタリング法
により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン（ＳｉＮｙ（ｙ＞０））を積層し
て、膜厚１００ｎｍのゲート絶縁層としてもよい。本実施の形態では、圧力０．４Ｐａ、
高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓ
ｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン
膜を形成する。
【０１７７】
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。なお、当該
第２の加熱処理は、のちに形成される第３の電極１１３及び第３の電極１１５、絶縁層１
１７、または配線１２５、１３１のいずれかを形成した後に行ってもよい。当該加熱処理
により、第１の加熱処理により生じた酸化物半導体層中の酸素欠損を、ゲート絶縁層中の
酸素や、加熱処理雰囲気中の酸素で補うことで、よりｉ型化された酸化物半導体層を得る
ことができる。
【０１７８】
次に、ゲート絶縁層１１１上にゲート電極として機能する第３の電極１１３及び第３の電
極１１５を形成する。
【０１７９】
第３の電極１１３及び第３の電極１１５は、ゲート絶縁層１１１上に第３の電極１１３及
び第３の電極１１５となる導電層をスパッタリング法、ＣＶＤ法、または真空蒸着法で形
成し、当該導電層上にフォトリソグラフィ工程によりレジストマスクを形成し、当該レジ
ストマスクを用いて導電層をエッチングして、形成することができる。第３の電極１１３
及び第３の電極１１５となる導電層は、第１の電極１０５と同様の材料を用いることがで
きる。
【０１８０】
本実施の形態では、厚さ１５０ｎｍのチタン層をスパッタリング法により形成した後、フ
ォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、第３の電
極１１３及び第３の電極１１５を形成する。
【０１８１】
以上の工程で、水素濃度が低減され高純度化された酸化物半導体層１０７を有するトラン
ジスタ１３３を形成することができる。
【０１８２】
次に、図１１（Ｄ）に示すように、ゲート絶縁層１１１及び第３の電極１１３及び第３の
電極１１５上に絶縁層１１７を形成した後、コンタクトホール１１９、コンタクトホール
１２１、及びコンタクトホール１２３を形成する。
【０１８３】
絶縁層１１７は、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、または酸化窒化
アルミニウムなどの酸化物絶縁層、窒化シリコン、窒化酸化シリコン、窒化アルミニウム
、または窒化酸化アルミニウムなどの窒化物絶縁層を用いる。または、酸化物絶縁層及び
窒化物絶縁層の積層とすることもできる。
【０１８４】
絶縁層１１７は、スパッタリング法、ＣＶＤ法などで形成する。なお、スパッタリング法
で絶縁層１１７を形成する場合、基板１０１を１００℃以上４００℃以下の温度に加熱し
、水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガスを導
入しシリコンターゲットを用いて絶縁層を形成してもよい。この場合においても、処理室
内に残留する水素、水、水酸基または水素化物などを除去しつつ絶縁層を形成することが
好ましい。
【０１８５】
なお、絶縁層１１７の形成後、さらに、大気中、１００℃以上２００℃以下、１時間以上
３０時間以下での加熱処理を行ってもよい。この加熱処理によって、ノーマリーオフとな
るトランジスタを得ることができる。よって半導体装置の信頼性を向上できる。
【０１８６】
コンタクトホール１１９、コンタクトホール１２１、及びコンタクトホール１２３は、フ
ォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲー
ト絶縁層１１１及び絶縁層１１７の一部を除去して、第２の電極１０９、及び第３の電極
１１３及び第３の電極１１５に達するコンタクトホール１２３、コンタクトホール１１９
、及びコンタクトホール１２１を形成する。
【０１８７】
次に、ゲート絶縁層１１１、絶縁層１１７、コンタクトホール１１９、コンタクトホール
１２１、及びコンタクトホール１２３上に導電層を形成した後、フォトリソグラフィ工程
により形成したレジストマスクを用いてエッチングして、配線１２５、配線１３１（図１
１中には図示せず。）を形成する。なお、レジストマスクをインクジェット法で形成して
もよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため
、製造コストを削減できる。
【０１８８】
配線１２５、配線１３１は、第１の電極１０５と同様に形成することができる。
【０１８９】
なお、第３の電極１１３及び第３の電極１１５と、配線１２５及び配線１３１の間に平坦
化のための平坦化絶縁層を設けてもよい。平坦化絶縁層の代表例としては、ポリイミド、
アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂などの、耐熱性を
有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ
−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）
などがある。なお、これらの材料で形成される絶縁層を複数積層させることで、平坦化絶
縁層を形成してもよい。
【０１９０】
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−
Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアル
キル基やアリール基）やフルオロ基を用いてもよい。また、有機基はフルオロ基を有して
いてもよい。
【０１９１】
平坦化絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯ
Ｇ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷など）、ドクターナイフ、ロールコーター、カーテンコーター
、ナイフコーターなどを用いることができる。
【０１９２】
上記のように酸化物半導体層中の水素の濃度を低減し、高純度化することができる。それ
により酸化物半導体層の安定化を図ることができる。また、ガラス転移温度以下の加熱処
理で、少数キャリアの数が極端に少なく、エネルギーギャップの広い酸化物半導体層を形
成することができる。このため、大面積基板を用いてトランジスタを作製することができ
るため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸
化物半導体層を用いることで、高精細化に適し、動作速度が速く、オン時には大電流を流
すことができ、オフ時にはほとんど電流を流さないトランジスタを作製することができる
。
【０１９３】
このようなトランジスタのソース電極またはドレイン電極の一方をゲート電極と電気的に
接続させることで、逆方向電流が非常に小さいダイオードを得ることができる。従って、
本実施の形態によって、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダ
イオードを作製することができる。
【０１９４】
なお、酸化物半導体層に接して設けられる絶縁層にハロゲン元素（例えば、フッ素または
塩素）を含ませ、または酸化物半導体層を露出させた状態でハロゲン元素を含むガス雰囲
気中でのプラズマ処理によって酸化物半導体層にハロゲン元素を含ませ、酸化物半導体層
、または該酸化物半導体層に接して設けられる絶縁層との界面に存在しうる、水素、水分
、水酸基または水素化物（水素化合物ともいう）などの不純物を排除してもよい。絶縁層
にハロゲン元素を含ませる場合には、該絶縁層中におけるハロゲン元素濃度は、５×１０
１８ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下とすればよい。
【０１９５】
なお、上記したように酸化物半導体層中または酸化物半導体層とこれに接する絶縁層との
界面にハロゲン元素を含ませ、酸化物半導体層と接して設けられた絶縁層が酸化物絶縁層
である場合には、酸化物半導体層と接しない側の酸化物絶縁層を、窒化物絶縁層で覆うこ
とが好ましい。すなわち、酸化物半導体層に接する酸化物絶縁層の上に接して窒化シリコ
ンなどを設ければよい。このような構造とすることで、水素、水分、水酸基または水素化
物などの不純物が酸化物絶縁層に侵入することを防止することができる。
【０１９６】
なお、図２及び図６乃至図９に示すダイオードも同様に形成することができる。
【０１９７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１９８】
（実施の形態５）
本実施の形態では、実施の形態４とは異なる形態の酸化物半導体層を有するダイオード接
続されたトランジスタとその作製方法について、図１１及び図１２を用いて説明する。
【０１９９】
実施の形態４と同様に、図１１（Ａ）に示すように、基板１０１上に絶縁層１０３及び第
１の電極１０５を形成する。次に、図１１（Ｂ）に示すように、第１の電極１０５上に酸
化物半導体層１０７及び第２の電極１０９を形成する。
【０２００】
次に、第１の加熱処理を行う。本実施の形態における第１の加熱処理は、上記実施の形態
における第１の加熱処理とは異なるものであり、当該加熱処理によって、図１２（Ａ）に
示すように、表面に結晶粒が形成される酸化物半導体層１５１を形成することができる。
本実施の形態では、抵抗発熱体などの発熱体からの熱伝導及び熱輻射の少なくとも一方に
よって被処理物を加熱する装置を用いて第１の加熱処理を行う。ここで、加熱処理の温度
は５００℃以上７００℃以下、好ましくは６５０℃以上７００℃以下とすることが好適で
ある。なお、加熱処理温度の上限は基板１０１の耐熱性の範囲内とする必要がある。また
、加熱処理の時間は、１分以上１０分以下とすることが好適である。ＲＴＡ処理を適用す
ることで、短時間に加熱処理を行うことができるため、基板１０１に対する熱の影響を小
さくすることができる。つまり、加熱処理を長時間行う場合と比較して、加熱処理温度の
上限を引き上げることが可能である。また、酸化物半導体層の表面近傍に、所定の構造の
結晶粒を選択的に形成することが可能である。
【０２０１】
本実施の形態で用いることができる加熱装置としては、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａ
ｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装
置などがある。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアー
クランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプ
から発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は
、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、ま
たは窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０２０２】
例えば、第１の加熱処理として、６５０℃以上７００℃以下の高温に加熱した窒素または
希ガスなどの不活性ガス雰囲気に基板を移動し、数分間加熱した後、高温に加熱した不活
性ガス中から基板を出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加
熱処理が可能となる。
【０２０３】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガ
スに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加熱
処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６
Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純
物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２０４】
なお、上記の加熱処理は、酸化物半導体層１０７を形成した後であればいずれのタイミン
グで行ってもよいが、脱水化または脱水素化を促進させるためには、酸化物半導体層１０
７の表面に他の構成要素を設ける前に行うのが好適である。また、上記の加熱処理は、一
回に限らず、複数回行っても良い。
【０２０５】
ここで、図１２（Ａ）の鎖線部１５３の拡大図を図１２（Ｂ）に示す。
【０２０６】
酸化物半導体層１５１は、非晶質を主たる構成とする非晶質領域１５５と、酸化物半導体
層１５１の表面に形成される結晶粒１５７とを有する。また、結晶粒１５７は、表面に対
して垂直方向の距離（深さ）が２０ｎｍ以下の領域（表面近傍）に形成される。ただし、
酸化物半導体層１５１の厚さが大きくなる場合にはこの限りではない。例えば、酸化物半
導体層１５１の厚さが２００ｎｍ以上となる場合には、「表面の近傍（表面近傍）」とは
、表面からの距離（深さ）が酸化物半導体層の厚さの１０％以下である領域をいう。
【０２０７】
ここで、非晶質領域１５５は、非晶質酸化物半導体層を主たる構成としている。なお、「
主たる」とは、例えば、５０％以上を占める状態をいい、この場合には、非晶質酸化物半
導体層が体積％（または重量％）で５０％以上を占める状態をいうものとする。つまり、
非晶質酸化物半導体層以外にも、酸化物半導体層の結晶などを含むことがあるが、その含
有率は体積％（または重量％）で５０％未満であることが望ましいがこれらの範囲に限定
される必要はない。
【０２０８】
酸化物半導体層の材料としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体層を用いる場合には
、上記の非晶質領域１５５の組成は、Ｚｎの含有量（原子％）が、ＩｎまたはＧａの含有
量（原子％）未満となるようにするのが好適である。このような組成とすることにより、
所定の組成の結晶粒１５７を形成することが容易になるためである。
【０２０９】
この後、実施の形態４と同様に、ゲート絶縁層と、ゲート電極として機能する第３の電極
を形成してトランジスタを作製する。
【０２１０】
ゲート絶縁層と接する酸化物半導体層１５１の表面は、チャネルとなる。チャネルとなる
領域に結晶粒を有することで、ソース、チャネル、及びドレイン間の抵抗が低減すると共
に、キャリア移動度が上昇する。このため、当該酸化物半導体層１５１を有するトランジ
スタの電界効果移動度が上昇し、良好な電気特性を実現できる。
【０２１１】
また、結晶粒１５７は、非晶質領域１５５と比較して安定であるため、これを酸化物半導
体層１５１の表面近傍に有することで、非晶質領域１５５に不純物（例えば水素、水、水
酸基または水素化物など）が取り込まれることを低減することが可能である。このため、
酸化物半導体層１５１の信頼性を向上させることができる。
【０２１２】
以上の工程により酸化物半導体層中の水素の濃度を低減し、高純度化することができる。
それにより酸化物半導体層の安定化を図ることができる。また、ガラス転移温度以下の加
熱処理で、少数キャリアの数が極端に少なく、エネルギーギャップの広い酸化物半導体層
を形成することができる。このため、大面積基板を用いてトランジスタを作製することが
できるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化され
た酸化物半導体層を用いることで、高精細化に適し、動作速度が速く、オン時には大電流
を流すことができ、オフ時にはほとんど電流を流さないトランジスタを作製することがで
きる。
【０２１３】
このようなトランジスタのソース電極またはドレイン電極の一方をゲート電極と電気的に
接続させることで、順方向電流が大きく、逆方向電流が小さいダイオードを作製すること
ができる。また、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダイオー
ドを作製することができる。
【０２１４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２１５】
（実施の形態６）
本実施の形態では、図１に示すダイオード接続されたトランジスタの作製工程であって、
実施の形態４とは異なるものについて、図１１を用いて説明する。
【０２１６】
実施の形態４と同様に、図１１（Ａ）に示すように、基板１０１上に第１の電極１０５を
形成する。
【０２１７】
次に、図１１（Ｂ）に示すように、第１の電極１０５上に酸化物半導体層１０７及び第２
の電極１０９を形成する。
【０２１８】
なお、酸化物半導体層をスパッタリング法により形成する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、第１の電極１０５の表面に付着しているゴミや
酸化層を除去することで、第１の電極１０５及び酸化物半導体層の界面における抵抗を低
減することができるため好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを
用いてもよい。
【０２１９】
基板１０１及び第１の電極１０５上にスパッタリング法により酸化物半導体層を形成する
。次に、酸化物半導体層上に導電層を形成する。
【０２２０】
本実施の形態では、酸化物半導体層をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用
いたスパッタリング法により形成する。本実施の形態では、減圧状態に保持された処理室
内に基板を保持し、基板を室温または４００℃未満の温度に加熱する。そして、処理室内
に残留する水素、水、水酸基または水素化物などを除去しつつ、水素、水、水酸基または
水素化物などが除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板１
０１及び第１の電極１０５上に酸化物半導体層を形成する。処理室内に残留する水素、水
、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好
ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用い
ることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えた
ものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水
酸基または水素化物（より好ましくは炭素原子を含む化合物も）などが排気されるため、
当該処理室で形成した酸化物半導体層に含まれる不純物の濃度を低減できる。また、クラ
イオポンプにより処理室内に残留する水素、水、水酸基または水素化物などを除去しなが
らスパッタ形成を行うことで、基板温度が室温から４００℃未満でも水素原子、水などの
不純物を低減した酸化物半導体層を形成することができる。
【０２２１】
本実施の形態では、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流
（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下での成膜条件が適用さ
れる。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティ
クル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体
層は、好ましくは３０ｎｍ以上３０００ｎｍ以下とする。なお、適用する酸化物半導体層
材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０２２２】
なお、酸化物半導体層を形成する際のスパッタリング法は、絶縁層１０３に示したスパッ
タリング法を適宜用いることができる。
【０２２３】
次に、第２の電極１０９となる導電層を、第１の電極１０５の材料及び手法を用いて形成
する。また、使用する材料の仕事関数に応じて、第１の電極１０５と第２の電極１０９を
異なる材料とすることもできる。
【０２２４】
次に、実施の形態４と同様に、第２の電極１０９となる導電層及び酸化物半導体層１０７
となる酸化物半導体層をエッチングして、第２の電極１０９及び酸化物半導体層１０７を
形成する。所望の形状の酸化物半導体層１０７及び第２の電極１０９を形成するために、
材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節
する。
【０２２５】
次に、図１１（Ｃ）に示すように、実施の形態４と同様に、第１の電極１０５、酸化物半
導体層１０７、第２の電極１０９上にゲート絶縁層１１１を形成する。ゲート絶縁層１１
１は、酸化物半導体層１０７との界面特性が良好なものとすることが好ましく、μ波（２
．４５ＧＨｚ）を用いた高密度プラズマＣＶＤでゲート絶縁層１１１を形成することで、
緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。また、ゲート絶縁層と
して良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など
他の形成方法を適用することができる。
【０２２６】
なお、ゲート絶縁層１１１を形成する前に逆スパッタを行い、少なくとも酸化物半導体層
１０７の表面に付着しているレジスト残渣などを除去することが好ましい。
【０２２７】
また、ゲート絶縁層１１１を形成する前にＮ２Ｏ、Ｎ２、またはＡｒなどのガスを用いた
プラズマ処理によって露出している酸化物半導体層の表面に付着した水素、水、水酸基ま
たは水素化物などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズマ
処理を行ってもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体
層の一部に接するゲート絶縁層１１１を形成することが好ましい。
【０２２８】
また、ゲート絶縁層１１１に、水素、水、水酸基または水素化物などがなるべく含まれな
いようにするために、前処理として、スパッタリング装置の予備加熱室で第１の電極１０
５から第２の電極１０９まで形成された基板１０１を予備加熱し、基板１０１に吸着した
水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。または
、ゲート絶縁層１１１を形成した後、基板１０１を、スパッタリング装置の予備加熱室で
予備加熱して、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱
離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以
下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はク
ライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
【０２２９】
ゲート絶縁層１１１は、第１の電極１０５、酸化物半導体層１０７、及び第２の電極１０
９側から酸化シリコンと窒化シリコンとを積層した構造とすることもできる。例えば、第
１のゲート絶縁層としてスパッタリング法により膜厚５ｎｍ以上３００ｎｍ以下の酸化シ
リコン（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層と
して膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン（ＳｉＮｙ（ｙ＞０））を積層して
、ゲート絶縁層とする。
【０２３０】
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で加熱処理（好ましくは２００℃以
上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。なお、当該第２の
加熱処理は、のちに形成される第３の電極１１３及び第３の電極１１５、絶縁層１１７、
または配線１２５、１３１のいずれかを形成した後に行ってもよい。当該加熱処理により
、酸化物半導体層中の酸素欠損を、ゲート絶縁層中の酸素や、加熱処理雰囲気中の酸素で
補うことで、よりｉ型化された酸化物半導体層を得ることができる。
【０２３１】
次に、図１１（Ｃ）に示すように、実施の形態４と同様に、ゲート絶縁層１１１上にゲー
ト電極として機能する第３の電極１１３及び第３の電極１１５を形成する。
【０２３２】
以上の工程で、水素濃度が低減された酸化物半導体層１０７を有するトランジスタ１３３
を形成することができる。
【０２３３】
上記のように酸化物半導体層を形成する際に、反応雰囲気中に残留する水素、水、水酸基
または水素化物などを除去することで、該酸化物半導体層中の水素濃度を低減することが
できる。それにより酸化物半導体層の安定化を図ることができる。
【０２３４】
次に、図１１（Ｄ）に示すように、実施の形態４と同様に、ゲート絶縁層１１１及び第３
の電極１１３及び第３の電極１１５上に絶縁層１１７を形成した後、コンタクトホール１
１９、コンタクトホール１２１、及びコンタクトホール１２３を形成する。
【０２３５】
次に、図１１（Ｅ）に示すように、実施の形態４と同様に、配線１２５、配線１３１（図
１１中には図示せず。）を形成する。
【０２３６】
なお、絶縁層１１７の形成後、さらに、実施の形態４と同様に、大気中、１００℃以上２
００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理によっ
て、ノーマリーオフとなるトランジスタを得ることができる。よって半導体装置の信頼性
を向上できる。
【０２３７】
なお、第３の電極１１３及び第３の電極１１５及び配線１２５、１３１の間に平坦化のた
めの平坦化絶縁層を設けてもよい。
【０２３８】
上記のように酸化物半導体層を形成するに際し、反応雰囲気中に残留する水素、水、水酸
基または水素化物などを除去することで、該酸化物半導体層中の水素の濃度を低減し、高
純度化することができる。それにより酸化物半導体層の安定化を図ることができる。また
、ガラス転移温度以下の加熱処理で、少数キャリアの数が極端に少なく、エネルギーギャ
ップの広い酸化物半導体層を形成することができる。このため、大面積基板を用いてトラ
ンジスタを作製することができるため、量産性を高めることができる。また、当該水素濃
度が低減され高純度化された酸化物半導体層を用いることで、高精細化に適し、動作速度
が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さないトラン
ジスタを作製することができる。
【０２３９】
このようなトランジスタのソース電極またはドレイン電極の一方をゲート電極と電気的に
接続させることで、逆方向電流が非常に小さいダイオードを得ることができる。従って、
本実施の形態によって、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダ
イオードを作製することができる。
【０２４０】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２４１】
（実施の形態７）
上記実施の形態にて説明したダイオードは、半導体装置に適用することができる。半導体
装置として、例えば表示装置を挙げることができる。
【０２４２】
本発明の一態様である表示装置の構成について、図１３を参照して説明する。図１３は、
表示装置が形成された基板２００の上面図を示す。基板２００上には、画素部２０１が形
成されている。また、入力端子２０２及び入力端子２０３は、基板２００上に形成された
画素回路に対して画像を表示するための信号及び電源電力を供給する。
【０２４３】
なお、本発明の一態様である表示装置は、図１３に示す形態に限定されない。すなわち、
基板２００上には、走査線駆動回路及び信号線駆動回路の一方または双方が形成されてい
てもよい。
【０２４４】
そして、基板２００上に形成された走査線側の入力端子２０２及び信号線側の入力端子２
０３と、画素部２０１とは、縦横に延びた配線によって接続されており、該配線は保護回
路２０４乃至保護回路２０７に接続されている。
【０２４５】
画素部２０１と、入力端子２０２とは、配線２０９によって接続されている。保護回路２
０４は、画素部２０１と、入力端子２０２との間に配設され、配線２０９に接続されてい
る。保護回路２０４を設けることによって、画素部２０１が有するトランジスタ等の各種
半導体素子を保護することができ、これらが劣化し、または破壊することを防止できる。
なお、配線２０９は、図中では一の配線を指し示しているが、配線２０９と平行に設けら
れている複数の配線のすべてが配線２０９と同様の接続関係を有する。なお、配線２０９
は、走査線として機能するものである。
【０２４６】
なお、走査線側には、入力端子２０２と画素部２０１との間に設けられている保護回路２
０４のみならず、画素部２０１を挟んで入力端子２０２の反対側にも保護回路が設けられ
ていても良い（図１３の保護回路２０５を参照）。
【０２４７】
一方で、画素部２０１と、入力端子２０３とは配線２０８によって接続されている。保護
回路２０６は、画素部２０１と、入力端子２０３との間に配設され、配線２０８に接続さ
れている。保護回路２０６を設けることによって、画素部２０１が有するトランジスタ等
の各種半導体素子を保護することができ、これらが劣化し、または破壊されることを防止
できる。なお、配線２０８は、図中では一の配線を指し示しているが、配線２０８と平行
に設けられている複数の配線のすべてが配線２０８と同様の接続関係を有する。なお、配
線２０８は、信号線として機能するものである。
【０２４８】
なお、信号線側には、入力端子２０３と画素部２０１との間に設けられている保護回路２
０６のみならず、画素部２０１を挟んで入力端子２０３の反対側にも設けられていても良
い（図１３の保護回路２０７を参照）。
【０２４９】
なお、保護回路２０４乃至保護回路２０７は全て設ける必要はない。しかし、少なくとも
保護回路２０４は設ける必要がある。走査線に過大な電流が生じることで、画素部２０１
が有するトランジスタのゲート絶縁層が破壊され、多数の点欠陥を生じうるからである。
【０２５０】
また、保護回路２０４のみならず保護回路２０６を設けることで信号線に過大な電流が生
じることを防止できる。そのため、保護回路２０４のみを設ける場合と比較して信頼性が
向上し、歩留まりが向上する。保護回路２０６を有することで、トランジスタ形成後のラ
ビング工程等にて生じうる、静電気による破壊を防止することもできる。
【０２５１】
更には、保護回路２０５及び保護回路２０７を有することで、信頼性を更に向上させるこ
とができる。また、歩留まりを高くすることができる。保護回路２０５及び保護回路２０
７は、入力端子２０２及び入力端子２０３とは反対側に設けられている。そのため、これ
らは表示装置の作製工程（例えば、液晶表示装置の作製工程におけるラビング工程）中に
おいて生じる、各種半導体素子の劣化及び破壊を防止することに寄与する。
【０２５２】
なお、図１３では、基板２００とは別に形成した信号線駆動回路及び走査線駆動回路をＣ
ＯＧ方式やＴＡＢ方式等の公知の方式により基板２００に実装する。しかし、これに限定
されず、走査線駆動回路と画素部とを基板２００上に形成し、信号線駆動回路は別に形成
したものを実装してもよい。または、走査線駆動回路の一部或いは信号線駆動回路の一部
を、画素部２０１と共に基板２００上に形成し、走査線駆動回路の他の部分或いは信号線
駆動回路の他の部分を実装するようにしても良い。走査線駆動回路の一部が画素部２０１
と走査線側の入力端子２０２との間に設けられている場合には、走査線側の入力端子２０
２と基板２００上の走査線駆動回路の一部との間に保護回路を設けても良いし、走査線駆
動回路の一部と画素部２０１との間に保護回路を設けても良いし、これらの双方に保護回
路を設けても良い。また、信号線駆動回路の一部が画素部２０１と信号線側の入力端子２
０３との間に設けられている場合には、信号線側の入力端子２０３と基板２００上の信号
線駆動回路の一部との間に保護回路を設けても良いし、信号線駆動回路の一部と画素部２
０１との間に保護回路を設けても良いし、これらの双方に保護回路を設けても良い。つま
り、駆動回路の形態は様々であるため、保護回路はその形態に合わせて設ける数と場所を
定める。
【０２５３】
次に、図１３における保護回路２０４乃至保護回路２０７に用いられる保護回路の具体的
な回路構成の例について、図１４を参照して説明する。以下の説明ではｎ型トランジスタ
を設ける場合についてのみ説明する。
【０２５４】
図１４（Ａ）に示す保護回路は、複数のトランジスタを用いた保護ダイオード２１１乃至
保護ダイオード２１４を有する。保護ダイオード２１１は、酸化物半導体（ＯＳ）を有す
るｎ型トランジスタ２１１ａ及びｎ型トランジスタ２１１ｂが直列に接続されている。そ
して、ｎ型トランジスタ２１１ａのソース電極及びドレイン電極の一方は、ｎ型トランジ
スタ２１１ａ及びｎ型トランジスタ２１１ｂのゲート電極と接続され、且つ電位Ｖｓｓに
保たれている。ｎ型トランジスタ２１１ａのソース電極及びドレイン電極の他方は、ｎ型
トランジスタ２１１ｂのソース電極及びドレイン電極の一方に接続されている。ｎ型トラ
ンジスタ２１１ｂのソース電極及びドレイン電極の他方は保護ダイオード２１２に接続さ
れている。そして、他の保護ダイオード２１２乃至保護ダイオード２１４も保護ダイオー
ド２１１と同様に、それぞれ直列に接続された複数のトランジスタを有し、且つ直列に接
続された複数のトランジスタの一端は、複数のトランジスタのゲート電極と接続されてい
る。
【０２５５】
なお、保護ダイオード２１１乃至保護ダイオード２１４のそれぞれが有するトランジスタ
の数及び極性は、図１４（Ａ）に示す構成に限定されない。例えば、保護ダイオード２１
１は、直列に接続された三つのトランジスタにより構成されていてもよい。
【０２５６】
そして、保護ダイオード２１１乃至保護ダイオード２１４は順に直列に接続されており、
且つ保護ダイオード２１２と保護ダイオード２１３の間は、配線２１５に接続されている
。なお、配線２１５は、保護対象となる半導体素子に電気的に接続されているものである
。なお、配線２１５と接続する配線は、保護ダイオード２１２と保護ダイオード２１３と
の間の配線に限定されない。即ち、配線２１５は、保護ダイオード２１１と保護ダイオー
ド２１２との間に接続されていても良いし、保護ダイオード２１３と保護ダイオード２１
４との間に接続されていても良い。
【０２５７】
そして、保護ダイオード２１４の一端は電源電位Ｖｄｄに保たれている。また、保護ダイ
オード２１１乃至保護ダイオード２１４のそれぞれは、逆方向バイアスの電圧がかかるよ
うに接続されている。
【０２５８】
図１４（Ｂ）に示す保護回路は、保護ダイオード２２０、保護ダイオード２２１、容量素
子２２２、容量素子２２３及び抵抗素子２２４を有する。抵抗素子２２４は２端子の抵抗
であり、その一端には配線２２５から電位Ｖｉｎが供給され、他端には電位Ｖｓｓが供給
される。抵抗素子２２４は、電位Ｖｉｎが供給されなくなったときに配線２２５の電位を
Ｖｓｓにするために設けられており、その抵抗値は配線２２５の配線抵抗よりも十分に大
きくなるように設定する。保護ダイオード２２０及び保護ダイオード２２１は、ダイオー
ド接続されたｎ型トランジスタを用いている。
【０２５９】
なお、図１４に示す保護ダイオードは、更に複数のトランジスタを直列に接続したもので
あっても良い。
【０２６０】
ここで、図１４に示す保護回路が動作する場合について考える。このとき、保護ダイオー
ド２１１、２１２、２２１、２３０、２３１、２３４、２３５のソース電極及びドレイン
電極において、電位Ｖｓｓに保持される側がドレイン電極である。また他方はソース電極
となる。保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７のソ
ース電極及びドレイン電極において、電位Ｖｄｄに保持される側をソース電極とし、他方
がドレイン電極となる。また、保護ダイオードを構成するトランジスタのしきい値電圧を
Ｖｔｈと示す。
【０２６１】
また、保護ダイオード２１１、２１２、２２１、２３０、２３１、２３４、２３５は電位
Ｖｉｎが電位Ｖｓｓより高いときに逆バイアスの電圧がかかり、電流が流れにくい。一方
、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７は、電位Ｖ
ｉｎが電位Ｖｄｄより低いときに逆方向バイアスの電圧がかかり、電流が流れにくい。
【０２６２】
ここでは、電位Ｖｏｕｔが概ね電位Ｖｓｓと電位Ｖｄｄの間となるように設けられた保護
回路の動作について説明する。
【０２６３】
まず、電位Ｖｉｎが電位Ｖｄｄよりも高い場合を考える。電位Ｖｉｎが電位Ｖｄｄよりも
高い場合、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７の
ゲート電極とソース電極間の電位差Ｖｇｓ＝Ｖｉｎ−Ｖｄｄ＞Ｖｔｈのときに、当該ｎ型
トランジスタはオン状態となる。ここでは、Ｖｉｎが異常に高い場合を想定しているため
、当該ｎ型トランジスタはオン状態となる。このとき、保護ダイオード２１１、２１２、
２２１、２３０、２３１、２３４、２３５が有するｎ型トランジスタは、オフ状態となる
。そうすると、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３
７を介して、配線２１５、２２５、２３９Ａ、２３９Ｂの電位がＶｄｄとなる。従って、
ノイズ等により電位Ｖｉｎが電位Ｖｄｄよりも異常に高くなったとしても、配線２１５、
２２５、２３９Ａ、２３９Ｂの電位は、電位Ｖｄｄよりも高くなることはない。
【０２６４】
一方で、電位Ｖｉｎが電位Ｖｓｓよりも低い場合には、保護ダイオード２１１、２１２、
２２１、２３０、２３１、２３４、２３５のゲート電極とソース電極間の電位差Ｖｇｓ＝
Ｖｓｓ−Ｖｉｎ＞Ｖｔｈのときに、当該ｎ型トランジスタはオン状態となる。ここでは、
Ｖｉｎが異常に低い場合を想定しているため、ｎ型トランジスタはオン状態となる。この
とき、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７が有す
るｎ型トランジスタはオフ状態となる。そうすると、保護ダイオード２１１、２１２、２
２１、２３０、２３１、２３４、２３５を介して、配線２１５、２２５、２３９Ａ、２３
９Ｂの電位がＶｓｓとなる。従って、ノイズ等により、電位Ｖｉｎが電位Ｖｓｓより異常
に低くなったとしても、配線２１５、２２５、２３９Ａ、２３９Ｂの電位は、電位Ｖｓｓ
よりも低くなることはない。さらに、容量素子２２２、２２３は、入力電位Ｖｉｎが有す
るパルス状のノイズを鈍らせ、ノイズによる電位の急峻な変化を緩和する働きをする。
【０２６５】
なお、電位Ｖｉｎが、Ｖｓｓ−ＶｔｈからＶｄｄ＋Ｖｔｈの間の場合には、すべての保護
ダイオードが有するｎ型トランジスタがオフ状態となり、電位Ｖｉｎが電位Ｖｏｕｔへ入
力される。
【０２６６】
以上説明したように保護回路を配置することで、配線２１５、２２５、２３９Ａ、２３９
Ｂの電位は、概ね電位Ｖｓｓと電位Ｖｄｄの間に保たれることになる。従って、配線２１
５、２２５、２３９Ａ、２３９Ｂがこの範囲から大きく外れる電位となることを防止する
ことができる。つまり、配線２１５、２２５、２３９Ａ、２３９Ｂが異常に高い電位また
は異常に低い電位となることを防止し、当該保護回路の後段の回路が破壊されまたは劣化
することを防止し、後段の回路を保護することができる。
【０２６７】
さらに、図１４（Ｂ）に示すように、入力端子に抵抗素子２２４を有する保護回路を設け
ることで、信号が入力されていないときに、信号が与えられる全ての配線の電位を、一定
（ここでは電位Ｖｓｓ）とすることができる。つまり信号が入力されていないときは、配
線同士をショートさせることができるショートリングとしての機能も有する。そのため、
配線間に生じる電位差に起因する静電破壊を防止することができる。また、抵抗素子２２
４の抵抗値が配線抵抗に対して十分に大きいので、信号の入力時に、配線に与えられる信
号が電位Ｖｓｓまで降下することを防止することができる。
【０２６８】
ここで、一例として、図１４（Ｂ）の保護ダイオード２２０及び保護ダイオード２２１に
閾値電圧Ｖｔｈ＝０のｎ型トランジスタを用いた場合について説明する。
【０２６９】
まず、Ｖｉｎ＞Ｖｄｄの場合には、保護ダイオード２２０が有するｎ型トランジスタはＶ
ｇｓ＝Ｖｉｎ−Ｖｄｄ＞０となり、オン状態となる。また、保護ダイオード２２１が有す
るｎ型トランジスタはオフ状態となる。従って、配線２２５の電位はＶｄｄとなり、Ｖｏ
ｕｔ＝Ｖｄｄとなる。
【０２７０】
一方で、Ｖｉｎ＜Ｖｓｓの場合には、保護ダイオード２２０が有するｎ型トランジスタは
オフ状態となる。また、保護ダイオード２２１が有するｎ型トランジスタはＶｇｓ＝Ｖｓ
ｓ−Ｖｉｎ＞０となり、オン状態となる。従って、配線２２５の電位はＶｓｓとなり、Ｖ
ｏｕｔ＝Ｖｓｓとなる。
【０２７１】
このように、Ｖｉｎ＜ＶｓｓまたはＶｄｄ＜Ｖｉｎとなる場合であっても、Ｖｓｓ＜Ｖｏ
ｕｔ＜Ｖｄｄの範囲で動作させることができる。従って、Ｖｉｎが過大な場合または過小
な場合であっても、Ｖｏｕｔが過大になりまたは過小となることを防止することができる
。従って、例えばノイズ等により、電位Ｖｉｎが電位Ｖｓｓより低くなる場合であっても
、配線２２５の電位は、電位Ｖｓｓよりも遙かに低くなることはない。さらに、容量素子
２２２及び容量素子２２３は、入力電位Ｖｉｎが有するパルス状のノイズを鈍らせ、電位
の急峻な変化を緩和する働きをする。
【０２７２】
以上説明したように保護回路を配置することで、配線２２５の電位は、電位Ｖｓｓと電位
Ｖｄｄの間に概ね保たれることになる。従って、配線２２５がこの範囲から大きくはずれ
た電位となることを防止することができ、当該保護回路の後段の回路（入力部がＶｏｕｔ
に電気的に接続された回路）を破壊または劣化から保護することができる。さらに、入力
端子に保護回路を設けることで、信号が入力されていないときに、信号が与えられる全て
の配線の電位を、一定（ここでは電位Ｖｓｓ）に保つことができる。つまり、信号が入力
されていないときは、配線同士をショートさせることができるショートリングとしての機
能も有する。そのため、配線間に生じる電位差に起因する静電破壊を防止することができ
る。また、抵抗素子２２４の抵抗値が十分に大きいので、信号の入力時には、配線２２５
に与えられる信号の電位の低下を防止できる。
【０２７３】
図１４（Ｃ）に示す保護回路は、保護ダイオード２２０及び保護ダイオード２２１を、そ
れぞれ２つのｎ型トランジスタで代用したものである。
【０２７４】
なお、図１４（Ｂ）及び図１４（Ｃ）に示す保護回路は、保護ダイオードとしてダイオー
ド接続されたｎ型トランジスタを用いているが、これに限定されない。
【０２７５】
また、図１４（Ｄ）に示す保護回路は、保護ダイオード２３０乃至保護ダイオード２３７
と、抵抗素子２３８と、を有する。抵抗素子２３８は配線２３９Ａと配線２３９Ｂの間に
直列に接続されている。保護ダイオード２３０乃至保護ダイオード２３３のそれぞれは、
ダイオード接続されたｎ型トランジスタを用いており、保護ダイオード２３４乃至保護ダ
イオード２３７のそれぞれは、ダイオード接続されたｎ型トランジスタを用いている。
【０２７６】
保護ダイオード２３０と保護ダイオード２３１は直列に接続されており、一端は電位Ｖｓ
ｓに保持され、他端は電位Ｖｉｎの配線２３９Ａに接続されている。保護ダイオード２３
２と保護ダイオード２３３は直列に接続されており、一端は電位Ｖｄｄに保持され、他端
は電位Ｖｉｎの配線２３９Ａに接続されている。保護ダイオード２３４と保護ダイオード
２３５は直列に接続されており、一端は電位Ｖｓｓに保持され、他端は電位Ｖｏｕｔの配
線２３９Ｂに接続されている。保護ダイオード２３６と保護ダイオード２３７は直列に接
続されており、一端は電位Ｖｄｄに保持され、他端は電位Ｖｏｕｔの配線２３９Ｂに接続
されている。
【０２７７】
また、図１４（Ｅ）に示す保護回路は、抵抗素子２４０と、抵抗素子２４１と、保護ダイ
オード２４２と、を有する。図１４（Ｅ）では、保護ダイオード２４２としてダイオード
接続されたｎ型トランジスタを用いているが、これに限定されない。ダイオード接続され
た複数のトランジスタを用いても良い。抵抗素子２４０と、抵抗素子２４１と、保護ダイ
オード２４２は、配線２４３に直列に接続されている。
【０２７８】
抵抗素子２４０及び抵抗素子２４１によって、配線２４３の電位の急激な変動を緩和し、
半導体素子の劣化または破壊を防止することができる。また、保護ダイオード２４２によ
って、電位の変動により配線２４３に逆方向バイアスの電流が流れることを防止すること
ができる。
【０２７９】
なお、図１４（Ａ）に示す保護回路は、図１４（Ｆ）に示す構成に置き換えることも可能
である。図１４（Ｆ）は、図１４（Ａ）に示した保護ダイオード２１１及び保護ダイオー
ド２１２を保護ダイオード２１６に、保護ダイオード２１３及び保護ダイオード２１４を
保護ダイオード２１７に置き換えた構成を示している。特に、上記実施の形態で説明した
ダイオードは、耐圧が高いため、図１４（Ｆ）のような構成を用いることができる。
【０２８０】
なお、抵抗素子のみを配線に直列に接続する場合には、配線の電位の急激な変動を緩和し
、半導体素子の劣化または破壊を防止することができる。また、保護ダイオードのみを配
線に直列に接続する場合、電位の変動により配線に逆方向の電流が流れるのを防ぐことが
できる。
【０２８１】
なお、本発明の一態様である表示装置に設けられる保護回路は図１４に示す構成に限定さ
れるものではなく、同様の働きをする回路構成であれば、適宜設計変更が可能である。
【０２８２】
（実施の形態８）
本実施の形態では、上記実施の形態にて説明したダイオードを用いて、安定した電源供給
を可能とする半導体装置の構成例について図１５で説明する。電源線に想定以上の電圧が
印加されると、その電源線に接続している回路が損傷される恐れがある。上記実施の形態
では、主に信号線に対して想定以上の過大な電圧から保護するための構成例について示し
たが、図１５では、電源線に想定以上の電圧が印加されることを防ぐための構成例を示す
。
【０２８３】
図１５（Ａ）は、電位Ｖｓｓを供給する電源線２７０と、電位Ｖｄｄを供給する電源線２
７１の間に、酸化物半導体（ＯＳ）を有するｎ型トランジスタを用いた保護ダイオード２
５１乃至保護ダイオード２５５、及び保護ダイオード２６１が接続されている状態を示す
回路図である。また、図１５（Ｂ）は、図１５（Ａ）のトランジスタを用いた保護ダイオ
ードの構成を、ダイオードの回路記号で置き換えた図である。
【０２８４】
一例として、電位Ｖｓｓを０Ｖとし、電位Ｖｄｄを１０Ｖとし、電源線２７０と電源線２
７１の電位差が１０Ｖを超える事がないようにする場合について説明する。ここでは、保
護ダイオードとして、閾値電圧（Ｖｔｈ）が２Ｖのｎ型トランジスタを用いることとする
。
【０２８５】
図１５（Ａ）及び図１５（Ｂ）において、電位Ｖｄｄを供給する電源線２７１に保護ダイ
オード２５１のアノード側が接続されている。保護ダイオード２５１は酸化物半導体（Ｏ
Ｓ）を有するｎ型トランジスタで構成されており、該ｎ型トランジスタのソース電極及び
ドレイン電極の一方が、電源線２７１及び該ｎ型トランジスタのゲート電極と接続され、
アノードとして機能する。また、ソース電極及びドレイン電極の他方はカソードとして機
能し、保護ダイオード２５２のアノードに接続されている。
【０２８６】
保護ダイオード２５２は酸化物半導体（ＯＳ）を有するｎ型トランジスタで構成されてお
り、該ｎ型トランジスタのソース電極及びドレイン電極の一方が、保護ダイオード２５１
のカソード及び該ｎ型トランジスタのゲート電極と接続され、アノードとして機能する。
また、ソース電極及びドレイン電極の他方はカソードとして機能し、保護ダイオード２５
３のアノードに接続されている。
【０２８７】
このようにして、保護ダイオード２５１乃至保護ダイオード２５５が直列に接続し、保護
ダイオード２５５のカソードが電位Ｖｓｓを供給する電源線２７０に接続される。つまり
、電源線２７０と電源線２７１の間に、順バイアス方向に保護ダイオードが５個直列に接
続されている。
【０２８８】
通常、順方向バイアス方向に電圧が印加されるとダイオードに順方向電流が流れ、アノー
ドとカソード間が導通状態となる。本実施の形態では、閾値電圧（Ｖｔｈ）が２Ｖのｎ型
トランジスタで構成されたダイオードを５個直列に接続しているため、順方向バイアスが
２Ｖの５倍である１０Ｖを超えないと、電源線２７０と電源線２７１間が導通状態となら
ない。しかし、ノイズなどの原因により、電源線２７０と電源線２７１間の電位差が１０
Ｖを超えると、保護ダイオード２５１乃至保護ダイオード２５５が導通状態となり、電位
差が１０Ｖ以下になるまで電源線２７０と電源線２７１が短絡状態となる。このようにし
て、想定以上の電圧が電源線を通して回路に印加され、回路が損傷される事を防ぐことが
できる。
【０２８９】
また、保護ダイオード２６１を、電源線２７０と電源線２７１の間に逆方向バイアスとな
るように接続することで、ノイズなどの原因により、電源線２７０の電位が電源線２７１
より大きくなったときに、電源線２７０と電源線２７１を短絡させて電荷を逃がし、電源
線に接続されている回路が損傷することを防ぐことができる。
【０２９０】
保護ダイオード２６１は、酸化物半導体（ＯＳ）を有するトランジスタであり、大きな逆
方向バイアスが印加されても、降伏現象が起きにくい高耐圧ダイオードである。本実施の
形態では、電源線２７０と電源線２７１の間に保護ダイオード２６１を一つ配置した例を
示しているが、保護ダイオード２６１を複数直列に配置してもよい。保護ダイオード２６
１をｎ個直列に配置することで、保護ダイオード一つ当たりに印加される電圧をｎ分の１
とすることができるため、複数直列に配置したダイオード全体を、さらに耐圧特性に優れ
た一つのダイオードとして機能させることができる。
【０２９１】
また、直列接続した保護ダイオード２５１乃至保護ダイオード２５５、及び保護ダイオー
ド２６１は、電源線２７０と電源線２７１の間に複数並列に設けてもよい。複数並列に設
けることにより、より多くの電流を流すことができるため、電源線２７０と電源線２７１
の間の電位をより迅速に安定させる事ができる。
【０２９２】
なお、端子２８１を保護ダイオード２５４と保護ダイオード２５５の間に設けることで、
保護ダイオード２５５の閾値電圧（Ｖｔｈ）を取り出すことができる。本実施の形態では
、保護ダイオード２５５の閾値電圧（Ｖｔｈ）を２Ｖとしているため、端子２８１を２Ｖ
の電源線として用いる事ができる。また、端子２８１を保護ダイオード２５３と保護ダイ
オード２５２の間に設けることで、端子２８１を６Ｖの電源線として用いる事ができる。
保護ダイオード２５５の閾値電圧（Ｖｔｈ）と直列接続数を調整することにより、任意の
電位を取り出すことができる。
【０２９３】
（実施の形態９）
実施の形態７で説明した保護回路を有する表示装置は、電子機器に適用することができる
。
【０２９４】
実施の形態７の表示装置を表示部に用いた電子機器として、例えば、ビデオカメラ、デジ
タルカメラなどのカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生
装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報
端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒
体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（
ＤＶＤ）などの記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）な
どが挙げられる。
【０２９５】
図１６（Ａ）に示すディスプレイは、筐体３００、支持台３０１および表示部３０２を含
み、入力された様々な情報（静止画、動画、テキスト画像など）を表示部３０２に表示す
る機能を有する。なお、図１６（Ａ）に示すディスプレイが有する機能はこれに限定され
ず、例えばスピーカーを具備していてもよいし、情報の表示のみならず入力も可能なタッ
チパネルであってもよい。
【０２９６】
図１６（Ｂ）に示すテレビジョン装置は、筐体３１１に表示部３１２が組み込まれている
。表示部３１２により、映像を表示することが可能である。また、ここでは、壁３１０に
固定して筐体の裏側を支持した構成を示している。
【０２９７】
図１６（Ｂ）に示すテレビジョン装置の操作は、筐体３１１が備える操作スイッチや、リ
モコン操作機３１５により行うことができる。リモコン操作機３１５が備える操作キー３
１４により、チャンネルや音量の操作を行うことができ、表示部３１２に表示される映像
を操作することができる。また、リモコン操作機３１５に、当該リモコン操作機３１５か
ら出力する情報を表示する表示部３１３を設ける構成としてもよい。
【０２９８】
なお、図１６（Ｂ）に示すテレビジョン装置は、受信機やモデムなどを備えた構成とする
とよい。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して
有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信
者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うこ
とも可能である。
【０２９９】
図１６（Ｃ）に示すコンピュータは、本体３２０、筐体３２１、表示部３２２、キーボー
ド３２３、外部接続ポート３２４およびポインティングデバイス３２５を含み、様々な情
報（静止画、動画、テキスト画像など）を表示部３２２に表示する機能を有する。なお、
図１６（Ｃ）に示すコンピュータが有する機能はこれに限定されず、例えば、情報の表示
のみならず入力も可能なタッチパネルであってもよい。
【０３００】
本実施の形態で説明したように、本発明の一態様であるダイオードなどの非線形素子を電
子機器に用いることができる。
【符号の説明】
【０３０１】
１０１ 基板
１０３ 絶縁層
１０５ 電極
１０６ 電極
１０７ 酸化物半導体層
１０９ 電極
１１１ ゲート絶縁層
１１３ 電極
１１５ 電極
１１７ 絶縁層
１１９ コンタクトホール
１２１ コンタクトホール
１２３ コンタクトホール
１２５ 配線
１２９ 配線
１３１ 配線
１３２ 配線
１３３ トランジスタ
１４１ トランジスタ
１４３ トランジスタ
１４５ トランジスタ
【技術分野】
【０００１】
本発明の一態様は、酸化物半導体を用いた非線形素子（例えば、ダイオード）とこれを有
する表示装置などの半導体装置に関する。更には、これらを有する電子機器に関する。
【背景技術】
【０００２】
半導体デバイスの中でダイオードには耐圧が高いこと、逆方向飽和電流が低いことなどが
要求されている。半導体材料としての炭化シリコン（ＳｉＣ）は、禁制帯幅が３ｅＶ以上
であり高温での電気伝導度の制御性に優れ、シリコンより約１桁高い絶縁破壊電界を有す
るため、逆方向飽和電流が低く耐圧が高いダイオードへの適用が検討されている。例えば
、逆方向のもれ電流を低減した、炭化シリコンを用いたショットキーバリアダイオードが
知られている（特許文献１参照）。
【０００３】
しかし、炭化シリコンは良質な結晶を得ることが困難であり、デバイスを作製するときの
プロセス温度が高いといった問題を有している。例えば、炭化シリコンに不純物領域を形
成するにはイオン注入法が用いられるが、ドーパントの活性化やイオン注入により誘起さ
れた結晶欠陥の回復には１５００℃以上の加熱処理が必要となる。
【０００４】
また、炭素が成分として含まれていることにより、熱酸化により良質な絶縁層を作製する
ことができないという問題がある。さらに、炭化シリコンは化学的にも極めて安定である
ため、通常のウエットエッチングが困難であるという問題を抱えている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１３３８１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このように、炭化シリコンを用いるダイオードは、高耐圧、低い逆方向飽和電流を実現す
ることが期待されているが、実際にこれを製造するには、非常に多くの問題が内在してお
り、実現は困難を極めている。
【０００７】
そこで本発明の一態様は、高耐圧で整流特性の良い非線形素子を提供することを目的とす
る。また、逆方向飽和電流の低い非線形素子を低いプロセス温度で製造することを目的と
する。
【課題を解決するための手段】
【０００８】
本発明の一態様は、ソース電極と、酸化物半導体層と、ドレイン電極と、ソース電極、酸
化物半導体層、及びドレイン電極を覆うゲート絶縁層と、ゲート絶縁層に接して形成され
、ソース電極、酸化物半導体層、及びドレイン電極を介して対向する複数のゲート電極を
有し、ゲート電極はドレイン電極と接続され、ソース電極と酸化物半導体層の接触面積と
、ドレイン電極と酸化物半導体層の接触面積が異なることを特徴とするものである。
【０００９】
ドレイン電極と酸化物半導体層との接触面積を、ソース電極と酸化物半導体層との接触面
積よりも大きくすることで、特に順方向バイアス時の電流電圧特性を向上させることがで
きる。
【００１０】
ドレイン電極と酸化物半導体層との接触面積を、ソース電極と酸化物半導体層との接触面
積よりも小さくすることで、特に逆方向バイアス時の電流電圧特性を向上させることがで
きる。
【００１１】
また、本発明の一態様は、第１の電極と、酸化物半導体層と、第２の電極と、第１の電極
、酸化物半導体層、及び第２の電極を覆うゲート絶縁層と、ゲート絶縁層に接して形成さ
れ、第１の電極、酸化物半導体層、及び第２の電極を介して対向する複数の第３の電極を
有し、第３の電極は第１の電極または第２の電極の一方と接続され、第１の電極または第
２の電極のうち第３の電極と接続された電極の仕事関数φｍｄと、第１の電極または第２
の電極のうち第３の電極と接続されていない電極の仕事関数φｍｓと、酸化物半導体層の
電子親和力χが、χはφｍｓ以上かつφｍｄ未満となるように構成し、第１の電極と酸化
物半導体層の接触面積と、第２の電極と酸化物半導体層の接触面積が異なることを特徴と
するものである。
【００１２】
第１の電極または第２の電極のうち、仕事関数φｍｄを有する電極と酸化物半導体層との
接触面積を、仕事関数φｍｓを有する電極と酸化物半導体層との接触面積よりも大きくす
ることで、特に順方向バイアス時の電流電圧特性を向上させることができる。
【００１３】
第１の電極または第２の電極のうち、仕事関数φｍｄを有する電極と酸化物半導体層との
接触面積を、仕事関数φｍｓを有する電極と酸化物半導体層との接触面積よりも小さくす
ることで、特に逆方向バイアス時の電流電圧特性を向上させることができる。
【００１４】
また、本発明の一態様は、基板上に形成される第１の電極と、第１の電極上に接して形成
される酸化物半導体層と、酸化物半導体層上に接して形成される第２の電極と、第１の電
極、酸化物半導体層、及び第２の電極を覆うゲート絶縁層と、ゲート絶縁層に接して形成
され、第１の電極、酸化物半導体層、及び第２の電極を介して対向する複数の第３の電極
を有し、複数の第３の電極は、第１の電極と接続されており、第１の電極の仕事関数φｍ
ｄ、酸化物半導体層の電子親和力χ、第２の電極の仕事関数φｍｓが、χはφｍｓ以上か
つφｍｄ未満となるように構成し、第２の電極と酸化物半導体層の接触面積よりも、第１
の電極と酸化物半導体層の接触面積が大きいことを特徴とするものである。
【００１５】
酸化物半導体層と仕事関数φｍｓを有する第２の電極との接触面積よりも、酸化物半導体
層と仕事関数φｍｄを有する第１の電極との接触面積を大きくすることで、非線形素子の
一態様であるダイオードの整流特性を向上させることができる。特に順方向バイアス時の
電流電圧特性を向上させることができる。
【００１６】
また、本発明の一態様は、基板上に形成される第１の電極と、第１の電極上に接して形成
される酸化物半導体層と、酸化物半導体層上に接して形成される第２の電極と、第１の電
極、酸化物半導体層、及び第２の電極を覆うゲート絶縁層と、ゲート絶縁層に接して形成
され、第１の電極、酸化物半導体層、及び第２の電極を介して対向する複数の第３の電極
を有し、複数の第３の電極は、第２の電極と接続されており、第１の電極の仕事関数φｍ
ｓ、酸化物半導体層の電子親和力χ、第２の電極の仕事関数φｍｄが、χはφｍｓ以上か
つφｍｄ未満となるように構成し、第１の電極と酸化物半導体層の接触面積よりも、第２
の電極と酸化物半導体層の接触面積が小さいことを特徴とするものである。
【００１７】
酸化物半導体層と仕事関数φｍｓを有する第１の電極との接触面積よりも、酸化物半導体
層と仕事関数φｍｄを有する第２の電極との接触面積を小さくすることで、ダイオードの
整流特性を向上させることができる。特に逆方向バイアス時の電流電圧特性を向上させる
ことができる。
【００１８】
また、具体的には、酸化物半導体層に含まれる水素の濃度が５×１０１９／ｃｍ３以下、
好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下か、ま
たは１×１０１６／ｃｍ３未満として、酸化物半導体層に含まれる水素若しくはＯＨ基を
除去し、キャリア密度を１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未
満とした酸化物半導体層を用いる。
【００１９】
また、当該酸化物半導体のエネルギーギャップを、２ｅＶ以上、好ましくは２．５ｅＶ以
上、より好ましくは３ｅＶ以上として、ドナーを形成する水素等の不純物を極力低減し、
キャリア密度を１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満となる
ようにする。
【００２０】
また、酸化物半導体の電子親和力χが４．３ｅＶである場合、酸化物半導体の電子親和力
χよりも仕事関数が大きい電極材料として、タングステン（Ｗ）、モリブデン（Ｍｏ）、
クロム（Ｃｒ）、鉄（Ｆｅ）、金（Ａｕ）、プラチナ（Ｐｔ）、銅（Ｃｕ）、コバルト（
Ｃｏ）、ニッケル（Ｎｉ）、ベリリウム（Ｂｅ）、酸化インジウム錫（ＩＴＯ）などを用
いることができる。
【００２１】
また、酸化物半導体の電子親和力χが４．３ｅＶである場合、酸化物半導体の電子親和力
χ以下の仕事関数を有する電極材料として、チタン（Ｔｉ）、イットリウム（Ｙ）、アル
ミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、マンガ
ン（Ｍｎ）、タンタル（Ｔａ）、窒化タンタル、窒化チタンなどを用いることができる。
【００２２】
なお、本明細書において、不純物濃度は二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉ
ｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ。以下、ＳＩＭＳともいう。）により検出さ
れたものである。ただし、他の計測法が挙げられている場合など、特に記載がある場合に
はこの限りではない。
【００２３】
本発明の一態様は、低いプロセス温度で作製可能な、オン電流が大きく、オフ電流が小さ
いトランジスタによって構成される、微細化が可能な非線形素子を提供する。
【発明の効果】
【００２４】
ソース電極と酸化物半導体層の接触面積と、ドレイン電極と酸化物半導体層の接触面積を
異ならせることで、整流特性に優れた非線形素子を得ることができる。また、酸化物半導
体層を用いることでアバランシェ降伏現象が起きにくい（すなわち耐圧が高い）非線形素
子を作製することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図２】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図３】本発明の一態様であるダイオードを説明する図である。
【図４】本発明の一態様であるダイオードを説明するバンド図である。
【図５】本発明の一態様であるダイオードのシミュレーション結果を示す図である。
【図６】本発明の一態様であるダイオードを説明する図である。
【図７】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図８】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図９】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図１０】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図１１】本発明の一態様であるダイオードの作製方法を説明する断面図である。
【図１２】本発明の一態様であるダイオードの作製方法を説明する断面図である。
【図１３】本発明の一態様である表示装置を説明する図である。
【図１４】本発明の一態様である保護回路を説明する図である。
【図１５】本発明の一態様である保護回路を説明する図である。
【図１６】本発明の一態様である電子機器を説明する図である。
【図１７】アバランシェ降伏について説明する図である。
【図１８】各種半導体のイオン化係数と電界強度の関係を示す図である。
【発明を実施するための形態】
【００２６】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共
通して用い、その繰り返しの説明は省略する。
【００２７】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明
瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない
。
【００２８】
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるため
に付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「
第２の」または「第３の」などと適宜置き換えて説明することができる。
【００２９】
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の
中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただ
し、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差の
ことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い
。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、
電圧を電位と読み替えてもよいこととする。
【００３０】
（実施の形態１）
本実施の形態では、本発明の一形態である酸化物半導体を有する縦型トランジスタを用い
た非線形素子について、酸化物半導体がｎ型である場合について、図１乃至図６を用いて
説明する。本実施の形態にて説明する非線形素子は、トランジスタのソース電極またはド
レイン電極の一方にゲート電極を接続し、トランジスタをダイオードとして機能させるも
のである。
【００３１】
一般に、ダイオードとは、アノードおよびカソードの２つの端子を有し、アノードの電位
が、カソードの電位よりも高い場合に電流が流れる状態、すなわち導通状態となり、アノ
ードの電位が、カソードの電位よりも低い場合にほとんど電流が流れない状態、すなわち
非導通状態（絶縁状態）となる性質を有している。
【００３２】
ダイオードのこの性質は整流特性といわれ、ダイオードが導通状態となる方向を順方向、
非導通状態となる方向を逆方向という。順方向の時の電圧を順方向電圧、または順方向バ
イアスといい、順方向の時の電流を順方向電流という。また、逆方向の時の電圧を逆方向
電圧または逆方向バイアスといい、逆方向の時の電流を逆方向電流という。
【００３３】
図１に示す酸化物半導体を有する縦型トランジスタを用いたダイオードは、配線１２５が
第３の電極１１３および第３の電極１１５と接続され、更には第２の電極１０９と接続さ
れ、第２の電極１０９は酸化物半導体層１０７を介して第１の電極１０５に接続されてい
る。第１の電極１０５は配線１３１に接続されている。
【００３４】
図１（Ａ）はダイオード接続されたトランジスタ１３３の上面図であり、図１（Ｂ）は図
１（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
【００３５】
図１（Ｂ）に示すように、基板１０１上に形成された絶縁層１０３上に、第１の電極１０
５、酸化物半導体層１０７、及び第２の電極１０９が積層される。また、第１の電極１０
５、酸化物半導体層１０７、及び第２の電極１０９を覆うように、ゲート絶縁層１１１が
設けられている。ゲート絶縁層１１１上には、第３の電極１１３及び第３の電極１１５が
設けられている。ゲート絶縁層１１１及び第３の電極１１３及び第３の電極１１５上には
層間絶縁層として機能する絶縁層１１７が設けられている。
【００３６】
絶縁層１１７上には配線１２５及び配線１３１が設けられている。配線１２５は、絶縁層
１１７に設けられた開口部において、第３の電極１１３及び第３の電極１１５と接続して
いる。また、配線１２５は、絶縁層１１７及びゲート絶縁層１１１に設けられた開口部に
おいて、第２の電極１０９と接続している。配線１３１は、絶縁層１１７及びゲート絶縁
層１１１に設けられた開口部において、第１の電極１０５と接続している。第１の電極１
０５は、トランジスタのソース電極またはドレイン電極の一方として機能し、第２の電極
１０９は、トランジスタのソース電極またはドレイン電極の他方として機能する。第３の
電極１１３及び第３の電極１１５は、トランジスタのゲート電極として機能する。
【００３７】
本実施の形態で示すトランジスタは、第１の電極１０５と酸化物半導体層１０７と第２の
電極１０９の重畳部分において、第２の電極１０９と酸化物半導体層１０７の接触面積よ
りも、第１の電極１０５と酸化物半導体層１０７の接触面積の方が大きい構成を示してい
る。また、図１では、第１の電極１０５と酸化物半導体層１０７と第２の電極１０９の重
畳部分において、第１の電極１０５の内側に酸化物半導体層１０７が配置され、酸化物半
導体層１０７の内側に第２の電極１０９が配置された構成を示している。図１に示すよう
に、第１の電極１０５と酸化物半導体層１０７と第２の電極１０９の積層において、その
端部が階段状となるように構成することで、これらを覆うゲート絶縁層１１１の被覆性を
向上させることができ、さらに、第３の電極１１３及び第３の電極１１５を縦型トランジ
スタのゲート電極として効果的に機能させることができる。
【００３８】
積層の端部を階段状とする際には、一段を構成する層の厚さ（一段の段差）を、これを覆
う層の厚さ以下、好ましくは半分以下の段差とするとよい。一段の段差を、これを覆う層
の厚さ以下とできない場合は、一段を構成する層の端部をテーパー形状とするとよい。テ
ーパー形状とする際には、層底面と層側面のなす角の角度を９０°未満、好ましくは８０
°未満、さらに好ましくは７０°未満とするとよい。一段を構成する層の厚さをこれを覆
う層の厚さ以下とし、加えて層端部をテーパー形状とすると、さらに被覆性を向上させる
ことができる。なお、本思想は積層膜に限らず単層膜においても適用することが可能であ
る。
【００３９】
本実施の形態のトランジスタは、縦型トランジスタであり、ゲート電極として機能する第
３の電極１１３と、第３の電極１１５とは分離しており、且つ第１の電極１０５、酸化物
半導体層１０７、及び第２の電極１０９を介して対向していることを特徴とする。
【００４０】
なお、トランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を
有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有しており、ド
レイン領域とチャネル形成領域とソース領域とを介して電流を流すことができる。ここで
、ソースとドレインとは、トランジスタの構造や動作条件などによって変わるため、いず
れがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びド
レインとして機能する領域を、ソースもしくはドレインとよばない場合がある。その場合
、一例としては、それぞれを第１の端子、第２の端子と表記する場合がある。あるいは、
それぞれを第１の電極、第２の電極と表記する場合がある。あるいは、第１の領域、第２
の領域と表記する場合がある。
【００４１】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００４２】
基板１０１は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必
要となる。基板１０１としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス
などのガラス基板を用いることができる。
【００４３】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませること
で、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラ
ス基板を用いることが好ましい。
【００４４】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。
【００４５】
絶縁層１０３は、酸化シリコン、酸化窒化シリコンなど酸化物絶縁層、または窒化シリコ
ン、窒化酸化シリコン、窒化アルミニウム、または窒化酸化アルミニウムなどの窒化物絶
縁層で形成する。また、絶縁層１０３は積層構造でもよく、例えば、基板１０１側から上
記した窒化物絶縁層のいずれか一つ以上と、上記した酸化物絶縁層のいずれか一つ以上と
の積層構造とすることができる。
【００４６】
第１の電極１０５及び第２の電極１０９は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、鉄
（Ｆｅ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タン
グステン（Ｗ）、イットリウム（Ｙ）から選ばれた元素、または上述した元素を成分とす
る合金、上述した元素を組み合わせた合金などで形成する。また、マンガン（Ｍｎ）、マ
グネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）、トリウム（Ｔｈ）の
いずれか一または複数から選択された材料を用いることができる。また、第１の電極１０
５及び第２の電極１０９は、単層構造、または二層以上の積層構造とすることができる。
例えば、シリコン（Ｓｉ）を含むアルミニウムの単層構造、アルミニウム層上にチタン層
を積層する二層構造、タングステン層上にチタン層を積層する二層構造、チタン層と、そ
のチタン層上に重ねてアルミニウム層を積層し、さらにその上にチタン層を形成する三層
構造などが挙げられる。
【００４７】
また、アルミニウム（Ａｌ）に、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ
）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）な
どアルミニウム層に生ずるヒロックやウィスカーの発生を防止する元素が添加されている
アルミニウム材料を用いることで耐熱性を向上させることが可能となる。
【００４８】
第１の電極１０５及び第２の電極１０９は、導電性の金属酸化物で形成しても良い。導電
性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜
鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する
）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシ
リコン若しくは酸化シリコンを含ませたものを用いることができる。
【００４９】
酸化物半導体層１０７としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ層
や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ層、Ｉｎ−
Ａｌ−Ｚｎ−Ｏ層、Ｓｎ−Ｇａ−Ｚｎ−Ｏ層、Ａｌ−Ｇａ−Ｚｎ−Ｏ層、Ｓｎ−Ａｌ−Ｚ
ｎ−Ｏ層や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ層、Ｓｎ−Ｚｎ−Ｏ層、Ａｌ−Ｚｎ
−Ｏ層、Ｚｎ−Ｍｇ−Ｏ層、Ｓｎ−Ｍｇ−Ｏ層、Ｉｎ−Ｍｇ−Ｏ層、Ｉｎ−Ｇａ−Ｏ層や
、Ｉｎ−Ｏ層、Ｓｎ−Ｏ層、Ｚｎ−Ｏ層などの酸化物半導体層を用いることができる。ま
た、上記酸化物半導体層にＳｉＯ２を含んでもよい。
【００５０】
また、酸化物半導体層１０７は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または
複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧ
ａ及びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半
導体層のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−
Ｏ酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ非単結晶膜ともよぶこととする
。
【００５１】
本実施の形態で用いる酸化物半導体層１０７は、酸化物半導体層に含まれる水素の濃度が
５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×
１０１７／ｃｍ３以下か、または１×１０１６／ｃｍ３未満であり、酸化物半導体層に含
まれる水素が除去されている。即ち、酸化物半導体層の主成分以外の不純物が極力含まれ
ないように高純度化されている。
【００５２】
また、キャリア密度は、ホール効果（Ｈａｌｌ ｅｆｆｅｃｔ）測定により測定すること
ができる。ホール効果測定により測定される酸化物半導体のキャリア密度は、シリコンの
真性キャリア密度１．４５×１０１０／ｃｍ３と同等、もしくはそれ以下である。なお、
フェルミディラックの分布則に従って計算すると、シリコンの真性キャリア密度は１０１
０／ｃｍ３であるのに対し、エネルギーギャップが３ｅＶ以上ある酸化物半導体の真性キ
ャリア密度は１０−７／ｃｍ３である。即ち、酸化物半導体の真性キャリア密度は、限り
なくゼロに近い。
【００５３】
本実施の形態で用いる酸化物半導体層１０７のキャリア密度は、１×１０１２／ｃｍ３未
満、好ましくは１×１０１１／ｃｍ３未満であり、キャリア密度を限りなくゼロに近くす
ることができる。酸化物半導体層１０７のキャリア密度を低減することで、非線形素子の
逆方向電流を低減することができる。また、エネルギーギャップは２ｅＶ以上、好ましく
は２．５ｅＶ以上、より好ましくは３ｅＶ以上である。エネルギーギャップの広い酸化物
半導体層を用いることで、室温から１８０℃程度の実用的な範囲で温度特性を安定化させ
ることができる。
【００５４】
酸化物半導体層１０７の厚さは、３０ｎｍ以上３０００ｎｍ以下とするとよい。酸化物半
導体層１０７の厚さを薄くすることで、非線形素子であるダイオードの順方向電流を大き
くすることができる。一方、酸化物半導体層１０７の厚さを厚くすることで、代表的には
１００ｎｍ以上３０００ｎｍ以下とすることで、非線形素子の耐圧特性を高めることがで
きる。
【００５５】
ゲート絶縁層１１１は、酸化シリコン膜、窒化シリコン、酸化窒化シリコン、窒化酸化シ
リコン、または酸化アルミニウムを単層でまたは積層して形成することができる。ゲート
絶縁層１１１は、酸化物半導体層１０７と接する部分が酸素を含むことが好ましく、特に
好ましくは酸化シリコン膜により形成する。酸化シリコン膜を用いることで、酸化物半導
体層１０７に酸素を供給することができ、特性を良好にすることができる。ゲート絶縁層
１１１の厚さは、５０ｎｍ以上５００ｎｍ以下とするとよい。ゲート絶縁層１１１の厚さ
を厚くすることで、ゲートとソース間に流れるリーク電流を低減することができる。一方
、ゲート絶縁層１１１の厚さを薄くすることで、順方向電流を多く流すことができる非線
形素子を作製することができる。
【００５６】
また、ゲート絶縁層１１１として、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ
＞０））、窒素が添加されたＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０）、窒素が添加されたハフ
ニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ハフニウム、酸化イッ
トリウムなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに
は、ｈｉｇｈ−ｋ材料と、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シ
リコン、または酸化アルミニウムのいずれか一以上との積層構造とすることができる。
【００５７】
ゲート電極として機能する第３の電極１１３及び第３の電極１１５は、アルミニウム、ク
ロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上述
した元素を成分とする合金か、上述した元素を組み合わせた合金膜などを用いて形成する
ことができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムのいずれか一
または複数から選択された材料を用いてもよい。また、第３の電極１１３及び第３の電極
１１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むア
ルミニウムの単層構造、アルミニウム層上にチタン層を積層する二層構造、チタン層と、
そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を形成する三層構造
などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、ク
ロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、
もしくは窒化膜を用いてもよい。
【００５８】
本実施の形態に係る酸化物半導体層は、ｎ型不純物である水素を酸化物半導体層から除去
し、酸化物半導体層の主成分以外の不純物が極力含まれないように高純度化することによ
り真性（ｉ型）とし、または真性型とせんとしたものである。すなわち、不純物を添加し
てｉ型化するのでなく、水素、水、水酸基または水素化物などの不純物を極力除去するこ
とにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴としてい
る。そうすることにより、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベ
ルにまですることができる。
【００５９】
上記したように、不純物を極力除去することにより、例えば、トランジスタのチャネル幅
Ｗが１×１０４μｍでチャネル長が３μｍの素子であっても、オフ電流が１０−１３Ａ以
下ときわめて低く、さらに、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ
．以下とすることができる。
【００６０】
このように、酸化物半導体層の主成分以外の不純物、代表的には水素、水、水酸基または
水素化物などが極力含まれないように高純度化することにより、トランジスタの動作を良
好なものとすることができる。特に、トランジスタをダイオードとして用いた場合、逆方
向電流を低減させることができる。
【００６１】
ところで、チャネルが基板と概略平行に形成される横型トランジスタにおいては、チャネ
ルのほかにソース及びドレインを設ける必要があり、基板におけるトランジスタの専有面
積が大きくなってしまい、微細化の妨げとなる。しかしながら、縦型トランジスタにおい
ては、ソース、チャネル、及びドレインを積層するため、基板表面における占有面積を低
減することができる。この結果、トランジスタの微細化が可能である。なお、微細化など
の制約がなければ、本実施の形態を横型トランジスタに適用することも可能である。
【００６２】
また、縦型トランジスタのチャネル長は、酸化物半導体層の厚さで制御できるため、酸化
物半導体層１０７の厚さを薄くすることでチャネル長の小さいトランジスタとすることが
可能である。チャネル長を小さくすることで、ソース、チャネル、及びドレインの直列抵
抗を低減できるため、トランジスタのオン電流および電界効果移動度を上昇させることが
できる。また、水素濃度が低減され高純度化された酸化物半導体を有するトランジスタは
、オフ電流が極めて低く、オフ時には電流がほとんど流れない絶縁状態となる。このよう
なトランジスタのソースまたはドレインをゲートと接続させることで、順方向電流が大き
く、逆方向電流が小さいダイオードを作製することができる。また、アバランシェ降伏現
象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができる。
【００６３】
ここで、アバランシェ降伏についてｎ型トランジスタを例として図１７を用いて説明して
おく。図１７は、半導体９０２に、ソース電極９０３とドレイン電極９０１が接合してい
る状態を示すエネルギーバンド図であり、ドレイン電極９０１に電圧Ｖｄが印加された状
態を示している。
【００６４】
キャリアである電子が空乏層内で高電界により加速されて格子に衝突すると、その格子が
持っていた電子を跳ね飛ばし、その結果、電子９２２と正孔９２１（電子正孔対）を生成
する（図１７（Ａ））。この現象は、衝突イオン化と呼ばれている。衝突イオン化の頻度
は、半導体中の電界がある閾値に達した後に活発になる。
【００６５】
ドレイン電極９０１に印加されている電圧Ｖｄが、前述の閾値を超えてさらに大きくなる
と、衝突イオン化によって発生した電子正孔対が更に加速され、再び衝突イオン化を起こ
す。その時発生した電子正孔対も加速され、同様の現象が繰り返し発生する。つまり、一
つの電子の衝突イオン化が引き金となり、電子正孔対が爆発的に発生し、ソースドレイン
間に流れる電流が指数関数的に増大する（図１７（Ｂ））。この現象をアバランシェ降伏
という。
【００６６】
衝突イオン化による電子正孔対を発生させるには、電子は伝導帯９１２へ、正孔は価電子
帯９１１へ励起させる必要がある。つまり、衝突イオン化の引き金となる電子は、半導体
のエネルギーギャップ以上の運動エネルギーを持つまで加速される必要がある。つまり、
エネルギーギャップが大きいほど衝突イオン化を発生させるための電界は高くなるため、
アバランシェ降伏への耐性が強い。衝突イオン化による電子正孔対の生成確率Ｇは次式で
表される。
Ｇ＝αｎ×ｎ×νｎ＋αｐ×ｐ×νｐ・・・式２
【００６７】
ここで、αｎ、αｐはそれぞれ電子及び正孔のイオン化係数（電子、正孔が単位長さを走
る際に起こる衝突電離の回数）、ｎ、ｐはそれぞれ電子及び正孔密度、νｎ、νｐはそれ
ぞれ、電子及び正孔速度である。イオン化係数は材料の物性により決定される値で、イオ
ン化係数が小さいほど、衝突電離の回数が少なく、アバランシェ降伏が起こりにくい。イ
オン化係数は実験データから決定される。図１８（Ａ）及び図１８（Ｂ）に、”Ｐｈｙｓ
ｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ”Ｓ．Ｍ． Ｓｚｅより抜
粋した各種半導体のイオン化係数と電界強度（逆数）の関係を示す。
【００６８】
図１８では、図中の曲線が左に寄るほど衝突イオン化が起きるための電界が大きく、アバ
ランシェ降伏への耐性が強い事を意味している。括弧内にはエネルギーギャップが示され
ており、エネルギーギャップが大きいほどアバランシェ降伏への耐性が強いという相関が
見られる。
【００６９】
図２は、図１を用いて説明した酸化物半導体を有する縦型トランジスタを用いたダイオー
ドの、異なる構成を示している。図２に示すダイオードでは、配線１２５が第３の電極１
１３および第３の電極１１５と接続され、更には第１の電極１０５と接続されている。第
１の電極１０５は酸化物半導体層１０７を介して第２の電極１０９と接続されている。第
２の電極１０９は、配線１３１に接続されている。
【００７０】
なお、図２に示すダイオードでは、配線１２５が他の電極などを避けて設けられているた
め、配線１２５と、これらの電極との間に生じる寄生容量を抑えつつ動作させることがで
きる。
【００７１】
図３は、図１及び図２で説明した、酸化物半導体（ＯＳ）を有するｎ型トランジスタを用
いたダイオードを回路記号で示した図である。図３（Ａ）は、図１で説明した酸化物半導
体（ＯＳ）を有するｎ型トランジスタを用いたダイオードの回路記号であり、第２の電極
１０９が配線１２５を介して、第３の電極１１３および第３の電極１１５に接続されてい
る状態を示している。第２の電極１０９に第１の電極１０５よりも高い電圧（正の電圧）
が印加されると、ゲート電極として機能する第３の電極１１３および第３の電極１１５に
も正の電圧が印加されるため、トランジスタ１３３がオン状態となり、第１の電極１０５
と第２の電極１０９の間に電流が流れる。
【００７２】
一方、第２の電極１０９に第１の電極１０５よりも低い電圧（負の電圧）が印加されると
、トランジスタ１３３がオフ状態となるため、第１の電極１０５と第２の電極１０９の間
に電流がほとんど流れない。この場合、トランジスタ１３３を構成する第２の電極１０９
がドレイン（ドレイン電極）として機能し、第１の電極１０５がソース（ソース電極）と
して機能する。このようにして、水素濃度が低減され高純度化された酸化物半導体を有す
るトランジスタ１３３を、第２の電極１０９をアノード、第１の電極１０５をカソードと
するダイオードとして機能させることができる。
【００７３】
図３（Ｂ）は、図２で説明した酸化物半導体（ＯＳ）を有するｎ型トランジスタを用いた
ダイオードの回路記号であり、第１の電極１０５が配線１２５を介して、第３の電極１１
３および第３の電極１１５に接続されている状態を示している。第１の電極１０５に第２
の電極１０９よりも高い電圧（正の電圧）が印加されると、ゲート電極として機能する第
３の電極１１３および第３の電極１１５にも正の電圧が印加されるため、トランジスタ１
３３がオン状態となり、第１の電極１０５と第２の電極１０９の間に電流が流れる。
【００７４】
一方、第１の電極１０５に第２の電極１０９よりも低い電圧（負の電圧）が印加されると
、トランジスタ１３３がオフ状態となるため、第１の電極１０５と第２の電極１０９の間
に電流がほとんど流れない。この場合、トランジスタ１３３を構成する第２の電極１０９
がソース（ソース電極）として機能し、第１の電極１０５の電極がドレイン（ドレイン電
極）として機能する。このようにして、水素濃度が低減され高純度化された酸化物半導体
を有するトランジスタ１３３を、第１の電極１０５をアノード、第２の電極１０９をカソ
ードとするダイオードとして機能させることができる。
【００７５】
また、ドレイン電極と酸化物半導体層との接触面積を、ソース電極と酸化物半導体層との
接触面積よりも大きくすることで、特に順方向バイアス時の電流電圧特性を向上させるこ
とができる。
【００７６】
また、ドレイン電極と酸化物半導体層との接触面積を、ソース電極と酸化物半導体層との
接触面積よりも小さくすることで、特に逆方向バイアス時の電流電圧特性を向上させるこ
とができる。
【００７７】
本実施の形態で示した酸化物半導体を有する縦型トランジスタをダイオードとして用いる
ことで、整流特性に優れ、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）
ダイオードを作製することができる。
【００７８】
また、酸化物半導体層１０７に接し、トランジスタ１３３のドレインとして機能する電極
の仕事関数をφｍｄとし、酸化物半導体層１０７に接し、トランジスタ１３３のソースと
して機能する電極の仕事関数をφｍｓとし、酸化物半導体層１０７の電子親和力をχとし
たとき、それぞれを式１に示す関係となるように構成することで、ダイオード接続された
トランジスタ１３３の整流特性をより優れたものとすることができる。
φｍｓ≦χ＜φｍｄ・・・式１
【００７９】
なお、トランジスタ１３３を図１に示した構成とした場合は、第１の電極１０５の仕事関
数がφｍｓであり、第２の電極１０９の仕事関数がφｍｄとなる。また、トランジスタ１
３３を図２に示した構成とした場合は、第１の電極１０５の仕事関数がφｍｄであり、第
２の電極１０９の仕事関数がφｍｓとなる。
【００８０】
また、第１の電極１０５または第２の電極１０９が、二層以上の積層構造である場合は、
酸化物半導体層１０７と接する層の仕事関数と、酸化物半導体層１０７の電子親和力の関
係を、式１を充足するように構成すればよい。
【００８１】
例えば、酸化物半導体の電子親和力χが４．３ｅＶである場合、酸化物半導体の電子親和
力よりも大きい仕事関数を有する導電性材料として、タングステン（Ｗ）、モリブデン（
Ｍｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、金（Ａｕ）、プラチナ（Ｐｔ）、銅（Ｃｕ）、コ
バルト（Ｃｏ）、ニッケル（Ｎｉ）、ベリリウム（Ｂｅ）、酸化インジウム錫（ＩＴＯ）
などを用いることができる。
【００８２】
また、酸化物半導体の電子親和力χが４．３ｅＶである場合、仕事関数が酸化物半導体の
電子親和力以下である導電性材料の例として、チタン（Ｔｉ）、イットリウム（Ｙ）、ア
ルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、マン
ガン（Ｍｎ）、タンタル（Ｔａ）、窒化タンタル、窒化チタンなどを用いることができる
。
【００８３】
ここで、式１を充足する構成の整流特性について、図４に示すバンド図を用いて説明する
。図４は、高純度化された酸化物半導体８０２（ｉ型若しくは実質的にｉ型とみなされる
ものを含む）に、仕事関数φｍｄを有する導電材料８０１と、仕事関数φｍｓを有する導
電材料８０３が接合している状態を示すバンド図である。
【００８４】
なお、高純度化された酸化物半導体は、膜中に含まれる水素の濃度を５×１０１９／ｃｍ
３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以
下か、または１×１０１６／ｃｍ３未満として、酸化物半導体膜に含まれる水素若しくは
ＯＨ基を除去し、キャリア密度を１×１０１２／ｃｍ３未満、好ましくは１×１０１１／
ｃｍ３未満としたものを含む。
【００８５】
図４（Ａ）は、導電材料８０１と導電材料８０３が同電位（熱平衡状態）である時のバン
ド図を示している。フェルミレベル８１３は、導電材料８０３のフェルミレベルを示して
おり、導電材料８０１、導電材料８０３及び酸化物半導体８０２のフェルミレベルが一致
している。準位８２０は、真空準位を示している。
【００８６】
エネルギー障壁８２１は、導電材料８０１の仕事関数φｍｄと酸化物半導体８０２の電子
親和力χのエネルギー差φｍｄ−χを示している。また、エネルギー障壁８２３は、導電
材料８０３の仕事関数φｍｓと酸化物半導体８０２の電子親和力χのエネルギー差φｍｓ
−χを示している。
【００８７】
導電材料８０１の仕事関数φｍｄが酸化物半導体８０２の電子親和力χより大きいため、
エネルギー障壁８２１は正の値となる。このため、導電材料８０１に存在する電子は、エ
ネルギー障壁８２１に阻まれ、酸化物半導体８０２の伝導帯８２２にほとんど移動するこ
とができない。
【００８８】
一方、導電材料８０３の仕事関数φｍｓが酸化物半導体８０２の電子親和力χ以下である
ため、エネルギー障壁８２３が負の値となり、導電材料８０３に存在する電子は、酸化物
半導体８０２の伝導帯８２２に容易に移動することができる。
【００８９】
ただし、導電材料８０１と導電材料８０３が同電位（熱平衡状態）の場合は、上に凸の伝
導帯端が電子移動の障壁となり、電子は導電材料８０１へ移動できない。つまり、導電材
料８０１と導電材料８０３の間に電流は流れない。
【００９０】
図４（Ｂ）は、導電材料８０１に正の電圧（順方向電圧、または順方向バイアス）が印加
された状態を示すバンド図である。導電材料８０１に正の電圧が印加されたことにより、
導電材料８０１のフェルミレベルが押し下げられ、導電材料８０３から伝導帯８２２に移
動した電子が導電材料８０１に容易に移動することができるため、導電材料８０１と導電
材料８０３の間に電流が流れる（順方向電流）。
【００９１】
図４（Ｃ）は、導電材料８０１に負の電圧（逆方向電圧、または逆方向バイアス）が印加
された状態を示すバンド図である。導電材料８０１に負の電圧が印加されたことにより、
導電材料８０１のフェルミレベルが引き上げられ、導電材料８０３から伝導帯８２２に移
動した電子が導電材料８０１に移動することができない。また、エネルギー障壁８２１は
そのままであるため、導電材料８０１に存在する電子は、酸化物半導体８０２の伝導帯８
２２にほとんど移動することができない。ただし、極僅かではあるが、ある確率でエネル
ギー障壁８２１を超えて伝導帯８２２に移動する電子が存在するため、導電材料８０３と
導電材料８０１の間に、極めて微弱な電流が流れる（逆方向電流）。
【００９２】
仕事関数φｍｄを有する導電性材料と、電子親和力χを有する酸化物半導体と、仕事関数
φｍｓを有する導電性材料を、式１で示す関係となるように構成することで整流特性を実
現し、酸化物半導体を有する縦型トランジスタを用いたダイオードの整流特性をさらに高
めることができる。
【００９３】
図５に、式１を充足する構成とした、酸化物半導体を有する縦型トランジスタを用いたダ
イオードの電流電圧特性のデバイスシミュレーション結果を示す。デバイスシミュレーシ
ョンは、Ｓｉｌｖａｃｏ社製ソフトウエア「Ａｔｌａｓ」を用いて行った。前提条件とし
て、第１の電極１０５と第２の電極１０９間の距離（酸化物半導体層の厚さ）を５００ｎ
ｍ、第１の電極１０５と酸化物半導体層１０７の接触面積を２μｍ２、第２の電極１０９
と酸化物半導体層１０７の接触面積を１μｍ２、酸化物半導体層１０７の電子親和力χを
４．３ｅＶ、アノード（ドレイン電極）となる導電材料の仕事関数φｍｄを４．７ｅＶ、
カソード（ソース電極）となる導電材料の仕事関数φｍｓを４．３ｅＶとした。また、ダ
イオードとして用いるトランジスタのゲート絶縁層を、厚さ１００ｎｍ、比誘電率４．０
とした。
【００９４】
図５（Ａ）及び図５（Ｂ）とも、横軸はアノード−カソード間（ドレイン−ソース間）電
圧（Ｖｄｓ）を示しており、プラス側が順方向バイアス、マイナス側が逆方向バイアスを
示している。縦軸はアノード−カソード間（ドレイン−ソース間）電流（Ｉｄｓ）を示し
ている。図５（Ｂ）は、逆方向バイアス印加時の逆方向電流をわかりやすくするため、図
５（Ａ）のＶｄｓが２Ｖ乃至−１２Ｖの範囲における縦軸（Ｉｄｓ）を拡大した図である
。
【００９５】
曲線８５１は、図１で示したダイオードを、式１の関係を充足するように構成した場合の
電流電圧特性である。すなわち、仕事関数φｍｄを有する第２の電極１０９をアノード（
ドレイン電極）とし、仕事関数φｍｓを有する第１の電極１０５をカソード（ソース電極
）とし、第２の電極１０９と、トランジスタのゲート電極として機能する第３の電極１１
３および第３の電極１１５を電気的に接続して構成したダイオード（以下、Ａ構造ダイオ
ードという）の電流電圧特性を示している。
【００９６】
曲線８５２は、図２で示したダイオードを、式１の関係を充足するように構成した場合の
電流電圧特性である。すなわち、仕事関数φｍｄを有する第１の電極１０５をアノード（
ドレイン電極）とし、仕事関数φｍｓを有する第２の電極１０９をカソード（ソース電極
）とし、第１の電極１０５と、トランジスタのゲート電極として機能する第３の電極１１
３および第３の電極１１５を電気的に接続して構成したダイオード（以下、Ｂ構造ダイオ
ードという）の電流電圧特性を示している。
【００９７】
なお、図５には、参考として曲線８５３および曲線８５４を示している。曲線８５３は、
仕事関数φｍｄを有する第２の電極１０９をアノードとし、仕事関数φｍｓを有する第１
の電極１０５をカソードとし、第１の電極１０５と、トランジスタのゲート電極として機
能する第３の電極１１３および第３の電極１１５を電気的に接続して構成したダイオード
（以下、Ｃ構造ダイオードという）の電流電圧特性を示している。
【００９８】
また、曲線８５４は、仕事関数φｍｄを有する第１の電極１０５をアノードとし、仕事関
数φｍｓを有する第２の電極１０９をカソードとし、第２の電極１０９と、トランジスタ
のゲート電極として機能する第３の電極１１３および第３の電極１１５を電気的に接続し
て構成したダイオード（以下、Ｄ構造ダイオードという）の電流電圧特性を示している。
【００９９】
Ａ構造ダイオード乃至Ｄ構造ダイオードの積層構成をわかりやすく示した断面模式図を図
６に示す。図６（Ａ）は、Ａ構造ダイオードの積層構成を示しており、図１を用いて説明
したダイオードに相当する。図６（Ｂ）は、Ｂ構造ダイオードの積層構成を示しており、
図２を用いて説明したダイオードに相当する。図６（Ｃ）は、Ｃ構造ダイオードの積層構
成を示しており、図６（Ｄ）は、Ｄ構造ダイオードの積層構成を示している。Ｃ構造ダイ
オードは、Ａ構造ダイオードにおけるゲート電極とドレイン電極の接続を、ゲート電極と
ソース電極の接続に変えた構成となっている。また、Ｄ構造ダイオードは、Ｂ構造ダイオ
ードにおけるゲート電極とドレイン電極の接続を、ゲート電極とソース電極の接続に変え
た構成となっている。
【０１００】
図５から、Ａ構造ダイオード（曲線８５１）乃至Ｄ構造ダイオード（曲線８５４）とも、
優れた整流特性が得られることが確認できる。また、Ａ構造ダイオード及びＢ構造ダイオ
ードの方が、Ｃ構造ダイオード及びＤ構造ダイオードよりも順方向電流が大きく、かつ、
逆方向電流が小さい電流電圧特性が得られている。すなわち、より優れた整流特性が得ら
れていることが確認できる。
【０１０１】
さらに、Ａ構造ダイオード（曲線８５１）とＢ構造ダイオード（曲線８５２）を比較する
と、順方向電流はＢ構造ダイオードの方が大きくより良好だが、逆方向電流はＡ構造ダイ
オードの方が小さくより良好な結果となっている。これは、Ａ構造ダイオードは第２の電
極１０９を仕事関数φｍｄを有するドレイン電極としており、Ｂ構造ダイオードは第１の
電極１０５を仕事関数φｍｄを有するドレイン電極としているためである。つまり、第２
の電極１０９と酸化物半導体層１０７の接触面積よりも、第１の電極１０５と酸化物半導
体層１０７の接触面積が大きい。すなわち、Ｂ構造ダイオードの方が、Ａ構造ダイオード
よりもエネルギー障壁が存在する酸化物半導体と電極の接触面積が大きいため、より多く
の順方向電流が流せる構成となる。また、Ａ構造ダイオードの方が、Ｂ構造ダイオードよ
りもエネルギー障壁が存在する酸化物半導体と電極の接触面積が小さいため、逆方向電流
をより少なくすることができる構成となる。
【０１０２】
このように、酸化物半導体を有する縦型トランジスタを用いたダイオードにおいて、酸化
物半導体層と第１の電極１０５の接触面積と、酸化物半導体層と第２の電極１０９の接触
面積を異なる大きさとすることで、優れた整流特性を有するダイオードを目的に応じて作
製することができる。具体的には、逆方向電流（漏れ電流）をより小さくした構成とする
場合はＡ構造ダイオードの構成を用い、順方向電流をより大きくした構成とする場合はＢ
構造ダイオードの構成を用いることで、トランジスタの大きさを変えることなく、優れた
整流特性を有するダイオードを作製することができる。
【０１０３】
また、酸化物半導体層と第２の電極１０９の接触面積が、酸化物半導体層と第１の電極１
０５の接触面積よりも大きい場合であっても、前述の構成を満たすトランジスタとするこ
とで、優れた整流特性を有するダイオードを作製することができる。
【０１０４】
（実施の形態２）
本実施の形態では、本発明の一態様である非線形素子の一例であって、実施の形態１とは
異なる構造のものについて、図７を用いて説明する。本実施の形態にて説明する非線形素
子は、トランジスタのソースまたはドレインの一方にゲートが接続され、ダイオードとし
て機能するものである。
【０１０５】
図７に示すダイオードでは、配線１３１が第１の電極１０５および第３の電極１１３と接
続され、配線１３２が第１の電極１０６および第３の電極１１５と接続されている。第１
の電極１０５および第１の電極１０６は酸化物半導体層１０７を介して第２の電極１０９
と接続されている。第２の電極１０９は、配線１２９に接続されている。
【０１０６】
図７（Ａ）はダイオード接続されたトランジスタ１４１、１４３の上面図であり、図７（
Ｂ）は図７（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
【０１０７】
図７（Ｂ）に示すように、基板１０１上に形成された絶縁層１０３上に、第１の電極１０
５、第１の電極１０６、酸化物半導体層１０７、及び第２の電極１０９が積層される。ま
た、第１の電極１０５、第１の電極１０６、酸化物半導体層１０７、及び第２の電極１０
９を覆うように、ゲート絶縁層１１１が設けられている。ゲート絶縁層１１１上には、第
３の電極１１３及び第３の電極１１５が設けられている。ゲート絶縁層１１１及び第３の
電極１１３及び第３の電極１１５上には層間絶縁層として機能する絶縁層１１７が設けら
れている。絶縁層１１７上には、配線１２９、配線１３１、配線１３２が形成されている
。絶縁層１１７には、複数の開口部が形成されており、各開口部において第３の電極１１
３と配線１３１が接続され、第３の電極１１５と配線１３２が接続されている。また、配
線１２９は、絶縁層１１７及びゲート絶縁層１１１に設けた開口部において第２の電極１
０９と接続されている。
【０１０８】
第１の電極１０５は、トランジスタ１４１のソース電極またはドレイン電極の一方として
機能する。第１の電極１０６は、トランジスタ１４３のソース電極またはドレイン電極の
一方として機能する。第２の電極１０９は、トランジスタ１４１、１４３のソース電極ま
たはドレイン電極の他方として機能する。第３の電極１１３は、トランジスタ１４１のゲ
ート電極として機能する。第３の電極１１５は、トランジスタ１４３のゲート電極として
機能する。
【０１０９】
本実施の形態では、トランジスタ１４１と、トランジスタ１４３とが、第２の電極１０９
を介して、配線１２９に接続していることを特徴とする。配線１３１に入力された信号は
、トランジスタ１４１を介して配線１２９に出力され、配線１３２に入力された信号も、
トランジスタ１４３を介して配線１２９に出力される。
【０１１０】
また、本実施の形態では、第１の電極１０５と、第１の電極１０６とが分離されているが
、第１の電極１０５と、第１の電極１０６を電気的に接続することで、トランジスタ１４
１と、トランジスタ１４３を並列に接続する構成とすることもできる。トランジスタを並
列に接続することで、より多くの電流を流すことが可能となる。
【０１１１】
本実施の形態のトランジスタ１４１、１４３は、実施の形態１と同様に、水素濃度が低減
され高純度化された酸化物半導体層を用いている。このため、トランジスタの動作を良好
なものとすることができる。特に、オフ電流を低減することができる。この結果、動作速
度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さないトラ
ンジスタを作製することができる。このようなトランジスタのソースまたはドレインをゲ
ートと接続させることで、順方向電流が大きく、逆方向電流が小さいダイオードを作製す
ることができる。また、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダ
イオードを作製することができる。
【０１１２】
なお、本実施の形態のダイオードは、図７に示すものに限定されない。図７に示すダイオ
ードでは、酸化物半導体層１０７中を第１の電極１０５または電極１０６から第２の電極
１０９に電流が流れるが、図８に示すように、酸化物半導体層１０７中を第２の電極１０
９から第１の電極１０５または電極１０６に電流が流れる構成としてもよい。
【０１１３】
図８に示すダイオードでは、配線１２５が第３の電極１１３および第３の電極１１５と接
続され、更には第２の電極１０９と接続され、第２の電極１０９は酸化物半導体層１０７
を介して第１の電極１０５および第１の電極１０６に接続されている。第１の電極１０５
配線１３１に接続され、第１の電極１０６は配線１３２に接続されている。
【０１１４】
なお、図８に示すダイオードでは、配線１２５がトランジスタ１４１およびトランジスタ
１４３と重畳して設けられているが、これに限定されず、図２と同様に、配線１２５がト
ランジスタ１４１およびトランジスタ１４３と重畳しないように設けてもよく、配線１２
５がトランジスタ１４１およびトランジスタ１４３と重畳しない場合には、配線１２５と
、これらの電極との間に生じる寄生容量を抑えつつ動作させることができる。
【０１１５】
また、本実施の形態のダイオードに、実施の形態１で開示した構成を適用することにより
、整流特性をより優れたものとすることができる。
【０１１６】
（実施の形態３）
本実施の形態では、本発明の一態様である非線形素子の一例であって、実施の形態１とは
異なる構造のものについて、図９を用いて説明する。本実施の形態にて説明する非線形素
子は、トランジスタのソースまたはドレインの一方にゲートが接続され、ダイオードとし
て機能するものである。
【０１１７】
図９に示すダイオードでは、配線１３１が第１の電極１０５および第３の電極１１３と接
続されている。第１の電極１０５は酸化物半導体層１０７を介して第２の電極１０９と接
続されている。第２の電極１０９は、配線１２９に接続されている。
【０１１８】
図９（Ａ）はダイオード接続されたトランジスタ１４５の上面図であり、図９（Ｂ）は図
９（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
【０１１９】
図９（Ｂ）に示すように、基板１０１上に形成された絶縁層１０３上に、第１の電極１０
５、酸化物半導体層１０７、及び第２の電極１０９が積層される。また、第１の電極１０
５、酸化物半導体層１０７、及び第２の電極１０９を覆うように、ゲート絶縁層１１１が
設けられている。ゲート絶縁層１１１上には、第３の電極１１３が設けられている。ゲー
ト絶縁層１１１及び第３の電極１１３上には層間絶縁層として機能する絶縁層１１７が設
けられている。絶縁層１１７には、複数の開口部が形成されており、各開口部において第
１の電極１０５と接続する配線１３１、第２の電極１０９及び第３の電極１１３と接続す
る配線１２９が形成される（図９（Ａ）参照）。
【０１２０】
第１の電極１０５は、トランジスタ１４５のソース電極またはドレイン電極の一方として
機能する。第２の電極１０９は、トランジスタ１４５のソース電極またはドレイン電極の
他方として機能する。第３の電極１１３は、トランジスタ１４５のゲート電極として機能
する。
【０１２１】
本実施の形態では、ゲート電極として機能する第３の電極１１３が環状であることを特徴
とする。ゲート電極として機能する第３の電極１１３を環状とすることで、トランジスタ
のチャネル幅を大きくすることができる。このため、トランジスタのオン電流を高めるこ
とができる。
【０１２２】
本実施の形態のトランジスタ１４５は、実施の形態１と同様に、水素濃度が低減され高純
度化された酸化物半導体層を用いている。このため、トランジスタの動作を良好なものと
することができる。特に、オフ電流を低減することができる。この結果、動作速度が速く
、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さないトランジスタ
を作製することができる。このようなトランジスタのソースまたはドレインをゲートと接
続させることで、順方向電流が大きく、逆方向電流が小さいダイオードを作製することが
できる。また、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダイオード
を作製することができる。
【０１２３】
なお、本実施の形態のダイオードは、図９に示すものに限定されない。図９に示すダイオ
ードでは、酸化物半導体層１０７中を第１の電極１０５から第２の電極１０９に電流が流
れるが、図１０に示すように、酸化物半導体層１０７中を第２の電極１０９から第１の電
極１０５に電流が流れる構成としてもよい。
【０１２４】
図１０に示すダイオードでは、配線１２９が第２の電極１０９および第３の電極１１３と
接続されている。第２の電極１０９は酸化物半導体層１０７を介して第１の電極１０５と
接続されている。第１の電極１０５は配線１３１と接続されている。
【０１２５】
また、本実施の形態のダイオードに、実施の形態１で開示した構成を適用することにより
、整流特性をより優れたものとすることができる。
【０１２６】
（実施の形態４）
本実施の形態では、図１に示すダイオード接続されたトランジスタの作製工程について、
図１１を用いて説明する。
【０１２７】
図１１（Ａ）に示すように、基板１０１上に絶縁層１０３を形成し、絶縁層１０３上に第
１の電極１０５を形成する。第１の電極１０５は、トランジスタのソース電極またはドレ
イン電極の一方として機能する。
【０１２８】
絶縁層１０３は、スパッタリング法、ＣＶＤ法、塗布法などで形成することができる。
【０１２９】
なお、スパッタリング法で絶縁層１０３を形成する場合、処理室内に残留する水素、水、
水酸基または水素化物などを除去しつつ絶縁層１０３を形成することが好ましい。これは
、絶縁層１０３に水素、水、水酸基または水素化物などが含まれないようにするためであ
る。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着
型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライ
オポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また
、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。ク
ライオポンプを用いて排気した処理室では、水素、水、水酸基または水素化物などが排気
されるため、当該処理室で絶縁層１０３を形成すると、絶縁層１０３に含まれる不純物の
濃度を低減できる。
【０１３０】
また、絶縁層１０３を形成する際に用いるスパッタガスは、水素、水、水酸基または水素
化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いる
ことが好ましい。
【０１３１】
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法、直流
電源を用いるＤＣスパッタリング法、また、パルス的にバイアスを与えるパルスＤＣスパ
ッタリング法がある。ＲＦスパッタリング法は主に絶縁層を形成する場合に用いられ、Ｄ
Ｃスパッタリング法は主に金属膜を形成する場合に用いられる。
【０１３２】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料の膜を積層形成することも、同一チャンバーで複数
種類の材料を同時に放電させて形成することもできる。
【０１３３】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲス
パッタリング法を用いるスパッタ装置がある。
【０１３４】
また、スパッタリング法として、成膜中にターゲット物質とスパッタガス成分とを化学反
応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板
にも電圧をかけるバイアススパッタリング法を用いることもできる。
【０１３５】
本明細書のスパッタリングにおいては、上記したスパッタリング装置及びスパッタリング
方法を適宜用いることができる。
【０１３６】
本実施の形態では、基板１０１を処理室へ搬送し、水素、水、水酸基または水素化物など
が除去された高純度酸素を含むスパッタガスを導入し、シリコンターゲットを用いて、基
板１０１に絶縁層１０３として、酸化シリコン膜を形成する。なお、絶縁層１０３を形成
する際は、基板１０１は加熱されていてもよい。
【０１３７】
例えば、石英（好ましくは合成石英）を用い、基板温度１００℃、基板とターゲットの間
との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及
びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲ
Ｆスパッタリング法により酸化シリコン膜を形成する。膜厚は、例えば１００ｎｍとする
とよい。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを用いることが
できる。なお、スパッタガスとして、酸素、または酸素及びアルゴンの混合ガスを用いて
行う。
【０１３８】
また、絶縁層１０３を積層構造で形成する場合、例えば、酸化シリコン膜と基板との間に
水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガス及びシ
リコンターゲットを用いて窒化シリコン膜を形成する。この場合においても、酸化シリコ
ン膜と同様に、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ窒
化シリコン膜を形成することが好ましい。なお、当該工程において、基板１０１は加熱さ
れていてもよい。
【０１３９】
絶縁層１０３として窒化シリコン膜と酸化シリコン膜とを積層する場合、窒化シリコン膜
と酸化シリコン膜を同じ処理室において、共通のシリコンターゲットを用いて形成するこ
とができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンタ
ーゲットを用いて窒化シリコン膜を形成し、次に酸素を含むスパッタガスに切り替えて同
じシリコンターゲットを用いて酸化シリコン膜を形成する。窒化シリコン膜及び酸化シリ
コン膜を大気に曝露せずに連続して形成することができるため、窒化シリコン表面に水素
、水、水酸基または水素化物などの不純物が吸着することを防止することができる。
【０１４０】
第１の電極１０５は、基板１０１上に導電層をスパッタリング法、ＣＶＤ法、または真空
蒸着法で形成し、当該導電層上にフォトリソグラフィ工程によりレジストマスク形成し、
当該レジストマスクを用いて導電層をエッチングして、形成することができる。または、
フォトリソグラフィ工程を用いず、印刷法、インクジェット法で第１の電極１０５を形成
することで、工程数を削減することができる。なお、第１の電極１０５の端部をテーパ形
状とすると、後に形成されるゲート絶縁層の被覆性が向上するため好ましい。第１の電極
１０５の端部と絶縁層１０３のなす角の角度を９０°未満、好ましくは８０°未満、さら
に好ましくは７０°未満とすることで、後に形成されるゲート絶縁層の被覆性を向上させ
ることができる。
【０１４１】
第１の電極１０５を形成するための導電層としては、タングステン（Ｗ）、モリブデン（
Ｍｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、酸化インジウム錫（ＩＴＯ）、チタン（Ｔｉ）、
イットリウム（Ｙ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、ジル
コニウム（Ｚｒ）などから選ばれた材料の単層、もしくは積層を用いることができる。
【０１４２】
本実施の形態では、第１の電極１０５となる導電層として、スパッタリング法により膜厚
５０ｎｍのチタン層を形成し、厚さ１００ｎｍのアルミニウム層を形成し、厚さ５０ｎｍ
のチタン層を形成する。次に、フォトリソグラフィ工程により形成したレジストマスクを
用いてエッチングして、第１の電極１０５を形成する。なお、後に形成する酸化物半導体
層と接する第１の電極１０５の材料は、実施の形態１で説明した電子親和力と仕事関数の
関係を考慮して選定することもできる。
【０１４３】
次に、図１１（Ｂ）に示すように、第１の電極１０５上に酸化物半導体層１０７及び第２
の電極１０９を形成する。酸化物半導体層１０７はトランジスタのチャネル形成領域とし
て機能し、第２の電極１０９はトランジスタのソース電極またはドレイン電極の他方とし
て機能する。
【０１４４】
ここで、酸化物半導体層１０７及び第２の電極１０９の作製方法について、説明する。
【０１４５】
基板１０１及び第１の電極１０５上にスパッタリング法により酸化物半導体層を形成する
。次に、酸化物半導体層上に導電層を形成する。
【０１４６】
酸化物半導体層１０７に水素がなるべく含まれないようにするために、前処理として、ス
パッタリング装置の予備加熱室で第１の電極１０５が形成された基板１０１を予備加熱し
、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気する
ことが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお
、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に形成するゲー
ト絶縁層１１１の形成前の基板１０１に行ってもよいし、後に形成する第３の電極１１３
及び第３の電極１１５形成前の基板１０１に行ってもよい。
【０１４７】
なお、酸化物半導体層をスパッタリング法により形成する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、第１の電極１０５の表面に付着しているゴミや
酸化層を除去することで、第１の電極１０５及び酸化物半導体層の界面における抵抗を低
減することができるため好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、
アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加して基板近傍にプラズマを形
成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを
用いてもよい。
【０１４８】
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いたスパッタリン
グ法により酸化物半導体層を形成する。また、酸化物半導体層は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気
下においてスパッタリング法により形成することができる。また、スパッタリング法を用
いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて形成してもよ
い。
【０１４９】
酸化物半導体層を形成する際に用いるスパッタガスは水素、水、水酸基または水素化物な
どの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いること
が好ましい。
【０１５０】
酸化物半導体層をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成
分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲット
の他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、
Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］、Ｉｎ２Ｏ３：Ｇａ２Ｏ３
：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いることができる。また、Ｉｎ、Ｇａ、及び
Ｚｎを含む金属酸化物ターゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：２：１
［ｍｏｌ数比］、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の
組成比を有するターゲットを用いることもできる。金属酸化物ターゲットの充填率は９０
％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸
化物ターゲットを用いて形成した酸化物半導体層は緻密な膜となる。
【０１５１】
減圧状態に保持された処理室内に基板を保持し、処理室内に残留する水分を除去しつつ、
水素、水、水酸基または水素化物などが除去されたスパッタリングガスを導入し、金属酸
化物をターゲットとして基板１０１上に酸化物半導体層を形成する。処理室内に残留する
水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いる
ことが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポン
プを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップ
を加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素
、水、水酸基または水素化物など（より好ましくは炭素原子を含む化合物も）が排気され
るため、酸化物半導体層に含まれる不純物の濃度を低減できる。また、基板を加熱しなが
ら酸化物半導体層を形成してもよい。
【０１５２】
本実施の形態では、酸化物半導体層の成膜条件の一例として、基板温度室温、基板とター
ゲットの間との距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素
及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が適
用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パー
ティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半
導体層は好ましくは３０ｎｍ以上３０００ｎｍ以下とする。なお、適用する酸化物半導体
層材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１５３】
なお、酸化物半導体層を形成する際のスパッタリング法は、絶縁層１０３に示したスパッ
タリング法を適宜用いることができる。
【０１５４】
第２の電極１０９となる導電層は、第１の電極１０５の材料及び手法を適宜用いることが
できる。また、実施の形態１で示したように、使用する材料の仕事関数と酸化物半導体層
の電子親和力に応じて、第１の電極１０５と第２の電極１０９を異なる材料とすることも
できる。ここでは、第２の電極１０９となる導電層として、厚さ５０ｎｍのタングステン
層、厚さ１００ｎｍのアルミニウム層、及び厚さ５０ｎｍのチタン層を順に積層する。
【０１５５】
次に、フォトリソグラフィ工程により導電層上にレジストマスクを形成し、当該レジスト
マスクを用いて第２の電極１０９となる導電層及び酸化物半導体層１０７となる酸化物半
導体層をエッチングして、第２の電極１０９及び酸化物半導体層１０７を形成する。なお
、フォトリソグラフィ工程により形成したレジストマスクの代わりに、インクジェット法
を用いてレジストマスクを作製することで、工程数を削減することができる。当該エッチ
ングにより、第２の電極１０９及び酸化物半導体層１０７の端部と、第１の電極１０５の
なす角の角度を９０°未満、好ましくは８０°未満、さらに好ましくは７０°未満とする
ことで、後に形成されるゲート絶縁層の被覆性を向上させることができるため好ましい。
【０１５６】
なお、ここでの導電層及び酸化物半導体層のエッチングは、ドライエッチングでもウェッ
トエッチングでもよく、両方を用いてもよい。所望の形状の酸化物半導体層１０７及び第
２の電極１０９を形成するために、材料に合わせてエッチング条件（エッチング液、エッ
チング時間、温度など）を適宜調節する。
【０１５７】
なお、第２の電極１０９となる導電層及び酸化物半導体層と、第１の電極１０５とのエッ
チングレートが異なる場合は、第１の電極１０５のエッチングレートが低く、第２の電極
１０９となる導電層及び酸化物半導体層のエッチングレートの高い条件を選択する。また
は、酸化物半導体層のエッチングレートが低く、第２の電極１０９となる導電層のエッチ
ングレートの高い条件を選択して、第２の電極１０９となる導電層をエッチングした後、
第１の電極１０５のエッチングレートが低く、酸化物半導体層のエッチングレートの高い
条件を選択する。
【０１５８】
酸化物半導体層をウエットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混
ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５
：２：２容量比）などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を
用いてもよい。
【０１５９】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウムな
どの材料を回収して再利用することにより、資源を有効活用し低コスト化することができ
る。
【０１６０】
また、ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス
、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化シリコン（ＳｉＣｌ４）、四塩化
炭素（ＣＣｌ４）など）が好ましい。
【０１６１】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（Ｓ
Ｆ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（Ｈ
Ｂｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガ
スを添加したガス、などを用いることができる。
【０１６２】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度など）を適宜調節する。
【０１６３】
本実施の形態では、ドライエッチング法を用いて、第２の電極１０９となる導電層をエッ
チングした後、燐酸と酢酸と硝酸を混ぜた溶液で酸化物半導体層をエッチングして、酸化
物半導体層１０７を形成する。
【０１６４】
次に、本実施の形態では、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以
上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理
装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素、希ガスなどの不
活性ガス雰囲気下において４５０℃において１時間の加熱処理を行った後、大気に触れさ
せないことで、酸化物半導体層への水素、水、水酸基または水素化物などの再侵入を防ぐ
ことで、水素濃度が低減され高純度化され、ｉ型化または実質的にｉ型化された酸化物半
導体層を得ることができる。即ち、この第１の加熱処理によって酸化物半導体層１０７の
脱水化及び脱水素化の少なくとも一方を行うことができる。
【０１６５】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガ
スに、水素、水、水酸基または水素化物などなどが含まれないことが好ましい。または、
加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を
、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち
不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１６６】
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層
が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上
、または８０％以上の微結晶の酸化物半導体層となる場合もある。また、第１の加熱処理
の条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半
導体層となる場合もある。また、非晶質の酸化物半導体層の中に微結晶部（粒径１ｎｍ以
上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる
場合もある。
【０１６７】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層を形成する前の酸化物
半導体層に行ってもよい。その場合には、第１の加熱処理後に、加熱装置から基板を取り
出し、フォトリソグラフィ工程を行う。
【０１６８】
なお、酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導
体層を形成した後、酸化物半導体層上に第２の電極となる導電層を積層した後、第１の電
極、酸化物半導体層及び第２の電極上にゲート絶縁層を形成した後、またはゲート電極を
形成した後のいずれで行ってもよい。
【０１６９】
次に、図１１（Ｃ）に示すように、第１の電極１０５、酸化物半導体層１０７、第２の電
極１０９上にゲート絶縁層１１１を形成する。
【０１７０】
不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体層（水素濃
度が低減され高純度化された酸化物半導体層）は界面準位、界面電荷に対して極めて敏感
となるため、ゲート絶縁層１１１との界面は重要である。そのため高純度化された酸化物
半導体層に接するゲート絶縁層１１１は、高品質化が要求される。
【０１７１】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより、緻密で絶縁耐圧
の高い高品質な絶縁層を形成できるので好ましい。水素濃度が低減され高純度化された酸
化物半導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特
性を良好なものとすることができるからである。
【０１７２】
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、ゲート絶縁層の
形成後の加熱処理によってゲート絶縁層の膜質、酸化物半導体層との界面特性が改質され
る絶縁層であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であること
は勿論のこと、酸化物半導体層との界面準位密度を低減し、良好な界面を形成できるもの
であれば良い。
【０１７３】
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（Ｂ
Ｔ試験）においては、不純物が酸化物半導体層に添加されていると、不純物と酸化物半導
体層の主成分との結合が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、
生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。
【０１７４】
これに対して、酸化物半導体層の不純物、特に水素や水などを極力除去し、上記のように
ゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に対しても安定なトランジ
スタを得ることを可能としている。
【０１７５】
スパッタリング法でゲート絶縁層１１１を形成することでゲート絶縁層１１１中の水素濃
度を低減することができる。スパッタリング法により酸化シリコン膜を形成する場合には
、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとし
て酸素または、酸素及びアルゴンの混合ガスを用いて行う。
【０１７６】
ゲート絶縁層１１１は、第１の電極１０５、酸化物半導体層１０７、及び第２の電極１０
９側から酸化シリコン膜と窒化シリコンを積層した構造とすることもできる。例えば、第
１のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（ｘ
＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層としてスパッタリング法
により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン（ＳｉＮｙ（ｙ＞０））を積層し
て、膜厚１００ｎｍのゲート絶縁層としてもよい。本実施の形態では、圧力０．４Ｐａ、
高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓ
ｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン
膜を形成する。
【０１７７】
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。なお、当該
第２の加熱処理は、のちに形成される第３の電極１１３及び第３の電極１１５、絶縁層１
１７、または配線１２５、１３１のいずれかを形成した後に行ってもよい。当該加熱処理
により、第１の加熱処理により生じた酸化物半導体層中の酸素欠損を、ゲート絶縁層中の
酸素や、加熱処理雰囲気中の酸素で補うことで、よりｉ型化された酸化物半導体層を得る
ことができる。
【０１７８】
次に、ゲート絶縁層１１１上にゲート電極として機能する第３の電極１１３及び第３の電
極１１５を形成する。
【０１７９】
第３の電極１１３及び第３の電極１１５は、ゲート絶縁層１１１上に第３の電極１１３及
び第３の電極１１５となる導電層をスパッタリング法、ＣＶＤ法、または真空蒸着法で形
成し、当該導電層上にフォトリソグラフィ工程によりレジストマスクを形成し、当該レジ
ストマスクを用いて導電層をエッチングして、形成することができる。第３の電極１１３
及び第３の電極１１５となる導電層は、第１の電極１０５と同様の材料を用いることがで
きる。
【０１８０】
本実施の形態では、厚さ１５０ｎｍのチタン層をスパッタリング法により形成した後、フ
ォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、第３の電
極１１３及び第３の電極１１５を形成する。
【０１８１】
以上の工程で、水素濃度が低減され高純度化された酸化物半導体層１０７を有するトラン
ジスタ１３３を形成することができる。
【０１８２】
次に、図１１（Ｄ）に示すように、ゲート絶縁層１１１及び第３の電極１１３及び第３の
電極１１５上に絶縁層１１７を形成した後、コンタクトホール１１９、コンタクトホール
１２１、及びコンタクトホール１２３を形成する。
【０１８３】
絶縁層１１７は、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、または酸化窒化
アルミニウムなどの酸化物絶縁層、窒化シリコン、窒化酸化シリコン、窒化アルミニウム
、または窒化酸化アルミニウムなどの窒化物絶縁層を用いる。または、酸化物絶縁層及び
窒化物絶縁層の積層とすることもできる。
【０１８４】
絶縁層１１７は、スパッタリング法、ＣＶＤ法などで形成する。なお、スパッタリング法
で絶縁層１１７を形成する場合、基板１０１を１００℃以上４００℃以下の温度に加熱し
、水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガスを導
入しシリコンターゲットを用いて絶縁層を形成してもよい。この場合においても、処理室
内に残留する水素、水、水酸基または水素化物などを除去しつつ絶縁層を形成することが
好ましい。
【０１８５】
なお、絶縁層１１７の形成後、さらに、大気中、１００℃以上２００℃以下、１時間以上
３０時間以下での加熱処理を行ってもよい。この加熱処理によって、ノーマリーオフとな
るトランジスタを得ることができる。よって半導体装置の信頼性を向上できる。
【０１８６】
コンタクトホール１１９、コンタクトホール１２１、及びコンタクトホール１２３は、フ
ォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲー
ト絶縁層１１１及び絶縁層１１７の一部を除去して、第２の電極１０９、及び第３の電極
１１３及び第３の電極１１５に達するコンタクトホール１２３、コンタクトホール１１９
、及びコンタクトホール１２１を形成する。
【０１８７】
次に、ゲート絶縁層１１１、絶縁層１１７、コンタクトホール１１９、コンタクトホール
１２１、及びコンタクトホール１２３上に導電層を形成した後、フォトリソグラフィ工程
により形成したレジストマスクを用いてエッチングして、配線１２５、配線１３１（図１
１中には図示せず。）を形成する。なお、レジストマスクをインクジェット法で形成して
もよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため
、製造コストを削減できる。
【０１８８】
配線１２５、配線１３１は、第１の電極１０５と同様に形成することができる。
【０１８９】
なお、第３の電極１１３及び第３の電極１１５と、配線１２５及び配線１３１の間に平坦
化のための平坦化絶縁層を設けてもよい。平坦化絶縁層の代表例としては、ポリイミド、
アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂などの、耐熱性を
有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ
−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）
などがある。なお、これらの材料で形成される絶縁層を複数積層させることで、平坦化絶
縁層を形成してもよい。
【０１９０】
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−
Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアル
キル基やアリール基）やフルオロ基を用いてもよい。また、有機基はフルオロ基を有して
いてもよい。
【０１９１】
平坦化絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯ
Ｇ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷など）、ドクターナイフ、ロールコーター、カーテンコーター
、ナイフコーターなどを用いることができる。
【０１９２】
上記のように酸化物半導体層中の水素の濃度を低減し、高純度化することができる。それ
により酸化物半導体層の安定化を図ることができる。また、ガラス転移温度以下の加熱処
理で、少数キャリアの数が極端に少なく、エネルギーギャップの広い酸化物半導体層を形
成することができる。このため、大面積基板を用いてトランジスタを作製することができ
るため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸
化物半導体層を用いることで、高精細化に適し、動作速度が速く、オン時には大電流を流
すことができ、オフ時にはほとんど電流を流さないトランジスタを作製することができる
。
【０１９３】
このようなトランジスタのソース電極またはドレイン電極の一方をゲート電極と電気的に
接続させることで、逆方向電流が非常に小さいダイオードを得ることができる。従って、
本実施の形態によって、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダ
イオードを作製することができる。
【０１９４】
なお、酸化物半導体層に接して設けられる絶縁層にハロゲン元素（例えば、フッ素または
塩素）を含ませ、または酸化物半導体層を露出させた状態でハロゲン元素を含むガス雰囲
気中でのプラズマ処理によって酸化物半導体層にハロゲン元素を含ませ、酸化物半導体層
、または該酸化物半導体層に接して設けられる絶縁層との界面に存在しうる、水素、水分
、水酸基または水素化物（水素化合物ともいう）などの不純物を排除してもよい。絶縁層
にハロゲン元素を含ませる場合には、該絶縁層中におけるハロゲン元素濃度は、５×１０
１８ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下とすればよい。
【０１９５】
なお、上記したように酸化物半導体層中または酸化物半導体層とこれに接する絶縁層との
界面にハロゲン元素を含ませ、酸化物半導体層と接して設けられた絶縁層が酸化物絶縁層
である場合には、酸化物半導体層と接しない側の酸化物絶縁層を、窒化物絶縁層で覆うこ
とが好ましい。すなわち、酸化物半導体層に接する酸化物絶縁層の上に接して窒化シリコ
ンなどを設ければよい。このような構造とすることで、水素、水分、水酸基または水素化
物などの不純物が酸化物絶縁層に侵入することを防止することができる。
【０１９６】
なお、図２及び図６乃至図９に示すダイオードも同様に形成することができる。
【０１９７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１９８】
（実施の形態５）
本実施の形態では、実施の形態４とは異なる形態の酸化物半導体層を有するダイオード接
続されたトランジスタとその作製方法について、図１１及び図１２を用いて説明する。
【０１９９】
実施の形態４と同様に、図１１（Ａ）に示すように、基板１０１上に絶縁層１０３及び第
１の電極１０５を形成する。次に、図１１（Ｂ）に示すように、第１の電極１０５上に酸
化物半導体層１０７及び第２の電極１０９を形成する。
【０２００】
次に、第１の加熱処理を行う。本実施の形態における第１の加熱処理は、上記実施の形態
における第１の加熱処理とは異なるものであり、当該加熱処理によって、図１２（Ａ）に
示すように、表面に結晶粒が形成される酸化物半導体層１５１を形成することができる。
本実施の形態では、抵抗発熱体などの発熱体からの熱伝導及び熱輻射の少なくとも一方に
よって被処理物を加熱する装置を用いて第１の加熱処理を行う。ここで、加熱処理の温度
は５００℃以上７００℃以下、好ましくは６５０℃以上７００℃以下とすることが好適で
ある。なお、加熱処理温度の上限は基板１０１の耐熱性の範囲内とする必要がある。また
、加熱処理の時間は、１分以上１０分以下とすることが好適である。ＲＴＡ処理を適用す
ることで、短時間に加熱処理を行うことができるため、基板１０１に対する熱の影響を小
さくすることができる。つまり、加熱処理を長時間行う場合と比較して、加熱処理温度の
上限を引き上げることが可能である。また、酸化物半導体層の表面近傍に、所定の構造の
結晶粒を選択的に形成することが可能である。
【０２０１】
本実施の形態で用いることができる加熱装置としては、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａ
ｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装
置などがある。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアー
クランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプ
から発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は
、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、ま
たは窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０２０２】
例えば、第１の加熱処理として、６５０℃以上７００℃以下の高温に加熱した窒素または
希ガスなどの不活性ガス雰囲気に基板を移動し、数分間加熱した後、高温に加熱した不活
性ガス中から基板を出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加
熱処理が可能となる。
【０２０３】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガ
スに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加熱
処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６
Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純
物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２０４】
なお、上記の加熱処理は、酸化物半導体層１０７を形成した後であればいずれのタイミン
グで行ってもよいが、脱水化または脱水素化を促進させるためには、酸化物半導体層１０
７の表面に他の構成要素を設ける前に行うのが好適である。また、上記の加熱処理は、一
回に限らず、複数回行っても良い。
【０２０５】
ここで、図１２（Ａ）の鎖線部１５３の拡大図を図１２（Ｂ）に示す。
【０２０６】
酸化物半導体層１５１は、非晶質を主たる構成とする非晶質領域１５５と、酸化物半導体
層１５１の表面に形成される結晶粒１５７とを有する。また、結晶粒１５７は、表面に対
して垂直方向の距離（深さ）が２０ｎｍ以下の領域（表面近傍）に形成される。ただし、
酸化物半導体層１５１の厚さが大きくなる場合にはこの限りではない。例えば、酸化物半
導体層１５１の厚さが２００ｎｍ以上となる場合には、「表面の近傍（表面近傍）」とは
、表面からの距離（深さ）が酸化物半導体層の厚さの１０％以下である領域をいう。
【０２０７】
ここで、非晶質領域１５５は、非晶質酸化物半導体層を主たる構成としている。なお、「
主たる」とは、例えば、５０％以上を占める状態をいい、この場合には、非晶質酸化物半
導体層が体積％（または重量％）で５０％以上を占める状態をいうものとする。つまり、
非晶質酸化物半導体層以外にも、酸化物半導体層の結晶などを含むことがあるが、その含
有率は体積％（または重量％）で５０％未満であることが望ましいがこれらの範囲に限定
される必要はない。
【０２０８】
酸化物半導体層の材料としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体層を用いる場合には
、上記の非晶質領域１５５の組成は、Ｚｎの含有量（原子％）が、ＩｎまたはＧａの含有
量（原子％）未満となるようにするのが好適である。このような組成とすることにより、
所定の組成の結晶粒１５７を形成することが容易になるためである。
【０２０９】
この後、実施の形態４と同様に、ゲート絶縁層と、ゲート電極として機能する第３の電極
を形成してトランジスタを作製する。
【０２１０】
ゲート絶縁層と接する酸化物半導体層１５１の表面は、チャネルとなる。チャネルとなる
領域に結晶粒を有することで、ソース、チャネル、及びドレイン間の抵抗が低減すると共
に、キャリア移動度が上昇する。このため、当該酸化物半導体層１５１を有するトランジ
スタの電界効果移動度が上昇し、良好な電気特性を実現できる。
【０２１１】
また、結晶粒１５７は、非晶質領域１５５と比較して安定であるため、これを酸化物半導
体層１５１の表面近傍に有することで、非晶質領域１５５に不純物（例えば水素、水、水
酸基または水素化物など）が取り込まれることを低減することが可能である。このため、
酸化物半導体層１５１の信頼性を向上させることができる。
【０２１２】
以上の工程により酸化物半導体層中の水素の濃度を低減し、高純度化することができる。
それにより酸化物半導体層の安定化を図ることができる。また、ガラス転移温度以下の加
熱処理で、少数キャリアの数が極端に少なく、エネルギーギャップの広い酸化物半導体層
を形成することができる。このため、大面積基板を用いてトランジスタを作製することが
できるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化され
た酸化物半導体層を用いることで、高精細化に適し、動作速度が速く、オン時には大電流
を流すことができ、オフ時にはほとんど電流を流さないトランジスタを作製することがで
きる。
【０２１３】
このようなトランジスタのソース電極またはドレイン電極の一方をゲート電極と電気的に
接続させることで、順方向電流が大きく、逆方向電流が小さいダイオードを作製すること
ができる。また、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダイオー
ドを作製することができる。
【０２１４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２１５】
（実施の形態６）
本実施の形態では、図１に示すダイオード接続されたトランジスタの作製工程であって、
実施の形態４とは異なるものについて、図１１を用いて説明する。
【０２１６】
実施の形態４と同様に、図１１（Ａ）に示すように、基板１０１上に第１の電極１０５を
形成する。
【０２１７】
次に、図１１（Ｂ）に示すように、第１の電極１０５上に酸化物半導体層１０７及び第２
の電極１０９を形成する。
【０２１８】
なお、酸化物半導体層をスパッタリング法により形成する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、第１の電極１０５の表面に付着しているゴミや
酸化層を除去することで、第１の電極１０５及び酸化物半導体層の界面における抵抗を低
減することができるため好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを
用いてもよい。
【０２１９】
基板１０１及び第１の電極１０５上にスパッタリング法により酸化物半導体層を形成する
。次に、酸化物半導体層上に導電層を形成する。
【０２２０】
本実施の形態では、酸化物半導体層をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用
いたスパッタリング法により形成する。本実施の形態では、減圧状態に保持された処理室
内に基板を保持し、基板を室温または４００℃未満の温度に加熱する。そして、処理室内
に残留する水素、水、水酸基または水素化物などを除去しつつ、水素、水、水酸基または
水素化物などが除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板１
０１及び第１の電極１０５上に酸化物半導体層を形成する。処理室内に残留する水素、水
、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好
ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用い
ることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えた
ものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水
酸基または水素化物（より好ましくは炭素原子を含む化合物も）などが排気されるため、
当該処理室で形成した酸化物半導体層に含まれる不純物の濃度を低減できる。また、クラ
イオポンプにより処理室内に残留する水素、水、水酸基または水素化物などを除去しなが
らスパッタ形成を行うことで、基板温度が室温から４００℃未満でも水素原子、水などの
不純物を低減した酸化物半導体層を形成することができる。
【０２２１】
本実施の形態では、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流
（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下での成膜条件が適用さ
れる。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティ
クル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体
層は、好ましくは３０ｎｍ以上３０００ｎｍ以下とする。なお、適用する酸化物半導体層
材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０２２２】
なお、酸化物半導体層を形成する際のスパッタリング法は、絶縁層１０３に示したスパッ
タリング法を適宜用いることができる。
【０２２３】
次に、第２の電極１０９となる導電層を、第１の電極１０５の材料及び手法を用いて形成
する。また、使用する材料の仕事関数に応じて、第１の電極１０５と第２の電極１０９を
異なる材料とすることもできる。
【０２２４】
次に、実施の形態４と同様に、第２の電極１０９となる導電層及び酸化物半導体層１０７
となる酸化物半導体層をエッチングして、第２の電極１０９及び酸化物半導体層１０７を
形成する。所望の形状の酸化物半導体層１０７及び第２の電極１０９を形成するために、
材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節
する。
【０２２５】
次に、図１１（Ｃ）に示すように、実施の形態４と同様に、第１の電極１０５、酸化物半
導体層１０７、第２の電極１０９上にゲート絶縁層１１１を形成する。ゲート絶縁層１１
１は、酸化物半導体層１０７との界面特性が良好なものとすることが好ましく、μ波（２
．４５ＧＨｚ）を用いた高密度プラズマＣＶＤでゲート絶縁層１１１を形成することで、
緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。また、ゲート絶縁層と
して良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など
他の形成方法を適用することができる。
【０２２６】
なお、ゲート絶縁層１１１を形成する前に逆スパッタを行い、少なくとも酸化物半導体層
１０７の表面に付着しているレジスト残渣などを除去することが好ましい。
【０２２７】
また、ゲート絶縁層１１１を形成する前にＮ２Ｏ、Ｎ２、またはＡｒなどのガスを用いた
プラズマ処理によって露出している酸化物半導体層の表面に付着した水素、水、水酸基ま
たは水素化物などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズマ
処理を行ってもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体
層の一部に接するゲート絶縁層１１１を形成することが好ましい。
【０２２８】
また、ゲート絶縁層１１１に、水素、水、水酸基または水素化物などがなるべく含まれな
いようにするために、前処理として、スパッタリング装置の予備加熱室で第１の電極１０
５から第２の電極１０９まで形成された基板１０１を予備加熱し、基板１０１に吸着した
水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。または
、ゲート絶縁層１１１を形成した後、基板１０１を、スパッタリング装置の予備加熱室で
予備加熱して、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱
離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以
下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はク
ライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
【０２２９】
ゲート絶縁層１１１は、第１の電極１０５、酸化物半導体層１０７、及び第２の電極１０
９側から酸化シリコンと窒化シリコンとを積層した構造とすることもできる。例えば、第
１のゲート絶縁層としてスパッタリング法により膜厚５ｎｍ以上３００ｎｍ以下の酸化シ
リコン（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層と
して膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン（ＳｉＮｙ（ｙ＞０））を積層して
、ゲート絶縁層とする。
【０２３０】
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で加熱処理（好ましくは２００℃以
上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。なお、当該第２の
加熱処理は、のちに形成される第３の電極１１３及び第３の電極１１５、絶縁層１１７、
または配線１２５、１３１のいずれかを形成した後に行ってもよい。当該加熱処理により
、酸化物半導体層中の酸素欠損を、ゲート絶縁層中の酸素や、加熱処理雰囲気中の酸素で
補うことで、よりｉ型化された酸化物半導体層を得ることができる。
【０２３１】
次に、図１１（Ｃ）に示すように、実施の形態４と同様に、ゲート絶縁層１１１上にゲー
ト電極として機能する第３の電極１１３及び第３の電極１１５を形成する。
【０２３２】
以上の工程で、水素濃度が低減された酸化物半導体層１０７を有するトランジスタ１３３
を形成することができる。
【０２３３】
上記のように酸化物半導体層を形成する際に、反応雰囲気中に残留する水素、水、水酸基
または水素化物などを除去することで、該酸化物半導体層中の水素濃度を低減することが
できる。それにより酸化物半導体層の安定化を図ることができる。
【０２３４】
次に、図１１（Ｄ）に示すように、実施の形態４と同様に、ゲート絶縁層１１１及び第３
の電極１１３及び第３の電極１１５上に絶縁層１１７を形成した後、コンタクトホール１
１９、コンタクトホール１２１、及びコンタクトホール１２３を形成する。
【０２３５】
次に、図１１（Ｅ）に示すように、実施の形態４と同様に、配線１２５、配線１３１（図
１１中には図示せず。）を形成する。
【０２３６】
なお、絶縁層１１７の形成後、さらに、実施の形態４と同様に、大気中、１００℃以上２
００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理によっ
て、ノーマリーオフとなるトランジスタを得ることができる。よって半導体装置の信頼性
を向上できる。
【０２３７】
なお、第３の電極１１３及び第３の電極１１５及び配線１２５、１３１の間に平坦化のた
めの平坦化絶縁層を設けてもよい。
【０２３８】
上記のように酸化物半導体層を形成するに際し、反応雰囲気中に残留する水素、水、水酸
基または水素化物などを除去することで、該酸化物半導体層中の水素の濃度を低減し、高
純度化することができる。それにより酸化物半導体層の安定化を図ることができる。また
、ガラス転移温度以下の加熱処理で、少数キャリアの数が極端に少なく、エネルギーギャ
ップの広い酸化物半導体層を形成することができる。このため、大面積基板を用いてトラ
ンジスタを作製することができるため、量産性を高めることができる。また、当該水素濃
度が低減され高純度化された酸化物半導体層を用いることで、高精細化に適し、動作速度
が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さないトラン
ジスタを作製することができる。
【０２３９】
このようなトランジスタのソース電極またはドレイン電極の一方をゲート電極と電気的に
接続させることで、逆方向電流が非常に小さいダイオードを得ることができる。従って、
本実施の形態によって、アバランシェ降伏現象が起きにくい（すなわち、耐圧が高い）ダ
イオードを作製することができる。
【０２４０】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２４１】
（実施の形態７）
上記実施の形態にて説明したダイオードは、半導体装置に適用することができる。半導体
装置として、例えば表示装置を挙げることができる。
【０２４２】
本発明の一態様である表示装置の構成について、図１３を参照して説明する。図１３は、
表示装置が形成された基板２００の上面図を示す。基板２００上には、画素部２０１が形
成されている。また、入力端子２０２及び入力端子２０３は、基板２００上に形成された
画素回路に対して画像を表示するための信号及び電源電力を供給する。
【０２４３】
なお、本発明の一態様である表示装置は、図１３に示す形態に限定されない。すなわち、
基板２００上には、走査線駆動回路及び信号線駆動回路の一方または双方が形成されてい
てもよい。
【０２４４】
そして、基板２００上に形成された走査線側の入力端子２０２及び信号線側の入力端子２
０３と、画素部２０１とは、縦横に延びた配線によって接続されており、該配線は保護回
路２０４乃至保護回路２０７に接続されている。
【０２４５】
画素部２０１と、入力端子２０２とは、配線２０９によって接続されている。保護回路２
０４は、画素部２０１と、入力端子２０２との間に配設され、配線２０９に接続されてい
る。保護回路２０４を設けることによって、画素部２０１が有するトランジスタ等の各種
半導体素子を保護することができ、これらが劣化し、または破壊することを防止できる。
なお、配線２０９は、図中では一の配線を指し示しているが、配線２０９と平行に設けら
れている複数の配線のすべてが配線２０９と同様の接続関係を有する。なお、配線２０９
は、走査線として機能するものである。
【０２４６】
なお、走査線側には、入力端子２０２と画素部２０１との間に設けられている保護回路２
０４のみならず、画素部２０１を挟んで入力端子２０２の反対側にも保護回路が設けられ
ていても良い（図１３の保護回路２０５を参照）。
【０２４７】
一方で、画素部２０１と、入力端子２０３とは配線２０８によって接続されている。保護
回路２０６は、画素部２０１と、入力端子２０３との間に配設され、配線２０８に接続さ
れている。保護回路２０６を設けることによって、画素部２０１が有するトランジスタ等
の各種半導体素子を保護することができ、これらが劣化し、または破壊されることを防止
できる。なお、配線２０８は、図中では一の配線を指し示しているが、配線２０８と平行
に設けられている複数の配線のすべてが配線２０８と同様の接続関係を有する。なお、配
線２０８は、信号線として機能するものである。
【０２４８】
なお、信号線側には、入力端子２０３と画素部２０１との間に設けられている保護回路２
０６のみならず、画素部２０１を挟んで入力端子２０３の反対側にも設けられていても良
い（図１３の保護回路２０７を参照）。
【０２４９】
なお、保護回路２０４乃至保護回路２０７は全て設ける必要はない。しかし、少なくとも
保護回路２０４は設ける必要がある。走査線に過大な電流が生じることで、画素部２０１
が有するトランジスタのゲート絶縁層が破壊され、多数の点欠陥を生じうるからである。
【０２５０】
また、保護回路２０４のみならず保護回路２０６を設けることで信号線に過大な電流が生
じることを防止できる。そのため、保護回路２０４のみを設ける場合と比較して信頼性が
向上し、歩留まりが向上する。保護回路２０６を有することで、トランジスタ形成後のラ
ビング工程等にて生じうる、静電気による破壊を防止することもできる。
【０２５１】
更には、保護回路２０５及び保護回路２０７を有することで、信頼性を更に向上させるこ
とができる。また、歩留まりを高くすることができる。保護回路２０５及び保護回路２０
７は、入力端子２０２及び入力端子２０３とは反対側に設けられている。そのため、これ
らは表示装置の作製工程（例えば、液晶表示装置の作製工程におけるラビング工程）中に
おいて生じる、各種半導体素子の劣化及び破壊を防止することに寄与する。
【０２５２】
なお、図１３では、基板２００とは別に形成した信号線駆動回路及び走査線駆動回路をＣ
ＯＧ方式やＴＡＢ方式等の公知の方式により基板２００に実装する。しかし、これに限定
されず、走査線駆動回路と画素部とを基板２００上に形成し、信号線駆動回路は別に形成
したものを実装してもよい。または、走査線駆動回路の一部或いは信号線駆動回路の一部
を、画素部２０１と共に基板２００上に形成し、走査線駆動回路の他の部分或いは信号線
駆動回路の他の部分を実装するようにしても良い。走査線駆動回路の一部が画素部２０１
と走査線側の入力端子２０２との間に設けられている場合には、走査線側の入力端子２０
２と基板２００上の走査線駆動回路の一部との間に保護回路を設けても良いし、走査線駆
動回路の一部と画素部２０１との間に保護回路を設けても良いし、これらの双方に保護回
路を設けても良い。また、信号線駆動回路の一部が画素部２０１と信号線側の入力端子２
０３との間に設けられている場合には、信号線側の入力端子２０３と基板２００上の信号
線駆動回路の一部との間に保護回路を設けても良いし、信号線駆動回路の一部と画素部２
０１との間に保護回路を設けても良いし、これらの双方に保護回路を設けても良い。つま
り、駆動回路の形態は様々であるため、保護回路はその形態に合わせて設ける数と場所を
定める。
【０２５３】
次に、図１３における保護回路２０４乃至保護回路２０７に用いられる保護回路の具体的
な回路構成の例について、図１４を参照して説明する。以下の説明ではｎ型トランジスタ
を設ける場合についてのみ説明する。
【０２５４】
図１４（Ａ）に示す保護回路は、複数のトランジスタを用いた保護ダイオード２１１乃至
保護ダイオード２１４を有する。保護ダイオード２１１は、酸化物半導体（ＯＳ）を有す
るｎ型トランジスタ２１１ａ及びｎ型トランジスタ２１１ｂが直列に接続されている。そ
して、ｎ型トランジスタ２１１ａのソース電極及びドレイン電極の一方は、ｎ型トランジ
スタ２１１ａ及びｎ型トランジスタ２１１ｂのゲート電極と接続され、且つ電位Ｖｓｓに
保たれている。ｎ型トランジスタ２１１ａのソース電極及びドレイン電極の他方は、ｎ型
トランジスタ２１１ｂのソース電極及びドレイン電極の一方に接続されている。ｎ型トラ
ンジスタ２１１ｂのソース電極及びドレイン電極の他方は保護ダイオード２１２に接続さ
れている。そして、他の保護ダイオード２１２乃至保護ダイオード２１４も保護ダイオー
ド２１１と同様に、それぞれ直列に接続された複数のトランジスタを有し、且つ直列に接
続された複数のトランジスタの一端は、複数のトランジスタのゲート電極と接続されてい
る。
【０２５５】
なお、保護ダイオード２１１乃至保護ダイオード２１４のそれぞれが有するトランジスタ
の数及び極性は、図１４（Ａ）に示す構成に限定されない。例えば、保護ダイオード２１
１は、直列に接続された三つのトランジスタにより構成されていてもよい。
【０２５６】
そして、保護ダイオード２１１乃至保護ダイオード２１４は順に直列に接続されており、
且つ保護ダイオード２１２と保護ダイオード２１３の間は、配線２１５に接続されている
。なお、配線２１５は、保護対象となる半導体素子に電気的に接続されているものである
。なお、配線２１５と接続する配線は、保護ダイオード２１２と保護ダイオード２１３と
の間の配線に限定されない。即ち、配線２１５は、保護ダイオード２１１と保護ダイオー
ド２１２との間に接続されていても良いし、保護ダイオード２１３と保護ダイオード２１
４との間に接続されていても良い。
【０２５７】
そして、保護ダイオード２１４の一端は電源電位Ｖｄｄに保たれている。また、保護ダイ
オード２１１乃至保護ダイオード２１４のそれぞれは、逆方向バイアスの電圧がかかるよ
うに接続されている。
【０２５８】
図１４（Ｂ）に示す保護回路は、保護ダイオード２２０、保護ダイオード２２１、容量素
子２２２、容量素子２２３及び抵抗素子２２４を有する。抵抗素子２２４は２端子の抵抗
であり、その一端には配線２２５から電位Ｖｉｎが供給され、他端には電位Ｖｓｓが供給
される。抵抗素子２２４は、電位Ｖｉｎが供給されなくなったときに配線２２５の電位を
Ｖｓｓにするために設けられており、その抵抗値は配線２２５の配線抵抗よりも十分に大
きくなるように設定する。保護ダイオード２２０及び保護ダイオード２２１は、ダイオー
ド接続されたｎ型トランジスタを用いている。
【０２５９】
なお、図１４に示す保護ダイオードは、更に複数のトランジスタを直列に接続したもので
あっても良い。
【０２６０】
ここで、図１４に示す保護回路が動作する場合について考える。このとき、保護ダイオー
ド２１１、２１２、２２１、２３０、２３１、２３４、２３５のソース電極及びドレイン
電極において、電位Ｖｓｓに保持される側がドレイン電極である。また他方はソース電極
となる。保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７のソ
ース電極及びドレイン電極において、電位Ｖｄｄに保持される側をソース電極とし、他方
がドレイン電極となる。また、保護ダイオードを構成するトランジスタのしきい値電圧を
Ｖｔｈと示す。
【０２６１】
また、保護ダイオード２１１、２１２、２２１、２３０、２３１、２３４、２３５は電位
Ｖｉｎが電位Ｖｓｓより高いときに逆バイアスの電圧がかかり、電流が流れにくい。一方
、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７は、電位Ｖ
ｉｎが電位Ｖｄｄより低いときに逆方向バイアスの電圧がかかり、電流が流れにくい。
【０２６２】
ここでは、電位Ｖｏｕｔが概ね電位Ｖｓｓと電位Ｖｄｄの間となるように設けられた保護
回路の動作について説明する。
【０２６３】
まず、電位Ｖｉｎが電位Ｖｄｄよりも高い場合を考える。電位Ｖｉｎが電位Ｖｄｄよりも
高い場合、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７の
ゲート電極とソース電極間の電位差Ｖｇｓ＝Ｖｉｎ−Ｖｄｄ＞Ｖｔｈのときに、当該ｎ型
トランジスタはオン状態となる。ここでは、Ｖｉｎが異常に高い場合を想定しているため
、当該ｎ型トランジスタはオン状態となる。このとき、保護ダイオード２１１、２１２、
２２１、２３０、２３１、２３４、２３５が有するｎ型トランジスタは、オフ状態となる
。そうすると、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３
７を介して、配線２１５、２２５、２３９Ａ、２３９Ｂの電位がＶｄｄとなる。従って、
ノイズ等により電位Ｖｉｎが電位Ｖｄｄよりも異常に高くなったとしても、配線２１５、
２２５、２３９Ａ、２３９Ｂの電位は、電位Ｖｄｄよりも高くなることはない。
【０２６４】
一方で、電位Ｖｉｎが電位Ｖｓｓよりも低い場合には、保護ダイオード２１１、２１２、
２２１、２３０、２３１、２３４、２３５のゲート電極とソース電極間の電位差Ｖｇｓ＝
Ｖｓｓ−Ｖｉｎ＞Ｖｔｈのときに、当該ｎ型トランジスタはオン状態となる。ここでは、
Ｖｉｎが異常に低い場合を想定しているため、ｎ型トランジスタはオン状態となる。この
とき、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７が有す
るｎ型トランジスタはオフ状態となる。そうすると、保護ダイオード２１１、２１２、２
２１、２３０、２３１、２３４、２３５を介して、配線２１５、２２５、２３９Ａ、２３
９Ｂの電位がＶｓｓとなる。従って、ノイズ等により、電位Ｖｉｎが電位Ｖｓｓより異常
に低くなったとしても、配線２１５、２２５、２３９Ａ、２３９Ｂの電位は、電位Ｖｓｓ
よりも低くなることはない。さらに、容量素子２２２、２２３は、入力電位Ｖｉｎが有す
るパルス状のノイズを鈍らせ、ノイズによる電位の急峻な変化を緩和する働きをする。
【０２６５】
なお、電位Ｖｉｎが、Ｖｓｓ−ＶｔｈからＶｄｄ＋Ｖｔｈの間の場合には、すべての保護
ダイオードが有するｎ型トランジスタがオフ状態となり、電位Ｖｉｎが電位Ｖｏｕｔへ入
力される。
【０２６６】
以上説明したように保護回路を配置することで、配線２１５、２２５、２３９Ａ、２３９
Ｂの電位は、概ね電位Ｖｓｓと電位Ｖｄｄの間に保たれることになる。従って、配線２１
５、２２５、２３９Ａ、２３９Ｂがこの範囲から大きく外れる電位となることを防止する
ことができる。つまり、配線２１５、２２５、２３９Ａ、２３９Ｂが異常に高い電位また
は異常に低い電位となることを防止し、当該保護回路の後段の回路が破壊されまたは劣化
することを防止し、後段の回路を保護することができる。
【０２６７】
さらに、図１４（Ｂ）に示すように、入力端子に抵抗素子２２４を有する保護回路を設け
ることで、信号が入力されていないときに、信号が与えられる全ての配線の電位を、一定
（ここでは電位Ｖｓｓ）とすることができる。つまり信号が入力されていないときは、配
線同士をショートさせることができるショートリングとしての機能も有する。そのため、
配線間に生じる電位差に起因する静電破壊を防止することができる。また、抵抗素子２２
４の抵抗値が配線抵抗に対して十分に大きいので、信号の入力時に、配線に与えられる信
号が電位Ｖｓｓまで降下することを防止することができる。
【０２６８】
ここで、一例として、図１４（Ｂ）の保護ダイオード２２０及び保護ダイオード２２１に
閾値電圧Ｖｔｈ＝０のｎ型トランジスタを用いた場合について説明する。
【０２６９】
まず、Ｖｉｎ＞Ｖｄｄの場合には、保護ダイオード２２０が有するｎ型トランジスタはＶ
ｇｓ＝Ｖｉｎ−Ｖｄｄ＞０となり、オン状態となる。また、保護ダイオード２２１が有す
るｎ型トランジスタはオフ状態となる。従って、配線２２５の電位はＶｄｄとなり、Ｖｏ
ｕｔ＝Ｖｄｄとなる。
【０２７０】
一方で、Ｖｉｎ＜Ｖｓｓの場合には、保護ダイオード２２０が有するｎ型トランジスタは
オフ状態となる。また、保護ダイオード２２１が有するｎ型トランジスタはＶｇｓ＝Ｖｓ
ｓ−Ｖｉｎ＞０となり、オン状態となる。従って、配線２２５の電位はＶｓｓとなり、Ｖ
ｏｕｔ＝Ｖｓｓとなる。
【０２７１】
このように、Ｖｉｎ＜ＶｓｓまたはＶｄｄ＜Ｖｉｎとなる場合であっても、Ｖｓｓ＜Ｖｏ
ｕｔ＜Ｖｄｄの範囲で動作させることができる。従って、Ｖｉｎが過大な場合または過小
な場合であっても、Ｖｏｕｔが過大になりまたは過小となることを防止することができる
。従って、例えばノイズ等により、電位Ｖｉｎが電位Ｖｓｓより低くなる場合であっても
、配線２２５の電位は、電位Ｖｓｓよりも遙かに低くなることはない。さらに、容量素子
２２２及び容量素子２２３は、入力電位Ｖｉｎが有するパルス状のノイズを鈍らせ、電位
の急峻な変化を緩和する働きをする。
【０２７２】
以上説明したように保護回路を配置することで、配線２２５の電位は、電位Ｖｓｓと電位
Ｖｄｄの間に概ね保たれることになる。従って、配線２２５がこの範囲から大きくはずれ
た電位となることを防止することができ、当該保護回路の後段の回路（入力部がＶｏｕｔ
に電気的に接続された回路）を破壊または劣化から保護することができる。さらに、入力
端子に保護回路を設けることで、信号が入力されていないときに、信号が与えられる全て
の配線の電位を、一定（ここでは電位Ｖｓｓ）に保つことができる。つまり、信号が入力
されていないときは、配線同士をショートさせることができるショートリングとしての機
能も有する。そのため、配線間に生じる電位差に起因する静電破壊を防止することができ
る。また、抵抗素子２２４の抵抗値が十分に大きいので、信号の入力時には、配線２２５
に与えられる信号の電位の低下を防止できる。
【０２７３】
図１４（Ｃ）に示す保護回路は、保護ダイオード２２０及び保護ダイオード２２１を、そ
れぞれ２つのｎ型トランジスタで代用したものである。
【０２７４】
なお、図１４（Ｂ）及び図１４（Ｃ）に示す保護回路は、保護ダイオードとしてダイオー
ド接続されたｎ型トランジスタを用いているが、これに限定されない。
【０２７５】
また、図１４（Ｄ）に示す保護回路は、保護ダイオード２３０乃至保護ダイオード２３７
と、抵抗素子２３８と、を有する。抵抗素子２３８は配線２３９Ａと配線２３９Ｂの間に
直列に接続されている。保護ダイオード２３０乃至保護ダイオード２３３のそれぞれは、
ダイオード接続されたｎ型トランジスタを用いており、保護ダイオード２３４乃至保護ダ
イオード２３７のそれぞれは、ダイオード接続されたｎ型トランジスタを用いている。
【０２７６】
保護ダイオード２３０と保護ダイオード２３１は直列に接続されており、一端は電位Ｖｓ
ｓに保持され、他端は電位Ｖｉｎの配線２３９Ａに接続されている。保護ダイオード２３
２と保護ダイオード２３３は直列に接続されており、一端は電位Ｖｄｄに保持され、他端
は電位Ｖｉｎの配線２３９Ａに接続されている。保護ダイオード２３４と保護ダイオード
２３５は直列に接続されており、一端は電位Ｖｓｓに保持され、他端は電位Ｖｏｕｔの配
線２３９Ｂに接続されている。保護ダイオード２３６と保護ダイオード２３７は直列に接
続されており、一端は電位Ｖｄｄに保持され、他端は電位Ｖｏｕｔの配線２３９Ｂに接続
されている。
【０２７７】
また、図１４（Ｅ）に示す保護回路は、抵抗素子２４０と、抵抗素子２４１と、保護ダイ
オード２４２と、を有する。図１４（Ｅ）では、保護ダイオード２４２としてダイオード
接続されたｎ型トランジスタを用いているが、これに限定されない。ダイオード接続され
た複数のトランジスタを用いても良い。抵抗素子２４０と、抵抗素子２４１と、保護ダイ
オード２４２は、配線２４３に直列に接続されている。
【０２７８】
抵抗素子２４０及び抵抗素子２４１によって、配線２４３の電位の急激な変動を緩和し、
半導体素子の劣化または破壊を防止することができる。また、保護ダイオード２４２によ
って、電位の変動により配線２４３に逆方向バイアスの電流が流れることを防止すること
ができる。
【０２７９】
なお、図１４（Ａ）に示す保護回路は、図１４（Ｆ）に示す構成に置き換えることも可能
である。図１４（Ｆ）は、図１４（Ａ）に示した保護ダイオード２１１及び保護ダイオー
ド２１２を保護ダイオード２１６に、保護ダイオード２１３及び保護ダイオード２１４を
保護ダイオード２１７に置き換えた構成を示している。特に、上記実施の形態で説明した
ダイオードは、耐圧が高いため、図１４（Ｆ）のような構成を用いることができる。
【０２８０】
なお、抵抗素子のみを配線に直列に接続する場合には、配線の電位の急激な変動を緩和し
、半導体素子の劣化または破壊を防止することができる。また、保護ダイオードのみを配
線に直列に接続する場合、電位の変動により配線に逆方向の電流が流れるのを防ぐことが
できる。
【０２８１】
なお、本発明の一態様である表示装置に設けられる保護回路は図１４に示す構成に限定さ
れるものではなく、同様の働きをする回路構成であれば、適宜設計変更が可能である。
【０２８２】
（実施の形態８）
本実施の形態では、上記実施の形態にて説明したダイオードを用いて、安定した電源供給
を可能とする半導体装置の構成例について図１５で説明する。電源線に想定以上の電圧が
印加されると、その電源線に接続している回路が損傷される恐れがある。上記実施の形態
では、主に信号線に対して想定以上の過大な電圧から保護するための構成例について示し
たが、図１５では、電源線に想定以上の電圧が印加されることを防ぐための構成例を示す
。
【０２８３】
図１５（Ａ）は、電位Ｖｓｓを供給する電源線２７０と、電位Ｖｄｄを供給する電源線２
７１の間に、酸化物半導体（ＯＳ）を有するｎ型トランジスタを用いた保護ダイオード２
５１乃至保護ダイオード２５５、及び保護ダイオード２６１が接続されている状態を示す
回路図である。また、図１５（Ｂ）は、図１５（Ａ）のトランジスタを用いた保護ダイオ
ードの構成を、ダイオードの回路記号で置き換えた図である。
【０２８４】
一例として、電位Ｖｓｓを０Ｖとし、電位Ｖｄｄを１０Ｖとし、電源線２７０と電源線２
７１の電位差が１０Ｖを超える事がないようにする場合について説明する。ここでは、保
護ダイオードとして、閾値電圧（Ｖｔｈ）が２Ｖのｎ型トランジスタを用いることとする
。
【０２８５】
図１５（Ａ）及び図１５（Ｂ）において、電位Ｖｄｄを供給する電源線２７１に保護ダイ
オード２５１のアノード側が接続されている。保護ダイオード２５１は酸化物半導体（Ｏ
Ｓ）を有するｎ型トランジスタで構成されており、該ｎ型トランジスタのソース電極及び
ドレイン電極の一方が、電源線２７１及び該ｎ型トランジスタのゲート電極と接続され、
アノードとして機能する。また、ソース電極及びドレイン電極の他方はカソードとして機
能し、保護ダイオード２５２のアノードに接続されている。
【０２８６】
保護ダイオード２５２は酸化物半導体（ＯＳ）を有するｎ型トランジスタで構成されてお
り、該ｎ型トランジスタのソース電極及びドレイン電極の一方が、保護ダイオード２５１
のカソード及び該ｎ型トランジスタのゲート電極と接続され、アノードとして機能する。
また、ソース電極及びドレイン電極の他方はカソードとして機能し、保護ダイオード２５
３のアノードに接続されている。
【０２８７】
このようにして、保護ダイオード２５１乃至保護ダイオード２５５が直列に接続し、保護
ダイオード２５５のカソードが電位Ｖｓｓを供給する電源線２７０に接続される。つまり
、電源線２７０と電源線２７１の間に、順バイアス方向に保護ダイオードが５個直列に接
続されている。
【０２８８】
通常、順方向バイアス方向に電圧が印加されるとダイオードに順方向電流が流れ、アノー
ドとカソード間が導通状態となる。本実施の形態では、閾値電圧（Ｖｔｈ）が２Ｖのｎ型
トランジスタで構成されたダイオードを５個直列に接続しているため、順方向バイアスが
２Ｖの５倍である１０Ｖを超えないと、電源線２７０と電源線２７１間が導通状態となら
ない。しかし、ノイズなどの原因により、電源線２７０と電源線２７１間の電位差が１０
Ｖを超えると、保護ダイオード２５１乃至保護ダイオード２５５が導通状態となり、電位
差が１０Ｖ以下になるまで電源線２７０と電源線２７１が短絡状態となる。このようにし
て、想定以上の電圧が電源線を通して回路に印加され、回路が損傷される事を防ぐことが
できる。
【０２８９】
また、保護ダイオード２６１を、電源線２７０と電源線２７１の間に逆方向バイアスとな
るように接続することで、ノイズなどの原因により、電源線２７０の電位が電源線２７１
より大きくなったときに、電源線２７０と電源線２７１を短絡させて電荷を逃がし、電源
線に接続されている回路が損傷することを防ぐことができる。
【０２９０】
保護ダイオード２６１は、酸化物半導体（ＯＳ）を有するトランジスタであり、大きな逆
方向バイアスが印加されても、降伏現象が起きにくい高耐圧ダイオードである。本実施の
形態では、電源線２７０と電源線２７１の間に保護ダイオード２６１を一つ配置した例を
示しているが、保護ダイオード２６１を複数直列に配置してもよい。保護ダイオード２６
１をｎ個直列に配置することで、保護ダイオード一つ当たりに印加される電圧をｎ分の１
とすることができるため、複数直列に配置したダイオード全体を、さらに耐圧特性に優れ
た一つのダイオードとして機能させることができる。
【０２９１】
また、直列接続した保護ダイオード２５１乃至保護ダイオード２５５、及び保護ダイオー
ド２６１は、電源線２７０と電源線２７１の間に複数並列に設けてもよい。複数並列に設
けることにより、より多くの電流を流すことができるため、電源線２７０と電源線２７１
の間の電位をより迅速に安定させる事ができる。
【０２９２】
なお、端子２８１を保護ダイオード２５４と保護ダイオード２５５の間に設けることで、
保護ダイオード２５５の閾値電圧（Ｖｔｈ）を取り出すことができる。本実施の形態では
、保護ダイオード２５５の閾値電圧（Ｖｔｈ）を２Ｖとしているため、端子２８１を２Ｖ
の電源線として用いる事ができる。また、端子２８１を保護ダイオード２５３と保護ダイ
オード２５２の間に設けることで、端子２８１を６Ｖの電源線として用いる事ができる。
保護ダイオード２５５の閾値電圧（Ｖｔｈ）と直列接続数を調整することにより、任意の
電位を取り出すことができる。
【０２９３】
（実施の形態９）
実施の形態７で説明した保護回路を有する表示装置は、電子機器に適用することができる
。
【０２９４】
実施の形態７の表示装置を表示部に用いた電子機器として、例えば、ビデオカメラ、デジ
タルカメラなどのカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生
装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報
端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒
体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（
ＤＶＤ）などの記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）な
どが挙げられる。
【０２９５】
図１６（Ａ）に示すディスプレイは、筐体３００、支持台３０１および表示部３０２を含
み、入力された様々な情報（静止画、動画、テキスト画像など）を表示部３０２に表示す
る機能を有する。なお、図１６（Ａ）に示すディスプレイが有する機能はこれに限定され
ず、例えばスピーカーを具備していてもよいし、情報の表示のみならず入力も可能なタッ
チパネルであってもよい。
【０２９６】
図１６（Ｂ）に示すテレビジョン装置は、筐体３１１に表示部３１２が組み込まれている
。表示部３１２により、映像を表示することが可能である。また、ここでは、壁３１０に
固定して筐体の裏側を支持した構成を示している。
【０２９７】
図１６（Ｂ）に示すテレビジョン装置の操作は、筐体３１１が備える操作スイッチや、リ
モコン操作機３１５により行うことができる。リモコン操作機３１５が備える操作キー３
１４により、チャンネルや音量の操作を行うことができ、表示部３１２に表示される映像
を操作することができる。また、リモコン操作機３１５に、当該リモコン操作機３１５か
ら出力する情報を表示する表示部３１３を設ける構成としてもよい。
【０２９８】
なお、図１６（Ｂ）に示すテレビジョン装置は、受信機やモデムなどを備えた構成とする
とよい。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して
有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信
者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うこ
とも可能である。
【０２９９】
図１６（Ｃ）に示すコンピュータは、本体３２０、筐体３２１、表示部３２２、キーボー
ド３２３、外部接続ポート３２４およびポインティングデバイス３２５を含み、様々な情
報（静止画、動画、テキスト画像など）を表示部３２２に表示する機能を有する。なお、
図１６（Ｃ）に示すコンピュータが有する機能はこれに限定されず、例えば、情報の表示
のみならず入力も可能なタッチパネルであってもよい。
【０３００】
本実施の形態で説明したように、本発明の一態様であるダイオードなどの非線形素子を電
子機器に用いることができる。
【符号の説明】
【０３０１】
１０１ 基板
１０３ 絶縁層
１０５ 電極
１０６ 電極
１０７ 酸化物半導体層
１０９ 電極
１１１ ゲート絶縁層
１１３ 電極
１１５ 電極
１１７ 絶縁層
１１９ コンタクトホール
１２１ コンタクトホール
１２３ コンタクトホール
１２５ 配線
１２９ 配線
１３１ 配線
１３２ 配線
１３３ トランジスタ
１４１ トランジスタ
１４３ トランジスタ
１４５ トランジスタ
【特許請求の範囲】
【請求項１】
第１の導電層と、
前記第１の導電層上の酸化物半導体層と、
前記酸化物半導体層上の第２の導電層と、
前記第２の導電層上の絶縁層と、
前記絶縁層上の第３の導電層とを有し、
前記第１の導電層は、ソース又はドレインとして機能することができる領域を有し、
前記第２の導電層は、ソース又はドレインとして機能することができる領域を有し、
前記第３の導電層は、ゲートとして機能することができる領域を有し、
前記絶縁層は、ゲート絶縁膜として機能することができる領域を有し、
前記第１の導電層は、前記第３の導電層と電気的に接続する領域を有し、
前記第１の導電層と前記酸化物半導体層の接触する領域の面積と、前記第２の導電層と前記酸化物半導体層の接触する領域の面積とが異なることを特徴とする非線形素子。
【請求項２】
請求項１において、
前記第１の導電層と前記酸化物半導体層の接触する領域の面積と、前記第２の導電層と前記酸化物半導体層の接触する領域の面積よりも大きいことを特徴とする非線形素子。
【請求項３】
請求項１または請求項２において、
前記酸化物半導体層は、キャリア密度が１×１０１２／ｃｍ３未満であることを特徴とする非線形素子。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記酸化物半導体層は、水素濃度が５×１０１９／ｃｍ３以下であることを特徴とする非線形素子。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記絶縁層は、少なくとも前記酸化物半導体層に接する部分が酸化物絶縁層であることを特徴とする非線形素子。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記絶縁層は、窒化シリコンに覆われていることを特徴とする非線形素子。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記第１の導電層は、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、金（Ａｕ）、プラチナ（Ｐｔ）、銅（Ｃｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ベリリウム（Ｂｅ）、スズ（Ｓｎ）、またはインジウム（Ｉｎ）のいずれかを有することを特徴とする非線形素子。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記第２の導電層は、チタン（Ｔｉ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、マンガン（Ｍｎ）、またはタンタル（Ｔａ）のいずれかを有することを特徴とする非線形素子。
【請求項１】
第１の導電層と、
前記第１の導電層上の酸化物半導体層と、
前記酸化物半導体層上の第２の導電層と、
前記第２の導電層上の絶縁層と、
前記絶縁層上の第３の導電層とを有し、
前記第１の導電層は、ソース又はドレインとして機能することができる領域を有し、
前記第２の導電層は、ソース又はドレインとして機能することができる領域を有し、
前記第３の導電層は、ゲートとして機能することができる領域を有し、
前記絶縁層は、ゲート絶縁膜として機能することができる領域を有し、
前記第１の導電層は、前記第３の導電層と電気的に接続する領域を有し、
前記第１の導電層と前記酸化物半導体層の接触する領域の面積と、前記第２の導電層と前記酸化物半導体層の接触する領域の面積とが異なることを特徴とする非線形素子。
【請求項２】
請求項１において、
前記第１の導電層と前記酸化物半導体層の接触する領域の面積と、前記第２の導電層と前記酸化物半導体層の接触する領域の面積よりも大きいことを特徴とする非線形素子。
【請求項３】
請求項１または請求項２において、
前記酸化物半導体層は、キャリア密度が１×１０１２／ｃｍ３未満であることを特徴とする非線形素子。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記酸化物半導体層は、水素濃度が５×１０１９／ｃｍ３以下であることを特徴とする非線形素子。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記絶縁層は、少なくとも前記酸化物半導体層に接する部分が酸化物絶縁層であることを特徴とする非線形素子。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記絶縁層は、窒化シリコンに覆われていることを特徴とする非線形素子。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記第１の導電層は、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、金（Ａｕ）、プラチナ（Ｐｔ）、銅（Ｃｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、ベリリウム（Ｂｅ）、スズ（Ｓｎ）、またはインジウム（Ｉｎ）のいずれかを有することを特徴とする非線形素子。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記第２の導電層は、チタン（Ｔｉ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、マンガン（Ｍｎ）、またはタンタル（Ｔａ）のいずれかを有することを特徴とする非線形素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１３−６２５３３（Ｐ２０１３−６２５３３Ａ）
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願番号】特願２０１２−２５８４９３（Ｐ２０１２−２５８４９３）
【出願日】平成２４年１１月２７日（２０１２．１１．２７）
【分割の表示】特願２０１０−２５０８０９（Ｐ２０１０−２５０８０９）の分割
【原出願日】平成２２年１１月９日（２０１０．１１．９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願日】平成２４年１１月２７日（２０１２．１１．２７）
【分割の表示】特願２０１０−２５０８０９（Ｐ２０１０−２５０８０９）の分割
【原出願日】平成２２年１１月９日（２０１０．１１．９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]