駆動回路
【課題】駆動電圧を調整可能な駆動回路を提供すること。
【解決手段】駆動回路１０は、チャージポンプ回路部１４を備えている。チャージポンプ回路部１４は、メインスイッチング素子ＳＷ１０がターンオンする遷移期間の初期段階において、キャパシタＣ１に充電された充電電圧に基づいて駆動電源１８の電圧Ｖsを昇圧して駆動電圧Ｖgprを生成する。チャージポンプ回路部１４では、指示信号Ｓ１に基づいてキャパシタＣ１に充電される充電電圧が調整可能に構成されている。
【解決手段】駆動回路１０は、チャージポンプ回路部１４を備えている。チャージポンプ回路部１４は、メインスイッチング素子ＳＷ１０がターンオンする遷移期間の初期段階において、キャパシタＣ１に充電された充電電圧に基づいて駆動電源１８の電圧Ｖsを昇圧して駆動電圧Ｖgprを生成する。チャージポンプ回路部１４では、指示信号Ｓ１に基づいてキャパシタＣ１に充電される充電電圧が調整可能に構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子を駆動する駆動回路に関する。
【背景技術】
【０００２】
スイッチング素子は、駆動電圧を用いて特定機能を発揮することが可能な素子であり、様々な用途で広く用いられている。スイッチング素子の一例には、絶縁ゲートを備えるスイッチング素子が知れられている。この種のスイッチング素子は、ゲート電圧に基づいて電流量を制御するものであり、例えば、直流電圧を変圧するコンバータ装置、直流電圧と交流電圧の間で変換するインバータ装置に用いられている。この種のスイッチング素子の一例には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含むパワー半導体素子が挙げられる。
【０００３】
このようなスイッチング素子のオン・オフを切換えるために、駆動回路が用いられている。例えば、駆動回路は、スイッチング素子のオンを指示する制御信号に基づいて、スイッチング素子のゲートに駆動電圧を印加してスイッチング素子のゲート電圧を上昇させる。
【０００４】
この種の駆動回路では、スイッチング素子のターンオンを高速化し、スイッチング損失を低減することが望まれている。特許文献１には、スイッチング素子のターンオンを高速化するために、チャージポンプ回路部を備えた駆動回路が開示されている。この駆動回路では、スイッチング素子がターンオンする遷移期間の初期段階において、チャージポンプ回路部のキャパシタに充電された充電電圧と駆動電源の電圧を合計した駆動電圧を用いてスイッチング素子を駆動するので、スイッチング素子のターンオンが高速化される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２００５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の技術では、チャージポンプ回路部のキャパシタを充電するときに、キャパシタに対して駆動電源が直接的に接続される。このため、キャパシタに充電される充電電圧は、駆動電源の電圧に依存した固定値である。特許文献１の技術では、駆動電源の電圧に依存した駆動電圧しか生成することができない。
【０００７】
本明細書で開示される技術は、チャージポンプ回路部を備えた駆動回路において、自由度の高い駆動回路を実現することを目的としている。
【課題を解決するための手段】
【０００８】
本明細書で開示される駆動回路は、切換え制御回路部とチャージポンプ回路部を備えている。切換え制御回路部は、スイッチング素子のゲートに駆動電圧を印加する状態と印加しない状態を切換える。チャージポンプ回路部は、スイッチング素子がターンオンする遷移期間の初期段階において、キャパシタに充電された充電電圧に基づいて駆動電源の電圧を昇圧して駆動電圧を生成し、その駆動電圧を切換え制御回路部に提供する。チャージポンプ回路部は、指示信号に基づいてキャパシタに充電される充電電圧を調整可能に構成されていることを特徴としている。本明細書で開示される駆動回路では、指示信号を利用してチャージポンプ回路部のキャパシタに充電される充電電圧を独立して調整可能であり、これにより、スイッチング素子がターンオンする遷移期間の初期段階の駆動電圧の大きさも独立して調整可能である。本明細書で開示される駆動回路は、指示信号を利用して、スイッチング素子がターンオンする遷移期間の初期段階の駆動電圧を柔軟に制御することができる。
【０００９】
チャージポンプ回路部は、複数のキャパシタを有していてもよい。この場合、チャージポンプ回路部は、選択信号に基づいて複数のキャパシタから選択されたキャパシタを充電する。この態様の駆動回路では、指示信号と選択信号の双方を利用してスイッチング素子がターンオンする遷移期間の初期段階の駆動電圧をより高精度に制御することができる。
【００１０】
チャージポンプ回路部は、ミラー期間が終了するまでに、キャパシタに蓄積された電荷を放電してもよい。この態様の駆動回路では、スイッチング素子がターンオンする遷移期間において、スイッチング素子のゲート電圧が過度に昇圧されることが抑制され、スイッチング素子のゲート絶縁膜の信頼性悪化を抑えることができる。
【発明の効果】
【００１１】
本明細書で開示される技術によると、スイッチング素子がターンオンする遷移期間の初期段階の駆動電圧を独立して調整することができる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態の駆動回路の構成を示す。
【図２Ａ】可変電圧生成部の入力と出力の関係の一例を示す。
【図２Ｂ】可変電圧生成部の入力と出力の関係の他の一例を示す。
【図２Ｃ】可変電圧生成部の入力と出力の関係の他の一例を示す。
【図３】第１実施形態の駆動回路において、各構成要素及び電圧のタイミングチャートを示す。
【図４】第１実施形態の駆動回路において、メインスイッチング素子のゲートに駆動電圧を印加し、ゲートに電荷を充電するモードを示す（指示信号が入力しない場合）。
【図５】第１実施形態の駆動回路において、メインスイッチング素子のゲートから電荷を放電するモードを示す。
【図６】第１実施形態の駆動回路において、第１キャパシタに電荷を充電するモードを示す。
【図７】第１実施形態の駆動回路において、メインスイッチング素子のゲートに駆動電圧を印加し、ゲートに電荷を充電するモードを示す（指示信号が入力する場合）。
【図８】第１実施形態の駆動回路において、メインスイッチング素子がターンオンする遷移期間の駆動電圧及びゲート電圧のタイミングチャートの詳細を示す。
【図９】第２実施形態の駆動回路の構成を示す。
【図１０】第２実施形態の駆動回路において、選択信号と各スイッチング素子の動作と選択されたキャパシタの容量の対応関係を示す。
【発明を実施するための形態】
【００１３】
（第１実施形態）
図１に、車両用のインバータ装置に搭載されるメインスイッチング素子ＳＷ１０（請求項に記載のスイッチング素子の一例）を駆動する駆動回路１０の回路図を示す。一例では、メインスイッチング素子ＳＷ１０には、ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられており、その半導体材料には炭化珪素又は窒化ガリウム系のワイドバンドギャップの化合物半導体が用いられている。駆動回路１０は、メインスイッチング素子ＳＷ１０のゲート電極に対して電荷を充電又はゲート電極から電荷を放電させることで、ゲート電極のゲート電圧Ｖgを上昇又は降下させる。このような駆動回路１０は、メインスイッチング素子ＳＷ１０のゲート電圧Ｖgを制御することで、メインスイッチング素子ＳＷ１０を流れるドレイン電流Ｉdを制御する。
【００１４】
駆動回路１０は、切換え制御回路部１２とチャージポンプ回路部１４を備えている。切換え制御回路部１２は、ＰＷＭ信号に基づいて、メインスイッチング素子ＳＷ１０のゲートに駆動電圧Ｖgprを印加する状態と駆動電圧Ｖgprを印加しない状態を切換える。チャージポンプ回路部１４は、メインスイッチング素子ＳＷ１０がターンオンする遷移期間の初期段階において、駆動電源１８の電圧Ｖsを昇圧して駆動電圧Ｖgprを生成し、その駆動電圧Ｖgprを切換え制御回路部１２に提供する。
【００１５】
切換え制御回路部１２は、第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２と第１インバータＩＮＶ１を有している。第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２は直列に接続されている。第１スイッチング素子ＳＷ１は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインがチャージポンプ回路部１４に接続されており、ソースが第２スイッチング素子ＳＷ２に接続されている。第１スイッチング素子ＳＷ１のゲートには、ＰＷＭ信号が入力している。第２スイッチング素子ＳＷ２は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが第１スイッチング素子ＳＷ１に接続されており、ソースが接地されている。第２スイッチング素子ＳＷ２のゲートには、第１インバータＩＮＶ１で反転したＰＷＭ信号が入力している。第１スイッチング素子ＳＷ１のソースと第２スイッチング素子ＳＷ２のドレインの接続点が、メインスイッチング素子ＳＷ１０のゲート抵抗Ｒgに接続されている。
【００１６】
チャージポンプ回路部１４は、第１チャージポンプ制御回路部１６と、第１ダイオードＤ１と第２ダイオードＤ２と第３ダイオードＤ３と第１キャパシタＣ１と可変電圧生成部２２を有している。第１チャージポンプ制御回路部１６は、第３スイッチング素子ＳＷ３と第４スイッチング素子ＳＷ４と第２インバータＩＮＶ２を有している。第３スイッチング素子ＳＷ３と第４スイッチング素子ＳＷ４は直列に接続されている。第３スイッチング素子ＳＷ３は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが駆動電源１８の正極に接続されており、ソースが第４スイッチング素子ＳＷ４に接続されている。第３スイッチング素子ＳＷ３のゲートには、ＰＷＭ信号が入力している。第４スイッチング素子ＳＷ４は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが第３スイッチング素子ＳＷ３に接続されており、ソースが接地されている。第４スイッチング素子ＳＷ４のゲートには、第２インバータＩＮＶ２で反転したＰＷＭ信号が入力している。
【００１７】
第１ダイオードＤ１と第２ダイオードＤ２は、制御回路部１２と可変電圧生成部２２の間で直列に接続されており、第１ダイオードＤ１のカソードが制御回路部１２の第１スイッチング素子ＳＷ１のドレインに接続されており、第２ダイオードＤ２のアノードが可変電圧生成部２２に接続されている。第３ダイオードＤ３は、カソードが第１ダイオードＤ１のアノードと第２ダイオードＤ２のカソードの接続点に接続されており、アノードが第３スイッチング素子ＳＷ３のソースと第４スイッチング素子ＳＷ４のドレインの接続点に接続されている。第１キャパシタＣ１は、一端が第１ダイオードＤ１のアノードと第２ダイオードＤ２のカソードの接続点に接続されており、他端が第３スイッチング素子ＳＷ３のソースと第４スイッチング素子ＳＷ４のドレインの接続点に接続されている。可変電圧生成部２２は、駆動電源１８の正極と第２ダイオードＤ２のアノードの間に接続されている。
【００１８】
可変電圧生成部２２は、駆動電源１８の電圧Ｖsと外部からの指示信号Ｓ１が入力可能に構成されている。可変電圧生成部２２は、指示信号Ｓ１に基づいて駆動電源１８の電圧Ｖsを変圧し、その変圧された電圧を制御電圧Ｖconとして出力する。可変電圧生成部２２は、指示信号Ｓ１が入力しないときには制御電圧Ｖconを出力しないように構成されている。一例として、可変電圧生成部２２には、可変抵抗素子を利用した可変電圧回路を利用することができる。
【００１９】
可変電圧生成部２２に入力する指示信号Ｓ１と出力される制御電圧Ｖconの関係は、図２Ａ〜Ｃに例示される。図２Ａ及び図２Ｂに示されるように、可変電圧生成部２２に入力する指示信号Ｓ１は、メインスイッチング素子ＳＷ１０の素子温度Ｔj又はドレイン電流Ｉdであってもよい。図２Ａの例では、可変電圧生成部２２は、メインスイッチング素子ＳＷ１０の素子温度Ｔj又はドレイン電流Ｉdの変動に応じて、単調に追随する制御電圧Ｖconを出力する。具体的には、可変電圧生成部２２は、メインスイッチング素子ＳＷ１０の素子温度Ｔj又はドレイン電流Ｉdが上昇すると、単調に減少する制御電圧Ｖconを出力する。図２Ｂの例では、可変電圧生成部２２は、メインスイッチング素子ＳＷ１０の素子温度Ｔj又はドレイン電流Ｉdが予め決められた複数の範囲に応じて、複数の離散した制御電圧Ｖconを出力する。具体的には、可変電圧生成部２２は、メインスイッチング素子ＳＷ１０の素子温度Ｔjが相対的に高いときに又はドレイン電流Ｉdが相対的に大きいときに、相対的に低い制御電圧Ｖconを出力する。あるいは、図２Ｃに示されるように、可変電圧生成部２２に入力する指示信号Ｓ１は、メインスイッチング素子ＳＷ１０の素子温度Ｔj、ドレイン電流Ｉd及びドレイン・ソース間電圧Ｖdsであってもよい。図２Ｃの例では、可変電圧生成部２２は、メインスイッチング素子ＳＷ１０の素子温度Ｔj、ドレイン電流Ｉd及びドレイン・ソース間電圧Ｖdsに応じて、テーブル制御された制御電圧Ｖconを出力する。
【００２０】
次に、図３のタイミングチャート及び図４〜図７の各モードを参照し、駆動回路１０の動作を説明する。
【００２１】
（可変電圧生成部２２に指示信号Ｓ１が入力しない場合）
図３に示されるように、タイミングＴ１でＰＷＭ信号が立上がると、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３がオンし、第２スイッチング素子ＳＷ２及び第４スイッチング素子ＳＷ４がオフする。これにより、図４に示されるように、第３スイッチング素子ＳＷ３、第３ダイオードＤ３、第１ダイオードＤ１、第１スイッチング素子ＳＷ１を介して駆動電源１８からメインスイッチング素子ＳＷ１０のゲート抵抗Ｒgに駆動電圧Ｖgprが印加される。駆動電圧Ｖgprは、概ね駆動電源１８の電圧Ｖsから第３ダイオードＤ３と第１ダイオードＤ１の順方向降下電圧を引いた値となる。図３に示されるように、メインスイッチング素子ＳＷ１０のゲート電圧Ｖgは、タイミングＴ１で駆動電圧Ｖgprの印加が開始してから、タイミングＴ２で定常状態になるまで上昇する。メインスイッチング素子ＳＷ１０のゲート電圧Ｖgが閾値を超えると、メインスイッチング素子ＳＷ１０がターンオンする。なお、メインスイッチング素子ＳＷ１０のスイッチング損失は、駆動電圧Ｖgprの印加が開始するタイミングＴ１からゲート電圧Ｖgが定常状態となるタイミングＴ２までの時間に強く依存する。メインスイッチング素子ＳＷ１０のスイッチング損失を低減するためには、この時間を短縮することが肝要である。
【００２２】
次に、図３に示されるように、タイミングＴ３でＰＷＭ信号が立下がると、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３がオフし、第２スイッチング素子ＳＷ２及び第４スイッチング素子ＳＷ４がオンする。これにより、図５に示されるように、メインスイッチング素子ＳＷ１０のゲート電極に充電されていた電荷は、ゲート抵抗Ｒgと第２スイッチング素子ＳＷ２を介して放電される。メインスイッチング素子ＳＷ１０のゲート電圧Ｖgは、電荷の放電に応じて下降する。メインスイッチング素子ＳＷ１０のゲート電圧Ｖgが閾値を下回ると、メインスイッチング素子ＳＷ１０がターンオフする。
【００２３】
（可変電圧生成部２２に指示信号Ｓ１が入力する場合）
図３に示されるように、ＰＷＭ信号がローのときに（第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３がオフし、第２スイッチング素子ＳＷ２及び第４スイッチング素子ＳＷ４がオンのときに）、タイミングＴ４で可変電圧生成部２２に指示信号Ｓ１が入力する。可変電圧生成部２２は、指示信号Ｓ１に応じて制御電圧Ｖconを出力する。これにより、図６に示されるように、第１キャパシタＣ１が充電される。すなわち、駆動回路１０は、メインスイッチング素子ＳＷ１０がオフのときに、指示信号Ｓ１に基づいて第１キャパシタＣ１を充電する。第１キャパシタＣ１の充電電圧ＶＣ１は、概ね可変電圧生成部２２の制御電圧Ｖconから第２ダイオードＤ２の順方向降下電圧を引いた値である。
【００２４】
次に、図３に示されるように、タイミングＴ５でＰＷＭ信号が立上がると、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３がオンし、第２スイッチング素子ＳＷ２及び第４スイッチング素子ＳＷ４がオフする。これにより、図７に示されるように、第３スイッチング素子ＳＷ３、第１キャパシタＣ１、第１ダイオードＤ１、第１スイッチング素子ＳＷ１を介して駆動電源１８からメインスイッチング素子ＳＷ１０のゲート抵抗Ｒgに駆動電圧Ｖgprが印加される。このとき、駆動電源１８と第１キャパシタＣ１が直列に接続されることから、駆動電源１８の電圧Ｖsが第１キャパシタＣ１の充電電圧ＶＣ１によって昇圧される。駆動電圧Ｖgprは、概ね駆動電源１８の電圧Ｖsと第１キャパシタＣ１の充電電圧ＶＣ１の合計から第１ダイオードＤ１の順方向降下電圧を引いた値である。このように、第１キャパシタＣ１が予め充電されていることによって、駆動電圧Ｖgprは、駆動電源１８の電圧Ｖsに対して概ね第１キャパシタＣ１の充電電圧ＶＣ１に応じて昇圧される。これにより、図３に示されるように、メインスイッチング素子ＳＷ１０のゲート電圧Ｖgは、相対的に高速に上昇する（タイミングＴ１〜Ｔ２よりもタイミングＴ５〜Ｔ６が短い）。
【００２５】
図８に、タイミングＴ５〜Ｔ６（メインスイッチング素子ＳＷ１０がターンオンする遷移期間）の様子をより詳細に示す。駆動電圧Ｖgprは、メインスイッチング素子ＳＷ１０のターンオンと同時に大きく立ち上がり、第１キャパシタＣ１に充電していた電荷がメインスイッチング素子ＳＷ１０のゲート入力容量に移動するのに伴って減少する。駆動回路１０では、第１キャパシタＣ１の容量がメインスイッチング素子ＳＷ１０のゲート入力容量よりも小さく設定されているので、ミラー期間が終了するタイミングＴmirrまでに、第１キャパシタＣ１に充電していた全ての電荷がメインスイッチング素子ＳＷ１０のゲート入力容量に移動する。このため、駆動電圧Ｖgprは、ミラー期間が終了するタイミングＴmirrまでに、第１キャパシタＣ１の充電電圧ＶＣ１に相当する部分が減少する。第１キャパシタＣ１に充電していた全ての電荷がメインスイッチング素子ＳＷ１０のゲート入力容量に移動した後は、図４に示されるように、第３スイッチング素子ＳＷ３、第３ダイオードＤ３、第１ダイオードＤ１、第１スイッチング素子ＳＷ１を介して駆動電源１８からメインスイッチング素子ＳＷ１０のゲート抵抗Ｒgに駆動電圧Ｖgprが印加される。この結果、駆動電圧Ｖgprは、概ね駆動電源１８の電圧Ｖsから第３ダイオードＤ３と第１ダイオードＤ１の順方向降下電圧を引いた値となる。
【００２６】
このように、駆動回路１０では、メインスイッチング素子ＳＷ１０がターンオンする遷移期間のうちのミラー期間において相対的に高い駆動電圧Ｖgprを印加し、ミラー期間の終了後には相対的に低い駆動電圧Ｖgprを印加する。このため、駆動回路１０は、メインスイッチング素子ＳＷ１０のスイッチング速度を高速化させながら、メインスイッチング素子ＳＷ１０のゲート電極に過度な電圧が印加することを抑制することができる。駆動回路１０は、メインスイッチング素子ＳＷ１０のスイッチング損失を改善しながら、ゲート絶縁膜の信頼性悪化を抑制することができる。
【００２７】
次に、図３に示されるように、タイミングＴ７でＰＷＭ信号が立下がると、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３がオフし、第２スイッチング素子ＳＷ２及び第４スイッチング素子ＳＷ４がオンする。これにより、図５に示されるように、メインスイッチング素子ＳＷ１０のゲート電極に充電されていた電荷は、ゲート抵抗Ｒgと第２スイッチング素子ＳＷ２を介して放電される。メインスイッチング素子ＳＷ１０のゲート電圧Ｖgは、電荷の放電に応じて下降する。メインスイッチング素子ＳＷ１０のゲート電圧Ｖgが閾値を下回ると、メインスイッチング素子ＳＷ１０がターンオフする。
【００２８】
以下、駆動回路１０の特徴を整理する。
（１）駆動回路１０では、可変電圧生成部２２が、外部からの指示信号Ｓ１に基づいて第１キャパシタＣ１に蓄積される電荷量を独立して調整可能に構成されていることを特徴としている。このため、メインスイッチング素子ＳＷ１０がターンオンする遷移期間の初期段階の駆動電圧Ｖgprも独立して調整可能である。駆動回路１０は、外部からの指示信号Ｓ１を利用して、メインスイッチング素子ＳＷ１０がターンオンする遷移期間の初期段階の駆動電圧Ｖgprを柔軟に制御することができる。
【００２９】
（２）通常、メインスイッチング素子ＳＷ１０の特性は均一ではなく、様々なバラツキが存在している。例えば、メインスイッチング素子ＳＷ１０には、ゲート電極の入力容量のバラツキ、温度特性上のバラツキが存在する。また、チャージポンプ回路部１４の特性も均一ではなく、様々なバラツキが存在している。例えば、チャージポンプ回路部１４には、第１キャパシタＣ１の容量のバラツキ、温度特性上のバラツキが存在する。駆動回路１０では、図２Ａ〜Ｃに例示されるように、指示信号Ｓ１にメインスイッチング素子ＳＷ１０の素子温度Ｔj、ドレイン電流Ｉd及びドレイン・ソース間電圧Ｖdsを利用することができる。これらの情報には、メインスイッチング素子ＳＷ１０のバラツキが反映している。このため、可変電圧生成部２２が指示信号Ｓ１に基づいて制御電圧Ｖconを制御することで、メインスイッチング素子ＳＷ１０のバラツキに基づいて適宜に調整された駆動電圧Ｖgprを生成することができる。例えば、メインスイッチング素子ＳＷ１０の素子温度Ｔjの上昇に伴ってメインスイッチング素子ＳＷ１０のゲートの閾値電圧が低下してスイッチング速度が異常に高速化されるのを抑えるために、可変電圧生成部２２が出力する制御電圧Ｖconを低く抑え、駆動電圧Ｖgprを低く抑えてメインスイッチング素子ＳＷ１０のスイッチング速度を低速化することができる。また、メインスイッチング素子ＳＷ１０のドレイン電流Ｉdの増加に伴ってリカバリ電流が増加するのを抑えるために、可変電圧生成部２２が出力する制御電圧Ｖconを低く抑え、駆動電圧Ｖgprを低く抑えてメインスイッチング素子ＳＷ１０のドレイン電流Ｉdを小さく抑えることができる。このように、駆動回路１０は、指示信号Ｓ１を利用して駆動電圧Ｖgprを制御することにより、メインスイッチング素子ＳＷ１０等のバラツキを補償することができる。
【００３０】
（３）駆動回路１０で駆動されるメインスイッチング素子ＳＷ１０では、ターンオンの遷移期間の前半段階において相対的に高い駆動電圧Ｖgprを用いてゲート電圧Ｖgの立ち上がり速度が相対的に高速化されており、ターンオンの遷移期間の後半段階において相対的に低い駆動電圧Ｖgprを用いてゲート電圧Ｖgの立ち上がり速度が相対的に低速化されている。ターンオンの遷移期間の後半段階におけるゲート電圧Ｖgの立ち上がり速度は、メインスイッチング素子ＳＷ１０のドレイン電流のサージ及びドレイン電流のリンギングに強く影響する。駆動回路１０を用いると、ターンオンの遷移期間の後半段階におけるゲート電圧Ｖgの立ち上がり速度が低速化されているので、メインスイッチング素子ＳＷ１０がターンオンするときのドレイン電流のサージ及びドレイン電流のリンギング現象が抑えられる。一方で、ターンオンの遷移期間の前半段階におけるゲート電圧Ｖgの立ち上がり速度が高速化されており、スイッチング損失の増大が抑えられている。
【００３１】
（４）メインスイッチング素子ＳＷ１０の半導体材料には、炭化珪素又は窒化ガリウム系のワイドバンドギャップの化合物半導体が用いられている。このようなワイドバンドギャップの化合物半導体で形成されるメインスイッチング素子ＳＷ１０では、ドレイン電流のサージ及びドレイン電流のリンギングが特に問題となっている。したがって、駆動回路１０は、ワイドバンドギャップの化合物半導体で形成されるメインスイッチング素子ＳＷ１０を駆動する場合に特に有用である。
【００３２】
（５）駆動回路１０を構成する制御回路部１２と第１チャージポンプ制御回路部１６は、共通の回路構成である。これら回路部には、例えば、市販のゲート駆動用フォトカプラを利用することができる。また、駆動回路１０を構成する可変電圧生成部２２には、可変抵抗素子を利用した市販の可変電圧回路を利用することができる。このように駆動回路１０を構成する各構成要素は、広く普及している汎用品を用いて構築することができる。
【００３３】
（第２実施形態）
図９に示されるように、前述の駆動回路１０と対比すると、駆動回路１００は、第２チャージポンプ制御回路部１７と第４ダイオードＤ４と第２キャパシタＣ２とを有していることを特徴としている。第２チャージポンプ制御回路部１７は、第５スイッチング素子ＳＷ５と第６スイッチング素子ＳＷ６と第３インバータＩＮＶ３を有している。第５スイッチング素子ＳＷ５と第６スイッチング素子ＳＷ６は直列に接続されている。第５スイッチング素子ＳＷ５は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが駆動電源１８の正極に接続されており、ソースが第６スイッチング素子ＳＷ６に接続されている。第６スイッチング素子ＳＷ６は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが第５スイッチング素子ＳＷ５に接続されており、ソースが接地されている。
【００３４】
第４ダイオードＤ４は、カソードが第１ダイオードＤ１と第２ダイオードＤ２の接続点に接続されており、アノードが第５スイッチング素子ＳＷ５と第６スイッチング素子ＳＷ６の接続点に接続されている。キャパシタＣ２は、一端が第１ダイオードＤ１と第２ダイオードＤ２の接続点に接続されており、他端が第５スイッチング素子ＳＷ５と第６スイッチング素子ＳＷ６の接続点に接続されている。
【００３５】
駆動回路１００は、第１選択信号Ｓ１６及び第２選択信号Ｓ１７に基づいて、複数のキャパシタＣ１，Ｃ２から可変電圧生成部２２の制御電圧Ｖconを充電するためのキャパシタＣ１，Ｃ２を選択する。第１選択信号Ｓ１６は、第１チャージポンプ制御回路部１６を制御し、第１キャパシタＣ１を選択するか否かを決定する。第２選択信号Ｓ１７は、第２チャージポンプ制御回路部１７を制御し、第２キャパシタＣ２を選択するか否かを決定する。
【００３６】
図１０に、選択信号Ｓ１６，Ｓ１７と各スイッチング素子ＳＷ３，ＳＷ４，ＳＷ５，ＳＷ６の動作と選択されたキャパシタＣ１，Ｃ２の容量の対応表を示す。選択信号Ｓ１６，Ｓ１７が「０」の場合、対応するキャパシタＣ１，Ｃ２が選択されないことを示す。選択信号Ｓ１６，Ｓ１７が「１」の場合、対応するキャパシタＣ１，Ｃ２が選択されることを示す。ここで、図１０の「連動」とは、ＰＷＭ信号が各スイッチング素子ＳＷ３，ＳＷ４，ＳＷ５，ＳＷ６のゲートに入力することを示す。
【００３７】
このように、駆動回路１００では、複数のキャパシタＣ１，Ｃ２から可変電圧生成部２２の制御電圧Ｖconを充電するためのキャパシタＣ１，Ｃ２を選択することができる。駆動回路１００では、選択されるキャパシタＣ１，Ｃ２によって容量を変化させることができるので、充電される電荷量を変化させることができる。したがって、駆動回路１００では、指示信号Ｓ１と選択信号Ｓ１６，Ｓ１７の双方を利用して、メインスイッチング素子ＳＷ１０がターンオンする遷移期間の初期段階の駆動電圧Ｖgprをより高精度に制御することができる。
【００３８】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３９】
１０：駆動回路
１２：切換え制御回路部
１４：チャージポンプ回路部
１８：駆動電源
２２：可変電圧生成部
Ｃ１，Ｃ２：キャパシタ
Ｓ１：指示信号
【技術分野】
【０００１】
本発明は、スイッチング素子を駆動する駆動回路に関する。
【背景技術】
【０００２】
スイッチング素子は、駆動電圧を用いて特定機能を発揮することが可能な素子であり、様々な用途で広く用いられている。スイッチング素子の一例には、絶縁ゲートを備えるスイッチング素子が知れられている。この種のスイッチング素子は、ゲート電圧に基づいて電流量を制御するものであり、例えば、直流電圧を変圧するコンバータ装置、直流電圧と交流電圧の間で変換するインバータ装置に用いられている。この種のスイッチング素子の一例には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含むパワー半導体素子が挙げられる。
【０００３】
このようなスイッチング素子のオン・オフを切換えるために、駆動回路が用いられている。例えば、駆動回路は、スイッチング素子のオンを指示する制御信号に基づいて、スイッチング素子のゲートに駆動電圧を印加してスイッチング素子のゲート電圧を上昇させる。
【０００４】
この種の駆動回路では、スイッチング素子のターンオンを高速化し、スイッチング損失を低減することが望まれている。特許文献１には、スイッチング素子のターンオンを高速化するために、チャージポンプ回路部を備えた駆動回路が開示されている。この駆動回路では、スイッチング素子がターンオンする遷移期間の初期段階において、チャージポンプ回路部のキャパシタに充電された充電電圧と駆動電源の電圧を合計した駆動電圧を用いてスイッチング素子を駆動するので、スイッチング素子のターンオンが高速化される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２００５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の技術では、チャージポンプ回路部のキャパシタを充電するときに、キャパシタに対して駆動電源が直接的に接続される。このため、キャパシタに充電される充電電圧は、駆動電源の電圧に依存した固定値である。特許文献１の技術では、駆動電源の電圧に依存した駆動電圧しか生成することができない。
【０００７】
本明細書で開示される技術は、チャージポンプ回路部を備えた駆動回路において、自由度の高い駆動回路を実現することを目的としている。
【課題を解決するための手段】
【０００８】
本明細書で開示される駆動回路は、切換え制御回路部とチャージポンプ回路部を備えている。切換え制御回路部は、スイッチング素子のゲートに駆動電圧を印加する状態と印加しない状態を切換える。チャージポンプ回路部は、スイッチング素子がターンオンする遷移期間の初期段階において、キャパシタに充電された充電電圧に基づいて駆動電源の電圧を昇圧して駆動電圧を生成し、その駆動電圧を切換え制御回路部に提供する。チャージポンプ回路部は、指示信号に基づいてキャパシタに充電される充電電圧を調整可能に構成されていることを特徴としている。本明細書で開示される駆動回路では、指示信号を利用してチャージポンプ回路部のキャパシタに充電される充電電圧を独立して調整可能であり、これにより、スイッチング素子がターンオンする遷移期間の初期段階の駆動電圧の大きさも独立して調整可能である。本明細書で開示される駆動回路は、指示信号を利用して、スイッチング素子がターンオンする遷移期間の初期段階の駆動電圧を柔軟に制御することができる。
【０００９】
チャージポンプ回路部は、複数のキャパシタを有していてもよい。この場合、チャージポンプ回路部は、選択信号に基づいて複数のキャパシタから選択されたキャパシタを充電する。この態様の駆動回路では、指示信号と選択信号の双方を利用してスイッチング素子がターンオンする遷移期間の初期段階の駆動電圧をより高精度に制御することができる。
【００１０】
チャージポンプ回路部は、ミラー期間が終了するまでに、キャパシタに蓄積された電荷を放電してもよい。この態様の駆動回路では、スイッチング素子がターンオンする遷移期間において、スイッチング素子のゲート電圧が過度に昇圧されることが抑制され、スイッチング素子のゲート絶縁膜の信頼性悪化を抑えることができる。
【発明の効果】
【００１１】
本明細書で開示される技術によると、スイッチング素子がターンオンする遷移期間の初期段階の駆動電圧を独立して調整することができる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態の駆動回路の構成を示す。
【図２Ａ】可変電圧生成部の入力と出力の関係の一例を示す。
【図２Ｂ】可変電圧生成部の入力と出力の関係の他の一例を示す。
【図２Ｃ】可変電圧生成部の入力と出力の関係の他の一例を示す。
【図３】第１実施形態の駆動回路において、各構成要素及び電圧のタイミングチャートを示す。
【図４】第１実施形態の駆動回路において、メインスイッチング素子のゲートに駆動電圧を印加し、ゲートに電荷を充電するモードを示す（指示信号が入力しない場合）。
【図５】第１実施形態の駆動回路において、メインスイッチング素子のゲートから電荷を放電するモードを示す。
【図６】第１実施形態の駆動回路において、第１キャパシタに電荷を充電するモードを示す。
【図７】第１実施形態の駆動回路において、メインスイッチング素子のゲートに駆動電圧を印加し、ゲートに電荷を充電するモードを示す（指示信号が入力する場合）。
【図８】第１実施形態の駆動回路において、メインスイッチング素子がターンオンする遷移期間の駆動電圧及びゲート電圧のタイミングチャートの詳細を示す。
【図９】第２実施形態の駆動回路の構成を示す。
【図１０】第２実施形態の駆動回路において、選択信号と各スイッチング素子の動作と選択されたキャパシタの容量の対応関係を示す。
【発明を実施するための形態】
【００１３】
（第１実施形態）
図１に、車両用のインバータ装置に搭載されるメインスイッチング素子ＳＷ１０（請求項に記載のスイッチング素子の一例）を駆動する駆動回路１０の回路図を示す。一例では、メインスイッチング素子ＳＷ１０には、ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられており、その半導体材料には炭化珪素又は窒化ガリウム系のワイドバンドギャップの化合物半導体が用いられている。駆動回路１０は、メインスイッチング素子ＳＷ１０のゲート電極に対して電荷を充電又はゲート電極から電荷を放電させることで、ゲート電極のゲート電圧Ｖgを上昇又は降下させる。このような駆動回路１０は、メインスイッチング素子ＳＷ１０のゲート電圧Ｖgを制御することで、メインスイッチング素子ＳＷ１０を流れるドレイン電流Ｉdを制御する。
【００１４】
駆動回路１０は、切換え制御回路部１２とチャージポンプ回路部１４を備えている。切換え制御回路部１２は、ＰＷＭ信号に基づいて、メインスイッチング素子ＳＷ１０のゲートに駆動電圧Ｖgprを印加する状態と駆動電圧Ｖgprを印加しない状態を切換える。チャージポンプ回路部１４は、メインスイッチング素子ＳＷ１０がターンオンする遷移期間の初期段階において、駆動電源１８の電圧Ｖsを昇圧して駆動電圧Ｖgprを生成し、その駆動電圧Ｖgprを切換え制御回路部１２に提供する。
【００１５】
切換え制御回路部１２は、第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２と第１インバータＩＮＶ１を有している。第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２は直列に接続されている。第１スイッチング素子ＳＷ１は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインがチャージポンプ回路部１４に接続されており、ソースが第２スイッチング素子ＳＷ２に接続されている。第１スイッチング素子ＳＷ１のゲートには、ＰＷＭ信号が入力している。第２スイッチング素子ＳＷ２は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが第１スイッチング素子ＳＷ１に接続されており、ソースが接地されている。第２スイッチング素子ＳＷ２のゲートには、第１インバータＩＮＶ１で反転したＰＷＭ信号が入力している。第１スイッチング素子ＳＷ１のソースと第２スイッチング素子ＳＷ２のドレインの接続点が、メインスイッチング素子ＳＷ１０のゲート抵抗Ｒgに接続されている。
【００１６】
チャージポンプ回路部１４は、第１チャージポンプ制御回路部１６と、第１ダイオードＤ１と第２ダイオードＤ２と第３ダイオードＤ３と第１キャパシタＣ１と可変電圧生成部２２を有している。第１チャージポンプ制御回路部１６は、第３スイッチング素子ＳＷ３と第４スイッチング素子ＳＷ４と第２インバータＩＮＶ２を有している。第３スイッチング素子ＳＷ３と第４スイッチング素子ＳＷ４は直列に接続されている。第３スイッチング素子ＳＷ３は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが駆動電源１８の正極に接続されており、ソースが第４スイッチング素子ＳＷ４に接続されている。第３スイッチング素子ＳＷ３のゲートには、ＰＷＭ信号が入力している。第４スイッチング素子ＳＷ４は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが第３スイッチング素子ＳＷ３に接続されており、ソースが接地されている。第４スイッチング素子ＳＷ４のゲートには、第２インバータＩＮＶ２で反転したＰＷＭ信号が入力している。
【００１７】
第１ダイオードＤ１と第２ダイオードＤ２は、制御回路部１２と可変電圧生成部２２の間で直列に接続されており、第１ダイオードＤ１のカソードが制御回路部１２の第１スイッチング素子ＳＷ１のドレインに接続されており、第２ダイオードＤ２のアノードが可変電圧生成部２２に接続されている。第３ダイオードＤ３は、カソードが第１ダイオードＤ１のアノードと第２ダイオードＤ２のカソードの接続点に接続されており、アノードが第３スイッチング素子ＳＷ３のソースと第４スイッチング素子ＳＷ４のドレインの接続点に接続されている。第１キャパシタＣ１は、一端が第１ダイオードＤ１のアノードと第２ダイオードＤ２のカソードの接続点に接続されており、他端が第３スイッチング素子ＳＷ３のソースと第４スイッチング素子ＳＷ４のドレインの接続点に接続されている。可変電圧生成部２２は、駆動電源１８の正極と第２ダイオードＤ２のアノードの間に接続されている。
【００１８】
可変電圧生成部２２は、駆動電源１８の電圧Ｖsと外部からの指示信号Ｓ１が入力可能に構成されている。可変電圧生成部２２は、指示信号Ｓ１に基づいて駆動電源１８の電圧Ｖsを変圧し、その変圧された電圧を制御電圧Ｖconとして出力する。可変電圧生成部２２は、指示信号Ｓ１が入力しないときには制御電圧Ｖconを出力しないように構成されている。一例として、可変電圧生成部２２には、可変抵抗素子を利用した可変電圧回路を利用することができる。
【００１９】
可変電圧生成部２２に入力する指示信号Ｓ１と出力される制御電圧Ｖconの関係は、図２Ａ〜Ｃに例示される。図２Ａ及び図２Ｂに示されるように、可変電圧生成部２２に入力する指示信号Ｓ１は、メインスイッチング素子ＳＷ１０の素子温度Ｔj又はドレイン電流Ｉdであってもよい。図２Ａの例では、可変電圧生成部２２は、メインスイッチング素子ＳＷ１０の素子温度Ｔj又はドレイン電流Ｉdの変動に応じて、単調に追随する制御電圧Ｖconを出力する。具体的には、可変電圧生成部２２は、メインスイッチング素子ＳＷ１０の素子温度Ｔj又はドレイン電流Ｉdが上昇すると、単調に減少する制御電圧Ｖconを出力する。図２Ｂの例では、可変電圧生成部２２は、メインスイッチング素子ＳＷ１０の素子温度Ｔj又はドレイン電流Ｉdが予め決められた複数の範囲に応じて、複数の離散した制御電圧Ｖconを出力する。具体的には、可変電圧生成部２２は、メインスイッチング素子ＳＷ１０の素子温度Ｔjが相対的に高いときに又はドレイン電流Ｉdが相対的に大きいときに、相対的に低い制御電圧Ｖconを出力する。あるいは、図２Ｃに示されるように、可変電圧生成部２２に入力する指示信号Ｓ１は、メインスイッチング素子ＳＷ１０の素子温度Ｔj、ドレイン電流Ｉd及びドレイン・ソース間電圧Ｖdsであってもよい。図２Ｃの例では、可変電圧生成部２２は、メインスイッチング素子ＳＷ１０の素子温度Ｔj、ドレイン電流Ｉd及びドレイン・ソース間電圧Ｖdsに応じて、テーブル制御された制御電圧Ｖconを出力する。
【００２０】
次に、図３のタイミングチャート及び図４〜図７の各モードを参照し、駆動回路１０の動作を説明する。
【００２１】
（可変電圧生成部２２に指示信号Ｓ１が入力しない場合）
図３に示されるように、タイミングＴ１でＰＷＭ信号が立上がると、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３がオンし、第２スイッチング素子ＳＷ２及び第４スイッチング素子ＳＷ４がオフする。これにより、図４に示されるように、第３スイッチング素子ＳＷ３、第３ダイオードＤ３、第１ダイオードＤ１、第１スイッチング素子ＳＷ１を介して駆動電源１８からメインスイッチング素子ＳＷ１０のゲート抵抗Ｒgに駆動電圧Ｖgprが印加される。駆動電圧Ｖgprは、概ね駆動電源１８の電圧Ｖsから第３ダイオードＤ３と第１ダイオードＤ１の順方向降下電圧を引いた値となる。図３に示されるように、メインスイッチング素子ＳＷ１０のゲート電圧Ｖgは、タイミングＴ１で駆動電圧Ｖgprの印加が開始してから、タイミングＴ２で定常状態になるまで上昇する。メインスイッチング素子ＳＷ１０のゲート電圧Ｖgが閾値を超えると、メインスイッチング素子ＳＷ１０がターンオンする。なお、メインスイッチング素子ＳＷ１０のスイッチング損失は、駆動電圧Ｖgprの印加が開始するタイミングＴ１からゲート電圧Ｖgが定常状態となるタイミングＴ２までの時間に強く依存する。メインスイッチング素子ＳＷ１０のスイッチング損失を低減するためには、この時間を短縮することが肝要である。
【００２２】
次に、図３に示されるように、タイミングＴ３でＰＷＭ信号が立下がると、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３がオフし、第２スイッチング素子ＳＷ２及び第４スイッチング素子ＳＷ４がオンする。これにより、図５に示されるように、メインスイッチング素子ＳＷ１０のゲート電極に充電されていた電荷は、ゲート抵抗Ｒgと第２スイッチング素子ＳＷ２を介して放電される。メインスイッチング素子ＳＷ１０のゲート電圧Ｖgは、電荷の放電に応じて下降する。メインスイッチング素子ＳＷ１０のゲート電圧Ｖgが閾値を下回ると、メインスイッチング素子ＳＷ１０がターンオフする。
【００２３】
（可変電圧生成部２２に指示信号Ｓ１が入力する場合）
図３に示されるように、ＰＷＭ信号がローのときに（第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３がオフし、第２スイッチング素子ＳＷ２及び第４スイッチング素子ＳＷ４がオンのときに）、タイミングＴ４で可変電圧生成部２２に指示信号Ｓ１が入力する。可変電圧生成部２２は、指示信号Ｓ１に応じて制御電圧Ｖconを出力する。これにより、図６に示されるように、第１キャパシタＣ１が充電される。すなわち、駆動回路１０は、メインスイッチング素子ＳＷ１０がオフのときに、指示信号Ｓ１に基づいて第１キャパシタＣ１を充電する。第１キャパシタＣ１の充電電圧ＶＣ１は、概ね可変電圧生成部２２の制御電圧Ｖconから第２ダイオードＤ２の順方向降下電圧を引いた値である。
【００２４】
次に、図３に示されるように、タイミングＴ５でＰＷＭ信号が立上がると、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３がオンし、第２スイッチング素子ＳＷ２及び第４スイッチング素子ＳＷ４がオフする。これにより、図７に示されるように、第３スイッチング素子ＳＷ３、第１キャパシタＣ１、第１ダイオードＤ１、第１スイッチング素子ＳＷ１を介して駆動電源１８からメインスイッチング素子ＳＷ１０のゲート抵抗Ｒgに駆動電圧Ｖgprが印加される。このとき、駆動電源１８と第１キャパシタＣ１が直列に接続されることから、駆動電源１８の電圧Ｖsが第１キャパシタＣ１の充電電圧ＶＣ１によって昇圧される。駆動電圧Ｖgprは、概ね駆動電源１８の電圧Ｖsと第１キャパシタＣ１の充電電圧ＶＣ１の合計から第１ダイオードＤ１の順方向降下電圧を引いた値である。このように、第１キャパシタＣ１が予め充電されていることによって、駆動電圧Ｖgprは、駆動電源１８の電圧Ｖsに対して概ね第１キャパシタＣ１の充電電圧ＶＣ１に応じて昇圧される。これにより、図３に示されるように、メインスイッチング素子ＳＷ１０のゲート電圧Ｖgは、相対的に高速に上昇する（タイミングＴ１〜Ｔ２よりもタイミングＴ５〜Ｔ６が短い）。
【００２５】
図８に、タイミングＴ５〜Ｔ６（メインスイッチング素子ＳＷ１０がターンオンする遷移期間）の様子をより詳細に示す。駆動電圧Ｖgprは、メインスイッチング素子ＳＷ１０のターンオンと同時に大きく立ち上がり、第１キャパシタＣ１に充電していた電荷がメインスイッチング素子ＳＷ１０のゲート入力容量に移動するのに伴って減少する。駆動回路１０では、第１キャパシタＣ１の容量がメインスイッチング素子ＳＷ１０のゲート入力容量よりも小さく設定されているので、ミラー期間が終了するタイミングＴmirrまでに、第１キャパシタＣ１に充電していた全ての電荷がメインスイッチング素子ＳＷ１０のゲート入力容量に移動する。このため、駆動電圧Ｖgprは、ミラー期間が終了するタイミングＴmirrまでに、第１キャパシタＣ１の充電電圧ＶＣ１に相当する部分が減少する。第１キャパシタＣ１に充電していた全ての電荷がメインスイッチング素子ＳＷ１０のゲート入力容量に移動した後は、図４に示されるように、第３スイッチング素子ＳＷ３、第３ダイオードＤ３、第１ダイオードＤ１、第１スイッチング素子ＳＷ１を介して駆動電源１８からメインスイッチング素子ＳＷ１０のゲート抵抗Ｒgに駆動電圧Ｖgprが印加される。この結果、駆動電圧Ｖgprは、概ね駆動電源１８の電圧Ｖsから第３ダイオードＤ３と第１ダイオードＤ１の順方向降下電圧を引いた値となる。
【００２６】
このように、駆動回路１０では、メインスイッチング素子ＳＷ１０がターンオンする遷移期間のうちのミラー期間において相対的に高い駆動電圧Ｖgprを印加し、ミラー期間の終了後には相対的に低い駆動電圧Ｖgprを印加する。このため、駆動回路１０は、メインスイッチング素子ＳＷ１０のスイッチング速度を高速化させながら、メインスイッチング素子ＳＷ１０のゲート電極に過度な電圧が印加することを抑制することができる。駆動回路１０は、メインスイッチング素子ＳＷ１０のスイッチング損失を改善しながら、ゲート絶縁膜の信頼性悪化を抑制することができる。
【００２７】
次に、図３に示されるように、タイミングＴ７でＰＷＭ信号が立下がると、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３がオフし、第２スイッチング素子ＳＷ２及び第４スイッチング素子ＳＷ４がオンする。これにより、図５に示されるように、メインスイッチング素子ＳＷ１０のゲート電極に充電されていた電荷は、ゲート抵抗Ｒgと第２スイッチング素子ＳＷ２を介して放電される。メインスイッチング素子ＳＷ１０のゲート電圧Ｖgは、電荷の放電に応じて下降する。メインスイッチング素子ＳＷ１０のゲート電圧Ｖgが閾値を下回ると、メインスイッチング素子ＳＷ１０がターンオフする。
【００２８】
以下、駆動回路１０の特徴を整理する。
（１）駆動回路１０では、可変電圧生成部２２が、外部からの指示信号Ｓ１に基づいて第１キャパシタＣ１に蓄積される電荷量を独立して調整可能に構成されていることを特徴としている。このため、メインスイッチング素子ＳＷ１０がターンオンする遷移期間の初期段階の駆動電圧Ｖgprも独立して調整可能である。駆動回路１０は、外部からの指示信号Ｓ１を利用して、メインスイッチング素子ＳＷ１０がターンオンする遷移期間の初期段階の駆動電圧Ｖgprを柔軟に制御することができる。
【００２９】
（２）通常、メインスイッチング素子ＳＷ１０の特性は均一ではなく、様々なバラツキが存在している。例えば、メインスイッチング素子ＳＷ１０には、ゲート電極の入力容量のバラツキ、温度特性上のバラツキが存在する。また、チャージポンプ回路部１４の特性も均一ではなく、様々なバラツキが存在している。例えば、チャージポンプ回路部１４には、第１キャパシタＣ１の容量のバラツキ、温度特性上のバラツキが存在する。駆動回路１０では、図２Ａ〜Ｃに例示されるように、指示信号Ｓ１にメインスイッチング素子ＳＷ１０の素子温度Ｔj、ドレイン電流Ｉd及びドレイン・ソース間電圧Ｖdsを利用することができる。これらの情報には、メインスイッチング素子ＳＷ１０のバラツキが反映している。このため、可変電圧生成部２２が指示信号Ｓ１に基づいて制御電圧Ｖconを制御することで、メインスイッチング素子ＳＷ１０のバラツキに基づいて適宜に調整された駆動電圧Ｖgprを生成することができる。例えば、メインスイッチング素子ＳＷ１０の素子温度Ｔjの上昇に伴ってメインスイッチング素子ＳＷ１０のゲートの閾値電圧が低下してスイッチング速度が異常に高速化されるのを抑えるために、可変電圧生成部２２が出力する制御電圧Ｖconを低く抑え、駆動電圧Ｖgprを低く抑えてメインスイッチング素子ＳＷ１０のスイッチング速度を低速化することができる。また、メインスイッチング素子ＳＷ１０のドレイン電流Ｉdの増加に伴ってリカバリ電流が増加するのを抑えるために、可変電圧生成部２２が出力する制御電圧Ｖconを低く抑え、駆動電圧Ｖgprを低く抑えてメインスイッチング素子ＳＷ１０のドレイン電流Ｉdを小さく抑えることができる。このように、駆動回路１０は、指示信号Ｓ１を利用して駆動電圧Ｖgprを制御することにより、メインスイッチング素子ＳＷ１０等のバラツキを補償することができる。
【００３０】
（３）駆動回路１０で駆動されるメインスイッチング素子ＳＷ１０では、ターンオンの遷移期間の前半段階において相対的に高い駆動電圧Ｖgprを用いてゲート電圧Ｖgの立ち上がり速度が相対的に高速化されており、ターンオンの遷移期間の後半段階において相対的に低い駆動電圧Ｖgprを用いてゲート電圧Ｖgの立ち上がり速度が相対的に低速化されている。ターンオンの遷移期間の後半段階におけるゲート電圧Ｖgの立ち上がり速度は、メインスイッチング素子ＳＷ１０のドレイン電流のサージ及びドレイン電流のリンギングに強く影響する。駆動回路１０を用いると、ターンオンの遷移期間の後半段階におけるゲート電圧Ｖgの立ち上がり速度が低速化されているので、メインスイッチング素子ＳＷ１０がターンオンするときのドレイン電流のサージ及びドレイン電流のリンギング現象が抑えられる。一方で、ターンオンの遷移期間の前半段階におけるゲート電圧Ｖgの立ち上がり速度が高速化されており、スイッチング損失の増大が抑えられている。
【００３１】
（４）メインスイッチング素子ＳＷ１０の半導体材料には、炭化珪素又は窒化ガリウム系のワイドバンドギャップの化合物半導体が用いられている。このようなワイドバンドギャップの化合物半導体で形成されるメインスイッチング素子ＳＷ１０では、ドレイン電流のサージ及びドレイン電流のリンギングが特に問題となっている。したがって、駆動回路１０は、ワイドバンドギャップの化合物半導体で形成されるメインスイッチング素子ＳＷ１０を駆動する場合に特に有用である。
【００３２】
（５）駆動回路１０を構成する制御回路部１２と第１チャージポンプ制御回路部１６は、共通の回路構成である。これら回路部には、例えば、市販のゲート駆動用フォトカプラを利用することができる。また、駆動回路１０を構成する可変電圧生成部２２には、可変抵抗素子を利用した市販の可変電圧回路を利用することができる。このように駆動回路１０を構成する各構成要素は、広く普及している汎用品を用いて構築することができる。
【００３３】
（第２実施形態）
図９に示されるように、前述の駆動回路１０と対比すると、駆動回路１００は、第２チャージポンプ制御回路部１７と第４ダイオードＤ４と第２キャパシタＣ２とを有していることを特徴としている。第２チャージポンプ制御回路部１７は、第５スイッチング素子ＳＷ５と第６スイッチング素子ＳＷ６と第３インバータＩＮＶ３を有している。第５スイッチング素子ＳＷ５と第６スイッチング素子ＳＷ６は直列に接続されている。第５スイッチング素子ＳＷ５は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが駆動電源１８の正極に接続されており、ソースが第６スイッチング素子ＳＷ６に接続されている。第６スイッチング素子ＳＷ６は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが第５スイッチング素子ＳＷ５に接続されており、ソースが接地されている。
【００３４】
第４ダイオードＤ４は、カソードが第１ダイオードＤ１と第２ダイオードＤ２の接続点に接続されており、アノードが第５スイッチング素子ＳＷ５と第６スイッチング素子ＳＷ６の接続点に接続されている。キャパシタＣ２は、一端が第１ダイオードＤ１と第２ダイオードＤ２の接続点に接続されており、他端が第５スイッチング素子ＳＷ５と第６スイッチング素子ＳＷ６の接続点に接続されている。
【００３５】
駆動回路１００は、第１選択信号Ｓ１６及び第２選択信号Ｓ１７に基づいて、複数のキャパシタＣ１，Ｃ２から可変電圧生成部２２の制御電圧Ｖconを充電するためのキャパシタＣ１，Ｃ２を選択する。第１選択信号Ｓ１６は、第１チャージポンプ制御回路部１６を制御し、第１キャパシタＣ１を選択するか否かを決定する。第２選択信号Ｓ１７は、第２チャージポンプ制御回路部１７を制御し、第２キャパシタＣ２を選択するか否かを決定する。
【００３６】
図１０に、選択信号Ｓ１６，Ｓ１７と各スイッチング素子ＳＷ３，ＳＷ４，ＳＷ５，ＳＷ６の動作と選択されたキャパシタＣ１，Ｃ２の容量の対応表を示す。選択信号Ｓ１６，Ｓ１７が「０」の場合、対応するキャパシタＣ１，Ｃ２が選択されないことを示す。選択信号Ｓ１６，Ｓ１７が「１」の場合、対応するキャパシタＣ１，Ｃ２が選択されることを示す。ここで、図１０の「連動」とは、ＰＷＭ信号が各スイッチング素子ＳＷ３，ＳＷ４，ＳＷ５，ＳＷ６のゲートに入力することを示す。
【００３７】
このように、駆動回路１００では、複数のキャパシタＣ１，Ｃ２から可変電圧生成部２２の制御電圧Ｖconを充電するためのキャパシタＣ１，Ｃ２を選択することができる。駆動回路１００では、選択されるキャパシタＣ１，Ｃ２によって容量を変化させることができるので、充電される電荷量を変化させることができる。したがって、駆動回路１００では、指示信号Ｓ１と選択信号Ｓ１６，Ｓ１７の双方を利用して、メインスイッチング素子ＳＷ１０がターンオンする遷移期間の初期段階の駆動電圧Ｖgprをより高精度に制御することができる。
【００３８】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３９】
１０：駆動回路
１２：切換え制御回路部
１４：チャージポンプ回路部
１８：駆動電源
２２：可変電圧生成部
Ｃ１，Ｃ２：キャパシタ
Ｓ１：指示信号
【特許請求の範囲】
【請求項１】
スイッチング素子を駆動する駆動回路であって、
スイッチング素子のゲートに駆動電圧を印加する状態と印加しない状態を切換える切換え制御回路部と、
前記スイッチング素子がターンオンする遷移期間の初期段階において、キャパシタに充電された充電電圧に基づいて駆動電源の電圧を昇圧して前記駆動電圧を生成し、前記駆動電圧を前記切換え制御回路部に提供するチャージポンプ回路部と、を備えており、
前記チャージポンプ回路部では、指示信号に基づいて前記キャパシタに充電される充電電圧が調整可能に構成されている駆動回路。
【請求項２】
前記チャージポンプ回路部は、複数のキャパシタを有しており、選択信号に基づいて前記複数のキャパシタから選択されたキャパシタを充電する請求項１に記載の駆動回路。
【請求項３】
前記チャージポンプ回路部は、ミラー期間が終了するまでに、前記キャパシタに充電された電荷を放電する請求項１又は２に記載の駆動回路。
【請求項１】
スイッチング素子を駆動する駆動回路であって、
スイッチング素子のゲートに駆動電圧を印加する状態と印加しない状態を切換える切換え制御回路部と、
前記スイッチング素子がターンオンする遷移期間の初期段階において、キャパシタに充電された充電電圧に基づいて駆動電源の電圧を昇圧して前記駆動電圧を生成し、前記駆動電圧を前記切換え制御回路部に提供するチャージポンプ回路部と、を備えており、
前記チャージポンプ回路部では、指示信号に基づいて前記キャパシタに充電される充電電圧が調整可能に構成されている駆動回路。
【請求項２】
前記チャージポンプ回路部は、複数のキャパシタを有しており、選択信号に基づいて前記複数のキャパシタから選択されたキャパシタを充電する請求項１に記載の駆動回路。
【請求項３】
前記チャージポンプ回路部は、ミラー期間が終了するまでに、前記キャパシタに充電された電荷を放電する請求項１又は２に記載の駆動回路。
【図１】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−９９１８１（Ｐ２０１３−９９１８１Ａ）
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願番号】特願２０１１−２４１８３５（Ｐ２０１１−２４１８３５）
【出願日】平成２３年１１月４日（２０１１．１１．４）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【Ｆターム（参考）】
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願日】平成２３年１１月４日（２０１１．１１．４）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【Ｆターム（参考）】
[ Back to top ]