説明

高周波回路モジュール

【課題】 実装面積がベアチップ半導体装置と略同一となるような小型の高周波回路モジュールを得る。
【解決手段】 ベアチップ半導体装置2と、外形寸法が前記ベアチップ半導体装置2と略同一である薄膜回路基板3と、外形寸法が前記ベアチップ半導体装置2と略同一である低温焼成セラミック(LTCC)多層基板4と、を有しており、前記薄膜回路基板3は、前記ベアチップ半導体装置2が実装される面と反対側の面に、前記低温焼成セラミック多層基板と電気的に接合される複数の接合パッドを有し、前記ベアチップ半導体装置が実装される面に、前記前記ベアチップ半導体装置の端子を接合する複数の接合導体7、及び前記接合パッドとビアホール導体で連結された複数の配線パッドを有しており、前記接合導体と前記配線パッドは配線導体で連結されている。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、携帯電話や携帯情報端末(PDA)等の、移動通信機器に用いられる高周波回路モジュールに関するものである。
【背景技術】
【0002】
近年、携帯電話、PDA及び車載通信機器などの移動通信機器の普及が急速に進んでいる。このような移動通信機器は、通信の伝送速度向の要求がある。これに対応するため、通信機器の動作周波数がより高くなる方向に向かっている。
【0003】
このような高周波で動作する通信機器には、例えば特開2005−123909号公報等に示されているような高周波回路モジュールが搭載されている。一般的な高周波回路モジュールの例を図6及び図7に示す。図6に示す高周波回路モジュール21は、樹脂基板22上に無線用半導体装置23と、バランスフィルタ等のフィルタ装置24と、電源ライン等のノイズ低減や高周波整合のための受動部品25(インダクタ、コンデンサ、抵抗器)が搭載されている。
【0004】
また、図7に示す高周波回路モジュール31は、低温焼結性セラミック(LTCC)多層基板32を配線基板としており、フィルタ装置や内蔵可能な受動部品等がLTCC多層基板32内に内蔵され、その他の受動部品35が基板上に搭載されている構造である。
【0005】
【特許文献1】特開2005−123909号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
近年では、モジュールの小型化の要求が高まっている。上記のような構造においては、半導体の小型化、0603(0.6mm×0.3mm)形状や0402(0.4mm×0.2mm)形状の小型LCR部品の搭載、フリップチップ実装等の採用、高精度マウンタによる狭い間隔での部品実装により、モジュールの小型化が進められてきた。そしてモジュールのさらなる小型化のため、半導体装置をベアチップの形で実装する方法が実用化されている。
【0006】
しかし、ベアチップ半導体装置はパッケージ化を想定されていることが多く、ワイヤボンディング接続のために端子をチップ外周に並べて形成されているため、その端子間ピッチは80μm以下となっている。一方半導体装置が搭載される配線基板は、例えばLTCC多層基板の場合は端子間ピッチが200μm以上となっている。そのためベアチップ半導体装置とLTCC多層基板を電気的に接続するためには再配線のためのワイヤボンディングが必要であった。そのため、ワイヤボンディングに必要な面積が生じるため小型化が困難であった。また、ワイヤボンディングによる再配線では、ワイヤの線抵抗により高周波領域での損失が大きくなるという問題があった。
【0007】
本発明は、このような課題を解決して、高周波領域での損失の少ない小型の高周波回路モジュールを得るものである。
【課題を解決するための手段】
【0008】
本発明は、低温焼成セラミック(LTCC)多層基板と、前記低温焼成セラミック多層基板上に実装された、薄膜により形成された配線パターンを有する回路基板と、前記回路基板上に実装されたベアチップ半導体装置と、を有しており、前記回路基板は、前記ベアチップ半導体装置が実装される面と反対側の面に、前記低温焼成セラミック多層基板と電気的に接合される複数の接合パッドを有し、前記ベアチップ半導体装置が実装される面に、前記前記ベアチップ半導体装置の端子を接合する複数の接合導体を有しており、前記接合パッドと前記接合導体は、ビアホール導体で直接接続されるか、あるいは前記回路基板の何れかの面に配置された配線パッドを介して接続され、前記接合パッドと前記配線パッドは、ビアホール導体または配線導体で接続され、前記接合導体と前記配線パッドは配線導体またはビアホール導体で接続されていることを特徴とする高周波回路モジュールを提案する。
【0009】
また、本発明では、前記回路基板は、何れかの面に薄膜受動素子が形成されており、前記薄膜受動素子は前記配線導体に接続されていることを特徴とする高周波回路モジュールを提案する。
【0010】
また、本発明では、複数の前記配線パッドのうちのいくつかは前記接合導体と一体化されていることを特徴とする高周波回路モジュールを提案する。
【0011】
また、本発明では、前記ベアチップ半導体装置、前記回路基板及び前記低温焼成セラミック多層基板は、外形寸法が略同一であることを特徴とする高周波回路モジュールを提案する。
【発明の効果】
【0011】
本発明によれば、ワイヤボンディングによる再配線の必要がなくなるので、低損失で小型の高周波回路モジュールを得ることができる。また、回路基板と低温焼成セラミック多層基板の外形寸法を略同一とすることによって、その実装面積をベアチップ半導体装置と略同一とすることもできるようになる。
【発明を実施するための最良の形態】
【0012】
本発明に係る高周波回路モジュールの実施形態を、図1乃至図3に基づいて説明する。
図1は本発明の高周波回路モジュールの側面図、図3は本発明の高周波回路モジュールの構成を示す分解斜視図である。本発明の高周波回路モジュール1は、RF+ベースバンドLSl等のベアチップ半導体装置2が薄膜により形成された配線パターンを有する回路基板3上に実装されおり、さらにこの回路基板3がLTCC多層基板4上に実装されている。LTCC多層基板4には端子電極5cが形成されており、外部の回路と電気的に接続される。また、LTCC多層基板4の内部には、受動素子が内蔵されており(図示せず)、フィルタ装置等を形成している。ベアチップ半導体装置2と回路基板3とLTCC多層基板4は外形寸法が略同一に形成されている。
【0013】
図2に本発明の高周波回路のモジュールを構成する薄膜により形成された配線パターンを有する回路基板3を示す。図2(a)と図2(c)はベアチップ半導体装置2が実装される面の平面図である。この面には配線パターンとして、ベアチップ半導体装置2の端子5aと接続される複数の接合導体7と、ビアホール導体6を有する配線パッド8aが形成されている。接合導体7は配線導体9によって配線パッド8aと接続される。なお、接合導体7は、接合導体7aのように配線パッドと一体になっているものや、接合導体7bのようにビアホール導体6を有するものがあっても良い。
【0014】
図2(b)と(d)はベアチップ半導体装置2が実装される面と反対側の面すなわちLTCC多層基板4と向き合う面の平面図で、図2(b)は図2(a)の裏面、図2(d)は図2(c)の裏面を示す平面図である。図2(b)に示した面では、LTCC多層基板4の上面に形成された複数の接続電極5bに対応する位置に接合パッド8bが形成されている。この接合パッド8bはビアホール導体6を通じて反対の面、すなわちベアチップ半導体装置2が実装される面に形成された配線パッド8aまたは接合導体7bに接続されている。図2(d)に示した面では、LTCC多層基板4の上面に形成された複数の接続電極5bに対応する位置に接合パッド8b及び8dが形成されており、さらにビアホール導体6を有する配線パッド8cが形成されている。接合パッド8bはビアホール導体6を通じて反対の面に形成された配線パッド8aに接続されており、接合パッド8dは配線導体9によって配線パッド8cと接続されている。配線パッド8cはビアホール導体6を通じて接合導体7bに接続されている。
【0015】
接合パッド8b及び8dは、接合導体7、7a及び7bと同数形成されている。接合導体7、7a及び7bは薄膜プロセスによりベアチップ半導体装置2の端子5aのピッチと略同じピッチで回路基板3の外周部に形成されている。これを配線導体9及び配線パッド8a、8cによって引き回すことにより、導体間のピッチを大きく広げることができる。これにより、端子間ピッチが80μm以下のベアチップ半導体装置2と端子間ピッチが200μm以上のLTCC多層基板4とを、ワイヤボンディングを用いずに接続することができるようになる。このように、本発明によれば端子間ピッチの異なるもの同士をワイヤボンディングを用いずに接続することができるため、高周波回路モジュール1を小型化することができる。
【0016】
なお、回路基板3の何れかの面に薄膜受動素子10を形成し、配線導体9にこの薄膜受動素子10を接続しても良い。このような構造をとることにより、受動素子の実装が回路基板3を実装することでなされるため、実装コストを低減することができる。また、LTCC多層基板に内蔵できない素子例えば高容量のコンデンサのような受動素子を内蔵できるため、その分のモジュールの実装面積を削減することができ、より小型化することができる。このような薄膜受動素子10を形成した回路基板3は、例えばSiP(Silicon−in−Package)等によって得ることができる。また、回路基板3の基板材料としては例えばSi、SiO、SiC、Si等のシリコン系の材料が好適である。
【0017】
また、LTCC多層基板4と組み合わせることにより、熱膨張係数が近接するため、ワイヤボンディングを用いずにビアホール導体6接続することができるようになり、高周波回路モジュール1を小型化することができる。
【0018】
また、ベアチップ半導体装置2の端子5aと接合導体7、7a及び7bとの接続、及び接合パッド8b及び8dとLTCC多層基板4の接続電極5bとの接続は、半田バンプによるフリップチップ接続、またはAuバンプによるACF(Anisotropic Conductive Film:非等方性導電フィルム)接合、NCF(Non Conductive Film)接合やUS超音波接合などによって行われる。特にACF接合やUS接合はバンプの高さを抑えられるので、モジュールの低背化に有利である。
【0019】
また、ベアチップ半導体装置2と回路基板3、及び回路基板3とLTCC多層基板4をバンプで接続した場合、これらの間に隙間が形成されることがある。この隙間をアンダーフィルで充填しても良い。アンダーフィルの材料としては例えばエポキシ樹脂等がある。アンダーフィルを充填することにより、機械衝撃または熱衝撃への耐久性が向上する。
【0020】
次に本発明に係る高周波回路モジュールのその他の実施形態を、図4及び図5に基づいて説明する。図4は高周波回路モジュール1にシールド11を設けたものである。このシールド11は、例えば導電ペーストを塗布する等の方法で形成することができる。このようなシールド11を設けることにより、電気的な干渉を抑制することができる。
【0021】
また、図5には、回路基板3とLTCC多層基板4の間に回路基板3aをさらに設けた高周波回路モジュール1‘が示されている。静電容量(コンデンサ)、インダクタンス(インダクタ)、抵抗値(抵抗器)等の特性値が大きな薄膜受動素子を形成する場合や、半導体装置の回路規模が大きい場合に、回路基板を複数スタックすることにより必要になるモジュール面積を軽減することができる。
【0022】
以上、本発明の実施形態を説明したが、本発明の範囲内であれば、形状、接合部材、基板の配線の取り回し等は上記の実施形態に限定されるものではない。例えば、鏡面研磨されたLTCC多層基板の上面に薄膜回路及び/または薄膜受動素子を形成して、その上にベアチップ半導体装置を実装した高周波回路モジュールでも良い。
【図面の簡単な説明】
【0023】
【図1】本発明の高周波回路モジュールの側面図である。
【図2】本発明の高周波回路のジュールを構成する薄膜により形成された配線パターンを有する回路基板を示す平面図であり、(a)と(c)はベアチップ半導装置が実装される面、(b)と(d)はベアチップ半導体装置が実装される面と反対側の面を示す。
【図3】本発明の高周波回路のジュールの構成を示す分解斜視図である。
【図4】本発明の高周波回路モジュールのその他の実施形態を示す側面図である。
【図5】本発明の高周波回路モジュールのその他の実施形態を示す側面図である。
【図6】従来の高周波回路モジュールを示す平面図である。
【図7】従来の高周波回路モジュールを示す平面図である。
【符号の説明】
【0024】
1、1‘、21、31 高周波回路モジュール
2 ベアチップ半導体装置
3、3a 回路基板
4 LTCC多層基板
5a ベアチップ半導体装置の端子
5b LTCC多層基板の接続電極
5c 端子電極
6 ビアホール導体
7、7a、7b 接合導体
8a、8c 配線パッド
8b、8d 接合パッド
9 配線導体
10 薄膜受動素子
11 シールド

【特許請求の範囲】
【請求項1】
低温焼成セラミック多層基板と、前記低温焼成セラミック多層基板上に実装された、薄膜により形成された配線パターンを有する回路基板と、前記回路基板上に実装されたベアチップ半導体装置と、を有しており、
前記回路基板は、前記ベアチップ半導体装置が実装される面と反対側の面に、前記低温焼成セラミック多層基板と電気的に接合される複数の接合パッドを有し、
前記ベアチップ半導体装置が実装される面に、前記前記ベアチップ半導体装置の端子を接合する複数の接合導体を有しており、
前記接合パッドと前記接合導体は、ビアホール導体で直接接続されるか、あるいは前記回路基板の何れかの面に配置された配線パッドを介して接続され、
前記接合パッドと前記配線パッドは、ビアホール導体または配線導体で接続され、
前記接合導体と前記配線パッドは配線導体またはビアホール導体で接続されていることを特徴とする高周波回路モジュール。
【請求項2】
前記回路基板は、何れかの面に薄膜受動素子が形成されており、前記薄膜受動素子は前記配線導体に接続されていることを特徴とする請求項1に記載の高周波回路モジュール。
【請求項3】
複数の前記配線パッドのうちのいくつかは前記接合導体と一体化されていることを特徴とする請求項1に記載の高周波回路モジュール。
【請求項4】
前記ベアチップ半導体装置、前記回路基板及び前記低温焼成セラミック多層基板は、外形寸法が略同一であることを特徴とする請求項1に記載の高周波回路モジュール。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate


【公開番号】特開2007−324557(P2007−324557A)
【公開日】平成19年12月13日(2007.12.13)
【国際特許分類】
【出願番号】特願2006−182481(P2006−182481)
【出願日】平成18年6月5日(2006.6.5)
【出願人】(000204284)太陽誘電株式会社 (964)
【Fターム(参考)】