高密度プリントヘッドに関する結合シリコン構造体
【課題】半導体装置製造技術を用いて、ジェット積層体を含むプリントヘッドを形成する小型形状の高解像度装置を提供する。
【解決手段】ブランケット金属層１４、ブランケット圧電素子層、及びブランケット導電層を、半導体ウエハ又は半導体ウエハの部分等の半導体基板１０を覆って形成することができる。圧電素子層及びブランケット導電層をパターン化して、複数のトランデューサ圧電素子２０Ａ、２０Ｂ、２０Ｃと上部電極４０とをそれぞれ提供することができ、金属層により、複数のトランデューサに関する下部電極１４が形成される。その後、半導体基板をパターン化して、プリントヘッドのジェット積層体に関する本体プレートを形成することができる。
【解決手段】ブランケット金属層１４、ブランケット圧電素子層、及びブランケット導電層を、半導体ウエハ又は半導体ウエハの部分等の半導体基板１０を覆って形成することができる。圧電素子層及びブランケット導電層をパターン化して、複数のトランデューサ圧電素子２０Ａ、２０Ｂ、２０Ｃと上部電極４０とをそれぞれ提供することができ、金属層により、複数のトランデューサに関する下部電極１４が形成される。その後、半導体基板をパターン化して、プリントヘッドのジェット積層体に関する本体プレートを形成することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本教示は、インクジェットプリント装置の分野に関し、詳細には、高密度圧電インクジェットのプリントヘッド及び高密度圧電インクジェットのプリントヘッドを含むプリンタに関する。
【背景技術】
【０００２】
印刷業界では、ドロップ・オン・デマンド式インクジェット技術が広く使われている。ドロップ・オン・デマンド式インクジェット技術を用いるプリンタは、サーマルインクジェット技術又は圧電インクジェット技術のうちのどちらかを用いることができる。圧電インクジェットは、その製造コストがサーマルインクジェットよりも高いにかかわらず、幅の広い種類のインク使用でき、コゲーションの問題を取り除くことができるため、一般的に好まれている。
【０００３】
圧電インクジェットのプリントヘッドは、一般に可撓性ダイヤフラムを含み、このダイヤフラムはステンレス銅等から製造される。圧電インクジェットのプリントヘッドは、ダイヤフラムに取り付けられる個々の圧電トランデューサのアレイ（即ち、ＰＺＴ又はアクチュエータ）を含むことができる。その他の構造体としては、１つ以上のレーザによりパターン化された誘電隔離層、及び各トランデューサに電気的に接続する可撓性プリント回路（フレックス回路）、又はプリント基板（ＰＣＢ）を含むことができる。プリントヘッドは本体プレート、出口プレート、及び開口プレートをさらに含むことができ、これらはそれぞれステンレス銅から製造される。さらに、プリントヘッドは、レーザによりパターンされた化接着剤層等の、種々の接着剤層を含んで、各構造体を一つに結合して、インクタンクから、プリントヘッドの中を、開口プレート内の複数のノズルまで達するインクの経路を提供することができる。
【０００４】
圧電プリントヘッドを使用中、一般的には、電圧源に電気的に接続するフレックス回路の電極の電気接続を通して、電圧が圧電トランデューサに印加されて、屈曲し、または、曲がり、その結果ダイヤフラムも屈曲する。圧電トランデューサがダイヤフラムを屈曲させることで、チャンバから開口プレート内の特定なノズル（即ち、１つ以上の開口）を通って一定量のインクが噴射される。さらにこの屈曲により、メインインクタンクから開口を通ってチャンバ内に次のインクが引き込まれ、噴射されたインクと入れ替わる。
【０００５】
プリントヘッドの解像度と密度が増加すると、電気の相互接続が可能な領域が減少する。ヘッド内のインク供給構造体及び電気の相互接続等のその他の機能のルーティングにより、この減少したスペースが奪い合われ、使用する種類の材料に規制が加えられる。例えば、６００ドット・パー・インチ（ＤＰＩ）のプリントヘッドを用いて使用する現在の技術では、各配線がフレックス回路のパッドアレイ（即ち、電極アレイ）内のパッド（即ち、電極）と電気的に接続した状態で、並列の電気配線を、このフレックス回路上に含むことができる。この並列配線は、３８マイクロメータ（μｍ）のピッチ及び１６μｍの配線幅を含むことができ、これにより、各配線間で２２μｍのスペースを残せる。プリントヘッドの密度が増加すると、現在のフレックス回路の設計では、慣例により、より厳しい公差と、より小さな形状を有する配線及びパッドの形状が要求される。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
信頼性、生産性、及び拡張性が向上したプリントヘッドを製造する方法、及びその方法により製造される、プリントヘッドが望まれることになる。
【課題を解決するための手段】
【０００７】
本教示の一実施形態では、複数のトランデューサを有するプリントヘッドのジェット積層体を形成する方法を含むことができ、この方法は、半導体基板を覆って金属層を形成するステップと、この金属層を覆って圧電層を形成するステップと、この圧電層を覆って導電層を形成するステップと、を含む。導電層をエッチングして、複数のトランデューサに関する、複数のトランデューサの上部電極を形成することができる。さらに、圧電層をエッチングして複数のトランデューサに関する複数の圧電素子を形成することができ、半導体基板をエッチングし、本体プレートを、プリントヘッドのジェット積層体に関する半導体基板から形成することができる。
【０００８】
別の実施形態では、プリントヘッドのジェット積層体が、複数のトランデューサを含むことができ、このプリントヘッドのジェット積層体は、半導体基板の本体プレートと、半導体基板の本体プレートを覆うダイヤフラムと、このダイヤフラムを覆うパターン化圧電層と、このパターン化圧電層を覆うパターン化導電層とを含む。一実施形態では、このダイヤフラムは、複数のトランデューサの導電性下部電極を含み、パターン化圧電層は、複数のトランデューサに関する複数の圧電素子を含み、このパターン化導電層は、複数のトランデューサに関する複数の上部電極を含む。
【０００９】
本教示の別の実施形態では、プリンタが、プリントヘッドのジェット積層体を有するプリントヘッドを含むことができる。プリントヘッドのジェット積層体は、複数のトランデューサと、半導体基板の本体プレートと、半導体基板の本体プレートを覆うダイヤフラムと、ダイヤフラムを覆うパターン化圧電層と、パターン化圧電層を覆うパターン化導電層と、を含むことができる。一実施形態では、このダイヤフラムは、複数のトランデューサの導電性の下部電極を含み、パターン化圧電層は、複数のトランデューサに関する複数の圧電素子を含み、パターン化導電層は、複数のトランデューサに関する複数の上部電極を含む。またプリンタは、プリントヘッドを取り囲むプリンタ収納室をさらに含むことができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図２】図２は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図３】図３は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図４】図４は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図５】図５は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図６】図６は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図７】図７は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図８】図８は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図９】図９は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図１０】図１０は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図１１】図１１は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図１２】図１２は、本教示の一実施形態による、インクジェットのプリントヘッドを含むプリンタの斜視図である。
【図１３】図１３は、本教示の別の実施形態による、インクジェットのプリントヘッドの構造体の製造過程を示す平面図である。
【図１４】図１４は、本教示の別の実施形態による、インクジェットのプリントヘッドの構造体の製造過程を示す平面図である。
【図１５】図１５は、本教示の別の実施形態による、インクジェットのプリントヘッドの構造体の製造過程を示す平面図である。
【図１６】図１６は、本教示の別の実施形態による、インクジェットのプリントヘッドの構造体の製造過程を示す平面図である。
【発明を実施するための形態】
【００１１】
図面内の詳細部のいくつかのは、構造体の正確さ、詳細さ、縮尺を厳密に維持するよりもむしろ、本教示を理解し易くするために簡略化して示されていることを理解されたい。
【００１２】
本明細書で使用される「プリンタ」という用語は、他に特に規定がない限り、デジタル複写機、製本機、ファクシミリ、多機能装置、作図装置等の、あらゆる目的で印刷物を出力する機能を実行する全ての装置を包含する。
【００１３】
圧電プリントヘッドの設計は、種々の故障モードが含まれることで知られている。例えば、複数の材料及び積層は、離脱、即ち層間剥離を起し易く、これにより、インク漏れ、や圧電トランデューサの電気的接続の腐食が発生する可能性がある。さらに、汚れによりノズルが詰まる可能性もあり、これが印刷品質の低下につながる。また、パターン化接着剤層と隔離層との位置ずれにより、インク経路のインク流が制限される可能性がある。プリントヘッドの耐用期間に渡る、温度サイクル、及びその他の誘発ストレスによる障害により信頼性が悪影響を受ける可能性もある。
【００１４】
さらに、各圧電トランデューサへ個々の配線（即ち、リード線）を走らせるスペースが、フレックス回路又はＰＣＢ上で制限される。圧電トランデューサの数が増えて、より高い解像度のプリントヘッドが提供されると、利用可能なスペースに多くの配線を提供することがさらに困難となる。
【００１５】
本教示の一実施形態では、半導体ウエハ組立体製造技術等の、半導体素子の（ミクロ電子工学の）製造技術を用いた、様々なプリントヘッドの機械的構造及び電気的構造の製造過程を含むことができる。下記により詳細に記載するが、例えば、従来のステンレス銅の本体プレートを、エッチングされた半導体基板から製造される構造体に置き換えることができる。従来のステンレス銅のダイヤフラムを、半導体基板を覆って形成される金属層に置き換えることができる。従来、フレックス回路又はＰＣＢを用いて形成された種々のパッド及び配線を、半導体素子の金属皮膜技術を含む過程を用いて、提供することができる。一般に光学フォトリソグラフィ、ケイ素、金属、絶縁体材料のエッチング、化学気相蒸着（ＣＶＤ）、スパッタリング等の、半導体素子の製造技術を使用することで、高密度プリントヘッド及び高密度プリントヘッドを用いたプリンタを提供することができる。半導体素子の処理技術を用いて形成された、これらの材料の層間剥離の可能性は従来の構造体ほど高くない。
【００１６】
本教示の一実施形態を図１〜図１１に示す。図１には半導体基板１０が示され、この半導体基板１０は、シリコンウエハ、ガリウムウエハ等の、半導体ウエハでよい。他の実施形態では、半導体基板１０は、エピタキシャルシリコン層、石英、セラミック、ガラス、及びこれらの材料の組成物よい。本明細書で使用される「半導体基板」という用語には、他に特に規定がない限り、これらの材料全てを含が含まれる。半導体基板１０は、半導体のウエハの一部又はその他の好適な大きさの材料でもよいことは言うまでもない。例えば、半導体ウエハから材料をダイスカットすることができる、又は形成してダイスカットする必要のない好適な大きさにすることもできる。半導体基板１０は、導電構造体、誘電構造体、又はドープ領域等の、その他の様々な構造体を含むことができるがこれらは簡略化のために図示しない。
【００１７】
処理の中のこの段階で、特定な設計次第では、半導体基板１０を約２００μｍから約６００μｍの間の厚みを有することができる。一実施形態では、ウエハの厚みは、約５００μｍから約６００μｍの間でよい。別の実施形態では、ウエハの厚みは約２００μｍから約３００μｍの間でよく、例えば、約２５０μｍ、又は別の好適な厚みを作る。下記に記載する通り、少なくとも、半導体の層は、完成したプリントヘッドのジェット積層体の本体プレートの部分として機能する。
【００１８】
図１に示す通り、材料を蒸着、即ち、シリコンウエハを酸化させることによる二酸化ケイ素の成長等の周知の技術を用いて、二酸化ケイ素又は窒化ケイ素等の、ブランケット誘電体のエッチング停止層１２を、半導体基板を覆って形成することができる。エッチング停止層１２をシリコンウエハ上で成長させて、又は半導体基板１０上に蒸着させて、約１μｍから約１０μｍまでの厚み、又はその他の好適な厚みを作ることができる。別の実施形態では、構造体１２は半導体基板１０内のドープ領域を表すことができ、エッチング停止層により、構造体に厚みが加えられないように、ホウ素注入等を用いてエッチング停止層を提供することができる。
【００１９】
その後、このエッチング停止層１２が、ブランケット金属層１４と半導体基板１０との間に配置されるように、半導体基板１０の表面を覆ってブランケット金属層１４をエッチング停止層１２の上に形成する。例えば、スパッタリング又は化学気相蒸着（ＣＶＤ）等を用いて、ブランケット金属層１４を形成して、約５μｍから約１０μｍまでの間の厚み、又は約７μｍから約８μｍまでの間の厚み、あるいは、その他の好適な厚みを作ることができる。一実施形態では、金属層１４は、ニッケル、クロミウム、又はチタニウム、合金、及び／又は、これらの金属の組合せ、あるいは、その他の好適な金属を含むことができる。別の実施形態では、金属層１４は、異なる金属からなる複数の層を含むことができる。金属層１４は、その他に接着層等の１枚以上の層を含むことができ、この接着層がエッチング停止層１２と物理的に接して、金属層１４とエッチング停止層１２との間の接着を確保する、又は、この接着層は主要な中心金属層の上部に形成され、その上の層との接着を確保する。下記に記載する通り、この金属層１４は、完成したプリントヘッドのジェット積層体のダイヤフラムの部分、及び、各圧電トランデューサの下部電極（又は、底部プレート、あるいは、底部キャパシタプレート）として少なくとも機能することができる。この段階で、又は別の処理段階で、金属層１４及びエッチング停止層１２のうちのどちらかを、又は両方をパターン化して、完成したプリントヘッドのダイヤフラムの中のインク流に関するインクポートを形成することができる。ダイヤフラムを通してインクポートを形成するための処理段階は、特定なプリントヘッドの設計に依存する。
【００２０】
図１に示す構造体と同等の構造体が形成された後、図２に示す通り、この金属層１４を覆って圧電層２０を形成することができる。この圧電層２０は、例えば、金属層１４に結合する鉛・ジルコネート・タイタネートのモノリシック層でよい。別の実施形態では、圧電層２０は、例えば、ゾルゲル法によって化学沈殿された膜でよい。さらに別の実施形態では、例えば、スパッタリング過程を用いて機械的に圧電層２０を堆積させることができる。また、その他の好適な処理技術を用いることもできる。一実施形態では、圧電層２０を形成して約５μｍから約５μｍの間の厚み、又は、その他の好適な厚みを作ることができる。下記に記載する通り、この圧電層２０はトランデューサの圧電層として機能する。
【００２１】
その後、例えば、エッチバック、研削、又は研磨処理を用いて、半導体基板１０の厚みを減らして、図３の構造体を形成することができる。半導体基板１０の厚みを減らすことで、ジェット積層体を本体プレートとして用いるための好適な厚みの構造体を形成する。一実施形態では、半導体基板１０の厚みを、約５０μｍから約１２５μｍの間、又は約７５μｍから約１００μｍの間まで減らすことができる。プリントヘッドの製造を開始した直後に、半導体基板の厚みを減らすことにより、傷つき易いウエハへの損傷を抑えることができる。最終的なウエハの厚みは、プリントヘッドの製造工程の初期段階、又は後段階で確定させることができる。
【００２２】
その後、図４に示す通り、この圧電層２０を覆って導電層４０を形成することができる。この導電層４０は、１枚以上のニッケル、金、アルミニウム、１つ以上の合金、又はその他の好適な材料の層を含むことができる。一実施形態では、圧電層２０の上に接着層（簡略化のため個々に図示せず）を形成して、導電層４０の圧電層２０への付着を確保することができる。一実施形態では、導電層４０は約０．０５μｍから約２．０μｍの間の厚みでよく、スパッタリング、ＣＶＤ、又はその他の好適な処理を用いて形成することができる。導電層４０は、完成したジェット積層体の圧電トランデューサアレイ内の各トランデューサの上部電極（又は、上部プレート又は上部キャパシタプレート）として機能することができる。図４には、この導電層４０上に光学フォトリソグラフィを用いて、形成可能なパターン化フォトレジストマスク等の、パターン化マスク層４２がさらに示されている。
【００２３】
図４に示す構造体と同等の構造体が形成された後、エッチングを行って、導電層４０及び圧電層２０の露出した部分を取り除き、金属層１４の上でエッチングを停止させて、図５の構造体を形成する。一実施形態では、第１のエッチングにより、導電層４０を取り除くことができ、別の第２のエッチングにより、導電層４０及び金属層１４に対して選択された圧電層２０を取り除くことができる。別の実施形態では、単一のエッチングを行って導電層４０及び圧電層２０の露出した部分を取り除き、上部金属層１４の上でエッチングを停止させることができる。金属層１４の上での停止は、時限エッチングの使用を通して、又は金属層１４に対して選択された導電層４０及び圧電層２０を取り除く化学エッチングの使用を通して行うことができる。このエッチングで、導電層４０及び圧電層２０は、分離されて別々の圧電素子になる。これらの圧電素子が圧電トランデューサに関するキャパシタ誘電体として機能する。図４の導電層４０により、図５の個々のトランデューサの上部電極４０が提供され、一方、圧電層２０により、各トランデューサに関する圧電材料が提供される。この金属層１４により、完成した構造体の各トランデューサに関する下部電極を提供することができる。したがって、各トランデューサは上部電極４０、誘電２０、及び下部電極１４を含むことができる。
【００２４】
その後、パターン化マスク層４２を取り除き、各トランデューサの上部電極４０の上にパターン化導体層（導体）６０を形成することができる。図６に示す通り、導体６０は、複数の導電性バンプを含むことができ、各トランデューサの上部電極４０の上に１つ以上のバンプが含まれる。導体６０を、はんだ等の金属から形成することができる。一実施形態では、導体６０を、トランデューサ上部電極４０銀充填ペースト等の、導体ペーストとして分配することができる。処理のこの段階の間で、導体６０を形成することができる、又は現在の処理段階の前後で形成することもできる。図６には、完成した２つの圧電素子２０Ａ及び２０Ｂと、圧電素子２０Ｃの一部の断面が示されている。各トランデューサは、下部電極１４、圧電素子２０、及び上部電極４０を含む。トランデューサのアレイには、数百個のトランデューサ格子が含まれ得ることは言うまでもない。
【００２５】
次に、図７に示す通り、例えばフォトレジスト層の光学フォトリソグラフィ、又は刷り込み等の、その他の好適な処理を用いて、半導体基板１０を覆ってパターン化マスク７０を形成する。図示する通り、パターン化マスク７０により、圧電材料２０の下に位置する半導体基板１０が露出される。
【００２６】
その後、マスク層７０を雛形として用いて、半導体基板１０のエッチングを行うことができる。化学エッチングを用いて、エッチング停止層１２の材料（例えば、二酸化ケイ素、窒化ケイ素、又は基板のホウ素ドーピング）に対して選択された、半導体基板１０の材料（例えばシリコン）を取り除くことができる。別の実施形態では、時限エッチングを用いることができ、この時限エッチングは、エッチング停止層１２を露出させると、終了することができる。図８に示す通り、このエッチングにより、図７の半導体基板１０はパターン化されて、パターン化ジェット積層体の本体プレート８０を提供する。パターン化マスク７０が取り除かれた後、図８に示す構造体と同等の構造体を残すことができる。
【００２７】
次に、追加の処理が図８の構造体に対して行われる。この処理には、接着剤９２を用いて入口／出口プレート９０を本体プレート８０に取り付ける処理が含まれる。さらに、接着剤９８を用いて、入口／出口プレート９０に、複数のノズル９６を含む開口プレート９４を取り付けて、図９に示す構造体と同等の構造体を作成することができる。入口／出口プレート９０及び開口プレート９４は、ステンレス銅、又はその他の好適な材料から形成することができる。
【００２８】
次に、図１０に示す通り、図９の構造体の上面にパターン化隔離層１００を取り付けることができる。パターン化隔離層１００は、１つ以上の誘電層を含むことができ、これらの誘電層は、例えば、レーザを用いて型抜きされて開口を提供し、これにより導体６０及びトランデューサの上部電極４０が露出される。図１０に示す通り、フレックス回路は、複数の導電パッド１０２、導電配線１０４、及び１つ以上の誘電層１０６を含み、図９の構造体に物理的・電導的に取り付けられる。導電パッド１０２を導体６０に物理的に接続させることができ、次いで、導体６０を加熱及び冷却（金属又ははんだ導電性バンプの場合）して、又は、好適な技術を用いて硬化（導体ペーストの場合）して、複数のフレックス回路のパッド１０２と、複数のトランデューサの上部電極４０と、を、導体６０を用いて、電気的に接続させる。これにより、トランデューサアレイ内の複数のトランデューサは、フレックス回路の配線１０４を通して、個々にアドレス指定が可能となる。図１０に示す通り、あらゆる付加的な処理を、完成したジェット積層体１０８に対して施すことができる。
【００２９】
次に、ジェット積層体１０８の上面にマニホールド１１０を接続することができ、このマニホールド１１０を、物理的にジェット積層体１０８に取り付ける。マニホールド１１取り付けには、接着剤等の、流体密着シール接続１１２を含むことができ、これにより、図１１に示す、インクジェットのプリントヘッド１１４が形成される。インクジェットのプリントヘッド１１４は、マニホールド１１０の表面とジェット積層体１０８の上面により形成されたインクタンク１１６を含むことができ、このインクタンクが一定量のインクを蓄える。インクは、タンク１１６からジェット積層体１０８内のポート（個々には図示せず）を通って供給される。このインクポートは部分的には、フレックス回路１０６、隔離層１００、ダイヤフラム１４、及びエッチング停止層１２を連続して貫通する開口により提供される。図１１が簡略化された図であることは言うまでもない。実際にはプリントヘッドは、種々の構造体を含むことができ、図１１には、それらの相違点は示されていない、例えば左右に対して付加構造を有するが、これらは説明を簡素化するために図示していない。
【００３０】
使用中、プリントヘッド１１４のマニホールド１１０内のタンク１１６は、一定量のインクを含む。最初にプリントヘッドにインクで呼び水をして、ジェット積層体１０８内に、タンク１１６からのインクポート（個々には図示せず）を通るインク流を発生させる。配線１０４に電圧１２２が印加され、フレックス回路のパッドアレイ内のパッド１０２、導体６０、圧電電極の上部プレート４０に伝わり、これに反応して、それに応じた適切な時間で各圧電トランデューサが、屈曲、即ち、曲げられる。このトランデューサの屈曲により、ダイヤフラム１４が曲がり、これによりジェット積層体１０８のチャンバ１２４内に圧力パルスが生成され、ノズル９６からインク滴が噴射される。
【００３１】
上記に記載した方法及び構造により、インクジェットプリンタに関するジェット積層体１０８が形成される。一実施形態では、図１２に示す通り、ジェット積層体１０８をインクジェットのプリントヘッド１１４の構成部品として用いることができる。
【００３２】
図１２には、本教示の実施形態による、プリンタ１２０が示され、このプリンタ１２０は１つ以上のプリントヘッド１１４及び１つ以上のノズル９６から噴射されるインク１３２を含む。デジタル命令に従って動作して、紙シート、プラスティック等の印刷媒体１３４の上に所望の画像を生成するよう、各プリントヘッド１１４を構成する。各プリントヘッド１１４は、走査動作において、印刷媒体１３４に対して前後に移動して、印刷画像を列ごとに生成することができる。あるいは、プリントヘッド１１４を固定して保持し、これに対し印刷媒体１３４を動かし、単一のパスにおいてプリントヘッド１１４と同じ幅の画像を生成することができる。プリントヘッド１１４の幅は、印刷媒体１３４の幅よりもせまくてよい、又は印刷媒体と同じ幅でよい。プリントヘッド１１４を含むプリンタのハードウェアは、プリンタ収納室１３６に収納される。別の実施形態では、プリントヘッド１１４が、回転ドラム又はベルト（簡略化のために図示せず）等の、中間面に印刷して、その後印刷媒体に転写することができる。
【００３３】
本教示の別の実施形態を、図１３〜図１６に示す。この実施形態では、フレックス回路又はＰＣＢにより一般に提供されている、いくつかの又は全ての配線及び／又はパッドの金属配線を、半導体素子製造技術を用いて置き換えることができる。一実施形態では、導体６０が省かれていることを除き図９に示す構造体と同等の構造体を形成することができる。図１３に示す通り、平面の誘電体層間層１３０を設けて、ほぼ平面の上面を提供することができる。誘電体層間層１３０は、例えば、ポリイミド、ポリマー、二酸化ケイ素、ＳＵ−８、ベンゾシクロブテン（ＢＣＢ）、フォトレジスト等の、感光性エポキシを含むことができる。この実施形態では、図示する通り、圧電トランデューサの上部電極４０を含む全ての素子構造体を覆って、誘電体層間層１３０を形成することができる。またこの実施形態では、隣接するトランデューサの間にも誘電体層間層１３０を形成する。次に、光学リソグラフィ等を用いて、パターン化マスク層１３２を形成して、フォトレジスト層をパターン化して、このパターン化マスク層１３２が開口を含み、これらの開口が各圧電トランデューサの上部プレート４０の部分を露出するようにする。素子の設計によっては、マスク層１３２が別の開口を含んで、その他の素子構造体を露出させて、インクポートの開口（簡略化のため個々には図示せず）等の別の形状を形成することもでき、このインクポートの開口が、印刷中にインクを流すことができるダイヤフラム１４を貫通する。
【００３４】
図１４に示す通り、エッチングを行って露出した誘電体層間層１３０を取り除き、次いでマスク１３２を取り除いて、パターン化誘電体層間層１３０を形成する。次に、アルミニウム、銅、アルミニウム／銅の積層等のブランケット金属層１４０を形成して、トランデューサの上部電極４０に接触させる。図１４には、簡略化のために平面的なブランケット金属層１４０が示されているが、ブランケット金属層１４０は共形でもよいことは言うまでもない。その後、光学フォトリソグラフィ等を用いて、パターン化マスク層１４２を形成して、フォトレジスト層をパターン化する。パターン化マスク層１４２を用いて、トランデューサの上部電極４０との接点（即ち、パッド）、及び電圧を接点まで導く導電配線を画定することができ、それに伴って、トランデューサの上部電極も画定することができる。マスク１４２内の別の位置の開口を設けて、それ以前に形成された全てのポート（簡単にするために個々には図示せず）取り除くことができる。
【００３５】
次に、図１４の構造体をエッチングし、マスク１４２を取り除いて、図１５の構造体を形成する。この図１５には、金属層１４０から形成されたパッド１５０及び配線１５２が示される。
【００３６】
図１６は、図１５の構造体の平面図であるが、半導体基板１０のより広い領域が示されている。図１６の構造体には、４ｘ４のトランデューサのアレイが含まれているが、これより多くのトランデューサ、例えば１２００個以上のトランデューサを有するアレイを含む格子を形成することができることは言うまでもない。図１６では、配線１５２は、この配線１５２の第１の端がパッド１５０と、各配線の第２の端がパッド１６０と、電気的に接続することができる。したがって、装置が動作中に各配線１５２は、パッド１５０とパッド１６０の間に電圧を送ることができる。各配線１５２第２の端と接続するパッド１６０は、特定用途向け集積回路（ＡＳＩＣ）１６２等の半導体素子の下部に位置することができ、したがって、図１６の構造体では見ることはできないはずであるが、説明のために図示する。ＡＳＩＣ１６２は、半導体基板１０上に取り付けられたフリップチップでよく、例えば、ボールグリッドアレイ（ＢＧＡ）又はバンプダイを用いて、ＡＳＩＣ１６２上の接続パッド（簡略化のために図示せず）を、各配線１５２の第２の端の上のパッド１６０に電気的に接続させる。さらに、配線、即ち、制御線１６４はパッド１６０と、パッド１６６と、の間に信号を通し、このパッド１６６は、基板１０の端に沿って配置される。同様に、フレックス回路（簡略化のために図示せず）にパッド１６６を接続し、ドライブ基板（簡略化のために図示せず）に通すことができる。したがって、ドライブ基板、及び／又は、ＡＳＩＣ１６２により、複数の配線１５２及び複数のパッド１５０を用いて、各トランデューサを個々にアドレス指定することができる。上記に議論した通り、各パッド１５０は、トランデューサの上部電極４０と電気的に接続する。ＡＳＩＣ１６２は、さらに接続パッドを含んでドライブ基板から、さらなる操作信号を受信し、論理機能や制御機能等の、その他の機能を提供することができる。
【００３７】
図１３〜図１６の実施形態を用いて、超小型パッド１５０、１６０、１６６と、超細型配線１５２、１６４と、高解像度のプリントヘッドと、を形成することができる。半導体素子の加工技術、例えば、集積ディバイスを形成するためのフォトリソグラフィ、スパッタリング、及びＣＶＤ等の金属皮膜、エッチン技術を用いることで、超小型の形状の形成が可能となる。この実施形態では、ＡＳＩＣ１６２への制御線１６４を通して入力／出力機能を行うことができる。制御線１６４の数は、トランデューサアレイからの出力１５２のリード線の本数よりもはるかに少なくてもよい。２０本又は２４本のリード線を通してＡＳＩＣ１６２にアクセスすることができるが、トランデューサアレイからのリード線本数は、トランデューサの数と同じ、又は、ほとんど同じである。また、従来の方法を用いて形成された配線は、約３８μｍのピッチを有することができるが、リソグラフィを用いて形成された配線では、素子トポグラフィ、及びその他の要因により約３μｍのピッチを有することができる。
【００３８】
さらに、接着剤、及び、その結合／固化工程を省くことにより、生産量の向上を実現することができる。これらの構造体の層間剥離を低減、又は無くすことができる。さらに、クリーンルームでの加工では、従来のプリントヘッド加工よりも汚れが少ないため、ノズル閉塞等の故障モードを少なくすることができる。さらに、本明細書で議論した製造技術を用いることで、従来の技術を用いて製造されたプリントヘッドに比べて、温度サイクルに関連する故障が減ることが見込まれる。
【００３９】
既存の方法に対して、このアプローチの優位性には、超小型形状に対する可能性が含まれる。シリコン加工を、複数の請負（半導体製造工場の）半導体ウエハ製造施設のうちのいずれかに委託することができ、これにより、部品、材料、及び組立工程を省くことで、製造工程を簡素化することができる。この他にも、さらに高い密度により可能な高解像度、及び、レーザ加工部品を無くすことにより清浄度が向上するといった恩恵がもたらされる。ＰＺＴの層間剥離、及びチャンバ間のインク漏れ等の数多くの現状の故障モードを無くすことで、生産量を向上させることができる。プリントヘッド標準化の廃止を可能にする可能性がある、繰り返しが著しく可能な半導体製造工程により、プリントヘッドの均一性を向上させることができる。さらに、材料設定を簡易化することで、インクジェットのプリントヘッド特有のインク及びその他の環境材料との互換性を向上させることができる。
【技術分野】
【０００１】
本教示は、インクジェットプリント装置の分野に関し、詳細には、高密度圧電インクジェットのプリントヘッド及び高密度圧電インクジェットのプリントヘッドを含むプリンタに関する。
【背景技術】
【０００２】
印刷業界では、ドロップ・オン・デマンド式インクジェット技術が広く使われている。ドロップ・オン・デマンド式インクジェット技術を用いるプリンタは、サーマルインクジェット技術又は圧電インクジェット技術のうちのどちらかを用いることができる。圧電インクジェットは、その製造コストがサーマルインクジェットよりも高いにかかわらず、幅の広い種類のインク使用でき、コゲーションの問題を取り除くことができるため、一般的に好まれている。
【０００３】
圧電インクジェットのプリントヘッドは、一般に可撓性ダイヤフラムを含み、このダイヤフラムはステンレス銅等から製造される。圧電インクジェットのプリントヘッドは、ダイヤフラムに取り付けられる個々の圧電トランデューサのアレイ（即ち、ＰＺＴ又はアクチュエータ）を含むことができる。その他の構造体としては、１つ以上のレーザによりパターン化された誘電隔離層、及び各トランデューサに電気的に接続する可撓性プリント回路（フレックス回路）、又はプリント基板（ＰＣＢ）を含むことができる。プリントヘッドは本体プレート、出口プレート、及び開口プレートをさらに含むことができ、これらはそれぞれステンレス銅から製造される。さらに、プリントヘッドは、レーザによりパターンされた化接着剤層等の、種々の接着剤層を含んで、各構造体を一つに結合して、インクタンクから、プリントヘッドの中を、開口プレート内の複数のノズルまで達するインクの経路を提供することができる。
【０００４】
圧電プリントヘッドを使用中、一般的には、電圧源に電気的に接続するフレックス回路の電極の電気接続を通して、電圧が圧電トランデューサに印加されて、屈曲し、または、曲がり、その結果ダイヤフラムも屈曲する。圧電トランデューサがダイヤフラムを屈曲させることで、チャンバから開口プレート内の特定なノズル（即ち、１つ以上の開口）を通って一定量のインクが噴射される。さらにこの屈曲により、メインインクタンクから開口を通ってチャンバ内に次のインクが引き込まれ、噴射されたインクと入れ替わる。
【０００５】
プリントヘッドの解像度と密度が増加すると、電気の相互接続が可能な領域が減少する。ヘッド内のインク供給構造体及び電気の相互接続等のその他の機能のルーティングにより、この減少したスペースが奪い合われ、使用する種類の材料に規制が加えられる。例えば、６００ドット・パー・インチ（ＤＰＩ）のプリントヘッドを用いて使用する現在の技術では、各配線がフレックス回路のパッドアレイ（即ち、電極アレイ）内のパッド（即ち、電極）と電気的に接続した状態で、並列の電気配線を、このフレックス回路上に含むことができる。この並列配線は、３８マイクロメータ（μｍ）のピッチ及び１６μｍの配線幅を含むことができ、これにより、各配線間で２２μｍのスペースを残せる。プリントヘッドの密度が増加すると、現在のフレックス回路の設計では、慣例により、より厳しい公差と、より小さな形状を有する配線及びパッドの形状が要求される。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
信頼性、生産性、及び拡張性が向上したプリントヘッドを製造する方法、及びその方法により製造される、プリントヘッドが望まれることになる。
【課題を解決するための手段】
【０００７】
本教示の一実施形態では、複数のトランデューサを有するプリントヘッドのジェット積層体を形成する方法を含むことができ、この方法は、半導体基板を覆って金属層を形成するステップと、この金属層を覆って圧電層を形成するステップと、この圧電層を覆って導電層を形成するステップと、を含む。導電層をエッチングして、複数のトランデューサに関する、複数のトランデューサの上部電極を形成することができる。さらに、圧電層をエッチングして複数のトランデューサに関する複数の圧電素子を形成することができ、半導体基板をエッチングし、本体プレートを、プリントヘッドのジェット積層体に関する半導体基板から形成することができる。
【０００８】
別の実施形態では、プリントヘッドのジェット積層体が、複数のトランデューサを含むことができ、このプリントヘッドのジェット積層体は、半導体基板の本体プレートと、半導体基板の本体プレートを覆うダイヤフラムと、このダイヤフラムを覆うパターン化圧電層と、このパターン化圧電層を覆うパターン化導電層とを含む。一実施形態では、このダイヤフラムは、複数のトランデューサの導電性下部電極を含み、パターン化圧電層は、複数のトランデューサに関する複数の圧電素子を含み、このパターン化導電層は、複数のトランデューサに関する複数の上部電極を含む。
【０００９】
本教示の別の実施形態では、プリンタが、プリントヘッドのジェット積層体を有するプリントヘッドを含むことができる。プリントヘッドのジェット積層体は、複数のトランデューサと、半導体基板の本体プレートと、半導体基板の本体プレートを覆うダイヤフラムと、ダイヤフラムを覆うパターン化圧電層と、パターン化圧電層を覆うパターン化導電層と、を含むことができる。一実施形態では、このダイヤフラムは、複数のトランデューサの導電性の下部電極を含み、パターン化圧電層は、複数のトランデューサに関する複数の圧電素子を含み、パターン化導電層は、複数のトランデューサに関する複数の上部電極を含む。またプリンタは、プリントヘッドを取り囲むプリンタ収納室をさらに含むことができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図２】図２は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図３】図３は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図４】図４は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図５】図５は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図６】図６は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図７】図７は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図８】図８は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図９】図９は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図１０】図１０は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図１１】図１１は、本教示の一実施形態による、インクジェットのプリントヘッドに関する構造体の製造過程を示す断面図である。
【図１２】図１２は、本教示の一実施形態による、インクジェットのプリントヘッドを含むプリンタの斜視図である。
【図１３】図１３は、本教示の別の実施形態による、インクジェットのプリントヘッドの構造体の製造過程を示す平面図である。
【図１４】図１４は、本教示の別の実施形態による、インクジェットのプリントヘッドの構造体の製造過程を示す平面図である。
【図１５】図１５は、本教示の別の実施形態による、インクジェットのプリントヘッドの構造体の製造過程を示す平面図である。
【図１６】図１６は、本教示の別の実施形態による、インクジェットのプリントヘッドの構造体の製造過程を示す平面図である。
【発明を実施するための形態】
【００１１】
図面内の詳細部のいくつかのは、構造体の正確さ、詳細さ、縮尺を厳密に維持するよりもむしろ、本教示を理解し易くするために簡略化して示されていることを理解されたい。
【００１２】
本明細書で使用される「プリンタ」という用語は、他に特に規定がない限り、デジタル複写機、製本機、ファクシミリ、多機能装置、作図装置等の、あらゆる目的で印刷物を出力する機能を実行する全ての装置を包含する。
【００１３】
圧電プリントヘッドの設計は、種々の故障モードが含まれることで知られている。例えば、複数の材料及び積層は、離脱、即ち層間剥離を起し易く、これにより、インク漏れ、や圧電トランデューサの電気的接続の腐食が発生する可能性がある。さらに、汚れによりノズルが詰まる可能性もあり、これが印刷品質の低下につながる。また、パターン化接着剤層と隔離層との位置ずれにより、インク経路のインク流が制限される可能性がある。プリントヘッドの耐用期間に渡る、温度サイクル、及びその他の誘発ストレスによる障害により信頼性が悪影響を受ける可能性もある。
【００１４】
さらに、各圧電トランデューサへ個々の配線（即ち、リード線）を走らせるスペースが、フレックス回路又はＰＣＢ上で制限される。圧電トランデューサの数が増えて、より高い解像度のプリントヘッドが提供されると、利用可能なスペースに多くの配線を提供することがさらに困難となる。
【００１５】
本教示の一実施形態では、半導体ウエハ組立体製造技術等の、半導体素子の（ミクロ電子工学の）製造技術を用いた、様々なプリントヘッドの機械的構造及び電気的構造の製造過程を含むことができる。下記により詳細に記載するが、例えば、従来のステンレス銅の本体プレートを、エッチングされた半導体基板から製造される構造体に置き換えることができる。従来のステンレス銅のダイヤフラムを、半導体基板を覆って形成される金属層に置き換えることができる。従来、フレックス回路又はＰＣＢを用いて形成された種々のパッド及び配線を、半導体素子の金属皮膜技術を含む過程を用いて、提供することができる。一般に光学フォトリソグラフィ、ケイ素、金属、絶縁体材料のエッチング、化学気相蒸着（ＣＶＤ）、スパッタリング等の、半導体素子の製造技術を使用することで、高密度プリントヘッド及び高密度プリントヘッドを用いたプリンタを提供することができる。半導体素子の処理技術を用いて形成された、これらの材料の層間剥離の可能性は従来の構造体ほど高くない。
【００１６】
本教示の一実施形態を図１〜図１１に示す。図１には半導体基板１０が示され、この半導体基板１０は、シリコンウエハ、ガリウムウエハ等の、半導体ウエハでよい。他の実施形態では、半導体基板１０は、エピタキシャルシリコン層、石英、セラミック、ガラス、及びこれらの材料の組成物よい。本明細書で使用される「半導体基板」という用語には、他に特に規定がない限り、これらの材料全てを含が含まれる。半導体基板１０は、半導体のウエハの一部又はその他の好適な大きさの材料でもよいことは言うまでもない。例えば、半導体ウエハから材料をダイスカットすることができる、又は形成してダイスカットする必要のない好適な大きさにすることもできる。半導体基板１０は、導電構造体、誘電構造体、又はドープ領域等の、その他の様々な構造体を含むことができるがこれらは簡略化のために図示しない。
【００１７】
処理の中のこの段階で、特定な設計次第では、半導体基板１０を約２００μｍから約６００μｍの間の厚みを有することができる。一実施形態では、ウエハの厚みは、約５００μｍから約６００μｍの間でよい。別の実施形態では、ウエハの厚みは約２００μｍから約３００μｍの間でよく、例えば、約２５０μｍ、又は別の好適な厚みを作る。下記に記載する通り、少なくとも、半導体の層は、完成したプリントヘッドのジェット積層体の本体プレートの部分として機能する。
【００１８】
図１に示す通り、材料を蒸着、即ち、シリコンウエハを酸化させることによる二酸化ケイ素の成長等の周知の技術を用いて、二酸化ケイ素又は窒化ケイ素等の、ブランケット誘電体のエッチング停止層１２を、半導体基板を覆って形成することができる。エッチング停止層１２をシリコンウエハ上で成長させて、又は半導体基板１０上に蒸着させて、約１μｍから約１０μｍまでの厚み、又はその他の好適な厚みを作ることができる。別の実施形態では、構造体１２は半導体基板１０内のドープ領域を表すことができ、エッチング停止層により、構造体に厚みが加えられないように、ホウ素注入等を用いてエッチング停止層を提供することができる。
【００１９】
その後、このエッチング停止層１２が、ブランケット金属層１４と半導体基板１０との間に配置されるように、半導体基板１０の表面を覆ってブランケット金属層１４をエッチング停止層１２の上に形成する。例えば、スパッタリング又は化学気相蒸着（ＣＶＤ）等を用いて、ブランケット金属層１４を形成して、約５μｍから約１０μｍまでの間の厚み、又は約７μｍから約８μｍまでの間の厚み、あるいは、その他の好適な厚みを作ることができる。一実施形態では、金属層１４は、ニッケル、クロミウム、又はチタニウム、合金、及び／又は、これらの金属の組合せ、あるいは、その他の好適な金属を含むことができる。別の実施形態では、金属層１４は、異なる金属からなる複数の層を含むことができる。金属層１４は、その他に接着層等の１枚以上の層を含むことができ、この接着層がエッチング停止層１２と物理的に接して、金属層１４とエッチング停止層１２との間の接着を確保する、又は、この接着層は主要な中心金属層の上部に形成され、その上の層との接着を確保する。下記に記載する通り、この金属層１４は、完成したプリントヘッドのジェット積層体のダイヤフラムの部分、及び、各圧電トランデューサの下部電極（又は、底部プレート、あるいは、底部キャパシタプレート）として少なくとも機能することができる。この段階で、又は別の処理段階で、金属層１４及びエッチング停止層１２のうちのどちらかを、又は両方をパターン化して、完成したプリントヘッドのダイヤフラムの中のインク流に関するインクポートを形成することができる。ダイヤフラムを通してインクポートを形成するための処理段階は、特定なプリントヘッドの設計に依存する。
【００２０】
図１に示す構造体と同等の構造体が形成された後、図２に示す通り、この金属層１４を覆って圧電層２０を形成することができる。この圧電層２０は、例えば、金属層１４に結合する鉛・ジルコネート・タイタネートのモノリシック層でよい。別の実施形態では、圧電層２０は、例えば、ゾルゲル法によって化学沈殿された膜でよい。さらに別の実施形態では、例えば、スパッタリング過程を用いて機械的に圧電層２０を堆積させることができる。また、その他の好適な処理技術を用いることもできる。一実施形態では、圧電層２０を形成して約５μｍから約５μｍの間の厚み、又は、その他の好適な厚みを作ることができる。下記に記載する通り、この圧電層２０はトランデューサの圧電層として機能する。
【００２１】
その後、例えば、エッチバック、研削、又は研磨処理を用いて、半導体基板１０の厚みを減らして、図３の構造体を形成することができる。半導体基板１０の厚みを減らすことで、ジェット積層体を本体プレートとして用いるための好適な厚みの構造体を形成する。一実施形態では、半導体基板１０の厚みを、約５０μｍから約１２５μｍの間、又は約７５μｍから約１００μｍの間まで減らすことができる。プリントヘッドの製造を開始した直後に、半導体基板の厚みを減らすことにより、傷つき易いウエハへの損傷を抑えることができる。最終的なウエハの厚みは、プリントヘッドの製造工程の初期段階、又は後段階で確定させることができる。
【００２２】
その後、図４に示す通り、この圧電層２０を覆って導電層４０を形成することができる。この導電層４０は、１枚以上のニッケル、金、アルミニウム、１つ以上の合金、又はその他の好適な材料の層を含むことができる。一実施形態では、圧電層２０の上に接着層（簡略化のため個々に図示せず）を形成して、導電層４０の圧電層２０への付着を確保することができる。一実施形態では、導電層４０は約０．０５μｍから約２．０μｍの間の厚みでよく、スパッタリング、ＣＶＤ、又はその他の好適な処理を用いて形成することができる。導電層４０は、完成したジェット積層体の圧電トランデューサアレイ内の各トランデューサの上部電極（又は、上部プレート又は上部キャパシタプレート）として機能することができる。図４には、この導電層４０上に光学フォトリソグラフィを用いて、形成可能なパターン化フォトレジストマスク等の、パターン化マスク層４２がさらに示されている。
【００２３】
図４に示す構造体と同等の構造体が形成された後、エッチングを行って、導電層４０及び圧電層２０の露出した部分を取り除き、金属層１４の上でエッチングを停止させて、図５の構造体を形成する。一実施形態では、第１のエッチングにより、導電層４０を取り除くことができ、別の第２のエッチングにより、導電層４０及び金属層１４に対して選択された圧電層２０を取り除くことができる。別の実施形態では、単一のエッチングを行って導電層４０及び圧電層２０の露出した部分を取り除き、上部金属層１４の上でエッチングを停止させることができる。金属層１４の上での停止は、時限エッチングの使用を通して、又は金属層１４に対して選択された導電層４０及び圧電層２０を取り除く化学エッチングの使用を通して行うことができる。このエッチングで、導電層４０及び圧電層２０は、分離されて別々の圧電素子になる。これらの圧電素子が圧電トランデューサに関するキャパシタ誘電体として機能する。図４の導電層４０により、図５の個々のトランデューサの上部電極４０が提供され、一方、圧電層２０により、各トランデューサに関する圧電材料が提供される。この金属層１４により、完成した構造体の各トランデューサに関する下部電極を提供することができる。したがって、各トランデューサは上部電極４０、誘電２０、及び下部電極１４を含むことができる。
【００２４】
その後、パターン化マスク層４２を取り除き、各トランデューサの上部電極４０の上にパターン化導体層（導体）６０を形成することができる。図６に示す通り、導体６０は、複数の導電性バンプを含むことができ、各トランデューサの上部電極４０の上に１つ以上のバンプが含まれる。導体６０を、はんだ等の金属から形成することができる。一実施形態では、導体６０を、トランデューサ上部電極４０銀充填ペースト等の、導体ペーストとして分配することができる。処理のこの段階の間で、導体６０を形成することができる、又は現在の処理段階の前後で形成することもできる。図６には、完成した２つの圧電素子２０Ａ及び２０Ｂと、圧電素子２０Ｃの一部の断面が示されている。各トランデューサは、下部電極１４、圧電素子２０、及び上部電極４０を含む。トランデューサのアレイには、数百個のトランデューサ格子が含まれ得ることは言うまでもない。
【００２５】
次に、図７に示す通り、例えばフォトレジスト層の光学フォトリソグラフィ、又は刷り込み等の、その他の好適な処理を用いて、半導体基板１０を覆ってパターン化マスク７０を形成する。図示する通り、パターン化マスク７０により、圧電材料２０の下に位置する半導体基板１０が露出される。
【００２６】
その後、マスク層７０を雛形として用いて、半導体基板１０のエッチングを行うことができる。化学エッチングを用いて、エッチング停止層１２の材料（例えば、二酸化ケイ素、窒化ケイ素、又は基板のホウ素ドーピング）に対して選択された、半導体基板１０の材料（例えばシリコン）を取り除くことができる。別の実施形態では、時限エッチングを用いることができ、この時限エッチングは、エッチング停止層１２を露出させると、終了することができる。図８に示す通り、このエッチングにより、図７の半導体基板１０はパターン化されて、パターン化ジェット積層体の本体プレート８０を提供する。パターン化マスク７０が取り除かれた後、図８に示す構造体と同等の構造体を残すことができる。
【００２７】
次に、追加の処理が図８の構造体に対して行われる。この処理には、接着剤９２を用いて入口／出口プレート９０を本体プレート８０に取り付ける処理が含まれる。さらに、接着剤９８を用いて、入口／出口プレート９０に、複数のノズル９６を含む開口プレート９４を取り付けて、図９に示す構造体と同等の構造体を作成することができる。入口／出口プレート９０及び開口プレート９４は、ステンレス銅、又はその他の好適な材料から形成することができる。
【００２８】
次に、図１０に示す通り、図９の構造体の上面にパターン化隔離層１００を取り付けることができる。パターン化隔離層１００は、１つ以上の誘電層を含むことができ、これらの誘電層は、例えば、レーザを用いて型抜きされて開口を提供し、これにより導体６０及びトランデューサの上部電極４０が露出される。図１０に示す通り、フレックス回路は、複数の導電パッド１０２、導電配線１０４、及び１つ以上の誘電層１０６を含み、図９の構造体に物理的・電導的に取り付けられる。導電パッド１０２を導体６０に物理的に接続させることができ、次いで、導体６０を加熱及び冷却（金属又ははんだ導電性バンプの場合）して、又は、好適な技術を用いて硬化（導体ペーストの場合）して、複数のフレックス回路のパッド１０２と、複数のトランデューサの上部電極４０と、を、導体６０を用いて、電気的に接続させる。これにより、トランデューサアレイ内の複数のトランデューサは、フレックス回路の配線１０４を通して、個々にアドレス指定が可能となる。図１０に示す通り、あらゆる付加的な処理を、完成したジェット積層体１０８に対して施すことができる。
【００２９】
次に、ジェット積層体１０８の上面にマニホールド１１０を接続することができ、このマニホールド１１０を、物理的にジェット積層体１０８に取り付ける。マニホールド１１取り付けには、接着剤等の、流体密着シール接続１１２を含むことができ、これにより、図１１に示す、インクジェットのプリントヘッド１１４が形成される。インクジェットのプリントヘッド１１４は、マニホールド１１０の表面とジェット積層体１０８の上面により形成されたインクタンク１１６を含むことができ、このインクタンクが一定量のインクを蓄える。インクは、タンク１１６からジェット積層体１０８内のポート（個々には図示せず）を通って供給される。このインクポートは部分的には、フレックス回路１０６、隔離層１００、ダイヤフラム１４、及びエッチング停止層１２を連続して貫通する開口により提供される。図１１が簡略化された図であることは言うまでもない。実際にはプリントヘッドは、種々の構造体を含むことができ、図１１には、それらの相違点は示されていない、例えば左右に対して付加構造を有するが、これらは説明を簡素化するために図示していない。
【００３０】
使用中、プリントヘッド１１４のマニホールド１１０内のタンク１１６は、一定量のインクを含む。最初にプリントヘッドにインクで呼び水をして、ジェット積層体１０８内に、タンク１１６からのインクポート（個々には図示せず）を通るインク流を発生させる。配線１０４に電圧１２２が印加され、フレックス回路のパッドアレイ内のパッド１０２、導体６０、圧電電極の上部プレート４０に伝わり、これに反応して、それに応じた適切な時間で各圧電トランデューサが、屈曲、即ち、曲げられる。このトランデューサの屈曲により、ダイヤフラム１４が曲がり、これによりジェット積層体１０８のチャンバ１２４内に圧力パルスが生成され、ノズル９６からインク滴が噴射される。
【００３１】
上記に記載した方法及び構造により、インクジェットプリンタに関するジェット積層体１０８が形成される。一実施形態では、図１２に示す通り、ジェット積層体１０８をインクジェットのプリントヘッド１１４の構成部品として用いることができる。
【００３２】
図１２には、本教示の実施形態による、プリンタ１２０が示され、このプリンタ１２０は１つ以上のプリントヘッド１１４及び１つ以上のノズル９６から噴射されるインク１３２を含む。デジタル命令に従って動作して、紙シート、プラスティック等の印刷媒体１３４の上に所望の画像を生成するよう、各プリントヘッド１１４を構成する。各プリントヘッド１１４は、走査動作において、印刷媒体１３４に対して前後に移動して、印刷画像を列ごとに生成することができる。あるいは、プリントヘッド１１４を固定して保持し、これに対し印刷媒体１３４を動かし、単一のパスにおいてプリントヘッド１１４と同じ幅の画像を生成することができる。プリントヘッド１１４の幅は、印刷媒体１３４の幅よりもせまくてよい、又は印刷媒体と同じ幅でよい。プリントヘッド１１４を含むプリンタのハードウェアは、プリンタ収納室１３６に収納される。別の実施形態では、プリントヘッド１１４が、回転ドラム又はベルト（簡略化のために図示せず）等の、中間面に印刷して、その後印刷媒体に転写することができる。
【００３３】
本教示の別の実施形態を、図１３〜図１６に示す。この実施形態では、フレックス回路又はＰＣＢにより一般に提供されている、いくつかの又は全ての配線及び／又はパッドの金属配線を、半導体素子製造技術を用いて置き換えることができる。一実施形態では、導体６０が省かれていることを除き図９に示す構造体と同等の構造体を形成することができる。図１３に示す通り、平面の誘電体層間層１３０を設けて、ほぼ平面の上面を提供することができる。誘電体層間層１３０は、例えば、ポリイミド、ポリマー、二酸化ケイ素、ＳＵ−８、ベンゾシクロブテン（ＢＣＢ）、フォトレジスト等の、感光性エポキシを含むことができる。この実施形態では、図示する通り、圧電トランデューサの上部電極４０を含む全ての素子構造体を覆って、誘電体層間層１３０を形成することができる。またこの実施形態では、隣接するトランデューサの間にも誘電体層間層１３０を形成する。次に、光学リソグラフィ等を用いて、パターン化マスク層１３２を形成して、フォトレジスト層をパターン化して、このパターン化マスク層１３２が開口を含み、これらの開口が各圧電トランデューサの上部プレート４０の部分を露出するようにする。素子の設計によっては、マスク層１３２が別の開口を含んで、その他の素子構造体を露出させて、インクポートの開口（簡略化のため個々には図示せず）等の別の形状を形成することもでき、このインクポートの開口が、印刷中にインクを流すことができるダイヤフラム１４を貫通する。
【００３４】
図１４に示す通り、エッチングを行って露出した誘電体層間層１３０を取り除き、次いでマスク１３２を取り除いて、パターン化誘電体層間層１３０を形成する。次に、アルミニウム、銅、アルミニウム／銅の積層等のブランケット金属層１４０を形成して、トランデューサの上部電極４０に接触させる。図１４には、簡略化のために平面的なブランケット金属層１４０が示されているが、ブランケット金属層１４０は共形でもよいことは言うまでもない。その後、光学フォトリソグラフィ等を用いて、パターン化マスク層１４２を形成して、フォトレジスト層をパターン化する。パターン化マスク層１４２を用いて、トランデューサの上部電極４０との接点（即ち、パッド）、及び電圧を接点まで導く導電配線を画定することができ、それに伴って、トランデューサの上部電極も画定することができる。マスク１４２内の別の位置の開口を設けて、それ以前に形成された全てのポート（簡単にするために個々には図示せず）取り除くことができる。
【００３５】
次に、図１４の構造体をエッチングし、マスク１４２を取り除いて、図１５の構造体を形成する。この図１５には、金属層１４０から形成されたパッド１５０及び配線１５２が示される。
【００３６】
図１６は、図１５の構造体の平面図であるが、半導体基板１０のより広い領域が示されている。図１６の構造体には、４ｘ４のトランデューサのアレイが含まれているが、これより多くのトランデューサ、例えば１２００個以上のトランデューサを有するアレイを含む格子を形成することができることは言うまでもない。図１６では、配線１５２は、この配線１５２の第１の端がパッド１５０と、各配線の第２の端がパッド１６０と、電気的に接続することができる。したがって、装置が動作中に各配線１５２は、パッド１５０とパッド１６０の間に電圧を送ることができる。各配線１５２第２の端と接続するパッド１６０は、特定用途向け集積回路（ＡＳＩＣ）１６２等の半導体素子の下部に位置することができ、したがって、図１６の構造体では見ることはできないはずであるが、説明のために図示する。ＡＳＩＣ１６２は、半導体基板１０上に取り付けられたフリップチップでよく、例えば、ボールグリッドアレイ（ＢＧＡ）又はバンプダイを用いて、ＡＳＩＣ１６２上の接続パッド（簡略化のために図示せず）を、各配線１５２の第２の端の上のパッド１６０に電気的に接続させる。さらに、配線、即ち、制御線１６４はパッド１６０と、パッド１６６と、の間に信号を通し、このパッド１６６は、基板１０の端に沿って配置される。同様に、フレックス回路（簡略化のために図示せず）にパッド１６６を接続し、ドライブ基板（簡略化のために図示せず）に通すことができる。したがって、ドライブ基板、及び／又は、ＡＳＩＣ１６２により、複数の配線１５２及び複数のパッド１５０を用いて、各トランデューサを個々にアドレス指定することができる。上記に議論した通り、各パッド１５０は、トランデューサの上部電極４０と電気的に接続する。ＡＳＩＣ１６２は、さらに接続パッドを含んでドライブ基板から、さらなる操作信号を受信し、論理機能や制御機能等の、その他の機能を提供することができる。
【００３７】
図１３〜図１６の実施形態を用いて、超小型パッド１５０、１６０、１６６と、超細型配線１５２、１６４と、高解像度のプリントヘッドと、を形成することができる。半導体素子の加工技術、例えば、集積ディバイスを形成するためのフォトリソグラフィ、スパッタリング、及びＣＶＤ等の金属皮膜、エッチン技術を用いることで、超小型の形状の形成が可能となる。この実施形態では、ＡＳＩＣ１６２への制御線１６４を通して入力／出力機能を行うことができる。制御線１６４の数は、トランデューサアレイからの出力１５２のリード線の本数よりもはるかに少なくてもよい。２０本又は２４本のリード線を通してＡＳＩＣ１６２にアクセスすることができるが、トランデューサアレイからのリード線本数は、トランデューサの数と同じ、又は、ほとんど同じである。また、従来の方法を用いて形成された配線は、約３８μｍのピッチを有することができるが、リソグラフィを用いて形成された配線では、素子トポグラフィ、及びその他の要因により約３μｍのピッチを有することができる。
【００３８】
さらに、接着剤、及び、その結合／固化工程を省くことにより、生産量の向上を実現することができる。これらの構造体の層間剥離を低減、又は無くすことができる。さらに、クリーンルームでの加工では、従来のプリントヘッド加工よりも汚れが少ないため、ノズル閉塞等の故障モードを少なくすることができる。さらに、本明細書で議論した製造技術を用いることで、従来の技術を用いて製造されたプリントヘッドに比べて、温度サイクルに関連する故障が減ることが見込まれる。
【００３９】
既存の方法に対して、このアプローチの優位性には、超小型形状に対する可能性が含まれる。シリコン加工を、複数の請負（半導体製造工場の）半導体ウエハ製造施設のうちのいずれかに委託することができ、これにより、部品、材料、及び組立工程を省くことで、製造工程を簡素化することができる。この他にも、さらに高い密度により可能な高解像度、及び、レーザ加工部品を無くすことにより清浄度が向上するといった恩恵がもたらされる。ＰＺＴの層間剥離、及びチャンバ間のインク漏れ等の数多くの現状の故障モードを無くすことで、生産量を向上させることができる。プリントヘッド標準化の廃止を可能にする可能性がある、繰り返しが著しく可能な半導体製造工程により、プリントヘッドの均一性を向上させることができる。さらに、材料設定を簡易化することで、インクジェットのプリントヘッド特有のインク及びその他の環境材料との互換性を向上させることができる。
【特許請求の範囲】
【請求項１】
複数のトランデューサを含むプリントヘッドのジェット積層体を形成する方法であって、
半導体基板を覆って金属層を形成するステップと、
前記金属層を覆って圧電層を形成するステップと、
前記圧電層を覆って導電層を形成するステップと、
前記導電層をエッチングして、前記複数のトランデューサに関する複数のトランデューサの上部電極を形成するステップと、
前記圧電層をエッチングして、前記複数のトランデューサに関する複数の圧電素子を形成するステップと、
前記半導体基板をエッチングして、前記プリントヘッドのジェット積層体に関する本体プレートを前記半導体基板から形成するステップと、を含む方法。
【請求項２】
前記半導体基板を覆って前記金属層を形成して、前記複数のトランデューサに関する底部プレート、及び前記プリントヘッドのジェット積層体に関するダイヤフラムを形成するステップをさらに含む請求項１に記載の方法。
【請求項３】
前記半導体基板を覆ってエッチング停止層を形成するステップと、
前記エッチング停止層を覆って前記金属層を形成するステップと、
前記半導体基板をエッチングする間、エッチ停止として前記エッチング停止層を用いるステップと、をさらに含む請求項１に記載の方法。
【請求項４】
前記半導体基板を覆ってパターン化フォトレジスト層を形成するステップと、
前記パターン化フォトレジスト層を用いて、前記半導体基板をエッチングして、前記半導体基板をパターン化して、前記プリントヘッドのジェット積層体に関する前記本体プレートを形成するステップと、をさらに含む請求項１に記載の方法。
【請求項５】
前記複数のトランデューサの上部電極を覆って、且つ、隣接するトランデューサ間に、誘電体層間層を形成するステップと、
前記誘電体層間層をエッチングして、前記複数のトランデューサの上部電極を露出させるステップと、
前記誘電体層間層を覆ってブランケット金属層を形成して、前記複数のトランデューサの上部電極と電気的に接触させるステップと、
リソグラフィを用いて、前記ブランケット金属層を覆ってパターン化マスクを形成するステップと、
前記ブランケット金属層をエッチングして、前記複数のトランデューサと電気的に接続する複数の配線及び複数のパッドを形成し、前記各トランデューサは、前記複数の配線及び前記複数のパッドを通して個々にアドレス指定可能である、ステップと、をさらに含む請求項４に記載の方法。
【請求項６】
複数のトランデューサを含むプリントヘッドのジェット積層体であって、
半導体基板の本体プレートと、
前記半導体基板本体プレートの下に位置するダイヤフラムと、
前記ダイヤフラムの下に位置するパターン化圧電層と、
前記パターン化圧電層の下に位置するパターン化導電層と、を含み、
前記ダイヤフラムは、前記複数のトランデューサの導電性下部電極を含み、前記パターン化圧電層は、前記複数のトランデューサに関する複数の圧電素子を含み、前記パターン化導電層は、前記複数のトランデューサに関する複数の上部電極を含む、プリントヘッドのジェット積層体。
【請求項７】
１つ導電パッドが、前記複数のトランデューサのうちの各トランデューサに電気的に接続する、複数の導電パッドと、
１つの配線が、前記複数のパッドのうちの各導電パッドに電気的に接続する、複数の導電配線と、をさらに含み、
前記複数の導電パッド、及び前記複数の導電配線は、それぞれ化学気相蒸着（ＣＶＤ）法による金属、及びスパッタ法による金属のうちの一方である、請求項６に記載のプリントヘッドのジェット積層体。
【請求項８】
前記半導体基板に物理的に取り付けられ、前記複数のトランデューサに関する前記複数の上部電極と電気的に接続する、特定用途向け集積回路（ＡＳＩＣ）をさらに含む請求項７に記載のプリントヘッドのジェット積層体。
【請求項９】
プリンタであって、
プリントヘッドのジェット積層体を含むプリントヘッドであって、前記プリントヘッドのジェット積層体が、
複数のトランデューサと、
半導体基板の本体プレートと、
前記半導体基板本体プレートの下に位置するダイヤフラムと、
前記ダイヤフラムの下に位置するパターン化圧電層と、
前記パターン化圧電層の下に位置するパターン化導電層と、を含み、
前記ダイヤフラムは、前記複数のトランデューサの導電性下部電極を含み、前記パターン化圧電層は、前記複数のトランデューサに関する複数の圧電素子を含み、前記パターン化導電層は、前記複数のトランデューサに関する複数の上部電極を含む、プリントヘッドと、
前記プリントヘッドを収納するプリンタ収納室と、を含むプリンタ。
【請求項１０】
前記ジェット積層体が、
１つ導電パッドが、前記複数のトランデューサのうちの各トランデューサに電気的に接続する、複数の導電パッドと、
１つの配線が、前記複数のパッドのうちの各導電パッドに電気的に接続する、複数の導電配線と、をさらに含み、
前記複数の導電パッド、及び前記複数の導電配線は、それぞれ化学気相蒸着（ＣＶＤ）法による金属、及びスパッタ法による金属のうちの一方である、請求項９に記載のプリンタ。
【請求項１】
複数のトランデューサを含むプリントヘッドのジェット積層体を形成する方法であって、
半導体基板を覆って金属層を形成するステップと、
前記金属層を覆って圧電層を形成するステップと、
前記圧電層を覆って導電層を形成するステップと、
前記導電層をエッチングして、前記複数のトランデューサに関する複数のトランデューサの上部電極を形成するステップと、
前記圧電層をエッチングして、前記複数のトランデューサに関する複数の圧電素子を形成するステップと、
前記半導体基板をエッチングして、前記プリントヘッドのジェット積層体に関する本体プレートを前記半導体基板から形成するステップと、を含む方法。
【請求項２】
前記半導体基板を覆って前記金属層を形成して、前記複数のトランデューサに関する底部プレート、及び前記プリントヘッドのジェット積層体に関するダイヤフラムを形成するステップをさらに含む請求項１に記載の方法。
【請求項３】
前記半導体基板を覆ってエッチング停止層を形成するステップと、
前記エッチング停止層を覆って前記金属層を形成するステップと、
前記半導体基板をエッチングする間、エッチ停止として前記エッチング停止層を用いるステップと、をさらに含む請求項１に記載の方法。
【請求項４】
前記半導体基板を覆ってパターン化フォトレジスト層を形成するステップと、
前記パターン化フォトレジスト層を用いて、前記半導体基板をエッチングして、前記半導体基板をパターン化して、前記プリントヘッドのジェット積層体に関する前記本体プレートを形成するステップと、をさらに含む請求項１に記載の方法。
【請求項５】
前記複数のトランデューサの上部電極を覆って、且つ、隣接するトランデューサ間に、誘電体層間層を形成するステップと、
前記誘電体層間層をエッチングして、前記複数のトランデューサの上部電極を露出させるステップと、
前記誘電体層間層を覆ってブランケット金属層を形成して、前記複数のトランデューサの上部電極と電気的に接触させるステップと、
リソグラフィを用いて、前記ブランケット金属層を覆ってパターン化マスクを形成するステップと、
前記ブランケット金属層をエッチングして、前記複数のトランデューサと電気的に接続する複数の配線及び複数のパッドを形成し、前記各トランデューサは、前記複数の配線及び前記複数のパッドを通して個々にアドレス指定可能である、ステップと、をさらに含む請求項４に記載の方法。
【請求項６】
複数のトランデューサを含むプリントヘッドのジェット積層体であって、
半導体基板の本体プレートと、
前記半導体基板本体プレートの下に位置するダイヤフラムと、
前記ダイヤフラムの下に位置するパターン化圧電層と、
前記パターン化圧電層の下に位置するパターン化導電層と、を含み、
前記ダイヤフラムは、前記複数のトランデューサの導電性下部電極を含み、前記パターン化圧電層は、前記複数のトランデューサに関する複数の圧電素子を含み、前記パターン化導電層は、前記複数のトランデューサに関する複数の上部電極を含む、プリントヘッドのジェット積層体。
【請求項７】
１つ導電パッドが、前記複数のトランデューサのうちの各トランデューサに電気的に接続する、複数の導電パッドと、
１つの配線が、前記複数のパッドのうちの各導電パッドに電気的に接続する、複数の導電配線と、をさらに含み、
前記複数の導電パッド、及び前記複数の導電配線は、それぞれ化学気相蒸着（ＣＶＤ）法による金属、及びスパッタ法による金属のうちの一方である、請求項６に記載のプリントヘッドのジェット積層体。
【請求項８】
前記半導体基板に物理的に取り付けられ、前記複数のトランデューサに関する前記複数の上部電極と電気的に接続する、特定用途向け集積回路（ＡＳＩＣ）をさらに含む請求項７に記載のプリントヘッドのジェット積層体。
【請求項９】
プリンタであって、
プリントヘッドのジェット積層体を含むプリントヘッドであって、前記プリントヘッドのジェット積層体が、
複数のトランデューサと、
半導体基板の本体プレートと、
前記半導体基板本体プレートの下に位置するダイヤフラムと、
前記ダイヤフラムの下に位置するパターン化圧電層と、
前記パターン化圧電層の下に位置するパターン化導電層と、を含み、
前記ダイヤフラムは、前記複数のトランデューサの導電性下部電極を含み、前記パターン化圧電層は、前記複数のトランデューサに関する複数の圧電素子を含み、前記パターン化導電層は、前記複数のトランデューサに関する複数の上部電極を含む、プリントヘッドと、
前記プリントヘッドを収納するプリンタ収納室と、を含むプリンタ。
【請求項１０】
前記ジェット積層体が、
１つ導電パッドが、前記複数のトランデューサのうちの各トランデューサに電気的に接続する、複数の導電パッドと、
１つの配線が、前記複数のパッドのうちの各導電パッドに電気的に接続する、複数の導電配線と、をさらに含み、
前記複数の導電パッド、及び前記複数の導電配線は、それぞれ化学気相蒸着（ＣＶＤ）法による金属、及びスパッタ法による金属のうちの一方である、請求項９に記載のプリンタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１３−１０３４９９（Ｐ２０１３−１０３４９９Ａ）
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願番号】特願２０１２−２３１２９０（Ｐ２０１２−２３１２９０）
【出願日】平成２４年１０月１９日（２０１２．１０．１９）
【出願人】（５９６１７０１７０）ゼロックス コーポレイション (1,961)
【氏名又は名称原語表記】ＸＥＲＯＸ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願日】平成２４年１０月１９日（２０１２．１０．１９）
【出願人】（５９６１７０１７０）ゼロックス コーポレイション (1,961)
【氏名又は名称原語表記】ＸＥＲＯＸ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
[ Back to top ]