Ａ／Ｄ変換器および計測装置
【課題】処理負荷を抑えながら、複数のＡ／Ｄ変換回路を用いることで発生する変換誤差の影響を低減するＡ／Ｄ変換器を提供する。
【解決手段】受光回路２０は、Ａ／Ｄ変換処理の周期毎に、Ａ／Ｄ変換回路のＡ／Ｄ変換開始順序を変更し、各周期でＡ／Ｄ変換されたデジタル信号について同位相のデジタル信号を加算する。例えば、Ａ／Ｄ変換切替部２２は、１周期目では、Ａ／Ｄ変換回路２１Ａ、２１Ｂ、２１Ｃの順にＡ／Ｄ変換を行い、２周期目では、Ａ／Ｄ変換回路２１Ｂ、２１Ｃ、２１Ａの順にＡ／Ｄ変換を行う。３周期目では、Ａ／Ｄ変換回路２１Ｃ、２１Ａ、２１Ｂの順にＡ／Ｄ変換を行う。
【解決手段】受光回路２０は、Ａ／Ｄ変換処理の周期毎に、Ａ／Ｄ変換回路のＡ／Ｄ変換開始順序を変更し、各周期でＡ／Ｄ変換されたデジタル信号について同位相のデジタル信号を加算する。例えば、Ａ／Ｄ変換切替部２２は、１周期目では、Ａ／Ｄ変換回路２１Ａ、２１Ｂ、２１Ｃの順にＡ／Ｄ変換を行い、２周期目では、Ａ／Ｄ変換回路２１Ｂ、２１Ｃ、２１Ａの順にＡ／Ｄ変換を行う。３周期目では、Ａ／Ｄ変換回路２１Ｃ、２１Ａ、２１Ｂの順にＡ／Ｄ変換を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のＡ／Ｄ変換回路を用いて時分割によりＡ／Ｄ変換を行うＡ／Ｄ変換器、および当該Ａ／Ｄ変換器を用いた計測装置に関する。
【背景技術】
【０００２】
アナログ信号をデジタル信号に変換するＡ／Ｄ変換器には、高速性が求められる。しかし、変換速度の速いＡ／Ｄ変換器は、非常に高価である。そこで従来、変換速度の比較的遅いＡ／Ｄ変換回路を複数並列に接続し、時分割でＡ／Ｄ変換を行う手法が提案されている（例えば特許文献１、特許文献２を参照）。
【０００３】
図１は、３つのＡ／Ｄ変換回路を用いて、変換速度を３倍にしたＡ／Ｄ変換器の構成を示す図である。この例では、３０ＭＨｚで駆動するＡ／Ｄ変換回路を用いて、全体として９０ＭＨｚで駆動するＡ／Ｄ変換器について説明する。同図に示すＡ／Ｄ変換器は、Ａ／Ｄ変換回路１１Ａ、Ａ／Ｄ変換回路１１Ｂ、Ａ／Ｄ変換回路１１Ｃ、Ａ／Ｄ変換切替部１２、積分処理部１３、メモリ１４を備えている。
【０００４】
Ａ／Ｄ変換切替部１２は、トリガ信号が入力されると、Ａ／Ｄ変換回路１１Ａ、Ａ／Ｄ変換回路１１Ｂ、およびＡ／Ｄ変換回路１１Ｃを順次制御してＡ／Ｄ変換を開始する。Ａ／Ｄ変換切替部１２は、主Ａ／Ｄ変換クロックが入力される毎にＡ／Ｄ変換回路１１Ａ、Ａ／Ｄ変換回路１１Ｂ、およびＡ／Ｄ変換回路１１Ｃに、それぞれ開始指令信号（副Ａ／Ｄ変換クロック）を出力してＡ／Ｄ変換を行わせる。
【０００５】
図２は、各信号を時系列に表したものである。Ａ／Ｄ変換切替部１２は、最初にトリガ信号および主Ａ／Ｄ変換クロックが入力されたとき、Ａ／Ｄ変換回路１１Ａに開始指令信号Ａを出力する。Ａ／Ｄ変換切替部１２は、次に主Ａ／Ｄ変換クロックが入力されると、開始指令信号Ｂを出力し、その次に主Ａ／Ｄ変換クロックが入力されると開始指令信号Ｃを出力する。そして、次に主Ａ／Ｄ変換クロックが入力されると開始指令信号Ａの出力から繰り返す。このように、Ａ／Ｄ変換回路１１Ａ、Ａ／Ｄ変換回路１１Ｂ、Ａ／Ｄ変換回路１１Ｃの順に繰り返しＡ／Ｄ変換を行わせる。この例では、Ａ／Ｄ変換器は、主Ａ／Ｄ変換クロックの入力９回を１周期とし、複数回（複数周期）のＡ／Ｄ変換処理を行う。各周期においてＡ／Ｄ変換されたデジタル信号は、積分処理部１３で加算処理される。
【０００６】
図３は、積分処理部１３の積分処理を示す図である。同図に示す「Ａ１１」等の表示において、最初の「Ａ」はＡ／Ｄ変換回路の識別子、次の十の位の数値は周期、一の位の数値は１周期中の変換順序を示す。積分処理部１３は、各周期においてＡ／Ｄ変換されたデジタル信号について同位相のデジタル信号を加算する。例えば、１周期目の最初のＡ／Ｄ変換回路１１Ａの出力値（同図Ａ１１）、２周期目の最初のＡ／Ｄ変換回路１１Ａの出力値（同図Ａ２１）、３周期目の最初のＡ／Ｄ変換回路１１Ａの出力値（同図Ａ３１）を加算する。
【０００７】
しかし、特許文献１にも記載されているように、Ａ／Ｄ変換回路は、それぞれ固有のＡ／Ｄ変換誤差を有している。そのため、図３示すように、例えば、Ａ／Ｄ変換回路１１ＢがＡ／Ｄ変換回路１１Ａの出力値よりも大きい値を出力し、Ａ／Ｄ変換回路１１ＣがＡ／Ｄ変換回路１１Ａよりも小さい値を出力する場合、同位相の出力値を加算すると、誤差が拡大してしまう。
【０００８】
そこで、特許文献１のＡ／Ｄ変換器では、予め各Ａ／Ｄ変換回路の誤差を求め、誤差に相当する値を補正する処理が行われている。図４は、誤差測定、補正処理の動作を示すフローチャートである。同図（Ａ）に示す誤差測定動作では、まずＡ／Ｄ変換器に入力するアナログ値が一定になるように設定する（ｓ１１）。その後、一定のアナログ値を入力して各Ａ／Ｄ変換回路にＡ／Ｄ変換を行わせるダミーＡ／Ｄ変換を行う（ｓ１２）。積分処理部では、Ａ／Ｄ変換回路Ａ，Ｂ，Ｃのそれぞれの加算結果から、最大値を求める（ｓ１３）。そして、最大値を出力したＡ／Ｄ変換回路と、その他のＡ／Ｄ変換回路との差（誤差）を求める（ｓ１４）。最後に、求めた誤差から、加算回数分に相当する誤差（加算回数が３回であれば求めた誤差の３倍）を補正データとする（ｓ１５）。補正データは、Ａ／Ｄ変換回路毎に個別に算出される。
【０００９】
同図（Ｂ）に示す補正処理では、まず、Ａ／Ｄ変換処理が行われ、積分処理結果が出るまで待機する（ｓ２１）。その後、積分処理部は、取得した全Ａ／Ｄ変換値に対し、各Ａ／Ｄ変換回路に対応する補正データを加算する（ｓ２２）。よって、Ａ／Ｄ変換回路毎の固有の誤差が解消される。
【００１０】
なお、実際には、温度変化等により各Ａ／Ｄ変換回路の誤差が変わるため、図４に示した誤差測定、補正処理は、Ａ／Ｄ変換動作中にも都度（例えば数秒毎に）行う必要があり、処理負荷が大きくなる。
【特許文献１】特開２００１−３３９３０３号公報
【特許文献２】特開平７−１８３８０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
この発明は、処理負荷を抑えながら、複数のＡ／Ｄ変換回路を用いることで発生する変換誤差の影響を低減するＡ／Ｄ変換器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、複数のＡ／Ｄ変換回路と、Ａ／Ｄ変換を開始させる開始指令信号を、前記複数のＡ／Ｄ変換回路に対して所定時間間隔で出力する開始信号生成手段と、１つのアナログ信号入力端子と、を備え、前記アナログ信号入力端子に前記複数のＡ／Ｄ変換回路を並列に接続したＡ／Ｄ変換器であって、前記開始信号生成手段は、前記複数のＡ／Ｄ変換回路を第１の順序で所定回数を１周期としてＡ／Ｄ変換させ、前記複数のＡ／Ｄ変換回路を第２の順序で前記所定回数Ａ／Ｄ変換させる変換処理を繰り返し行わせ、前記第１の順序でＡ／Ｄ変換したデジタル信号と前記第２の順序でＡ／Ｄ変換したデジタル信号の同位相のデジタル信号をそれぞれ加算する加算手段と、を備えたことを特徴とする。
【００１３】
このように、本発明では、Ａ／Ｄ変換処理の周期毎に、Ａ／Ｄ変換回路の開始順序を変更し、同位相のデジタル信号を加算する。例えば、１周期目の最初のＡ／Ｄ変換と２周期目の最初のＡ／Ｄ変換とで異なるＡ／Ｄ変換回路が用いられる。よって、同位相のデジタル信号を加算することにより生じる誤差拡大を防止することができる。また、加算回数とＡ／Ｄ変換回路の数が一致すれば変換誤差を相殺することもできる。なお、ここで言う誤差とは、Ａ／Ｄ変換回路の絶対的な誤差（オフセット誤差）ではなく、同じ入力値に対して使用するＡ／Ｄ変換回路が異なることによって生じる相対的な出力値の誤差を言う。
【発明の効果】
【００１４】
本発明によれば、複数のＡ／Ｄ変換回路を用いることで発生する変換誤差の影響を低減することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明のＡ／Ｄ変換回路および計測装置に係る実施形態として、距離計測装置（レーザレーダ装置）について説明する。レーザレーダ装置は、例えば自動車に取り付けられ、自車前方にレーザ光を照射して、照射したレーザ光が物体から反射して戻るまでの時間から物体との距離を計測する。なお、本発明の計測装置は、レーザレーダ装置に限らず、信号を入力し、計測を行う装置であれば、どのような装置であってもよいものである。
【００１６】
図５は、レーザレーダ装置の主要部を示すブロック図である。同図（Ａ）に示すように、レーザレーダ装置は、制御回路３０、ＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）駆動回路３５、ＬＤ３６、ＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ）３７、受光回路２０、およびメモリ３８を備えている。
【００１７】
ＬＤ駆動回路３５は、制御回路３０からの計測開始指示に基づいて、ＬＤ３６の発光を制御する。ＬＤ３６から照射されるレーザ光は、同図（Ｃ）に示すように、検出対象としての物体（例えば、車両や路面）に反射する。物体に反射して戻ってきた反射光は、ＰＤ３７によって受光される。ＰＤ３７は、受光した反射光の強度に応じたアナログ信号を受光回路２０に出力する。
【００１８】
受光回路２０は、入力されたアナログ信号をデジタル信号に変換して、制御回路３０に出力する。制御回路３０は、積分処理部３１および測距制御部３２を機能的に備えている。積分処理部３１は、本発明の加算手段に相当し、受光回路２０から入力されるデジタル信号の加算処理を行う。測距制御部３２は、レーザ光を照射してからその反射光を受光するまでの所用時間に基づいて物体との距離を計測する。通常、レーザレーダ装置は、１回の発光だけでは反射光の強度が微弱であり、ノイズとの差別化が困難であるため、複数回の発光、計測を行い、受光回路２０の出力値を加算する処理を行う。
【００１９】
図５（Ｂ）に示すように、受光回路２０は、ＰＤ３７に並列に接続されるＡ／Ｄ変換回路２１Ａ、Ａ／Ｄ変換回路２１Ｂ、およびＡ／Ｄ変換回路２１Ｃを備えている。また、受光回路２０は、各Ａ／Ｄ変換回路に接続されるＡ／Ｄ変換切替部２２を備えている。この受光回路２０と、制御回路３０における積分処理部３１により、本発明のＡ／Ｄ変換器が実現される。また、ＰＤ３７からのアナログ信号入力が、本発明のアナログ信号入力端子に相当する。
【００２０】
測距制御部３２は、ＬＤ駆動回路３５に計測開始指示を行うと同時に、Ａ／Ｄ変換切替部２２にトリガ信号を出力する。また、測距制御部３２は、駆動周波数（本実施形態では９０ＭＨｚ）に応じてＡ／Ｄ変換切替部２２に主Ａ／Ｄ変換クロックを出力する。
【００２１】
Ａ／Ｄ変換切替部２２は、本発明の開始信号生成手段に相当し、トリガ信号が入力されると、Ａ／Ｄ変換回路２１Ａ、Ａ／Ｄ変換回路２１Ｂ、およびＡ／Ｄ変換回路２１Ｃを順次制御してＡ／Ｄ変換を開始する。Ａ／Ｄ変換切替部２２は、主Ａ／Ｄ変換クロックが入力される毎にＡ／Ｄ変換回路２１Ａ、Ａ／Ｄ変換回路２１Ｂ、およびＡ／Ｄ変換回路２１Ｃに、それぞれ開始指令信号（副Ａ／Ｄ変換クロック）を出力してＡ／Ｄ変換を行わせる。各Ａ／Ｄ変換回路への開始指令信号は、３０ＭＨｚの周波数で出力される。
【００２２】
図６は、各信号を時系列に表したものである。同図（Ａ）に示すように、Ａ／Ｄ変換切替部２２は、最初にトリガ信号および主Ａ／Ｄ変換クロックが入力されたとき、Ａ／Ｄ変換回路２１Ａに開始指令信号Ａを出力する。Ａ／Ｄ変換切替部２２は、次に主Ａ／Ｄ変換クロックが入力されると、Ａ／Ｄ変換回路２１Ｂに開始指令信号Ｂを出力する。その次に主Ａ／Ｄ変換クロックが入力されると、Ａ／Ｄ変換回路２１Ｃに開始指令信号Ｃを出力する。そして、次に主Ａ／Ｄ変換クロックが入力されると開始指令信号Ａの出力から繰り返す。このように、Ａ／Ｄ変換切替部２２は、Ａ／Ｄ変換回路２１Ａ、Ａ／Ｄ変換回路２１Ｂ、Ａ／Ｄ変換回路２１Ｃの順に繰り返しＡ／Ｄ変換を行わせる。受光回路２０は、主Ａ／Ｄ変換クロックの入力９回を計測の１周期とし、複数周期のＡ／Ｄ変換処理を行う。なお、本実施形態では、説明を容易にするため、１周期に９回のＡ／Ｄ変換を行う例を示すが、実際には１周期のＡ／Ｄ変換回数はさらに多数行うものである。
【００２３】
各周期においてＡ／Ｄ変換された後のデジタル信号は、制御回路３０の積分処理部３１で加算処理される。積分処理部３１は、各計測周期におけるトリガ信号出力からの経過時間に対応してデジタル信号を積算し、メモリ３８に記録する。すなわち、積分処理部３１は、各周期における同位相のデジタル信号を加算する処理を行う。
【００２４】
ここで、本実施形態の受光回路２０は、Ａ／Ｄ変換処理の周期毎に、Ａ／Ｄ変換回路のＡ／Ｄ変換開始順序を変更する。例えば、同図（Ｂ）に示すように、Ａ／Ｄ変換切替部２２は、２周期目では、主Ａ／Ｄ変換クロックが入力されたとき、最初にＡ／Ｄ変換回路２１Ｂに開始指令信号Ｂを出力する。なお、Ａ／Ｄ変換切替部２２は、最初のトリガ信号および主Ａ／Ｄ変換クロックが入力されたときは開始指令信号を出力せず、１クロックだけ休止する。すなわち、Ａ／Ｄ変換切替部２２は、１周期目において最後にＡ／Ｄ変換回路２１Ｃに開始指令信号Ｃを出力し、その前のクロックではＡ／Ｄ変換回路２１Ｂに開始指令信号Ｂを出力している。よって、２周期目の最初のクロックについては、Ａ／Ｄ変換回路２１Ｂを駆動させることができないため、１クロック経過後にＡ／Ｄ変換を行わせる。この分のずれは積分処理部３１で補正する。つまり、積分処理部３１は、２周期目においては、トリガ信号が出力された後、１クロック経過後に出力されるデジタル信号を１周期目の最初のデジタル信号と同位相として扱う。
【００２５】
Ａ／Ｄ変換切替部２２は、次に主Ａ／Ｄ変換クロックが入力されると、Ａ／Ｄ変換回路２１Ｃに開始指令信号Ｃを出力する。その次に主Ａ／Ｄ変換クロックが入力されると、Ａ／Ｄ変換回路２１Ａに開始指令信号Ａを出力する。そして、次に主Ａ／Ｄ変換クロックが入力されると開始指令信号Ｂの出力から繰り返す。このように、Ａ／Ｄ変換切替部２２は、２周期目においては、Ａ／Ｄ変換回路２１Ｂ、Ａ／Ｄ変換回路２１Ｃ、Ａ／Ｄ変換回路２１Ａの順に繰り返しＡ／Ｄ変換を行わせる。
【００２６】
また、同図（Ｃ）に示すように、Ａ／Ｄ変換切替部２２は、３周期目では、主Ａ／Ｄ変換クロックが入力されたとき、最初にＡ／Ｄ変換回路２１Ｃに開始指令信号Ｃを出力する。そして、Ａ／Ｄ変換回路２１Ａに開始指令信号Ａを出力する。さらに、Ａ／Ｄ変換回路２１Ｂに開始指令信号Ｂを出力する。このように、Ａ／Ｄ変換切替部２２は、３周期目においては、Ａ／Ｄ変換回路２１Ｃ、Ａ／Ｄ変換回路２１Ａ、Ａ／Ｄ変換回路２１Ｂの順に繰り返しＡ／Ｄ変換を行わせる。なお、３周期目においても、Ａ／Ｄ変換切替部２２は、最初のトリガ信号および主Ａ／Ｄ変換クロックが入力されたときは開始指令信号を出力せず、１クロックだけ休止する。また、積分処理部３１は、３周期目においても、トリガ信号が出力された後、１クロック経過後に出力されるデジタル信号を１周期目の最初のデジタル信号と同位相として扱う。
【００２７】
図７は、積分処理部３１の積分処理を示す図である。積分処理部３１は、各周期でＡ／Ｄ変換されたデジタル信号について同位相のデジタル信号を加算する。例えば、１周期目の最初のＡ／Ｄ変換回路２１Ａの出力値（同図Ａ１１）、２周期目の最初のＡ／Ｄ変換回路２１Ｂの出力値（同図Ｂ２１）、３周期目の最初のＡ／Ｄ変換回路２１Ｃの出力値（同図Ｃ３１）を加算する。
【００２８】
図７に示す例では、同じ入力値であっても、Ａ／Ｄ変換回路２１Ｂは、Ａ／Ｄ変換回路２１Ａよりも大きい値を出力し、Ａ／Ｄ変換回路２１Ｃは、Ａ／Ｄ変換回路２１Ａよりも小さい値を出力する相対的な誤差を有している。しかし、Ａ／Ｄ変換処理の周期毎に、Ａ／Ｄ変換開始順序を変更しているため、積分処理部３１は、同位相のデジタル信号を加算すると、それぞれＡ／Ｄ変換回路２１Ａ，２１Ｂ、２１Ｃの出力値を加算することになるため、変換誤差を相殺することができる。
【００２９】
なお、変換順序は、上記の例に限るものではなく、各位相におけるＡ／Ｄ変換回路のＡ／Ｄ変換回数が同数になるようにすれば、どのような順序であってもよい。例えば１周期目にＡ／Ｄ変換回路２１Ａ，２１Ｂ，２１Ｃの順にＡ／Ｄ変換を行い、２周期目にＡ／Ｄ変換回路２１Ｃ，２１Ａ，２１Ｂの順にＡ／Ｄ変換を行い、３周期目にＡ／Ｄ変換回路２１Ｂ，２１Ｃ，２１Ａの順にＡ／Ｄ変換を行うようにしてもよい。
【００３０】
なお、上記例では、計測回数（加算回数）が、Ａ／Ｄ変換回路の数の整数倍に一致するようにしているが、必ずしも一致させる必要はない。例えば、Ａ／Ｄ変換回路の数が３つで４周期の計測を行うと、１周期分だけ誤差が発生するが、３周期分の誤差は相殺されているため、全体としての変換誤差は低減することができる。特に、計測回数が多くなり、加算回数が多くなるにつれ、変換誤差の影響は小さくなる。また、Ａ／Ｄ変換回路の数は３つ以上であってもよい。
【００３１】
図８を用いて、Ａ／Ｄ変換回路間の相対的な誤差の影響について説明する。図８は、レーザ反射光の反射強度を時間軸上で表した図である。同図に示すグラフの縦軸（強度）は、積分処理部３１が積分した後のメモリ３８に記録されている値である。
【００３２】
測距制御部３２は、同図（Ａ）示すように、しきい値を超える反射強度が存在した場合、ＬＤ３６の発光を開始した時間（発光タイミング）から、最も高い反射強度が得られる時間（受光タイミング）までの時間差を求め、この時間差に基づいて物体との距離を求める。
【００３３】
ここで、従来の図３に示したような加算処理を行うと、Ａ／Ｄ変換回路の相対的な誤差が大きくなり、図８（Ｂ）に示すように、反射強度の波形が変わる。そのため、実際にはノイズを示す反射強度であったとしてもしきい値を超える場合があり、物体との距離を正確に計測することができない。
【００３４】
また、従来の図４に示したように補正データを加算して誤差を解消する手法では、図８（Ｃ）に示すように、反射強度が全体として高くなってしまい、やはり実際にはノイズを示す反射強度であったとしてもしきい値を超える状況が発生する。また、ノイズの影響を避けるためにしきい値を高くすると、実際の物体の反射強度を検出することができなくなる可能性がある。
【００３５】
これに対し、本実施形態の受光回路２０は、図７に示したように、Ａ／Ｄ変換処理の周期毎に、Ａ／Ｄ変換回路のＡ／Ｄ変換開始順序を変更し、各周期でＡ／Ｄ変換されたデジタル信号について同位相のデジタル信号を加算するため、補正データを加算する必要なく、相対的な誤差を低減することができる。よって、処理負荷を抑えながらも、図８（Ｂ）や図８（Ｃ）に示したような状況が発生することがない。
【００３６】
次に、図９は、レーザレーダ装置の計測動作を示すフローチャートである。測距制御部３２がトリガ信号を出力すると、この動作を開始する。まず、Ａ／Ｄ変換切替部２２は、最初にＡ／Ｄ変換を行うＡ／Ｄ変換回路としてＡ／Ｄ変換回路２１Ａを選択する（ｓ３１）。そして、積分処理部３１は、メモリ３８を初期化する（ｓ３２）。
【００３７】
測距制御部３２は、ＬＤ駆動回路３５を駆動させ、ＬＤ３６を発光させる（ｓ３３）。受光回路２０は、測距制御部３２から主Ａ／Ｄ変換クロックを入力し、上記ｓ３１における選択処理で選択されたＡ／Ｄ変換回路でＡ／Ｄ変換処理を行う（ｓ３４）。積分処理部３１は、受光回路２０から出力されたデジタル信号出力値を積分する（ｓ３５）。その後、Ａ／Ｄ変換切替部２２は、次のＡ／Ｄ変換回路を選択する（ｓ３６）。例えば、Ａ／Ｄ変換回路２１Ａを駆動している場合、Ａ／Ｄ変換回路２１Ｂを選択し、Ａ／Ｄ変換回路２１Ｂを駆動している場合、Ａ／Ｄ変換回路２１Ｃを選択し、Ａ／Ｄ変換回路２１Ｃを駆動している場合、Ａ／Ｄ変換回路２１Ａを選択する。
【００３８】
以上のようなＡ／Ｄ変換処理、積分処理、Ａ／Ｄ変換回路の選択処理を所定回数（１周期分）繰り返す（ｓ３７）。Ａ／Ｄ変換切替部２２は、１周期分の処理が終了した後、どのＡ／Ｄ変換回路で最後にＡ／Ｄ変換を行ったか判断する（ｓ３８）。Ａ／Ｄ変換回路２１ＡでＡ／Ｄ変換を行っていた場合、Ａ／Ｄ変換回路２１Ｂを選択する（ｓ３９）。Ａ／Ｄ変換回路２１ＢでＡ／Ｄ変換を行っていた場合、Ａ／Ｄ変換回路２１Ｃを選択する（ｓ４０）。Ａ／Ｄ変換回路２１ＣでＡ／Ｄ変換を行っていた場合、Ａ／Ｄ変換回路２１Ａを選択する（ｓ４１）。そして、所定積分回数（図６、図７の例では３回）、ＬＤ３６の発光から処理を繰り返す（ｓ４２）。
【００３９】
以上のようにして、本実施形態の受光回路は、Ａ／Ｄ変換処理の周期毎に、Ａ／Ｄ変換回路のＡ／Ｄ変換開始順序を変更する。積分処理部では、同位相のデジタル信号を加算すると、それぞれの周期において異なるＡ／Ｄ変換回路の出力値を加算することになり、Ａ／Ｄ変換回路間の相対的な変換誤差を低減することができる。
【図面の簡単な説明】
【００４０】
【図１】３つのＡ／Ｄ変換回路を用いて、変換速度を３倍にしたＡ／Ｄ変換器の構成を示す図である。
【図２】各信号を時系列に表した図である。
【図３】積分処理部１３の積分処理を示す概念図である。
【図４】従来の誤差測定、補正処理の動作を示すフローチャートである。
【図５】本実施形態に係るレーザレーダ装置の主要部を示すブロック図である。
【図６】本実施形態に係る各信号を時系列に表した図である。
【図７】本実施形態に係る積分処理部３１の積分処理を示す概念図である。
【図８】レーザ反射光の強度を時間軸上で表した図である。
【図９】レーザレーダ装置の計測動作を示すフローチャートである。
【技術分野】
【０００１】
この発明は、複数のＡ／Ｄ変換回路を用いて時分割によりＡ／Ｄ変換を行うＡ／Ｄ変換器、および当該Ａ／Ｄ変換器を用いた計測装置に関する。
【背景技術】
【０００２】
アナログ信号をデジタル信号に変換するＡ／Ｄ変換器には、高速性が求められる。しかし、変換速度の速いＡ／Ｄ変換器は、非常に高価である。そこで従来、変換速度の比較的遅いＡ／Ｄ変換回路を複数並列に接続し、時分割でＡ／Ｄ変換を行う手法が提案されている（例えば特許文献１、特許文献２を参照）。
【０００３】
図１は、３つのＡ／Ｄ変換回路を用いて、変換速度を３倍にしたＡ／Ｄ変換器の構成を示す図である。この例では、３０ＭＨｚで駆動するＡ／Ｄ変換回路を用いて、全体として９０ＭＨｚで駆動するＡ／Ｄ変換器について説明する。同図に示すＡ／Ｄ変換器は、Ａ／Ｄ変換回路１１Ａ、Ａ／Ｄ変換回路１１Ｂ、Ａ／Ｄ変換回路１１Ｃ、Ａ／Ｄ変換切替部１２、積分処理部１３、メモリ１４を備えている。
【０００４】
Ａ／Ｄ変換切替部１２は、トリガ信号が入力されると、Ａ／Ｄ変換回路１１Ａ、Ａ／Ｄ変換回路１１Ｂ、およびＡ／Ｄ変換回路１１Ｃを順次制御してＡ／Ｄ変換を開始する。Ａ／Ｄ変換切替部１２は、主Ａ／Ｄ変換クロックが入力される毎にＡ／Ｄ変換回路１１Ａ、Ａ／Ｄ変換回路１１Ｂ、およびＡ／Ｄ変換回路１１Ｃに、それぞれ開始指令信号（副Ａ／Ｄ変換クロック）を出力してＡ／Ｄ変換を行わせる。
【０００５】
図２は、各信号を時系列に表したものである。Ａ／Ｄ変換切替部１２は、最初にトリガ信号および主Ａ／Ｄ変換クロックが入力されたとき、Ａ／Ｄ変換回路１１Ａに開始指令信号Ａを出力する。Ａ／Ｄ変換切替部１２は、次に主Ａ／Ｄ変換クロックが入力されると、開始指令信号Ｂを出力し、その次に主Ａ／Ｄ変換クロックが入力されると開始指令信号Ｃを出力する。そして、次に主Ａ／Ｄ変換クロックが入力されると開始指令信号Ａの出力から繰り返す。このように、Ａ／Ｄ変換回路１１Ａ、Ａ／Ｄ変換回路１１Ｂ、Ａ／Ｄ変換回路１１Ｃの順に繰り返しＡ／Ｄ変換を行わせる。この例では、Ａ／Ｄ変換器は、主Ａ／Ｄ変換クロックの入力９回を１周期とし、複数回（複数周期）のＡ／Ｄ変換処理を行う。各周期においてＡ／Ｄ変換されたデジタル信号は、積分処理部１３で加算処理される。
【０００６】
図３は、積分処理部１３の積分処理を示す図である。同図に示す「Ａ１１」等の表示において、最初の「Ａ」はＡ／Ｄ変換回路の識別子、次の十の位の数値は周期、一の位の数値は１周期中の変換順序を示す。積分処理部１３は、各周期においてＡ／Ｄ変換されたデジタル信号について同位相のデジタル信号を加算する。例えば、１周期目の最初のＡ／Ｄ変換回路１１Ａの出力値（同図Ａ１１）、２周期目の最初のＡ／Ｄ変換回路１１Ａの出力値（同図Ａ２１）、３周期目の最初のＡ／Ｄ変換回路１１Ａの出力値（同図Ａ３１）を加算する。
【０００７】
しかし、特許文献１にも記載されているように、Ａ／Ｄ変換回路は、それぞれ固有のＡ／Ｄ変換誤差を有している。そのため、図３示すように、例えば、Ａ／Ｄ変換回路１１ＢがＡ／Ｄ変換回路１１Ａの出力値よりも大きい値を出力し、Ａ／Ｄ変換回路１１ＣがＡ／Ｄ変換回路１１Ａよりも小さい値を出力する場合、同位相の出力値を加算すると、誤差が拡大してしまう。
【０００８】
そこで、特許文献１のＡ／Ｄ変換器では、予め各Ａ／Ｄ変換回路の誤差を求め、誤差に相当する値を補正する処理が行われている。図４は、誤差測定、補正処理の動作を示すフローチャートである。同図（Ａ）に示す誤差測定動作では、まずＡ／Ｄ変換器に入力するアナログ値が一定になるように設定する（ｓ１１）。その後、一定のアナログ値を入力して各Ａ／Ｄ変換回路にＡ／Ｄ変換を行わせるダミーＡ／Ｄ変換を行う（ｓ１２）。積分処理部では、Ａ／Ｄ変換回路Ａ，Ｂ，Ｃのそれぞれの加算結果から、最大値を求める（ｓ１３）。そして、最大値を出力したＡ／Ｄ変換回路と、その他のＡ／Ｄ変換回路との差（誤差）を求める（ｓ１４）。最後に、求めた誤差から、加算回数分に相当する誤差（加算回数が３回であれば求めた誤差の３倍）を補正データとする（ｓ１５）。補正データは、Ａ／Ｄ変換回路毎に個別に算出される。
【０００９】
同図（Ｂ）に示す補正処理では、まず、Ａ／Ｄ変換処理が行われ、積分処理結果が出るまで待機する（ｓ２１）。その後、積分処理部は、取得した全Ａ／Ｄ変換値に対し、各Ａ／Ｄ変換回路に対応する補正データを加算する（ｓ２２）。よって、Ａ／Ｄ変換回路毎の固有の誤差が解消される。
【００１０】
なお、実際には、温度変化等により各Ａ／Ｄ変換回路の誤差が変わるため、図４に示した誤差測定、補正処理は、Ａ／Ｄ変換動作中にも都度（例えば数秒毎に）行う必要があり、処理負荷が大きくなる。
【特許文献１】特開２００１−３３９３０３号公報
【特許文献２】特開平７−１８３８０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
この発明は、処理負荷を抑えながら、複数のＡ／Ｄ変換回路を用いることで発生する変換誤差の影響を低減するＡ／Ｄ変換器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、複数のＡ／Ｄ変換回路と、Ａ／Ｄ変換を開始させる開始指令信号を、前記複数のＡ／Ｄ変換回路に対して所定時間間隔で出力する開始信号生成手段と、１つのアナログ信号入力端子と、を備え、前記アナログ信号入力端子に前記複数のＡ／Ｄ変換回路を並列に接続したＡ／Ｄ変換器であって、前記開始信号生成手段は、前記複数のＡ／Ｄ変換回路を第１の順序で所定回数を１周期としてＡ／Ｄ変換させ、前記複数のＡ／Ｄ変換回路を第２の順序で前記所定回数Ａ／Ｄ変換させる変換処理を繰り返し行わせ、前記第１の順序でＡ／Ｄ変換したデジタル信号と前記第２の順序でＡ／Ｄ変換したデジタル信号の同位相のデジタル信号をそれぞれ加算する加算手段と、を備えたことを特徴とする。
【００１３】
このように、本発明では、Ａ／Ｄ変換処理の周期毎に、Ａ／Ｄ変換回路の開始順序を変更し、同位相のデジタル信号を加算する。例えば、１周期目の最初のＡ／Ｄ変換と２周期目の最初のＡ／Ｄ変換とで異なるＡ／Ｄ変換回路が用いられる。よって、同位相のデジタル信号を加算することにより生じる誤差拡大を防止することができる。また、加算回数とＡ／Ｄ変換回路の数が一致すれば変換誤差を相殺することもできる。なお、ここで言う誤差とは、Ａ／Ｄ変換回路の絶対的な誤差（オフセット誤差）ではなく、同じ入力値に対して使用するＡ／Ｄ変換回路が異なることによって生じる相対的な出力値の誤差を言う。
【発明の効果】
【００１４】
本発明によれば、複数のＡ／Ｄ変換回路を用いることで発生する変換誤差の影響を低減することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明のＡ／Ｄ変換回路および計測装置に係る実施形態として、距離計測装置（レーザレーダ装置）について説明する。レーザレーダ装置は、例えば自動車に取り付けられ、自車前方にレーザ光を照射して、照射したレーザ光が物体から反射して戻るまでの時間から物体との距離を計測する。なお、本発明の計測装置は、レーザレーダ装置に限らず、信号を入力し、計測を行う装置であれば、どのような装置であってもよいものである。
【００１６】
図５は、レーザレーダ装置の主要部を示すブロック図である。同図（Ａ）に示すように、レーザレーダ装置は、制御回路３０、ＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）駆動回路３５、ＬＤ３６、ＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ）３７、受光回路２０、およびメモリ３８を備えている。
【００１７】
ＬＤ駆動回路３５は、制御回路３０からの計測開始指示に基づいて、ＬＤ３６の発光を制御する。ＬＤ３６から照射されるレーザ光は、同図（Ｃ）に示すように、検出対象としての物体（例えば、車両や路面）に反射する。物体に反射して戻ってきた反射光は、ＰＤ３７によって受光される。ＰＤ３７は、受光した反射光の強度に応じたアナログ信号を受光回路２０に出力する。
【００１８】
受光回路２０は、入力されたアナログ信号をデジタル信号に変換して、制御回路３０に出力する。制御回路３０は、積分処理部３１および測距制御部３２を機能的に備えている。積分処理部３１は、本発明の加算手段に相当し、受光回路２０から入力されるデジタル信号の加算処理を行う。測距制御部３２は、レーザ光を照射してからその反射光を受光するまでの所用時間に基づいて物体との距離を計測する。通常、レーザレーダ装置は、１回の発光だけでは反射光の強度が微弱であり、ノイズとの差別化が困難であるため、複数回の発光、計測を行い、受光回路２０の出力値を加算する処理を行う。
【００１９】
図５（Ｂ）に示すように、受光回路２０は、ＰＤ３７に並列に接続されるＡ／Ｄ変換回路２１Ａ、Ａ／Ｄ変換回路２１Ｂ、およびＡ／Ｄ変換回路２１Ｃを備えている。また、受光回路２０は、各Ａ／Ｄ変換回路に接続されるＡ／Ｄ変換切替部２２を備えている。この受光回路２０と、制御回路３０における積分処理部３１により、本発明のＡ／Ｄ変換器が実現される。また、ＰＤ３７からのアナログ信号入力が、本発明のアナログ信号入力端子に相当する。
【００２０】
測距制御部３２は、ＬＤ駆動回路３５に計測開始指示を行うと同時に、Ａ／Ｄ変換切替部２２にトリガ信号を出力する。また、測距制御部３２は、駆動周波数（本実施形態では９０ＭＨｚ）に応じてＡ／Ｄ変換切替部２２に主Ａ／Ｄ変換クロックを出力する。
【００２１】
Ａ／Ｄ変換切替部２２は、本発明の開始信号生成手段に相当し、トリガ信号が入力されると、Ａ／Ｄ変換回路２１Ａ、Ａ／Ｄ変換回路２１Ｂ、およびＡ／Ｄ変換回路２１Ｃを順次制御してＡ／Ｄ変換を開始する。Ａ／Ｄ変換切替部２２は、主Ａ／Ｄ変換クロックが入力される毎にＡ／Ｄ変換回路２１Ａ、Ａ／Ｄ変換回路２１Ｂ、およびＡ／Ｄ変換回路２１Ｃに、それぞれ開始指令信号（副Ａ／Ｄ変換クロック）を出力してＡ／Ｄ変換を行わせる。各Ａ／Ｄ変換回路への開始指令信号は、３０ＭＨｚの周波数で出力される。
【００２２】
図６は、各信号を時系列に表したものである。同図（Ａ）に示すように、Ａ／Ｄ変換切替部２２は、最初にトリガ信号および主Ａ／Ｄ変換クロックが入力されたとき、Ａ／Ｄ変換回路２１Ａに開始指令信号Ａを出力する。Ａ／Ｄ変換切替部２２は、次に主Ａ／Ｄ変換クロックが入力されると、Ａ／Ｄ変換回路２１Ｂに開始指令信号Ｂを出力する。その次に主Ａ／Ｄ変換クロックが入力されると、Ａ／Ｄ変換回路２１Ｃに開始指令信号Ｃを出力する。そして、次に主Ａ／Ｄ変換クロックが入力されると開始指令信号Ａの出力から繰り返す。このように、Ａ／Ｄ変換切替部２２は、Ａ／Ｄ変換回路２１Ａ、Ａ／Ｄ変換回路２１Ｂ、Ａ／Ｄ変換回路２１Ｃの順に繰り返しＡ／Ｄ変換を行わせる。受光回路２０は、主Ａ／Ｄ変換クロックの入力９回を計測の１周期とし、複数周期のＡ／Ｄ変換処理を行う。なお、本実施形態では、説明を容易にするため、１周期に９回のＡ／Ｄ変換を行う例を示すが、実際には１周期のＡ／Ｄ変換回数はさらに多数行うものである。
【００２３】
各周期においてＡ／Ｄ変換された後のデジタル信号は、制御回路３０の積分処理部３１で加算処理される。積分処理部３１は、各計測周期におけるトリガ信号出力からの経過時間に対応してデジタル信号を積算し、メモリ３８に記録する。すなわち、積分処理部３１は、各周期における同位相のデジタル信号を加算する処理を行う。
【００２４】
ここで、本実施形態の受光回路２０は、Ａ／Ｄ変換処理の周期毎に、Ａ／Ｄ変換回路のＡ／Ｄ変換開始順序を変更する。例えば、同図（Ｂ）に示すように、Ａ／Ｄ変換切替部２２は、２周期目では、主Ａ／Ｄ変換クロックが入力されたとき、最初にＡ／Ｄ変換回路２１Ｂに開始指令信号Ｂを出力する。なお、Ａ／Ｄ変換切替部２２は、最初のトリガ信号および主Ａ／Ｄ変換クロックが入力されたときは開始指令信号を出力せず、１クロックだけ休止する。すなわち、Ａ／Ｄ変換切替部２２は、１周期目において最後にＡ／Ｄ変換回路２１Ｃに開始指令信号Ｃを出力し、その前のクロックではＡ／Ｄ変換回路２１Ｂに開始指令信号Ｂを出力している。よって、２周期目の最初のクロックについては、Ａ／Ｄ変換回路２１Ｂを駆動させることができないため、１クロック経過後にＡ／Ｄ変換を行わせる。この分のずれは積分処理部３１で補正する。つまり、積分処理部３１は、２周期目においては、トリガ信号が出力された後、１クロック経過後に出力されるデジタル信号を１周期目の最初のデジタル信号と同位相として扱う。
【００２５】
Ａ／Ｄ変換切替部２２は、次に主Ａ／Ｄ変換クロックが入力されると、Ａ／Ｄ変換回路２１Ｃに開始指令信号Ｃを出力する。その次に主Ａ／Ｄ変換クロックが入力されると、Ａ／Ｄ変換回路２１Ａに開始指令信号Ａを出力する。そして、次に主Ａ／Ｄ変換クロックが入力されると開始指令信号Ｂの出力から繰り返す。このように、Ａ／Ｄ変換切替部２２は、２周期目においては、Ａ／Ｄ変換回路２１Ｂ、Ａ／Ｄ変換回路２１Ｃ、Ａ／Ｄ変換回路２１Ａの順に繰り返しＡ／Ｄ変換を行わせる。
【００２６】
また、同図（Ｃ）に示すように、Ａ／Ｄ変換切替部２２は、３周期目では、主Ａ／Ｄ変換クロックが入力されたとき、最初にＡ／Ｄ変換回路２１Ｃに開始指令信号Ｃを出力する。そして、Ａ／Ｄ変換回路２１Ａに開始指令信号Ａを出力する。さらに、Ａ／Ｄ変換回路２１Ｂに開始指令信号Ｂを出力する。このように、Ａ／Ｄ変換切替部２２は、３周期目においては、Ａ／Ｄ変換回路２１Ｃ、Ａ／Ｄ変換回路２１Ａ、Ａ／Ｄ変換回路２１Ｂの順に繰り返しＡ／Ｄ変換を行わせる。なお、３周期目においても、Ａ／Ｄ変換切替部２２は、最初のトリガ信号および主Ａ／Ｄ変換クロックが入力されたときは開始指令信号を出力せず、１クロックだけ休止する。また、積分処理部３１は、３周期目においても、トリガ信号が出力された後、１クロック経過後に出力されるデジタル信号を１周期目の最初のデジタル信号と同位相として扱う。
【００２７】
図７は、積分処理部３１の積分処理を示す図である。積分処理部３１は、各周期でＡ／Ｄ変換されたデジタル信号について同位相のデジタル信号を加算する。例えば、１周期目の最初のＡ／Ｄ変換回路２１Ａの出力値（同図Ａ１１）、２周期目の最初のＡ／Ｄ変換回路２１Ｂの出力値（同図Ｂ２１）、３周期目の最初のＡ／Ｄ変換回路２１Ｃの出力値（同図Ｃ３１）を加算する。
【００２８】
図７に示す例では、同じ入力値であっても、Ａ／Ｄ変換回路２１Ｂは、Ａ／Ｄ変換回路２１Ａよりも大きい値を出力し、Ａ／Ｄ変換回路２１Ｃは、Ａ／Ｄ変換回路２１Ａよりも小さい値を出力する相対的な誤差を有している。しかし、Ａ／Ｄ変換処理の周期毎に、Ａ／Ｄ変換開始順序を変更しているため、積分処理部３１は、同位相のデジタル信号を加算すると、それぞれＡ／Ｄ変換回路２１Ａ，２１Ｂ、２１Ｃの出力値を加算することになるため、変換誤差を相殺することができる。
【００２９】
なお、変換順序は、上記の例に限るものではなく、各位相におけるＡ／Ｄ変換回路のＡ／Ｄ変換回数が同数になるようにすれば、どのような順序であってもよい。例えば１周期目にＡ／Ｄ変換回路２１Ａ，２１Ｂ，２１Ｃの順にＡ／Ｄ変換を行い、２周期目にＡ／Ｄ変換回路２１Ｃ，２１Ａ，２１Ｂの順にＡ／Ｄ変換を行い、３周期目にＡ／Ｄ変換回路２１Ｂ，２１Ｃ，２１Ａの順にＡ／Ｄ変換を行うようにしてもよい。
【００３０】
なお、上記例では、計測回数（加算回数）が、Ａ／Ｄ変換回路の数の整数倍に一致するようにしているが、必ずしも一致させる必要はない。例えば、Ａ／Ｄ変換回路の数が３つで４周期の計測を行うと、１周期分だけ誤差が発生するが、３周期分の誤差は相殺されているため、全体としての変換誤差は低減することができる。特に、計測回数が多くなり、加算回数が多くなるにつれ、変換誤差の影響は小さくなる。また、Ａ／Ｄ変換回路の数は３つ以上であってもよい。
【００３１】
図８を用いて、Ａ／Ｄ変換回路間の相対的な誤差の影響について説明する。図８は、レーザ反射光の反射強度を時間軸上で表した図である。同図に示すグラフの縦軸（強度）は、積分処理部３１が積分した後のメモリ３８に記録されている値である。
【００３２】
測距制御部３２は、同図（Ａ）示すように、しきい値を超える反射強度が存在した場合、ＬＤ３６の発光を開始した時間（発光タイミング）から、最も高い反射強度が得られる時間（受光タイミング）までの時間差を求め、この時間差に基づいて物体との距離を求める。
【００３３】
ここで、従来の図３に示したような加算処理を行うと、Ａ／Ｄ変換回路の相対的な誤差が大きくなり、図８（Ｂ）に示すように、反射強度の波形が変わる。そのため、実際にはノイズを示す反射強度であったとしてもしきい値を超える場合があり、物体との距離を正確に計測することができない。
【００３４】
また、従来の図４に示したように補正データを加算して誤差を解消する手法では、図８（Ｃ）に示すように、反射強度が全体として高くなってしまい、やはり実際にはノイズを示す反射強度であったとしてもしきい値を超える状況が発生する。また、ノイズの影響を避けるためにしきい値を高くすると、実際の物体の反射強度を検出することができなくなる可能性がある。
【００３５】
これに対し、本実施形態の受光回路２０は、図７に示したように、Ａ／Ｄ変換処理の周期毎に、Ａ／Ｄ変換回路のＡ／Ｄ変換開始順序を変更し、各周期でＡ／Ｄ変換されたデジタル信号について同位相のデジタル信号を加算するため、補正データを加算する必要なく、相対的な誤差を低減することができる。よって、処理負荷を抑えながらも、図８（Ｂ）や図８（Ｃ）に示したような状況が発生することがない。
【００３６】
次に、図９は、レーザレーダ装置の計測動作を示すフローチャートである。測距制御部３２がトリガ信号を出力すると、この動作を開始する。まず、Ａ／Ｄ変換切替部２２は、最初にＡ／Ｄ変換を行うＡ／Ｄ変換回路としてＡ／Ｄ変換回路２１Ａを選択する（ｓ３１）。そして、積分処理部３１は、メモリ３８を初期化する（ｓ３２）。
【００３７】
測距制御部３２は、ＬＤ駆動回路３５を駆動させ、ＬＤ３６を発光させる（ｓ３３）。受光回路２０は、測距制御部３２から主Ａ／Ｄ変換クロックを入力し、上記ｓ３１における選択処理で選択されたＡ／Ｄ変換回路でＡ／Ｄ変換処理を行う（ｓ３４）。積分処理部３１は、受光回路２０から出力されたデジタル信号出力値を積分する（ｓ３５）。その後、Ａ／Ｄ変換切替部２２は、次のＡ／Ｄ変換回路を選択する（ｓ３６）。例えば、Ａ／Ｄ変換回路２１Ａを駆動している場合、Ａ／Ｄ変換回路２１Ｂを選択し、Ａ／Ｄ変換回路２１Ｂを駆動している場合、Ａ／Ｄ変換回路２１Ｃを選択し、Ａ／Ｄ変換回路２１Ｃを駆動している場合、Ａ／Ｄ変換回路２１Ａを選択する。
【００３８】
以上のようなＡ／Ｄ変換処理、積分処理、Ａ／Ｄ変換回路の選択処理を所定回数（１周期分）繰り返す（ｓ３７）。Ａ／Ｄ変換切替部２２は、１周期分の処理が終了した後、どのＡ／Ｄ変換回路で最後にＡ／Ｄ変換を行ったか判断する（ｓ３８）。Ａ／Ｄ変換回路２１ＡでＡ／Ｄ変換を行っていた場合、Ａ／Ｄ変換回路２１Ｂを選択する（ｓ３９）。Ａ／Ｄ変換回路２１ＢでＡ／Ｄ変換を行っていた場合、Ａ／Ｄ変換回路２１Ｃを選択する（ｓ４０）。Ａ／Ｄ変換回路２１ＣでＡ／Ｄ変換を行っていた場合、Ａ／Ｄ変換回路２１Ａを選択する（ｓ４１）。そして、所定積分回数（図６、図７の例では３回）、ＬＤ３６の発光から処理を繰り返す（ｓ４２）。
【００３９】
以上のようにして、本実施形態の受光回路は、Ａ／Ｄ変換処理の周期毎に、Ａ／Ｄ変換回路のＡ／Ｄ変換開始順序を変更する。積分処理部では、同位相のデジタル信号を加算すると、それぞれの周期において異なるＡ／Ｄ変換回路の出力値を加算することになり、Ａ／Ｄ変換回路間の相対的な変換誤差を低減することができる。
【図面の簡単な説明】
【００４０】
【図１】３つのＡ／Ｄ変換回路を用いて、変換速度を３倍にしたＡ／Ｄ変換器の構成を示す図である。
【図２】各信号を時系列に表した図である。
【図３】積分処理部１３の積分処理を示す概念図である。
【図４】従来の誤差測定、補正処理の動作を示すフローチャートである。
【図５】本実施形態に係るレーザレーダ装置の主要部を示すブロック図である。
【図６】本実施形態に係る各信号を時系列に表した図である。
【図７】本実施形態に係る積分処理部３１の積分処理を示す概念図である。
【図８】レーザ反射光の強度を時間軸上で表した図である。
【図９】レーザレーダ装置の計測動作を示すフローチャートである。
【特許請求の範囲】
【請求項１】
複数のＡ／Ｄ変換回路と、
Ａ／Ｄ変換を開始させる開始指令信号を、前記複数のＡ／Ｄ変換回路に対して所定時間間隔で出力する開始信号生成手段と、
１つのアナログ信号入力端子と、を備え、
前記アナログ信号入力端子に前記複数のＡ／Ｄ変換回路を並列に接続したＡ／Ｄ変換器であって、
前記開始信号生成手段は、前記複数のＡ／Ｄ変換回路を第１の順序で所定回数を１周期としてＡ／Ｄ変換させ、前記複数のＡ／Ｄ変換回路を第２の順序で前記所定回数Ａ／Ｄ変換させる変換処理を繰り返し行わせ、
前記第１の順序でＡ／Ｄ変換したデジタル信号と前記第２の順序でＡ／Ｄ変換したデジタル信号の同位相のデジタル信号をそれぞれ加算する加算手段と、を備えたＡ／Ｄ変換器。
【請求項２】
請求項１に記載のＡ／Ｄ変換器を用いた計測装置であって、前記所定回数が、１回の計測に必要な時間に相当する計測装置。
【請求項１】
複数のＡ／Ｄ変換回路と、
Ａ／Ｄ変換を開始させる開始指令信号を、前記複数のＡ／Ｄ変換回路に対して所定時間間隔で出力する開始信号生成手段と、
１つのアナログ信号入力端子と、を備え、
前記アナログ信号入力端子に前記複数のＡ／Ｄ変換回路を並列に接続したＡ／Ｄ変換器であって、
前記開始信号生成手段は、前記複数のＡ／Ｄ変換回路を第１の順序で所定回数を１周期としてＡ／Ｄ変換させ、前記複数のＡ／Ｄ変換回路を第２の順序で前記所定回数Ａ／Ｄ変換させる変換処理を繰り返し行わせ、
前記第１の順序でＡ／Ｄ変換したデジタル信号と前記第２の順序でＡ／Ｄ変換したデジタル信号の同位相のデジタル信号をそれぞれ加算する加算手段と、を備えたＡ／Ｄ変換器。
【請求項２】
請求項１に記載のＡ／Ｄ変換器を用いた計測装置であって、前記所定回数が、１回の計測に必要な時間に相当する計測装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−６２５９７（Ｐ２０１０−６２５９７Ａ）
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願番号】特願２００８−２２３０１８（Ｐ２００８−２２３０１８）
【出願日】平成２０年９月１日（２００８．９．１）
【出願人】（０００００２９４５）オムロン株式会社 (3,542)
【Ｆターム（参考）】
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願日】平成２０年９月１日（２００８．９．１）
【出願人】（０００００２９４５）オムロン株式会社 (3,542)
【Ｆターム（参考）】
[ Back to top ]