説明

CMOS用歪トランジスタの集積化

【解決手段】CMOSデバイスに関連する本発明の様々な実施形態は、(1)選択的に蒸着されたシリコン材料が、第1の領域における傾斜シリコンゲルマニウム基板材料の格子面間隔より小さい、シリコン材料の格子面間隔によって引き起こされる引っ張り歪を経験するべく、傾斜シリコンゲルマニウム基板の第1の領域上に選択的に蒸着されたシリコン材料のNMOSチャンネル、および(2)選択的に蒸着されたシリコンゲルマニウム材料が、第2の領域における傾斜シリコンゲルマニウム基板の格子面間隔よりも大きい、選択的に蒸着されたシリコンゲルマニウム材料の格子面間隔によって引き起こされる圧縮歪を経験すべく、基板の第2の領域上に選択的に蒸着されたシリコンゲルマニウム材料のPMOSチャンネルを有する。


【発明の詳細な説明】
【技術分野】
【0001】
複数の回路デバイスおよび複数の回路デバイスの製造並びに構造に関する。
【背景技術】
【0002】
基板上の複数の回路デバイス(例えば、半導体(例えば、シリコン)基板上の複数の集積回路(IC)トランジスタ、複数の抵抗、複数のコンデンサなど)の性能の向上は、設計、製造、およびそれらの複数のデバイスの動作の間に考慮される典型的に主要な要因である。例えば、相補型金属酸化膜半導体(CMOS)で使用されるような、金属酸化膜半導体(MOS)トランジスタ半導体デバイスの設計および製造または形成の間に、しばしば複数のn型MOSデバイス(NMOS)チャンネル内の電子の移動の向上、および複数のp型MOSデバイス(PMOS)チャンネル内の正に帯電したホールの移動の向上が望まれる。
【図面の簡単な説明】
【0003】
本発明の複数の実施形態は例として図示されるが、添付した複数の図面の図表に限定されることはなく、同様の参照は同様の複数の構成を示す。本願の開示における本発明の"一"実施形態への参照は、必ずしも同一の実施形態ではなく、少なくとも1つという意味である点に留意すべきである。
【0004】
【図1】半導体基板ベースの一部分の断面の図である。
【0005】
【図2】基板上に傾斜シリコンゲルマニウム材料の層を形成した後の図1の半導体基板である。
【0006】
【図3】傾斜シリコンゲルマニウム材料の領域の間に電気的に絶縁性の材料を形成した後の図2の半導体基板を示す。
【0007】
【図4】傾斜シリコンゲルマニウム材料の第1の領域の上にシリコン材料の層の選択蒸着をした後の図1の半導体基板を示す。
【0008】
【図5】傾斜シリコンゲルマニウム材料の第2の領域の上に、傾斜シリコンゲルマニウム材料が第2の領域に有しているよりも高濃度のゲルマニウムを含んでいるシリコンゲルマニウム材料の層の選択蒸着をした後の図1の半導体基板を示す。
【0009】
【図6】高い誘電率を有する材料の層を、選択蒸着されたシリコンおよび選択蒸着されたシリコンゲルマニウム材料の上に形成した後の図1の半導体基板を示す。
【0010】
【図7】選択的に蒸着したシリコン材料中にNMOSデバイス、および選択的に蒸着したシリコンゲルマニウム材料中にPMOSデバイスを形成した後の図1の半導体基板を示す。
【発明の開示】
【0011】
図1は、半導体基板ベースの一部分の断面の図である。図1に示したように、シリコンベース110は、ポリ結晶シリコン、単結晶シリコンを含むか、あるいはこれらから形成されるか、若しくはこれらから成長すること、またはシリコンウエハのようなシリコンベースあるいはシリコン基板を形成する他の様々な適切な複数の技術から形成または成長されることを含む。例えば、複数の実施形態に従うと、ベース110は、純粋なシリコンの100オングストロームと1000オングストロームとの間のH0の厚さを有した単結晶シリコン基板ベース材料の成長によって形成される。
【0012】
図2は、基板上に傾斜シリコンゲルマニウム(SiGe)材料の層を形成した後の図1の半導体基板である。図2は、基板ベース110の上に形成された傾斜シリコンゲルマニウムの基板材料120を示す。例えば、基板材料120は、半導体デバイス製造チャンバーのようなチャンバー内での傾斜緩和SiGeの化学気相蒸着(CVD)エピタキシャル成長で形成された傾斜緩和シリコン合金材料の層である。より具体的には、そのようなCVD成長は、基板ベース110をチャンバー内に設置し、5標準リットル毎分(SLM)と50SLMとの間の水素雰囲気の流量(H)中で、チャンバー内を500℃から1000℃の間の温度まで加熱し、チャンバーの圧力を10Torrと200Torr(例えば、大気圧または減圧のいずれかによるような)との間にして、シリコン前駆体(例えば、本願で述べるシリコン前駆体のような)を50sccmと500sccmとの間の流量でチャンバー内へ流し、ゲルマニウム前駆体の流量を0sccmから、最終的に、上部表面129が10%と35%との間のゲルマニウム濃度となるゲルマニウムの割合を持つのに十分な値までゆっくりと増加させることにより達成される。より具体的には、ゲルマニウム前駆体の流量は、下面121のような0%のゲルマニウムの初期濃度から、上面129のような20から30%のゲルマニウムの最終濃度まで、例えば、深さ方向の1マイクロメータあたり10%のゲルマニウム濃度の変化の傾斜の割合となるような、ゲルマニウムの傾斜を引き起こすまで十分に増加する。複数の実施形態によれば、例えば、上面129において5と20%との間のゲルマニウムの最終濃度のゲルマニウムの濃度を有する基板材料120が考慮される。
【0013】
それゆえに、複数の実施形態によれば、傾斜の割合、および/または、傾斜シリコンゲルマニウム材料の厚さが、下面121において始まった、選択された傾斜の割合に起因する、上面129におけるゲルマニウムの選択された最終濃度を提供するために変化させられる。さらに、複数の実施形態によれば、傾斜の割合は、傾斜の連続的な変化、傾斜の線形変化、傾斜の非線形変化、および/または、基板材料120中のゲルマニウム濃度の階段状の傾斜の変化によって定められる。具体的には、例えば、ゲルマニウム前駆体の流量は、傾斜の割合が滑らか、そして連続的に増加するように、あるいは、傾斜の割合が、基板材料120中のゲルマニウム濃度の急峻な階段状の傾斜変化、1000から2000オングストロームごとに1%と2%との間の増加量、を有するように増加させることができる。さらに、複数の実施形態によれば、ゲルマニウム前駆体の初期の流量、ゲルマニウム前駆体の流量の増加、およびゲルマニウム前駆体の最終の流量が選択され、基板材料120(例えば、上面129のような)中のゲルマニウムの所望の最終目標濃度、形成中の使用温度、およびゲルマニム前駆体の濃度に依存して、広範囲に変更する。
【0014】
例えば、一実施形態によれば、ゲルマニウム前駆体はゲルマン(GeH)であり、流量が線形に、または選択された傾斜プロファイルを達成するための時間に対して非線形に増加され、そして上面129が選択されたゲルマニウムの割合を有するようになるのに十分な、最終的な流量まで増加される。また、ゲルマニウム前駆体は、Hで希釈されたゲルマニウム前駆体、または、100sccm、若しくは、それ以下の最終的な流量まで増加された純粋なゲルマンであってよい。つまり、上面129で最大100%ゲルマニウム濃度のシリコンゲルマニウムの緩和傾斜膜を成長させるべく、ゲルマニウム前駆体の流量を増加することが可能である。
【0015】
同様に、複数の実施形態によれば、基板材料120は、深さ方向(例えば、厚さH3に関連する深さのような)において1マイクロメータあたりゲルマニウムが5%と15%との間の割合で増加する、下面121の0%から上面129の10%と30%の間の傾斜した濃度を有する傾斜緩和シリコンゲルマニウム材料であってよい。傾斜緩和シリコンゲルマニウムは、傾斜シリコンゲルマニウムを、Geの傾斜の割合が増加した場合(例えば、滑らかに、あるいは階段状に増加するような)でも、SiGe構造(基板ベース110に基板材料120を加えた)中のシリコンおよびゲルマニウム微粒子の配置に比較的転位がないような、"緩和"状態で含む。
【0016】
また、複数の実施形態によれば、傾斜緩和シリコンゲルマニウムの形成において、基板材料120のCVDによるエピタキシャル成長の間に、50sccmと100sccmとの間のHClを流すことを含む。例えば、上面120の平面性を増加させ、または向上させるべく、緩和シリコンゲルマニウムの成長中に発生する、いわゆる"クロスハッチ"を減少(例えば、蒸着中におけるシリコンゲルマニウム微粒子の緩和に起因する、上面129内または上の十字の歪、あるいは格子パターンを減少させるような)、または制御するために、基板材料120の形成中に十分な量のHClが導入される。さらに、複数の実施形態によれば、基板材料120は、傾斜シリコンゲルマニウムの形成によると記載されているが、基板材料120は、CVDエピタキシャル成長、超高真空(UHV)CVDエピタキシャル成長、および/または、様々な適切な複数のシリコン合金(例えば、シリコンゲルマニウムのような)の分子線エピタキシー(MBE)エピタキシャル成長によって形成されてもよい。それゆえに、例えば、基板材料120は、厚さで2マイクロメータの厚さH3を有する傾斜基板材料120を形成するためのシリコンゲルマニウムのCVDによって形成するような、厚さで1と3マイクロメータとの間の厚さを有するシリコン合金材料の傾斜緩和層を形成するための様々な適切なシリコン合金材料の十分なCVDによって形成される。さらに、基板材料120は、緩和SiGe基板を、SiGeをバルク基板上に適切なプロセスによって成長させて準備して、続いて、SiGeの緩和表面層を異なる基板(例えば、酸化シリコンウエハである基板ベース110のような)に移すことによって基板材料120を形成する、SiGeオンインシュレータ(SGOI)基板プロセスのような適切なレイヤートランスファー/ボンディング技術によって形成される。また、基板材料120は、傾斜のないシリコン合金材料であってよいことも考慮される。
【0017】
また、図2は、上面129に、その上にトランジスタデバイス半導体チャンネル材料を蒸着するのに適している第1の領域123および第2の領域125を有する基板材料120を示す。例えば、図3は、傾斜シリコンゲルマニウム材料の領域の間に電気的に絶縁性の材料を形成した後の図2の半導体基板を示す。図3は、第1の領域123と第2の領域125との間のシャロウトレンチアイソレーション(STI)材料130を示す。図3は、第1の領域123と第2の領域125との間のSTI材料130を示すが、CMOSデバイスのn型井戸から、CMOSデバイスのp型井戸を分離するのに十分な、様々な適切な電気的に絶縁である複数の材料および複数の構造が意図される。
【0018】
次に、複数の実施形態によれば、基板材料120は、CMOSデバイスのNMOSトランジスタのためのような、電気的に正電荷を有するp型井戸領域122を形成するために、ホウ素およびアルミニウムの1つが第1の領域123にドープされる。同様にして、基板材料120は、CMOSデバイスのPMOSトランジスタのためのような、電気的に負電荷を有するn型井戸領域124を形成するために、リン、ヒ素、および/またはアンチモンが第2の領域125にドープされる。第1の領域123および第2の領域125に選択ドープをすべく、非選択領域内への蒸着の導入をブロックすることを目的として、非選択領域の上にマスクが設置される。
【0019】
p型井戸領域122およびn型井戸領域124が基板材料120に形成された後に、基板材料120の第1の接触面を定めるべく、基板材料120の第1の領域123の上に、第1の回路デバイス用の第1のチャンネルとして適切な厚さを有するシリコン材料の層が形成される。さらに、基板材料120の第2の接触面を定めるべく、基板材料120の第2の領域125の上に、第2の回路デバイス用の第2のチャンネルとして適切なシリコンゲルマニウム材料の層が形成される。例えば、図4は、傾斜シリコンゲルマニウム材料の第1の領域の上にシリコン材料の層の選択蒸着をした後の図1の半導体基板を示す。図4は、基板材料120の第2の領域125の上に第1の誘電体層140が形成されていることを示す。複数の実施形態によれば、第1の誘電体層140は、二酸化シリコン(SiO)、窒化ケイ素(Si)、エッチストップする誘電体、または他の適切な誘電体を含む、エッチストップ、および/または誘電体材料のような材料で形成される。
【0020】
第1の誘電体層140を形成した後に、第1の層150が、基板材料120の第1の領域123上に形成される。例えば、図4に示すように、第1の層150は、第1の領域123の緩和傾斜シリコンゲルマニウム基板材料120の格子面間隔よりも小さいシリコン材料の格子面間隔によって引き起こされている、矢印152および154の方向への引っ張り歪を経験しているシリコン層のような、引っ張り歪を有するシリコンの選択CVDエピタキシャル成長によって形成されたシリコン材料のエピタキシャル層である。シリコン層の選択CVDエピタキシャル成長は、第1の層150がない構造体400をチャンバー内に設置して、5SLMと50SLMとの間の水素雰囲気の流量(H)中で、600℃と900℃との間の温度にチャンバー内を加熱し、チャンバーを10Torrと200Torrとの間の圧力(例えば、大気圧または減圧のいずれかの圧力にするような)にして、チャンバー内に、10ナノメータと20ナノメータの間の厚さの厚さH1を有するシリコン材料のエピタキシャル層を形成すべく、50sccmと500sccmとの間の流量でシリコン前駆体を流入させることを含む。例えば、第1の層150は、複数の転位、複数のミスフィット、あるいは、第1の層150と、第1の領域123における基板材料120の上面129と第1の層150とが対となっているところとして定義される第1の接触面での基板材料120との間の複数のスレディッド転位を避けるのに十分な厚さを有する。
【0021】
より詳細には、第1の層150の形成は、純粋なシリコンの100オングストロームと1000オングストロームとの間の厚さH1を有するシリコン材料を選択的に蒸着する、ジクロロシラン(SiHCl)を流入することを含む。さらに、第1の層150の形成は、例えば、引っ張り歪のシリコンの選択CVDエピタキシャル成長(例えば、基板材料120の形成に関して上記で記載したような)の間にHClを流入させることによるような、50sccmと500sccmとの間でHClを導入することを含むことを意図している。さらに、複数の実施形態によれば、第1の層150は上述したCVDエピタキシャル成長によって形成されるが、第1の層150は、UHV CVDエピタキシャル成長、SGOI、および/または、本願で述べたシリコン層を形成するMBEエピタキシャル成長を含む他の適切な工程により形成されてもよい。
【0022】
また、複数の実施形態によれば、第1の層150は、第1の領域123の上に形成された場合に引っ張り歪を経験する、他の適切な様々なシリコン材料を含む。
【0023】
第1の層150を形成した後に、第2の誘電体層が第1の層150の上に形成され、続いて、第2の回路デバイス用の第2のチャンネルとして適切なシリコンゲルマニウム材料の層が、基板材料120の第2の領域125の上に形成される。例えば、図5は、傾斜シリコンゲルマニウム材料の第2の領域の上に、傾斜シリコンゲルマニウム材料が第2の領域に有しているよりも高濃度のゲルマニウムを含んでいるシリコンゲルマニウム材料の層の選択蒸着をした後の図1の半導体基板を示す。図5は、傾斜シリコンゲルマニウム基板材料120の第2の領域125の上に形成される第2の回路デバイス用の第2のチャンネルとして適切な異なる第2の層160、および第1の領域123の第1の層150の上に適合させるべく形成された第2の誘電体層142を示す。複数の実施形態によれば、第2の誘電体層142は、第1の誘電体層140に関して上述したような、材料、工程、および厚さによって形成される。例えば、第2の誘電体層142は、第1の層150の表面を覆うように適合させるべく蒸着され、その中で第2の誘電体層142の厚さは、第1の層150の表面のトポグラフィと完全に一致して適合する。
【0024】
具体的には、図5は、圧縮歪のシリコンゲルマニウムの選択CVDエピタキシャル成長によって形成されたシリコン合金材料のエピタキシャル層のような第2の層160を示す。例えば、第2の層160は、第2の層160がない構造体500をチャンバー内に設置して、5SLMと50SLMとの間の水素雰囲気の流量(H)中でチャンバー内を500℃と800℃との間の温度に加熱し、チャンバー内を10Torrと200Torrとの間の圧力にし(例えば、大気圧あるいは減圧状態にする)、チャンバー内に50sccmと500sccmとの間の流量でシリコン前駆体を流入させ、第2の層160が20%と60%との間のゲルマニウムの割合を有することを引き起こすべく、チャンバー内に100SCCM(希釈しない)の流量でゲルマニウム前駆体を流入させる、選択CVDエピタキシャル成長によって形成される。それゆえに、例えば、ゲルマニウムの十分な割合を用いて、第2の層160に、第2の領域125における傾斜シリコンゲルマニウム基板材料120の格子面間隔よりも大きいシリコン合金材料のエピタキシャル層の格子面間隔によって矢印162と164の方向に向かう圧縮歪を引き起こすべく、第2の層160は形成される。具体的には、第2の層160の形成は、第2の層160が、10ナノメータと20ナノメータとの間の厚さの厚さH2を有するシリコンゲルマニウム材料のエピタキシャル層であるような割合である、ゲルマニウム前駆体の流入を含みうる。したがって、第2の層160は、複数の転位、複数のミスフィット、あるいは、第2の領域125における基板材料120の上面129と第2の層160とが対となっているところとして定義される第2の接触面での複数のスレディッド転位を避けるのに十分な厚さを有する。
【0025】
第2の層160を形成するシリコン前駆体を流入させることは、前駆体の流入、および/または、基板ベース110および第1の層150を形成するシリコン前駆体の流入に関して上述したような割合での流入を含むことが望ましい。より詳細には、例えば、第2の層160を形成する上述したシリコン前駆体は、十分な割合で飛ばされたジクロロシラン(SiHCl)であり、ゲルマニウム前駆体のフローと混合した場合に、シリコンゲルマニウム材料の100オングストロームと1000オングストロームとの間の厚さH2を有する第2の層160を提供するシリコンゲルマニウム材料が形成される。同様に、第2の層160の形成に関して上述したゲルマニウム前駆体の流入は、ゲルマニウム前駆体の流入、および/または、傾斜シリコンゲルマニウム基板材料120を形成するゲルマニウム前駆体の流入に関して上述した流速でのゲルマニウム前駆体の流入を含む。具体的には、例えば、第2の層160を形成するゲルマニウム前駆体の流入は、(例えば、図2での傾斜シリコンゲルマニウム基板材料120の形成に関して上述したように、)選択されたゲルマニウム濃度および選択された厚さを有する第2の層160を形成するのに十分なゲルマン(GeH)の流入を含む。
【0026】
さらに、第2の層160の形成は、図4において第1の層150の形成に関して上述した、50sccmと500sccmとの間のHClの導入を含むことが、意図される。さらに、複数の実施形態によれば、第2の層160は、傾斜シリコンゲルマニウムが形成されることとして説明したが、第2の層160は、CVDエピタキシャル成長、UHV CVDエピタキシャル成長、SGOI、および/または、様々な適切なシリコン合金(例えば、シリコンゲルマニウムのような)のMBEエピタキシャル成長によって形成されてもよい。
【0027】
上述した、第1の領域123および第2の領域125へのドーピングに加えて、複数の実施形態によれば、ドーピングは、追加のマスキングなしで行うような"セルフアライン"手法によってなされる。例えば、図4に示した第1の誘電体140は、図3のウエハ300の上(例えば、第1の領域123および第2の領域125を含む)に蒸着される。そして、レジスト(例えば、フォトレジストのような)がスピンされ、p型井戸122の上が露光される。続いて、レジストが除去され、第1の誘電体140がエッチングされ、p型井戸122の上の第1の領域123が露出される。次に、(例えば、第1の層123にドーピングすることに関して上述した複数のドーパントのような)イオン注入がp型井戸122にドープするために実行される。残留しているレジストは、ウエハ300から取り除かれ、図4に示すように、第1の層150が選択的に蒸着される。さらに、図5に示した構造となる第2の領域125にドープする、第2の誘電体142および第2の層160の形成に同様の工程(例えば、第2の領域125にドーピングする上述した複数のドーパントのような)が用いられる。上述した所定の"セルフアライン"ドーピング工程の順序を逆にすることが好ましい。
【0028】
また、複数の実施形態によれば、(例えば、滑らかに、または階段状にGeの割合が増加しているようなGeの割合を有する基板材料120のような)緩和シリコンゲルマニウム基板材料中のゲルマニウムの割合の増加または傾斜濃度、および、傾斜緩和シリコンゲルマニウム基板材料とチャンネルSiGeとの間の界面でのゲルマニウムの急峻な増加(例えば、基板材料120よりも第2の領域125に高濃度、例えば、10パーセントと30パーセントとの間のGeを有する、第2の層160との間の急峻な増加)に関して、特徴が引き出される。それゆえに、チャンネルSiGe材料(例えば、第2の層160)は、(例えば、傾斜基板内でも、例えば、厚さH3の方向に沿って、コヒーレントアライメントされている基板材料120である、基板材料120の第2の領域125のような)傾斜緩和基板材料SiGeとコヒーレントアライメントを形成するが、基板/チャンネル界面(例えば、第2の領域125が第2の層160に接触しているような)における、チャンネル材料と基板材料との間のGe濃度の急増による圧縮歪162および164を経験する。さらに、第2の層160の形成について上述した記載は、シリコンゲルマニウムの層の形成に焦点を合わせているが、複数の実施形態によれば、第2の層160は、様々な適切なシリコン合金の選択エピタキシャルCVDによって形成されてもよい。
【0029】
電気的に絶縁された複数の領域を形成する高温での複数の工程が、選択された厚さの減少、または、第1の層150の引っ張り歪、および/または第2の層160の圧縮歪の緩和を引き起こす要因とならないようにするために、第1の層150、および/または第2の層160は、第1の領域123と第2の領域125との間の電気的に絶縁された複数の領域(例えば、STI材料130の形成に先立つような)の形成の後に形成されることに留意する。さらに、第1の領域123上の第1の層150、および/または、第2の領域125上の第2の層160の選択的な形成が、第1の領域123でのゲルマニウムの割合と略等しい第2の領域125でのゲルマニウムの選択された割合を有する緩和された傾斜シリコンゲルマニウム基板材料120のバッファー上の第2の層160の圧縮歪の蒸着を可能とするのと同様に、第1の領域123でのゲルマニウムの選択された割合を有する緩和された傾斜シリコンゲルマニウム基板材料120のバッファー上の引っ張り歪の蒸着を可能とする、第1の層150の十分な安定性を増加するまたは提供するのに十分に小さくなるように選択された第1の領域123のサイズおよび第2の領域125のサイズを含むことが好ましい。
【0030】
また、第1の層150には、電気的に正に帯電した(例えば、上記第1の誘電体層140参照)p型チャンネル領域を形成すべく、ホウ素、および/またはアルミニウムがドープされ、第2の層160には、電気的に負に帯電したn型チャンネル領域を形成すべく、リン、ヒ素、および/または、アンチモンがドープされる。例えば、第1の層150、および/または、第2の層160は、第1の層150および/または第2の層160の蒸着中に上で特定された複数のドーパントを導入することにより、または、蒸着の後に上で特定された複数のドーパントをドーピングすることによりドープされる。それゆえに、例えば、各々がCMOS回路用であり、例えば、各々がNMOSおよび/またはPMOSデバイスである、p型チャンネル領域、および/または、p型チャンネル領域を形成すべく、第1の層150および/または第2の層160は、十分な量の適切なタイプのドーパントがドープされる。具体的には、例えば、第1の層150および/または第2の層160は、チャンネル材料の一立方センチメートルあたり、1.0×e17と1.0×e18との間の数のドーパント粒子がドープされる。それゆえに、そのようなドーピングは、過剰の不純物の散乱によるキャリア移動度が減少することとなるドーパント粒子の量に満たない量で、実行される。
【0031】
第2の層160の形成後、第1の層150および別の第2の層160の上に、第3の誘電体層が形成される。例えば、図6は、高い誘電率を有する材料の層を、選択蒸着されたシリコンおよび選択蒸着されたシリコンゲルマニウム材料の上に形成した後の図1の半導体基板を示す。図6は、例えば、比較的高い誘電率(例えば、3.9および/または二酸化シリコン(SiO)の誘電率より高いか同一の誘電率を有する"高誘電率材料(high K dielectric)")を有する誘電体材料の層であり、2と4ナノメータとの間の厚さであり、第1の層150および第2の層160の上に形成される、第3の誘電体層144を示す。第3の誘電体層144は、例えば、二酸化シリコン(SiO)、酸化ハフニウム(HfO)、ケイ酸ハフニウム(HfSiO)、二ケイ酸ハフニウム(HfSi)、酸化ジルコニウム(ZrO)、ケイ酸ジルコニウム(ZrSiO)、酸化タンタル(Ta)の原子層成長法(ALD)のような、ALDによって形成される。
【0032】
図7は、選択的に蒸着したシリコン材料中にNMOSデバイス、および選択的に蒸着したシリコンゲルマニウム材料中にPMOSデバイスを形成した後の図1の半導体基板を示す。図7は、p型チャンネル領域176を形成するドープされた第1の層150、およびn型チャンネル領域186を形成するドープされた第2の層160を示す。また、図7は、第1の層150を覆っている第3の誘電体層144の表面上のn型ゲート電極170(例えば、n型ゲート電極170は電気的に負に帯電している)を有するNMOSデバイス178、n型ゲート電極170に隣接する第1の層150の中のn型の第1の接合領域172および第2の接合領域174(例えば、電気的に負に帯電しているn型の第1の接合領域172および第2の接合領域174)を示す。また、図7は、n型ゲート電極170の複数の表面上に形成されたNMOSスペーサ712および714を示す。同様に、図7は、第2の層160を覆っている第3の誘電体層144の表面上のp型ゲート電極180(例えば、p型ゲート電極180は電気的に正に帯電している)を有するPMOSデバイス188、p型ゲート電極180に隣接する第2の層160の中のp型の第1の接合領域182およびp型の第2の接合領域184(例えば、電気的に正に帯電しているp型の第1の接合領域182および第2の接合領域184)を示す。また、図7は、p型ゲート電極180の複数の表面上に形成されたPMOSスペーサ412および414を示す。
【0033】
それゆえに、複数の実施形態によれば、第1の層150は、基板材料120の第1の領域123上のNMOSデバイス178用のp型チャンネル領域176として適切に形成され、第1の層150は、基板の第1の界面を規定する(例えば、第1の領域123)基板材料の格子面間隔と異なる(例えば、より小さい)、第1の格子面間隔の第1の材料を有する。同様にして、第2の層160は、基板材料120の異なる第2の領域125上のPMOSデバイス188用のn型チャンネル領域186として適切に形成され、第2の層160は、基板の第2の界面を規定する(例えば、第2の領域125)、第1の層の第1の格子面間隔、および基板材料の格子面間隔と異なる(例えば、基板材料よりも大きな格子面間隔を有する第2の格子面間隔)第2の格子面間隔の第2の異なる材料を有する。特に、第1の層150の第1の格子面間隔と第1の領域123での基板の格子面間隔との間の差は、第1の層150中における電子の移動度を(例えば、最低、50、75、80、または85パーセント)高める、または増加させるのに十分である、第1の層150における矢印152および154の方向への引っ張り歪を決定する。同様にして、第2の層160の第2の格子面間隔と第2の領域125での基板の格子面間隔との間の差は、第2の層160中におけるホールの移動度を(例えば、最低、50、80、90、100、または110パーセント)高める、または増加させるのに十分である、第2の層160における矢印162および164の方向への圧縮歪を決定する。
【0034】
さらに、第1の層150の引っ張り歪は、観察者に向かって示す矢印、および図5から7に示した第1の層150の断面図の表面から離れる方向と同様に、例えば、矢印152および154の方向に向かって第1の層150を外側に引き伸ばす、または膨張させる、2軸方向の引っ張り歪であることが好ましい。同様にして、第2の層160の圧縮歪は、観察者から離れる方向の矢印、および図5から図7に示した第2の層160の断面図に向かう方向と同様に、矢印162および164の方向に第2の層160を内側に縮小する、または圧迫する、2軸方向の圧縮歪であることが好ましい。特に、基板材料120の厚さ、および上面129におけるゲルマニウム濃度、第1の層150の厚さ、第2の層160の厚さおよび第2の層160内のゲルマニウム濃度が、2次元のコヒーレントな引っ張り歪が、第1の層150の結合から第1の領域123における基板材料120に向かって、第1の層150内で引き起こされるべく、本願で述べたように選択される(例えば、第1の層150の材料は、第1の領域123の格子面間隔よりも小さい格子面間隔の格子配置を有するにもかかわらず、第1の領域123における基板材料120の原子配列と適合する、第1の層150の材料の原子配列を原因とするコヒーレントな歪)。同様にして、2次元のコヒーレントな圧縮歪が、第2の層160の結合から第2の領域125における基板材料120に向かって第2の層160内で引き起こされるべく、上述した選択がなされる(例えば、第2の層160の材料は、第2の領域125の格子面間隔よりも大きい格子面間隔の格子配置を有するにもかかわらず、第2の領域125における基板材料120の原子配列と適合する、第2の層160の材料の原子配列を原因とするコヒーレントな歪)。
【0035】
その結果、Si1−XGeの基板材料、Siの第1の材料、およびSi1−YGeの第2の材料にとって、10Xは第2の領域123および第2の領域125における傾斜シリコンゲルマニウム基板材料120のゲルマニウムの百分率を示し、10Yは、第2の領域125に隣接する第2の層160中のゲルマニウムの百分率を示し、XはY未満である。例えば、Xは0.1と0.3との間であり、Yは0.2と0.6との間である。ある実施形態によれば、Yは0.1と0.3との間であり、Xよりも大きい。さらに、一実施形態によれば、Xは0.2であり、Yは0.5であってよい。
【0036】
上述の明細書の記載において、本発明は具体的な複数の実施形態を参照して説明した。しかしながら、特許請求の範囲に説明される本発明の広い精神および範囲から逸脱しない範囲で、様々な改良および変更がそこになされてもよいことは明らかである。したがって、明細書および複数の図面は、限定的な意味よりは解説のためにある。

【特許請求の範囲】
【請求項1】
基板の第1の領域上の第1の回路デバイスの第1のチャンネルとして適した第1の層を形成する段階と、
前記基板の異なる第2の領域上の第2の回路デバイスの第2のチャンネルとして適した第2の層を形成する段階と
を備え、
前記基板の第1の界面を決定する前記第1の層は、基板材料の基板の格子面間隔とは異なる第1の格子面間隔を有する第1の材料を含み、
前記第2の層は、第1の格子面間隔とは異なり、および、前記基板の第2の界面を決定する前記基板材料の基板の格子面間隔と異なる第2の格子面間隔を有する異なる第2の材料を含む
方法。
【請求項2】
前記第1の格子面間隔と前記基板の格子面間隔との差が前記第1の材料中の引っ張り歪を決定し、前記第2の格子面間隔と前記基板の格子面間隔との差が前記第2の材料中の圧縮歪を決定する
請求項1に記載の方法。
【請求項3】
前記基板は、傾斜シリコン合金材料を含み、
前記第1の層を形成する段階が、前記第1の層中で2軸方向の引っ張り歪を引き起こす、十分な厚さのシリコン材料を蒸着する段階を含み、
前記第2の層を形成する段階が、前記第2の層中で2軸方向のコヒーレントな圧縮歪を引き起こす合金の割合を有する、十分な厚さのシリコン合金材料を蒸着する段階を含む
請求項1に記載の方法。
【請求項4】
前記基板材料が、前記第1の層中で2軸方向の引っ張り歪、および、前記第2の層中で2軸方向のコヒーレントな圧縮歪を引き起こすのに十分な厚さ、および前記第1および第2の領域における最終的な合金の割合への十分な合金の割合の増加を有する傾斜シリコン合金材料である
請求項1に記載の方法。
【請求項5】
前記基板材料がSi1−XGeを含み、前記第1の材料がシリコンを含み、前記第2の材料がSi1−YGeを含み、X<Yである
請求項1に記載の方法。
【請求項6】
Xが0.1と0.3との間であり、Yが0.2と0.6との間である
請求項5に記載の方法。
【請求項7】
シリコン合金材料の傾斜緩和層を形成するシリコン合金材料の十分な化学気相蒸着によって前記基板材料を形成する段階
をさらに備える請求項1に記載の方法。
【請求項8】
前記シリコン合金材料の傾斜緩和層を形成する段階が、
5標準リットル毎分(slm)と50slmとの間の水素環境のフロー(H)中で、500℃と1000℃との間の温度まで前記基板を加熱する段階と、
10Torrと200Torrとの間の圧力に前記基板を与圧する段階と、
50標準立方センチメートル毎分(sccm)と500sccmとの間の流量でシリコン前駆体を流入する段階と、
前記基板の前記第1の界面の表面と前記第2の界面の表面に、10パーセントと35パーセントとの間のGeの割合を有することを引き起こすのに十分な量まで、Ge前駆体の流量を0sccmから最終的な量まで増加する段階と
を含む傾斜緩和SiGeの化学気相蒸着(CVD)エピタキシャル成長をする段階
を有する請求項7に記載の方法。
【請求項9】
前記シリコン前駆体を流入する段階が、シラン(SiH)、ジシラン(Si)、およびジクロロシラン(SiHCl)のうちの1つを流入させて、純粋なSiの100オングストロームと1000オングストロームとの間の厚さを有する基板ベース材料を蒸着する段階を含む
請求項8に記載の方法。
【請求項10】
前記Ge前駆体の流量を増加する段階が、ゲルマン(GeH)の流量を、0sccmから、前記基板の前記第1の界面の表面および前記第2の界面の表面がGeの前記割合を有することとなる最終的な量まで増加する段階を含む
請求項8に記載の方法。
【請求項11】
前記傾斜緩和SiGeを形成する段階が、SiGeの化学気相蒸着(CVD)エピタキシャル成長の間に、50sccmと100sccmとの間のHClを流入する段階
を含む請求項7に記載の方法。
【請求項12】
前記第1の層を形成する段階が、前記第1の領域上にシリコン材料のエピタキシャル層を形成するシリコン材料の十分な選択化学気相蒸着を含む
請求項1に記載の方法。
【請求項13】
前記シリコン材料のエピタキシャル層を形成する段階が、
5標準リットル毎分(slm)と50slmとの間の水素環境のフロー(H)中で、600℃と900℃との間の温度まで前記基板を加熱する段階と、
10Torrと200Toorとの間の圧力まで前記基板を与圧する段階と、
50標準立方センチメートル毎分(sccm)と500sccmとの間の流量でシリコン前駆体を流入する段階と
を含む引っ張り歪Siの選択化学気相蒸着(CVD)エピタキシャル成長する段階
を有する請求項12に記載の方法。
【請求項14】
前記シリコン前駆体を流入する段階が、ジクロロシラン(SiHCl)を流入させて、純粋なSiの100オングストロームと1000オングストロームとの間の厚さを有するシリコン材料を蒸着する段階を含む
請求項13に記載の方法。
【請求項15】
前記シリコン材料のエピタキシャル層を形成する段階が、引っ張り歪Siの化学気相蒸着(CVD)エピタキシャル成長の間に、50sccmと500sccmとの間のHClを流入する段階を含む
請求項12に記載の方法。
【請求項16】
前記第2の層を形成する段階が、前記第2の領域上にシリコン合金材料のエピタキシャル層を形成するシリコン合金材料の十分な選択化学気相蒸着を含む
請求項1に記載の方法。
【請求項17】
前記シリコン合金材料のエピタキシャル層を形成する段階が、
5標準リットル毎分(slm)と50slmとの間の水素環境のフロー(H)中で、500℃と800℃との間の温度まで前記基板を加熱する段階と、
10Torrと200Toorとの間の圧力まで前記基板を与圧する段階と、
50標準立方センチメートル毎分(sccm)と500sccmとの間の流量でシリコン前駆体を流入する段階と、
20パーセントと50パーセントとの間のGeの割合を有する前記第2の層とすべく、最大100標準立方センチメートル毎分(sccm)の流量でGe前駆体を流入する段階を含む圧縮歪SiGeの選択化学気相蒸着(CVD)エピタキシャル成長する段階
を有する請求項16に記載の方法。
【請求項18】
前記シリコン前駆体を流入する段階が、ジクロロシラン(SiHCl)を流入させて、SiGeの100オングストロームと1000オングストロームとの間の厚さを有するSiGe材料を蒸着する段階を含む
請求項17に記載の方法。
【請求項19】
前記Ge前駆体を流入する段階が、SiGe材料の100オングストロームと1000オングストロームとの間の厚さを有する前記第2の層とすべくGeHを流入させる段階を含む
請求項17に記載の方法。
【請求項20】
前記シリコン合金材料のエピタキシャル層を形成する段階が、圧縮歪SiGeの化学気相蒸着(CVD)エピタキシャル成長中に、50sccmと500sccmとの間のHClを流入する段階を含む
請求項16に記載の方法。
【請求項21】
前記第1の層の形成に先立って、前記傾斜SiGe材料の基板を形成する段階と、
前記第1の層の形成に先立って、前記第1の領域と前記第2の領域との間に電気的に絶縁な材料を形成する段階
をさらに備える請求項1に記載の方法。
【請求項22】
電気的に正に帯電したp型井戸領域を形成する、ホウ素およびアルミニウムのうちの1つを前記第1の領域における前記基板材料にドープする段階と、
電気的に負に帯電したn型井戸領域を形成するリン、ヒ素、およびアンチモンのうちの1つを前記第2の領域における前記基板材料にドープする段階と
をさらに備える請求項21に記載の方法。
【請求項23】
前記第1の層の形成に先立って前記基板の異なる前記第2の領域を覆う第1の誘電体層を形成する段階と、
異なる前記第2の層の形成に先立って前記第1の層を覆う第2の誘電体層を形成する段階と、
前記第1の層および異なる前記第2の層を覆う第3の誘電体層を形成する段階と
をさらに備え、
前記第3の誘電体層は、二酸化シリコン(SiO)、酸化ハフニウム(HfO)、ケイ酸ハフニウム(HfSiO)、二ケイ酸ハフニウム(HfSi)、酸化ジルコニウム(ZrO)、ケイ酸ジルコニウム(ZrSiO)、酸化タンタル(Ta)の内の1つの原子層成長法によって形成される
請求項22に記載の方法。
【請求項24】
電気的に正に帯電したp型チャンネル領域を形成するホウ素およびアルミニウムのうちの1つを前記第1の層にドープする段階と、
電気的に負に帯電したn型チャンネル領域を形成するリン、ヒ素、およびアンチモンのうちの1つを前記第2の層にドープする段階と、
前記第1の層を覆う前記第3の誘電体層の表面上にn型ゲート電極を形成する段階と、
前記n型ゲート電極に隣接した前記第1の層中にn型の第1の接合領域およびn型の第2の接合領域を形成する段階と、
前記第2の層を覆う前記第3の誘電体層の表面上にp型ゲート電極を形成する段階と、
前記p型ゲート電極に隣接した前記第2の層中にp型の第1の接合領域およびp型の第2の接合領域を形成する段階と
をさらに備える請求項23に記載の方法。
【請求項25】
前記基板材料が、
バルク基板上に第1の厚さのSiGe材料を成長する段階と、
絶縁材料を含む基板上に、緩和した最上層の厚さの前記SiGe材料を移す段階とによって形成される段階
をさらに備える請求項1に記載の方法。
【請求項26】
傾斜緩和シリコンゲルマニウム材料の基板の第1の界面の表面を決定する、Si1−XGe材料の第1の領域上の第1の回路デバイス用の第1のチャンネルとして適したシリコン材料の層
を備え、
前記シリコン材料の層は、前記第1の界面における前記Si1−XGe材料の格子面間隔よりも小さい格子面間隔のシリコン材料によって引き起こされる引っ張り歪を受けている
装置。
【請求項27】
傾斜緩和シリコンゲルマニウム材料の基板の第2の界面の表面を決定する、Si1−XGe材料の第2の領域上の第2の回路デバイス用の第2のチャンネルとして適したSi1−YGe材料の層
を備え、
前記Si1−YGe材料の層は、前記第2の界面における前記Si1−XGe材料の格子面間隔よりも大きい格子面間隔の前記Si1−YGe材料によって引き起こされる圧縮歪を受けている
請求項26に記載の装置。
【請求項28】
前記シリコン材料の層が、厚さにおいて10ナノメータと20ナノメータとの間の厚さを有するシリコン材料のエピタキシャル層であり、前記Si1−YGe材料の層が、厚さにおいて10ナノメータと20ナノメータとの間の厚さを有するSi1−YGe材料のエピタキシャル層である
請求項27に記載の装置。
【請求項29】
傾斜緩和シリコンゲルマニウム材料の基板の第2の界面の表面を決定するSi1−XGe材料の第2の領域上の第2の回路デバイス用の第2のチャンネルとして適切なSi1−YGe材料の層
を備え、
前記Si1−YGe材料の層は、前記第2の界面における前記Si1−XGe材料の格子面間隔よりも大きい格子面間隔の前記Si1−YGe材料によって引き起こされる圧縮歪を受けている
装置。
【請求項30】
Xが0.2であり、Yが0.5である
請求項29に記載の装置。
【請求項31】
傾斜緩和シリコンゲルマニウム材料が、
厚さにおいて1マイクロメータと3マイクロメータとの間の厚さの1つと、
第1および第2の界面において0パーセントから10パーセントと30パーセントとの間まで増加するゲルマニウムの傾斜した濃度と、
深さ方向において1マイクロメータあたり5パーセントGeと15パーセントGeとの間で増加する傾斜濃度の割合と
を有する請求項29に記載の装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate


【公表番号】特表2007−515808(P2007−515808A)
【公表日】平成19年6月14日(2007.6.14)
【国際特許分類】
【出願番号】特願2006−547116(P2006−547116)
【出願日】平成16年12月13日(2004.12.13)
【国際出願番号】PCT/US2004/041917
【国際公開番号】WO2005/067014
【国際公開日】平成17年7月21日(2005.7.21)
【出願人】(591003943)インテル・コーポレーション (1,101)
【Fターム(参考)】