説明

CMR薄膜の形成方法

【課題】 CMOS用途に適合した可変抵抗特性を有するCMR薄膜を形成する。
【解決手段】 CMOSデバイス作製における使用に適したCMR薄膜の形成方法であって、その上に初期デバイス構造の形成工程を含む基板を準備する工程と、CMRターゲットを備えるRFスパッタリング堆積チャンバー内のウェハチャックに基板を設置する工程12と、RFスパッタリング工程の間にナノサイズのCMR結晶を形成するために450℃未満の温度にウェハを加熱する工程14と、所定のチャンバー圧でスパッタリングガスを堆積チャンバー内に導入する工程16と、CMR材料を基板上に堆積させるためにCMRターゲットにRFパワーを印加する工程18と、デバイス作製を完成させる工程と、を有する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、抵抗性ランダムアクセスメモリ(Resistance Random Access Memory(RRAM):RRAMはシャープ株式会社の登録商標)に適用するPCMO(PrCa1−xMnO)薄膜のスパッタリング堆積法による形成方法に関し、より詳細には、低温RFスパッタリングによりPrCa1−xMnO化合物ターゲットからPCMO薄膜を堆積する方法に関する。
【背景技術】
【0002】
例えば、PCMO(PrCa1−xMnO)等の超巨大磁気抵抗(CMR:colossal magnetoresistance)を示す材料は、電気的パルスの印加によって抵抗状態が変化することが知られている。当該材料は、不揮発性ランダムアクセスメモリ(RRAM)用途に使用可能である。PCMO薄膜は、パルスレーザ堆積法(PLD)、スピンオン、MOCVD(有機金属化学的気相成長法)、及び、スパッタリング法によって実際に作製されている。PLD法は現状では研究目的で少数サンプルの試作にのみ適用可能であり、スピンオン及びMOCVD法は、前駆体の安定性により機能的に制限されるため、これらの堆積法の中で、現状においてRFスパッタリング法だけが、商業的な作製に利用可能である。
【0003】
尚、ヒューストン大学のLiu等によって、PrCa1−xMnO化合物ターゲットからスパッタリングによりPCMO膜が実際に堆積されている(下記の非特許文献1及び特許文献1参照)。
【0004】
【特許文献1】米国特許第6204139号明細書
【非特許文献1】Liu etal.,“Electric−pulse−induced reversible resistance change effect in magnetoresistive films”,Applied Physics Letters,Vol.76,No.19,pp.2749−2751,2000年5月
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、非特許文献1及び特許文献1に開示されているスパッタリング法により形成されたPCMO膜のRRAM特性は、サンプル間で安定しておらず、一定のサンプル内で均一でなく、Liu等の方法に基づいて作製した集積回路のRRAM特性は再現性の無いものとなる。Liu等の方法によれば、不均質な特性のRRAMデバイスが製造されるだけでなく、スパッタリング堆積温度が、例えば、750℃と非常に高温であるため、標準的なCMOSデバイスの製造に組み込めず、その価値が著しく低下する。
【0006】
PCMO薄膜で作製されるRRAMデバイスをCMOS製造プロセスに集積化するためには、PCMO薄膜の堆積温度を低下させて、再現性のあるRRAM特性を達成しなければならない。
【0007】
尚、米国特許第6759249号明細書(2004年7月6日公開、出願番号第10/072225号、2002年2月7日出願)に、電気的パルスの印加によって可逆的な抵抗変化を生じさせる方法であって、抵抗変化特性、つまり、抵抗の増減が印加パルスのパルス幅によって決定されること、及び、本発明に係るCMR薄膜の形成方法を組み入れたメモリデバイスの製造について開示されている。
【課題を解決するための手段】
【0008】
本発明に係るCMR(超巨大磁気抵抗)薄膜の形成方法は、CMOSデバイス作製における使用に適したCMR薄膜の形成方法であって、その上に初期デバイス構造の形成工程を含む基板を準備する工程と、CMRターゲットを備えるRFスパッタリング堆積チャンバー内のウェハチャックに前記基板を設置する工程と、RFスパッタリング工程の間にナノサイズのCMR結晶を形成するために450℃未満の温度に前記ウェハを加熱する工程と、所定のチャンバー圧でスパッタリングガスを前記堆積チャンバー内に導入する工程と、CMR材料を前記基板上に堆積させるために前記CMRターゲットにRFパワーを印加する工程と、前記作製を完成させる工程と、を有することを特徴とする。
【0009】
本発明の目的は、CMOS用途に適合した可変抵抗特性を有するPCMO薄膜を形成することにある。
【0010】
また、本発明の他の目的は、低温RFスパッタリング堆積法を用いてPCMO薄膜を形成することにある。
【0011】
上述の本発明の要旨と目的は、本発明の本質を簡単に理解するために提供されたものである。図面を参照した発明を実施するための最良の形態の詳細な説明により、本発明の更なる理解が得られる。
【発明を実施するための最良の形態】
【0012】
本発明に係るCMR薄膜の形成方法(以下、適宜「本発明方法」と略称する)の実施形態を図面に基づいて説明する。
【0013】
低温でスパッタリング堆積されたPCMO(PrCa1−xMnO)膜が、6インチウェハ上に亘って、ナノサイズのPCMO結晶を含むことが確認され、これにより、安定したスイッチング特性が得られることが分かった。高温での堆積はPCMOの結晶成長を促進させるものの、結果として得られるPCMO薄膜は低抵抗となり、上述の如くRRAM用途には不適切となり、また、当該高温処理によってCMOS製造プロセスへの適合が不能となる。
【0014】
本発明方法は、図1の符号10によって一般的に示すように、PCMO(PrCa1−xMnO)等の超巨大磁気抵抗(CMR)薄膜を形成するためのスパッタリング処理を含む。大抵の場合、電極層等の幾つかの初期デバイス構造が既に形成されたシリコン基板を、CMRターゲットを備えるRFスパッタリング堆積チャンバー内のウェハチャックに設置する(ステップ12)。引き続き、ウェハを加熱する(ステップ14)。次に、ArとOの混合物であるスパッタリングガスを堆積チャンバー内に導入し、チャンバー圧を所定値に設定する(ステップ16)。そして、堆積処理を開始すべく、CMRターゲットにRFパワーを印加する(ステップ18)。堆積が完了すると、ウェハが取り出される(ステップ20)。次に、新たに堆積されたCMR層上に上部電極が堆積される(ステップ22)。
【0015】
本発明方法において、スパッタリング堆積温度、つまり、ウェハ温度は、450℃より低温に、好ましくは、約400℃に維持される。当該温度によって、堆積時のPCMO膜は超微細結晶状態(nano−crystallites)であり、当該結晶状態は、より大きな結晶状態に比べて、電気的パルスに応答してより効率的に抵抗変化を起こす。
【0016】
PCMO薄膜は、PrCa1−xMnO化学量論化合物ターゲットから反応的にスパッタリングされ、Pt/Ti/SiO/Si基板上に堆積する。尚、当該基板上には、例えばIr、Rh等のPt以外の貴金属を用いることもできる。当該基板は、基板ウェハを450℃より低温の予め設定された温度に加熱するための加熱された回転状態のウェハチャックに設置されている。スパッタリング雰囲気は、O含有率が10〜15%の間の混合状態のArとOの混合物である。スパッタリングガス混合物中に酸素が含まれている限りにおいて、当該酸素の存在によって好ましい超微細結晶のPCMO膜が得られるとしても、O含有率は75%以下であるのがよい。チャンバー圧は、約5〜100mTorr(約0.66661〜13.3322Pa)の間に、好ましくは、20mTorr(2.66645Pa)に制御される。スパッタリングパワーは、3インチターゲットに対して約100〜500Wの間で変化し、好ましくは、300Wに維持される。堆積時間は、所望のPCMO膜厚に依存して調整可能である。
【0017】
PCMO薄膜の堆積後に、直接的な電気的評価のために、上部電極が堆積及びパターンニングされる。商業的なCMOS回路の作製においては、CMR膜堆積後、電気的なテストに至る前に、更に多くの処理工程が必要とされる。上部電極材料は、Pt、Ir、Rh等から選択される。
【0018】
図2は、本発明に係るCMR薄膜の形成方法によってスパッタリングにより作製された低温超微細結晶PCMO薄膜のサンプルに対して、電気的パルスを印加した場合の抵抗スイッチング特性を示す。図3は、本発明に係るCMR薄膜の形成方法で作製されたPCMOサンプルの6インチウェハ面内における均一なRRAM特性を示す。図3において、符号24は初期抵抗の均一性、符号26は高抵抗の均一性、符号28は低抵抗の均一性を、夫々示す。図4に、低温堆積PCMO薄膜のXRD(X線回折)パターン(符号30)と高温堆積PCMO薄膜のXRDパターン(符号32)を示す。図4に示すように、低温堆積PCMO薄膜が、高温堆積PCMO薄膜と比較してXRD(X線回折)112ピーク(符号34)がより小さく且つより幅広く現出しており、このことは、低温堆積PCMO薄膜が超微細結晶であることを示している。当該XRD112ピークは、結晶状態がナノサイズに形成されていることを示し、ナノサイズの結晶状態はCMOS用途に必要な好適なスイッチング特性を提供する。
【0019】
当該特性を有するCMR層の堆積は、〈1〉低温堆積、〈2〉スパッタリング混合ガス、〈3〉所定のチャンバー圧、及び、〈4〉RFエネルギの印加の結果として得られるが、上記〈1〉及び〈2〉の条件が、超微細結晶状態が得られる主たる要因である。
【0020】
以上、本発明に係るCMR薄膜の形成方法に基づく低温RFスパッタリングによる、RRAM用途に適合した超微細結晶CMR膜の作製方法について説明した。尚、本発明方法は、上記実施形態に限定されるものではなく、特許請求の範囲で示される本発明の技術的範囲内において他のバリエーションまたは修正が可能である。
【図面の簡単な説明】
【0021】
【図1】本発明に係るCMR薄膜の形成方法の一実施形態を示すフローチャート
【図2】本発明に係るCMR薄膜の形成方法によって作製された低温超微細結晶PCMO薄膜の抵抗変化特性を示す図
【図3】本発明に係るCMR薄膜の形成方法によって作製されたウェハ内での初期抵抗、高抵抗、及び、低抵抗の均一性を示す図
【図4】低温堆積PCMO薄膜のXRDパターンと高温堆積PCMO薄膜のXRDパターンの比較図であり、低温堆積PCMO薄膜が、高温堆積PCMO薄膜と比較してXRD112ピークがより小さく且つより幅広く現出すること、及び、超微細結晶であることを示す図
【符号の説明】
【0022】
10: 本発明に係るCMR薄膜の形成方法
12: RFスパッタリング堆積チャンバー内のウェハチャックに基板を設置する工程
14: ウェハを加熱する工程
16: 所定のチャンバー圧でスパッタリングガスを堆積チャンバー内に導入する工程
18: CMRターゲットにRFパワーを印加する工程
20: 堆積完了後にウェハを取り出す工程
22: 上部電極を堆積する工程
24: 本発明に係るCMR薄膜の形成方法で作製されたサンプルの初期抵抗のウェハ面内分布
26: 本発明に係るCMR薄膜の形成方法で作製されたサンプルの高抵抗のウェハ面内分布
28: 本発明に係るCMR薄膜の形成方法で作製されたサンプルの低抵抗のウェハ面内分布
30: 低温堆積PCMO薄膜のXRDパターン
32: 高温堆積PCMO薄膜のXRDパターン
34: XRD(X線回折)112ピーク

【特許請求の範囲】
【請求項1】
CMOSデバイス作製における使用に適したCMR薄膜の形成方法であって、
その上に初期デバイス構造の形成工程を含む基板を準備する工程と、
CMRターゲットを備えるRFスパッタリング堆積チャンバー内のウェハチャックに前記基板を設置する工程と、
RFスパッタリング工程の間にナノサイズのCMR結晶を形成するために450℃未満の温度に前記ウェハを加熱する工程と、
所定のチャンバー圧でスパッタリングガスを前記堆積チャンバー内に導入する工程と、
CMR材料を前記基板上に堆積させるために前記CMRターゲットにRFパワーを印加する工程と、
前記作製を完成させる工程と、を有することを特徴とするCMR薄膜の形成方法。
【請求項2】
前記基板を準備する工程が、シリコン基板上への下部電極の堆積工程を含み、
前記シリコン基板上への下部電極の堆積工程において、Pt、Ir、及び、Rhを含む材料群から選択される電極材料が堆積され、
前記下部電極が、前記シリコン基板上に形成されたSiO層上に堆積されることを特徴とする請求項1に記載のCMR薄膜の形成方法。
【請求項3】
前記450℃未満の温度に前記ウェハを加熱する工程において、前記ウェハの温度が約400℃に維持されることを特徴とする請求項1に記載のCMR薄膜の形成方法。
【請求項4】
前記スパッタリングガスを前記堆積チャンバー内に導入する工程において、O含有率が少なくとも10%のOとArの混合物を導入することを特徴とする請求項1に記載のCMR薄膜の形成方法。
【請求項5】
前記スパッタリングガスを前記堆積チャンバー内に導入する工程において、前記チャンバー圧を、約0.66661〜13.3322Pa(約5〜100mTorr)の圧力範囲内に維持することを特徴とする請求項1に記載のCMR薄膜の形成方法。
【請求項6】
前記CMRターゲットにRFパワーを印加する工程において、約100〜500Wの間のRFパワーを印加することを特徴とする請求項1に記載のCMR薄膜の形成方法。
【請求項7】
前記CMR薄膜のXRD112ピークが、高温堆積されたPCMO(PrCa1−xMnO)薄膜と比較して、より小さく且つより幅広く現出することを特徴とするCMR薄膜の形成方法。
【請求項8】
CMOSデバイス作製における使用に適したCMR薄膜の形成方法であって、
その上に初期デバイス構造の形成工程を含む基板を準備する工程と、
CMRターゲットを備えるRFスパッタリング堆積チャンバー内のウェハチャックに前記基板を設置する工程と、
RFスパッタリング工程の間にナノサイズのCMR結晶を形成するために450℃未満の温度に前記ウェハを加熱する工程と、
所定のチャンバー圧でAr/Oスパッタリングガスを前記堆積チャンバー内に導入する工程と、
CMR材料を前記基板上に堆積させるために前記CMRターゲットにRFパワーを印加する工程と、
前記作製を完成させる工程と、を有することを特徴とするCMR薄膜の形成方法。
【請求項9】
前記基板を準備する工程が、シリコン基板上への下部電極の堆積工程を含み、
前記シリコン基板上への下部電極の堆積工程において、Pt、Ir、及び、Rhを含む材料群から選択される電極材料が堆積されることを特徴とする請求項8に記載のCMR薄膜の形成方法。
【請求項10】
前記下部電極が、前記シリコン基板上に形成されたSiO層上に堆積されることを特徴とする請求項9に記載のCMR薄膜の形成方法。
【請求項11】
前記Ar/Oスパッタリングガスを前記堆積チャンバー内に導入する工程において、O含有率が少なくとも10%のOとArの混合物を導入することを特徴とする請求項8に記載のCMR薄膜の形成方法。
【請求項12】
前記スパッタリングガスを前記堆積チャンバー内に導入する工程において、前記チャンバー圧を、約0.66661〜13.3322Pa(約5〜100mTorr)の圧力範囲内に維持することを特徴とする請求項8に記載のCMR薄膜の形成方法。
【請求項13】
前記CMRターゲットにRFパワーを印加する工程において、約100〜500Wの間のRFパワーを印加することを特徴とする請求項8に記載のCMR薄膜の形成方法。
【請求項14】
前記CMR薄膜のXRD112ピークが、高温堆積されたPCMO(PrCa1−xMnO)薄膜と比較して、より小さく且つより幅広く現出することを特徴とするCMR薄膜の形成方法。
【請求項15】
CMOSデバイス作製における使用に適したCMR薄膜の形成方法であって、
シリコン基板上に下部電極を堆積する工程を含む基板を準備する工程と、
CMRターゲットを備えるRFスパッタリング堆積チャンバー内のウェハチャックに前記基板を設置する工程と、
RFスパッタリング工程の間にナノサイズのCMR結晶を形成するために450℃未満の温度に前記ウェハを加熱する工程と、
所定のチャンバー圧でO含有率が少なくとも10%のAr/Oスパッタリングガスを前記堆積チャンバー内に導入する工程と、
CMR材料を前記基板上に堆積させるために前記CMRターゲットにRFパワーを印加する工程と、
前記作製を完成させる工程と、を有し、
前記シリコン基板上に下部電極を堆積する工程において、Pt、Ir、及び、Rhを含む材料群から選択される電極材料が堆積され、前記下部電極が、前記シリコン基板上に形成されたTi/SiO層上に堆積されることを特徴とするCMR薄膜の形成方法。
【請求項16】
前記Ar/Oスパッタリングガスを前記堆積チャンバー内に導入する工程において、前記チャンバー圧を、約0.66661〜13.3322Pa(約5〜100mTorr)の圧力範囲内に維持することを特徴とする請求項15に記載のCMR薄膜の形成方法。
【請求項17】
前記CMRターゲットにRFパワーを印加する工程において、約100〜500Wの間のRFパワーを印加することを特徴とする請求項15に記載のCMR薄膜の形成方法。
【請求項18】
前記CMR薄膜のXRD112ピークが、高温堆積されたPCMO(PrCa1−xMnO)薄膜と比較して、より小さく且つより幅広く現出することを特徴とするCMR薄膜の形成方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate


【公開番号】特開2006−22401(P2006−22401A)
【公開日】平成18年1月26日(2006.1.26)
【国際特許分類】
【出願番号】特願2005−146215(P2005−146215)
【出願日】平成17年5月19日(2005.5.19)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】