ＤＣ／ＤＣコンバータの制御回路、それを用いたＤＣ／ＤＣコンバータ、発光装置および電子機器
【課題】ＤＣ／ＤＣコンバータの制御回路の面積を低減する。
【解決手段】充電回路３０は、キャパシタＣ２を充電する。放電回路３２は、オン状態においてキャパシタＣ２を放電する。コンパレータ３８は、キャパシタＣ２の電圧ＶＣ２に応じてレベルが変化する解除信号Ｓ１を生成する。ロジック部４０は、異常検出信号Ｓ２がアサートされるとフェイル信号Ｓ３をアサートし、その後、解除信号Ｓ１が第１レベルに遷移するタイミングにおいて、異常検出信号Ｓ２がネゲートされていると、フェイル信号Ｓ３をネゲートし、そのタイミングにおいて、異常検出信号Ｓ２がアサートされていると、フェイル信号Ｓ３をアサートし続ける。またロジック部４０は、解除信号Ｓ１に応じて放電回路３２を制御する。反転アンプ４６は、キャパシタＣ２の電圧ＶＣ２を反転することによりソフトスタート電圧Ｖｓｓを生成する。
【解決手段】充電回路３０は、キャパシタＣ２を充電する。放電回路３２は、オン状態においてキャパシタＣ２を放電する。コンパレータ３８は、キャパシタＣ２の電圧ＶＣ２に応じてレベルが変化する解除信号Ｓ１を生成する。ロジック部４０は、異常検出信号Ｓ２がアサートされるとフェイル信号Ｓ３をアサートし、その後、解除信号Ｓ１が第１レベルに遷移するタイミングにおいて、異常検出信号Ｓ２がネゲートされていると、フェイル信号Ｓ３をネゲートし、そのタイミングにおいて、異常検出信号Ｓ２がアサートされていると、フェイル信号Ｓ３をアサートし続ける。またロジック部４０は、解除信号Ｓ１に応じて放電回路３２を制御する。反転アンプ４６は、キャパシタＣ２の電圧ＶＣ２を反転することによりソフトスタート電圧Ｖｓｓを生成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータの制御回路に関する。
【背景技術】
【０００２】
電池電圧などの直流電圧を昇圧もしくは降圧するために、ＤＣ／ＤＣコンバータが利用される。ＤＣ／ＤＣコンバータの制御回路は、制御回路は、ＤＣ／ＤＣコンバータにおいて生ずる異常、たとえば過電圧状態、過電流状態、温度異常状態などを検出し、異常状態において回路保護を行う。制御回路は、異常状態を監視するタイマー回路を備えており、所定の判定期間ごとに、異常状態が持続しているか否かを判定する。また制御回路は、その起動時において突入電流を防止するために、時間とともに緩やかに上昇するソフトスタート電圧を生成するソフトスタート回路を備える。制御回路は、ＤＣ／ＤＣコンバータの出力電圧を、ソフトスタート電圧に追従させて増大させる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−１２１５３５号公報
【特許文献２】特開平７−３３６９９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
異常検出用のタイマー回路およびソフトスタート回路は、それぞれが外付けのキャパシタを必要とするため部品点数が多くなる。また制御回路には、外付けのキャパシタを接続するための２つのピン（パッド）が必要となるため、チップサイズ、パッケージサイズが大きくなってしまう。
【０００５】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ＤＣ／ＤＣコンバータの制御回路のサイズの低減にある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、ＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、その第１端子の電位が固定されたキャパシタと、キャパシタを充電する充電回路と、オン、オフが切りかえ可能であり、オン状態においてキャパシタを放電する放電回路と、キャパシタの電圧が所定の上側しきい値電圧に達してから所定の下側しきい値電圧に低下するまでの期間、第１レベルをとり、キャパシタの電圧が、下側しきい値電圧に低下してから、上側しきい値電圧に達するまでの期間、第２レベルをとる解除信号を生成するコンパレータと、解除信号と、異常状態が検出されるとアサートされる異常検出信号と、を受け、異常検出信号がアサートされるとフェイル信号をアサートし、その後、解除信号が第１レベルに遷移するタイミングにおいて、異常検出信号がネゲートされていると、フェイル信号をネゲートし、そのタイミングにおいて、異常検出信号がアサートされていると、フェイル信号をアサートし続け、かつ解除信号が第１レベルのとき放電回路をオンし、解除信号が第２レベルのとき放電回路をオフするロジック部と、キャパシタの電圧を反転することによりソフトスタート電圧を生成する反転アンプと、を備える。
【０００７】
この態様によると、異常検出用のタイマー回路において生成されるスロープ電圧を、異常状態からの解放後においてソフトスタート電圧として利用することができる。その結果、タイマー回路とソフトスタート回路を兼用することができ、サイズを低減できる。
【０００８】
ロジック部は、そのセット端子に異常検出信号が入力され、そのリセット端子に解除信号が入力されたセット優先のＳＲフリップフロップを含んでもよい。
【０００９】
ロジック部はさらに、ＳＲフリップフロップの反転出力信号と解除信号の論理和を生成し、放電回路を制御するＯＲゲートを含んでもよい。
【００１０】
本発明の別の態様は、ＤＣ／ＤＣコンバータである。このＤＣ／ＤＣコンバータは、上述の制御回路を備える。
【００１１】
本発明のさらに別の態様は、発光装置である。この発光装置は、発光素子と、発光素子に駆動電圧を供給する上述のＤＣ／ＤＣコンバータと、を備える。
【００１２】
本発明のさらに別の態様は、電子機器である。この電子機器は、液晶パネルと、液晶パネルのバックライトとして設けられた上述の発光装置と、を備える。
【００１３】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１４】
本発明のある態様によれば、回路面積を削減できる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態に係る駆動回路を備える電子機器の構成を示す回路図である。
【図２】図１の駆動回路の動作を示すタイムチャートである。
【発明を実施するための形態】
【００１６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１７】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１８】
図１は、実施の形態に係るＤＣ／ＤＣコンバータを備える電子機器２の構成を示す回路図である。
【００１９】
電子機器２は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話端末、ＰＤＡ（Personal Digital Assistant）などの電池駆動型の機器であり、発光装置３とＬＣＤ（Liquid Crystal Display）パネル５を備える。発光装置３はＬＣＤパネル５のバックライトとして設けられる。
【００２０】
発光装置３は、発光素子であるＬＥＤストリング６と、その駆動回路４を備える。
【００２１】
ＬＥＤストリング６は、直列に接続された複数のＬＥＤを含む。駆動回路４は、昇圧型のＤＣ／ＤＣコンバータを含み、入力端子Ｐ１に入力された入力電圧（たとえば電池電圧）Ｖｉｎを昇圧して、出力端子Ｐ２から出力電圧（駆動電圧）Ｖｏｕｔを出力する。ＬＥＤストリング６の一端（アノード）は、出力端子Ｐ２に接続される。
【００２２】
駆動回路（ＤＣ／ＤＣコンバータ）４は、制御ＩＣ１００および出力回路１０２を備える。出力回路１０２は、インダクタＬ１、整流ダイオードＤ１、スイッチングトランジスタＭ１、出力キャパシタＣ１を含む。出力回路１０２のトポロジーは一般的であるため、説明を省略する。
【００２３】
制御ＩＣ１００のスイッチング端子Ｐ４は、スイッチングトランジスタＭ１のゲートと接続される。制御ＩＣ１００は、ＬＥＤストリング６の点灯に必要な出力電圧Ｖｏｕｔが得られ、かつＬＥＤストリング６に目標輝度に応じた駆動電流が流れるように、フィードバックによりスイッチングトランジスタＭ１のオン、オフのデューティ比を調節する。なおスイッチングトランジスタＭ１は制御ＩＣ１００に内蔵されてもよい。
【００２４】
第１検出抵抗Ｒ１は、ＬＥＤストリング６の経路上、具体的にはＬＥＤストリング６のカソードと接地端子の間に設けられる。誤差増幅器ＥＡ１は、第１検出抵抗Ｒ１に生ずる電圧降下ＶＲ１と制御電圧ＶＤＩＭの誤差を増幅し、誤差電圧ＶＦＢを生成する。オシレータ６０は、三角波もしくはノコギリ波の周期電圧ＶＯＳＣを生成する。ＰＷＭコンパレータＰＭＷ＿ＣＭＰは、周期電圧ＶＯＳＣ、後述するソフトスタート電圧Ｖｓｓおよび誤差電圧ＶＦＢを受ける。ＰＷＭコンパレータＰＷＭ＿ＣＭＰは、ソフトスタート電圧Ｖｓｓと誤差電圧ＶＦＢのうち、低い方と、周期電圧ＶＯＳＣを比較する。ＰＷＭコンパレータＰＷＭ＿ＣＭＰの出力（ゲートパルス信号Ｇ１）のデューティ比は、第１検出抵抗Ｒ１の電圧降下ＶＲ１が制御電圧ＶＤＩＭと一致するように調節される。ドライバＤＲ１は、ゲートパルス信号Ｇ１にもとづき、ＤＣ／ＤＣコンバータのスイッチングトランジスタＭ１を駆動する。なお、パルス幅変調器に代えて、パルス周波数変調器を用いてもよい。
【００２５】
第１コンパレータＣＭＰ１は、第１検出抵抗Ｒ１の電圧降下ＶＲ１が第１しきい値電圧ＶＴＨ１を超えると、第１過電流検出信号ＯＣＰ１をアサートする。第２検出抵抗Ｒ２は、ＤＣ／ＤＣコンバータのスイッチングトランジスタＭ１の経路上に設けられる。第２コンパレータＣＭＰ２は、第２検出抵抗Ｒ２の電圧降下ＶＲ２が第２しきい値電圧ＶＴＨ２を超えると第２過電流検出信号ＯＣＰ２をアサートする。
【００２６】
抵抗Ｒ３、Ｒ４は、駆動電圧Ｖｏｕｔを分圧する。過電圧検出用の第３コンパレータＣＭＰ３は、抵抗Ｒ３、Ｒ４により分圧された電圧Ｖｏｕｔ’を、所定のしきい値電圧ＶＴＨ３と比較する。第３コンパレータＣＭＰ３は、Ｖｏｕｔ’＞ＶＴＨ３となると、過電圧検出信号ＯＶＰをアサートする。
【００２７】
ドライバＤＲ１は、検出信号ＯＣＰ１、ＯＣＰ２、ＯＶＰの少なくともひとつがアサートされると、直ちにゲートパルス信号Ｇ１をローレベルに固定し、スイッチングトランジスタＭ１をオフすることによりＤＣ／ＤＣのスイッチング動作を停止する。
【００２８】
キャパシタＣ２は、キャパシタ端子Ｐ５に外付けされる。キャパシタＣ２の一端（第１端子）は接地されて電位が固定される。充電回路３０は、キャパシタＣ２を充電する。放電回路３２は、オン、オフが切りかえ可能であり、オン状態においてキャパシタＣ２を放電する。放電回路３２は、放電経路に直列に設けられた抵抗３４およびトランジスタ３６を含む。トランジスタ３６がオンのとき、放電回路３２はオン状態、トランジスタ３６がオフのとき、放電回路３２はオフ状態となる。
【００２９】
コンパレータ３８は、いわゆるヒステリシスコンパレータの機能を有し、キャパシタＣ２の電圧ＶＣ２を所定の上側しきい値電圧ＶＨおよび所定の下側しきい値電圧ＶＬと比較し、比較結果に応じた解除信号Ｓ１を生成する。解除信号Ｓ１は、キャパシタＣ２の電圧ＶＣ２が上側しきい値電圧ＶＨに達してから所定の下側しきい値電圧ＶＬに低下するまでの期間、第１レベル（ハイレベルとする）をとり、キャパシタＣ２の電圧ＶＣ２が、下側しきい値電圧ＶＬに低下してから、上側しきい値電圧ＶＨに達するまでの期間、第２レベル（ローレベル）をとる。
【００３０】
解除信号Ｓ１は、放電回路３２のオン、オフ状態の切りかえに利用されるとともに、解除信号Ｓ１のポジティブエッジは、異常状態を再判定するタイミングとして利用される。ロジック部４０は、解除信号Ｓ１と、異常検出信号Ｓ２を受ける。異常検出信号Ｓ２は、発光装置３において何らかの異常状態が検出されるとアサートされる信号であり、たとえば、ＯＲゲート３９によって、上述した検出信号ＯＣＰ１、ＯＣＰ２、ＯＶＰ等の論理和をとることにより生成される。これらの検出信号に加えて、または代えて、ＯＲゲート３９は、外部から供給される電源電圧の低電圧状態を示すＵＶＬＯ（Under Voltage Lock Out）信号、温度異常を示すＴＨＤ（Thermal ShutDown）信号などを受けてもよい。
【００３１】
ロジック部４０は、異常検出信号Ｓ２がアサートされるとフェイル信号Ｓ３をアサート（ローレベル）する。その後、解除信号Ｓ１が第１レベル（ハイレベル）に遷移するタイミングにおいて、異常検出信号Ｓ２がネゲートされていると、ロジック部４０はフェイル信号Ｓ３をネゲート（ハイレベル）する。解除信号Ｓ１がハイレベルに遷移する再判定タイミングにおいて、異常検出信号Ｓ２がアサートされていると、ロジック部４０はフェイル信号Ｓ３をネゲートせずに、アサートし続ける。
【００３２】
またロジック部４０は、解除信号Ｓ１が第１レベル（ハイレベル）のとき放電回路３２をオンし、解除信号Ｓ１が第２レベル（ローレベル）のとき放電回路３２をオフする。
【００３３】
ロジック部４０は、ＳＲフリップフロップ４２、ＯＲゲート４４を含む。ＳＲフリップフロップ４２のセット端子（Ｓ）には、異常検出信号Ｓ２が入力され、そのリセット端子（Ｒ）には解除信号Ｓ１が入力される。ＳＲフリップフロップ４２は、セット優先論理で構成されており、セット端子とリセット端子の信号が両方ハイレベルのときには、セット端子が優先される。
【００３４】
ＳＲフリップフロップ４２の反転出力信号＃Ｑ（＃は論理反転を示す）は、フェイル信号Ｓ３に相当する。ＯＲゲート４４は、フェイル信号Ｓ３と解除信号Ｓ１の論理和を生成し、放電回路３２を制御する。
【００３５】
反転アンプ４６は、抵抗Ｒｉ、Ｒｆおよび演算増幅器ＯＡ１を含み、キャパシタＣ２の電圧ＶＣ２を反転することによりソフトスタート電圧Ｖｓｓを生成する。スイッチＳＷ１は、反転アンプ４６の出力端子と、ＰＷＭコンパレータＰＷＭ＿ＣＭＰの間に設けられる。スイッチＳＷ１はソフトスタート期間以降、オン状態となり、ソフトスタート電圧ＶｓｓがＰＷＭコンパレータＰＷＭ＿ＣＭＰの反転入力端子に供給される。ソフトスタート期間より前の期間、スイッチＳＷ１はオフ状態となる。スイッチＳＷ１は、オフ状態においてＰＷＭコンパレータＰＷＭ＿ＣＭＰの反転入力端子の電位がフローティングとならないように構成される。スイッチＳＷ１は、たとえばフェイル信号Ｓ３がハイレベルの期間、オンしてもよい。
【００３６】
出力回路５０は、フェイル信号Ｓ３を、制御ＩＣ１００の外部のプロセッサ（不図示）に出力する。出力回路５０は、インバータ５２およびトランジスタ５４を含む。インバータ５２は、フェイル信号Ｓ３を反転する。トランジスタ５４は、オープンドレイン形式の出力回路を構成する。
【００３７】
以上が駆動回路４の構成である。続いてその動作を説明する。図２は、図１の駆動回路４の動作を示すタイムチャートである。時刻ｔ０に、異常検出信号Ｓ２がアサートされると、ＳＲフリップフロップ４２の反転出力＃Ｑがローレベルに遷移し、フェイル信号Ｓ３がアサート（ローレベル）される。
【００３８】
フェイル信号Ｓ３がローレベルとなると、トランジスタ３６がオフし、放電回路３２がオフ状態となり、充電回路３０によってキャパシタＣ２が充電され、キャパシタ電圧ＶＣ２が上昇する。時刻ｔ１にキャパシタ電圧ＶＣ２が上側しきい値電圧ＶＨに達すると、解除信号Ｓ１がハイレベルに遷移する。
【００３９】
時刻ｔ１に解除信号Ｓ１がハイレベルに遷移しても、異常検出信号Ｓ２がアサートされているため、セット優先論理によってＳＲフリップフロップ４２はリセットされず、フェイル信号Ｓ３はローレベルを維持し続ける。解除信号Ｓ１がハイレベルに遷移すると、トランジスタ３６がオンし、キャパシタＣ２が放電され、キャパシタ電圧ＶＣ２が低下し始める。キャパシタ電圧ＶＣ２が下側しきい値電圧ＶＬまで低下すると、解除信号Ｓ１がローレベルに遷移し（ｔ２）、再びキャパシタＣ２が充電される。時刻ｔ３にキャパシタ電圧ＶＣ２が上側しきい値電圧ＶＨに達すると、解除信号Ｓ１がハイレベルとなる。
【００４０】
制御ＩＣ１００は、同様の処理を繰り返す。時刻ｔ４に異常検出信号Ｓ２がネゲートされる。時刻ｔ４に解除信号Ｓ１がハイレベルに遷移すると、ＳＲフリップフロップ４２がリセットされ、フェイル信号Ｓ３がハイレベルに遷移する。フェイル信号Ｓ３がハイレベルに遷移すると、スイッチＳＷ１がオンする。
【００４１】
スイッチＳＷ１がオンすると、反転アンプ４６の出力電圧Ｖｓｓが、ＰＷＭコンパレータＰＭＷ＿ＣＭＰへと供給される。その結果、ゲートパルス信号Ｇ１のデューティ比が時間とともに増加し、出力電圧Ｖｏｕｔが緩やかに上昇する。
【００４２】
以上が駆動回路４の動作である。
制御ＩＣ１００によれば、単一のキャパシタＣ２を充放電することにより、周期信号である解除信号Ｓ１と、ソフトスタート電圧Ｖｓｓを生成することができる。これにより、従来２つ必要であったキャパシタがひとつに削減できるため、回路面積を削減することができる。
【００４３】
また、キャパシタＣ２に発生する電圧ＶＣ２の下りのスロープを反転してソフトスタート電圧Ｖｓｓを生成しているため、フェイル信号Ｓ３がネゲートされると、直ちにソフトスタート電圧Ｖｓｓを生成し始めることができる。
【００４４】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
【００４５】
実施の形態では、ＬＥＤストリング６の経路上に設けられた第１検出抵抗Ｒ１の電圧降下ＶＲ１を目標値ＶＤＩＭと一致させることにより、駆動電流を安定化させる構成を説明したが、本発明はそれに限定されない。たとえばＬＥＤストリング６の経路上に、安定した駆動電流を生成する定電流源（電流ドライバ）を設けてもよい。
【００４６】
実施の形態ではインダクタを用いた非絶縁型のスイッチング電源を説明したが、本発明はトランスを用いた絶縁型のスイッチング電源にも適用可能である。
【００４７】
実施の形態では、発光装置３のアプリケーションとして電子機器を説明したが、用途は特に限定されず、照明などにも利用できる。
【００４８】
また、本実施の形態において、ハイレベル、ローレベルの論理信号の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【００４９】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００５０】
２…電子機器、３…発光装置、４…駆動回路、５…ＬＣＤパネル、６…ＬＥＤストリング、Ｃ２…キャパシタ、３０…充電回路、３２…放電回路、３４…抵抗、３６…トランジスタ、３８…コンパレータ、４０…ロジック部、４２…ＳＲフリップフロップ、４４…ＯＲゲート、４６…反転アンプ、５０…出力回路、５２…インバータ、５４…トランジスタ、ＳＷ１…スイッチ、１００…制御ＩＣ、１０２…出力回路、ＥＡ１…誤差増幅器、ＤＲ１…第１ドライバ、ＣＭＰ１…第１コンパレータ、ＣＭＰ２…第２コンパレータ、ＣＭＰ３…第３コンパレータ、Ｒ１…第１検出抵抗、Ｒ２…第２検出抵抗、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、Ｄ１…整流ダイオード、Ｍ１…スイッチングトランジスタ、ＯＣＰ１…第１過電流検出信号、ＯＣＰ２…第２過電流検出信号、ＯＶＰ…過電圧検出信号、Ｓ１…解除信号、Ｓ２…異常検出信号、Ｓ３…フェイル信号。
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータの制御回路に関する。
【背景技術】
【０００２】
電池電圧などの直流電圧を昇圧もしくは降圧するために、ＤＣ／ＤＣコンバータが利用される。ＤＣ／ＤＣコンバータの制御回路は、制御回路は、ＤＣ／ＤＣコンバータにおいて生ずる異常、たとえば過電圧状態、過電流状態、温度異常状態などを検出し、異常状態において回路保護を行う。制御回路は、異常状態を監視するタイマー回路を備えており、所定の判定期間ごとに、異常状態が持続しているか否かを判定する。また制御回路は、その起動時において突入電流を防止するために、時間とともに緩やかに上昇するソフトスタート電圧を生成するソフトスタート回路を備える。制御回路は、ＤＣ／ＤＣコンバータの出力電圧を、ソフトスタート電圧に追従させて増大させる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−１２１５３５号公報
【特許文献２】特開平７−３３６９９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
異常検出用のタイマー回路およびソフトスタート回路は、それぞれが外付けのキャパシタを必要とするため部品点数が多くなる。また制御回路には、外付けのキャパシタを接続するための２つのピン（パッド）が必要となるため、チップサイズ、パッケージサイズが大きくなってしまう。
【０００５】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ＤＣ／ＤＣコンバータの制御回路のサイズの低減にある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、ＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、その第１端子の電位が固定されたキャパシタと、キャパシタを充電する充電回路と、オン、オフが切りかえ可能であり、オン状態においてキャパシタを放電する放電回路と、キャパシタの電圧が所定の上側しきい値電圧に達してから所定の下側しきい値電圧に低下するまでの期間、第１レベルをとり、キャパシタの電圧が、下側しきい値電圧に低下してから、上側しきい値電圧に達するまでの期間、第２レベルをとる解除信号を生成するコンパレータと、解除信号と、異常状態が検出されるとアサートされる異常検出信号と、を受け、異常検出信号がアサートされるとフェイル信号をアサートし、その後、解除信号が第１レベルに遷移するタイミングにおいて、異常検出信号がネゲートされていると、フェイル信号をネゲートし、そのタイミングにおいて、異常検出信号がアサートされていると、フェイル信号をアサートし続け、かつ解除信号が第１レベルのとき放電回路をオンし、解除信号が第２レベルのとき放電回路をオフするロジック部と、キャパシタの電圧を反転することによりソフトスタート電圧を生成する反転アンプと、を備える。
【０００７】
この態様によると、異常検出用のタイマー回路において生成されるスロープ電圧を、異常状態からの解放後においてソフトスタート電圧として利用することができる。その結果、タイマー回路とソフトスタート回路を兼用することができ、サイズを低減できる。
【０００８】
ロジック部は、そのセット端子に異常検出信号が入力され、そのリセット端子に解除信号が入力されたセット優先のＳＲフリップフロップを含んでもよい。
【０００９】
ロジック部はさらに、ＳＲフリップフロップの反転出力信号と解除信号の論理和を生成し、放電回路を制御するＯＲゲートを含んでもよい。
【００１０】
本発明の別の態様は、ＤＣ／ＤＣコンバータである。このＤＣ／ＤＣコンバータは、上述の制御回路を備える。
【００１１】
本発明のさらに別の態様は、発光装置である。この発光装置は、発光素子と、発光素子に駆動電圧を供給する上述のＤＣ／ＤＣコンバータと、を備える。
【００１２】
本発明のさらに別の態様は、電子機器である。この電子機器は、液晶パネルと、液晶パネルのバックライトとして設けられた上述の発光装置と、を備える。
【００１３】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１４】
本発明のある態様によれば、回路面積を削減できる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態に係る駆動回路を備える電子機器の構成を示す回路図である。
【図２】図１の駆動回路の動作を示すタイムチャートである。
【発明を実施するための形態】
【００１６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１７】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１８】
図１は、実施の形態に係るＤＣ／ＤＣコンバータを備える電子機器２の構成を示す回路図である。
【００１９】
電子機器２は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話端末、ＰＤＡ（Personal Digital Assistant）などの電池駆動型の機器であり、発光装置３とＬＣＤ（Liquid Crystal Display）パネル５を備える。発光装置３はＬＣＤパネル５のバックライトとして設けられる。
【００２０】
発光装置３は、発光素子であるＬＥＤストリング６と、その駆動回路４を備える。
【００２１】
ＬＥＤストリング６は、直列に接続された複数のＬＥＤを含む。駆動回路４は、昇圧型のＤＣ／ＤＣコンバータを含み、入力端子Ｐ１に入力された入力電圧（たとえば電池電圧）Ｖｉｎを昇圧して、出力端子Ｐ２から出力電圧（駆動電圧）Ｖｏｕｔを出力する。ＬＥＤストリング６の一端（アノード）は、出力端子Ｐ２に接続される。
【００２２】
駆動回路（ＤＣ／ＤＣコンバータ）４は、制御ＩＣ１００および出力回路１０２を備える。出力回路１０２は、インダクタＬ１、整流ダイオードＤ１、スイッチングトランジスタＭ１、出力キャパシタＣ１を含む。出力回路１０２のトポロジーは一般的であるため、説明を省略する。
【００２３】
制御ＩＣ１００のスイッチング端子Ｐ４は、スイッチングトランジスタＭ１のゲートと接続される。制御ＩＣ１００は、ＬＥＤストリング６の点灯に必要な出力電圧Ｖｏｕｔが得られ、かつＬＥＤストリング６に目標輝度に応じた駆動電流が流れるように、フィードバックによりスイッチングトランジスタＭ１のオン、オフのデューティ比を調節する。なおスイッチングトランジスタＭ１は制御ＩＣ１００に内蔵されてもよい。
【００２４】
第１検出抵抗Ｒ１は、ＬＥＤストリング６の経路上、具体的にはＬＥＤストリング６のカソードと接地端子の間に設けられる。誤差増幅器ＥＡ１は、第１検出抵抗Ｒ１に生ずる電圧降下ＶＲ１と制御電圧ＶＤＩＭの誤差を増幅し、誤差電圧ＶＦＢを生成する。オシレータ６０は、三角波もしくはノコギリ波の周期電圧ＶＯＳＣを生成する。ＰＷＭコンパレータＰＭＷ＿ＣＭＰは、周期電圧ＶＯＳＣ、後述するソフトスタート電圧Ｖｓｓおよび誤差電圧ＶＦＢを受ける。ＰＷＭコンパレータＰＷＭ＿ＣＭＰは、ソフトスタート電圧Ｖｓｓと誤差電圧ＶＦＢのうち、低い方と、周期電圧ＶＯＳＣを比較する。ＰＷＭコンパレータＰＷＭ＿ＣＭＰの出力（ゲートパルス信号Ｇ１）のデューティ比は、第１検出抵抗Ｒ１の電圧降下ＶＲ１が制御電圧ＶＤＩＭと一致するように調節される。ドライバＤＲ１は、ゲートパルス信号Ｇ１にもとづき、ＤＣ／ＤＣコンバータのスイッチングトランジスタＭ１を駆動する。なお、パルス幅変調器に代えて、パルス周波数変調器を用いてもよい。
【００２５】
第１コンパレータＣＭＰ１は、第１検出抵抗Ｒ１の電圧降下ＶＲ１が第１しきい値電圧ＶＴＨ１を超えると、第１過電流検出信号ＯＣＰ１をアサートする。第２検出抵抗Ｒ２は、ＤＣ／ＤＣコンバータのスイッチングトランジスタＭ１の経路上に設けられる。第２コンパレータＣＭＰ２は、第２検出抵抗Ｒ２の電圧降下ＶＲ２が第２しきい値電圧ＶＴＨ２を超えると第２過電流検出信号ＯＣＰ２をアサートする。
【００２６】
抵抗Ｒ３、Ｒ４は、駆動電圧Ｖｏｕｔを分圧する。過電圧検出用の第３コンパレータＣＭＰ３は、抵抗Ｒ３、Ｒ４により分圧された電圧Ｖｏｕｔ’を、所定のしきい値電圧ＶＴＨ３と比較する。第３コンパレータＣＭＰ３は、Ｖｏｕｔ’＞ＶＴＨ３となると、過電圧検出信号ＯＶＰをアサートする。
【００２７】
ドライバＤＲ１は、検出信号ＯＣＰ１、ＯＣＰ２、ＯＶＰの少なくともひとつがアサートされると、直ちにゲートパルス信号Ｇ１をローレベルに固定し、スイッチングトランジスタＭ１をオフすることによりＤＣ／ＤＣのスイッチング動作を停止する。
【００２８】
キャパシタＣ２は、キャパシタ端子Ｐ５に外付けされる。キャパシタＣ２の一端（第１端子）は接地されて電位が固定される。充電回路３０は、キャパシタＣ２を充電する。放電回路３２は、オン、オフが切りかえ可能であり、オン状態においてキャパシタＣ２を放電する。放電回路３２は、放電経路に直列に設けられた抵抗３４およびトランジスタ３６を含む。トランジスタ３６がオンのとき、放電回路３２はオン状態、トランジスタ３６がオフのとき、放電回路３２はオフ状態となる。
【００２９】
コンパレータ３８は、いわゆるヒステリシスコンパレータの機能を有し、キャパシタＣ２の電圧ＶＣ２を所定の上側しきい値電圧ＶＨおよび所定の下側しきい値電圧ＶＬと比較し、比較結果に応じた解除信号Ｓ１を生成する。解除信号Ｓ１は、キャパシタＣ２の電圧ＶＣ２が上側しきい値電圧ＶＨに達してから所定の下側しきい値電圧ＶＬに低下するまでの期間、第１レベル（ハイレベルとする）をとり、キャパシタＣ２の電圧ＶＣ２が、下側しきい値電圧ＶＬに低下してから、上側しきい値電圧ＶＨに達するまでの期間、第２レベル（ローレベル）をとる。
【００３０】
解除信号Ｓ１は、放電回路３２のオン、オフ状態の切りかえに利用されるとともに、解除信号Ｓ１のポジティブエッジは、異常状態を再判定するタイミングとして利用される。ロジック部４０は、解除信号Ｓ１と、異常検出信号Ｓ２を受ける。異常検出信号Ｓ２は、発光装置３において何らかの異常状態が検出されるとアサートされる信号であり、たとえば、ＯＲゲート３９によって、上述した検出信号ＯＣＰ１、ＯＣＰ２、ＯＶＰ等の論理和をとることにより生成される。これらの検出信号に加えて、または代えて、ＯＲゲート３９は、外部から供給される電源電圧の低電圧状態を示すＵＶＬＯ（Under Voltage Lock Out）信号、温度異常を示すＴＨＤ（Thermal ShutDown）信号などを受けてもよい。
【００３１】
ロジック部４０は、異常検出信号Ｓ２がアサートされるとフェイル信号Ｓ３をアサート（ローレベル）する。その後、解除信号Ｓ１が第１レベル（ハイレベル）に遷移するタイミングにおいて、異常検出信号Ｓ２がネゲートされていると、ロジック部４０はフェイル信号Ｓ３をネゲート（ハイレベル）する。解除信号Ｓ１がハイレベルに遷移する再判定タイミングにおいて、異常検出信号Ｓ２がアサートされていると、ロジック部４０はフェイル信号Ｓ３をネゲートせずに、アサートし続ける。
【００３２】
またロジック部４０は、解除信号Ｓ１が第１レベル（ハイレベル）のとき放電回路３２をオンし、解除信号Ｓ１が第２レベル（ローレベル）のとき放電回路３２をオフする。
【００３３】
ロジック部４０は、ＳＲフリップフロップ４２、ＯＲゲート４４を含む。ＳＲフリップフロップ４２のセット端子（Ｓ）には、異常検出信号Ｓ２が入力され、そのリセット端子（Ｒ）には解除信号Ｓ１が入力される。ＳＲフリップフロップ４２は、セット優先論理で構成されており、セット端子とリセット端子の信号が両方ハイレベルのときには、セット端子が優先される。
【００３４】
ＳＲフリップフロップ４２の反転出力信号＃Ｑ（＃は論理反転を示す）は、フェイル信号Ｓ３に相当する。ＯＲゲート４４は、フェイル信号Ｓ３と解除信号Ｓ１の論理和を生成し、放電回路３２を制御する。
【００３５】
反転アンプ４６は、抵抗Ｒｉ、Ｒｆおよび演算増幅器ＯＡ１を含み、キャパシタＣ２の電圧ＶＣ２を反転することによりソフトスタート電圧Ｖｓｓを生成する。スイッチＳＷ１は、反転アンプ４６の出力端子と、ＰＷＭコンパレータＰＷＭ＿ＣＭＰの間に設けられる。スイッチＳＷ１はソフトスタート期間以降、オン状態となり、ソフトスタート電圧ＶｓｓがＰＷＭコンパレータＰＷＭ＿ＣＭＰの反転入力端子に供給される。ソフトスタート期間より前の期間、スイッチＳＷ１はオフ状態となる。スイッチＳＷ１は、オフ状態においてＰＷＭコンパレータＰＷＭ＿ＣＭＰの反転入力端子の電位がフローティングとならないように構成される。スイッチＳＷ１は、たとえばフェイル信号Ｓ３がハイレベルの期間、オンしてもよい。
【００３６】
出力回路５０は、フェイル信号Ｓ３を、制御ＩＣ１００の外部のプロセッサ（不図示）に出力する。出力回路５０は、インバータ５２およびトランジスタ５４を含む。インバータ５２は、フェイル信号Ｓ３を反転する。トランジスタ５４は、オープンドレイン形式の出力回路を構成する。
【００３７】
以上が駆動回路４の構成である。続いてその動作を説明する。図２は、図１の駆動回路４の動作を示すタイムチャートである。時刻ｔ０に、異常検出信号Ｓ２がアサートされると、ＳＲフリップフロップ４２の反転出力＃Ｑがローレベルに遷移し、フェイル信号Ｓ３がアサート（ローレベル）される。
【００３８】
フェイル信号Ｓ３がローレベルとなると、トランジスタ３６がオフし、放電回路３２がオフ状態となり、充電回路３０によってキャパシタＣ２が充電され、キャパシタ電圧ＶＣ２が上昇する。時刻ｔ１にキャパシタ電圧ＶＣ２が上側しきい値電圧ＶＨに達すると、解除信号Ｓ１がハイレベルに遷移する。
【００３９】
時刻ｔ１に解除信号Ｓ１がハイレベルに遷移しても、異常検出信号Ｓ２がアサートされているため、セット優先論理によってＳＲフリップフロップ４２はリセットされず、フェイル信号Ｓ３はローレベルを維持し続ける。解除信号Ｓ１がハイレベルに遷移すると、トランジスタ３６がオンし、キャパシタＣ２が放電され、キャパシタ電圧ＶＣ２が低下し始める。キャパシタ電圧ＶＣ２が下側しきい値電圧ＶＬまで低下すると、解除信号Ｓ１がローレベルに遷移し（ｔ２）、再びキャパシタＣ２が充電される。時刻ｔ３にキャパシタ電圧ＶＣ２が上側しきい値電圧ＶＨに達すると、解除信号Ｓ１がハイレベルとなる。
【００４０】
制御ＩＣ１００は、同様の処理を繰り返す。時刻ｔ４に異常検出信号Ｓ２がネゲートされる。時刻ｔ４に解除信号Ｓ１がハイレベルに遷移すると、ＳＲフリップフロップ４２がリセットされ、フェイル信号Ｓ３がハイレベルに遷移する。フェイル信号Ｓ３がハイレベルに遷移すると、スイッチＳＷ１がオンする。
【００４１】
スイッチＳＷ１がオンすると、反転アンプ４６の出力電圧Ｖｓｓが、ＰＷＭコンパレータＰＭＷ＿ＣＭＰへと供給される。その結果、ゲートパルス信号Ｇ１のデューティ比が時間とともに増加し、出力電圧Ｖｏｕｔが緩やかに上昇する。
【００４２】
以上が駆動回路４の動作である。
制御ＩＣ１００によれば、単一のキャパシタＣ２を充放電することにより、周期信号である解除信号Ｓ１と、ソフトスタート電圧Ｖｓｓを生成することができる。これにより、従来２つ必要であったキャパシタがひとつに削減できるため、回路面積を削減することができる。
【００４３】
また、キャパシタＣ２に発生する電圧ＶＣ２の下りのスロープを反転してソフトスタート電圧Ｖｓｓを生成しているため、フェイル信号Ｓ３がネゲートされると、直ちにソフトスタート電圧Ｖｓｓを生成し始めることができる。
【００４４】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
【００４５】
実施の形態では、ＬＥＤストリング６の経路上に設けられた第１検出抵抗Ｒ１の電圧降下ＶＲ１を目標値ＶＤＩＭと一致させることにより、駆動電流を安定化させる構成を説明したが、本発明はそれに限定されない。たとえばＬＥＤストリング６の経路上に、安定した駆動電流を生成する定電流源（電流ドライバ）を設けてもよい。
【００４６】
実施の形態ではインダクタを用いた非絶縁型のスイッチング電源を説明したが、本発明はトランスを用いた絶縁型のスイッチング電源にも適用可能である。
【００４７】
実施の形態では、発光装置３のアプリケーションとして電子機器を説明したが、用途は特に限定されず、照明などにも利用できる。
【００４８】
また、本実施の形態において、ハイレベル、ローレベルの論理信号の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【００４９】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００５０】
２…電子機器、３…発光装置、４…駆動回路、５…ＬＣＤパネル、６…ＬＥＤストリング、Ｃ２…キャパシタ、３０…充電回路、３２…放電回路、３４…抵抗、３６…トランジスタ、３８…コンパレータ、４０…ロジック部、４２…ＳＲフリップフロップ、４４…ＯＲゲート、４６…反転アンプ、５０…出力回路、５２…インバータ、５４…トランジスタ、ＳＷ１…スイッチ、１００…制御ＩＣ、１０２…出力回路、ＥＡ１…誤差増幅器、ＤＲ１…第１ドライバ、ＣＭＰ１…第１コンパレータ、ＣＭＰ２…第２コンパレータ、ＣＭＰ３…第３コンパレータ、Ｒ１…第１検出抵抗、Ｒ２…第２検出抵抗、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、Ｄ１…整流ダイオード、Ｍ１…スイッチングトランジスタ、ＯＣＰ１…第１過電流検出信号、ＯＣＰ２…第２過電流検出信号、ＯＶＰ…過電圧検出信号、Ｓ１…解除信号、Ｓ２…異常検出信号、Ｓ３…フェイル信号。
【特許請求の範囲】
【請求項１】
ＤＣ／ＤＣコンバータの制御回路であって、
その第１端子の電位が固定されたキャパシタと、
前記キャパシタを充電する充電回路と、
オン、オフが切りかえ可能であり、オン状態において前記キャパシタを放電する放電回路と、
前記キャパシタの電圧が所定の上側しきい値電圧に達してから所定の下側しきい値電圧に低下するまでの期間、第１レベルをとり、前記キャパシタの電圧が、前記下側しきい値電圧に低下してから、前記上側しきい値電圧に達するまでの期間、第２レベルをとる解除信号を生成するコンパレータと、
前記解除信号と、異常状態が検出されるとアサートされる異常検出信号と、を受け、前記異常検出信号がアサートされるとフェイル信号をアサートし、その後、前記解除信号が前記第１レベルに遷移するタイミングにおいて、前記異常検出信号がネゲートされていると、前記フェイル信号をネゲートし、そのタイミングにおいて、前記異常検出信号がアサートされていると、前記フェイル信号をアサートし続け、かつ前記解除信号が前記第１レベルのとき前記放電回路をオンし、前記解除信号が前記第２レベルのとき前記放電回路をオフするロジック部と、
前記キャパシタの電圧を反転することによりソフトスタート電圧を生成する反転アンプと、
を備えることを特徴とする制御回路。
【請求項２】
前記反転アンプの出力端子側の前記ソフトスタート電圧の経路上に設けられたスイッチをさらに備えることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記スイッチは、前記フェイル信号がアサートされる期間オフ、前記フェイル信号がネゲートされる期間オンすることを特徴とする請求項２に記載の制御回路。
【請求項４】
前記ロジック部は、そのセット端子に前記異常検出信号が入力され、そのリセット端子に前記解除信号が入力されたセット優先のＳＲフリップフロップを含むことを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項５】
前記ロジック部はさらに、
前記ＳＲフリップフロップの反転出力信号と前記解除信号の論理和を生成し、前記放電回路を制御するＯＲゲートを含むことを特徴とする請求項４に記載の制御回路。
【請求項６】
請求項１から５のいずれかに記載の制御回路を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項７】
発光素子と、
前記発光素子に駆動電圧を供給する請求項６に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする発光装置。
【請求項８】
液晶パネルと、
前記液晶パネルのバックライトとして設けられた請求項７に記載の発光装置と、
を備えることを特徴とする電子機器。
【請求項１】
ＤＣ／ＤＣコンバータの制御回路であって、
その第１端子の電位が固定されたキャパシタと、
前記キャパシタを充電する充電回路と、
オン、オフが切りかえ可能であり、オン状態において前記キャパシタを放電する放電回路と、
前記キャパシタの電圧が所定の上側しきい値電圧に達してから所定の下側しきい値電圧に低下するまでの期間、第１レベルをとり、前記キャパシタの電圧が、前記下側しきい値電圧に低下してから、前記上側しきい値電圧に達するまでの期間、第２レベルをとる解除信号を生成するコンパレータと、
前記解除信号と、異常状態が検出されるとアサートされる異常検出信号と、を受け、前記異常検出信号がアサートされるとフェイル信号をアサートし、その後、前記解除信号が前記第１レベルに遷移するタイミングにおいて、前記異常検出信号がネゲートされていると、前記フェイル信号をネゲートし、そのタイミングにおいて、前記異常検出信号がアサートされていると、前記フェイル信号をアサートし続け、かつ前記解除信号が前記第１レベルのとき前記放電回路をオンし、前記解除信号が前記第２レベルのとき前記放電回路をオフするロジック部と、
前記キャパシタの電圧を反転することによりソフトスタート電圧を生成する反転アンプと、
を備えることを特徴とする制御回路。
【請求項２】
前記反転アンプの出力端子側の前記ソフトスタート電圧の経路上に設けられたスイッチをさらに備えることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記スイッチは、前記フェイル信号がアサートされる期間オフ、前記フェイル信号がネゲートされる期間オンすることを特徴とする請求項２に記載の制御回路。
【請求項４】
前記ロジック部は、そのセット端子に前記異常検出信号が入力され、そのリセット端子に前記解除信号が入力されたセット優先のＳＲフリップフロップを含むことを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項５】
前記ロジック部はさらに、
前記ＳＲフリップフロップの反転出力信号と前記解除信号の論理和を生成し、前記放電回路を制御するＯＲゲートを含むことを特徴とする請求項４に記載の制御回路。
【請求項６】
請求項１から５のいずれかに記載の制御回路を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項７】
発光素子と、
前記発光素子に駆動電圧を供給する請求項６に記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする発光装置。
【請求項８】
液晶パネルと、
前記液晶パネルのバックライトとして設けられた請求項７に記載の発光装置と、
を備えることを特徴とする電子機器。
【図１】
【図２】
【図２】
【公開番号】特開２０１２−６０７４３（Ｐ２０１２−６０７４３Ａ）
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願番号】特願２０１０−２００２０３（Ｐ２０１０−２００２０３）
【出願日】平成２２年９月７日（２０１０．９．７）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２４年３月２２日（２０１２．３．２２）
【国際特許分類】
【出願日】平成２２年９月７日（２０１０．９．７）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]