ＤＤＲ信号をテストするための補助冶具
【課題】マザーボードのＤＤＲ信号を容易にテストすることができるテスト補助冶具を提供すること。
【解決手段】本発明に係るＤＤＲ信号をテストするための補助冶具は、ＤＤＲメモリ用コネクタを有するマザーボードに着脱可能に固定される板体を備え、前記板体には、前記マザーボードのＤＤＲメモリ用コネクタのピンに各々対応する複数のテスト孔が設けられ、前記板体における各々のテスト孔の近傍には、キャラクターが設けられ、前記キャラクターは、各々のテスト孔と組み合わせられるＤＤＲメモリ用コネクタのピンの名称或いは機能をそれぞれ示す。
【解決手段】本発明に係るＤＤＲ信号をテストするための補助冶具は、ＤＤＲメモリ用コネクタを有するマザーボードに着脱可能に固定される板体を備え、前記板体には、前記マザーボードのＤＤＲメモリ用コネクタのピンに各々対応する複数のテスト孔が設けられ、前記板体における各々のテスト孔の近傍には、キャラクターが設けられ、前記キャラクターは、各々のテスト孔と組み合わせられるＤＤＲメモリ用コネクタのピンの名称或いは機能をそれぞれ示す。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置用のテスト補助冶具に関し、特にマザーボードのＤＤＲ信号のテストを容易にさせるための補助冶具に関するものである。
【背景技術】
【０００２】
ダブルデータレートシンクロナスダイナミックランダムアクセスメモリ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ，ＤＤＲ ＳＤＲＡＭ）は、電子製品に用いられる一種の高帯域幅パラレルデータバスであり、コンピュータ及びサーバー等の電子装置に広く用いられている。
【０００３】
現在、電子装置のマザーボードを設計した後、一般的にはマザーボードのＤＤＲ信号に対してテストを行わなければならない。既存のテスト方法として、テスト者は、先ずテンプレートファイルを参照しながら、マザーボード上において、一つ一つテストポイントを探し出した後、このテストポイントに対して、一つ一つ信号のテストを行う。しかし、マザーボードにおけるＤＤＲメモリ用コネクタのピンは非常に多い（例えば、ＤＤＲ３は２４０個のピンを有する）ので、テスト者が多くのＤＤＲメモリ用コネクタのピンからテストポイントを探し出して、ＤＤＲ信号のテストを行うことは、煩雑で且つ間違え易いため、非常に不便である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
以上の問題点に鑑みて、本発明は、マザーボードのＤＤＲ信号を容易にテストすることができる補助冶具を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の目的を達成するために、本発明に係るＤＤＲ信号をテストするための補助冶具は、ＤＤＲメモリ用コネクタを有するマザーボードに着脱可能に固定される板体を備え、前記板体には、前記マザーボードのＤＤＲメモリ用コネクタのピンに各々対応する複数のテスト孔が設けられ、前記板体における各々のテスト孔の近傍には、キャラクターが設けられ、前記キャラクターは、各々のテスト孔と組み合わせられるＤＤＲメモリ用コネクタのピンの名称或いは機能をそれぞれ示す。
【発明の効果】
【０００６】
従来の技術と異なり、本発明のＤＤＲ信号をテストするための補助冶具の板体には、多数のテスト孔が設けられ、さらに各々のテスト孔の近傍にはキャラクターが設けられている。各々のテスト孔は、ＤＤＲメモリ用コネクタの一つのピンとそれぞれ組み合わせられるので、使用する際、テスト者は前記キャラクターを介してテストするピンを素早く見付けることができ、テストの効率を高めることができる。
【図面の簡単な説明】
【０００７】
【図１】従来のＤＤＲメモリ用コネクタが集積されたマザーボードの斜視図である。
【図２】本発明の実施形態に係るＤＤＲ信号を容易にテストするための補助冶具を示す斜視図である。
【発明を実施するための形態】
【０００８】
図１及び図２に示すように、本発明の実施形態に係るＤＤＲ信号をテストするための補助冶具１００は、コンピュータ及びサーバー等の電子装置（図示せず）のマザーボード２００のＤＤＲ信号を容易にテストするために用いられる。
【０００９】
マザーボード２００には、少なくとも一つのＤＤＲメモリ用コネクタ（図示せず）が設けられている。以下の実施形態において、当該ＤＤＲメモリ用コネクタは、ＤＤＲ３プログレスバーインサートを提供することに用いられる。また、ＤＤＲメモリ用コネクタは、例えば２４０個のピンを備え、該２４０個のピンは、全てマザーボード２００の表面から露出し、且つ複数の電源ピンＶ、複数の接地ピンＧ及び複数の信号ピンＳを備える。また、マザーボード２００上には、三つの位置決め柱Ｐがさらに設けられ、この位置決め柱Ｐは、ＤＤＲメモリ用コネクタとマザーボード２００とを固定するためのボルトであることができる。
【００１０】
ＤＤＲ信号をテストするための補助冶具１００は、板体１０を備える。該板体１０は、アクリロニトリル・ブタジエン・スチレン共重合体（ＡＢＳ）等の樹脂材料からなり、且つマザーボード２００を被覆するように、マザーボード２００に着脱可能に設置される。板体１０には、テストしようとするマザーボード２００のＤＤＲメモリ用コネクタのピン及び位置決め柱Ｐの配列位置、形状及び数量に対応して、多くのテスト孔及び位置決め孔が設けられている。本発明の実施形態において、テスト孔の数は２４０個であり、位置決め孔は２１、２２、２３の三つである。
【００１１】
２４０個のテスト孔は、ＤＤＲメモリ用コネクタの各々のピンと互いに係合し、ＤＤＲメモリ用コネクタのピンは、該テスト孔を介して板体１０を貫通する。また、該２４０個のテスト孔は、それに組み合わせられるピンに基づいて三種類に分けられる。以下、具体的に説明する。
【００１２】
第一種は、信号孔である。当該信号孔の数は、ＤＤＲメモリ用コネクタの信号ピンの数に等しく、前記信号ピンと各々対応する。また、板体１０における各々の信号孔の近傍には、キャラクターがそれぞれ設けられている。キャラクターには、例えば、ＣＳ３、ＢＡ０、ＥＲＲ、ＤＱ２７がある。該キャラクターは、各々の信号孔と組み合わせられる信号ピンの名称或いは機能をそれぞれ表示する。テスト者が容易に識別できるように、黒インクによって、キャラクターを板体１０の上面における各々信号孔の近傍に印刷することができる。
【００１３】
第二種は、接地孔である。当該接地孔の数は、ＤＤＲメモリ用コネクタの接地ピンの数に等しく、前記接地ピンと各々対応する。また、板体１０における各々の接地孔の近傍には、キャラクター（例えば、ＧＮＤ）が設けられている。該キャラクターは、接地孔と組み合わせられるピンが接地ピンであることを示す。テスト者が容易に識別できるように、青インクによって、キャラクターを板体１０の上面における接地孔の近傍に印刷することができる。
【００１４】
第三種は、電源孔である。当該電源孔の数は、ＤＤＲメモリ用コネクタの電源ピンの数に等しく、前記電源ピンと各々対応する。また、板体１０における各々の電源孔の近傍には、キャラクター（例えば、ＶＴＴ、ＶＤＤ）が設けられている。キャラクターＶＴＴは、電源孔と組み合わせられるピンが電源ピンであることを示し、ＶＴＴに対応する電源孔と組み合わせられる電源ピンの電圧は、約１．５Ｖである。キャラクターＶＤＤは、電源孔と組み合わせられるピンが電源ピンであることを示し、ＶＤＤに対応する電源孔と組み合わせられる電源ピンの電圧は、約０．７５Ｖである。テスト者が容易に識別できるように、赤インクによって、キャラクターを板体１０の上面における電源孔の近傍に印刷することができる。
【００１５】
位置決め孔２１〜２３は、マザーボード２００の位置決め柱Ｐとそれぞれ組み合わせられる。板体１０をマザーボード２００の上面に被覆して固定する場合、三つの位置決め柱Ｐを位置決め孔２１〜２３に各々貫通させればよい。
【００１６】
以下、本発明のＤＤＲ信号をテストするための補助冶具１００の使用原理について詳細に説明する。
【００１７】
マザーボード２００のＤＤＲ信号をテストする際、先ず、三つの位置決め柱Ｐを位置決め孔２１〜２３に各々貫通させて、板体１０をマザーボード２００の上に固定させる。この際、ＤＤＲメモリ用コネクタの信号ピンは板体１０の信号孔から露出し、接地ピンは接地孔から露出し、電源ピンは電源孔から露出する。これにより、ＤＤＲメモリ用コネクタの何れか一つの信号ピンをテストする時に、テスト者は、信号ピンの近傍に設けられたキャラクターを介して、テストしようとする信号ピンを素早く見付けることができる。例えば、キャラクターＢＡ０を介して、ＤＤＲメモリ用コネクタのバンクアドレス信号ピンを見付けることができる。次いで、テスト者は、一つのプローブを利用して、該バンクアドレス信号ピンに接触し、他のプローブを利用して、当該バンクアドレス信号ピンに最も近い接地ピンに接触することによって、テストを行う。
【００１８】
また、本発明のＤＤＲ信号をテストするための補助冶具１００のテスト孔の数は、本実施形態に記載された２４０個に限定されず、ＤＤＲメモリ用コネクタの具体的なピンの数に基づいてテスト孔の数を設定することができる。
【００１９】
また、本実施形態から分かるように、テスト者が接地孔及びそれに対応するキャラクターを介して、接地ピンを識別することができるので、テストする時に、テストする信号ピンに最も近い接地ピンを選択することができる。これにより、接地ピンを探し出す時間を短縮させ、また、テストする信号ピンが接地ピンから遠いため、信号の折り返し経路が長くなることに起因する信号の歪み現象を防止することができる。また、電源孔及びそれに対応するキャラクターの存在は、電源の安定したテストを補助することができる。つまり、テスト者は、該電源孔及びその近傍のキャラクターを介して、対応する電源ピンを素早く見付けることができる。
【００２０】
本発明の実施形態によると、ＤＤＲ信号をテストするための補助冶具１００の板体１０には、多数のテスト孔が設けられ、さらに各々のテスト孔の近傍にはキャラクターがそれぞれ設けられている。各々のテスト孔は、ＤＤＲメモリ用コネクタの各々のピンとそれぞれ組み合わせられるので、使用する際、テスト者は、キャラクターを介してテストするピンを素早く見付けることができ、テストの効率を高めることができる。
【００２１】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は前記実施形態に限定されるものではなく、本発明の範囲内で種々の変形又は修正が可能であり、該変形又は修正も又、本発明の特許請求の範囲内に含まれるものであることは、言うまでもない。
【符号の説明】
【００２２】
１０ 板体
２１、２２、２３ 位置決め孔
１００ ＤＤＲ信号をテストするための補助冶具
２００ マザーボード
【技術分野】
【０００１】
本発明は、電子装置用のテスト補助冶具に関し、特にマザーボードのＤＤＲ信号のテストを容易にさせるための補助冶具に関するものである。
【背景技術】
【０００２】
ダブルデータレートシンクロナスダイナミックランダムアクセスメモリ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ，ＤＤＲ ＳＤＲＡＭ）は、電子製品に用いられる一種の高帯域幅パラレルデータバスであり、コンピュータ及びサーバー等の電子装置に広く用いられている。
【０００３】
現在、電子装置のマザーボードを設計した後、一般的にはマザーボードのＤＤＲ信号に対してテストを行わなければならない。既存のテスト方法として、テスト者は、先ずテンプレートファイルを参照しながら、マザーボード上において、一つ一つテストポイントを探し出した後、このテストポイントに対して、一つ一つ信号のテストを行う。しかし、マザーボードにおけるＤＤＲメモリ用コネクタのピンは非常に多い（例えば、ＤＤＲ３は２４０個のピンを有する）ので、テスト者が多くのＤＤＲメモリ用コネクタのピンからテストポイントを探し出して、ＤＤＲ信号のテストを行うことは、煩雑で且つ間違え易いため、非常に不便である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
以上の問題点に鑑みて、本発明は、マザーボードのＤＤＲ信号を容易にテストすることができる補助冶具を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の目的を達成するために、本発明に係るＤＤＲ信号をテストするための補助冶具は、ＤＤＲメモリ用コネクタを有するマザーボードに着脱可能に固定される板体を備え、前記板体には、前記マザーボードのＤＤＲメモリ用コネクタのピンに各々対応する複数のテスト孔が設けられ、前記板体における各々のテスト孔の近傍には、キャラクターが設けられ、前記キャラクターは、各々のテスト孔と組み合わせられるＤＤＲメモリ用コネクタのピンの名称或いは機能をそれぞれ示す。
【発明の効果】
【０００６】
従来の技術と異なり、本発明のＤＤＲ信号をテストするための補助冶具の板体には、多数のテスト孔が設けられ、さらに各々のテスト孔の近傍にはキャラクターが設けられている。各々のテスト孔は、ＤＤＲメモリ用コネクタの一つのピンとそれぞれ組み合わせられるので、使用する際、テスト者は前記キャラクターを介してテストするピンを素早く見付けることができ、テストの効率を高めることができる。
【図面の簡単な説明】
【０００７】
【図１】従来のＤＤＲメモリ用コネクタが集積されたマザーボードの斜視図である。
【図２】本発明の実施形態に係るＤＤＲ信号を容易にテストするための補助冶具を示す斜視図である。
【発明を実施するための形態】
【０００８】
図１及び図２に示すように、本発明の実施形態に係るＤＤＲ信号をテストするための補助冶具１００は、コンピュータ及びサーバー等の電子装置（図示せず）のマザーボード２００のＤＤＲ信号を容易にテストするために用いられる。
【０００９】
マザーボード２００には、少なくとも一つのＤＤＲメモリ用コネクタ（図示せず）が設けられている。以下の実施形態において、当該ＤＤＲメモリ用コネクタは、ＤＤＲ３プログレスバーインサートを提供することに用いられる。また、ＤＤＲメモリ用コネクタは、例えば２４０個のピンを備え、該２４０個のピンは、全てマザーボード２００の表面から露出し、且つ複数の電源ピンＶ、複数の接地ピンＧ及び複数の信号ピンＳを備える。また、マザーボード２００上には、三つの位置決め柱Ｐがさらに設けられ、この位置決め柱Ｐは、ＤＤＲメモリ用コネクタとマザーボード２００とを固定するためのボルトであることができる。
【００１０】
ＤＤＲ信号をテストするための補助冶具１００は、板体１０を備える。該板体１０は、アクリロニトリル・ブタジエン・スチレン共重合体（ＡＢＳ）等の樹脂材料からなり、且つマザーボード２００を被覆するように、マザーボード２００に着脱可能に設置される。板体１０には、テストしようとするマザーボード２００のＤＤＲメモリ用コネクタのピン及び位置決め柱Ｐの配列位置、形状及び数量に対応して、多くのテスト孔及び位置決め孔が設けられている。本発明の実施形態において、テスト孔の数は２４０個であり、位置決め孔は２１、２２、２３の三つである。
【００１１】
２４０個のテスト孔は、ＤＤＲメモリ用コネクタの各々のピンと互いに係合し、ＤＤＲメモリ用コネクタのピンは、該テスト孔を介して板体１０を貫通する。また、該２４０個のテスト孔は、それに組み合わせられるピンに基づいて三種類に分けられる。以下、具体的に説明する。
【００１２】
第一種は、信号孔である。当該信号孔の数は、ＤＤＲメモリ用コネクタの信号ピンの数に等しく、前記信号ピンと各々対応する。また、板体１０における各々の信号孔の近傍には、キャラクターがそれぞれ設けられている。キャラクターには、例えば、ＣＳ３、ＢＡ０、ＥＲＲ、ＤＱ２７がある。該キャラクターは、各々の信号孔と組み合わせられる信号ピンの名称或いは機能をそれぞれ表示する。テスト者が容易に識別できるように、黒インクによって、キャラクターを板体１０の上面における各々信号孔の近傍に印刷することができる。
【００１３】
第二種は、接地孔である。当該接地孔の数は、ＤＤＲメモリ用コネクタの接地ピンの数に等しく、前記接地ピンと各々対応する。また、板体１０における各々の接地孔の近傍には、キャラクター（例えば、ＧＮＤ）が設けられている。該キャラクターは、接地孔と組み合わせられるピンが接地ピンであることを示す。テスト者が容易に識別できるように、青インクによって、キャラクターを板体１０の上面における接地孔の近傍に印刷することができる。
【００１４】
第三種は、電源孔である。当該電源孔の数は、ＤＤＲメモリ用コネクタの電源ピンの数に等しく、前記電源ピンと各々対応する。また、板体１０における各々の電源孔の近傍には、キャラクター（例えば、ＶＴＴ、ＶＤＤ）が設けられている。キャラクターＶＴＴは、電源孔と組み合わせられるピンが電源ピンであることを示し、ＶＴＴに対応する電源孔と組み合わせられる電源ピンの電圧は、約１．５Ｖである。キャラクターＶＤＤは、電源孔と組み合わせられるピンが電源ピンであることを示し、ＶＤＤに対応する電源孔と組み合わせられる電源ピンの電圧は、約０．７５Ｖである。テスト者が容易に識別できるように、赤インクによって、キャラクターを板体１０の上面における電源孔の近傍に印刷することができる。
【００１５】
位置決め孔２１〜２３は、マザーボード２００の位置決め柱Ｐとそれぞれ組み合わせられる。板体１０をマザーボード２００の上面に被覆して固定する場合、三つの位置決め柱Ｐを位置決め孔２１〜２３に各々貫通させればよい。
【００１６】
以下、本発明のＤＤＲ信号をテストするための補助冶具１００の使用原理について詳細に説明する。
【００１７】
マザーボード２００のＤＤＲ信号をテストする際、先ず、三つの位置決め柱Ｐを位置決め孔２１〜２３に各々貫通させて、板体１０をマザーボード２００の上に固定させる。この際、ＤＤＲメモリ用コネクタの信号ピンは板体１０の信号孔から露出し、接地ピンは接地孔から露出し、電源ピンは電源孔から露出する。これにより、ＤＤＲメモリ用コネクタの何れか一つの信号ピンをテストする時に、テスト者は、信号ピンの近傍に設けられたキャラクターを介して、テストしようとする信号ピンを素早く見付けることができる。例えば、キャラクターＢＡ０を介して、ＤＤＲメモリ用コネクタのバンクアドレス信号ピンを見付けることができる。次いで、テスト者は、一つのプローブを利用して、該バンクアドレス信号ピンに接触し、他のプローブを利用して、当該バンクアドレス信号ピンに最も近い接地ピンに接触することによって、テストを行う。
【００１８】
また、本発明のＤＤＲ信号をテストするための補助冶具１００のテスト孔の数は、本実施形態に記載された２４０個に限定されず、ＤＤＲメモリ用コネクタの具体的なピンの数に基づいてテスト孔の数を設定することができる。
【００１９】
また、本実施形態から分かるように、テスト者が接地孔及びそれに対応するキャラクターを介して、接地ピンを識別することができるので、テストする時に、テストする信号ピンに最も近い接地ピンを選択することができる。これにより、接地ピンを探し出す時間を短縮させ、また、テストする信号ピンが接地ピンから遠いため、信号の折り返し経路が長くなることに起因する信号の歪み現象を防止することができる。また、電源孔及びそれに対応するキャラクターの存在は、電源の安定したテストを補助することができる。つまり、テスト者は、該電源孔及びその近傍のキャラクターを介して、対応する電源ピンを素早く見付けることができる。
【００２０】
本発明の実施形態によると、ＤＤＲ信号をテストするための補助冶具１００の板体１０には、多数のテスト孔が設けられ、さらに各々のテスト孔の近傍にはキャラクターがそれぞれ設けられている。各々のテスト孔は、ＤＤＲメモリ用コネクタの各々のピンとそれぞれ組み合わせられるので、使用する際、テスト者は、キャラクターを介してテストするピンを素早く見付けることができ、テストの効率を高めることができる。
【００２１】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は前記実施形態に限定されるものではなく、本発明の範囲内で種々の変形又は修正が可能であり、該変形又は修正も又、本発明の特許請求の範囲内に含まれるものであることは、言うまでもない。
【符号の説明】
【００２２】
１０ 板体
２１、２２、２３ 位置決め孔
１００ ＤＤＲ信号をテストするための補助冶具
２００ マザーボード
【特許請求の範囲】
【請求項１】
ＤＤＲメモリ用コネクタを有するマザーボードに着脱可能に固定される板体を備えるＤＤＲ信号をテストするための補助冶具であって、
前記板体には、前記マザーボードのＤＤＲメモリ用コネクタのピンに各々対応する複数のテスト孔が設けられ、前記板体における各々のテスト孔の近傍には、キャラクターが設けられ、前記キャラクターは、各々のテスト孔と組み合わせられるＤＤＲメモリコネクタのピンの名称或いは機能をそれぞれ示すことを特徴とするＤＤＲ信号をテストするための補助冶具。
【請求項２】
前記板体には、前記マザーボードに設けられた位置決め柱とそれぞれ組み合わせられる複数の位置決め孔が設けられ、前記位置決め柱は、前記位置決め孔を貫通することを特徴とする請求項１に記載のＤＤＲ信号をテストするための補助冶具。
【請求項３】
前記テスト孔は、複数の信号孔を含み、前記信号孔は、マザーボードのＤＤＲメモリ用コネクタの信号ピンと各々対応することを特徴とする請求項１または２に記載のＤＤＲ信号をテストするための補助冶具。
【請求項４】
前記テスト孔は、複数の接地孔をさらに含み、前記接地孔は、マザーボードのＤＤＲメモリ用コネクタの接地ピンと各々対応することを特徴とする請求項１から３のいずれか一項に記載のＤＤＲ信号をテストするための補助冶具。
【請求項５】
前記テスト孔は、複数の電源孔をさらに備え、前記電源孔は、マザーボードのＤＤＲメモリ用コネクタの電源ピンと各々対応することを特徴とする請求項１から４のいずれか一項に記載のＤＤＲ信号をテストするための補助冶具。
【請求項１】
ＤＤＲメモリ用コネクタを有するマザーボードに着脱可能に固定される板体を備えるＤＤＲ信号をテストするための補助冶具であって、
前記板体には、前記マザーボードのＤＤＲメモリ用コネクタのピンに各々対応する複数のテスト孔が設けられ、前記板体における各々のテスト孔の近傍には、キャラクターが設けられ、前記キャラクターは、各々のテスト孔と組み合わせられるＤＤＲメモリコネクタのピンの名称或いは機能をそれぞれ示すことを特徴とするＤＤＲ信号をテストするための補助冶具。
【請求項２】
前記板体には、前記マザーボードに設けられた位置決め柱とそれぞれ組み合わせられる複数の位置決め孔が設けられ、前記位置決め柱は、前記位置決め孔を貫通することを特徴とする請求項１に記載のＤＤＲ信号をテストするための補助冶具。
【請求項３】
前記テスト孔は、複数の信号孔を含み、前記信号孔は、マザーボードのＤＤＲメモリ用コネクタの信号ピンと各々対応することを特徴とする請求項１または２に記載のＤＤＲ信号をテストするための補助冶具。
【請求項４】
前記テスト孔は、複数の接地孔をさらに含み、前記接地孔は、マザーボードのＤＤＲメモリ用コネクタの接地ピンと各々対応することを特徴とする請求項１から３のいずれか一項に記載のＤＤＲ信号をテストするための補助冶具。
【請求項５】
前記テスト孔は、複数の電源孔をさらに備え、前記電源孔は、マザーボードのＤＤＲメモリ用コネクタの電源ピンと各々対応することを特徴とする請求項１から４のいずれか一項に記載のＤＤＲ信号をテストするための補助冶具。
【図１】
【図２】
【図２】
【公開番号】特開２０１３−１０８９８０（Ｐ２０１３−１０８９８０Ａ）
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願番号】特願２０１２−２５１１５８（Ｐ２０１２−２５１１５８）
【出願日】平成２４年１１月１５日（２０１２．１１．１５）
【出願人】（５０３０２３０６９）鴻富錦精密工業（深▲セン▼）有限公司 (399)
【出願人】（５０００８０５４６）鴻海精密工業股▲ふん▼有限公司 (1,018)
【Ｆターム（参考）】
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願日】平成２４年１１月１５日（２０１２．１１．１５）
【出願人】（５０３０２３０６９）鴻富錦精密工業（深▲セン▼）有限公司 (399)
【出願人】（５０００８０５４６）鴻海精密工業股▲ふん▼有限公司 (1,018)
【Ｆターム（参考）】
[ Back to top ]