E級増幅器
【課題】 変換効率を高く維持したままで、スイッチ素子の両端電圧のピーク値を低減させることのできるE級増幅器を提供する。
【解決手段】 直流電圧源VdcとチョークインダクタL1からなる直流電流源2、この直流電流源2に並列に接続される第1スイッチS1と、この第1スイッチS1のオン・オフを制御する第1スイッチ制御回路5と、第1スイッチS1に並列に接続される第1キャパシタC1と、直流電流源2と負荷Rとの間に直列に接続されるインダクタLr及びキャパシタCrからなる直列共振回路3とを備えたE級増幅器において、第1キャパシタC1に並列にアクティブクランプ回路7を接続し、第1スイッチ素子S1のオフ期間内に第1キャパシタC1に流れる電流をダイオードD及び第2キャパシタC2を介してバイパスさせ、第1スイッチ素子C1の両端電圧を第2キャパシタC2の両端電圧Vcのレベルにまでクランプするようにしたものである。
【解決手段】 直流電圧源VdcとチョークインダクタL1からなる直流電流源2、この直流電流源2に並列に接続される第1スイッチS1と、この第1スイッチS1のオン・オフを制御する第1スイッチ制御回路5と、第1スイッチS1に並列に接続される第1キャパシタC1と、直流電流源2と負荷Rとの間に直列に接続されるインダクタLr及びキャパシタCrからなる直列共振回路3とを備えたE級増幅器において、第1キャパシタC1に並列にアクティブクランプ回路7を接続し、第1スイッチ素子S1のオフ期間内に第1キャパシタC1に流れる電流をダイオードD及び第2キャパシタC2を介してバイパスさせ、第1スイッチ素子C1の両端電圧を第2キャパシタC2の両端電圧Vcのレベルにまでクランプするようにしたものである。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、E級モードで動作する増幅器(以下、「E級増幅器」という。)に関するものである。
【背景技術】
【0002】
従来、スイッチング素子を用いたDC−ACインバータ回路の一つである、「E級増幅器」と呼称される増幅器が提案されている(例えば、特許文献1参照。)。
【0003】
【特許文献1】米国特許第3919656号公報
【0004】
E級増幅器とは、スイッチ素子の電圧波形と電流波形が時間的に重なり合わないようにすることで、スイッチ素子での損失をなくし、DC−AC変換効率が理論上100%となる高効率のインバータである。特に、回路定数を適切な値に定めることによってスイッチ素子は、その両端電圧が「0ボルト」の状態でターンオンする(ゼロボルトスイッチング(ZVS))ので、これによりE級増幅器はスイッチング損失がなくなり、高い変換効率を達成することができる。
【0005】
図13は、上記公報に記載のE級増幅器の等価回路を示す図である。この図によると、E級増幅器11は、直流電圧源VdcとチョークインダクタL1からなる直流電流源12と、インダクタLr及びキャパシタCrからなる直列共振回路13と、バイポーラトランジスタや電界効果トランジスタ(FET)などのスイッチ素子S1(内部抵抗r1を含む)と、このスイッチ素子S1のオン・オフを制御するスイッチ制御回路14と、スイッチ素子S1に並列に接続されたキャパシタC1(以下、シャントキャパシタC1という。)と、によって構成されている。スイッチ素子S1は直流電流源12に並列に接続され、直列共振回路13は直流電流源12と負荷Rとの間に直列に接続されている。
【0006】
このE級増幅器11では、スイッチ制御回路14から所定の周波数およびデューティサイクル(例えば、デューティサイクル50%)の駆動信号が出力され、この駆動信号によりスイッチ素子S1がオン・オフされるようになっている。そのために、スイッチ素子S1がオンしている期間は、スイッチ素子S1を通って電流が流れ、スイッチ素子S1がオフしている期間は、シャントキャパシタC1を通って電流が流れるようになる。また、直列共振回路13の存在によって、直流電流源12から出力される直流電流が、スイッチ制御回路14から出力される駆動信号と同じ周波数の正弦波状の交流電流に変換されて負荷Rに供給される。
【0007】
上記構成の回路図の作用を、図14に示す動作波形図と、図15〜図19の動作モードの図を用いて説明する。なお、図15〜図19では、説明の便宜上、スイッチ制御回路14と内部抵抗r1は図示を省略している。
【0008】
図14は、スイッチ素子S1がオン・オフ動作を繰り返しているときの任意の1周期におけるスイッチ素子S1のオン・オフを制御する制御信号SC1、スイッチ素子S1を流れる電流Is、シャントキャパシタC1を流れる電流Ic、負荷Rを流れる電流Ir及びシャントキャパシタC1の両端の電圧Vsの動作波形である。電流Isの波形における電流値「Iin」は、直流電流源12から出力される電流の値、電圧Vsの波形における電圧値「Vdc」は、直流電圧源Vdcの出力電圧の値である。
【0009】
スイッチ素子S1を流れる電流Isが正のときは、電流がスイッチS1を順方向(図13では上から下の方向)に流れ、負のときは電流がスイッチS1を逆方向に流れていることを示している。シャントキャパシタC1を流れる電流Icが正のときは、電流がシャントキャパシタC1を順方向(充電方向)(図13では上から下の方向)に流れ、負のときは電流がシャントキャパシタC1を逆方向(放電方向)に流れていることを示している。また、負荷に流れる電流Ir(以下、負荷電流Irという。)が正のときは、電流が負荷Rを順方向(図13では上から下の方向)に流れ、負のときは電流が負荷Rを逆方向に流れていることを示している。
【0010】
図14において、t1〜t5は、それぞれ、
t1:制御信号SC1がオンに立ち上がったタイミング
t2:負荷電流Irが正方向から逆方向に反転(自然転流)するタイミング
t3:制御信号SC1がオフに立ち下がったタイミング
t4:負荷電流Irが逆方向から正方向に反転(自然転流)するタイミング
t5:シャントキャパシタC1に流れる電流Icが正方向から逆方向に反転するタイミング
であり、モード(1)〜(5)は、それぞれ、
モード(1):期間(t1−t2)における動作モード
モード(2):期間(t2−t3)における動作モード
モード(3):期間(t3−t4)における動作モード
モード(4):期間(t4−t5)における動作モード
モード(5):期間(t5−次のt1)における動作モード
である。なお、本明細書では、「転流」を電流の流れる向きが反転するという意味で用いている。
【0011】
図13に示すE級増幅器11では、スイッチS1が1回オン・オフすると、この間にモード(1)〜(5)の動作モードが生じ、以下、スイッチS1がオン・オフを繰り返す毎にモード(1)〜(5)の動作モードが繰り返される。
【0012】
直前のモード(5)において、シャントキャパシタC1が直列共振回路13及び負荷Rの経路で放電され、シャントキャパシタC1の両端電圧Vsが「0」になるタイミングt1で、スイッチ制御回路14からスイッチ素子S1に「ターンオン」させる制御信号SC1(ハイレベルに立ち上がる信号)が入力されると、モード(1)に遷移する。
【0013】
モード(1)はスイッチ素子S1がターンオンする動作モードで、タイミングt1では、シャントキャパシタC1の放電電流も0になっているので、スイッチ素子S1には、図15に示すように、両端電圧が「0ボルト」の状態で直流電流源12からの直流電流Iinが流入し、電流Isが増加する(ゼロボルトスイッチング。図14のモード(1)での電流Is,電圧Vs参照)。
【0014】
スイッチ素子S1がオンになると、負荷電流Irは、直列共振回路13の共振特性によりタイミングt2で自然に転流し、図16に示すように、スイッチ素子S1→負荷抵抗R→直列共振回路13→スイッチ素子S1の経路で流れるようになる。従って、モード(2)では、スイッチS1に直流電流源12からの直流電流Iinに負荷電流Irが加算されて流れるので、電流Isは正弦波状の波形で変化する(図14のモード(2)での電流Is参照)。
【0015】
なお、シャントキャパシタC1の両端電圧Vsが徐々に上昇するのは、スイッチ素子S1の内部抵抗r1にスイッチ素子S1を流れる電流Isが流れるためである。仮にスイッチ素子S1が理想的なスイッチであり内部抵抗r1が十分に小さければ、シャントキャパシタC1の両端電圧Vsは、ほぼ0ボルトになる。
【0016】
その後、タイミングt3でスイッチ制御回路14からスイッチ素子S1に「ターンオフ」させる制御信号SC1(ローレベルに立ち下がる信号)が入力され、モード(3)に遷移する。モード(3)では、スイッチ素子S1がターンオフされ、それまでスイッチ素子S1に流れていた電流IsがシャントキャパシタC1を流れるようになる(図14のモード(3)での電流Is,Ic参照)。すなわち、図17に示すように、負荷電流Irに対してシャントキャパシタC1→負荷抵抗R→直列共振回路13→シャントキャパシタC1を流れる電流経路が形成され、直流電流Iinに対してシャントキャパシタC1→直流電圧源Vdc→チョークインダクタL1→シャントキャパシタC1を流れる電流経路が形成される。
【0017】
モード(3)に遷移するときは、電圧Vsが略0ボルトであるから、スイッチ素子S1はその両端電圧が略0ボルトの状態でターンオフする(図14のモード(3)遷移時の電圧Vs参照)。モード(3)に移行すると、スイッチ素子S1に流れていた電流IsがシャントキャパシタC1を流れる電流Icに切り換わるため、これによりシャントキャパシタC1は急速に充電され、シャントキャパシタC1の両端電圧Vs(すなわち、スイッチ素子S1の両端電圧)が増加する(図14のモード(3)での電圧Vs参照)。シャントキャパシタC1を流れる電流Icは直列共振回路13の共振特性に基づく正弦波状の波形を有しているので、電流Icより位相の遅れた電圧Vsの波形も正弦波状となっている。
【0018】
その後、負荷電流Irは、スイッチ素子S1のオフ期間にタイミングt4で再び自然に転流し、図18に示すように、負荷抵抗Rに対して正方向に流れるモード(4)になる。モード(4)では、シャントキャパシタC1に流れる電流Icが徐々に減少し、タイミングt5でシャントキャパシタC1における充電が終了し、スイッチS1の両端電圧Vsはピーク値となる。
【0019】
ここで、モード(4)におけるスイッチ素子S1の両端電圧Vsのピーク値は、スイッチ素子S1のデューティサイクルによって定まり、例えばデューティサイクルが50%のとき、直流電圧源Vdcの電圧値Vdcの約3.56倍に上昇する。
【0020】
モード(5)では、電流Icの方向がシャントキャパシタC1の放電方向に反転し、図19に示すように、シャントキャパシタC1→直列共振回路13→負荷抵抗R→シャントキャパシタC1に流れる電流経路(モード(3)における電流経路とは逆方向)が形成される。シャントキャパシタC1が放電されることによりスイッチ素子S1の両端電圧Vsが正弦波状に低下する。そして、シャントキャパシタC1が放電し終える次のタイミングt1で、スイッチ制御回路14からスイッチ素子S1に「ターンオン」させる制御信号SC1が入力され、再びモード(1)に遷移する。このモード(1)への遷移時にゼロボルトスイッチングが行われることは上述したとおりである。
【発明の開示】
【発明が解決しようとする課題】
【0021】
上記のように、E級増幅器は、スイッチ素子S1に流れる電流とスイッチ素子S1の両端に印加される電圧の波形を正弦波状とすることにより、ターンオン時に良好なゼロボルトスイッチングが可能になる利点はあるが、オフ期間にスイッチ素子S1の両端電圧Vsが、例えばデューティサイクル50%のとき、直流電圧源Vdcの電圧値Vdcの約3.56倍という非常に高い電圧になるという欠点がある。
【0022】
例えば直流電圧源Vdcが200Vであれば、スイッチ素子S1の両端には、約700Vの電圧がかかることになる。そのため、従来のE級増幅器では、スイッチ素子S1に高耐圧のものを用いなければならず、部品コストの増大や装置の大型化を招いていた。特に、スイッチ素子S1に例えばMOSFETが用いられる場合、MOSFETは、耐圧が高くなるほどオン抵抗が大きくなるため、スイッチングロスの増大や電力変換効率の低下を招くことになる。
【0023】
オフ期間のスイッチ素子S1の両端電圧Vsのピーク値を下げようとすれば、シャントキャパシタC1の容量や直列共振回路13を構成するインダクタLrやキャパシタCrの回路定数を適当な値に変更すればよいのであるが、そうすると、ゼロボルトスイッチングのタイミングがずれ、スイッチング損失が増加し、変換効率が悪化することになる。そのため、ゼロボルトスイッチングを行って効率を高めつつ、スイッチ素子S1の両端電圧Vsのピーク値を低減させるE級増幅器が望まれていた。
【0024】
本発明は、上記した事情のもとで考え出されたものであって、変換効率を低下させることなく、スイッチ素子の両端電圧Vsのピーク値を低減させるE級増幅器を提供することを、その課題とする。
【課題を解決するための手段】
【0025】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【0026】
本発明によって提供されるE級増幅器は、直流電流源と、前記直流電流源に接続される第1のスイッチ回路と、前記第1のスイッチ回路に並列に接続される第1のキャパシタと、前記直流電流源と負荷との間に直列に接続される共振回路と、前記第1のスイッチ回路を所定の周波数でオン・オフさせる第1のスイッチ制御回路と、を備えたE級増幅器において、前記第1のキャパシタよりも容量の大きい第2のキャパシタと当該第2のキャパシタに直列接続される第2のスイッチ回路とから構成されていて前記第1のキャパシタに並列接続されるクランプ回路を備え、前記第1のスイッチ回路がオフになり前記第1のキャパシタに電流が流れることにより充電される前記第1のキャパシタの両端電圧が、前記クランプ回路の第2のキャパシタの両端電圧を超えるタイミングで前記第2のスイッチ回路をオンさせて、前記第2のキャパシタに電流を流すことを特徴とする(請求項1)。
【0027】
なお、前記第2のスイッチ回路は、スイッチ素子で構成するとよい(請求項2)。この場合、前記スイッチ素子を前記第1のスイッチ回路のオフ期間内に制御する第2のスイッチ制御回路を更に備え、前記第2のスイッチ制御回路は、前記第1のキャパシタの両端電圧が前記第2のキャパシタの両端電圧を超えるタイミングで前記スイッチ素子をオンさせて前記第2のキャパシタに電流を流す構成にするとよい(請求項3)。更に、前記第2のスイッチ制御回路は、前記第1のスイッチ回路がオンするときに、前記第1のキャパシタの両端電圧が略0ボルトになるタイミングで、前記第2のスイッチ回路をオフさせる構成にするとよい(請求項4)。
【0028】
また、前記第2のスイッチ回路は、スイッチ素子と、このスイッチ素子に並列に接続されたダイオードとで構成するとよい(請求項5)。この場合、前記スイッチ素子を前記第1のスイッチ回路のオフ期間内に制御する第2のスイッチ制御回路を更に備え、前記第2のスイッチ制御回路は、前記第1のスイッチ回路がオフになったときを基準とし、前記第1のキャパシタの両端電圧が前記第2のキャパシタの両端電圧を超えるタイミングから前記第2のスイッチ回路に流れる電流の向きが反転するまでの時間以内に前記スイッチ素子をオンさせて前記第2のキャパシタに電流を流し、前記第1のキャパシタの両端電圧が前記第2のキャパシタの両端電圧を超えるタイミングから前記スイッチ素子をオンさせるまでは、前記ダイオードを用いて前記第2のキャパシタに電流を流す構成にするとよい(請求項6)。更に、前記第2のスイッチ制御回路は、前記第1のスイッチ回路がオンするときに、前記第1のキャパシタの両端電圧が略0ボルトになるタイミングで、前記第2のスイッチ回路をオフさせる構成にするとよい(請求項7)。
【0029】
また、前記第2のスイッチ回路は、MOSFETによって構成され、前記スイッチ素子として機能するとともに、前記MOSFETのボディダイオードが前記ダイオードとして機能するとよい(請求項8)。
【0030】
本発明に係るE級増幅器によれば、直流電流源から出力される直流電流は第1のスイッチ回路をオン・オフさせることと共振回路の特性により、正弦波状の交流電流に変換されて負荷に供給される。第1のスイッチ回路がオフになると、第1のスイッチ回路に流れる電流が第1のキャパシタを流れるようになり、これにより第1のキャパシタが充電される。
【0031】
そして、この充電により第1のキャパシタの両端電圧が、第2のスイッチ回路のオン期間中に充電される第2のキャパシタの両端電圧を超えると、第2のスイッチ回路がオンになる。このとき、第2のキャパシタは第1のキャパシタよりも容量が大きいために、第1のキャパシタを流れている電流の多くが第2のキャパシタに流れるようになる。これにより第1のキャパシタに流れる電流が大幅に減るので、第1のキャパシタの両端電圧の上昇、すなわち、第1のスイッチ回路の両端電圧の上昇が抑制される。その結果、第1のスイッチ回路の両端電圧のピーク値を低減させることができる。
【0032】
特に、第2のキャパシタが、第1のキャパシタC1に比べて十分に大きな値の容量を有するキャパシタである場合は、第2のスイッチ回路がオンになったときに、第1のキャパシタにはほとんど電流が流れなくなり、第1のキャパシタに流れていた電流の大部分が第2のキャパシタ側に電流が流れるようになる。しかし、第2のキャパシタの容量が十分に大きいために、第1のキャパシタに流れていた電流の大部分が第2のキャパシタ側に電流が流れるようになっても、第2のキャパシタの両端電圧は微小に増加する程度で収まるので、電圧値をほぼ一定値に保つことができる。
【0033】
一方、第1のキャパシタには、ほとんど電流が流れないので、第1のキャパシタは殆ど充電されない。したがって、第1のキャパシタの両端電圧は、微小に増加する程度に抑えられる。その結果、第1のスイッチ回路の両端電圧のピーク値を大幅に低減させることができる。
【0034】
これにより、従来の構成のように、第1のスイッチ回路に高耐圧のスイッチ素子を用いる必要がなくなり、部品コストの増大や装置の大型化を抑制することが可能となる。
【0035】
また、第2のスイッチ回路の構成要素であるスイッチ素子がオンするときにゼロボルトスイッチングになるように制御することで、スイッチング損失をほとんど無くして高い変換効率を達成することができる。
【0036】
特に第2のスイッチ回路にダイオードを用いる場合には、第1のキャパシタの両端電圧が第2のキャパシタの両端電圧を超えるとダイオードが自然にオンするために(厳密にはダイオードの順方向電圧の分だけ第1のキャパシタの両端電圧が第2のキャパシタの両端電圧を超える必要がある)、スイッチ素子をオンさせるタイミングに時間的な幅を持たせることができる。
【0037】
すなわち、第1のスイッチ回路がオフになったときを基準とし、前記第1のキャパシタの両端電圧が前記第2のキャパシタの両端電圧を超えるタイミングから前記第2のスイッチ回路に流れる電流の向きが反転するまでの時間以内にスイッチ素子をオンさせればよいので、スイッチ素子をオンさせるための制御が簡単になる。
【0038】
また、第2のスイッチ回路にダイオードを用いない場合であっても、前記第1のキャパシタの両端電圧が前記第2のキャパシタの両端電圧を超えるタイミングに合わせてスイッチ素子をオンさせればゼロボルトスイッチングを行わせることができる。この場合は、ダイオードが不要になるので、回路構成が簡単になる。
【0039】
また、第1のスイッチ回路がオンするときに、第1のキャパシタの放電時間を考慮して、第1のキャパシタの両端電圧が略0ボルトになるタイミングで、第2のスイッチ制御回路によって第2のスイッチ回路をオフさせると、第1のスイッチ回路がオンするときにもゼロボルトスイッチングさせることができるので、スイッチング損失をほとんど無くして高い変換効率を達成することができる。
【0040】
さらに、第2のスイッチ回路にダイオードを使用する場合に、第2のスイッチ回路をMOSFETによって構成すると、MOSFETのボディダイオードがダイオードとして機能するので、回路構成を簡単にできるという利点がある。
【0041】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【発明を実施するための最良の形態】
【0042】
以下、本発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。
【0043】
図1は、本発明に係るE級増幅器を回路ブロックで示した図、図2は、同E級増幅器の回路構成を示す図である。
【0044】
本発明に係るE級増幅器1は、図1に示すように、所定の直流電流を出力する直流電流源2(本発明に係る直流電流源)、直列共振回路3(本発明に係る共振回路)、スイッチ回路4(本発明に係る第1のスイッチ回路)、スイッチ回路4のスイッチング動作を制御する第1スイッチ制御回路5(本発明に係る第1のスイッチ制御回路)、シャントキャパシタ6(本発明に係る第1のキャパシタ)、及びスイッチ回路のオフ期間にシャントキャパシタ6に流れる充電電流をバイパスしてスイッチ回路の両端電圧をクランプするアクティブクランプ回路7で構成されている。
【0045】
直流電流源2と負荷8との間に直列共振回路3が直列に接続されている。また直流電流源2と並列にスイッチ回路4、シャントキャパシタ6及びアクティブクランプ回路7が接続されている。
【0046】
図2に示すように、直流電流源2は、直流電圧源VdcとチョークインダクタL1とで構成されている。直列共振回路3は、インダクタLrとキャパシタCrの直列回路で構成されている。スイッチ回路4は、例えばバイポーラトランジスタや電界効果トランジスタなどのスイッチ素子で構成されている。図2では、スイッチ素子内のスイッチ部分をS1(以下、第1スイッチ素子S1という。)(本発明に係る第1のスイッチ回路)で示し、内部抵抗をr1で示している。なお、第1キャパシタC1は、シャントキャパシタ6に相当するものであり、負荷抵抗Rは、負荷8に相当するものである。
【0047】
また、アクティブクランプ回路7は、例えばバイポーラトランジスタや電界効果トランジスタなどのスイッチ素子とクランプダイオードD(本発明に係る第2のスイッチ回路の構成要素)とからなる第2スイッチ回路7b(本発明に係る第2のスイッチ回路)と、第2キャパシタC2(本発明に係る第2のキャパシタ)と、スイッチ素子のオン・オフ動作を制御する第2スイッチ制御回路7a(本発明に係る第2のスイッチ制御回路)とで構成されている。なお、図2では、スイッチ回路4と同様に、スイッチ素子内のスイッチ部分をS2(以下、第2スイッチ素子S2という。)(本発明に係る第2のスイッチ回路の構成要素)で示し、内部抵抗をr2で示している。
【0048】
なお、図2に示す構成は、図12に示す従来のE級増幅器11に対して、アクティブクランプ回路7を追加した構成となっている。
【0049】
より詳細に説明すると、直流電圧源Vdcの正極側には、チョークインダクタL1の一端が接続されている。チョークインダクタL1は、直流電圧源Vdcから供給される直流電圧に基づいてこのE級増幅器1に一定の電流を供給するための直流電流源として動作するものである。
【0050】
チョークインダクタL1の他端には、直列共振回路3を構成するインダクタLrの一端が接続されている。直列共振回路3のキャパシタCrの他端には負荷抵抗Rの一端が接続され、負荷抵抗Rの他端には、上記した直流電圧源Vdcの負極側が接続されている。インダクタLr及びキャパシタCrが直列接続されてなる直列共振回路3は、直流電流源2からの直流電流が、直列共振回路3とスイッチ素子S1とを有する回路に供給された際に、その直流電流を正弦波状の波形を有する交流電流に変換して負荷抵抗Rに与えるものである。
【0051】
また、チョークインダクタL1の他端には、第1スイッチ素子S1が接続されている。第1スイッチ素子S1には、その内部抵抗r1を介して直流電圧源Vdcの負極側に接続されている。第1スイッチ素子S1は、第1スイッチ制御回路5によってオン、オフが制御される。
【0052】
また、この第1スイッチ素子S1及び内部抵抗r1の両端には、第1キャパシタC1が並列に接続されている。第1キャパシタC1は、第1スイッチ素子S1がターンオフするとき、当該第1スイッチ素子S1に流れる電流を引き継ぎ、その電流で充電されることにより第1キャパシタC1の両端電圧が上昇する。その結果、第1スイッチ素子S1の両端電圧が「0ボルト」から上昇する。
【0053】
第1スイッチ制御回路5は、所定の周波数およびデューティサイクル(例えば、デューティサイクル50%)の駆動信号を出力して、第1スイッチ素子S1のオン・オフ動作を制御するものである。スイッチ素子S1がオンしている期間は、第1スイッチ素子S1を通って電流が流れ、第1スイッチ素子S1がオフしている期間は、第1キャパシタC1を通って電流が流れるようになる。また、直列共振回路3の存在によって、直流電流源2から出力される直流電流が、第1スイッチ制御回路5から出力される駆動信号と同じ周波数の正弦波状の交流電流に変換されて負荷抵抗Rに供給される。
【0054】
さらに、本実施形態においては、チョークインダクタL1の他端に、第2スイッチ素子S2の内部抵抗r2の一端が接続され、内部抵抗r2の他端には第2スイッチ素子S2の一端が接続されている。第2スイッチ素子S2は、第2スイッチ制御回路7aによってオン、オフ動作が制御される。すなわち、第2スイッチ素子S2は、第1スイッチ素子S1のオフ期間中にオンされ、その後、第1スイッチ素子S1がオンする前にオフされる。なお、この第2スイッチ素子S2の動作は、後述するモード(5B)で説明する。
【0055】
内部抵抗r2及び第2スイッチ素子S2の両端には、ダイオードDが並列に接続され、より詳細には、内部抵抗r2の一端にはダイオードDのアノード端子が接続され、ダイオードDのカソード端子には第2スイッチ素子S2の他端が接続されている。そして、第2スイッチ素子S2の他端には、第2キャパシタC2の一端が接続され、その他端には、直流電圧源Vdcの負極側が接続されている。もちろん、内部抵抗r2と第2スイッチ素子S2との位置関係を逆にして図示してもよい。
【0056】
ダイオードDは、第1スイッチ素子S1のオフ期間において、第1スイッチ素子S1の両端電圧Vsが第2キャパシタC2の両端電圧Vcを超えるタイミングでオン状態になり、第1キャパシタC1に流れている電流を第2キャパシタC2側にバイパスさせるためのものである。
【0057】
第2キャパシタC2は、第1キャパシタC1に比べ十分に大きな値の容量を有するキャパシタであって、第1スイッチ素子S1のオフ期間において第1キャパシタC1の両端電圧Vs(すなわち、第1スイッチ素子S1の両端電圧)を一定の電圧値(直流電圧源Vdcの約2倍強の電圧値)にクランプするためのものである。
【0058】
上述したように、従来のE級増幅器は、第1スイッチ素子S1をターンオフさせるとき、第1スイッチ素子S1に流れている電流の経路を当該第1スイッチ素子S1に並列に接続されている第1キャパシタC1側に切換え、その電流で第1キャパシタC1を充電しているので、第1スイッチ素子S1の両端電圧が非常に高くなるという欠点があった。
【0059】
本実施形態に係るE級増幅器1では、第1スイッチ素子S1に並列にアクティブクランプ回路7を設け、第1キャパシタC1の両端電圧が第2キャパシタC2の両端電圧Vc(第1スイッチ素子S1のデューティサイクルが50%の場合は、直流電圧源Vdcの約2倍の電圧)を超えるタイミングで、第1キャパシタC1に流れる充電電流を第2キャパシタC2側にバイパスさせるので、第1キャパシタC1の両端電圧Vs(すなわち、第1スイッチ素子S1の両端電圧)を第2キャパシタC2の両端電圧Vcと略同一の電圧にクランプすることができる。すなわち、第1キャパシタC1の両端電圧Vsの上昇を抑制させることができる。その結果、第1スイッチ素子S1の両端電圧のピーク値を低減させることができる。
【0060】
さらに、第2キャパシタC2の両端電圧Vcは、回路定数やデューティサイクルによって定まるので、第2キャパシタC2の両端電圧Vcは、ほぼ一定値となる。そのために、第1スイッチ素子S1のオフ期間中に第2スイッチ素子S2がオフとなっているときに第1キャパシタC1が放電された場合には、回路定数が定まっているので、一定時間で放電を完了させて第1キャパシタC1の両端電圧Vsをゼロボルトにすることができる。
【0061】
すなわち、第1スイッチ素子S1がオンしたときに第1キャパシタC1の両端電圧Vsがゼロボルトになるように、第2スイッチ素子S2をオフさせて第1キャパシタC1を放電させれば、ゼロボルトスイッチングを確実に実現させることができる。
【0062】
以下、上記回路構成における作用を、図3に示すE級増幅器の動作波形図と、図4〜図10の動作モードの図を用いて具体的に説明する。
【0063】
なお、図4〜図10では、説明の便宜上、第1スイッチ制御回路5、第2スイッチ制御回路7a及び内部抵抗r1,r2は図示を省略している。また、図3に示す波形図は、図14に示す波形図に、第2スイッチ制御回路7aから出力される制御信号SC2と、第2スイッチ素子S2に流れる電流及びダイオードDを流れる電流を追加したもので、第1スイッチ素子S1に流れる電流を「Is1」とし、第2スイッチ素子S2に流れる電流を「Is2」とし、ダイオードDを流れる電流を「Id」としている。また、電流Idと電流Is2とは同一軸上に記載され、一点鎖線の部分が電流Idの波形、実線の部分が電流Is2の部分である。
【0064】
第1スイッチ素子S1を流れる電流Is1、第1キャパシタC1を流れる電流Ic及び負荷電流Irの正逆の流れる方向や第1キャパシタC1の両端電圧Vsの正負の方向は図14で説明したものと同一である。また、第2スイッチ素子S2を流れる電流Is2については、電流が第2スイッチS2を順方向(図2では上から下の方向)に流れるときを正方向としている。
【0065】
また、図3におけるタイミングt1〜t5は、それぞれ図14におけるタイミングt1〜t5に対応している。図3では、更にタイミングt6とタイミングt7を追加している。タイミングt6は、ダイオードDがオンになったタイミングを示し、タイミングt7は制御信号SC2がオフに立ち下がったタイミングである。なお、本実施形態では、タイミングt4で制御信号SC2はオンに立ち上がるようになっている。
【0066】
タイミングt3とタイミングt4の間にタイミングt6を追加し、タイミングt5と次のタイミングt1の間にタイミングt7を追加したので、図3では、図13に対して動作モードが2つ増え、モード(1),(2),(3A),(3B),(4),(5A),(5B)の7つのモードに分けている。図14に示したモード(1),(2),(3),(4),(5)の期間との関係では、図3に示すモード(1),(2),(4)の各期間はそれぞれ図14に示すモード(1),(2),(4)の各期間に対応している。また、図3に示すモード(3A),(3B)の期間が図14に示すモード(3)の期間に対応し、図3に示すモード(5A),(5B)の期間が図14に示すモード(5)の期間に対応している。
【0067】
<モード(1)>
モード(1)では、図14で説明した従来のE級増幅器のモード(1)と基本的に同一の動作が行われる。すなわち、図4に示すように、第1スイッチ制御回路5によって第1スイッチ素子S1がターンオンされ(ゼロボルトスイッチング)、第1スイッチ素子S1に流れる電流Is1が徐々に増加する。なお、モード(1)では、第2キャパシタC2の両端電圧Vcが第1キャパシタC1の両端電圧よりも高いので、ダイオードDはオフ状態になっている。
【0068】
<モード(2)>
モード(2)では、図14で説明した従来のE級増幅器のモード(2)と基本的に同一の動作が行われる。すなわち、負荷電流Irは、直列共振回路3の共振特性によりタイミングt2で自然に転流し、図5に示すように、第1スイッチ素子S1→負荷抵抗R→直列共振回路3→第1スイッチ素子S1の電流経路A1で流れる。モード(2)では、第1スイッチS1に直流電流源2からの直流電流Iinに負荷電流Irが加算されて流れるので、電流Is1は正弦波状の波形で変化する(図3のモード(2)での電流Is参照))。第1スイッチ素子S1に流れる電流Is1は、負荷電流Irが最小となる点でピークとなり、以降、低下する。
【0069】
<モード(3A)>
タイミングt3で第1スイッチ制御回路5から第1スイッチ素子S1に「ターンオフ」させる制御信号SC1(ローレベルに立ち下がる信号)が入力され、モード(3A)に遷移する。モード(3A)では、第1スイッチ素子S1がターンオフされ、それまで第1スイッチ素子S1に流れていた電流Is1が第1キャパシタC1を流れるようになる(図3のモード(3A)での電流Is1,Ic参照)。
【0070】
すなわち、図6に示すように、負荷電流Irに対して第1キャパシタC1→負荷抵抗R→直列共振回路3→第1キャパシタC1を流れる電流経路A2が形成され、直流電流Iinに対して第1キャパシタC1→直流電圧源Vdc→チョークインダクタL1→第1キャパシタC1を流れる電流経路が形成される。これにより、第1キャパシタC1が急速に充電され、第1キャパシタC1の両端電圧Vs(すなわち、スイッチ素子S1の両端電圧)が急激に上昇する。
【0071】
なお、第2キャパシタC2は、初期状態では、直流電圧源Vdcに充電されているが、第1スイッチ素子S1のスイッチングが開始されると、第1スイッチ素子S1のオフ期間内に後述するように第2キャパシタC2の充電が行われ、第2キャパシタC2の両端電圧Vcが直流電圧源Vdcの約2倍の大きさになると定常状態になる。
【0072】
<モード(3B)>
第1キャパシタC1の両端電圧Vsの値がタイミングt6で第2キャパシタC2の両端電圧Vcの値を越えると、ダイオードDに順方向の電流Idが流れ、ダイオードDがオンになり、モード(3B)になる。これにより、図6に示した第1キャパシタC1→負荷抵抗R→直列共振回路3→第1キャパシタC1の電流経路A2が、図7に示すようにダイオードD→第2キャパシタC2→負荷抵抗R→直列共振回路3→ダイオードDを電流が流れる電流経路A3に遷移する。
【0073】
すなわち、前述したように第2キャパシタC2は、第1キャパシタC1に比べ十分に大きな値の容量を有するキャパシタであるので、第2キャパシタC2及びダイオードDによって、第1キャパシタC1に流れていた電流Icの大部分が第2キャパシタ
C2側に流れるようになる(図3のモード(3B)の電流Ic、電流Id参照)。しかし、第2キャパシタC2の容量が十分に大きいために、第2キャパシタC2側に電流が流れるようになっても第2キャパシタC2の両端電圧Vcは、第2キャパシタC2だけで考えた場合、微小に増加する程度で収まる。
【0074】
一方、第2キャパシタC2側に流れるようになると、第1キャパシタC1には、ほとんど電流が流れないので、第1キャパシタC1の充電が抑制される。したがって、第1キャパシタC1の両端電圧Vsは、微小に増加するものの電圧の上昇を抑制させることができる。
【0075】
すなわち、第2キャパシタC2を含むアクティブクランプ回路7によって、一時的に第1キャパシタC1と並列に第2キャパシタC2を接続して、キャパシタの容量を大幅に増加させ、第1キャパシタC1の両端電圧Vsを第2キャパシタC2の両端電圧Vcにクランプさせることができる(図3のモード(3B)の電圧Vs参照)。その結果、第1スイッチ素子S1の両端電圧のピーク値を低減させることができる。
【0076】
なお、図3のモード(3B)の電流Icは、第2キャパシタC2側に電流が流れるようになっても微小な電流が流れているが、便宜上、電流が流れないものとして図示している。また、第2キャパシタC2の両端電圧Vcも微小な増加をするが、便宜上、電圧が増加しないものとして図示している。
【0077】
なお、第1キャパシタC1の両端電圧Vsをサイクルの1周期で平均した値は、直流電圧源Vdcと略同一となる。また、上述した仕組みで第1キャパシタC1の両端電圧Vsがクランプされて電圧上昇が抑制されるので、第1キャパシタC1の両端電圧Vsは、図3に示すように矩形波に近い波形となる。そのために、第1キャパシタC1の両端電圧Vsは、直流電圧Vdcの約2倍を少し超える大きさの電圧となる。
【0078】
<モード(4)>
その後、タイミングt4で第2スイッチ制御回路7aによって第2スイッチ素子S2に「ターンオン」させる制御信号SC2(ハイレベルに立ち上がる信号)が入力されると、モード(4)に遷移する。タイミングt4は、図3に示すように、負荷電流Irが逆方向から正方向に自然に転流するタイミングである。このとき、ダイオードDがオンしているので、第2スイッチ素子S2の両端電圧は、ダイオードDの順方向電圧となる。したがって、第2スイッチ素子S2に対してもゼロボルトスイッチングを行わせることができる。
【0079】
<モード(5A)>
第2スイッチ素子S2に流れる電流Is2が「0」になるタイミングt5でモード(5A)に遷移し、モード(5A)では、図9に示すように、第2スイッチ素子S2→直列共振回路3→負荷抵抗R→第2キャパシタC2→第2スイッチ素子S2の電流経路A4が形成される。従って、この電流経路A4によって電流Is2が逆方向に流れることにより第2キャパシタC2は放電される。負荷電流Irは正弦波状の波形を有するので、電流Is2は正弦波状の波形で変化する(図3のモード(5A)の電流Is2参照)。
【0080】
なお、本実施形態では、タイミングt4で制御信号SC2がハイレベルになって第2スイッチ素子S2が「ターンオン」されるようになっているが、第2スイッチ素子S2がターンオンするタイミングは、第1キャパシタC1の両端電圧Vsが第2キャパシタC2の両端電圧Vcを超えるタイミング(タイミングt6)から第2スイッチ素子S2に流れる電流の向きが反転するまで(タイミングt5)の間であればよい。
【0081】
<モード(5B)>
タイミングt7で第2スイッチ制御回路7aから第2スイッチ素子S2に「ターンオフ」させる制御信号SC2(ローレベルに立ち下がる信号)が入力され、モード(5B)に遷移する。モード(5B)では、第2スイッチ素子S2がターンオフされ、それまで第2スイッチ素子S2に流れていた電流Is2が第1キャパシタC1を流れるようになる(図3のモード(5B)での電流Is2,Ic参照)。
【0082】
すなわち、図9に示した第2スイッチ素子S2→直列共振回路3→負荷抵抗R→第2キャパシタC2→第2スイッチ素子S2の電流経路A4が、図10に示すように、第1キャパシタC1→直列共振回路3→負荷抵抗R→第1キャパシタC1を電流が流れる電流経路A5に遷移する。これにより、第1キャパシタC1に蓄積されていた電荷が急速に放電され、第1キャパシタC1の両端電圧Vsが急激に減少する(図3のモード(5B)での電圧Vs参照)。
【0083】
そして、第1キャパシタC1の両端電圧Vsは次のタイミングt1で「0V」になり、このタイミングt1で第1スイッチ制御回路5から第スイッチ素子S1に「ターンオン」の制御信号SC1が出力されることによりモード(1)に遷移する。すなわち、第1キャパシタC1の放電が終了し、第1キャパシタC1の両端電圧Vsが「0V」になった瞬間に、第1スイッチ素子S1がターンオンされる。
【0084】
ここで、第2スイッチ素子S2のオフ動作は、第1キャパシタC1が放電されて第1スイッチ素子S1がターンオンされるときにその両端電圧Vsが「0V」になるように(ゼロボルトスイッチングが実現されるように)、予め定めたタイミングで行われる。換言すれば、E級増幅器1を構成する各素子の回路定数に応じて第2スイッチ素子S2のターンオフするタイミングが適切な値に定められている。
【0085】
このように、第1スイッチ素子S1の両端電圧Vsは、第2キャパシタC2及びダイオードD等からなるアクティブクランプ回路7によって、第1キャパシタC1に流れていた電流Icが第2キャパシタC2にバイパスされることにより直流電圧源Vdcの約2倍強の電圧にクランプされ、従来の構成のように、直流電圧源Vdcの約3.56倍にまで上昇することはなくなる。そのため、第1スイッチ素子S1に高耐圧のスイッチ素子を用いる必要がなくなり、部品コストの増大や装置の大型化を抑制することができる。また、第1スイッチ素子S1に例えばMOSFETが用いられる場合であっても、スイッチングロスの増大や電力変換効率の低下を招くことを防止することができる。
【0086】
また、第1スイッチ素子S1の両端電圧Vsをクランプできることから第1スイッチ素子S1の両端電圧のピーク値を低減できるため、従来と同様のスイッチ素子、すなわち、高耐圧のスイッチ素子を用いるのであれば、直流電圧源Vdcの入力電圧の電圧範囲を広く設定することができるといった効果を奏する。
【0087】
図11は、図1に示すE級増幅器の具体的構成を示す回路図である。この図によると、第1スイッチ素子S1と内部抵抗r1及び第2スイッチ素子S2と内部抵抗r2の部分は、それぞれMOSFETで構成されている。第2スイッチ素子S2において、ダイオードDは、第2スイッチ素子S2に含まれるボディダイオードによってその動作が実現される。また、第1キャパシタC1は、第1スイッチ素子S1における寄生容量によってその動作が実現される。
【0088】
なお、図11中、「V1」は図1に示す直流電圧源Vdcを示し、「V2」は、図1に示す第1スイッチ制御回路5に含まれる第1スイッチ素子S1を駆動するための電圧駆動回路を示し、「V3」は、第2スイッチ制御回路7aに含まれる第2スイッチ素子S2を駆動するための電圧駆動回路を示す。その他、図1に示す素子と同符号の素子は、同機能を示すものとする。
【0089】
なお、上記実施形態では、アクティブクランプ回路7の第2のスイッチ素子S2と並列にクランプダイオードDを設けていたが、このクランプダイオードDはなくてもよい。すなわち、図2に示す回路構成図において、クランプダイオードDを除いてもよい。この場合のE級増幅器においては、第2スイッチ制御回路7aは、タイミングt3(第1のスイッチ素子S1がオフになったとき)を基準とし、第1キャパシタC1の両端電圧Vsが第2キャパシタC2の両端電圧Vcと略同一になるまでの時間が経過したときに第2スイッチ素子S2をオンさせて第2キャパシタC2に電流を流すようにすればよい。
【0090】
具体的には、例えば図12に示す波形図のように、第2スイッチ素子S2のスイッチングを制御すればよい。図12によれば、タイミングt6で第2スイッチ制御回路7aから第2スイッチ素子S2にターンオンさせる制御信号SC2が出力されるので、第2スイッチ素子S2はタイミングt6でオンになり、それまで第1キャパシタC1に流れていた電流Icが第2スイッチ素子S2を介して第2コンデンサC2に流れるようになる(図12の電流Is2の波形参照)。
【0091】
なお、図3の波形図では、タイミングt6からタイミングt4までの期間にモード(3A)の状態があったが、この変形例ではクランプダイオードDを削除し、当該クランプダイオードDの機能を第2スイッチ素子S2が行うようになっているので、図12の波形図では、タイミングt6からタイミングt5までの期間がモード(4)となっている。この点を除けば、図12の波形図は図3の波形図と同一である。
【0092】
また、上述した実施の形態では、第2キャパシタC2は、第1キャパシタC1に比べ十分に大きな値の容量を有するキャパシタであるとした。そのために、第1スイッチ素子S1のオフ期間内に第2スイッチ回路7bがオンになったときに、第1キャパシタC1に流れていた電流Icの大部分が第2キャパシタC2側に電流が流れるようになっても、第2キャパシタC2の両端電圧Vcは微小に増加する程度で収まる。一方、第1キャパシタC1には、ほとんど電流が流れないので、第1キャパシタC1は殆ど充電されない。したがって、第1キャパシタC1の両端電圧Vsは、微小に増加する程度に抑えられる。
【0093】
しかし、第2キャパシタC2は、第1キャパシタC1に比べて大きな値の容量を有するキャパシタであるが、第1キャパシタC1に比べ十分に大きな値の容量を有するキャパシタであるとは言えない場合、例えば、第2キャパシタC2の容量が第1キャパシタC1の容量よりも少し大きい程度であっても、この発明の効果を得ることができる。
【0094】
この場合は、第1スイッチ素子S1のオフ期間内に第2スイッチ回路7bがオンになったときに、第1キャパシタC1に流れていた電流Icが、双方のキャパシタの容量によって定まる比率によって分流する。そのために、第1キャパシタC1に流れる電流が半分以下に減少するので、第1キャパシタC1の両端電圧Vsの上昇が抑制される。その結果、第1スイッチ素子S1の両端電圧のピーク値を低減させることができる。
【0095】
なお、この場合は、図3または図12とは異なり、第1キャパシタC1の両端電圧Vsは、第2スイッチ回路7bがオンになったタイミング(図3ではモード(3B)、図12ではモード(4)のタイミング)で多少増加して、モード(5A)になって第2スイッチ素子S2に流れる電流Is2が逆方向に流れると多少減少する。また、第2キャパシタC2の両端電圧Vcもほぼ同様に増加したり減少したりする。この増加または減少の度合いは、第1キャパシタC1および第2キャパシタC2の容量によって異なり、第2キャパシタC2の容量が大きくなるにつれて、増加または減少の度合いが小さくなる。
【0096】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。すなわち、各図に示した回路素子は、上記した機能と同機能を有するものであれば、他の回路素子を適用するようにしてもよい。
【図面の簡単な説明】
【0097】
【図1】本発明に係るE級増幅器を回路ブロックで示した図である。
【図2】本発明に係るE級増幅器の回路構成を示す図である。
【図3】図2に示す回路図の動作を説明するための波形図である。
【図4】モード(1)の動作を説明するため図である。
【図5】モード(2)の動作を説明するため図である。
【図6】モード(3A)の動作を説明するため図である。
【図7】モード(3B)の動作を説明するため図である。
【図8】モード(4)の動作を説明するため図である。
【図9】モード(5A)の動作を説明するため図である。
【図10】モード(5B)の動作を説明するため図である。
【図11】図1に示すE級増幅器の具体的構成を示す回路図である。
【図12】本発明に係るE級増幅器の変形例の動作波形を示す図である。
【図13】従来のE級増幅器の等価回路を示す図である。
【図14】図13に示す回路図の動作波形を示す図である。
【図15】図13に示す回路図のモード(1)の動作を説明するため図である。
【図16】図13に示す回路図のモード(2)の動作を説明するため図である。
【図17】図13に示す回路図のモード(3)の動作を説明するため図である。
【図18】図13に示す回路図のモード(4)の動作を説明するため図である。
【図19】図13に示す回路図のモード(5)の動作を説明するため図である。
【符号の説明】
【0098】
1 E級増幅器
2 直流電流源
3 直列共振回路
4 スイッチ回路
5 第1スイッチ制御回路
6 シャントキャパシタ
7 アクティブクランプ回路
7a 第2スイッチ制御回路
7b 第2のスイッチ回路
8 負荷
C1,C2 キャパシタ
D クランプダイオード
L1 チョークインダクタ
Lr インダクタ
R 負荷抵抗
S1 第1スイッチ素子
S2 第2スイッチ素子
Vdc 直流電圧源
【技術分野】
【0001】
本発明は、E級モードで動作する増幅器(以下、「E級増幅器」という。)に関するものである。
【背景技術】
【0002】
従来、スイッチング素子を用いたDC−ACインバータ回路の一つである、「E級増幅器」と呼称される増幅器が提案されている(例えば、特許文献1参照。)。
【0003】
【特許文献1】米国特許第3919656号公報
【0004】
E級増幅器とは、スイッチ素子の電圧波形と電流波形が時間的に重なり合わないようにすることで、スイッチ素子での損失をなくし、DC−AC変換効率が理論上100%となる高効率のインバータである。特に、回路定数を適切な値に定めることによってスイッチ素子は、その両端電圧が「0ボルト」の状態でターンオンする(ゼロボルトスイッチング(ZVS))ので、これによりE級増幅器はスイッチング損失がなくなり、高い変換効率を達成することができる。
【0005】
図13は、上記公報に記載のE級増幅器の等価回路を示す図である。この図によると、E級増幅器11は、直流電圧源VdcとチョークインダクタL1からなる直流電流源12と、インダクタLr及びキャパシタCrからなる直列共振回路13と、バイポーラトランジスタや電界効果トランジスタ(FET)などのスイッチ素子S1(内部抵抗r1を含む)と、このスイッチ素子S1のオン・オフを制御するスイッチ制御回路14と、スイッチ素子S1に並列に接続されたキャパシタC1(以下、シャントキャパシタC1という。)と、によって構成されている。スイッチ素子S1は直流電流源12に並列に接続され、直列共振回路13は直流電流源12と負荷Rとの間に直列に接続されている。
【0006】
このE級増幅器11では、スイッチ制御回路14から所定の周波数およびデューティサイクル(例えば、デューティサイクル50%)の駆動信号が出力され、この駆動信号によりスイッチ素子S1がオン・オフされるようになっている。そのために、スイッチ素子S1がオンしている期間は、スイッチ素子S1を通って電流が流れ、スイッチ素子S1がオフしている期間は、シャントキャパシタC1を通って電流が流れるようになる。また、直列共振回路13の存在によって、直流電流源12から出力される直流電流が、スイッチ制御回路14から出力される駆動信号と同じ周波数の正弦波状の交流電流に変換されて負荷Rに供給される。
【0007】
上記構成の回路図の作用を、図14に示す動作波形図と、図15〜図19の動作モードの図を用いて説明する。なお、図15〜図19では、説明の便宜上、スイッチ制御回路14と内部抵抗r1は図示を省略している。
【0008】
図14は、スイッチ素子S1がオン・オフ動作を繰り返しているときの任意の1周期におけるスイッチ素子S1のオン・オフを制御する制御信号SC1、スイッチ素子S1を流れる電流Is、シャントキャパシタC1を流れる電流Ic、負荷Rを流れる電流Ir及びシャントキャパシタC1の両端の電圧Vsの動作波形である。電流Isの波形における電流値「Iin」は、直流電流源12から出力される電流の値、電圧Vsの波形における電圧値「Vdc」は、直流電圧源Vdcの出力電圧の値である。
【0009】
スイッチ素子S1を流れる電流Isが正のときは、電流がスイッチS1を順方向(図13では上から下の方向)に流れ、負のときは電流がスイッチS1を逆方向に流れていることを示している。シャントキャパシタC1を流れる電流Icが正のときは、電流がシャントキャパシタC1を順方向(充電方向)(図13では上から下の方向)に流れ、負のときは電流がシャントキャパシタC1を逆方向(放電方向)に流れていることを示している。また、負荷に流れる電流Ir(以下、負荷電流Irという。)が正のときは、電流が負荷Rを順方向(図13では上から下の方向)に流れ、負のときは電流が負荷Rを逆方向に流れていることを示している。
【0010】
図14において、t1〜t5は、それぞれ、
t1:制御信号SC1がオンに立ち上がったタイミング
t2:負荷電流Irが正方向から逆方向に反転(自然転流)するタイミング
t3:制御信号SC1がオフに立ち下がったタイミング
t4:負荷電流Irが逆方向から正方向に反転(自然転流)するタイミング
t5:シャントキャパシタC1に流れる電流Icが正方向から逆方向に反転するタイミング
であり、モード(1)〜(5)は、それぞれ、
モード(1):期間(t1−t2)における動作モード
モード(2):期間(t2−t3)における動作モード
モード(3):期間(t3−t4)における動作モード
モード(4):期間(t4−t5)における動作モード
モード(5):期間(t5−次のt1)における動作モード
である。なお、本明細書では、「転流」を電流の流れる向きが反転するという意味で用いている。
【0011】
図13に示すE級増幅器11では、スイッチS1が1回オン・オフすると、この間にモード(1)〜(5)の動作モードが生じ、以下、スイッチS1がオン・オフを繰り返す毎にモード(1)〜(5)の動作モードが繰り返される。
【0012】
直前のモード(5)において、シャントキャパシタC1が直列共振回路13及び負荷Rの経路で放電され、シャントキャパシタC1の両端電圧Vsが「0」になるタイミングt1で、スイッチ制御回路14からスイッチ素子S1に「ターンオン」させる制御信号SC1(ハイレベルに立ち上がる信号)が入力されると、モード(1)に遷移する。
【0013】
モード(1)はスイッチ素子S1がターンオンする動作モードで、タイミングt1では、シャントキャパシタC1の放電電流も0になっているので、スイッチ素子S1には、図15に示すように、両端電圧が「0ボルト」の状態で直流電流源12からの直流電流Iinが流入し、電流Isが増加する(ゼロボルトスイッチング。図14のモード(1)での電流Is,電圧Vs参照)。
【0014】
スイッチ素子S1がオンになると、負荷電流Irは、直列共振回路13の共振特性によりタイミングt2で自然に転流し、図16に示すように、スイッチ素子S1→負荷抵抗R→直列共振回路13→スイッチ素子S1の経路で流れるようになる。従って、モード(2)では、スイッチS1に直流電流源12からの直流電流Iinに負荷電流Irが加算されて流れるので、電流Isは正弦波状の波形で変化する(図14のモード(2)での電流Is参照)。
【0015】
なお、シャントキャパシタC1の両端電圧Vsが徐々に上昇するのは、スイッチ素子S1の内部抵抗r1にスイッチ素子S1を流れる電流Isが流れるためである。仮にスイッチ素子S1が理想的なスイッチであり内部抵抗r1が十分に小さければ、シャントキャパシタC1の両端電圧Vsは、ほぼ0ボルトになる。
【0016】
その後、タイミングt3でスイッチ制御回路14からスイッチ素子S1に「ターンオフ」させる制御信号SC1(ローレベルに立ち下がる信号)が入力され、モード(3)に遷移する。モード(3)では、スイッチ素子S1がターンオフされ、それまでスイッチ素子S1に流れていた電流IsがシャントキャパシタC1を流れるようになる(図14のモード(3)での電流Is,Ic参照)。すなわち、図17に示すように、負荷電流Irに対してシャントキャパシタC1→負荷抵抗R→直列共振回路13→シャントキャパシタC1を流れる電流経路が形成され、直流電流Iinに対してシャントキャパシタC1→直流電圧源Vdc→チョークインダクタL1→シャントキャパシタC1を流れる電流経路が形成される。
【0017】
モード(3)に遷移するときは、電圧Vsが略0ボルトであるから、スイッチ素子S1はその両端電圧が略0ボルトの状態でターンオフする(図14のモード(3)遷移時の電圧Vs参照)。モード(3)に移行すると、スイッチ素子S1に流れていた電流IsがシャントキャパシタC1を流れる電流Icに切り換わるため、これによりシャントキャパシタC1は急速に充電され、シャントキャパシタC1の両端電圧Vs(すなわち、スイッチ素子S1の両端電圧)が増加する(図14のモード(3)での電圧Vs参照)。シャントキャパシタC1を流れる電流Icは直列共振回路13の共振特性に基づく正弦波状の波形を有しているので、電流Icより位相の遅れた電圧Vsの波形も正弦波状となっている。
【0018】
その後、負荷電流Irは、スイッチ素子S1のオフ期間にタイミングt4で再び自然に転流し、図18に示すように、負荷抵抗Rに対して正方向に流れるモード(4)になる。モード(4)では、シャントキャパシタC1に流れる電流Icが徐々に減少し、タイミングt5でシャントキャパシタC1における充電が終了し、スイッチS1の両端電圧Vsはピーク値となる。
【0019】
ここで、モード(4)におけるスイッチ素子S1の両端電圧Vsのピーク値は、スイッチ素子S1のデューティサイクルによって定まり、例えばデューティサイクルが50%のとき、直流電圧源Vdcの電圧値Vdcの約3.56倍に上昇する。
【0020】
モード(5)では、電流Icの方向がシャントキャパシタC1の放電方向に反転し、図19に示すように、シャントキャパシタC1→直列共振回路13→負荷抵抗R→シャントキャパシタC1に流れる電流経路(モード(3)における電流経路とは逆方向)が形成される。シャントキャパシタC1が放電されることによりスイッチ素子S1の両端電圧Vsが正弦波状に低下する。そして、シャントキャパシタC1が放電し終える次のタイミングt1で、スイッチ制御回路14からスイッチ素子S1に「ターンオン」させる制御信号SC1が入力され、再びモード(1)に遷移する。このモード(1)への遷移時にゼロボルトスイッチングが行われることは上述したとおりである。
【発明の開示】
【発明が解決しようとする課題】
【0021】
上記のように、E級増幅器は、スイッチ素子S1に流れる電流とスイッチ素子S1の両端に印加される電圧の波形を正弦波状とすることにより、ターンオン時に良好なゼロボルトスイッチングが可能になる利点はあるが、オフ期間にスイッチ素子S1の両端電圧Vsが、例えばデューティサイクル50%のとき、直流電圧源Vdcの電圧値Vdcの約3.56倍という非常に高い電圧になるという欠点がある。
【0022】
例えば直流電圧源Vdcが200Vであれば、スイッチ素子S1の両端には、約700Vの電圧がかかることになる。そのため、従来のE級増幅器では、スイッチ素子S1に高耐圧のものを用いなければならず、部品コストの増大や装置の大型化を招いていた。特に、スイッチ素子S1に例えばMOSFETが用いられる場合、MOSFETは、耐圧が高くなるほどオン抵抗が大きくなるため、スイッチングロスの増大や電力変換効率の低下を招くことになる。
【0023】
オフ期間のスイッチ素子S1の両端電圧Vsのピーク値を下げようとすれば、シャントキャパシタC1の容量や直列共振回路13を構成するインダクタLrやキャパシタCrの回路定数を適当な値に変更すればよいのであるが、そうすると、ゼロボルトスイッチングのタイミングがずれ、スイッチング損失が増加し、変換効率が悪化することになる。そのため、ゼロボルトスイッチングを行って効率を高めつつ、スイッチ素子S1の両端電圧Vsのピーク値を低減させるE級増幅器が望まれていた。
【0024】
本発明は、上記した事情のもとで考え出されたものであって、変換効率を低下させることなく、スイッチ素子の両端電圧Vsのピーク値を低減させるE級増幅器を提供することを、その課題とする。
【課題を解決するための手段】
【0025】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【0026】
本発明によって提供されるE級増幅器は、直流電流源と、前記直流電流源に接続される第1のスイッチ回路と、前記第1のスイッチ回路に並列に接続される第1のキャパシタと、前記直流電流源と負荷との間に直列に接続される共振回路と、前記第1のスイッチ回路を所定の周波数でオン・オフさせる第1のスイッチ制御回路と、を備えたE級増幅器において、前記第1のキャパシタよりも容量の大きい第2のキャパシタと当該第2のキャパシタに直列接続される第2のスイッチ回路とから構成されていて前記第1のキャパシタに並列接続されるクランプ回路を備え、前記第1のスイッチ回路がオフになり前記第1のキャパシタに電流が流れることにより充電される前記第1のキャパシタの両端電圧が、前記クランプ回路の第2のキャパシタの両端電圧を超えるタイミングで前記第2のスイッチ回路をオンさせて、前記第2のキャパシタに電流を流すことを特徴とする(請求項1)。
【0027】
なお、前記第2のスイッチ回路は、スイッチ素子で構成するとよい(請求項2)。この場合、前記スイッチ素子を前記第1のスイッチ回路のオフ期間内に制御する第2のスイッチ制御回路を更に備え、前記第2のスイッチ制御回路は、前記第1のキャパシタの両端電圧が前記第2のキャパシタの両端電圧を超えるタイミングで前記スイッチ素子をオンさせて前記第2のキャパシタに電流を流す構成にするとよい(請求項3)。更に、前記第2のスイッチ制御回路は、前記第1のスイッチ回路がオンするときに、前記第1のキャパシタの両端電圧が略0ボルトになるタイミングで、前記第2のスイッチ回路をオフさせる構成にするとよい(請求項4)。
【0028】
また、前記第2のスイッチ回路は、スイッチ素子と、このスイッチ素子に並列に接続されたダイオードとで構成するとよい(請求項5)。この場合、前記スイッチ素子を前記第1のスイッチ回路のオフ期間内に制御する第2のスイッチ制御回路を更に備え、前記第2のスイッチ制御回路は、前記第1のスイッチ回路がオフになったときを基準とし、前記第1のキャパシタの両端電圧が前記第2のキャパシタの両端電圧を超えるタイミングから前記第2のスイッチ回路に流れる電流の向きが反転するまでの時間以内に前記スイッチ素子をオンさせて前記第2のキャパシタに電流を流し、前記第1のキャパシタの両端電圧が前記第2のキャパシタの両端電圧を超えるタイミングから前記スイッチ素子をオンさせるまでは、前記ダイオードを用いて前記第2のキャパシタに電流を流す構成にするとよい(請求項6)。更に、前記第2のスイッチ制御回路は、前記第1のスイッチ回路がオンするときに、前記第1のキャパシタの両端電圧が略0ボルトになるタイミングで、前記第2のスイッチ回路をオフさせる構成にするとよい(請求項7)。
【0029】
また、前記第2のスイッチ回路は、MOSFETによって構成され、前記スイッチ素子として機能するとともに、前記MOSFETのボディダイオードが前記ダイオードとして機能するとよい(請求項8)。
【0030】
本発明に係るE級増幅器によれば、直流電流源から出力される直流電流は第1のスイッチ回路をオン・オフさせることと共振回路の特性により、正弦波状の交流電流に変換されて負荷に供給される。第1のスイッチ回路がオフになると、第1のスイッチ回路に流れる電流が第1のキャパシタを流れるようになり、これにより第1のキャパシタが充電される。
【0031】
そして、この充電により第1のキャパシタの両端電圧が、第2のスイッチ回路のオン期間中に充電される第2のキャパシタの両端電圧を超えると、第2のスイッチ回路がオンになる。このとき、第2のキャパシタは第1のキャパシタよりも容量が大きいために、第1のキャパシタを流れている電流の多くが第2のキャパシタに流れるようになる。これにより第1のキャパシタに流れる電流が大幅に減るので、第1のキャパシタの両端電圧の上昇、すなわち、第1のスイッチ回路の両端電圧の上昇が抑制される。その結果、第1のスイッチ回路の両端電圧のピーク値を低減させることができる。
【0032】
特に、第2のキャパシタが、第1のキャパシタC1に比べて十分に大きな値の容量を有するキャパシタである場合は、第2のスイッチ回路がオンになったときに、第1のキャパシタにはほとんど電流が流れなくなり、第1のキャパシタに流れていた電流の大部分が第2のキャパシタ側に電流が流れるようになる。しかし、第2のキャパシタの容量が十分に大きいために、第1のキャパシタに流れていた電流の大部分が第2のキャパシタ側に電流が流れるようになっても、第2のキャパシタの両端電圧は微小に増加する程度で収まるので、電圧値をほぼ一定値に保つことができる。
【0033】
一方、第1のキャパシタには、ほとんど電流が流れないので、第1のキャパシタは殆ど充電されない。したがって、第1のキャパシタの両端電圧は、微小に増加する程度に抑えられる。その結果、第1のスイッチ回路の両端電圧のピーク値を大幅に低減させることができる。
【0034】
これにより、従来の構成のように、第1のスイッチ回路に高耐圧のスイッチ素子を用いる必要がなくなり、部品コストの増大や装置の大型化を抑制することが可能となる。
【0035】
また、第2のスイッチ回路の構成要素であるスイッチ素子がオンするときにゼロボルトスイッチングになるように制御することで、スイッチング損失をほとんど無くして高い変換効率を達成することができる。
【0036】
特に第2のスイッチ回路にダイオードを用いる場合には、第1のキャパシタの両端電圧が第2のキャパシタの両端電圧を超えるとダイオードが自然にオンするために(厳密にはダイオードの順方向電圧の分だけ第1のキャパシタの両端電圧が第2のキャパシタの両端電圧を超える必要がある)、スイッチ素子をオンさせるタイミングに時間的な幅を持たせることができる。
【0037】
すなわち、第1のスイッチ回路がオフになったときを基準とし、前記第1のキャパシタの両端電圧が前記第2のキャパシタの両端電圧を超えるタイミングから前記第2のスイッチ回路に流れる電流の向きが反転するまでの時間以内にスイッチ素子をオンさせればよいので、スイッチ素子をオンさせるための制御が簡単になる。
【0038】
また、第2のスイッチ回路にダイオードを用いない場合であっても、前記第1のキャパシタの両端電圧が前記第2のキャパシタの両端電圧を超えるタイミングに合わせてスイッチ素子をオンさせればゼロボルトスイッチングを行わせることができる。この場合は、ダイオードが不要になるので、回路構成が簡単になる。
【0039】
また、第1のスイッチ回路がオンするときに、第1のキャパシタの放電時間を考慮して、第1のキャパシタの両端電圧が略0ボルトになるタイミングで、第2のスイッチ制御回路によって第2のスイッチ回路をオフさせると、第1のスイッチ回路がオンするときにもゼロボルトスイッチングさせることができるので、スイッチング損失をほとんど無くして高い変換効率を達成することができる。
【0040】
さらに、第2のスイッチ回路にダイオードを使用する場合に、第2のスイッチ回路をMOSFETによって構成すると、MOSFETのボディダイオードがダイオードとして機能するので、回路構成を簡単にできるという利点がある。
【0041】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【発明を実施するための最良の形態】
【0042】
以下、本発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。
【0043】
図1は、本発明に係るE級増幅器を回路ブロックで示した図、図2は、同E級増幅器の回路構成を示す図である。
【0044】
本発明に係るE級増幅器1は、図1に示すように、所定の直流電流を出力する直流電流源2(本発明に係る直流電流源)、直列共振回路3(本発明に係る共振回路)、スイッチ回路4(本発明に係る第1のスイッチ回路)、スイッチ回路4のスイッチング動作を制御する第1スイッチ制御回路5(本発明に係る第1のスイッチ制御回路)、シャントキャパシタ6(本発明に係る第1のキャパシタ)、及びスイッチ回路のオフ期間にシャントキャパシタ6に流れる充電電流をバイパスしてスイッチ回路の両端電圧をクランプするアクティブクランプ回路7で構成されている。
【0045】
直流電流源2と負荷8との間に直列共振回路3が直列に接続されている。また直流電流源2と並列にスイッチ回路4、シャントキャパシタ6及びアクティブクランプ回路7が接続されている。
【0046】
図2に示すように、直流電流源2は、直流電圧源VdcとチョークインダクタL1とで構成されている。直列共振回路3は、インダクタLrとキャパシタCrの直列回路で構成されている。スイッチ回路4は、例えばバイポーラトランジスタや電界効果トランジスタなどのスイッチ素子で構成されている。図2では、スイッチ素子内のスイッチ部分をS1(以下、第1スイッチ素子S1という。)(本発明に係る第1のスイッチ回路)で示し、内部抵抗をr1で示している。なお、第1キャパシタC1は、シャントキャパシタ6に相当するものであり、負荷抵抗Rは、負荷8に相当するものである。
【0047】
また、アクティブクランプ回路7は、例えばバイポーラトランジスタや電界効果トランジスタなどのスイッチ素子とクランプダイオードD(本発明に係る第2のスイッチ回路の構成要素)とからなる第2スイッチ回路7b(本発明に係る第2のスイッチ回路)と、第2キャパシタC2(本発明に係る第2のキャパシタ)と、スイッチ素子のオン・オフ動作を制御する第2スイッチ制御回路7a(本発明に係る第2のスイッチ制御回路)とで構成されている。なお、図2では、スイッチ回路4と同様に、スイッチ素子内のスイッチ部分をS2(以下、第2スイッチ素子S2という。)(本発明に係る第2のスイッチ回路の構成要素)で示し、内部抵抗をr2で示している。
【0048】
なお、図2に示す構成は、図12に示す従来のE級増幅器11に対して、アクティブクランプ回路7を追加した構成となっている。
【0049】
より詳細に説明すると、直流電圧源Vdcの正極側には、チョークインダクタL1の一端が接続されている。チョークインダクタL1は、直流電圧源Vdcから供給される直流電圧に基づいてこのE級増幅器1に一定の電流を供給するための直流電流源として動作するものである。
【0050】
チョークインダクタL1の他端には、直列共振回路3を構成するインダクタLrの一端が接続されている。直列共振回路3のキャパシタCrの他端には負荷抵抗Rの一端が接続され、負荷抵抗Rの他端には、上記した直流電圧源Vdcの負極側が接続されている。インダクタLr及びキャパシタCrが直列接続されてなる直列共振回路3は、直流電流源2からの直流電流が、直列共振回路3とスイッチ素子S1とを有する回路に供給された際に、その直流電流を正弦波状の波形を有する交流電流に変換して負荷抵抗Rに与えるものである。
【0051】
また、チョークインダクタL1の他端には、第1スイッチ素子S1が接続されている。第1スイッチ素子S1には、その内部抵抗r1を介して直流電圧源Vdcの負極側に接続されている。第1スイッチ素子S1は、第1スイッチ制御回路5によってオン、オフが制御される。
【0052】
また、この第1スイッチ素子S1及び内部抵抗r1の両端には、第1キャパシタC1が並列に接続されている。第1キャパシタC1は、第1スイッチ素子S1がターンオフするとき、当該第1スイッチ素子S1に流れる電流を引き継ぎ、その電流で充電されることにより第1キャパシタC1の両端電圧が上昇する。その結果、第1スイッチ素子S1の両端電圧が「0ボルト」から上昇する。
【0053】
第1スイッチ制御回路5は、所定の周波数およびデューティサイクル(例えば、デューティサイクル50%)の駆動信号を出力して、第1スイッチ素子S1のオン・オフ動作を制御するものである。スイッチ素子S1がオンしている期間は、第1スイッチ素子S1を通って電流が流れ、第1スイッチ素子S1がオフしている期間は、第1キャパシタC1を通って電流が流れるようになる。また、直列共振回路3の存在によって、直流電流源2から出力される直流電流が、第1スイッチ制御回路5から出力される駆動信号と同じ周波数の正弦波状の交流電流に変換されて負荷抵抗Rに供給される。
【0054】
さらに、本実施形態においては、チョークインダクタL1の他端に、第2スイッチ素子S2の内部抵抗r2の一端が接続され、内部抵抗r2の他端には第2スイッチ素子S2の一端が接続されている。第2スイッチ素子S2は、第2スイッチ制御回路7aによってオン、オフ動作が制御される。すなわち、第2スイッチ素子S2は、第1スイッチ素子S1のオフ期間中にオンされ、その後、第1スイッチ素子S1がオンする前にオフされる。なお、この第2スイッチ素子S2の動作は、後述するモード(5B)で説明する。
【0055】
内部抵抗r2及び第2スイッチ素子S2の両端には、ダイオードDが並列に接続され、より詳細には、内部抵抗r2の一端にはダイオードDのアノード端子が接続され、ダイオードDのカソード端子には第2スイッチ素子S2の他端が接続されている。そして、第2スイッチ素子S2の他端には、第2キャパシタC2の一端が接続され、その他端には、直流電圧源Vdcの負極側が接続されている。もちろん、内部抵抗r2と第2スイッチ素子S2との位置関係を逆にして図示してもよい。
【0056】
ダイオードDは、第1スイッチ素子S1のオフ期間において、第1スイッチ素子S1の両端電圧Vsが第2キャパシタC2の両端電圧Vcを超えるタイミングでオン状態になり、第1キャパシタC1に流れている電流を第2キャパシタC2側にバイパスさせるためのものである。
【0057】
第2キャパシタC2は、第1キャパシタC1に比べ十分に大きな値の容量を有するキャパシタであって、第1スイッチ素子S1のオフ期間において第1キャパシタC1の両端電圧Vs(すなわち、第1スイッチ素子S1の両端電圧)を一定の電圧値(直流電圧源Vdcの約2倍強の電圧値)にクランプするためのものである。
【0058】
上述したように、従来のE級増幅器は、第1スイッチ素子S1をターンオフさせるとき、第1スイッチ素子S1に流れている電流の経路を当該第1スイッチ素子S1に並列に接続されている第1キャパシタC1側に切換え、その電流で第1キャパシタC1を充電しているので、第1スイッチ素子S1の両端電圧が非常に高くなるという欠点があった。
【0059】
本実施形態に係るE級増幅器1では、第1スイッチ素子S1に並列にアクティブクランプ回路7を設け、第1キャパシタC1の両端電圧が第2キャパシタC2の両端電圧Vc(第1スイッチ素子S1のデューティサイクルが50%の場合は、直流電圧源Vdcの約2倍の電圧)を超えるタイミングで、第1キャパシタC1に流れる充電電流を第2キャパシタC2側にバイパスさせるので、第1キャパシタC1の両端電圧Vs(すなわち、第1スイッチ素子S1の両端電圧)を第2キャパシタC2の両端電圧Vcと略同一の電圧にクランプすることができる。すなわち、第1キャパシタC1の両端電圧Vsの上昇を抑制させることができる。その結果、第1スイッチ素子S1の両端電圧のピーク値を低減させることができる。
【0060】
さらに、第2キャパシタC2の両端電圧Vcは、回路定数やデューティサイクルによって定まるので、第2キャパシタC2の両端電圧Vcは、ほぼ一定値となる。そのために、第1スイッチ素子S1のオフ期間中に第2スイッチ素子S2がオフとなっているときに第1キャパシタC1が放電された場合には、回路定数が定まっているので、一定時間で放電を完了させて第1キャパシタC1の両端電圧Vsをゼロボルトにすることができる。
【0061】
すなわち、第1スイッチ素子S1がオンしたときに第1キャパシタC1の両端電圧Vsがゼロボルトになるように、第2スイッチ素子S2をオフさせて第1キャパシタC1を放電させれば、ゼロボルトスイッチングを確実に実現させることができる。
【0062】
以下、上記回路構成における作用を、図3に示すE級増幅器の動作波形図と、図4〜図10の動作モードの図を用いて具体的に説明する。
【0063】
なお、図4〜図10では、説明の便宜上、第1スイッチ制御回路5、第2スイッチ制御回路7a及び内部抵抗r1,r2は図示を省略している。また、図3に示す波形図は、図14に示す波形図に、第2スイッチ制御回路7aから出力される制御信号SC2と、第2スイッチ素子S2に流れる電流及びダイオードDを流れる電流を追加したもので、第1スイッチ素子S1に流れる電流を「Is1」とし、第2スイッチ素子S2に流れる電流を「Is2」とし、ダイオードDを流れる電流を「Id」としている。また、電流Idと電流Is2とは同一軸上に記載され、一点鎖線の部分が電流Idの波形、実線の部分が電流Is2の部分である。
【0064】
第1スイッチ素子S1を流れる電流Is1、第1キャパシタC1を流れる電流Ic及び負荷電流Irの正逆の流れる方向や第1キャパシタC1の両端電圧Vsの正負の方向は図14で説明したものと同一である。また、第2スイッチ素子S2を流れる電流Is2については、電流が第2スイッチS2を順方向(図2では上から下の方向)に流れるときを正方向としている。
【0065】
また、図3におけるタイミングt1〜t5は、それぞれ図14におけるタイミングt1〜t5に対応している。図3では、更にタイミングt6とタイミングt7を追加している。タイミングt6は、ダイオードDがオンになったタイミングを示し、タイミングt7は制御信号SC2がオフに立ち下がったタイミングである。なお、本実施形態では、タイミングt4で制御信号SC2はオンに立ち上がるようになっている。
【0066】
タイミングt3とタイミングt4の間にタイミングt6を追加し、タイミングt5と次のタイミングt1の間にタイミングt7を追加したので、図3では、図13に対して動作モードが2つ増え、モード(1),(2),(3A),(3B),(4),(5A),(5B)の7つのモードに分けている。図14に示したモード(1),(2),(3),(4),(5)の期間との関係では、図3に示すモード(1),(2),(4)の各期間はそれぞれ図14に示すモード(1),(2),(4)の各期間に対応している。また、図3に示すモード(3A),(3B)の期間が図14に示すモード(3)の期間に対応し、図3に示すモード(5A),(5B)の期間が図14に示すモード(5)の期間に対応している。
【0067】
<モード(1)>
モード(1)では、図14で説明した従来のE級増幅器のモード(1)と基本的に同一の動作が行われる。すなわち、図4に示すように、第1スイッチ制御回路5によって第1スイッチ素子S1がターンオンされ(ゼロボルトスイッチング)、第1スイッチ素子S1に流れる電流Is1が徐々に増加する。なお、モード(1)では、第2キャパシタC2の両端電圧Vcが第1キャパシタC1の両端電圧よりも高いので、ダイオードDはオフ状態になっている。
【0068】
<モード(2)>
モード(2)では、図14で説明した従来のE級増幅器のモード(2)と基本的に同一の動作が行われる。すなわち、負荷電流Irは、直列共振回路3の共振特性によりタイミングt2で自然に転流し、図5に示すように、第1スイッチ素子S1→負荷抵抗R→直列共振回路3→第1スイッチ素子S1の電流経路A1で流れる。モード(2)では、第1スイッチS1に直流電流源2からの直流電流Iinに負荷電流Irが加算されて流れるので、電流Is1は正弦波状の波形で変化する(図3のモード(2)での電流Is参照))。第1スイッチ素子S1に流れる電流Is1は、負荷電流Irが最小となる点でピークとなり、以降、低下する。
【0069】
<モード(3A)>
タイミングt3で第1スイッチ制御回路5から第1スイッチ素子S1に「ターンオフ」させる制御信号SC1(ローレベルに立ち下がる信号)が入力され、モード(3A)に遷移する。モード(3A)では、第1スイッチ素子S1がターンオフされ、それまで第1スイッチ素子S1に流れていた電流Is1が第1キャパシタC1を流れるようになる(図3のモード(3A)での電流Is1,Ic参照)。
【0070】
すなわち、図6に示すように、負荷電流Irに対して第1キャパシタC1→負荷抵抗R→直列共振回路3→第1キャパシタC1を流れる電流経路A2が形成され、直流電流Iinに対して第1キャパシタC1→直流電圧源Vdc→チョークインダクタL1→第1キャパシタC1を流れる電流経路が形成される。これにより、第1キャパシタC1が急速に充電され、第1キャパシタC1の両端電圧Vs(すなわち、スイッチ素子S1の両端電圧)が急激に上昇する。
【0071】
なお、第2キャパシタC2は、初期状態では、直流電圧源Vdcに充電されているが、第1スイッチ素子S1のスイッチングが開始されると、第1スイッチ素子S1のオフ期間内に後述するように第2キャパシタC2の充電が行われ、第2キャパシタC2の両端電圧Vcが直流電圧源Vdcの約2倍の大きさになると定常状態になる。
【0072】
<モード(3B)>
第1キャパシタC1の両端電圧Vsの値がタイミングt6で第2キャパシタC2の両端電圧Vcの値を越えると、ダイオードDに順方向の電流Idが流れ、ダイオードDがオンになり、モード(3B)になる。これにより、図6に示した第1キャパシタC1→負荷抵抗R→直列共振回路3→第1キャパシタC1の電流経路A2が、図7に示すようにダイオードD→第2キャパシタC2→負荷抵抗R→直列共振回路3→ダイオードDを電流が流れる電流経路A3に遷移する。
【0073】
すなわち、前述したように第2キャパシタC2は、第1キャパシタC1に比べ十分に大きな値の容量を有するキャパシタであるので、第2キャパシタC2及びダイオードDによって、第1キャパシタC1に流れていた電流Icの大部分が第2キャパシタ
C2側に流れるようになる(図3のモード(3B)の電流Ic、電流Id参照)。しかし、第2キャパシタC2の容量が十分に大きいために、第2キャパシタC2側に電流が流れるようになっても第2キャパシタC2の両端電圧Vcは、第2キャパシタC2だけで考えた場合、微小に増加する程度で収まる。
【0074】
一方、第2キャパシタC2側に流れるようになると、第1キャパシタC1には、ほとんど電流が流れないので、第1キャパシタC1の充電が抑制される。したがって、第1キャパシタC1の両端電圧Vsは、微小に増加するものの電圧の上昇を抑制させることができる。
【0075】
すなわち、第2キャパシタC2を含むアクティブクランプ回路7によって、一時的に第1キャパシタC1と並列に第2キャパシタC2を接続して、キャパシタの容量を大幅に増加させ、第1キャパシタC1の両端電圧Vsを第2キャパシタC2の両端電圧Vcにクランプさせることができる(図3のモード(3B)の電圧Vs参照)。その結果、第1スイッチ素子S1の両端電圧のピーク値を低減させることができる。
【0076】
なお、図3のモード(3B)の電流Icは、第2キャパシタC2側に電流が流れるようになっても微小な電流が流れているが、便宜上、電流が流れないものとして図示している。また、第2キャパシタC2の両端電圧Vcも微小な増加をするが、便宜上、電圧が増加しないものとして図示している。
【0077】
なお、第1キャパシタC1の両端電圧Vsをサイクルの1周期で平均した値は、直流電圧源Vdcと略同一となる。また、上述した仕組みで第1キャパシタC1の両端電圧Vsがクランプされて電圧上昇が抑制されるので、第1キャパシタC1の両端電圧Vsは、図3に示すように矩形波に近い波形となる。そのために、第1キャパシタC1の両端電圧Vsは、直流電圧Vdcの約2倍を少し超える大きさの電圧となる。
【0078】
<モード(4)>
その後、タイミングt4で第2スイッチ制御回路7aによって第2スイッチ素子S2に「ターンオン」させる制御信号SC2(ハイレベルに立ち上がる信号)が入力されると、モード(4)に遷移する。タイミングt4は、図3に示すように、負荷電流Irが逆方向から正方向に自然に転流するタイミングである。このとき、ダイオードDがオンしているので、第2スイッチ素子S2の両端電圧は、ダイオードDの順方向電圧となる。したがって、第2スイッチ素子S2に対してもゼロボルトスイッチングを行わせることができる。
【0079】
<モード(5A)>
第2スイッチ素子S2に流れる電流Is2が「0」になるタイミングt5でモード(5A)に遷移し、モード(5A)では、図9に示すように、第2スイッチ素子S2→直列共振回路3→負荷抵抗R→第2キャパシタC2→第2スイッチ素子S2の電流経路A4が形成される。従って、この電流経路A4によって電流Is2が逆方向に流れることにより第2キャパシタC2は放電される。負荷電流Irは正弦波状の波形を有するので、電流Is2は正弦波状の波形で変化する(図3のモード(5A)の電流Is2参照)。
【0080】
なお、本実施形態では、タイミングt4で制御信号SC2がハイレベルになって第2スイッチ素子S2が「ターンオン」されるようになっているが、第2スイッチ素子S2がターンオンするタイミングは、第1キャパシタC1の両端電圧Vsが第2キャパシタC2の両端電圧Vcを超えるタイミング(タイミングt6)から第2スイッチ素子S2に流れる電流の向きが反転するまで(タイミングt5)の間であればよい。
【0081】
<モード(5B)>
タイミングt7で第2スイッチ制御回路7aから第2スイッチ素子S2に「ターンオフ」させる制御信号SC2(ローレベルに立ち下がる信号)が入力され、モード(5B)に遷移する。モード(5B)では、第2スイッチ素子S2がターンオフされ、それまで第2スイッチ素子S2に流れていた電流Is2が第1キャパシタC1を流れるようになる(図3のモード(5B)での電流Is2,Ic参照)。
【0082】
すなわち、図9に示した第2スイッチ素子S2→直列共振回路3→負荷抵抗R→第2キャパシタC2→第2スイッチ素子S2の電流経路A4が、図10に示すように、第1キャパシタC1→直列共振回路3→負荷抵抗R→第1キャパシタC1を電流が流れる電流経路A5に遷移する。これにより、第1キャパシタC1に蓄積されていた電荷が急速に放電され、第1キャパシタC1の両端電圧Vsが急激に減少する(図3のモード(5B)での電圧Vs参照)。
【0083】
そして、第1キャパシタC1の両端電圧Vsは次のタイミングt1で「0V」になり、このタイミングt1で第1スイッチ制御回路5から第スイッチ素子S1に「ターンオン」の制御信号SC1が出力されることによりモード(1)に遷移する。すなわち、第1キャパシタC1の放電が終了し、第1キャパシタC1の両端電圧Vsが「0V」になった瞬間に、第1スイッチ素子S1がターンオンされる。
【0084】
ここで、第2スイッチ素子S2のオフ動作は、第1キャパシタC1が放電されて第1スイッチ素子S1がターンオンされるときにその両端電圧Vsが「0V」になるように(ゼロボルトスイッチングが実現されるように)、予め定めたタイミングで行われる。換言すれば、E級増幅器1を構成する各素子の回路定数に応じて第2スイッチ素子S2のターンオフするタイミングが適切な値に定められている。
【0085】
このように、第1スイッチ素子S1の両端電圧Vsは、第2キャパシタC2及びダイオードD等からなるアクティブクランプ回路7によって、第1キャパシタC1に流れていた電流Icが第2キャパシタC2にバイパスされることにより直流電圧源Vdcの約2倍強の電圧にクランプされ、従来の構成のように、直流電圧源Vdcの約3.56倍にまで上昇することはなくなる。そのため、第1スイッチ素子S1に高耐圧のスイッチ素子を用いる必要がなくなり、部品コストの増大や装置の大型化を抑制することができる。また、第1スイッチ素子S1に例えばMOSFETが用いられる場合であっても、スイッチングロスの増大や電力変換効率の低下を招くことを防止することができる。
【0086】
また、第1スイッチ素子S1の両端電圧Vsをクランプできることから第1スイッチ素子S1の両端電圧のピーク値を低減できるため、従来と同様のスイッチ素子、すなわち、高耐圧のスイッチ素子を用いるのであれば、直流電圧源Vdcの入力電圧の電圧範囲を広く設定することができるといった効果を奏する。
【0087】
図11は、図1に示すE級増幅器の具体的構成を示す回路図である。この図によると、第1スイッチ素子S1と内部抵抗r1及び第2スイッチ素子S2と内部抵抗r2の部分は、それぞれMOSFETで構成されている。第2スイッチ素子S2において、ダイオードDは、第2スイッチ素子S2に含まれるボディダイオードによってその動作が実現される。また、第1キャパシタC1は、第1スイッチ素子S1における寄生容量によってその動作が実現される。
【0088】
なお、図11中、「V1」は図1に示す直流電圧源Vdcを示し、「V2」は、図1に示す第1スイッチ制御回路5に含まれる第1スイッチ素子S1を駆動するための電圧駆動回路を示し、「V3」は、第2スイッチ制御回路7aに含まれる第2スイッチ素子S2を駆動するための電圧駆動回路を示す。その他、図1に示す素子と同符号の素子は、同機能を示すものとする。
【0089】
なお、上記実施形態では、アクティブクランプ回路7の第2のスイッチ素子S2と並列にクランプダイオードDを設けていたが、このクランプダイオードDはなくてもよい。すなわち、図2に示す回路構成図において、クランプダイオードDを除いてもよい。この場合のE級増幅器においては、第2スイッチ制御回路7aは、タイミングt3(第1のスイッチ素子S1がオフになったとき)を基準とし、第1キャパシタC1の両端電圧Vsが第2キャパシタC2の両端電圧Vcと略同一になるまでの時間が経過したときに第2スイッチ素子S2をオンさせて第2キャパシタC2に電流を流すようにすればよい。
【0090】
具体的には、例えば図12に示す波形図のように、第2スイッチ素子S2のスイッチングを制御すればよい。図12によれば、タイミングt6で第2スイッチ制御回路7aから第2スイッチ素子S2にターンオンさせる制御信号SC2が出力されるので、第2スイッチ素子S2はタイミングt6でオンになり、それまで第1キャパシタC1に流れていた電流Icが第2スイッチ素子S2を介して第2コンデンサC2に流れるようになる(図12の電流Is2の波形参照)。
【0091】
なお、図3の波形図では、タイミングt6からタイミングt4までの期間にモード(3A)の状態があったが、この変形例ではクランプダイオードDを削除し、当該クランプダイオードDの機能を第2スイッチ素子S2が行うようになっているので、図12の波形図では、タイミングt6からタイミングt5までの期間がモード(4)となっている。この点を除けば、図12の波形図は図3の波形図と同一である。
【0092】
また、上述した実施の形態では、第2キャパシタC2は、第1キャパシタC1に比べ十分に大きな値の容量を有するキャパシタであるとした。そのために、第1スイッチ素子S1のオフ期間内に第2スイッチ回路7bがオンになったときに、第1キャパシタC1に流れていた電流Icの大部分が第2キャパシタC2側に電流が流れるようになっても、第2キャパシタC2の両端電圧Vcは微小に増加する程度で収まる。一方、第1キャパシタC1には、ほとんど電流が流れないので、第1キャパシタC1は殆ど充電されない。したがって、第1キャパシタC1の両端電圧Vsは、微小に増加する程度に抑えられる。
【0093】
しかし、第2キャパシタC2は、第1キャパシタC1に比べて大きな値の容量を有するキャパシタであるが、第1キャパシタC1に比べ十分に大きな値の容量を有するキャパシタであるとは言えない場合、例えば、第2キャパシタC2の容量が第1キャパシタC1の容量よりも少し大きい程度であっても、この発明の効果を得ることができる。
【0094】
この場合は、第1スイッチ素子S1のオフ期間内に第2スイッチ回路7bがオンになったときに、第1キャパシタC1に流れていた電流Icが、双方のキャパシタの容量によって定まる比率によって分流する。そのために、第1キャパシタC1に流れる電流が半分以下に減少するので、第1キャパシタC1の両端電圧Vsの上昇が抑制される。その結果、第1スイッチ素子S1の両端電圧のピーク値を低減させることができる。
【0095】
なお、この場合は、図3または図12とは異なり、第1キャパシタC1の両端電圧Vsは、第2スイッチ回路7bがオンになったタイミング(図3ではモード(3B)、図12ではモード(4)のタイミング)で多少増加して、モード(5A)になって第2スイッチ素子S2に流れる電流Is2が逆方向に流れると多少減少する。また、第2キャパシタC2の両端電圧Vcもほぼ同様に増加したり減少したりする。この増加または減少の度合いは、第1キャパシタC1および第2キャパシタC2の容量によって異なり、第2キャパシタC2の容量が大きくなるにつれて、増加または減少の度合いが小さくなる。
【0096】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。すなわち、各図に示した回路素子は、上記した機能と同機能を有するものであれば、他の回路素子を適用するようにしてもよい。
【図面の簡単な説明】
【0097】
【図1】本発明に係るE級増幅器を回路ブロックで示した図である。
【図2】本発明に係るE級増幅器の回路構成を示す図である。
【図3】図2に示す回路図の動作を説明するための波形図である。
【図4】モード(1)の動作を説明するため図である。
【図5】モード(2)の動作を説明するため図である。
【図6】モード(3A)の動作を説明するため図である。
【図7】モード(3B)の動作を説明するため図である。
【図8】モード(4)の動作を説明するため図である。
【図9】モード(5A)の動作を説明するため図である。
【図10】モード(5B)の動作を説明するため図である。
【図11】図1に示すE級増幅器の具体的構成を示す回路図である。
【図12】本発明に係るE級増幅器の変形例の動作波形を示す図である。
【図13】従来のE級増幅器の等価回路を示す図である。
【図14】図13に示す回路図の動作波形を示す図である。
【図15】図13に示す回路図のモード(1)の動作を説明するため図である。
【図16】図13に示す回路図のモード(2)の動作を説明するため図である。
【図17】図13に示す回路図のモード(3)の動作を説明するため図である。
【図18】図13に示す回路図のモード(4)の動作を説明するため図である。
【図19】図13に示す回路図のモード(5)の動作を説明するため図である。
【符号の説明】
【0098】
1 E級増幅器
2 直流電流源
3 直列共振回路
4 スイッチ回路
5 第1スイッチ制御回路
6 シャントキャパシタ
7 アクティブクランプ回路
7a 第2スイッチ制御回路
7b 第2のスイッチ回路
8 負荷
C1,C2 キャパシタ
D クランプダイオード
L1 チョークインダクタ
Lr インダクタ
R 負荷抵抗
S1 第1スイッチ素子
S2 第2スイッチ素子
Vdc 直流電圧源
【特許請求の範囲】
【請求項1】
直流電流源と、
前記直流電流源に接続される第1のスイッチ回路と、
前記第1のスイッチ回路に並列に接続される第1のキャパシタと、
前記直流電流源と負荷との間に直列に接続される共振回路と、
前記第1のスイッチ回路を所定の周波数でオン・オフさせる第1のスイッチ制御回路と、を備えたE級増幅器において、
前記第1のキャパシタよりも容量の大きい第2のキャパシタと当該第2のキャパシタに直列接続される第2のスイッチ回路とから構成されていて前記第1のキャパシタに並列接続されるクランプ回路を備え、
前記第1のスイッチ回路がオフになり前記第1のキャパシタに電流が流れることにより充電される前記第1のキャパシタの両端電圧が、前記クランプ回路の第2のキャパシタの両端電圧を超えるタイミングで前記第2のスイッチ回路をオンさせて、前記第2のキャパシタに電流を流すことを特徴とする、E級増幅器。
【請求項2】
前記第2のスイッチ回路は、スイッチ素子からなることを特徴とする、請求項1に記載のE級増幅器。
【請求項3】
前記スイッチ素子を前記第1のスイッチ回路のオフ期間内に制御する第2のスイッチ制御回路を更に備え、
前記第2のスイッチ制御回路は、前記第1のキャパシタの両端電圧が前記第2のキャパシタの両端電圧を超えるタイミングで前記スイッチ素子をオンさせて前記第2のキャパシタに電流を流すことを特徴とする、請求項2に記載のE級増幅器。
【請求項4】
前記第2のスイッチ制御回路は、前記第1のスイッチ回路がオンするときに、前記第1のキャパシタの両端電圧が略0ボルトになるタイミングで、前記第2のスイッチ回路をオフさせることを特徴とする、請求項3に記載のE級増幅器。
【請求項5】
前記第2のスイッチ回路は、スイッチ素子と、このスイッチ素子に並列に接続されたダイオードとからなることを特徴とする、請求項1に記載のE級増幅器。
【請求項6】
前記スイッチ素子を前記第1のスイッチ回路のオフ期間内に制御する第2のスイッチ制御回路を更に備え、
前記第2のスイッチ制御回路は、前記第1のスイッチ回路がオフになったときを基準とし、前記第1のキャパシタの両端電圧が前記第2のキャパシタの両端電圧を超えるタイミングから前記第2のスイッチ回路に流れる電流の向きが反転するまでの時間以内に前記スイッチ素子をオンさせて前記第2のキャパシタに電流を流し、
前記第1のキャパシタの両端電圧が前記第2のキャパシタの両端電圧を超えるタイミングから前記スイッチ素子をオンさせるまでは、前記ダイオードを用いて前記第2のキャパシタに電流を流すことを特徴とする、請求項5に記載のE級増幅器。
【請求項7】
前記第2のスイッチ制御回路は、前記第1のスイッチ回路がオンするときに、前記第1のキャパシタの両端電圧が略0ボルトになるタイミングで、前記第2のスイッチ回路をオフさせることを特徴とする、請求項6に記載のE級増幅器。
【請求項8】
前記第2のスイッチ回路は、MOSFETによって構成され、前記スイッチ素子として機能するとともに、前記MOSFETのボディダイオードが前記ダイオードとして機能することを特徴とする、請求項5〜7のいずれかに記載のE級増幅器。
【請求項1】
直流電流源と、
前記直流電流源に接続される第1のスイッチ回路と、
前記第1のスイッチ回路に並列に接続される第1のキャパシタと、
前記直流電流源と負荷との間に直列に接続される共振回路と、
前記第1のスイッチ回路を所定の周波数でオン・オフさせる第1のスイッチ制御回路と、を備えたE級増幅器において、
前記第1のキャパシタよりも容量の大きい第2のキャパシタと当該第2のキャパシタに直列接続される第2のスイッチ回路とから構成されていて前記第1のキャパシタに並列接続されるクランプ回路を備え、
前記第1のスイッチ回路がオフになり前記第1のキャパシタに電流が流れることにより充電される前記第1のキャパシタの両端電圧が、前記クランプ回路の第2のキャパシタの両端電圧を超えるタイミングで前記第2のスイッチ回路をオンさせて、前記第2のキャパシタに電流を流すことを特徴とする、E級増幅器。
【請求項2】
前記第2のスイッチ回路は、スイッチ素子からなることを特徴とする、請求項1に記載のE級増幅器。
【請求項3】
前記スイッチ素子を前記第1のスイッチ回路のオフ期間内に制御する第2のスイッチ制御回路を更に備え、
前記第2のスイッチ制御回路は、前記第1のキャパシタの両端電圧が前記第2のキャパシタの両端電圧を超えるタイミングで前記スイッチ素子をオンさせて前記第2のキャパシタに電流を流すことを特徴とする、請求項2に記載のE級増幅器。
【請求項4】
前記第2のスイッチ制御回路は、前記第1のスイッチ回路がオンするときに、前記第1のキャパシタの両端電圧が略0ボルトになるタイミングで、前記第2のスイッチ回路をオフさせることを特徴とする、請求項3に記載のE級増幅器。
【請求項5】
前記第2のスイッチ回路は、スイッチ素子と、このスイッチ素子に並列に接続されたダイオードとからなることを特徴とする、請求項1に記載のE級増幅器。
【請求項6】
前記スイッチ素子を前記第1のスイッチ回路のオフ期間内に制御する第2のスイッチ制御回路を更に備え、
前記第2のスイッチ制御回路は、前記第1のスイッチ回路がオフになったときを基準とし、前記第1のキャパシタの両端電圧が前記第2のキャパシタの両端電圧を超えるタイミングから前記第2のスイッチ回路に流れる電流の向きが反転するまでの時間以内に前記スイッチ素子をオンさせて前記第2のキャパシタに電流を流し、
前記第1のキャパシタの両端電圧が前記第2のキャパシタの両端電圧を超えるタイミングから前記スイッチ素子をオンさせるまでは、前記ダイオードを用いて前記第2のキャパシタに電流を流すことを特徴とする、請求項5に記載のE級増幅器。
【請求項7】
前記第2のスイッチ制御回路は、前記第1のスイッチ回路がオンするときに、前記第1のキャパシタの両端電圧が略0ボルトになるタイミングで、前記第2のスイッチ回路をオフさせることを特徴とする、請求項6に記載のE級増幅器。
【請求項8】
前記第2のスイッチ回路は、MOSFETによって構成され、前記スイッチ素子として機能するとともに、前記MOSFETのボディダイオードが前記ダイオードとして機能することを特徴とする、請求項5〜7のいずれかに記載のE級増幅器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2006−270562(P2006−270562A)
【公開日】平成18年10月5日(2006.10.5)
【国際特許分類】
【出願番号】特願2005−86244(P2005−86244)
【出願日】平成17年3月24日(2005.3.24)
【出願人】(000000262)株式会社ダイヘン (990)
【Fターム(参考)】
【公開日】平成18年10月5日(2006.10.5)
【国際特許分類】
【出願日】平成17年3月24日(2005.3.24)
【出願人】(000000262)株式会社ダイヘン (990)
【Fターム(参考)】
[ Back to top ]