ＥＬ表示装置
【課題】ＥＬ表示パネルは自己発光による光により、また、カソード電極を光透過電極とすることにより、画素トランジスタが内外光を受けて特性等が変化し、良好な画像表示を実現できない。
【解決手段】トランジスタ１１ａとトランジスタ１１ｂを同一極性のトランジスタとし、トランジスタ１１ｂをマルチゲートとする。画素に映像信号を書き込むときは、トランジスタ１１ｂをオンさせて、トランジスタ１１ｄをオフさせてコンデンサ１９に安定に信号を書込み、ＥＬ素子１５を発光させる時は、トランジスタ１１ｂをオフし、トランジスタ１１ｄをオンさせて安定にＥＬ素子１５に電流が流れるように制御する。
【解決手段】トランジスタ１１ａとトランジスタ１１ｂを同一極性のトランジスタとし、トランジスタ１１ｂをマルチゲートとする。画素に映像信号を書き込むときは、トランジスタ１１ｂをオンさせて、トランジスタ１１ｄをオフさせてコンデンサ１９に安定に信号を書込み、ＥＬ素子１５を発光させる時は、トランジスタ１１ｂをオフし、トランジスタ１１ｄをオンさせて安定にＥＬ素子１５に電流が流れるように制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は主として自発光で画像を表示するＥＬ表示パネルおよびこれらのＥＬ表示パネルを用いた携帯電話等の情報表示装置に関するものである。
【背景技術】
【０００２】
液晶表示パネルは、薄型で低消費電力という利点から、携帯用機器等に多く採用されており、またワードプロセッサやパーソナルコンピュータ、テレビ等の機器や、ビデオカメラのビューファインダ、モニター等にも広く用いられている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、液晶表示パネルは、自発光デバイスではないため、バックライトを用いないと画像を表示できないという問題点がある。そのバックライトを構成するためには所定の厚みが必要であるため、表示モジュールの厚みが大きくならざるを得なかった。また、液晶表示パネルでカラー表示を行うためには、カラーフィルタを使用する必要がある。そのため、光利用効率が低くなるという問題点があった。
【課題を解決するための手段】
【０００４】
この課題を解決するために、本発明は、画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、前記画素に印加する映像信号を出力するソースドライバ回路と、前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、ゲートドライバ回路と、前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達する第１のゲート信号線と第２のゲート信号線を具備し、前記画素に、アノード電圧を供給するアノード配線が形成され、前記表示画面に、光透過性を有するカソード電極が形成され、前記カソード電極の上層に、封止膜と、封止フィルムのうち少なくとも一方が形成され、前記画素は、画素電極と、前記画素電極と前記カソード電極間に形成されたＥＬ素子と、前記ＥＬ素子に電流を供給する駆動用トランジスタと、前記ＥＬ素子に流れる電流の経路に配置された第１のスイッチ用トランジスタと、前記駆動用トランジスタのゲート端子と接続され、前記映像信号に基づく電圧を保持するコンデンサと、前記駆動用トランジスタのゲート端子と他の端子間を短絡する第２のスイッチ用トランジスタとを有し、前記第２のスイッチ用トランジスタと、前記駆動用トランジスタとは、同一極性のトランジスタであり、前記第２のスイッチ用トランジスタは、マルチゲート構造であり、前記第１のスイッチ用トランジスタのゲート端子は、前記第１のゲート信号線が接続され、前記第２のスイッチ用トランジスタのゲート端子は、前記第２のゲート信号線が接続され、前記第２のゲート信号線に選択電圧が印加されている時は、前記第１のゲート信号線に非選択電圧が印加されるように制御されていることを特徴とするＥＬ表示装置である。
【０００５】
また、本発明は、画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、前記画素に印加する映像信号を出力するソースドライバ回路と、前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、ゲートドライバ回路と、前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達する第１のゲート信号線と第２のゲート信号線を具備し、前記画素に、アノード電圧を供給するアノード配線が形成され、前記表示画面に、光透過性を有するカソード電極が形成され、前記カソード電極の上層に、封止膜と、封止フィルムのうち少なくとも一方が形成され、前記画素は、画素電極と、前記画素電極と前記カソード電極間に形成されたＥＬ素子と、前記ＥＬ素子に電流を供給する駆動用トランジスタと、前記ＥＬ素子に流れる電流の経路に配置された第１のスイッチ用トランジスタと、前記駆動用トランジスタのゲート端子と接続され、前記映像信号に基づく電圧を保持するコンデンサと、前記駆動用トランジスタのゲート端子と他の端子間を短絡する第２のスイッチ用トランジスタとを有し、前記第２のスイッチ用トランジスタと、前記駆動用トランジスタとは、同一極性のトランジスタであり、前記第２のスイッチ用トランジスタは、マルチゲート構造であり、前記第１のスイッチ用トランジスタのゲート端子は、前記第１のゲート信号線が接続され、前記第２のスイッチ用トランジスタのゲート端子は、前記第２のゲート信号線が接続され、前記第２のゲート信号線に選択電圧が印加されている時は、前記第１のゲート信号線に非選択電圧が印加されるように制御され、前記アノード配線は、前記表示画面において、対向する２辺から引き出され、前記引き出し箇所から前記アノード電圧が供給されていることを特徴とするＥＬ表示装置である。
【０００６】
また、本発明は、前記ゲート信号線に印加する非選択電圧と選択電圧との制御は、前記ゲートドライバ回路のシフトレジスタに入力するスタートパルスに基づいてなされるよう構成されており、かつ、前記シフトレジスタの出力側と前記ゲート信号線間に、２以上のインバータ回路が形成されていることを特徴とするＥＬ表示装置である。
【０００７】
また、本発明は、前記ゲートドライバ回路の下層と、前記ゲートドライバ回路の上層のうち、少なくとも一方に、遮光膜が形成されていることを特徴とするＥＬ表示装置である。
【０００８】
また、本発明は、前記表示画面に、第１の色のＥＬ素子と、第２の色のＥＬ素子が形成され、前記第１のＥＬ素子に供給するカソード電極の電位と、前記第２のＥＬ素子に供給するカソード電極の電位とが異なっていることを特徴とするＥＬ表示装置である。
【０００９】
また、本発明は、前記画素に、カーボン膜が成膜されていることを特徴とするＥＬ表示装置である。
【００１０】
また、本発明は、前記ソース信号線上に、平滑膜が形成され、前記平滑膜上に、前記画素電極が形成されていることを特徴とするＥＬ表示装置である。
【００１１】
また、本発明は、前記コンデンサは、隣接する画素間の、非表示領域に形成されていることを特徴とするＥＬ表示装置である。
【００１２】
また、本発明は、前記ソース信号線に印加された電圧を放電するディスチャージ回路と、ソース信号線に印加された電圧を充電するプリチャージ回路のうち、少なくとも一方の回路を、更に具備することを特徴とするＥＬ表示装置である。
【００１３】
また、本発明は、前記ゲートドライバ回路と、前記画素の駆動用トランジスタとは、同一のプロセスで形成され、前記ソースドライバ回路は、半導体チップで形成され、前記ゲートドライバ回路への制御信号は、前記ソースドライバ回路でレベルシフトされて、前記ゲートドライバ回路に印加されることを特徴とするＥＬ表示装置である。
【発明の効果】
【００１４】
本発明によれば、開口率ならびに歩留まりをおとす要因である電流供給線を不要とすることで、開口率を大きくすると共に、層間ショート、層内ショートによる線欠陥の発生を防止し高い歩留まりを得ることができる。その上、製造が容易で、ＥＬ構造体の破壊がなく、信頼性が高く、低コストのアクティブマトリックス駆動タイプのＥＬ表示素子を提供できる。
【００１５】
また、本発明の表示パネル、表示装置等は、高画質、低消費電力、低コスト化、高輝度化等のそれぞれの構成に応じて特徴ある効果を発揮する。
【００１６】
なお、本発明を用いれば、低消費電力の情報表示装置を構成できるので、電力を消費しない。また、小型軽量化できるので、資源を消費しない。したがって、地球環境、宇宙環境に優しいこととなる。
【図面の簡単な説明】
【００１７】
【図１】本発明の表示装置の説明図
【図２】本発明の表示装置の断面図
【図３】本発明の表示装置の断面図
【図４】本発明の表示装置の断面図
【図５】本発明の表示パネルの回路構成図
【図６】本発明の表示パネルの説明図
【図７】本発明の情報表示装置の説明図
【図８】本発明の表示パネルの説明図
【図９】本発明の表示パネルの説明図
【図１０】本発明の表示装置の回路構成図
【図１１】本発明の表示装置の説明図
【図１２】本発明の表示装置の説明図
【図１３】本発明の表示装置の断面図
【図１４】本発明の表示装置の構成図
【図１５】本発明の表示装置の構成図
【図１６】本発明の表示装置の説明図
【図１７】本発明の表示装置の説明図
【図１８】本発明の情報表示装置の平面図
【図１９】本発明の表示装置のデータ伝送方法の説明図
【図２０】本発明の表示装置のデータ伝送方法の説明図
【図２１】本発明の表示装置のデータ伝送方法の説明図
【図２２】従来の表示パネルの回路構成図
【発明を実施するための形態】
【００１８】
本明細書において各図面は理解を容易にまたは作図を容易にするため、省略や拡大縮小した箇所がある。例えば、図３の表示パネルの断面図では封止膜７３等を十分厚く図示している。また、図５等では画素電極に信号を印加する薄膜トランジスタ（ＴＦＴ）等を省略している。また、本発明の表示パネル等では、位相補償のための位相フィルム等を省略しているが、適時付加することが望ましい。以上のことは他の図面に対しても同様である。
【００１９】
また、同一番号または記号を付した箇所は同一の材料あるいは機能もしくは動作を有するものである。
【００２０】
なお、各図面等で説明した内容は特に断りがなくとも、他の実施例と組み合わせることができる。例えば、図５の表示パネルにタッチパネル等を付加し、情報表示装置とすることができる。また、拡大レンズを取り付け、ビデオカメラ等のビューファインダを構成することもできる。また、本発明は各画素にＴＦＴが形成されたアクティブマトリックス型表示パネルを主として説明するがこれに限定されるものではなく、単純マトリックス型にも適用できるということはいうまでもない。このように、明細書、図面で説明した事項、内容、仕様は、特に例示されていなくとも、互いに組み合わせて適用させることができる。
【００２１】
（実施の形態１）
現在、低消費電力でかつ高表示品質であり、更に薄型化が可能な表示パネルとして、複数の有機エレクトロルミネッセンス（ＥＬ）素子をマトリックス状に配列して構成される有機ＥＬ表示パネルが注目されている。
【００２２】
有機ＥＬ表示パネルは、図２に示すように、画素電極としての透明電極４８が形成されたアレイ基板４９上に、電子輸送層、発光層、正孔輸送層等からなる少なくとも１層の有機ＥＬ層４７、及び反射膜４６（金属電極）が積層されたものである。透明電極４８（陽極（アノード））にプラス、反射膜４６（陰極（カソード））にマイナスの電圧を加え、両者間に直流電流を印加させることにより、有機ＥＬ層４７が発光する。
【００２３】
このように、良好な発光特性を期待することのできる有機化合物を有機ＥＬ層に使用することによって、ＥＬ表示パネルが実用に耐え得るものになっている。
【００２４】
なお、カソード電極あるいは反射膜はＩＴＯ電極に誘電体多層膜からなる光学的干渉膜を形成したものでもよい。誘電体多層膜とは低屈折率の誘電体膜と高屈折率の誘電体膜とを交互に多層形成したもの、つまり誘電体ミラーと呼ばれるものである。この誘電体多層膜は有機ＥＬ構造から放射される光の色調を良好なものにする機能（フィルタ効果）を有する。
【００２５】
反射膜４６（金属電極）には、アルミニウム、マグネシウム、インジウム、銅または各々の合金等の仕事関数が小さいもの、特にＡｌ−Ｌｉ合金を用いることが好ましい。
【００２６】
また、透明電極４８には、ＩＴＯ（錫ドープ酸化インジウム）等の仕事関数が大きい導電性材料または金等を用いることができる。なお、金を電極材料として用いた場合、電極は半透明の状態となる。
【００２７】
なお、画素電極４６などに薄膜を蒸着する際は、アルゴン雰囲気中で有機ＥＬ膜を成膜するとよい。また、画素電極４６としてのＩＴＯ上にカーボン膜２０〜５０ｎｍを成膜した場合、界面の安定性が向上し、発光輝度および発光効率も良好なものとなる。
【００２８】
（実施の形態２）
以下、本発明のＥＬ表示パネル構造の理解を容易とするため、まず、本発明の有機ＥＬ表示パネルの製造方法について説明をする。
【００２９】
放熱性を良くするため、アレイ基板４９はサファイアガラスで形成してもよい。
【００３０】
または熱伝導性のよい薄膜あるいは厚膜を形成したりしてもよい。例えば、ダイヤモンド薄膜を形成した基板を使用することが例示される。もちろん、石英ガラス基板、ソーダガラス基板を用いてもよい。その他、アルミナ等のセラミック基板や銅等からなる金属板を使用したり、絶縁膜に金属膜を蒸着あるいは塗布等、コーティングしたものを用いてもよい。画素電極を反射型とする場合は、基板材料としては基板の表面方向より光が出射されるので、ガラス、石英や樹脂等の透明ないし半透明材料の他、ステンレス等の非透過材料を用いることもできる。この構成を図３に図示する。図３ではカソード電極をＩＴＯ等の透明電極７２で形成している。
【００３１】
また、アレイ基板にはプラスチック基板を用いてもよい。プラスチック基板は割れにくく、また、軽量のため携帯電話の表示パネル用基板として最適である。プラスチック基板は、芯材となるベース基板の一方の面に補助の基板を接着剤で貼り合わせて積層基板として用いることが好ましい。もちろん、これらの基板は板に限定するものではなく、厚さ０．０５ｍｍ以上０．３ｍｍ以下のフィルムでもよい。
【００３２】
ベース基板の材料として、脂環式ポリオレフィン樹脂を用いることが好ましい。このような脂環式ポリオレフィン樹脂として日本合成ゴム社製のＡＲＴＯＮ（厚さ２００μｍの１枚板）が例示される。ベース基板の一方の面に、耐熱性、耐溶剤性または耐透湿性機能を持つハードコート層、および耐透気性機能を持つガスバリア層が形成されたポリエステル樹脂、ポリエチレン樹脂あるいはポリエーテルスルホン樹脂等からなる補助の基板（あるいはフィルムもしくは膜）を配置する。
【００３３】
１画素には複数のスイッチング素子あるいは電流制御素子としての薄膜トランジスタ（ＴＦＴ）を形成する。形成するＴＦＴは、同じ種類のＴＦＴであってもよいし、Ｐチャンネル型とＮチャンネル型のＴＦＴというように、違う種類のＴＦＴであってもよいが望ましくはスイッチング薄膜トランジスタ、駆動用薄膜トランジスタとも同極性のものが望ましい。またＴＦＴの構造は、プレーナー型のＴＦＴに限定されるものではなく、スタガー型でも逆スタガー型でもよく、また、セルフアライン方式を用いて不純物領域（ソース、ドレイン）が形成されたものでも、非セルフアライン方式によるものでもよい。
【００３４】
本発明のＥＬ表示素子は、アレイ基板上に、ホール注入電極（画素電極）となるＩＴＯと、１種以上の有機層と、電子注入電極とが順次積層されたＥＬ構造体を有し、前記アレイ基板にはＴＦＴが設けられている。
【００３５】
本発明のＥＬ表示素子を製造するには、まず、基板上にＴＦＴのアレイを所望の形状に形成する。そして、平滑化膜上の画素電極として透明電極であるＩＴＯをスパッタ法で成膜、パターニングする。その後、有機ＥＬ層、電子注入電極等を積層する。
【００３６】
ＴＦＴとしては、通常の多結晶シリコンＴＦＴを用いればよい。ＴＦＴは、ＥＬ構造体の各画素の端部に設けられ、その大きさは１０〜３０μｍ程度である。なお、画素の大きさは２０μｍ×２０μｍ〜３００μｍ×３００μｍ程度である。
【００３７】
アレイ基板上には、ＴＦＴの配線電極が設けられる。配線電極は抵抗が低く、しかもホール注入電極を電気的に接続して抵抗値を低く抑える機能があり、一般的にその配線電極は、Ａｌ、Ａｌおよび遷移金属（ただしＴｉを除く）、Ｔｉまたは窒化チタン（ＴｉＮ）のいずれか１種または２種以上を含有するものが使われるが、本発明においてはこの材料に限られるものではない。ＥＬ構造体の下地となるホール注入電極とＴＦＴの配線電極とを併せた全体の厚さとしては、特に制限はないが、通常１００〜１０００ｎｍ程度とすればよい。
【００３８】
ＴＦＴの配線電極とＥＬ構造体の有機層との間には絶縁層を設ける。絶縁層は、ＳｉＯ2等の酸化ケイ素、窒化ケイ素等の無機系材料をスパッタや真空蒸着で成膜したもの、ＳＯＧ（スピン・オン・グラス）で形成した酸化ケイ素層、フォトレジスト、ポリイミド、アクリル樹脂等の樹脂系材料の塗膜等、絶縁性を有するものであればいずれであってもよいが、この中ではポリイミドが好ましい。また、絶縁層は、配線電極を水分や腐食から守る耐食・耐水膜の役割も果たす。
【００３９】
ＥＬ構造体の発光ピークは２つ以上であってもかまわない。例えば、本発明のＥＬ表示素子における緑および青色発光部は、青緑色発光のＥＬ構造体と、緑色透過層または青色透過層との組み合わせにより得られる。赤色発光部は、青緑色発光のＥＬ構造体と、このＥＬ構造体の青緑発光を赤色に近い波長に変換する蛍光変換層により得ることができる。
【００４０】
次に、本発明のＥＬ表示素子を構成するＥＬ構造体について説明する。本発明のＥＬ構造体は、透明電極である電子注入電極と、１種以上の有機層と、ホール注入電極とを有する。有機層は、それぞれ少なくとも１層のホール輸送層および発光層を有し、例えば、電子注入輸送層、発光層、正孔輸送層、正孔注入層を順次有する。もしくは、ホール輸送層はなくてもよい。本発明のＥＬ構造体の有機層は、種々の構成とすることができ、電子注入輸送層を省略したり、あるいは発光層と一体としたり、正孔注入輸送層と発光層とを混合してもよい。
【００４１】
ホール注入電極は、ホール注入電極側から発光した光を取り出す構造であるため、ＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドープ酸化インジウム）、ＺｎＯ、ＳｎＯ2、Ｉｎ2Ｏ3等が例として挙げられるが、特にＩＴＯ、ＩＺＯが好ましい。ホール注入電極の厚さは、ホール注入を十分行える一定以上の厚さを有すれば良く、通常１０〜５００ｎｍ程度とすることが好ましい。また、ホール注入電極は素子の信頼性を向上させるために駆動電圧が低いことが必要であるが、好ましいものとして、１０〜３０Ω／□（膜厚５０〜３００ｎｍ）のＩＴＯが挙げられる。実際に使用する場合には、ＩＴＯ等のホール注入電極界面での反射による干渉効果が、光取り出し効率や色純度を十分に満たすように、電極の膜厚や光学定数を設定すればよい。このホール注入電極は、蒸着法等によっても形成できるが、スパッタ法により形成されることが好ましい。スパッタガスとしては、特に限定されるものはなく、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ等の不活性ガス、あるいはこれらの混合ガスを用いればよい。
【００４２】
電子注入電極は、スパッタ法等や好ましくは蒸着法で成膜される仕事関数の小さい金属、化合物または合金を用いた材料で構成される。例えば、Ｋ、Ｌｉ、Ｎａ、Ｍｇ、Ｌａ、Ｃｅ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ａｇ、Ｉｎ、Ｓｎ、Ｚｎ、Ｚｒ等の金属元素単体、または安定性を向上させるためにそれらを含む２成分、または３成分の合金系を用いることが好ましい。合金系としては、例えばＡｇ・Ｍｇ（Ａｇ：１〜２０ａｔ％）、Ａｌ・Ｌｉ（Ｌｉ：０．３〜１４ａｔ％）、Ｉｎ・Ｍｇ（Ｍｇ：５０〜８０ａｔ％）、Ａｌ・Ｃａ（Ｃａ：５〜２０ａｔ％）等が好ましい。電子注入電極薄膜の厚さは、電子注入を十分行える一定以上の厚さとすれば良く、０．１ｎｍ以上、好ましくは１ｎｍ以上とすればよい。また、その上限値に特に制限はないが、通常、膜厚は１００〜５００ｎｍ程度とすればよい。
【００４３】
正孔注入層は、ホール注入電極からの正孔の注入を容易にする機能を有し、正孔輸送層は、正孔を輸送する機能および電子を妨げる機能を有し、電荷注入層、電荷輸送層とも称される。
【００４４】
電子注入輸送層は、発光層に用いる化合物の電子注入輸送機能がさほど高くないとき等に設けられ、電子注入電極からの電子の注入を容易にする機能、電子を輸送する機能および正孔を妨げる機能を有する。
【００４５】
これらの正孔注入層、正孔輸送層および電子注入輸送層は、発光層へ注入される正孔や電子を増大・封止し、再結合領域を最適化させ、発光効率を改善する。なお、電子注入輸送層は、注入機能を持つ層と輸送機能を持つ層とに別個に設けてもよい。
【００４６】
発光層の厚さ、正孔注入層と正孔輸送層とを併せた厚さおよび電子注入輸送層の厚さは特に限定されず、形成方法によっても異なるが、通常５〜１００ｎｍ程度とすることが好ましい。
【００４７】
正孔注入層、正孔輸送層の厚さおよび電子注入輸送層の厚さは、再結合・発光領域の設計によるが、発光層の厚さと同程度もしくは１／１０〜１０倍程度とすればよい。また、正孔注入層、正孔輸送層の厚さ、および電子注入層と電子輸送層とを分ける場合のそれぞれの厚さは、注入層は１ｎｍ以上、輸送層は２０ｎｍ以上とするのが好ましい。このときの注入層、輸送層の厚さの上限は、通常、注入層で１００ｎｍ程度、輸送層で１００ｎｍ程度である。このような膜厚については注入輸送層を２層設けるときも同じである。
【００４８】
また、組み合わせる発光層や電子注入輸送層や正孔注入輸送層のキャリア移動度やキャリア密度（イオン化ポテンシャル・電子親和力により決まる）を考慮しながら膜厚をコントロールすることで、再結合領域・発光領域を自由に設計することが可能であり、発光色の設計や、両電極の干渉効果による発光輝度・発光スペクトルの制御や、発光の空間分布の制御を可能にできる。
【００４９】
本発明のＥＬ素子の発光層には、発光機能を有する化合物である蛍光性物質を含有させる。この蛍光性物質としては、例えば、特開昭６３−２６４６９２号公報等に開示されているようなトリス（８−キノリノラト）アルミニウム（Ａｌｑ３）等の金属錯体色素、特開平６−１１０５６９号公報（フェニルアントラセン誘導体）、特開平６−１１４４５６号公報（テトラアリールエテン誘導体）、特開平６−１００８５７号公報、特開平２−２４７２７８号公報等に開示されているような青緑色発光材料が挙げられる。
【００５０】
また、正孔注入層・正孔輸送層には、例えば、特開昭６３−２９５６９５号公報、特開平２−１９１６９４号公報、特開平３−７９２号公報、特開平５−２３４６８１号公報、特開平５−２３９４５５号公報、特開平５−２９９１７４号公報、特開平７−１２６２２５号公報、特開平７−１２６２２６号公報、特開平８−１００１７２号公報、ＥＰ０６５０９５５Ａ１等に記載されている各種有機化合物を用いることができる。
【００５１】
また、上記これらの正孔注入輸送層、発光層および電子注入輸送層の形成には、均質な薄膜が形成できることから真空蒸着法を用いることが好ましい。
【００５２】
（実施の形態３）
以下、本発明のＥＬ表示パネルの製造方法および構造についてさらに詳しく説明する。先にも説明したように、まず、アレイ基板４９に画素を駆動するＴＦＴ１１を形成する。１つの画素は４個または５個のＴＦＴで構成される。また、画素は電流プログラムされ、そのプログラムされた電流がＥＬ素子に供給される。このＴＦＴ１１の組合せ等画素構成については後に説明をする。次に、ＴＦＴ１１に正孔注入電極としての画素電極（透明電極）を形成する。透明電極４８はフォトリソグラフィーによりパターン化する。
【００５３】
フォトリソグラフィー後の基板処理は市販のレジスト剥離液（ジメチルスルホキシドとｎメチル２ピロリドンとの混合溶液）に浸漬して剥離を行った後、アセトンでリンスし、さらに発煙硝酸中に１分間浸漬して完全にレジストを除去する。透明電極４８であるＩＴＯ表面の洗浄は、基板の表裏両面に対して十分に行い、テトラメチルアンモニウムハイドロオキサイドの０．２３８％水溶液を十分に供給しながら、ナイロンブラシによる機械的な擦り洗浄を行うとよい。その後、純水で十分にすすぎ、スピン乾燥を行う。また有機薄膜ＥＬ素子の蒸着前には、市販のプラズマリアクター（ヤマト科学株式会社製、ＰＲ４１型）中で、酸素流量２０ｓｃｃｍ、圧力０．２Ｔｏｒｒ（２６．６Ｐａ）、高周波出力３００Ｗの条件で１分間の酸素プラズマ処理を行ってから、ＥＬ蒸着槽内に配置するとよい。
【００５４】
しかし、洗浄時に酸素プラズマ、Ｏ2アッシャーを使用すると、透明電極４８の周辺部の平滑化膜７１も同時にアッシングされ、透明電極４８の周辺部がえぐられてしまう。この課題を解決するために、本発明では図４で示すように透明電極４８周辺部にアクリル樹脂からなるエッジ保護膜８１を形成している。エッジ保護膜８１の構成材料としては、平滑化膜７１を構成するアクリル系樹脂、ポリイミド樹脂等の有機材料と同一の材料が例示され、その他、ＳｉＯ2、ＳｉＮｘ等の無機材料やＡｌ2Ｏ3等も例示される。
【００５５】
エッジ保護膜８１は透明電極４８のパターニング後、透明電極４８間を埋めるように形成される。もちろん、このエッジ保護膜８１を２μｍ以上４μｍ以下の高さに形成し、有機ＥＬ材料を塗り分ける際のメタルマスクの土手（メタルマスクが透明電極４８と直接接しないようにするスペーサ）としてもよいことは言うまでもない。
【００５６】
真空蒸着装置は市販の高真空蒸着装置（日本真空技術株式会社製、ＥＢＶ−６ＤＡ型）を改造した装置を用いる。主たる排気装置は排気速度１５００リットル／ｍｉｎのターボ分子ポンプ（大阪真空株式会社製、ＴＣ１５００）であり、到達真空度は約１×１０ｅ-6Ｔｏｒｒ（１３３．３２２×１０ｅ−６Ｐａ）以下であり、全ての蒸着は２〜３×１０ｅ-6Ｔｏｒｒ（２６６．６〜３９９．９×１０−６Ｐａ）の範囲で行う。また、全ての蒸着はタングステン製の抵抗加熱式蒸着ボートに直流電源（菊水電子株式会社製、ＰＡＫ１０−７０Ａ）を接続して行うとよい。
【００５７】
このようにして真空層中に配置したアレイ基板上に、カーボン膜２０〜５０ｎｍを成膜する。次に、正孔注入層として４−（Ｎ，Ｎ−ビス（ｐ−メチルフェニル）アミノ）−α−フェニルスチルベンを０．３ｎｍ／ｓの蒸着速度で膜厚約５ｎｍに形成する。
【００５８】
正孔輸送層として、Ｎ，Ｎ’−ビス（４’−ジフェニルアミノ−４−ビフェニリル）−Ｎ，Ｎ’−ジフェニルベンジジン（保土ヶ谷化学株式会社製）と、４−Ｎ，Ｎ−ジフェニルアミノ−α−フェニルスチルベンを、それぞれ０．３ｎｍ／ｓおよび０．０１ｎｍ／ｓの蒸着速度で共蒸着して膜厚約８０ｎｍに形成する。
【００５９】
発光層（電子輸送層）としてトリス（８−キノリノラト）アルミニウム（同仁化学株式会社製）を０．３ｎｍ／ｓの蒸着速度で膜厚約４０ｎｍに形成する。
【００６０】
次に、電子注入電極として、ＡｌＬｉ合金（高純度化学株式会社製、Ａｌ／Ｌｉ重量比９９／１）から低温でＬｉのみを、約０．１ｎｍ／ｓの蒸着速度で膜厚約１ｎｍに形成し、続いてそのＡｌＬｉ合金をさらに昇温し、Ｌｉが出尽くした状態から、Ａｌのみを約１．５ｎｍ／ｓの蒸着速度で膜厚約１００ｎｍに形成し、積層型の電子注入電極とした。
【００６１】
このようにして作成した有機薄膜ＥＬ素子は、蒸着槽内を乾燥窒素でリークした後、乾燥窒素雰囲気下で、コーニング７０５９ガラス製の封止フタ４１をシール剤４５（アネルバ株式会社製、商品名スーパーバックシール９５３−７０００）で貼り付けて表示パネルとした。なお、封止フタ４１とアレイ基板４９との空間には乾燥剤５５を配置する。これは、有機ＥＬ膜が湿度に弱いため、乾燥剤５５によりシール剤４５を浸透する水分を吸収し有機ＥＬ膜４７の劣化を防止している。
【００６２】
シール剤４５からの水分の浸透を抑制するためには外部からの経路（パス）を長くすることが良好な対策である。このため、本発明の表示パネルでは、表示領域の周辺部に微細な凹部４３、凸部４４を形成している。アレイ基板４９の周辺部に形成した凸部４４は少なくとも２重に形成する。凸と凸との間隔（形成ピッチ）は１００μｍ以上５００μｍ以下に、また、凸の高さは３０μｍ以上３００μｍ以下に形成することが好ましい。この凸部はスタンパ技術で形成する。
【００６３】
一方、封止フタ４１にも凹部４３を形成する。凹部４３の形成ピッチは凸部４４の形成ピッチと同一にする。このようにすることで、凹部４３に凸部４４がちょうどはまり込むので、表示パネルの製造時に封止フタ４１とアレイ基板４９との位置ずれが発生しない。凹部４３と凸部４４間にはシール剤４５を配置する。シール剤４５は封止フタ４１とアレイ基板４９とを接着するとともに、外部からの水分の浸入を防止する。
【００６４】
シール剤４５としてはＵＶ（紫外線）硬化型でアクリル系の樹脂からなるものを用いることが好ましい。また、アクリル樹脂はフッ素基を有するものを用いることが好ましい。その他、エポキシ系の接着剤あるいは粘着剤を用いてもよい。接着剤あるいは粘着剤の屈折率は１．４７以上１．５４以下のものを用いることが好ましい。特にシール接着剤は酸化チタンの微粉末、酸化シリコン等の微粉末を重量比で６５％以上９５％以下の割合で添加し、この微粉末の粒子径を平均直径２０μｍ以上１００μｍ以下とすることが好ましい。これは微粉末の重量比が多くなるほど外部からの湿度の進入を抑制する効果が高くなるからである。しかし、あまりに多いと気泡等が入りやすく、かえって空間が大きくなりシール効果が低下してしまう。
【００６５】
乾燥剤の重量はシールの長さ１０ｍｍあたり０．０４ｇ以上０．２ｇ以下、できれば０．０６ｇ以上０．１５ｇ以下とすることが望ましい。これは乾燥剤の量が少なすぎると水分防止効果が薄れ、すぐに有機ＥＬ層が劣化するためである。逆に多すぎると乾燥剤がシールをする際に障害となり、良好なシールを行うことができない。
【００６６】
図２ではガラスのフタ４１を用いて封止する構成であるが、図３のようにフィルムを用いた封止であってもよい。例えば、封止フィルムとしては電解コンデンサのフィルムにＤＬＣ（ダイヤモンド ライク カーボン）を蒸着したものを用いることが例示される。このフィルムは水分浸透性が極めて悪い（防湿）ので、封止膜７３として使用可能である。また、ＤＬＣ膜を透明電極７２の表面に直接蒸着する構成でも可能である。
【００６７】
有機ＥＬ層４７から発生した光の半分は、反射膜４６で反射され、アレイ基板４９を透過して出射される。しかし、反射膜４６は外光を反射するため写り込みが発生し、表示コントラストを低下させる。この対策のために、アレイ基板４９にλ／４板５０および偏光板５４を配置している。なお、画素が反射電極の場合は有機ＥＬ層４７から発生した光は上方向に出射される。したがって、λ／４板５０および偏光板５４は光出射側に配置されなければならない。なお、反射型画素は、透明電極４８を、アルミニウム、クロム、銀等で構成されている。また、透明電極４８の表面に、凸部（もしくは凹凸部）を設けることで有機ＥＬ層との界面が広くなって発光面積が大きくなり、発光効率が向上する。
【００６８】
アレイ基板４９と偏光板（偏光フィルム）５４間には１枚あるいは複数の位相フィルム（位相板、位相回転手段、位相差板、位相差フィルム）が配置される。位相フィルムとしてはポリカーボネートを使用することが好ましい。この位相フィルムは入射光を出射光に対して位相差を発生させ、効率よく光変調を行うのに寄与する。
【００６９】
その他、位相フィルムとして、ポリエステル樹脂、ＰＶＡ樹脂、ポリサルホン樹脂、塩化ビニール樹脂、ゼオネックス樹脂、アクリル樹脂、ポリスチレン樹脂等の有機樹脂板あるいは有機樹脂フィルム等を用いてもよい。その他、水晶等の結晶を用いてもよい。１つの位相板の位相差は一軸方向に５０ｎｍ以上３５０ｎｍ以下、できれば８０ｎｍ以上２２０ｎｍ以下とすることが好ましい。
【００７０】
なお、図３に図示するように位相フィルムと偏光板とを一体化した円偏光板７４（円偏光フィルム）を用いてもよい。
【００７１】
λ／４板（位相フィルム）５０は染料あるいは顔料で着色し、カラーフィルタとしての機能をもたせることが好ましい。特に有機ＥＬ層は赤（Ｒ）の純度が悪いので、着色したλ／４板５０で一定の波長範囲をカットして色温度を調整する。カラーフィルタは、染色フィルタとして顔料分散タイプの樹脂で設けられるのが一般的であり、この顔料が特定の波長帯域の光を吸収し、吸収されなかった波長帯域の光を透過する。
【００７２】
以上のように、位相フィルムの一部もしくは全体を着色したり、一部もしくは全体に拡散機能をもたせてもよい。また、表面をエンボス加工したり、反射防止のために反射防止膜を形成してもよい。また、画像表示に有効でない箇所もしくは支障のない箇所に、遮光膜もしくは光吸収膜を形成し、表示画像の黒レベルをひきしめたり、ハレーション防止によるコントラスト向上効果を発揮させたりすることが好ましい。また、位相フィルムの表面に凹凸を形成することによりかまぼこ状あるいはマトリックス状にマイクロレンズを形成してもよい。マイクロレンズは１つの画素電極あるいは３原色の画素にそれぞれ対応するように配置しておく。
【００７３】
先にも記述したが、カラーフィルタの形成時に圧延、もしくは光重合により一定の方向に位相差を発生させることができるので、位相フィルムの機能はカラーフィルタに持たせてもよい。その他、図３の平滑化膜７１を光重合させることにより位相差を持たせてもよい。このように構成すれば位相フィルムを基板外に構成あるいは配置する必要がなくなり、表示パネルの構成も簡易になり低コスト化が望める。なお、以上の事項は偏光板にも適用できる。
【００７４】
偏光板（偏光フィルム）５４を構成する主たる材料としてはＴＡＣフィルム（トリアセチルセルロースフィルム）が最適である。ＴＡＣフィルムは、優れた光学特性、表面平滑性および加工適性を有するからである。ＴＡＣフィルムの製造については、溶液流延製膜技術で作製することが最適である。
【００７５】
偏光板はヨウ素等をポリビニールアルコール（ＰＶＡ）樹脂に添加した樹脂フィルムのものが例示される。一対の偏光分離手段の偏光板は入射光のうち特定の偏光軸方向と異なる方向の偏光成分を吸収することにより偏光分離を行うので、光の利用効率が比較的悪い。そこで、入射光のうち特定の偏光軸方向と異なる方向の偏光成分（ｒｅｆｌｅｃｔｉｖｅ ｐｏｌａｒｉｚｅｒ：リフレクティブ・ポラライザー）を反射することにより偏光分離を行う反射偏光子を用いてもよい。このように構成すれば、反射偏光子により光の利用効率が高まって、偏光板を用いた上述の例よりもより明るい表示が可能となる。
【００７６】
また、このような偏光板や反射偏光子以外にも、本発明の偏光分離手段としては、コレステリック液晶層と（１／４）λ板を組み合わせたもの、ブリュースターの角度を利用して反射偏光と透過偏光とに分離するもの、ホログラムを利用するもの、偏光ビームスプリッタ（ＰＢＳ）等を用いることも可能である。
【００７７】
図２では図示していないが、偏光板５４の表面にはＡＩＲコートを施している。ＡＩＲコートは誘電体単層膜もしくは多層膜で形成する構成が例示される。その他、１．３５〜１．４５の低屈折率の樹脂を塗布してもよい。例えば、フッ素系のアクリル樹脂等が例示される。特に屈折率が１．３７以上１．４２以下のものが良好である。
【００７８】
また、ＡＩＲコートには３層構成あるいは２層構成がある。３層構成は広い可視光の波長帯域での反射を防止するために用いられ、これをマルチコートと呼ぶ。２層構成は特定の可視光の波長帯域での反射を防止するために用いられ、これをＶコートと呼ぶ。マルチコートとＶコートは表示パネルの用途に応じて使い分ける。なお、ＡＩＲコートは２層構成以上のものと限定されるものではなく、１層構成でもよい。
【００７９】
マルチコートの場合は酸化アルミニウム（Ａｌ2Ｏ3）を光学的膜厚ｎｄ＝λ／４、ジルコニウム（ＺｒＯ2）をｎｄ１＝λ／２、フッ化マグネシウム（ＭｇＦ2）をｎｄ１＝λ／４積層して形成する。通常、薄膜はλ＝５２０ｎｍもしくはその近傍の値として形成される。Ｖコートの場合は一酸化シリコン（ＳｉＯ）を光学的膜厚ｎｄ１＝λ／４とフッ化マグネシウム（ＭｇＦ2）をｎｄ１＝λ／４、もしくは酸化イットリウム（Ｙ2Ｏ3）とフッ化マグネシウム（ＭｇＦ2）をｎｄ１＝λ／４積層して形成する。ＳｉＯは青色側に吸収帯域があるため青色光を変調する場合は物質の安定性から見てもＹ2Ｏ3を用いた方がよい。また、ＳｉＯ2薄膜を使用してもよい。もちろん、低屈折率の樹脂等を用いてＡＩＲコートとしてもよい。例えば、フッ素等のアクリル樹脂が例示される。これらは紫外線硬化タイプを用いることが好ましい。
【００８０】
なお、表示パネルに静電気がチャージされることを防止するため、表示パネル等の表面に親水性の樹脂を塗布しておくことが好ましい。その他、表面反射を防止するため、偏光板５４の表面等にエンボス加工を行ってもよい。
【００８１】
また、透明電極４８にはＴＦＴが接続されるとしたがこれに限定されるものではない。アクティブマトリックスは、スイッチング素子として薄膜トランジスタ（ＴＦＴ）の他、ダイオード方式（ＴＦＤ）、バリスタ、サイリスタ、リングダイオード、ＰＬＺＴ素子等でも可能である。また、ＴＦＴはＬＤＤ（ロー ドーピング ドレイン）構造を採用することが好ましい。なお、ＴＦＴとは、ＦＥＴなどスイッチング等のトランジスタ動作をするすべての素子一般を意味する。また、ＥＬ膜の構成、パネル構造等は単純マトリックス型表示パネルにも適用できる。また、本明細書ではＥＬ素子として有機ＥＬ素子を例にあげて説明したがこれに限定されるものではなく、無機ＥＬ素子でも適用できる。
【００８２】
有機ＥＬパネルに用いられるアクティブマトリックス方式は、（１）特定の画素を選択し、必要な表示情報を与えられること、（２）１フレーム期間を通じてＥＬ素子に電流を流すことができることという２つの条件を満たさせなければならない。この２つの条件を満たすため、図２２に示す従来の有機ＥＬの素子構成において、第１のＴＦＴ１１ａは画素を選択するためのスイッチング用薄膜トランジスタ、第２のＴＦＴ１１ｂはＥＬ素子１５に電流を供給するための駆動用薄膜トランジスタとする。ここで液晶に用いられるアクティブマトリックス方式と比較すると、ＴＦＴ１１ａは液晶用にも必要であるが、ＴＦＴ１１ｂはＥＬ素子１５を点灯させるために必要である。この理由として、液晶の場合は、電圧を印加することでオン状態を保持することができるが、ＥＬ素子１５の場合は、電流を流し続けなければ画素１６の点灯状態を維持できないからである。
【００８３】
したがって、有機ＥＬパネルでは電流を流し続けるためにＴＦＴ１１ｂをオンさせ続けなければならない。走査線、データ線が両方ともオンになると、ＴＦＴ１１ａを通してキャパシタ１９に電荷が蓄積される。このキャパシタ１９がＴＦＴ１１ｂのゲートに電圧を加え続けるため、ＴＦＴ１１ａがオフになっても、電流供給線２０から電流が流れ続け、１フレーム期間にわたり画素１６をオンできる。
【００８４】
この構成を用いて階調を表示させる場合、ＴＦＴ１１ｂのゲート電圧として階調に応じた電圧を印加する必要がある。したがって、ＴＦＴ１１ｂのオン電流のばらつきがそのまま表示に現れる。
【００８５】
トランジスタのオン電流は単結晶で形成されたトランジスタであれば、きわめて均一であるが、安価なガラス基板に形成することのできる、形成温度が４５０度以下の低温ポリシリコン技術で形成した低温多結晶トランジスタでは、±０．２Ｖ〜０．５Ｖの範囲でその閾値のばらつきを持つため、ＴＦＴ１１ｂを流れるオン電流がこれに対応してばらつき、表示ムラが発生する。これらのムラは、閾値電圧のばらつきのみならず、ＴＦＴの移動度、ゲート絶縁膜の厚み等でも発生する。
【００８６】
したがって、アナログ的に階調を表示させる方法では、均一な表示を得るために、デバイスの特性を厳密に制御する必要があり、現状の低温多結晶ポリシリコンＴＦＴではこのばらつきを所定範囲以内に抑えるというスペックを満たせない。この問題を解決するために、１画素内に４つのトランジスタを設けて、閾値電圧のばらつきをコンデンサにより補償させて均一な電流を得る方法や、定電流回路を１画素ごとに形成し電流の均一化を図る方法等が考えられる。
【００８７】
しかしながら、これらの方法は、プログラムされる電流がＥＬ素子１５を通じてなされるため、電流経路が変化した場合に電源ラインに接続されるスイッチングトランジスタに対し駆動電流を制御するトランジスタがソースフォロワとなり駆動マージンが狭くなる。そのため、駆動電圧が高くなるという課題を有することになる。
【００８８】
また、電源に接続するスイッチングトランジスタをインピーダンスの低い領域で使用する必要があり、この動作範囲がＥＬ素子１５の特性変動により影響を受けるという課題もある。その上、飽和領域における電圧電流特性にキンク電流が発生した場合、またはトランジスタの閾値電圧の変動が発生した場合、記憶された電流値が変動するとう課題もある。
【００８９】
本発明のＥＬ素子構造は、上記課題に対して、ＥＬ素子１５に流れる電流を制御するトランジスタが、ソースフォロワ構成とならず、かつそのトランジスタにキンク電流があっても、キンク電流の影響を最小限に抑えることができ、記憶される電流値の変動をも小さくすることができる構成である。
【００９０】
本発明のＥＬ素子構造は、具体的には図５（ａ）に示すように単位画素が最低４つからなる複数のＴＦＴ１１ならびにＥＬ素子により形成される。なお、画素電極はソース信号線と重なるように構成する。つまり、ソース信号線１８上に絶縁膜あるいはアクリル材料からなる平滑化膜を形成して絶縁し、この絶縁膜上に画素電極を形成する。このようにソース信号線１８上に画素電極を重ねる構成をハイアパーチャ（ＨＡ）構造と呼ぶ。
【００９１】
第１のゲート信号線（第１の走査線）１７ａをアクティブ（ＯＮ電圧を印加）とすることにより第１のＴＦＴ（あるいはスイッチング素子）１１ａおよび第３のＴＦＴ（あるいはスイッチング素子）１１ｃを通して、前記ＥＬ素子１５に流すべき電流値を流し、第１のＴＦＴのゲートとドレイン間を短絡するように第２のＴＦＴ１１ｂが第1のゲート信号線１７ａをアクティブ（ＯＮ電圧を印加）とすることで開くと共に、第１のＴＦＴ１１ａのゲートとソース間に接続されたキャパシタ１９に、前記電流値を流すように第１のＴＦＴ１１ａのゲート電圧（あるいはドレイン電圧）を記憶させる。
【００９２】
なお、第１のＴＦＴ１１ａのソース−ゲート間容量であるキャパシタ１９は０．２ｐＦ以上の容量とすることが好ましい。他の構成として、別途キャパシタを形成する例もある。これはキャパシタ電極レイヤーとゲート絶縁膜およびゲートメタルから蓄積容量を形成する構成例である。Ｍ３トランジスタ１１ｃのリークによる輝度低下を防止する観点、表示動作を安定化させるための観点からはこのように別途キャパシタを構成する方が好ましい。
【００９３】
なお、キャパシタ１９は隣接する画素間の非表示領域に形成されることが好ましい。一般的に、フルカラー有機ＥＬ層を作成する場合、有機ＥＬ層をメタルマスクによるマスク蒸着で形成するため、ＥＬ層の形成位置に位置ずれが発生し、各色の有機ＥＬ層が重なる危険性がある。そのため、各色の隣接する画素間の非表示領域は１０μｍ以上離れていなければならず、またこの部分は発光に寄与しない部分となる。したがって、キャパシタ１９をこの領域に形成することは開口率向上のために有効な手段となる。
【００９４】
次に、第１のゲート信号線１７ａを非アクティブ（ＯＦＦ電圧を印加）、第２のゲート信号線１７ｂをアクティブとして、電流の流れる経路を前記第１のＴＦＴ１１ａならびにＥＬ素子１５に接続された第４のＴＦＴ１１ｄならびに前記ＥＬ素子１５を含む経路に切り替えて、記憶した電流を前記ＥＬ素子１５に流すように動作する。
【００９５】
この回路は１画素内に４つのＴＦＴ１１を有しており、第１のトランジスタＭ１のゲートは第２のトランジスタＭ２のソースに接続されており、第２のトランジスタＭ２および第３のトランジスタＭ３のゲートは第1のゲート信号線１７ａに、第２のトランジスタＭ２のドレインは第３のトランジスタＭ３のソースならびに第４のトランジスタＭ４のソースに接続され、第３のトランジスタＭ３のドレインはソース信号線１８に接続されている。第４のトランジスタＭ４のゲートは第２のゲート信号線１７ｂに接続され、第４のトランジスタＭ４のドレインはＥＬ素子１５のアノード電極に接続されている。
【００９６】
なお、図５ではすべてのＴＦＴはＰチャンネルで構成している。Ｐチャンネルは多少ＮチャンネルのＴＦＴに比較してモビリティが低いが、耐圧が大きくまた劣化も発生しにくいので好ましい。しかし、本発明はＥＬ素子構成をＰチャンネルで構成することのみに限定するものではない。Ｎチャンネルのみで構成してもよく、また、ＮチャンネルとＰチャンネルの両方を用いて構成してもよい。
【００９７】
なお、第３および第４のトランジスタは同一の極性、かつＮチャンネルで構成し、第1および第２のトランジスタはＰチャンネルで構成することが好ましい。一般的にＰチャンネルトランジスタはＮチャンネルトランジスタと比較して、信頼性が高い、キンク電流が少ない等の特長があり、電流を制御することによって目的とする発光強度を得るＥＬ素子に対しては、第１のＴＦＴ１１ａをＰチャンネルにすると効果が大きくなる。
【００９８】
以下、本発明のＥＬ素子構成について図６を用いて説明する。本発明のＥＬ素子構成は２つのタイミングにより制御される。第１のタイミングは必要な電流値を記憶させるタイミングである。このタイミングでＴＦＴ１１ｂならびにＴＦＴ１１ｃがＯＮすることにより、等価回路として図６（ａ）となる。ここで、信号線より所定の電流Ｉ１が書き込まれる。これによりＴＦＴ１１ａはゲートとドレインが接続された状態となり、このＴＦＴ１１ａとＴＦＴ１１ｃを通じて電流Ｉ１が流れる。従って、ＴＦＴ１１ａのソース−ゲート間の電圧は電流Ｉ１が流れるようにＶ１となる。
【００９９】
第２のタイミングはＴＦＴ１１ａとＴＦＴ１１ｃが閉じ、ＴＦＴ１１ｄが開くタイミングであり、そのときの等価回路は図６（ｂ）となる。この場合、Ｍ１のＴＦＴ１１ａは常に飽和領域で動作するため、電流Ｉ１は一定となり、ＴＦＴ１１ａのソース−ゲート間の電圧Ｖ１は保持されたままとなる。
【０１００】
なお、ＴＦＴ１１ａのゲートとＴＦＴ１１ｃのゲートは同一のゲート信号線１７ａに接続している。しかし、ＴＦＴ１１ａのゲートとＴＦＴ１１ｃのゲートとを異なるゲート信号線１７ｂに接続してもよい（ＳＡ１とＳＡ２とを個別に制御できるようにする）。つまり、１画素のゲート信号線は３本となってもよい（図５の構成は２本である）。ＴＦＴ１１ａのゲートのＯＮ／ＯＦＦタイミングとＴＦＴ１１ｃのゲートのＯＮ／ＯＦＦタイミングを個別に制御することにより、ＴＦＴ１１のばらつきによるＥＬ素子１５の電流値ばらつきをさらに低減することができる。
【０１０１】
第1のゲート信号線１７ａと第２のゲート信号線１７ｂとを共通にし、第３および第４のトランジスタを異なった導電型（ＮチャンネルとＰチャンネル）とすると、駆動回路の簡略化、ならびに画素の開口率を向上させることが出来る。このように構成すれば、本発明の動作タイミングとしては信号線からの書き込み経路がオフになる。すなわち所定の電流が記憶される際に、電流の流れる経路に分岐があると正確な電流値がＭ１のソース−ゲート間容量（コンデンサ）に記憶されない。ＴＦＴＭ３とＴＦＴＭ４を異なった導電形とし、お互いの閾値を制御することによって走査線の切り替わりのタイミングで必ずＭ３がオフした後にＭ４がオンすることが可能になる。ただしこの場合、お互いの閾値を正確にコントロールするため、プロセスの注意が必要である。
【０１０２】
なお、以上述べた回路は最低４つのトランジスタで実現可能であるが、より正確なタイミングのコントロールあるいは後述するように、ミラー効果低減のためにＴＦＴ１１ｅ（Ｍ５）を図５（ｂ）に示すようにカスケード接続してトランジスタの総数が４以上になっても動作原理は同じである。このようにＴＦＴ１１ｅを加えた構成とすることにより、トランジスタＭ３を介してプログラムした電流をより精度よくＥＬ素子１５に流すことができるようになる。
【０１０３】
図５の構成において、第１のＴＦＴ１１ａの飽和領域における電流値Ｉｄｓが下式の条件を満たすことがさらに好ましい。なお、下式においてλの値は、隣接する画素間において０．０１以上０．０６以下の条件を満たすものである。
【０１０４】
Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）2（１＋Ｖｄｓ＊λ）
本発明では、ＴＦＴ１１ａの動作範囲を飽和領域に限定するが、一般的に飽和領域におけるトランジスタ特性は、理想的な特性より外れ、ソース−ドレイン間電圧の影響を受ける（ミラー効果）。
【０１０５】
隣接する画素におけるそれぞれのＴＦＴ１１ａにΔＶｔなる閾値のシフトが発生した場合を考える。この場合、記憶される電流値は同じである。閾値のシフトをΔＬとすれば、約ΔＶ×λはＴＦＴ１１ａの閾値が変動することによるＥＬ素子１５の電流値のずれに相当する。したがって、電流のずれをｘ（％）以下に抑えるためには、閾値のシフトの許容量を隣接する画素間でｙ（Ｖ）として、λは０．０１×ｘ／ｙ以下でなければならないことが判る。この許容値はアプリケーションの輝度により変化する。輝度が１００ｃｄ／ｍ2から１０００ｃｄ／ｍ2までの輝度領域においては、変動量が２％以上あれば人間は変動した境界線を認識する。したがって、輝度（電流量）の変動量が２％以内であることが必要である。輝度が１００ｃｄ／ｃｍ2より高い場合は隣接する画素の輝度変動量は２％以上となる。本発明のＥＬ表示素子を携帯端末用ディスプレイとして用いる場合、その要求輝度は１００ｃｄ／ｍ2程度である。実際に図５の画素構成を試作し、閾値の変動を測定すると、隣接する画素のＴＦＴ１１ａにおいては閾値の変動の最大値は０．３Ｖであることが判った。したがって、輝度の変動を２％以内に抑えるためにλは０．０６以下でなければならない。しかし、人間が変化を認識することができないので、０．０１以下にする必要はない。また、この閾値のばらつきを達成するためにはトランジスタサイズを十分大きくする必要があり、非現実的である。
【０１０６】
また、第１のＴＦＴ１１ａの飽和領域における電流値Ｉｄｓが下式を満たすように構成されることが好ましい。なお、λの変動が隣接する画素間において１％以上５％以下とする。
【０１０７】
Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）2（１＋Ｖｄｓ＊λ）
隣接する画素間において、たとえ閾値の変動が存在しない場合でも上記式のλに変動があれば、ＥＬ素子を流れる電流値が変動する。変動を±２％以内に抑えるためには、λの変動を±５％に抑えなければならない。しかし、人間が変化を認識することができないので、１％以下にする必要はない。また、１％以下を達成するためにはトランジスタサイズを相当に大きくする必要があり、非現実的である。
【０１０８】
また、実験、アレイ試作および検討によれば第１のＴＦＴ１１ａのチャンネル長を１０μｍ以上２００μｍ以下とすることが好ましい。さらに好ましくは、第１のＴＦＴ１１ａのチャンネル長を１５μｍ以上１５０μｍ以下とすることが好ましい。これは、チャンネル長Ｌを長くした場合、チャンネルに含まれる粒界が増えることによって電界が緩和され、キンク効果が低く抑えられるためであると考えられる。
【０１０９】
また、画素を構成するＴＦＴ１１が、レーザ再結晶化方法（レーザアニ−ル）により形成されたポリシリコンＴＦＴで形成され、すべてのトランジスタにおけるチャンネルの方向がレーザの照射方向に対して同一の方向であることが好ましい。
【０１１０】
本発明の目的は、トランジスタ特性のばらつきが表示に影響を与えない回路構成を提案するものであり、そのために４トランジスタ以上が必要となる。これらのトランジスタ特性により、回路定数を決定する場合、４つのトランジスタの特性がそろわなければ、適切な回路定数を求めることが困難である。レーザ照射の長軸方向に対して、チャンネル方向が水平の場合と垂直の場合では、トランジスタ特性の閾値と移動度が異なって形成される。なお、どちらの場合もばらつきの程度は同じである。水平方向と垂直方向では、移動度、閾値の平均値が異なる。したがって、画素を構成するすべてのトランジスタのチャンネル方向は同一である方が望ましい。
【０１１１】
また、キャパシタ１９の容量値をＣｓ、第２のＴＦＴ１１ｂのオフ電流値をＩｏｆｆとした場合、次式を満たすことが好ましい。
【０１１２】
３＜Ｃｓ／Ｉｏｆｆ＜２４
さらに好ましくは、次式を満たすことが好ましい。
【０１１３】
６＜Ｃｓ／Ｉｏｆｆ＜１８
ＴＦＴ１１ｂのオフ電流を５ｐＡ以下とすることにより、ＥＬ素子を流れる電流値の変化を２％以下に抑えることが可能である。これはリーク電流が増加すると、電圧非書き込み状態においてゲート−ソース間（コンデンサの両端）に貯えられた電荷を１フィールド間保持できないためである。したがって、キャパシタ１９の蓄積用容量が大きければオフ電流の許容量も大きくなる。前記式を満たすことによって隣接画素間の電流値の変動を２％以下に抑えることができる。
【０１１４】
また、アクティブマトリックスを構成するトランジスタがｐ−ｃｈポリシリコン薄膜トランジスタによって構成され、ＴＦＴ１１ｂがデュアルゲート以上であるマルチゲート構造とされることが好ましい。ＴＦＴ１１ｂは、ＴＦＴ１１ａのソース−ドレイン間のスイッチとして作用するため、できるだけＯＮ／ＯＦＦ比の高い特性が要求される。ＴＦＴ１１ｂのゲートの構造をデュアルゲート構造以上のマルチゲート構造とすることによりＯＮ／ＯＦＦ比の高い特性を実現できる。
【０１１５】
また、アクティブマトリックスを構成するトランジスタがポリシリコン薄膜トランジスタで構成されており、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）を５４μｍ2以下とすることが好ましい。（チャンネル幅Ｗ）＊（チャンネル長Ｌ）とトランジスタ特性のばらつきとは相関がある。トランジスタ特性におけるばらつきの原因は、レーザの照射によるエネルギーのばらつき等に起因するものが多く、これを吸収するためには、できるだけレーザの照射ピッチ（一般的には１０数μｍ）をチャンネル内により多く含む構造が望ましい。そこで、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）を５４μｍ2以下とすると、レーザ照射に起因するばらつきがなく、特性のそろった薄膜トランジスタを得ることができる。なお、あまりにもトランジスタサイズが小さくなると面積による特性ばらつきが発生するので、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）は９μｍ2以上、さらに好ましくは、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）は１６μｍ2以上４５μｍ2以下となるようにする。
【０１１６】
また、隣接する単位画素での第１のＴＦＴ１１ａの移動度変動を２０％以下にすることが好ましい。なぜなら、移動度が不足することによりスイッチングトランジスタの充電能力が劣化し、時間内に必要な電流値を流すまでに、Ｍ１のゲート−ソース間の容量を充電できないからである。したがって、移動のばらつきを２０％以内に抑えることで画素間の輝度のばらつきを認知限以下にすることができる。
【０１１７】
以上、図５を画素構成として説明したが、図７、図８に図示する構成にも適用することができる。以下、図７等の画素構成について説明をする。
【０１１８】
ＥＬ素子１５に流す電流を設定する時、ＴＦＴ１１ａに流す信号電流をＩｗ、その結果ＴＦＴ１１ａに生ずるゲート−ソース間電圧をＶｇｓとする。書き込み時はＴＦＴ１１ｄによってＴＦＴ１１ａのゲート−ドレイン間が短絡されているので、ＴＦＴ１１ａは飽和領域で動作する。よって、信号電流Ｉｗは、以下の数式で与えられる。
【０１１９】
（数１）
Ｉｗ＝μ１・Ｃｏｘ１・Ｗ１／Ｌ１／２（Ｖｇｓ−Ｖｔｈ１）2
ここでのＣｏｘは単位面積当たりのゲート容量であり、Ｃｏｘ＝ε０・εｒ／ｄで与えられる。ＶｔｈはＴＦＴの閾値、μはキャリアの移動度、Ｗはチャンネル幅、Ｌはチャンネル長、ε０は真空の移動度、εｒはゲート絶縁膜の比誘電率を示し、ｄはゲート絶縁膜の厚みである。
【０１２０】
ＥＬ素子１５に流れる電流をＩｄｄとすると、Ｉｄｄは、ＥＬ素子１５と直列に接続されるＴＦＴ１１ｂによって電流レベルが制御される。本発明では、そのゲート−ソース間電圧が（数１）のＶｇｓに一致するので、ＴＦＴ１１ｂが飽和領域で動作すると仮定すれば、以下の数式が成り立つ。
【０１２１】
（数２）
Ｉｄｒｖ＝μ２・Ｃｏｘ２・Ｗ２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ２）2
絶縁ゲート電界効果型の薄膜トランジスタ（ＴＦＴ）が飽和領域で動作するための条件は、Ｖｄｓをドレイン−ソース間電圧として、一般に以下の数式で与えられる。
【０１２２】
（数３）
｜Ｖｄｓ｜＞｜Ｖｇｓ−Ｖｔｈ｜
ここでのＴＦＴ１１ａとＴＦＴ１１ｂは、小さな画素内部に近接して形成されるため、大略μ１＝μ２及びＣｏｘ１＝Ｃｏｘ２であり、特に工夫を凝らさない限り、Ｖｔｈ１＝Ｖｔｈ２と考えられる。すると、このとき（数１）及び（数２）から容易に以下の数式が導かれる。
【０１２３】
（数４）
Ｉｄｒｖ／Ｉｗ＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）
ここで注意すべき点は、（数１）及び（数２）において、μ、Ｃｏｘ、Ｖｔｈの値自体は、画素毎、製品毎、あるいは製造ロット毎にばらつくのが普通であるが、（数４）はこれらのパラメータを含まないので、Ｉｄｒｖ／Ｉｗの値はこれらのばらつきに依存しないということである。仮にＷ１＝Ｗ２、Ｌ１＝Ｌ２と設計すれば、Ｉｄｒｖ／Ｉｗ＝１、すなわちＩｗとＩｄｒｖが同一の値となり、ＥＬ素子１５に流れる駆動電流Ｉｄｄは、ＴＦＴの特性ばらつきによらず、正確に信号電流Ｉｗと同一になるので、結果としてＥＬ素子１５の発光輝度を正確に制御できる。
【０１２４】
以上のように、ＴＦＴ１１ａのＶｔｈ１とＴＦＴ１１ｂのＶｔｈ２は基本的に同一である為、両ＴＦＴにおける共通電位が存在するゲートに対してカットオフレベルの信号電圧が印加されると、ＴＦＴ１１ａ及びＴＦＴ１１ｂは共に非導通状態になるはずである。ところが、実際には画素内でもパラメータのばらつき等の要因により、Ｖｔｈ１よりもＶｔｈ２が低くなってしまうことがある。この時、ＴＦＴ１１ｂにはサブスレッショルドレベルのリーク電流が流れる為、ＥＬ素子１５が微発光を呈する。この微発光により画面のコントラストが低下し表示特性が損なわれる。
【０１２５】
本発明では特に、ＴＦＴ１１ｂの閾電圧Ｖｔｈ２が画素内で対応するＴＦＴ１１ａの閾電圧Ｖｔｈ１より低くならないように設定している。例えば、ＴＦＴ１１ｂのゲート長Ｌ２をＴＦＴ１１ａのゲート長Ｌ１よりも長くして、これらの薄膜トランジスタのプロセスパラメータが変動しても、Ｖｔｈ２がＶｔｈ１よりも低くならないようにしており、微少な電流リークを抑制することが可能となっている。以上の事項は図５のＴＦＴ１１ａとＴＦＴ１１ｄの関係にも適用される。
【０１２６】
図８に示すように、本発明の駆動回路は、信号電流が流れるＴＦＴ１１ａ、ＥＬ素子１５等からなる発光素子に流れる駆動電流を制御するＴＦＴ１１ｂの他、第１の走査線ｓｃａｎＡ（ＳＡ）の制御によって画素回路とデータ線ｄａｔａとを接続もしくは遮断するＴＦＴ１１ｃ、第２の走査線ｓｃａｎＢ（ＳＢ）の制御によって書き込み期間中にＴＦＴ１１ａのゲート−ドレインを短絡するＴＦＴ１１ｄ、ＴＦＴ１１ａのゲート−ソース間電圧を書き込み終了後も保持するためのキャパシタ１９および発光素子としてのＥＬ素子１５等から構成される。このように、ゲート信号線は各画素２本であることから、前述した図５、図１０、図１１等に基づく本発明の明細書全体の構成、機能、動作等を適用することができる。
【０１２７】
図８でＴＦＴ１１ｃはＮチャンネルＭＯＳ（ＮＭＯＳ）、その他のトランジスタはＰチャンネルＭＯＳ（ＰＭＯＳ）で構成しているが、これは一例であって、必ずしもこの通りである必要はない。キャパシタ１９は、その一方の端子をＴＦＴ１１ａのゲートに接続され、他方の端子はＶｄｄ（電源電位）に接続されているが、Ｖｄｄに限らず任意の一定電位でも良い。ＥＬ素子１５のカソード（陰極）は接地電位に接続されている。したがって、以上の事項は図５等にも適用されることは言うまでもない。
【０１２８】
図８の構成は、走査線ｓｃａｎＡ及びｓｃａｎＢを順次選択する走査線駆動回路と、輝度情報に応じた電流レベルを有する信号電流Ｉｗを生成して逐次データ線ｄａｔａに供給する電流源ＣＳを含むデータ線駆動回路と、各走査線ｓｃａｎＡ、ｓｃａｎＢ及び各データ線ｄａｔａの交差部に配されて、駆動電流の供給を受けて発光する電流駆動型のＥＬ素子１５を含む複数の画素とを備えている。
【０１２９】
特徴事項として、図８に示した画素構成は、当該走査線ｓｃａｎＡが選択された時、当該データ線ｄａｔａから信号電流Ｉｗを取り込む受入部と、取り込んだ信号電流Ｉｗの電流レベルを一旦電圧レベルに変換して保持する変換部と、保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光素子ＯＬＥＤに流す駆動部とからなる。具体的には、前記受入部はＴＦＴ１１ｃから構成されている。
【０１３０】
前記変換部は、ゲート、ソース、ドレイン及びチャネルを備えたＴＦＴ１１ａと、そのゲートに接続したキャパシタとを含んでいる。ＴＦＴ１１ａ、受入部によって取り込まれた信号電流Ｉｗをチャネルに流して変換された電圧レベルをゲートに発生させ、キャパシタ１９に生じた電圧レベルを保持する。
【０１３１】
更に前記変換部は、ＴＦＴ１１ａドレインとゲートとの間に挿入されたＴＦＴ１１ｄを含んでいる。ＴＦＴ１１ｄは、信号電流Ｉｗの電流レベルを電圧レベルに変換する時に導通し、ＴＦＴ１１ａのドレインとゲートを電気的に接続してソースを基準とする電圧レベルをＴＦＴ１１ａのゲートに生ぜしめる。又、ＴＦＴ１１ｄは、電圧レベルをキャパシタ１９に保持する時に遮断され、ＴＦＴ１１ａのゲート及びこれに接続したキャパシタ１９をＴＦＴ１１ａのドレインから切り離す。
【０１３２】
また、前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えたＴＦＴ１１ｂを含んでいる。ＴＦＴ１１ｂは、キャパシタ１９に保持された電圧レベルをゲートに受け入れ、それに応じた電流レベルを有する駆動電流をチャネルを介してＥＬ素子１５に流す。ＴＦＴ１１ａのゲートとＴＦＴ１１ｂのゲートとが直接接続されてカレントミラー回路を構成し、信号電流Ｉｗの電流レベルと駆動電流の電流レベルとが比例関係となるようにしている。
【０１３３】
ＴＦＴ１１ｂは飽和領域で動作し、そのゲートに印加された電圧レベルと閾電圧との差に応じた駆動電流をＥＬ素子１５に流す。
【０１３４】
ＴＦＴ１１ｂは、その閾電圧が画素内で対応するＴＦＴ１１ａの閾電圧より低くならないように設定されている。具体的には、ＴＦＴ１１ｂは、そのゲート長がＴＦＴ１１ａのゲート長より短くならないように設定されている。あるいは、ＴＦＴ１１ｂは、そのゲート絶縁膜が画素内で対応するＴＦＴ１１ａのゲート絶縁膜より薄くならないように設定されても良い。
【０１３５】
また、ＴＦＴ１１ｂは、そのチャネルに注入される不純物濃度を調整して、閾電圧が画素内で対応するＴＦＴ１１ａの閾電圧より低くならないように設定されてもよい。仮に、ＴＦＴ１１ａとＴＦＴ１１ｂの閾電圧が同一となるように設定した場合、共通接続された両薄膜トランジスタのゲートにカットオフレベルの信号電圧が印加されると、ＴＦＴ１１ａ及びＴＦＴ１１ｂは両方共オフ状態になるはずである。ところが、実際には画素内にも僅かながらプロセスパラメータのばらつきがあり、ＴＦＴ１１ａの閾電圧よりＴＦＴ１１ｂの閾電圧が低くなる場合がある。
【０１３６】
この時には、カットオフレベル以下の信号電圧でもサブスレッショルドレベルの微弱電流がＴＦＴ１１ｂに流れる為、ＥＬ素子１５は微発光し画面のコントラスト低下が現れる。そこで、ＴＦＴ１１ｂのゲート長をＴＦＴ１１ａのゲート長よりも長くしている。これにより、薄膜トランジスタのプロセスパラメータが画素内で変動しても、ＴＦＴ１１ｂの閾電圧がＴＦＴ１１ａの閾電圧よりも低くならない。
【０１３７】
ゲート長Ｌが比較的短い短チャネル効果領域Ａでは、ゲート長Ｌの増加に伴いＴＦＴの閾値Ｖｔｈが上昇する。一方、ゲート長Ｌが比較的大きな抑制領域Ｂではゲート長Ｌに関わらずＴＦＴの閾値Ｖｔｈはほぼ一定である。この特性を利用して、ＴＦＴ１１ｂのゲート長をＴＦＴ１１ａのゲート長よりも長くしている。例えば、ＴＦＴ１１ａのゲート長が７μｍの場合、ＴＦＴ１１ｂのゲート長を１０μｍ程度にする。
【０１３８】
ＴＦＴ１１ａのゲート長が短チャネル効果領域Ａに属する一方、ＴＦＴ１１ｂのゲート長が抑制領域Ｂに属するようにしても良い。これにより、ＴＦＴ１１ｂにおける短チャネル効果を抑制することができるとともに、プロセスパラメータの変動による閾電圧低減を抑制することが可能となる。
【０１３９】
以上により、ＴＦＴ１１ｂに流れるサブスレッショルドレベルのリーク電流を抑制してＥＬ素子１５の微発光を抑え、コントラスト改善に寄与可能である。
【０１４０】
図８に示した画素回路の駆動方法を簡潔に説明する。先ず、書き込み時には第１の走査線ｓｃａｎＡ、第２の走査線ｓｃａｎＢを選択状態とする。両走査線が選択された状態でデータ線ｄａｔａに電流源ＣＳを接続することにより、ＴＦＴ１１ａに輝度情報に応じた信号電流Ｉｗが流れる。電流源ＣＳは輝度情報に応じて制御される可変電流源である。このとき、ＴＦＴ１１ａのゲート−ドレイン間はＴＦＴ１１ｄによって電気的に短絡されているので（数３）が成立し、ＴＦＴ１１ａは飽和領域で動作する。従って、そのゲート−ソース間には（数１）で与えられる電圧Ｖｇｓが生ずる。
【０１４１】
次に、ｓｃａｎＡ、ｓｃａｎＢを非選択状態とする。詳しく述べると、まずｓｃａｎＢを低レベルとしてＴＦＴ１１ｄをｏｆｆ状態とする。これによって電圧Ｖｇｓがキャパシタ１９によって保持される。次にｓｃａｎＡを高レベルにしてｏｆｆ状態とすることにより、画素回路とデータ線ｄａｔａとが電気的に遮断されるので、その後はデータ線ｄａｔａを介して別の画素への書き込みを行うことができる。ここで、電流源ＣＳが信号電流の電流レベルとして出力するデータは、ｓｃａｎＢが非選択となる時点では有効である必要があるが、その後は任意のレベル（例えば次の画素の書き込みデータ）とされて良い。
【０１４２】
ＴＦＴ１１ｂはＴＦＴ１１ａとゲート及びソースが共通接続されており、かつ共に小さな画素内部に近接して形成されているので、ＴＦＴ１１ｂが飽和領域で動作していれば、ＴＦＴ１１ｂを流れる電流は（数２）で与えられ、これがすなわちＥＬ素子１５に流れる駆動電流Ｉｄｄとなる。ＴＦＴ１１ｂを飽和領域で動作させるには、ＥＬ素子１５での電圧降下を考慮してもなお（数３）が成立するよう、十分な電源電位をアノード電圧Ｖｄｄに与えれば良い。
【０１４３】
なお、図５（ｂ）等と同様に、インピーダンスを増大させること等を目的として、図９に図示するように、ＴＦＴ１１ｅ、１１ｆを付加しても良く、これによりより良好な電流駆動を実現できる。他の事項は図５で説明しているので省略する。
【０１４４】
このようにして作製した図５、図８等で説明したＥＬ表示素子に直流電圧を印加し、１０ｍＡ／ｃｍ2の一定電流密度でＥＬ表示素子を連続駆動させた。ＥＬ構造体においては、７．０Ｖ、２００ｃｄ／ｃｍ2の緑色（発光極大波長λｍａｘ＝４６０ｎｍ）の発光が確認できた。青色発光部では、輝度１００ｃｄ／ｃｍ2で、色座標がｘ＝０．１２９、ｙ＝０．１０５、緑色発光部では、輝度２００ｃｄ／ｃｍ2で、色座標がｘ＝０．３４０、ｙ＝０．６２５、赤色発光部では、輝度１００ｃｄ／ｃｍ2で、色座標がｘ＝０．６４９、ｙ＝０．３３８の発光色が得られた。
【０１４５】
（実施の形態４）
以下、図５、図８、図９等を用いた表示装置、表示モジュール、情報表示装置およびその駆動回路と駆動方法等について説明をする。
【０１４６】
フルカラー有機ＥＬパネルでは、開口率の向上が重要な開発課題になる。開口率を高めると光の利用効率が上がり、高輝度化や長寿命化につながるためである。開口率を高めるためには、有機ＥＬ層からの光を遮るＴＦＴの面積を小さくすればよい。低温多結晶Ｓｉ−ＴＦＴはアモルファスシリコンと比較して１０〜１００倍の性能を持ち、その上、電流の供給能力が高いため、ＴＦＴのサイズを非常に小さくできる。したがって、有機ＥＬパネルでは、画素トランジスタ、周辺駆動回路を低温ポリシリコン技術で作製することが好ましい。もちろん、アモルファスシリコン技術で形成してもよいが画素開口率はかなり小さくなってしまう。
【０１４７】
ゲートドライバ１２あるいはソースドライバ１４等の駆動回路をアレイ基板４９上に形成することにより、電流駆動の有機ＥＬパネルで特に問題になる抵抗を下げることができる。ＴＣＰの接続抵抗がなくなるうえに、ＴＣＰ接続の場合に比べて電極からの引き出し線が２〜３ｍｍ短くなり配線抵抗が小さくなるからである。さらに、ＴＣＰ接続のための工程がなくなる、材料コストが下がるという利点もある。
【０１４８】
次に、本発明のＥＬ表示パネルあるいはＥＬ表示装置について説明をする。図１０はＥＬ表示装置の回路を中心とした説明図である。画素１６がマトリックス状に配置または形成されている。各画素１６には各画素の電流プログラムを行う電流を出力するソースドライバ１４が接続されている。ソースドライバ１４の出力段には映像信号のビット数に対応したカレントミラー回路が形成されている。例えば、６４階調であれば、６３個のカレントミラー回路が各ソース信号線ごとに形成され、これらのカレントミラー回路の個数を選択することにより所望の電流をソース信号線１８に印加できるように構成されている。なお、カレントミラー回路の最小出力電流は２ｎＡ以上１０ｎＡ以下にしている。また、ソース信号線１８の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路を内蔵する。
【０１４９】
有機ＥＬ素子には大きな温度依存性特性（温特）があることが知られている。この温特による発光輝度変化を調整するため、カレントミラー回路に出力電流を変化させるサーミスタあるいはポジスタ等の非直線素子を付加し、温特による変化を前記サーミスタ等で調整することによりアナログ的に基準電流を作成する。この場合は、選択するＥＬ材料で一義的に決定されるから、ソフト制御するマイコン等を必要としない場合が多い。つまり、液晶材料により、一定のシフト量等に固定しておいてもよいということである。重要なのは発光色材料により温特が異なっている点であり、発光色ごとに最適な温特補償を行う必要がある点である。
【０１５０】
また、温特補償はマイコンで行ってもよい。温度センサでＥＬ表示パネルの温度を測定し、測定した温度によりマイコン（図示せず）等で変化させる。また、切り替え時に基準電流などをマイコン制御等により自動的に切り替えてもよいし、特定のメニューを表示できるように制御してもよい。また、マウス等を用いて切り替えたり、ＥＬ表示装置の表示画面をタッチパネルにし、かつメニューを表示して特定箇所を押さえることにより切り替えできるように構成してもよい。
【０１５１】
本発明において、ソースドライバは半導体シリコンチップで形成され、ガラスオンチップ（ＣＯＧ）技術でアレイ基板４９のソース信号線１８の端子と接続されている。ソース信号線１８等の信号線の配線はクロム、アルミニウム、銀等の金属配線が用いられる。これは細い配線幅で低抵抗の配線が得られるからである。金属配線は画素が反射型の場合は工程が簡略できるので、画素の反射膜を構成する材料で、反射膜と同時に形成することが好ましい。
【０１５２】
本発明はＣＯＧ技術に限定されるものではなく、チップオンフィルム（ＣＯＦ）技術に前述のソースドライバ１４等を積載し、表示パネルの信号線と接続した構成としてもよい。また、ソースドライバ１４は電源ＩＣ１０２と別途作製し、３チップ構成としてもよい。
【０１５３】
また、ＴＣＦテープを用いてもよい。ＴＣＦテープ向けフィルムは、ポリイミド・フィルムと銅（Ｃｕ）箔を、接着剤を使わずに熱圧着することができる。また、ＴＣＰテープ向けフィルムにはこの他、Ｃｕ箔の上に溶解したポリイミドを重ねてキャスト成型する方法と、ポリイミド・フィルム上にスパッタリングで形成した金属膜の上にＣｕをメッキや蒸着で付ける方法がある。これらのいずれでもよいが、接着剤を使わずにポリイミド・フィルムにＣｕを付けるＴＣＰテープを用いる方法が最も好ましい。３０μｍ以下のリード・ピッチには、接着剤を使わないＣｕ張り積層板で対応する。接着剤を使わないＣｕ張り積層板のうち、Ｃｕ層をメッキや蒸着で形成する方法はＣｕ層の薄型化に適しているため、リード・ピッチの微細化に有利である。
【０１５４】
一方、ゲートドライバ１２は低温ポリシリコン技術で、画素のＴＦＴと同一のプロセスで形成されている。これは、ソースドライバ１４と比較して内部の構造が容易で、動作周波数も低いためである。したがって、低温ポリシリコン技術でも容易に形成することができ、また、狭額縁化を実現できる。もちろん、ゲートドライバ１２をシリコンチップで形成し、ＣＯＧ技術等を用いてアレイ基板４９上に実装してもよい。また、画素ＴＦＴ、ゲートドライバ等は高温ポリシリコン技術で形成してもよく、有機材料で形成（有機ＴＦＴ）してもよい。
【０１５５】
ゲートドライバ１２はゲート信号線１７ａ用のシフトレジスタ２２ａと、ゲート信号線１７ｂ用のシフトレジスタ２２ｂとを内蔵する。各シフトレジスタ２２は正相と負相のクロック信号（ＣＬＫｘＰ、ＣＬＫｘＮ）と、スタートパルス（ＳＴｘ）で制御される。その他、ゲート信号線の出力、非出力を制御するイネーブル（ＥＮＡＢＬ）信号、シフト方向を上下逆転させるアップダウン（ＵＰＤＷＭ）信号を付加することが好ましい。他に、スタートパルスがシフトレジスタにシフトされ、そして出力されていることを確認する出力端子等を設けることが好ましい。なお、シフトレジスタのシフトタイミングはコントロールＩＣ（図示せず）からの信号で制御される。また、外部データのレベルシフトを行うレベルシフト回路と検査回路を内蔵する。
【０１５６】
シフトレジスタ２２のバッファ容量は小さいため直接、ゲート信号線１７を駆動することができない。そのため、シフトレジスタ２２の出力とゲート信号線１７を駆動する出力ゲート２４間には少なくとも２つ以上のインバータ回路２３が形成されている。
【０１５７】
ソースドライバ１４を低温ポリシリコン等のポリシリコン技術でアレイ基板４９上に直接形成する場合も同様であり、ソース信号線を駆動するトランスファーゲート等のアナログスイッチのゲートとソースドライバのシフトレジスタ間には複数のインバータ回路が形成される。以下の事項（シフトレジスタの出力と、信号線を駆動する出力段（出力ゲートあるいはトランスファーゲート等の出力段間に配置されるインバータ回路に関する事項）は、ソースドライバおよびゲートドライバ回路に共通の事項である。例えば、図１０ではソースドライバ１４の出力が直接、ソース信号線１８に接続されているように図示したが、実際には、ソースドライバのシフトレジスタの出力は多段のインバータ回路が接続されて、インバータの出力がトランスファーゲート等のアナログスイッチのゲートに接続されている。
【０１５８】
インバータ回路２３はＰチャンネルのＭＯＳトランジスタとＮチャンネルのＭＯＳトランジスタから構成される。先にも説明したように、ゲートドライバ１２のシフトレジスタ２２の出力端にはインバータ回路２３が多段に接続されており、その最終出力が出力ゲート２４に接続されている。なお、インバータ回路２３はＰチャンネルのみで構成してもよい。ただし、この場合は、インバータではなく単なるゲート回路として構成してもよい。
【０１５９】
各インバータ回路２３を構成するＰチャンネルまたはＮチャンネルのＴＦＴのチャンネル幅をＷ、チャンネル長をＬ（ダブルゲート以上の場合は構成するチャンネルの幅もしくはチャンネル長を加算する）とし、シストレジスタに近いインバータの次数を１、表示側に近いインバータの次数をＮ（Ｎ段目）とする。
【０１６０】
インバータ回路２３の接続段数が多いと接続されているインバータ回路２３の特性差が多重（積み重なり）され、シフトレジスタ２２から出力ゲート２４までの伝達時間に差が生じる（遅延時間ばらつき）。例えば、極端な場合では、図１０において出力ゲート２４ａは１．０μｓｅｃ後（シフトレジスタからパルスが出力されてから起算して）にオンしている（出力電圧が切リ替わっている）のに、出力ゲート２４ｂは１．５μｓｅｃ後（シフトレジスタからパルスが出力されてから起算して）にオンしている（出力電圧が切リ替わっている）という状態が生じる。
【０１６１】
したがって、シフトレジスタ２２と出力ゲート２４間に作製するインバータ回路２３の数は少ない方がよいが、出力ゲート２４を構成するＴＦＴのチャンネルのゲート幅Ｗは非常に大きい方がよい。また、シストレジスタ２２の出力段のゲート駆動能力は小さいので、シフトレジスタを構成するゲート回路（ＮＡＮＤ回路等）で直接、出力ゲート２４を駆動することは不可能である。そのため、インバータを多段接続する必要があるが、例えば、図１０のインバータ回路２３ｄのＷ４／Ｌ４（Ｐチャンネルのチャンネル幅／Ｐチャンネルのチャンネル長）の大きさと、インバータ回路２３ｃのＷ３／Ｌ３のサイズ比が大きいと遅延時間が長くなり、また、インバータの特性がばらつきをも大きくする。
【０１６２】
図１１に遅延時間ばらつき（点線）と遅延時間比（実線）の関係を示す。横軸は（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）で示す。例えば、図１０でインバータ回路２３ｄとインバータ回路２３ｃのＬが同一で２Ｗ３＝Ｗ４であれば（Ｗ３／Ｌ３）／（Ｗ４／Ｌ４）＝０．５である。図１１のグラフにおいて遅延時間比は（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）＝０．５のときを１とし、遅延同様に時間ばらつきも１としている。
【０１６３】
図１１では（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）が大きくなるほどインバータ回路２３の接続段数が多くなり、遅延時間ばらつきも大きくなることを示している。また、（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）が小さくなるほどインバータ回路２３から次段へのインバータ回路２３への遅延時間が長くなることを示している。このグラフから遅延時間比および遅延時間ばらつきを２以内にすることが設計上有利であることがわかる。したがって、次式の条件を満たせればよい。
【０１６４】
０．２５≦（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）≦０．７５また、各インバータ回路２３のＰチャンネルのＷ／Ｌ比（Ｗｐ／Ｌｐ）とｎチャンネルのＷ／Ｌ比（Ｗｓ／Ｌｓ）とは以下の関係を満たす必要がある。
【０１６５】
０．４≦（Ｗｓ／Ｌｓ）／（Ｗｐ／Ｌｐ）≦０．８
さらに、シフトレジスタの出力端から出力ゲート（あるいはトランスファーゲート）間に形成するインバータ回路２３の段数ｎは次式を満たすと遅延時間のばらつきも少なく良好である。
【０１６６】
３≦ｎ≦８
モビリティμにも課題がある。ｎチャンネルトランジスタのモビリティμｎが小さいとＴＧおよびインバータのサイズが大きくなり、消費電力等も大きくなる。また、ドライバの形成面積が大きくなり、そのため、パネルサイズも大きくなってしまう。一方、モビリティμｎが大きいとトランジスタの特性劣化を引き起こしやすので、モビリティμｎは以下の範囲がよい。
【０１６７】
５０≦μｎ≦１５０
また、シフトレジスタ２２内のクロック信号のスルーレートは、５００Ｖ／μｓｅｃ以下にする。スルーレートが高いとｎチャンネルトランジスタの劣化が激しくなるからである。
【０１６８】
なお、図１０でシフトレジスタの出力にはインバータ回路２３を多段に接続するとしたが、ＮＡＮＤ回路でもよい。ＮＡＮＤ回路でもインバータを構成することができるからである。つまり、インバータ回路２３の接続段数とはゲートの接続段数と考えればよい。この場合も今まで説明したＷ／Ｌ比等の関係が適用される。
【０１６９】
図５で図示した構成ではＥＬ素子１５のカソードはＶｓ１電位に接続されている。しかし、各色を構成する有機ＥＬの駆動電圧が異なるという問題がある。例えば、単位平方センチメートルあたり０．０１Ａの電流を流した場合、青（Ｂ）ではＥＬ素子の端子電圧は５Ｖであるが、緑（Ｇ）および赤（Ｒ）では９Ｖである。つまり、端子電圧が、Ｂ、ＧとＲで異なる。したがって、Ｂ、ＧとＲでは保持するＴＦＴ１１ｃ、１１ｄのソース−ドレイン電圧（ＳＤ電圧）が異なり、各色でトランジスタのソース−ドレイン電圧（ＳＤ電圧）間のオフリーク電流も異なることになる。オフリーク電流が発生し、かつオフリーク特性が各色で異なると、色バランスのずれた状態でフリッカが発生する、発光色に相関してガンマ特性がずれるという複雑な表示状態となる。
【０１７０】
この課題に対応するため、本発明では図１に図示するように、少なくともＲ、Ｇ、Ｂ色のうち、１つのカソード電極の電位を他色のカソード電極の電位と異ならせるように構成している。具体的には図１では、Ｂをカソード電極５３ａとし、ＧとＲをカソード電極５３ｂとしている。
【０１７１】
カソード電極５３ａは、各色の有機ＥＬを塗り分けたメタルマスク技術を用いて形成する。メタルマスクを用いるのは、有機ＥＬが水に弱くエッチング等を行うことができないからである。メタルマスク（図示せず）を用いて、カソード電極５３ａを蒸着し、同時にコンタクトホール５２ａで接続する。コンタクトホール５２ａによりＢカソード配線５１ａと電気的接続を取ることができる。
【０１７２】
カソード電極５３ｂも同様に、各色の有機ＥＬを塗り分けたメタルマスク技術を用いて形成する。メタルマスク（図示せず）を用いて、カソード電極５３ｂを蒸着し、同時にコンタクトホール５２ｂで接続する。コンタクトホール５２ｂによりＲＧカソード配線５１ｂと電気的接続を取ることができる。なお、カソード電極のアルミ膜厚は７０ｎｍ以上２００ｎｍ以下となるように形成するとよい。
【０１７３】
以上の構成により、カソード電極５３ａと５３ｂには異なる電圧を印加することができるから、図５のアノード電圧Ｖｄｄが各色共通であっても、ＲＧＢのうち、少なくとも１色のＥＬ素子に印加する電圧を変化させることができる。なお、図１においてＲ、Ｇは同一のカソード電極５３ｂとしたがこれに限定されるものではなく、ＲとＧで異なるカソード電極となるように構成してもよい。
【０１７４】
以上のように構成することにより、各色でトランジスタのソース−ドレイン電圧（ＳＤ電圧）間のオフリーク電流の発生、キンク現象を防止することができる。したがって、フリッカが発生せず、発光色に相関してガンマ特性がずれるということもなく、良好な画像表示を実現できる。
【０１７５】
また、図５のＶｓ１をカソード電圧とし、このカソード電圧を各色で異なるようにするとしたがこれに限定されるものではなく、アノード電圧Ｖｄｄを各色で異なるように構成してもよい。例えば、Ｒ画素のアノード電圧Ｖｄｄを電圧８Ｖにし、Ｇを６Ｖ、Ｂを１０Ｖとする構成でもよい。これらのアノード電圧、カソード電圧は±１Ｖの範囲で調整できるように構成されることが好ましい。
【０１７６】
パネルサイズが２インチ程度であっても、Ｖｄｄと接続されるアノードからは１００ｍＡ近くの電流が出力される。そのため、アノード配線（電流供給線）２０の低抵抗化は必須である。この課題に対応するため、本発明では図１２で図示するようにアノード配線６３を表示領域の上側と下側から供給している（両端給電）。以上のように両端給電することにより画面の上下での輝度傾斜の発生がなくなる。
【０１７７】
発光輝度を高めるためには透明電極４８を粗面化するとよい。この構成を図３に示す。まず、透明電極４８を形成する箇所にスタンパ技術を用いて微細な凹凸を形成する。画素が反射型の場合は、スパッタリング法で約２００ｎｍのアルミニウムの金属薄膜を形成して透明電極４８を形成する。透明電極４８が有機ＥＬと接する箇所には凸部が設けられ、粗面化される。なお、単純マトリックス型表示パネルの場合は、透明電極４８はストライプ状電極とする。また、凸部は凸状だけに限定するものではなく、凹状でもよい。また、凹と凸とを同時に形成してもよい。
【０１７８】
突起の大きさは直径４μｍ程度、隣接間距離の平均値は１０μｍ、２０μｍ、４０μｍにして、それぞれ突起の単位面積密度を１０００〜１２００個／ｍｍ2、１００〜１２０個／ｍｍ2、６００〜８００個／ｍｍ2として輝度測定を行ったところ、突起の単位面積密度が大きくなるほど発光輝度が強くなることがわかった。したがって、透明電極４８上の突起の単位面積密度を変えることで、透明電極の表面状態を変えて発光輝度を調整できることがわかった。検討によれば、突起の単位面積密度を１００個／ｍｍ2以上８００個／ｍｍ2以下とすることで良好な結果を得ることができた。
【０１７９】
有機ＥＬは自己発光素子である。この発光による光がスイッチング素子としてのＴＦＴに入射するとホトコンダクタ現象（ホトコン）が発生する。ホトコンとは、光励起によりＴＦＴ等のスイッチング素子のオフ時でのリーク（オフリーク）が増える現象を言う。
【０１８０】
この課題に対処するため、本発明では図１３に示すようにゲートドライバ１２（場合によってはソースドライバ１４）の下層、ＴＦＴ１１の下層の遮光膜９１を形成している。遮光膜９１はクロム等の金属薄膜で形成し、その膜厚は５０ｎｍ以上１５０ｎｍ以下にする。膜厚が薄いと遮光効果が乏しく、厚いと凹凸が発生して上層のＴＦＴ１１のパターニングが困難になるからである。
【０１８１】
遮光膜９１上に２０ｎｍ以上１００ｎｍ以下の無機材料からなる平滑化膜７１ａを形成する。この遮光膜９１のレイヤーを用いてキャパシタ１９の一方の電極を形成してもよい。この場合、平滑化膜７１ａは極力薄く作りキャパシタの容量値を大きくすることが好ましい。また、遮光膜９１をアルミで形成し、陽極酸化技術を用いて酸化シリコン膜を遮光膜９１の表面に形成し、この酸化シリコン膜をキャパシタ１９の誘電体膜として用いてもよい。平滑化膜７１ｂ上にはＨＡ構造の画素電極が形成される。
【０１８２】
ゲートドライバ１２等は裏面だけでなく、表面からの光の進入も抑制するべきである。これはホトコンの影響により誤動作するからである。したがって、本発明では、カソード電極が金属膜の場合は、ゲートドライバ１２等の表面にもカソード電極を形成し、この電極を遮光膜として用いている。
【０１８３】
しかし、ゲートドライバ１２の上にカソード電極を形成すると、このカソード電極からの電界によるドライバの誤動作あるいはカソード電極とドライバ回路の電気的接触が発生する可能性がある。この課題に対処するため、本発明ではゲートドライバ１２等の上に少なくとも１層、好ましくは複数層の有機ＥＬ膜を画素電極上の有機ＥＬ膜形成と同時に形成する。基本的に有機ＥＬ膜は絶縁物であるから、ゲートドライバ上に有機ＥＬ膜を形成することにより、カソードとゲートドライバ間が隔離される。したがって、前述の課題を解消することができる。
【０１８４】
一方、カソード電極が透明電極の場合は、透明電極のシート抵抗値が問題となる。透明電極は高抵抗であるが、有機ＥＬのカソードには高い電流密度で電流を流す必要がある。したがって、ＩＴＯ膜の単層でカソード電極を形成すると発熱により加熱状態となったり、表示画面に極度の輝度傾斜が発生したりする。
【０１８５】
この課題に対応するため、カソード電極の表面に金属薄膜からなる低抵抗化配線９２を形成している。低抵抗化配線９２は液晶表示パネルのブラックマトリックス（ＢＭ）と同様の構成（クロムまたはアルミ材料で５０ｎｍ〜２００ｎｍの膜厚）で、かつ同様の位置（画素電極間、ゲートドライバ１２の上等）である。しかし、有機ＥＬではＢＭを形成する必要はないから機能は全く異なる。なお、低抵抗化配線９２は透明電極７２の表面に限定するものではなく、裏面（有機ＥＬ膜と接する面）に形成してもよい。
【０１８６】
図１４は有機ＥＬモジュールの構成図である。プリント基板１０３にはコントロールＩＣ１０１と電源ＩＣ１０２が実装されている。プリント基板１０３とアレイ基板４９とはフレキシブル基板１０４で電気的に接続される。このフレキシブル基板１０４を介して電源電圧、電流、制御信号、映像データがアレイ基板４９のソースドライバ１４およびゲートドライバ１２に供給される。
【０１８７】
この時問題となるのは、ゲートドライバ１２の制御信号である。ゲートドライバ１２には少なくとも５Ｖ以上の振幅の制御信号を印加する必要がある。しかし、コントロールＩＣ１０１の電源電圧は２．５Ｖあるいは３．３Ｖであるため、コントロールＩＣ１０１から直接、ゲートドライバ１２に制御信号を印加することができない。
【０１８８】
この課題に対して、本発明は高い電圧で駆動される電源ＩＣ１０２からゲートドライバ１２の制御信号を印加する。電源ＩＣ１０２はゲートドライバ１２の動作電圧も発生させるので、当然ながらゲートドライバ１２に最適な振幅の制御信号を発生させることができる。
【０１８９】
図１５ではゲートドライバ１２の制御信号はコントロールＩＣ１０１で発生させ、ソースドライバ１４で一旦レベルシフトを行った後、ゲートドライバ１２に印加している。ソースドライバ１４の駆動電圧は５〜８Ｖであるから、コントロールＩＣ１０１から出力された３．３Ｖ振幅の制御信号を、ゲートドライバ１２が受け取れる５Ｖ振幅に変換することができる。
【０１９０】
図１６、図１７は本発明の表示モジュール装置の説明図である。図１７はソースドライバ１４内に内蔵表示メモリ１５１を持たせた構成である。内蔵表示メモリ１５１は８色表示（各色１ビット）、２５６色表示（ＲＧは３ビット、Ｂは２ビット）、４０９６色表示（ＲＧＢは各４ビット）の容量を有する。この８色、２５６色または４０９６色表示で、かつ静止画の時は、ソースドライバ１４内に配置されたドライバコントローラはこの内蔵表示メモリ１５１の画像データを読み出すので、超低消費電力化を実現できる。もちろん、内蔵表示メモリ１５１は２６万色以上の多色の表示メモリであってもよい。また、動画の時も内蔵表示メモリ１５１の画像データを用いてもよい。
【０１９１】
内蔵表示メモリ１５１の画像データは誤差拡散処理あるいはディザ処理を行った後のデータをメモリしてもよい。誤差拡散処理、ディザ処理等を行うことにより、２６万色表示データを４０９６色等に変換することができ、内蔵表示メモリ１５１の容量を小さくすることができる。誤差拡散処理等は誤差拡散コントローラ１４１で行うことができる。
【０１９２】
なお、図１６等において１４をソースドライバと記載したが、単なるドライバだけでなく、電源ＩＣ１０２、バッファ回路１５４（シフトレジスタ等の回路を含む）、データ変換回路、ラッチ回路、コマンドデコーダ、シフト回路、アドレス変換回路、内蔵表示メモリ１５１からの入力を処理してソース信号線に電圧あるいは電流を出力する様々な機能あるいは回路が構成されたものである。これらの事項は、本発明の他の実施例でも同様である。
【０１９３】
フレームレートはパネルモジュールの消費電力と関係する。つまり、フレ−ムレートを高くすればほぼ比例して消費電力は増大する。携帯電話等は待ち受け時間を長くする等の観点から消費電力の低減を図る必要がある。一方、表示色を多くする（階調数を多くする）ためにはソースドライバ１４等の駆動周波数を高くしなければならない。しかし、消費電力の問題から消費電力を増大させることは困難である。
【０１９４】
一般的に、携帯電話等の情報表示装置では、表示色数よりも低消費電力化が優先される。表示色数を増加させる回路の動作周波数が高くなる、あるいはＥＬ素子に印加する電圧（電流）波形の変化が多くなる等の理由から、消費電力が増加する。したがって、あまり表示色数を多くすることはできない。この課題に対して、本発明は画像データを誤差拡散処理あるいはディザ処理を行って画像を表示するものである。
【０１９５】
図１８で説明した本発明の携帯電話では図示していないが、筐体の裏側にＣＣＤカメラを備えている。ＣＣＤカメラで撮影した画像およびデータは即時に表示パネルの表示画面２１に表示できる。ＣＣＤカメラの画像データは２４ビット（１６７０万色）、１８ビット（２６万色）、１６ビット（６．５万色）、１２ビット（４０９６色）、８ビット（２５６色）をキー入力で切り替えることができる。
【０１９６】
表示データが１２ビット以上の時は、誤差拡散処理を行って表示する。つまり、ＣＣＤカメラからの画像データが内蔵表示メモリ１５１の容量以上の時は、誤差拡散処理等を実施し、表示色数を内蔵表示メモリ１５１の容量以下となるように画像処理を行う。
【０１９７】
今、ソースドライバ１４には４０９６色（ＲＧＢ各４ビット）で１画面の内蔵表示メモリ１５１を具備しているとして説明する。モジュール外部から送られてくる画像データが４０９６色の場合は、直接ソースドライバ１４の内蔵表示メモリ１５１に格納され、この内蔵表示メモリ１５１から画像データを読み出し、表示画面２１に画像を表示する。
【０１９８】
画像データが２６万色（Ｇ：６ビット、Ｒ，Ｂ：５ビットの計１６ビット）の場合は、図１６および図１７に示すように誤差拡散コントローラ１４１の演算メモリ１５２に一旦格納され、かつ同時に演算回路１５３で誤差拡散あるいはディザ処理が行われる。この誤差拡散処理等により１６ビットの画像データは内蔵表示メモリ１５１のビット数である１２ビットに変換されてソースドライバ１４に転送される。ソースドライバ１４はＲＧＢ各４ビット（４０９６色）の画像データを出力し、表示画面２１に画像を表示する。
【０１９９】
また、図１７の構成において、垂直同期信号ＶＤを用いて（垂直同期信号ＶＤで処理方法を変化させて）、フィールドあるいはフレームごとに誤差拡散処理あるいはディザ処理方法を変化させてもよい。例えば、ディザ処理では、第１フレームでＢａｙｅｒ型を用い、次の第２フレームではハーフトーン型を用いる。このようにフレームごとにディザ処理を変化させ、切り替えるようにすることにより誤差拡散処理等に伴うドットむらが目立ちにくくなるという効果が発揮される。
【０２００】
また、第１フレームと第２フレームで誤差拡散処理等の処理係数を変化させてもよい。また、第１フレームで誤差拡散処理をし、第２フレームでディザ処理をし、さらに第３フレームで誤差拡散処理をする等処理を組み合わせても良い。また、乱数発生回路を具備し、乱数の値でフレームごとに処理を実施する処理方法を選択してもよい。
【０２０１】
フレームレート等の情報を伝送されるようフォーマットに記載するようにしておけば、この記載されたデータをデコードあるいは検出することにより、自動でフレームレート等が変更できるようになる。特に、伝送されてくる画像が動画か静止画かを記載しておくこと、さらに動画の場合は、動画の１秒あたりのコマ数を記載しておくことが好ましい。また、伝送パケットに携帯電話の機種番号を記載しておくことが好ましい。なお、本明細書では伝送パケットとして説明するがパケットである必要はない。つまり、送信あるいは発信するデータ中に図２１等で説明する情報（表示色数、フレームレート等）が記載されたものであればいずれでもよい。
【０２０２】
図１９は本発明の携帯電話等に送られてくる伝送フォーマットである。伝送とは受信するデータと、送信するデータの双方を含む。つまり、携帯電話は受話器からの音声あるいは携帯電話に付属のＣＣＤカメラで撮影した画像を他の携帯電話等に送信する場合もあるからである。したがって、図２１等で説明する伝送フォーマット等に関連する事項は送信、受信の双方に適用される。
【０２０３】
本発明の携帯電話等において、データはデジタル化されてパケット形式で伝送される。図１９および図２０で記載しているように、フレームの中は、フラグ部（Ｆ）、アドレス部（Ａ）、コントロール部（Ｃ）、情報部（Ｉ）、及びフレームチェックシーケンス（ＦＣＳ）からなる。コントロール部（Ｃ）のフォーマットは図２０のように情報転送（Ｉフレーム）、監視（Ｓフレーム）、及び非番号制（Ｕフレーム）の３つの形式をとる。
【０２０４】
まず、情報転送形式は情報（データ）を転送する時に使用するコントロールフィールドの形式で、非番号性形式の一部を除けば、情報転送形式がデータフィールドを有する唯一の形式である。この形式によるフレームを情報フレーム（Ｉフレーム）という。
【０２０５】
また、監視形式は、データリンクの監視制御機能、すなわち情報フレームの受信確認、情報フレームの再送要求等を行うために使用する形式である。この形式によるフレームを、監視フレーム（Ｓフレーム）という。
【０２０６】
次に非番号制形式は、その他のデータリング制御機能を遂行するために使用するコントロールフィールドの形式で、この形式によるフレームを非番号制フレーム（Ｕフレーム）という。
【０２０７】
端末及び網は送受信する情報フレームを送信シーケンス番号（Ｓ）と受信シーケンスＮ（Ｒ）で管理する。Ｎ（Ｓ）、Ｎ（Ｒ）とも３ビットで構成され、０〜７までの８個を循環番号として使い、７の次は０となるモジュラス構成をとっている。したがって、この場合のモジュラスは８、連続送信できるフレーム数は７であり、応答フレームは受信しない。
【０２０８】
データ領域には色数データを示す８ビットのデータとフレームレートを示す８ビットのデータが記載される。これらの例を図２１（ａ）、（ｂ）に示す。また、表示色の色数には静止画と動画の区別を記載しておくことが好ましい。また、携帯電話の機種名、送受信する画像データの内容（人物等の自然画、メニュー画面）等を図１９のパケットに記載しておくことが望ましい。データを受け取った機種はデータをデコードし、それが自身（該当機種番号）のデータであると認識したとき、記載された内容によって、表示色、フレームレート等に自動的に変更する。また、記載された内容を表示装置の表示画面２１に表示するように構成してもよい。ユーザーは表示画面２１の記載内容（表示色、推奨フレームレート）を見て、キー等を操作し、最適な表示状態にマニュアルで変更すればよい。
【０２０９】
なお、一例として、図２１（ｂ）では数値の３はフレームレート８０Ｈｚと一例をあげて記載しているがこれに限定されるものではなく、４０〜６０Ｈｚ等の一定範囲を示すものであってもよい。また、データ領域に携帯電話の機種等を記載しておいてもよい。機種により性能等が異なり、フレームレートを変化させる必要性も発生するからである。また、画像が漫画であるとか、宣伝（ＣＭ）であるとかの情報を記載しておくことも好ましい。また、パケットに視聴料金や、パケット長等の情報を記載しておいてもよい。ユーザーが視聴料金を確認して情報を受信するか否かを判断できるからである。また、画像データが誤差拡散処理をされているか否かのデータも記載しておくことが好ましい。
【０２１０】
また、画像処理方法（誤差拡散処理、ディザ処理等の種別、重み付け関数の種類とそのデータ、ガンマの係数等）、機種番号等の情報が伝送されるフォーマットに記載しておけばよい。また、画像データがＣＣＤで撮影されたデータか、ＪＰＥＧデータか、またその解像度、ＭＰＥＧデータか、ＢＩＴＭＡＰデータか等の情報を記載しておくとこれを基に、データをデコードあるいは検出し、自動受信した携帯電話等を最適な状態に変更できるようになる。
【０２１１】
もちろん、伝送されてくる画像が動画か静止画かを記載しておくこと、さらに動画の場合は、動画の１秒あたりのコマ数を記載しておくことが好ましい。また、受信端末で推奨する再生コマ数／秒等の情報も記載しておくことが好ましい。
【０２１２】
以上の事項は、伝送パケットが送信の場合でも同様である。また、本明細書では伝送パケットとして説明しているがパケットである必要はない。つまり、送信あるいは発信するデータ中に図２１等で説明する情報が記載されたものであればいずれでもよい。
【０２１３】
誤差拡散処理コントローラ１４１には、誤差処理されて送られてきたデータに対して逆誤差拡散処理を行い、元データに戻してから再度、誤差拡散処理を行う機能を付加することが好ましい。誤差拡散処理の有無は図１９のパケットデータに載せておく。また、誤差拡散（ディザ等の方式も含む）の処理方法、形式など逆誤差拡散処理に必要なデータも載せておく。
【０２１４】
逆誤差拡散処理を実施するのは、誤差拡散処理の過程において、ガンマカーブの補正も実現できるからである。データを受けたＥＬ表示装置等のガンマカーブと、送られてきたガンマカーブとが適応しない場合や、送信されてきたデータが誤差拡散等の処理をすでに実施した画像データである場合がある。この事態に対応するために、逆誤差拡散処理を実施し、元データに変換してガンマカーブ補正の影響が出ないようにする。その後、受信したＥＬ表示装置等で誤差拡散処理を行い、受信表示パネルに最適なガンマカーブになり、かつ最適な誤差拡散処理となるように誤差拡散処理等を実施する。
【０２１５】
また、表示色により、フレームレートを切り替えたい場合は、携帯電話等の装置にユーザボタンを配置し、ボタン等を用いて表示色等を切り替えられるようにすればよい。
【０２１６】
図１８は情報端末装置の一例としての携帯電話の平面図である。筐体１９３にアンテナ１９１、テンキー１９２等が取り付けられている。１９４は表示色切り替えキーあるいは電源オンオフ、フレームレート切り替えキーである。
【０２１７】
携帯電話等の内部回路ブロックを図７に示す。回路は主としてアップコンバータ２０５とダウンコンバータ２０４のブロック、デェプレクサ２０１のブロック、ＬＯバッファ２０３等のブロックから構成される。
【０２１８】
キー１９４を１度押さえると表示色は８色モードに、続いて同一キー１９４を押さえると表示色は２５６色モード、さらに同一キー１９４を押さえると表示色は４０９６色モードとなるようにシーケンスを組んでもよい。キーは押さえるごとに表示色モードが変化するトグルスイッチとする。なお、別途表示色に対する変更キーを設けてもよい。この場合、キー１９４は３つ（以上）となる。
【０２１９】
キー１９４はプッシュスイッチの他、スライドスイッチ等の他のメカニカルなスイッチでもよく、また、音声認識等により切り替えるものでもよい。例えば、４０９６色を受話器に音声入力することや、「高品位表示」、「２５６色モード」あるいは「低表示色モード」と受話器に音声入力することにより表示パネルの表示画面２１に表示される色が変化するように構成する。これは現行の音声認識技術を採用することにより容易に実現することができる。
【０２２０】
また、表示色の切り替えは電気的に切り替わるスイッチでもよく、表示パネルの表示画面２１に表示させたメニューを触れることにより選択するタッチパネルでも良い。また、スイッチを押さえる回数で切り替える、あるいはクリックボールのように回転あるいは方向により切り替えるように構成してもよい。
【０２２１】
１９４は表示色切り替えキーとしたが、フレームレートを切り替えるキー等としてもよい。また、動画と静止画とを切り換えるキー等としてもよい。また、動画と静止画とフレームレート等の複数の要件を同時に切り替えてもよい。また、押さえ続けると徐々に（連続的に）フレームレートが変化するように構成してもよい。この場合は発振器を構成するコンデンサＣ、抵抗Ｒのうち、抵抗Ｒを可変抵抗にしたり、電子ボリウムにしたりすることにより実現できる。また、コンデンサはトリマコンデンサとすることにより実現できる。また、半導体チップに複数のコンデンサを形成しておき、１つ以上のコンデンサを選択し、これらを回路的に並列に接続することにより実現してもよい。
【０２２２】
なお、表示色等によりフレームレートを切り替えるという技術的思想は携帯電話に限定されるものではなく、パームトップコンピュータや、ノートパソコン、デスクトップパソコン、携帯時計など表示画面を有する機器に広く適用することができる。また、液晶表示装置に限定されるものではなく、液晶表示パネル、有機ＥＬパネルや、ＴＦＴパネル、ＰＬＺＴパネルや、ＣＲＴにも適用することができる。
【産業上の利用可能性】
【０２２３】
本発明の実施例で説明した技術的思想はビデオカメラ、液晶プロジェクター、立体テレビ、プロジェクションテレビ等に適用できる。また、ビューファインダ、携帯電話のモニター、ＰＨＳ、携帯情報端末およびそのモニター、デジタルカメラおよびそのモニターにも適用できる。また、電子写真システム、ヘッドマウントディスプレイ、直視モニターディスプレイ、ノートパーソナルコンピュータ、ビデオカメラ、電子スチールカメラにも適用できる。また、現金自動引き出し機のモニター、公衆電話、テレビ電話、パーソナルコンピュータ、液晶腕時計およびその表示装置にも適用できる。さらに、家庭電器機器の液晶表示モニター、ポケットゲーム機器およびそのモニター、表示パネル用バックライト等にも適用あるいは応用展開できることは言うまでもない。
【符号の説明】
【０２２４】
１１ ＴＦＴ
１２ ゲートドライバ
１４ ソースドライバ
１５ ＥＬ素子
１６ 画素
１７ ゲート信号線
１８ ソース信号線
１９ キャパシタ
２０ 電流供給線
２１ 表示画面
４１ 封止フタ
４３ 凹部
４４ 凸部
４５ シール剤
４６ 反射膜
４７ 有機ＥＬ層
４８ 透明電極
４９ アレイ基板
５０ λ／４板
５１ カソード配線
５２ コンタクトホール
５３ カソード電極
５４ 偏光板
５５ 乾燥剤
６１，６２ 接続端子
６３ アノード配線
７１ 平滑化膜
７２ 透明電極
７３ 封止膜
７４ 円偏光板
８１ エッジ保護膜
９１ 遮光膜
９２ 低抵抗化配線
１０１ コントロールＩＣ
１０２ 電源ＩＣ
１０３ プリント基板
１０４ フレキシブル基板
１０５ データ信号
１４１ 誤差拡散コントローラ
１５１ 内蔵表示メモリ
１５２ 演算メモリ
１５３ 演算回路
１５４ バッファ回路
１９１ アンテナ
１９２ テンキー
１９３ 筐体
１９４ キー
２０１ デェプレクサ
２０２ ＬＮＡ
２０３ ＬＯバッファ
２０４ ダウンコンバータ
２０５ アップコンバータ
２０６ ＰＡプリドライバ
２０７ ＰＡ
【技術分野】
【０００１】
本発明は主として自発光で画像を表示するＥＬ表示パネルおよびこれらのＥＬ表示パネルを用いた携帯電話等の情報表示装置に関するものである。
【背景技術】
【０００２】
液晶表示パネルは、薄型で低消費電力という利点から、携帯用機器等に多く採用されており、またワードプロセッサやパーソナルコンピュータ、テレビ等の機器や、ビデオカメラのビューファインダ、モニター等にも広く用いられている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、液晶表示パネルは、自発光デバイスではないため、バックライトを用いないと画像を表示できないという問題点がある。そのバックライトを構成するためには所定の厚みが必要であるため、表示モジュールの厚みが大きくならざるを得なかった。また、液晶表示パネルでカラー表示を行うためには、カラーフィルタを使用する必要がある。そのため、光利用効率が低くなるという問題点があった。
【課題を解決するための手段】
【０００４】
この課題を解決するために、本発明は、画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、前記画素に印加する映像信号を出力するソースドライバ回路と、前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、ゲートドライバ回路と、前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達する第１のゲート信号線と第２のゲート信号線を具備し、前記画素に、アノード電圧を供給するアノード配線が形成され、前記表示画面に、光透過性を有するカソード電極が形成され、前記カソード電極の上層に、封止膜と、封止フィルムのうち少なくとも一方が形成され、前記画素は、画素電極と、前記画素電極と前記カソード電極間に形成されたＥＬ素子と、前記ＥＬ素子に電流を供給する駆動用トランジスタと、前記ＥＬ素子に流れる電流の経路に配置された第１のスイッチ用トランジスタと、前記駆動用トランジスタのゲート端子と接続され、前記映像信号に基づく電圧を保持するコンデンサと、前記駆動用トランジスタのゲート端子と他の端子間を短絡する第２のスイッチ用トランジスタとを有し、前記第２のスイッチ用トランジスタと、前記駆動用トランジスタとは、同一極性のトランジスタであり、前記第２のスイッチ用トランジスタは、マルチゲート構造であり、前記第１のスイッチ用トランジスタのゲート端子は、前記第１のゲート信号線が接続され、前記第２のスイッチ用トランジスタのゲート端子は、前記第２のゲート信号線が接続され、前記第２のゲート信号線に選択電圧が印加されている時は、前記第１のゲート信号線に非選択電圧が印加されるように制御されていることを特徴とするＥＬ表示装置である。
【０００５】
また、本発明は、画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、前記画素に印加する映像信号を出力するソースドライバ回路と、前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、ゲートドライバ回路と、前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達する第１のゲート信号線と第２のゲート信号線を具備し、前記画素に、アノード電圧を供給するアノード配線が形成され、前記表示画面に、光透過性を有するカソード電極が形成され、前記カソード電極の上層に、封止膜と、封止フィルムのうち少なくとも一方が形成され、前記画素は、画素電極と、前記画素電極と前記カソード電極間に形成されたＥＬ素子と、前記ＥＬ素子に電流を供給する駆動用トランジスタと、前記ＥＬ素子に流れる電流の経路に配置された第１のスイッチ用トランジスタと、前記駆動用トランジスタのゲート端子と接続され、前記映像信号に基づく電圧を保持するコンデンサと、前記駆動用トランジスタのゲート端子と他の端子間を短絡する第２のスイッチ用トランジスタとを有し、前記第２のスイッチ用トランジスタと、前記駆動用トランジスタとは、同一極性のトランジスタであり、前記第２のスイッチ用トランジスタは、マルチゲート構造であり、前記第１のスイッチ用トランジスタのゲート端子は、前記第１のゲート信号線が接続され、前記第２のスイッチ用トランジスタのゲート端子は、前記第２のゲート信号線が接続され、前記第２のゲート信号線に選択電圧が印加されている時は、前記第１のゲート信号線に非選択電圧が印加されるように制御され、前記アノード配線は、前記表示画面において、対向する２辺から引き出され、前記引き出し箇所から前記アノード電圧が供給されていることを特徴とするＥＬ表示装置である。
【０００６】
また、本発明は、前記ゲート信号線に印加する非選択電圧と選択電圧との制御は、前記ゲートドライバ回路のシフトレジスタに入力するスタートパルスに基づいてなされるよう構成されており、かつ、前記シフトレジスタの出力側と前記ゲート信号線間に、２以上のインバータ回路が形成されていることを特徴とするＥＬ表示装置である。
【０００７】
また、本発明は、前記ゲートドライバ回路の下層と、前記ゲートドライバ回路の上層のうち、少なくとも一方に、遮光膜が形成されていることを特徴とするＥＬ表示装置である。
【０００８】
また、本発明は、前記表示画面に、第１の色のＥＬ素子と、第２の色のＥＬ素子が形成され、前記第１のＥＬ素子に供給するカソード電極の電位と、前記第２のＥＬ素子に供給するカソード電極の電位とが異なっていることを特徴とするＥＬ表示装置である。
【０００９】
また、本発明は、前記画素に、カーボン膜が成膜されていることを特徴とするＥＬ表示装置である。
【００１０】
また、本発明は、前記ソース信号線上に、平滑膜が形成され、前記平滑膜上に、前記画素電極が形成されていることを特徴とするＥＬ表示装置である。
【００１１】
また、本発明は、前記コンデンサは、隣接する画素間の、非表示領域に形成されていることを特徴とするＥＬ表示装置である。
【００１２】
また、本発明は、前記ソース信号線に印加された電圧を放電するディスチャージ回路と、ソース信号線に印加された電圧を充電するプリチャージ回路のうち、少なくとも一方の回路を、更に具備することを特徴とするＥＬ表示装置である。
【００１３】
また、本発明は、前記ゲートドライバ回路と、前記画素の駆動用トランジスタとは、同一のプロセスで形成され、前記ソースドライバ回路は、半導体チップで形成され、前記ゲートドライバ回路への制御信号は、前記ソースドライバ回路でレベルシフトされて、前記ゲートドライバ回路に印加されることを特徴とするＥＬ表示装置である。
【発明の効果】
【００１４】
本発明によれば、開口率ならびに歩留まりをおとす要因である電流供給線を不要とすることで、開口率を大きくすると共に、層間ショート、層内ショートによる線欠陥の発生を防止し高い歩留まりを得ることができる。その上、製造が容易で、ＥＬ構造体の破壊がなく、信頼性が高く、低コストのアクティブマトリックス駆動タイプのＥＬ表示素子を提供できる。
【００１５】
また、本発明の表示パネル、表示装置等は、高画質、低消費電力、低コスト化、高輝度化等のそれぞれの構成に応じて特徴ある効果を発揮する。
【００１６】
なお、本発明を用いれば、低消費電力の情報表示装置を構成できるので、電力を消費しない。また、小型軽量化できるので、資源を消費しない。したがって、地球環境、宇宙環境に優しいこととなる。
【図面の簡単な説明】
【００１７】
【図１】本発明の表示装置の説明図
【図２】本発明の表示装置の断面図
【図３】本発明の表示装置の断面図
【図４】本発明の表示装置の断面図
【図５】本発明の表示パネルの回路構成図
【図６】本発明の表示パネルの説明図
【図７】本発明の情報表示装置の説明図
【図８】本発明の表示パネルの説明図
【図９】本発明の表示パネルの説明図
【図１０】本発明の表示装置の回路構成図
【図１１】本発明の表示装置の説明図
【図１２】本発明の表示装置の説明図
【図１３】本発明の表示装置の断面図
【図１４】本発明の表示装置の構成図
【図１５】本発明の表示装置の構成図
【図１６】本発明の表示装置の説明図
【図１７】本発明の表示装置の説明図
【図１８】本発明の情報表示装置の平面図
【図１９】本発明の表示装置のデータ伝送方法の説明図
【図２０】本発明の表示装置のデータ伝送方法の説明図
【図２１】本発明の表示装置のデータ伝送方法の説明図
【図２２】従来の表示パネルの回路構成図
【発明を実施するための形態】
【００１８】
本明細書において各図面は理解を容易にまたは作図を容易にするため、省略や拡大縮小した箇所がある。例えば、図３の表示パネルの断面図では封止膜７３等を十分厚く図示している。また、図５等では画素電極に信号を印加する薄膜トランジスタ（ＴＦＴ）等を省略している。また、本発明の表示パネル等では、位相補償のための位相フィルム等を省略しているが、適時付加することが望ましい。以上のことは他の図面に対しても同様である。
【００１９】
また、同一番号または記号を付した箇所は同一の材料あるいは機能もしくは動作を有するものである。
【００２０】
なお、各図面等で説明した内容は特に断りがなくとも、他の実施例と組み合わせることができる。例えば、図５の表示パネルにタッチパネル等を付加し、情報表示装置とすることができる。また、拡大レンズを取り付け、ビデオカメラ等のビューファインダを構成することもできる。また、本発明は各画素にＴＦＴが形成されたアクティブマトリックス型表示パネルを主として説明するがこれに限定されるものではなく、単純マトリックス型にも適用できるということはいうまでもない。このように、明細書、図面で説明した事項、内容、仕様は、特に例示されていなくとも、互いに組み合わせて適用させることができる。
【００２１】
（実施の形態１）
現在、低消費電力でかつ高表示品質であり、更に薄型化が可能な表示パネルとして、複数の有機エレクトロルミネッセンス（ＥＬ）素子をマトリックス状に配列して構成される有機ＥＬ表示パネルが注目されている。
【００２２】
有機ＥＬ表示パネルは、図２に示すように、画素電極としての透明電極４８が形成されたアレイ基板４９上に、電子輸送層、発光層、正孔輸送層等からなる少なくとも１層の有機ＥＬ層４７、及び反射膜４６（金属電極）が積層されたものである。透明電極４８（陽極（アノード））にプラス、反射膜４６（陰極（カソード））にマイナスの電圧を加え、両者間に直流電流を印加させることにより、有機ＥＬ層４７が発光する。
【００２３】
このように、良好な発光特性を期待することのできる有機化合物を有機ＥＬ層に使用することによって、ＥＬ表示パネルが実用に耐え得るものになっている。
【００２４】
なお、カソード電極あるいは反射膜はＩＴＯ電極に誘電体多層膜からなる光学的干渉膜を形成したものでもよい。誘電体多層膜とは低屈折率の誘電体膜と高屈折率の誘電体膜とを交互に多層形成したもの、つまり誘電体ミラーと呼ばれるものである。この誘電体多層膜は有機ＥＬ構造から放射される光の色調を良好なものにする機能（フィルタ効果）を有する。
【００２５】
反射膜４６（金属電極）には、アルミニウム、マグネシウム、インジウム、銅または各々の合金等の仕事関数が小さいもの、特にＡｌ−Ｌｉ合金を用いることが好ましい。
【００２６】
また、透明電極４８には、ＩＴＯ（錫ドープ酸化インジウム）等の仕事関数が大きい導電性材料または金等を用いることができる。なお、金を電極材料として用いた場合、電極は半透明の状態となる。
【００２７】
なお、画素電極４６などに薄膜を蒸着する際は、アルゴン雰囲気中で有機ＥＬ膜を成膜するとよい。また、画素電極４６としてのＩＴＯ上にカーボン膜２０〜５０ｎｍを成膜した場合、界面の安定性が向上し、発光輝度および発光効率も良好なものとなる。
【００２８】
（実施の形態２）
以下、本発明のＥＬ表示パネル構造の理解を容易とするため、まず、本発明の有機ＥＬ表示パネルの製造方法について説明をする。
【００２９】
放熱性を良くするため、アレイ基板４９はサファイアガラスで形成してもよい。
【００３０】
または熱伝導性のよい薄膜あるいは厚膜を形成したりしてもよい。例えば、ダイヤモンド薄膜を形成した基板を使用することが例示される。もちろん、石英ガラス基板、ソーダガラス基板を用いてもよい。その他、アルミナ等のセラミック基板や銅等からなる金属板を使用したり、絶縁膜に金属膜を蒸着あるいは塗布等、コーティングしたものを用いてもよい。画素電極を反射型とする場合は、基板材料としては基板の表面方向より光が出射されるので、ガラス、石英や樹脂等の透明ないし半透明材料の他、ステンレス等の非透過材料を用いることもできる。この構成を図３に図示する。図３ではカソード電極をＩＴＯ等の透明電極７２で形成している。
【００３１】
また、アレイ基板にはプラスチック基板を用いてもよい。プラスチック基板は割れにくく、また、軽量のため携帯電話の表示パネル用基板として最適である。プラスチック基板は、芯材となるベース基板の一方の面に補助の基板を接着剤で貼り合わせて積層基板として用いることが好ましい。もちろん、これらの基板は板に限定するものではなく、厚さ０．０５ｍｍ以上０．３ｍｍ以下のフィルムでもよい。
【００３２】
ベース基板の材料として、脂環式ポリオレフィン樹脂を用いることが好ましい。このような脂環式ポリオレフィン樹脂として日本合成ゴム社製のＡＲＴＯＮ（厚さ２００μｍの１枚板）が例示される。ベース基板の一方の面に、耐熱性、耐溶剤性または耐透湿性機能を持つハードコート層、および耐透気性機能を持つガスバリア層が形成されたポリエステル樹脂、ポリエチレン樹脂あるいはポリエーテルスルホン樹脂等からなる補助の基板（あるいはフィルムもしくは膜）を配置する。
【００３３】
１画素には複数のスイッチング素子あるいは電流制御素子としての薄膜トランジスタ（ＴＦＴ）を形成する。形成するＴＦＴは、同じ種類のＴＦＴであってもよいし、Ｐチャンネル型とＮチャンネル型のＴＦＴというように、違う種類のＴＦＴであってもよいが望ましくはスイッチング薄膜トランジスタ、駆動用薄膜トランジスタとも同極性のものが望ましい。またＴＦＴの構造は、プレーナー型のＴＦＴに限定されるものではなく、スタガー型でも逆スタガー型でもよく、また、セルフアライン方式を用いて不純物領域（ソース、ドレイン）が形成されたものでも、非セルフアライン方式によるものでもよい。
【００３４】
本発明のＥＬ表示素子は、アレイ基板上に、ホール注入電極（画素電極）となるＩＴＯと、１種以上の有機層と、電子注入電極とが順次積層されたＥＬ構造体を有し、前記アレイ基板にはＴＦＴが設けられている。
【００３５】
本発明のＥＬ表示素子を製造するには、まず、基板上にＴＦＴのアレイを所望の形状に形成する。そして、平滑化膜上の画素電極として透明電極であるＩＴＯをスパッタ法で成膜、パターニングする。その後、有機ＥＬ層、電子注入電極等を積層する。
【００３６】
ＴＦＴとしては、通常の多結晶シリコンＴＦＴを用いればよい。ＴＦＴは、ＥＬ構造体の各画素の端部に設けられ、その大きさは１０〜３０μｍ程度である。なお、画素の大きさは２０μｍ×２０μｍ〜３００μｍ×３００μｍ程度である。
【００３７】
アレイ基板上には、ＴＦＴの配線電極が設けられる。配線電極は抵抗が低く、しかもホール注入電極を電気的に接続して抵抗値を低く抑える機能があり、一般的にその配線電極は、Ａｌ、Ａｌおよび遷移金属（ただしＴｉを除く）、Ｔｉまたは窒化チタン（ＴｉＮ）のいずれか１種または２種以上を含有するものが使われるが、本発明においてはこの材料に限られるものではない。ＥＬ構造体の下地となるホール注入電極とＴＦＴの配線電極とを併せた全体の厚さとしては、特に制限はないが、通常１００〜１０００ｎｍ程度とすればよい。
【００３８】
ＴＦＴの配線電極とＥＬ構造体の有機層との間には絶縁層を設ける。絶縁層は、ＳｉＯ2等の酸化ケイ素、窒化ケイ素等の無機系材料をスパッタや真空蒸着で成膜したもの、ＳＯＧ（スピン・オン・グラス）で形成した酸化ケイ素層、フォトレジスト、ポリイミド、アクリル樹脂等の樹脂系材料の塗膜等、絶縁性を有するものであればいずれであってもよいが、この中ではポリイミドが好ましい。また、絶縁層は、配線電極を水分や腐食から守る耐食・耐水膜の役割も果たす。
【００３９】
ＥＬ構造体の発光ピークは２つ以上であってもかまわない。例えば、本発明のＥＬ表示素子における緑および青色発光部は、青緑色発光のＥＬ構造体と、緑色透過層または青色透過層との組み合わせにより得られる。赤色発光部は、青緑色発光のＥＬ構造体と、このＥＬ構造体の青緑発光を赤色に近い波長に変換する蛍光変換層により得ることができる。
【００４０】
次に、本発明のＥＬ表示素子を構成するＥＬ構造体について説明する。本発明のＥＬ構造体は、透明電極である電子注入電極と、１種以上の有機層と、ホール注入電極とを有する。有機層は、それぞれ少なくとも１層のホール輸送層および発光層を有し、例えば、電子注入輸送層、発光層、正孔輸送層、正孔注入層を順次有する。もしくは、ホール輸送層はなくてもよい。本発明のＥＬ構造体の有機層は、種々の構成とすることができ、電子注入輸送層を省略したり、あるいは発光層と一体としたり、正孔注入輸送層と発光層とを混合してもよい。
【００４１】
ホール注入電極は、ホール注入電極側から発光した光を取り出す構造であるため、ＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドープ酸化インジウム）、ＺｎＯ、ＳｎＯ2、Ｉｎ2Ｏ3等が例として挙げられるが、特にＩＴＯ、ＩＺＯが好ましい。ホール注入電極の厚さは、ホール注入を十分行える一定以上の厚さを有すれば良く、通常１０〜５００ｎｍ程度とすることが好ましい。また、ホール注入電極は素子の信頼性を向上させるために駆動電圧が低いことが必要であるが、好ましいものとして、１０〜３０Ω／□（膜厚５０〜３００ｎｍ）のＩＴＯが挙げられる。実際に使用する場合には、ＩＴＯ等のホール注入電極界面での反射による干渉効果が、光取り出し効率や色純度を十分に満たすように、電極の膜厚や光学定数を設定すればよい。このホール注入電極は、蒸着法等によっても形成できるが、スパッタ法により形成されることが好ましい。スパッタガスとしては、特に限定されるものはなく、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ等の不活性ガス、あるいはこれらの混合ガスを用いればよい。
【００４２】
電子注入電極は、スパッタ法等や好ましくは蒸着法で成膜される仕事関数の小さい金属、化合物または合金を用いた材料で構成される。例えば、Ｋ、Ｌｉ、Ｎａ、Ｍｇ、Ｌａ、Ｃｅ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ａｇ、Ｉｎ、Ｓｎ、Ｚｎ、Ｚｒ等の金属元素単体、または安定性を向上させるためにそれらを含む２成分、または３成分の合金系を用いることが好ましい。合金系としては、例えばＡｇ・Ｍｇ（Ａｇ：１〜２０ａｔ％）、Ａｌ・Ｌｉ（Ｌｉ：０．３〜１４ａｔ％）、Ｉｎ・Ｍｇ（Ｍｇ：５０〜８０ａｔ％）、Ａｌ・Ｃａ（Ｃａ：５〜２０ａｔ％）等が好ましい。電子注入電極薄膜の厚さは、電子注入を十分行える一定以上の厚さとすれば良く、０．１ｎｍ以上、好ましくは１ｎｍ以上とすればよい。また、その上限値に特に制限はないが、通常、膜厚は１００〜５００ｎｍ程度とすればよい。
【００４３】
正孔注入層は、ホール注入電極からの正孔の注入を容易にする機能を有し、正孔輸送層は、正孔を輸送する機能および電子を妨げる機能を有し、電荷注入層、電荷輸送層とも称される。
【００４４】
電子注入輸送層は、発光層に用いる化合物の電子注入輸送機能がさほど高くないとき等に設けられ、電子注入電極からの電子の注入を容易にする機能、電子を輸送する機能および正孔を妨げる機能を有する。
【００４５】
これらの正孔注入層、正孔輸送層および電子注入輸送層は、発光層へ注入される正孔や電子を増大・封止し、再結合領域を最適化させ、発光効率を改善する。なお、電子注入輸送層は、注入機能を持つ層と輸送機能を持つ層とに別個に設けてもよい。
【００４６】
発光層の厚さ、正孔注入層と正孔輸送層とを併せた厚さおよび電子注入輸送層の厚さは特に限定されず、形成方法によっても異なるが、通常５〜１００ｎｍ程度とすることが好ましい。
【００４７】
正孔注入層、正孔輸送層の厚さおよび電子注入輸送層の厚さは、再結合・発光領域の設計によるが、発光層の厚さと同程度もしくは１／１０〜１０倍程度とすればよい。また、正孔注入層、正孔輸送層の厚さ、および電子注入層と電子輸送層とを分ける場合のそれぞれの厚さは、注入層は１ｎｍ以上、輸送層は２０ｎｍ以上とするのが好ましい。このときの注入層、輸送層の厚さの上限は、通常、注入層で１００ｎｍ程度、輸送層で１００ｎｍ程度である。このような膜厚については注入輸送層を２層設けるときも同じである。
【００４８】
また、組み合わせる発光層や電子注入輸送層や正孔注入輸送層のキャリア移動度やキャリア密度（イオン化ポテンシャル・電子親和力により決まる）を考慮しながら膜厚をコントロールすることで、再結合領域・発光領域を自由に設計することが可能であり、発光色の設計や、両電極の干渉効果による発光輝度・発光スペクトルの制御や、発光の空間分布の制御を可能にできる。
【００４９】
本発明のＥＬ素子の発光層には、発光機能を有する化合物である蛍光性物質を含有させる。この蛍光性物質としては、例えば、特開昭６３−２６４６９２号公報等に開示されているようなトリス（８−キノリノラト）アルミニウム（Ａｌｑ３）等の金属錯体色素、特開平６−１１０５６９号公報（フェニルアントラセン誘導体）、特開平６−１１４４５６号公報（テトラアリールエテン誘導体）、特開平６−１００８５７号公報、特開平２−２４７２７８号公報等に開示されているような青緑色発光材料が挙げられる。
【００５０】
また、正孔注入層・正孔輸送層には、例えば、特開昭６３−２９５６９５号公報、特開平２−１９１６９４号公報、特開平３−７９２号公報、特開平５−２３４６８１号公報、特開平５−２３９４５５号公報、特開平５−２９９１７４号公報、特開平７−１２６２２５号公報、特開平７−１２６２２６号公報、特開平８−１００１７２号公報、ＥＰ０６５０９５５Ａ１等に記載されている各種有機化合物を用いることができる。
【００５１】
また、上記これらの正孔注入輸送層、発光層および電子注入輸送層の形成には、均質な薄膜が形成できることから真空蒸着法を用いることが好ましい。
【００５２】
（実施の形態３）
以下、本発明のＥＬ表示パネルの製造方法および構造についてさらに詳しく説明する。先にも説明したように、まず、アレイ基板４９に画素を駆動するＴＦＴ１１を形成する。１つの画素は４個または５個のＴＦＴで構成される。また、画素は電流プログラムされ、そのプログラムされた電流がＥＬ素子に供給される。このＴＦＴ１１の組合せ等画素構成については後に説明をする。次に、ＴＦＴ１１に正孔注入電極としての画素電極（透明電極）を形成する。透明電極４８はフォトリソグラフィーによりパターン化する。
【００５３】
フォトリソグラフィー後の基板処理は市販のレジスト剥離液（ジメチルスルホキシドとｎメチル２ピロリドンとの混合溶液）に浸漬して剥離を行った後、アセトンでリンスし、さらに発煙硝酸中に１分間浸漬して完全にレジストを除去する。透明電極４８であるＩＴＯ表面の洗浄は、基板の表裏両面に対して十分に行い、テトラメチルアンモニウムハイドロオキサイドの０．２３８％水溶液を十分に供給しながら、ナイロンブラシによる機械的な擦り洗浄を行うとよい。その後、純水で十分にすすぎ、スピン乾燥を行う。また有機薄膜ＥＬ素子の蒸着前には、市販のプラズマリアクター（ヤマト科学株式会社製、ＰＲ４１型）中で、酸素流量２０ｓｃｃｍ、圧力０．２Ｔｏｒｒ（２６．６Ｐａ）、高周波出力３００Ｗの条件で１分間の酸素プラズマ処理を行ってから、ＥＬ蒸着槽内に配置するとよい。
【００５４】
しかし、洗浄時に酸素プラズマ、Ｏ2アッシャーを使用すると、透明電極４８の周辺部の平滑化膜７１も同時にアッシングされ、透明電極４８の周辺部がえぐられてしまう。この課題を解決するために、本発明では図４で示すように透明電極４８周辺部にアクリル樹脂からなるエッジ保護膜８１を形成している。エッジ保護膜８１の構成材料としては、平滑化膜７１を構成するアクリル系樹脂、ポリイミド樹脂等の有機材料と同一の材料が例示され、その他、ＳｉＯ2、ＳｉＮｘ等の無機材料やＡｌ2Ｏ3等も例示される。
【００５５】
エッジ保護膜８１は透明電極４８のパターニング後、透明電極４８間を埋めるように形成される。もちろん、このエッジ保護膜８１を２μｍ以上４μｍ以下の高さに形成し、有機ＥＬ材料を塗り分ける際のメタルマスクの土手（メタルマスクが透明電極４８と直接接しないようにするスペーサ）としてもよいことは言うまでもない。
【００５６】
真空蒸着装置は市販の高真空蒸着装置（日本真空技術株式会社製、ＥＢＶ−６ＤＡ型）を改造した装置を用いる。主たる排気装置は排気速度１５００リットル／ｍｉｎのターボ分子ポンプ（大阪真空株式会社製、ＴＣ１５００）であり、到達真空度は約１×１０ｅ-6Ｔｏｒｒ（１３３．３２２×１０ｅ−６Ｐａ）以下であり、全ての蒸着は２〜３×１０ｅ-6Ｔｏｒｒ（２６６．６〜３９９．９×１０−６Ｐａ）の範囲で行う。また、全ての蒸着はタングステン製の抵抗加熱式蒸着ボートに直流電源（菊水電子株式会社製、ＰＡＫ１０−７０Ａ）を接続して行うとよい。
【００５７】
このようにして真空層中に配置したアレイ基板上に、カーボン膜２０〜５０ｎｍを成膜する。次に、正孔注入層として４−（Ｎ，Ｎ−ビス（ｐ−メチルフェニル）アミノ）−α−フェニルスチルベンを０．３ｎｍ／ｓの蒸着速度で膜厚約５ｎｍに形成する。
【００５８】
正孔輸送層として、Ｎ，Ｎ’−ビス（４’−ジフェニルアミノ−４−ビフェニリル）−Ｎ，Ｎ’−ジフェニルベンジジン（保土ヶ谷化学株式会社製）と、４−Ｎ，Ｎ−ジフェニルアミノ−α−フェニルスチルベンを、それぞれ０．３ｎｍ／ｓおよび０．０１ｎｍ／ｓの蒸着速度で共蒸着して膜厚約８０ｎｍに形成する。
【００５９】
発光層（電子輸送層）としてトリス（８−キノリノラト）アルミニウム（同仁化学株式会社製）を０．３ｎｍ／ｓの蒸着速度で膜厚約４０ｎｍに形成する。
【００６０】
次に、電子注入電極として、ＡｌＬｉ合金（高純度化学株式会社製、Ａｌ／Ｌｉ重量比９９／１）から低温でＬｉのみを、約０．１ｎｍ／ｓの蒸着速度で膜厚約１ｎｍに形成し、続いてそのＡｌＬｉ合金をさらに昇温し、Ｌｉが出尽くした状態から、Ａｌのみを約１．５ｎｍ／ｓの蒸着速度で膜厚約１００ｎｍに形成し、積層型の電子注入電極とした。
【００６１】
このようにして作成した有機薄膜ＥＬ素子は、蒸着槽内を乾燥窒素でリークした後、乾燥窒素雰囲気下で、コーニング７０５９ガラス製の封止フタ４１をシール剤４５（アネルバ株式会社製、商品名スーパーバックシール９５３−７０００）で貼り付けて表示パネルとした。なお、封止フタ４１とアレイ基板４９との空間には乾燥剤５５を配置する。これは、有機ＥＬ膜が湿度に弱いため、乾燥剤５５によりシール剤４５を浸透する水分を吸収し有機ＥＬ膜４７の劣化を防止している。
【００６２】
シール剤４５からの水分の浸透を抑制するためには外部からの経路（パス）を長くすることが良好な対策である。このため、本発明の表示パネルでは、表示領域の周辺部に微細な凹部４３、凸部４４を形成している。アレイ基板４９の周辺部に形成した凸部４４は少なくとも２重に形成する。凸と凸との間隔（形成ピッチ）は１００μｍ以上５００μｍ以下に、また、凸の高さは３０μｍ以上３００μｍ以下に形成することが好ましい。この凸部はスタンパ技術で形成する。
【００６３】
一方、封止フタ４１にも凹部４３を形成する。凹部４３の形成ピッチは凸部４４の形成ピッチと同一にする。このようにすることで、凹部４３に凸部４４がちょうどはまり込むので、表示パネルの製造時に封止フタ４１とアレイ基板４９との位置ずれが発生しない。凹部４３と凸部４４間にはシール剤４５を配置する。シール剤４５は封止フタ４１とアレイ基板４９とを接着するとともに、外部からの水分の浸入を防止する。
【００６４】
シール剤４５としてはＵＶ（紫外線）硬化型でアクリル系の樹脂からなるものを用いることが好ましい。また、アクリル樹脂はフッ素基を有するものを用いることが好ましい。その他、エポキシ系の接着剤あるいは粘着剤を用いてもよい。接着剤あるいは粘着剤の屈折率は１．４７以上１．５４以下のものを用いることが好ましい。特にシール接着剤は酸化チタンの微粉末、酸化シリコン等の微粉末を重量比で６５％以上９５％以下の割合で添加し、この微粉末の粒子径を平均直径２０μｍ以上１００μｍ以下とすることが好ましい。これは微粉末の重量比が多くなるほど外部からの湿度の進入を抑制する効果が高くなるからである。しかし、あまりに多いと気泡等が入りやすく、かえって空間が大きくなりシール効果が低下してしまう。
【００６５】
乾燥剤の重量はシールの長さ１０ｍｍあたり０．０４ｇ以上０．２ｇ以下、できれば０．０６ｇ以上０．１５ｇ以下とすることが望ましい。これは乾燥剤の量が少なすぎると水分防止効果が薄れ、すぐに有機ＥＬ層が劣化するためである。逆に多すぎると乾燥剤がシールをする際に障害となり、良好なシールを行うことができない。
【００６６】
図２ではガラスのフタ４１を用いて封止する構成であるが、図３のようにフィルムを用いた封止であってもよい。例えば、封止フィルムとしては電解コンデンサのフィルムにＤＬＣ（ダイヤモンド ライク カーボン）を蒸着したものを用いることが例示される。このフィルムは水分浸透性が極めて悪い（防湿）ので、封止膜７３として使用可能である。また、ＤＬＣ膜を透明電極７２の表面に直接蒸着する構成でも可能である。
【００６７】
有機ＥＬ層４７から発生した光の半分は、反射膜４６で反射され、アレイ基板４９を透過して出射される。しかし、反射膜４６は外光を反射するため写り込みが発生し、表示コントラストを低下させる。この対策のために、アレイ基板４９にλ／４板５０および偏光板５４を配置している。なお、画素が反射電極の場合は有機ＥＬ層４７から発生した光は上方向に出射される。したがって、λ／４板５０および偏光板５４は光出射側に配置されなければならない。なお、反射型画素は、透明電極４８を、アルミニウム、クロム、銀等で構成されている。また、透明電極４８の表面に、凸部（もしくは凹凸部）を設けることで有機ＥＬ層との界面が広くなって発光面積が大きくなり、発光効率が向上する。
【００６８】
アレイ基板４９と偏光板（偏光フィルム）５４間には１枚あるいは複数の位相フィルム（位相板、位相回転手段、位相差板、位相差フィルム）が配置される。位相フィルムとしてはポリカーボネートを使用することが好ましい。この位相フィルムは入射光を出射光に対して位相差を発生させ、効率よく光変調を行うのに寄与する。
【００６９】
その他、位相フィルムとして、ポリエステル樹脂、ＰＶＡ樹脂、ポリサルホン樹脂、塩化ビニール樹脂、ゼオネックス樹脂、アクリル樹脂、ポリスチレン樹脂等の有機樹脂板あるいは有機樹脂フィルム等を用いてもよい。その他、水晶等の結晶を用いてもよい。１つの位相板の位相差は一軸方向に５０ｎｍ以上３５０ｎｍ以下、できれば８０ｎｍ以上２２０ｎｍ以下とすることが好ましい。
【００７０】
なお、図３に図示するように位相フィルムと偏光板とを一体化した円偏光板７４（円偏光フィルム）を用いてもよい。
【００７１】
λ／４板（位相フィルム）５０は染料あるいは顔料で着色し、カラーフィルタとしての機能をもたせることが好ましい。特に有機ＥＬ層は赤（Ｒ）の純度が悪いので、着色したλ／４板５０で一定の波長範囲をカットして色温度を調整する。カラーフィルタは、染色フィルタとして顔料分散タイプの樹脂で設けられるのが一般的であり、この顔料が特定の波長帯域の光を吸収し、吸収されなかった波長帯域の光を透過する。
【００７２】
以上のように、位相フィルムの一部もしくは全体を着色したり、一部もしくは全体に拡散機能をもたせてもよい。また、表面をエンボス加工したり、反射防止のために反射防止膜を形成してもよい。また、画像表示に有効でない箇所もしくは支障のない箇所に、遮光膜もしくは光吸収膜を形成し、表示画像の黒レベルをひきしめたり、ハレーション防止によるコントラスト向上効果を発揮させたりすることが好ましい。また、位相フィルムの表面に凹凸を形成することによりかまぼこ状あるいはマトリックス状にマイクロレンズを形成してもよい。マイクロレンズは１つの画素電極あるいは３原色の画素にそれぞれ対応するように配置しておく。
【００７３】
先にも記述したが、カラーフィルタの形成時に圧延、もしくは光重合により一定の方向に位相差を発生させることができるので、位相フィルムの機能はカラーフィルタに持たせてもよい。その他、図３の平滑化膜７１を光重合させることにより位相差を持たせてもよい。このように構成すれば位相フィルムを基板外に構成あるいは配置する必要がなくなり、表示パネルの構成も簡易になり低コスト化が望める。なお、以上の事項は偏光板にも適用できる。
【００７４】
偏光板（偏光フィルム）５４を構成する主たる材料としてはＴＡＣフィルム（トリアセチルセルロースフィルム）が最適である。ＴＡＣフィルムは、優れた光学特性、表面平滑性および加工適性を有するからである。ＴＡＣフィルムの製造については、溶液流延製膜技術で作製することが最適である。
【００７５】
偏光板はヨウ素等をポリビニールアルコール（ＰＶＡ）樹脂に添加した樹脂フィルムのものが例示される。一対の偏光分離手段の偏光板は入射光のうち特定の偏光軸方向と異なる方向の偏光成分を吸収することにより偏光分離を行うので、光の利用効率が比較的悪い。そこで、入射光のうち特定の偏光軸方向と異なる方向の偏光成分（ｒｅｆｌｅｃｔｉｖｅ ｐｏｌａｒｉｚｅｒ：リフレクティブ・ポラライザー）を反射することにより偏光分離を行う反射偏光子を用いてもよい。このように構成すれば、反射偏光子により光の利用効率が高まって、偏光板を用いた上述の例よりもより明るい表示が可能となる。
【００７６】
また、このような偏光板や反射偏光子以外にも、本発明の偏光分離手段としては、コレステリック液晶層と（１／４）λ板を組み合わせたもの、ブリュースターの角度を利用して反射偏光と透過偏光とに分離するもの、ホログラムを利用するもの、偏光ビームスプリッタ（ＰＢＳ）等を用いることも可能である。
【００７７】
図２では図示していないが、偏光板５４の表面にはＡＩＲコートを施している。ＡＩＲコートは誘電体単層膜もしくは多層膜で形成する構成が例示される。その他、１．３５〜１．４５の低屈折率の樹脂を塗布してもよい。例えば、フッ素系のアクリル樹脂等が例示される。特に屈折率が１．３７以上１．４２以下のものが良好である。
【００７８】
また、ＡＩＲコートには３層構成あるいは２層構成がある。３層構成は広い可視光の波長帯域での反射を防止するために用いられ、これをマルチコートと呼ぶ。２層構成は特定の可視光の波長帯域での反射を防止するために用いられ、これをＶコートと呼ぶ。マルチコートとＶコートは表示パネルの用途に応じて使い分ける。なお、ＡＩＲコートは２層構成以上のものと限定されるものではなく、１層構成でもよい。
【００７９】
マルチコートの場合は酸化アルミニウム（Ａｌ2Ｏ3）を光学的膜厚ｎｄ＝λ／４、ジルコニウム（ＺｒＯ2）をｎｄ１＝λ／２、フッ化マグネシウム（ＭｇＦ2）をｎｄ１＝λ／４積層して形成する。通常、薄膜はλ＝５２０ｎｍもしくはその近傍の値として形成される。Ｖコートの場合は一酸化シリコン（ＳｉＯ）を光学的膜厚ｎｄ１＝λ／４とフッ化マグネシウム（ＭｇＦ2）をｎｄ１＝λ／４、もしくは酸化イットリウム（Ｙ2Ｏ3）とフッ化マグネシウム（ＭｇＦ2）をｎｄ１＝λ／４積層して形成する。ＳｉＯは青色側に吸収帯域があるため青色光を変調する場合は物質の安定性から見てもＹ2Ｏ3を用いた方がよい。また、ＳｉＯ2薄膜を使用してもよい。もちろん、低屈折率の樹脂等を用いてＡＩＲコートとしてもよい。例えば、フッ素等のアクリル樹脂が例示される。これらは紫外線硬化タイプを用いることが好ましい。
【００８０】
なお、表示パネルに静電気がチャージされることを防止するため、表示パネル等の表面に親水性の樹脂を塗布しておくことが好ましい。その他、表面反射を防止するため、偏光板５４の表面等にエンボス加工を行ってもよい。
【００８１】
また、透明電極４８にはＴＦＴが接続されるとしたがこれに限定されるものではない。アクティブマトリックスは、スイッチング素子として薄膜トランジスタ（ＴＦＴ）の他、ダイオード方式（ＴＦＤ）、バリスタ、サイリスタ、リングダイオード、ＰＬＺＴ素子等でも可能である。また、ＴＦＴはＬＤＤ（ロー ドーピング ドレイン）構造を採用することが好ましい。なお、ＴＦＴとは、ＦＥＴなどスイッチング等のトランジスタ動作をするすべての素子一般を意味する。また、ＥＬ膜の構成、パネル構造等は単純マトリックス型表示パネルにも適用できる。また、本明細書ではＥＬ素子として有機ＥＬ素子を例にあげて説明したがこれに限定されるものではなく、無機ＥＬ素子でも適用できる。
【００８２】
有機ＥＬパネルに用いられるアクティブマトリックス方式は、（１）特定の画素を選択し、必要な表示情報を与えられること、（２）１フレーム期間を通じてＥＬ素子に電流を流すことができることという２つの条件を満たさせなければならない。この２つの条件を満たすため、図２２に示す従来の有機ＥＬの素子構成において、第１のＴＦＴ１１ａは画素を選択するためのスイッチング用薄膜トランジスタ、第２のＴＦＴ１１ｂはＥＬ素子１５に電流を供給するための駆動用薄膜トランジスタとする。ここで液晶に用いられるアクティブマトリックス方式と比較すると、ＴＦＴ１１ａは液晶用にも必要であるが、ＴＦＴ１１ｂはＥＬ素子１５を点灯させるために必要である。この理由として、液晶の場合は、電圧を印加することでオン状態を保持することができるが、ＥＬ素子１５の場合は、電流を流し続けなければ画素１６の点灯状態を維持できないからである。
【００８３】
したがって、有機ＥＬパネルでは電流を流し続けるためにＴＦＴ１１ｂをオンさせ続けなければならない。走査線、データ線が両方ともオンになると、ＴＦＴ１１ａを通してキャパシタ１９に電荷が蓄積される。このキャパシタ１９がＴＦＴ１１ｂのゲートに電圧を加え続けるため、ＴＦＴ１１ａがオフになっても、電流供給線２０から電流が流れ続け、１フレーム期間にわたり画素１６をオンできる。
【００８４】
この構成を用いて階調を表示させる場合、ＴＦＴ１１ｂのゲート電圧として階調に応じた電圧を印加する必要がある。したがって、ＴＦＴ１１ｂのオン電流のばらつきがそのまま表示に現れる。
【００８５】
トランジスタのオン電流は単結晶で形成されたトランジスタであれば、きわめて均一であるが、安価なガラス基板に形成することのできる、形成温度が４５０度以下の低温ポリシリコン技術で形成した低温多結晶トランジスタでは、±０．２Ｖ〜０．５Ｖの範囲でその閾値のばらつきを持つため、ＴＦＴ１１ｂを流れるオン電流がこれに対応してばらつき、表示ムラが発生する。これらのムラは、閾値電圧のばらつきのみならず、ＴＦＴの移動度、ゲート絶縁膜の厚み等でも発生する。
【００８６】
したがって、アナログ的に階調を表示させる方法では、均一な表示を得るために、デバイスの特性を厳密に制御する必要があり、現状の低温多結晶ポリシリコンＴＦＴではこのばらつきを所定範囲以内に抑えるというスペックを満たせない。この問題を解決するために、１画素内に４つのトランジスタを設けて、閾値電圧のばらつきをコンデンサにより補償させて均一な電流を得る方法や、定電流回路を１画素ごとに形成し電流の均一化を図る方法等が考えられる。
【００８７】
しかしながら、これらの方法は、プログラムされる電流がＥＬ素子１５を通じてなされるため、電流経路が変化した場合に電源ラインに接続されるスイッチングトランジスタに対し駆動電流を制御するトランジスタがソースフォロワとなり駆動マージンが狭くなる。そのため、駆動電圧が高くなるという課題を有することになる。
【００８８】
また、電源に接続するスイッチングトランジスタをインピーダンスの低い領域で使用する必要があり、この動作範囲がＥＬ素子１５の特性変動により影響を受けるという課題もある。その上、飽和領域における電圧電流特性にキンク電流が発生した場合、またはトランジスタの閾値電圧の変動が発生した場合、記憶された電流値が変動するとう課題もある。
【００８９】
本発明のＥＬ素子構造は、上記課題に対して、ＥＬ素子１５に流れる電流を制御するトランジスタが、ソースフォロワ構成とならず、かつそのトランジスタにキンク電流があっても、キンク電流の影響を最小限に抑えることができ、記憶される電流値の変動をも小さくすることができる構成である。
【００９０】
本発明のＥＬ素子構造は、具体的には図５（ａ）に示すように単位画素が最低４つからなる複数のＴＦＴ１１ならびにＥＬ素子により形成される。なお、画素電極はソース信号線と重なるように構成する。つまり、ソース信号線１８上に絶縁膜あるいはアクリル材料からなる平滑化膜を形成して絶縁し、この絶縁膜上に画素電極を形成する。このようにソース信号線１８上に画素電極を重ねる構成をハイアパーチャ（ＨＡ）構造と呼ぶ。
【００９１】
第１のゲート信号線（第１の走査線）１７ａをアクティブ（ＯＮ電圧を印加）とすることにより第１のＴＦＴ（あるいはスイッチング素子）１１ａおよび第３のＴＦＴ（あるいはスイッチング素子）１１ｃを通して、前記ＥＬ素子１５に流すべき電流値を流し、第１のＴＦＴのゲートとドレイン間を短絡するように第２のＴＦＴ１１ｂが第1のゲート信号線１７ａをアクティブ（ＯＮ電圧を印加）とすることで開くと共に、第１のＴＦＴ１１ａのゲートとソース間に接続されたキャパシタ１９に、前記電流値を流すように第１のＴＦＴ１１ａのゲート電圧（あるいはドレイン電圧）を記憶させる。
【００９２】
なお、第１のＴＦＴ１１ａのソース−ゲート間容量であるキャパシタ１９は０．２ｐＦ以上の容量とすることが好ましい。他の構成として、別途キャパシタを形成する例もある。これはキャパシタ電極レイヤーとゲート絶縁膜およびゲートメタルから蓄積容量を形成する構成例である。Ｍ３トランジスタ１１ｃのリークによる輝度低下を防止する観点、表示動作を安定化させるための観点からはこのように別途キャパシタを構成する方が好ましい。
【００９３】
なお、キャパシタ１９は隣接する画素間の非表示領域に形成されることが好ましい。一般的に、フルカラー有機ＥＬ層を作成する場合、有機ＥＬ層をメタルマスクによるマスク蒸着で形成するため、ＥＬ層の形成位置に位置ずれが発生し、各色の有機ＥＬ層が重なる危険性がある。そのため、各色の隣接する画素間の非表示領域は１０μｍ以上離れていなければならず、またこの部分は発光に寄与しない部分となる。したがって、キャパシタ１９をこの領域に形成することは開口率向上のために有効な手段となる。
【００９４】
次に、第１のゲート信号線１７ａを非アクティブ（ＯＦＦ電圧を印加）、第２のゲート信号線１７ｂをアクティブとして、電流の流れる経路を前記第１のＴＦＴ１１ａならびにＥＬ素子１５に接続された第４のＴＦＴ１１ｄならびに前記ＥＬ素子１５を含む経路に切り替えて、記憶した電流を前記ＥＬ素子１５に流すように動作する。
【００９５】
この回路は１画素内に４つのＴＦＴ１１を有しており、第１のトランジスタＭ１のゲートは第２のトランジスタＭ２のソースに接続されており、第２のトランジスタＭ２および第３のトランジスタＭ３のゲートは第1のゲート信号線１７ａに、第２のトランジスタＭ２のドレインは第３のトランジスタＭ３のソースならびに第４のトランジスタＭ４のソースに接続され、第３のトランジスタＭ３のドレインはソース信号線１８に接続されている。第４のトランジスタＭ４のゲートは第２のゲート信号線１７ｂに接続され、第４のトランジスタＭ４のドレインはＥＬ素子１５のアノード電極に接続されている。
【００９６】
なお、図５ではすべてのＴＦＴはＰチャンネルで構成している。Ｐチャンネルは多少ＮチャンネルのＴＦＴに比較してモビリティが低いが、耐圧が大きくまた劣化も発生しにくいので好ましい。しかし、本発明はＥＬ素子構成をＰチャンネルで構成することのみに限定するものではない。Ｎチャンネルのみで構成してもよく、また、ＮチャンネルとＰチャンネルの両方を用いて構成してもよい。
【００９７】
なお、第３および第４のトランジスタは同一の極性、かつＮチャンネルで構成し、第1および第２のトランジスタはＰチャンネルで構成することが好ましい。一般的にＰチャンネルトランジスタはＮチャンネルトランジスタと比較して、信頼性が高い、キンク電流が少ない等の特長があり、電流を制御することによって目的とする発光強度を得るＥＬ素子に対しては、第１のＴＦＴ１１ａをＰチャンネルにすると効果が大きくなる。
【００９８】
以下、本発明のＥＬ素子構成について図６を用いて説明する。本発明のＥＬ素子構成は２つのタイミングにより制御される。第１のタイミングは必要な電流値を記憶させるタイミングである。このタイミングでＴＦＴ１１ｂならびにＴＦＴ１１ｃがＯＮすることにより、等価回路として図６（ａ）となる。ここで、信号線より所定の電流Ｉ１が書き込まれる。これによりＴＦＴ１１ａはゲートとドレインが接続された状態となり、このＴＦＴ１１ａとＴＦＴ１１ｃを通じて電流Ｉ１が流れる。従って、ＴＦＴ１１ａのソース−ゲート間の電圧は電流Ｉ１が流れるようにＶ１となる。
【００９９】
第２のタイミングはＴＦＴ１１ａとＴＦＴ１１ｃが閉じ、ＴＦＴ１１ｄが開くタイミングであり、そのときの等価回路は図６（ｂ）となる。この場合、Ｍ１のＴＦＴ１１ａは常に飽和領域で動作するため、電流Ｉ１は一定となり、ＴＦＴ１１ａのソース−ゲート間の電圧Ｖ１は保持されたままとなる。
【０１００】
なお、ＴＦＴ１１ａのゲートとＴＦＴ１１ｃのゲートは同一のゲート信号線１７ａに接続している。しかし、ＴＦＴ１１ａのゲートとＴＦＴ１１ｃのゲートとを異なるゲート信号線１７ｂに接続してもよい（ＳＡ１とＳＡ２とを個別に制御できるようにする）。つまり、１画素のゲート信号線は３本となってもよい（図５の構成は２本である）。ＴＦＴ１１ａのゲートのＯＮ／ＯＦＦタイミングとＴＦＴ１１ｃのゲートのＯＮ／ＯＦＦタイミングを個別に制御することにより、ＴＦＴ１１のばらつきによるＥＬ素子１５の電流値ばらつきをさらに低減することができる。
【０１０１】
第1のゲート信号線１７ａと第２のゲート信号線１７ｂとを共通にし、第３および第４のトランジスタを異なった導電型（ＮチャンネルとＰチャンネル）とすると、駆動回路の簡略化、ならびに画素の開口率を向上させることが出来る。このように構成すれば、本発明の動作タイミングとしては信号線からの書き込み経路がオフになる。すなわち所定の電流が記憶される際に、電流の流れる経路に分岐があると正確な電流値がＭ１のソース−ゲート間容量（コンデンサ）に記憶されない。ＴＦＴＭ３とＴＦＴＭ４を異なった導電形とし、お互いの閾値を制御することによって走査線の切り替わりのタイミングで必ずＭ３がオフした後にＭ４がオンすることが可能になる。ただしこの場合、お互いの閾値を正確にコントロールするため、プロセスの注意が必要である。
【０１０２】
なお、以上述べた回路は最低４つのトランジスタで実現可能であるが、より正確なタイミングのコントロールあるいは後述するように、ミラー効果低減のためにＴＦＴ１１ｅ（Ｍ５）を図５（ｂ）に示すようにカスケード接続してトランジスタの総数が４以上になっても動作原理は同じである。このようにＴＦＴ１１ｅを加えた構成とすることにより、トランジスタＭ３を介してプログラムした電流をより精度よくＥＬ素子１５に流すことができるようになる。
【０１０３】
図５の構成において、第１のＴＦＴ１１ａの飽和領域における電流値Ｉｄｓが下式の条件を満たすことがさらに好ましい。なお、下式においてλの値は、隣接する画素間において０．０１以上０．０６以下の条件を満たすものである。
【０１０４】
Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）2（１＋Ｖｄｓ＊λ）
本発明では、ＴＦＴ１１ａの動作範囲を飽和領域に限定するが、一般的に飽和領域におけるトランジスタ特性は、理想的な特性より外れ、ソース−ドレイン間電圧の影響を受ける（ミラー効果）。
【０１０５】
隣接する画素におけるそれぞれのＴＦＴ１１ａにΔＶｔなる閾値のシフトが発生した場合を考える。この場合、記憶される電流値は同じである。閾値のシフトをΔＬとすれば、約ΔＶ×λはＴＦＴ１１ａの閾値が変動することによるＥＬ素子１５の電流値のずれに相当する。したがって、電流のずれをｘ（％）以下に抑えるためには、閾値のシフトの許容量を隣接する画素間でｙ（Ｖ）として、λは０．０１×ｘ／ｙ以下でなければならないことが判る。この許容値はアプリケーションの輝度により変化する。輝度が１００ｃｄ／ｍ2から１０００ｃｄ／ｍ2までの輝度領域においては、変動量が２％以上あれば人間は変動した境界線を認識する。したがって、輝度（電流量）の変動量が２％以内であることが必要である。輝度が１００ｃｄ／ｃｍ2より高い場合は隣接する画素の輝度変動量は２％以上となる。本発明のＥＬ表示素子を携帯端末用ディスプレイとして用いる場合、その要求輝度は１００ｃｄ／ｍ2程度である。実際に図５の画素構成を試作し、閾値の変動を測定すると、隣接する画素のＴＦＴ１１ａにおいては閾値の変動の最大値は０．３Ｖであることが判った。したがって、輝度の変動を２％以内に抑えるためにλは０．０６以下でなければならない。しかし、人間が変化を認識することができないので、０．０１以下にする必要はない。また、この閾値のばらつきを達成するためにはトランジスタサイズを十分大きくする必要があり、非現実的である。
【０１０６】
また、第１のＴＦＴ１１ａの飽和領域における電流値Ｉｄｓが下式を満たすように構成されることが好ましい。なお、λの変動が隣接する画素間において１％以上５％以下とする。
【０１０７】
Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）2（１＋Ｖｄｓ＊λ）
隣接する画素間において、たとえ閾値の変動が存在しない場合でも上記式のλに変動があれば、ＥＬ素子を流れる電流値が変動する。変動を±２％以内に抑えるためには、λの変動を±５％に抑えなければならない。しかし、人間が変化を認識することができないので、１％以下にする必要はない。また、１％以下を達成するためにはトランジスタサイズを相当に大きくする必要があり、非現実的である。
【０１０８】
また、実験、アレイ試作および検討によれば第１のＴＦＴ１１ａのチャンネル長を１０μｍ以上２００μｍ以下とすることが好ましい。さらに好ましくは、第１のＴＦＴ１１ａのチャンネル長を１５μｍ以上１５０μｍ以下とすることが好ましい。これは、チャンネル長Ｌを長くした場合、チャンネルに含まれる粒界が増えることによって電界が緩和され、キンク効果が低く抑えられるためであると考えられる。
【０１０９】
また、画素を構成するＴＦＴ１１が、レーザ再結晶化方法（レーザアニ−ル）により形成されたポリシリコンＴＦＴで形成され、すべてのトランジスタにおけるチャンネルの方向がレーザの照射方向に対して同一の方向であることが好ましい。
【０１１０】
本発明の目的は、トランジスタ特性のばらつきが表示に影響を与えない回路構成を提案するものであり、そのために４トランジスタ以上が必要となる。これらのトランジスタ特性により、回路定数を決定する場合、４つのトランジスタの特性がそろわなければ、適切な回路定数を求めることが困難である。レーザ照射の長軸方向に対して、チャンネル方向が水平の場合と垂直の場合では、トランジスタ特性の閾値と移動度が異なって形成される。なお、どちらの場合もばらつきの程度は同じである。水平方向と垂直方向では、移動度、閾値の平均値が異なる。したがって、画素を構成するすべてのトランジスタのチャンネル方向は同一である方が望ましい。
【０１１１】
また、キャパシタ１９の容量値をＣｓ、第２のＴＦＴ１１ｂのオフ電流値をＩｏｆｆとした場合、次式を満たすことが好ましい。
【０１１２】
３＜Ｃｓ／Ｉｏｆｆ＜２４
さらに好ましくは、次式を満たすことが好ましい。
【０１１３】
６＜Ｃｓ／Ｉｏｆｆ＜１８
ＴＦＴ１１ｂのオフ電流を５ｐＡ以下とすることにより、ＥＬ素子を流れる電流値の変化を２％以下に抑えることが可能である。これはリーク電流が増加すると、電圧非書き込み状態においてゲート−ソース間（コンデンサの両端）に貯えられた電荷を１フィールド間保持できないためである。したがって、キャパシタ１９の蓄積用容量が大きければオフ電流の許容量も大きくなる。前記式を満たすことによって隣接画素間の電流値の変動を２％以下に抑えることができる。
【０１１４】
また、アクティブマトリックスを構成するトランジスタがｐ−ｃｈポリシリコン薄膜トランジスタによって構成され、ＴＦＴ１１ｂがデュアルゲート以上であるマルチゲート構造とされることが好ましい。ＴＦＴ１１ｂは、ＴＦＴ１１ａのソース−ドレイン間のスイッチとして作用するため、できるだけＯＮ／ＯＦＦ比の高い特性が要求される。ＴＦＴ１１ｂのゲートの構造をデュアルゲート構造以上のマルチゲート構造とすることによりＯＮ／ＯＦＦ比の高い特性を実現できる。
【０１１５】
また、アクティブマトリックスを構成するトランジスタがポリシリコン薄膜トランジスタで構成されており、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）を５４μｍ2以下とすることが好ましい。（チャンネル幅Ｗ）＊（チャンネル長Ｌ）とトランジスタ特性のばらつきとは相関がある。トランジスタ特性におけるばらつきの原因は、レーザの照射によるエネルギーのばらつき等に起因するものが多く、これを吸収するためには、できるだけレーザの照射ピッチ（一般的には１０数μｍ）をチャンネル内により多く含む構造が望ましい。そこで、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）を５４μｍ2以下とすると、レーザ照射に起因するばらつきがなく、特性のそろった薄膜トランジスタを得ることができる。なお、あまりにもトランジスタサイズが小さくなると面積による特性ばらつきが発生するので、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）は９μｍ2以上、さらに好ましくは、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）は１６μｍ2以上４５μｍ2以下となるようにする。
【０１１６】
また、隣接する単位画素での第１のＴＦＴ１１ａの移動度変動を２０％以下にすることが好ましい。なぜなら、移動度が不足することによりスイッチングトランジスタの充電能力が劣化し、時間内に必要な電流値を流すまでに、Ｍ１のゲート−ソース間の容量を充電できないからである。したがって、移動のばらつきを２０％以内に抑えることで画素間の輝度のばらつきを認知限以下にすることができる。
【０１１７】
以上、図５を画素構成として説明したが、図７、図８に図示する構成にも適用することができる。以下、図７等の画素構成について説明をする。
【０１１８】
ＥＬ素子１５に流す電流を設定する時、ＴＦＴ１１ａに流す信号電流をＩｗ、その結果ＴＦＴ１１ａに生ずるゲート−ソース間電圧をＶｇｓとする。書き込み時はＴＦＴ１１ｄによってＴＦＴ１１ａのゲート−ドレイン間が短絡されているので、ＴＦＴ１１ａは飽和領域で動作する。よって、信号電流Ｉｗは、以下の数式で与えられる。
【０１１９】
（数１）
Ｉｗ＝μ１・Ｃｏｘ１・Ｗ１／Ｌ１／２（Ｖｇｓ−Ｖｔｈ１）2
ここでのＣｏｘは単位面積当たりのゲート容量であり、Ｃｏｘ＝ε０・εｒ／ｄで与えられる。ＶｔｈはＴＦＴの閾値、μはキャリアの移動度、Ｗはチャンネル幅、Ｌはチャンネル長、ε０は真空の移動度、εｒはゲート絶縁膜の比誘電率を示し、ｄはゲート絶縁膜の厚みである。
【０１２０】
ＥＬ素子１５に流れる電流をＩｄｄとすると、Ｉｄｄは、ＥＬ素子１５と直列に接続されるＴＦＴ１１ｂによって電流レベルが制御される。本発明では、そのゲート−ソース間電圧が（数１）のＶｇｓに一致するので、ＴＦＴ１１ｂが飽和領域で動作すると仮定すれば、以下の数式が成り立つ。
【０１２１】
（数２）
Ｉｄｒｖ＝μ２・Ｃｏｘ２・Ｗ２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ２）2
絶縁ゲート電界効果型の薄膜トランジスタ（ＴＦＴ）が飽和領域で動作するための条件は、Ｖｄｓをドレイン−ソース間電圧として、一般に以下の数式で与えられる。
【０１２２】
（数３）
｜Ｖｄｓ｜＞｜Ｖｇｓ−Ｖｔｈ｜
ここでのＴＦＴ１１ａとＴＦＴ１１ｂは、小さな画素内部に近接して形成されるため、大略μ１＝μ２及びＣｏｘ１＝Ｃｏｘ２であり、特に工夫を凝らさない限り、Ｖｔｈ１＝Ｖｔｈ２と考えられる。すると、このとき（数１）及び（数２）から容易に以下の数式が導かれる。
【０１２３】
（数４）
Ｉｄｒｖ／Ｉｗ＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）
ここで注意すべき点は、（数１）及び（数２）において、μ、Ｃｏｘ、Ｖｔｈの値自体は、画素毎、製品毎、あるいは製造ロット毎にばらつくのが普通であるが、（数４）はこれらのパラメータを含まないので、Ｉｄｒｖ／Ｉｗの値はこれらのばらつきに依存しないということである。仮にＷ１＝Ｗ２、Ｌ１＝Ｌ２と設計すれば、Ｉｄｒｖ／Ｉｗ＝１、すなわちＩｗとＩｄｒｖが同一の値となり、ＥＬ素子１５に流れる駆動電流Ｉｄｄは、ＴＦＴの特性ばらつきによらず、正確に信号電流Ｉｗと同一になるので、結果としてＥＬ素子１５の発光輝度を正確に制御できる。
【０１２４】
以上のように、ＴＦＴ１１ａのＶｔｈ１とＴＦＴ１１ｂのＶｔｈ２は基本的に同一である為、両ＴＦＴにおける共通電位が存在するゲートに対してカットオフレベルの信号電圧が印加されると、ＴＦＴ１１ａ及びＴＦＴ１１ｂは共に非導通状態になるはずである。ところが、実際には画素内でもパラメータのばらつき等の要因により、Ｖｔｈ１よりもＶｔｈ２が低くなってしまうことがある。この時、ＴＦＴ１１ｂにはサブスレッショルドレベルのリーク電流が流れる為、ＥＬ素子１５が微発光を呈する。この微発光により画面のコントラストが低下し表示特性が損なわれる。
【０１２５】
本発明では特に、ＴＦＴ１１ｂの閾電圧Ｖｔｈ２が画素内で対応するＴＦＴ１１ａの閾電圧Ｖｔｈ１より低くならないように設定している。例えば、ＴＦＴ１１ｂのゲート長Ｌ２をＴＦＴ１１ａのゲート長Ｌ１よりも長くして、これらの薄膜トランジスタのプロセスパラメータが変動しても、Ｖｔｈ２がＶｔｈ１よりも低くならないようにしており、微少な電流リークを抑制することが可能となっている。以上の事項は図５のＴＦＴ１１ａとＴＦＴ１１ｄの関係にも適用される。
【０１２６】
図８に示すように、本発明の駆動回路は、信号電流が流れるＴＦＴ１１ａ、ＥＬ素子１５等からなる発光素子に流れる駆動電流を制御するＴＦＴ１１ｂの他、第１の走査線ｓｃａｎＡ（ＳＡ）の制御によって画素回路とデータ線ｄａｔａとを接続もしくは遮断するＴＦＴ１１ｃ、第２の走査線ｓｃａｎＢ（ＳＢ）の制御によって書き込み期間中にＴＦＴ１１ａのゲート−ドレインを短絡するＴＦＴ１１ｄ、ＴＦＴ１１ａのゲート−ソース間電圧を書き込み終了後も保持するためのキャパシタ１９および発光素子としてのＥＬ素子１５等から構成される。このように、ゲート信号線は各画素２本であることから、前述した図５、図１０、図１１等に基づく本発明の明細書全体の構成、機能、動作等を適用することができる。
【０１２７】
図８でＴＦＴ１１ｃはＮチャンネルＭＯＳ（ＮＭＯＳ）、その他のトランジスタはＰチャンネルＭＯＳ（ＰＭＯＳ）で構成しているが、これは一例であって、必ずしもこの通りである必要はない。キャパシタ１９は、その一方の端子をＴＦＴ１１ａのゲートに接続され、他方の端子はＶｄｄ（電源電位）に接続されているが、Ｖｄｄに限らず任意の一定電位でも良い。ＥＬ素子１５のカソード（陰極）は接地電位に接続されている。したがって、以上の事項は図５等にも適用されることは言うまでもない。
【０１２８】
図８の構成は、走査線ｓｃａｎＡ及びｓｃａｎＢを順次選択する走査線駆動回路と、輝度情報に応じた電流レベルを有する信号電流Ｉｗを生成して逐次データ線ｄａｔａに供給する電流源ＣＳを含むデータ線駆動回路と、各走査線ｓｃａｎＡ、ｓｃａｎＢ及び各データ線ｄａｔａの交差部に配されて、駆動電流の供給を受けて発光する電流駆動型のＥＬ素子１５を含む複数の画素とを備えている。
【０１２９】
特徴事項として、図８に示した画素構成は、当該走査線ｓｃａｎＡが選択された時、当該データ線ｄａｔａから信号電流Ｉｗを取り込む受入部と、取り込んだ信号電流Ｉｗの電流レベルを一旦電圧レベルに変換して保持する変換部と、保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光素子ＯＬＥＤに流す駆動部とからなる。具体的には、前記受入部はＴＦＴ１１ｃから構成されている。
【０１３０】
前記変換部は、ゲート、ソース、ドレイン及びチャネルを備えたＴＦＴ１１ａと、そのゲートに接続したキャパシタとを含んでいる。ＴＦＴ１１ａ、受入部によって取り込まれた信号電流Ｉｗをチャネルに流して変換された電圧レベルをゲートに発生させ、キャパシタ１９に生じた電圧レベルを保持する。
【０１３１】
更に前記変換部は、ＴＦＴ１１ａドレインとゲートとの間に挿入されたＴＦＴ１１ｄを含んでいる。ＴＦＴ１１ｄは、信号電流Ｉｗの電流レベルを電圧レベルに変換する時に導通し、ＴＦＴ１１ａのドレインとゲートを電気的に接続してソースを基準とする電圧レベルをＴＦＴ１１ａのゲートに生ぜしめる。又、ＴＦＴ１１ｄは、電圧レベルをキャパシタ１９に保持する時に遮断され、ＴＦＴ１１ａのゲート及びこれに接続したキャパシタ１９をＴＦＴ１１ａのドレインから切り離す。
【０１３２】
また、前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えたＴＦＴ１１ｂを含んでいる。ＴＦＴ１１ｂは、キャパシタ１９に保持された電圧レベルをゲートに受け入れ、それに応じた電流レベルを有する駆動電流をチャネルを介してＥＬ素子１５に流す。ＴＦＴ１１ａのゲートとＴＦＴ１１ｂのゲートとが直接接続されてカレントミラー回路を構成し、信号電流Ｉｗの電流レベルと駆動電流の電流レベルとが比例関係となるようにしている。
【０１３３】
ＴＦＴ１１ｂは飽和領域で動作し、そのゲートに印加された電圧レベルと閾電圧との差に応じた駆動電流をＥＬ素子１５に流す。
【０１３４】
ＴＦＴ１１ｂは、その閾電圧が画素内で対応するＴＦＴ１１ａの閾電圧より低くならないように設定されている。具体的には、ＴＦＴ１１ｂは、そのゲート長がＴＦＴ１１ａのゲート長より短くならないように設定されている。あるいは、ＴＦＴ１１ｂは、そのゲート絶縁膜が画素内で対応するＴＦＴ１１ａのゲート絶縁膜より薄くならないように設定されても良い。
【０１３５】
また、ＴＦＴ１１ｂは、そのチャネルに注入される不純物濃度を調整して、閾電圧が画素内で対応するＴＦＴ１１ａの閾電圧より低くならないように設定されてもよい。仮に、ＴＦＴ１１ａとＴＦＴ１１ｂの閾電圧が同一となるように設定した場合、共通接続された両薄膜トランジスタのゲートにカットオフレベルの信号電圧が印加されると、ＴＦＴ１１ａ及びＴＦＴ１１ｂは両方共オフ状態になるはずである。ところが、実際には画素内にも僅かながらプロセスパラメータのばらつきがあり、ＴＦＴ１１ａの閾電圧よりＴＦＴ１１ｂの閾電圧が低くなる場合がある。
【０１３６】
この時には、カットオフレベル以下の信号電圧でもサブスレッショルドレベルの微弱電流がＴＦＴ１１ｂに流れる為、ＥＬ素子１５は微発光し画面のコントラスト低下が現れる。そこで、ＴＦＴ１１ｂのゲート長をＴＦＴ１１ａのゲート長よりも長くしている。これにより、薄膜トランジスタのプロセスパラメータが画素内で変動しても、ＴＦＴ１１ｂの閾電圧がＴＦＴ１１ａの閾電圧よりも低くならない。
【０１３７】
ゲート長Ｌが比較的短い短チャネル効果領域Ａでは、ゲート長Ｌの増加に伴いＴＦＴの閾値Ｖｔｈが上昇する。一方、ゲート長Ｌが比較的大きな抑制領域Ｂではゲート長Ｌに関わらずＴＦＴの閾値Ｖｔｈはほぼ一定である。この特性を利用して、ＴＦＴ１１ｂのゲート長をＴＦＴ１１ａのゲート長よりも長くしている。例えば、ＴＦＴ１１ａのゲート長が７μｍの場合、ＴＦＴ１１ｂのゲート長を１０μｍ程度にする。
【０１３８】
ＴＦＴ１１ａのゲート長が短チャネル効果領域Ａに属する一方、ＴＦＴ１１ｂのゲート長が抑制領域Ｂに属するようにしても良い。これにより、ＴＦＴ１１ｂにおける短チャネル効果を抑制することができるとともに、プロセスパラメータの変動による閾電圧低減を抑制することが可能となる。
【０１３９】
以上により、ＴＦＴ１１ｂに流れるサブスレッショルドレベルのリーク電流を抑制してＥＬ素子１５の微発光を抑え、コントラスト改善に寄与可能である。
【０１４０】
図８に示した画素回路の駆動方法を簡潔に説明する。先ず、書き込み時には第１の走査線ｓｃａｎＡ、第２の走査線ｓｃａｎＢを選択状態とする。両走査線が選択された状態でデータ線ｄａｔａに電流源ＣＳを接続することにより、ＴＦＴ１１ａに輝度情報に応じた信号電流Ｉｗが流れる。電流源ＣＳは輝度情報に応じて制御される可変電流源である。このとき、ＴＦＴ１１ａのゲート−ドレイン間はＴＦＴ１１ｄによって電気的に短絡されているので（数３）が成立し、ＴＦＴ１１ａは飽和領域で動作する。従って、そのゲート−ソース間には（数１）で与えられる電圧Ｖｇｓが生ずる。
【０１４１】
次に、ｓｃａｎＡ、ｓｃａｎＢを非選択状態とする。詳しく述べると、まずｓｃａｎＢを低レベルとしてＴＦＴ１１ｄをｏｆｆ状態とする。これによって電圧Ｖｇｓがキャパシタ１９によって保持される。次にｓｃａｎＡを高レベルにしてｏｆｆ状態とすることにより、画素回路とデータ線ｄａｔａとが電気的に遮断されるので、その後はデータ線ｄａｔａを介して別の画素への書き込みを行うことができる。ここで、電流源ＣＳが信号電流の電流レベルとして出力するデータは、ｓｃａｎＢが非選択となる時点では有効である必要があるが、その後は任意のレベル（例えば次の画素の書き込みデータ）とされて良い。
【０１４２】
ＴＦＴ１１ｂはＴＦＴ１１ａとゲート及びソースが共通接続されており、かつ共に小さな画素内部に近接して形成されているので、ＴＦＴ１１ｂが飽和領域で動作していれば、ＴＦＴ１１ｂを流れる電流は（数２）で与えられ、これがすなわちＥＬ素子１５に流れる駆動電流Ｉｄｄとなる。ＴＦＴ１１ｂを飽和領域で動作させるには、ＥＬ素子１５での電圧降下を考慮してもなお（数３）が成立するよう、十分な電源電位をアノード電圧Ｖｄｄに与えれば良い。
【０１４３】
なお、図５（ｂ）等と同様に、インピーダンスを増大させること等を目的として、図９に図示するように、ＴＦＴ１１ｅ、１１ｆを付加しても良く、これによりより良好な電流駆動を実現できる。他の事項は図５で説明しているので省略する。
【０１４４】
このようにして作製した図５、図８等で説明したＥＬ表示素子に直流電圧を印加し、１０ｍＡ／ｃｍ2の一定電流密度でＥＬ表示素子を連続駆動させた。ＥＬ構造体においては、７．０Ｖ、２００ｃｄ／ｃｍ2の緑色（発光極大波長λｍａｘ＝４６０ｎｍ）の発光が確認できた。青色発光部では、輝度１００ｃｄ／ｃｍ2で、色座標がｘ＝０．１２９、ｙ＝０．１０５、緑色発光部では、輝度２００ｃｄ／ｃｍ2で、色座標がｘ＝０．３４０、ｙ＝０．６２５、赤色発光部では、輝度１００ｃｄ／ｃｍ2で、色座標がｘ＝０．６４９、ｙ＝０．３３８の発光色が得られた。
【０１４５】
（実施の形態４）
以下、図５、図８、図９等を用いた表示装置、表示モジュール、情報表示装置およびその駆動回路と駆動方法等について説明をする。
【０１４６】
フルカラー有機ＥＬパネルでは、開口率の向上が重要な開発課題になる。開口率を高めると光の利用効率が上がり、高輝度化や長寿命化につながるためである。開口率を高めるためには、有機ＥＬ層からの光を遮るＴＦＴの面積を小さくすればよい。低温多結晶Ｓｉ−ＴＦＴはアモルファスシリコンと比較して１０〜１００倍の性能を持ち、その上、電流の供給能力が高いため、ＴＦＴのサイズを非常に小さくできる。したがって、有機ＥＬパネルでは、画素トランジスタ、周辺駆動回路を低温ポリシリコン技術で作製することが好ましい。もちろん、アモルファスシリコン技術で形成してもよいが画素開口率はかなり小さくなってしまう。
【０１４７】
ゲートドライバ１２あるいはソースドライバ１４等の駆動回路をアレイ基板４９上に形成することにより、電流駆動の有機ＥＬパネルで特に問題になる抵抗を下げることができる。ＴＣＰの接続抵抗がなくなるうえに、ＴＣＰ接続の場合に比べて電極からの引き出し線が２〜３ｍｍ短くなり配線抵抗が小さくなるからである。さらに、ＴＣＰ接続のための工程がなくなる、材料コストが下がるという利点もある。
【０１４８】
次に、本発明のＥＬ表示パネルあるいはＥＬ表示装置について説明をする。図１０はＥＬ表示装置の回路を中心とした説明図である。画素１６がマトリックス状に配置または形成されている。各画素１６には各画素の電流プログラムを行う電流を出力するソースドライバ１４が接続されている。ソースドライバ１４の出力段には映像信号のビット数に対応したカレントミラー回路が形成されている。例えば、６４階調であれば、６３個のカレントミラー回路が各ソース信号線ごとに形成され、これらのカレントミラー回路の個数を選択することにより所望の電流をソース信号線１８に印加できるように構成されている。なお、カレントミラー回路の最小出力電流は２ｎＡ以上１０ｎＡ以下にしている。また、ソース信号線１８の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路を内蔵する。
【０１４９】
有機ＥＬ素子には大きな温度依存性特性（温特）があることが知られている。この温特による発光輝度変化を調整するため、カレントミラー回路に出力電流を変化させるサーミスタあるいはポジスタ等の非直線素子を付加し、温特による変化を前記サーミスタ等で調整することによりアナログ的に基準電流を作成する。この場合は、選択するＥＬ材料で一義的に決定されるから、ソフト制御するマイコン等を必要としない場合が多い。つまり、液晶材料により、一定のシフト量等に固定しておいてもよいということである。重要なのは発光色材料により温特が異なっている点であり、発光色ごとに最適な温特補償を行う必要がある点である。
【０１５０】
また、温特補償はマイコンで行ってもよい。温度センサでＥＬ表示パネルの温度を測定し、測定した温度によりマイコン（図示せず）等で変化させる。また、切り替え時に基準電流などをマイコン制御等により自動的に切り替えてもよいし、特定のメニューを表示できるように制御してもよい。また、マウス等を用いて切り替えたり、ＥＬ表示装置の表示画面をタッチパネルにし、かつメニューを表示して特定箇所を押さえることにより切り替えできるように構成してもよい。
【０１５１】
本発明において、ソースドライバは半導体シリコンチップで形成され、ガラスオンチップ（ＣＯＧ）技術でアレイ基板４９のソース信号線１８の端子と接続されている。ソース信号線１８等の信号線の配線はクロム、アルミニウム、銀等の金属配線が用いられる。これは細い配線幅で低抵抗の配線が得られるからである。金属配線は画素が反射型の場合は工程が簡略できるので、画素の反射膜を構成する材料で、反射膜と同時に形成することが好ましい。
【０１５２】
本発明はＣＯＧ技術に限定されるものではなく、チップオンフィルム（ＣＯＦ）技術に前述のソースドライバ１４等を積載し、表示パネルの信号線と接続した構成としてもよい。また、ソースドライバ１４は電源ＩＣ１０２と別途作製し、３チップ構成としてもよい。
【０１５３】
また、ＴＣＦテープを用いてもよい。ＴＣＦテープ向けフィルムは、ポリイミド・フィルムと銅（Ｃｕ）箔を、接着剤を使わずに熱圧着することができる。また、ＴＣＰテープ向けフィルムにはこの他、Ｃｕ箔の上に溶解したポリイミドを重ねてキャスト成型する方法と、ポリイミド・フィルム上にスパッタリングで形成した金属膜の上にＣｕをメッキや蒸着で付ける方法がある。これらのいずれでもよいが、接着剤を使わずにポリイミド・フィルムにＣｕを付けるＴＣＰテープを用いる方法が最も好ましい。３０μｍ以下のリード・ピッチには、接着剤を使わないＣｕ張り積層板で対応する。接着剤を使わないＣｕ張り積層板のうち、Ｃｕ層をメッキや蒸着で形成する方法はＣｕ層の薄型化に適しているため、リード・ピッチの微細化に有利である。
【０１５４】
一方、ゲートドライバ１２は低温ポリシリコン技術で、画素のＴＦＴと同一のプロセスで形成されている。これは、ソースドライバ１４と比較して内部の構造が容易で、動作周波数も低いためである。したがって、低温ポリシリコン技術でも容易に形成することができ、また、狭額縁化を実現できる。もちろん、ゲートドライバ１２をシリコンチップで形成し、ＣＯＧ技術等を用いてアレイ基板４９上に実装してもよい。また、画素ＴＦＴ、ゲートドライバ等は高温ポリシリコン技術で形成してもよく、有機材料で形成（有機ＴＦＴ）してもよい。
【０１５５】
ゲートドライバ１２はゲート信号線１７ａ用のシフトレジスタ２２ａと、ゲート信号線１７ｂ用のシフトレジスタ２２ｂとを内蔵する。各シフトレジスタ２２は正相と負相のクロック信号（ＣＬＫｘＰ、ＣＬＫｘＮ）と、スタートパルス（ＳＴｘ）で制御される。その他、ゲート信号線の出力、非出力を制御するイネーブル（ＥＮＡＢＬ）信号、シフト方向を上下逆転させるアップダウン（ＵＰＤＷＭ）信号を付加することが好ましい。他に、スタートパルスがシフトレジスタにシフトされ、そして出力されていることを確認する出力端子等を設けることが好ましい。なお、シフトレジスタのシフトタイミングはコントロールＩＣ（図示せず）からの信号で制御される。また、外部データのレベルシフトを行うレベルシフト回路と検査回路を内蔵する。
【０１５６】
シフトレジスタ２２のバッファ容量は小さいため直接、ゲート信号線１７を駆動することができない。そのため、シフトレジスタ２２の出力とゲート信号線１７を駆動する出力ゲート２４間には少なくとも２つ以上のインバータ回路２３が形成されている。
【０１５７】
ソースドライバ１４を低温ポリシリコン等のポリシリコン技術でアレイ基板４９上に直接形成する場合も同様であり、ソース信号線を駆動するトランスファーゲート等のアナログスイッチのゲートとソースドライバのシフトレジスタ間には複数のインバータ回路が形成される。以下の事項（シフトレジスタの出力と、信号線を駆動する出力段（出力ゲートあるいはトランスファーゲート等の出力段間に配置されるインバータ回路に関する事項）は、ソースドライバおよびゲートドライバ回路に共通の事項である。例えば、図１０ではソースドライバ１４の出力が直接、ソース信号線１８に接続されているように図示したが、実際には、ソースドライバのシフトレジスタの出力は多段のインバータ回路が接続されて、インバータの出力がトランスファーゲート等のアナログスイッチのゲートに接続されている。
【０１５８】
インバータ回路２３はＰチャンネルのＭＯＳトランジスタとＮチャンネルのＭＯＳトランジスタから構成される。先にも説明したように、ゲートドライバ１２のシフトレジスタ２２の出力端にはインバータ回路２３が多段に接続されており、その最終出力が出力ゲート２４に接続されている。なお、インバータ回路２３はＰチャンネルのみで構成してもよい。ただし、この場合は、インバータではなく単なるゲート回路として構成してもよい。
【０１５９】
各インバータ回路２３を構成するＰチャンネルまたはＮチャンネルのＴＦＴのチャンネル幅をＷ、チャンネル長をＬ（ダブルゲート以上の場合は構成するチャンネルの幅もしくはチャンネル長を加算する）とし、シストレジスタに近いインバータの次数を１、表示側に近いインバータの次数をＮ（Ｎ段目）とする。
【０１６０】
インバータ回路２３の接続段数が多いと接続されているインバータ回路２３の特性差が多重（積み重なり）され、シフトレジスタ２２から出力ゲート２４までの伝達時間に差が生じる（遅延時間ばらつき）。例えば、極端な場合では、図１０において出力ゲート２４ａは１．０μｓｅｃ後（シフトレジスタからパルスが出力されてから起算して）にオンしている（出力電圧が切リ替わっている）のに、出力ゲート２４ｂは１．５μｓｅｃ後（シフトレジスタからパルスが出力されてから起算して）にオンしている（出力電圧が切リ替わっている）という状態が生じる。
【０１６１】
したがって、シフトレジスタ２２と出力ゲート２４間に作製するインバータ回路２３の数は少ない方がよいが、出力ゲート２４を構成するＴＦＴのチャンネルのゲート幅Ｗは非常に大きい方がよい。また、シストレジスタ２２の出力段のゲート駆動能力は小さいので、シフトレジスタを構成するゲート回路（ＮＡＮＤ回路等）で直接、出力ゲート２４を駆動することは不可能である。そのため、インバータを多段接続する必要があるが、例えば、図１０のインバータ回路２３ｄのＷ４／Ｌ４（Ｐチャンネルのチャンネル幅／Ｐチャンネルのチャンネル長）の大きさと、インバータ回路２３ｃのＷ３／Ｌ３のサイズ比が大きいと遅延時間が長くなり、また、インバータの特性がばらつきをも大きくする。
【０１６２】
図１１に遅延時間ばらつき（点線）と遅延時間比（実線）の関係を示す。横軸は（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）で示す。例えば、図１０でインバータ回路２３ｄとインバータ回路２３ｃのＬが同一で２Ｗ３＝Ｗ４であれば（Ｗ３／Ｌ３）／（Ｗ４／Ｌ４）＝０．５である。図１１のグラフにおいて遅延時間比は（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）＝０．５のときを１とし、遅延同様に時間ばらつきも１としている。
【０１６３】
図１１では（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）が大きくなるほどインバータ回路２３の接続段数が多くなり、遅延時間ばらつきも大きくなることを示している。また、（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）が小さくなるほどインバータ回路２３から次段へのインバータ回路２３への遅延時間が長くなることを示している。このグラフから遅延時間比および遅延時間ばらつきを２以内にすることが設計上有利であることがわかる。したがって、次式の条件を満たせればよい。
【０１６４】
０．２５≦（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）≦０．７５また、各インバータ回路２３のＰチャンネルのＷ／Ｌ比（Ｗｐ／Ｌｐ）とｎチャンネルのＷ／Ｌ比（Ｗｓ／Ｌｓ）とは以下の関係を満たす必要がある。
【０１６５】
０．４≦（Ｗｓ／Ｌｓ）／（Ｗｐ／Ｌｐ）≦０．８
さらに、シフトレジスタの出力端から出力ゲート（あるいはトランスファーゲート）間に形成するインバータ回路２３の段数ｎは次式を満たすと遅延時間のばらつきも少なく良好である。
【０１６６】
３≦ｎ≦８
モビリティμにも課題がある。ｎチャンネルトランジスタのモビリティμｎが小さいとＴＧおよびインバータのサイズが大きくなり、消費電力等も大きくなる。また、ドライバの形成面積が大きくなり、そのため、パネルサイズも大きくなってしまう。一方、モビリティμｎが大きいとトランジスタの特性劣化を引き起こしやすので、モビリティμｎは以下の範囲がよい。
【０１６７】
５０≦μｎ≦１５０
また、シフトレジスタ２２内のクロック信号のスルーレートは、５００Ｖ／μｓｅｃ以下にする。スルーレートが高いとｎチャンネルトランジスタの劣化が激しくなるからである。
【０１６８】
なお、図１０でシフトレジスタの出力にはインバータ回路２３を多段に接続するとしたが、ＮＡＮＤ回路でもよい。ＮＡＮＤ回路でもインバータを構成することができるからである。つまり、インバータ回路２３の接続段数とはゲートの接続段数と考えればよい。この場合も今まで説明したＷ／Ｌ比等の関係が適用される。
【０１６９】
図５で図示した構成ではＥＬ素子１５のカソードはＶｓ１電位に接続されている。しかし、各色を構成する有機ＥＬの駆動電圧が異なるという問題がある。例えば、単位平方センチメートルあたり０．０１Ａの電流を流した場合、青（Ｂ）ではＥＬ素子の端子電圧は５Ｖであるが、緑（Ｇ）および赤（Ｒ）では９Ｖである。つまり、端子電圧が、Ｂ、ＧとＲで異なる。したがって、Ｂ、ＧとＲでは保持するＴＦＴ１１ｃ、１１ｄのソース−ドレイン電圧（ＳＤ電圧）が異なり、各色でトランジスタのソース−ドレイン電圧（ＳＤ電圧）間のオフリーク電流も異なることになる。オフリーク電流が発生し、かつオフリーク特性が各色で異なると、色バランスのずれた状態でフリッカが発生する、発光色に相関してガンマ特性がずれるという複雑な表示状態となる。
【０１７０】
この課題に対応するため、本発明では図１に図示するように、少なくともＲ、Ｇ、Ｂ色のうち、１つのカソード電極の電位を他色のカソード電極の電位と異ならせるように構成している。具体的には図１では、Ｂをカソード電極５３ａとし、ＧとＲをカソード電極５３ｂとしている。
【０１７１】
カソード電極５３ａは、各色の有機ＥＬを塗り分けたメタルマスク技術を用いて形成する。メタルマスクを用いるのは、有機ＥＬが水に弱くエッチング等を行うことができないからである。メタルマスク（図示せず）を用いて、カソード電極５３ａを蒸着し、同時にコンタクトホール５２ａで接続する。コンタクトホール５２ａによりＢカソード配線５１ａと電気的接続を取ることができる。
【０１７２】
カソード電極５３ｂも同様に、各色の有機ＥＬを塗り分けたメタルマスク技術を用いて形成する。メタルマスク（図示せず）を用いて、カソード電極５３ｂを蒸着し、同時にコンタクトホール５２ｂで接続する。コンタクトホール５２ｂによりＲＧカソード配線５１ｂと電気的接続を取ることができる。なお、カソード電極のアルミ膜厚は７０ｎｍ以上２００ｎｍ以下となるように形成するとよい。
【０１７３】
以上の構成により、カソード電極５３ａと５３ｂには異なる電圧を印加することができるから、図５のアノード電圧Ｖｄｄが各色共通であっても、ＲＧＢのうち、少なくとも１色のＥＬ素子に印加する電圧を変化させることができる。なお、図１においてＲ、Ｇは同一のカソード電極５３ｂとしたがこれに限定されるものではなく、ＲとＧで異なるカソード電極となるように構成してもよい。
【０１７４】
以上のように構成することにより、各色でトランジスタのソース−ドレイン電圧（ＳＤ電圧）間のオフリーク電流の発生、キンク現象を防止することができる。したがって、フリッカが発生せず、発光色に相関してガンマ特性がずれるということもなく、良好な画像表示を実現できる。
【０１７５】
また、図５のＶｓ１をカソード電圧とし、このカソード電圧を各色で異なるようにするとしたがこれに限定されるものではなく、アノード電圧Ｖｄｄを各色で異なるように構成してもよい。例えば、Ｒ画素のアノード電圧Ｖｄｄを電圧８Ｖにし、Ｇを６Ｖ、Ｂを１０Ｖとする構成でもよい。これらのアノード電圧、カソード電圧は±１Ｖの範囲で調整できるように構成されることが好ましい。
【０１７６】
パネルサイズが２インチ程度であっても、Ｖｄｄと接続されるアノードからは１００ｍＡ近くの電流が出力される。そのため、アノード配線（電流供給線）２０の低抵抗化は必須である。この課題に対応するため、本発明では図１２で図示するようにアノード配線６３を表示領域の上側と下側から供給している（両端給電）。以上のように両端給電することにより画面の上下での輝度傾斜の発生がなくなる。
【０１７７】
発光輝度を高めるためには透明電極４８を粗面化するとよい。この構成を図３に示す。まず、透明電極４８を形成する箇所にスタンパ技術を用いて微細な凹凸を形成する。画素が反射型の場合は、スパッタリング法で約２００ｎｍのアルミニウムの金属薄膜を形成して透明電極４８を形成する。透明電極４８が有機ＥＬと接する箇所には凸部が設けられ、粗面化される。なお、単純マトリックス型表示パネルの場合は、透明電極４８はストライプ状電極とする。また、凸部は凸状だけに限定するものではなく、凹状でもよい。また、凹と凸とを同時に形成してもよい。
【０１７８】
突起の大きさは直径４μｍ程度、隣接間距離の平均値は１０μｍ、２０μｍ、４０μｍにして、それぞれ突起の単位面積密度を１０００〜１２００個／ｍｍ2、１００〜１２０個／ｍｍ2、６００〜８００個／ｍｍ2として輝度測定を行ったところ、突起の単位面積密度が大きくなるほど発光輝度が強くなることがわかった。したがって、透明電極４８上の突起の単位面積密度を変えることで、透明電極の表面状態を変えて発光輝度を調整できることがわかった。検討によれば、突起の単位面積密度を１００個／ｍｍ2以上８００個／ｍｍ2以下とすることで良好な結果を得ることができた。
【０１７９】
有機ＥＬは自己発光素子である。この発光による光がスイッチング素子としてのＴＦＴに入射するとホトコンダクタ現象（ホトコン）が発生する。ホトコンとは、光励起によりＴＦＴ等のスイッチング素子のオフ時でのリーク（オフリーク）が増える現象を言う。
【０１８０】
この課題に対処するため、本発明では図１３に示すようにゲートドライバ１２（場合によってはソースドライバ１４）の下層、ＴＦＴ１１の下層の遮光膜９１を形成している。遮光膜９１はクロム等の金属薄膜で形成し、その膜厚は５０ｎｍ以上１５０ｎｍ以下にする。膜厚が薄いと遮光効果が乏しく、厚いと凹凸が発生して上層のＴＦＴ１１のパターニングが困難になるからである。
【０１８１】
遮光膜９１上に２０ｎｍ以上１００ｎｍ以下の無機材料からなる平滑化膜７１ａを形成する。この遮光膜９１のレイヤーを用いてキャパシタ１９の一方の電極を形成してもよい。この場合、平滑化膜７１ａは極力薄く作りキャパシタの容量値を大きくすることが好ましい。また、遮光膜９１をアルミで形成し、陽極酸化技術を用いて酸化シリコン膜を遮光膜９１の表面に形成し、この酸化シリコン膜をキャパシタ１９の誘電体膜として用いてもよい。平滑化膜７１ｂ上にはＨＡ構造の画素電極が形成される。
【０１８２】
ゲートドライバ１２等は裏面だけでなく、表面からの光の進入も抑制するべきである。これはホトコンの影響により誤動作するからである。したがって、本発明では、カソード電極が金属膜の場合は、ゲートドライバ１２等の表面にもカソード電極を形成し、この電極を遮光膜として用いている。
【０１８３】
しかし、ゲートドライバ１２の上にカソード電極を形成すると、このカソード電極からの電界によるドライバの誤動作あるいはカソード電極とドライバ回路の電気的接触が発生する可能性がある。この課題に対処するため、本発明ではゲートドライバ１２等の上に少なくとも１層、好ましくは複数層の有機ＥＬ膜を画素電極上の有機ＥＬ膜形成と同時に形成する。基本的に有機ＥＬ膜は絶縁物であるから、ゲートドライバ上に有機ＥＬ膜を形成することにより、カソードとゲートドライバ間が隔離される。したがって、前述の課題を解消することができる。
【０１８４】
一方、カソード電極が透明電極の場合は、透明電極のシート抵抗値が問題となる。透明電極は高抵抗であるが、有機ＥＬのカソードには高い電流密度で電流を流す必要がある。したがって、ＩＴＯ膜の単層でカソード電極を形成すると発熱により加熱状態となったり、表示画面に極度の輝度傾斜が発生したりする。
【０１８５】
この課題に対応するため、カソード電極の表面に金属薄膜からなる低抵抗化配線９２を形成している。低抵抗化配線９２は液晶表示パネルのブラックマトリックス（ＢＭ）と同様の構成（クロムまたはアルミ材料で５０ｎｍ〜２００ｎｍの膜厚）で、かつ同様の位置（画素電極間、ゲートドライバ１２の上等）である。しかし、有機ＥＬではＢＭを形成する必要はないから機能は全く異なる。なお、低抵抗化配線９２は透明電極７２の表面に限定するものではなく、裏面（有機ＥＬ膜と接する面）に形成してもよい。
【０１８６】
図１４は有機ＥＬモジュールの構成図である。プリント基板１０３にはコントロールＩＣ１０１と電源ＩＣ１０２が実装されている。プリント基板１０３とアレイ基板４９とはフレキシブル基板１０４で電気的に接続される。このフレキシブル基板１０４を介して電源電圧、電流、制御信号、映像データがアレイ基板４９のソースドライバ１４およびゲートドライバ１２に供給される。
【０１８７】
この時問題となるのは、ゲートドライバ１２の制御信号である。ゲートドライバ１２には少なくとも５Ｖ以上の振幅の制御信号を印加する必要がある。しかし、コントロールＩＣ１０１の電源電圧は２．５Ｖあるいは３．３Ｖであるため、コントロールＩＣ１０１から直接、ゲートドライバ１２に制御信号を印加することができない。
【０１８８】
この課題に対して、本発明は高い電圧で駆動される電源ＩＣ１０２からゲートドライバ１２の制御信号を印加する。電源ＩＣ１０２はゲートドライバ１２の動作電圧も発生させるので、当然ながらゲートドライバ１２に最適な振幅の制御信号を発生させることができる。
【０１８９】
図１５ではゲートドライバ１２の制御信号はコントロールＩＣ１０１で発生させ、ソースドライバ１４で一旦レベルシフトを行った後、ゲートドライバ１２に印加している。ソースドライバ１４の駆動電圧は５〜８Ｖであるから、コントロールＩＣ１０１から出力された３．３Ｖ振幅の制御信号を、ゲートドライバ１２が受け取れる５Ｖ振幅に変換することができる。
【０１９０】
図１６、図１７は本発明の表示モジュール装置の説明図である。図１７はソースドライバ１４内に内蔵表示メモリ１５１を持たせた構成である。内蔵表示メモリ１５１は８色表示（各色１ビット）、２５６色表示（ＲＧは３ビット、Ｂは２ビット）、４０９６色表示（ＲＧＢは各４ビット）の容量を有する。この８色、２５６色または４０９６色表示で、かつ静止画の時は、ソースドライバ１４内に配置されたドライバコントローラはこの内蔵表示メモリ１５１の画像データを読み出すので、超低消費電力化を実現できる。もちろん、内蔵表示メモリ１５１は２６万色以上の多色の表示メモリであってもよい。また、動画の時も内蔵表示メモリ１５１の画像データを用いてもよい。
【０１９１】
内蔵表示メモリ１５１の画像データは誤差拡散処理あるいはディザ処理を行った後のデータをメモリしてもよい。誤差拡散処理、ディザ処理等を行うことにより、２６万色表示データを４０９６色等に変換することができ、内蔵表示メモリ１５１の容量を小さくすることができる。誤差拡散処理等は誤差拡散コントローラ１４１で行うことができる。
【０１９２】
なお、図１６等において１４をソースドライバと記載したが、単なるドライバだけでなく、電源ＩＣ１０２、バッファ回路１５４（シフトレジスタ等の回路を含む）、データ変換回路、ラッチ回路、コマンドデコーダ、シフト回路、アドレス変換回路、内蔵表示メモリ１５１からの入力を処理してソース信号線に電圧あるいは電流を出力する様々な機能あるいは回路が構成されたものである。これらの事項は、本発明の他の実施例でも同様である。
【０１９３】
フレームレートはパネルモジュールの消費電力と関係する。つまり、フレ−ムレートを高くすればほぼ比例して消費電力は増大する。携帯電話等は待ち受け時間を長くする等の観点から消費電力の低減を図る必要がある。一方、表示色を多くする（階調数を多くする）ためにはソースドライバ１４等の駆動周波数を高くしなければならない。しかし、消費電力の問題から消費電力を増大させることは困難である。
【０１９４】
一般的に、携帯電話等の情報表示装置では、表示色数よりも低消費電力化が優先される。表示色数を増加させる回路の動作周波数が高くなる、あるいはＥＬ素子に印加する電圧（電流）波形の変化が多くなる等の理由から、消費電力が増加する。したがって、あまり表示色数を多くすることはできない。この課題に対して、本発明は画像データを誤差拡散処理あるいはディザ処理を行って画像を表示するものである。
【０１９５】
図１８で説明した本発明の携帯電話では図示していないが、筐体の裏側にＣＣＤカメラを備えている。ＣＣＤカメラで撮影した画像およびデータは即時に表示パネルの表示画面２１に表示できる。ＣＣＤカメラの画像データは２４ビット（１６７０万色）、１８ビット（２６万色）、１６ビット（６．５万色）、１２ビット（４０９６色）、８ビット（２５６色）をキー入力で切り替えることができる。
【０１９６】
表示データが１２ビット以上の時は、誤差拡散処理を行って表示する。つまり、ＣＣＤカメラからの画像データが内蔵表示メモリ１５１の容量以上の時は、誤差拡散処理等を実施し、表示色数を内蔵表示メモリ１５１の容量以下となるように画像処理を行う。
【０１９７】
今、ソースドライバ１４には４０９６色（ＲＧＢ各４ビット）で１画面の内蔵表示メモリ１５１を具備しているとして説明する。モジュール外部から送られてくる画像データが４０９６色の場合は、直接ソースドライバ１４の内蔵表示メモリ１５１に格納され、この内蔵表示メモリ１５１から画像データを読み出し、表示画面２１に画像を表示する。
【０１９８】
画像データが２６万色（Ｇ：６ビット、Ｒ，Ｂ：５ビットの計１６ビット）の場合は、図１６および図１７に示すように誤差拡散コントローラ１４１の演算メモリ１５２に一旦格納され、かつ同時に演算回路１５３で誤差拡散あるいはディザ処理が行われる。この誤差拡散処理等により１６ビットの画像データは内蔵表示メモリ１５１のビット数である１２ビットに変換されてソースドライバ１４に転送される。ソースドライバ１４はＲＧＢ各４ビット（４０９６色）の画像データを出力し、表示画面２１に画像を表示する。
【０１９９】
また、図１７の構成において、垂直同期信号ＶＤを用いて（垂直同期信号ＶＤで処理方法を変化させて）、フィールドあるいはフレームごとに誤差拡散処理あるいはディザ処理方法を変化させてもよい。例えば、ディザ処理では、第１フレームでＢａｙｅｒ型を用い、次の第２フレームではハーフトーン型を用いる。このようにフレームごとにディザ処理を変化させ、切り替えるようにすることにより誤差拡散処理等に伴うドットむらが目立ちにくくなるという効果が発揮される。
【０２００】
また、第１フレームと第２フレームで誤差拡散処理等の処理係数を変化させてもよい。また、第１フレームで誤差拡散処理をし、第２フレームでディザ処理をし、さらに第３フレームで誤差拡散処理をする等処理を組み合わせても良い。また、乱数発生回路を具備し、乱数の値でフレームごとに処理を実施する処理方法を選択してもよい。
【０２０１】
フレームレート等の情報を伝送されるようフォーマットに記載するようにしておけば、この記載されたデータをデコードあるいは検出することにより、自動でフレームレート等が変更できるようになる。特に、伝送されてくる画像が動画か静止画かを記載しておくこと、さらに動画の場合は、動画の１秒あたりのコマ数を記載しておくことが好ましい。また、伝送パケットに携帯電話の機種番号を記載しておくことが好ましい。なお、本明細書では伝送パケットとして説明するがパケットである必要はない。つまり、送信あるいは発信するデータ中に図２１等で説明する情報（表示色数、フレームレート等）が記載されたものであればいずれでもよい。
【０２０２】
図１９は本発明の携帯電話等に送られてくる伝送フォーマットである。伝送とは受信するデータと、送信するデータの双方を含む。つまり、携帯電話は受話器からの音声あるいは携帯電話に付属のＣＣＤカメラで撮影した画像を他の携帯電話等に送信する場合もあるからである。したがって、図２１等で説明する伝送フォーマット等に関連する事項は送信、受信の双方に適用される。
【０２０３】
本発明の携帯電話等において、データはデジタル化されてパケット形式で伝送される。図１９および図２０で記載しているように、フレームの中は、フラグ部（Ｆ）、アドレス部（Ａ）、コントロール部（Ｃ）、情報部（Ｉ）、及びフレームチェックシーケンス（ＦＣＳ）からなる。コントロール部（Ｃ）のフォーマットは図２０のように情報転送（Ｉフレーム）、監視（Ｓフレーム）、及び非番号制（Ｕフレーム）の３つの形式をとる。
【０２０４】
まず、情報転送形式は情報（データ）を転送する時に使用するコントロールフィールドの形式で、非番号性形式の一部を除けば、情報転送形式がデータフィールドを有する唯一の形式である。この形式によるフレームを情報フレーム（Ｉフレーム）という。
【０２０５】
また、監視形式は、データリンクの監視制御機能、すなわち情報フレームの受信確認、情報フレームの再送要求等を行うために使用する形式である。この形式によるフレームを、監視フレーム（Ｓフレーム）という。
【０２０６】
次に非番号制形式は、その他のデータリング制御機能を遂行するために使用するコントロールフィールドの形式で、この形式によるフレームを非番号制フレーム（Ｕフレーム）という。
【０２０７】
端末及び網は送受信する情報フレームを送信シーケンス番号（Ｓ）と受信シーケンスＮ（Ｒ）で管理する。Ｎ（Ｓ）、Ｎ（Ｒ）とも３ビットで構成され、０〜７までの８個を循環番号として使い、７の次は０となるモジュラス構成をとっている。したがって、この場合のモジュラスは８、連続送信できるフレーム数は７であり、応答フレームは受信しない。
【０２０８】
データ領域には色数データを示す８ビットのデータとフレームレートを示す８ビットのデータが記載される。これらの例を図２１（ａ）、（ｂ）に示す。また、表示色の色数には静止画と動画の区別を記載しておくことが好ましい。また、携帯電話の機種名、送受信する画像データの内容（人物等の自然画、メニュー画面）等を図１９のパケットに記載しておくことが望ましい。データを受け取った機種はデータをデコードし、それが自身（該当機種番号）のデータであると認識したとき、記載された内容によって、表示色、フレームレート等に自動的に変更する。また、記載された内容を表示装置の表示画面２１に表示するように構成してもよい。ユーザーは表示画面２１の記載内容（表示色、推奨フレームレート）を見て、キー等を操作し、最適な表示状態にマニュアルで変更すればよい。
【０２０９】
なお、一例として、図２１（ｂ）では数値の３はフレームレート８０Ｈｚと一例をあげて記載しているがこれに限定されるものではなく、４０〜６０Ｈｚ等の一定範囲を示すものであってもよい。また、データ領域に携帯電話の機種等を記載しておいてもよい。機種により性能等が異なり、フレームレートを変化させる必要性も発生するからである。また、画像が漫画であるとか、宣伝（ＣＭ）であるとかの情報を記載しておくことも好ましい。また、パケットに視聴料金や、パケット長等の情報を記載しておいてもよい。ユーザーが視聴料金を確認して情報を受信するか否かを判断できるからである。また、画像データが誤差拡散処理をされているか否かのデータも記載しておくことが好ましい。
【０２１０】
また、画像処理方法（誤差拡散処理、ディザ処理等の種別、重み付け関数の種類とそのデータ、ガンマの係数等）、機種番号等の情報が伝送されるフォーマットに記載しておけばよい。また、画像データがＣＣＤで撮影されたデータか、ＪＰＥＧデータか、またその解像度、ＭＰＥＧデータか、ＢＩＴＭＡＰデータか等の情報を記載しておくとこれを基に、データをデコードあるいは検出し、自動受信した携帯電話等を最適な状態に変更できるようになる。
【０２１１】
もちろん、伝送されてくる画像が動画か静止画かを記載しておくこと、さらに動画の場合は、動画の１秒あたりのコマ数を記載しておくことが好ましい。また、受信端末で推奨する再生コマ数／秒等の情報も記載しておくことが好ましい。
【０２１２】
以上の事項は、伝送パケットが送信の場合でも同様である。また、本明細書では伝送パケットとして説明しているがパケットである必要はない。つまり、送信あるいは発信するデータ中に図２１等で説明する情報が記載されたものであればいずれでもよい。
【０２１３】
誤差拡散処理コントローラ１４１には、誤差処理されて送られてきたデータに対して逆誤差拡散処理を行い、元データに戻してから再度、誤差拡散処理を行う機能を付加することが好ましい。誤差拡散処理の有無は図１９のパケットデータに載せておく。また、誤差拡散（ディザ等の方式も含む）の処理方法、形式など逆誤差拡散処理に必要なデータも載せておく。
【０２１４】
逆誤差拡散処理を実施するのは、誤差拡散処理の過程において、ガンマカーブの補正も実現できるからである。データを受けたＥＬ表示装置等のガンマカーブと、送られてきたガンマカーブとが適応しない場合や、送信されてきたデータが誤差拡散等の処理をすでに実施した画像データである場合がある。この事態に対応するために、逆誤差拡散処理を実施し、元データに変換してガンマカーブ補正の影響が出ないようにする。その後、受信したＥＬ表示装置等で誤差拡散処理を行い、受信表示パネルに最適なガンマカーブになり、かつ最適な誤差拡散処理となるように誤差拡散処理等を実施する。
【０２１５】
また、表示色により、フレームレートを切り替えたい場合は、携帯電話等の装置にユーザボタンを配置し、ボタン等を用いて表示色等を切り替えられるようにすればよい。
【０２１６】
図１８は情報端末装置の一例としての携帯電話の平面図である。筐体１９３にアンテナ１９１、テンキー１９２等が取り付けられている。１９４は表示色切り替えキーあるいは電源オンオフ、フレームレート切り替えキーである。
【０２１７】
携帯電話等の内部回路ブロックを図７に示す。回路は主としてアップコンバータ２０５とダウンコンバータ２０４のブロック、デェプレクサ２０１のブロック、ＬＯバッファ２０３等のブロックから構成される。
【０２１８】
キー１９４を１度押さえると表示色は８色モードに、続いて同一キー１９４を押さえると表示色は２５６色モード、さらに同一キー１９４を押さえると表示色は４０９６色モードとなるようにシーケンスを組んでもよい。キーは押さえるごとに表示色モードが変化するトグルスイッチとする。なお、別途表示色に対する変更キーを設けてもよい。この場合、キー１９４は３つ（以上）となる。
【０２１９】
キー１９４はプッシュスイッチの他、スライドスイッチ等の他のメカニカルなスイッチでもよく、また、音声認識等により切り替えるものでもよい。例えば、４０９６色を受話器に音声入力することや、「高品位表示」、「２５６色モード」あるいは「低表示色モード」と受話器に音声入力することにより表示パネルの表示画面２１に表示される色が変化するように構成する。これは現行の音声認識技術を採用することにより容易に実現することができる。
【０２２０】
また、表示色の切り替えは電気的に切り替わるスイッチでもよく、表示パネルの表示画面２１に表示させたメニューを触れることにより選択するタッチパネルでも良い。また、スイッチを押さえる回数で切り替える、あるいはクリックボールのように回転あるいは方向により切り替えるように構成してもよい。
【０２２１】
１９４は表示色切り替えキーとしたが、フレームレートを切り替えるキー等としてもよい。また、動画と静止画とを切り換えるキー等としてもよい。また、動画と静止画とフレームレート等の複数の要件を同時に切り替えてもよい。また、押さえ続けると徐々に（連続的に）フレームレートが変化するように構成してもよい。この場合は発振器を構成するコンデンサＣ、抵抗Ｒのうち、抵抗Ｒを可変抵抗にしたり、電子ボリウムにしたりすることにより実現できる。また、コンデンサはトリマコンデンサとすることにより実現できる。また、半導体チップに複数のコンデンサを形成しておき、１つ以上のコンデンサを選択し、これらを回路的に並列に接続することにより実現してもよい。
【０２２２】
なお、表示色等によりフレームレートを切り替えるという技術的思想は携帯電話に限定されるものではなく、パームトップコンピュータや、ノートパソコン、デスクトップパソコン、携帯時計など表示画面を有する機器に広く適用することができる。また、液晶表示装置に限定されるものではなく、液晶表示パネル、有機ＥＬパネルや、ＴＦＴパネル、ＰＬＺＴパネルや、ＣＲＴにも適用することができる。
【産業上の利用可能性】
【０２２３】
本発明の実施例で説明した技術的思想はビデオカメラ、液晶プロジェクター、立体テレビ、プロジェクションテレビ等に適用できる。また、ビューファインダ、携帯電話のモニター、ＰＨＳ、携帯情報端末およびそのモニター、デジタルカメラおよびそのモニターにも適用できる。また、電子写真システム、ヘッドマウントディスプレイ、直視モニターディスプレイ、ノートパーソナルコンピュータ、ビデオカメラ、電子スチールカメラにも適用できる。また、現金自動引き出し機のモニター、公衆電話、テレビ電話、パーソナルコンピュータ、液晶腕時計およびその表示装置にも適用できる。さらに、家庭電器機器の液晶表示モニター、ポケットゲーム機器およびそのモニター、表示パネル用バックライト等にも適用あるいは応用展開できることは言うまでもない。
【符号の説明】
【０２２４】
１１ ＴＦＴ
１２ ゲートドライバ
１４ ソースドライバ
１５ ＥＬ素子
１６ 画素
１７ ゲート信号線
１８ ソース信号線
１９ キャパシタ
２０ 電流供給線
２１ 表示画面
４１ 封止フタ
４３ 凹部
４４ 凸部
４５ シール剤
４６ 反射膜
４７ 有機ＥＬ層
４８ 透明電極
４９ アレイ基板
５０ λ／４板
５１ カソード配線
５２ コンタクトホール
５３ カソード電極
５４ 偏光板
５５ 乾燥剤
６１，６２ 接続端子
６３ アノード配線
７１ 平滑化膜
７２ 透明電極
７３ 封止膜
７４ 円偏光板
８１ エッジ保護膜
９１ 遮光膜
９２ 低抵抗化配線
１０１ コントロールＩＣ
１０２ 電源ＩＣ
１０３ プリント基板
１０４ フレキシブル基板
１０５ データ信号
１４１ 誤差拡散コントローラ
１５１ 内蔵表示メモリ
１５２ 演算メモリ
１５３ 演算回路
１５４ バッファ回路
１９１ アンテナ
１９２ テンキー
１９３ 筐体
１９４ キー
２０１ デェプレクサ
２０２ ＬＮＡ
２０３ ＬＯバッファ
２０４ ダウンコンバータ
２０５ アップコンバータ
２０６ ＰＡプリドライバ
２０７ ＰＡ
【特許請求の範囲】
【請求項１】
画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、
前記画素に印加する映像信号を出力するソースドライバ回路と、
前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、
ゲートドライバ回路と、
前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達する第１のゲート信号線と第２のゲート信号線を具備し、
前記画素に、アノード電圧を供給するアノード配線が形成され、
前記表示画面に、光透過性を有するカソード電極が形成され、
前記カソード電極の上層に、封止膜と、封止フィルムのうち少なくとも一方が形成され、
前記画素は、
画素電極と、
前記画素電極と前記カソード電極間に形成されたＥＬ素子と、
前記ＥＬ素子に電流を供給する駆動用トランジスタと、
前記ＥＬ素子に流れる電流の経路に配置された第１のスイッチ用トランジスタと、
前記駆動用トランジスタのゲート端子と接続され、前記映像信号に基づく電圧を保持するコンデンサと、
前記駆動用トランジスタのゲート端子と他の端子間を短絡する第２のスイッチ用トランジスタとを有し、
前記第２のスイッチ用トランジスタと、前記駆動用トランジスタとは、同一極性のトランジスタであり、
前記第２のスイッチ用トランジスタは、マルチゲート構造であり、
前記第１のスイッチ用トランジスタのゲート端子は、前記第１のゲート信号線が接続され、
前記第２のスイッチ用トランジスタのゲート端子は、前記第２のゲート信号線が接続され、
前記第２のゲート信号線に選択電圧が印加されている時は、前記第１のゲート信号線に非選択電圧が印加されるように制御されていることを特徴とするＥＬ表示装置。
【請求項２】
画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、
前記画素に印加する映像信号を出力するソースドライバ回路と、
前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、
ゲートドライバ回路と、
前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達する第１のゲート信号線と第２のゲート信号線を具備し、
前記画素に、アノード電圧を供給するアノード配線が形成され、
前記表示画面に、光透過性を有するカソード電極が形成され、
前記カソード電極の上層に、封止膜と、封止フィルムのうち少なくとも一方が形成され、
前記画素は、
画素電極と、
前記画素電極と前記カソード電極間に形成されたＥＬ素子と、
前記ＥＬ素子に電流を供給する駆動用トランジスタと、
前記ＥＬ素子に流れる電流の経路に配置された第１のスイッチ用トランジスタと、
前記駆動用トランジスタのゲート端子と接続され、前記映像信号に基づく電圧を保持するコンデンサと、
前記駆動用トランジスタのゲート端子と他の端子間を短絡する第２のスイッチ用トランジスタとを有し、
前記第２のスイッチ用トランジスタと、前記駆動用トランジスタとは、同一極性のトランジスタであり、
前記第２のスイッチ用トランジスタは、マルチゲート構造であり、
前記第１のスイッチ用トランジスタのゲート端子は、前記第１のゲート信号線が接続され、
前記第２のスイッチ用トランジスタのゲート端子は、前記第２のゲート信号線が接続され、
前記第２のゲート信号線に選択電圧が印加されている時は、前記第１のゲート信号線に非選択電圧が印加されるように制御され、
前記アノード配線は、前記表示画面において、対向する２辺から引き出され、前記引き出し箇所から前記アノード電圧が供給されていることを特徴とするＥＬ表示装置。
【請求項３】
前記ゲート信号線に印加する非選択電圧と選択電圧との制御は、前記ゲートドライバ回路のシフトレジスタに入力するスタートパルスに基づいてなされるよう構成されており、
かつ、前記シフトレジスタの出力側と前記ゲート信号線間に、２以上のインバータ回路が形成されていることを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【請求項４】
前記ゲートドライバ回路の下層と、前記ゲートドライバ回路の上層のうち、少なくとも一方に、
遮光膜が形成されていることを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【請求項５】
前記表示画面に、第１の色のＥＬ素子と、第２の色のＥＬ素子が形成され、
前記第１のＥＬ素子に供給するカソード電極の電位と、前記第２のＥＬ素子に供給するカソード電極の電位とが異なっていることを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【請求項６】
前記画素に、カーボン膜が成膜されていることを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【請求項７】
前記ソース信号線上に、平滑膜が形成され、
前記平滑膜上に、前記画素電極が形成されていることを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【請求項８】
前記コンデンサは、隣接する画素間の、非表示領域に形成されていることを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【請求項９】
前記ソース信号線に印加された電圧を放電するディスチャージ回路と、ソース信号線に印加された電圧を充電するプリチャージ回路のうち、少なくとも一方の回路を、更に具備することを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【請求項１０】
前記ゲートドライバ回路と、前記画素の駆動用トランジスタとは、同一のプロセスで形成され、
前記ソースドライバ回路は、半導体チップで形成され、
前記ゲートドライバ回路への制御信号は、前記ソースドライバ回路でレベルシフトされて、前記ゲートドライバ回路に印加されることを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【請求項１】
画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、
前記画素に印加する映像信号を出力するソースドライバ回路と、
前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、
ゲートドライバ回路と、
前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達する第１のゲート信号線と第２のゲート信号線を具備し、
前記画素に、アノード電圧を供給するアノード配線が形成され、
前記表示画面に、光透過性を有するカソード電極が形成され、
前記カソード電極の上層に、封止膜と、封止フィルムのうち少なくとも一方が形成され、
前記画素は、
画素電極と、
前記画素電極と前記カソード電極間に形成されたＥＬ素子と、
前記ＥＬ素子に電流を供給する駆動用トランジスタと、
前記ＥＬ素子に流れる電流の経路に配置された第１のスイッチ用トランジスタと、
前記駆動用トランジスタのゲート端子と接続され、前記映像信号に基づく電圧を保持するコンデンサと、
前記駆動用トランジスタのゲート端子と他の端子間を短絡する第２のスイッチ用トランジスタとを有し、
前記第２のスイッチ用トランジスタと、前記駆動用トランジスタとは、同一極性のトランジスタであり、
前記第２のスイッチ用トランジスタは、マルチゲート構造であり、
前記第１のスイッチ用トランジスタのゲート端子は、前記第１のゲート信号線が接続され、
前記第２のスイッチ用トランジスタのゲート端子は、前記第２のゲート信号線が接続され、
前記第２のゲート信号線に選択電圧が印加されている時は、前記第１のゲート信号線に非選択電圧が印加されるように制御されていることを特徴とするＥＬ表示装置。
【請求項２】
画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、
前記画素に印加する映像信号を出力するソースドライバ回路と、
前記ソースドライバ回路が出力する前記映像信号を伝達するソース信号線と、
ゲートドライバ回路と、
前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達する第１のゲート信号線と第２のゲート信号線を具備し、
前記画素に、アノード電圧を供給するアノード配線が形成され、
前記表示画面に、光透過性を有するカソード電極が形成され、
前記カソード電極の上層に、封止膜と、封止フィルムのうち少なくとも一方が形成され、
前記画素は、
画素電極と、
前記画素電極と前記カソード電極間に形成されたＥＬ素子と、
前記ＥＬ素子に電流を供給する駆動用トランジスタと、
前記ＥＬ素子に流れる電流の経路に配置された第１のスイッチ用トランジスタと、
前記駆動用トランジスタのゲート端子と接続され、前記映像信号に基づく電圧を保持するコンデンサと、
前記駆動用トランジスタのゲート端子と他の端子間を短絡する第２のスイッチ用トランジスタとを有し、
前記第２のスイッチ用トランジスタと、前記駆動用トランジスタとは、同一極性のトランジスタであり、
前記第２のスイッチ用トランジスタは、マルチゲート構造であり、
前記第１のスイッチ用トランジスタのゲート端子は、前記第１のゲート信号線が接続され、
前記第２のスイッチ用トランジスタのゲート端子は、前記第２のゲート信号線が接続され、
前記第２のゲート信号線に選択電圧が印加されている時は、前記第１のゲート信号線に非選択電圧が印加されるように制御され、
前記アノード配線は、前記表示画面において、対向する２辺から引き出され、前記引き出し箇所から前記アノード電圧が供給されていることを特徴とするＥＬ表示装置。
【請求項３】
前記ゲート信号線に印加する非選択電圧と選択電圧との制御は、前記ゲートドライバ回路のシフトレジスタに入力するスタートパルスに基づいてなされるよう構成されており、
かつ、前記シフトレジスタの出力側と前記ゲート信号線間に、２以上のインバータ回路が形成されていることを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【請求項４】
前記ゲートドライバ回路の下層と、前記ゲートドライバ回路の上層のうち、少なくとも一方に、
遮光膜が形成されていることを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【請求項５】
前記表示画面に、第１の色のＥＬ素子と、第２の色のＥＬ素子が形成され、
前記第１のＥＬ素子に供給するカソード電極の電位と、前記第２のＥＬ素子に供給するカソード電極の電位とが異なっていることを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【請求項６】
前記画素に、カーボン膜が成膜されていることを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【請求項７】
前記ソース信号線上に、平滑膜が形成され、
前記平滑膜上に、前記画素電極が形成されていることを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【請求項８】
前記コンデンサは、隣接する画素間の、非表示領域に形成されていることを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【請求項９】
前記ソース信号線に印加された電圧を放電するディスチャージ回路と、ソース信号線に印加された電圧を充電するプリチャージ回路のうち、少なくとも一方の回路を、更に具備することを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【請求項１０】
前記ゲートドライバ回路と、前記画素の駆動用トランジスタとは、同一のプロセスで形成され、
前記ソースドライバ回路は、半導体チップで形成され、
前記ゲートドライバ回路への制御信号は、前記ソースドライバ回路でレベルシフトされて、前記ゲートドライバ回路に印加されることを特徴とする請求項１または請求項２記載のＥＬ表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１３−６８９６４（Ｐ２０１３−６８９６４Ａ）
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１２−２６１９７１（Ｐ２０１２−２６１９７１）
【出願日】平成２４年１１月３０日（２０１２．１１．３０）
【分割の表示】特願２０１１−１２６９６８（Ｐ２０１１−１２６９６８）の分割
【原出願日】平成１３年８月２４日（２００１．８．２４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願日】平成２４年１１月３０日（２０１２．１１．３０）
【分割の表示】特願２０１１−１２６９６８（Ｐ２０１１−１２６９６８）の分割
【原出願日】平成１３年８月２４日（２００１．８．２４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]