説明

FETによる大電流切断方式

【課題】FETを用いた電流投入切断スイッチにおいて、電流投入又は切断時の過大電流、過大電圧の発生により、FETの破壊を生じることがある。
【解決手段】電流投入時のゲート抵抗の値が、ゲート電圧立ち上がり時にゲート電圧がゲート浮遊キャパシタンスおよびゲート浮遊インダクタンスによって寄生振動を発生するのを防止するのに十分大きな値であり、かつ該ゲート電圧立ち上がり時間内に、該FETが能動領域で動作し、破壊に至る可能性を排除するのに十分小さな値であり、且つ電流切断時のゲート抵抗値が、ゲート電圧が急激に低下し、ドレイン・ソース電圧が逆起電力のためにオーバーシュートを発生するのを排除するのに十分大きな抵抗値を実現する。

【発明の詳細な説明】
【技術分野】
【0001】
FETによる大電流切断方式に関する。
【背景技術】
【0002】
FETにより大電流を切断するときに、ドレイン・ソース間に発生する逆起電力により、FETそのものが破損してしまうという問題があった。元来FETには、その構造上から必然的にドレイン・ソース間に寄生ダイオードが存在し、静電破壊防止用として機能している。しかしながら、高い逆起電力が頻繁に印加されるとこの寄生ダイオードが破壊され、FETとしてのスイッチング機能を失ってしまうことが原因である。この解決のために、ドレイン・ソース間にサージサプレッサ―を挿入し、発生する逆起電力を吸収する方法が広く知られている。
【発明の開示】
【発明が解決しようとする課題】
【0003】
サージサプレッサ―を挿入することで切断時の逆起電力は、サージサプレッサ―の降服電圧以下に抑制されるが、サージサプレッサ―の降服電圧に至るまでの間は寄生ダイオードに負荷がかかり、頻繁な電流投入切断を行う必要がある場合には、寄生ダイオードが破壊し、FETのスイッチング機能が失われることが避けられない。
【0004】
一方、電流投入時には、FETのゲート電圧VGSをソースに対して所定電圧まで上げる必要があるが、外部より電圧を印加するときにFETゲートの浮遊キャパシタンス、浮遊インダクタンスの存在による共振回路のQが大きいために、寄生振動を発生し、結果的にゲート電圧が高くなり、ドレイン・ソース間電流が過大となりFETが破損することがある。そのためゲート電圧印加する場合にゲート抵抗を挿入し振動の要因となるQ値を小さくする方策がとられる。
【0005】
電流切断するときには、ゲート電圧VGSをソース電圧以下に下げる必要があるが、このときに前記ゲート抵抗が働き、ゲート電圧VGSの立ち下がりを鈍らせる効果があるので、ゲート抵抗を大きくすれば、FET破壊に至る大きな逆起電力の発生を防止することができる。
【0006】
しかしながら、このゲート抵抗を大きくすると電流投入時のVGSの立ち上げりをも鈍らせてしまう。VGSの立ち上がりが鈍く長時間低電位にあると、FETが能動領域で動作する可能性が増大し、結果的の破壊に至るケースが生じる(非特許文献1)。
【0007】
したがって、電流投入時にVGSの振動を確実に防止しつつFETが能動領域で動作する時間を極力小さくし、且つ電流切断時にドレイン・ソース間にサージ電圧の発生するのを防止するようなゲート抵抗値を実現することが課題である。
【非特許文献1】「実装時の駆動電圧低下による破壊」信頼性ハンドブック 株式会社ルネサステクノロジー Rev.1.01 2008年11月28日発行 ページ4−67
【課題を解決するための手段】
【0008】
本発明は上記課題に鑑みなされたもので、FETによる電流投入切断スイッチであって、電流投入時のゲート抵抗の値が、ゲート電圧立ち上がり時にゲート電圧がゲート浮遊キャパシタンスおよびゲート浮遊インダクタンスによって寄生振動を発生するのを防止するのに十分大きな値であり、かつ該ゲート電圧立ち上がり時間内に、該FETが能動領域で動作し、破壊に至る可能性を排除するのに十分小さな値であり、且つ電流切断時のゲート抵抗値が、ゲート電圧が急激に低下し、ドレイン・ソース電圧が逆起電力のためにオーバーシュートを発生するのを排除するのに十分大きな値であることを特徴とするFETによる電流投入切断スイッチを実現する。


【発明の効果】
【0009】
本発明によるFETを用いた電流投入切断スイッチでは、電流投入時にゲート電圧が振動し、過大ドレイン電流が発生しFETが破壊するのを防止でき、またゲート電圧の立ち上がりが鈍いために、FETが損失の大きい能動領域で動作し、結果としてFETが破壊するのを防止でき、さらに、電流切断時にゲート電圧の急激な低下によりドレイン・ソース電圧が逆起電力のためにオーバーシュートし、FETの寄生ダイオードが破損し、FETのスイッチ機能が働かなくなることを防止できるFET電流投入切断スイッチを提供できる。

【発明を実施するための最良の形態】
【0010】
以下図面を用いて、具体的に説明する。
図1は、本発明のFET電流投入切断スイッチを用いたスポット溶接機の原理回路図を示す。
【0011】
図1において、200がFETスイッチ、101および102は電流投入切断のためのゲート電圧印加用トランジスタスイッチ、110は電流投入切断のいずれにも使用されるゲート抵抗、120は電流切断時のみに働くゲート抵抗、125はゲート電圧を常時安定に保つための抵抗、400は投入切断のシーケンサ、300は溶接用電荷を蓄えるコンデンサ、301はスポット溶接のプローブ、302はスポット溶接の対象となる部材を示す。なお、溶接用の電荷を蓄えるコンデンサの充電電圧は24ボルトである。
【0012】
図2は、シーケンサ400の発生する投入切断信号を示す。Aは、トランジスタスイッチ101のベース電位、Bはトランジスタ102のベース電位を示す。
は、トランジスタ101をONとし、電流投入する開始指示のタイミングを示し、Tは、電流切断の準備のためにトランジスタ101をOFFにするタイミングを示し、Tは、Tによりトランジスタ101がOFFとなった後、トランジスタ102をONとし、電流切断する開始指示のタイミングを示す。
【0013】
本実施例では、FET200として、IRFP2907を使用し、トランジスタ101及びトランジスタ102として、TLP250内蔵のトランジスタを用いた。シーケンサ400は、TLP250内蔵のシーケンサである。抵抗110は2オーム、抵抗120は5オームである。
【0014】
仮に抵抗110を削除(0オーム)して、電流投入を行うと、タイミングTでトランジスタ101がONすると図3に示すFET200の浮遊キャパシタンス130、浮遊インダクタンス140、配線抵抗等150による共振回路が構成されゲート電圧は振動する。なお、図3では、ゲート電圧の安定化抵抗125は省略されている。
【0015】
その結果、ゲート電圧VGSは、目標とする電位より高くなり、ドレイン電流Iが過大となり、FETが許容消費電力を超えて破壊される。したがって、図1に示すゲート抵抗110(2オーム)を入れることにより、共振回路のQ値を下げ、ゲート電圧の振動を防止する。
【0016】
ゲート抵抗110のみで抵抗120を削除(0オーム)の状態で、電源切断を行うと図4に示すようにTのタイミングでドレイン・ソース間電圧VDSにサージ電圧が発生する。その電圧は80Vを超えている。図7に示すようにFETは、その構造から必然的に寄生ダイオード201を有しており、この80V超の逆方向電圧が繰り返し印加されると寄生ダイオード201の破壊となり、FETのスイッチ機能は働かなくなる。
【0017】
この破壊防止のために、図8に示すようにサージサプレッサ―202を追加することが考えられる。サージサプレッサ―202として、6KA24を用いて、図5に電流切断時のドレイン・ソース間電圧VDSの様子を示す。サージサプレッサ―201が機能して、サージ電圧は30数ボルトに抑えられていることが解る。寄生ダイオード201に印加される逆電圧が大幅に低下しているが、この電圧であっても繰り返し印加されると寄生ダイオード201は破壊に至ることがある。
【0018】
寄生ダイオード201に印加されるサージによる逆電圧を十分に低く抑えるために、ゲート抵抗を2オームより大きくすることが考えられるが、この抵抗値を大きくするとゲート電圧の立ちあがりが遅くなり、その間FETが損失の大きい能動領域で動作することになり、FET破壊の新たな原因となる(非特許文献1)。
【0019】
そこで、本発明ではゲート電圧印加用トランジスタ102のコレクタ端子とアース間に抵抗120を挿入する。抵抗120として5オームを使用したときの電流切断時のドレイン・ソース間電圧の様子を図6に示す。抵抗120が挿入されていないときの図4および図5においては、電流切断時に発生していたサージ電圧は、図6においては完全に抑圧されていることが解る。すなわちFETの寄生ダイオードには、大きな逆電圧がかかることはなくなるので、寄生ダイオード破壊の恐れは回避される。
【0020】
本発明によれば、電流投入時は、抵抗110のみが働き、電流切断時には、抵抗110および抵抗120が働く。したがって、FETのゲート抵抗値を、電流投入時には、例えば2オーム(抵抗110)すなわちゲート電圧の振動を防止するのに十分な大きな抵抗値とし、且つ、FETが損失の大きい能動領域で動作する時間をFET破壊に至らない短時間に抑えるのに十分な小さな抵抗値とし、電流切断時には、例えば7オーム(抵抗110+抵抗120)すなわちゲート電圧の立ち下がりをドレイン・ソース間にサージ電圧を防止するのに十分に大きな抵抗値に設定することができる。
【図面の簡単な説明】
【0021】
【図1】本発明のFET電流投入切断スイッチを用いたスポット溶接機の概念図
【図2】ゲート電圧印加タイムチャート
【図3】ゲート電圧の共振回路
【図4】ドレイン・ソース電圧(その1)
【図5】ドレイン・ソース電圧(その2)
【図6】ドレイン・ソース電圧(その3)
【図7】FETの寄生ダイオード
【図8】FET保護用サージサプレッサ
【符号の説明】
【0022】
101、102 ゲート電圧印加用トランジスタスイッチ
110 ゲート抵抗
125 ゲート電圧安定化抵抗
130 浮遊キャパシタンス
140 浮遊インダクタンス
150 配線抵抗等
200 FET電流投入切断スイッチ
201 寄生ダイオード
201 サージサプレッサ―
300 スポット溶接用電荷蓄積コンデンサ
301 スポット溶接用電極
302 スポット溶接の対象部材
400 シーケンサ


【特許請求の範囲】
【請求項1】
FETを用いる電流投入切断スイッチであって、
ゲート電圧設定回路において、電流投入時のゲート抵抗値と電流切断時のゲート抵抗値を異にすることを特徴とする電流投入切断スイッチ。

【請求項2】
請求項1に記載の電流投入切断スイッチであって、
電流投入時のゲート抵抗の値が、ゲート電圧立ち上がり時にゲート電圧がゲート浮遊キャパシタンスおよびゲート浮遊インダクタンスによって寄生振動を発生するのを防止するのに十分大きな値であり、かつ該ゲート電圧立ち上がり時間内に、該FETが能動領域で動作し、破壊に至る可能性を排除するのに十分小さな値であることを特徴とするFETによる電流投入切断スイッチ。

【請求項3】
請求項1記載の電流投入切断スイッチであって、
電流切断時のゲート抵抗値が、ゲート電圧が急激に低下し、ドレイン・ソース電圧が逆起電力のためにオーバーシュートを発生するのを排除するのに十分大きな値であることを特徴とするFETによる電流投入切断スイッチ。

【請求項4】
請求項1に記載の電流投入切断スイッチであって、
電流投入時のゲート抵抗の値が、ゲート電圧立ち上がり時にゲート電圧がゲート浮遊キャパシタンスおよびゲート浮遊インダクタンスによって寄生振動を発生するのを防止するのに十分大きな値であり、かつ該ゲート電圧立ち上がり時間内に、該FETが能動領域で動作し、破壊に至る可能性を排除するのに十分小さな値であり、また、電流切断時のゲート抵抗値が、ゲート電圧が急激に低下し、ドレイン・ソース電圧が逆起電力のためにオーバーシュートを発生するのを排除するのに十分大きな値であることを特徴とするFETによる電流投入切断スイッチ。


【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate


【公開番号】特開2011−199970(P2011−199970A)
【公開日】平成23年10月6日(2011.10.6)
【国際特許分類】
【出願番号】特願2010−62071(P2010−62071)
【出願日】平成22年3月18日(2010.3.18)
【出願人】(510076029)
【Fターム(参考)】