ＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法
【課題】画素の開口領域を最大化し、画素の透過率を向上させる、ＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法を提供する。
【解決手段】ゲート配線とデータ配線１１３ａとの交差地点に形成された薄膜トランジスタＴと、薄膜トランジスタＴを含む基板１０１全面に形成され、薄膜トランジスタＴを露出する開口部を備えた有機絶縁膜１１７の上部に形成された大面積の共通電極１２３ａと、開口部から薄膜トランジスタＴに接続された補助電極パターン１２３ｃと、共通電極１２３ａ及び補助電極パターン１２３ｃを含む基板１０１全面に形成され、薄膜トランジスタＴに接続された補助電極パターン１２３ｃを露出するパッシベーション膜１２７の上部に形成され、露出した補助電極パターン１２３ｃを介して薄膜トランジスタＴに電気的に接続され、共通電極１２３ａとオーバーラップする複数の画素電極１３３ａとを含む。
【解決手段】ゲート配線とデータ配線１１３ａとの交差地点に形成された薄膜トランジスタＴと、薄膜トランジスタＴを含む基板１０１全面に形成され、薄膜トランジスタＴを露出する開口部を備えた有機絶縁膜１１７の上部に形成された大面積の共通電極１２３ａと、開口部から薄膜トランジスタＴに接続された補助電極パターン１２３ｃと、共通電極１２３ａ及び補助電極パターン１２３ｃを含む基板１０１全面に形成され、薄膜トランジスタＴに接続された補助電極パターン１２３ｃを露出するパッシベーション膜１２７の上部に形成され、露出した補助電極パターン１２３ｃを介して薄膜トランジスタＴに電気的に接続され、共通電極１２３ａとオーバーラップする複数の画素電極１３３ａとを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置（Liquid Crystal Display Device）に関し、特に、ＦＦＳ（Fringe Field Switching）方式液晶表示装置用アレイ基板及びその製造方法に関する。
【背景技術】
【０００２】
一般に、液晶表示装置の駆動原理は、液晶の光学的異方性と分極特性を利用するものである。前記液晶は細長い構造であるので分子配列に方向性を有し、人為的に前記液晶に電場を印加することで分子配列の方向を制御することができる。
【０００３】
つまり、前記液晶の分子配列の方向を任意に調節して前記液晶の分子配列を変化させると、光学的異方性により前記液晶の分子配列方向に光が屈折し、画像情報が表示される。
【０００４】
近年、薄膜トランジスタと前記薄膜トランジスタに接続された画素電極とがマトリクス方式で配列されたアクティブマトリクス液晶表示装置（ＡＭ−ＬＣＤ（Active Matrix LCD）、以下液晶表示装置という）が、解像度及び動画表示能力に優れており、最も注目されている。
【０００５】
前記液晶表示装置は、共通電極が形成されたカラーフィルタ基板（すなわち、上部基板）と、画素電極が形成されたアレイ基板（すなわち、下部基板）と、上部基板と下部基板との間に充填された液晶とからなるが、このような液晶表示装置は、画素電極と共通電極が上下に印加される電場により液晶を駆動する方式であって、透過率や開口率などの特性に優れている。
【０００６】
しかし、上下に印加される電場による液晶駆動方式は、視野角特性に優れていないという欠点があった。よって、上記欠点を克服するために新たに提案された技術が横電界による液晶駆動方式であるが、この横電界による液晶駆動方式は、視野角特性に優れているという利点を有する。
【０００７】
このような横電界方式液晶表示装置は、カラーフィルタ基板とアレイ基板とが対向するように構成され、カラーフィルタ基板とアレイ基板との間に液晶層が介在している。
【０００８】
前記アレイ基板は、透明な絶縁基板上に定義された複数の画素毎に設けられる薄膜トランジスタ、共通電極、及び画素電極から構成される。前記共通電極と前記画素電極とは、同一基板上に平行に離隔して構成される。
【０００９】
また、前記カラーフィルタ基板は、透明な絶縁基板上に、ゲート配線、データ配線、及び薄膜トランジスタに対応する部分にブラックマトリクスが形成され、前記画素に対応する部分にカラーフィルタが形成される。
【００１０】
さらに、前記液晶層は、前記共通電極と前記画素電極の水平電界により駆動される。
【００１１】
通常、前記共通電極及び前記画素電極は、輝度を確保するために、透明電極で形成する。
【００１２】
よって、このような輝度改善効果を最大化するために提案された技術がＦＦＳ技術である。前記ＦＦＳ技術は、液晶を精密に制御することにより、色ずれ（color shift）がなく、高いコントラスト比が得られるという特徴がある。
【００１３】
以下、このような従来のＦＦＳ方式液晶表示装置の製造方法について図５及び図６を参照して説明する。
【００１４】
図５は従来のＦＦＳ方式液晶表示装置の概略平面図であり、図６は図５のII−II線断面図である。
【００１５】
従来のＦＦＳ方式液晶表示装置用アレイ基板は、図５及び図６に示すように、透明な絶縁基板１１上に一方向に延び、互いに平行に離隔した複数のゲート配線１３と、ゲート配線１３と交差し、その交差して形成される領域に画素領域を定義する複数のデータ配線２１と、ゲート配線１３とデータ配線２１との交差地点に設けられ、ゲート配線１３から垂直に延びたゲート電極１３ａ、ゲート絶縁膜１５、アクティブ層１７、オーミックコンタクト層１９、ソース電極２１ａ、及びドレイン電極２１ｂからなる薄膜トランジスタＴと、薄膜トランジスタＴを含む基板全面に形成された第１パッシベーション膜２７と、第１パッシベーション膜２７上に形成されて薄膜トランジスタＴに接続された大面積の画素電極２９と、画素電極２９を含む第１パッシベーション膜２７上に形成された第２パッシベーション膜３１と、第２パッシベーション膜３１上に互いに離隔して形成されて画素電極２９に対応する複数の共通電極３３とを含む。
【００１６】
ここで、大面積の画素電極２９は、ゲート配線１３とデータ配線２１とが交差して形成される画素領域に配置されている。
【００１７】
また、共通電極３３は、第２パッシベーション膜３１を介して画素電極２９とオーバーラップしている。ここで、画素電極２９及び複数の共通電極３３は、透明導電物質であるＩＴＯ（Indium Tin Oxide）で形成される。
【００１８】
また、画素電極２９は、第１パッシベーション膜２７の上部に形成されたドレインコンタクトホール２７ａを介してドレイン電極２１ｂに電気的に接続される。
【００１９】
さらに、画素電極２９及び複数の共通電極３３が形成された絶縁基板１１と貼り合わせられるカラーフィルタ基板（図示せず）上には、カラーフィルタ層（図示せず）と、前記カラーフィルタ層間に配置されて光の透過を遮断するためのブラックマトリクス（図示せず）が積層されており、前記ブラックマトリクス及び前記カラーフィルタ層の上部には、これらブラックマトリクスとカラーフィルタ層間の平坦化のために、オーバーコート層（図示せず）が形成されている。
【００２０】
さらに、貼り合わせられる前記カラーフィルタ基板と絶縁基板１１との間には液晶層（図示せず）が形成されている。
【発明の概要】
【発明が解決しようとする課題】
【００２１】
従来のＦＦＳ方式液晶表示装置においては、画素電極と薄膜トランジスタのドレイン電極を接続させるために、パッシベーション膜にドレインコンタクトホールを形成しなければならず、そのドレインコンタクトホールを形成する際に、ドレインコンタクトホール周辺部にディスクリネーション領域が発生することにより、光漏れが発生する。
【００２２】
従って、ドレインコンタクトホール周辺部のディスクリネーション領域により発生する光漏れを防止するために、前記ドレインコンタクトホール周辺部の全てをブラックマトリクスにより遮蔽しなければならないので、その分、画素の開口領域、すなわち透過領域の面積が減少することにより、画素の透過率が減少する。特に、ドレインコンタクトホール周辺部のディスクリネーション領域により発生する光漏れを防止するために、貼り合わせマージンを考慮してブラックマトリクスにより遮蔽しなければならないので、その分、画素の透過領域の面積が減少することにより、画素の透過率が減少する。
【００２３】
一方、ドレインコンタクトホールがなく、かつ共通電極が最上部に配置される構造においては、データ配線と画素電極間の干渉によるクロストークや横線の問題が生じる。
【００２４】
つまり、共通電極が最上部に配置される構造は、データ配線と画素電極が隣接している構造であるので、データ配線と画素電極間に強い干渉が発生するという問題があった。
【００２５】
本発明は、このような問題を解決するためになされたものであり、本発明の目的は、ドレイン電極と画素電極を接続させるためのドレインコンタクトホールを形成するのではなく、画素電極が最上部に配置される構造を適用することにより、画素の開口領域を最大化し、画素の透過率を向上させる、ＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２６】
上記目的を達成するための本発明によるＦＦＳ方式液晶表示装置用アレイ基板は、基板の一面に一方向に形成されたゲート配線と、前記ゲート配線と交差して画素領域を定義するデータ配線と、前記ゲート配線と前記データ配線との交差地点に形成された薄膜トランジスタと、前記薄膜トランジスタを含む基板全面に形成され、前記薄膜トランジスタを露出する開口部を備えた有機絶縁膜と、前記有機絶縁膜の上部に形成された大面積の共通電極と、前記有機絶縁膜の上部に形成され、前記開口部から前記薄膜トランジスタに接続された補助電極パターンと、前記共通電極及び前記補助電極パターンを含む基板全面に形成され、前記薄膜トランジスタに接続された補助電極パターンを露出するパッシベーション膜と、前記パッシベーション膜の上部に形成され、前記露出した補助電極パターンを介して前記薄膜トランジスタに電気的に接続され、前記共通電極とオーバーラップする複数の画素電極とを含むことを特徴とする。
【００２７】
上記目的を達成するための本発明によるＦＦＳ方式液晶表示装置用アレイ基板の製造方法は、基板の一面に一方向にゲート配線を形成する段階と、前記ゲート配線と交差して画素領域を定義するデータ配線を形成する段階と、前記ゲート配線と前記データ配線との交差地点に薄膜トランジスタを形成する段階と、前記薄膜トランジスタを含む基板全面に前記薄膜トランジスタを露出する開口部を備えた有機絶縁膜を形成する段階と、前記有機絶縁膜の上部に、大面積の共通電極、及び前記開口部から前記薄膜トランジスタに接続される補助電極パターンを形成する段階と、前記共通電極及び前記補助電極パターンを含む基板全面に前記薄膜トランジスタに接続された補助電極パターンを露出するパッシベーション膜を形成する段階と、前記パッシベーション膜の上部に、前記露出した補助電極パターンを介して前記薄膜トランジスタに電気的に接続され、前記共通電極とオーバーラップする複数の画素電極を形成する段階とを含むことを特徴とする。
【発明の効果】
【００２８】
本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、従来のドレイン電極と画素電極を電気的に接続させるために形成していたドレインコンタクトホールを省略し、有機絶縁膜に薄膜トランジスタの上部を露出する開口部を形成し、その露出した薄膜トランジスタと画素電極を電気的に直接接続させることにより、従来のドレインコンタクトホールを形成するために使用されていた面積が開口領域として使用されるので、透過率が従来より改善される。
【００２９】
また、本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、薄膜トランジスタの上部に設けられた開口部内にドレイン電極と画素電極が電気的に接続されるコンタクトホールを形成することにより、コンタクトホールの面積が減少するので、その分開口率が上昇する。
【００３０】
従って、画素電極が最上部に配置される構造であるため、データ配線と画素電極間のキャパシタンスによるクロストーク及び横線を低減することができる。
【００３１】
さらに、本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、ソース電極及びドレイン電極形成領域に該当する導電層部分、並びにデータ配線の下方の不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）及び非晶質シリコン層（ａ−Ｓｉ：Ｈ）が同時にパターニングされるため、アクティブテール（active tail）が発生する恐れがなくなる。
【図面の簡単な説明】
【００３２】
【図１】本発明によるＦＦＳ方式液晶表示装置の概略平面図である。
【図２】本発明によるＦＦＳ方式液晶表示装置の薄膜トランジスタ部分の拡大平面図である。
【図３】図１のＶ−Ｖ線断面図である。
【図４Ａ】本発明によるＦＦＳ方式液晶表示装置用アレイ基板の製造工程を示す断面図である。
【図４Ｂ】図４Ａに続く工程を示す図である。
【図４Ｃ】図４Ｂに続く工程を示す図である。
【図４Ｄ】図４Ｃに続く工程を示す図である。
【図４Ｅ】図４Ｄに続く工程を示す図である。
【図４Ｆ】図４Ｅに続く工程を示す図である。
【図４Ｇ】図４Ｆに続く工程を示す図である。
【図４Ｈ】図４Ｇに続く工程を示す図である。
【図４Ｉ】図４Ｈに続く工程を示す図である。
【図４Ｊ】図４Ｉに続く工程を示す図である。
【図４Ｋ】図４Ｊに続く工程を示す図である。
【図４Ｌ】図４Ｋに続く工程を示す図である。
【図４Ｍ】図４Ｌに続く工程を示す図である。
【図４Ｎ】図４Ｍに続く工程を示す図である。
【図４Ｏ】図４Ｎに続く工程を示す図である。
【図４Ｐ】図４Ｏに続く工程を示す図である。
【図４Ｑ】図４Ｐに続く工程を示す図である。
【図５】従来のＦＦＳ方式液晶表示装置の概略平面図である。
【図６】図５のII−II線断面図である。
【発明を実施するための形態】
【００３３】
以下、本発明の好ましい実施の形態によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法について添付図面を参照して詳細に説明する。
【００３４】
図１は本発明によるＦＦＳ方式液晶表示装置の概略平面図であり、図２は本発明によるＦＦＳ方式液晶表示装置の薄膜トランジスタ部分の拡大平面図であり、図３は図１のＶ−Ｖ線断面図である。
【００３５】
本発明によるＦＦＳ方式液晶表示装置は、図１〜図３に示すように、透明な絶縁基板１０１の一面に一方向に形成されたゲート配線１０３と、ゲート配線１０３から離隔して配置された共通配線１０３ｂと、ゲート配線１０３と交差して画素領域を定義するデータ配線１１３ａと、ゲート配線１０３とデータ配線１１３ａとの交差地点に形成された薄膜トランジスタＴと、薄膜トランジスタＴを含む基板全面に形成され、薄膜トランジスタＴを露出する開口部１２１を備えた有機絶縁膜１１７と、有機絶縁膜１１７の上部に形成された大面積の共通電極１２３ａと、開口部１２１から薄膜トランジスタＴに接続された補助電極パターン１２３ｃと、共通電極１２３ａ及び補助電極パターン１２３ｃを含む基板全面に形成され、薄膜トランジスタＴに接続された補助電極パターン１２３ｃを露出するパッシベーション膜１２７と、パッシベーション膜１２７の上部に形成され、露出した補助電極パターン１２３ｃを介して薄膜トランジスタＴに電気的に接続され、共通電極１２３ａとオーバーラップする複数の画素電極１３３ａとを含む。
【００３６】
共通電極１２３ａは、ゲート配線１０３とデータ配線１１３ａとが交差して形成される画素領域の全面に配置されており、共通電極１２３ａの上方には、パッシベーション膜１２７を介して互いに離隔するように複数の透明な棒状の画素電極１３３ａが配置されている。ここで、共通電極１２３ａは、画素電極１３３ａの形成時に形成された共通接続パターン１３３ｂを介して、ゲート配線１０３と平行に配置された共通配線１０３ｂに電気的に接続されている。
【００３７】
また、図３に示すように、画素電極１３３ａは、別途のドレインコンタクトホールを介することなく、薄膜トランジスタＴの上方に位置する開口部１２１から、ドレイン電極１１３ｃに直接接続された補助電極パターン１２３ｃに接続される。ここで、開口部１２１は、薄膜トランジスタＴを構成するソース電極１１３ｂ及びドレイン電極１１３ｃを露出するように形成される。
【００３８】
また、ゲート配線１０３とデータ配線１１３ａとが交差して形成される画素領域を除く領域に対応する上部基板（カラーフィルタ基板）１４１上には、光を遮断するブラックマトリクス１４３が形成されており、ブラックマトリクス１４３間には、赤色（Ｒ）カラーフィルタ層（図示せず）、緑色（Ｇ）カラーフィルタ層（図示せず）、及び青色（Ｂ）カラーフィルタ層（図示せず）を含むカラーフィルタ層１４５が形成されている。ここで、カラーフィルタ層１４５は、上部基板１４１上に形成するのではなく絶縁基板１０１上に形成するＣＯＴ（Color filter On TFT）構造を適用してもよい。すなわち、カラーフィルタ層１４５は、絶縁基板１０１においてゲート配線１０３とデータ配線１１３ａとが交差して形成される画素領域に形成してもよい。
【００３９】
さらに、液晶表示装置の所定のセルギャップを維持するために、カラーフィルタ層１４５の上部には、柱状スペーサ（column spacer）１４７が形成されている。ここで、柱状スペーサ１４７は、絶縁基板１０１の上部に形成されてもよい。
【００４０】
従って、本発明においては、図３に示すように、従来形成していたドレインコンタクトホールが除去され、そのドレインコンタクトホールが除去された領域の面積が開口領域として使用されることにより、その分画素の透過率が改善される。
【００４１】
さらに、絶縁基板１０１と上部基板１４１との間に液晶層１５１が形成されることにより、本発明によるＦＦＳ方式液晶表示装置が構成される。
【００４２】
上記構成により、複数の共通電極１２３ａは、液晶を駆動するための基準電圧、すなわち共通電圧を各画素に供給する。
【００４３】
複数の共通電極１２３ａは、各画素領域でパッシベーション膜１２７を介して大面積の画素電極１３３ａと重なり、フリンジフィールドを形成する。
【００４４】
よって、薄膜トランジスタＴを介して画素電極１３３ａにデータ信号が供給されると、共通電圧が供給された共通電極１２３ａがフリンジフィールドを形成し、絶縁基板１０１と上部基板１４１との間に水平方向に配列された液晶分子が誘電異方性により回転し、液晶分子の回転の程度に応じて画素領域を透過する光透過率が変化することにより、階調が実現される。
【００４５】
従って、本発明によるＦＦＳ方式液晶表示装置用アレイ基板によれば、従来のドレイン電極と画素電極を電気的に接続させるために形成していたドレインコンタクトホールを省略し、有機絶縁膜に薄膜トランジスタの上部を露出する開口部を形成し、その露出した薄膜トランジスタと画素電極を電気的に直接接続させることにより、従来のドレインコンタクトホールを形成するために使用されていた面積が開口領域として使用されるので、透過率が従来より改善される。
【００４６】
また、本発明によるＦＦＳ方式液晶表示装置用アレイ基板は、画素電極が最上部に配置される構造であるため、データ配線と画素電極間のキャパシタンスによるクロストーク及び横線を低減することができる。
【００４７】
さらに、本発明によるＦＦＳ方式液晶表示装置用アレイ基板によれば、ソース電極及びドレイン電極形成領域に該当する導電層部分、並びにデータ配線の下方の不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）及び非晶質シリコン層（ａ−Ｓｉ：Ｈ）が同時にパターニングされるため、アクティブテールが発生する恐れがなくなる。
【００４８】
一方、上記構成からなる本発明によるＦＦＳ方式液晶表示装置用アレイ基板の製造方法について図４Ａ〜図４Ｑを参照して説明する。
【００４９】
図４Ａ〜図４Ｑは本発明によるＦＦＳ方式液晶表示装置用アレイ基板の製造工程を示す断面図である。
【００５０】
まず、図４Ａに示すように、透明な絶縁基板１０１上にスイッチングの役割を果たす複数の画素領域を定義し、絶縁基板１０１上に第１導電金属層１０２をスパッタリング法で蒸着する。ここで、第１導電金属層１０２を形成するターゲット物質としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、モリブデンタングステン（ＭｏＷ）、モリブデンチタン（ＭｏＴｉ）、銅／モリブデンチタン（Ｃｕ／ＭｏＴｉ）を含む導電性金属群から選択される少なくとも１つを使用する。また、第１導電金属層１０２は、前記導電性金属群から選択される２つ以上の導電性金属からなる積層構造にしてもよい。
【００５１】
次に、第１導電金属層１０２の上部に透過率の高いフォトレジストを塗布し、第１感光膜１０５を形成する。
【００５２】
次に、図４Ｂに示すように、露光マスク（図示せず）を用いるフォトリソグラフィ法により、第１感光膜１０５に露光工程を行い、その後現像工程で第１感光膜１０５を選択的に除去し、第１感光膜パターン１０５ａを形成する。
【００５３】
次に、図４Ｃに示すように、第１感光膜パターン１０５ａを遮断膜として第１導電金属層１０２を選択的にエッチングし、ゲート配線１０３（図１参照）、ゲート配線１０３から延びたゲート電極１０３ａ、及びゲート配線１０３から離隔して平行に配置される共通配線１０３ｂを同時に形成する。
【００５４】
次に、第１感光膜パターン１０５ａを除去し、その後ゲート配線１０３、ゲート電極１０３ａ、及び共通配線１０３ｂを含む基板全面に窒化シリコン（ＳｉＮｘ）又はシリコン酸化膜（ＳｉＯ２）からなるゲート絶縁膜１０７を形成する。
【００５５】
次に、図４Ｄに示すように、ゲート絶縁膜１０７上に非晶質シリコン層（ａ−Ｓｉ：Ｈ）１０９及び不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）１１１を順次積層する。ここで、非晶質シリコン層（ａ−Ｓｉ：Ｈ）１０９及び不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）１１１は、化学気相蒸着（Chemical Vapor Deposition; CVD）法で蒸着する。また、ゲート絶縁膜１０７上には、非晶質シリコン層（ａ−Ｓｉ：Ｈ）１０９の代わりに、ＩＧＺＯなどの酸化物系半導体材料を蒸着してもよい。
【００５６】
次に、不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）１１１を含む基板全面に第２導電金属層１１３をスパッタリング法で蒸着する。ここで、第２導電金属層１１３を形成するターゲット物質としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、モリブデンタングステン（ＭｏＷ）、モリブデンチタン（ＭｏＴｉ）、銅／モリブデンチタン（Ｃｕ／ＭｏＴｉ）を含む導電性金属群から選択される少なくとも１つを使用する。
【００５７】
次に、第２導電金属層１１３の上部に透過率の高いフォトレジストを塗布し、第２感光膜（図示せず）を形成する。
【００５８】
次に、露光マスク（図示せず）を用いるフォトリソグラフィ法により、前記第２感光膜に露光工程を行い、その後現像工程で前記第２感光膜を選択的に除去し、第２感光膜パターン１１５を形成する。
【００５９】
次に、図４Ｅに示すように、第２感光膜パターン１１５をエッチングマスクとして第２導電金属層１１３を選択的にエッチングし、ゲート配線１０３と垂直に交差するデータ配線１１３ａと共に、ソース電極及びドレイン電極形成領域（図示せず）を定義する。
【００６０】
次いで、エッチング工程で、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３部分、並びにデータ配線１１３ａの下方の不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）１１１及び非晶質シリコン層（ａ−Ｓｉ：Ｈ）１０９を順次エッチングし、オーミックコンタクト層１１１ａ及びアクティブ層１０９ａを形成する。ここで、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３部分、並びにデータ配線１１３ａの下方の不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）１１１及び非晶質シリコン層（ａ−Ｓｉ：Ｈ）１０９が同時にパターニングされるため、アクティブテールが発生する恐れがなくなる。
【００６１】
次に、図４Ｅに示すように、アクティブ層１０９ａ、オーミックコンタクト層１１１ａ、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３、及びデータ配線１１３ａを含む基板全面に第１パッシベーション膜１１６及び有機絶縁膜１１７を順次蒸着する。ここで、第１パッシベーション膜１１６としては、窒化シリコン（ＳｉＮｘ）又はシリコン酸化膜（ＳｉＯ２）からなる無機絶縁物質を使用する。また、有機絶縁膜１１７としては、感光性を有するフォトアクリル物質又はその他の感光性有機絶縁物質を使用する。なお、前記フォトアクリルは、感光性を有するため、露光工程を行う際に、フォトレジストを形成することなく露光工程を行うことができる。ここで、有機絶縁膜１１７の代わりに無機絶縁膜を蒸着してもよい。
【００６２】
次に、図４Ｆに示すように、露光マスク（図示せず）を用いるフォトリソグラフィ法により、有機絶縁膜１１７に露光工程を行い、その後現像工程で有機絶縁膜１１７を選択的に除去し、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３の上部、並びに共通配線１０３ｂの上部を露出する有機絶縁膜パターン１１７ａを形成する。
【００６３】
次に、図４Ｇに示すように、有機絶縁膜パターン１１７ａをエッチングマスクとして、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３の上部、並びに共通配線１０３ｂの上部に配置された第１パッシベーション膜１１６部分を選択的にエッチングし、第１開口部１２１ａ及び第２開口部１２１ｂを形成する。ここで、第１開口部１２１ａからは、薄膜トランジスタＴ形成部分、すなわちソース電極及びドレイン電極形成領域が外部に露出する。また、第２開口部１２１ｂからは、共通配線１０３ｂが外部に露出する。
【００６４】
次に、図４Ｈに示すように、第１開口部１２１ａ及び第２開口部１２１ｂを含む有機絶縁膜１１７の上部に透明導電物質をスパッタリング法で蒸着し、第１透明導電物質層１２３を形成する。ここで、前記透明導電物質としては、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）を含む透明な導電物質群のいずれか１つの組成物ターゲットを使用する。また、第１透明導電物質層１２３は、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３の表面に直接接触する。
【００６５】
次に、第１透明導電物質層１２３の上部に透過率の高いフォトレジストを塗布し、第３感光膜１２５を形成する。
【００６６】
次に、図４Ｉに示すように、露光マスク（図示せず）を用いるフォトリソグラフィ法により、第３感光膜１２５に露光工程を行い、その後現像工程で第３感光膜１２５を選択的に除去し、第３感光膜パターン１２５ａを形成する。このとき、薄膜トランジスタＴのチャネル領域上部の第１透明導電物質層１２３の上面が外部に露出する。
【００６７】
次に、図４Ｊに示すように、第３感光膜パターン１２５ａをエッチングマスクとして、露出した第１透明導電物質層１２３とその下方に位置する第２導電金属層１１３及びオーミックコンタクト層１１１ａを順次エッチングし、大面積の共通電極１２３ａ、ダミーパターン１２３ｂ、及び補助電極パターン１２３ｃを形成すると共に、互いに離隔したソース電極１１３ｂ及びドレイン電極１１３ｃを形成する。このとき、オーミックコンタクト層１１１ａもエッチングされて離隔した状態となるので、その下方に位置するアクティブ層１０９ａのチャネル領域（図示せず）が外部に露出する。また、補助電極パターン１２３ｃはドレイン電極１１３ｃに直接接続された状態となり、ダミーパターン１２３ｂはソース電極１１３ｂに直接接続された状態となる。ここで、ダミーパターン１２３ｂは、単にソース電極１１３ｂにのみ接続された状態であるので、別途エッチングする必要はない。
【００６８】
次に、図４Ｋに示すように、第３感光膜パターン１２５ａを除去し、その後基板全面に無機絶縁物質又は有機絶縁物質を蒸着し、第２パッシベーション膜１２７を形成し、次いで、第２パッシベーション膜１２７の上部に透過率の高いフォトレジストを塗布し、第４感光膜１２９を形成する。
【００６９】
次に、図４Ｌに示すように、露光マスク（図示せず）を用いるフォトリソグラフィ法により露光及び現像工程を行って第４感光膜１２９を除去し、第４感光膜パターン１２９ａを形成する。
【００７０】
次に、図４Ｍに示すように、第４感光膜パターン１２９ａをエッチングマスクとして、第２パッシベーション膜１２７を選択的にエッチングし、補助電極パターン１２３ｃ、共通電極１２３ａ、及び共通配線１０３ｂをそれぞれ露出する画素電極コンタクトホール１３１ａ、共通電極コンタクトホール１３１ｂ、及び共通配線コンタクトホール１３１ｃを同時に形成する。
【００７１】
次に、図４Ｎに示すように、第４感光膜パターン１２９ａを除去し、その後画素電極コンタクトホール１３１ａ、共通電極コンタクトホール１３１ｂ、及び共通配線コンタクトホール１３１ｃを含む第２パッシベーション膜１２７の上部に透明導電物質をスパッタリング法で蒸着し、第２透明導電物質層１３３を形成する。ここで、前記透明導電物質としては、ＩＴＯやＩＺＯを含む透明な導電物質群のいずれか１つの組成物ターゲットを使用する。
【００７２】
次に、第２透明導電物質層１３３の上部に透過率の高いフォトレジストを塗布し、第５感光膜１３５を形成する。
【００７３】
次に、図４Ｏに示すように、露光マスク（図示せず）を用いるフォトリソグラフィ法により、第５感光膜１３５に露光工程を行い、その後現像工程で第５感光膜１３５を選択的に除去し、第５感光膜パターン１３５ａを形成する。
【００７４】
次に、図４Ｐに示すように、第５感光膜パターン１３５ａをエッチングマスクとして、第２透明導電物質層１３３を選択的にエッチングし、補助電極パターン１２３ｃに接続されて互いに離隔した複数の画素電極１３３ａ、並びに共通電極コンタクトホール１３１ｂ及び共通配線コンタクトホール１３１ｃを介して共通電極１２３ａと共通配線１０３ｂとを電気的に接続する共通接続パターン１３３ｂを同時に形成する。ここで、画素電極１３３ａは、補助電極パターン１２３ｃに接続されることにより、ドレイン電極１１３ｃとも電気的に接続される。
【００７５】
次に、図示していないが、残っている第５感光膜パターン１３５ａを除去し、その後基板全面に配向膜（図示せず）を形成する工程をさらに行うことにより、本発明によるＦＦＳ方式液晶表示装置用アレイ基板の製造工程を完了する。
【００７６】
そして、図４Ｑに示すように、ゲート配線１０３とデータ配線１１３ａとが交差して形成される画素領域を除く領域に対応する上部基板１４１上に、光を遮断するブラックマトリクス１４３を形成する。
【００７７】
次に、ブラックマトリクス１４３間に、赤色（Ｒ）カラーフィルタ層（図示せず）、緑色（Ｇ）カラーフィルタ層（図示せず）、及び青色（Ｂ）カラーフィルタ層（図示せず）を含むカラーフィルタ層１４５を形成する。ここで、カラーフィルタ層１４５は、上部基板１４１上に形成するのではなく絶縁基板１０１上に形成するＣＯＴ（Color filter On TFT）構造を適用してもよい。すなわち、カラーフィルタ層１４５は、第１パッシベーション膜１１６を形成する前の段階において、絶縁基板１０１においてゲート配線１０３とデータ配線１１３ａとが交差して形成される画素領域に形成してもよい。
【００７８】
次に、液晶表示装置の所定のセルギャップを維持するために、カラーフィルタ層１４５の上部に、柱状スペーサ１４７を形成する。ここで、柱状スペーサ１４７は、絶縁基板１０１の上部に形成してもよい。
【００７９】
従って、本発明においては、従来形成していたドレインコンタクトホールが除去され、そのドレインコンタクトホールが除去された領域の面積が開口領域として使用されることにより、その分画素の透過率が改善される。
【００８０】
次に、上部基板１４１の全面に配向膜（図示せず）を形成する工程をさらに行うことにより、カラーフィルタ基板の製造工程を完了する。
【００８１】
その後、絶縁基板１０１と上部基板１４１との間に液晶層１５１を形成することにより、本発明によるＦＦＳ方式液晶表示装置の製造工程を完了する。
【００８２】
前述したように、本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、従来のドレイン電極と画素電極を電気的に接続させるために形成していたドレインコンタクトホールを省略し、有機絶縁膜に薄膜トランジスタの上部を露出する開口部を形成し、その露出した薄膜トランジスタと画素電極を電気的に直接接続させることにより、従来のドレインコンタクトホールを形成するために使用されていた面積が開口領域として使用されるので、透過率が従来より改善される。
【００８３】
また、本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、薄膜トランジスタの上部に設けられた開口部内にドレイン電極と画素電極が電気的に接続されるコンタクトホールを形成することにより、コンタクトホールの面積が減少するので、その分開口率が上昇する。
【００８４】
従って、画素電極が最上部に配置される構造であるため、データ配線と画素電極間のキャパシタンスによるクロストーク及び横線を低減することができる。
【００８５】
さらに、本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、ソース電極及びドレイン電極形成領域に該当する導電層部分、並びにデータ配線の下方の不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）及び非晶質シリコン層（ａ−Ｓｉ：Ｈ）が同時にパターニングされるため、アクティブテールが発生する恐れがなくなる。
【００８６】
以上、本発明の好ましい実施の形態について詳細に説明したが、当該技術分野における通常の知識を有する者であればこれから様々な変形及び均等な実施の形態が可能であることを理解するであろう。
【００８７】
よって、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲で定義される本発明の基本概念を用いた当業者の様々な変形や改良形態も本発明に含まれる。
【符号の説明】
【００８８】
１０１ 絶縁基板
１０３ ゲート配線
１０３ａ ゲート電極
１０７ ゲート絶縁膜
１０９ａ アクティブ層
１１１ａ オーミックコンタクト層
１１３ａ データ配線
１１３ｂ ソース電極
１１３ｃ ドレイン電極
１１７ 有機絶縁膜
１２１ 開口部
１２３ａ 共通電極
１２３ｂ ダミーパターン
１２３ｃ 補助電極パターン
１１６ 第１パッシベーション膜
１２７ 第２パッシベーション膜
１３１ａ 画素電極コンタクトホール
１３１ｂ 共通電極コンタクトホール
１３１ｃ 共通配線コンタクトホール
１３３ａ 画素電極
１３３ｂ 共通接続パターン
１４１ 上部基板
１４３ ブラックマトリクス
１４５ カラーフィルタ層
１４７ 柱状スペーサ
１５１ 液晶層
【技術分野】
【０００１】
本発明は、液晶表示装置（Liquid Crystal Display Device）に関し、特に、ＦＦＳ（Fringe Field Switching）方式液晶表示装置用アレイ基板及びその製造方法に関する。
【背景技術】
【０００２】
一般に、液晶表示装置の駆動原理は、液晶の光学的異方性と分極特性を利用するものである。前記液晶は細長い構造であるので分子配列に方向性を有し、人為的に前記液晶に電場を印加することで分子配列の方向を制御することができる。
【０００３】
つまり、前記液晶の分子配列の方向を任意に調節して前記液晶の分子配列を変化させると、光学的異方性により前記液晶の分子配列方向に光が屈折し、画像情報が表示される。
【０００４】
近年、薄膜トランジスタと前記薄膜トランジスタに接続された画素電極とがマトリクス方式で配列されたアクティブマトリクス液晶表示装置（ＡＭ−ＬＣＤ（Active Matrix LCD）、以下液晶表示装置という）が、解像度及び動画表示能力に優れており、最も注目されている。
【０００５】
前記液晶表示装置は、共通電極が形成されたカラーフィルタ基板（すなわち、上部基板）と、画素電極が形成されたアレイ基板（すなわち、下部基板）と、上部基板と下部基板との間に充填された液晶とからなるが、このような液晶表示装置は、画素電極と共通電極が上下に印加される電場により液晶を駆動する方式であって、透過率や開口率などの特性に優れている。
【０００６】
しかし、上下に印加される電場による液晶駆動方式は、視野角特性に優れていないという欠点があった。よって、上記欠点を克服するために新たに提案された技術が横電界による液晶駆動方式であるが、この横電界による液晶駆動方式は、視野角特性に優れているという利点を有する。
【０００７】
このような横電界方式液晶表示装置は、カラーフィルタ基板とアレイ基板とが対向するように構成され、カラーフィルタ基板とアレイ基板との間に液晶層が介在している。
【０００８】
前記アレイ基板は、透明な絶縁基板上に定義された複数の画素毎に設けられる薄膜トランジスタ、共通電極、及び画素電極から構成される。前記共通電極と前記画素電極とは、同一基板上に平行に離隔して構成される。
【０００９】
また、前記カラーフィルタ基板は、透明な絶縁基板上に、ゲート配線、データ配線、及び薄膜トランジスタに対応する部分にブラックマトリクスが形成され、前記画素に対応する部分にカラーフィルタが形成される。
【００１０】
さらに、前記液晶層は、前記共通電極と前記画素電極の水平電界により駆動される。
【００１１】
通常、前記共通電極及び前記画素電極は、輝度を確保するために、透明電極で形成する。
【００１２】
よって、このような輝度改善効果を最大化するために提案された技術がＦＦＳ技術である。前記ＦＦＳ技術は、液晶を精密に制御することにより、色ずれ（color shift）がなく、高いコントラスト比が得られるという特徴がある。
【００１３】
以下、このような従来のＦＦＳ方式液晶表示装置の製造方法について図５及び図６を参照して説明する。
【００１４】
図５は従来のＦＦＳ方式液晶表示装置の概略平面図であり、図６は図５のII−II線断面図である。
【００１５】
従来のＦＦＳ方式液晶表示装置用アレイ基板は、図５及び図６に示すように、透明な絶縁基板１１上に一方向に延び、互いに平行に離隔した複数のゲート配線１３と、ゲート配線１３と交差し、その交差して形成される領域に画素領域を定義する複数のデータ配線２１と、ゲート配線１３とデータ配線２１との交差地点に設けられ、ゲート配線１３から垂直に延びたゲート電極１３ａ、ゲート絶縁膜１５、アクティブ層１７、オーミックコンタクト層１９、ソース電極２１ａ、及びドレイン電極２１ｂからなる薄膜トランジスタＴと、薄膜トランジスタＴを含む基板全面に形成された第１パッシベーション膜２７と、第１パッシベーション膜２７上に形成されて薄膜トランジスタＴに接続された大面積の画素電極２９と、画素電極２９を含む第１パッシベーション膜２７上に形成された第２パッシベーション膜３１と、第２パッシベーション膜３１上に互いに離隔して形成されて画素電極２９に対応する複数の共通電極３３とを含む。
【００１６】
ここで、大面積の画素電極２９は、ゲート配線１３とデータ配線２１とが交差して形成される画素領域に配置されている。
【００１７】
また、共通電極３３は、第２パッシベーション膜３１を介して画素電極２９とオーバーラップしている。ここで、画素電極２９及び複数の共通電極３３は、透明導電物質であるＩＴＯ（Indium Tin Oxide）で形成される。
【００１８】
また、画素電極２９は、第１パッシベーション膜２７の上部に形成されたドレインコンタクトホール２７ａを介してドレイン電極２１ｂに電気的に接続される。
【００１９】
さらに、画素電極２９及び複数の共通電極３３が形成された絶縁基板１１と貼り合わせられるカラーフィルタ基板（図示せず）上には、カラーフィルタ層（図示せず）と、前記カラーフィルタ層間に配置されて光の透過を遮断するためのブラックマトリクス（図示せず）が積層されており、前記ブラックマトリクス及び前記カラーフィルタ層の上部には、これらブラックマトリクスとカラーフィルタ層間の平坦化のために、オーバーコート層（図示せず）が形成されている。
【００２０】
さらに、貼り合わせられる前記カラーフィルタ基板と絶縁基板１１との間には液晶層（図示せず）が形成されている。
【発明の概要】
【発明が解決しようとする課題】
【００２１】
従来のＦＦＳ方式液晶表示装置においては、画素電極と薄膜トランジスタのドレイン電極を接続させるために、パッシベーション膜にドレインコンタクトホールを形成しなければならず、そのドレインコンタクトホールを形成する際に、ドレインコンタクトホール周辺部にディスクリネーション領域が発生することにより、光漏れが発生する。
【００２２】
従って、ドレインコンタクトホール周辺部のディスクリネーション領域により発生する光漏れを防止するために、前記ドレインコンタクトホール周辺部の全てをブラックマトリクスにより遮蔽しなければならないので、その分、画素の開口領域、すなわち透過領域の面積が減少することにより、画素の透過率が減少する。特に、ドレインコンタクトホール周辺部のディスクリネーション領域により発生する光漏れを防止するために、貼り合わせマージンを考慮してブラックマトリクスにより遮蔽しなければならないので、その分、画素の透過領域の面積が減少することにより、画素の透過率が減少する。
【００２３】
一方、ドレインコンタクトホールがなく、かつ共通電極が最上部に配置される構造においては、データ配線と画素電極間の干渉によるクロストークや横線の問題が生じる。
【００２４】
つまり、共通電極が最上部に配置される構造は、データ配線と画素電極が隣接している構造であるので、データ配線と画素電極間に強い干渉が発生するという問題があった。
【００２５】
本発明は、このような問題を解決するためになされたものであり、本発明の目的は、ドレイン電極と画素電極を接続させるためのドレインコンタクトホールを形成するのではなく、画素電極が最上部に配置される構造を適用することにより、画素の開口領域を最大化し、画素の透過率を向上させる、ＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２６】
上記目的を達成するための本発明によるＦＦＳ方式液晶表示装置用アレイ基板は、基板の一面に一方向に形成されたゲート配線と、前記ゲート配線と交差して画素領域を定義するデータ配線と、前記ゲート配線と前記データ配線との交差地点に形成された薄膜トランジスタと、前記薄膜トランジスタを含む基板全面に形成され、前記薄膜トランジスタを露出する開口部を備えた有機絶縁膜と、前記有機絶縁膜の上部に形成された大面積の共通電極と、前記有機絶縁膜の上部に形成され、前記開口部から前記薄膜トランジスタに接続された補助電極パターンと、前記共通電極及び前記補助電極パターンを含む基板全面に形成され、前記薄膜トランジスタに接続された補助電極パターンを露出するパッシベーション膜と、前記パッシベーション膜の上部に形成され、前記露出した補助電極パターンを介して前記薄膜トランジスタに電気的に接続され、前記共通電極とオーバーラップする複数の画素電極とを含むことを特徴とする。
【００２７】
上記目的を達成するための本発明によるＦＦＳ方式液晶表示装置用アレイ基板の製造方法は、基板の一面に一方向にゲート配線を形成する段階と、前記ゲート配線と交差して画素領域を定義するデータ配線を形成する段階と、前記ゲート配線と前記データ配線との交差地点に薄膜トランジスタを形成する段階と、前記薄膜トランジスタを含む基板全面に前記薄膜トランジスタを露出する開口部を備えた有機絶縁膜を形成する段階と、前記有機絶縁膜の上部に、大面積の共通電極、及び前記開口部から前記薄膜トランジスタに接続される補助電極パターンを形成する段階と、前記共通電極及び前記補助電極パターンを含む基板全面に前記薄膜トランジスタに接続された補助電極パターンを露出するパッシベーション膜を形成する段階と、前記パッシベーション膜の上部に、前記露出した補助電極パターンを介して前記薄膜トランジスタに電気的に接続され、前記共通電極とオーバーラップする複数の画素電極を形成する段階とを含むことを特徴とする。
【発明の効果】
【００２８】
本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、従来のドレイン電極と画素電極を電気的に接続させるために形成していたドレインコンタクトホールを省略し、有機絶縁膜に薄膜トランジスタの上部を露出する開口部を形成し、その露出した薄膜トランジスタと画素電極を電気的に直接接続させることにより、従来のドレインコンタクトホールを形成するために使用されていた面積が開口領域として使用されるので、透過率が従来より改善される。
【００２９】
また、本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、薄膜トランジスタの上部に設けられた開口部内にドレイン電極と画素電極が電気的に接続されるコンタクトホールを形成することにより、コンタクトホールの面積が減少するので、その分開口率が上昇する。
【００３０】
従って、画素電極が最上部に配置される構造であるため、データ配線と画素電極間のキャパシタンスによるクロストーク及び横線を低減することができる。
【００３１】
さらに、本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、ソース電極及びドレイン電極形成領域に該当する導電層部分、並びにデータ配線の下方の不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）及び非晶質シリコン層（ａ−Ｓｉ：Ｈ）が同時にパターニングされるため、アクティブテール（active tail）が発生する恐れがなくなる。
【図面の簡単な説明】
【００３２】
【図１】本発明によるＦＦＳ方式液晶表示装置の概略平面図である。
【図２】本発明によるＦＦＳ方式液晶表示装置の薄膜トランジスタ部分の拡大平面図である。
【図３】図１のＶ−Ｖ線断面図である。
【図４Ａ】本発明によるＦＦＳ方式液晶表示装置用アレイ基板の製造工程を示す断面図である。
【図４Ｂ】図４Ａに続く工程を示す図である。
【図４Ｃ】図４Ｂに続く工程を示す図である。
【図４Ｄ】図４Ｃに続く工程を示す図である。
【図４Ｅ】図４Ｄに続く工程を示す図である。
【図４Ｆ】図４Ｅに続く工程を示す図である。
【図４Ｇ】図４Ｆに続く工程を示す図である。
【図４Ｈ】図４Ｇに続く工程を示す図である。
【図４Ｉ】図４Ｈに続く工程を示す図である。
【図４Ｊ】図４Ｉに続く工程を示す図である。
【図４Ｋ】図４Ｊに続く工程を示す図である。
【図４Ｌ】図４Ｋに続く工程を示す図である。
【図４Ｍ】図４Ｌに続く工程を示す図である。
【図４Ｎ】図４Ｍに続く工程を示す図である。
【図４Ｏ】図４Ｎに続く工程を示す図である。
【図４Ｐ】図４Ｏに続く工程を示す図である。
【図４Ｑ】図４Ｐに続く工程を示す図である。
【図５】従来のＦＦＳ方式液晶表示装置の概略平面図である。
【図６】図５のII−II線断面図である。
【発明を実施するための形態】
【００３３】
以下、本発明の好ましい実施の形態によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法について添付図面を参照して詳細に説明する。
【００３４】
図１は本発明によるＦＦＳ方式液晶表示装置の概略平面図であり、図２は本発明によるＦＦＳ方式液晶表示装置の薄膜トランジスタ部分の拡大平面図であり、図３は図１のＶ−Ｖ線断面図である。
【００３５】
本発明によるＦＦＳ方式液晶表示装置は、図１〜図３に示すように、透明な絶縁基板１０１の一面に一方向に形成されたゲート配線１０３と、ゲート配線１０３から離隔して配置された共通配線１０３ｂと、ゲート配線１０３と交差して画素領域を定義するデータ配線１１３ａと、ゲート配線１０３とデータ配線１１３ａとの交差地点に形成された薄膜トランジスタＴと、薄膜トランジスタＴを含む基板全面に形成され、薄膜トランジスタＴを露出する開口部１２１を備えた有機絶縁膜１１７と、有機絶縁膜１１７の上部に形成された大面積の共通電極１２３ａと、開口部１２１から薄膜トランジスタＴに接続された補助電極パターン１２３ｃと、共通電極１２３ａ及び補助電極パターン１２３ｃを含む基板全面に形成され、薄膜トランジスタＴに接続された補助電極パターン１２３ｃを露出するパッシベーション膜１２７と、パッシベーション膜１２７の上部に形成され、露出した補助電極パターン１２３ｃを介して薄膜トランジスタＴに電気的に接続され、共通電極１２３ａとオーバーラップする複数の画素電極１３３ａとを含む。
【００３６】
共通電極１２３ａは、ゲート配線１０３とデータ配線１１３ａとが交差して形成される画素領域の全面に配置されており、共通電極１２３ａの上方には、パッシベーション膜１２７を介して互いに離隔するように複数の透明な棒状の画素電極１３３ａが配置されている。ここで、共通電極１２３ａは、画素電極１３３ａの形成時に形成された共通接続パターン１３３ｂを介して、ゲート配線１０３と平行に配置された共通配線１０３ｂに電気的に接続されている。
【００３７】
また、図３に示すように、画素電極１３３ａは、別途のドレインコンタクトホールを介することなく、薄膜トランジスタＴの上方に位置する開口部１２１から、ドレイン電極１１３ｃに直接接続された補助電極パターン１２３ｃに接続される。ここで、開口部１２１は、薄膜トランジスタＴを構成するソース電極１１３ｂ及びドレイン電極１１３ｃを露出するように形成される。
【００３８】
また、ゲート配線１０３とデータ配線１１３ａとが交差して形成される画素領域を除く領域に対応する上部基板（カラーフィルタ基板）１４１上には、光を遮断するブラックマトリクス１４３が形成されており、ブラックマトリクス１４３間には、赤色（Ｒ）カラーフィルタ層（図示せず）、緑色（Ｇ）カラーフィルタ層（図示せず）、及び青色（Ｂ）カラーフィルタ層（図示せず）を含むカラーフィルタ層１４５が形成されている。ここで、カラーフィルタ層１４５は、上部基板１４１上に形成するのではなく絶縁基板１０１上に形成するＣＯＴ（Color filter On TFT）構造を適用してもよい。すなわち、カラーフィルタ層１４５は、絶縁基板１０１においてゲート配線１０３とデータ配線１１３ａとが交差して形成される画素領域に形成してもよい。
【００３９】
さらに、液晶表示装置の所定のセルギャップを維持するために、カラーフィルタ層１４５の上部には、柱状スペーサ（column spacer）１４７が形成されている。ここで、柱状スペーサ１４７は、絶縁基板１０１の上部に形成されてもよい。
【００４０】
従って、本発明においては、図３に示すように、従来形成していたドレインコンタクトホールが除去され、そのドレインコンタクトホールが除去された領域の面積が開口領域として使用されることにより、その分画素の透過率が改善される。
【００４１】
さらに、絶縁基板１０１と上部基板１４１との間に液晶層１５１が形成されることにより、本発明によるＦＦＳ方式液晶表示装置が構成される。
【００４２】
上記構成により、複数の共通電極１２３ａは、液晶を駆動するための基準電圧、すなわち共通電圧を各画素に供給する。
【００４３】
複数の共通電極１２３ａは、各画素領域でパッシベーション膜１２７を介して大面積の画素電極１３３ａと重なり、フリンジフィールドを形成する。
【００４４】
よって、薄膜トランジスタＴを介して画素電極１３３ａにデータ信号が供給されると、共通電圧が供給された共通電極１２３ａがフリンジフィールドを形成し、絶縁基板１０１と上部基板１４１との間に水平方向に配列された液晶分子が誘電異方性により回転し、液晶分子の回転の程度に応じて画素領域を透過する光透過率が変化することにより、階調が実現される。
【００４５】
従って、本発明によるＦＦＳ方式液晶表示装置用アレイ基板によれば、従来のドレイン電極と画素電極を電気的に接続させるために形成していたドレインコンタクトホールを省略し、有機絶縁膜に薄膜トランジスタの上部を露出する開口部を形成し、その露出した薄膜トランジスタと画素電極を電気的に直接接続させることにより、従来のドレインコンタクトホールを形成するために使用されていた面積が開口領域として使用されるので、透過率が従来より改善される。
【００４６】
また、本発明によるＦＦＳ方式液晶表示装置用アレイ基板は、画素電極が最上部に配置される構造であるため、データ配線と画素電極間のキャパシタンスによるクロストーク及び横線を低減することができる。
【００４７】
さらに、本発明によるＦＦＳ方式液晶表示装置用アレイ基板によれば、ソース電極及びドレイン電極形成領域に該当する導電層部分、並びにデータ配線の下方の不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）及び非晶質シリコン層（ａ−Ｓｉ：Ｈ）が同時にパターニングされるため、アクティブテールが発生する恐れがなくなる。
【００４８】
一方、上記構成からなる本発明によるＦＦＳ方式液晶表示装置用アレイ基板の製造方法について図４Ａ〜図４Ｑを参照して説明する。
【００４９】
図４Ａ〜図４Ｑは本発明によるＦＦＳ方式液晶表示装置用アレイ基板の製造工程を示す断面図である。
【００５０】
まず、図４Ａに示すように、透明な絶縁基板１０１上にスイッチングの役割を果たす複数の画素領域を定義し、絶縁基板１０１上に第１導電金属層１０２をスパッタリング法で蒸着する。ここで、第１導電金属層１０２を形成するターゲット物質としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、モリブデンタングステン（ＭｏＷ）、モリブデンチタン（ＭｏＴｉ）、銅／モリブデンチタン（Ｃｕ／ＭｏＴｉ）を含む導電性金属群から選択される少なくとも１つを使用する。また、第１導電金属層１０２は、前記導電性金属群から選択される２つ以上の導電性金属からなる積層構造にしてもよい。
【００５１】
次に、第１導電金属層１０２の上部に透過率の高いフォトレジストを塗布し、第１感光膜１０５を形成する。
【００５２】
次に、図４Ｂに示すように、露光マスク（図示せず）を用いるフォトリソグラフィ法により、第１感光膜１０５に露光工程を行い、その後現像工程で第１感光膜１０５を選択的に除去し、第１感光膜パターン１０５ａを形成する。
【００５３】
次に、図４Ｃに示すように、第１感光膜パターン１０５ａを遮断膜として第１導電金属層１０２を選択的にエッチングし、ゲート配線１０３（図１参照）、ゲート配線１０３から延びたゲート電極１０３ａ、及びゲート配線１０３から離隔して平行に配置される共通配線１０３ｂを同時に形成する。
【００５４】
次に、第１感光膜パターン１０５ａを除去し、その後ゲート配線１０３、ゲート電極１０３ａ、及び共通配線１０３ｂを含む基板全面に窒化シリコン（ＳｉＮｘ）又はシリコン酸化膜（ＳｉＯ２）からなるゲート絶縁膜１０７を形成する。
【００５５】
次に、図４Ｄに示すように、ゲート絶縁膜１０７上に非晶質シリコン層（ａ−Ｓｉ：Ｈ）１０９及び不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）１１１を順次積層する。ここで、非晶質シリコン層（ａ−Ｓｉ：Ｈ）１０９及び不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）１１１は、化学気相蒸着（Chemical Vapor Deposition; CVD）法で蒸着する。また、ゲート絶縁膜１０７上には、非晶質シリコン層（ａ−Ｓｉ：Ｈ）１０９の代わりに、ＩＧＺＯなどの酸化物系半導体材料を蒸着してもよい。
【００５６】
次に、不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）１１１を含む基板全面に第２導電金属層１１３をスパッタリング法で蒸着する。ここで、第２導電金属層１１３を形成するターゲット物質としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、モリブデンタングステン（ＭｏＷ）、モリブデンチタン（ＭｏＴｉ）、銅／モリブデンチタン（Ｃｕ／ＭｏＴｉ）を含む導電性金属群から選択される少なくとも１つを使用する。
【００５７】
次に、第２導電金属層１１３の上部に透過率の高いフォトレジストを塗布し、第２感光膜（図示せず）を形成する。
【００５８】
次に、露光マスク（図示せず）を用いるフォトリソグラフィ法により、前記第２感光膜に露光工程を行い、その後現像工程で前記第２感光膜を選択的に除去し、第２感光膜パターン１１５を形成する。
【００５９】
次に、図４Ｅに示すように、第２感光膜パターン１１５をエッチングマスクとして第２導電金属層１１３を選択的にエッチングし、ゲート配線１０３と垂直に交差するデータ配線１１３ａと共に、ソース電極及びドレイン電極形成領域（図示せず）を定義する。
【００６０】
次いで、エッチング工程で、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３部分、並びにデータ配線１１３ａの下方の不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）１１１及び非晶質シリコン層（ａ−Ｓｉ：Ｈ）１０９を順次エッチングし、オーミックコンタクト層１１１ａ及びアクティブ層１０９ａを形成する。ここで、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３部分、並びにデータ配線１１３ａの下方の不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）１１１及び非晶質シリコン層（ａ−Ｓｉ：Ｈ）１０９が同時にパターニングされるため、アクティブテールが発生する恐れがなくなる。
【００６１】
次に、図４Ｅに示すように、アクティブ層１０９ａ、オーミックコンタクト層１１１ａ、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３、及びデータ配線１１３ａを含む基板全面に第１パッシベーション膜１１６及び有機絶縁膜１１７を順次蒸着する。ここで、第１パッシベーション膜１１６としては、窒化シリコン（ＳｉＮｘ）又はシリコン酸化膜（ＳｉＯ２）からなる無機絶縁物質を使用する。また、有機絶縁膜１１７としては、感光性を有するフォトアクリル物質又はその他の感光性有機絶縁物質を使用する。なお、前記フォトアクリルは、感光性を有するため、露光工程を行う際に、フォトレジストを形成することなく露光工程を行うことができる。ここで、有機絶縁膜１１７の代わりに無機絶縁膜を蒸着してもよい。
【００６２】
次に、図４Ｆに示すように、露光マスク（図示せず）を用いるフォトリソグラフィ法により、有機絶縁膜１１７に露光工程を行い、その後現像工程で有機絶縁膜１１７を選択的に除去し、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３の上部、並びに共通配線１０３ｂの上部を露出する有機絶縁膜パターン１１７ａを形成する。
【００６３】
次に、図４Ｇに示すように、有機絶縁膜パターン１１７ａをエッチングマスクとして、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３の上部、並びに共通配線１０３ｂの上部に配置された第１パッシベーション膜１１６部分を選択的にエッチングし、第１開口部１２１ａ及び第２開口部１２１ｂを形成する。ここで、第１開口部１２１ａからは、薄膜トランジスタＴ形成部分、すなわちソース電極及びドレイン電極形成領域が外部に露出する。また、第２開口部１２１ｂからは、共通配線１０３ｂが外部に露出する。
【００６４】
次に、図４Ｈに示すように、第１開口部１２１ａ及び第２開口部１２１ｂを含む有機絶縁膜１１７の上部に透明導電物質をスパッタリング法で蒸着し、第１透明導電物質層１２３を形成する。ここで、前記透明導電物質としては、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）を含む透明な導電物質群のいずれか１つの組成物ターゲットを使用する。また、第１透明導電物質層１２３は、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３の表面に直接接触する。
【００６５】
次に、第１透明導電物質層１２３の上部に透過率の高いフォトレジストを塗布し、第３感光膜１２５を形成する。
【００６６】
次に、図４Ｉに示すように、露光マスク（図示せず）を用いるフォトリソグラフィ法により、第３感光膜１２５に露光工程を行い、その後現像工程で第３感光膜１２５を選択的に除去し、第３感光膜パターン１２５ａを形成する。このとき、薄膜トランジスタＴのチャネル領域上部の第１透明導電物質層１２３の上面が外部に露出する。
【００６７】
次に、図４Ｊに示すように、第３感光膜パターン１２５ａをエッチングマスクとして、露出した第１透明導電物質層１２３とその下方に位置する第２導電金属層１１３及びオーミックコンタクト層１１１ａを順次エッチングし、大面積の共通電極１２３ａ、ダミーパターン１２３ｂ、及び補助電極パターン１２３ｃを形成すると共に、互いに離隔したソース電極１１３ｂ及びドレイン電極１１３ｃを形成する。このとき、オーミックコンタクト層１１１ａもエッチングされて離隔した状態となるので、その下方に位置するアクティブ層１０９ａのチャネル領域（図示せず）が外部に露出する。また、補助電極パターン１２３ｃはドレイン電極１１３ｃに直接接続された状態となり、ダミーパターン１２３ｂはソース電極１１３ｂに直接接続された状態となる。ここで、ダミーパターン１２３ｂは、単にソース電極１１３ｂにのみ接続された状態であるので、別途エッチングする必要はない。
【００６８】
次に、図４Ｋに示すように、第３感光膜パターン１２５ａを除去し、その後基板全面に無機絶縁物質又は有機絶縁物質を蒸着し、第２パッシベーション膜１２７を形成し、次いで、第２パッシベーション膜１２７の上部に透過率の高いフォトレジストを塗布し、第４感光膜１２９を形成する。
【００６９】
次に、図４Ｌに示すように、露光マスク（図示せず）を用いるフォトリソグラフィ法により露光及び現像工程を行って第４感光膜１２９を除去し、第４感光膜パターン１２９ａを形成する。
【００７０】
次に、図４Ｍに示すように、第４感光膜パターン１２９ａをエッチングマスクとして、第２パッシベーション膜１２７を選択的にエッチングし、補助電極パターン１２３ｃ、共通電極１２３ａ、及び共通配線１０３ｂをそれぞれ露出する画素電極コンタクトホール１３１ａ、共通電極コンタクトホール１３１ｂ、及び共通配線コンタクトホール１３１ｃを同時に形成する。
【００７１】
次に、図４Ｎに示すように、第４感光膜パターン１２９ａを除去し、その後画素電極コンタクトホール１３１ａ、共通電極コンタクトホール１３１ｂ、及び共通配線コンタクトホール１３１ｃを含む第２パッシベーション膜１２７の上部に透明導電物質をスパッタリング法で蒸着し、第２透明導電物質層１３３を形成する。ここで、前記透明導電物質としては、ＩＴＯやＩＺＯを含む透明な導電物質群のいずれか１つの組成物ターゲットを使用する。
【００７２】
次に、第２透明導電物質層１３３の上部に透過率の高いフォトレジストを塗布し、第５感光膜１３５を形成する。
【００７３】
次に、図４Ｏに示すように、露光マスク（図示せず）を用いるフォトリソグラフィ法により、第５感光膜１３５に露光工程を行い、その後現像工程で第５感光膜１３５を選択的に除去し、第５感光膜パターン１３５ａを形成する。
【００７４】
次に、図４Ｐに示すように、第５感光膜パターン１３５ａをエッチングマスクとして、第２透明導電物質層１３３を選択的にエッチングし、補助電極パターン１２３ｃに接続されて互いに離隔した複数の画素電極１３３ａ、並びに共通電極コンタクトホール１３１ｂ及び共通配線コンタクトホール１３１ｃを介して共通電極１２３ａと共通配線１０３ｂとを電気的に接続する共通接続パターン１３３ｂを同時に形成する。ここで、画素電極１３３ａは、補助電極パターン１２３ｃに接続されることにより、ドレイン電極１１３ｃとも電気的に接続される。
【００７５】
次に、図示していないが、残っている第５感光膜パターン１３５ａを除去し、その後基板全面に配向膜（図示せず）を形成する工程をさらに行うことにより、本発明によるＦＦＳ方式液晶表示装置用アレイ基板の製造工程を完了する。
【００７６】
そして、図４Ｑに示すように、ゲート配線１０３とデータ配線１１３ａとが交差して形成される画素領域を除く領域に対応する上部基板１４１上に、光を遮断するブラックマトリクス１４３を形成する。
【００７７】
次に、ブラックマトリクス１４３間に、赤色（Ｒ）カラーフィルタ層（図示せず）、緑色（Ｇ）カラーフィルタ層（図示せず）、及び青色（Ｂ）カラーフィルタ層（図示せず）を含むカラーフィルタ層１４５を形成する。ここで、カラーフィルタ層１４５は、上部基板１４１上に形成するのではなく絶縁基板１０１上に形成するＣＯＴ（Color filter On TFT）構造を適用してもよい。すなわち、カラーフィルタ層１４５は、第１パッシベーション膜１１６を形成する前の段階において、絶縁基板１０１においてゲート配線１０３とデータ配線１１３ａとが交差して形成される画素領域に形成してもよい。
【００７８】
次に、液晶表示装置の所定のセルギャップを維持するために、カラーフィルタ層１４５の上部に、柱状スペーサ１４７を形成する。ここで、柱状スペーサ１４７は、絶縁基板１０１の上部に形成してもよい。
【００７９】
従って、本発明においては、従来形成していたドレインコンタクトホールが除去され、そのドレインコンタクトホールが除去された領域の面積が開口領域として使用されることにより、その分画素の透過率が改善される。
【００８０】
次に、上部基板１４１の全面に配向膜（図示せず）を形成する工程をさらに行うことにより、カラーフィルタ基板の製造工程を完了する。
【００８１】
その後、絶縁基板１０１と上部基板１４１との間に液晶層１５１を形成することにより、本発明によるＦＦＳ方式液晶表示装置の製造工程を完了する。
【００８２】
前述したように、本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、従来のドレイン電極と画素電極を電気的に接続させるために形成していたドレインコンタクトホールを省略し、有機絶縁膜に薄膜トランジスタの上部を露出する開口部を形成し、その露出した薄膜トランジスタと画素電極を電気的に直接接続させることにより、従来のドレインコンタクトホールを形成するために使用されていた面積が開口領域として使用されるので、透過率が従来より改善される。
【００８３】
また、本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、薄膜トランジスタの上部に設けられた開口部内にドレイン電極と画素電極が電気的に接続されるコンタクトホールを形成することにより、コンタクトホールの面積が減少するので、その分開口率が上昇する。
【００８４】
従って、画素電極が最上部に配置される構造であるため、データ配線と画素電極間のキャパシタンスによるクロストーク及び横線を低減することができる。
【００８５】
さらに、本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、ソース電極及びドレイン電極形成領域に該当する導電層部分、並びにデータ配線の下方の不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）及び非晶質シリコン層（ａ−Ｓｉ：Ｈ）が同時にパターニングされるため、アクティブテールが発生する恐れがなくなる。
【００８６】
以上、本発明の好ましい実施の形態について詳細に説明したが、当該技術分野における通常の知識を有する者であればこれから様々な変形及び均等な実施の形態が可能であることを理解するであろう。
【００８７】
よって、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲で定義される本発明の基本概念を用いた当業者の様々な変形や改良形態も本発明に含まれる。
【符号の説明】
【００８８】
１０１ 絶縁基板
１０３ ゲート配線
１０３ａ ゲート電極
１０７ ゲート絶縁膜
１０９ａ アクティブ層
１１１ａ オーミックコンタクト層
１１３ａ データ配線
１１３ｂ ソース電極
１１３ｃ ドレイン電極
１１７ 有機絶縁膜
１２１ 開口部
１２３ａ 共通電極
１２３ｂ ダミーパターン
１２３ｃ 補助電極パターン
１１６ 第１パッシベーション膜
１２７ 第２パッシベーション膜
１３１ａ 画素電極コンタクトホール
１３１ｂ 共通電極コンタクトホール
１３１ｃ 共通配線コンタクトホール
１３３ａ 画素電極
１３３ｂ 共通接続パターン
１４１ 上部基板
１４３ ブラックマトリクス
１４５ カラーフィルタ層
１４７ 柱状スペーサ
１５１ 液晶層
【特許請求の範囲】
【請求項１】
基板の一面に一方向に形成されたゲート配線と、
前記ゲート配線と交差して画素領域を定義するデータ配線と、
前記ゲート配線と前記データ配線との交差地点に形成された薄膜トランジスタと、
前記薄膜トランジスタを含む基板全面に形成され、前記薄膜トランジスタを露出する開口部を備えた有機絶縁膜と、
前記有機絶縁膜の上部に形成された大面積の共通電極と、
前記有機絶縁膜の上部に形成され、前記開口部から前記薄膜トランジスタに接続された補助電極パターンと、
前記共通電極及び前記補助電極パターンを含む基板全面に形成され、前記薄膜トランジスタに接続された補助電極パターンを露出するパッシベーション膜と、
前記パッシベーション膜の上部に形成され、前記露出した補助電極パターンを介して前記薄膜トランジスタに電気的に接続され、前記共通電極とオーバーラップする複数の画素電極と
を含むことを特徴とする液晶表示装置用アレイ基板。
【請求項２】
前記開口部は、前記有機絶縁膜内に形成され、前記薄膜トランジスタの上部にオーバーラップしていることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
【請求項３】
前記画素電極は、前記補助電極パターン及び前記ドレイン電極に電気的に接続されていることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
【請求項４】
前記基板に前記ゲート配線と平行に配置された共通配線をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
【請求項５】
前記パッシベーション膜の上部に形成され、前記共通配線と前記共通電極とを接続する共通接続パターンをさらに含むことを特徴とする請求項４に記載の液晶表示装置用アレイ基板。
【請求項６】
前記ゲート配線と前記データ配線とが交差して形成される画素領域に形成されたカラーフィルタ層をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
【請求項７】
基板の一面に一方向にゲート配線を形成する段階と、
前記ゲート配線と交差して画素領域を定義するデータ配線を形成する段階と、
前記ゲート配線と前記データ配線との交差地点に薄膜トランジスタを形成する段階と、
前記薄膜トランジスタを含む基板全面に前記薄膜トランジスタを露出する開口部を備えた有機絶縁膜を形成する段階と、
前記有機絶縁膜の上部に、大面積の共通電極、及び前記開口部から前記薄膜トランジスタに接続される補助電極パターンを形成する段階と、
前記共通電極及び前記補助電極パターンを含む基板全面に前記薄膜トランジスタに接続された補助電極パターンを露出するパッシベーション膜を形成する段階と、
前記パッシベーション膜の上部に、前記露出した補助電極パターンを介して前記薄膜トランジスタに電気的に接続され、前記共通電極とオーバーラップする複数の画素電極を形成する段階と
を含むことを特徴とする液晶表示装置用アレイ基板の製造方法。
【請求項８】
前記開口部は、前記有機絶縁膜内に形成され、前記薄膜トランジスタの上部にオーバーラップしていることを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
【請求項９】
前記画素電極は、前記補助電極パターン及び前記ドレイン電極に電気的に接続されていることを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
【請求項１０】
前記ゲート配線を形成する際に、前記ゲート配線と平行に共通配線を形成することを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
【請求項１１】
前記画素電極を形成する際に、前記パッシベーション膜の上部に前記共通配線と前記共通電極とを接続する共通接続パターンを形成することを特徴とする請求項１０に記載の液晶表示装置用アレイ基板の製造方法。
【請求項１２】
前記ゲート配線と前記データ配線とが交差して形成される画素領域にカラーフィルタ層を形成する段階をさらに含むことを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
【請求項１】
基板の一面に一方向に形成されたゲート配線と、
前記ゲート配線と交差して画素領域を定義するデータ配線と、
前記ゲート配線と前記データ配線との交差地点に形成された薄膜トランジスタと、
前記薄膜トランジスタを含む基板全面に形成され、前記薄膜トランジスタを露出する開口部を備えた有機絶縁膜と、
前記有機絶縁膜の上部に形成された大面積の共通電極と、
前記有機絶縁膜の上部に形成され、前記開口部から前記薄膜トランジスタに接続された補助電極パターンと、
前記共通電極及び前記補助電極パターンを含む基板全面に形成され、前記薄膜トランジスタに接続された補助電極パターンを露出するパッシベーション膜と、
前記パッシベーション膜の上部に形成され、前記露出した補助電極パターンを介して前記薄膜トランジスタに電気的に接続され、前記共通電極とオーバーラップする複数の画素電極と
を含むことを特徴とする液晶表示装置用アレイ基板。
【請求項２】
前記開口部は、前記有機絶縁膜内に形成され、前記薄膜トランジスタの上部にオーバーラップしていることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
【請求項３】
前記画素電極は、前記補助電極パターン及び前記ドレイン電極に電気的に接続されていることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
【請求項４】
前記基板に前記ゲート配線と平行に配置された共通配線をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
【請求項５】
前記パッシベーション膜の上部に形成され、前記共通配線と前記共通電極とを接続する共通接続パターンをさらに含むことを特徴とする請求項４に記載の液晶表示装置用アレイ基板。
【請求項６】
前記ゲート配線と前記データ配線とが交差して形成される画素領域に形成されたカラーフィルタ層をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
【請求項７】
基板の一面に一方向にゲート配線を形成する段階と、
前記ゲート配線と交差して画素領域を定義するデータ配線を形成する段階と、
前記ゲート配線と前記データ配線との交差地点に薄膜トランジスタを形成する段階と、
前記薄膜トランジスタを含む基板全面に前記薄膜トランジスタを露出する開口部を備えた有機絶縁膜を形成する段階と、
前記有機絶縁膜の上部に、大面積の共通電極、及び前記開口部から前記薄膜トランジスタに接続される補助電極パターンを形成する段階と、
前記共通電極及び前記補助電極パターンを含む基板全面に前記薄膜トランジスタに接続された補助電極パターンを露出するパッシベーション膜を形成する段階と、
前記パッシベーション膜の上部に、前記露出した補助電極パターンを介して前記薄膜トランジスタに電気的に接続され、前記共通電極とオーバーラップする複数の画素電極を形成する段階と
を含むことを特徴とする液晶表示装置用アレイ基板の製造方法。
【請求項８】
前記開口部は、前記有機絶縁膜内に形成され、前記薄膜トランジスタの上部にオーバーラップしていることを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
【請求項９】
前記画素電極は、前記補助電極パターン及び前記ドレイン電極に電気的に接続されていることを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
【請求項１０】
前記ゲート配線を形成する際に、前記ゲート配線と平行に共通配線を形成することを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
【請求項１１】
前記画素電極を形成する際に、前記パッシベーション膜の上部に前記共通配線と前記共通電極とを接続する共通接続パターンを形成することを特徴とする請求項１０に記載の液晶表示装置用アレイ基板の製造方法。
【請求項１２】
前記ゲート配線と前記データ配線とが交差して形成される画素領域にカラーフィルタ層を形成する段階をさらに含むことを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図４Ｊ】
【図４Ｋ】
【図４Ｌ】
【図４Ｍ】
【図４Ｎ】
【図４Ｏ】
【図４Ｐ】
【図４Ｑ】
【図５】
【図６】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図４Ｊ】
【図４Ｋ】
【図４Ｌ】
【図４Ｍ】
【図４Ｎ】
【図４Ｏ】
【図４Ｐ】
【図４Ｑ】
【図５】
【図６】
【公開番号】特開２０１３−１０９３４７（Ｐ２０１３−１０９３４７Ａ）
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願番号】特願２０１２−２５０７８３（Ｐ２０１２−２５０７８３）
【出願日】平成２４年１１月１５日（２０１２．１１．１５）
【出願人】（５０１４２６０４６）エルジー ディスプレイ カンパニー リミテッド (732)
【Ｆターム（参考）】
【公開日】平成２５年６月６日（２０１３．６．６）
【国際特許分類】
【出願日】平成２４年１１月１５日（２０１２．１１．１５）
【出願人】（５０１４２６０４６）エルジー ディスプレイ カンパニー リミテッド (732)
【Ｆターム（参考）】
[ Back to top ]